JP7498257B2 - Method and apparatus for post-exposure processing - Patents.com - Google Patents
Method and apparatus for post-exposure processing - Patents.com Download PDFInfo
- Publication number
- JP7498257B2 JP7498257B2 JP2022502067A JP2022502067A JP7498257B2 JP 7498257 B2 JP7498257 B2 JP 7498257B2 JP 2022502067 A JP2022502067 A JP 2022502067A JP 2022502067 A JP2022502067 A JP 2022502067A JP 7498257 B2 JP7498257 B2 JP 7498257B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- volume
- processing
- substrate support
- seconds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 106
- 238000012545 processing Methods 0.000 title claims description 85
- 239000000758 substrate Substances 0.000 claims description 169
- 239000012530 fluid Substances 0.000 claims description 54
- 230000005684 electric field Effects 0.000 claims description 20
- 238000012546 transfer Methods 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000002203 pretreatment Methods 0.000 claims description 9
- 238000007781 pre-processing Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 239000000463 material Substances 0.000 description 11
- 238000011161 development Methods 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000002253 acid Substances 0.000 description 4
- 230000005670 electromagnetic radiation Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000010926 purge Methods 0.000 description 4
- 239000004696 Poly ether ether ketone Substances 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002530 polyetherether ketone Polymers 0.000 description 3
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 3
- 239000004810 polytetrafluoroethylene Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010511 deprotection reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Description
本開示の実施形態は、基板を処理するための方法及び装置に関し、より詳細には、フォトリソグラフィプロセスを改善するための方法及び装置に関する。 Embodiments of the present disclosure relate to methods and apparatus for processing substrates, and more particularly, to methods and apparatus for improving photolithography processes.
集積回路は、単一チップ上に数百万個もの部品(例えば、トランジスタ、コンデンサ、及び抵抗)を含むことができる複雑なデバイスへと進化を遂げている。フォトリソグラフィは、チップ上に部品を形成するために使用することができるプロセスである。概して、フォトリソグラフィのプロセスには、幾つかの段階が包含される。最初に、基板上にフォトレジスト層が形成される。化学増幅型フォトレジストは、レジスト樹脂及び光酸発生剤を含みうる。光酸発生剤は、その後の露光段階で電磁放射に露光されると、現像プロセスにおけるフォトレジストの溶解性を変化させる。電磁放射は、例えば、193nmのArFレーザ、電子ビーム、イオンビーム、又は他の適切な源など、任意の適切な波長を有しうる。次いで、露光前ベークプロセスにおいて、過剰な溶媒が除去されうる。 Integrated circuits have evolved into complex devices that can contain millions of components (e.g., transistors, capacitors, and resistors) on a single chip. Photolithography is a process that can be used to form components on a chip. Generally, the process of photolithography involves several steps. First, a photoresist layer is formed on a substrate. A chemically amplified photoresist may include a resist resin and a photoacid generator. The photoacid generator, when exposed to electromagnetic radiation in a subsequent exposure step, changes the solubility of the photoresist in a development process. The electromagnetic radiation may have any suitable wavelength, such as, for example, a 193 nm ArF laser, an electron beam, an ion beam, or other suitable source. Excess solvent may then be removed in a pre-exposure bake process.
露光段階では、基板のある特定の領域を電磁放射に選択的に露光させるために、フォトマスク又はレチクルが用いられうる。他の露光方法は、マスクレス露光方法でありうる。光酸発生剤は光への露光によって分解されうるため、それによって酸が生成され、レジスト樹脂内に潜在的な酸の画像がもたらされる。露光後、基板は、露光後ベークプロセスにおいて加熱されうる。露光後ベークプロセス中、光酸発生剤によって生成された酸は、フォトレジスト層のレジスト樹脂と反応し、その後の現像プロセス中のフォトレジスト層のレジストの溶解性を変化させる。 In the exposure step, a photomask or reticle may be used to selectively expose certain areas of the substrate to electromagnetic radiation. Other exposure methods may be maskless exposure methods. The photoacid generator may be decomposed by exposure to light, thereby generating acid and resulting in a latent acid image in the resist resin. After exposure, the substrate may be heated in a post-exposure bake process. During the post-exposure bake process, the acid generated by the photoacid generator reacts with the resist resin of the photoresist layer, changing the solubility of the resist of the photoresist layer during the subsequent development process.
露光後ベークの後、基板、特にフォトレジスト層は、現像され、リンスされる。用いられるフォトレジストのタイプに応じて、電磁放射に露光された基板の領域は、除去に対して耐性を有するか、あるいは除去されやすいかのいずれかでありうる。現像及びリンスの後、マスクのパターンは、ウェットエッチング又はドライエッチング処理を使用して、基板に転写される。 After the post-exposure bake, the substrate, and particularly the photoresist layer, is developed and rinsed. Depending on the type of photoresist used, the areas of the substrate exposed to electromagnetic radiation may be either resistant to removal or susceptible to removal. After developing and rinsing, the pattern of the mask is transferred to the substrate using a wet or dry etching process.
チップ設計の進化には、より高速な回路及びより高い回路密度が必要とされる。より高い回路密度の要求は、次に、集積回路部品の寸法の縮小を必要とする。集積回路部品の寸法が縮小されるにつれて、より多くの要素が半導体集積回路の所与の領域に配置される。したがって、リソグラフィプロセスは、集積回路部品の縮小する寸法に対応するために、さらに小さい特徴部を基板上に転写するために利用される。 Evolution of chip design requires faster circuits and higher circuit density. The demand for higher circuit density in turn requires a reduction in the dimensions of integrated circuit components. As the dimensions of integrated circuit components are reduced, more elements are placed in a given area of a semiconductor integrated circuit. Thus, lithography processes are utilized to transfer ever smaller features onto a substrate to accommodate the shrinking dimensions of the integrated circuit components.
精密かつ正確なリソグラフィは、パターン化される基板上に配置されたフォトレジスト層の解像度に大きく依存する。最近の開発では、露光/現像解像度を改善するためにフォトレジスト層の所望の部分の化学的特性を変更するように、露光プロセスの前又は後に基板上に配置されたフォトレジスト層に電界を提供するために、電極アセンブリが利用される。しかしながら、このようなシステムを実装する際の課題は克服されていない。 Precise and accurate lithography is highly dependent on the resolution of a photoresist layer disposed on a substrate to be patterned. Recent developments utilize electrode assemblies to provide an electric field to a photoresist layer disposed on a substrate before or after the exposure process to modify the chemical properties of desired portions of the photoresist layer to improve exposure/development resolution. However, challenges in implementing such systems have not been overcome.
したがって、改善された浸漬フィールドガイド式露光後ベークプロセスのための改善された方法及び装置が必要とされている。 Therefore, there is a need for an improved method and apparatus for an improved immersion field-guided post-exposure bake process.
本開示は、概して、浸漬フィールドガイド式露光後ベークプロセスのための方法及び装置に関する。一実施形態では、該方法は、第1の容積内の複数のリフトピン上に基板を位置づけること、及びリフトピンを第1の位置へと移動させることを含む。基板支持体は、第1の位置まで移動されて基板を係合し、次に、基板と電極とによって部分的に画成された第2の容積に隣接した第2の位置へと移動される。プロセス流体が第2の容積内に導入され、該電極と基板との間に電界が生成される。 The present disclosure generally relates to a method and apparatus for an immersion field-guided post-exposure bake process. In one embodiment, the method includes positioning a substrate on a plurality of lift pins in a first volume and moving the lift pins to a first position. The substrate support is moved to the first position to engage the substrate and then moved to a second position adjacent a second volume partially defined by the substrate and an electrode. A process fluid is introduced into the second volume and an electric field is generated between the electrode and the substrate.
一実施形態では、該方法は、処理チャンバの第1の容積内の複数のリフトピン上に基板を位置づけることを含む。基板は、処理チャンバの天井に隣接した前処理位置へと移動され、その際、基板支持体は前処理位置へと移動されて、基板に接触する。基板は、基板支持体に真空チャックされ、該基板支持体は処理位置へと移動されて、処理チャンバ内に第2の容積を形成する。プロセス流体が第2の容積内に導入され、そこに電界が生成される。 In one embodiment, the method includes positioning a substrate on a plurality of lift pins in a first volume of a processing chamber. The substrate is moved to a pre-processing position adjacent a ceiling of the processing chamber, whereupon a substrate support is moved to the pre-processing position to contact the substrate. The substrate is vacuum chucked to the substrate support, and the substrate support is moved to a processing position to form a second volume within the processing chamber. A process fluid is introduced into the second volume, and an electric field is generated therein.
一実施形態では、該方法は、処理チャンバの第1の容積内の第1の位置に配置された複数のリフトピン上に基板を位置づけること、及び複数のリフトピンを第2の位置へと移動させることを含む。基板支持体は、第2の位置へと移動されて、基板に接触し、該基板を真空チャックする。基板がその上にチャックされている基板支持体は第1の容積内の第3の位置へと移動され、この第3の位置における基板支持体の配置が、基板によって部分的に画成される処理チャンバ内の第2の容積を形成する。プロセス流体が第2の容積内に導入され、そこに電界が生成される。 In one embodiment, the method includes positioning a substrate on a plurality of lift pins disposed at a first position within a first volume of a processing chamber and moving the plurality of lift pins to a second position. The substrate support is moved to the second position to contact and vacuum chuck the substrate. The substrate support on which the substrate is chucked is moved to a third position within the first volume, the placement of the substrate support at the third position forming a second volume within the processing chamber defined in part by the substrate. A process fluid is introduced into the second volume and an electric field is generated therein.
本開示の上記特徴部を詳細に理解することができるように、その一部が添付の図面に示されている実施形態を参照することにより、上に簡単に要約されている本開示のより詳細な説明を得ることができる。しかしながら、添付の図面は例示的な実施形態を示しているにすぎず、したがって、その範囲を限定するとみなすべきではなく、他の等しく有効な実施形態も許容されうることに留意されたい。 So that the above features of the present disclosure can be understood in detail, a more detailed description of the present disclosure briefly summarized above can be obtained by referring to the embodiments, some of which are illustrated in the accompanying drawings. It should be noted, however, that the accompanying drawings only illustrate exemplary embodiments and therefore should not be considered as limiting the scope thereof, other equally effective embodiments being permissible.
理解を容易にするため、可能な場合には、図面に共通する同一の要素を示すために同一の参照番号が用いられる。一実施形態の要素及び特徴部は、さらなる記載がなくとも、他の実施形態に有益に組み込むことができることが想定されている。 For ease of understanding, wherever possible, identical reference numbers are used to designate identical elements common to the figures. It is contemplated that elements and features of one embodiment may be beneficially incorporated in other embodiments without further description.
本明細書に記載される実施形態は、露光後処理のための方法及び装置に関する。より具体的には、本明細書に記載される実施形態は、フィールドガイド式露光後ベーク(iFGPEB)チャンバ及びプロセスに関する。一実施形態では、基板は、露光後処理チャンバ内へと移送され、その後、複数のリフトピンによって前処理位置へと持ち上げられる。次いで、基板支持体は、持ち上げられて基板と係合し、iFGPEB処理の前に基板をその上に真空チャックする。 Embodiments described herein relate to methods and apparatus for post-exposure processing. More specifically, embodiments described herein relate to field-guided post-exposure bake (iFGPEB) chambers and processes. In one embodiment, a substrate is transferred into a post-exposure processing chamber and then lifted by multiple lift pins to a pre-processing position. The substrate support is then raised to engage the substrate and vacuum chuck the substrate thereon prior to iFGPEB processing.
図1は、本明細書に記載される実施形態による、基板を処理するための代表的な方法100の動作を示している。図2~5は、方法100の異なる段階における、処理チャンバ200内の基板201の概略的な断面図を示している。したがって、図2~5への言及は、図1及び必要に応じて方法100の説明に含まれている。基板201を処理するための方法100は、複数の動作を有する。該動作は、任意の順序で又は同時に実行することができ(文脈からその可能性が除外されている場合を除く)、方法100は、定義された動作のいずれかの前、定義された2つの動作の間、又はすべての定義された動作の後に行われる1つ以上の他の動作を含みうる(文脈からその可能性が除外されている場合を除く)。すべての実施形態が、記載されたすべての動作を含むわけではない。
Figure 1 illustrates operations of an
概して、方法100の動作110は、処理チャンバ200内の移送位置270に配置された複数のリフトピン266上に基板201を位置づけること、及び基板支持体208を所望の温度へと加熱することを含む。動作120では、リフトピン266上に位置づけられた基板201が前処理位置272へと上昇する間、基板支持体208は静止したままである。その後、動作130において、基板支持体208が上昇し、基板201を前処理位置272に係合する。動作140において、基板支持体208は、処理位置274へとさらに上昇し、その後、基板201は動作150において処理される。
Generally,
図2は、動作110での処理チャンバ200を示している。一実施形態では、処理チャンバ200は、浸漬フィールドガイド式露光後ベーク(iFGPEB)処理を実行するように構成される。図2に示されるように、チャンバ200は、容積203を少なくとも部分的に画成する、側壁204及び底部206を有するチャンバ本体202を含む。基板201の通過に適応するサイズのスリットバルブ205が側壁204に配置される。一実施形態では、チャンバ本体202は、実質的に円筒形状を有する。別の実施形態では、チャンバ本体202は、立方体形状などの多角形を有する。チャンバ本体202は、金属材料など、その中の真空圧を維持するのに適した材料から製造される。例えば、チャンバ本体202は、アルミニウム、ステンレス鋼、及び合金、並びにそれらの組合せから製造される。あるいは、チャンバ本体202は、ポリテトラフルオロエチレン(PTFE)などのポリマー材料、又はポリエーテルエーテルケトン(PEEK)などの高温プラスチックから製造される。
2 illustrates the
天井210は、チャンバ本体202に結合され、さらに容積203を画成する。一実施形態では、天井210は、アルミニウム、ステンレス鋼、及び合金、並びにそれらの組合せなどの金属材料から製造される。別の実施形態では、天井210は、PTFE、PEEKなどのポリマー材料から製造される。天井210は、チャンバ本体202を製造するために利用される材料と同じ材料から形成されてもよい。あるいは、天井210は、チャンバ本体202とは異なる材料から形成されてもよい。
The
天井210は、電極212に結合され、電極212を支持する。一実施形態では、電極212は、天井210に取り外し可能に結合される。別の実施形態では、電極212は、天井210に固定的に結合される。電極212は、導電性金属材料から形成されうる。加えて、電極212に利用される材料は、非酸化性材料でありうる。電極212用に選択される材料は、電極212の表面全体にわたり、望ましい電流均一性及び低い抵抗をもたらす。第1のOリング214が、電極212の外径に沿って電極212にさらに結合される。第1のOリング214はまた、天井210の側壁216と接触して配置される。第1のOリング214は、処理中にプロセス流体が電極212の後ろに流れることを防止するように構成される。
The
熱源218、温度感知装置220、電源222、及び感知装置224が、電極212に結合される。熱源218は、電極212内に配置された、1つ以上の加熱素子(図示せず)、例えば抵抗ヒータに電力を供給する。熱源218は、iFGPEBプロセス中のプロセス流体の予熱を促進するように構成される。熱源218はまた、プロセス流体の予熱に加えて、又はそれとは区別して、基板処理中にプロセス流体の所望の温度を維持するために利用することができる。一実装形態では、熱源218は、電極212を、約70℃から約150℃の間、例えば約90℃から約130℃の間の温度に加熱するように構成される。例えば、熱源218は、電極212を、約100℃から約120℃の間、例えば約110℃の温度に加熱するように構成される。
A
熱電対などの温度感知装置220は、熱源218に通信可能に結合されて、温度のモニタリングを提供し、電極212の加熱を促進する。電源222は、例えば、約0Wから約100Wの間、例えば約25Wから約75Wの間で電極212に供給するように構成される。利用されるプロセス流体のタイプに応じて、電源222によって生成される電流は、約数十ナノアンペアから数百ミリアンペアでありうる。一実施形態では、電源222は、約0V/mmから約2000V/mmの範囲の電界を生成するように構成される。例えば、電源222は、約100V/mmから約1800V/mmの範囲、例えば約500V/mmから約1200V/mmの間、例えば約800V/mmから約1000V/mmの間の電界を生成するように構成される。幾つかの実施形態では、電源222は、電圧制御モード又は電流制御モードのいずれかで動作するように構成される。両方のモードにおいて、電源222は、AC、DC、及び/又はパルスDC波形を出力しうる。必要に応じて、方形波又は正弦波が利用されうる。電源222は、約0.1Hzから約1kHzの間の周波数、例えば約100Hzから約750Hzの間の周波数、例えば約250Hzから約500Hzの間で電力を供給するように構成されうる。パルスDC電力又はAC電力のデューティサイクルは、約5%から約95%の間、例えば約25%から約75%の間でありうる。
A
パルスDC電力又はAC電力の立ち上がり及び立ち下がり時間は、約1ナノ秒から約1ミリ秒の間、例えば約100ナノ秒から約1マイクロ秒の間でありうる。電圧計などの感知装置224は、電気的フィードバックを提供し、電極212に印加される電力の制御を容易にするために、電源222に通信可能に結合される。感知装置224はまた、電源222を介して電極212に印加された電流を感知するように構成されうる。
The rise and fall times of the pulsed DC or AC power can be between about 1 nanosecond and about 1 millisecond, for example, between about 100 nanoseconds and about 1 microsecond. A
第1の複数の流体ポート226は、側壁216を通って天井210に形成される。第2の複数の流体ポート228も、第1の複数の流体ポート226とは反対側の側壁216に形成される。第1の複数の流体ポート226は、第1の導管234を介してプロセス流体源232と流体連結している。第2の複数の流体ポート228は、第2の導管238を介して流体出口236と流体連結している。プロセス流体源232は、単独で、又は他の装置と組み合わせて、プロセス流体を、基板201の処理の前に、約70℃から約150℃の間、例えば約80℃から約140℃の間の温度に予熱し、iFGPEBプロセス中に流体を供給するように構成される。例えば、プロセス流体は、約100℃から約120℃の間、例えば約110℃の温度に加熱される。
A first plurality of fluid ports 226 are formed in the
一実施形態では、パージガス源250もまた、第1の導管234を介して第1の複数の流体ポート226と流体連結する。パージガス源250によって供給されるガスは、iFGPEB処理の前、最中、又は後に処理容積290(図5に示される)をパージするために、窒素、水素、不活性ガスなどのうちの1つ以上を含みうる。必要に応じて、パージガスは、流体出口236を介して処理容積290から排出されうる。
In one embodiment, a
基板支持体208は、容積203内に配置される。一実施形態では、基板支持体208は、チャンバ本体202の底部206にある開口部240を通って配置されたシャフト244に結合される。基板支持体208は、シャフト244に結合されたアクチュエータアセンブリ246によって、容積203内を上昇及び下降する。幾つかの実施形態では、基板支持体208は、その中心軸の周りをさらに回転可能である。
The
真空チャック242が基板支持体208に結合される。真空チャック242は、非金属材料又は他の絶縁材料、例えばセラミック材料などから形成することができる。加えて、真空チャック242は、非酸化性材料から形成されて、プロセス流体と真空チャック242との反応を介した基板酸化の可能性を実質的に低減又は防止することができる。電極212と同様に、真空チャック242に利用される材料は、基板201の処理中に望ましい電流均一性を提供する。具体的には、真空チャック242に利用される材料は、処理中に処理チャンバ200内に生成される電界に無視できる程度の影響を与えるように選択される。
A
真空チャック242は、処理中に基板201をその上に支持するように構成されており、平面支持面242Aを有している。支持面242Aは、その上への基板201の取り付けに適応し、天井210に隣接して位置づけるようにサイズ決めされる。真空源258は、基板支持面242Aと流体連結している。概して、真空源258は、基板支持体208を通って真空チャック242に結合される。真空源258は、処理中に基板201を真空チャック242の支持面242Aに真空チャックするように構成される。
The
電極212と同様に、真空チャック242は、熱源248、温度感知装置252、及び電源254に結合される。熱源248、温度感知装置252、電源254、及び感知装置256は、熱源218、温度感知装置220、電源222、及び感知装置224と同様に機能しうる。例えば、熱源248は、真空チャック242内に配置された、抵抗ヒータ又はセラミックヒータなどの1つ以上の加熱素子に電力を供給する。概して、熱源248は、真空チャック242を加熱して、iFGPEBプロセス中の基板201及び/又はプロセス流体の加熱を促進するように構成される。一実施形態では、熱源248は、真空チャック242を、約75℃から約150℃の間、例えば約100℃から約125℃の間、例えば約110℃から約120℃の間の温度に加熱するように構成される。熱電対などの温度感知装置252は、熱源248に通信可能に結合されて、温度のモニタリングを提供し、真空チャック242の加熱を促進する。
Similar to the
一実施形態では、第2のOリング280が、基板支持面242Aの真空チャック242に配置される。第2のOリング280は、その上に配置されたときに、基板201の外径から半径方向内側に約1mmから約12mmの間の距離で真空チャック242上に位置づけられうる。例えば、第2のOリング280は、基板201の外径から半径方向内側に約2mmから約10mmの間、例えば約4mmから約8mmの間の距離で真空チャック242上に位置づけられうる。第2のOリング280は、処理中の処理容積290から基板201の後ろの領域へのプロセス流体の漏れを防止することができると考えられる。
In one embodiment, the second O-
真空チャック242は、第2のOリング280の半径方向外側に配置され、基板支持面242Aを真空チャック242の上面242Bに結合する、レッジ282をさらに含む。上面242Bは、レッジ282及び基板支持面242Aの下かつ半径方向外側に配置される。一実施形態では、第3のOリング284は、上面242Bの真空チャック242に配置される。天井210の第1の下面215は、基板支持体208が処理位置274にあるときに、基板201のエッジ領域に接触するように形状及びサイズが決定される。天井210の第2の下面217は、基板支持面242Aの外径に隣接し、かつその外径から半径方向内側に延びる真空チャック242に接触するように形状及びサイズが決定される。天井210の第3の下面219は、上面242Bに接触するように形状及びサイズが決定される。一実施形態では、第3のOリング284は、基板支持体208が処理位置274に配置されているときに、第3の下面219に接触する。第3のOリング284は、処理中に、プロセス流体が真空チャック242の外径を超えて処理容積290から漏れるのを防止することができると考えられる。
The
基板支持体208及び真空チャック242の各々は、それぞれ、複数のリフトピン孔262、264を含む。複数のリフトピン孔262は、複数のリフトピン孔264と位置合わせされる。複数のリフトピン266は、複数のリフトピン孔262、264を通して、並びにチャンバ底部206の複数の孔241を通して移動可能に配置される。複数のリフトピン266は、チャンバ底部206、基板支持体208、並びに、移送位置270、前処理位置272(図3に示される)、及び処理位置274(図5に示される)間の真空チャック242を通してリフトピン266を変位させる、リフトピンアクチュエータ268に結合される。
Each of the
動作110では、基板201は、ロボットブレード又は他の適切な移送デバイス(図示せず)によってスリットバルブ205を通って容積203へと移送され、複数のリフトピン266の上端267に位置づけられる。リフトピン266の上端267は、基板支持体208より上に上昇しているが、スリットバルブ205よりわずかに低い移送位置270に配置される。真空チャック242が結合されている基板支持体208は、動作110中に基板201と基板支持面242Aとの間に接触がなされないように、下降位置(例えば、チャンバ底部206に対して)に位置づけられる。一例では、リフトピン266の上端267は、基板支持面242Aから約10mmから約110mmの間、例えば約30mmから約90mmの間の距離で配置される。別の例では、リフトピン266の上端267は、基板支持面242Aから約50mmから約90mmの間、例えば約60mmから約80mmの間の距離で配置される。処理チャンバ200内に基板201が位置づけられると、真空チャック242は、熱源248によって、約75℃から約150℃の間、例えば約100℃から約125℃の間、例えば、約115℃の温度に加熱される。
In
動作120では、図3に示されるように、リフトピン266上に配置された基板201は、前処理位置272へと上昇される。リフトピンアクチュエータ268は、複数のリフトピン266を移送位置270から前処理位置272へと上昇させる。一実施形態では、基板201は、約2から約6秒の間、例えば約2から約4秒の間、例えば約3秒で移送位置270から前処理位置272へと移動される。一実施形態では、基板201は、電極212の下面213から約1mmから約25mmの間の距離、例えば約5mmから約20mmの間の距離を有する前処理位置272へと上昇される。例えば、前処理位置272は、約10mmから約15mmの間、例えば約12mmの距離を有する。
In
動作130では、図4に示されるように、基板支持体208は、真空チャック242の基板支持面242Aがリフトピン266の上端267よりわずかに高いか、又は実質的に同一平面上になるように、前処理位置272へと持ち上げられる。したがって、基板支持体208は、基板201と係合して、その上に基板201を支持する。次に、真空源258が作動して、基板201を真空チャック242の支持面242Aに真空チャックする。一実施形態では、基板支持体208は、約2から約5秒の間、例えば約2から約4秒の間、例えば約3秒で、前処理位置272まで持ち上げられ、基板201を係合する。動作130の前の基板支持体208と基板201との間の接触を回避することによって、真空チャック242は、基板201への直接の熱伝達なしに所望の温度へと加熱することができ、基板201の加熱は、iFGPEB処理中に電界の印加と実質的に同時に開始するように遅延させることができる。
In
動作140では、図5に示されるように、基板201を真空チャック242にチャックした後、基板支持体208は、真空チャック242及び基板201が天井210に接触する処理位置274まで持ち上げられる。例えば、基板201のエッジ領域は第1の下面215に接触し、基板支持面242Aのエッジ領域は第2の下面217に接触し、上面242B及び第3のOリング284は第3の下面219に接触する。処理位置274における基板支持体208の配置は、第1のOリング214、第2のOリング280、及び第3のOリング284によって流体密封されている、基板201と電極212との間の処理容積の形成をもたらす。
In operation 140, as shown in FIG. 5, after chucking the
一実施形態では、基板支持体208は、約0.1秒から約2秒の間、例えば約0.5秒から約1.5秒の間に前処理位置272から処理位置274まで持ち上げられる。例えば、基板支持体208は、約0.75秒から約1.25秒の間、例えば約1秒で前処理位置272から処理位置274まで持ち上げられる。したがって、基板を移送位置270から処理位置274へと移動させるのに必要とされる合計時間は、約0.1秒から約3秒の間、例えば約0.5秒から約2.5秒の間でありうる。例えば、基板201を移送位置270から処理位置274へと移動させるのに必要とされる合計時間は、約1秒から約2秒の間、例えば約1.5秒である。
In one embodiment, the
一実施形態では、処理容積290は、基板201と電極212の下面213との間に画成される高さ292を有する。一例では、処理容積290の高さ292は、約1mmから約10mmの間、例えば約2mmから約8mmの間である。例えば、処理容積290の高さ292は、約4mmから約6mmの間、例えば約5mmである。基板201と電極212との間の比較的短い距離は、処理容積290の容積を減少させ、iFGPEB処理中に減少した量のプロセス流体を利用可能にする。さらには、低減された高さ292は、基板201の表面全体にわたって実質的により均一な電界をもたらし、その結果、iFGPEB処理中のパターニング特性を改善することができる。加えて、所望の電界を生成し、iFGPEB中にプロセス流体を加熱するために必要とされる電力を削減することができる。
In one embodiment, the
処理位置274に基板支持体208を位置づけ、処理容積290を形成した後、基板201は動作150においてiFGPEBプロセスにさらされる。iFGPEB処理中に、処理容積290は、プロセス流体源232から始まり、第1の導管234を通って移動する流路を有する、プロセス流体、例えばガス又は液体で満たされる。プロセス流体は、第1の導管234から出て、第1の複数の流体ポート226を介して処理容積290に入る。処理容積290へのプロセス流体の流量は、処理容積290内の流体の乱流を低減し、その中の気泡の形成を低減又は排除するように調節されうる。例えば、処理容積290へのプロセス流体の流量は1L/分から約12L/分の間、例えば約5L/分から約10L/分の間に調節されうる。プロセス流体はまた、処理容積290に導入される前に、処理温度へと予熱されうる。例えば、プロセス流体は、プロセス流体源232によって、約90℃から約150℃の間など、約70℃から約170℃の間の温度へと予熱されうる。例えば、プロセス流体は、約110℃から約130℃の間、例えば約120℃の温度に加熱される。
After positioning the
処理容積290がプロセス流体で満たされると、電極212によって基板201に電界が印加される。一実施形態では、電界は、約10秒から約90秒の間、例えば約25秒から約75秒の間、例えば約40秒から約60秒の間、例えば約50秒の時間量で、基板201に印加されうる。幾つかの実施形態では、処理容積290内に配置された流体は、基板201の処理中、停滞している。幾つかの実施形態では、処理容積290の流体体積は、循環又は交換される。このような実施形態では、処理容積290が第1の導管234及び第1の流体ポート226を介してプロセス流体で満たされると、該プロセス流体もまた第2の流体ポート228及び第2の導管238を介して処理容積290から出て、最終的には流体出口236において処理チャンバ200から除去される。電界の印加後、プロセス流体は、処理容積290から排出されてよく、処理された基板201がその上にチャックされている基板支持体208は下降されうる。
Once the
上述の方法及び装置は、電界を印加する前に基板が熱に曝露される時間量を短縮することにより、iFGPEB処理性能を向上させる。電界を印加する直前に基板を加熱された基板支持体と係合させることにより、加熱された基板支持体と基板との間の望ましくない熱伝達が最小限に抑えられる。したがって、フォトレジスト内の光酸発生剤によって生成される酸のランダムな熱拡散は、実質的に低減させることができ、したがって、フォトレジストの熱によって引き起こされる脱保護を低減させる。フォトレジストの前処理による脱保護の低減により、フォトレジストの現像/露光解像度が向上し、光酸発生剤によって生成される帯電種の拡散の制御が向上し、それにより、リソグラフィ中の回路の特徴部をより正確に転写することができるようになる。 The above-described methods and apparatus improve iFGPEB processing performance by reducing the amount of time the substrate is exposed to heat prior to application of the electric field. By engaging the substrate with the heated substrate support immediately prior to application of the electric field, undesirable heat transfer between the heated substrate support and the substrate is minimized. Thus, random thermal diffusion of acid generated by the photoacid generator in the photoresist can be substantially reduced, thus reducing thermally induced deprotection of the photoresist. The reduction in deprotection due to photoresist pretreatment improves photoresist development/exposure resolution and improves control over the diffusion of charged species generated by the photoacid generator, thereby allowing for more accurate transfer of circuit features during lithography.
要約すると、iFGPEB処理を改善するための装置及び方法が提供される。本明細書に記載される処理チャンバは、プロセス流体の効率的な利用、及びiFGPEB動作中の電界の改善された印加を可能にする。フォトレジストの解像度も、電界を印加する前に基板が高温に曝露される時間量を短縮することによって改善され、したがって、iFGPEB処理前のフォトレジスト化学種の反応を低減する。したがって、iFGPEB処理動作は、本明細書に記載される装置及び方法を利用することによって改善することができる。 In summary, an apparatus and method for improving iFGPEB processing is provided. The processing chamber described herein allows for efficient utilization of process fluids and improved application of electric fields during iFGPEB operations. Photoresist resolution is also improved by reducing the amount of time the substrate is exposed to high temperatures before applying an electric field, thus reducing reaction of photoresist species prior to iFGPEB processing. Thus, iFGPEB processing operations can be improved by utilizing the apparatus and methods described herein.
以上の説明は本開示の実施形態を対象としているが、本開示の基本的な範囲を逸脱することなく、本開示の他の実施形態及びさらなる実施形態が考案されてよく、本開示の範囲は、以下の特許請求の範囲によって決定される。
While the foregoing is directed to embodiments of the present disclosure, other and further embodiments of the disclosure may be devised without departing from the basic scope thereof, the scope of which is determined by the claims that follow.
Claims (18)
第1の位置に配置されている、第1の容積内の複数のリフトピン上に基板を位置づけること、
前記基板が上に位置付けられている前記複数のリフトピンを前記第1の容積内の第2の位置へと移動させること、
前記第1の容積内に配置された基板支持体を前記第2の位置へと移動させて、前記基板支持体の上面に前記基板を真空チャックすることによって前記基板を係合すること、
前記基板が係合されている前記基板支持体を、前記基板と電極とによって部分的に画定された第2の容積に隣接した第3の位置へと移動させること、及び
前記第2の容積内で前記基板を処理することであって、当該基板を処理することがさらに、前記第2の容積にプロセス流体を導入すること、及び前記第2の容積内で前記基板と前記電極との間に電界を生成することを含む、前記第2の容積内で前記基板を処理すること
を含む、方法。 A method for processing a substrate, comprising:
Positioning a substrate over a plurality of lift pins in a first volume, the lift pins being disposed at a first location;
moving the plurality of lift pins with the substrate positioned thereon to a second position within the first volume;
moving a substrate support disposed within the first volume to the second position and engaging the substrate by vacuum chucking the substrate to an upper surface of the substrate support;
moving the substrate support, with the substrate engaged therewith, to a third position adjacent a second volume defined in part by the substrate and an electrode ; and processing the substrate in the second volume , the processing further comprising introducing a process fluid into the second volume and generating an electric field between the substrate and the electrode in the second volume.
A method comprising:
処理チャンバの第1の容積内の複数のリフトピン上に基板を位置づけること、
前記基板を前記処理チャンバの天井に隣接した前処理位置へと移動させること、
基板支持体を前記前処理位置へと移動させて前記基板に接触させること、
前記基板を前記基板支持体に真空チャックすること、
前記基板が上に真空チャックされている前記基板支持体を処理位置へと移動させることであって、前記基板支持体を前記処理位置へと移動させた結果、前記処理チャンバに第2の容積が形成される、処理位置へと移動させること、
前記第2の容積にプロセス流体を導入すること、及び
前記第2の容積内に電界を生成すること
を含む、方法。 A method for processing a substrate, comprising:
Positioning a substrate on a plurality of lift pins within a first volume of a processing chamber;
moving the substrate to a pre-treatment position adjacent a ceiling of the treatment chamber;
moving a substrate support to the pre-treatment position and into contact with the substrate;
vacuum chucking the substrate to the substrate support;
moving the substrate support onto which the substrate is vacuum chucked to a processing position, where moving the substrate support to the processing position results in a second volume being formed in the processing chamber;
introducing a process fluid into the second volume; and generating an electric field within the second volume.
処理チャンバの第1の容積内の第1の位置に配置された複数のリフトピン上に基板を位置づけること、
前記複数のリフトピンを前記処理チャンバの前記第1の容積内の第2の位置へと移動させること、
基板支持体を前記第2の位置へと移動させて、前記基板に接触させ、前記基板を真空チャックすること、
前記基板が上にチャックされている前記基板支持体を前記処理チャンバの前記第1の容積内の第3の位置へと移動させることであって、前記第3の位置における前記基板支持体の配置が、前記処理チャンバ内に第2の容積を形成し、該第2の容積が前記基板によって部分的に画定される、第3の位置へと移動させること、
前記第2の容積にプロセス流体を導入すること、及び
前記第2の容積内に電界を生成すること
を含む、方法。 A method for processing a substrate, comprising:
Positioning the substrate on a plurality of lift pins disposed at a first position within a first volume of a processing chamber;
moving the plurality of lift pins to a second position within the first volume of the processing chamber;
moving a substrate support to the second position to contact the substrate and vacuum chuck the substrate;
moving the substrate support, with the substrate chucked thereon, to a third position within the first volume of the processing chamber, wherein disposition of the substrate support at the third position forms a second volume within the processing chamber, the second volume being defined in part by the substrate;
introducing a process fluid into the second volume; and generating an electric field within the second volume.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962875300P | 2019-07-17 | 2019-07-17 | |
US62/875,300 | 2019-07-17 | ||
PCT/US2020/039508 WO2021011166A1 (en) | 2019-07-17 | 2020-06-25 | Methods and apparatus for post exposure processing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022540650A JP2022540650A (en) | 2022-09-16 |
JP7498257B2 true JP7498257B2 (en) | 2024-06-11 |
Family
ID=
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001066073A (en) | 2000-06-02 | 2001-03-16 | Tokyo Electron Ltd | Heat treatment device |
JP2003060012A (en) | 2001-08-08 | 2003-02-28 | Asm Japan Kk | Reaction chamber for semiconductor treatment |
JP2012515451A (en) | 2009-01-16 | 2012-07-05 | アプライド マテリアルズ インコーポレイテッド | Substrate support with gas inlet opening |
JP2017525131A (en) | 2014-06-10 | 2017-08-31 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | Electric field / magnetic field guided acid diffusion |
JP2017183575A (en) | 2016-03-31 | 2017-10-05 | 株式会社日立国際電気 | Substrate processing device, method of manufacturing semiconductor device, and program |
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001066073A (en) | 2000-06-02 | 2001-03-16 | Tokyo Electron Ltd | Heat treatment device |
JP2003060012A (en) | 2001-08-08 | 2003-02-28 | Asm Japan Kk | Reaction chamber for semiconductor treatment |
JP2012515451A (en) | 2009-01-16 | 2012-07-05 | アプライド マテリアルズ インコーポレイテッド | Substrate support with gas inlet opening |
JP2017525131A (en) | 2014-06-10 | 2017-08-31 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | Electric field / magnetic field guided acid diffusion |
JP2017183575A (en) | 2016-03-31 | 2017-10-05 | 株式会社日立国際電気 | Substrate processing device, method of manufacturing semiconductor device, and program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7389174B2 (en) | Equipment for post-exposure bake | |
TWI806503B (en) | Apparatus for post exposure processing of photoresist wafers | |
TWI813889B (en) | Methods and apparatus for post exposure processing | |
JP7498257B2 (en) | Method and apparatus for post-exposure processing - Patents.com | |
TWI806187B (en) | Apparatus for field guided acid profile control in a photoresist layer |