KR20220020375A - 디스플레이 패널 및 그 제조 방법 - Google Patents
디스플레이 패널 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20220020375A KR20220020375A KR1020227001266A KR20227001266A KR20220020375A KR 20220020375 A KR20220020375 A KR 20220020375A KR 1020227001266 A KR1020227001266 A KR 1020227001266A KR 20227001266 A KR20227001266 A KR 20227001266A KR 20220020375 A KR20220020375 A KR 20220020375A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting device
- backplane
- emitting element
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000003086 colorant Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 143
- 239000000758 substrate Substances 0.000 claims description 96
- 239000004065 semiconductor Substances 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 58
- 239000002346 layers by function Substances 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 229910002601 GaN Inorganic materials 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 8
- 239000013078 crystal Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 229910005266 GaLi Inorganic materials 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004040 coloring Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Device Packages (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
디스플레이 패널 및 그 제조 방법을 제공한다. 디스플레이 패널은, 백플레인(10) 및 상기 백플레인(10)에 위치한 복수의 제 1 발광 소자(1), 복수의 제 2 발광 소자(2) 및 복수의 제 3 발광 소자(3)를 포함하고, 상기 제 1 발광 소자(1), 상기 제 2 발광 소자(2) 및 상기 제 3 발광 소자(3)의 발광색은 상이하고; 상기 디스플레이 패널에 수직된 방향에 따라, 상기 제 2 발광 소자(2)와 상기 제 1 발광 소자(2)는 중첩된다.
Description
본 출원은 2019년 8월 20일에 중국특허청에 제출된 출원번호가 201910770677.6인 중국특허출원의 우선권을 주장하는 바, 해당 출원의 전부 내용은 참조로서 본 출원에 포함된다.
본 출원은 디스플레이 기술분야에 관한 것으로서, 예를 들어, 디스플레이 패널 및 그 제조 방법에 관한 것이다.
실리콘 기반의 마이크로 디스플레이 기술, 즉 디스플레이와 단결정 실리콘 집적 회로를 결합하는 기술에서, 실리콘 기반의 마이크로 디스플레이 기술을 사용한 디스플레이 패널은 높은 디스플레이 해상도, 큰 시야각, 빠른 응답 속도, 높은 밝기 및 낮은 전력 소비의 장점을 구비하여, 실리콘 기반의 마이크로 디스플레이 기술이 이미지 디스플레이 크기와 선명도를 증가하고, 시스템 칩의 개수를 절감하여 시스템의 비용과 제품의 공간 부피를 저감하는 방면에 광범한 응용 전망을 구비하며, 현재 실리콘 기반의 마이크로 디스플레이 기술은 군사, 의료, 항공 및 전자 소비 등 각 분야에 응용된다.
그러나, 관련 기술에서의 실리콘 기반 마이크로 디스플레이 패널의 착색화는 구현이 어렵고 수율이 낮아, 대량 양산화 생산이 어렵다.
본 출원은 디스플레이 패널 및 그 제조 방법을 제공하여 디스플레이 패널 착색화의 제작 난이도를 저감하고, 디스플레이 패널의 수율을 향상시킨다.
본 출원에 의해 제공된 디스플레이 패널은,
백플레인 및 상기 백플레인에 위치한 복수의 제 1 발광 소자, 복수의 제 2 발광 소자 및 복수의 제 3 발광 소자를 포함하고, 상기 제 1 발광 소자, 상기 제 2 발광 소자 및 상기 제 3 발광 소자의 발광색은 상이하며;
상기 디스플레이 패널에 수직된 방향에 따라, 상기 제 2 발광 소자와 상기 제 1 발광 소자는 중첩된다.
본 출원은 디스플레이 패널의 제조 방법을 더 제공하고, 상기 제조 방법은,
제 1 기판을 제공하고, 상기 제 1 기판에서 상기 제 1 발광 소자와 상기 제 2 발광 소자를 에피택셜 성장시키는 단계-여기서, 상기 디스플레이 패널에 수직된 방향에 따라, 상기 제 2 발광 소자는 상기 제 1 발광 소자와 중첩됨-;
제 2 기판을 제공하고, 상기 제 2 기판에서 상기 제 3 발광 소자를 에피택셜 성장시키는 단계;
상기 제 3 발광 소자를 상기 제 1 기판에 본딩하는 단계;
백플레인을 제공하는 단계-여기서, 상기 백플레인은 복수의 픽셀 구동 회로를 포함함-;
상기 제 2 기판을 제거하고, 상기 제 1 발광 소자, 상기 제 2 발광 소자 및 상기 제 3 발광 소자를 상기 백플레인에 본딩하는 단계;
상기 제 1 기판을 제거하는 단계; 를 포함한다.
본 출원에 의해 제공된 디스플레이 패널 및 그 제조 방법에서, 백플레인 및 백플레인에 위치한 복수의 제 1 발광 소자, 복수의 제 2 발광 소자 및 복수의 제 3 발광 소자를 포함하는 디스플레이 패널을 설치하고, 디스플레이 패널에 수직된 방향에 따라, 제 2 발광 소자와 제 1 발광 소자가 중첩된다. 본 출원의 실시예는 디스플레이 패널의 발광 소자의 크기가 매우 작은 경우, 낮은 공정 난이도, 적은 공정 단계 및 높은 제조 수율로, 디스플레이 패널의 착색화 디스플레이를 구현한다.
도 1은 본 출원의 실시예에 의해 제공된 디스플레이 패널의 구조 개략도이다.
도 2은 본 출원의 실시예에 의해 제공된 다른 하나의 디스플레이 패널의 구조 개략도이다.
도 3은 본 출원의 실시예에 의해 제공된 또 다른 하나의 디스플레이 패널의 구조 개략도이다.
도 4은 본 출원의 실시예에 의해 제공된 디스플레이 패널의 제조 방법의 흐름 개략도이다.
도 5 내지 도 11은 도 4의 각 단계에 대응되는 단면의 구조 개략도이다.
도 12는 본 출원의 실시예에 의해 제공된 다른 하나의 디스플레이 패널의 제조 방법의 흐름도이다.
도 13은 도 12의 단계(S260)에 대응되는 단면의 구조 개략도이다.
도 2은 본 출원의 실시예에 의해 제공된 다른 하나의 디스플레이 패널의 구조 개략도이다.
도 3은 본 출원의 실시예에 의해 제공된 또 다른 하나의 디스플레이 패널의 구조 개략도이다.
도 4은 본 출원의 실시예에 의해 제공된 디스플레이 패널의 제조 방법의 흐름 개략도이다.
도 5 내지 도 11은 도 4의 각 단계에 대응되는 단면의 구조 개략도이다.
도 12는 본 출원의 실시예에 의해 제공된 다른 하나의 디스플레이 패널의 제조 방법의 흐름도이다.
도 13은 도 12의 단계(S260)에 대응되는 단면의 구조 개략도이다.
도 1은 본 출원의 실시예에 의해 제공된 디스플레이 패널의 구조 개략도이다. 도 1을 참조하면, 해당 디스플레이 패널은 백플레인(10) 및 백플레인(10) 상에 위치한 복수의 제 1 발광 소자(1), 복수의 제 2 발광 소자(2) 및 복수의 제 3 발광 소자(3)를 포함하고, 제 1 발광 소자(1), 제 2 발광 소자(2) 및 제 3 발광 소자(3)의 발광색은 상이하다. 또한 디스플레이 패널에 수직된 방향에 따라, 제 2 발광 소자(2)와 제 1 발광 소자(1)는 중첩된다.
제 1 발광 소자(1)를 청색 발광 소자로 설치하고, 제 2 발광 소자(2)를 녹색 발광 소자로 설치하며, 제 3 발광 소자(3)를 적색 발광 소자로 설치하여, 디스플레이 패널의 착색화를 구현할 수 있다. 예를 들어, 제 1 기판에서 제 1 발광 소자(1), 즉 청색 발광 소자를 에피택셜 성장시키고, 그 다음 제 1 발광 소자(1)에서 멀리 떨어진 제 1 기판의 일측에서 제 2 발광 소자(2), 즉 녹색 발광 소자를 에피택셜 성장시킨다. 제 1 기판에서 제 1 발광 소자(1)를 에피택셜 성장시키는 것은, 제 1 기판에서 N형 반도체층, 발광 기능층 및 P형 반도체층을 에피택셜 성장시키는 것이고; 또는 제 1 기판에서 버퍼층을 에피택셜 성장시키며(버퍼층을 구성하는 재료는 예를 들어, AlN(질화알루미늄) 또는 GaN(질화갈륨)일 수 있슴), 그다음, N형 반도체층, 발광 기능층 및 P형 반도체층을 에피택셜 성장시키는 것일 수 있다. N형 반도체층은 예를 들어 N-GaN(N형 질화갈륨)일 수 있고, 발광 기능층은 예를 들어 청색광 다중양자우물층(예를 들어 InGaN(인듐 갈륨 질화물)/GaN(질화갈륨)의 주기적 반복 구조)일 수 있으며, P형 반도체층은 예를 들어 P-GaN(P형 질화갈륨)일 수 있다. 제 1 기판에서 제 1 발광 소자(2)를 에피택셜 성장시키는 것은, P형 반도체층에서 N형 반도체층, 발광 기능층 및 P형 반도체층을 에피택셜 성장시키는 것이고, N형 반도체층은 예를 들어 N-GaN(N형 질화갈륨)일 수 있고, 발광 기능층은 예를 들어 녹색광 다중양자우물층(예를 들어 InGaN(인듐 갈륨 질화물)/GaN(질화갈륨)의 주기적 반복 구조)일 수 있으며, P형 반도체층은 예를 들어 P-GaN(P형 질화갈륨)일 수 있다.
제 1 기판에 수직된 방향에 따라, 제 2 발광 소자(2)와 제 1 발광 소자(1)가 중첩되는 것은, 제 1 발광 소자(1)의 에피층(11)과 제 2 발광 소자(2)의 에피층(21)이 중첩되는 것이다. 제 1 발광 소자(1)의 에피층(11)은 N형 반도체층, 발광 기능층 및 P형 반도체층을 포함하고, 제 2 발광 소자(2)의 에피층(21)은 N형 반도체층, 발광 기능층 및 P형 반도체층을 포함한다. 제 1 발광 소자(1) 및 제 2 발광 소자(2)에 대해 한 번의 에칭 공정을 수행하고, N형 반도체층에 대해, 발광 기능층 및 P형 반도체층에 대해 에칭을 수행하여 제 1 발광 소자(1)의 에피층(11)과 제 2 발광 소자(2)의 에피층(21)을 형성하고, 제 1 발광 소자(1)의 에피층(11)과 제 2 발광 소자(2)의 에피층(21)은 중첩되며, 예를 들어, 제 2 발광 소자(2)가 위치한 영역에서, 제 1 발광 소자(1)의 에피층(11)과 제 2 발광 소자(2)의 에피층(21)은 중첩된다. 제 2 기판에서 제 3 발광 소자(3) 즉 적색 발광 소자를 에피택셜 성장시키고, 그다음 웨이퍼 본딩 기술을 사용하여 제 3 발광 소자(3)를 제 1 발광 소자(1)와 제 2 발광 소자(2)가 에피택셜 성장한 제 1 기판에 본딩시킨다. 선택적으로, 디스플레이 패널은 실리콘 기반 마이크로디스플레이 패널일 수 있고, 발광 소자는 마이크로 발광 다이오드(Micro Light Emitting Diode, Micro LED)일 수 있다. 현재 실리콘 기반 마이크로디스플레이 패널을 제조할 때, 실리콘 기반 마이크로디스플레이 패널이 세 가지 색의 발광 소자를 포함하는 경우, 같은 색의 발광 소자에 대해 한 번의 배치(batch) 전이를 수행하고, 세 번의 기판 박리와 본딩 기술을 사용하여만 디스플레이 패널의 착색화를 구현할 수 있지만, 발광 소자에 대한 기판 박리 및 발광 소자와 백플레인의 본딩 과정에서 발광 소자가 파손될 수 있고, 디스플레이 패널의 제조 수율이 크게 감소된다. 또한, 실리콘 기반 마이크로디스플레이 패널에 대해, 발광 소자의 크기가 매우 작아, 발광 소자가 높은 정렬 정확도를 가진 플립 본딩 기술을 구현하는 어려움이 크고, 즉 발광 소자를 정렬하기 어렵고, 디스플레이 패널의 제조 수율이 저하된다.
본 출원 실시예는 백플레인(10) 및 백플레인(10) 상에 위치한 복수의 제 1 발광 소자(1), 복수의 제 2 발광 소자(2) 및 복수의 제 3 발광 소자(3)를 포함한 디스플레이 패널을 설치하고, 제 1 기판에 수직된 방향에 따라, 제 2 발광 소자(2)와 제 1 발광 소자(1)가 중첩되는 것을 통해, 적어도 다음 효과를 구현한다.
제 1 측면, 본 출원의 실시예는 기술적 난이도가 비교적으로 높은 배치 전이 기술을 사용할 필요가 없고, 세 번의 기판 박리와 본딩 기술을 각각 사용할 필요가 없으며, 한 번의 웨이퍼 본딩 기술을 사용하기만 하면 동일한 기판에서 세 가지 색의 발광 소자를 형성하는 것을 구현할 수 있다. 따라서, 본 출원의 실시예는 기판 박리 공정과 본딩 공정에 의해 발광 소자가 파손되는 확률을 저감하고, 디스플레이 패널의 제조 수율을 향상한다.
제 2 측면, 매우 작은 크기의 발광 소자에 대해 본딩 정렬을 세 번 수행하는 것에 비해, 본 출원의 실시예는 제 3 발광 소자(3)를 전이할 때 웨이퍼 본딩을 수행하기만 하면 되고, 제 3 발광 소자(3)를 제 1 기판에 본딩한 후 전극 등을 제조하는 공정 단계를 수행할 수 있으며, 웨이퍼 본딩 기술의 정렬 요구가 비교적 낮고, 구현하기 쉬우며, 특히 실리콘 기반 마이크로디스플레이 패널과 같은 해상도가 높은 디스플레이 패널인 경우, 대량 전이 시의 본딩 정렬의 난이도를 크게 줄이고, 디스플레이 패널의 제조 수율을 향상시킨다.
제 3 측면, 제 1 기판에 수직된 방향에 따라, 제 2 발광 소자(2)와 제 1 발광 소자(1)가 중첩되도록 설치되는 것을 통해, 제 1 발광 소자(1)와 제 2 발광 소자(2)를 성장시킨 후, 제 1 기판 상의 제 1 발광 소자(1)와 제 2 발광 소자(2)에 대해 전체적인 패터닝 공정을 수행할 수 있기 때문에 공정 단계를 줄이는데 유리하다.
제 4 측면, 본 출원의 실시예에서의 디스플레이 패널의 제조 공정 기술은 전부 상대적으로 성숙한 관련 가공 공정에 기반하여 완성할 수 있으므로, 반도체 공정에 대한 기술 지원 및 장비 보증을 받을 수 있고, 따라서 수율의 향상 및 디스플레이 패널의 제조 비용의 저감에 유리하다.
제 5 측면, 디스플레이 패널이 착색화 디스플레이를 구현하는 종래의 기술은 양자점 색변환 기술이고, 즉 필름층에서 상이한 색의 양자점을 도핑하여, 착색 디스플레이를 구현하지만, 해상도가 높은 디스플레이 패널에 대해, 예를 들어, 실리콘 기반 마이크로디스플레이 패널인 경우, 발광 소자의 크기가 매우 작고, 종래의 양자점 색변환 기술을 사용하여 착색화 디스플레이를 구현하기 어렵다. 본 출원의 실시예는 제 1 기판에서 제 1 발광 소자(1)와 제 2 발광 소자(2)를 에피택셜 성장시키고, 제 2 기판에서 제 3 발광 소자(3)를 에피택셜 성장시키며, 따라서 상이한 색의 다중양자우물층을 사용하여 상이한 발광 소자가 상이한 색의 광선을 방출하여 실리콘 기반 마이크로디스플레이 패널과 같은 디스플레이 패널의 착색화 디스플레이를 구현한다.
따라서, 본 출원의 실시예는 디스플레이 패널의 발광 소자 크기가 매우 작은 상황에서, 보다 낮은 공정 난이도, 보다 적은 공정 단계와 보다 높은 제조 수율로 디스플레이 패널의 착색화 디스플레이를 구현한다.
도 2는 본 출원의 실시예에 의해 제공된 다른 하나의 디스플레이 패널의 구조 개략도이다. 도 2를 참조하면, 선택적으로, 제 1 발광 소자(1), 제 2 발광 소자(2) 및 제 3 발광 소자(3)는 모두 적층되어 설치된 캐소드, 에피층 및 애노드를 포함한다.
도 1과 도 2에 도시된 바와 같이, 제 1 발광 소자(1)의 에피층(11)은 P형 반도체층(111), 발광 기능층(112) 및 N형 반도체층(113)을 포함하고, 제 2 발광 소자(2)의 에피층(21)은 P형 반도체층(211), 발광 기능층(212) 및 N형 반도체층(213)을 포함하며, 제 3 발광 소자(3)의 에피층(31)은 P형 반도체층(311), 발광 기능층(312) 및 N형 반도체층(313)을 포함한다. 제 1 발광 소자(1)의 캐소드(15)와 애노드(12)는 각각 발광 기능층(112)의 상하 양측에 위치하고, 즉 제 1 발광 소자(1)는 수직 구조를 갖는다. 제 2 발광 소자(2)의 캐소드(25)와 애노드(22)는 각각 발광 기능층(212)의 상하 양측에 위치하고, 즉 제 2 발광 소자(2)는 수직 구조를 갖는다. 제 3 발광 소자(3)의 캐소드(35)와 애노드(32)는 각각 발광 기능층(312)의 상하 양측에 위치하고, 즉 제 3 발광 소자(3)는 수직 구조를 갖는다. 이와 같이 캐소드와 애노드가 발광 기능층의 동일한 측에 설치되는데 비해, 발광 소자의 캐소드와 애노드의 전극 단락을 방지하는데 유리하고, 한편 발광 소자는 수직 구조를 사용하므로, 디스플레이 패널의 단위 면적당 전극 수를 크게 줄임으로써 발광 소자의 크기를 줄여 높은 PPI를 구현할 수 있다.
도 2를 참조하면, 선택적으로, 백플레인(10)은 복수의 픽셀 구동 회로(4)를 포함할 수 있고, 픽셀 구동 회로(4)는 디지털 구동 회로이다. 디지털 구동 회로는 디지털 신호를 사용하여 발광 소자의 발광을 구동하고, 발광 소자의 발광 시간을 제어하는 것을 통해 발광 소자의 발광 명도를 조절할 수 있으며, 아날로그 구동 회로를 사용하는 경우 아날로그 신호가 쉽게 간섭되고 그레이 스케일 값의 조정 정밀도가 낮은 문제를 방지하고, 또한 디지털 구동 회로는 커패시터 구조가 포함되지 않으며, 픽셀 구동 회로가 차지하는 면적을 저감하는데 유리하고, 특히 실리콘 기반 마이크로디스플레이 패널인 경우, 디스플레이 패널의 해상도를 향상하는데 유리하며, 디지털 구동 회로는 예를 들어 SRAM(Static Random Access Memory, 정적 랜덤 액세스 메모리) 회로를 사용하여 디스플레이 패널의 능동 구동을 구현한다.
도 2를 참조하면, 선택적으로, 제 2 발광 소자(2)의 캐소드(25)는 백플레인(10)에서 멀리 떨어진 제 2 발광 소자(2)의 에피층(21)의 일측에 위치하고, 제 2 발광 소자(2)가 위치한 영역에 대응되게, 제 2 발광 소자(2)의 캐소드(25)와 제 2 발광 소자(2)의 에피층(21) 사이에는 제 1 발광 소자(1)의 에피층(11)이 설치되며; 제 2 발광 소자(2)의 에피층(21)에서의 N형 반도체층(213)은 제 1 발광 소자(1)의 에피층(11)의 페이스트를 관통하는 비아를 통해 제 2 발광 소자(2)의 캐소드(25)와 전기적으로 연결된다.
본 출원의 실시예에서 제 1 발광 소자(1)의 에피층(11)을 제 2 발광 소자(2)의 캐소드(25)와 제 2 발광 소자(2)의 N형 반도체층(213) 사이에 설치하는 이유는, 제 1 기판에서 제 1 발광 소자(1)를 에피택셜 성장시키고, 그다음 제 1 발광 소자(1)에서 멀리 떨어진 제 1 기판의 일측에서 제 2 발광 소자(2)를 에피택셜 성장시키며, 제 1 기판에 수직된 방향에 따라, 제 2 발광 소자(2)와 제 1 발광 소자(1)를 중첩되게 하고, 그다음 제 1 발광 소자(1)와 제 2 발광 소자(2)에 대해 한 번의 에칭 공정을 사용하여, 공정 단계를 줄이기 위한 것이다. 형성된 제 1 발광 소자(1)의 에피층(11)과 제 2 발광 소자(2)의 에피층(21)인 경우, 제 1 발광 소자(1)의 에피층(11)은 제 2 발광 소자(2)의 에피층(21)과 제 1 기판 사이에 위치하므로, 제 1 발광 소자(1)의 에피층(11)은 에칭되지 않으며, 따라서 제 1 발광 소자(1)의 에피층(11)과 제 2 발광 소자(2)의 에피층(21)이 중첩되는 상황이 발생하지 않는다.
제 2 발광 소자(2)의 N형 반도체층(213)은 제 1 발광 소자(1)의 에피층(11)의 페이스트를 관통하는 비아를 통해 캐소드(25)와 전기적으로 연결되고, 즉 캐소드(25)는 제 1 발광 소자(1)의 에피층(11)을 관통하며, 따라서, 제 1 발광 소자(1)의 에피층(11)에서의 N형 반도체층(113)과 P형 반도체층(111)은 캐소드(25)에 의해 단락되고, 디스플레이 패널이 정상적으로 디스플레이하는 과정에서, 제 2 발광 소자(2)에 대응되는 제 1 발광 소자(1) 영역의 에피층(11)은 발광하지 않으며, 따라서 제 2 발광 소자(2)의 발광색과 발광 명도에 영향주지 않는다.
도 2를 참조하면, 선택적으로, 제 3 발광 소자(3)의 캐소드(35)는 백플레인(10)에서 멀리 떨어진 제 3 발광 소자(3)의 에피층(31)의 일측에 위치하며 제 3 발광 소자(3)가 위치한 영역에 대응되며, 제 3 발광 소자(3)의 캐소드(35)와 제 3 발광 소자(3)의 에피층(31) 사이에는 보조 본딩층(6)이 설치되고; 제 3 발광 소자(3)의 에피층(31)에서의 N형 반도체층(313)은 보조 본딩층(6)을 관통하는 비아를 통해 제 3 발광 소자(3)의 캐소드(35)와 전기적으로 연결된다.
보조 본딩층(6)은 예를 들어 티탄산바륨와 같은 본딩 유전체일 수 있고, 보조 본딩층(6)은 웨이퍼 본딩 기술을 사용하여 제 3 발광 소자(3)를 제 1 기판에 본딩하는데 유리하다. 제 3 발광 소자(3)의 에피층(31)에서의 N형 반도체층(313)은 제 3 발광 소자(3)의 캐소드(35)를 통해 캐소드 신호를 수신하고, 픽셀 구동 회로(4)는 제 3 발광 소자(3)에게 애노드 신호를 제공하며, 이는 제 3 발광 소자(3)에 대한 능동 구동을 구현하는데 유리하다.
도 1과 도 2에 도시된 바와 같이, 선택적으로, 제 1 발광 소자(1)의 애노드(12), 제 2 발광 소자(2)의 애노드(22) 및 제 3 발광 소자(3)의 애노드(32)는 모두 백플레인(10)을 향하는 발광 기능층의 일측에 위치한다. 또한, 제 1 발광 소자의 애노드(12)는 상기 제 1 발광 소자(1)의 에피층(11)과 상기 백플레인(10) 사이에 위치하고, 제 2 발광 소자(2)의 애노드(22)는 상기 제 2 발광 소자의 에피층(21)과 상기 백플레인(10) 사이에 위치하며, 제 3 발광 소자(3)의 애노드(32)는 상기 제 3 발광 소자의 에피층(31)과 상기 백플레인(10) 사이에 위치한다. 백플레인(10)은 복수의 픽셀 구동 회로(4)를 포함하고, 제 1 발광 소자(1)의 애노드(12), 제 2 발광 소자(2)의 애노드(22) 및 제 3 발광 소자(3)의 애노드(32)는 각각 대응되는 픽셀 구동 회로(4)와 전기적으로 연결된다. 제 1 발광 소자(1)의 캐소드(15), 제 2 발광 소자(2)의 캐소드(25) 및 제 3 발광 소자(3)의 캐소드(35)는 공통 캐소드(5)일 수 있다.
도 1과 도 2에 도시된 바와 같이, 제 1 발광 소자(1)의 애노드(12)는 백플레인(10)을 향하는 발광 기능층(112)의 일측에 위치하고, 제 2 발광 소자(2)의 애노드(22)는 백플레인(10)을 향하는 발광 기능층(212)의 일측에 위치하며, 제 3 발광 소자(3)의 애노드(32)는 백플레인(10)을 향하는 발광 기능층(312)의 일측에 위치한다. 제 1 발광 소자(1)의 애노드(12), 제 2 발광 소자(2)의 애노드(22) 및 제 3 발광 소자(3)의 애노드(32)는 각각 대응되는 픽셀 구동 회로(4)와 전기적으로 연결된다. 픽셀 구동 회로(4)는 제 1 발광 소자(1), 제 2 발광 소자(2) 및 제 3 발광 소자(3)에게 애노드 신호를 제공하고, 제 1 발광 소자(1), 제 2 발광 소자(2) 및 제 3 발광 소자(3)에 대한 능동 구동을 구현하는데 유리하다.
제 1 발광 소자(1)의 N형 반도체층(113), 제 2 발광 소자(2)의 N형 반도체층(213) 및 제 3 발광 소자(3)의 N형 반도체층(313)에는 공통 캐소드(5)가 설치되고, 제 1 발광 소자(1), 제 2 발광 소자(2) 및 제 3 발광 소자(3)의 N형 반도체층은 공통 캐소드(5)를 통해 공통 캐소드 신호를 수신한다. 본 출원의 실시예는 공통 캐소드(5)를 공통층 구조로 설치하고, 백플레인(10)에서 멀리 떨어진의 N형 반도체층 일측에 위치하게 하는 것을 통해, 백플레인(10)에서 멀리 떨어진의 N형 반도체층 일측에서 공통 캐소드(5)를 직접 침적하며, 따라서 공통 캐소드의 제조 공정을 단순화하고, 제조 비용을 저감하며 디스플레이 패널의 수율을 향상하는데 유리하다. 따라서, 본 출원의 실시예는 낮은 제조 비용과 높은 수율을 보장하는 것을 기반으로, 발광 소자의 능동 구동을 구현한다.
설명해야 할 것은, 상기 각 실시예에서 예시적으로 예시된 복수의 제 1 발광 소자(1)는 청색 발광 소자이고, 복수의 제 2 발광 소자(2)는 녹색 발광 소자이며, 복수의 제 3 발광 소자(3)는 적색 발광 소자인 것은, 본 출원에 대한 한정이 되지 않는다. 선택적으로, 복수의 제 1 발광 소자(1)를 녹색 발광 소자로 설치하고, 복수의 제 2 발광 소자(2)를 청색 발광 소자로 설치하며, 복수의 제 3 발광 소자(3)를 적색 발광 소자로 설치할 수도 있으며, 또는 기타 상황에서, 실제적인 응용에서 수요에 따라 설정할 수 있다. 예를 들어, 동일한 기판에서 성장할 수 있는 발광 소자는 해당 기판 결정격자와 매칭되는 발광 소자이고, 해당 기판과 미스매칭되는 발광 소자는 웨이퍼 본딩 공정을 통해 해당 기판에 형성된다. 본 출원의 실시예에 의해 제공된 청색 발광 소자와 녹색 발광 소자와 마찬가지로, 이들은 모두 실리콘 기반 결정 방향(111)의 실리콘 기반 기판 또는 사파이어 기판에서 에피택셜 성장할 수 있고, 적색 발광 소자는 갈륨 비소(GaAs) 기판에서 에피택셜 성장해야 하며, 따라서, 청색 발광 소자와 녹색 발광 소자를 선택하여 제 1 기판에서 에피택셜 성장시키고, 적색 발광 소자는 웨이퍼 본딩 공정을 통해 제 1 기판에서 형성된다.
도 3은 본 출원의 실시예에 의해 제공된 또 다른 하나의 디스플레이 패널의 구조 개략도이다. 도 3을 참조하면, 선택적으로, 디스플레이 패널은 플레이트(7)를 더 포함한다. 플레이트(7)는 백플레인(10)에서 멀리 떨어진 제 1 발광 소자(1), 제 2 발광 소자(2) 및 제 3 발광 소자(3)의 일측에 위치하고; 플레이트(7)는 복수의 돌기 구조(71)를 포함하며, 복수의 돌기 구조(71)는 각각 제 1 발광 소자(1), 제 2 발광 소자(2) 및 제 3 발광 소자(3)의 위치에 대응되고 백플레인(10)에서 멀어지는 방향으로 돌출된다. 플레이트(7)는 예를 들어 렌즈 플레이트일 수 있고, 돌기 구조(71)는 렌티큘러 렌즈일 수 있다. 본 출원의 실시예에 의해 설치된 플레이트(7)는 돌기 구조(71)를 포함하고, 이는 제 1 발광 소자(1), 제 2 발광 소자(2) 및 제 3 발광 소자(3)에 의해 방출되는 광선 각도가 비교적으로 클 때, 전반사가 발생하여 방출될 수 없는 것을 방지하는데 유리하며, 따라서, 돌기 구조(71)를 사용하면 광선이 전반사되는 현상을 방지하고, 광 출력 비율을 증가시키며; 또한 돌기 구조(71)는 광선이 방출되는 각도를 비교적으로 크도록 조정할 수 있고, 시각적 쉬프트를 줄일 수 있으며, 사용자가 디스플레이 효과에 영향을 받지 않으면서도 디스플레이 패널을 여러 각도에서 볼 수 있는데 유리하다.
본 출원의 실시예는 디스플레이 패널의 제조 방법을 더 제공하고, 도 4는 본 출원의 실시예에 의해 제공된 디스플레이 패널의 제조 방법의 흐름 개략도이며, 해당 제조 방법은 상기 실시예의 디스플레이 패널을 제조하도록 사용되고, 도 4에 도시된 바와 같이, 디스플레이 패널의 제조 방법은 단계(S110) 내지 단계(S150)를 포함한다.
단계(S110)에서, 제 1 기판을 제공하고, 제 1 기판에서 제 1 발광 소자와 제 2 발광 소자를 에피택셜 성장시키고, 여기서, 제 1 기판에 수직된 방향에 따라, 제 2 발광 소자는 제 1 발광 소자와 중첩된다.
도 1 내지 도 3, 도 5에 도시된 바와 같이, 제 1 기판(20)을 제공하고, 제 1 기판(20)은 실리콘 기반 결정 방향(111)의 실리콘 기반 기판 또는 사파이어 기판일 수 있다. 제 1 기판(20)에서 제 1 발광 소자(1)와 제 2 발광 소자(2)를 에피택셜 성장시키는 것은, 유기금속 화합물의 화학 기상 증착(Metal-organic Chemical Vapor Deposition, MOCVD) 공정을 사용하여 제 1 기판(20)에서 제 1 발광 소자(1)를 에피택셜 성장시키는 것(MOCVD에서, 마스크를 사용하여 제 3 발광 소자(3)의 본딩 위치를 미리 남겨둘 수 있음); 동일한 마스크를 사용하여 제 1 발광 소자(1)에서 제 2 발광 소자(2)를 에피택셜 성장시키는 것; 을 포함한다.
여기서, 제 1 발광 소자(1)를 에피택셜 성장시키는 것은, 제 1 기판(20)에서 버퍼층(AlN 또는 GaN), N형 반도체층, 발광 기능층(InGaN 청색광 다중양자우물층) 및 P형 반도체층(P-GaN)을 에피택셜 성장시키는 것일 수 있다. 제 2 발광 소자(2)를 에피택셜 성장시키는 것은, 제 1 발광 소자(1)에서 N형 반도체층(N-GaN), 발광 기능층(InGaN 녹색광 다중양자우물층) 및 P형 반도체층(P-GaN)를 에피택셜 성장시키는 것일 수 있다. 버퍼층은 N형 반도체층이 제 1 기판(20)의 결정격자 미스매칭을 개선할 수 있고, 또한 제 2 발광 소자(2)의 N형 반도체층은 제 1 발광 소자(1)의 P형 반도체층과 결정격자 매칭되며, 따라서, 제 2 발광 소자(2)의 N형 반도체층과 제 1 발광 소자(1)의 P형 반도체층 사이에 버퍼층을 설치할 필요가 없다.
단계(S120)에서, 제 2 기판을 제공하고, 제 2 기판에서 제 3 발광 소자를 에피택셜 성장시킨다.
도 1 내지 도 3, 도 6에 도시된 바와 같이, 제 2 기판(30)을 제공하고, 제 2 기판(30)은 갈륨 비소(GaAs)일 수 있다. 예시적으로, 유기금속 화합물의 화학 기상 증착(MOCVD) 공정을 사용하여 제 2 기판(30)에서 제 3 발광 소자(3)를 에피택셜 성장시키고, MOCVD에서, 마스크를 사용하여 제 1 발광 소자(1)와 제 2 발광 소자(2)의 위치를 미리 남길 수 있다. 또는 제 2 기판(30)에서 제 3 발광 소자(3)를 전체면에 증착하고, 그다음 포토리소그래피 및 에칭 공정을 사용하여 제 1 발광 소자(1)와 제 2 발광 소자(2)의 위치를 미리 남길 수 있다. 제 3 발광 소자(3)가 에피택셜 성장시키는 것은, 제 2 기판(30)에서 버퍼층(GaLi), N형 반도체층(N-GaLi), 발광 기능층(적색광 다중양자우물층) 및 P형 반도체층(P-GaLi)을 순착적으로 에피택셜 성장키는 것일 수 있다.
단계(S130)에서, 제 3 발광 소자를 제 1 기판에 본딩하고, 제 2 기판을 제거하며, 제 1 발광 소자, 제 2 발광 소자 및 제 3 발광 소자를 패터닝하고, 제 1 발광 소자, 제 2 발광 소자 및 제 3 발광 소자에 애노드를 증착시킨다.
도 1 내지 도 3, 도 7에 도시된 바와 같이, 제 3 발광 소자(3)를 제 1 기판(20)에 본딩한다. 예시적으로, 웨이퍼 본딩(Wafer Bonding) 공정을 사용하여 제 3 발광 소자(3)가 에피택셜 성장된 제 2 기판(30)과 제 1 기판(20)을 본딩한다. 선택적으로, 보조 본딩층(6)을 사용하여 제 3 발광 소자(3)와 제 1 기판(20)을 안정적으로 본딩할 수 있다. 보조 본딩층(6)은 예를 들어 티탄산바륨와 같은 본딩 유전체일 수 있다. 그다음 습식 에칭 공정을 사용하여 제 2 기판(30)을 제거한다.
도 1 내지 도 3, 도 7과 도 8에 도시된 바와 같이, 제 1 기판(20)에서 멀리 떨어진 제 2 발광 소자(2)와 제 3 발광 소자(3)의 일측에 포토레지스트를 코팅하고; 포토리소그래피 공정을 사용하여 포토리소그래피를 패터닝하며; 건식 에칭 공정 또는 습식 에칭 공정을 사용하여 제 1 발광 소자(1), 제 2 발광 소자(2) 및 제 3 발광 소자(3)를 패터닝한다.
제 1 발광 소자(1)는 제 2 발광 소자(2)의 영역에 대응되는 일부 필름층(14), 및 제 1 발광 소자(1)의 영역에 대응되는 일부 필름층(15)을 포함하고, 필름층(14)과 필름층(15) 사이는 에칭되며, 에칭을 제 1 기판(20)에서 중단되어, 제 1 발광 소자(1)와 제 2 발광 소자(2)의 전기적 연결이 끊어진다. 본 출원의 실시예는 제 3 발광 소자(3)를 제 1 기판에 본딩한 후 에칭 공정 단계를 수행하고, 따라서, 정렬 요구가 낮은 웨이퍼 본딩 공정을 사용하여 제 1 기판(20)과 제 2 기판(30)을 본딩할 수 있으므로, 본 출원의 실시예의 공정 요구를 낮추고, 구현하기 쉽게 만든다.
도 1 내지 도 3, 도 9에 도시된 바와 같이, 제 1 발광 소자(1), 제 2 발광 소자(2) 및 제 3 발광 조자(3)에 애노드를 각각 증착시켜, 제 1 발광 소자(1)의 애노드(12), 제 2 발광 소자(2)의 애노드(22) 및 제 3 발광 소자(3)의 애노드(32)를 형성한다. 애노드 증착 공정은 물리적 기상 증착, 열 증발 또는 마그네트론 스퍼터링 등 공정일 수 있다. 애노드의 재료는 예를 들어 크롬 플래티넘 등 금속 재료일 수 있다.
선택적으로, 애노드를 증착하기 전에 절연층을 제조할 수도 있다. 도 10을 참조하면, 제 1 발광 소자(1), 제 2 발광 소자(2) 및 제 3 발광 소자(3)에 절연층(8)을 증착시키고, 절연층(8)을 증착시키는 공정은 예를 들어 MOCVD일 수 있다. 절연층(8)의 재료는 예를 들어 실리카일 수 있다. 절연층(8)의 설치는 물과 산소에 의한 부식으로부터 발광소자를 보호함은 물론, 발광소자의 누설전류를 줄이는 역할을 할 수 있다.
단계(S140)에서, 백플레인을 제공하고; 여기서, 백플레인은 복수의 픽셀 구동 회로를 포함한다.
도 1 내지 도 3, 도 11에 도시된 바와 같이, 백플레인(10)를 제공하고, 백플레인(10)은 복수의 픽셀 구동 회로(4)를 포함한다. 픽셀 구동 회로(4)는SRAM 구동 회로와 같은 커패시터가 없는 디지털 구동 회로일 수 있으며, 픽셀 구동 회로(4)는 실리콘 기반 백플레인의 한정된 공간에서 완성될 수 있다.
단계(S150)에서, 제 1 발광 소자, 제 2 발광 소자 및 제 3 발광 소자를 백플레인에 본딩한다.
도 1 내지 도 3, 도 11에 도시된 바와 같이, 제 1 기판(20)에 형성된 제 1 발광 소자(1), 제 2 발광 소자(2) 및 제 3 발광 소자(3)를 백플레인(10)에 본딩한다. 제 1 발광 소자(1)의 애노드(12), 제 2 발광 소자(2)의 애노드(22) 및 제 3 발광 소자(3)의 애노드(32)는 모두 백플레인(10)을 향하는 발광 기능층의 일측에 위치하고, 각 애노드는 대응되는 픽셀 구동 회로(4)에 전기적으로 연결된다. 선택적으로, 본딩 공정은 플립 본딩의 본딩 공정을 사용하여, 제 1 발광 소자(1)의 애노드(12), 제 2 발광 소자(2)의 애노드(22) 및 제 3 발광 소자(3)의 애노드(32)를 대응되는 픽셀 구동 회로(4)에 정렬되도록 본딩한다. 그다음 제 1 기판(20)을 제거한다. 제 1 기판(20)이 사파이어 기판인 경우, 레이저 박리를 사용하여 사파이어 기판을 제거할 수 있다. 제1 기판(20)이 실리콘 기반 기판인 경우, 습식 에칭를 사용하여 실리콘 기반 기판을 제거할 수 있다. 선택적으로, 제 1 기판(20)을 제거하기 전, 언더필(9) (underfill)을 충진하고 경화하여, 본딩의 강도를 강화한다.
본 출원의 실시예에서 사용한 제조 공정 기술은 모두 상대적으로 성숙한 관련 가공 공정에 기반하여 완성할 수 있으므로, 반도체 공정에 대한 기술 지원 및 장비 보증을 받을 수 있고, 따라서 수율의 향상 및 제조 비용의 저감에 유리하다.
도 12은 본 출원의 실시예에 의해 제공된 다른 하나의 디스플레이 패널의 제조 방법의 흐름도이고, 도 12를 참조하면, 디스플레이 패널의 제조 방법은 단계(S210) 내지 단계(S270)를 포함한다.
단계(S210)에서, 제 1 기판을 제공하고, 제 1 기판에서 제 1 발광 소자와 제 2 발광 소자를 에피택셜 성장시킨다.
단계(S220)에서, 제 2 기판을 제공하고, 제 2 기판에서 제 3 발광 소자를 에피택셜 성장시킨다.
단계(S230)에서, 제 3 발광 소자를 제 1 기판에 본딩한다.
단계(S240)에서, 백플레인을 제공하고, 백플레인은 복수의 픽셀 구동 회로를 포함한다.
단계(S250)에서, 제 2 기판을 제거하고, 제 1 발광 소자, 제 2 발광 소자 및 제 3 발광 소자를 패터닝하며, 제 1 발광 소자, 제 2 발광 소자 및 제 3 발광 소자에 애노드를 증착시키고, 그다음 제 1 발광 소자, 제 2 발광 소자 및 제 3 발광 소자를 백플레인에 본딩하고; 여기서, 디스플레이 패널에 수직된 방향에 따라, 제 2 발광 소자와 제 1 발광 소자는 중첩된다.
단계(S260)에서, 제 1 기판을 제거하고, 제 1 발광 소자, 제 2 발광 소자 및 제 3 발광 소자에 캐소드를 증착시킨다.
도 13을 참조하면, 제 1 기판(20)을 제거한다.
단계(S270)에서, 제 1 발광 소자, 제 2 발광 소자 및 제 3 발광 소자에서 멀리 떨어진 백플레인의 일측에 플레이트를 설치하고; 여기서, 플레이트는 복수의 돌기 구조를 포함하며, 복수의 돌기 구조는 각각 제 1 발광 소자, 제 2 발광 소자 및 제 3 발광 소자의 위치에 대응되며 백플레인에서 멀리 떨어진 방향으로 돌출된다.
도 3을 참조하면, 백플레인(10)에서 멀리 떨어진 제 1 발광 소자(1), 제 2 발광 소자(2)및 제 3 발광 소자(3)의 일측에 플레이트(7)를 설치하고; 플레이트(7)는 복수의 돌기 구조(71)를 포함하며, 복수의 돌기 구조(71)는 각각 제 1 발광 소자(1), 제 2 발광 소자(2) 및 제 3 발광 소자(3)의 위치에 대응되고 백플레인(10)에서 멀어지는 방향으로 돌출된다. 여기서, 플레이트(7)는 예를 들어 렌즈 플레이트일 수 있고, 돌기 구조(71)는 렌티큘러 렌즈일 수 있다.
본 출원의 실시예에 의해 설치된 플레이트(7)는 돌기 구조(71)를 포함하고, 이는 제 1 발광 소자(1), 제 2 발광 소자(2) 및 제 3 발광 소자(3)에 의해 방출된 광선의 각도가 비교적 클 때, 전반사가 발생하여 방출될 수 없는 것을 방지하는데 유리하며, 따라서, 돌기 구조(71)를 사용하면 광선이 전반사되는 현상을 방지하고, 광 출력 비율을 증가시키고; 또한 돌기 구조(71)는 광선이 방출되는 각도를 비교적으로 크도록 조정할 수 있고, 시각적 쉬프트를 줄일 수 있으며, 사용자가 디스플레이 효과에 영향을 받지 않으면서도 디스플레이 패널을 여러 각도에서 볼 수 있는데 유리하다.
상기 각 실시예의 기초상에, 도 1 내지 도 3을 결합하면, 제 1 발광 소자(1), 제 2 발광 소자(2) 및 제 3 발광 소자(3)의 N형 반도체층에서 멀리 떨어진 백플레인의 일측에 공통 캐소드(5)를 형성하고, N형 반도체층은 모두 공통 캐소드(5)에 연결된다.
제 1 발광 소자(1), 제 2 발광 소자(2) 및 제 3 발광 소자(3)에서 각각 비아를 에칭하고, 에칭은 N형 반도체층에서 중단되며, 그다음 기판(10)에서 멀리 떨어진 N형 반도체층의 일측의 전체면에 공통 캐소드(5)를 증착하고, 공통 캐소드(5)의 재료는 금속일 수 있다.
본 출원의 실시예에서의 발광 소자는 수직 구조를 가지며, 캐소드와 애노드가 발광 기능층의 동일한 측에 설치되는 것에 비해, 발광 소자를 수직 구조로 설치함으로써, 캐소드와 애노드의 전극 단락을 방지하는데 유리하고, 나아가 발광 소자의 크기를 줄여 높은 PPI를 구현하다. 본 출원의 실시예는 공통 캐소드(5)를 공통층 구조로 설치하고, 백플레인(10)에서 멀리 떨어진 N형 반도체층의 일측에 위치시킴으로써, 백플레인(10)에서 멀리 떨어진 N형 반도체층의 일측에 공통 캐소드(5)를 직접 증착시키므로, 캐소드의 제조 공정을 단순화하고, 제조 비용을 저감하는데 유리한다.
본 출원에 의해 제공된 디스플레이 패널 및 그 제조 방법은, 백플레인 및 상기 백플레인에 위치한 복수의 제 1 발광 소자, 복수의 제 2 발광 소자 및 복수의 제 3 발광 소자를 포함한 디스플레이 패널을 설치하고, 디스플레이 패널에 수직된 방향에 따라, 제 2 발광 소자와 제 1 발광 소자는 중첩된다. 본 출원의 실시예는 디스플레이 패널의 발광 소자의 크기가 매우 작은 경우, 낮은 공정 난이도, 적은 공정 단계 및 높은 제조 수율로, 디스플레이 패널의 착색화 디스플레이를 구현한다.
Claims (14)
- 백플레인 및 상기 백플레인에 위치한 복수의 제 1 발광 소자, 복수의 제 2 발광 소자 및 복수의 제 3 발광 소자를 포함하고, 상기 제 1 발광 소자, 상기 제 2 발광 소자 및 상기 제 3 발광 소자의 발광색은 상이하며;
상기 디스플레이 패널에 수직된 방향에 따라, 상기 제 2 발광 소자와 상기 제 1 발광 소자가 중첩되는 것을 특징으로 하는 디스플레이 패널. - 제 1 항에 있어서,
상기 복수의 제 1 발광 소자는 청색 발광 소자이고, 상기 복수의 제 2 발광 소자는 녹색 발광 소자이며, 상기 복수의 제 3 발광 소자는 적색 발광 소자인 것을 특징으로 하는 디스플레이 패널. - 제 1 항에 있어서,
상기 복수의 제 1 발광 소자는 녹색 발광 소자이고, 상기 복수의 제 2 발광 소자는 청색 발광 소자이며, 상기 복수의 제 3 발광 소자는가 적색 발광 소자인 것을 특징으로 하는 디스플레이 패널. - 제 1 항에 있어서,
상기 제 1 발광 소자, 상기 제 2 발광 소자 및 상기 제 3 발광 소자는 모두 적층되어 설치된 캐소드, 에피층 및 애노드를 포함하는 것을 특징으로 하는 디스플레이 패널. - 제 4 항에 있어서,
상기 에피층은 발광 기능층을 포함하고, 상기 제 1 발광 소자의 애노드는 상기 제 1 발광 소자의 에피층과 상기 백플레인 사이에 위치하며, 상기 제 2 발광 소자의 애노드는 상기 제 2 발광 소자의 에피층과 상기 백플레인 사이에 위치하고, 상기 제 3 발광 소자의 애노드는 상기 제 3 발광 소자의 에피층과 상기 백플레인 사이에 위치하며;
상기 제 1 발광 소자의 캐소드, 상기 제 2 발광 소자의 캐소드 및 상기 제 3 발광 소자의 캐소드는 공통 캐소드인 것을 특징으로 하는 디스플레이 패널. - 제 1항 내지 제 5항 중 어느 한 항에 있어서,
상기 백플레인은 복수의 픽셀 구동 회로를 포함하고; 상기 제 1 발광 소자의 애노드, 상기 제 2 발광 소자의 애노드 및 상기 제 3 발광 소자의 애노드는 각각 대응되는 픽셀 구동 회로와 전기적으로 연결되는 것을 특징으로 하는 디스플레이 패널. - 제 6 항에 있어서,
상기 복수의 픽셀 구동 회로는 모두 디지털 구동 회로인 것을 특징으로 하는 디스플레이 패널. - 제 4항 또는 제 5항에 있어서,
상기 제 2 발광 소자의 에피층은 N형 반도체층을 포함하고, 상기 제 2 발광 소자의 캐소드는 상기 백플레인에서 멀리 떨어진 상기 제 2 발광 소자의 에피층의 일측에 위치하며; 상기 제 2 발광 소자가 위치한 영역에 대응되게, 상기 제 2 발광 소자의 캐소드와 상기 제 2 발광 소자의 에피층 사이에 상기 제 1 발광 소자의 에피층의 일부가 설치되고, 상기 제 2 발광 소자의 에피층에서의 N형 반도체층은 상기 제 1 발광 소자의 에피층을 관통하는 비아를 통해 상기 제 2 발광 소자의 캐소드와 전기적으로 연결되는 것을 특징으로 하는 디스플레이 패널. - 제 4항 또는 제 5항에 있어서,
상기 제 3 발광 소자의 에피층은N형 반도체층을 포함하고, 상기 제 3 발광 소자의 캐소드는 상기 백플레인에서 멀리 떨어진 상기 제 3 발광 소자의 에피층의 일측에 위치하며; 상기 제 3 발광 소자가 위치한 영역에 대응되게, 상기 제 3 발광 소자의 캐소드와 상기 제 3 발광 소자의 에피층 사이에 보조 본딩층이 설치되고, 상기 제 3 발광 소자의 에피층에서의 N형 반도체층은 상기 보조 본딩층을 관통하는 비아를 통해 상기 제 3 발광 소자의 캐소드와 전기적으로 연결되는 것을 특징으로 하는 디스플레이 패널. - 제 1항 내지 제 5항 중 어느 한 항에 있어서,
플레이트를 더 포함하고, 상기 플레이트는 상기 백플레인에서 멀리 떨어진 상기 제 1 발광 소자, 상기 제 2 발광 소자 및 상기 제 3 발광 소자의 일측에 위치하는 것을 특징으로 하는 디스플레이 패널. - 제 10 항에 있어서,
상기 플레이트는 복수의 돌기 구조를 포함하고, 상기 복수의 돌기 구조는 상기 제 1 발광 소자, 상기 제 2 발광 소자 및 상기 제 3 발광 소자의 위치에 각각 대응되며, 상기 백플레인에서 멀어지는 방향으로 돌출되는 것을 특징으로 하는 디스플레이 패널. - 제 1 기판을 제공하고, 상기 제 1 기판에서 제 1 발광 소자와 제 2 발광 소자를 에피택셜 성장시키는 단계-여기서, 상기 디스플레이 패널에 수직된 방향에 따라, 상기 제 2 발광 소자와 상기 제 1 발광 소자가 중첩됨-;
제 2 기판을 제공하고, 상기 제 2 기판에서 제 3 발광 소자를 에피택셜 성장시키는 단계;
상기 제 3 발광 소자를 상기 제 1 기판에 본딩하고, 상기 제 2 기판을 제거하며, 상기 제 1 발광 소자, 상기 제 2 발광 소자 및 상기 제 3 발광 소자를 패터닝하고, 상기 제 1 발광 소자, 상기 제 2 발광 소자 및 상기 제 3 발광 소자에 애노드를 증착시키는 단계;
백플레인을 제공하는 단계-여기서, 상기 백플레인은 복수의 픽셀 구동 회로를 포함함-;
상기 제 1 발광 소자, 상기 제 2 발광 소자 및 상기 제 3 발광 소자를 상기 백플레인에 본딩하는 단계;
상기 제 1 기판을 제거하는 단계; 를 포함하는 것을 특징으로 하는 디스플레이 패널의 제조 방법. - 제 12 항에 있어서,
상기 제 1 기판을 제거한 후,
상기 제 1 발광 소자, 상기 제 2 발광 소자 및 상기 제 3 발광 소자에 캐소드를 증착시키는 단계; 플레이트를 상기 백플레인에서 멀리 떨어진 상기 제 1 발광 소자, 상기 제 2 발광 소자 및 상기 제 3 발광 소자의 일측에 설치하는 단계; 를 더 포함하는 것을 특징으로 하는 디스플레이 패널의 제조 방법. - 제 13 항에 있어서,
상기 플레이트는 복수의 돌기 구조를 포함하고, 상기 복수의 돌기 구조는 상기 제 1 발광 소자, 상기 제 2 발광 소자 및 상기 제 3 발광 소자의 위치에 각각 대응되며, 상기 백플레인에서 멀어지는 방향으로 돌출되는 것을 특징으로 하는 디스플레이 패널의 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910770677.6 | 2019-08-20 | ||
| CN201910770677.6A CN110459558B (zh) | 2019-08-20 | 2019-08-20 | 一种显示面板及其制作方法 |
| PCT/CN2020/086009 WO2021031595A1 (zh) | 2019-08-20 | 2020-04-22 | 显示面板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220020375A true KR20220020375A (ko) | 2022-02-18 |
Family
ID=68488140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227001266A KR20220020375A (ko) | 2019-08-20 | 2020-04-22 | 디스플레이 패널 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| KR (1) | KR20220020375A (ko) |
| CN (1) | CN110459558B (ko) |
| TW (1) | TWI726699B (ko) |
| WO (1) | WO2021031595A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459558B (zh) * | 2019-08-20 | 2021-01-15 | 成都辰显光电有限公司 | 一种显示面板及其制作方法 |
| CN111129098A (zh) * | 2019-12-30 | 2020-05-08 | 武汉天马微电子有限公司 | 一种有机发光显示面板和装置 |
| CN113745259B (zh) * | 2020-05-29 | 2024-02-27 | 成都辰显光电有限公司 | 发光二极管显示面板及其制备方法 |
| CN112968135B (zh) * | 2021-02-01 | 2024-06-04 | 京东方科技集团股份有限公司 | 显示基板及相关装置 |
| CN114038869B (zh) * | 2021-05-14 | 2023-01-13 | 重庆康佳光电技术研究院有限公司 | 显示面板、显示背板及其制作方法 |
| CN114725080B (zh) * | 2022-03-24 | 2023-10-13 | 湖南大学 | 发光单元、显示装置及其制备方法 |
| CN114725151B (zh) * | 2022-03-24 | 2023-09-08 | 湖南大学 | 像素单元、显示装置及其制备方法 |
| CN114899291B (zh) * | 2022-07-12 | 2022-10-25 | 诺视科技(苏州)有限公司 | 用于半导体器件的像素单元及其制作方法、微显示屏 |
| CN115863497B (zh) * | 2023-02-20 | 2023-05-23 | 镭昱光电科技(苏州)有限公司 | MicroLED显示器件及其制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030554B2 (en) * | 2004-02-06 | 2006-04-18 | Eastman Kodak Company | Full-color organic display having improved blue emission |
| TWI260185B (en) * | 2005-08-19 | 2006-08-11 | Chunghwa Picture Tubes Ltd | Stacked organic electroluminescence device and method for manufacturing thereof |
| JP2016195070A (ja) * | 2015-04-01 | 2016-11-17 | ソニー株式会社 | 表示装置、表示装置の製造方法、及び、電子機器 |
| CN107068811B (zh) * | 2017-03-15 | 2019-06-18 | 京东方科技集团股份有限公司 | 发光二极管装置的制作方法以及发光二极管装置 |
| CN107833878B (zh) * | 2017-11-29 | 2019-06-14 | 北京工业大学 | 一种全色堆栈式外延的Micro-LED倒装阵列制备方法 |
| CN107946417B (zh) * | 2017-11-29 | 2019-09-03 | 北京工业大学 | 一种全色微型led阵列垂直外延制备方法 |
| US11522006B2 (en) * | 2017-12-21 | 2022-12-06 | Seoul Viosys Co., Ltd. | Light emitting stacked structure and display device having the same |
| KR102468318B1 (ko) * | 2017-12-27 | 2022-11-16 | 엘지디스플레이 주식회사 | 마이크로 캐비티 구조를 갖는 고 개구율 마이크로 표시장치 |
| CN109728190A (zh) * | 2018-11-26 | 2019-05-07 | 云谷（固安）科技有限公司 | 显示面板和显示装置 |
| CN110459558B (zh) * | 2019-08-20 | 2021-01-15 | 成都辰显光电有限公司 | 一种显示面板及其制作方法 |
-
2019
- 2019-08-20 CN CN201910770677.6A patent/CN110459558B/zh active Active
-
2020
- 2020-04-22 KR KR1020227001266A patent/KR20220020375A/ko not_active Application Discontinuation
- 2020-04-22 WO PCT/CN2020/086009 patent/WO2021031595A1/zh active Application Filing
- 2020-04-27 TW TW109114067A patent/TWI726699B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110459558B (zh) | 2021-01-15 |
| WO2021031595A1 (zh) | 2021-02-25 |
| CN110459558A (zh) | 2019-11-15 |
| TW202034297A (zh) | 2020-09-16 |
| TWI726699B (zh) | 2021-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20220020375A (ko) | 디스플레이 패널 및 그 제조 방법 | |
| CN110416249B (zh) | 一种半导体发光器件及其制作方法 | |
| US11251167B2 (en) | Multi-junction LED with eutectic bonding and method of manufacturing the same | |
| CN110534542B (zh) | 一种集成发光Micro LED芯片及其制作方法 | |
| TWI738263B (zh) | 一種顯示面板及其製作方法 | |
| US11296257B2 (en) | Light-emitting diode chip and preparation method therefor | |
| KR20180118090A (ko) | 마이크로 ｌｅｄ 디스플레이 화소 조립체 및 이의 제조방법 | |
| CN209929349U (zh) | 显示面板 | |
| US11776988B2 (en) | Micro light-emitting display apparatus and method of manufacturing the same | |
| CN113206176B (zh) | 选区刻蚀外延Micro-LED芯片及其设计、制备方法 | |
| US20230261031A1 (en) | Semiconductor light-emitting device and preparation method thereof | |
| CN209929308U (zh) | 显示面板 | |
| US20230019308A1 (en) | Light emitting diode precursor and its fabrication method | |
| CN209929348U (zh) | 显示面板 | |
| CN210272366U (zh) | 一种集成发光Micro LED芯片 | |
| CN111863871A (zh) | 一种显示面板及其制备方法 | |
| US20230378396A1 (en) | Full-color led structure, and full-color led structure unit and method for manufacturing same | |
| KR101363432B1 (ko) | 질화물 반도체 발광소자 및 그의 제조 방법 | |
| CN118099329A (zh) | 一种发光结构、显示设备及发光结构的制备方法 | |
| CN117334718A (zh) | 发光二极管芯片及其制作方法、显示面板 | |
| CN118156382A (zh) | 阵列基板的制备方法、阵列基板、显示面板及显示装置 | |
| CN117832356A (zh) | 发光二极管芯片、显示基板及其制备方法和显示装置 | |
| CN116367663A (zh) | 全彩微显示器件及其制备方法 | |
| CN115621385A (zh) | 发光二极管、显示面板、显示装置及制备方法 | |
| CN116741903A (zh) | 微型led发光结构及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |