KR20220007931A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20220007931A
KR20220007931A KR1020200085857A KR20200085857A KR20220007931A KR 20220007931 A KR20220007931 A KR 20220007931A KR 1020200085857 A KR1020200085857 A KR 1020200085857A KR 20200085857 A KR20200085857 A KR 20200085857A KR 20220007931 A KR20220007931 A KR 20220007931A
Authority
KR
South Korea
Prior art keywords
memory
nonce
memory device
target area
authentication
Prior art date
Application number
KR1020200085857A
Other languages
English (en)
Inventor
최한
김재완
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200085857A priority Critical patent/KR20220007931A/ko
Priority to US17/151,993 priority patent/US11386018B2/en
Priority to CN202110206976.4A priority patent/CN113935062A/zh
Publication of KR20220007931A publication Critical patent/KR20220007931A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템은 메모리 장치의 타깃 영역의 물리 주소를 설정된 암호화 알고리즘을 이용하여 넌스(nonce)를 생성하고, 넌스에 대한 인증을 메모리 장치에 요청하고, 넌스에 대한 인증이 성공할 때, 메모리 컨트롤러가 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 셋할 수 있다. 이를 통해 메모리 시스템은 접근 권한이 없는 사용자에 의한 데이터 유출 또는 손상을 방지할 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
한편, 메모리 장치에 저장된 데이터는 외부 침입자로부터의 다양한 방식의 공격에 의해 유출되거나 손상될 가능성이 있다. 일반적으로, 메모리 시스템은 FDE(full disk encryption) 기법을 사용하여 데이터의 유출 또는 손상을 방지한다. 하지만, 메모리 시스템이 FDE 기법을 사용하는 경우에도 메모리 장치에 직접 신호를 입력하는 경우에는 데이터 유출 또는 손상을 막을 수 없다는 문제가 있다.
본 발명의 실시예들은 접근 권한이 없는 사용자에 의한 데이터 유출 또는 손상을 방지할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 데이터가 저장되는 복수의 페이지들, 상기 페이지들이 포함된 복수의　메모리　블록들 및 메모리　블록들이 포함된 복수의　메모리　다이들을 포함하는 메모리 장치 및 메모리 장치와 통신하고, 메모리 장치를 제어하기 위해 펌웨어를 실행하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 컨트롤러는, 메모리 장치의 타깃 영역의 물리 주소를 설정된 암호화 알고리즘을 이용하여 넌스(nonce)를 생성하고, 넌스에 대한 인증을 메모리 장치에 요청할 수 있다.
메모리 장치는 넌스에 대한 인증이 성공할 때, 메모리 컨트롤러가 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 셋할 수 있다.
타깃 영역의 단위는 페이지, 메모리 블록 또는 메모리 다이일 수 있다.
암호화 알고리즘은 HMAC, SHA, AES, RSA 중 하나일 수 있다.
메모리 장치는 i) 파워 오프/온(power off/on)이 발생하거나 ii) 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 리셋할 것을 요청하는 커맨드를 메모리 컨트롤러로부터 수신할 때, 메모리 컨트롤러가 상기 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 리셋할 수 있다.
일 예로, 메모리 장치는 넌스를 암호화 알고리즘을 이용하여 타깃 영역의 물리 주소와 비교하여 넌스에 대한 인증을 실행할 수 있다. 이때, 메모리 컨트롤러는 넌스에 대한 인증을 실행하기 전에, 넌스를 위한 키를 메모리 장치에 전송할 수 있다.
다른 예로, 메모리 장치는 넌스와 타깃 영역에 대한 기준 넌스의 값을 비교하여 넌스에 대한 인증을 실행할 수 있다. 이때, 타깃 영역의 단위가 페이지일 때, 기준 넌스는 타깃 영역 내부에 저장될 수 있다.
메모리 장치는 넌스에 대한 인증 결과를 설정된 지연 시간 이후에 메모리 컨트롤러에 전송할 수 있다.
다른 측면에서, 본 발명의 실시예들은 데이터가 저장되는 복수의 페이지들, 페이지들이 포함된 복수의　메모리　블록들 및 메모리　블록들이 포함된 복수의　메모리　다이들을 포함하는 메모리 장치 및 메모리 장치와 통신하고, 메모리 장치를 제어하기 위해 펌웨어를 실행하는 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법을 제공할 수 있다.
메모리 시스템의 동작 방법은 메모리 장치의 타깃 영역의 물리 주소를 설정된 암호화 알고리즘에 따라 넌스(nonce)를 생성하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은 넌스에 대한 인증을 요청하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은 넌스에 대한 인증을 실행하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은 넌스에 대한 인증이 성공할 때, 메모리 컨트롤러가 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 셋하는 단계를 포함할 수 있다.
타깃 영역의 단위는 페이지, 메모리 블록 또는 메모리 다이일 수 있다.
암호화 알고리즘은 HMAC, SHA, AES, RSA 중 하나일 수 있다.
타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한은, i) 파워 오프/온(power off/on)이 발생하거나 ii) 메모리 컨트롤러가 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 리셋할 것을 요청하는 커맨드를 메모리 장치로 전송할 때 리셋될 수 있다.
넌스에 대한 인증을 실행하는 단계는, 일 예로, 넌스를 암호화 알고리즘을 이용하여 타깃 영역의 물리 주소와 비교하여 넌스에 대한 인증을 실행할 수 있다. 이때, 넌스를 키를 넌스에 대한 인증이 실행되기 전에 메모리 장치에 전송할 수 있다.
넌스에 대한 인증을 실행하는 단계는, 다른 예로, 넌스와 타깃 영역에 대한 기준 넌스의 값을 비교하여 넌스에 대한 인증을 실행할 수 있다. 이때, 타깃 영역의 단위가 페이지일 때, 기준 넌스는 타깃 영역 내부에 저장될 수 있다.
한편, 넌스에 대한 인증 결과는 설정된 지연 시간 이후에 메모리 컨트롤러에 전송될 수 있다.
본 발명의 실시예들에 의하면, 접근 권한이 없는 사용자에 의한 데이터 유출 또는 손상을 방지할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 컨트롤러가 넌스에 대한 인증을 요청하는 동작을 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 메모리 컨트롤러가 넌스를 생성하는 동작을 나타낸 도면이다.
도 6은 넌스를 생성하기 위해 사용되는 HMAC 알고리즘의 일 예를 설명하는 동작이다.
도 7은 본 발명의 실시예들에 따른 메모리 장치가 넌스에 대한 인증을 실행하는 동작의 일 예를 나타낸 흐름도이다.
도 8은 본 발명의 실시예들에 따른 메모리 장치의 상태 다이어그램의 일 예를 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 메모리 장치가 넌스에 대한 인증을 실행하는 방법의 일 예를 나타낸 도면이다.
도 10은 도 9의 방법에 대한 흐름도이다.
도 11은 본 발명의 실시예들에 따른 메모리 장치가 넌스에 대한 인증을 실행하는 방법의 다른 예를 나타낸 도면이다.
도 12는 도 11의 방법에 대한 흐름도이다.
도 13은 도 11에서 설명한 메모리 장치에서 기준 넌스가 저장되는 위치의 일 예를 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 메모리 장치가 넌스에 대한 인증 결과를 메모리 컨트롤러에 전송하는 시점의 일 예를 나타낸 도면이다.
도 15는 본 발명의 실시예들에 따른 메모리 장치의 상태 다이어그램의 다른 예를 나타낸 도면이다.
도 16은 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 흐름도이다.
도 17는 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 읽기 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 읽기 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 읽기 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 레이어(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 읽기 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 레이어들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 레이어(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 레이어(FTL)에 전달하는 역할을 하는 호스트 인터페이스 레이어(HIL: Host Interface Layer)와, 플래시 변환 레이어(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 레이어(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 읽기 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 읽기 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 읽기 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 읽기 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 읽기 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 읽기 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 읽기 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 읽기 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 읽기 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support) 해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 읽기 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 읽기 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
제1 방향(예: X축 방향)의 페이지(PG)는 워드 라인(WL)이란 공통으로 사용하는 라인으로 묶여 있으며, 제2 방향(예: Y축 방향)의 스트링(STR)도 비트 라인(BL)이란 공통 라인으로 묶여(연결되어) 있다. 공통으로 묶여 있다는 것은 구조적으로 동일한 물질로 연결되어 있고, 전압 인가 시에도 모두 동일한 전압이 동시에 인가된다는 것을 의미한다. 물론, 직렬로 연결된 중간 위치나 마지막 위치의 메모리 셀(MC)은 앞의 메모리 셀(MC)의 전압 강하에 의하여, 처음에 위치하는 메모리 셀(MC)과 맨 마지막에 위치하는 메모리 셀(MC)에 인가되는 전압은 약간 다를 수 있다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 읽기 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 읽기 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 메모리 컨트롤러(120)가 넌스에 대한 인증을 요청하는 동작을 나타낸 도면이다.
도 4를 참조하면, 메모리 컨트롤러(120)는 넌스를 생성하고, 생성된 넌스에 대한 인증(authentication)을 메모리 장치(110)에 요청할 수 있다.
넌스는 암호화 통신(cryptographic communication)에 사용되는 일회용 값이다. 메모리 컨트롤러(120)는 넌스에 대한 인증을 메모리 장치(110)에 요청하여, 메모리 컨트롤러(120)가 메모리 장치(110)를 접근할 수 있는 권한이 있다는 것을 메모리 장치(110)에 지시할 수 있다.
메모리 컨트롤러(120)는 넌스에 대한 인증을 메모리 장치(110)에 요청하기 위해서, 일 예로 넌스에 대한 인증 요청을 지시하는 별도의 커맨드를 전송할 수 있다. 메모리 컨트롤러(120)는 다른 예로 리드, 라이트 또는 소거 커맨드에 넌스를 포함시켜 전송하여 넌스에 대한 인증을 요청할 수 있다.
본 발명의 실시예들에서, 메모리 컨트롤러(120)는 메모리 장치(110)의 타깃 영역(TGT_AREA)에 대한 리드, 라이트 또는 소거 동작을 실행할 권한을 획득하기 위해서 넌스를 메모리 장치(110)에 전송할 수 있다. 즉, 메모리 컨트롤러(120)는 메모리 장치(110)의 전체 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 권한을 한 번에 획득하는 대신에, 메모리 장치(110)의 타깃 영역(TGT_AREA) 별로 리드, 라이트 또는 소거 동작을 실행할 권한을 획득할 수 있다.
메모리 장치(110)는 데이터가 저장되는 복수의 페이지들, 페이지들이 포함된 복수의　메모리　블록들 및 메모리　블록들이 포함된 복수의　메모리　다이들을 포함할 수 있다. 이때, 타깃 영역(TGT_AREA)의 단위는 일 예로 페이지, 메모리 블록 또는 메모리 다이일 수 있다.
도 5는 본 발명의 실시예들에 따른 메모리 컨트롤러(120)가 넌스를 생성하는 동작을 나타낸 도면이다.
메모리 컨트롤러(120)는 전술한 타깃 영역(TGT_AREA)의 물리 주소를 설정된 암호화 알고리즘을 이용하여 넌스를 생성할 수 있다. 일 예로, 메모리 컨트롤러(120)는 타깃 영역(TGT_AREA)의 물리 주소를 암호화 알고리즘을 이용하여 넌스를 생성하기 위해, 타깃 영역(TGT_AREA)의 물리 주소를 암호화 알고리즘에 따라 인크립트(encrypt)할 수 있다.
도 5에서, 타깃 영역(TGT_AREA)의 물리 주소의 값이 0x1234라고 가정한다. 일 예로, 메모리 컨트롤러(120)는 물리 주소의 값 0x1234를 설정된 암호화 알고리즘에 따라 인크립트하기 위해서 인크립트 키(ENC_KEY)를 사용할 수 있다.
일 예로, 인크립트 키(ENC_KEY)는 메모리 시스템(100)이 초기화될 때 생성된 랜덤 또는 의사-랜덤(pseudo-random)한 값일 수 있다.
다른 예로, 인크립트 키(ENC_KEY)는 메모리 시스템(100)의 RoT(Root of Trust)로서 각 메모리 시스템 별로 고유한 값이다. 이때, RoT는 메모리 장치(110) 외부의 별도의 영역에 저장될 수 있다.
한편, 넌스를 생성하기 위해 사용되는 암호화 알고리즘은 일 예로 HMAC, SHA, AES, RSA 등일 수 있다. 암호화 알고리즘은 각 메모리 시스템 별로 상이할 수 있다.
그리고 메모리 시스템(100)은 메모리 컨트롤러(120)가 구동하는 펌웨어를 통해 소프트웨어적으로 해당 암호화 알고리즘을 실행하거나 또는 해당 암호화 알고리즘을 실행할 수 있는 회로를 통해 해당 암호화 알고리즘을 실행할 수 있다.
이하, 도 6에서는 전술한 암호화 알고리즘의 예 중에서 HMAC을 이용하여 넌스를 생성하고 인증하는 과정에 대해 설명한다.
도 6은 넌스를 생성하기 위해 사용되는 HMAC 알고리즘의 일 예를 설명하는 동작이다.
도 6을 참조하면, 메모리 컨트롤러(120)는 인크립트 키(ENC_KEY)를 이용하여 메시지(MSG)에 대한 해시(H)를 생성할 수 있다. 이때, 메시지(MSG)는 타깃 영역(TGT_AREA)의 물리 주소 값일 수 있다. 그리고 메시지(MSG)에 대한 해시(H)가 넌스일 수 있다.
메모리 컨트롤러(120)는 메시지(MSG)와 해시(H)를 메모리 장치(110)로 전송할 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 수신한 메시지(MSG)에 대한 해시(H')를 동일한 인크립트 키(ENC_KEY)를 이용하여 생성할 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 수신한 해시(H)와 새로 생성한 해시(H')를 비교할 수 있다. 만약 해시(H)와 해시(H')가 동일하면 메모리 장치(110)는 넌스에 대한 인증이 성공했다고 판단할 수 있다. 반면, 해시(H)와 해시(H')가 동일하지 않으면 메모리 장치(110)는 넌스에 대한 인증이 실패했다고 판단할 수 있다.
본 발명의 실시예들에서, 넌스를 생성하기 위해 사용되는 암호화 알고리즘은 HMAC일 수 있다. 이는 HMAC이 AES, RSA 등의 다른 암호화 알고리즘에 비해서, 암호화 알고리즘을 실행하기 위해 필요한 로직 게이트(logic gate)의 개수가 적기 때문이다. 메모리 장치(110)가 암호화 알고리즘을 실행하기 위해 포함하는 로직 게이트의 개수가 많을수록 메모리 장치(110)의 크기가 커져서 전력 소모량이 증가하거나 정해진 규격 내에서 구현이 불가능한 문제가 발생할 수 있다.
도 7은 본 발명의 실시예들에 따른 메모리 장치(110)가 넌스에 대한 인증을 실행하는 동작의 일 예를 나타낸 흐름도이다.
도 7을 참조하면, 메모리 장치(110)는 메모리 컨트롤러(120)로부터 수신한 넌스에 대한 인증을 실행할 수 있다(S710).
그리고 메모리 장치(110)는 넌스에 대한 인증이 성공했는지를 판단한다(S720).
만약 넌스에 대한 인증이 성공한 경우(S720-Y), 메모리 장치(110)는 메모리 컨트롤러(120)가 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 셋(set)할 수 있다(S730). 이때, 메모리 장치(110)는 메모리 컨트롤러(120)부터 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 요청하는 커맨드를 수신하여, 수신된 커맨드에 따라 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있다.
반면 넌스에 대한 인증이 실패한 경우(S720-N), 메모리 장치(110)는 메모리 컨트롤러(120)가 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 리셋(reset)할 수 있다. 이때, 메모리 장치(110)는 메모리 컨트롤러(120)부터 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 요청하는 커맨드를 수신하더라도 해당 커맨드를 처리하지 않는다.
이와 같이 넌스를 이용하여 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 관리함으로써, 메모리 시스템(100)은 인증받지 않은 사용자에 의해 타깃 영역에 대한 리드, 라이트 또는 소거 동작이 실행되는 문제를 방지할 수 있고, 이를 통해 메모리 장치(110)에 대한 보안성을 강화할 수 있다.
예를 들어 메모리 시스템(100)이 전술한 FDE(full disk encryption)을 사용하지 않는 경우에, 메모리 시스템(100)은 넌스를 이용한 인증이 실행되지 않으면 메모리 장치(110)에 데이터를 라이트/소거하거나 또는 메모리 장치(110)로부터 데이터를 리드하는 동작이 실행되지 않도록 하여 메모리 장치(110)에 저장된 데이터를 보호할 수 있다.
한편 메모리 시스템(100)이 전술한 FDE(full disk encryption)을 사용하는 경우에도, 메모리 시스템(100)은 넌스를 이용한 인증을 통해 메모리 장치(110)에 대한 보안성을 강화할 수 있다.
일 예로, FDE 방식 중에서 데이터를 암호화하여 SRAM/DRAM에 저장한 후에 메모리 장치(110)에 저장하는 방식은 메모리 시스템(100) 내부에서 생성된 시스템 데이터(e.g. 메타 데이터)를 보호하기 어렵다는 단점이 있다. 이러한 경우에도 메모리 시스템(100)은 시스템 데이터의 리드/라이트/소거 동작 역시 넌스를 통한 인증을 통해 보호할 수 있다.
또한, 본 발명의 실시예들에서 넌스는 메모리 장치(100)의 전체 영역에 적용되지 않고 타깃 영역에만 적용된다. 따라서, 타깃 영역의 단위(e.g. 페이지/메모리 블록/메모리 다이)에 따라서 많은 개수의 넌스가 사용될 수 있다. 또한, 호스트로부터 요청된 라이트 동작이 실행되거나 백그라운드 동작(e.g. 가비지 컬렉션, 리드 리클레임)이 실행되면서 유효한 데이터가 저장되는 영역의 물리 주소값이 계속 변경되므로 데이터에 대한 리드/라이트/소거 동작을 실행하기 위해 사용되는 넌스의 값이 계속 변경된다. 이처럼 사용되는 넌스의 개수가 많고 또한 시간이 지나면서 계속 변경되므로 메모리 시스템(100)은 메모리 장치(110)에 대한 보안성을 강화할 수 있다.
이하, 도 8에서는 메모리 장치(110)가 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 관리하는 동작을 메모리 장치(110)의 상태 다이어그램을 통해 구체적으로 설명한다.
도 8은 본 발명의 실시예들에 따른 메모리 장치(110)의 상태 다이어그램의 일 예를 나타낸 도면이다.
도 8을 참조하면, 메모리 장치(110)의 상태는 i) 메모리 컨트롤러(120)가 타깃 영역(TGT_AREA)에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한이 셋된 상태인 제1 상태 또는 ii) 메모리 컨트롤러(120)가 타깃 영역(TGT_AREA)에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한이 리셋된 상태인 제2 상태일 수 있다.
메모리 장치(110)가 제1 상태일 때, 메모리 장치(110)는 메모리 컨트롤러(120)부터 수신한 타깃 영역에 대한 리드, 라이트 또는 소거 요청을 처리할 수 있으며, 처리가 완료된 후에도 제1 상태를 유지한다.
메모리 장치(110)가 제1 상태일 때, 메모리 장치(110)는 i) 파워 오프/온(power off/on)이 발생하거나 ii) 타깃 영역(TGT_AREA)에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 리셋할 것을 요청하는 커맨드를 메모리 컨트롤러(120)로부터 수신할 때, 제2 상태로 전이할 수 있다.
메모리 장치(110)가 제2상태일 때, 메모리 장치(110)는 메모리 컨트롤러(120)로부터 수신한 넌스에 대한 인증이 성공하면 제1 상태로 전이할 수 있다.
메모리 장치(110)가 제2 상태일 때, 메모리 장치(110)는 메모리 컨트롤러(120)로부터 수신한 넌스에 대한 인증이 실패하면 제2 상태를 유지할 수 있다.
이하, 메모리 장치(110)가 넌스에 대한 인증을 실행하는 방법에 대해 설명한다. 먼저 메모리 장치(110)가 암호화 알고리즘을 이용하여 넌스를 디크립트할 수 있는 실시예를 설명한다.
도 9는 본 발명의 실시예들에 따른 메모리 장치(110)가 넌스에 대한 인증을 실행하는 방법의 일 예를 나타낸 도면이다.
도 9를 참조하면, 메모리 장치(110)는 메모리 컨트롤러(120)로부터 수신한 넌스를 암호화 알고리즘을 이용하여 타깃 영역(TGT_AREA)의 물리 주소를 비교하여 넌스에 대한 인증을 실행할 수 있다. 일 예로, 메모리 장치(110)는 메모리 컨트롤러(120)로부터 수신한 넌스를, 디크립트 키(DEC_KEY)를 이용하여 암호화 알고리즘에 따라 디크립트한 결과값과 타깃 영역(TGT_AREA)의 물리 주소가 일치하는지 비교할 수 있다.
디크립트 키(DEC_KEY)는 메모리 컨트롤러(120)가 생성한 넌스를 위한 키로써, 메모리 컨트롤러(120)는 넌스에 대한 인증이 실행되기 전에 디크립트 키(DEC_KEY)를 메모리 장치(110)에 전송할 수 있다. 메모리 컨트롤러(120)가 디크립트 키(DEC_KEY)를 메모리 장치(110)에 전송하는 시점은 일 예로 메모리 시스템(100)이 공장 초기화되는 시점이거나 또는 메모리 시스템(100)이 리셋되는 시점일 수 있다.
디크립트 키(DEC_KEY)는 넌스를 생성하는 데 사용된 암호화 알고리즘에 따라서 전술한 인크립트 키(ENC_KEY)와 같거나 또는 다를 수 있다. 예를 들어 사용되는 암호화 알고리즘이 대칭 키 알고리즘(e.g. HMAC, AES)인 경우 디크립트 키(DEC_KEY)는 인크립트 키(ENC_KEY)와 동일하다. 반면, 사용되는 암호화 알고리즘이 비대칭 키 알고리즘(e.g. RSA)인 경우 디크립트 키(DEC_KEY)는 인크립트 키(ENC_KEY)와 상이하다.
도 10은 도 9의 방법에 대한 흐름도이다.
도 10을 참조하면, 메모리 장치(110)는 메모리 컨트롤러(120)로부터 수신한 넌스를 설정된 암호화 알고리즘에 따라 디크립트한 결과값을 생성한다(S1010).
메모리 장치(110)는 S1010 단계에서 생성한 디크립트 결과값이 타깃 영역(TGT_AREA)의 물리 주소와 일치하는지 판단한다(S1020).
만약 디크립트 결과값이 타깃 영역(TGT_AREA)의 물리 주소와 일치할 때(S1020-Y), 메모리 장치(110)는 넌스에 대한 인증이 성공했다고 판단하여, 타깃 영역(TGT_AREA)에 대한 리드, 라이트 또는 소거 동작을 메모리 컨트롤러(120)가 실행할 수 있는 권한을 셋할 수 있다(S1030).
반면 디크립트 결과값이 타깃 영역(TGT_AREA)의 물리 주소와 불일치할 때(S1020-N), 메모리 장치(110)는 넌스에 대한 인증이 실패했다고 판단하여, 타깃 영역(TGT_AREA)에 대한 리드, 라이트 또는 소거 동작을 메모리 컨트롤러(120)가 실행할 수 있는 권한을 리셋할 수 있다(S1040).
도 9 내지 도 10에서 설명한 방법은 메모리 장치(110)가 설정된 암호화 알고리즘에 따른 디크립트 동작을 실행할 수 있는 경우에 적용될 수 있다.
그러나 메모리 장치(110)의 성능 상의 제약으로 인해서 메모리 장치(110)가 직접 암호화 알고리즘에 따른 디크립트 동작을 실행할 수 없는 경우에는, 메모리 장치(110)는 다른 방법으로 넌스에 대한 인증을 실행할 수 있다.
도 11은 본 발명의 실시예들에 따른 메모리 장치(110)가 넌스에 대한 인증을 실행하는 방법의 다른 예를 나타낸 도면이다.
도 11을 참조하면, 메모리 장치(110)는 메모리 컨트롤러(120)로부터 수신한 넌스와 타깃 영역(TGT_AREA)에 대한 기준 넌스를 비교하여 넌스에 대한 인증을 실행할 수 있다.
이때, 타깃 영역(TGT_AREA)에 대한 기준 넌스는 메모리 컨트롤러(120)가 생성할 수 있다. 메모리 컨트롤러(120)는 타깃 영역(TGT_AREA)에 대한 기준 넌스를 설정하는 커맨드를 메모리 장치(110)로 전송할 수 있다. 예를 들어, 메모리 컨트롤러(120)는 메모리 컨트롤러(120)가 타깃 영역(TGT_AREA)에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 리셋할 것을 요청하는 커맨드를 전송할 때 기준 넌스를 같이 메모리 장치(110)로 전송할 수 있다.
한편, 타깃 영역(TGT_AREA)에 대한 기준 넌스는 타깃 영역(TGT_AREA)이 소거되거나 또는 메모리 컨트롤러(120)로부터 타깃 영역(TGT_AREA)에 대한 새로운 기준 넌스를 설정하는 커맨드를 수신할 때 리셋될 수 있다.
도 12는 도 11의 방법에 대한 흐름도이다.
도 12를 참조하면, 메모리 장치(110)는 메모리 컨트롤러(120)로부터 수신한 넌스와 타깃 영역에 대한 기준 넌스를 비교할 수 있다(S1210).
메모리 장치(110)는 메모리 컨트롤러(120)로부터 수신한 넌스와 타깃 영역에 대한 기준 넌스가 동일한지 판단한다(S1220).
만약 메모리 컨트롤러(120)로부터 수신한 넌스와 타깃 영역에 대한 기준 넌스가 동일할 때(S1220-Y), 메모리 장치(110)는 넌스에 대한 인증이 성공했다고 판단하여, 타깃 영역(TGT_AREA)에 대한 리드, 라이트 또는 소거 동작을 메모리 컨트롤러(120)가 실행할 수 있는 권한을 셋할 수 있다(S1230).
반면 메모리 컨트롤러(120)로부터 수신한 넌스와 타깃 영역에 대한 기준 넌스가 상이할 때(S1220-N), 메모리 장치(110)는 넌스에 대한 인증이 실패했다고 판단하여, 타깃 영역(TGT_AREA)에 대한 리드, 라이트 또는 소거 동작을 메모리 컨트롤러(120)가 실행할 수 있는 권한을 리셋할 수 있다(S1240).
도 13은 도 11에서 설명한 메모리 장치(110)에서 기준 넌스가 저장되는 위치의 일 예를 나타낸 도면이다.
메모리 장치(110)에서 타깃 영역(TGT_AREA)에 대한 기준 넌스가 저장되는 위치는 타깃 영역(TGT_AREA)의 단위에 따라 결정될 수 있다.
일 예로 타깃 영역(TGT_AREA)의 단위가 페이지일 때, 타깃 영역(TGT_AREA)에 대한 기준 넌스가 저장되는 위치는 타깃 영역(TGT_AREA)의 내부일 수 있다. 반면, 타깃 영역(TGT_AREA)의 단위가 메모리 블록 또는 메모리 다이일 때, 타깃 영역(TGT_AREA)에 대한 기준 넌스가 저장되는 위치는 타깃 영역(TGT_AREA)의 외부일 수 있다.
도 14는 본 발명의 실시예들에 따른 메모리 장치(110)가 넌스에 대한 인증 결과를 메모리 컨트롤러(120)에 전송하는 시점의 일 예를 나타낸 도면이다.
도 14를 참조하면, 메모리 컨트롤러(120)는 넌스에 대한 인증 요청을 메모리 장치(110)로 전송할 수 있다. 그리고 메모리 장치(110)는 넌스에 대한 인증을 실행하고 그 결과(성공/실패)를 메모리 컨트롤러(120)에 응답할 수 있다.
이때, 메모리 장치(110)는 넌스에 대한 인증 결과를 설정된 지연 시간 이후에 메모리 컨트롤러(120)에 전송할 수 있다. 이는 외부 침입자가 메모리 장치(110)에 무차별 대입 공격을 가하는 것을 방지하기 위함이다.
도 15는 본 발명의 실시예들에 따른 메모리 장치(110)의 상태 다이어그램의 다른 예를 나타낸 도면이다.
도 15는 도 8에서 초기 상태를 추가한 메모리 장치(110)의 상태 다이어그램이다.
도 15를 참조하면, 메모리 장치(110)는 최초 부팅될 때, 초기 상태로 진입할 수 있다. 메모리 장치(110)는 초기 상태에서는 별도의 인증 없이 리드, 라이트 또는 소거 동작을 실행할 수 있다. 초기 상태에서는 메모리 컨트롤러(120)로부터 넌스 또는 키를 수신하지 않았으므로 인증 동작을 실행할 수 없기 때문이다.
메모리 장치(110)가 초기 상태일 때, 메모리 컨트롤러(120)부터 수신한 타깃 영역에 대한 리드, 라이트 또는 소거 요청을 처리할 수 있으며, 처리가 완료된 후에도 초기 상태를 유지할 수 있다.
메모리 장치(110)가 초기 상태일 때, 메모리 장치(110)는 메모리 컨트롤러(120)로부터 접근 권한을 설정할 것을 요청하는 커맨드를 수신하면, 타깃 영역(TGT_AREA)에 대한 리드, 라이트 또는 소거 동작을 메모리 컨트롤러(120)가 실행할 수 있는 권한이 셋된 상태인 제1 상태로 전이할 수 있다. 이때, 메모리 장치(110)는 메모리 컨트롤러(120)로부터 접근 권한을 설정할 것을 요청하는 커맨드와 함께 기준 넌스 또는 넌스를 디크립트하기 위한 디크립트 키를 수신할 수 있다.
메모리 장치(110)가 제1 상태일 때, 메모리 장치(110)는 메모리 컨트롤러(120)부터 수신한 타깃 영역에 대한 리드, 라이트 또는 소거 요청을 처리할 수 있으며, 처리가 완료된 후에도 제1 상태를 유지한다.
메모리 장치(110)가 제1 상태일 때, 메모리 장치(110)는 i) 파워 오프/온(power off/on)이 발생하거나 ii) 메모리 컨트롤러(120)로부터 타깃 영역(TGT_AREA)에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 리셋할 것을 요청하는 커맨드를 수신하면, 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 메모리 컨트롤러(120)가 실행할 수 있는 권한이 리셋된 상태인 제2 상태로 전이할 수 있다.
메모리 장치(110)가 제1 상태일 때, 메모리 장치(110)는 메모리 컨트롤러(120)로부터 초기화 요청 커맨드를 수신하면 초기 상태로 전이할 수 있다.
메모리 장치(110)가 제2 상태일 때, 메모리 장치(110)는 메모리 컨트롤러(120)로부터 수신한 넌스에 대한 인증이 성공하면 제1 상태로 전이할 수 있다.
메모리 장치(110)가 제2 상태일 때, 메모리 장치(110)는 메모리 컨트롤러(120)로부터 수신한 넌스에 대한 인증이 실패하면 제2 상태를 유지할 수 있다.
도 16은 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작 방법을 나타낸 흐름도이다.
메모리 시스템(100)의 동작 방법은 메모리 장치(110)의 타깃 영역의 물리 주소를 설정된 암호화 알고리즘에 따라 넌스를 생성하는 단계(S1610)를 포함할 수 있다.
이때, 타깃 영역의 단위는 페이지, 메모리 블록 또는 메모리 다이일 수 있다. 그리고 암호화 알고리즘은 일 예로 HMAC, SHA, AES, RSA 중 하나일 수 있다.
메모리 시스템(100)의 동작 방법은 S1610 단계에서 생성한 넌스에 대한 인증을 요청하는 단계(S1620)를 포함할 수 있다.
메모리 시스템(100)의 동작 방법은 넌스에 대한 인증을 실행하는 단계(S1630)를 포함할 수 있다.
S1630 단계에서, 일 예로, 넌스를 암호화 알고리즘을 이용하여 타깃 영역의 물리 주소와 비교하여 넌스에 대한 인증을 실행할 수 있다.
S1630 단계에서, 다른 예로, 넌스와 타깃 영역에 대한 기준 넌스의 값을 비교하여 상기 넌스에 대한 인증을 실행할 수 있다. 이때, 기준 넌스는 타깃 영역의 내부에 저장될 수 있다.
메모리 시스템(100)의 동작 방법은 S1630 단계에서 넌스에 대한 인증이 성공할 때, 메모리 컨트롤러(120)가 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 셋하는 단계(S1640)를 포함할 수 있다.
이때, 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한은 i) 파워 오프/온(power off/on)이 발생하거나 ii) 메모리 컨트롤러(120)가 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 리셋할 것을 요청하는 커맨드를 메모리 장치(110)로 전송할 때 리셋될 수 있다.
한편, 넌스에 대한 인증 결과는 설정된 지연 시간 이후에 메모리 컨트롤러(120)에 전송될 수 있다.
한편, 이상에서 설명한 메모리 컨트롤러(120)의 동작은 제어 회로(123)에 의해 제어될 수 있으며, 프로세서(124)가 메모리 컨트롤러(120)의 제반 동작이 프로그램된 펌웨어를 실행(구동)하는 방식으로 수행될 수 있다.
도 17은 본 발명의 실시예들에 따른 컴퓨팅 시스템(1700)의 구성도이다.
도 17을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1700)은 시스템 버스(1760)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1700)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1710), 컴퓨팅 시스템(1700)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1720), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1730), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1740), 컴퓨팅 시스템(1700)이 사용하는 파워를 관리하는 파워 관리 모듈(1750) 등을 포함할 수 있다.
컴퓨팅 시스템(1700)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1700)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로 210: 메모리 셀 어레이
220: 어드레스 디코더 230: 리드 앤 라이트 회로
240: 제어 로직 250: 전압 생성 회로

Claims (18)

  1. 데이터가 저장되는 복수의 페이지들, 상기 페이지들이 포함된 복수의　메모리　블록들 및 상기　메모리　블록들이 포함된 복수의　메모리　다이들을 포함하는 메모리 장치; 및
    상기 메모리 장치와 통신하고, 상기 메모리 장치를 제어하기 위해 펌웨어를 실행하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    상기 메모리 장치의 타깃 영역의 물리 주소를 설정된 암호화 알고리즘을 이용하여 넌스(nonce)를 생성하고,
    상기 넌스에 대한 인증을 상기 메모리 장치에 요청하고,
    상기 메모리 장치는,
    상기 넌스에 대한 인증이 성공할 때, 상기 메모리 컨트롤러가 상기 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 셋하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 타깃 영역의 단위는 페이지, 메모리 블록 또는 메모리 다이인 메모리 시스템.
  3. 제1항에 있어서,
    상기 암호화 알고리즘은 HMAC, SHA, AES, RSA 중 하나인 메모리 시스템.
  4. 제1항에 있어서,
    상기 메모리 장치는,
    i) 파워 오프/온(power off/on)이 발생하거나 ii) 상기 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 리셋할 것을 요청하는 커맨드를 상기 메모리 컨트롤러로부터 수신할 때, 상기 메모리 컨트롤러가 상기 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 리셋하는 메모리 시스템.
  5. 제1항에 있어서,
    상기 메모리 장치는,
    상기 넌스를 상기 암호화 알고리즘을 이용하여 상기 타깃 영역의 물리 주소와 비교하여 상기 넌스에 대한 인증을 실행하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    상기 넌스에 대한 인증을 실행하기 전에, 상기 넌스를 위한 키를 상기 메모리 장치에 전송하는 메모리 시스템.
  7. 제1항에 있어서,
    상기 메모리 장치는,
    상기 넌스와 상기 타깃 영역에 대한 기준 넌스의 값을 비교하여 상기 넌스에 대한 인증을 실행하는 메모리 시스템.
  8. 제7항에 있어서,
    상기 타깃 영역의 단위가 페이지일 때, 상기 기준 넌스는 상기 타깃 영역 내부에 저장되는 메모리 시스템.
  9. 제1항에 있어서,
    상기 메모리 장치는,
    상기 넌스에 대한 인증 결과를 설정된 지연 시간 이후에 상기 메모리 컨트롤러에 전송하는 메모리 시스템.
  10. 데이터가 저장되는 복수의 페이지들, 상기 페이지들이 포함된 복수의　메모리　블록들 및 상기　메모리　블록들이 포함된 복수의　메모리　다이들을 포함하는 메모리 장치 및 상기 메모리 장치와 통신하고, 상기 메모리 장치를 제어하기 위해 펌웨어를 실행하는 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법에 있어서,
    메모리 장치의 타깃 영역의 물리 주소를 설정된 암호화 알고리즘을 이용하여 넌스(nonce)를 생성하는 단계;
    상기 넌스에 대한 인증을 요청하는 단계;
    상기 넌스에 대한 인증을 실행하는 단계; 및
    상기 넌스에 대한 인증이 성공할 때, 상기 메모리 컨트롤러가 상기 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 셋하는 단계를 포함하는 메모리 시스템의 동작 방법.
  11. 제10항에 있어서,
    상기 타깃 영역의 단위는 페이지, 메모리 블록 또는 메모리 다이인 메모리 시스템의 동작 방법.
  12. 제10항에 있어서,
    상기 암호화 알고리즘은 HMAC, SHA, AES, RSA 중 하나인 메모리 시스템의 동작 방법.
  13. 제10항에 있어서,
    상기 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한은,
    i) 파워 오프/온(power off/on)이 발생하거나 ii) 상기 메모리 컨트롤러가 상기 타깃 영역에 대한 리드, 라이트 또는 소거 동작을 실행할 수 있는 권한을 리셋할 것을 요청하는 커맨드를 상기 메모리 장치로 전송할 때 리셋되는 메모리 시스템의 동작 방법.
  14. 제10항에 있어서,
    상기 넌스에 대한 인증을 실행하는 단계는,
    상기 넌스를 상기 암호화 알고리즘을 이용하여 상기 타깃 영역의 물리 주소와 비교하여 상기 넌스에 대한 인증을 실행하는 메모리 시스템의 동작 방법.
  15. 제14항에 있어서,
    상기 넌스를 위한 키를 상기 넌스에 대한 인증이 실행되기 전에 상기 메모리 장치에 전송하는 메모리 시스템의 동작 방법.
  16. 제10항에 있어서,
    상기 넌스에 대한 인증을 실행하는 단계는,
    상기 넌스와 상기 타깃 영역에 대한 기준 넌스의 값을 비교하여 상기 넌스에 대한 인증을 실행하는 메모리 시스템의 동작 방법.
  17. 제16항에 있어서,
    상기 타깃 영역의 단위가 페이지일 때, 상기 기준 넌스는 상기 타깃 영역 내부에 저장되는 메모리 시스템의 동작 방법.
  18. 제10항에 있어서,
    상기 넌스에 대한 인증 결과는 설정된 지연 시간 이후에 상기 메모리 컨트롤러에 전송되는 메모리 시스템의 동작 방법.
KR1020200085857A 2020-07-13 2020-07-13 메모리 시스템 및 메모리 시스템의 동작 방법 KR20220007931A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200085857A KR20220007931A (ko) 2020-07-13 2020-07-13 메모리 시스템 및 메모리 시스템의 동작 방법
US17/151,993 US11386018B2 (en) 2020-07-13 2021-01-19 Memory system and operating method thereof
CN202110206976.4A CN113935062A (zh) 2020-07-13 2021-02-24 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200085857A KR20220007931A (ko) 2020-07-13 2020-07-13 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220007931A true KR20220007931A (ko) 2022-01-20

Family

ID=79172565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200085857A KR20220007931A (ko) 2020-07-13 2020-07-13 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US11386018B2 (ko)
KR (1) KR20220007931A (ko)
CN (1) CN113935062A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1752937A1 (en) * 2005-07-29 2007-02-14 Research In Motion Limited System and method for encrypted smart card PIN entry
US20140281587A1 (en) * 2013-03-14 2014-09-18 Ologn Technologies Ag Systems, methods and apparatuses for using a secure non-volatile storage with a computer processor
KR20150101683A (ko) 2014-02-27 2015-09-04 삼성전자주식회사 자기 암호화 드라이브 및 그것을 포함한 유저 장치
KR102196971B1 (ko) 2014-03-28 2020-12-31 삼성전자주식회사 스토리지 시스템, 그것의 쓰기 방지 수행 방법, 그리고 그것의 쓰기 방지 인증 방법
CN112154408A (zh) * 2018-04-12 2020-12-29 美光科技公司 重放受保护存储器块命令队列
US11210238B2 (en) * 2018-10-30 2021-12-28 Cypress Semiconductor Corporation Securing data logs in memory devices

Also Published As

Publication number Publication date
US20220012185A1 (en) 2022-01-13
US11386018B2 (en) 2022-07-12
CN113935062A (zh) 2022-01-14

Similar Documents

Publication Publication Date Title
US20140032935A1 (en) Memory system and encryption method in memory system
TW201405359A (zh) 隨機數產生方法、加密金鑰產生方法、記憶體、記憶體系統以及加密金鑰系統
KR20190099693A (ko) 메모리 시스템 및 그것의 동작 방법
KR20220079264A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220073998A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US11315650B2 (en) Memory system, memory controller, and method of operating memory system
KR20200139913A (ko) 메모리 시스템, 메모리 컨트롤러 및 메타 정보 저장 장치
KR20210155055A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220049109A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220032268A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US11307777B2 (en) Memory system and operating method thereof
KR20210079552A (ko) 메모리 시스템 및 메모리 컨트롤러
KR20240069949A (ko) 리드 리트라이 동작의 성능을 개선한 메모리, 스토리지 장치 및 스토리지 장치의 동작 방법
CN116136738A (zh) 使用外部装置执行后台操作的存储器系统及其操作方法
KR20220138961A (ko) 메모리 장치 및 메모리 장치의 동작 방법
US11386018B2 (en) Memory system and operating method thereof
KR20220118004A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US11960359B2 (en) Memory system, memory controller and operating method of memory system
US11275524B2 (en) Memory system, memory controller, and operation method of memory system
US11854659B2 (en) Memory system and operating method determining target status read check period in thermal throttling mode
US20230289260A1 (en) Controller and operating method of the controller for determining reliability data based on syndrome weight
US20240097885A1 (en) Memory controller and storage device including same
KR20240071464A (ko) 머클 트리 기반 자격증명을 제공하는 컴퓨팅 장치, 스토리지 장치 및 스토리지 장치의 동작 방법
KR20230161676A (ko) 이퓨즈 메모리를 제어하는 컨트롤러 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal