KR20210158592A - 표시장치와 이를 포함한 모바일 단말기 - Google Patents

표시장치와 이를 포함한 모바일 단말기 Download PDF

Info

Publication number
KR20210158592A
KR20210158592A KR1020200077108A KR20200077108A KR20210158592A KR 20210158592 A KR20210158592 A KR 20210158592A KR 1020200077108 A KR1020200077108 A KR 1020200077108A KR 20200077108 A KR20200077108 A KR 20200077108A KR 20210158592 A KR20210158592 A KR 20210158592A
Authority
KR
South Korea
Prior art keywords
voltage
pixels
pixel
sensing
sub
Prior art date
Application number
KR1020200077108A
Other languages
English (en)
Inventor
한만협
서보건
오승택
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200077108A priority Critical patent/KR20210158592A/ko
Priority to US17/353,412 priority patent/US11594582B2/en
Priority to TW110122831A priority patent/TWI783543B/zh
Priority to EP21181604.6A priority patent/EP3930001B1/en
Priority to CN202110715866.0A priority patent/CN113838897A/zh
Publication of KR20210158592A publication Critical patent/KR20210158592A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H01L27/3234—
    • G06K9/00046—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1324—Sensors therefor by using geometrical optics, e.g. using prisms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H01L27/3218—
    • H01L27/326—
    • H01L51/42—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/38—Displays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Image Input (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Transceivers (AREA)

Abstract

본 발명은 표시장치와 이를 포함한 모바일 단말기에 관한 것으로, 복수의 픽셀들이 배치된 디스플레이 영역과, 복수의 포토 센서들과 복수의 픽셀들이 배치된 센싱 영역을 포함한 표시패널을 포함한다. 상기 디스플레이 영역(DA)의 픽셀들과 상기 제1 센싱 영역의 픽셀들은 디스플레이 모드에서 입력 영상의 데이터 전압을 공급 받아 발광된다. 상기 센싱 영역(DA)의 픽셀들 중 적어도 일부는 지문 인식 모드에서 발광된다.

Description

표시장치와 이를 포함한 모바일 단말기{DISPLAY DEVICE AND MOBILE TERMINAL DEVICE INCLUDING THE SAME}
본 발명은 지문 센서를 가지는 표시장치와 이를 포함한 모바일 단말기에 관한 것이다.
전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 OLED(Organic Light Emitting Diode, OLED"라 함)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.
최근, 모바일 단말기의 표시장치에 유기 발광 표시장치가 확대 적용되는 추세에 있다. 모바일 단말기의 사용자 인증에 생체 인식 기술이 적용되고 있다. 생체 인식 기술의 일 예로, 지문 센서는 사용자 인증 과정에서 보안성과 편의성을 제공하기 때문에 스마트 폰에 광범위하게 적용되고 있다. 스마트 폰에 적용된 지문 센서는 화면 잠금 해제, 사용자 인증 등이 필요할 때 사용자의 지문을 센싱한다.
지문 센서로 인하여, 스마트 폰의 화면 디자인에 제한이 많았다. 일 예로, 기존의 버튼식 지문 센서는 표시장치의 화면 아래에 배치되어 화면 크기를 확대하여 풀 스크린 디스플레이(Full-screen display)를 구현할 수 없게 하는 장애 요소였다. 풀 스크린 디스플레이를 구현하기 위하여 표시장치의 화면 아래에 지문 센서를 배치하고 화면 상에서 지문을 센싱하는 FoD(Fingerprint Recognition on Display) 기술이 개발되고 있다. FOD 구현을 위하여 카메라를 화면 아래에 배치해야 하기 때문에 표시장치의 두께가 두꺼워지고, 표시패널과 카메라의 조립 공정이 추가되어 수율이 저하되고 제조 비용이 상승하는 문제가 발생하고 있다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다.
특히, 본 발명은 표시패널과 지문 센서 모듈의 조립 공정이 필요 없고 지문 센싱 영역의 화질과 지문 센싱 성능을 향상시킬 수 있는 표시장치와 이를 포함한 모바일 단말기를 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시장치는 복수의 픽셀들이 배치된 디스플레이 영역(DA)과, 복수의 포토 센서들과 복수의 픽셀들이 배치된 센싱 영역(SA)을 포함한 표시패널(100)를 포함한다. 상기 디스플레이 영역(DA)의 픽셀들과 상기 제1 센싱 영역의 픽셀들은 디스플레이 모드에서 입력 영상의 데이터 전압을 공급 받아 발광된다. 상기 센싱 영역(DA)의 픽셀들 중 적어도 일부는 지문 인식 모드에서 발광된다.
본 발명의 일 실시예에 따른 모바일 단말기는 상기 표시장치를 포함한다.
본 발명은 지문 센싱을 위한 포토센서들이 픽셀들과 함께 표시패널에 내장된다. 본 발명은 픽셀 구동 회로와 포토센서 구동회로에서 전원 배선과 신호 배선을 공유하고 발광 소자와 포토 다이오드의 전극을 동일층 상에 배침함으로써 표시패널의 구조를 단순하게 할 수 있다. 또한, 본 발명은 PPI(Pixels Per Inch)가 낮은 센싱 영역에서 양호한 지문 이미지를 얻을 수 있도록 광원들을 추가 배치한다. 그 결과, 본 발명은 표시패널과 지문 센서 모듈의 조립 공정이 필요 없고 지문 센싱 영역의 화질과 지문 센싱 성능을 향상시킬 수 있다. 센싱 영역의 PPI가 낮을수록 센싱 영역에 배치되는 광원들의 개수가 증가될 수 있다.
본 발명은 센싱 영역에서 광원 휘도를 가변하면서 지문 패턴들을 반복 센싱하고, 지문 패턴 이미지들 중에서 선명도가 높은 지문 패턴 이미지를 바탕으로 지문 인증을 처리하여 지문 인식의 정확도를 높일 수 있다.
본 발명은 PPI가 낮은 센싱 영역에서 광원으로 이용되는 픽셀들의 휘도를 디스플레이 영역의 픽셀 휘도 보다 높게 제어하여 센싱 영역의 휘도 저하를 보상할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1 내지 도 2는 본 발명의 실시예에 따른 표시장치를 개략적으로 보여 주는 도면들이다.
도 3은 본 발명의 실시예에 따른 지문 인식 모드에서 제1 센싱 영역의 구동 방법을 보여 주는 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 영역의 픽셀 배치의 일 예를 보여 주는 도면이다.
도 5는 본 발명의 일 실시예에 따른 제1 센싱 영역의 픽셀, 포토센서 및 광원을 보여 주는 도면이다.
도 6은 본 발명의 일 실시예에 따른 제2 센싱 영역의 픽셀과 투광부 배치를 보여 주는 도면이다.
도 7은 본 발명의 일 실시예에 따른 유기 포토 다이오드와 픽셀의 단면 구조를 보여 주는 도면이다.
도 8은 본 발명의 일 실시예에 따른 무기 포토 다이오드와 픽셀의 단면 구조를 보여 주는 도면이다.
도 9는 도 5에 도시된 제1 센싱 영역에서 지문 센싱용 광원의 배치를 자세히 보여 주는 도면이다.
도 10a 내지 도 10d는 도 9에 도시된 제1 센싱 영역의 동작을 보여 주는 도면들이다.
도 11은 본 발명의 다른 실시예에 따른 제1 센싱 영역의 픽셀, 포토센서 및 광원 배치의 일 예를 보여 주는 도면이다.
도 12 및 도 13은 본 발명의 또 다른 실시예에 따른 제1 센싱 영역의 픽셀, 포토센서 및 광원을 보여 주는 도면들이다.
도 14는 지문 인식 모드에서 점등되는 광원의 개수가 변경되면서 선명도가 높은 지문 패턴 이미지를 선택하는 지문 인증 방법의 일 예를 보여 주는 흐름도이다.
도 15는 본 발명의 실시예에 따른 표시패널과 표시패널 구동부를 보여 주는 블록도이다.
도 16은 드라이브 IC 구성을 개략적으로 보여 주는 블록도이다.
도 17은 픽셀 회로의 일 예를 보여 주는 회로도이다.
도 18은 픽셀 회로의 다른 예를 보여 주는 회로도이다.
도 19는 도 17 및 도 18에 도시된 픽셀 회로의 구동 방법을 보여 주는 도면이다.
도 20은 본 발명의 일 실시예에 따른 표시패널의 단면 구조를 상세히 보여 주는 단면도이다.
도 21 및 도 22는 본 발명의 일 실시예에 따른 픽셀 회로와 포토센서 구동회로의 배선 공유 구조를 보여 주는 등가 회로도이다.
도 23은 픽셀 회로와 포토센서 구동회로의 금속층들을 보여 주는 도면들이다.
도 24는 픽셀 회로와 포토센서 구동회로의 레이아웃을 상세히 보여 주는 평면도이다.
도 25a 내지 도 25는 도 24에 도시된 픽셀 회로와 포토센서 구동회로의 레이아웃에서 주요 층들을 분리하여 각 층들의 패턴 형태를 보여 주는 평면도들이다.
도 26은 본 발명의 일 실시예에 따른 감마기준 전압부를 보여 주는 회로도이다.
도 27은 디스플레이 영역의 픽셀들에 인가되는 데이터 전압과 센싱 영역의 픽셀들에 인가되는 데이터 전압을 보여 주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
실시예 설명에서, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되지만, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
여러 실시예들의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1 및 도 2를 참조하면, 표시패널(100)의 화면은 디스플레이 영역(DA), 제1 센싱 영역(SA) 및 제2 센싱 영역(DA)을 포함한다. 디스플레이 영역(DA), 제1 센싱 영역(SA) 및 제2 센싱 영역(DA)는 픽셀들이 배치된 픽셀 어레이를 포함한다.
제1 및 제2 센싱 영역들(SA, DA)의 단위 면적당 필셀수 즉, PPI(Pixels Per Inch)는 촬상 영역(CA)의 투과율을 확보하기 위하여 디스플레이 영역(DA)의 그 것 보다 낮다.
입력 영상은 센싱 영역(SA, CA)들과 디스플레이 영역(DA) 상에서 재현된다. 픽셀들 각각은 영상의 컬러 구현을 위하여 컬러가 다른 서브 픽셀들을 포함한다. 서브 픽셀들은 적색 서브 픽셀(Red, 이하 "R 서브 픽셀"이라 함), 녹색 서브 픽셀(Green, 이하 "G 서브 픽셀"이라 함), 및 청색 서브 픽셀(Blue, 이하 "B 서브 픽셀"이라 함)을 포함한다. 도시하지 않았으나 픽셀들(P) 각각은 백색 서브 픽셀(White, 이하 "W 서브 픽셀"이라 함) 이 더 포함될 수 있다. 서브 픽셀들 각각은 픽셀 회로와, 발광 소자(OLED)를 포함한다. 이하의 도면들에서, R은 R 서브 픽셀, G는 G 서브 픽셀, 그리고 B는 B 서브 픽셀을 나타낸다.
제1 센싱 영역(SA)은 포토센서들(S)과, 픽셀들(R, G, B)을 포함한다. 제1 센싱 영역(CA)의 포토센서들(S)은 픽셀들(R, G, B)과 중첩되지 않고 픽셀들(R, G, B)과 동일 평면 상에 형성될 수 있다. 제1 센싱 영역(SA)의 픽셀들은 디스플레이 모드에서 픽셀 데이터가 기입되어 입력 영상을 표시한다. 제1 센싱 영역(SA)의 포토센서들(S)은 지문 인식 모드에서 구동되어 커버 글래스(20) 상에 접촉된 사용자의 지문으로부터 반사되는 빛을 전류로 변환하여 지문 패턴을 센싱한다. 포토센서들의 출력은 사용자의 지문 인증에 이용되는 지문 패턴 이미지 데이터로 변환된다.
제1 센싱 영역(CA)의 픽셀들 중 적어도 하나는 지문 인식 모드에서 광원으로 구동될 수 있다.
제2 센싱 영역(CA)은 픽셀들과, 표시패널(100)의 화면 아래에 배치된 카메라 모듈을 포함한다. 제2 센싱 영역(CA)의 픽셀들은 디스플레이 모드에서 픽셀 데이터가 기입되어 입력 영상을 표시한다. 카메라 모듈은 촬상 모드에서 외부 이미지를 촬상하여 사진 또는 동영상 이미지 데이터를 출력한다. 카메라 모듈의 렌즈는 제2 센싱 영역(CA)과 대향한다. 외부 광은 제2 센싱 영역(CA)을 통해 카메라 모듈의 렌즈(30)에 입사되고, 렌즈(30)는 도면에서 생략된 이미지 센서에 광을 집광한다.
제1 및 제2 센싱 영역(SA, CA)의 PPI(Pixels Per Inch)는 디스플레이 영역(DA)의 PPI에 비하여 낮다. 제1 센싱 영역(CA)의 PPI는 제2 센싱 영역(DA)의 PPI와 같을 수 있다. 제1 및 제2 센싱 영역(SA, CA)에서 제거되는 픽셀들로 인하여 제1 및 제2 센싱 영역(SA, CA)에서 픽셀들의 휘도와 색좌표를 보상하기 위한 화질 보상 알고리즘이 적용될 수 있다.
본 발명은 디스플레이 영역(DA), 제1 센싱 영역(SA) 및 제2 센싱 영역(DA)에서 영상이 표시되므로 풀 스크린 디스플레이(Full-screen display)를 구현할 수 있다. 본 발명은 표시패널에 별도의 지문 센서 모듈을 접착하지 않기 때문에 표시패널과 카메라의 조립 공정으로 인하여 초래되는 수율 저하가 없고 제조 비용을 낮출 수 있다.
제1 센싱 영역(SA)은 저 PPI로 인하여 광원이 부족할 수 있다. 제1 센싱 영역(SA)의 PPI가 낮을수록 센싱용 광원이 더 필요하다. 본 발명은 지문 인식 모드에서 디스플레이 픽셀을 광원으로 이용하고 또한, 별도의 센싱용 광원을 센싱 영역(SA)에 추가 배치할 수 있다.
도 1 및 도 2에 도시된 바와 같이 표시패널(100)은 X 축 방향의 폭, Y축 방향의 길이, 그리고 Z축 방향의 두께를 갖는다. 표시패널(100)은 기판 상에 배치된 회로층(12)과, 회로층(12) 상에 배치된 발광 소자 및 센서층(14)을 포함한다. 발광 소자 및 센서층(14) 상에 편광판(18)이 배치되고, 편광판(18) 위에 커버 글래스(20)가 배치될 수 있다.
회로층(12)은 데이터 라인들, 게이트 라인들, 및 전원 라인들에 연결된 픽셀 회로, 게이트 라인들에 연결된 게이트 구동부, 포토센서 구동회로 등을 포함할 수 있다. 회로층(12)은 TFT(Thin Film Transistor)로 구현된 트랜지스터와 커패시터 등의 회로 소자를 포함할 수 있다.
발광 소자 및 센서층(14)은 픽셀 회로에 의해 구동되는 발광 소자를 포함할 수 있다. 발광 소자는 OLED로 구현될 수 있다. OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드와 캐소드에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)에서 가시광이 방출된다. 발광 소자 및 센서층(14)은 적색, 녹색 및 청색의 파장을 선택적으로 투과시키는 픽셀들 상에 배치되어 컬러 필터 어레이를 더 포함할 수 있다.
발광 소자 및 센서층(14)은 발광 소자들과 동일층 상에 형성되는 포토센서(S)를 포함한다. 포토센서(S)는 PN 접합 다이오드 구조의 유기/무기 포토 다이오드로 구현될 수 있다.
발광 소자 및 센서층(14)은 보호막에 의해 덮일 수 있고, 보호막은 봉지층(encapsulation layer)에 의해 덮일 수 있다. 보호층과 봉지층은 유기막과 무기막이 교대로 적층된 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단한다. 유기막은 무기막의 표면을 평탄화한다. 유기막과 무기막이 여러 겹으로 적층되면, 단일 층에 비해 수분이나 산소의 이동 경로가 길어져 발광 소자 및 센서층(14)에 영향을 주는 수분/산소의 침투가 효과적으로 차단될 수 있다.
봉지층 상에 편광판(18)이 접착될 수 있다. 편광판(18)은 표시장치의 야외 시인성을 개선한다. 편광판(18)은 표시패널(100)의 표면으로부터 반사되는 빛을 줄이고, 회로층(12)의 금속으로부터 반사되는 빛을 차단하여 픽셀들의 밝기를 향상시킨다. 편광판(18)은 선편광판과 위상지연필름이 접합된 편광판 또는 원편광판으로 구현될 수 있다.
도 3은 본 발명의 실시예에 따른 지문 인식 모드에서 제1 센싱 영역(SA)의 구동 방법을 보여 주는 흐름도이다.
도 3을 참조하면, 지문 센싱 이벤트가 발생될 때 제1 센싱 영역(SA)은 지문 인식 모드로 동작하기 시작한다. 도면에서 생략된 호스트 시스템은 표시장치에 연결되어 사용자 인증이 필요한 어플리케이션(application)에서 지문 센싱 이벤트를 발생하고, 지문 패턴 이미지 데이터를 표시장치로부터 수신 받아 지문 인증을 처리한다.
표시장치는 지문 인식 모드가 시작할 때 제1 센싱 영역(SA)을 표시하여 지문 센싱 위치를 안내할 수 있다(S01, S02). 호스트 시스템은 터치 센서 또는 압력 센서의 출력 신호에 따라 제1 센싱 영역(SA)에 놓여진 손가락을 감지한다(S03). 표시장치는 호스트 시스템의 명령에 응답하여 제1 센싱 영역(SA)의 광원들과 포토센서들(S)을 구동하여 지문을 센싱한다(S04 및 S05). 포토센서들(S)은 지문 인식 모드에서 사용자의 지문으로부터 반사된 빛을 광전 변환한다. 도면에서 생략된 지문 인식 프로세서는 포토센서들(S)의 출력을 디지털 데이터로 변환하여 지문 패턴 이미지 데이터를 생성하고, 이 데이터를 호스트 시스템으로 전송한다. 호스트 시스템은 지문 패턴 이미지 데이터를 미리 설정된 사용자의 지문 패턴 데이터와 비교하여 지문 인증을 처리한다.
도 4는 디스플레이 영역(DA)의 픽셀 배치의 일 예를 보여 주는 도면이다. 도 5는 제1 센싱 영역(SA)의 픽셀, 포토센서, 및 광원 배치의 일 예를 보여 주는 도면이다. 도 6은 제2 센싱 영역(CA)의 픽셀과 투광부 배치의 일 예를 보여 주는 도면이다. 도 4 내지 도 6에서 픽셀들에 연결된 배선과, 포토센서들에 연결된 배선은 생략되어 있다.
도 4를 참조하면, 디스플레이 영역(DA)은 매트릭스 형태로 배열된 픽셀들(PIX1, PIX2)을 포함한다. 픽셀들은 삼원색의 R, G 및 B 서브 픽셀이 하나의 픽셀로 구성된 리얼 컬러 픽셀로 구현될 수 있다. 또한, 픽셀들은 서브 픽셀 렌더링 알고리즘을 이용하여 두 개의 서브 픽셀이 하나의 픽셀로 구성될 수 있다. 예를 들어, 제1 픽셀(PIX1)은 R 및 G 서브 픽셀로 구성되고, 제2 픽셀(PIX2)은 B 및 G 서브 픽셀로 구성될 수 있다. 픽셀들(PIX1, PIX2) 각각에서 부족한 컬러 표현은 이웃한 픽셀들 간의 해당 컬러 데이터들의 평균값으로 보상될 수 있다.
도 5를 참조하면, 제1 센싱 영역(DA)은 소정 거리(D0)만큼 이격된 픽셀 그룹(PG)과, 이웃한 픽셀 그룹들 사이에 배치되고 등간격으로 이격된 포토센서들(S), 및 이웃한 픽셀 그룹들 사이에 배치되고 등간격으로 이격된 광원들(SL)을 포함한다. 광원(SL)으로 이용되는 서브 픽셀(G)은 지문 인식 모드에서 발광되는 반면, 디스플레이 모드에서 오프 상태인 센싱용 광원으로 동작할 수 있다.
픽셀 그룹(PG)은 하나 또는 두 개의 픽셀이 포함될 수 있다. 픽셀 그룹의 픽셀들 각각은 두 개 내지 네 개의 서브 픽셀들을 포함할 수 있다. 예를 들어, 픽셀 그룹 내의 1 픽셀은 R, G 및 B 서브 픽셀을 포함하거나 두 개의 서브 픽셀들을 포함하고, W 서브픽셀을 더 포함할 수 있다. 제1 픽셀(PIX1)은 R 및 G 서브 픽셀로 구성되고, 제2 픽셀(PIX2)은 B 및 G 서브 픽셀로 구성될 수 있다. 포토센서들(S) 각각은 유기/무기 포토 다이오드를 포함한다. 네 방향(X, Y, Θx 및 Θy) 각각에서 이웃한 포토센서들(S) 간의 거리(D1)는 실질적으로 동일하다. X축과 Y축은 직교되는 2축 방향을 나타낸다. Θx 및 Θy 는 각각 X축 및 Y축을 45°시프트한 경사축 방향을 나타낸다. 네 방향(X, Y, Θx 및 Θy) 각각에서 이웃한 광원들(SL) 간의 거리(D2)는 실질적으로 동일하다. 광원들(SL)은 지문 인식 모드에서 점등되고 특정 컬러의 서브 픽셀 바람직하게는 G 서브 픽셀로 구현될 수 있다. 도 5에서, 이웃한 포토센서들(S) 간의 거리(D1), 및 이웃한 광원들(SL) 간의 거리(D2)는 D1=D2 즉, 서로 동일하게 설정될 수 있다. 이웃한 픽셀 그룹(PG)과 포토센서(S) 간의 최단 거리와, 이웃한 픽셀 그룹(PG)과 광원(SL) 간의 최단 거리는 실질적으로 동일하게 설정될 수 있다. 이웃한 픽셀 그룹들 간의 거리(D0)는 D1=D2 보다 클 수 있다.
도 6을 참조하면, 제2 센싱 영역(CA)은 소정 거리(D0)만큼 이격된 픽셀 그룹(PG)과, 이웃한 픽셀 그룹들 사이에 배치되고 등간격(L4)으로 이격된 투광부들(AG)을 포함한다. 투광부들(AG)을 통해 외부 광이 카메라 모듈의 렌즈로 수광된다. 픽셀 그룹(PG)은 하나 또는 두 개의 픽셀이 포함될 수 있다. 예를 들어, 픽셀 그룹 내의 1 픽셀은 R, G 및 B 서브 픽셀을 포함하거나 각각 두 개의 서브 픽셀들로 구성된 두 개의 서브 픽셀들이 배치될 수 있다. 제1 픽셀(PIX1)은 R 및 G 서브 픽셀로 구성되고, 제2 픽셀(PIX2)은 B 및 G 서브 픽셀로 구성될 수 있다. 투광부들(AG)은 카메라 모듈에 최소한의 광손실로 빛이 입사될 수 있도록 투명한 매질들로만 구성될 수 있다. 다시 말하여, 투광부들(AG)은 금속 배선이나 픽셀들을 포함하지 않고 투명한 절연 재료들로 이루어질 수 있다. 네 방향(X, Y, Θx 및 Θy) 각각에서 이웃한 투광부들(AG) 간의 거리(D4)는 동일하다. 또한, 네 방향(X, Y, Θx 및 Θy) 각각에서 이웃한 픽셀 그룹(PG)들 간의 거리(D0)가 동일하다.
지문 인식 모드에서 제1 센싱 용역의 광원은 G 서브 픽셀, B 서브픽셀을 이용하는 것이 효과적이다. R, G, B 서브 픽셀들 중에서 G 서브 픽셀의 발광 효율이 가장 높다. 따라서, G 서브 픽셀은 낮은 구동 전류에서도 지문 센싱을 위한 휘도로 발광될 수 있다. 한편, 사람의 피부는 적외선과 적색광과 같이 파장이 긴 빛은 사람의 피부를 잘 투과하기 때문에 R 서브 픽셀을 지문 인식 모드의 광원으로 이용하면 손가락을 통과하는 태양광 또는 강한 외부 광에서 장 파장의 빛이 포토센서 신호의 노이즈를 크게 한다. 이에 비하여, 녹색 광이나 청색 광이 지문 인식 모드에서 센싱 광(유효 광원)으로 이용되면, 손가락이 장 파장의 빛을 차단하기 때문에 포토센서에서 외부 광으로 인한 노이즈를 줄일 수 있다. 따라서, 지문 인식 모드의 광원으로, G 서브 픽셀 또는, G 및 B 서브 픽셀들의 조합으로 이루어진 시안(cyan) 픽셀이 바람직하다.
도 7은 본 발명의 일 실시예에 따른 유기 포토 다이오드와 픽셀의 단면 구조를 보여 주는 도면이다.
도 7을 참조하면, 제1 센싱 영역(SA)의 포토센서(S)는 유기 포토 다이오드(OPD)로 구현될 수 있다. 유기 포토 다이오드(OPD)는 RGB 서브 픽셀의 OLED와 실질적으로 동일한 단면 구조로 구현될 수 있다.
RGB 서브 픽셀들은 백색 OLED와 컬러 필터의 조합 또는, 발광층의 호스트 물질에 첨가되는 도펀트가 컬러별로 다른 적색 OLED, 녹색 OLED, 및 청색 OLED로 구현될 수 있다. RGB 서브 픽셀들 각각의 OLED는 픽셀 회로(CPIX) 상에 적층된 애노드 전극(AND), 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL) 및 캐소드 전극(CAT)을 포함한다. RGB 서브 픽셀들의 애노드 전극(AND)에 정공 주입층(HID)이 접촉하고, 캐소드 전극(CAT)에 전자 주입층(EIL)이 접촉된다.
유기 포토 다이오드(OPD)은 포토센서 구동회로(COPD) 상에 적층된 애노드 전극(AND), 정공주입층(HIL), 정공수송층(HTL), 액티브층(ACT-OPD), 전자수송층(ETL) 및 전자주입층(EIL) 및 캐소드 전극(CAT)을 포함한다. 유기 포토 다이오드의 액티브층(ACT-OPD)은 공지된 유기 반도체 물질을 포함한다.
유기 포토 다이오드(OPD)의 액티브층(ACT-OPD)은 용액 공정으로 코팅 가능한 유기 반도체 물질 예를 P3HT:PC61BM Squaraine:PC61BM, C60, PBDTTT-C:PC71BM, PDPP3T:PC71BM, PCDTBT:PC61BM, PVK:PC71BM, PCDTBT:PC71BM, ZnO:F8T2, PBDT-TFTTE:PC71BM, P3HT:PC61BM, TAPC:C60, P3HT:PC60BM, PFBT2OBT:PC71BM, PIDT-TPD:PC61BM, P3HT:PC71BM, PV-D4650:PC61BM, P3HT:O-IDTBR, 2,9-dimethylquinacridone (2,9-DMQA) 중 하나 또는 둘 이상의 유기 물질의 화합물이 이용될 수 있으나, 이에 한정되지 않는다. 유기 반도체 물질은 고온의 증착 공정에서 형성되는 무기 반도체 재료에 비해 상대적으로 낮은 온도에서 용액 공정이 가능하기 때문에 제조 비용을 줄일 수 있고 플렉시블 디스플레이(flexible display)에 적용 가능하다.
유기 포토 다이오드(OPD)는 도 7에서 알 수 있는 바와 같이 RGB 서브 픽셀들과 비교할 때 단면 구조가 실질적으로 동일하고, 대부분의 층들이 RGB 서브 픽셀들과 동일 재료로 형성될 수 있다. 따라서, 동일한 제조 공정에서 유기 포토 다이오드(OPD)와 RGB 서브 픽셀들의 OLED가 형성될 수 있고 동일한 단면 구조를 갖기 때문에 대부분의 회로 구성 요소를 공유하여 표시패널의 구조가 단순하게 될 수 있다.
도 8은 본 발명의 일 실시예에 따른 무기 포토 다이오드와 픽셀의 단면 구조를 보여 주는 도면이다. 도 8에서, 전자 주입층(EIL)과 정공 주입층(HIL)이 생략되어 있다.
도 8을 참조하면, 제1 센싱 영역(SA)의 포토센서는 무기 포토 다이오드(PD)로 구현될 수 있다.
무기 포토 다이오드(PD)의 액티브층(PIN)은 이온이 도핑된 P 영역 및 N 영역 사이에 비도핑 반도체층이 존재하는 PIN 접합 구조를 갖는다. 무기 포토 다이오드(PD)의 반도체 물질로, 비정질 실리콘(a-Si)이 이용될 수 있다. P 영역이 광흡수율이 높기 때문에 P 영역이 광의 입사측에 위치할 때 무기 포토 다이오드(PD)의 광전 변환 효율이 높다. RGB 서브 픽셀들은 반투과 전극인 캐소드 전극을 빛이 통과하는 전면 발광 타입의 OLED로 구현될 수 있다. 이 경우, 무기 포토다이오드(PD)의 RGB 서브 픽셀들의 전극이 반대로 될 수 있다. 예를 들어, 회로층 상에 접한 금속층이 RGB 서브 픽셀들의 애노드 전극(AND)으로 패터닝되고, 그 중 일부가 무기 포토 다이오드(PD)의 캐소드 전극(CATPD)으로 패터닝될 수 있다. RGB 서브 픽셀들의 캐소드 전극(CAT)과 무기 포토 다이오드(PD)의 애노드 전극(ANDPD)은 전기적으로 분리된다. 이 경우, RGB 서브 픽셀들의 캐소드 전극(CAT)과 무기 포토 다이오드(PD)의 애노드 전극(ANDPD) 사이에 절연층(INS)과 전자 수송층(ETL)이 배치될 수 있다.
무기 포토 다이오드(OPD)의 캐소드 전극 포토센서 구동회로(CPD)에 연결될 수 있다. 무기 포토 다이오드(PD)의 캐소드 전극(CATPD)은 RGB 서브 픽셀들의 애노드 전극(AND)과 동일층에 형성될 수 있으나 양자는 전기적으로 분리된다. 무기 포토 다이오드(PD)의 캐소드 전극(CATPD)은 RGB 서브 픽셀들의 정공 수송층(HTL)과 동일층에 형성될 수 있으나, 양자는 전기적으로 분리된다. 무기 포토 다이오드(PD)의 액티브층(PIN)에서, P 영역이 애노드 전극(ANDPD)과 접촉되고, N 영역이 캐소드 전극(CATPD)과 접촉될 수 있다.
무기 포토 다이오드(PD)는 픽셀들의 발광 소자들(OLED)로부터 전기적으로 완전히 분리된다. 무기 포토 다이오드(PD)의 애노드 전극(ANDPD)은 절연층(INS)에 의해 이웃한 발광 소자(OLED)의 유기 화합물층 및 캐소드 전극(CAT)과 전기적으로 확실히 분리되어야 한다. 또한, 무기 포토 다이오드(PD)의 캐소드 전극(CATPD)도 이웃한 발광 소자(OLED)의 유기 화합물층 및 애노드 전극(AND)과 전기적으로 확실히 분리되어야 한다.
도 9는 도 5에 도시된 제1 센싱 영역(SA)에서 지문 센싱용 광원의 배치를 더 자세히 보여 주는 도면이다.
도 9를 참조하면, 제1 센싱 영역(SA)의 지문 센싱용 광원은 픽셀 그룹(PG)의 G 서브 픽셀과 실질적으로 동일한 구조를 갖는 G 서브 픽셀로 구현될 수 있다. 지문 센싱용 광원으로 이용되는 G 서브 픽셀은 디스플레이 구동을 위한 서브 픽셀들과 마찬가지로, 데이터 라인을 통해 데이터 구동부(306)에 연결된다. 따라서, 지문 센싱용 광원은 데이터 구동부(306)로부터 공급되는 광원 구동전압에 따라 발광될 수 있다.
지문 센싱용 광원은 지문 인식 모드에서만 발광되고 디스플레이 모드에서 발광되지 않는다. 픽셀 그룹(PG)의 서브 픽셀들 중 적어도 하나는 필요에 따라 예를 들면, 사용자의 지문 상태와 외부 환경에 따라 지문 인식 모드에서 발광되어 지문 센싱용 광원으로 이용될 수 있다.
픽셀 그룹(PG) 각각은 하나의 R 서브 픽셀, 하나의 B 서브 픽셀, 그리고 두 개의 G 서브 픽셀들이 배치될 수 있다. 하나의 픽셀 그룹 내에서 서브 픽셀들이 마름모 형태 또는 십자 형태로 배치될 수 있다. 이웃한 픽셀 그룹들(PG)은 점선으로 표시된 바와 같이 마름모 형태로 배치되고 또한, 지그재그(zigzag) 형태로 배치될 수 있다. 네 방향(X, Y, Θx 및 Θy) 각각에서 이웃한 픽셀 그룹들(PG) 사이에 하나 이상의 포토센서(S)와 하나 이상의 광원(SL)이 배치된다.
수평 방향(X)으로 이웃한 픽셀 그룹들(PG) 사이에서 둘 이상의 포토센서들이 배치되고 또한, 수직 방향으로 이웃한 픽셀 그룹들(PG) 사이에서 둘 이상의 포토센서들이 배치된다.
지문 센싱용 광원은 포토센서들(S) 각각에 인접하게 배치될 수 있다. 지문 센싱용 광원은 수직 방향(Y)에서 픽셀 그룹(PG) 위에 배치된 제1 광원 그룹(SLG1), 수직 방향(Y)에서 픽셀 그룹(PG) 아래에 배치된 제2 광원 그룹(SLG2), 수평 방향(X)에서 픽셀 그룹(PG)의 좌측에 배치된 제3 및 제4 광원 그룹(SLG3, SGL4), 수평 방향(X)에서 픽셀 그룹(PG)의 우측에 배치된 제5 및 제6 광원 그룹(SLG5, SGL6)으로 나뉘어질 수 있다. 광원 그룹들(SLG1~SLG6) 각각은 두 개 이상의 포토센서들(S)을 포함할 수 있다.
제1 광원 그룹(SLG1)과 그 아래의 픽셀 그룹(PG) 사이에 포토센서들(S)이 일렬로 배열된 포토센서 행이 배치된다. 제2 광원 그룹(SLG1)과 그 위의 픽셀 그룹(PG) 사이에 포토센서들(S)이 일렬로 배열된 포토센서 행이 배치된다. 예를 들어, 제1 센싱 영역(SA)에서 제4k(k는 자연수)-1 번째 픽셀 라인(L3, L7, L11)은 광원(SL)과 픽셀 그룹(PG)의 서브 픽셀(RGB) 없이 포토센서들(S)이 일렬로 배치될 수 있다.
제3 광원 그룹(SLG3)과 제4 광원 그룹(SLG4) 사이에 하나 이상의 포토센서(S)가 배치될 수 있다. 제3 광원 그룹(SL3)과 그 위의 픽셀 그룹 사이에 하나 이상의 포토센서(S)가 배치되고, 제4 광원 그룹(SLG4)과 그 아래의 픽셀 그룹 사이에 하나 이상의 포토센서(S)가 배치될 수 있다. 제5 광원 그룹(SLG5)과 제6 광원 그룹(SLG6) 사이에 하나 이상의 포토센서(S)가 배치될 수 있다. 제5 광원 그룹(SLG5)과 그 위의 픽셀 그룹(PG) 사이에 하나 이상의 포토센서(S)가 배치되고, 제6 광원 그룹(SLG6)과 그 아래의 픽셀 그룹 사이에 하나 이상의 포토센서(S)가 배치될 수 있다.
픽셀 그룹(PG)과 이웃하는 제1 내지 제6 광원 그룹들(SLG1~SLG6) 각각의 중심을 지나는 가상의 선을 연결하면, 이 광원 그룹들(SLG1~SLG6)은 하나의 픽셀 그룹(PG)을 중심으로 육각형 형태로 배치될 수 있다.
도 10a 내지 도 10d는 도 9에 도시된 제1 센싱 영역의 동작을 보여 주는 도면들이다.
도 10a를 참조하면, 제1 센싱 영역(SA)의 픽셀들은 전원 오프(Off) 상태, 대기 모드, 저속 구동시의 비구동 프레임 기간에서 비구동 상태일 수 있다. 비구동 상태에서 픽셀들은 발광하지 않는다. 비구동 상태에서 소비 전력을 줄이기 위하여 포토센서들(S)이 구동되지 않을 수 있다.
도 10b를 참조하면, 제1 센싱 영역(SA)의 픽셀들은 디스플레이 모드에서 픽셀 데이터의 데이터 전압을 충전하고 픽셀 데이터의 계조값에 따른 휘도로 발광될 수 있다. 따라서, 제1 센싱 영역(SA)은 디스플레이 모드에서 입력 영상을 표시할 수 있다.
제1 센싱 영역(SA)에서 픽셀 그룹(PG) 각각에서 하나 이상의 서브 픽셀과, 센싱용 광원(SL)은 지문 인식 모드에서 점등될 수 있다. 예를 들어, 지문 센싱 모드에서 센싱용 광원(SL)만 점등되거나, 도 10c 및 도 10d와 같이 센싱용 광원(SL)과 함께 픽셀 그룹(PG)에서 G 서브 픽셀 혹은 G 및 B 서브 픽셀들이 점등될 수 있다. 지문 인식 모드에서 발광 되는 서브 픽셀들에서 발광 소자(OLED)가 발광된다.
도 10c 및 도 10d는 지문 인식 모드에서 점등되는 서브 픽셀들의 예를 보여 주는 도면이다.
도 10c에 도시된 바와 같이, 센싱용 광원(SL)으로 이용되는 서브 픽셀들(G)을 포함하여 제1 센싱 영역(SA)의 모든 서브 픽셀들(RGB)이 지문 인식 모드에서 점등될 수 있다. 다른 예로, 도 10d에 도시된 바와 같이, 센싱용 광원(SL)으로 이용되는 서브 픽셀들(G)을 포함하여 제1 센싱 영역(SA)의 모든 G 및 B 서브 픽셀들(GB)이 지문 인식 모드에서 점등될 수 있다.
도 11은 본 발명의 다른 실시예에 따른 제1 센싱 영역의 픽셀, 포토센서 및 광원을 보여 주는 도면이다.
도 11을 참조하면, 제1 센싱 영역(SA)의 지문 센싱용 광원은 픽셀 그룹(PG)의 G 서브 픽셀과 실질적으로 동일한 구조를 갖는 G 서브 픽셀로 구현될 수 있다.
지문 센싱용 광원은 지문 인식 모드에서만 발광되고 디스플레이 모드에서 발광되지 않는다. 픽셀 그룹(PG)의 서브 픽셀들 중 적어도 하나는 필요에 따라 예를 들면, 사용자의 지문 상태와 외부 환경에 따라 지문 인식 모드에서 발광되어 지문 센싱용 광원으로 이용될 수 있다.
픽셀 그룹(PG) 각각은 하나의 R 서브 픽셀, 하나의 B 서브 픽셀, 그리고 두 개의 G 서브 픽셀들이 배치될 수 있다. 하나의 픽셀 그룹 내에서 서브 픽셀들이 지그재그 형태 또는 평행 사변형 형태로 배치될 수 있다. 이웃한 픽셀 그룹들(PG)은 점선으로 표시된 바와 같이 마름모 형태로 배치되고 또한, 지그재그 형태로 배치될 수 있다. 네 방향(X, Y, Θx 및 Θy) 각각에서 이웃한 픽셀 그룹들(PG) 사이에 하나 이상의 포토센서(S)와 하나 이상의 광원(SL)이 배치된다.
수평 방향(X)으로 이웃한 픽셀 그룹들(PG) 사이에서 둘 이상의 포토센서들이 배치되고 또한, 수직 방향으로 이웃한 픽셀 그룹들(PG) 사이에서 둘 이상의 포토센서들이 배치된다.
지문 센싱용 광원은 포토센서들(S) 각각에 인접하게 배치될 수 있다. 지문 센싱용 광원은 수직 방향(Y)에서 픽셀 그룹(PG) 위에 배치된 제1 광원 그룹(SLG21), 수직 방향(Y)에서 픽셀 그룹(PG) 아래에 배치된 제2 광원 그룹(SLG22), 수평 방향(X)에서 픽셀 그룹(PG)의 좌측에 배치된 제3 광원 그룹(SLG23), 수평 방향(X)에서 픽셀 그룹(PG)의 우측에 배치된 제4 광원 그룹(SLG24)으로 나뉘어질 수 있다. 광원 그룹들(SLG21~SLG24) 각각은 두 개 이상의 포토센서들(S)을 포함할 수 있다.
제1 및 제2 광원 그룹(SLG21, SLG22) 각각은 센싱용 광원(SL)이 수평 방향(X)을 따라 일렬로 배치된 광원 행을 포함할 수 있다. 예를 들어, 제1 센싱 영역(SA)에서 제4k(k는 자연수) 번째 픽셀 라인(L4, L8, L12)은 광원(SL)과 픽셀 그룹(PG)의 서브 픽셀(RGB) 없이 센싱용 광원(SL)이 일렬로 배치될 수 있다.
제1 및 제2 광원 그룹(SLG21, SLG22) 각각의 위에 수평 방향(X)을 따라 포토센서들(S)이 일렬로 배열된 포토센서 행이 배치된다. 예를 들어, 제1 센싱 영역(SA)에서 제4k(k는 자연수)-1 번째 픽셀 라인(L3, L7, L11)은 센싱용 광원(SL)과 픽셀 그룹(PG)의 서브 픽셀(RGB) 없이 포토센서들(S)이 일렬로 배치될 수 있다.
제1 광원 그룹(SLG21)과 제3 광원 그룹(SL23) 사이에 하나 이상의 포토센서(S)가 배치될 수 있다. 제2 광원 그룹(SLG22)과 제3 광원 그룹(SL23) 사이에 하나 이상의 포토센서(S)가 배치될 수 있다. 제1 광원 그룹(SLG21)과 제4 광원 그룹(SL24) 사이에 하나 이상의 포토센서(S)가 배치될 수 있다. 제2 광원 그룹(SLG22)과 제4 광원 그룹(SL24) 사이에 하나 이상의 포토센서(S)가 배치될 수 있다.
도 11에 도시된 제1 센싱 영역(SA)에서, 전술한 바와 같이 지문 인식 모드에서 센싱용 광원(SL)만 점등되거나, 도 10c 및 도 10d와 같이 센싱용 광원(SL)과 함께 픽셀 그룹(PG)에서 G 서브 픽셀 혹은 G 및 B 서브 픽셀들이 점등될 수 있다.
도 12 및 도 13은 본 발명의 또 다른 실시예에 따른 제1 센싱 영역의 픽셀, 포토센서 및 광원을 보여 주는 도면들이다.
도 12 및 도 13을 참조하면, 제1 센싱 영역(SA)에서 픽셀 그룹들(PG) 간의 간격이 멀어지고 그 사이에 포토센서들이 더 많이 배치되어 지문 인식 센서의 해상도를 높일 수 있다. 이렇게 제1 센싱 영역(SA)의 PPI가 낮아지면, 본 발명은 지문 인식을 위한 최저 발광 휘도를 확보하기 위하여 더 많은 센싱용 광원들(SL)이 요구되기 때문에 PPI가 낮을수록 센싱용 광원들로 이용되는 서브 픽셀들을 더 많이 제1 센싱 영역(SA)에 배치한다. 여기서, 센싱용 광원(SL)으로 이용되는 서브 픽셀들과 포토센서들은 지문 인식의 정확도를 높이기 위하여 도 9 내지 도 13에 도시된 바와 같이 센싱용 광원들(SL)과 포토센서들(S)은 제1 센싱 영역(SA) 전체에서 균등 간격으로, 그리고 균일하게 배치되는 것이 바람직하다.
지문 상태와 주변 환경에 따라 포토센서들(S)로부터 얻어지는 지문 패턴 이미지의 선명도가 달라질 수 있다. 지문 패턴 이미지의 선명도가 낮으면, 지문 인식률이 낮아진다. 지문 패턴 이미지의 선명도는 지문 패턴 이미지에서 지문의 융선과 골간 명암비(Ridge-Valley contrast)로 판단될 수 있다. 본 발명은 다양한 지문 상태와 외부 환경에서 최적의 지문 패턴 이미지를 얻기 위하여, 도 14와 같이 지문 인식 모드에서 점등되는 광원들의 개수를 변경하면서 다수의 지문 패턴 이미지들을 얻고, 그 중에서 선명도가 가장 높은 지문 패턴 이미지를 바탕으로 지문 인증을 실시할 수 있다.
도 14는 지문 인식 모드에서 점등되는 광원의 개수가 변경되면서 선명도가 높은 지문 패턴 이미지를 선택하는 지문 인증 방법의 일 예를 보여 주는 흐름도이다.
도 14를 참조하면, 지문 인식 모드가 시작될 때 사용자의 손가락이 제1 센싱 영역(SA)에서 센싱되면 지문 인식 프로세서는 제1 센싱 영역(SA)의 광원들을 점등한다(S11). 광원들이 점등된 후에 포토센서들(S)이 구동되어 사용자의 지문이 센싱된다(S12). 지문 인식 프로세서는 포토센서들(S)의 출력을 디지털 데이터로 변환하여 지문 패턴 이미지 데이터를 생성하고, 메모리에 저장한다(S13).
이어서, 지문 인식 프로세서는 점등되는 점등되는 광원들의 개수를 변경하여 센싱용 광원의 휘도를 조절한다(S14). 이 때, 점등되는 광원들의 개수가 증가 또는 감소되거나, 점등되는 광원의 개수가 증가된 후에 감소되거나 그 반대로 점등 광원의 온/오프가 제어될 수 있다. 점등되는 광원들의 개수가 변경될 때마다 포토센서들(S)이 구동되어 사용자의 지문이 센싱된다(S15). 지문 인식 프로세서는 포토센서들(S)의 출력을 디지털 데이터로 변환하여 지문 패턴 이미지 데이터를 생성하고, 메모리에 저장한다(S16). 미리 설정된 반복 횟수만큼 점등되는 광원들의 개수가 변경되면서 지문 센싱이 반복 센싱될 수 있다.
지문 인식 프로세서는 메모리에 저장된 지문 패턴 이미지들의 선명도를 비교하여 선명도가 가장 높은 지문 패턴 이미지를 선택하여 호스트 시스템으로 전송할 수 있다(S17 및 S18). 호스트 시스템은 지문 인식 프로세서를 통해 수신된 지문 패턴 이미지를 미리 저장된 사용자 지문 데이터와 비교하여 지문 인증을 실시할 수 있다(S19).
도 15는 본 발명의 실시예에 따른 표시패널과 표시패널 구동부를 보여 주는 블록도이다. 도 16은 드라이브 IC 구성을 개략적으로 보여 주는 블록도이다.
도 15 및 도 16을 참조하면, 표시장치는 화면 상에 픽셀 어레이가 배치된 표시패널(100)과, 표시패널 구동부 등을 포함한다.
표시패널(100)의 픽셀 어레이는 데이터 라인들(DL), 데이터 라인들(DL)과 교차되는 게이트 라인들(GL), 및 데이터 라인들(DL)과 게이트 라인들(GL)에 의해 정의된 매트릭스 형태로 배열된 픽셀들(P)을 포함한다. 픽셀 어레이는 도 17에 도시된 VDD 라인(PL1), Vini 라인(PL2), VSS 라인(PL3) 등의 전원 배선들을 더 포함한다.
픽셀 어레이는 도 1과 같이 회로층(12)과 발광 소자층(18)으로 나뉘어질 수 있다. 발광 소자층(18) 위에 터치 센서 어레이가 배치될 수 있다. 픽셀 어레이의 픽셀들 각각은 전술한 바와 같이 두 개 내지 네 개의 서브 픽셀들을 포함할 수 있다. 서브 픽셀들 각각은 회로층(12)에 배치된 픽셀 회로를 포함한다.
표시패널(100)에서 입력 영상이 재현되는 화면은 디스플레이 영역(DA), 제1 센싱 영역(SA), 및 제2 센싱 영역(CA)을 포함한다.
디스플레이 영역(DA), 제1 센싱 영역(SA), 및 제2 센싱 영역(CA) 각각의 서브 픽셀들은 픽셀 회로를 포함한다. 픽셀 회로는 발광 소자(OLED)에 전류를 공급하는 구동 소자, 구동 소자의 문턱 전압을 샘플링하고 픽셀 회로의 전류 패스(current path)를 스위칭하는 복수의 스위치 소자, 구동 소자의 게이트 전압을 유지하는 커패시터 등을 포함할 수 있다. 픽셀 회로는 발광 소자의 아래에 배치된다.
표시패널(100)의 제1 센싱 영역(SA)은 픽셀 그룹들 사이에 지문 센싱을 위한 포토센서들과, 포토센서들을 구동하는 포토센서 구동회로, 그리고 센싱용 광원들을 포함한다. 포토센서들과 센싱용 광원들은 제1 센싱 영역(SA) 내에서 등간격으로 균일하게 배치될 수 있다. 포토센서 구동회로는 포토센서의 아래에 배치된다.
제2 센싱 영역(CA)은 픽셀 그룹들 사이에 배치된 투광부들과, 제2 센싱 영역(CA) 아래에 배치된 카메라 모듈(400)을 포함한다. 카메라 모듈(400)은 촬상 모드에서 제2 센싱 영역(CA)을 통해 입사되는 빛을 이미지 센서를 이용하여 광전변환하고, 이미지 센서로부터 출력된 이미지의 픽셀 데이터를 디지털 데이터로 변환하여 촬상된 이미지 데이터를 출력한다.
표시패널 구동부는 입력 영상의 픽셀 데이터를 픽셀들(P)에 기입한다. 픽셀들(P)은 다수의 서브 픽셀들을 포함한 픽셀 그룹으로 해석될 수 있다.
표시패널 구동부는 픽셀 데이터의 데이터 전압을 데이터 라인들(DL)에 공급하는 데이터 구동부(306)와, 게이트 펄스를 게이트 라인들(GL)에 순차적으로 공급하는 게이트 구동부(120)를 포함한다. 데이터 구동부(306)는 드라이브 IC(300)에 집적될 수 있다. 표시패널 구동부는 도면에서 생략된 터치센서 구동부를 더 포함할 수 있다.
드라이브 IC(300)는 표시패널(100) 상에 접착될 수 있다. 드라이브 IC(300)는 호스트 시스템(200)으로부터 입력 영상의 픽셀 데이터와 타이밍 신호를 입력 받아 픽셀들에 픽셀 데이터의 데이터 전압을 공급하고, 데이터 구동부(306)와 게이트 구동부(120)를 동기시킨다.
드라이브 IC(300)는 데이터 출력 채널들을 통해 데이터 라인들(DL)에 연결되어 데이터 라인들(DL)에 픽셀 데이터의 데이터 전압을 공급한다. 드라이브 IC(300)는 게이트 타이밍 신호 출력 채널들을 통해 게이트 구동부(120)를 제어하기 위한 게이트 타이밍 신호를 출력할 수 있다. 타이밍 콘트롤러(303)로부터 발생된 게이트 타이밍 신호는 스타트 펄스(Gate start pulse, VST), 시프트 클럭(Gate shift clock, CLK) 등을 포함할 수 있다. 스타트 펄스(VST)와 시프트 클럭(CLK)은 게이트 온 전압(VGL)과 게이트 오프 전압(VGH) 사이에서 스윙(swing)한다. 레벨 시프터(307)로부터 출력된 게이트 타이밍 신호(VST, CLK)는 게이트 구동부(120)에 인가되어 게이트 구동부(120)의 시프트 동작을 제어한다.
게이트 구동부(120)는 픽셀 어레이와 함께 표시패널(100)의 회로층에 형성되는 시프트 레지스터(shift register)를 포함할 수 있다. 게이트 구동부(120)의 시프트 레지스터는 타이밍 콘트롤러(30)의 제어 하에 게이트 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 게이트 신호는 스캔 펄스와, 발광 신호의 EM 펄스를 포함할 수 있다. 시프트 레지스터는 스캔 펄스를 출력하는 스캔 구동부와, EM 펄스를 출력하는 EM 구동부를 포함할 수 있다. 도 16에서 GVST와 GCLK은 스캔 구동부에 입력되는 게이트 타이밍 신호이다. EVST와 ECLK은 EM 구동부에 입력되는 게이트 타이밍 신호이다.
드라이브 IC(300)는 호스트 시스템(200), 제1 메모리(301), 및 표시패널(100)에 연결될 수 있다. 드라이브 IC(300)는 데이터 수신 및 연산부(308), 타이밍 콘트롤러(303), 데이터 구동부(306), 감마 보상전압 발생부(305), 전원부(304), 제2 메모리(302) 등을 포함할 수 있다.
데이터 수신 및 연산부(308)는 호스트 시스템(200)으로부터 디지털 신호로 입력된 픽셀 데이터를 수신하는 수신부와, 수신부를 통해 입력된 픽셀 데이터를 처리하여 화질을 향상시키는 데이터 연산부를 포함한다. 데이터 연산부는 압축된 픽셀 데이터를 디코딩(Decoding)하여 복원하는 데이터 복원부와, 미리 설정된 광학 보상값을 픽셀 데이터에 더하는 광학 보상부 등을 포함할 수 있다. 광학 보상값은 제조 공정에서 촬영된 카메라 영상을 바탕으로 측정된 화면의 휘도를 바탕으로 픽셀 데이터 각각의 휘도를 보정하기 위한 값으로 설정될 수 있다.
타이밍 콘트롤러(303)는 호스트 시스템(200)으로부터 수신되는 입력 영상의 픽셀 데이터를 데이터 구동부(306)에 제공한다. 타이밍 콘트롤러(303)는 게이트 구동부(120)를 제어하기 위한 게이트 타이밍 신호와, 데이터 구동부(306)를 제어하기 위한 소스 타이밍 신호를 발생하여 게이트 구동부(120)와 데이터 구동부(306)의 동작 타이밍을 제어한다.
데이터 구동부(306)는 디지털-아날로그 변환기(Digital to Analog converter, DAC)를 통해 타이밍 콘트롤러(303)로부터 수신된 픽셀 데이터를 포함한 디지털 데이터를 감마 보상전압으로 변환하여 데이터 전압을 출력한다. 데이터 구동부(306)로부터 출력된 데이터 전압은 드라이브 IC(300)의 데이터 채널에 연결된 출력 버퍼를 통해 픽셀 어레이의 데이터 라인들(DL)에 공급된다.
감마 보상전압 발생부(305)는 전원부(304)로부터의 감마 기준 전압을 분압 회로를 통해 분압하여 계조별 감마 보상전압을 발생한다. 감마 보상전압은 픽셀 데이터의 계조별로 전압이 설정된 아날로그 전압이다. 감마 보상전압 발생부(305)로부터 출력된 감마 보상전압은 데이터 구동부(306)에 제공된다.
전원부(304)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이, 게이트 구동부(120), 및 드라이브 IC(300)의 구동에 필요한 전원을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(304)는 호스트 시스템(200)으로부터의 직류 입력 전압을 조정하여 감마 기준 전압, 게이트 온 전압(VGL). 게이트 오프 전압(VGH), 픽셀 구동전압(VDD), 저전위 전원 전압(VSS), 초기화 전압(Vini) 등의 직류 전원을 발생할 수 있다. 감마 기준 전압은 감마 보상전압 발생부(305)에 공급된다. 게이트 온 전압(VGL)과 게이트 오프 전압(VGH)은 레벨 시프터(307)와 게이트 구동부(120)에 공급된다. 픽셀 구동전압(VDD), 저전위 전원 전압(VSS), 초기화 전압(Vini) 등의 픽셀 전원은 픽셀들(P)에 공통으로 공급된다. 초기화 전압(Vini)은 픽셀 구동전압(VDD)보다 낮고 발광 소자(OLED)의 문턱 전압 보다 낮은 직류 전압으로 설정되어 픽셀 회로들의 주요 노드들을 초기화하고, 발광 소자(OLED)의 발광을 억제한다.
제2 메모리(302)는 드라이브 IC(300)에 전원이 입력될 때 제1 메모리(301)로부터 수신된 보상값, 레지스터 설정 데이터 등을 저장한다. 보상값은 화질 향상을 한 다양한 알고리즘에 적용될 수 있다. 보상값은 광학 보상값을 포함할 수 있다. 레지스터 설정 데이터는 데이터 구동부(306), 타이밍 콘트롤러(303), 감마 보상전압 발생부(305) 등의 동작을 정의한다. 제1 메모리(301)는 플래시 메모리(Flash memory)를 포함할 수 있다. 제2 메모리(302)는 SRAM(Static RAM)을 포함할 수 있다.
호스트 시스템(200)은 AP(Application Processor)로 구현될 수 있다. 호스트 시스템(200)은 MIPI(Mobile Industry Processor Interface)를 통해 드라이브 IC(300)에 입력 영상의 픽셀 데이터를 전송할 수 있다. 호스트 시스템(200)은 가요성 인쇄 회로 예를 들면, FPC(Flexible Printed Circuit)를 통해 드라이브 IC(300)에 연결될 수 있다.
본 발명은 지문 인식 프로세서를 더 포함한다. 지문 인식 프로세서(500)는 제1 센싱 영역(SA)의 포토센서들(S)에 연결된다. 지문 인식 프로세서(500)는 포토센서들(S)의 출력 전압을 증폭한 후 아날로그-디지털 변환기(Analog-to-digital converter, ADC)로 변환하여 지문 패턴 이미지 데이터를 생성한다. 호스트 시스템(200)은 지문 인식 프로세서(500)로부터 지문 패턴 이미지 데이터를 수신 받아 지문 인증을 처리한다.
한편, 표시패널(600)은 플렉시블 디스플레이에 적용 가능한 플렉시블 패널로 구현될 수 있다. 플렉시블 디스플레이는 플렉시블 패널을 감거나 접고 구부리는 방법으로 화면의 크기가 가변될 수 있고 다양한 디자인으로 쉽게 제작될 수 있다. 플렉시블 디스플레이는 롤러블 디스플레이(rollable display), 폴더블 디스플레이(foldable display), 벤더블(bendable) 디스플레이, 슬라이더블 디스플레이(slidable display) 등으로 구현될 수 있다. 플렉시블 패널은 소위 "플라스틱 OLED 패널"로 제작될 수 있다. 플라스틱 OLED 패널은 백 플레이트(Back plate)와, 그 백 플레이트 상에 접착된 유기 박막 필름 상에 픽셀 어레이를 포함할 수 있다. 픽셀 어레이 위에 터치 센서 어레이가 형성될 수 있다.
백 플레이트는 PET(Polyethylene terephthalate) 기판일 수 있다. 유기 박막 필름 상에 픽셀 어레이와 터치 센서 어레이가 형성될 수 있다. 백 플레이트는 픽셀 어레이가 습도에 노출되지 않도록 유기 박막 필름을 향하는 투습을 차단할 수 있다. 유기 박막 필름은 PI(Polyimide) 필름 기판일 수 있다. 유기 박막 필름 상에 도시하지 않은 절연 물질로 다층의 버퍼막이 형성될 수 있다. 유기 박막 필름 상에 회로층(12)과 발광 소자층(14)이 적층될 수 있다.
본 발명의 표시장치에서 회로층(12)에 배치되는 픽셀 회로와 포토센서 구동회로, 그리고 게이트 구동부 등은 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터들은 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT 등으로 구현될 수 있다. 트랜지스터들 각각은 p 채널 TFT 또는 n 채널 TFT로 구현될 수 있다. 실시예에서 픽셀 회로의 트랜지스터들이 p 채널 TFT로 구현된 예를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 펄스는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.
픽셀 회로의 구동 소자는 트랜지스터로 구현될 수 있다. 구동 소자는 모든 픽셀들 간에 그 전기적 특성이 균일하여야 하지만 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 차이가 있을 수 있고 디스플레이 구동 시간의 경과에 따라 변할 수 있다. 이러한 구동 소자의 전기적 특성 편차를 보상하기 위해, 표시장치는 내부 보상 회로와 외부 보상 회로를 포함할 수 있다. 내부 보상 회로는 서브 픽셀들 각각에서 픽셀 회로에 추가되어 구동 소자의 전기적 특성에 따라 변하는 구동 소자의 문턱 전압(Vth) 및/또는 이동도(μ)를 샘플링하고 그 변화를 실시간 보상한다. 외부 보상 회로는 서브 픽셀들 각각에 연결된 센싱 라인을 통해 센싱된 구동 소자의 문턱 전압 및/또는 이동도를 외부의 보상부로 전송한다. 외부 보상 회로의 보상부는 센싱 결과를 반영하여 입력 영상의 픽셀 데이터를 변조함으로써 구동 소자의 전기적 특성 변화를 보상한다. 외부 보상 구동 소자의 전기적 특성에 따라 변하는 픽셀의 전압을 센싱하고, 센싱된 전압을 바탕으로 외부 회로에서 입력 영상의 데이터를 변조함으로써 픽셀들 간 구동 소자의 전기적 특성 편차를 보상한다.
도 17 및 도 18은 내부 보상 회로가 적용된 픽셀 회로의 일 예를 보여 주는 회로도들이다. 도 19는 도 17 및 도 18에 도시된 픽셀 회로의 구동 방법을 보여 주는 도면이다. 본 발명의 픽셀 회로는 도 17 내지 도 19에 한정되지 않는다는 것에 주의하여야 한다. 도 17 및 도 18에 도시된 픽셀 회로는 디스플레이 영역(DA), 제1 센싱 영역(SA), 및 제2 센싱 영역(CA)의 픽셀 회로에 동일하게 적용될 수 있다. 본 발명에 적용 가능한 픽셀 회로는 도 17 및 도 18에 도시된 회로로 구현될 수 있으나, 이에 한정되지 않는다.
도 17 내지 도 19를 참조하면, 픽셀 회로는 발광 소자(OLED), 발광 소자(OLED)에 전류를 공급하는 구동 소자(DT), 및 복수의 스위치 소자들(M1~M6)을 이용하여 구동 소자(DT)의 문턱 전압(Vth)을 샘플링하여 구동 소자(DT)의 문턱 전압(Vth)만큼 구동 소자(DT)의 게이트 전압을 보상하는 내부 보상 회로를 포함한다. 구동 소자(DT)와 스위치 소자들(M1~M6) 각각은 p 채널 TFT로 구현될 수 있다.
내부 보상 회로를 이용한 픽셀 회로의 구동 기간은 도 19에 도시된 바와 같이 초기화 기간(Tini), 샘플링 기간(Tsam), 데이터 기입 기간(Twr), 및 발광 기간(Tem)으로 나뉘어질 수 있다.
초기화 기간(Tini) 동안, 도 19에 도시된 바와 같이, 제N-1 스캔 신호[SCAN(N-1)]가 게이트 온 전압(VGL)의 펄스로 발생되고, 제N 스캔 신호[SCAN(N)]와 발광 신호[EM(N)] 각각의 전압이 게이트 오프 전압(VGH)이다. 샘플링 기간 동안(Tsam), 제N 스캔 신호[SCAN(N)]가 게이트 온 전압(VGL)의 펄스로 발생되고, 제N-1 스캔 신호[SCAN(N-1)]와 발광 신호[EM(N)] 각각의 전압이 게이트 오프 전압(VGH)이다. 데이터 기입 기간(Twr) 동안, 제N-1 스캔 신호[SCAN(N-1)], 제N 스캔 신호[SCAN(N)], 및 발광 신호[EM(N)] 각각의 전압이 게이트 오프 전압(VGH)이다. 발광 기간(Tem)의 적어도 일부 기간 동안 발광 신호[EM(N)]가 게이트 온 전압(VGL)으로 발생되고, 제N-1 스캔 신호[SCAN(N-1)]와 제N 스캔 신호[SCAN(N)] 각각의 전압이 게이트 오프 전압(VGH)으로 발생된다.
초기화 기간(Tin) 동안, 제N-1 스캔 신호[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 제5 스위치 소자(M5)가 턴-온되어 픽셀 회로를 초기화한다. 샘플링 기간(Tsam) 동안, 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 제1 및 제2 스위치 소자들(M1, M2)이 턴-온되어 구동 소자(DT)의 문턱 전압이 샘플링되어 커패시터(Cst1)에 저장된다. 이와 동시에, 제6 스위치 소자(M6)가 샘플링 기간(Tsam) 동안 턴-온되어 제4 노드(n4)의 전압을 기준 전압(Vref)으로 낮추어 발광 소자(OLED)의 발광을 억제한다. 데이터 기입 기간(Twr) 동안, 제1 내지 제6 스위치 소자들(M1~M6)이 오프 상태를 유지한다. 발광 기간(Tem) 동안, 제3 및 제4 스위치 소자들(M1, M2)이 턴-온되어 발광 소자(OLED)가 발광된다. 발광 기간(Tem)은 저 계조의 휘도를 정밀하게 발광 신호[EM(N)]의 듀티비(duty ration)로 정밀하게 표현하기 위하여, 발광 신호[EM(N)]가 게이트 온 저압(VGL)과 게이트 오프 전압(VGH) 사이에서 소정의 듀티비로 스윙하여 제3 및 제4 스위치 소자들(M1, M2)이 온/오프를 반복할 수 있다.
발광 소자(OLED)는 유기 발광 다이오드로 구현되거나 무기 발광 다이오드로 구현될 수 있다. 이하에서 발광 소자(OLED)가 유기 발광 다이오드로 구현된 예를 설명하기로 한다.
발광 소자(OLED)는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함할 수 있다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL)을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드와 캐소드에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자가 형성되어 발광층(EML)에서 가시광이 방출된다.
발광 소자(OLED)의 애노드는 제4 및 제6 스위치 소자들(M4, M6) 사이의 제4 노드(n4)에 연결된다. 제4 노드(n4)는 발광 소자(OLED)의 애노드, 제4 스위치 소자(M4)의 제2 전극, 및 제6 스위치 소자(M6)의 제2 전극에 연결된다. 발광 소자(OLED)의 캐소드는 저전위 전원 전압(VSS)이 인가되는 VSS 라인(PL3)에 연결된다. 발광 소자(OLED)는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 흐르는 전류(Ids)로 발광된다. 발광 소자(OLED)의 전류 패스는 제3 및 제4 스위치 소자(M3, M4)에 의해 스위칭된다.
스토리지 커패시터(Cst1)는 VDD 라인(PL1)과 제1 노드(n1) 사이에 연결된다. 구동 소자(DT)의 문턱 전압(Vth) 만큼 보상된 데이터 전압(Vdata)이 스토리지 커패시터(Cst1)에 충전된다. 서브 픽셀들 각각에서 데이터 전압(Vdata)이 구동 소자(DT)의 문턱 전압(Vth) 만큼 보상되기 때문에 서브 픽셀들에서 구동 소자(DT)의 특성 편차가 보상된다.
제1 스위치 소자(M1)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제2 노드(n2)와 제3 노드(n3)를 연결한다. 제2 노드(n2)는 구동 소자(DT)의 게이트 전극, 스토리지 커패시터(Cst1)의 제1 전극, 및 제1 스위치 소자(M1)의 제1 전극에 연결된다. 제3 노드(n3)는 구동 소자(DT)의 제2 전극, 제1 스위치 소자(M1)의 제2 전극, 및 제4 스위치 소자(M4)의 제1 전극에 연결된다. 제1 스위치 소자(M1)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제1 스위치 소자(M1)의 제1 전극은 제2 노드(n2)에 연결되고, 제1 스위치 소자(M1)의 제2 전극은 제3 노드(n3)에 연결된다.
제1 스위치 소자(M1)는 1 프레임 기간에서 제N 스캔 신호[SCAN(N)]가 게이트 온 전압(VGL)으로 발생되는 아주 짧은 1 수평 기간(1H)만 턴-온되기 때문에 대략 1 프레임 기간 동안 오프 상태를 유지하기 때문에 제1 스위치 소자(M1)의 오프 상태에서 누설 전류가 발생될 수 있다. 제1 스위치 소자(M1)의 누설 전류를 억제하기 위하여, 제1 스위치 소자(M1)는 도 18에 도시된 바와 같이 두 개의 트랜지스터들(M1a, M1b)가 직렬로 연결된 듀얼 게이트(dual gate) 구조의 트랜지스터로 구현될 수 있다.
제2 스위치 소자(M2)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 데이터 전압(Vdata)을 제1 노드(n1)에 공급한다. 제2 스위치 소자(M2)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제2 스위치 소자(M2)의 제1 전극은 제1 노드(n1)에 연결된다. 제2 스위치 소자(M2)의 제2 전극은 데이터 전압(Vdata)이 인가되는 데이터 라인(DL)에 연결된다. 제1 노드(n1)는 제2 스위치 소자(M2)의 제1 전극, 제3 스위치 소자(M2)의 제2 전극, 및 구동 소자(DT)의 제1 전극에 연결된다.
제3 스위치 소자(M3)는 발광 신호[EM(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 VDD 라인(PL1)을 제1 노드(n1)에 연결한다. 제3 스위치 소자(M3)의 게이트 전극은 제3 게이트 라인(GL3)에 연결되어 발광 신호[EM(N)]를 공급 받는다. 제3 스위치 소자(M3)의 제1 전극은 VDD 라인(PL1)에 연결된다. 제3 스위치 소자(M3)의 제2 전극은 제1 노드(n1)에 연결된다.
제4 스위치 소자(M4)는 발광 신호[EM(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제3 노드(n3)를 발광 소자(OLED)의 애노드에 연결한다. 제4 스위치 소자(M4)의 게이트 전극은 제3 게이트 라인(GL3)에 연결되어 발광 신호[EM(N)]를 공급 받는다. 제4 스위치 소자(M4)의 제1 전극은 제3 노드(n3)에 연결되고, 제2 전극은 제4 노드(n4)에 연결된다.
제5 스위치 소자(M5)는 제N-1 스캔 펄스[SCAN(N-1)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제2 노드(n2)를 Vini 라인(PL2)에 연결한다. 제5 스위치 소자(M5)의 게이트 전극은 제2 게이트 라인(GL2)에 연결되어 제N-1 스캔 펄스[SCAN(N-1)]를 공급 받는다. 제5 스위치 소자(M5)의 제1 전극은 제2 노드(n2)에 연결되고, 제2 전극은 Vini 라인(PL2)에 연결된다. 제5 스위치 소자(M5)의 누설 전류를 억제하기 위하여, 제5 스위치 소자(M5)는 도 18에 도시된 바와 같이 두 개의 트랜지스터들(M5a, M5b)가 직렬로 연결된 듀얼 게이트 구조의 트랜지스터로 구현될 수 있다.
제6 스위치 소자(M6)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 Vini 라인(PL2)을 제4 노드(n4)에 연결한다. 제6 스위치 소자(M6)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제6 스위치 소자(M6)의 제1 전극은 Vini 라인(PL2)에 연결되고, 제2 전극은 제4 노드(n4)에 연결된다.
구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(OLED)에 흐르는 전류(Ids)를 조절하여 발광 소자(OLED)를 구동한다. 구동 소자(DT)는 제2 노드(n2)에 연결된 게이트, 제1 노드(n1)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
초기화 기간(Tini) 동안 제N-1 스캔 펄스[SCAN(N-1)]가 게이트 온 전압(VGL)으로 발생된다. 제N 스캔 펄스[SCAN(N)]와 발광 신호[EM(N)]는 초기화 기간(Tini) 동안 게이트 오프 전압(VGH)을 유지한다. 따라서, 초기화 기간(Tini) 동안 제5 스위치 소자(M5)가 턴-온(turn-on)되어 제2 및 제4 노드(n2, n4)가 Vini로 초기화된다. 초기화 기간(Tini)과 샘플링 기간(Tsam) 사이에 홀드 기간(Th)이 설정될 수 있다. 홀드 기간(Th)에서 게이트 펄스[SCAN(N-1), SCAN(N), EM(N)]는 이전 상태를 유지한다.
샘플링 기간(Tsam) 동안 제N 스캔 펄스[SCAN(N)]가 게이트 온 전압(VGL)으로 발생된다. 제N 스캔 펄스[SCAN(N)]의 펄스는 제N 픽셀 라인의 데이터 전압(Vdata)에 동기된다. 제N-1 스캔 펄스[SCAN(N-1)]와 발광 신호[EM(N)]는 샘플링 기간(Tsam) 동안 게이트 오프 전압(VGH)을 유지한다. 따라서, 샘플링 기간(Tsam) 동안 제1 및 제2 스위치 소자들(M1, M2)이 턴-온된다.
샘플링 기간(Tsam) 동안 구동 소자(DT)의 게이트 전압(DTG)이 제1 및 제2 스위치 소자(M1, M2)를 통해 흐르는 전류에 의해 상승된다. 구동 소자(DT)가 턴-오프될 때 게이트 노드 전압(DTG)은 Vdata - |Vth|이다. 이 때, 제1 노드(n)의 전압도 Vdata - |Vth|이다. 샘플링 기간(Tsam)에 구동 소자(DT)의 게이트-소스간 전압(Vgs)은 |Vgs| = Vdata -(Vdata-|Vth|) = |Vth|이다.
데이터 기입 기간(Twr) 동안 제N 스캔 펄스[SCAN(N)]가 게이트 오프 전압(VGH)으로 반전된다. 제N-1 스캔 펄스[SCAN(N-1)]와 발광 신호[EM(N)]는 데이터 기입 기간(Twr) 동안 게이트 오프 전압(VGH)을 유지한다. 따라서, 데이터 기입 기간(Twr) 동안 모든 스위치 소자들(M1~M6)이 오프 상태를 유지한다.
발광 기간(Tem) 동안, 발광 신호[EM(N)]가 게이트 온 전압(VGL)으로 발생될 수 있다. 발광 기간(Tem) 동안, 저계조 표현력을 개선하기 위하여 발광 신호[EM(N)]가 소정의 듀티비로 온/오프되어 게이트 온 전압(VGL)과 게이트 오프 전압(VGH) 사이에서 스윙(swing)할 수 있다. 따라서, 발광 신호[EM(N)]는 발광 기간(Tem)의 적어도 일부 기간 동안 게이트 온 전압(VGL)으로 발생될 수 있다.
발광 신호[EM(N)]가 게이트 온 전압(VGL)일 때 VDD와 발광 소자(OLED) 사이에 전류가 흘러 발광 소자(OLED)가 발광될 수 있다. 발광 기간(Tem) 동안, 제N-1 및 제N 스캔 펄스[SCAN(N-1), SCAN(N)]는 게이트 오프 전압(VGH)을 유지한다. 발광 기간(Tem) 동안, 제3 및 제4 스위치 소자들(M3, M4)은 발광 신호(EM)의 전압 따라 온/오프를 반복한다. 발광 신호[EM(N)]가 게이트 온 전압(VGL)일 때 제3 및 제4 스위치 소자들(M3, M4)이 턴-온되어 발광 소자(OLED)에 전류가 흐른다. 이 때, 구동 소자(DT)의 Vgs는 |Vgs| = VDD - (Vdata-|Vth|)이고, 발광 소자(OLED)에 흐르는 전류는 K(VDD-Vdata)2이다. K는 구동 소자(DT)의 전하 이동도, 기생 커패시턴스 및 채널 용량 등에 의해 결정되는 상수 값이다.
도 20은 본 발명의 일 실시예에 따른 표시패널의 단면 구조를 상세히 보여 주는 단면도이다. 표시패널의 단면 구조는 도 20에 한정되지 않는다는 것에 주의하여야 한다.
도 20을 참조하면, 회로층, 발광 소자층, 봉지층 등이 기판(GLS) 상에 적층될 수 있다.
제1 버퍼층(BUF1)이 기판(GLS) 상에 형성될 수 있다. 제1 버퍼층(BUF1) 상에 제1 금속층(M1)이 형성될 수 있고, 제1 금속층(M1) 상에 제2 버퍼층(BUF2)이 형성될 수 있다. 제1 금속층은 포토리소그래피(Photolithography) 공정에서 패터닝된다. 제1 금속층은 광쉴드 패턴(light shield pattern, BSM)을 포함할 수 있다. 광쉴드 패턴(BSM)은 TFT의 액티브층에 빛이 조사되지 않도록 외부 광을 차단한다. 제1 및 제2 버퍼층(BUF1, BUF2) 각각은 무기 절연재료로 형성되고 하나 이상의 절연층으로 이루어질 수 있다.
액티브층(ACT)이 제2 버퍼층(BUF2) 상에 증착되는 반도체 물질 예를 들어, a-Si으로 형성되고 포토리소그래피 공정에 의해 패터닝될 수 있다. 액티브층(ACT)은 픽셀 회로의 TFT들과 게이트 구동부의 TFT 각각의 액티브 패턴을 포함한다. 액티브층(ACT)은 이온 도핑에 의해 일 부분이 금속화될 수 있다. 금속화된 부분은 픽셀 회로의 일부 노드에서 금속층들을 연결하는 점퍼 패턴(jumper pattern)이로 이용되어 픽셀 회로의 구성 요소들을 연결할 수 있다.
게이트 절연막(GI)이 액티브층(ACT) 상에 형성될 수 있다. 게이트 절연막(GI)은 무기 절연재료로 이루어질 수 있다. 제2 금속층이 제2 게이트 절연막(GI) 상에 형성될 수 있다. 제2 금속층은 포토리소그래피 공정에 의해 패터닝될 수 있다. 제2 금속층은 게이트 라인 및 게이트 전극 패턴(GATE), 스토리지 커패시터(Cst1)의 하부 전극, 제1 금속층과 제3 금속층의 패턴을 연결하는 점퍼 패턴 등을 포함할 수 있다.
제1 층간 절연막(ILD1)이 제2 금속층(M2)을 덮을 수 있다. 제1 층간 절연막(ILD2) 상에 제3 금속층이 형성되고, 제2 층간 절연막(ILD2)이 제3 금속층을 덮을 수 있다. 제3 금속층은 포토리소그래피 공정에 의해 패터닝될 수 있다. 제3 금속층은 스토리지 커패시터(Cst1)의 상부 전극, 제3 전원 라인과 같은 금속 패턴들(TM)을 포함할 수 있다. 제1 및 제2 층간 절연막들(ILD1, ILD2)은 무기 절연재료를 포함할 수 있다.
제2 층간 절연막(ILD2) 상에 제4 금속층이 형성되고, 그 위에 무기 절연막(PAS1)과 제1 평탄화층(PLN1)이 적층될 수 있다. 제5 금속층이 제1 평탄화층(PLN1) 상에 형성될 수 있다.
제4 금속층의 일부 패턴은 제1 평탄화층(PLN1)과 무기 절연막(PAS1)을 관통하는 콘택홀(Contact hole)을 통해 제3 금속층에 연결될 수 있다. 제1 및 제2 평탄화층(PLN1, PLN2)은 표면을 평탄하게 하는 유기 절연재료로 이루어질 수 있다.
제4 금속층은 제2 층간 절연막(ILD2)을 관통하는 콘택홀을 통해 TFT의 액티브 패턴에 연결되는 TFT의 제1 및 제2 전극을 포함할 수 있다. 데이터 라인(DL)과, 전원 배선들(PL1, PL2, PL3)은 제4 금속층의 패턴(SD1) 또는 제5 금속층의 패턴(SD2)으로 구현될 수 있다.
발광 소자(OLED)의 애노드 전극(AND)은 제2 평탄화층(PLN2) 상에 형성될 수 있다. 애노드 전극(AND)은 제2 평탄화층(PLN2)을 관통하는 콘택홀을 통해 스위치 소자 또는 구동 소자로 이용되는 TFT의 전극에 연결될 수 있다. 애노드 전극(AND)은 투명 또는 반투명 전극 물질로 이루어질 수 있다.
픽셀 정의막(BNK)는 발광 소자(OLED)의 애노드 전극(AND)을 덮을 수 있다. 픽셀 정의막(BNK)은 픽셀들 각각에서 외부로 빛이 통과되는 발광 영역(또는 개구 영역)을 정의하는 패턴으로 형성된다. 픽셀 정의막(BNK) 상에 스페이서(SPC)가 형성될 수 있다. 픽셀 정의막(BNK)와 스페이서(SPC)는 동일한 유기 절연 재료로 일체화될 수 있다. 스페이서(SPC)는 유기 화합물(EL)의 증착 공정에서 FMM(Fine Metal Mask)가 애노드 전극(AND)과 접촉되지 않도록 FMM과 애노드 전극(AND) 사이의 갭(gap)을 확보한다.
픽셀 정의막(BNK)에 의해 정의된 픽셀들 각각의 발광 영역에 유기 화합물(EL)이 형성된다. 발광 소자(OLED)의 캐소드 전극(CAT)이 픽셀 정의막(BNK), 스페이서(SPC), 및 유기 화합물(EL)을 덮도록 표시패널(100)의 전면에 형성된다. 캐소드 전극(CAT)은 그 하부의 금속층들 중 어느 하나로 형성된 VSS 라인(PL3)에 연결될 수 있다. 캡핑층(CPL)은 캐소드 전극(CAT)을 덮을 수 있다. 캡핑층(CPL)은 캐소드 전극(CAT)을 무기 절연재료로 형성되어 공기(air)와 캡핑층(CPL) 상에 도포되는 유기 절연재료의 아웃 개싱(out gassing)의 침투를 차단하여 캐소드 전극(CAT)을 보호한다. 무기 절연막(PAS2)이 캡핑층(CPL)을 덮고, 무기 절연막(PAS2) 상에 평탄화층(PCL)이 형성될 수 있다. 평탄화층(PCL)은 유기 절연 재료를 포함할 수 있다. 봉지층의 무기 절연막(PAS3)이 평탄화층(PCL) 상에 형성될 수 있다.
제1 센싱 영역(SA)에서 유기 포토 다이오드(OPD)의 액티브층(ACT-OPD)은 서브 픽셀의 유기 화합물층(EL)과 동일 평면 상에서 애노드 전극(AND)과 캐소드 전극(CAT) 사이에 형성될 수 있다.
제1 센싱 영역(SA)의 회로층은 도 20에 도시된 픽셀 회로와 유사한 구조로 구현될 수 있다. 따라서, 포토센서 구동회로는 도 23 내지 제26g에 도시된 바와 같이 배선들 중 적어도 일부를 픽셀 회로와 공유하는 구조로 구현될 수 있다.
도 21 및 도 22는 본 발명의 일 실시예에 따른 제1 센싱 영역(SA)의 픽셀 회로(CPIX)와 포토센서 구동회로(COPD, CPD)의 배선 공유 구조를 보여 주는 등가 회로도이다. 도 21 및 도 22에서, 픽셀 회로는 도 17에 도시된 픽셀 회로와 실질적으로 동일하므로 이에 대한 상세한 설명을 생략하기로 한다. 포토센서 구동회로는 도 21 및 도 22에 도시된 회로로 구현될 수 있으나, 이에 한정되지 않는다.
도 21은 포토센서(S)가 유기 포토 다이오드(OPD)로 구현되어 애노드 전극, 캐소드 전극, 게이트 라인 및 전원 배선이 픽셀 회로와 포토센서 구동회로에서 공유되는 예를 보여 준다.
도 21을 참조하면, 포토센서 구동회로(COPD)는 유기 포토 다이오드(OPD)를 구동하여 유기 포토 다이오드(OPD)에 의해 광전 변환된 신호(RX)를 출력한다. 유기 포토 다이오드(OPD)에 의해 광전 변환된 신호(RX)는 RX 라인(RXL)을 통해 지문 인식 프로세서(500)로 전송될 수 있다.
포토센서 구동회로(COPD)는 VDD 라인(PL1), VSS 라인(PL3), 제2 내지 제4 게이트 라인(GL2~GL4), RX 라인(RXL)에 연결된다. 제2 내지 제4 게이트 라인들(GL2~GL4)은 픽셀 어레이 상에서 평행한 배선들로 형성될 수 있다. RX 라인(RXL)은 데이터 라인(DL) 및 VDD 라인(PL1)과 평행한 배선들로 형성될 수 있다.
포토센서 구동회로(COPD)는 제1S 내지 제3S 스위치 소자들(M1S~M3S)과, 커패시터(Cst2)를 포함한다. 제1S 내지 제3S 스위치 소자들(M1S~M3S)은 p 채널 TFT로 구현될 수 있다.
유기 포토 다이오드(OPD)는 제3S 스위치 소자(M3S)에 연결된 애노드 전극, 저전위 전원 전압(VSS)이 인가되는 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 형성된 액티브층을 포함한다. 유기 포토 다이오드(OPD)의 액티브층은 유기 반도체 물질을 포함한다. 유기 포토 다이오드(OPD)는 역바이어스 전압이 인가될 때 수광된 광에 따라 전류를 발생하여 광전 변환 신호(RX)를 발생한다.
커패시터(Cst2)는 제5 노드(n5)에 연결된 제2 스위치 소자(M2S)의 게이트 전극과, VDD 라인(PL1) 사이에 연결된다. 커패시터(Cst2)는 제3S 스위치 소자(M3S)가 턴-온될 때 유기 포토 다이오드(OPD)로부터의 전하를 충전하여 광전 변환된 신호의 전압을 저장한다. 제3 스위치 소자(M3S)의 게이트 전극에 인가되는 노출 신호(TG)의 펄스폭에 따라 포토센서(S)의 노출 시간이 결정된다. 노출 신호(TG)의 펄스폭이 길어질수록 포토센서(S)에 의해 커패시터(Cst2)의 충전량이 많아질 수 있다.
제1S 스위치 소자(M1S)는 제N-1 스캔 펄스[SCAN(N-1)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제4 노드(n2)를 RX 라인(RXL)를 연결한다. 제4 노드(n4)는 제1S 스위치 소자(M1S)의 제2 전극과 제2S 스위치 소자(M2S)의 제1 전극에 연결된다. 제1S 스위치 소자(M1S)의 게이트 전극은 제2 게이트 라인(GL2)에 연결되어 제N-1 스캔 펄스[SCAN(N-1)]를 공급 받는다. 제1S 스위치 소자(M1S)의 제1 전극은 RX 라인(RXL)에 연결되고, 제1S 스위치 소자(M1S)의 제2 전극은 제4 노드(n4)에 연결된다.
제2S 스위치 소자(M2S)는 게이트 전압 즉, 제5 노드(n5)의 전압에 따라 RX 라인(RXL)을 VDD 라인(PL1)과 제4 노드(n4) 사이에서 흐르는 전류량을 조절한다. 제2S 스위치 소자(M2S)는 제5 노드(n5)에 연결된 게이트 전극, 제4 노드(n4)에 연결된 제1 전극, VDD 라인(PL1)에 연결된 제2 전극을 포함한다. 제5 노드(n5)는 제3 스위치 소자(M3S)의 제2 전극, 커패시터(Cst2), 및 제2 스위치 소자(M2S)의 게이트 전극에 연결된다.
제3S 스위치 소자(M3S)는 노출 신호(TG)의 게이트 온 전압(VGL)에 따라 턴-온되어 유기 포토 다이오드(OPD)의 애노드 전극을 제5 노드(n5)에 연결한다. 이 때, 유기 포토 다이오드(OPD)로부터의 전하가 커패시터(Cst2)에 충전된다. 제3S 스위치 소자(M3S)는 노출 신호(TG)가 인가되는 제4 게이트 라인(GL4)에 연결된 게이트 전극, 유기 포토 다이오드(OPD)의 애노드 전극에 연결된 제1 전극, 및 제5 노드(n5)에 연결된 제2 전극을 포함한다.
도 7에 도시된 바와 같이, 유기 포토 다이오드(OPD)와 발광 소자(OLED)의 애노드 전극들이 동일층 상에 형성되고, 유기 포토 다이오드(OPD)와 발광 소자(OLED)의 캐소드 전극들이 동일층 상에 형성될 수 있다. 이 경우, 유기 포토 다이오드(OPD)의 애노드 전극을 제3S 스위치 소자(M3S)에 연결할 때 포토센서 구동회로(COPD)에 추가 배선 없이 유기 포토 다이오드(OPD)를 연결할 수 있으므로 표시패널(100)의 구조가 단순하게 될 수 있다.
도 22는 포토센서(S)가 무기 포토 다이오드(PD)로 구현되어 게이트 라인과 전원 배선이 픽셀 회로와 포토센서 구동회로에서 공유되는 예를 보여 준다. 도 22에 도시된 회로에서 도 21에 도시된 회로와 실질적으로 동일한 구성 요소들에 대하여는 상세한 설명을 생략한다.
도 22를 참조하면, 포토센서 구동회로(COPD)는 무기 포토 다이오드(PD)를 구동하여 무기 포토 다이오드(PD)에 의해 광전 변환된 신호(RX)를 출력한다. 무기 포토 다이오드(OPD)에 의해 광전 변환된 신호(RX)는 RX 라인(RXL)을 통해 지문 인식 프로세서(500)로 전송될 수 있다.
무기 포토 다이오드(PD)는 VDD 라인(PL1)에 연결된 애노드 전극, 제3S 스위치 소자(M3S)에 연결된 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 형성된 액티브층을 포함한다. 무기 포토 다이오드(PD)의 액티브층은 무기 반도체 물질을 포함한다. 무기 포토 다이오드(PD)는 역바이어스 전압이 인가될 때 수광된 광에 따라 전류를 발생하여 광전 변환 신호(RX)를 발생한다.
제3S 스위치 소자(M3S)는 노출 신호(TG)의 게이트 온 전압(VGL)에 따라 턴-온되어 무기 포토 다이오드(PD)의 캐소드 전극을 제5 노드(n5)에 연결한다. 이 때, 무기 포토 다이오드(PD)로부터의 전하가 커패시터(Cst2)에 충전된다. 제3S 스위치 소자(M3S)는 제4 게이트 라인(GL4)에 연결된 게이트 전극, 무기 포토 다이오드(PD)의 캐소드 전극에 연결된 제1 전극, 및 제5 노드(n5)에 연결된 제2 전극을 포함한다.
도 23은 픽셀 회로(CPIX)와 포토센서 구동회로(COPD)의 금속층들을 보여 주는 도면들이다. 도 23에서 제1 금속층은 생략되어 있다. 픽셀 회로(CPIX)와 포토센서 구동회로(COPD)의 단면 구조는 도 23에 한정되지 않는다. 도 23에서 GI, ILD1, ILD2, PAS, PLN1, 및 PLN2는 반도체층(ACT)과 제1 금속층(M02), 그리고 금속층들 간을 절연하는 절연층이다.
도 23을 참조하면, 액티브층(ACT)은 부분적으로 이온 도핑에 의해 금속화된 반도체 패턴(ACTM)을 가지는 반도체 패턴(ACTC)을 포함한다. 반도체 패턴(ACTC)은 TFT 각각의 액티브 패턴을 포함한다.
제2 금속층(M02)은 스캔 펄스와 EM 펄스가 인가되는 게이트 라인들로 패터닝될 수 있다. 제3 금속층(M03)은 Vini가 인가되는 Vini 라인(PL3)과, 노출 신호(TG)가 인가되는 게이트 라인으로 패터닝될 수 있다. 제4 금속층(M04)은 VDD가 인가되는 VDD 라인(PL1), 데이터 전압(VDATA)이 인가되는 데이터 라인 등으로 패터닝될 수 있다. 제5 금속층(MO4)은 VDD가 인가되는 VDD 라인(PL1)과, 유기 포토 다이오드(OPD)에 의해 광전 변환된 신호(RX)가 출력되는 RX 라인(RXL)으로 패터닝될 수 있다. 금속들 간에 동일한 신호 또는 전원 전압이 인가되는 배선들은 점패 패턴과 콘택홀을 통해 연결될 수 있다.
픽셀 회로의 스토리지 커패시터(Cst1)는 서로 중첩되는 제2 금속층(M02)의 일 패턴과 제3 금속층(M03)의 일 패턴 사이에 형성될 수 있다. 포토센서 구동회로의 스토리지 커패시터(Cst2)는 서로 중첩되는 금속화된 반도체 패턴(ACTM)과 제3 금속층(M03)의 일 패턴에 형성될 수 있다.
디스플레이 영역(DA)과 센싱 영역들(SA, CA)에 픽셀 회로들이 배치되고 제1 센싱 영역(SA)에 포토센서 구동회로(COPD)가 더 배치되어 있다. 노출 신호(TG)가 인가되는 제4 게이트 라인(GL4)은 디스플레이 영역(DA)과 제1 센싱 영역(SA)을 가로질러 포토센서 구동회로(COPD)에 연결될 수 있다. RX 라인(RX)은 디스플레이 영역(DA)을 가로지르거나 디스플레이 영역(DA)과 제2 센싱 영역(CA)을 가로질러 포토센서 구동회로(COPD)에 연결될 수 있다.
노출 신호가 인가되는 제4 게이트라인(GL4)은 도 23에서 제3 금속층(M02)의 패턴으로 형성된 예가 도시되어 있으나, 이에 한정되지 않는다. 예를 들어, 제4 게이트 라인(GL4)은 제2 금속층(MO2) 또는 제3 금속층(MO3)의 패턴으로 형성될 수 있다.
RX 라인(RXL)은 도 23에서 제5 금속층(M05)의 패턴으로 형성된 예가 도시되어 있으나, 이에 한정되지 않는다. 예를 들어, RX 라인(RXL)은 제4 금속층(MO4) 또는 제5 금속층(MO5)의 패턴으로 형성될 수 있다.
도 24는 픽셀 회로와 포토센서 구동회로의 레이아웃을 상세히 보여 주는 평면도이다. 도 25a 내지 도 25는 도 24에 도시된 픽셀 회로와 포토센서 구동회로의 레이아웃에서 주요 층들을 분리하여 각 층들의 패턴 형태를 보여 주는 평면도들이다.
제1 금속층(MO1)은 도 25a와 같은 형태로 패터닝될 수 있다. 제1 금속층(M01)은 픽셀 회로(CPIX)에서 TFT의 액티브 패턴과 중첩되는 광쉴드 패턴을 포함할 수 있다. 액티브층(ACT)은 도 25b와 같은 형태로 패터닝될 수 있다. 액티브층(ACT)은 픽셀 회로(CPIX)와 포토센서 구동회로(COPD)에서 TFT들 각각의 액티브 패턴들과, 금속화된 패턴을 포함한다.
제2 금속층(M02)은 도 25c와 같은 형태로 패터닝될 수 있다. 제2 금속층(M02)은 스캔 펄스와 EM 펄스가 인가되는 게이트 라인들(GL1, GL2, GL3), TFT의 게이트 전극, 제1 스토리지 커패시터(Cst1)의 하부 전극(M02c), 점퍼 패턴들(M02a, M02b, M02d) 등을 포함할 수 있다. 점퍼 패턴들(M02a, MO2b)은 콘택홀드을 통해 금속층들을 연결하는데 이용된다.
제3 금속층(M03)은 도 25d와 같은 형태로 패터닝될 수 있다. 제3 금속층(M03)은 제1 스토리지 커패시터(Cst1)의 상부 전극과 제2 스토리지 커패시터(Cst2)의 하부 전극이 일체화된 패턴(M031), Vini 라인(PL3), 제4 게이트 라인(GL4), 점퍼 패턴들(M03a, MO3b) 등을 포함할 수 있다.
제4 금속층(M04)은 도 25e와 같은 형태로 패터닝될 수 있다. 제4 금속층(M04)은 VDD 라인(PL1), 데이터 라인(DL), 점퍼 패턴들(M04a~M04g) 등을 포함할 수 있다. 제2 스토리지 커패시터의 상부 전극은 제4 금속층(M04)의 VDD 라인(PL1)과 일체화될 수 있다.
제5 금속층(M05)은 도 25f와 같은 형태로 패터닝될 수 있다. 제5 금속층(M02)은 VDD 라인(P1), RX 라인(RXL), 점퍼 패턴들(M05a, MO5b)이 등을 포함할 수 있다. 픽셀 회로(CPIX)와 포토센서 구동회로(COPD)의 애노드 전극들(AND)은 도 25g와 같은 형태로 패터닝될 수 있다. 픽셀 회로(CPIX)의 애노드 전극(AND)과 포토센서 구동회로(COPD)에서 애노드 전극(AND)은 동일 평면 상에 형성된다.
도 23 내지 도 25g에 도시된 바와 같이 픽셀 회로(CPIX)와 포토센서 구동회로(COPD)는 게이트 라인들과 전원 라인들을 공유한다.
도 26은 본 발명의 일 실시예에 따른 감마기준 전압 발생부(305)를 보여 주는 회로도이다.
도 26을 참조하면, 감마 보상 전압 발생부(305)는 전원부(304)로부터의 고전위 입력 기준전압(VRH)과 저전위 입력 기준전압(VRL)을 입력 받아 디스플레이 구동을 위한 계조별 감마 보상전압(또는 디스플레이 구동 전압)과, 광원 구동전압을 출력한다. 픽셀 회로의 구동 소자(DT)가 p 채널 TFT로 구동될 때 게이트 전압이 낮을수록 전류량이 증가하므로 감마 보상 전압 발생부(305)로부터 출력되는 감마 보상전압이 낮을수록 픽셀과 센싱용 광원의 발광소자(OLED)가 높은 휘도로 발광될 수 있다.
감마 보상 전압 발생부(305)는 입력 전압 선택부, 디스플레이 구동을 위한 감마 보상 전압을 발생하는 감마 보상 전압 발생부(700), 및 광원 구동전압 발생부(600)를 포함한다.
감마 보상 전압 발생부(305)는 복수의 분압회로들과, 복수의 멀티플렉서들(Multiplexers)을 포함한다. 분압회로는 직렬로 연결된 저항들을 이용하여 고전위 전압과 저전위 전압 사이의 전압을 분압하여 전압 레벨이 다른 전압들을 출력한다. 멀티플렉서들 각각은 분압회로에 의해 분압된 전압들 중에서 레지스터 설정값이 지시하는 전압을 선택한다. 타이밍 콘트롤러(303)는 디스플레이 모드, 지문 인식 모드, 및 촬상 모드 각각에서 설정된 레지스터 설정값을 멀티플렉서들의 제어 단자에 입력하여 감마 보상 전압 발생부(305)의 출력 전압(V0~V256)의 전압 레벨을 각 모드별로 조절할 수 있다. 레지스터 설정값은 메모리(302)에 저장된 레지스터 설정 데이터에 의해 정의되고, 갱신(update)될 수 있다.
입력 전압 선택부는 분압회로(RS01), 제1 레지스터 설정값에 따라 최상위 계조 전압(V255)을 선택하는 멀티플렉서(MUX01), 제2 레지스터 설정값에 따라 하위 감마 보상 전압을 선택하는 멀티플렉서(MUX02), 및 제3 레지스터 설정값에 따라 최하위 감마 보상 전압(V0)을 출력하는 멀티플렉서(MUX03)를 포함한다. 멀티플렉서(MUX01)로부터 출력된 전압(V255)은 감마 보상 전압 발생부(700)와 광원 구동전압 발생부(600)의 분압회로에 공급된다. 멀티플렉서(MUX01)로부터 출력된 전압은 감마 보상 전압 발생부(700)의 분압회로에 공급된다.
광원 구동전압 발생부(600)는 VRL 노드와 V255 노드 사이에 연결된 제10 분압회로(RS10)와 멀티플렉서들(MUX10, MUX20)을 포함한다. 분압회로(RS10)는 저전위 입력 기준전압(VRL)과 최상위 계조 전압(V255) 사이에서 전압을 분압한다. 분압회로(RS10)의 출력 전압들은 최상위 계조 전압(V255) 보다 더 높은 계조의 전압 레벨이다. 멀티플렉서(MUX10)는 제4 레지스터 설정값에 따라 분압회로(RS10)에 의해 분압된 전압들 중 어느 하나를 선택하여 DBV에 따라 가변되는 광원 구동전압(DBV 연동 전압)을 출력한다. DBV(Display Brightness Value)는 호스트 시스템(200)의 조도 센서 출력 신호 또는 사용자의 휘도 입력값에 따라 휘도를 가변하는 휘도 설정 데이터이다. DBV 값에 따라 멀티플렉서들 각각을 개별로 제어하는 래지스터 설정값이 가변될 수 있다. 멀티플렉서(MUX10)의 출력 전압은 최상위 계조 전압(V255) 보다 더 높은 계조 전압 범위에서 선택된다. 따라서, 지문 인식 모드에서 제1 센싱 영역의 센싱용 광원(S)에 인가되는 전압이 디스플레이 모드의 최상위 계조 보다 높은 계조의 전압이기 때문에 센싱용 광원(S)은 디스플레이 모드의 최고 휘도 보다 높은 휘도로 발광될 수 있다.
멀티플렉서(MUX20)는 호스트 시스템(200)의 제어 하에 DBV와는 독립적으로 설정된 별도의 기준 전압(DBV 비연동 전압)과 멀티플렉서(MUX10)로부터 출력된 DBV 연동 전압 중 중 어느 하나를 선택하여 광원 구동전압(V256)을 출력한다. DBV 비연동 전압은 최상위 계조 전압(V255) 보다 높은 계조의 전압이다. 호스트 시스템(200)은 지문 인식 모드와 촬상 모드에서 인에이블 신호(EN)를 이용하여 멀티플렉서(MUX20)의 출력 전압을 제어할 수 있다. 따라서, 멀티플렉서(MUX20)로부터 출력되는 DBF 연동 전압 또는 DBV 비연동 전압은 최상위 계조 전압(V255) 보다 높은 계조의 휘도를 얻을 수 있는 전압(V256)이다.
감마 보상 전압 발생부(700)는 복수의 분압회로들(RS11~RS18)과, 복수의 멀티플렉서들(MUX11~MUX18)을 포함한다.
제1-1 분압회로(R11)는 제01 멀티플렉서(MUX01) 출력 전압과 제02 멀티플렉서(MUX02)의 출력 전압 사이에서 전압을 분압한다. 제1-1 멀티플렉서(MUX11)는 레지스터 설정값에 따라 분압회로(R11)에 의해 분압된 전압들 중에서 어느 하나를 선택한다. 제1-1 멀티플렉서(MUX11)의 출력 전압은 버퍼를 통해 출력되고 계조 191의 전압(V191)일 수 있다. 제1-2 분압회로(R12)는 제1-1 멀티플렉서(MUX11) 출력 전압과 제02 멀티플렉서(MUX02)의 출력 전압 사이에서 전압을 분압한다. 제1-2 멀티플렉서(MUX12)는 레지스터 설정값에 따라 분압회로(R12)에 의해 분압된 전압들 중에서 어느 하나를 선택한다. 제1-2 멀티플렉서(MUX12)의 출력 전압은 버퍼를 통해 출력되고 계조 127의 전압(V127)일 수 있다.
제1-3 분압회로(R13)는 제1-2 멀티플렉서(MUX12) 출력 전압과 제02 멀티플렉서(MUX02)의 출력 전압 사이에서 전압을 분압한다. 제1-3 멀티플렉서(MUX13)는 레지스터 설정값에 따라 분압회로(R12)에 의해 분압된 전압들 중에서 어느 하나를 선택한다. 제1-3 멀티플렉서(MUX13)의 출력 전압은 버퍼를 통해 출력되고 계조 63의 전압(V63)일 수 있다. 제1-4 분압회로(R14)는 제1-3 멀티플렉서(MUX13) 출력 전압과 제02 멀티플렉서(MUX02)의 출력 전압 사이에서 전압을 분압한다. 제1-4 멀티플렉서(MUX14)는 레지스터 설정값에 따라 분압회로(R13)에 의해 분압된 전압들 중에서 어느 하나를 선택한다. 제1-4 멀티플렉서(MUX14)의 출력 전압은 버퍼를 통해 출력되고 계조 31의 전압(V31)일 수 있다.
제1-5 분압회로(R15)는 제1-4 멀티플렉서(MUX14) 출력 전압과 제02 멀티플렉서(MUX02)의 출력 전압 사이에서 전압을 분압한다. 제1-5 멀티플렉서(MUX15)는 레지스터 설정값에 따라 분압회로(R15)에 의해 분압된 전압들 중에서 어느 하나를 선택한다. 제1-5 멀티플렉서(MUX15)의 출력 전압은 버퍼를 통해 출력되고 계조 15의 전압(V15)일 수 있다. 제1-6 분압회로(R16)는 제1-5 멀티플렉서(MUX15) 출력 전압과 제02 멀티플렉서(MUX02)의 출력 전압 사이에서 전압을 분압한다. 제1-6 멀티플렉서(MUX16)는 레지스터 설정값에 따라 분압회로(R16)에 의해 분압된 전압들 중에서 어느 하나를 선택한다. 제1-6 멀티플렉서(MUX16)의 출력 전압은 버퍼를 통해 출력되고 계조 7의 전압(V7)일 수 있다.
제1-7 분압회로(R17)는 제1-6 멀티플렉서(MUX16) 출력 전압과 제02 멀티플렉서(MUX02)의 출력 전압 사이에서 전압을 분압한다. 제1-7 멀티플렉서(MUX17)는 레지스터 설정값에 따라 분압회로(R17)에 의해 분압된 전압들 중에서 어느 하나를 선택한다. 제1-7 멀티플렉서(MUX17)의 출력 전압은 버퍼를 통해 출력되고 계조 4의 전압(V4)일 수 있다. 제1-8 분압회로(R18)는 제1-7 분압회로(R17)에 의해 분압된 전압 중 최고 계조의 전압과 최저 계조 전압 사이에서 전압을 분압한다. 제1-8 멀티플렉서(MUX18)는 레지스터 설정값에 따라 분압회로(R18)에 의해 분압된 전압들 중에서 어느 하나를 선택한다. 제1-8 멀티플렉서(MUX18)의 출력 전압은 버퍼를 통해 출력되고 계조 1의 전압(V1)일 수 있다.
감마 보상 전압 발생부(700)는 복수의 분압회로들(RS21~RS28)을 더 포함한다. 제2-1 분압회로(R21)는 최상위 감마 보상 전압(V255)과 계조 191 전압(V191) 사이의 전압을 분압하여 최상위 계조와 계조 191 사이의 감마 보상 전압을 출력한다. 제2-2 분압회로(R22)는 계조 191 전압(V191)과 계조 127 전압(V127) 사이의 전압을 분압하여 계조 191과 계조 127 사이의 감마 보상 전압을 출력한다. 제2-3 분압회로(R23)는 계조 127 전압(V127)과 계조 63 전압(V63) 사이의 전압을 분압하여 계조 127과 계조 63 사이의 감마 보상 전압을 출력한다. 제2-4 분압회로(R24)는 계조 63 전압(V63)과 계조 31 전압(V31) 사이의 전압을 분압하여 계조 63과 계조 31 사이의 감마 보상 전압을 출력한다. 제2-5 분압회로(R25)는 계조 31 전압(V31)과 계조 15 전압(V15)과 사이의 전압을 분압하여 계조 31과 계조 15 사이의 감마 보상 전압을 출력한다. 제2-6 분압회로(R26)는 계조 15 전압(V15)과 계조 7 전압(V7) 사이의 전압을 분압하여 계조 15와 계조 7 사이의 감마 보상 전압을 출력한다. 제2-7 분압회로(R27)는 계조 7 전압(V7)과 계조 4 전압(V4) 사이의 전압을 분압하여 계조 7과 계조 4 사이의 감마 보상 전압을 출력한다. 제2-8 분압회로(R28)는 계조 4 전압(V4)과 계조 1 전압(V1) 사이의 전압을 분압하여 계조 4와 계조 1 사이의 감마 보상 전압을 출력한다.
감마 보상 전압 발생부(305)는 RGB별로 최적 감마 보상 전압으로 출력될 수 있도록 R 감마 보상 전압 발생부, G 감마 보상 전압 발생부, 및 B 감마 보상 전압 발생부를 포함할 수 있다. 이 경우, 이 경우, 레지스터 설정값은 R 감마 보상 전압 발생부, G 감마 보상 전압 발생부, 및 B 감마 보상 전압 발생부에서 서로 다른 전압으로 설정될 수 있다. R 감마 보상 전압 발생부로부터 출력된 감마 보상 전압은 R 서브 픽셀에 공급될 데이터 전압의 계조별 전압이다. G 감마 보상 전압 발생부로부터 로부터 출력된 감마 보상 전압(V0~V256)은 G 서브 픽셀에 공급될 데이터 전압의 계조별 전압이다. B 감마 보상 전압 발생부로부터 출력된 감마 보상 전압은 B 서브 픽셀에 공급될 데이터 전압의 계조별 전압이다.
계조별 감마 보상 전압(V0~V255)과 광원 구동전압(V256)은 데이터 구동부(306)의 DAC에 입력된다. 데이터 구동부(306)의 DAC는 타이밍 콘트롤러(303)로부터 수신된 픽셀 데이터를 계조별로 전압이 다른 감마 보상 전압으로 변환하여 디스플레이 구동을 위한 데이터 전압(Vdata)을 발생한다. 데이터 구동부(306)는 지문 인식 모드에서 타이밍 콘트롤러(303)로부터 수신된 광원 구동 데이터를 광원 구동전압(V256)으로 변환하여 데이터 라인을 통해 광원으로 이용되는 센싱 영역의 서브 픽셀들에 공급된다.
센싱 영역들(SA, CA)의 PPI는 디스플레이 영역(DA)에 비하여 낮기 때문에 동일한 같은 계조에서 디스플레이 영역(DA)의 픽셀들과 센싱 영역들(SA, CA)의 픽셀들을 동일한 데이터 전압으로 구동하면 센싱 영역들(SA, CA)의 휘도가 낮아질 수 있다. 본 발명은 감마 보상 전압 발생부(256)의 레지스터 설정값을 지문 센싱 모드 또는 촬상 모드에서 변경함으로써 지문 센싱 모드 또는 촬상 모드에서 센싱 영역들의 픽셀들에 인가되는 데이터 전압의 레인지(range)를 확장하여 센싱 영역들(SA, CA)에서 픽셀들의 휘도를 높일 수 있다.
도 27은 디스플레이 영역의 픽셀들에 인가되는 데이터 전압과 센싱 영역의 픽셀들에 인가되는 데이터 전압을 보여 주는 도면이다. 도 27에서 "PGMA Range"는 감마 보상 전압 발생부(305)의 출력 전압 레인지를 나타낸다.
도 27을 참조하면, 데이터 구동부(306)는 센싱 영역들(SA, CA)의 PPI 가 낮기 때문에 디스플레이 영역(DC)의 픽셀들에 인가될 데이터 전압(Vdata)의 레인지 보다 센싱 영역들(SA, CA)의 픽셀들에 인가되는 데이터 전압(Vdata)의 레인지를 확대한다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DA: 디스플레이 영역 SA: 제1 센싱 영역
CA: 제2 센싱 영역 S: 포토센서
SL: 센싱용 광원 SLG1~SLG6: 광원 그룹
R, G, B: 서브픽셀

Claims (17)

  1. 복수의 픽셀들이 배치된 디스플레이 영역(DA)과, 복수의 포토 센서들과 복수의 픽셀들이 배치된 센싱 영역(SA)을 포함한 표시패널(100);
    상기 디스플레이 영역(DA)의 픽셀들과 상기 제1 센싱 영역의 픽셀들은 디스플레이 모드에서 입력 영상의 데이터 전압을 공급 받아 발광하고,
    상기 센싱 영역(DA)의 픽셀들 중 적어도 일부는 지문 인식 모드에서 발광되는 표시장치.
  2. 제 1 항에 있어서,
    상기 센싱 영역의 픽셀들은,
    하나 또는 두 개의 픽셀들을 포함한 복수의 픽셀 그룹들을 포함하고,
    이웃한 상기 픽셀 그룹들 사이에 하나 이상의 센싱용 광원과, 하나 이상의 포토 센서가 배치되고,
    상기 픽셀 그룹의 픽셀은 두 개 내지 네 개의 서브 픽셀들을 포함하고,
    상기 센싱용 광원은 상기 지문 인식 모드에서 발광되어 점등되고, 상기 디스플레이 모드에서 소등되는 서브 픽셀을 포함하는 표시장치.
  3. 제 1 항에 있어서,
    상기 센싱 영역 내에서 이웃한 상기 포토 센서들 간의 거리(D1)가 동일하고,
    상기 센싱 영역 내에서 이웃한 상기 센싱용 광원들 간의 거리(D2)가 동일하고,
    상기 센싱 영역 내에서 상기 이웃한 포토 센서들 간의 거리(D1)와, 상기 이웃한 상기 센싱용 광원들 간의 거리(D2)가 동일하며,
    상기 센싱 영역 내에서 이웃한 상기 픽셀 그룹들 간의 거리가 동일한 표시장치.
  4. 제 2 항에 있어서,
    상기 센싱용 광원들 각각은 녹색 서브 픽셀을 포함하고,
    상기 지문 인식 모드에서 상기 센싱용 광원의 녹색 서브 픽셀과 상기 픽셀 그룹들의 모든 서브 픽셀들이 점등되는 표시장치.
  5. 제 2 항에 있어서,
    상기 센싱용 광원들 각각은 녹색 서브 픽셀을 포함하고,
    상기 지문 인식 모드에서 상기 센싱용 광원의 녹색 서브 픽셀과 상기 픽셀 그룹들의 서브 픽셀들 중에서 청색 서브 픽셀이 점등되는 표시장치.
  6. 제 2 항에 있어서,
    상기 센싱용 광원들 각각은 녹색 서브 픽셀을 포함하고,
    상기 지문 인식 모드에서 상기 센싱 영역의 서브 픽셀들 중에서 센싱용 광원의 녹색 서브 픽셀만 점등되는 표시장치.
  7. 제 3 항에 있어서,
    상기 센싱 영역의 PPI(Pixels Per Inch)가 낮을수록 상기 센싱용 광원들의 개수가 많아지는 표시장치.
  8. 제 1 항에 있어서,
    상기 픽셀의 발광 소자는 유기 발광 다이오드를 포함하고,
    상기 포토센서는 유기 포토 다이오드를 포함하고,
    상기 유기 발광 다이오드의 애노드 전극과 상기 유기 포토 다이오드의 애노드 전극이 동일 평면 상에 배치되고,
    상기 유기 발광 다이오드의 캐소드 전극과 상기 유기 포토 다이오드의 캐소드드 전극이 동일 평면 상에 배치되고,
    상기 유기 발광 다이오드를 구동하는 픽셀 구동회로와, 상기 유기 포토 다이오드를 구동하는 포토센서 구동회로에서 적어도 하나 이상의 배선을 공유하는 표시장치.
  9. 제 1 항에 있어서,
    상기 픽셀의 발광 소자는 유기 발광 다이오드를 포함하고,
    상기 포토센서는 무기 포토 다이오드를 포함하고,
    상기 유기 발광 다이오드의 캐소드 전극과 상기 무기 포토 다이오드의 애노드 전극 사이에 절연층이 배치되고,
    상기 유기 발광 다이오드와 상기 무기 포토 다이오드는 서로 전기적으로 분리되는 표시장치.
  10. 제 9 항에 있어서,
    상기 유기 발광 다이오드의 애노드 전극과 상기 무기 포토 다이오드의 캐소드 전극이 동일 평면 상에 배치되는 표시장치.
  11. 제 2 항에 있어서,
    상기 포토 센서에 의해 광전 변환된 신호를 수신 받아 지문 패턴 이미지 데이터를 발생하는 지문 인식 프로세서를 더 포함하고,
    상기 지문 인식 프로세서는,
    상기 지문 인식 모드에서 점등되는 상기 센싱용 광원의 개수를 가변하면서 복수의 지문 패턴 이미지들을 저장하고,
    상기 지문 패턴 이미지들 중에서 선명도가 가장 높은 이미지를 지문 인증에 이용될 이미지로 선택하는 표시장치.
  12. 제 2 항에 있어서,
    디지털-아날로그 변환기(DAC)를 이용하여 수신된 디지털 데이터를 감마 보상 전압으로 변환하여 상기 픽셀들에 인가될 데이터 전압을 출력하는 데이터 구동부;
    상기 디지털-아날로그 변환기에 상기 감마보상전압을 공급하는 감마 보상전압 발생부를 더 포함하는 표시장치.
  13. 제 12 항에 있어서,
    상기 감마 보상전압 발생부는,
    상기 픽셀 데이터의 계조별 감마 보상 전압을 출력하고,
    상기 계조별 감마 보상 전압 보다 높은 계조의 전압을 상기 센싱용 광원 구동전압으로 출력하고,
    상기 데이터 구동부는 상기 지문 인식 모드에서 수신된 광원 구동 데이터를 상기 광원 구동 전압으로 변환하고,
    상기 광원 구동 전압은 상기 지문 센싱 모드에서 점등되는 상기 픽셀 그룹의 서브 픽셀에 공급되는 표시장치.
  14. 복수의 픽셀들이 배치된 디스플레이 영역(DA)과, 복수의 포토 센서들과 복수의 픽셀들이 배치된 센싱 영역(SA)을 포함한 표시패널(100); 및
    상기 센싱 영역(SA)의 포토 다이오드에 의해 광전 변환된 신호로부터 지문 패턴 이미지 데이터를 발생하는 지문 인식 프로세서를 포함하고,
    상기 디스플레이 영역(DA)의 픽셀들과 상기 제1 센싱 영역의 픽셀들은 디스플레이 모드에서 입력 영상의 데이터 전압을 공급 받아 발광하고,
    상기 센싱 영역(DA)의 픽셀들 중 적어도 일부는 지문 인식 모드에서 발광되는 모바일 단말기.
  15. 제 14 항에 있어서,
    상기 센싱 영역의 픽셀들은,
    하나 또는 두 개의 픽셀들을 포함한 복수의 픽셀 그룹들을 포함하고,
    이웃한 상기 픽셀 그룹들 사이에 하나 이상의 센싱용 광원과, 하나 이상의 포토 센서가 배치되고,
    상기 센싱용 광원은 상기 지문 인식 모드에서 발광되어 점등되고, 상기 디스플레이 모드에서 소등되는 서브 픽셀을 포함하는 모바일 단말기.
  16. 제 15 항에 있어서,
    상기 센싱 영역 내에서 이웃한 상기 포토 센서들 간의 거리가 동일하고,
    상기 센싱 영역 내에서 이웃한 상기 센싱용 광원들 간의 거리가 동일하고,
    상기 센싱 영역 내에서 이웃한 상기 픽셀 그룹들 간의 거리가 동일한 모바일 단말기.
  17. 제 15 항에 있어서,
    상기 지문 인식 프로세서는,
    상기 지문 인식 모드에서 점등되는 상기 센싱용 광원의 개수를 가변하면서 복수의 지문 패턴 이미지들을 저장하고,
    상기 지문 패턴 이미지들 중에서 선명도가 가장 높은 이미지를 지문 인증에 이용될 이미지로 선택하는 모바일 단말기.
KR1020200077108A 2020-06-24 2020-06-24 표시장치와 이를 포함한 모바일 단말기 KR20210158592A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200077108A KR20210158592A (ko) 2020-06-24 2020-06-24 표시장치와 이를 포함한 모바일 단말기
US17/353,412 US11594582B2 (en) 2020-06-24 2021-06-21 Display device and mobile terminal device including the same
TW110122831A TWI783543B (zh) 2020-06-24 2021-06-22 顯示裝置及包含該顯示裝置的行動終端裝置
EP21181604.6A EP3930001B1 (en) 2020-06-24 2021-06-24 Display device and mobile terminal device including the same
CN202110715866.0A CN113838897A (zh) 2020-06-24 2021-06-24 显示装置及包括显示装置的移动终端装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200077108A KR20210158592A (ko) 2020-06-24 2020-06-24 표시장치와 이를 포함한 모바일 단말기

Publications (1)

Publication Number Publication Date
KR20210158592A true KR20210158592A (ko) 2021-12-31

Family

ID=76601178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200077108A KR20210158592A (ko) 2020-06-24 2020-06-24 표시장치와 이를 포함한 모바일 단말기

Country Status (5)

Country Link
US (1) US11594582B2 (ko)
EP (1) EP3930001B1 (ko)
KR (1) KR20210158592A (ko)
CN (1) CN113838897A (ko)
TW (1) TWI783543B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023234517A1 (ko) * 2022-05-31 2023-12-07 삼성전자 주식회사 디스플레이와 광 센서를 이용하여 지문을 획득하는 방법 및 그 전자 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021118556A1 (en) 2019-12-11 2021-06-17 Google Llc Color calibration of display modules using a reduced number of display characteristic measurements
KR20220015112A (ko) * 2020-07-30 2022-02-08 엘지디스플레이 주식회사 표시장치와 이를 포함한 모바일 단말기
US11412120B2 (en) 2020-12-31 2022-08-09 Google Llc Reducing a hole-in-active-area size for flexible displays
KR20220146212A (ko) * 2021-04-23 2022-11-01 삼성전자주식회사 이미징 센서 및 이를 포함하는 표시 장치
KR20240021969A (ko) * 2021-06-17 2024-02-19 이매진 코퍼레이션 픽셀 보상을 가지는 oled 기반 디스플레이 및 방법
US11488533B2 (en) 2021-08-03 2022-11-01 Google Llc Delaying anode voltage reset for quicker response times in OLED displays
US11842678B2 (en) 2021-10-12 2023-12-12 Google Llc High-brightness mode on an OLED display
KR20230111707A (ko) * 2022-01-18 2023-07-26 삼성디스플레이 주식회사 표시 장치
CN114446217B (zh) * 2022-03-09 2023-12-22 京东方科技集团股份有限公司 显示补偿方法、补偿装置、显示装置及存储介质
TWI837863B (zh) * 2022-10-05 2024-04-01 宏碁股份有限公司 可摺式顯示設備與其可摺式顯示面板
US12008836B2 (en) 2023-05-04 2024-06-11 Google Llc Spatially and temporally dynamic illumination for fingerprint authentication

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161185B2 (en) * 2003-06-27 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2015143011A1 (en) 2014-03-19 2015-09-24 Bidirectional Display Inc. Image sensor panel and method for capturing graphical information using same
KR102295068B1 (ko) * 2017-03-31 2021-08-31 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN107045628B (zh) 2017-04-17 2019-06-04 京东方科技集团股份有限公司 一种触控面板、显示面板、显示装置及指纹识别方法
CN109411506B (zh) 2017-08-18 2021-04-02 京东方科技集团股份有限公司 Oled背板及制备方法、oled显示装置及驱动方法
CN108538206B (zh) 2018-05-25 2021-02-09 武汉天马微电子有限公司 显示面板和显示装置
CN108987455B (zh) * 2018-09-14 2021-01-22 京东方科技集团股份有限公司 用于显示面板的阵列基板、显示面板
CN110970466B (zh) 2018-09-28 2023-12-26 乐金显示有限公司 包括光接收装置的显示设备
KR102604434B1 (ko) * 2018-10-11 2023-11-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200142641A (ko) * 2019-06-12 2020-12-23 삼성디스플레이 주식회사 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023234517A1 (ko) * 2022-05-31 2023-12-07 삼성전자 주식회사 디스플레이와 광 센서를 이용하여 지문을 획득하는 방법 및 그 전자 장치

Also Published As

Publication number Publication date
TWI783543B (zh) 2022-11-11
US11594582B2 (en) 2023-02-28
EP3930001B1 (en) 2024-07-31
CN113838897A (zh) 2021-12-24
EP3930001A1 (en) 2021-12-29
TW202201376A (zh) 2022-01-01
US20210408140A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
EP3930001B1 (en) Display device and mobile terminal device including the same
KR20220030004A (ko) 표시패널과 이를 이용한 표시장치
CN114023265B (zh) 显示装置以及包括该显示装置的移动终端
US11574602B2 (en) Display device and electronic device including the same
KR20220007009A (ko) 표시장치
US11818934B2 (en) Display panel and display device including the same
KR20220032283A (ko) 표시패널과 이를 이용한 표시장치
US11551615B2 (en) Display panel and display device including the same
KR20220048220A (ko) 표시패널과 이를 이용한 표시장치
CN114067753B (zh) 显示装置和包括其的移动终端装置
EP3958322A1 (en) Display device and mobile terminal device including the same
CN114388595A (zh) 显示面板以及包括显示面板的显示装置
CN114446228A (zh) 显示面板和使用该显示面板的显示装置
US12039942B2 (en) Display device and driving method thereof
US20240221645A1 (en) Pixel circuit and display device including the same
KR20220056343A (ko) 표시장치