KR20210153337A - Heterojunction diode using 2D thin film insertion layer and manufacturing method thereof - Google Patents

Heterojunction diode using 2D thin film insertion layer and manufacturing method thereof Download PDF

Info

Publication number
KR20210153337A
KR20210153337A KR1020200070243A KR20200070243A KR20210153337A KR 20210153337 A KR20210153337 A KR 20210153337A KR 1020200070243 A KR1020200070243 A KR 1020200070243A KR 20200070243 A KR20200070243 A KR 20200070243A KR 20210153337 A KR20210153337 A KR 20210153337A
Authority
KR
South Korea
Prior art keywords
thin film
layer
film insertion
semiconductor layer
insertion layer
Prior art date
Application number
KR1020200070243A
Other languages
Korean (ko)
Other versions
KR102342876B1 (en
Inventor
배시영
정성민
이명현
신윤지
서동현
김용현
Original Assignee
한국세라믹기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국세라믹기술원 filed Critical 한국세라믹기술원
Priority to KR1020200070243A priority Critical patent/KR102342876B1/en
Publication of KR20210153337A publication Critical patent/KR20210153337A/en
Application granted granted Critical
Publication of KR102342876B1 publication Critical patent/KR102342876B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

The present invention relates to a heterojunction diode using a 2D thin film insertion layer. According to an embodiment of the present invention, the heterojunction diode using a 2D thin film insertion layer comprises: a first semiconductor layer that is a semiconductor; a 2D thin film insertion layer in which a 2D thin film material is formed in a layer on a first semiconductor layer; and a second semiconductor layer that is a semiconductor stacked on the 2D thin film insertion layer. The heterojunction diode using this 2D thin film insertion layer has an effect of improving reaction performance.

Description

2D박막 삽입층을 이용한 이종접합 다이오드 및 이의 제조방법{Heterojunction diode using 2D thin film insertion layer and manufacturing method thereof}Heterojunction diode using 2D thin film insertion layer and manufacturing method thereof

본 발명은 2D박막 삽입층을 이용한 이종접합 다이오드 및 이의 제조방법에 관한 것이다. 보다 상세하게는 동작성능이 향상된 2D박막 삽입층을 이용한 이종접합 다이오드 및 이의 제조방법에 관한 것이다.The present invention relates to a heterojunction diode using a 2D thin film insertion layer and a method for manufacturing the same. More particularly, it relates to a heterojunction diode using a 2D thin film insertion layer with improved operating performance and a method for manufacturing the same.

다이오드는 서로 다른 타입의 두 반도체를 접합하여 만든 소자이다. 이 중 이종소재 다이오드는 상이한 물질들을 순차적으로 등축성장시키는 방법으로 제작한다.A diode is a device made by bonding two semiconductors of different types. Among them, heterogeneous material diodes are manufactured by sequentially equiaxing different materials.

이종소재를 사용하여 접합 구조를 만드는 경우 등축성장시킨다 하더라도 격자상수의 차이로 말미암아 접합면에 다수의 결함이 발생하게 되기 때문에 소자의 특성이 저하한다. 따라서, 이종소재의 접합면에 버퍼층 등 결함완화층을 삽입한 구조가 다수 제안되었다. (대한민국 공개특허 제2013-0083198호)In the case of making a junction structure using heterogeneous materials, even if equiaxial growth is performed, a number of defects occur on the junction surface due to a difference in lattice constant, and thus the device characteristics deteriorate. Therefore, a number of structures have been proposed in which a defect mitigating layer such as a buffer layer is inserted into the bonding surface of different materials. (Korea Patent Publication No. 2013-0083198)

그러나 별개의 소재를 결함완화층으로 증착시킨 경우 증착공정이 하나 더 추가되므로 생산단가에 상당한 부담이 되는 문제가 있다.However, when a separate material is deposited as a defect mitigating layer, one more deposition process is added, so there is a problem in that the production cost is considerably burdened.

또한, 일반적인 소재로 결함완화층을 추가한 경우 결함완화층 자체의 탄력이 없기는 마찬가지여서 하부층과의 응력이 흡수될 수 있을 만큼 두껍게 구성하거나 결함완화층을 다층으로 구성해야 한다. 이 경우 접합면에 이물질층이 두껍게 형성되어 소자의 성능저하가 초래된다.In addition, when a defect mitigating layer is added as a general material, the defect mitigating layer itself does not have elasticity, so the defect mitigating layer must be thick enough to absorb the stress with the lower layer or the defect mitigating layer must be composed of multiple layers. In this case, the foreign material layer is formed thickly on the bonding surface, resulting in deterioration of device performance.

따라서, 접합면에 소자의 성능 저하를 최소화하기 위한 삽입층을 구비한 다이오드를 개발할 필요가 있다.Therefore, there is a need to develop a diode having an insertion layer on the junction surface to minimize degradation of device performance.

한편, 전술한 배경기술은 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.On the other hand, the above-mentioned background art cannot necessarily be said to be a known technology disclosed to the general public prior to the filing of the present invention.

대한민국 공개특허 제2013-0083198호 (2013.07.22)Republic of Korea Patent Publication No. 2013-0083198 (2013.07.22)

본 발명은 원자 격자 간격의 차이 등으로 접합부의 저항 및 물성저하가 커서 고품질 다이오드를 제조할 수 없는 이종접합 다이오드 및 이의 제조방법 분야에 있어서, 이종접합 부분에 2D박막 삽입층을 사용하여 이종접합 다이오드의 I-V 성능을 향상시킨 2D박막 삽입층을 이용한 이종접합 다이오드를 제공한다.The present invention relates to a heterojunction diode in which a high-quality diode cannot be manufactured due to a difference in atomic lattice spacing, etc., so that a high-quality diode cannot be manufactured due to a difference in atomic lattice spacing, etc. We provide a heterojunction diode using a 2D thin film insertion layer with improved IV performance.

본 발명은 2D박막 삽입층을 두 층사이에 형성할 때, 증착이 아닌 열처리 공정을 통해 형성하는 이종접합 다이오드의 제조방법을 제공한다.The present invention provides a method for manufacturing a heterojunction diode in which a 2D thin film insertion layer is formed through a heat treatment process rather than deposition when the 2D thin film insertion layer is formed between two layers.

상술한 기술적 과제를 달성하기 위한 기술적 수단으로써, 본 발명의 일 실시예에 따른 2D박막 삽입층을 이용한 이종접합 다이오드는 반도체인 제1 반도체층, 상기 제1 반도체층 상부에 2D박막 물질이 층상으로 형성된 2D박막 삽입층 및 상기 2D박막 삽입층 상부에 적층된 반도체인 제2 반도체층을 포함한다.As a technical means for achieving the above-mentioned technical problem, the heterojunction diode using a 2D thin film insertion layer according to an embodiment of the present invention is a first semiconductor layer that is a semiconductor, and a 2D thin film material is layered on the first semiconductor layer. and a second semiconductor layer which is a semiconductor laminated on the formed 2D thin film insertion layer and the 2D thin film insertion layer.

상기 제1 반도체층은 2D박막 물질의 원소 중 일부를 포함할 수 있다.The first semiconductor layer may include some of the elements of the 2D thin film material.

상기 제1 반도체층은 열처리시 상기 2D박막 물질의 원소 중 일부가 표면에 석출될 수 있다.In the first semiconductor layer, some of the elements of the 2D thin film material may be deposited on the surface during heat treatment.

상기 2D박막 삽입층은 표면에 석출된 상기 2D박막 물질의 화학결합으로 형성될 수 있다.The 2D thin film insertion layer may be formed by chemical bonding of the 2D thin film material deposited on the surface.

상기 2D박막 삽입층은 전도체일 수 있다.The 2D thin film insertion layer may be a conductor.

상기 2D박막 삽입층은 2층 이상 30층이하일 수 있다.The 2D thin film insertion layer may have two or more layers and 30 layers or less.

상기 제1 반도체층은 SiC로 구성되며, 상기 2D박막 삽입층은 그래핀으로 구성될 수 있다.The first semiconductor layer may be made of SiC, and the 2D thin film insertion layer may be made of graphene.

상기 제1 반도체층은 표면에 Si이 드러나는 방향인 [0001]결정 방향을 상면으로 갖을 수 있다.The first semiconductor layer may have a [0001] crystal direction, which is a direction in which Si is exposed on the surface, as an upper surface.

상기 제1 반도체층의 하부에 알루미늄을 포함하는 하부전극이 더 포함될 수 있다.A lower electrode including aluminum may be further included under the first semiconductor layer.

상기 하부전극은 20nm이상 30nm이하의 두께를 갖을 수 있다.The lower electrode may have a thickness of 20 nm or more and 30 nm or less.

상기 제2 반도체층은 산화물 반도체일 수 있다.The second semiconductor layer may be an oxide semiconductor.

상기 제2 반도체층은 Ga2O3일 수 있다.The second semiconductor layer may be Ga 2 O 3 .

상기 제2 반도체층의 상부에 Ti층과 Al층이 순서대로 구비된 상부전극이 더 포함할 수 있다.An upper electrode in which a Ti layer and an Al layer are sequentially disposed on the second semiconductor layer may be further included.

상기 제1 반도체층은 SiC이고, 상기 2D박막 삽입층은 그래핀이고, 상기 제2 반도체층은 Ga2O3일 수 있다.The first semiconductor layer may be SiC, the 2D thin film insertion layer may be graphene, and the second semiconductor layer may be Ga 2 O 3 .

상술한 기술적 과제를 달성하기 위한 기술적 수단으로써, 본 발명의 다른 실시예에 따른 2D박막 삽입층을 이용한 이종접합 다이오드 제조방법은 2D박막 물질의 원소 중 일부를 포함한 제1 반도체층을 준비하는 제1 반도체층 준비단계, 상기 제1 반도체층에 열처리하여 상기 2D박막 물질의 원소 중 일부를 상기 제1 반도체층의 표면에 석출시킴으로써, 상기 제1 반도체층의 표면에 2D박막 삽입층을 형성하는 2D박막 삽입층 형성단계, 상기 2D박막 삽입층 위에 제2 반도체층을 증착하는 제2 반도체층 증착 단계 및 상기 제2 반도체층의 상부에 상부전극을 형성하고, 상기 제1 반도체층의 하부에 전극을 각각 형성하는 전극 형성 단계를 포함한다.As a technical means for achieving the above-described technical problem, the method for manufacturing a heterojunction diode using a 2D thin film insertion layer according to another embodiment of the present invention is a first method for preparing a first semiconductor layer including some of the elements of a 2D thin film material. A semiconductor layer preparation step, a 2D thin film for forming a 2D thin film insertion layer on the surface of the first semiconductor layer by precipitating some of the elements of the 2D thin film material on the surface of the first semiconductor layer by heat-treating the first semiconductor layer An insertion layer forming step, a second semiconductor layer deposition step of depositing a second semiconductor layer on the 2D thin film insertion layer, and an upper electrode formed on the second semiconductor layer, and an electrode under the first semiconductor layer, respectively and forming an electrode.

상기 제1 반도체층 준비단계는, 상기 제1 반도체층의 표면에 상기 2D박막 물질의 원소 중 일부와 상이한 물질이 드러나도록 상기 반도체 결정을 정렬하는 단계를 포함할 수 있다.The first semiconductor layer preparation step may include aligning the semiconductor crystals so that a material different from some of the elements of the 2D thin film material is exposed on the surface of the first semiconductor layer.

상기 2D박막 삽입층 형성단계는, 상기 제1 반도체층을 수소 분위기에서 10분이상 가열하는 제1가열 단계를 포함할 수 있다.The step of forming the 2D thin film insertion layer may include a first heating step of heating the first semiconductor layer in a hydrogen atmosphere for 10 minutes or more.

상기 2D박막 삽입층 형성단계는, 상기 제1가열 단계 이후에 아르곤 분위기에서 10분 이상 가열하는 제2가열 단계를 포함할 수 있다.The step of forming the 2D thin film insertion layer may include a second heating step of heating in an argon atmosphere for at least 10 minutes after the first heating step.

상기 2D박막 삽입층 형성단계는, 1500℃이상 1650℃이하로 열처리하는 단계를 포함할 수 있다.The step of forming the 2D thin film insertion layer may include heat treatment at 1500°C or higher and 1650°C or lower.

상기 제2 반도체층 증착 단계는, 초음파분무화학기상증착장치에 의해 수행될 수 있다.The second semiconductor layer deposition step may be performed by an ultrasonic spray chemical vapor deposition apparatus.

본 발명의 일 실시예에 따르면, 다이오드의 이종접합면에 형성되는 결함이 2D박막 삽입층에 흡수되어 결함에 따른 물성저하가 최소화될 수 있다.According to an embodiment of the present invention, defects formed on the heterojunction surface of the diode are absorbed by the 2D thin film insertion layer, so that deterioration of physical properties due to the defects can be minimized.

본 발명의 일 실시예에 따르면, 도체인 2D박막 삽입층을 다이오드의 이종접합면에 형성하여, 삽입층으로 인한 다이오드의 물성 변화를 최소화할 수 있다.According to an embodiment of the present invention, by forming the 2D thin film insertion layer, which is a conductor, on the heterojunction surface of the diode, it is possible to minimize the change in the physical properties of the diode due to the insertion layer.

본 발명의 다른 실시예에 따르면, 제1 반도체층이 열처리됨으로써, 증착공정없이 2D박막 삽입층이 형성될 수 있다.According to another embodiment of the present invention, the first semiconductor layer is heat-treated, so that the 2D thin film insertion layer can be formed without a deposition process.

도 1a 및 도1b는 본 발명의 일 실시예에 따른 2D박막 삽입층을 이용한 이종접합 다이오드의 사시도 및 단면도이다.
도 2는 본 발명의 일 실시예에 따른 2D박막 삽입층을 이용한 이종접합 다이오드의 제조방법을 나타낸 순서도이다.
도 3a 내지 도 3c는 도 2의 2D박막 삽입층을 이용한 이종접합 다이오드 제조방법에서 제1 반도체층을 준비하는 단계를 설명하기 위한 제1 반도체층에 대한 사시도, 단면도 및 제1 반도체층의 결정 방향을 나타낸 분자모형도이다.
도 4는 도 2의 2D박막 삽입층을 이용한 이종접합 다이오드 제조방법에서 2D박막 삽입층을 형성하는 단계의 세부 단계를 나타낸 순서도이다.
도 5a 및 도 5b는 도 4의 2D박막 삽입층을 형성하는 단계의 세부 단계들을 설명하기 위한 제1 반도체층 및 2D박막 삽입층을 나타낸 사시도 및 단면도이다.
도 6a 및 도 6b는 도 2의 2D박막 삽입층을 이용한 이종접합 다이오드 제조방법에서 제2 반도체층을 형성하는 단계를 설명하기 위한 사시도 및 단면도이다.
도 7a 및 도 7b는 도 2의 2D박막 삽입층을 이용한 이종접합 다이오드 제조방법에서 전극 형성 단계 중 상부 전극이 형성되는 단계를 설명하기 위한 사시도 및 단면도이고, 도 8a 및 도8b는 하부 전극이 형성되는 단계를 설명하기 위한 사시도 및 단면도이다.
도 9a 및 도 9b는 열처리 전후의 SiC기판의 표면 사진이고, 도 9c는 열처리 후 SiC기판 표면의 라만 스펙트럼 사진이다.
도 10a 및 도 10b는 열처리를 하지 않은 SiC기판과 열처리된 SiC기판에 제2 반도체층으로서 Ga2O3가 증착되었을 때의 적층 단면의 SEM사진이다.
도 11은 SiC위에 Ga2O3를 직접 증착한 이종접합 다이오드와 SiC위에 그래핀을 형성하고 Ga2O3를 증착한 2D박막 삽입층을 이용한 이종접합 다이오드의 I-V커브이다.1A and 1B are perspective and cross-sectional views of a heterojunction diode using a 2D thin film insertion layer according to an embodiment of the present invention.
2 is a flowchart illustrating a method of manufacturing a heterojunction diode using a 2D thin film insertion layer according to an embodiment of the present invention.
3A to 3C are a perspective view, a cross-sectional view, and a crystal direction of the first semiconductor layer for explaining the step of preparing the first semiconductor layer in the method of manufacturing a heterojunction diode using the 2D thin film insertion layer of FIG. is a molecular model diagram showing
4 is a flowchart illustrating detailed steps of forming a 2D thin film insertion layer in the method of manufacturing a heterojunction diode using the 2D thin film insertion layer of FIG. 2 .
5A and 5B are perspective and cross-sectional views illustrating the first semiconductor layer and the 2D thin film insertion layer for explaining detailed steps of the step of forming the 2D thin film insertion layer of FIG. 4 .
6A and 6B are perspective and cross-sectional views for explaining the step of forming a second semiconductor layer in the method of manufacturing a heterojunction diode using the 2D thin film insertion layer of FIG. 2 .
7A and 7B are perspective and cross-sectional views for explaining the step of forming an upper electrode during the electrode forming step in the method of manufacturing a heterojunction diode using the 2D thin film insertion layer of FIG. 2, and FIGS. 8A and 8B are the lower electrode forming It is a perspective view and a cross-sectional view for explaining the step.
9A and 9B are photographs of the surface of the SiC substrate before and after heat treatment, and FIG. 9C is a Raman spectrum photograph of the surface of the SiC substrate after heat treatment.
10A and 10B are SEM photographs of stacked cross-sections when Ga 2 O 3 is deposited as a second semiconductor layer on an untreated SiC substrate and a heat-treated SiC substrate.
11 is an IV curve of a heterojunction diode in which Ga 2 O 3 is directly deposited on SiC and a 2D thin film insertion layer in which graphene is formed on SiC and Ga 2 O 3 is deposited.

아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art can easily implement them. However, the present invention may be embodied in several different forms and is not limited to the embodiments described herein. And in order to clearly explain the present invention in the drawings, parts irrelevant to the description are omitted, and similar reference numerals are attached to similar parts throughout the specification.

이하 첨부된 도면을 참고하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1a 및 도1b는 본 발명의 일 실시예에 따른 2D박막 삽입층을 이용한 이종접합 다이오드의 사시도 및 단면도이다.1A and 1B are perspective and cross-sectional views of a heterojunction diode using a 2D thin film insertion layer according to an embodiment of the present invention.

도 1a 및 도1b를 참조하면, 본 발명에 따른 2D박막 삽입층(200)을 이용한 이종접합 다이오드는 반도체인 제1 반도체층(100), 제1 반도체층(100) 상부에 상기 2D박막 물질이 층상으로 형성된 2D박막 삽입층(200) 및 2D박막 삽입층(200) 상부에 적층된 반도체인 제2 반도체층(300)을 포함한다.1A and 1B, in the heterojunction diode using the 2D thin film insertion layer 200 according to the present invention, the 2D thin film material is formed on the first semiconductor layer 100, which is a semiconductor, and the first semiconductor layer 100. It includes a 2D thin film insertion layer 200 formed in layers and a second semiconductor layer 300 as a semiconductor stacked on the 2D thin film insertion layer 200 .

제1 반도체층(100)은 2D 박막 삽입층(200)을 구성하는 2D박막 물질(2 dimensional Material)의 원소 중 일부를 포함할 수 있다. 제1 반도체층(100) 중 열처리를 통해 2D박막 물질의 원소를 표면에 석출시키면서, 석출물이 2D박막 삽입층(200)으로서 성장되는 소재가 있다면 별도의 증착공정이 생략될 수 있어 유리할 수 있다. The first semiconductor layer 100 may include some of the elements of a 2D thin film material constituting the 2D thin film insertion layer 200 . If there is a material in which the precipitate is grown as the 2D thin film insertion layer 200 while precipitating the elements of the 2D thin film material on the surface through heat treatment among the first semiconductor layer 100, a separate deposition process can be omitted, which can be advantageous.

제1 반도체층(100)의 표면에서의 2D 박막 물질 원소의 농도는 제1 반도체층(100)의 내부를 구성하는 물질 원소의 농도보다 높을 수 있다. 즉, 제1 반도체층(100)의 표면에 2D박막 물질의 원소가 석출되므로, 제1 반도체층(100)의 상부에 2D박막 삽입층(200) 물질로만 구성된 높은 농도를 갖는 특징이 있다.The concentration of the 2D thin film material element on the surface of the first semiconductor layer 100 may be higher than the concentration of the material element constituting the inside of the first semiconductor layer 100 . That is, since the element of the 2D thin film material is deposited on the surface of the first semiconductor layer 100 , it has a high concentration composed of only the 2D thin film insertion layer 200 material on the first semiconductor layer 100 .

제1 반도체층(100)이 SiC(4H-SiC)로 구성될 수 있다. 이 경우, 제1 반도체층(100)을 열처리함으로써, 표면에 2D박막 삽입층(200)이 용이하게 성장될 수 있다. 제1 반도체층(100)이 SiC로 구성되는 경우, 2D박막 삽입층(200)은 그래핀층(200)으로 구성될 수 있다. SiC는 열처리시 크기가 작은 C가 표면으로 석출되며 석출된 C는 화합결합을 통해 판상 구조의 그래핀층(200)이 용이하게 형성될 수 있다.The first semiconductor layer 100 may be formed of SiC (4H-SiC). In this case, by heat-treating the first semiconductor layer 100 , the 2D thin film insertion layer 200 can be easily grown on the surface. When the first semiconductor layer 100 is composed of SiC, the 2D thin film insertion layer 200 may be composed of the graphene layer 200 . In SiC, small-sized C is precipitated on the surface during heat treatment, and the precipitated C is compounded to form the graphene layer 200 having a plate-like structure.

제1 반도체층(100)은 SiC로서, Si층을 상면으로 드러내는 [0001] 결정방향일 수 있다. SiC는 Si와 C가 서로 번갈아가며 적층되는 결정구조를 갖는다. 따라서 열처리로 그래핀층(200)을 형성할 경우 그래핀층(200)은 Si층 위에 적층되거나 C층 위에 적층될 수 있다.[0001] The first semiconductor layer 100 is SiC, and may have a crystal direction exposing the Si layer to the upper surface. SiC has a crystal structure in which Si and C are alternately stacked with each other. Therefore, when the graphene layer 200 is formed by heat treatment, the graphene layer 200 may be stacked on the Si layer or on the C layer.

C층 위에 적층되는 경우(C face) 그래핀층(200)의 성장이 빠르지만 결정방향이 SiC의 결정구조와 차이가 있고, 성장 속도를 제어하기 어려울 수 있다. 본 발명의 일 실시예로서 2D박막 삽입층(200)은 두께제어가 중요하므로 제1 반도체층(100)은 Si층을 상면으로 드러내는 [0001] 결정방향인 것이 바람직하다.When stacked on the C layer (C face), the growth of the graphene layer 200 is fast, but the crystal direction is different from the crystal structure of SiC, and it may be difficult to control the growth rate. [0001] As an embodiment of the present invention, the thickness control of the 2D thin film insertion layer 200 is important, so that the first semiconductor layer 100 is preferably a crystal direction exposing the Si layer to the upper surface.

2D박막 삽입층(200)은 제1 반도체층(100)에서 석출 가능한 2D박막 물질로 구성될 수 있다. 2D박막 물질은 다양하며, 이들 물질의 대부분은 2 이하의 원소로 형성된다. 이 경우, 하나의 물질은 제1 반도체층(100)에서 석출되고, 다른 한 원소는 공기 중에서 공급받을 수 있다. 예를 들어, 2D박막 삽입층(200)은 그래핀 뿐만 아니라 MoS2, TMDC(transition metal dichalcogenide) 등으로 구성될 수 있다. 그러나 2D박막 삽입층(200)은 다이오드의 접합면에 삽입되는 층으로서, 다이오드의 전기적 특징에 영향을 주지 않기 위하여 전도체가 바람직하기 때문에 그래핀이 특히 적합하다.The 2D thin film insertion layer 200 may be formed of a 2D thin film material capable of being precipitated from the first semiconductor layer 100 . 2D thin film materials are diverse, and most of these materials are formed of two or fewer elements. In this case, one material may be precipitated in the first semiconductor layer 100 , and the other element may be supplied in the air. For example, the 2D thin film insertion layer 200 may be made of graphene as well as MoS 2 , transition metal dichalcogenide (TMDC), or the like. However, the 2D thin film insertion layer 200 is a layer inserted into the junction of the diode, and graphene is particularly suitable because a conductor is preferable in order not to affect the electrical characteristics of the diode.

2D박막 삽입층(200)은 2층 이상으로 구성될 수 있다. 이 경우 2D박막 삽입층(200)은 적어도 하나의 반데르발스 결합을 형성하며, 응력을 흡수하기에 적합할 수 있다.The 2D thin film insertion layer 200 may be composed of two or more layers. In this case, the 2D thin film insertion layer 200 forms at least one van der Waals bond, and may be suitable for absorbing stress.

한편, 2D박막 삽입층(200)의 두께는 30층 이하인 것이 바람직하다. 2D박막 삽입층(200)의 두께가 30층을 초과하는 경우, 제2 반도체층(300)을 성장시키는 과정에서 면의 두께방향으로 떼어지는 현상이 일어날 수 있다. 또한, 석출 방법을 통해 2D박막 삽입층(200)을 제작하는 경우 적층 방법과 달리 전체 면의 균일성이 장기간 유지되기 어려우므로 지나치게 두껍게 성장시키기 어려울 수 있다.On the other hand, the thickness of the 2D thin film insertion layer 200 is preferably 30 layers or less. When the thickness of the 2D thin film insertion layer 200 exceeds 30 layers, a phenomenon of peeling in the thickness direction of the surface may occur in the process of growing the second semiconductor layer 300 . In addition, when the 2D thin film insertion layer 200 is manufactured through the precipitation method, unlike the lamination method, it is difficult to maintain the uniformity of the entire surface for a long time, so it may be difficult to grow excessively thick.

제2 반도체층(300)은 어떠한 반도체도 무방하다. 2차원 물질은 결정구조상 탄력이 크기 때문에 상부에 증착되는 제2 반도체층(300)의 제한이 적기 때문이다. The second semiconductor layer 300 may be any semiconductor. This is because the second semiconductor layer 300 deposited thereon is less limited because the two-dimensional material has great elasticity in its crystal structure.

본 발명의 일 실시예로서 그래핀층(200) 상부에 증착한 제2 반도체층(300)은 산화물 계열 반도체일 수 있으며, 제2 반도체층(300)은 Ga2O3일 수 있다. Ga2O3는 산화물 계열의 넓은 밴드갭 반도체 물질로서, 진성 반도체일 경우에도 성장 중 발생하는 산소 또는 외부 원소의 결함으로 인하여 n-type 특성을 보이는 반도체 물질로 형성될 수 있다.As an embodiment of the present invention, the second semiconductor layer 300 deposited on the graphene layer 200 may be an oxide-based semiconductor, and the second semiconductor layer 300 may be Ga 2 O 3 . Ga 2 O 3 is an oxide-based wide bandgap semiconductor material. Even in the case of an intrinsic semiconductor, Ga 2 O 3 may be formed of a semiconductor material exhibiting n-type characteristics due to defects in oxygen or external elements generated during growth.

2D박막 삽입층(200)이 그래핀층(200)일 경우 그래핀층(200)이 6각형의 2차원 탄소 결합구조를 가지고 있으므로 6각형 구조의 밀집면을 가진 FCC(Face Centered Cubic)나 HCP(Hexagonal Closed Packed) 또는 이와 유사한 결정구조를 갖는 반도체가 제2 반도체층(300)으로서 증착되는 것이 바람직하다.When the 2D thin film insertion layer 200 is the graphene layer 200, since the graphene layer 200 has a hexagonal two-dimensional carbon bonding structure, FCC (Face Centered Cubic) or HCP (Hexagonal) having a dense hexagonal structure Closed Packed) or a semiconductor having a similar crystal structure is preferably deposited as the second semiconductor layer 300 .

제1 반도체층(100)의 하부에 금속으로 형성된 하부전극(500)이 더 포함될 수 있다. 하부전극(500)은 SiC와 오믹 접합을 형성하기 위해 Al로 형성될 수 있다.A lower electrode 500 formed of a metal may be further included under the first semiconductor layer 100 . The lower electrode 500 may be formed of Al to form an ohmic junction with SiC.

하부전극(500)의 두께는 최소 20nm이상 이어야 하며, 30nm이하가 바람직하다. 즉, 하부전극(500)은 소자의 통전을 위한 것이므로 두껍게 형성할 필요는 없다. 특히 증착의 형태로 만드는 경우 하부전극(500)을 두껍게 만드는 경우 비용이 많이 드는 문제가 있다. 그러나 너무 얇은 경우, 오믹 접합을 이루기 위하여 열처리를 할 때, 변성이나 증발이 일어날 수 있다. The thickness of the lower electrode 500 should be at least 20 nm, and preferably 30 nm or less. That is, the lower electrode 500 does not need to be thickly formed because it is for energizing the device. In particular, when the lower electrode 500 is made thick, when it is made in the form of deposition, there is a problem in that the cost is high. However, if it is too thin, deformation or evaporation may occur when heat treatment is performed to achieve an ohmic bond.

제2 반도체층(300)의 상부에 금속으로 형성된 상부전극(400)이 더 포함될 수 있다. 상부전극(400)은 n-type반도체와 오믹 접합을 형성할 수 있는 전극이라면 어떠한 것이라도 무방하다. 상부전극(400)은 n-type 반도체와 오믹 접합을 형성하는 전형적인 금속인 Ti이 제2 반도체층(300) 표면에 구비되고, Al이 그 위에 구비된 구조일 수 있다.An upper electrode 400 formed of a metal may be further included on the second semiconductor layer 300 . The upper electrode 400 may be any electrode capable of forming an ohmic junction with an n-type semiconductor. The upper electrode 400 may have a structure in which Ti, which is a typical metal forming an ohmic junction with an n-type semiconductor, is provided on the surface of the second semiconductor layer 300 and Al is provided thereon.

제1 반도체층(100)은 제2 반도체층(300)과 격자간격이 상이한 이종물질로서, 접합면에 결함(defect)이 발생될 수 있는데, 본 구조에 의하면, 이러한 결함을 줄이기 위해 제1 반도체층(100)과 제2 반도체층(300) 사이에 2D박막 삽입층(200)으로 2D박막 물질을 사용함으로써, 결함을 획기적으로 줄일 수 있다.The first semiconductor layer 100 is a heterogeneous material having a different lattice spacing from the second semiconductor layer 300 , and defects may occur on the junction surface. According to this structure, in order to reduce such defects, the first semiconductor layer 100 is By using a 2D thin film material as the 2D thin film insertion layer 200 between the layer 100 and the second semiconductor layer 300 , defects can be remarkably reduced.

2D박막 물질은 2차원의 면이 반데르발스의 힘에 의해 결합된 적층구조를 갖는 물질이다. 각 면 사이에는 공유결합 등의 엄격한 결합구조가 형성되지 않으므로 쉽게 미끄러지거나 떼어질 수 있는 특징이 있다. 또한, 면의 길이방향으로 탄성이 작용할 수 있다.A 2D thin film material is a material having a layered structure in which two-dimensional surfaces are combined by van der Waals forces. Since a strict bonding structure such as a covalent bond is not formed between each surface, it is characterized in that it can be easily slid or separated. In addition, elasticity may act in the longitudinal direction of the surface.

따라서, 2D박막 물질에서 하나의 면이 하부 구조에 의해 격자간격이 좁아지고, 인접한 다른 면이 상부 구조에 의해 격자간격이 넓어져도 느슨한 결합구조로 인하여 적층 면이 어긋날 수 있다. 이 경우 공유결합을 이루는 수평방향의 2D 면에는 결함이 발생하지 않으며, 반데르발스힘으로 결합된 수직방향의 적층면에만 어긋남이 발생한다. 2D박막 물질의 적층은 엄격한 결정구조를 따르지 않으므로 상/하부의 응력에 따라 일부 어긋나는 면이 발생한다 하여도 결정구조에 발생하는 결함과 다른 성격을 갖는다. 다시 말해서 2D박막 물질은 격자간격의 차이로 인한 응력을 면의 적층구조 내부로 흡수할 수 있다. 이때 2D박막 물질면 적층구조는 처음부터 결정구조의 형태를 갖지 않으므로 일반적인 결함과 달리 2D박막 물질의 적층구조의 어긋남은 전류의 흐름 등에 큰 영향을 미치지 않는다. 따라서, 2D박막 물질이 2D박막 삽입층(200)으로 형성된다면 2D박막 삽입층(200) 내부에 작용하는 응력이 매우 커도 다른 물질에 비해 적은 두께의 층상구조로 결함 발생을 억제할 수 있다.Therefore, in the 2D thin film material, even if the lattice spacing is narrowed by the lower structure on one side of the 2D thin film material and the lattice spacing is widened by the upper structure on the other adjacent surface, the stacked surfaces may be misaligned due to the loose coupling structure. In this case, a defect does not occur in the 2D plane in the horizontal direction forming the covalent bond, and deviation occurs only in the stacked plane in the vertical direction joined by the van der Waals force. The stacking of 2D thin film materials does not follow a strict crystal structure, so even if some misaligned planes occur depending on the upper/lower stress, it has a characteristic different from the defects that occur in the crystal structure. In other words, the 2D thin film material can absorb the stress caused by the difference in lattice spacing into the laminated structure of the plane. At this time, since the layered structure of the 2D thin film material does not have a crystalline structure from the beginning, the deviation of the layered structure of the 2D thin film material does not have a significant effect on the flow of current, unlike general defects. Therefore, if the 2D thin film material is formed of the 2D thin film inserting layer 200, even if the stress acting inside the 2D thin film inserting layer 200 is very large, it is possible to suppress the occurrence of defects with a layered structure having a smaller thickness than other materials.

또한, 제1 반도체층(100)으로 산화가 쉽게 일어나는 물질(Si 등)을 사용할 경우 표면에 산화피막이 발생하게 되므로 제2 반도체층(300)으로 산화물계 반도체를 증착하기 어려운데, 제1 반도체층(100) 위에 2D박막 삽입층(200)을 형성할 경우 제1 반도체층(100)의 상면의 산화를 막는 효과가 있다.In addition, when a material (such as Si) that is easily oxidized is used as the first semiconductor layer 100, an oxide film is formed on the surface, so it is difficult to deposit an oxide-based semiconductor as the second semiconductor layer 300, the first semiconductor layer ( When the 2D thin film insertion layer 200 is formed on 100), oxidation of the upper surface of the first semiconductor layer 100 is prevented.

도 2는 본 발명의 일 실시예에 따른 2D박막 삽입층을 이용한 이종접합 다이오드의 제조방법을 나타낸 순서도이다. 2 is a flowchart illustrating a method of manufacturing a heterojunction diode using a 2D thin film insertion layer according to an embodiment of the present invention.

도 2를 참조하면, 2D박막 삽입층(200)을 이용한 이종접합 다이오드의 제조방법은 2D박막 물질의 원소 중 일부를 포함한 제1 반도체층(100)을 준비하는 제1 반도체층 준비단계, 제1 반도체층(100)에 열처리하여 2D박막 물질의 원소 중 일부를 제1 반도체층(100)의 표면에 석출시킴으로써, 제1 반도체층(100)의 표면에 2D박막 삽입층(200)을 형성하는 2D박막 삽입층 형성단계, 2D박막 삽입층(200) 위에 제2 반도체층(300)을 증착하는 제2 반도체층 증착 단계 및 제2 반도체층(300)의 상부에 상부전극을 형성하고,제1 반도체층(100)의 하부에 하부전극을 각각 형성하는 전극 형성 단계를 포함한다.Referring to FIG. 2 , the method of manufacturing a heterojunction diode using the 2D thin film insertion layer 200 includes a first semiconductor layer preparation step of preparing the first semiconductor layer 100 including some of the elements of the 2D thin film material, the first 2D forming a 2D thin film insertion layer 200 on the surface of the first semiconductor layer 100 by heat-treating the semiconductor layer 100 to precipitate some of the elements of the 2D thin film material on the surface of the first semiconductor layer 100 A thin film insertion layer forming step, a second semiconductor layer deposition step of depositing a second semiconductor layer 300 on the 2D thin film insertion layer 200 , and forming an upper electrode on the second semiconductor layer 300 , the first semiconductor and an electrode forming step of respectively forming lower electrodes under the layer 100 .

이하, 각 단계별 도면을 참조하여 상세히 설명한다. 한편, 본 발명의 일 실시예에 따른 2D박막 삽입층(200)을 이용한 이종접합 다이오드의 제조방법에서 제1 반도체층(100)은 SiC로 형성되고, 2D박막 삽입층(200)은 그래핀층으로 형성되며, 제2 반도체층(300)은 Ga2O3로 형성되는 것을 예로 들어 설명하기로 한다. 그러나, 앞서 설명한 바와 같이, 제1 반도체층(100), 2D 박막 삽입층(200) 및 제2 반도체층(300)이 이에 한정되는 것은 아니다. Hereinafter, each step will be described in detail with reference to the drawings. On the other hand, in the method of manufacturing a heterojunction diode using the 2D thin film insertion layer 200 according to an embodiment of the present invention, the first semiconductor layer 100 is formed of SiC, and the 2D thin film insertion layer 200 is a graphene layer. formed, and the second semiconductor layer 300 will be described with reference to Ga 2 O 3 as an example. However, as described above, the first semiconductor layer 100 , the 2D thin film insertion layer 200 , and the second semiconductor layer 300 are not limited thereto.

도 3a 내지 도 3c는 도 2의 2D박막 삽입층을 이용한 이종접합 다이오드 제조방법에서 제1 반도체층을 준비하는 단계를 설명하기 위한 제1 반도체층에 대한 사시도, 단면도 및 제1 반도체층의 결정 방향을 나타낸 분자모형도이다.3A to 3C are a perspective view, a cross-sectional view, and a crystal direction of the first semiconductor layer for explaining the step of preparing the first semiconductor layer in the method of manufacturing a heterojunction diode using the 2D thin film insertion layer of FIG. is a molecular model diagram showing

도 3a 및 3b를을 참조하면, 제1 반도체층 준비 단계에서 제1 반도체층(100)이 준비된다. 제1 반도체층(100) 은 2D박막 물질의 원소 중 일부를 포함하여, 2D박막 물질의 원소는 가열시 석출된다.Referring to FIGS. 3A and 3B , the first semiconductor layer 100 is prepared in the first semiconductor layer preparation step. The first semiconductor layer 100 includes some of the elements of the 2D thin film material, and the elements of the 2D thin film material are precipitated upon heating.

도 3c를 참조하면, 제1 반도체층(100)은 2D박막 물질의 원소와 이외의 원소가 판상으로 교대로 적층되는 구조일 수 있다. 이 경우 표면에 드러나는 원소는 2D박막 물질의 원소와 동일한 원소이거나, 2D박막 물질의 원소와 상이한 원소일 수 있다. 2D박막 물질의 원소와 동일한 원소가 표면에 드러나는 경우 석출시 적층되는 2D박막 물질의 원소가 쉽게 성장할 수 있지만, 결합핵이 상대적으로 많으므로 그래인의 크기가 작고, 성장 정도를 제어하기 어려울 수 있다.Referring to FIG. 3C , the first semiconductor layer 100 may have a structure in which elements of a 2D thin film material and other elements are alternately stacked in a plate shape. In this case, the element exposed on the surface may be the same element as the element of the 2D thin film material, or an element different from the element of the 2D thin film material. When the same elements as those of the 2D thin film material are exposed on the surface, the elements of the 2D thin film material that are laminated during precipitation can easily grow, but since there are relatively many bonding nuclei, the grain size is small, and it may be difficult to control the growth degree .

반면, 제1 반도체층(100)의 표면에 2D박막 물질의 원소 중 일부와 상이한 원소가 드러나도록 반도체 결정이 정렬되는 경우 2D박막 물질의 원소 중 일부와 상이한 원소와 그 위에 적층되는 2D박막 물질의 원소는 직접 결합이 일어나기 어려우므로 표면과 평행한 2D 판상구조로 성장할 수 있다. On the other hand, when the semiconductor crystals are arranged so that elements different from some of the elements of the 2D thin film material are exposed on the surface of the first semiconductor layer 100, an element different from some of the elements of the 2D thin film material and the 2D thin film material stacked thereon Since direct bonding of elements is difficult, it can grow into a 2D plate-like structure parallel to the surface.

본 발명의 일 실시예로서, 제1 반도체층(100)은 SiC(100)기판일 수 있으며, 도 3c의 a와 같이 [0001] 방향의 Si가 표면인 형태로 준비될 수 있다. Si 표면은 산화물층이 형성되기 쉽다. 따라서, 아세톤 및 메탄올 등으로 화학적으로 세정하여 표면 오염물을 제거하고, HF 용액으로 에칭하여 산화물을 제거할 수 있다.As an embodiment of the present invention, the first semiconductor layer 100 may be a SiC (100) substrate, and may be prepared in a form in which Si in the [0001] direction is a surface as shown in FIG. 3c a. The Si surface tends to form an oxide layer. Accordingly, surface contaminants may be removed by chemical cleaning with acetone and methanol, and oxides may be removed by etching with HF solution.

도 4는 도 2의 2D박막 삽입층을 이용한 이종접합 다이오드 제조방법에서 2D박막 삽입층을 형성하는 단계의 세부 단계를 나타낸 순서도이며, 도 5a 및 도 5b는 도 4의 2D박막 삽입층을 형성하는 단계의 세부 단계들을 설명하기 위한 제1 반도체층 및 2D박막 삽입층을 나타낸 사시도 및 단면도이다.4 is a flowchart showing the detailed steps of forming a 2D thin film insertion layer in the method of manufacturing a heterojunction diode using the 2D thin film insertion layer of FIG. It is a perspective view and a cross-sectional view showing the first semiconductor layer and the 2D thin film insertion layer for explaining the detailed steps of the step.

도 4, 도 5a 및 도5b를 참조하면, 2D박막 삽입층(200)을 형성하는 단계는 수소분위기에서 가열하는 단계 및 비활성 분위기에서 가열하는 단계를 포함한다. 비활성 분위기에서 가열하는 단계 이후에 탄화수소 분위기에서 가열하는 단계를 더 포함할 수 있다.4, 5A and 5B, the step of forming the 2D thin film insertion layer 200 includes heating in a hydrogen atmosphere and heating in an inert atmosphere. After the step of heating in an inert atmosphere, the method may further include heating in a hydrocarbon atmosphere.

수소분위기에서 가열하는 단계는 1500℃이상 1650℃이하의 온도에서 10분이상 가열하는 단계일 수 있다. 또한, 수소 압력은 500Torr~600Torr일 수 있으며, 가스 유량은 1~3slm일 수 있다.The step of heating in a hydrogen atmosphere may be a step of heating at a temperature of 1500 °C or higher and 1650 °C or lower for 10 minutes or more. In addition, the hydrogen pressure may be 500 Torr ~ 600 Torr, the gas flow rate may be 1 ~ 3slm.

SiC(100)는 층상구조의 결정구조를 가지고 있다. 그래핀층(200)은 표면에너지가 높은 부분에서부터 생성되므로, SiC(100)의 상면을 에칭하여 표면에너지가 높은 계단형 스텝을 만들 필요가 있다. 수소는 SiC(100)와 반응하여 상면에 오프컷만큼 계단형 스텝을 형성시킨다. 따라서, 수소분위기에서 가열함으로써, 그래핀층(200)이 더 쉽게 형성될 수 있도록 SiC(100) 상면에 스텝을 형성할 수 있다.SiC 100 has a layered crystal structure. Since the graphene layer 200 is generated from a portion having a high surface energy, it is necessary to etch the upper surface of the SiC 100 to make a stepped step having a high surface energy. Hydrogen reacts with SiC (100) to form a stepped step as much as an offcut on the upper surface. Therefore, by heating in a hydrogen atmosphere, a step may be formed on the upper surface of the SiC 100 so that the graphene layer 200 can be more easily formed.

수소분위기에서 가열하는 단계 이후 비활성 분위기에서 가열한다. 비활성 분위기는 아르곤 가스 분위기일 수 있다. After the step of heating in a hydrogen atmosphere, heating is performed in an inert atmosphere. The inert atmosphere may be an argon gas atmosphere.

비활성 분위기에서 가열하는 경우 그래핀의 증착 핵으로서 탄소가 표면에 석출된다. 계속 가열하게 되면 층상구조가 될 때까지 등축성장될 수 있다.When heating in an inert atmosphere, carbon is deposited on the surface as a deposition nucleus of graphene. Continued heating can result in equiaxed growth until a layered structure is obtained.

핵이 형성된 이후에 탄화수소를 가할 수 있으며, 이 경우 탄소가 추가 공급되므로 그래핀층(200)의 성장이 빨리지나, 무작위로 증착되므로 등축성장되기 어렵다.Hydrocarbons may be added after the nuclei are formed. In this case, since carbon is additionally supplied, the growth of the graphene layer 200 passes quickly, but it is difficult to grow equiaxed because it is randomly deposited.

비활성 분위기에서 가열하는 단계는 1500℃이상 1650℃이하의 온도에서 10분 이상 가열할 수 있으며, 그래핀층(200)이 충분히 성장할 수 있도록 20분 이상 가열하는 것이 바람직하다.In the heating in an inert atmosphere, the heating may be performed at a temperature of 1500° C. or more and 1650° C. or less for 10 minutes or more, and heating is preferably performed for 20 minutes or more so that the graphene layer 200 can be sufficiently grown.

본 실시예에서 아르곤 압력은 500Torr이상 600Torr이하 일 수 있으며, 가스 유량은 4이상 6slm이하일 수 있다.In this embodiment, the argon pressure may be 500 Torr or more and 600 Torr or less, and the gas flow rate may be 4 or more and 6 slm or less.

도 6a 및 도 6b는 도 2의 2D박막 삽입층을 이용한 이종접합 다이오드 제조방법에서 제2 반도체층을 형성하는 단계를 설명하기 위한 사시도 및 단면도이다.6A and 6B are perspective and cross-sectional views for explaining the step of forming a second semiconductor layer in the method of manufacturing a heterojunction diode using the 2D thin film insertion layer of FIG. 2 .

2D박막 삽입층(200) 위에 제2 반도체층(300)을 형성한다. 제2 반도체층(300)은 제1 반도체층(100)과 상이한 반도체일 수 있으며, 산화물 반도체일 수 있다. 구체적으로 Ga2O3(300)일 수 있다. A second semiconductor layer 300 is formed on the 2D thin film insertion layer 200 . The second semiconductor layer 300 may be a semiconductor different from that of the first semiconductor layer 100 , and may be an oxide semiconductor. Specifically, it may be Ga 2 O 3 (300).

Ga2O3(300)를 증착하는 방법은 다양하다. 그 중 초음파분무화학기상증착장치에 의해 성장시킬 수 있다. 초음파분무화학기상증착장치는 반도체 전구체가 알코올 또는 물에 용해된 상태에서 미세한 콜로이드 상태로 만들어서 기판 위에 증착시키는 방법이다. Ga2O3(300)를 초음파분무화학기상증착장치로 증착시는 전형적인 방법으로서, 다음의 공정을 사용할 수 있다.There are various methods for depositing Ga 2 O 3 (300). Among them, it can be grown by ultrasonic atomization chemical vapor deposition apparatus. The ultrasonic atomization chemical vapor deposition apparatus is a method of depositing a semiconductor precursor on a substrate by making it in a fine colloidal state in a state in which it is dissolved in alcohol or water. When Ga 2 O 3 (300) is deposited with an ultrasonic spray chemical vapor deposition apparatus, as a typical method, the following process may be used.

갈륨 아세틸아세톤(Gallium Acetylacetonate) 및 HCl의 DI water 수용액을 상압(760 Torr)의 공기 중에 분무하고, 상압(760 Torr)에서 5L/min의 미스트 유량으로 600℃로 가열된 기판에 주입하여 성장시킬 수 있다. 이 경우 성장률은 약 300~500nm/hr이다. 초음파분무화학기상증착장치를 사용하는 경우, 성장 온도가 상대적으로 낮기 때문에 그래핀층(200) 표면의 반응을 최소화하며 증착할 수 있는 장점이 있다. It can be grown by spraying an aqueous solution of gallium acetylacetonate and DI water of HCl in the air at atmospheric pressure (760 Torr), and injecting it into a substrate heated to 600° C. at a mist flow rate of 5 L/min at normal pressure (760 Torr). have. In this case, the growth rate is about 300-500 nm/hr. In the case of using the ultrasonic spray chemical vapor deposition apparatus, since the growth temperature is relatively low, there is an advantage in that the reaction of the surface of the graphene layer 200 can be minimized and deposition can be performed.

도 6a와 도 6b에서 2D박막 삽입층(200)의 두께가 두꺼운 것처럼 과장되게 표현되어 있으나, 2D박막 삽입층(200)은 원자층으로 2층 내지 30층의 두께이므로 타 층과 비교하기 어려울 만큼 얇게 형성된다.6A and 6B, the thickness of the 2D thin film insertion layer 200 is exaggerated as if it is thick, but the 2D thin film insertion layer 200 is an atomic layer and has a thickness of 2 to 30 layers, so it is difficult to compare it with other layers. formed thin.

도 7a 및 도 7b는 도 2의 2D박막 삽입층을 이용한 이종접합 다이오드 제조방법에서 전극 형성 단계 중 상부전극이 형성되는 단계를 설명하기 위한 사시도 및 단면도이고, 도 8a 및 도8b는 하부전극이 형성되는 단계를 설명하기 위한 사시도 및 단면도이다.7A and 7B are perspective and cross-sectional views for explaining the step of forming an upper electrode during the electrode forming step in the method of manufacturing a heterojunction diode using the 2D thin film insertion layer of FIG. 2, and FIGS. 8A and 8B are the lower electrode forming It is a perspective view and a cross-sectional view for explaining the step.

도 7a 및 도 7b를 참조하면, 상부전극(400)은 Ti와 Al을 순차적으로 적층한 구조일 수 있다. Ga2O3(300)의 상부에 전자빔 증착장비 등을 이용하여 Ti를 20nm, Al을 180nm 순차적으로 증착시킬 수 있다. 본 실시예는 Ga2O3(300)와 오믹 접합이 가능한 대표적인 전극을 연결한 것에 불과하며 오믹 접합이 가능하다면 어떠한 금속도 가능하다. 상부전극(400)은 원형전극으로서 직경이 약 200㎛로 형성할 수 있다.7A and 7B , the upper electrode 400 may have a structure in which Ti and Al are sequentially stacked. 20 nm of Ti and 180 nm of Al may be sequentially deposited on the Ga 2 O 3 (300) using electron beam deposition equipment or the like. In this embodiment, Ga 2 O 3 300 and a representative electrode capable of ohmic bonding are merely connected, and any metal may be used as long as ohmic bonding is possible. The upper electrode 400 is a circular electrode and may be formed to have a diameter of about 200 μm.

도 8a 및 8b를 참조하면, 하부전극(500)은 SiC(100)기판 하부에 열증착 방법을 사용하여 Al을 약 20~30nm의 두께로 증착할 수 있다. 8A and 8B , the lower electrode 500 may deposit Al on the lower portion of the SiC (100) substrate to a thickness of about 20 to 30 nm using a thermal evaporation method.

본 발명의 일 실시예로서 2D박막 삽입층(200)이 구비된 다이오드는 상부전극(400)을 전자빔의 방법으로, 하부전극(500)은 열증착 방법으로 형성하였으나 이에 한정할 필요는 없다. 오믹 접합을 형성할 수 있다면 어떠한 방법도 무방하다.As an embodiment of the present invention, in the diode provided with the 2D thin film insertion layer 200, the upper electrode 400 is formed by an electron beam method, and the lower electrode 500 is formed by a thermal evaporation method, but there is no need to be limited thereto. Any method may be used as long as an ohmic junction can be formed.

상부전극(400)과 하부전극(500)은 어느쪽은 먼저 형성하여도 무방하며 동시에 형성할 수도 있다. 예컨대, 상부전극(400)의 Ti를 증착시킨 후 상부전극(400)과 하부전극(500)의 Al층을 동시에 증착하는 방법으로 전극을 형성할 수도 있다.The upper electrode 400 and the lower electrode 500 may be formed first or may be formed at the same time. For example, the electrode may be formed by depositing Ti of the upper electrode 400 and then simultaneously depositing an Al layer of the upper electrode 400 and the lower electrode 500 .

본 발명의 일 실시예에 따른 2D박막 삽입층(200)을 이용한 이종접합 다이오드는 2D박막 물질을 삽입층으로 이용함으로써, 이종물질 간 격자상수의 차이로 생성되는 응력을 최소화하는 효과가 있다.The heterojunction diode using the 2D thin film insertion layer 200 according to an embodiment of the present invention uses the 2D thin film material as the insertion layer, thereby minimizing the stress generated by the difference in the lattice constant between the heterogeneous materials.

본 발명의 일 실시예에 따른 2D박막 삽입층(200)을 이용한 이종접합 다이오드는 제1 반도체(100)층에 2D박막 물질의 원소 중 일부를 포함함으로써, 별도의 증착공정 없이 열처리 만으로 2D박막 물질을 형성할 수 있다.The heterojunction diode using the 2D thin film insertion layer 200 according to an embodiment of the present invention contains some of the elements of the 2D thin film material in the first semiconductor 100 layer, so that the 2D thin film material only by heat treatment without a separate deposition process can form.

본 발명의 일 실시예에 따른 2D박막 삽입층(200)을 이용한 이종접합 다이오드는 2D박막 삽입층(200)이 표면에 석출된 2D박막 물질의 화학결합으로 형성됨으로써, 별개의 2D박막 물질의 공급없이 2D박막 삽입층(200)을 형성하는 효과가 있다.The heterojunction diode using the 2D thin film insertion layer 200 according to an embodiment of the present invention is formed by chemical bonding of the 2D thin film material deposited on the surface of the 2D thin film insertion layer 200, thereby supplying a separate 2D thin film material There is an effect of forming the 2D thin film insertion layer 200 without

본 발명의 일 실시예에 따른 2D박막 삽입층(200)을 이용한 이종접합 다이오드는 2D박막 삽입층(200)을 전도체로 함으로써, 이종접합 사이의 이물질 삽입에 따른 물성 저하를 최소화될 수 있다.The heterojunction diode using the 2D thin film insertion layer 200 according to an embodiment of the present invention uses the 2D thin film insertion layer 200 as a conductor, so that deterioration of physical properties due to the insertion of foreign substances between the heterojunctions can be minimized.

본 발명의 일 실시예에 따른 2D박막 삽입층(200)을 이용한 이종접합 다이오드는 2D박막 삽입층(200)을 2층 이상 30층 이하로 함으로써, 반데르발스 결합에 따른 응력 흡수 기능을 활용하면서도 2D박막 삽입층(200)의 증대에 따른 성능저하를 최소화하는 효과가 있다.The heterojunction diode using the 2D thin film insertion layer 200 according to an embodiment of the present invention uses the stress absorption function according to the van der Waals coupling by making the 2D thin film insertion layer 200 more than 2 layers and not more than 30 layers. There is an effect of minimizing performance degradation due to the increase of the 2D thin film insertion layer 200 .

본 발명의 일 실시예에 따른 2D박막 삽입층(200)을 이용한 이종접합 다이오드는 제1 반도체층(100)이 SiC(100)로 구성되며, 2D박막 삽입층(200)이 그래핀층(200)으로 구성됨으로써, 열처리로 용이하게 C가 석출되는 한편 그래핀층(200)의 판상구조가 형성되는 효과가 있다.In the heterojunction diode using the 2D thin film insertion layer 200 according to an embodiment of the present invention, the first semiconductor layer 100 is composed of SiC 100 , and the 2D thin film insertion layer 200 is a graphene layer 200 . By being composed of, there is an effect that C is easily precipitated by heat treatment while the plate-like structure of the graphene layer 200 is formed.

본 발명의 일 실시예에 따른 2D박막 삽입층(200)을 이용한 이종접합 다이오드는 제1 반도체층(100)의 표면에 Si이 드러나는 방향인 [0001]결정 방향을 상면으로 구비함으로써, 2D박막 삽입층(200)의 성장을 용이하게 제어할 수 있는 효과가 있다.The heterojunction diode using the 2D thin film insertion layer 200 according to an embodiment of the present invention is provided with the [0001] crystal direction, which is the direction in which Si is exposed, on the surface of the first semiconductor layer 100 as the upper surface, thereby inserting the 2D thin film There is an effect that can easily control the growth of the layer 200 .

본 발명의 일 실시예에 따른 2D박막 삽입층(200)을 이용한 이종접합 다이오드의 제조방법은 제1 반도체층(100)이 2D박막 물질의 원소 중 일부를 포함함으로써, 별도의 2D박막 물질의 증착 없이 2D박막 삽입층(200)을 형성할 수 있다.In the method of manufacturing a heterojunction diode using the 2D thin film insertion layer 200 according to an embodiment of the present invention, the first semiconductor layer 100 contains some of the elements of the 2D thin film material, so that a separate 2D thin film material is deposited The 2D thin film insertion layer 200 can be formed without it.

도 9a 및 도 9b는 열처리 전후의 SiC기판의 표면 사진이고, 도 9c는 열처리 후 SiC(100)기판 표면의 라만 스펙트럼 사진이다.9A and 9B are photographs of the surface of the SiC substrate before and after heat treatment, and FIG. 9C is a Raman spectrum photograph of the surface of the SiC (100) substrate after heat treatment.

도 9a 및 도 9b를 참조하면 열처리로 인하여 SiC(100) 표면에 굴곡과 함께 물질층이 형성된 것을 알 수 있다.Referring to FIGS. 9A and 9B , it can be seen that the material layer is formed along with the curvature on the surface of the SiC 100 due to the heat treatment.

도 9c를 참조하면, 아래의 4H-SiC(100) 기판에는 SiC(100)를 나타내는 두개의 피크만이 검출되지만, 가열처리 후에는 D,G 및 2D에도 피크가 검출되어 전술한 SiC(100) 표면의 굴곡 및 형성된 물질층이 그래핀층(200)임을 알 수 있다.Referring to FIG. 9c, only two peaks representing SiC (100) are detected in the 4H-SiC (100) substrate below, but after heat treatment, peaks are also detected in D, G and 2D, and SiC (100) It can be seen that the curved and formed material layer of the surface is the graphene layer 200 .

SiC(100) 상부에 그래핀층(200)으로 코팅하였으므로, SiC(100) 상부에 산소분위기에서 증착이 일어난다고 하여도 Si 상측에 산화막이 형성되지 않는다. 따라서, 제1 반도체층(100) 상에 2D박막 삽입층(200)을 형성하는 방법으로, 제1 반도체층(100)과 제2 반도체층(300)을 물리/화학적으로 분리하여 제1 반도체층(100)의 표면이 제2 반도체층(300)의 증착원소로 오염되는 현상을 막을 수 있다. 또한, 2D 박막 삽입층을 박막의 비금속 전도체로 형성함으로써, 층 삽입으로 인한 전기적 물성 변화를 막을 수 있다.Since the SiC (100) is coated with the graphene layer (200) on the upper portion, even if the deposition occurs on the SiC (100) in an oxygen atmosphere, an oxide film is not formed on the upper side of the Si. Accordingly, as a method of forming the 2D thin film insertion layer 200 on the first semiconductor layer 100 , the first semiconductor layer 100 and the second semiconductor layer 300 are physically/chemically separated to form the first semiconductor layer. A phenomenon in which the surface of (100) is contaminated with the deposition element of the second semiconductor layer (300) can be prevented. In addition, by forming the 2D thin film insertion layer with the thin film non-metal conductor, it is possible to prevent changes in electrical properties due to the layer insertion.

도 10a 및 도 10b는 열처리를 하지 않은 SiC기판과 열처리된 SiC기판에 제2 반도체층으로서 Ga2O3가 증착되었을 때의 적층 단면의 SEM사진이다.10A and 10B are SEM photographs of stacked cross-sections when Ga 2 O 3 is deposited as a second semiconductor layer on an untreated SiC substrate and a heat-treated SiC substrate.

단면 절단시 그래핀층(200)이 형성되지 않은 적층구조는 도 10a와 같이 깨끗하게 잘려진다. 반면 그래핀층(200)이 형성된 적층구조의 단면 절단시 약한 결합의 그래핀층(200)에 의해 SiC기판(100)과 Ga2O3증착층(300)이 쉽게 떨어진다. 도 10b의 SEM 사진에서 밝게 빛나는 영역은 SiC기판(100)과 Ga2O3증착층(300) 사이의 단차에 의한 것으로서, 그래핀층(200)이 형성됨을 알 수 있다.When the cross-section is cut, the stacked structure in which the graphene layer 200 is not formed is cut cleanly as shown in FIG. 10A . On the other hand, the SiC substrate 100 and the Ga 2 O 3 deposition layer 300 are easily separated by the graphene layer 200 of weak bonding when the cross-section of the stacked structure in which the graphene layer 200 is formed is cut. In the SEM photograph of FIG. 10b , the brightly lit region is due to the step difference between the SiC substrate 100 and the Ga 2 O 3 deposition layer 300 , and it can be seen that the graphene layer 200 is formed.

도 11은 SiC위에 Ga2O3를 직접 증착한 이종접합 다이오드와 SiC위에 그래핀을 형성하고 Ga2O3를 증착한 2D박막 삽입층을 이용한 이종접합 다이오드의 I-V커브이다. 11 is an IV curve of a heterojunction diode in which Ga 2 O 3 is directly deposited on SiC and a 2D thin film insertion layer in which graphene is formed on SiC and Ga 2 O 3 is deposited.

2D박막 삽입층(200)이 없는 이종접합 다이오드의 경우 접합면에 결함이 크게 발생하고, 화학결합이 발생할 수 있다. 제1 반도체층(100)과 제2 반도체층(300)의 화학결합과 결함은 일종의 쇼트키 장벽을 형성하여 소자의 성능을 낮춘다. 따라서 직접 접합 다이오드의 IV커브(110)에 나타난 바와 같이 순방향으로 전압을 걸어주어도 높은 임계 전압(4V)을 넘기기 전에는 작동하지 않는다.In the case of a heterojunction diode without the 2D thin film insertion layer 200, a large defect may occur on the junction surface, and chemical bonding may occur. Chemical bonding and defects of the first semiconductor layer 100 and the second semiconductor layer 300 form a kind of Schottky barrier, thereby lowering the performance of the device. Therefore, as shown in the IV curve 110 of the direct junction diode, even if a voltage is applied in the forward direction, it does not operate until the high threshold voltage (4V) is exceeded.

그러나 2D박막 삽입층(200)을 이용한 이종접합 다이오드는 결함이 거의 없으며, 제1 반도체층(100)과 제2 반도체층(300) 사이의 화학결합이 존재하지 않는다. 따라서, 2D박막 삽입층을 이용한 다이오드의 IV커브(120)에 나타난 바와 같이 순방향으로 전압을 걸어주었을 때 임계전압(1V)이 크게 낮아져서 소자 특성이 향상된다.However, the heterojunction diode using the 2D thin film insertion layer 200 has almost no defects, and there is no chemical bond between the first semiconductor layer 100 and the second semiconductor layer 300 . Therefore, as shown in the IV curve 120 of the diode using the 2D thin film insertion layer, when a voltage is applied in the forward direction, the threshold voltage (1V) is greatly lowered, and the device characteristics are improved.

전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다. The above description of the present invention is for illustration, and those of ordinary skill in the art to which the present invention pertains can understand that it can be easily modified into other specific forms without changing the technical spirit or essential features of the present invention. will be. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. For example, each component described as a single type may be implemented in a dispersed form, and likewise components described as distributed may be implemented in a combined form.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is indicated by the following claims rather than the above detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be interpreted as being included in the scope of the present invention. do.

100: 제1 반도체층
110: 직접 접합 다이오드의 IV커브
120: 2D박막 삽입층을 이용한 다이오드의 IV커브
200: 2D박막 삽입층
300: 제2 반도체층
400: 상부전극
500: 하부전극100: first semiconductor layer
110: IV curve of direct junction diode
120: IV curve of diode using 2D thin film insertion layer
200: 2D thin film insertion layer
300: second semiconductor layer
400: upper electrode
500: lower electrode

Claims (20)

반도체인 제1 반도체층;
상기 제1 반도체층 상부에 2D박막 물질이 층상으로 형성된 2D박막 삽입층; 및
상기 2D박막 삽입층 상부에 적층된 반도체인 제2 반도체층
을 포함하는 2D박막 삽입층을 이용한 이종접합 다이오드a first semiconductor layer that is a semiconductor;
a 2D thin film insertion layer in which a 2D thin film material is formed in layers on the first semiconductor layer; and
A second semiconductor layer that is a semiconductor stacked on the 2D thin film insertion layer
Heterojunction diode using a 2D thin-film insertion layer comprising 제1항에 있어서,
상기 제1 반도체층은 2D박막 물질의 원소 중 일부를 포함하는 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드According to claim 1,
The first semiconductor layer is a heterojunction diode using a 2D thin film insertion layer, characterized in that it contains some of the elements of the 2D thin film material. 제2항에 있어서,
상기 제1 반도체층은 열처리시 상기 2D박막 물질의 원소 중 일부가 표면에 석출되는 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드3. The method of claim 2,
The first semiconductor layer is a heterojunction diode using a 2D thin film insertion layer, characterized in that some of the elements of the 2D thin film material are precipitated on the surface during heat treatment 제3항에 있어서,
상기 2D박막 삽입층은 표면에 석출된 상기 2D박막 물질의 화학결합으로 형성되는 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드4. The method of claim 3,
The 2D thin film insertion layer is a heterojunction diode using a 2D thin film insertion layer, characterized in that it is formed by chemical bonding of the 2D thin film material deposited on the surface. 제1항에 있어서,
상기 2D박막 삽입층은 전도체인것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드According to claim 1,
The 2D thin film insertion layer is a heterojunction diode using a 2D thin film insertion layer, characterized in that it is a conductor. 제1항에 있어서,
상기 2D박막 삽입층은 2층 이상 30층이하인것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드According to claim 1,
The 2D thin film insertion layer is a heterojunction diode using a 2D thin film insertion layer, characterized in that two or more layers and 30 layers or less. 제1항에 있어서,
상기 제1 반도체층은 SiC로 구성되며, 상기 2D박막 삽입층은 그래핀으로 구성된 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드According to claim 1,
The first semiconductor layer is composed of SiC, and the 2D thin film insertion layer is a heterojunction diode using a 2D thin film insertion layer, characterized in that it is composed of graphene. 제7항에 있어서,
상기 제1 반도체층은 표면에 Si이 드러나는 방향인 [0001]결정 방향을 상면으로 갖는 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드8. The method of claim 7,
The first semiconductor layer is a heterojunction diode using a 2D thin film insertion layer, characterized in that the upper surface has a [0001] crystal direction, which is a direction in which Si is exposed on the surface. 제7항에 있어서,
상기 제1 반도체층의 하부에 알루미늄을 포함하는 하부전극이 더 포함되는 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드8. The method of claim 7,
Heterojunction diode using a 2D thin film insertion layer, characterized in that a lower electrode including aluminum is further included under the first semiconductor layer 제9항에 있어서,
상기 하부전극은 20nm이상 30nm이하의 두께를 갖는 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드10. The method of claim 9,
The lower electrode is a heterojunction diode using a 2D thin film insertion layer, characterized in that it has a thickness of 20 nm or more and 30 nm or less. 제1항에 있어서,
상기 제2 반도체층은 산화물 반도체인 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드According to claim 1,
The second semiconductor layer is a heterojunction diode using a 2D thin film insertion layer, characterized in that the oxide semiconductor. 제11항에 있어서,
상기 제2 반도체층은 Ga2O3인 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드12. The method of claim 11,
The second semiconductor layer is Ga 2 O 3 Heterojunction diode using a 2D thin film insertion layer, characterized in that 제12항에 있어서,
상기 제2 반도체층의 상부에 Ti층과 Al층이 순서대로 구비된 상부전극이 더 포함된 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드13. The method of claim 12,
Heterojunction diode using a 2D thin film insertion layer, characterized in that it further includes an upper electrode in which a Ti layer and an Al layer are sequentially provided on the second semiconductor layer 제1항에 있어서,
상기 제1 반도체층은 SiC이고, 상기 2D박막 삽입층은 그래핀이고, 상기 제2 반도체층은 Ga2O3인 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드According to claim 1,
The first semiconductor layer is SiC, the 2D thin film insertion layer is graphene, and the second semiconductor layer is Ga 2 O 3 Heterojunction diode using a 2D thin film insertion layer, characterized in that 2D박막 물질의 원소 중 일부를 포함한 제1 반도체층을 준비하는 제1 반도체층 준비단계;
상기 제1 반도체층에 열처리하여 상기 2D박막 물질의 원소 중 일부를 상기 제1 반도체층의 표면에 석출시킴으로써, 상기 제1 반도체층의 표면에 2D박막 삽입층을 형성하는 2D박막 삽입층 형성단계;
상기 2D박막 삽입층 위에 제2 반도체층을 증착하는 제2 반도체층 증착 단계; 및
상기 제2 반도체층의 상부에 상부전극을 형성하고, 상기 제1 반도체층의 하부에 하부전극을 각각 형성하는 전극 형성 단계를 포함하는 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드 제조방법A first semiconductor layer preparation step of preparing a first semiconductor layer including some of the elements of the 2D thin film material;
2D thin film insertion layer forming step of forming a 2D thin film insertion layer on the surface of the first semiconductor layer by heat-treating the first semiconductor layer to precipitate some of the elements of the 2D thin film material on the surface of the first semiconductor layer;
a second semiconductor layer deposition step of depositing a second semiconductor layer on the 2D thin film insertion layer; and
A method of manufacturing a heterojunction diode using a 2D thin film insertion layer, comprising: forming an upper electrode on the second semiconductor layer and forming a lower electrode on the lower portion of the first semiconductor layer, respectively; 제15항에 있어서,
상기 제1 반도체층 준비단계는,
상기 제1 반도체층의 표면에 상기 2D박막 물질의 원소 중 일부와 상이한 물질이 드러나도록 상기 반도체 결정을 정렬하는 단계를 포함하는 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드 제조방법16. The method of claim 15,
The first semiconductor layer preparation step,
A method of manufacturing a heterojunction diode using a 2D thin film insertion layer, comprising the step of aligning the semiconductor crystal so that a material different from some of the elements of the 2D thin film material is exposed on the surface of the first semiconductor layer 제15항에 있어서,
상기 2D박막 삽입층 형성단계는,
상기 제1 반도체층을 수소 분위기에서 10분이상 가열하는 제1가열 단계를 포함하는 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드 제조방법16. The method of claim 15,
The 2D thin film insertion layer forming step is,
A method of manufacturing a heterojunction diode using a 2D thin film insertion layer, comprising a first heating step of heating the first semiconductor layer in a hydrogen atmosphere for at least 10 minutes 제17항에 있어서,
상기 2D박막 삽입층 형성단계는,
상기 제1가열 단계 이후에 아르곤 분위기에서 10분 이상 가열하는 제2가열 단계를 더 포함하는 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드 제조방법18. The method of claim 17,
The 2D thin film insertion layer forming step is,
Method for manufacturing a heterojunction diode using a 2D thin film insertion layer, characterized in that it further comprises a second heating step of heating in an argon atmosphere for at least 10 minutes after the first heating step 제15항에 있어서,
상기 2D박막 삽입층 형성단계는,
1500℃이상 1650℃이하로 열처리하는 단계를 포함하는 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드 제조방법16. The method of claim 15,
The 2D thin film insertion layer forming step is,
Heterojunction diode manufacturing method using a 2D thin film insertion layer, comprising the step of heat treatment at 1500 °C or higher and 1650 °C or lower 제15항에 있어서,
상기 제2 반도체층 증착 단계는,
초음파분무화학기상증착장치에 의해 수행되는 것을 특징으로 하는 2D박막 삽입층을 이용한 이종접합 다이오드 제조방법
16. The method of claim 15,
The second semiconductor layer deposition step,
Heterojunction diode manufacturing method using 2D thin film insertion layer, characterized in that it is carried out by ultrasonic atomization chemical vapor deposition apparatus
KR1020200070243A 2020-06-10 2020-06-10 Heterojunction diode using 2D thin film insertion layer and manufacturing method thereof KR102342876B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200070243A KR102342876B1 (en) 2020-06-10 2020-06-10 Heterojunction diode using 2D thin film insertion layer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200070243A KR102342876B1 (en) 2020-06-10 2020-06-10 Heterojunction diode using 2D thin film insertion layer and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20210153337A true KR20210153337A (en) 2021-12-17
KR102342876B1 KR102342876B1 (en) 2021-12-24

Family

ID=79033418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200070243A KR102342876B1 (en) 2020-06-10 2020-06-10 Heterojunction diode using 2D thin film insertion layer and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR102342876B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497277A (en) * 2021-12-30 2022-05-13 昆明物理研究所 Diode based on graphene/gallium oxide heterojunction and preparation method thereof
KR20230148666A (en) * 2022-04-18 2023-10-25 경희대학교 산학협력단 Filterless bilateral majority carrier type color photodetector and fabricating method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847741B1 (en) * 2007-02-21 2008-07-23 고려대학교 산학협력단 Point-contacted heterojunction silicon solar cell having passivation layer between the interface of p-n junction and method for fabricating the same
KR20130083198A (en) 2012-01-12 2013-07-22 엘지전자 주식회사 Nitride-based heterojuction semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847741B1 (en) * 2007-02-21 2008-07-23 고려대학교 산학협력단 Point-contacted heterojunction silicon solar cell having passivation layer between the interface of p-n junction and method for fabricating the same
KR20130083198A (en) 2012-01-12 2013-07-22 엘지전자 주식회사 Nitride-based heterojuction semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497277A (en) * 2021-12-30 2022-05-13 昆明物理研究所 Diode based on graphene/gallium oxide heterojunction and preparation method thereof
KR20230148666A (en) * 2022-04-18 2023-10-25 경희대학교 산학협력단 Filterless bilateral majority carrier type color photodetector and fabricating method thereof

Also Published As

Publication number Publication date
KR102342876B1 (en) 2021-12-24

Similar Documents

Publication Publication Date Title
KR102698244B1 (en) Method for growing nanowires or nanopyramids on graphite substrates
US6165812A (en) Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor
CN107275187B (en) Self-supporting gallium nitride layer and preparation method and annealing method thereof
US9574287B2 (en) Gallium nitride material and device deposition on graphene terminated wafer and method of forming the same
KR102171509B1 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
US8124498B2 (en) Method of manufacturing group III nitride semiconductor layer bonded substrate
JP4916434B2 (en) Nitride semiconductor device and manufacturing method thereof
CN109545925B (en) GaN-based light emitting diode epitaxial wafer and preparation method thereof
US20040094756A1 (en) Method for fabricating light-emitting diode using nanosize nitride semiconductor multiple quantum wells
CN107180747B (en) Semiconductor structure, self-supporting gallium nitride layer and preparation method thereof
WO2007123496A1 (en) Method of zinc oxide film grown on the epitaxial lateral overgrowth gallium nitride template
KR102342876B1 (en) Heterojunction diode using 2D thin film insertion layer and manufacturing method thereof
JP5401706B2 (en) Compound semiconductor laminate, method for manufacturing the same, and semiconductor device
CN109671813A (en) A kind of GaN base light emitting epitaxial wafer and preparation method thereof
JP5166594B1 (en) Semiconductor light emitting device
Park et al. A III-nitride nanowire solar cell fabricated using a hybrid coaxial and uniaxial InGaN/GaN multi quantum well nanostructure
US9269856B2 (en) Method for making light emitting diode
US9698350B2 (en) Light emitting diode
WO2011086755A1 (en) Semiconductor element and process for producing semiconductor element
KR20220046830A (en) Method of manufacturing aluminum nitride template
CN107123590B (en) Semiconductor structure, self-supporting gallium nitride layer and preparation method thereof
CN111063724A (en) Vertical AlN Schottky diode based on drift region multi-layer gradient doping and manufacturing method
KR102070209B1 (en) A growth substrate and a light emitting device
JP7008292B2 (en) Nitride semiconductor light emitting device and its manufacturing method
US9859457B2 (en) Semiconductor and template for growing semiconductors

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant