KR20210142419A - Method for manufacturing oxide thin film transistor according to process time and oxide thin film transistor manufactured by the manufacturing method - Google Patents

Method for manufacturing oxide thin film transistor according to process time and oxide thin film transistor manufactured by the manufacturing method Download PDF

Info

Publication number
KR20210142419A
KR20210142419A KR1020200059206A KR20200059206A KR20210142419A KR 20210142419 A KR20210142419 A KR 20210142419A KR 1020200059206 A KR1020200059206 A KR 1020200059206A KR 20200059206 A KR20200059206 A KR 20200059206A KR 20210142419 A KR20210142419 A KR 20210142419A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
oxide
channel layer
manufacturing
Prior art date
Application number
KR1020200059206A
Other languages
Korean (ko)
Other versions
KR102364105B9 (en
KR102364105B1 (en
Inventor
김성진
김한상
이재윤
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020200059206A priority Critical patent/KR102364105B1/en
Publication of KR20210142419A publication Critical patent/KR20210142419A/en
Application granted granted Critical
Publication of KR102364105B1 publication Critical patent/KR102364105B1/en
Publication of KR102364105B9 publication Critical patent/KR102364105B9/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

The present invention relates to a method for manufacturing an oxide thin film transistor according to a process time and an oxide thin film transistor manufactured by the manufacturing method. More specifically, the present invention relates to a method for manufacturing an oxide thin film transistor that can manufacture an oxide channel layer with high uniformity, flat surface area and improved optical properties by performing oxygen plasma surface treatment on the surface of the channel layer of oxide at an optimal process time, improve charge mobility and leakage current, and improve short-term current holding stability to improve electrical and environmental stability.

Description

공정 시간에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터{Method for manufacturing oxide thin film transistor according to process time and oxide thin film transistor manufactured by the manufacturing method}Method for manufacturing oxide thin film transistor according to process time and oxide thin film transistor manufactured by the manufacturing method

본 발명은 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터로, 보다 상세히 설명하면, 산화물 채널층을 이용한 박막 트랜지스터 제조 방법에 있어서, 산화물의 채널층 표면을 산소 플라즈마 표면처리하여 전기적 및 환경적 안정성이 높은 박막 트랜지스터를 제조하는 방법에 관한 것이다.The present invention relates to a method for manufacturing an oxide thin film transistor according to a process time and an oxide thin film transistor manufactured by the manufacturing method. It relates to a method for manufacturing a thin film transistor with high electrical and environmental stability by plasma surface treatment.

최근 디스플레이의 관심이 고조되며 디스플레이의 해상도와 대형화를 위해 발전되고 있으며, 이에 따라 픽셀 개수가 증가하게 되고 처리해야 하는 정보의 양이 늘어나게 되며 이에 적합한 박막 트랜지스터(TFT: thin film transistor)의 개발이 활발하게 이루어지고 있다.Recently, interest in displays is rising and development is being made for resolution and enlargement of displays. Accordingly, the number of pixels increases and the amount of information to be processed increases, and the development of thin film transistors (TFTs) suitable for this purpose is active. is being done

박막 트랜지스터는 산화물 층의 형성 물질에 따라 종류가 구분되게 되며, 산화물 층을 어떤 물질로 사용하느냐에 따라 소스(source)에서 드레인(drain)으로 가는 전자의 이동 속도가 결정되며, 이러한 이동 속도는 디스플레이에 표시되게 되는 신호 처리량과 연관이 있어 디스플레이의 화질을 결정하는 요인이다.Thin film transistors are classified into types according to the material forming the oxide layer, and the movement speed of electrons from the source to the drain is determined depending on the material used for the oxide layer, and this movement speed is applied to the display. It is related to the amount of signal processing to be displayed and is a factor that determines the picture quality of the display.

이러한 박막 트랜지스터는 채널층으로 비정질 실리콘을 사용하는 비정질 실리콘 박막 트랜지스터, 다결정 실리콘을 사용하는 다결정 실리콘 박막 트랜지스터가 있다. The thin film transistor includes an amorphous silicon thin film transistor using amorphous silicon as a channel layer, and a polycrystalline silicon thin film transistor using polycrystalline silicon.

비정질 실리콘 박막 트랜지스터는, 저온에서도 공정이 가능하여 공정 자체가 복잡하지 않아 저렴한 비용으로 생산할 수 있는 장점이 있으나, 전자 이동도가 매우 낮아 정보 처리 속도가 느리다는 문제점이 있다.The amorphous silicon thin film transistor has the advantage of being able to be produced at low cost because the process itself is not complicated because it can be processed even at low temperatures, but has a problem in that the information processing speed is slow due to very low electron mobility.

또한, 다결정 실리콘 박막 트랜지스터는, 전자 이동도가 개선되어 전자 이동속도가 빨라 많은 정보를 신속하게 처리할 수 있는 장점이 있으나, 높은 이동도를 가짐에도 불구하고 균일한 특성 확보가 어려워 공정이 복잡하여 대형화에 적합하지 않다는 문제점이 있다.In addition, the polysilicon thin film transistor has the advantage of being able to process a lot of information quickly due to its improved electron mobility and fast electron mobility, but despite having high mobility, it is difficult to secure uniform characteristics, so the process is complicated. There is a problem that it is not suitable for enlargement.

이에 비정질 실리콘 박막 트랜지스터와 다결정 실리콘 박막 트랜지스터의 단점을 보완하기 위한, 산화물질을 채널층으로 사용하는 산화물 박막 트랜지스터의 개발이 활발하게 이루어지고 있다.Accordingly, in order to compensate for the shortcomings of the amorphous silicon thin film transistor and the polycrystalline silicon thin film transistor, an oxide thin film transistor using an oxide material as a channel layer is being actively developed.

산화물 채널층을 이용한 박막 트랜지스터는 광학적으로 투명하며, 안정성 및 전자 이동도가 우수하고, 저온에서도 공정이 가능하며 공정과정이 단순해 저렴한 가격으로 대량 생산이 가능한 장점이 있지만, 산화물 박막 트랜지스터는 전기 부하에 약하다는 단점이 있고, 차세대 대면적 디스플레이에 적용되기에는 아직 성능이 미흡하며, 대형화와 보다 개선된 정보 처리 능력을 위해 전하 이동도와 광투과도를 더욱 향상시키기 위한 연구가 필요하다. A thin film transistor using an oxide channel layer is optically transparent, has excellent stability and electron mobility, can be processed even at low temperatures, and has the advantage of being able to mass-produce at a low price because the process is simple. It has the disadvantage of being weak to the display, and the performance is still insufficient to be applied to the next-generation large-area display, and research is needed to further improve the charge mobility and light transmittance for larger size and improved information processing capability.

일반적으로 산화물 채널층을 이용한 산화물 박막 트랜지스터를 제조하는데 있어, 산화물 채널층을 증착한 후 RMS(Root-Mean Squar)의 값과 표면상의 결함을 개선하기 위해 채널층의 표면 처리를 수행하게 되며, 표면을 처리하기 위한 후공정으로 고온 어닐링(thermal annealing)의 공정을 수행한 후 소스/드레인을 증착한다.In general, in manufacturing an oxide thin film transistor using an oxide channel layer, after depositing the oxide channel layer, the surface treatment of the channel layer is performed to improve the RMS (Root-Mean Square) value and surface defects. After performing a process of high-temperature annealing as a post-process for treating , the source/drain is deposited.

그러나, 고온 어닐링 과정으로 인한 표면 처리는, 다양한 열화 요인에 따라 물리, 화학적 변형을 유발시키고, 안정적으로 요구되는 제반 특성에 심각한 문제를 일으켜 성능 저하를 유발한다는 문제점이 있으며, 표면 거칠기 감소에 효과가 미미하고, 절연막과 채널층 계면에서 절연막 내의 불특정한 준위로 터널효과(electron tunneling)가 발생하게 되며, 플랫밴드 전압(flatband voltage) 이동이 발생하게 되는 문제점이 발생하게 된다. However, the surface treatment due to the high-temperature annealing process causes physical and chemical transformation according to various deterioration factors, and causes serious problems in various properties required stably, thereby causing performance degradation, and has no effect on reducing surface roughness. Insignificant, an electron tunneling effect occurs to an unspecified level in the insulating film at the interface between the insulating film and the channel layer, and a flatband voltage shift occurs.

또한, 산화물 박막 내에 산소 공공(oxygen vacancy)을 유발하게 되어, 산소 공공으로 인해 트랩 차지(trap charge)가 발생하거나, 누설 전류(leakage current)가 발생하게 되고, 이는 트랜지스터의 신뢰성에 큰 영향을 미치게 된다. In addition, oxygen vacancy is induced in the oxide thin film, which causes trap charge or leakage current due to the oxygen vacancy, which greatly affects the reliability of the transistor. do.

따라서, 고효율의 유기 발광 소자를 구현하기 위해서, 적절한 산소 공공을 유지하여 표면의 거칠기를 효과적으로 감소시켜 트랩 차지 및 누설 전류를 최소화 하고, 전자 이동도를 향상시켜, 전기적 및 환경적으로 안정성이 향상된 산화물 박막 트랜지스터를 개발해야 하는 필요성이 있다.Therefore, in order to realize a high-efficiency organic light-emitting device, an oxide with improved electrical and environmental stability by maintaining adequate oxygen vacancies and effectively reducing surface roughness to minimize trap charge and leakage current, and improving electron mobility. There is a need to develop thin film transistors.

대한민국공개특허공보 제10-2019-0001081호(“대기압 플라즈마 공정을 이용한 용액공정 금속산화물 TFT의 제조방법”, 2019.07.15)Korean Unexamined Patent Publication No. 10-2019-0001081 (“Method for manufacturing solution-processed metal oxide TFT using atmospheric pressure plasma process,” 2019.07.15)

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서 본 발명의 목적은, 산소 가스를 이용한 플라즈마 표면처리를 통해 박막 트랜지스터의 전반적인 전기적, 표면적 및 광학적 성능을 향상시키기 위한 것으로, 최적의 공정 시간으로 공정하여 통해 표면 에너지를 증대시키고, 채널층 내부의 산소 공공을 적절하게 조절하여 자유 전자의 농도를 변화 없이 유지함으로써 RMS를 감소시켜 전류 효율을 향상시키며, 산소 농도를 자유롭게 조정하여 채널 전도도를 높이며 저온 공정에 더욱 적합한 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터를 제공함에 있다.The present invention has been devised to solve the above problems, and an object of the present invention is to improve the overall electrical, surface area, and optical performance of a thin film transistor through plasma surface treatment using oxygen gas. The surface energy is increased through the process, and the concentration of free electrons is maintained unchanged by appropriately controlling the oxygen vacancies inside the channel layer, thereby reducing the RMS to improve the current efficiency. An object of the present invention is to provide a method for manufacturing an oxide thin film transistor according to a process time more suitable for the process, and an oxide thin film transistor manufactured by the manufacturing method.

본 발명의 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법에 있어서, 절연막이 형성된 게이트 전극의 상기 절연막 상 산화물 채널층을 형성하는 산화물 채널층 형성 단계; 상기 산화물 채널층을 열처리하는 열처리 단계; 산소 플라즈마를 이용하여 상기 열처리된 산화물 채널층을 표면처리하는 산소 플라즈마 표면처리 단계; 및 상기 표면처리된 산화물 채널층과 접하되 서로 이격 대향하는 소스전극과 드레인 전극을 형성하는 소스/드레인 형성 단계;를 포함하고, 상기 산소 플라즈마 표면 처리 단계는, 2분 50초 내지 3분 10초 동안 수행되는 것을 특징으로 한다.In the manufacturing method of the oxide thin film transistor according to the process time of the present invention, the oxide channel layer forming step of forming an oxide channel layer on the insulating film of the gate electrode on which the insulating film is formed; a heat treatment step of heat-treating the oxide channel layer; an oxygen plasma surface treatment step of surface-treating the heat-treated oxide channel layer using oxygen plasma; and a source/drain forming step of forming a source electrode and a drain electrode in contact with the surface-treated oxide channel layer and spaced apart from each other, wherein the oxygen plasma surface treatment step includes: 2 minutes 50 seconds to 3 minutes 10 seconds It is characterized in that it is carried out during

이때, 상기 산소 플라즈마 표면처리 단계에서, 공급되는 산소의 유량은 9 sccm 내지 11 sccm인 것을 특징으로 한다.At this time, in the oxygen plasma surface treatment step, the flow rate of the supplied oxygen is characterized in that 9 sccm to 11 sccm.

또한, 상기 산소 플라즈마 표면처리 단계는, 3.0 × 10-3 torr 진공도의 챔버 내에서 수행되는 것을 특징으로 한다.In addition, the oxygen plasma surface treatment step is characterized in that it is performed in a chamber of 3.0 × 10 -3 torr vacuum degree.

또한, 상기 열처리 단계는, 대기압에서, 250 내지 350도의 온도에서 수행되는 것을 특징으로 한다.In addition, the heat treatment step, at atmospheric pressure, characterized in that it is performed at a temperature of 250 to 350 degrees.

또한, 상기 절연막 형성 단계에서, SPM 클리닝(Sulfuric acid hydrogen Peroxide Mixture solution Cleaning) 공정으로 상기 절연막을 클리닝하는 것을 특징으로 한다.In addition, in the insulating film forming step, the insulating film is cleaned by a sulfuric acid hydrogen peroxide mixture solution cleaning (SPM cleaning) process.

더하여, 본 발명은 상술한 구성 중 어느 한 수단의 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법에 의해 제조된 산화물 박막 트랜지스터를 이루는 것을 특징으로 한다.In addition, the present invention is characterized in that the oxide thin film transistor manufactured by the manufacturing method of the oxide thin film transistor according to the process time of any one of the above-described components.

상기와 같은 구성에 의한 본 발명의 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터는 산소 플라즈마 표면처리로 인해 산화물 채널층 내부에 산소 공공이 감소되고, 전자의 트랩핑(trapping)을 유발하는 결함(defect)이 감소되어 전하 이동도의 향상과 누설 전류의 개선 효과를 얻을 수 있으며, 전류 점멸비(on/off current ration)가 향상되고, 문턱전압이 감소되어 문턱전압 이하에서의 기울기(subthreshold swing, S/S) 값이 개선되어 소스/드레인에 의한 최적의 접촉 저항을 갖게 되는 효과가 있다.Oxygen vacancies in the oxide channel layer are reduced due to the oxygen plasma surface treatment in the method for manufacturing an oxide thin film transistor according to the process time of the present invention and the oxide thin film transistor manufactured by the manufacturing method according to the configuration as described above, and Defects that cause trapping are reduced, so charge mobility is improved and leakage current is improved. The subthreshold swing (S/S) value is improved below the threshold voltage, thereby having an optimal contact resistance by the source/drain.

또한, 산소 플라즈마 표면처리는 결함 생성을 억제하고 원자 결합 강도를 향상시키는 효과가 있으며, 산소 플라즈마 처리에 의해 박막의 표면 거칠기가 감소되게 되어 산소 플라즈마 처리 전의 표면에 잔존하던 미세 입자와 저분자 물질이 효과적으로 증발하여 균일도가 높고 평탄한 표면적 및 광학적 특성이 향상된 산화물 채널층을 제조할 수 있으며, 단기간 전류 유지 안정성이 향상되어 전기적, 표면적 및 광학적 성능이 안정적인 산화물 박막 트랜지스터를 제공할 수 있는 효과가 있다. In addition, the oxygen plasma surface treatment has the effect of suppressing the generation of defects and improving the atomic bond strength, and the surface roughness of the thin film is reduced by the oxygen plasma treatment, so that the fine particles and low-molecular substances remaining on the surface before the oxygen plasma treatment are effectively removed. It is possible to manufacture an oxide channel layer with high uniformity and improved flat surface area and optical properties by evaporation, and it is possible to provide an oxide thin film transistor with stable electrical, surface area and optical performance due to improved short-term current holding stability.

도 1은 본 발명의 산화물 박막 트랜지스터 개념 사시도
도 2는 본 발명의 산화물 박막 트랜지스터의 제조방법 순서도
도 3은 본 발명의 제조방법 순서에 따른 단면도
도 4는 공정 시간 및 전압에 따른 산소 플라즈마 표면처리 공정을 이용한 산화물 박막 트랜지스터의 출력 특성 그래프
도 5는 공정 시간에 따른 산소 플라즈마 표면처리 공정을 이용한 산화물 박막 트랜지스터의 출력 특성과 그의 제곱근의 그래프
도 6은 공정 시간에 따른 산소 플라즈마 표면처리 공정을 이용한 산화물 박막 트랜지스터의 전기적 신뢰성 그래프
도 7은 공정 시간에 따른 산소 플라즈마 표면처리 공정을 이용한 산화물 박막 트랜지스터의 산화물 채널층의 표면 상태(AFM)
도 8은 공정 시간에 따른 산소 플라즈마 표면처리 공정을 이용한 산화물 박막 트랜지스터의 인터버 동적 시험1 is a conceptual perspective view of an oxide thin film transistor of the present invention;
2 is a flowchart of a method for manufacturing an oxide thin film transistor according to the present invention;
3 is a cross-sectional view according to the manufacturing method sequence of the present invention;
4 is a graph of output characteristics of an oxide thin film transistor using an oxygen plasma surface treatment process according to process time and voltage;
5 is a graph of the output characteristics of the oxide thin film transistor using the oxygen plasma surface treatment process and the square root thereof according to the process time;
6 is an electrical reliability graph of the oxide thin film transistor using the oxygen plasma surface treatment process according to the process time;
7 is a surface state (AFM) of the oxide channel layer of the oxide thin film transistor using the oxygen plasma surface treatment process according to the process time;
8 is an inverter dynamic test of an oxide thin film transistor using an oxygen plasma surface treatment process according to process time

이하, 본 발명의 기술적 사상을 첨부된 도면을 사용하여 더욱 구체적으로 설명한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. Hereinafter, the technical idea of the present invention will be described in more detail with reference to the accompanying drawings. Prior to this, the terms or words used in the present specification and claims should not be construed as being limited to their ordinary or dictionary meanings, and the inventor should properly understand the concept of the term in order to best describe his invention. Based on the principle that it can be defined, it should be interpreted as meaning and concept consistent with the technical idea of the present invention.

따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 변형 예들이 있을 수 있음을 이해하여야 한다.Therefore, the configuration shown in the embodiments and drawings described in the present specification is only the most preferred embodiment of the present invention and does not represent all of the technical spirit of the present invention, so at the time of the present application, various It should be understood that there may be variations.

이하, 본 발명의 기술적 사상을 첨부된 도면을 사용하여 더욱 구체적으로 설명한다. 첨부된 도면은 본 발명의 기술적 사상을 더욱 구체적으로 설명하기 위하여 도시한 일예에 불과하므로 본 발명의 기술적 사상이 첨부된 도면의 형태에 한정되는 것은 아니다.Hereinafter, the technical idea of the present invention will be described in more detail with reference to the accompanying drawings. Since the accompanying drawings are merely examples shown to explain the technical idea of the present invention in more detail, the technical idea of the present invention is not limited to the form of the accompanying drawings.

도 1은 본 발명의 산화물 반도체를 채널층으로 사용한 산화물 박막 트랜지스터(1000)의 구조를 개략적으로 나타낸 사시도로써, 도시된 바와 같이, 상기 산화물 박막 트랜지스터는 기판(100), 상기 기판(100) 위에 형성된 절연막(200), 상기 절연막(200) 위에 형성된 산화물 채널층(300) 및, 상기 산화물 채널층(300)과 소정의 영역을 공유하며 전기적으로 연결되도록 형성된 소스/드레인 전극(300)을 포함하는 것을 특징으로 한다.1 is a perspective view schematically showing the structure of an oxide thin film transistor 1000 using the oxide semiconductor of the present invention as a channel layer. As shown, the oxide thin film transistor is a substrate 100 and formed on the substrate 100 Including an insulating film 200, an oxide channel layer 300 formed on the insulating film 200, and a source/drain electrode 300 formed to share a predetermined region with the oxide channel layer 300 and to be electrically connected to each other characterized.

도 2를 참고하여 설명하면, 본 발명은 공정 시간에 따른 산소 플라즈마 표면처리 공정을 이용한 산화물 박막 트랜지스터를 제조하기 위한 발명으로, 박막 트랜지스터 제조방법에 있어서, 절연막이 형성된 게이트 전극의 상기 절연막(200) 상 산화물 채널층을 형성하는 산화물 채널층 형성 단계(S100), 상기 산화물 채널층(300)을 열처리하는 열처리 단계(S200), 산소 플라즈마를 이용하여 상기 열처리된 산화물 채널층(300)을 표면처리하는 산소 플라즈마 표면처리 단계(S300), 및 상기 표면처리된 산화물 채널층과 접하되 서로 이격 대향하는 소스전극과 드레인 전극을 형성하는 소스/드레인 형성 단계(S400)를 포함하는 것을 특징으로 한다.2, the present invention is an invention for manufacturing an oxide thin film transistor using an oxygen plasma surface treatment process according to a process time. In the thin film transistor manufacturing method, the insulating film 200 of the gate electrode on which the insulating film is formed. An oxide channel layer forming step (S100) of forming an upper oxide channel layer, a heat treatment step (S200) of heat-treating the oxide channel layer 300, and surface treatment of the heat-treated oxide channel layer 300 using oxygen plasma It characterized in that it comprises an oxygen plasma surface treatment step (S300), and a source/drain forming step (S400) of forming a source electrode and a drain electrode in contact with the surface-treated oxide channel layer but spaced apart from each other.

도 3의 (a) 및 (b)를 참고하여 설명하면, 상기 산화물 채널층 형성 단계(S100)는, 절연막 형성 단계 및 스퍼터링 단계를 포함하여 수행될 수 있다. Referring to FIGS. 3A and 3B , the oxide channel layer forming step S100 may include an insulating film forming step and a sputtering step.

도 3의 (a)를 참고하여 설명하면, 상기 절연막 형성 단계는 상기 기판(100) 위에, 상기 열 산화 공정을 통하여 상기 절연막(200)을 형성한다. 이때, 산화물 박막 트랜지스터의 제조 특징에 있어 저온에서 공정이 가능한 특징이 있으므로, 상기 기판(100)은 플라스틱 재질이나 소다라임 글라스 등의 상온에서 공정이 가능한 재질로 형성될 수 있으며, 본 발명의 일실시예로, 상기 기판(100)은 규소 웨이퍼(Si wafer)로 형성될 수 있고, 보다 상세하게 상기 기판(100)은 기판이자 게이트 하부 전극으로 사용될 수 있는 heavily doped n-type Si wafer를 사용하여 상기 기판(100)으로 형성한 것을 특징으로 한다.Referring to FIG. 3A , in the insulating film forming step, the insulating film 200 is formed on the substrate 100 through the thermal oxidation process. At this time, since the oxide thin film transistor has a characteristic that it can be processed at a low temperature, the substrate 100 may be formed of a material that can be processed at room temperature, such as a plastic material or soda lime glass, and in one embodiment of the present invention For example, the substrate 100 may be formed of a silicon wafer (Si wafer), and in more detail, the substrate 100 is a substrate using a heavily doped n-type Si wafer that can be used as a substrate and a lower gate electrode. It is characterized in that it is formed as a substrate (100).

상기 기판(100) 위에 형성되는 상기 절연막(200)은, 실리콘질화막(SiNx), 실리콘산화막(SiO2) 등의 무기절연막 또는 유기절연막이나, 하프늄 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막 중 어느 하나 이상으로 사용될 수 있다. 본 발명의 일실시예로, 상기 절연막(200)은 열 산화 공정을 통해 실리콘산화막(SiO2)으로 상기 절연막(200)을 형성하는 것을 특징으로 한다. 또한, 상기 기판(100)이 500~700 nm, 즉 600nm의 두께로 형성되면, 상기 절연막(200)은 50~150 nm, 즉 100nm의 두께로 형성될 수 있다.The insulating film 200 formed on the substrate 100 is an inorganic insulating film or an organic insulating film, such as a silicon nitride film (SiN x ), a silicon oxide film (SiO 2 ), or a high dielectric oxide film such as hafnium oxide or aluminum oxide. more can be used. In one embodiment of the present invention, the insulating film 200 is characterized in that the insulating film 200 is formed of a silicon oxide film (SiO 2 ) through a thermal oxidation process. In addition, when the substrate 100 is formed to a thickness of 500 to 700 nm, that is, 600 nm, the insulating layer 200 may be formed to a thickness of 50 to 150 nm, that is, 100 nm.

상기 기판(100) 위에 상기 절연막(200)이 형성되면, 표면상의 유기물과 무기물의 불순물들을 제거하기 위한 절연막 및 기판 클리닝 단계를 수행할 수 있다. 반도체 소자 제조 공정 중 발생하는 오염물은 소자의 구조적 형상의 왜곡과 전기적 특성을 저하시키고, 소자의 성능, 신뢰성 및 수율 등에 큰 영향을 미치게 되기 때문에, 상기 산화물 채널층(300)을 증착하기 전에 상기 절연막(200)이 형성된 상기 기판(100)의 표면을 청소하여 상기 산화물 박막 트랜지스터가 생성되는 공정에서 오염물을 최소한의 비율로 감소시켜 수행되도록 하는 것이 바람직하다.When the insulating film 200 is formed on the substrate 100 , an insulating film and substrate cleaning step for removing impurities of organic and inorganic substances on the surface may be performed. Contaminants generated during the semiconductor device manufacturing process reduce the distortion of the structural shape and electrical characteristics of the device, and greatly affect the device performance, reliability, yield, etc., so before depositing the oxide channel layer 300 , the insulating film It is preferable to clean the surface of the substrate 100 on which 200 is formed so as to reduce contaminants in the process of producing the oxide thin film transistor to a minimum ratio.

본 발명의 일실시예로 상기 절연막(200) 및 기판 클리닝을 간단하게 설명하면, 상기 기판(100)에 상기 산화물 채널층(300)을 증착하기 전에, 상기 절연막(200)이 형성된 상기 기판(100)의 불순물을 제거하고 손상을 방지하기 위해 피라냐 세정(piranha cleaning, SPM)을 진행하여 유기 오염물을 제거할 수 있다. 보다 상세히 설명하면, 상기 피라냐 세정은 60ml의 황산(H2SO4)과 20ml의 과산화수소(H2O2)를 3:1로 혼합하여 60℃에서 가열하여, 황산에 의해 유기물이 연소되고, 과산화수소에 의해 유기물 산화 및 용해 반응을 통해 효과적으로 유기 오염물을 제거할 수 있으며, 유기 오염물을 제거한 이후, 상기 기판(100)에 잔존할 수 있는 상기 피라냐 세정의 용액을 제거하기 위해 탈이온수(deionized water)를 이용하여 약 10분간 세척한다. 또한, 남은 무기 및 유기 불순물을 제거하기 위해서 아세톤, 이소프로필알코올(isopropyl alcohol)과 탈이온수를 사용하여, 잔류하는 불순물을 초음파 분쇄기(Ultra-sonicator)로 상기 기판(100)과 오염 물질 사이의 틈에 기포를 발생시켜 파괴하는 것으로 오염 물질을 상기 기판(100)으로부터 더욱 효과적으로 분리하고 세척할 수 있다. 마지막으로, 상기 기판(100)의 표면에 잔존하는 수분을 제거하기 위해서 상기 절연막(200)이 형성된 상기 기판(100)을 저진공 상태인 진공 오븐(vacuum oven)에서 약 150℃로 1시간 동안 베이킹(baking)을 실시하여, 상기 절연막(200) 및 기판 표면의 유기물 및 무기물을 제거할 수 있다.Briefly describing the insulating film 200 and substrate cleaning as an embodiment of the present invention, before depositing the oxide channel layer 300 on the substrate 100 , the substrate 100 on which the insulating film 200 is formed ) to remove impurities and prevent damage, piranha cleaning (SPM) can be performed to remove organic contaminants. More specifically, the piranha washing is performed by mixing 60 ml of sulfuric acid (H 2 SO 4 ) and 20 ml of hydrogen peroxide (H 2 O 2 ) in a 3:1 ratio and heating at 60° C., the organic material is burned by sulfuric acid, hydrogen peroxide can effectively remove organic contaminants through organic material oxidation and dissolution reaction by Wash for about 10 minutes. In addition, in order to remove the remaining inorganic and organic impurities, acetone, isopropyl alcohol, and deionized water are used to remove the remaining impurities using an ultra-sonicator. The gap between the substrate 100 and the contaminants Contaminants can be more effectively separated and cleaned from the substrate 100 by generating and destroying air bubbles. Finally, in order to remove moisture remaining on the surface of the substrate 100 , the substrate 100 on which the insulating film 200 is formed is baked at about 150° C. for 1 hour in a vacuum oven in a low vacuum state. (baking) may be performed to remove organic and inorganic materials from the surface of the insulating layer 200 and the substrate.

도 3의 (b)를 참고하여 설명하면, 상기 절연막(200) 및 기판 클리닝이 완료되면, 스퍼터링 공정을 통해 상기 절연막(200) 상에 상기 산화물 채널층(300)을 증착하는 상기 스퍼터링 단계가 수행된다. 이때, 상기 산화물 채널층(300)은, 비정질 아연 산화물계 복합 반도체, 특히 a-IGZO 반도체로 형성되는 것이 바람직하며, 상기 a-IGZO 반도체는 갈륨산화물(Ga2O3), 인듐산화물(In2O3) 및 아연산화물(ZnO)과 같은 중금속이 포함되는 것으로 상기 산화물 채널층(300)을 형성하는 것을 특징으로 한다. 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 저온에서 공정이 가능하며, 가볍고 유연한 제품을 생산할 때 사용될 수 있는 특징이 있고, 부품의 구조가 단순하여 대면적 생산에 용이한 장점이 있으며, 특히 높은 전하 이동도를 가지기 때문에 전기적 효율이 향상된 박막 트랜지스터를 생산할 수 있다는 장점이 있다.Referring to FIG. 3B , when cleaning of the insulating film 200 and the substrate is completed, the sputtering step of depositing the oxide channel layer 300 on the insulating film 200 through a sputtering process is performed. do. In this case, the oxide channel layer 300 is preferably formed of an amorphous zinc oxide-based composite semiconductor, particularly an a-IGZO semiconductor, and the a-IGZO semiconductor is gallium oxide (Ga 2 O 3 ), indium oxide (In 2 ). O 3 ) and a heavy metal such as zinc oxide (ZnO) is included to form the oxide channel layer 300 . The oxide thin film transistor made of the a-IGZO semiconductor can be processed at a low temperature, has characteristics that can be used to produce light and flexible products, and has the advantage of being easy for large-area production due to the simple structure of the parts, and particularly Since it has charge mobility, there is an advantage in that it is possible to produce a thin film transistor with improved electrical efficiency.

본 발명의 일실시예로, 상기 스퍼터링 공정은, 갈륨산화물, 인듐산화물 및 아연산화물의 비율이 1:1:1인 복합체 타겟을 사용할 수 있으며 고주파 스퍼터링 시스템(RF magnetron sputtering system)을 이용하여 상기 스퍼터링 공정을 실시하는 것이 바람직하다. 상기 고주파 스퍼터링 시스템은, 스퍼터링 장치의 건(gun)에 자석을 추가한 장치이며, 높은 주파수를 이용하여 아르곤(Ar) 기체 플라즈마를 형성한 후, 이를 통해 높은 에너지를 가진 입자들이 타겟에 충돌하게 되고, 에너지를 받은 타겟의 원자들이 부딪혀 튀어 나오는 것을 통해 상기 기판(100)에 박막을 증착하는 것을 특징으로 한다. 보다 상세히 설명하면, 상기 고주파 스퍼터링 시스템은, 타겟의 이온화율을 향상시키기 위해서 판형의 다이오드의 음극(cathode) 후면에 자석을 설치하여 전자가 표적 재료 위주의 전기 및 자기장에 머무르게 하는 것으로 이온화를 계속적으로 발생시켜 스퍼터링 공정을 수행하도록 하여, 피복율을 크게 증가시키는 효과가 있는 것을 특징으로 한다.In an embodiment of the present invention, the sputtering process may use a composite target in which the ratio of gallium oxide, indium oxide and zinc oxide is 1:1:1, and the sputtering is performed using a RF magnetron sputtering system. It is preferable to carry out the process. The high frequency sputtering system is a device in which a magnet is added to the gun of the sputtering device, and after forming an argon (Ar) gas plasma using a high frequency, particles with high energy collide with the target through this , characterized in that the thin film is deposited on the substrate 100 through the collision of the atoms of the target that received energy. More specifically, the high-frequency sputtering system, in order to improve the ionization rate of the target, installs a magnet on the rear surface of the cathode of the plate-shaped diode so that the electrons stay in the electric and magnetic field centered on the target material. It is characterized in that it has the effect of greatly increasing the coverage by generating a sputtering process.

보다 상세히 설명하면, 상기 스퍼터링 공정은, 복합체 타겟의 직경이 3 inch이며, 복합체 타겟과 상기 기판(100) 간의 거리는 8cm로 설정할 수 있고, 챔버 내의 불순물을 제거하기 위해 초기 고진공 상채로 도달하기 위해 로터리 펌프(rotary pump)와 터보 펌프(turbo molecular pump)를 통해 챔버 내의 초기 압력을 약 3.0 × 10-6 torr 이하의 고진공의 압력으로 설정할 수 있다. 이후, 챔버 내에 고순도로 이온화된 아르곤 가스를 MFC를 통해 약 30sccm으로 주입하고, 가스를 가속한 후 고주파 파워 발전기(RF power generator)의 고주파 파워(RF power)를 150W로 인가하여 플라즈마를 발생시켜 약 6~7분 이내, 즉 6분 40초 동안 상기 산화물 채널층(300)이 증착되도록 수행될 수 있다. 이때, 플라즈마를 발생시키는 프로세스 챔버와 터보 펌프 사이의 메인 밸브를 여닫아서, 동작 압력을 약 1.5 × 10-2 torr로 유지시켜 수행할 수 있으며, 상기 기판(100)의 온도는 상온으로 유지하였으며, 상기 기판(100) 위에 상기 산화물 채널층(300)이 균일하게 증착되기 위해 상기 기판(100)을 6~9 rpm, 즉 7 rpm의 속도로 회전시켜 상기 스퍼터링 단계가 수행되도록 할 수 있다. 또한, 상기 스퍼터링 공정은, 상기 산화물 채널층(300)을 증착하기 전에, 상기 산화물 채널층(300) 타겟 표면에 남아있는 불순물을 제거하기 위해 예비 스퍼터링을 약 5분간 진행할 수 있고, 약 400nm × 2200nm 크기의 채널층을 형성하기 위해, 쉐도우 마스크(shadow mask)를 이용하여 약 30~70 nm, 즉 50nm의 두께의 상기 산화물 채널층(300)을 상기 절연막(200) 위에 증착시킬 수 있다. More specifically, in the sputtering process, the diameter of the composite target is 3 inches, the distance between the composite target and the substrate 100 can be set to 8 cm, and the rotary to reach the initial high vacuum phase to remove impurities in the chamber The initial pressure in the chamber may be set to a high vacuum pressure of about 3.0 × 10 -6 torr or less through a rotary pump and a turbo molecular pump. Thereafter, argon gas ionized with high purity into the chamber is injected at about 30 sccm through the MFC, and after accelerating the gas, the RF power of the RF power generator is applied at 150 W to generate plasma to approximately The deposition of the oxide channel layer 300 may be performed within 6 to 7 minutes, that is, for 6 minutes and 40 seconds. At this time, by opening and closing the main valve between the process chamber for generating plasma and the turbo pump, the operating pressure can be maintained at about 1.5 × 10 -2 torr, and the temperature of the substrate 100 was maintained at room temperature, In order to uniformly deposit the oxide channel layer 300 on the substrate 100, the substrate 100 may be rotated at a speed of 6 to 9 rpm, that is, 7 rpm to perform the sputtering step. In addition, in the sputtering process, before depositing the oxide channel layer 300 , preliminary sputtering may be performed for about 5 minutes to remove impurities remaining on the target surface of the oxide channel layer 300 , and about 400 nm × 2200 nm In order to form a channel layer having a size, the oxide channel layer 300 having a thickness of about 30 to 70 nm, that is, 50 nm, may be deposited on the insulating layer 200 using a shadow mask.

도 3의 (c)를 참고하여 설명하면, 상기 산화물 채널층(300) 형성 단계 이후, 상기 산화물 채널층(300)의 표면을 열처리하는 상기 열처리 단계(S200)를 수행한다. 상기 열처리 단계(S200)는 형성된 상기 산화물 채널층(300) 즉, a-IGZO 박막의 결정화 및 박막 내부에 존재하는 결함을 감소시켜, 표면을 평탄화 하기 위한 애널링(thermal annealing) 공정인 것을 특징으로 한다. 이때, 상기 열처리 단계(S200)는, 250~350℃ 이내 즉, 약 300 ℃의 범위에서 1시간 동안 진행하는 것을 특징으로 하며, 이를 통해 박막 내의 결정성을 향상시키고, 전하의 농도와 이동도를 상승시켜 비저항을 감소시키는 효과가 있다.Referring to FIG. 3C , after the forming of the oxide channel layer 300 , the heat treatment step S200 of heat-treating the surface of the oxide channel layer 300 is performed. The heat treatment step (S200) is an annealing process for planarizing the surface by reducing the crystallization of the formed oxide channel layer 300, that is, the a-IGZO thin film and defects present in the thin film, characterized in that do. At this time, the heat treatment step (S200) is characterized in that it is performed within 250 ~ 350 ℃, that is, in the range of about 300 ℃ for 1 hour, thereby improving the crystallinity in the thin film, the concentration and mobility of the charge It has the effect of increasing the resistivity and reducing the resistivity.

본 발명의 특징에 있어, 상기 열처리 단계(S200)에 의해 열화된 상기 산화물 채널층(300)의 표면을 보상하기 위해, 산소 플라즈마로 상기 산화물 채널층(300)의 표면 처리를 하는 상기 산소 플라즈마 표면처리 단계(S300)가 수행되는 것을 특징으로 한다.In a feature of the present invention, in order to compensate for the surface of the oxide channel layer 300 deteriorated by the heat treatment step ( S200 ), the oxygen plasma surface is subjected to surface treatment of the oxide channel layer 300 with oxygen plasma. It is characterized in that the processing step (S300) is performed.

도 3의 (d)를 참고하여 설명하면, 상기 산소 플라즈마 표면처리 단계(S300)는, 다른 공정조건에 따라 변동이 가능하지만, 본 발명의 일실시예로, 공정 시간에 따른 상기 산화물 채널층(300)의 표면적, 전기적 특성 변화를 통해 분석한 최적의 공정 시간으로 상기 산소 플라즈마 표면처리 단계(S300)를 수행하는 것이 바람직하다. 이때, 공정 시간은 2분 50초 ~ 3분 10초 이내의 시간으로 공정되는 것을 특징으로 하며, 보다 상세하게는 3분인 것이 바람직하다. 또한, 산소 주입 유량은 9~11 sccm 이내로 수행될 수 있으며, 10 sccm으로 수행되는 것이 바람직하다. Referring to FIG. 3 (d), the oxygen plasma surface treatment step (S300) may vary depending on other process conditions, but in an embodiment of the present invention, the oxide channel layer ( 300), it is preferable to perform the oxygen plasma surface treatment step (S300) with the optimal process time analyzed through changes in the surface area and electrical properties. In this case, the process time is characterized in that the process is performed within a time of 2 minutes 50 seconds to 3 minutes and 10 seconds, and more specifically, it is preferably 3 minutes. In addition, the oxygen injection flow rate may be performed within 9 to 11 sccm, and is preferably performed at 10 sccm.

상기 산소 플라즈마 표면처리 단계(S300)는, 분자빔 에피택시 시스템(molecular beam epitaxy, MBE)를 통해 프로세스 챔버 내로 주입된 산소에 소량으로 존재하는 자유 전자가 전압을 인가함으로써 자기장에 의해 가속되고, 프로세스 챔버 내에 안정화된 기존의 산소 원자와 부딪히며 발생되는 이온화를 통해 자유 전자가 산소 원자의 최외각 전자가 가속된 자유 전자와 부딪혀 밖으로 방출되게 되며, 산소 원자는 전자를 잃어 양이온으로 변환되게 된다. 이에 따라 산소 원자는 여기(excitation)가 되어 높은 준위(여기 상태)가 되어 본래의 상태로 되돌아가려는 성질로 인해 안정화를 거치게 되는데, 자유 전자에 의해 받았던 에너지는 빛 에너지로 방출되고 따라서 밀도 높은 플라즈마가 발생되게 되고, 이를 통해 상기 산화물 채널층(300)이 형성된 상기 기판(100) 표면에 국부적으로 균일한 산소 플라즈마 표면처리를 하는 것을 특징으로 한다. 이때, 플라즈마를 발생시키기 전에 분자빔 에피택시 시스템 전체의 진공 상태를 깨지 않고, 더욱 고밀도의 진공 상태에서 상기 산화물 채널층(300)을 배치하기 위해서 로드 락 챔버(load lock chamber)를 사용할 수 있고, 프로세스 챔버의 진공도는 3.0 × 10-3 torr인 진공 상태에서, 고주파 파워 발전기의 고주파 파워가 50~60 W이내의 전력, 상세히는 60W의 고주파 파워로 인가하여 산소 플라즈마를 발생시키는 것을 특징으로 한다.In the oxygen plasma surface treatment step (S300), free electrons present in a small amount in oxygen injected into the process chamber through a molecular beam epitaxy (MBE) system are accelerated by a magnetic field by applying a voltage, and the process Through ionization generated by colliding with an existing oxygen atom stabilized in the chamber, free electrons collide with the accelerated free electrons of the oxygen atom, and the oxygen atom loses electrons and is converted into positive ions. As a result, the oxygen atom becomes excitation and becomes a high level (excited state) and undergoes stabilization due to its tendency to return to its original state. is generated, and through this, the surface of the substrate 100 on which the oxide channel layer 300 is formed is characterized in that the surface is locally uniformly treated with oxygen plasma. At this time, a load lock chamber may be used to dispose the oxide channel layer 300 in a higher-density vacuum state without breaking the vacuum state of the entire molecular beam epitaxy system before generating plasma, The vacuum degree of the process chamber is 3.0 × 10 -3 torr, characterized in that the high-frequency power of the high-frequency power generator is applied with a high-frequency power of 50 to 60 W, specifically, a high-frequency power of 60 W to generate oxygen plasma.

상기 산소 플라즈마 표면처리를 통해서, 상기 산화물 채널층(300)이 형성된 표면의 거칠기가 낮아지게 되어 전자 이동을 방해하는 계면 트랩 전화 현상이 완화되는 효과가 있으며, 이에 따라 전하 이동도가 상승하게 되는 효과가 나타난다. 또한, 상기 산화물 채널층(300) 내부의 산소 결핍 현상이 적절하게 감소하게 되어, 적절한 양의 산소 공공(oxygen vacancy)을 유지하게 되면서 트랩 전하가 발생되거나 누설 전류를 유발하는 현상이 현저하게 감소될 수 있으며, 문턱 전압이 감소하여 문턱 전압 이하에서의 기울기(subthreshold swing, S/S)가 개선되는 효과가 발생하여 상기 열처리 공정에 의한 손해가 보상된다. 따라서, 종래의 산화물 박막 트랜지스터에 비해 전기적, 표면적 및 광학적 특성이 개선된 산화물 박막 트랜지스터를 제조할 수 있게 되는 효과가 있다.Through the oxygen plasma surface treatment, the roughness of the surface on which the oxide channel layer 300 is formed is lowered, so that the interfacial trap conversion phenomenon that prevents electron movement is alleviated, and thus the charge mobility is increased. appears. In addition, the oxygen starvation phenomenon inside the oxide channel layer 300 is appropriately reduced, so that an appropriate amount of oxygen vacancy is maintained, and the occurrence of a trap charge or a leakage current is significantly reduced. In addition, as the threshold voltage is reduced, an effect of improving a subthreshold swing (S/S) below the threshold voltage occurs, thereby compensating for the damage caused by the heat treatment process. Accordingly, there is an effect that it is possible to manufacture an oxide thin film transistor with improved electrical, surface area and optical properties compared to the conventional oxide thin film transistor.

보다 상세히 설명하면, 도 4의 (a) 내지 (d)는 각각 상기 산소 플라즈마 표면처리 단계(S300)를 수행하지 않은 산화물 채널층(이하 ‘as-depositred 소자’라고 함.)과, 상기 산소 플라즈마 표면처리 단계(S300)를 각각 약 3, 6, 9분 동안 수행한 산화물 채널층의 산화물 박막 트랜지스터의 전기적 특성을 조사하기 위해, 소스/드레인 바이어스 전압(Vds)을 0 ~ 30 V까지 sweep 10 V, step 0.2 V로 설정하였을 때의 소스/드레인 전류(Ids)를 조사한 출력 특성(output curve)에 대한 그래프이다. 산화물 박막 트랜지스터의 게이트 전압(Vgs)이 높아질수록 채널의 부피가 점차 커지게 되는데, Vgs가 문턱 전압(threshold voltage, Vth) 보다 낮아지면 채널의 두께와 폭, 길이가 제대로 형성되지 않기 때문에 캐리어(carrier)들이 채널을 통해 이동할 수 없게 된다. 이는, 채널이 제대로 형성되지 않고 저항이 너무 크기 때문에 캐리어들이 드레인 단자로 이동할 수 있는 수단이 없기 때문에, Vds를 상승시켜서 캐리어를 유인하여도 Ids는 변화하지 않게 된다. 그러나 벌크(bulk) 내에 드레인 단자 가까이 존재하는 일부 소수 캐리어들은 높은 저항을 넘어서 드레인 단자로 이동하여 미미한 전류가 흐르게 되나, 이는 채널이 정상적으로 형성된 경우의 Ids에 비해서 매우 작은 수준이기 때문에 무시된다. 이와 같이, 거의 전류가 발생하지 않는 상태를 차단 영역(cut-off mode)이라 하며, 이는 어느 방향으로도 전류가 흐르지 않는 상태이다. 이후 Vgs가 높아질수록 채널은 점차 커지고 두꺼워지며, 채널이 소스/드레인에 서로 맞닿게 되는 pinch-on 상태에 도달하게 되며, 이때 인가된 Vgs 값을 Vth라고 명칭 하고, 트랜지스터가 동작하기 시작하는 임계값을 의미한다. Pinch-on 이후 Vgs가 높아질수록 전자 이동이 많아지게 되며, 이 구간을 선형 영역(linear region)이라 한다. 선형 영역에서는 Vgs가 높아질수록 Ids도 계속해서 증가하게 되며, 전자의 도착점인 드레인 단자 부근에 캐리어들이 조절할 수 없을 정도로 많아지게 되면 산화물 박막 트랜지스터는 동작 불능 상태에 빠지는 문제점이 있다. 이를 방지하기 위해서, 역 바이어스가 된 드레인 접합(drain junction)에서 결핍 영역(depletion region)이 두꺼워지면서 Ids의 끝없는 증가를 막아주게 되며, 이와 같이 채널이 드레인 단자와 끊어진 상태를 pinch-off 상태라 한다. 드레인 단자에 인가된 (+)전압이 전자를 유도하고 기판 단자 내의 정공을 밀어내기 때문에, 확산 방식으로 형성된 결핍 영역 두께가 드레인 접합을 기준으로 넓어지게 된다. 이후 Vgs가 높아짐에도, Ids가 일정 수준에 머무르는 포화 영역(saturation region)에 머물게 되며, current의 증가가 한계에 도달한 상태가 된다.More specifically, FIGS. 4A to 4D show an oxide channel layer (hereinafter referred to as an 'as-depositred device') that has not been subjected to the oxygen plasma surface treatment step S300, respectively, and the oxygen plasma. In order to investigate the electrical characteristics of the oxide thin film transistor of the oxide channel layer in which the surface treatment step (S300) was performed for about 3, 6, and 9 minutes, respectively, the source/drain bias voltage (V ds ) was swept 10 to 0 ~ 30 V It is a graph of the output characteristic (output curve) investigated by the source/drain current (I ds ) when V, step 0.2 V is set. Gate voltage (V gs) of the oxide thin film transistor is higher there is the volume of the channel gradually increases, V gs is the thickness and width of the lower surface channel than the threshold voltage (threshold voltage, V th), due to the length is not formed correctly, Carriers cannot move through the channel. This, because the channel is not formed correctly, the resistance is so large due to carriers are no means to move to the drain terminal, and Fig. I ds to thereby increase the V ds lure carrier is not changed. However, some minority carriers existing near the drain terminal in the bulk move to the drain terminal over a high resistance and a slight current flows, but this is ignored because it is at a very small level compared to I ds when the channel is normally formed. As described above, a state in which almost no current is generated is called a cut-off mode, which is a state in which current does not flow in any direction. Thereafter, as V gs increases, the channel becomes larger and thicker, and the channel reaches a pinch-on state in which the source/drain contacts each other. At this time, the applied V gs value is called V th , and the transistor starts to operate means a threshold value. As V gs increases after pinch-on, electron movement increases, and this section is called a linear region. In the linear region, as V gs increases, I ds continues to increase, and when carriers become uncontrollably large near the drain terminal, which is the destination of electrons, the oxide thin film transistor has a problem in that it becomes inoperable. To prevent this, the depletion region in the reverse biased drain junction is thickened to prevent the endless increase of I ds . In this way, the state in which the channel is disconnected from the drain terminal is called a pinch-off state. do. Since the (+) voltage applied to the drain terminal induces electrons and repels holes in the substrate terminal, the thickness of the depletion region formed by the diffusion method becomes wider with respect to the drain junction. After that, even when V gs increases, I ds stays in a saturation region where I ds stays at a certain level, and the increase in current reaches a limit.

이를 통해, 도 4에 도시된 그래프를 설명하면, 도 4의 (a)에 비해서, 도 4의 (b)의 포화 영역에서의 전류 값이 높은 것을 알 수 있으며, 이는 산소 플라즈마 표면처리 단계를 통해 산화물 채널층의 표면에서 산소가 환원됨으로써, 산소 공공(oxygen vacancy)이 증가되게 되고, 이에 따라 상기 산화물 채널층(300) 내의 전자 농도를 증가시켜 소자의 전도도가 향상되는 것을 특징으로 한다. 반면에, 도 4의 (c), (d)에 도시된 바와 같이, 상기 산소 플라즈마 표면처리를 각 6분 및 9분 동안 수행했을 때가 도 4의 (a) 보다도 전류 값이 낮은 것을 알 수 있다. 이는, 3분 동안의 상기 산소 플라즈마 표면처리 단계(S300)를 수행하게 되면, 표면의 양이온인 인듐(In), 갈륨(Ga), 아연(Zn)의 비율이 증가하게 되어 산소와의 결합 유지에 충분한 상태에 이르게 됨으로써, 산소 공공의 양이 더 이상 증가되지 않고 포화되기 때문이다. 따라서, 과도한 공정 시간은 산화물 채널층의 산소 공을 필요 이상으로 많이 제거되게 되며, 이에 따라 자유 전자의 농도가 현저하게 줄어들게 되고, 표면 거칠기가 증가하게 된다. 결과적으로, 본 발명의 일실시예로, 3분 동안의 공정 시간으로 상기 산소 플라즈마 표면처리를 수행한 산화물 박막 트랜지스터가, 상대적으로 가장 좋은 소스/ 드레인 접촉 저항을 가진다는 것을 확인할 수 있으며, 선형 영역에서의 Ids의 작동도 잘 이루어지고 있고 포화 영역에서도 Ids의 견고한 특성을 확인할 수 있다.Through this, when explaining the graph shown in Fig. 4, it can be seen that the current value in the saturation region of Fig. 4 (b) is higher than that of Fig. 4 (a), which is through the oxygen plasma surface treatment step. As oxygen is reduced on the surface of the oxide channel layer, oxygen vacancy is increased, and accordingly, the electron concentration in the oxide channel layer 300 is increased to improve the conductivity of the device. On the other hand, as shown in FIGS. 4(c) and 4(d), it can be seen that the current value is lower than that of FIG. 4(a) when the oxygen plasma surface treatment is performed for 6 minutes and 9 minutes, respectively. . This is because when the oxygen plasma surface treatment step (S300) for 3 minutes is performed, the ratio of indium (In), gallium (Ga), and zinc (Zn), which are cations on the surface, increases, so as to maintain the bond with oxygen. This is because, by reaching a sufficient state, the amount of oxygen vacancies no longer increases and becomes saturated. Accordingly, excessive processing time removes more oxygen vacancies in the oxide channel layer than necessary, and accordingly, the concentration of free electrons is remarkably reduced, and surface roughness is increased. As a result, according to an embodiment of the present invention, it can be confirmed that the oxide thin film transistor, which has been subjected to the oxygen plasma surface treatment with a process time of 3 minutes, has the relatively best source/drain contact resistance, in a linear region. The operation of I ds is also well performed, and the robust characteristics of I ds can be confirmed even in the saturation region.

도 5의 (a) 내지 (d)는 각각 상기 as-depositred 소자와, 상기 산소 플라즈마 표면처리 단계(S300)를 각각 약 3, 6, 9분 동안 수행한 산화물 박막 트랜지스터에 대해서, Vds를 30 V로 고정하여 바이어스 전압을 인가하고, 산화물 박막 트랜지스터의 게이트 전압(Vgs)을 -10 ~ 30 V까지 스텝 0.2 V로 설정하였을 때의 Ids와 이를 제곱근 처리한 값을 나타낸다. 이러한 전달 특성(transfer curve) 곡선을 통해 전하 이동도, 문턱 전압(Vth), 문턱 전압 이하에서의 기울기(S/S) 및 전류 점멸비(on/off current ratio)등을 알 수 있다. 도 5의 (a)와 비교하여, 도 5의 (b)는, 5.7 ± 0.3 cm2/Vs에서 9.6 ± 0.4 cm2/Vs로 전하 이동도가 크게 개선되었으며, 전류 점멸비도 1.7 × 107에서 5.9 × 108로 향상되었고, 문턱 전압 이하에서의 기울기 값도 1.1 ± 0.1V/dec에서 0.5 ± 0.2 V/dec로 감소한 것을 확인할 수 있다. 다만, 도 5의 (b)의 문턱전압 값은 8.4 ± 0.5 V로 악화되었지만, 이는 상기 산화 플라즈마 표면처리 단계에 인가하는 고주파 파워의 영향에 의해서 절연 층에서 전하의 트랩핑 유발에 의한 것으로 사료된다. 반면에, 도 5의 (c)의 6분 공정은, 도 5의 (a)의 상기 as-depositred 소자에 비해 전하 이동도 성능이 하락되며, 표준 편차 더욱 심화되어 균일도 및 신뢰성이 감소되고, 문턱 전압은 점차 감소되게 되는 것을 확인할 수 있다. 또한, 도 5의 (d)의 9분 공정은, 전하 이동도, 전류 점멸비 및 문턱 전압 이하에서의 기울기의 값이, 오히려 도 5의 (a)의 상기 as-depositred 소자 보다 현저히 성능이 악화되는 것을 확인할 수 있다. 따라서, 3분 동안의 공정 시간으로 상기 산소 플라즈마 표면처리 단계(S300)를 수행하는 것이 문턱전압 값의 저하를 유발하지만, 이외의 다른 전기적 성능은 우수하게 향상되는 것을 확인할 수 있다. 즉, 상기 산소 플라즈마 표면처리 단계(S300)의 공정 시간은, 제조되는 산화물 박막 트랜지스터의 성능과 관계가 있으며, 본 발명의 일실시예로, 종합적인 성능을 향상시키기 위한 최적의 공정 시간은 3분인 것을 특징으로 한다.5 (a) to (d) show, respectively, for the as-depositred device and the oxide thin film transistor in which the oxygen plasma surface treatment step ( S300 ) is performed for about 3, 6, and 9 minutes, respectively, V ds is 30 I ds when the bias voltage is applied by fixing to V, and the gate voltage (V gs ) of the oxide thin film transistor is set to -10 to 30 V in steps of 0.2 V and the value obtained by square root processing thereof. Through this transfer curve curve, charge mobility, threshold voltage (V th ), slope (S/S) below the threshold voltage, and on/off current ratio can be found. Compared with (a) of Figure 5, (b) of Figure 5 , the charge mobility was greatly improved from 5.7 ± 0.3 cm 2 /Vs to 9.6 ± 0.4 cm 2 /Vs, and the current flashing ratio was also 1.7 × 10 7 It was improved to 5.9 × 10 8 , and it can be seen that the slope value below the threshold voltage also decreased from 1.1 ± 0.1 V/dec to 0.5 ± 0.2 V/dec. However, the threshold voltage value of FIG. 5(b) deteriorated to 8.4 ± 0.5 V, but this is considered to be caused by the trapping of charges in the insulating layer by the influence of the high-frequency power applied to the oxidation plasma surface treatment step. . On the other hand, in the 6-minute process of FIG. 5(c), the charge mobility performance is lowered compared to the as-depositred device of FIG. It can be seen that the voltage gradually decreases. In addition, in the 9-minute process of FIG. 5(d), the values of charge mobility, current flashing ratio, and slope below the threshold voltage are significantly worse than the as-depositred device of FIG. 5(a). it can be confirmed that Therefore, it can be seen that although performing the oxygen plasma surface treatment step ( S300 ) with a process time of 3 minutes causes a decrease in the threshold voltage value, other electrical performance is excellently improved. That is, the process time of the oxygen plasma surface treatment step (S300) is related to the performance of the manufactured oxide thin film transistor, and in one embodiment of the present invention, the optimal process time for improving the overall performance is 3 minutes. characterized in that

도 6은 각각 상기 as-depositred 소자와, 상기 산소 플라즈마 표면처리 단계(S300)를 각각 약 3, 6, 9분 동안 수행한 산화물 박막 트랜지스터에 대해서, Ids를 초기 전류 값인 Ids0으로 나눈 값을 통한 산화물 박막 트랜지스터의 전기적 신뢰성(electrical retention stability)에 대한 그래프이다. 도 6에 도시된 바와 같이, 상기 as-deposited 소자는 측정의 마지막인 600초에서는 Ids가 초기 값에 비해 48.3 %까지 하락하는 것에 비해, 3분 동안 상기 산소 플라즈마 표면처리 단계(S300)를 진행하는 경우, 측정의 마지막인 600초에서는 Ids가 초기 값에 비해 77.5 %로 하락하는 것을 알 수 있으며, 이에 따라, 상기 산소 플라즈마 표면처리 단계(S300)에 의해 산화물 박막 트랜지스터의 단기간 전류 유지 안정성이 매우 향상된 것을 알 수 있다. 반면에, 6분 동안의 공정을 수행하는 경우는 66.1 %로, 9분 동안 공정을 수행하는 경우는 15.9 %까지 Ids가 감소하였으며, 이는 직류 스퍼터링 시스템(DC magnetron sputtering system)을 통한 상기 소스/드레인 증착 단계(S400)에서 상기 산화물 채널층(300)에 처리되는 산소 플라즈마 주입 시간이 9분 이상으로 높아질수록, 상기 타겟에서 이탈된 휘발 성분이 상기 산화물 채널층(300)과 쉽게 접착되지 못하게 되며, 이에 상기 소스/드레인이 불완전하게 증착되는 문제에 의한 것으로 사료된다. 결과적으로 상기 산소 플라즈마 표면처리 단계(S300)의 공정 시간이 증가함에 따라 상시 산화물 채널층에 높은 접착력을 얻을 수 있지만, 공정 시간이 9분 이상 경과될 경우 그 값의 차이가 현저하게 줄어들게 되고, 표면에 과도한 에너지를 가하게 되어 결과적으로 표면의 변형이 나타날 수 있다. 따라서, 상기 산소 플라즈마 표면처리 단계(S300)는 공정 시간에 따라 상기 소스/드레인이 증착될 때의 접착력 및 안정성과 관련이 있으며, 본 발명의 일실시예로, 3분 동안의 표면 처리 공정을 수행하는 것으로, 전기적 신뢰성이 향상된 산화물 박막 트랜지스터를 제조할 수 있는 것을 확인할 수 있다.Figure 6 is a value obtained by dividing the I ds0, I ds The value of the initial current for each of the as-depositred elements and the oxygen plasma surface treatment stage an oxide was performed for (S300) to about 3, 6 and 9 minutes, respectively TFTs It is a graph of the electrical retention stability of the oxide thin film transistor. As shown in FIG. 6 , in the as-deposited device, the oxygen plasma surface treatment step (S300) was performed for 3 minutes, while I ds decreased to 48.3% compared to the initial value at 600 seconds, the last of the measurement. In this case, it can be seen that at 600 seconds, the last of the measurement, I ds drops to 77.5% compared to the initial value, and accordingly, the short-term current maintenance stability of the oxide thin film transistor by the oxygen plasma surface treatment step (S300) is improved. It can be seen that the improvement has been greatly improved. On the other hand, I ds decreased to 66.1% when the process was performed for 6 minutes and to 15.9% when the process was performed for 9 minutes, which was the source/ As the oxygen plasma injection time to be treated into the oxide channel layer 300 in the drain deposition step (S400) increases to 9 minutes or more, the volatile component released from the target is not easily adhered to the oxide channel layer 300. , which is believed to be due to the problem that the source/drain is incompletely deposited. As a result, as the process time of the oxygen plasma surface treatment step (S300) increases, high adhesion to the oxide channel layer can be obtained at all times, but when the process time elapses for 9 minutes or more, the difference in value is remarkably reduced, and the surface Excessive energy may be applied to the surface, resulting in surface deformation. Therefore, the oxygen plasma surface treatment step (S300) is related to adhesion and stability when the source/drain is deposited according to the process time, and in one embodiment of the present invention, the surface treatment process is performed for 3 minutes By doing so, it can be confirmed that an oxide thin film transistor with improved electrical reliability can be manufactured.

도 7의 (a) 내지 (d)는, 각각 상기 as-depositred 소자와, 상기 산소 플라즈마 표면처리 단계(S300)를 각각 약 3, 6, 9분 동안 수행한 산화물 채널층의 표면 상태를 500nm × 500nm 크기로 측정한 AFM 결과이다. 도 7의 (b)에 도시된 바와 같이, 3분의 공정 시간동안 처리한 상기 산화물 채널층(300)의 표면 거칠기(RMS)가 도 7의 (a)에 비해서 미약하게 감소된 것을 확인할 수 있으며, 표면 거칠기의 균일도 스케일이 4.1nm에서 3.5nm로 감소됨에 따라서, 3분의 공정시간에 의한 상기 산화물 채널층(300)은, 상기 산소 플라즈마 표면처리 단계(S300) 처리 전의 표면에 잔존하던 미세 입자와 저분자 물질이 효과적으로 증발하여 균일도가 높고 평탄하게 형성되는 것을 특징으로 한다. 반면에, 도 7의 (c), (d)에 도시된 6분과 9분의 공정시간으로 처리된 상기 산화물 채널층(300)은, 3분 동안 처리된 상기 산화물 채널층(300)에 비교해서 표면 거칠기가 증가하여 상대적으로 거친 표면 형상을 나타내고 있고, 표면의 거칠기 스케일이 증가하여 표면 거칠기 균일도가 하락된 것 알 수 있다. 이러한 표면 거칠기의 증가는, 박막 내부로 입사하는 빛을 산란시켜 광학적 특성을 약화시키게 되며, 전자의 이동을 방해하는 계면 트랩 전하(interface trap charge) 현상과 누설 전류를 유발하며, 이에 따라 전하 이동도를 포함한 전반적인 전기적 특성이 저하되게 된다. 따라서, 상기 산소 플라즈마 표면처리 단계(S300)의 공정 시간은, 제조되는 산화물 박막 트랜지스터의 전기적 특성에 영향을 미치는 것을 알 수 있으며, 본 발명의 일실시예로, 공정 시간을 3분 동안 수행하는 것으로 전기적 성능이 향상된 산화물 박막 트랜지스터를 제조할 수 있는 것을 알 수 있다.7 (a) to (d) show the surface state of the as-depositred device and the oxide channel layer after the oxygen plasma surface treatment step (S300) for about 3, 6, and 9 minutes, respectively, of 500 nm × This is the AFM result measured with a size of 500 nm. As shown in (b) of Figure 7, it can be seen that the surface roughness (RMS) of the oxide channel layer 300 treated for a process time of 3 minutes is slightly reduced compared to (a) of Figure 7, , as the uniformity scale of the surface roughness is reduced from 4.1 nm to 3.5 nm, the oxide channel layer 300 by the process time of 3 minutes is, the fine particles remaining on the surface before the oxygen plasma surface treatment step (S300) treatment and low-molecular substances are effectively evaporated to form a flat surface with high uniformity. On the other hand, the oxide channel layer 300 treated with process times of 6 minutes and 9 minutes shown in FIGS. It can be seen that the surface roughness increases, indicating a relatively rough surface shape, and the surface roughness uniformity decreases due to the increase of the roughness scale of the surface. This increase in surface roughness scatters the light incident into the thin film, weakening the optical properties, and causes an interface trap charge phenomenon and leakage current that hinder the movement of electrons, and thus the charge mobility. The overall electrical properties including Therefore, it can be seen that the process time of the oxygen plasma surface treatment step (S300) affects the electrical characteristics of the oxide thin film transistor to be manufactured, and in one embodiment of the present invention, the process time is performed for 3 minutes. It can be seen that an oxide thin film transistor with improved electrical performance can be manufactured.

도 8은 각각 상기 as-depositred 소자와, 상기 산소 플라즈마 표면처리 단계(S300)를 각각 약 3, 6, 9분 동안 수행한 산화물 박막 트랜지스터와 2 MΩ의 부하 저항을 연결해서 n-MOS 인버터를 제작한 후, Vdd(high level voltage)를 10 V로 인가하여 동적 시험(dynamic test)을 진행한 결과이다. 공정을 3분 동안 수행한 경우에는 Vout 값이 2.4 V부터 6.6 V로 각각 전반적인 크기가 증가하였으며, 6분 이상 처리된 소자들에 비해서 상대적으로 양호하게 반전된 형태를 보이고 있다. 반면에 상기 as-deposited 소자 및 6, 9분 동안 처리한 산화물 박막 트랜지스터 기반의 인버터는 2 MΩ의 비교적으로 낮은 저항을 감안하더라도 낮은 출력 스윙 폭을 보이는 것을 확인할 수 있다. 인버터의 성능은 일반적으로 채널의 크기, 인가전압, 그리고 장치 구조와 같은 여러 가지 중요한 요소에 의해 영향을 받게 된다. 이에, 공정 시간을 3분 동안 수행한 산화물 박막 트랜지스터 기반의 인버터가 1 KHz의 주파수에서 반전 성능이 상대적으로 가장 우수하기 때문에, 전하 이동도도 가장 높다는 것을 확인할 수 있다. 따라서, 상기 산소 플라즈마 표면처리 단계(S300)는, 공정 시간에 따라 제조되는 산화물 박막 트랜지스터의 성능과 관련이 있으며, 본 발명의 일실시예로, 3분의 공정 시간을 통해 전기적 및 안정성이 향상된 산화물 박막 트랜지스터를 제조할 수 있는 것을 특징으로 한다.8 shows an n-MOS inverter by connecting the as-deposited device, an oxide thin film transistor that has been subjected to the oxygen plasma surface treatment step (S300) for about 3, 6, and 9 minutes, respectively, and a load resistance of 2 MΩ, respectively. After that, V dd (high level voltage) was applied as 10 V to perform a dynamic test. When the process was performed for 3 minutes, the overall size of each V out value increased from 2.4 V to 6.6 V, and showed a relatively good inversion compared to the devices processed for 6 minutes or longer. On the other hand, it can be seen that the as-deposited device and the oxide thin film transistor-based inverter treated for 6 or 9 minutes show a low output swing width even considering the relatively low resistance of 2 MΩ. Inverter performance is generally affected by several important factors such as channel size, applied voltage, and device structure. Accordingly, it can be seen that the oxide thin film transistor-based inverter, which has been subjected to the process for 3 minutes, has the highest charge mobility because the inversion performance is relatively excellent at a frequency of 1 KHz. Therefore, the oxygen plasma surface treatment step (S300) is related to the performance of the oxide thin film transistor manufactured according to the process time, and in an embodiment of the present invention, the oxide having improved electrical and stability through the process time of 3 minutes It is characterized in that a thin film transistor can be manufactured.

이에 따라, 상기 산화물 박막 트랜지스터를 제조하기 위해 상기 산소 플라즈마 표면처리 단계(S300)를 수행할 때, 공정 시간에 따라 상기 산화물 채널층(300)의 전기적, 표면적 및 광학적 특성이 변화되는 것을 알 수 있으며, 본 발명의 일실시예로, 프로세서 챔버 내부의 진공도가 약 3.0 × 10-3 torr에서, 3분의 공정시간 동안 10sccm의 산소 주입 유량으로 상기 산화물 채널층(300)의 표면을 국부적으로 산소 플라즈마 표면처리 하는 것으로, 상기 산화물 채널층(300)의 표면의 거칠기를 개선해 트랩 차지 유발을 감소시켜 누설 전류 유발을 감소시킬 수 있으며, 문턱전압이 낮아져 게이트 전압의 on/off 경계 값이 감소될 수 있으며, 전자 이동도는 향상된 상기 산화물 박막 트랜지스터를 제조할 수 있다.Accordingly, when performing the oxygen plasma surface treatment step (S300) to manufacture the oxide thin film transistor, it can be seen that the electrical, surface area and optical properties of the oxide channel layer 300 are changed according to the process time, , in an embodiment of the present invention, the surface of the oxide channel layer 300 is locally applied to the surface of the oxide channel layer 300 with an oxygen injection flow rate of 10 sccm for a process time of 3 minutes at a vacuum degree inside the processor chamber of about 3.0 × 10 -3 torr By surface treatment, it is possible to improve the roughness of the surface of the oxide channel layer 300 to reduce the occurrence of trap charge, thereby reducing the occurrence of leakage current, and lowering the threshold voltage, thereby reducing the on/off boundary value of the gate voltage. , it is possible to manufacture the oxide thin film transistor with improved electron mobility.

도 3의 (e)에 도시된 바와 같이, 상기 산소 플라즈마 표면처리 단계(S300) 이후, 상기 산화물 채널층(300)이 형성된 기판 위에, 상기 산화물 채널층(300)과 소정 영역을 공유하며 전기적으로 연결되는 상기 소스/드레인 전극을 증착시키는 상기 소스/드레인 증착 단계(S400)가 수행되는 것을 특징으로 한다. 이때, 상기 소스/드레인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 하나 이상의 합금으로 이루어질 수 있으며, 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. 상기 소스/드레인 증착 단계(S400)는, 상기 산화물 채널층(300)에 상기 산소 플라즈마 표면처리를 수행한 후, 직류 스퍼터링 시스템(DC magnetron sputtering system)을 이용하여 스퍼터링 하여 상기 산화물 채널층(300)의 위에 상시 소스/드레인 전극을 증착하는 것을 특징으로 한다. 이때, 동작 압력은 1.5 × 10-2 torr일 수 있으며, 직류 파워는 140~160W 이내의 파워, 약 150W의 파워를 10분 동안 인가하는 것으로 상기 소스/드레인 전극은 100nm 두께로 증착될 수 있으며, 이를 통해 길이 200nm, 폭 2,000 nm 크기의 채널 층을 형성할 수 있다.As shown in (e) of FIG. 3 , after the oxygen plasma surface treatment step ( S300 ), on the substrate on which the oxide channel layer 300 is formed, it shares a predetermined region with the oxide channel layer 300 and electrically The source/drain deposition step (S400) of depositing the connected source/drain electrodes is characterized in that it is performed. In this case, the source/drain is molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodium (Nd), copper (Cu), or their It may consist of one or more alloys, and may consist of a single layer of a metal or alloy or multiple layers of two or more layers. In the source/drain deposition step (S400), the oxide channel layer 300 is subjected to the oxygen plasma surface treatment and then sputtered using a DC magnetron sputtering system to perform the oxide channel layer 300. It is characterized in that the source/drain electrodes are always deposited on the. At this time, the operating pressure may be 1.5 × 10 -2 torr, the DC power is a power within 140 to 160W, and a power of about 150W is applied for 10 minutes, and the source/drain electrodes may be deposited to a thickness of 100 nm, Through this, a channel layer having a length of 200 nm and a width of 2,000 nm may be formed.

이상과 같이 본 발명에서는 구체적인 구성 소자 등과 같은 특정 사항들과 한정된 실시예 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것 일 뿐, 본 발명은 상기의 일 실시예에 한정되는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, in the present invention, specific matters such as specific components and the like and limited embodiment drawings have been described, but these are only provided to help a more general understanding of the present invention, and the present invention is not limited to the above one embodiment. No, various modifications and variations are possible from these descriptions by those of ordinary skill in the art to which the present invention pertains.

따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허 청구 범위뿐 아니라 이 특허 청구 범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.Therefore, the spirit of the present invention should not be limited to the described embodiments, and not only the claims described below, but also all those with equivalent or equivalent modifications to the claims will be said to belong to the scope of the spirit of the present invention. .

1000 : 산화물 박막 트랜지스터
100 : 기판 200 : 절연막
300 : 산화물 채널층 400 : 소스/드레인
S100 : 산화물 채널층 형성 단계 S200 : 열처리 단계
S300 : 산소 플라즈마 표면처리 단계
S400 : 소스/드레인 증착 단계1000: oxide thin film transistor
100: substrate 200: insulating film
300: oxide channel layer 400: source/drain
S100: oxide channel layer formation step S200: heat treatment step
S300: Oxygen plasma surface treatment step
S400: source/drain deposition step

Claims (6)

박막 트랜지스터 제조방법에 있어서,
열 산화 공정을 통해 기판 위에 절연막을 형성하는 절연막 형성 단계;
스퍼터링(Sputtering) 공정을 통해, 상기 절연막 위에 산화물 채널층을 증착하는 스퍼터링 단계;
상기 산화물 채널층 증착 후, 상기 산화물 채널층의 표면을 열처리하는 열처리 단계;
상기 산화물 채널층의 열처리 후, 챔버내에서 상기 산화물 채널층의 표면을, 소정의 시간동안 소정량의 산소 및 소정량의 전력을 공급하여 산소 플라즈마로 표면처리 하는 산소 플라즈마 표면처리 단계; 및
상기 산화물 채널층이 형성된 기판 위에, 상기 산화물 채널층과 소정영역 공유하며 전기적으로 연결되도록 소스/드레인 전극을 증착하는 소스/드레인 증착 단계;를 포함하고,
상기 산소 플라즈마 표면 처리 단계는, 2분 50초 내지 3분 10초 동안 수행되는 것
을 특징으로 하는 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법.
In the thin film transistor manufacturing method,
an insulating film forming step of forming an insulating film on the substrate through a thermal oxidation process;
a sputtering step of depositing an oxide channel layer on the insulating film through a sputtering process;
after depositing the oxide channel layer, a heat treatment step of heat-treating the surface of the oxide channel layer;
after the heat treatment of the oxide channel layer, an oxygen plasma surface treatment step of surface-treating the surface of the oxide channel layer with oxygen plasma by supplying a predetermined amount of oxygen and a predetermined amount of power for a predetermined time in a chamber; and
a source/drain deposition step of depositing source/drain electrodes on the substrate on which the oxide channel layer is formed so as to share a predetermined region with the oxide channel layer and to be electrically connected;
The oxygen plasma surface treatment step is performed for 2 minutes 50 seconds to 3 minutes 10 seconds
A method of manufacturing an oxide thin film transistor according to the process time, characterized in that.
 제 1항에 있어서,
상기 산소 플라즈마 표면처리 단계에서,
공급되는 산소의 유량은 9 sccm 내지 11 sccm인 것
을 특징으로 하는 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법.
The method of claim 1,
In the oxygen plasma surface treatment step,
The flow rate of oxygen supplied is 9 sccm to 11 sccm
A method of manufacturing an oxide thin film transistor according to the process time, characterized in that.
 제 1항에 있어서,
상기 산소 플라즈마 표면처리 단계는,
3.0 × 10-3 torr 진공도의 챔버 내에서 수행되는 것
을 특징으로 하는 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법.
The method of claim 1,
The oxygen plasma surface treatment step,
performed in a chamber with a vacuum degree of 3.0 × 10 -3 torr
A method of manufacturing an oxide thin film transistor according to the process time, characterized in that.
 제 1항에 있어서,
상기 열처리 단계는,
대기압에서, 250 내지 350도의 온도에서 수행되는 것
을 특징으로 하는 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법.
The method of claim 1,
The heat treatment step is
At atmospheric pressure, at a temperature of 250 to 350 degrees
A method of manufacturing an oxide thin film transistor according to the process time, characterized in that.
 제 1항에 있어서,
상기 절연막 클리닝 단계에서,
절연막 클리닝 공정은,
SPM 클리닝(Sulfuric acid hydrogen Peroxide Mixture solution Cleaning) 공정인 것
을 특징으로 하는 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법.
The method of claim 1,
In the insulating film cleaning step,
Insulation film cleaning process,
SPM cleaning (Sulfuric acid hydrogen Peroxide Mixture solution Cleaning) process
A method of manufacturing an oxide thin film transistor according to the process time, characterized in that.
 제 1항 내지 5항 중 어느 한 항의 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법에 의해 제조된 산화물 박막 트랜지스터.
An oxide thin film transistor manufactured by the method for manufacturing an oxide thin film transistor according to the process time of any one of claims 1 to 5.
KR1020200059206A 2020-05-18 2020-05-18 Method for manufacturing oxide thin film transistor according to process time and oxide thin film transistor manufactured by the manufacturing method KR102364105B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200059206A KR102364105B1 (en) 2020-05-18 2020-05-18 Method for manufacturing oxide thin film transistor according to process time and oxide thin film transistor manufactured by the manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200059206A KR102364105B1 (en) 2020-05-18 2020-05-18 Method for manufacturing oxide thin film transistor according to process time and oxide thin film transistor manufactured by the manufacturing method

Publications (3)

Publication Number Publication Date
KR20210142419A true KR20210142419A (en) 2021-11-25
KR102364105B1 KR102364105B1 (en) 2022-02-17
KR102364105B9 KR102364105B9 (en) 2022-12-27

Family

ID=78745955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200059206A KR102364105B1 (en) 2020-05-18 2020-05-18 Method for manufacturing oxide thin film transistor according to process time and oxide thin film transistor manufactured by the manufacturing method

Country Status (1)

Country Link
KR (1) KR102364105B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023211021A1 (en) * 2022-04-26 2023-11-02 주성엔지니어링(주) Transistor manufacturing method
WO2023249450A1 (en) * 2022-06-24 2023-12-28 주식회사 에이치피에스피 Dram cell manufacturing method
CN117824876A (en) * 2024-03-05 2024-04-05 浙江正泰电器股份有限公司 Terminal over-temperature early warning method and device, meter box equipment and storage medium

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100017549A (en) * 2007-05-07 2010-02-16 이데미쓰 고산 가부시키가이샤 Semiconductor thin film, semiconductor thin film manufacturing method and semiconductor element
JP2010258196A (en) * 2009-04-24 2010-11-11 Toppan Printing Co Ltd Thin film transistor and active matrix display
US20120094504A1 (en) * 2010-10-19 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
KR101460489B1 (en) * 2013-06-28 2014-11-11 국민대학교산학협력단 Method for manufacturing oxide semiconductor layer using sol-gel process including oxygen plasma treatment and oxide semiconductor layer manufactured thereby
KR101636008B1 (en) * 2010-04-23 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR20190001081A (en) 2017-06-26 2019-01-04 서울대학교산학협력단 APPARATUS AND METHOD FOR MEASURING BRAINWAVE AND electrocardiogram

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100017549A (en) * 2007-05-07 2010-02-16 이데미쓰 고산 가부시키가이샤 Semiconductor thin film, semiconductor thin film manufacturing method and semiconductor element
JP2010258196A (en) * 2009-04-24 2010-11-11 Toppan Printing Co Ltd Thin film transistor and active matrix display
KR101636008B1 (en) * 2010-04-23 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
US20120094504A1 (en) * 2010-10-19 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
KR101460489B1 (en) * 2013-06-28 2014-11-11 국민대학교산학협력단 Method for manufacturing oxide semiconductor layer using sol-gel process including oxygen plasma treatment and oxide semiconductor layer manufactured thereby
KR20190001081A (en) 2017-06-26 2019-01-04 서울대학교산학협력단 APPARATUS AND METHOD FOR MEASURING BRAINWAVE AND electrocardiogram

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023211021A1 (en) * 2022-04-26 2023-11-02 주성엔지니어링(주) Transistor manufacturing method
WO2023249450A1 (en) * 2022-06-24 2023-12-28 주식회사 에이치피에스피 Dram cell manufacturing method
CN117824876A (en) * 2024-03-05 2024-04-05 浙江正泰电器股份有限公司 Terminal over-temperature early warning method and device, meter box equipment and storage medium

Also Published As

Publication number Publication date
KR102364105B9 (en) 2022-12-27
KR102364105B1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
KR102364105B1 (en) Method for manufacturing oxide thin film transistor according to process time and oxide thin film transistor manufactured by the manufacturing method
US7851792B2 (en) Field-effect transistor
TW201137989A (en) Semiconductor device and method for manufacturing the same
JP2012231114A (en) Wiring structure and sputtering target
US8928064B2 (en) Gate stack of boron semiconductor alloy, polysilicon and high-K gate dielectric for low voltage applications
Bak et al. In-Zn-Sn-O thin film based transistor with high-k HfO2 dielectric
JP2007073614A (en) Manufacturing method of thin-film transistor using oxide semiconductor
KR102156981B1 (en) Method for producing transition metal dichalcogenide thin film
KR102297581B1 (en) Method for manufacturing oxide thin film transistor according to gas flow rate and oxide thin film transistor manufactured by the manufacturing method
KR102299641B1 (en) Method for manufacturing oxide thin film transistor according to power and oxide thin film transistor manufactured by the manufacturing method
CN115410922A (en) Vertical gallium oxide transistor and preparation method thereof
KR102299658B1 (en) Method for manufacturing oxide thin film transistor according to femtosecond laser surface treatment and oxide thin film transistor manufactured by the manufacturing method
JP2004214530A (en) Method of manufacturing mis compound semiconductor device
KR102231372B1 (en) Metal oxide thin film transistor and preparation method thereof
KR102439995B1 (en) Method for manufacturing resistive random access memory
KR102439998B1 (en) Method for manufacturing resistive random access memory using post thermal annealing
KR102439996B1 (en) Apparatus and method for producing an oxide layer in an oxide semiconductor
KR102439994B1 (en) Resistive random access memory with amorphous oxide thin film
Kang et al. Improvement of on/off current ratio of amorphous In–Ga–Zn–O thin-film transistor with off-planed source/drain electrodes
KR102290124B1 (en) Multi-layer channel IZO oxide thin-film transistor fabricated by solution-processed based on solution process using RF power-based plasma treatment, and fabrication method thereof
Shieh et al. Fabrication of sol-gel-derived zinc oxide thin-film transistor
JP6030929B2 (en) Evaluation method
KR102431927B1 (en) Thin film transistor with passivation film
KR102431921B1 (en) Oxide thin-film transistor based on oxygen plasma treatment, and fabrication method thereof
KR102431923B1 (en) Method for manufacturing thin film transistor

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]