JP6030929B2 - Evaluation method - Google Patents

Evaluation method Download PDF

Info

Publication number
JP6030929B2
JP6030929B2 JP2012253810A JP2012253810A JP6030929B2 JP 6030929 B2 JP6030929 B2 JP 6030929B2 JP 2012253810 A JP2012253810 A JP 2012253810A JP 2012253810 A JP2012253810 A JP 2012253810A JP 6030929 B2 JP6030929 B2 JP 6030929B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor film
film
thickness
sheet resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012253810A
Other languages
Japanese (ja)
Other versions
JP2014103227A5 (en
JP2014103227A (en
Inventor
英臣 須澤
英臣 須澤
哲弘 田中
哲弘 田中
卓之 井上
卓之 井上
亮 徳丸
亮 徳丸
靖正 山根
靖正 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012253810A priority Critical patent/JP6030929B2/en
Publication of JP2014103227A publication Critical patent/JP2014103227A/en
Publication of JP2014103227A5 publication Critical patent/JP2014103227A5/ja
Application granted granted Critical
Publication of JP6030929B2 publication Critical patent/JP6030929B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

酸化物半導体膜の評価方法に関する。また、酸化物半導体膜の評価装置に関する。また、半導体装置の製造過程における抜き取り検査の方法や、該抜き取り検査に用いる装置に関する。 The present invention relates to an evaluation method of an oxide semiconductor film. Further, the present invention relates to an oxide semiconductor film evaluation apparatus. The present invention also relates to a sampling inspection method in the manufacturing process of a semiconductor device and an apparatus used for the sampling inspection.

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路(IC)や画像表示装置(単に表示装置ともいう)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。 A technique for forming a transistor using a semiconductor thin film formed over a substrate having an insulating surface has attracted attention. The transistor is widely applied to an electronic device such as an integrated circuit (IC) or an image display device (also simply referred to as a display device). A silicon-based semiconductor material is widely known as a semiconductor thin film applicable to a transistor, but an oxide semiconductor has attracted attention as another material.

例えば、酸化物半導体として、酸化亜鉛、又は、In−Ga−Zn系酸化物半導体を用いてトランジスタを作製する技術が開示されている(特許文献1及び特許文献2参照)。 For example, a technique for manufacturing a transistor using zinc oxide or an In—Ga—Zn-based oxide semiconductor as an oxide semiconductor is disclosed (see Patent Documents 1 and 2).

特開2007−123861号公報JP 2007-123861 A 特開2007−96055号公報JP 2007-96055 A

酸化物半導体は、水素等の不純物の混入や酸素欠損により、その電気特性が変化する。特に、酸化物半導体膜の形成条件や、酸化物半導体膜形成後の処理条件等に応じて、酸化物半導体の電気特性は変化する。 An electrical property of an oxide semiconductor changes due to entry of impurities such as hydrogen or oxygen vacancies. In particular, the electrical characteristics of the oxide semiconductor change depending on the formation conditions of the oxide semiconductor film, the treatment conditions after the formation of the oxide semiconductor film, and the like.

そこで、本発明の一態様は、酸化物半導体膜の電気特性を評価することを目的の一とする。また、本発明の一態様は、酸化物半導体膜に何らかの処理がなされた後における該酸化物半導体膜の電気特性を評価することを目的の一とする。 Therefore, an object of one embodiment of the present invention is to evaluate electrical characteristics of an oxide semiconductor film. Another object of one embodiment of the present invention is to evaluate electrical characteristics of an oxide semiconductor film after any treatment is performed on the oxide semiconductor film.

本発明の一態様は、絶縁表面上に接して設けられた酸化物半導体膜を最表面に有する試料について、酸化物半導体膜の膜厚及びシート抵抗を測定する第1の工程と、酸化物半導体膜の一部をエッチングする第2の工程と、一部がエッチングされた酸化物半導体膜の膜厚及びシート抵抗を測定する第3の工程と、をこの順で行う評価方法である。 One embodiment of the present invention includes a first step of measuring a thickness and a sheet resistance of an oxide semiconductor film for a sample having an oxide semiconductor film provided in contact with an insulating surface on an outermost surface; In this evaluation method, the second step of etching a part of the film and the third step of measuring the film thickness and the sheet resistance of the oxide semiconductor film partially etched are performed in this order.

また、本発明の一態様は、絶縁表面上に接する酸化物半導体膜を形成し、酸化物半導体膜上に導電膜を形成し、導電膜を除去する試料作製工程と、酸化物半導体膜の膜厚及びシート抵抗を測定する第1の工程と、酸化物半導体膜の一部をエッチングする第2の工程と、一部がエッチングされた酸化物半導体膜の膜厚及びシート抵抗を測定する第3の工程と、をこの順で行う評価方法である。 Another embodiment of the present invention is a sample manufacturing process in which an oxide semiconductor film in contact with an insulating surface is formed, a conductive film is formed over the oxide semiconductor film, and the conductive film is removed. A first step of measuring thickness and sheet resistance; a second step of etching part of the oxide semiconductor film; and a third step of measuring film thickness and sheet resistance of the partially etched oxide semiconductor film This is an evaluation method in which the steps are performed in this order.

上記の各評価方法の第1の工程及び第3の工程において、酸化物半導体膜の膜厚の測定とシート抵抗の測定の順序はそれぞれ問わない。各工程では、膜厚を測定した後、シート抵抗を測定してもよいし、シート抵抗を測定した後、膜厚を測定してもよい。また、上記の各評価方法において、第3の工程を行った後、さらに酸化物半導体膜のエッチング、並びに、該エッチング後の酸化物半導体膜の膜厚の測定及びシート抵抗の測定を繰り返し行ってもよい。つまり、第2の工程及び第3の工程は繰り返し行ってもよい。 In the first step and the third step of each evaluation method described above, the order of measurement of the film thickness of the oxide semiconductor film and measurement of the sheet resistance is not limited. In each step, after measuring the film thickness, the sheet resistance may be measured, or after measuring the sheet resistance, the film thickness may be measured. In each of the above evaluation methods, after the third step is performed, the etching of the oxide semiconductor film, the measurement of the thickness of the oxide semiconductor film after the etching, and the measurement of the sheet resistance are repeatedly performed. Also good. That is, the second step and the third step may be repeated.

上記の各評価方法の第1の工程では、分光エリプソメトリー法を用いて酸化物半導体膜の膜厚を測定することが好ましい。上記の各評価方法の第1の工程では、四探針法を用いて酸化物半導体膜のシート抵抗を測定することが好ましい。 In the first step of each of the above evaluation methods, it is preferable to measure the thickness of the oxide semiconductor film using a spectroscopic ellipsometry method. In the first step of each of the above evaluation methods, it is preferable to measure the sheet resistance of the oxide semiconductor film using a four-probe method.

上記の各評価方法の第2の工程では、ウェットエッチング法を用いて酸化物半導体膜をエッチングすることが好ましい。 In the second step of each of the above evaluation methods, it is preferable to etch the oxide semiconductor film using a wet etching method.

上記の各評価方法の第3の工程では、分光エリプソメトリー法を用いて一部がエッチングされた酸化物半導体膜の膜厚を測定することが好ましい。上記の各評価方法の第3の工程では、四探針法を用いて一部がエッチングされた酸化物半導体膜のシート抵抗を測定することが好ましい。 In the third step of each of the above evaluation methods, it is preferable to measure the thickness of the oxide semiconductor film partially etched using a spectroscopic ellipsometry method. In the third step of each of the above evaluation methods, it is preferable to measure the sheet resistance of the oxide semiconductor film partially etched using the four-probe method.

また、導電膜の除去は、ウェットエッチング法又はドライエッチング法を用いて行うことが好ましい。 The conductive film is preferably removed using a wet etching method or a dry etching method.

また、本発明の一態様は、第1の処理室、第2の処理室、及び第3の処理室、並びに、第1の処理室、第2の処理室、及び第3の処理室のそれぞれに試料を搬入出する搬送機構を有し、第1の処理室は、試料に対して非接触又は非破壊で膜厚が測定できる装置を有し、第2の処理室は、シート抵抗測定装置を有し、第3の処理室は、ウェットエッチング装置を有し、第3の処理室は、第1の処理室及び第2の処理室と仕切られている評価装置である。 One embodiment of the present invention includes a first processing chamber, a second processing chamber, and a third processing chamber, and each of the first processing chamber, the second processing chamber, and the third processing chamber. The first processing chamber has a device that can measure the film thickness in a non-contact or non-destructive manner with respect to the sample, and the second processing chamber has a sheet resistance measuring device. The third processing chamber is an evaluation apparatus that has a wet etching apparatus, and the third processing chamber is partitioned from the first processing chamber and the second processing chamber.

また、本発明の一態様は、連結室と、連結室に試料を供給するロードロック室と、連結室にそれぞれ開口部が接続する第1の処理室、第2の処理室、及び第3の処理室と、を有し、連結室は、第1の処理室、第2の処理室、及び第3の処理室のそれぞれに試料を搬入出する搬送機構を有し、第1の処理室は、試料に対して非接触又は非破壊で膜厚が測定できる装置を有し、第2の処理室は、シート抵抗測定装置を有し、第3の処理室は、ウェットエッチング装置を有し、連結室と接続する第3の処理室の開口部にゲートを有する評価装置である。 One embodiment of the present invention includes a connection chamber, a load lock chamber that supplies a sample to the connection chamber, a first processing chamber, a second processing chamber, and a third processing chamber each having an opening connected to the connection chamber. And the connection chamber has a transport mechanism for loading and unloading the sample into and from each of the first processing chamber, the second processing chamber, and the third processing chamber. , Having a device that can measure the film thickness in a non-contact or non-destructive manner with respect to the sample, the second processing chamber has a sheet resistance measuring device, the third processing chamber has a wet etching device, It is an evaluation apparatus which has a gate in the opening part of the 3rd process chamber connected with a connection chamber.

上記の各評価装置において、第1の処理室が有する装置(試料に対して非接触又は非破壊で膜厚が測定できる装置)は、分光エリプソメーター又は光干渉式の膜厚測定装置であることが好ましい。 In each of the above evaluation apparatuses, the apparatus (the apparatus capable of measuring the film thickness in a non-contact or non-destructive manner with respect to the sample) included in the first processing chamber is a spectroscopic ellipsometer or an optical interference type film thickness measuring apparatus. Is preferred.

上記の各評価装置において、第2の処理室が有するシート抵抗測定装置は、四探針法を用いた装置であることが好ましい。 In each of the evaluation apparatuses described above, the sheet resistance measurement apparatus included in the second processing chamber is preferably an apparatus using a four-probe method.

本発明の一態様の評価方法では、酸化物半導体膜のエッチングの前後の膜厚及びシート抵抗を測定することで、酸化物半導体膜の厚さ方向の導電性を評価することができる。また、本発明の一態様の評価装置では、酸化物半導体膜のエッチング、膜厚測定、及びシート抵抗測定を1台で行え、酸化物半導体膜の厚さ方向の導電性の評価を簡便に行うことができる。 In the evaluation method of one embodiment of the present invention, the conductivity in the thickness direction of the oxide semiconductor film can be evaluated by measuring the film thickness and the sheet resistance before and after the etching of the oxide semiconductor film. In the evaluation device of one embodiment of the present invention, the etching of the oxide semiconductor film, the film thickness measurement, and the sheet resistance measurement can be performed by one unit, and the conductivity in the thickness direction of the oxide semiconductor film can be easily evaluated. be able to.

本発明の一態様の評価方法の一例を示す図。FIG. 10 illustrates an example of an evaluation method of one embodiment of the present invention. 本発明の一態様の評価方法の一例を示す図。FIG. 10 illustrates an example of an evaluation method of one embodiment of the present invention. 本発明の一態様の評価方法の一例を示す図。FIG. 10 illustrates an example of an evaluation method of one embodiment of the present invention. 本発明の一態様の評価装置の一例を示す図。The figure which shows an example of the evaluation apparatus of 1 aspect of this invention. 本発明の一態様の評価装置が有する処理室の一例を示す図。The figure which shows an example of the process chamber which the evaluation apparatus of 1 aspect of this invention has. 実施例での酸化物半導体膜の評価結果を示す図。FIG. 6 shows evaluation results of oxide semiconductor films in examples. 実施例での酸化物半導体膜の評価結果を示す図。FIG. 6 shows evaluation results of oxide semiconductor films in examples.

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。 Embodiments will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in structures of the invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated.

(実施の形態1)
本実施の形態では、本発明の一態様の評価方法について図1〜図3を用いて説明する。
(Embodiment 1)
In this embodiment, an evaluation method of one embodiment of the present invention will be described with reference to FIGS.

本発明の一態様の評価方法では、酸化物半導体膜の厚さ方向の導電性を評価することができる。 In the evaluation method of one embodiment of the present invention, the conductivity in the thickness direction of the oxide semiconductor film can be evaluated.

酸化物半導体が低抵抗化する要因として、不純物(水素、シリコン、窒素、炭素、及び主成分以外の金属元素など)の混入や酸素欠損等が挙げられる。 Factors that lower the resistance of an oxide semiconductor include mixing of impurities (such as hydrogen, silicon, nitrogen, carbon, and metal elements other than main components), oxygen vacancies, and the like.

例えば、酸化物半導体を用いてトランジスタを作製する場合、トランジスタのチャネル形成領域を含む酸化物半導体膜に酸素欠損が多く存在すると、チャネル形成領域中に電子を生じさせてしまい、トランジスタのノーマリーオン化、リーク電流の増大、ストレス印加によるしきい値電圧のシフトなど、電気特性の不良を引き起こす要因となる。 For example, when a transistor is formed using an oxide semiconductor, if there are many oxygen vacancies in the oxide semiconductor film including the channel formation region of the transistor, electrons are generated in the channel formation region, and the transistor is normally on. This is a factor that causes defects in electrical characteristics, such as increase in leakage current, increase in leakage current, and shift in threshold voltage due to stress application.

また、酸化物半導体膜中で、水素はドナー準位を形成し、キャリア密度を増大させる。また、酸化物半導体膜中で、シリコンは不純物準位を形成し、該不純物準位がトラップとなって、トランジスタの電気特性を劣化させることがある。 In the oxide semiconductor film, hydrogen forms donor levels and increases carrier density. Further, silicon forms impurity levels in the oxide semiconductor film, and the impurity levels may serve as a trap, which may deteriorate the electrical characteristics of the transistor.

そのため、酸化物半導体を用いた半導体装置において安定した電気特性を得るためには、該酸化物半導体膜の酸素欠損を低減し、且つ、水素及びシリコン等の不純物濃度を低減すること措置を講じることが求められる。 Therefore, in order to obtain stable electrical characteristics in a semiconductor device including an oxide semiconductor, measures must be taken to reduce oxygen vacancies in the oxide semiconductor film and reduce the concentration of impurities such as hydrogen and silicon. Is required.

また、酸素と結合しやすい導電材料と酸化物半導体膜とを接触させると、酸化物半導体膜中の酸素が、酸素と結合しやすい導電材料側に拡散又は移動する現象が起こる。トランジスタの作製工程にはいくつかの加熱工程があることから、上記現象により、酸化物半導体膜のソース電極及びドレイン電極と接触した近傍の領域には酸素欠損が発生し、当該領域は低抵抗化する。低抵抗化した当該領域をトランジスタのソース又はドレインとして作用させることができる。しかし、酸素欠損の発生によって、トランジスタのチャネル形成領域が低抵抗化してしまうと、トランジスタの電気特性には、しきい値電圧のシフトやゲート電圧でオンオフの制御ができない状態(導通状態)が現れる。 In addition, when a conductive material that is easily bonded to oxygen is brought into contact with the oxide semiconductor film, a phenomenon in which oxygen in the oxide semiconductor film diffuses or moves toward the conductive material that is easily bonded to oxygen. Since there are several heating steps in the manufacturing process of the transistor, oxygen vacancies are generated in the vicinity of the oxide semiconductor film in contact with the source electrode and the drain electrode, and the resistance of the region is reduced. To do. The region with reduced resistance can serve as the source or drain of the transistor. However, if the resistance of the channel formation region of the transistor is reduced due to the generation of oxygen vacancies, the transistor has electrical characteristics in which a threshold voltage shift or a gate voltage cannot be turned on / off (conductive state). .

以上のことから、酸化物半導体膜の形成条件や酸化物半導体膜形成後の処理条件等に応じて、低抵抗化した領域が、酸化物半導体膜の厚さ方向にどの程度生じるか、評価できることが好ましい。 Based on the above, it is possible to evaluate how much the resistance-reduced region is generated in the thickness direction of the oxide semiconductor film depending on the formation conditions of the oxide semiconductor film and the processing conditions after the formation of the oxide semiconductor film. Is preferred.

そこで、本発明の一態様の評価方法では、酸化物半導体膜のエッチングの前後の膜厚及びシート抵抗を測定することで、酸化物半導体膜の厚さ方向の導電性を評価する。 Thus, in the evaluation method of one embodiment of the present invention, the conductivity in the thickness direction of the oxide semiconductor film is evaluated by measuring the film thickness and the sheet resistance before and after the etching of the oxide semiconductor film.

≪試料≫
本発明の一態様の評価方法を用いて評価する試料については、絶縁表面上に接して設けられた酸化物半導体膜を最表面に有していれば、構成や作製方法は問わない。例えば、支持基板上に接して酸化物半導体膜が形成された試料や、支持基板上に他の膜を介して酸化物半導体膜が形成された試料を用いることができる。支持基板と酸化物半導体膜の間に設けられる膜としては、特に限定はなく、絶縁膜、導電膜、半導体膜等を単層又は積層で設けることができる。また、酸化物半導体膜上に他の膜を形成した後、該他の膜を除去した試料を用いることもできる。酸化物半導体膜上に設けられる膜としては、特に限定はなく、絶縁膜、導電膜、半導体膜等を単層又は積層で設けることができる。
<< Sample >>
A sample to be evaluated using the evaluation method of one embodiment of the present invention can have any structure or manufacturing method as long as it has an oxide semiconductor film provided in contact with the insulating surface on the outermost surface. For example, a sample in which an oxide semiconductor film is formed in contact with a supporting substrate or a sample in which an oxide semiconductor film is formed through another film on the supporting substrate can be used. There is no particular limitation on the film provided between the supporting substrate and the oxide semiconductor film, and an insulating film, a conductive film, a semiconductor film, or the like can be provided as a single layer or a stacked layer. Alternatively, a sample in which another film is formed after the other film is formed over the oxide semiconductor film can be used. There is no particular limitation on the film provided over the oxide semiconductor film, and an insulating film, a conductive film, a semiconductor film, or the like can be provided as a single layer or a stacked layer.

また、試料の作製工程中に加熱処理を行ってもよい。例えば、酸化物半導体膜を形成した後や導電膜を形成した後に、加熱処理を行ってもよい。 Further, heat treatment may be performed during the sample manufacturing process. For example, heat treatment may be performed after the oxide semiconductor film is formed or after the conductive film is formed.

また、試料の作製工程中に酸素添加処理を行ってもよい。例えば、酸化物半導体膜を形成した後又は導電膜を除去した後に、酸素添加処理を行ってもよい。酸素添加処理としては、酸素雰囲気下で酸化物半導体膜に加熱処理を施す、イオン注入法又はイオンドーピング法等を用いて酸化物半導体膜に酸素を添加する、等が挙げられる。 Further, oxygen addition treatment may be performed during the sample manufacturing process. For example, oxygen addition treatment may be performed after the oxide semiconductor film is formed or after the conductive film is removed. As the oxygen addition treatment, heat treatment is performed on the oxide semiconductor film in an oxygen atmosphere, oxygen is added to the oxide semiconductor film by an ion implantation method, an ion doping method, or the like.

なお、酸化物半導体膜の形成方法や材料については、実施の形態3にて詳述する。 Note that the formation method and materials of the oxide semiconductor film are described in detail in Embodiment 3.

≪評価方法1≫
図1に示す評価方法のフロー100は、ステップ101からステップ104までで構成されている。各ステップについて図3(C)〜(E)を用いて説明する。
≪Evaluation method 1≫
The evaluation method flow 100 shown in FIG. 1 includes steps 101 to 104. Each step will be described with reference to FIGS.

<ステップ101:酸化物半導体膜の膜厚及びシート抵抗の測定>
まず、図3(C)に示す最表面に酸化物半導体膜303を有する試料300について、酸化物半導体膜303の膜厚とシート抵抗を測定する。
<Step 101: Measurement of film thickness and sheet resistance of oxide semiconductor film>
First, the thickness and sheet resistance of the oxide semiconductor film 303 are measured for the sample 300 including the oxide semiconductor film 303 on the outermost surface illustrated in FIG.

酸化物半導体膜の膜厚は、少なくとも、酸化物半導体膜に対して非接触又は非破壊で行える方法で測定すればよく、例えば、光学式の膜厚測定法である、分光エリプソメトリー法や反射率分光法(光干渉方式ともいう)を用いて測定できる。 The film thickness of the oxide semiconductor film may be measured at least by a method that can be performed in a non-contact or non-destructive manner with respect to the oxide semiconductor film. For example, a spectroscopic ellipsometry method or a reflection method that is an optical film thickness measurement method. It can be measured using rate spectroscopy (also called an optical interference method).

酸化物半導体膜のシート抵抗は、例えば、四探針法や四端子法等を用いて測定できる。 The sheet resistance of the oxide semiconductor film can be measured using, for example, a four-probe method or a four-terminal method.

酸化物半導体膜の膜厚の測定とシート抵抗の測定の順序は問わない。酸化物半導体膜の膜厚を測定した後に、シート抵抗を測定してもよいし、酸化物半導体膜のシート抵抗を測定した後に、膜厚を測定してもよい。 The order of the measurement of the thickness of the oxide semiconductor film and the measurement of the sheet resistance does not matter. After measuring the film thickness of the oxide semiconductor film, the sheet resistance may be measured, or after measuring the sheet resistance of the oxide semiconductor film, the film thickness may be measured.

<ステップ102:酸化物半導体膜のエッチング>
次に、酸化物半導体膜303のエッチングを行い、一部を除去することで、酸化物半導体膜303の膜厚を薄くする。酸化物半導体膜はドライエッチング法やウェットエッチング法を用いてエッチングすることができる。本実施の形態では、ウェットエッチング法を用いて酸化物半導体膜303をエッチングする。ウェットエッチング法を用いることで、ドライエッチング法を用いる場合に比べて、酸化物半導体膜へのダメージが低減でき、酸素欠損などの発生を抑制できる。酸化物半導体膜の材料等によって、エッチング条件(ウェットエッチングであれば、エッチングに用いる薬液の種類や温度、又はエッチング時間等)を適宜設定する。
<Step 102: Etching of Oxide Semiconductor Film>
Next, the oxide semiconductor film 303 is etched and part thereof is removed, so that the thickness of the oxide semiconductor film 303 is reduced. The oxide semiconductor film can be etched by a dry etching method or a wet etching method. In this embodiment, the oxide semiconductor film 303 is etched by a wet etching method. By using the wet etching method, damage to the oxide semiconductor film can be reduced and generation of oxygen vacancies or the like can be suppressed as compared to the case of using the dry etching method. Depending on the material of the oxide semiconductor film and the like, etching conditions (for wet etching, the type and temperature of a chemical used for etching, an etching time, or the like) are set as appropriate.

<ステップ103:酸化物半導体膜の膜厚及びシート抵抗の測定>
次に、一部がエッチングされた酸化物半導体膜304の膜厚とシート抵抗を測定する(図3(D))。測定は、ステップ101と同様の方法で行うことができる。
<Step 103: Measurement of thickness and sheet resistance of oxide semiconductor film>
Next, the thickness and the sheet resistance of the oxide semiconductor film 304 which is partially etched are measured (FIG. 3D). The measurement can be performed in the same manner as in step 101.

<ステップ104:評価を終了するか?>
評価を終了する場合は、終了する。さらに酸化物半導体膜の一部をエッチングし、膜厚が減少した酸化物半導体膜のシート抵抗を測定する場合は、ステップ102に戻る。一例として、図3(E)に、さらに酸化物半導体膜の一部がエッチングされた酸化物半導体膜305を示す。
<Step 104: Do you want to end the evaluation? >
When the evaluation is finished, it is finished. Furthermore, when part of the oxide semiconductor film is etched and the sheet resistance of the oxide semiconductor film whose thickness is reduced is measured, the process returns to Step 102. As an example, FIG. 3E illustrates an oxide semiconductor film 305 in which part of the oxide semiconductor film is etched.

≪評価方法2≫
図2に示す別の評価方法のフロー110は、前述のステップ101からステップ104を有する。フロー110では、ステップ101の前に、試料を作製するステップ111からステップ113を有する。以下では、ステップ111からステップ113について図3(A)〜(C)を用いて説明する。
≪Evaluation method 2≫
The flow 110 of another evaluation method illustrated in FIG. 2 includes the above-described steps 101 to 104. The flow 110 includes steps 111 to 113 for preparing a sample before step 101. Hereinafter, step 111 to step 113 will be described with reference to FIGS.

<ステップ111:酸化物半導体膜の形成>
まず、スパッタリング法、MBE(Moleculer Beam Epitaxy)法、CVD(Chemical Vapor Deposition)法、パルスレーザ堆積法、ALD(Atomic Layer Deposition)法等を用いて、絶縁表面301上に酸化物半導体膜303を形成する(図3(A))。
<Step 111: Formation of Oxide Semiconductor Film>
First, the oxide semiconductor film 303 is formed over the insulating surface 301 by using a sputtering method, an MBE (Molecular Beam Epitaxy) method, a CVD (Chemical Vapor Deposition) method, a pulse laser deposition method, an ALD (Atomic Layer Deposition) method, or the like. (FIG. 3A).

<ステップ112:導電膜の形成>
次に、スパッタリング法、CVD法、蒸着法等を用いて、酸化物半導体膜303上に導電膜307を形成する(図3(B))。導電膜307の材料としては、例えば、アルミニウム、ニッケル、イットリウム、ジルコニウム、銀、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、上述した金属元素を成分とする合金、又は上述した金属元素を組み合わせた合金等が挙げられる。
<Step 112: Formation of conductive film>
Next, a conductive film 307 is formed over the oxide semiconductor film 303 by a sputtering method, a CVD method, an evaporation method, or the like (FIG. 3B). As a material of the conductive film 307, for example, a metal element selected from aluminum, nickel, yttrium, zirconium, silver, chromium, copper, tantalum, titanium, molybdenum, and tungsten, an alloy containing the above metal element as a component, or the above An alloy combining the above metal elements can be used.

<ステップ113:導電膜の除去>
次に、ドライエッチング法、ウェットエッチング法等を用いて、酸化物半導体膜303上の導電膜307を除去する(図3(C))。
<Step 113: Removal of conductive film>
Next, the conductive film 307 over the oxide semiconductor film 303 is removed by a dry etching method, a wet etching method, or the like (FIG. 3C).

ステップ113を行った後、前述のステップ101からステップ104を行う。 After performing Step 113, Steps 101 to 104 described above are performed.

以上のように、本発明の一態様の評価方法では、エッチング前後の酸化物半導体膜の膜厚とシート抵抗を測定することで、酸化物半導体膜の厚さ方向の導電性を評価することができる。 As described above, in the evaluation method of one embodiment of the present invention, the conductivity in the thickness direction of the oxide semiconductor film can be evaluated by measuring the thickness and sheet resistance of the oxide semiconductor film before and after etching. it can.

なお、本発明の一態様は、半導体装置の製造過程における抜き取り検査に適用することもできる。例えば、半導体装置の製造過程において、支持基板上に、酸化物半導体膜を有するトランジスタと同時に評価用の試料を作製する。酸化物半導体膜を形成した後の任意の工程(例えば、酸化物半導体膜上に形成された導電膜をエッチング加工する工程)の前後に基板を抜き取り、試料表面に有する酸化物半導体膜の膜厚測定及びシート抵抗測定を行ってもよい。検査を行うことで、該工程によって、酸化物半導体膜の厚さ方向にどの程度低抵抗化した領域が生じるかを、評価できる。 Note that one embodiment of the present invention can also be applied to a sampling inspection in the manufacturing process of a semiconductor device. For example, in a manufacturing process of a semiconductor device, a sample for evaluation is manufactured over a supporting substrate at the same time as a transistor having an oxide semiconductor film. The thickness of the oxide semiconductor film on the sample surface after the substrate is extracted before and after an arbitrary step after the oxide semiconductor film is formed (for example, a step of etching a conductive film formed over the oxide semiconductor film) Measurement and sheet resistance measurement may be performed. By performing the inspection, it can be evaluated how much the region with reduced resistance is generated in the thickness direction of the oxide semiconductor film by the process.

本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with any of the other embodiments described in this specification.

(実施の形態2)
本実施の形態では、本発明の一態様の評価装置について、図4及び図5を用いて説明する。本発明の一態様の評価装置では、酸化物半導体膜のエッチング、膜厚測定、及びシート抵抗測定を1台で行え、酸化物半導体膜の厚さ方向の導電性の評価を簡便に行うことができる。
(Embodiment 2)
In this embodiment, an evaluation device of one embodiment of the present invention will be described with reference to FIGS. In the evaluation device of one embodiment of the present invention, etching of an oxide semiconductor film, film thickness measurement, and sheet resistance measurement can be performed with one unit, and the conductivity in the thickness direction of the oxide semiconductor film can be easily evaluated. it can.

≪評価装置≫
図4(A)に、本発明の一態様の評価装置を示す。図4(A)に示す評価装置200は、搬送機構207を有する連結室201と、連結室201とそれぞれ接続する第1の処理室203、第2の処理室204、及び第3の処理室205を有する。搬送機構207を用いて、各処理室に試料を搬入出することができる。
≪Evaluation equipment≫
FIG. 4A illustrates an evaluation device of one embodiment of the present invention. An evaluation apparatus 200 illustrated in FIG. 4A includes a connection chamber 201 having a transfer mechanism 207, a first processing chamber 203, a second processing chamber 204, and a third processing chamber 205 that are connected to the connection chamber 201, respectively. Have A sample can be carried into and out of each processing chamber using the transport mechanism 207.

本実施の形態の評価装置では、まず、第1の処理室203で酸化物半導体膜の膜厚の測定を行い、第2の処理室204で酸化物半導体膜のシート抵抗の測定を行う。次に、第3の処理室205で酸化物半導体膜のウェットエッチングを行う。その後、第1の処理室で、ウェットエッチング後の酸化物半導体膜(一部がエッチングされた酸化物半導体膜ともいえる)の膜厚の測定を行い、第2の処理室204でウェットエッチング後の酸化物半導体膜のシート抵抗の測定を行う。 In the evaluation apparatus of this embodiment, first, the thickness of the oxide semiconductor film is measured in the first treatment chamber 203, and the sheet resistance of the oxide semiconductor film is measured in the second treatment chamber 204. Next, wet etching of the oxide semiconductor film is performed in the third treatment chamber 205. After that, the thickness of the oxide semiconductor film after wet etching (also referred to as a partially etched oxide semiconductor film) is measured in the first treatment chamber, and the wet etching is performed in the second treatment chamber 204. The sheet resistance of the oxide semiconductor film is measured.

第3の処理室205は、酸化物半導体膜のウェットエッチングが行われることで、室内の湿度が上昇する。第1の処理室203や第2の処理室204の測定環境に影響を与えることを抑制するため、第3の処理室205と連結室201の間にはゲート206が設けられている。ゲート206により、第3の処理室205は、第1の処理室203、第2の処理室204、及び連結室201と仕切ることができる。ゲート206としては、ドア、シャッター等が設けられていればよい。また、第1の処理室203と連結室201の間、第2の処理室204と連結室201の間にも同様のゲートを有していてもよい。 In the third treatment chamber 205, the humidity of the chamber increases when wet etching of the oxide semiconductor film is performed. A gate 206 is provided between the third processing chamber 205 and the connection chamber 201 in order to prevent the measurement environment of the first processing chamber 203 and the second processing chamber 204 from being affected. With the gate 206, the third processing chamber 205 can be partitioned from the first processing chamber 203, the second processing chamber 204, and the connection chamber 201. The gate 206 may be provided with a door, a shutter, or the like. In addition, a similar gate may be provided between the first processing chamber 203 and the connection chamber 201 and between the second processing chamber 204 and the connection chamber 201.

また、図4(B)に本発明の別の態様の評価装置を示す。図4(B)に示す評価装置210は、連結室201と接続されたロードロック室202を有する点で、評価装置200と異なる。ロードロック室202では、試料が収容されたカセットの出し入れが行われる。また、ロードロック室202と連結室201の間に扉を有していてもよい。 FIG. 4B shows an evaluation apparatus according to another aspect of the present invention. The evaluation apparatus 210 shown in FIG. 4B is different from the evaluation apparatus 200 in that it has a load lock chamber 202 connected to the connection chamber 201. In the load lock chamber 202, a cassette containing a sample is taken in and out. Further, a door may be provided between the load lock chamber 202 and the connection chamber 201.

本発明の一態様の評価装置では、装置内で基板の位置合わせを行う。例えば、ロードロック室又は連結室にて行うことが好ましい。 In the evaluation apparatus of one embodiment of the present invention, the substrate is aligned in the apparatus. For example, it is preferable to carry out in a load lock chamber or a connecting chamber.

各処理室の構成及び行われる処理について説明する。 The configuration of each processing chamber and the processing to be performed will be described.

<第1の処理室>
第1の処理室203では、酸化物半導体膜の膜厚の測定を行う。
<First processing chamber>
In the first treatment chamber 203, the thickness of the oxide semiconductor film is measured.

本実施の形態では、膜厚の測定を行える処理室が第1の処理室203のみであり、一度に一つの試料のみを測定する場合を例示したが、本発明の一態様の評価装置は、同様の処理室を複数有していてもよい。また、第1の処理室203が膜厚測定装置(膜厚測定器ともいう)を複数台有し、複数の試料の測定を一度に行える構成であってもよい。 In this embodiment, the processing chamber in which the film thickness can be measured is only the first processing chamber 203, and an example in which only one sample is measured at a time is illustrated. A plurality of similar processing chambers may be provided. Alternatively, the first processing chamber 203 may include a plurality of film thickness measuring devices (also referred to as film thickness measuring devices) so that a plurality of samples can be measured at a time.

第1の処理室203は、試料に対して非接触又は非破壊で膜厚が測定できる装置を有する。このような装置としては、例えば、エリプソメーター(例えば、分光エリプソメーター)や、光干渉式の膜厚測定装置が挙げられる。 The first processing chamber 203 includes a device that can measure the film thickness in a non-contact or non-destructive manner with respect to the sample. Examples of such an apparatus include an ellipsometer (for example, a spectroscopic ellipsometer) and an optical interference type film thickness measuring apparatus.

本実施の形態では、第1の処理室203で、分光エリプソメトリー法を用いた酸化物半導体膜の膜厚測定を行う場合を例に挙げて説明する。 In this embodiment, the case where the thickness of an oxide semiconductor film is measured in the first treatment chamber 203 using a spectroscopic ellipsometry is described as an example.

図5(A)に示す第1の処理室203では、ステージ231上に試料260を配置できる。光源232から試料260に光が照射され、試料260からの反射光を検出器233が検出することで、試料260における酸化物半導体膜の膜厚を測定する。 In the first treatment chamber 203 illustrated in FIG. 5A, the sample 260 can be placed over the stage 231. The sample 260 is irradiated with light from the light source 232 and the detector 233 detects the reflected light from the sample 260, whereby the thickness of the oxide semiconductor film in the sample 260 is measured.

第1の処理室203は、湿度及び温度の管理のため、排気ダクト(図示せず)を有することが好ましい。第1の処理室203の温度は、例えば25℃とすればよい。 The first processing chamber 203 preferably has an exhaust duct (not shown) for humidity and temperature management. The temperature of the first treatment chamber 203 may be 25 ° C., for example.

また、酸化物半導体膜の複数箇所の膜厚を測定するため、ステージ231は、酸化物半導体膜表面と平行な方向(X−Y方向)に可動することが好ましい。 In order to measure the film thickness of a plurality of locations in the oxide semiconductor film, the stage 231 is preferably movable in a direction (XY direction) parallel to the surface of the oxide semiconductor film.

<第2の処理室>
第2の処理室204では、酸化物半導体膜のシート抵抗の測定を行う。
<Second processing chamber>
In the second treatment chamber 204, the sheet resistance of the oxide semiconductor film is measured.

本実施の形態では、シート抵抗の測定を行える処理室が第2の処理室204のみであり、一度に一つの試料のみを測定できる場合を例示したが、本発明の一態様の評価装置は、同様の処理室を複数有していてもよい。また、第2の処理室204が、シート抵抗測定装置を複数台有し、複数の試料の測定を一度に行える構成であってもよい。 In this embodiment, the processing chamber in which the sheet resistance can be measured is only the second processing chamber 204, and a case where only one sample can be measured at a time is illustrated. A plurality of similar processing chambers may be provided. Further, the second processing chamber 204 may include a plurality of sheet resistance measuring devices and can measure a plurality of samples at a time.

第2の処理室204では、四探針法や四端子法等を用いたシート抵抗測定装置(シート抵抗測定器ともいう)で酸化物半導体膜の膜厚を測定する。 In the second treatment chamber 204, the thickness of the oxide semiconductor film is measured with a sheet resistance measurement device (also referred to as a sheet resistance measurement device) using a four-probe method, a four-terminal method, or the like.

本実施の形態では、第2の処理室204において、四探針法を用いたシート抵抗測定装置で酸化物半導体膜のシート抵抗測定を行う場合を例に挙げて説明する。 In this embodiment, the case where the sheet resistance measurement of the oxide semiconductor film is performed in the second treatment chamber 204 with a sheet resistance measurement device using a four-point probe method will be described as an example.

図5(B)に示す第2の処理室204では、ステージ241上に試料260を配置できる。試料260に四探針プローブ243を直線上に置き、外側の二探針間に一定電流を流し、内側の二探針間に生じる電位差を測定することで、酸化物半導体膜のシート抵抗を測定する。 In the second treatment chamber 204 illustrated in FIG. 5B, the sample 260 can be placed over the stage 241. Measure the sheet resistance of the oxide semiconductor film by placing the four-probe probe 243 on the sample 260 in a straight line, passing a constant current between the two outer probes, and measuring the potential difference between the two inner probes. To do.

第2の処理室204は、湿度及び温度の管理のため、排気ダクト(図示せず)を有することが好ましい。第2の処理室204の温度は、例えば25℃とすればよい。 The second processing chamber 204 preferably has an exhaust duct (not shown) for humidity and temperature management. The temperature of the second treatment chamber 204 may be 25 ° C., for example.

四探針プローブ243は駆動機構242と接続している。ステージ241又は駆動機構242の少なくとも一方は、酸化物半導体膜の厚さ方向(Z方向)に可動する。また、酸化物半導体膜の複数箇所のシート抵抗の値を測定するため、ステージ241又は駆動機構242の少なくとも一方は、酸化物半導体膜表面と平行な方向(X−Y方向ともいう)に可動することが好ましい。 The four probe probe 243 is connected to the drive mechanism 242. At least one of the stage 241 and the drive mechanism 242 is movable in the thickness direction (Z direction) of the oxide semiconductor film. In addition, in order to measure the sheet resistance values at a plurality of locations in the oxide semiconductor film, at least one of the stage 241 and the driving mechanism 242 is movable in a direction parallel to the surface of the oxide semiconductor film (also referred to as an XY direction). It is preferable.

<第3の処理室>
第3の処理室205では、酸化物半導体膜のウェットエッチングを行う。
<Third processing chamber>
In the third treatment chamber 205, wet etching of the oxide semiconductor film is performed.

第3の処理室205が有するウェットエッチング装置は、枚葉式の装置であっても、バッチ式の装置であってもよい。本実施の形態では、酸化物半導体膜のエッチングを行える処理室が第3の処理室205のみであり、一度に一つの試料のみをエッチングできる場合を例示したが、本発明の一態様の評価装置は、同様の処理室を複数有していてもよい。また、第3の処理室205が、枚葉式の装置を複数有している、又はバッチ式の装置を有しているなど、複数の試料の測定を一度に行える構成であってもよい。 The wet etching apparatus included in the third processing chamber 205 may be a single wafer type apparatus or a batch type apparatus. In this embodiment, the case where the third processing chamber 205 is the only processing chamber in which the oxide semiconductor film can be etched and only one sample can be etched at a time is described. However, the evaluation apparatus of one embodiment of the present invention May have a plurality of similar processing chambers. Alternatively, the third processing chamber 205 may have a configuration in which a plurality of samples can be measured at a time, such as a plurality of single-wafer devices or a batch-type device.

なお、評価を効率的に進めるため、評価装置において、膜厚の測定を一度に行える試料の数、シート抵抗の測定を一度に行える試料の数、及びウェットエッチングを一度に行える試料の数は等しいことが好ましい。 For efficient evaluation, in the evaluation apparatus, the number of samples that can measure the film thickness at a time, the number of samples that can measure the sheet resistance at a time, and the number of samples that can perform wet etching at a time are equal. It is preferable.

本実施の形態では、第3の処理室205において、枚葉式のウェットエッチング装置を用いて酸化物半導体膜のウェットエッチングを行う場合を例に挙げて説明する。 In this embodiment, the case where wet etching of an oxide semiconductor film is performed in the third treatment chamber 205 using a single-wafer wet etching apparatus will be described as an example.

図5(C1)(C2)に示す第3の処理室205では、ステージ251上に試料260を配置できる。薬液ノズル253a及び薬液ノズル253bは、駆動機構256a又は駆動機構256bによってそれぞれX−Y方向に可動する。例えば、薬液ノズル253aからエッチング液(過酸化水素水や、過酸化水素水とアンモニアの混合水溶液など)を吐出し、薬液ノズル253bからリンス液(純水など)を吐出すればよい。 In the third treatment chamber 205 illustrated in FIGS. 5C1 and 5C2, the sample 260 can be placed over the stage 251. The chemical nozzle 253a and the chemical nozzle 253b are respectively moved in the XY direction by the drive mechanism 256a or the drive mechanism 256b. For example, an etching solution (hydrogen peroxide solution or a mixed aqueous solution of hydrogen peroxide solution and ammonia) may be discharged from the chemical solution nozzle 253a, and a rinse solution (pure water or the like) may be discharged from the chemical solution nozzle 253b.

ステージ251は、一定時間内での回転数を指定して回転させられる回転機構を有する。ステージ251(上の試料260)を回転させながら、薬液ノズル253a又は薬液ノズル253bから薬液を試料260に対して吐出できる。薬液ノズル253a又は薬液ノズル253bから吐出された薬液が第3の処理室205の壁面等に付着しないよう、隔壁252が設けられている。隔壁252は、ステージ251上に試料260を配置する際等に開閉できるゲートシャッター(図示せず)を有する。 The stage 251 has a rotation mechanism that can be rotated by designating the number of rotations within a predetermined time. The chemical liquid can be discharged from the chemical liquid nozzle 253a or the chemical liquid nozzle 253b to the sample 260 while rotating the stage 251 (the upper sample 260). A partition 252 is provided so that the chemical discharged from the chemical nozzle 253a or the chemical nozzle 253b does not adhere to the wall surface of the third processing chamber 205 or the like. The partition 252 has a gate shutter (not shown) that can be opened and closed when the sample 260 is disposed on the stage 251.

また、第3の処理室205は、隔壁252に囲まれた空間内に、吐出された薬液を廃液タンク(図示せず)に運ぶための廃液管254を有する。 The third processing chamber 205 has a waste liquid pipe 254 for transporting the discharged chemical liquid to a waste liquid tank (not shown) in a space surrounded by the partition 252.

第3の処理室205における処理としては、例えば、まず、ステージ251(上の試料260)を一定速度で回転させながら、薬液ノズル253a又は薬液ノズル253bの一方からエッチング液を試料260に対して吐出することで、酸化物半導体膜のエッチングを行う。次に、ステージ251(上の試料260)を回転させながら、薬液ノズル253a又は薬液ノズル253bの他方からリンス液を試料260に対して吐出することで、エッチング液を洗い流す。さらに、ステージ251(上の試料260)を回転させることで、試料260を乾燥させる。以上の処理によって酸化物半導体膜のエッチングを行った試料260を、第1の処理室203や第2の処理室204に搬入することで、エッチング前とは異なる膜厚の酸化物半導体膜についての膜厚測定及びシート抵抗測定を行うことができる。 As the processing in the third processing chamber 205, for example, first, the etching solution is discharged from the chemical solution nozzle 253a or the chemical solution nozzle 253b to the sample 260 while rotating the stage 251 (the upper sample 260) at a constant speed. Thus, the oxide semiconductor film is etched. Next, while the stage 251 (the upper sample 260) is rotated, the rinsing liquid is discharged from the other of the chemical liquid nozzle 253a or the chemical liquid nozzle 253b to the sample 260, thereby washing away the etching liquid. Furthermore, the sample 260 is dried by rotating the stage 251 (the upper sample 260). The sample 260 in which the oxide semiconductor film is etched by the above treatment is carried into the first treatment chamber 203 or the second treatment chamber 204, whereby the oxide semiconductor film having a thickness different from that before the etching is measured. Film thickness measurement and sheet resistance measurement can be performed.

なお、第3の処理室205が、エッチング液を吐出できる薬液ノズルを複数有する場合は、導電膜をエッチングできるエッチング液を用意してもよい。これにより、実施の形態1で示したステップ102(酸化物半導体膜のエッチング)だけでなく、ステップ113(導電膜の除去)についても、本発明の一態様の評価装置で行うことができる。これにより、評価に必要な装置を削減できるため、より簡便に評価を行うことができる。 Note that in the case where the third treatment chamber 205 includes a plurality of chemical nozzles that can discharge an etchant, an etchant that can etch the conductive film may be prepared. Accordingly, not only step 102 (etching of the oxide semiconductor film) described in Embodiment 1 but also step 113 (removal of the conductive film) can be performed by the evaluation device of one embodiment of the present invention. Thereby, since an apparatus required for evaluation can be reduced, evaluation can be performed more simply.

なお、本実施の形態では、第1の処理室203が膜厚測定装置を有し、第2の処理室204でシート抵抗測定装置を有し、第3の処理室205でウェットエッチング装置を有する装置を例に挙げて説明したが、処理室の配置は限定されず、例えば、第1の処理室203がシート抵抗測定装置を有し、第2の処理室204が膜厚測定装置を有し、第3の処理室205がウェットエッチング装置を有していてもよい。 Note that in this embodiment mode, the first processing chamber 203 has a film thickness measuring device, the second processing chamber 204 has a sheet resistance measuring device, and the third processing chamber 205 has a wet etching device. Although the apparatus has been described as an example, the arrangement of the processing chambers is not limited. For example, the first processing chamber 203 has a sheet resistance measuring device, and the second processing chamber 204 has a film thickness measuring device. The third treatment chamber 205 may have a wet etching apparatus.

なお、本発明の一態様の評価装置は、半導体装置の製造過程における抜き取り検査に適用することもできる。例えば、半導体装置の製造過程において、支持基板上に、酸化物半導体膜を有するトランジスタと同時に評価用の試料を作製する。酸化物半導体膜を形成した後の任意の工程(例えば、酸化物半導体膜上に形成された導電膜をエッチング加工する工程)の前後に基板を抜き取り、本発明の一態様の評価装置において、試料表面に有する酸化物半導体膜の膜厚測定及びシート抵抗測定を行ってもよい。検査を行うことで、該工程によって、酸化物半導体膜の厚さ方向にどの程度低抵抗化した領域が生じるかを、評価できる。 Note that the evaluation apparatus of one embodiment of the present invention can also be applied to sampling inspection in the manufacturing process of a semiconductor device. For example, in a manufacturing process of a semiconductor device, a sample for evaluation is manufactured over a supporting substrate at the same time as a transistor having an oxide semiconductor film. In the evaluation apparatus of one embodiment of the present invention, a sample is extracted before and after an arbitrary step after the oxide semiconductor film is formed (for example, a step of etching a conductive film formed over the oxide semiconductor film). You may perform the film thickness measurement and sheet resistance measurement of the oxide semiconductor film which has on the surface. By performing the inspection, it can be evaluated how much the region with reduced resistance is generated in the thickness direction of the oxide semiconductor film by the process.

本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with any of the other embodiments described in this specification.

(実施の形態3)
本実施の形態では、本発明の一態様の評価方法を用いて評価できる酸化物半導体膜の一例について説明する。
(Embodiment 3)
In this embodiment, an example of an oxide semiconductor film that can be evaluated using the evaluation method of one embodiment of the present invention will be described.

酸化物半導体は、エネルギーギャップが3.0eV以上と大きく、酸化物半導体を適切な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体膜が適用されたトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流(オフ電流)を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる。以下では、本発明の一態様の評価方法を用いて評価できる酸化物半導体膜のうち、トランジスタの半導体膜として好適な酸化物半導体膜について、説明する。 An oxide semiconductor has a large energy gap of 3.0 eV or more. In a transistor to which an oxide semiconductor film obtained by processing an oxide semiconductor under appropriate conditions and sufficiently reducing its carrier density is applied, The leakage current (off-state current) between the source and drain in the off state can be made extremely low as compared with a conventional transistor using silicon. Hereinafter, among oxide semiconductor films that can be evaluated using the evaluation method of one embodiment of the present invention, an oxide semiconductor film suitable as a semiconductor film of a transistor is described.

酸化物半導体としては、少なくともインジウム(In)あるいは亜鉛(Zn)を含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム(Ga)、スズ(Sn)、ハフニウム(Hf)、ジルコニウム(Zr)、チタン(Ti)、スカンジウム(Sc)、イットリウム(Y)、ランタノイド(例えば、セリウム(Ce)、ネオジム(Nd)、ガドリニウム(Gd))から選ばれた一種、又は複数種が含まれていることが好ましい。 An oxide semiconductor preferably contains at least indium (In) or zinc (Zn). In particular, In and Zn are preferably included. Further, as a stabilizer for reducing variation in electrical characteristics of a transistor using the oxide semiconductor, in addition to them, gallium (Ga), tin (Sn), hafnium (Hf), zirconium (Zr), titanium (Ti) , Scandium (Sc), yttrium (Y), lanthanoids (for example, cerium (Ce), neodymium (Nd), gadolinium (Gd)), or a plurality of them are preferably included.

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、In−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、In−Ga−Zn系酸化物、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−Zr−Zn系酸化物、In−Ti−Zn系酸化物、In−Sc−Zn系酸化物、In−Y−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いることができる。 For example, as an oxide semiconductor, indium oxide, tin oxide, zinc oxide, In—Zn oxide, Sn—Zn oxide, Al—Zn oxide, Zn—Mg oxide, Sn—Mg oxide In-Mg oxide, In-Ga oxide, In-Ga-Zn oxide, In-Al-Zn oxide, In-Sn-Zn oxide, Sn-Ga-Zn oxide Al-Ga-Zn-based oxide, Sn-Al-Zn-based oxide, In-Hf-Zn-based oxide, In-Zr-Zn-based oxide, In-Ti-Zn-based oxide, In-Sc- Zn-based oxide, In-Y-Zn-based oxide, In-La-Zn-based oxide, In-Ce-Zn-based oxide, In-Pr-Zn-based oxide, In-Nd-Zn-based oxide, In-Sm-Zn oxide, In-Eu-Zn oxide, In-Gd-Zn oxide In-Tb-Zn-based oxide, In-Dy-Zn-based oxide, In-Ho-Zn-based oxide, In-Er-Zn-based oxide, In-Tm-Zn-based oxide, In-Yb- Zn-based oxide, In-Lu-Zn-based oxide, In-Sn-Ga-Zn-based oxide, In-Hf-Ga-Zn-based oxide, In-Al-Ga-Zn-based oxide, In-Sn An -Al-Zn-based oxide, an In-Sn-Hf-Zn-based oxide, or an In-Hf-Al-Zn-based oxide can be used.

ここで、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。 Here, the In—Ga—Zn-based oxide means an oxide containing In, Ga, and Zn as main components, and there is no limitation on the ratio of In, Ga, and Zn. Moreover, metal elements other than In, Ga, and Zn may be contained.

また、酸化物半導体として、InMO(ZnO)(m>0、且つ、mは整数でない)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた一の金属元素又は複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、InSnO(ZnO)(n>0、且つ、nは整数)で表記される材料を用いてもよい。 Alternatively, a material represented by InMO 3 (ZnO) m (m> 0 is satisfied, and m is not an integer) may be used as the oxide semiconductor. Note that M represents one metal element or a plurality of metal elements selected from Ga, Fe, Mn, and Co, or the above-described element as a stabilizer. Alternatively, a material represented by In 2 SnO 5 (ZnO) n (n> 0 is satisfied, and n is an integer) may be used as the oxide semiconductor.

例えば、In:Ga:Zn=1:1:1、In:Ga:Zn=1:3:2、In:Ga:Zn=1:6:4、In:Ga:Zn=1:9:6、In:Ga:Zn=3:1:2、あるいはIn:Ga:Zn=2:1:3の原子数比のIn−Ga−Zn系酸化物やその組成の近傍の酸化物を用いるとよい。また、インジウムガリウム酸化物を用いてもよい。 For example, In: Ga: Zn = 1: 1: 1, In: Ga: Zn = 1: 3: 2, In: Ga: Zn = 1: 6: 4, In: Ga: Zn = 1: 9: 6, An In—Ga—Zn-based oxide with an atomic ratio of In: Ga: Zn = 3: 1: 2 or In: Ga: Zn = 2: 1: 3 or an oxide in the vicinity of the composition may be used. Further, indium gallium oxide may be used.

酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成後において、脱水化処理(脱水素化処理)を行い酸化物半導体膜から、水素、又は水分を除去して不純物が極力含まれないように高純度化することが好ましい。 When the oxide semiconductor film contains a large amount of hydrogen, the oxide semiconductor film is bonded to the oxide semiconductor, so that part of the hydrogen becomes a donor and an electron which is a carrier is generated. As a result, the threshold voltage of the transistor shifts in the negative direction. Therefore, after the oxide semiconductor film is formed, dehydration treatment (dehydrogenation treatment) is performed to remove hydrogen or moisture from the oxide semiconductor film so that impurities are contained as little as possible. preferable.

なお、酸化物半導体膜への脱水化処理(脱水素化処理)によって、酸化物半導体膜から酸素も同時に減少してしまうことがある。よって、酸化物半導体膜への脱水化処理(脱水素化処理)によって同時に減少してしまった酸素を酸化物半導体に加える、又は酸素を供給し酸化物半導体膜の酸素欠損を補填することが好ましい。本明細書等において、酸化物半導体膜に酸素を供給する場合を、加酸素化処理、又は過酸素化処理と記す場合がある。 Note that oxygen may be reduced from the oxide semiconductor film at the same time due to dehydration treatment (dehydrogenation treatment) of the oxide semiconductor film. Therefore, it is preferable to add oxygen that has been simultaneously reduced by dehydration treatment (dehydrogenation treatment) to the oxide semiconductor film or supply oxygen to fill oxygen vacancies in the oxide semiconductor film. . In this specification and the like, the case where oxygen is supplied to the oxide semiconductor film may be referred to as oxygenation treatment or peroxygenation treatment.

このように、酸化物半導体膜は、脱水化処理(脱水素化処理)により、水素又は水分が除去され、加酸素化処理により酸素欠損を補填することによって、i型(真性)化又はi型に限りなく近く実質的にi型(真性)である酸化物半導体膜とすることができる。なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく(ゼロに近く)、キャリア密度が1×1017/cm以下、1×1016/cm以下、1×1015/cm以下、1×1014/cm以下、1×1013/cm以下であることをいう。 In this manner, the oxide semiconductor film is made i-type (intrinsic) or i-type by removing hydrogen or moisture by dehydration treatment (dehydrogenation treatment) and filling oxygen vacancies by oxygenation treatment. An oxide semiconductor film that is substantially i-type (intrinsic) can be obtained. Note that substantially intrinsic means that the number of carriers derived from a donor in the oxide semiconductor film is extremely small (near zero), and the carrier density is 1 × 10 17 / cm 3 or less, 1 × 10 16 / cm 3 or less, It means 1 × 10 15 / cm 3 or less, 1 × 10 14 / cm 3 or less, and 1 × 10 13 / cm 3 or less.

またこのように、i型又は実質的にi型である酸化物半導体膜を有するトランジスタは、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジスタがオフ状態のときのドレイン電流を、室温(25℃程度)にて1×10−18A以下、好ましくは1×10−21A以下、さらに好ましくは1×10−24A以下、又は85℃にて1×10−15A以下、好ましくは1×10−18A以下、さらに好ましくは1×10−21A以下とすることができる。なお、トランジスタがオフ状態とは、nチャネル型のトランジスタの場合、ゲート電圧がしきい値電圧よりも十分小さい状態をいう。具体的には、ゲート電圧がしきい値電圧よりも1V以上、2V以上又は3V以上小さければ、トランジスタはオフ状態となる。 In this manner, a transistor including an i-type or substantially i-type oxide semiconductor film can achieve extremely excellent off-state current characteristics. For example, the drain current when the transistor including an oxide semiconductor film is off is 1 × 10 −18 A or less, preferably 1 × 10 −21 A or less, more preferably 1 at room temperature (about 25 ° C.). × 10 −24 A or less, or 1 × 10 −15 A or less, preferably 1 × 10 −18 A or less, more preferably 1 × 10 −21 A or less at 85 ° C. Note that an off state of a transistor means a state where a gate voltage is sufficiently lower than a threshold voltage in the case of an n-channel transistor. Specifically, when the gate voltage is 1 V or higher, 2 V or higher, or 3 V or lower than the threshold voltage, the transistor is turned off.

酸化物半導体膜は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。 The oxide semiconductor film may be single crystal or non-single crystal. In the latter case, it may be amorphous or polycrystalline. Moreover, the structure which contains the part which has crystallinity in an amorphous may be sufficient, and a non-amorphous may be sufficient.

好ましくは、酸化物半導体膜は、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜とする。 Preferably, the oxide semiconductor film is a CAAC-OS (C Axis Crystallized Oxide Semiconductor) film.

CAAC−OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC−OS膜は、非晶質相に結晶部及び非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡(TEM:Transmission Electron Microscope)による観察像では、CAAC−OS膜に含まれる非晶質部と結晶部との境界は明確ではない。また、TEMによってCAAC−OS膜には粒界(グレインバウンダリーともいう)は確認できない。そのため、CAAC−OS膜は、粒界に起因する電子移動度の低下が抑制される。 The CAAC-OS film is not completely single crystal nor completely amorphous. The CAAC-OS film is an oxide semiconductor film with a crystal-amorphous mixed phase structure where crystal parts and amorphous parts are included in an amorphous phase. Note that the crystal part is often large enough to fit in a cube whose one side is less than 100 nm. Further, in the observation image obtained by a transmission electron microscope (TEM), the boundary between the amorphous part and the crystal part included in the CAAC-OS film is not clear. Further, a grain boundary (also referred to as a grain boundary) cannot be confirmed in the CAAC-OS film by TEM. Therefore, in the CAAC-OS film, reduction in electron mobility due to grain boundaries is suppressed.

CAAC−OS膜に含まれる結晶部は、c軸がCAAC−OS膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、かつab面に垂直な方向から見て三角形状又は六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状又は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸及びb軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、−5°以上5°以下の範囲も含まれることとする。 The crystal part included in the CAAC-OS film is triangular when viewed from the direction perpendicular to the ab plane and the c-axis is aligned in a direction parallel to the normal vector of the formation surface of the CAAC-OS film or the normal vector of the surface. It has a shape or hexagonal atomic arrangement, and metal atoms are arranged in layers or metal atoms and oxygen atoms are arranged in layers as viewed from the direction perpendicular to the c-axis. Note that the directions of the a-axis and the b-axis may be different between different crystal parts. In this specification, a simple term “perpendicular” includes a range from 85 ° to 95 °. In addition, a simple term “parallel” includes a range from −5 ° to 5 °.

なお、CAAC−OS膜において、結晶部の分布が一様でなくてもよい。例えば、CAAC−OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、CAAC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。 Note that the distribution of crystal parts in the CAAC-OS film is not necessarily uniform. For example, in the formation process of the CAAC-OS film, when crystal growth is performed from the surface side of the oxide semiconductor film, the ratio of crystal parts in the vicinity of the surface of the oxide semiconductor film is higher in the vicinity of the surface. In addition, when an impurity is added to the CAAC-OS film, the crystal part in a region to which the impurity is added becomes amorphous in some cases.

CAAC−OS膜に含まれる結晶部のc軸は、CAAC−OS膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃うため、CAAC−OS膜の形状(被形成面の断面形状又は表面の断面形状)によっては互いに異なる方向を向くことがある。なお、結晶部のc軸の方向は、CAAC−OS膜が形成されたときの被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、又は成膜後に加熱処理などの結晶化処理を行うことにより形成される。 Since the c-axis of the crystal part included in the CAAC-OS film is aligned in a direction parallel to the normal vector of the formation surface of the CAAC-OS film or the normal vector of the surface, the shape of the CAAC-OS film (formation surface) Depending on the cross-sectional shape or the cross-sectional shape of the surface). Note that the c-axis direction of the crystal part is parallel to the normal vector of the surface where the CAAC-OS film is formed or the normal vector of the surface. The crystal part is formed by film formation or by performing crystallization treatment such as heat treatment after film formation.

CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。 In a transistor using a CAAC-OS film, change in electrical characteristics due to irradiation with visible light or ultraviolet light is small. Therefore, the transistor has high reliability.

CAAC−OS膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜することができる。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がa−b面から劈開し、a−b面に平行な面を有する平板状又はペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状又はペレット状のスパッタリング粒子が、結晶状態を維持したまま被成膜面に到達することで、CAAC−OS膜を成膜することができる。 The CAAC-OS film can be formed by a sputtering method using a polycrystalline oxide semiconductor sputtering target, for example. When ions collide with the sputtering target, the crystal region included in the sputtering target is cleaved from the ab plane, and may be separated as flat or pellet-like sputtering particles having a plane parallel to the ab plane. is there. In this case, the CAAC-OS film can be formed when the flat or pellet-like sputtered particles reach the film formation surface while maintaining the crystalline state.

平板状のスパッタリング粒子は、例えばa−b面に平行な面の円相当径が3nm以上10nm以下、厚さ(a−b面に垂直な方向の長さ)が0.7nm以上1nm未満である。なお、平板状のスパッタリング粒子は、a−b面に平行な面が正三角形又は正六角形であってもよい。ここで、円相当径とは、面の面積と等しい正円の直径をいう。 The flat sputtered particles have, for example, a circle-equivalent diameter of a plane parallel to the ab plane of 3 nm to 10 nm and a thickness (length in a direction perpendicular to the ab plane) of 0.7 nm to less than 1 nm. . The flat sputtered particles may have a regular triangle or a regular hexagonal plane parallel to the ab plane. Here, the equivalent circle diameter refers to the diameter of a perfect circle that is equal to the surface area.

また、CAAC−OS膜を成膜するために、以下の条件を適用することが好ましい。 In order to form the CAAC-OS film, the following conditions are preferably applied.

成膜時の基板温度を高めることで、基板に到達した平板状のスパッタリング粒子のマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。このとき、スパッタリング粒子が正に帯電することで、スパッタリング粒子同士が反発しながら基板に付着するため、スパッタリング粒子が偏って不均一に重なることがなく、厚さの均一なCAAC−OS膜を成膜することができる。具体的には、基板温度を100℃以上740℃以下、好ましくは200℃以上500℃以下として成膜することが好ましい。 By increasing the substrate temperature at the time of film formation, migration of the flat sputtered particles reaching the substrate occurs, and the flat surface of the sputtered particles adheres to the substrate. At this time, since the sputtered particles are positively charged and the sputtered particles adhere to the substrate while being repelled, the sputtered particles are not biased and do not overlap unevenly, and a CAAC-OS film having a uniform thickness is formed. Can be membrane. Specifically, it is preferable to form the film at a substrate temperature of 100 ° C to 740 ° C, preferably 200 ° C to 500 ° C.

また、成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素及び窒素など)を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。 In addition, by reducing impurity contamination during film formation, the crystal state can be prevented from being broken by impurities. For example, the concentration of impurities (such as hydrogen, water, carbon dioxide, and nitrogen) existing in the deposition chamber may be reduced. Further, the impurity concentration in the deposition gas may be reduced. Specifically, a deposition gas having a dew point of −80 ° C. or lower, preferably −100 ° C. or lower is used.

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体積%とする。 In addition, it is preferable to reduce plasma damage during film formation by increasing the oxygen ratio in the film formation gas and optimizing electric power. The oxygen ratio in the deposition gas is 30% by volume or more, preferably 100% by volume.

CAAC−OS膜を成膜した後、加熱処理を行ってもよい。加熱処理の温度は、100℃以上740℃以下、好ましくは200℃以上500℃以下とする。また、加熱処理の時間は1分以上24時間以下、好ましくは6分以上4時間以下とする。また、加熱処理は、不活性雰囲気又は酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、CAAC−OS膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理によりCAAC−OS膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。また、加熱処理を行うことで、CAAC−OS膜の結晶性をさらに高めることができる。なお、加熱処理は、1000Pa以下、100Pa以下、10Pa以下又は1Pa以下の減圧下で行ってもよい。減圧下では、CAAC−OS膜の不純物濃度をさらに短時間で低減することができる。 Heat treatment may be performed after the CAAC-OS film is formed. The temperature of the heat treatment is 100 ° C. or higher and 740 ° C. or lower, preferably 200 ° C. or higher and 500 ° C. or lower. The heat treatment time is 1 minute to 24 hours, preferably 6 minutes to 4 hours. Further, the heat treatment may be performed in an inert atmosphere or an oxidizing atmosphere. Preferably, after heat treatment in an inert atmosphere, heat treatment is performed in an oxidizing atmosphere. By the heat treatment in an inert atmosphere, the impurity concentration of the CAAC-OS film can be reduced in a short time. On the other hand, oxygen vacancies may be generated in the CAAC-OS film by heat treatment in an inert atmosphere. In that case, the oxygen vacancies can be reduced by heat treatment in an oxidizing atmosphere. Further, by performing heat treatment, the crystallinity of the CAAC-OS film can be further increased. Note that the heat treatment may be performed under a reduced pressure of 1000 Pa or less, 100 Pa or less, 10 Pa or less, or 1 Pa or less. Under reduced pressure, the impurity concentration of the CAAC-OS film can be reduced in a shorter time.

スパッタリング用ターゲットの一例として、In−Ga−Zn−O化合物ターゲットについて以下に示す。 As an example of the sputtering target, an In—Ga—Zn—O compound target is described below.

InO粉末、GaO粉末及びZnO粉末を所定のmol数で混合し、加圧処理後、1000℃以上1500℃以下の温度で加熱処理をすることで多結晶であるIn−Ga−Zn−O化合物ターゲットとする。なお、X、Y及びZは任意の正数である。ここで、所定のmol数比は、例えば、InO粉末、GaO粉末及びZnO粉末が、1:1:1、1:1:2、1:3:2、1:6:4、1:9:6、2:1:3、2:2:1、3:1:1、3:1:2、3:1:4、4:2:3、8:4:3、又はこれらの近傍の値とすることができる。なお、粉末の種類、及びその混合するmol数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。 In-Ga-Zn- which is polycrystalline by mixing InO X powder, GaO Y powder and ZnO Z powder in a predetermined number of moles, and after heat treatment at a temperature of 1000 ° C. or higher and 1500 ° C. or lower. An O compound target is used. X, Y, and Z are arbitrary positive numbers. Here, the predetermined mole number ratio is, for example, 1: 1: 1, 1: 1: 2, 1: 3: 2, 1: 6: 4, 1 for InO X powder, GaO Y powder, and ZnO Z powder. : 9: 6, 2: 1: 3, 2: 2: 1, 3: 1: 1, 3: 1: 2, 3: 1: 4, 4: 2: 3, 8: 4: 3, or these It can be a nearby value. In addition, what is necessary is just to change suitably the kind of powder, and the mol number ratio to mix with the sputtering target to produce.

また、CAAC−OS膜は、以下の方法により形成してもよい。 The CAAC-OS film may be formed by the following method.

まず、第1の酸化物半導体膜を1nm以上10nm未満の厚さで成膜する。第1の酸化物半導体膜はスパッタリング法を用いて成膜する。具体的には、基板温度を100℃以上500℃以下、好ましくは150℃以上450℃以下とし、成膜ガス中の酸素割合を30体積%以上、好ましくは100体積%として成膜する。 First, the first oxide semiconductor film is formed with a thickness greater than or equal to 1 nm and less than 10 nm. The first oxide semiconductor film is formed by a sputtering method. Specifically, the film formation is performed at a substrate temperature of 100 ° C. or higher and 500 ° C. or lower, preferably 150 ° C. or higher and 450 ° C. or lower, and an oxygen ratio in the film forming gas is 30% by volume or higher, preferably 100% by volume.

次に、加熱処理を行い、第1の酸化物半導体膜を結晶性の高い第1のCAAC−OS膜とする。加熱処理の温度は、350℃以上740℃以下、好ましくは450℃以上650℃以下とする。また、加熱処理の時間は1分以上24時間以下、好ましくは6分以上4時間以下とする。また、加熱処理は、不活性雰囲気又は酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第1の酸化物半導体膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第1の酸化物半導体膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は1000Pa以下、100Pa以下、10Pa以下又は1Pa以下の減圧下で行ってもよい。減圧下では、第1の酸化物半導体膜の不純物濃度をさらに短時間で低減することができる。 Next, heat treatment is performed so that the first oxide semiconductor film becomes a first CAAC-OS film with high crystallinity. The temperature of the heat treatment is 350 ° C to 740 ° C, preferably 450 ° C to 650 ° C. The heat treatment time is 1 minute to 24 hours, preferably 6 minutes to 4 hours. Further, the heat treatment may be performed in an inert atmosphere or an oxidizing atmosphere. Preferably, after heat treatment in an inert atmosphere, heat treatment is performed in an oxidizing atmosphere. By the heat treatment in the inert atmosphere, the impurity concentration of the first oxide semiconductor film can be reduced in a short time. On the other hand, oxygen vacancies may be generated in the first oxide semiconductor film by heat treatment in an inert atmosphere. In that case, the oxygen vacancies can be reduced by heat treatment in an oxidizing atmosphere. Note that the heat treatment may be performed under a reduced pressure of 1000 Pa or less, 100 Pa or less, 10 Pa or less, or 1 Pa or less. Under reduced pressure, the impurity concentration of the first oxide semiconductor film can be further reduced in a short time.

第1の酸化物半導体膜は、厚さが1nm以上10nm未満であることにより、厚さが10nm以上である場合と比べ、加熱処理によって容易に結晶化させることができる。 When the thickness of the first oxide semiconductor film is greater than or equal to 1 nm and less than 10 nm, the first oxide semiconductor film can be easily crystallized by heat treatment as compared with the case where the thickness is greater than or equal to 10 nm.

次に、第1の酸化物半導体膜と同じ組成である第2の酸化物半導体膜を10nm以上50nm以下の厚さで成膜する。第2の酸化物半導体膜はスパッタリング法を用いて成膜する。具体的には、基板温度を100℃以上500℃以下、好ましくは150℃以上450℃以下とし、成膜ガス中の酸素割合を30体積%以上、好ましくは100体積%として成膜する。 Next, a second oxide semiconductor film having the same composition as the first oxide semiconductor film is formed to a thickness of greater than or equal to 10 nm and less than or equal to 50 nm. The second oxide semiconductor film is formed by a sputtering method. Specifically, the film formation is performed at a substrate temperature of 100 ° C. or higher and 500 ° C. or lower, preferably 150 ° C. or higher and 450 ° C. or lower, and an oxygen ratio in the film forming gas is 30% by volume or higher, preferably 100% by volume.

次に、加熱処理を行い、第2の酸化物半導体膜を第1のCAAC−OS膜から固相成長させることで、結晶性の高い第2のCAAC−OS膜とする。加熱処理の温度は、350℃以上740℃以下、好ましくは450℃以上650℃以下とする。また、加熱処理の時間は1分以上24時間以下、好ましくは6分以上4時間以下とする。また、加熱処理は、不活性雰囲気又は酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第2の酸化物半導体膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第2の酸化物半導体膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は1000Pa以下、100Pa以下、10Pa以下又は1Pa以下の減圧下で行ってもよい。減圧下では、第2の酸化物半導体膜の不純物濃度をさらに短時間で低減することができる。 Next, heat treatment is performed, and the second oxide semiconductor film is solid-phase grown from the first CAAC-OS film, whereby the second CAAC-OS film with high crystallinity is obtained. The temperature of the heat treatment is 350 ° C to 740 ° C, preferably 450 ° C to 650 ° C. The heat treatment time is 1 minute to 24 hours, preferably 6 minutes to 4 hours. Further, the heat treatment may be performed in an inert atmosphere or an oxidizing atmosphere. Preferably, after heat treatment in an inert atmosphere, heat treatment is performed in an oxidizing atmosphere. By the heat treatment in the inert atmosphere, the impurity concentration of the second oxide semiconductor film can be reduced in a short time. On the other hand, oxygen vacancies may be generated in the second oxide semiconductor film by heat treatment in an inert atmosphere. In that case, the oxygen vacancies can be reduced by heat treatment in an oxidizing atmosphere. Note that the heat treatment may be performed under a reduced pressure of 1000 Pa or less, 100 Pa or less, 10 Pa or less, or 1 Pa or less. Under reduced pressure, the impurity concentration of the second oxide semiconductor film can be further reduced in a short time.

以上のようにして、合計の厚さが10nm以上であるCAAC−OS膜を形成することができる。 As described above, a CAAC-OS film with a total thickness of 10 nm or more can be formed.

また、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよい。 The oxide semiconductor film may have a structure in which a plurality of oxide semiconductor films are stacked.

例えば、酸化物半導体膜を、酸化物半導体膜(便宜上、第1層と呼ぶ)とゲート絶縁膜との間に、第1層を構成する元素からなり、第1層よりも電子親和力が0.2eV以上小さい第2層を設けてもよい。このとき、ゲート電極から電界が印加されると、第1層にチャネルが形成され、第2層にはチャネルが形成されない。第1層は、第2層と構成する元素が同じであるため、第1層と第2層との界面において、界面散乱がほとんど起こらない。従って、第1層とゲート絶縁膜との間に第2層を設けることによって、トランジスタの電界効果移動度を高くすることができる。 For example, the oxide semiconductor film is formed of an element forming the first layer between the oxide semiconductor film (referred to as the first layer for convenience) and the gate insulating film, and has an electron affinity of 0. A second layer smaller than 2 eV may be provided. At this time, when an electric field is applied from the gate electrode, a channel is formed in the first layer, and no channel is formed in the second layer. Since the first layer has the same constituent elements as the second layer, interface scattering hardly occurs at the interface between the first layer and the second layer. Therefore, by providing the second layer between the first layer and the gate insulating film, the field effect mobility of the transistor can be increased.

さらに、ゲート絶縁膜に酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜又は窒化シリコン膜を用いる場合、ゲート絶縁膜に含まれるシリコンが、酸化物半導体膜に混入することがある。酸化物半導体膜にシリコンが含まれると、酸化物半導体膜の結晶性の低下、キャリア移動度の低下などが起こる。従って、チャネルの形成される第1層のシリコン濃度を低減するために、第1層とゲート絶縁膜との間に第2層を設けることが好ましい。同様の理由により、第1層を構成する元素からなり、第1層よりも電子親和力が0.2eV以上小さい第3層を設け、第1層を第2層及び第3層で挟むことが好ましい。 Further, in the case where a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, or a silicon nitride film is used for the gate insulating film, silicon contained in the gate insulating film may be mixed into the oxide semiconductor film. When silicon is contained in the oxide semiconductor film, crystallinity of the oxide semiconductor film, carrier mobility, and the like are reduced. Therefore, in order to reduce the silicon concentration of the first layer in which the channel is formed, it is preferable to provide the second layer between the first layer and the gate insulating film. For the same reason, it is preferable to provide a third layer made of an element constituting the first layer and having an electron affinity of 0.2 eV or more smaller than that of the first layer, and sandwich the first layer between the second layer and the third layer. .

このような構成とすることで、チャネルの形成される領域へのシリコンなどの不純物の拡散を低減さらには防止することができるため、信頼性の高いトランジスタを得ることができる。 With such a structure, diffusion of impurities such as silicon into a region where a channel is formed can be reduced and prevented, so that a highly reliable transistor can be obtained.

なお、酸化物半導体膜をCAAC−OS膜とするためには、酸化物半導体膜中に含まれるシリコン濃度を2.5×1021/cm以下とする。好ましくは、酸化物半導体膜中に含まれるシリコン濃度を、1.4×1021/cm未満、より好ましくは4×1019/cm未満、さらに好ましくは2.0×1018/cm未満とする。酸化物半導体膜に含まれるシリコン濃度が、1.4×1021/cm以上であると、トランジスタの電界効果移動度の低下の恐れがあり、4.0×1019/cm以上であると、酸化物半導体膜と接する膜との界面で酸化物半導体膜がアモルファス化する恐れがあるためである。また、酸化物半導体膜に含まれるシリコン濃度を2.0×1018/cm未満とすることで、トランジスタの信頼性のさらなる向上並びに酸化物半導体膜におけるDOS(density of state)の低減が期待できる。なお、酸化物半導体膜中のシリコン濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)で測定することができる。 Note that in order to use the oxide semiconductor film as a CAAC-OS film, the concentration of silicon contained in the oxide semiconductor film is set to 2.5 × 10 21 / cm 3 or less. Preferably, the concentration of silicon contained in the oxide semiconductor film is less than 1.4 × 10 21 / cm 3 , more preferably less than 4 × 10 19 / cm 3 , and even more preferably 2.0 × 10 18 / cm 3. Less than. When the concentration of silicon contained in the oxide semiconductor film is 1.4 × 10 21 / cm 3 or more, there is a fear that the field-effect mobility of the transistor may be reduced, and 4.0 × 10 19 / cm 3 or more. This is because the oxide semiconductor film may become amorphous at the interface between the oxide semiconductor film and the film in contact with the oxide semiconductor film. In addition, when the silicon concentration in the oxide semiconductor film is less than 2.0 × 10 18 / cm 3 , further improvement in the reliability of the transistor and reduction in DOS (density of state) in the oxide semiconductor film are expected. it can. Note that the silicon concentration in the oxide semiconductor film can be measured by secondary ion mass spectrometry (SIMS).

本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with any of the other embodiments described in this specification.

本実施例では、本発明の一態様の評価方法を用いて酸化物半導体膜の厚さ方向の導電性を評価した結果について説明する。 In this example, the results of evaluating the conductivity in the thickness direction of an oxide semiconductor film using the evaluation method of one embodiment of the present invention will be described.

≪評価1≫
評価1では、図2に示す評価方法のフロー110に従い評価を行った。
Evaluation 1≫
In the evaluation 1, the evaluation was performed according to the flow 110 of the evaluation method shown in FIG.

<ステップ111:酸化物半導体膜の形成>
まず、絶縁表面301(ここではガラス基板)上に膜厚100nmの酸化物半導体膜303を形成した。酸化物半導体膜303は、In:Ga:Zn=1:1:1(原子数比)の酸化物ターゲットをスパッタリングターゲットとし、DCスパッタリング法で形成した。成膜条件は、基板温度300℃、成膜ガスAr:O=30sccm:15sccm、成膜電力0.5kW、成膜圧力0.4Pa、電極−基板間距離60mmとした。
<Step 111: Formation of Oxide Semiconductor Film>
First, an oxide semiconductor film 303 with a thickness of 100 nm was formed over an insulating surface 301 (here, a glass substrate). The oxide semiconductor film 303 was formed by a DC sputtering method using an oxide target of In: Ga: Zn = 1: 1: 1 (atomic ratio) as a sputtering target. The deposition conditions were a substrate temperature of 300 ° C., a deposition gas Ar: O 2 = 30 sccm: 15 sccm, a deposition power of 0.5 kW, a deposition pressure of 0.4 Pa, and an electrode-substrate distance of 60 mm.

<ステップ112:導電膜の形成>
次に、酸化物半導体膜303上に膜厚100nmの導電膜307を形成した(図3(B))。ここでは、導電膜307としてタングステン膜を形成した。タングステン膜は、金属タングステンをスパッタリングターゲットとし、DCスパッタリング法を用いて形成した。成膜条件は、基板温度130℃、成膜ガスAr、成膜電力1kW、成膜圧力0.8Pa、電極−基板間距離60mmとした。
<Step 112: Formation of conductive film>
Next, a conductive film 307 with a thickness of 100 nm was formed over the oxide semiconductor film 303 (FIG. 3B). Here, a tungsten film is formed as the conductive film 307. The tungsten film was formed by DC sputtering using metallic tungsten as a sputtering target. The film formation conditions were a substrate temperature of 130 ° C., a film formation gas Ar, a film formation power of 1 kW, a film formation pressure of 0.8 Pa, and an electrode-substrate distance of 60 mm.

<ステップ113:導電膜の除去>
その後、ウェットエッチング法又はドライエッチング法を用いて、導電膜307を除去した(図3(C))。ウェットエッチング法により導電膜307を除去した試料では、過酸化水素水を用いた。ドライエッチング法により導電膜307を除去した試料では、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件は、電源電力3000W、バイアス電力110W、圧力0.67Pa、基板温度40℃、エッチングガスCl:CF:O=45sccm:55sccm:55sccmとした。
<Step 113: Removal of conductive film>
After that, the conductive film 307 was removed using a wet etching method or a dry etching method (FIG. 3C). In the sample from which the conductive film 307 was removed by the wet etching method, hydrogen peroxide water was used. A sample from which the conductive film 307 has been removed by a dry etching method uses an ICP (Inductively Coupled Plasma) etching method. The etching conditions are a power source power 3000 W, a bias power 110 W, a pressure 0.67 Pa, and a substrate temperature 40 ° C. Etching gas Cl 2 : CF 4 : O 2 = 45 sccm: 55 sccm: 55 sccm.

<ステップ101:酸化物半導体膜の膜厚及びシート抵抗の測定>
そして、分光エリプソメトリー法を用いた酸化物半導体膜303の膜厚の測定と、四探針法を用いた酸化物半導体膜303のシート抵抗の測定を行った。なお、ステップ101での測定結果は、図6における膜厚の減少量0nmのときのシート抵抗の値に相当する。
<Step 101: Measurement of film thickness and sheet resistance of oxide semiconductor film>
Then, the thickness of the oxide semiconductor film 303 was measured using a spectroscopic ellipsometry method, and the sheet resistance of the oxide semiconductor film 303 was measured using a four-point probe method. Note that the measurement result in step 101 corresponds to the value of the sheet resistance when the film thickness reduction amount is 0 nm in FIG.

<ステップ102:酸化物半導体膜のエッチング>
次に、ウェットエッチング法を用いて、酸化物半導体膜303をエッチングした。酸化物半導体膜303のエッチングには、過酸化水素水とアンモニアの混合水溶液を用いた。
<Step 102: Etching of Oxide Semiconductor Film>
Next, the oxide semiconductor film 303 was etched using a wet etching method. A mixed aqueous solution of hydrogen peroxide and ammonia was used for etching the oxide semiconductor film 303.

<ステップ103:酸化物半導体膜の膜厚及びシート抵抗の測定>
そして、一部がエッチングされた酸化物半導体膜304の膜厚及びシート抵抗を測定した(図3(D))。測定方法はそれぞれステップ101と同様である。導電膜307を除去した直後に測定した酸化物半導体膜の膜厚(ステップ101での測定結果、酸化物半導体膜303の膜厚)と、酸化物半導体膜303をエッチングした後に測定した酸化物半導体膜の膜厚(ステップ103での測定結果、酸化物半導体膜304の膜厚)との差から、該膜厚の減少量を求めた。
<Step 103: Measurement of thickness and sheet resistance of oxide semiconductor film>
Then, the thickness and the sheet resistance of the oxide semiconductor film 304 which were partially etched were measured (FIG. 3D). The measurement method is the same as in step 101. The thickness of the oxide semiconductor film measured immediately after removing the conductive film 307 (the measurement result in step 101, the thickness of the oxide semiconductor film 303), and the oxide semiconductor measured after the oxide semiconductor film 303 was etched From the difference from the film thickness (the measurement result in step 103, the film thickness of the oxide semiconductor film 304), the reduction amount of the film thickness was obtained.

<ステップ104:評価を終了するか?>
シート抵抗の値が測定限界に達する(又はその直前)まで、ステップ102及びステップ103を繰り返し行った後、評価を終了した。
<Step 104: Do you want to end the evaluation? >
The evaluation was completed after repeating Step 102 and Step 103 until the value of the sheet resistance reached (or immediately before) the measurement limit.

評価結果を図6に示す。酸化物半導体膜上にタングステン膜を形成した試料では、酸化物半導体膜の表面が低抵抗化していることが確認できた。これは、酸化物半導体膜の表面近傍に低抵抗な酸化物半導体とタングステンとの混合層が形成されていること、又は酸化物半導体膜中の酸素がタングステン膜中に取り込まれることで、酸化物半導体膜の表面近傍の酸素欠損により低抵抗化した領域が形成されていること、などを示唆している。特に、タングステン膜をドライエッチング法により除去した試料では、表面から厚さ方向に約5nmの深さまで低抵抗化していることが確認でき、タングステン膜をウェットエッチング法により除去した試料に比べて、低抵抗化していることがわかった。これは、ドライエッチング時のプラズマダメージ等が、酸化物半導体膜の低抵抗化に影響していることを示唆している。 The evaluation results are shown in FIG. In the sample in which the tungsten film was formed over the oxide semiconductor film, it was confirmed that the resistance of the surface of the oxide semiconductor film was reduced. This is because a mixed layer of a low-resistance oxide semiconductor and tungsten is formed in the vicinity of the surface of the oxide semiconductor film, or oxygen in the oxide semiconductor film is taken into the tungsten film. This suggests that a region with reduced resistance is formed by oxygen deficiency near the surface of the semiconductor film. In particular, in the sample from which the tungsten film was removed by the dry etching method, it was confirmed that the resistance was reduced to a depth of about 5 nm in the thickness direction from the surface, which is lower than that in the sample from which the tungsten film was removed by the wet etching method. I found out that it was resisting. This suggests that plasma damage or the like during dry etching affects the resistance reduction of the oxide semiconductor film.

≪評価2≫
評価2では、図2に示す評価方法のフロー110に従い評価を行った。ただし、ステップ112とステップ113の間に、試料に対して加熱処理を行った。
Evaluation 2≫
In the evaluation 2, the evaluation was performed according to the flow 110 of the evaluation method shown in FIG. However, the heat treatment was performed on the sample between Step 112 and Step 113.

<ステップ111:酸化物半導体膜の形成>
まず、絶縁表面301(ここではガラス基板)上に膜厚50nmの酸化物半導体膜303を形成した(図3(A))。酸化物半導体膜303は、In:Ga:Zn=1:1:1(原子数比)の酸化物ターゲットをスパッタリングターゲットとし、DCスパッタリング法で形成した。成膜条件は、基板温度300℃、成膜ガスAr:O=30sccm:15sccm、成膜電力0.5kW、成膜圧力0.4Pa、電極−基板間距離60mmとした。
<Step 111: Formation of Oxide Semiconductor Film>
First, an oxide semiconductor film 303 with a thickness of 50 nm was formed over an insulating surface 301 (here, a glass substrate) (FIG. 3A). The oxide semiconductor film 303 was formed by a DC sputtering method using an oxide target of In: Ga: Zn = 1: 1: 1 (atomic ratio) as a sputtering target. The deposition conditions were a substrate temperature of 300 ° C., a deposition gas Ar: O 2 = 30 sccm: 15 sccm, a deposition power of 0.5 kW, a deposition pressure of 0.4 Pa, and an electrode-substrate distance of 60 mm.

<ステップ112:導電膜の形成>
次に、酸化物半導体膜303上に膜厚100nmの導電膜307を形成した(図3(B))。導電膜307としては、タングステン膜、窒化タンタル膜、又は窒化チタン膜を形成した。タングステン膜は、タングステンをスパッタリングターゲットとし、DCスパッタリング法を用いて形成した。成膜条件は、基板温度130℃、成膜ガスAr、成膜電力1kW、成膜圧力0.8Pa、電極−基板間距離60mmとした。窒化タンタル膜は、タンタルをスパッタリングターゲットとし、反応性スパッタリング法(DCスパッタリング法)を用いて形成した。成膜条件は、基板温度25℃(室温)、成膜ガスAr:N=50sccm:10sccm、成膜電力1kW、成膜圧力0.6Pa、電極−基板間距離60mmとした。窒化チタン膜は、チタンをスパッタリングターゲットとし、反応性スパッタリング法(DCスパッタリング法)を用いて形成した。成膜条件は、基板温度25℃(室温)、成膜ガスN、成膜電力12kW、成膜圧力0.2Pa、電極−基板間距離400mmとした。
<Step 112: Formation of conductive film>
Next, a conductive film 307 with a thickness of 100 nm was formed over the oxide semiconductor film 303 (FIG. 3B). As the conductive film 307, a tungsten film, a tantalum nitride film, or a titanium nitride film was formed. The tungsten film was formed by DC sputtering using tungsten as a sputtering target. The film formation conditions were a substrate temperature of 130 ° C., a film formation gas Ar, a film formation power of 1 kW, a film formation pressure of 0.8 Pa, and an electrode-substrate distance of 60 mm. The tantalum nitride film was formed using tantalum as a sputtering target and a reactive sputtering method (DC sputtering method). The deposition conditions were a substrate temperature of 25 ° C. (room temperature), a deposition gas Ar: N 2 = 50 sccm: 10 sccm, a deposition power of 1 kW, a deposition pressure of 0.6 Pa, and an electrode-substrate distance of 60 mm. The titanium nitride film was formed by using reactive sputtering (DC sputtering) with titanium as a sputtering target. The film forming conditions were a substrate temperature of 25 ° C. (room temperature), a film forming gas N 2 , a film forming power of 12 kW, a film forming pressure of 0.2 Pa, and an electrode-substrate distance of 400 mm.

次に加熱処理を行った。加熱処理は、窒素雰囲気下で400℃、1時間の条件で行った。 Next, heat treatment was performed. The heat treatment was performed under a nitrogen atmosphere at 400 ° C. for 1 hour.

なお、比較として、酸化物半導体膜303上に導電膜307を形成しない試料も作製した。この試料については、ステップ111の次に加熱処理を行い、その後、ステップ101を行った(導電膜の形成・除去に係るステップ112、ステップ113は行っていない)。 For comparison, a sample in which the conductive film 307 was not formed over the oxide semiconductor film 303 was also manufactured. This sample was subjected to a heat treatment after step 111, and then subjected to step 101 (steps 112 and 113 relating to formation / removal of the conductive film were not performed).

<ステップ113:導電膜の除去>
その後、ドライエッチング法を用いて、導電膜307を除去した(図3(C))。導電膜307は、ICPエッチング法によりエッチング加工をした。タングステン膜を除去する際のエッチング条件は、電源電力3000W、バイアス電力110W、圧力0.67Pa、基板温度40℃、エッチングガスCl:CF:O=45sccm:55sccm:55sccmとした。窒化タンタル膜及び窒化チタン膜を除去する際のエッチング条件は、電源電力2000W、バイアス電力50W、圧力0.67Pa、基板温度40℃、エッチングガスCFとした。
<Step 113: Removal of conductive film>
After that, the conductive film 307 was removed using a dry etching method (FIG. 3C). The conductive film 307 was etched by an ICP etching method. The etching conditions for removing the tungsten film were as follows: power source power 3000 W, bias power 110 W, pressure 0.67 Pa, substrate temperature 40 ° C., etching gas Cl 2 : CF 4 : O 2 = 45 sccm: 55 sccm: 55 sccm. Etching conditions for removing the tantalum nitride film and the titanium nitride film were a power source power of 2000 W, a bias power of 50 W, a pressure of 0.67 Pa, a substrate temperature of 40 ° C., and an etching gas CF 4 .

<ステップ101:酸化物半導体膜の膜厚及びシート抵抗の測定>
そして、分光エリプソメトリー法を用いた酸化物半導体膜303の膜厚の測定と、四探針法を用いた酸化物半導体膜303のシート抵抗の測定を行った。なお、ステップ101での測定結果は、図7における膜厚の減少量0nmのときのシート抵抗の値に相当する。
<Step 101: Measurement of film thickness and sheet resistance of oxide semiconductor film>
Then, the thickness of the oxide semiconductor film 303 was measured using a spectroscopic ellipsometry method, and the sheet resistance of the oxide semiconductor film 303 was measured using a four-point probe method. Note that the measurement result in step 101 corresponds to the value of the sheet resistance when the film thickness reduction amount is 0 nm in FIG.

<ステップ102:酸化物半導体膜のエッチング>
次に、ウェットエッチング法を用いて、酸化物半導体膜303をエッチングした。酸化物半導体膜303のエッチングには、過酸化水素水とアンモニアの混合水溶液を用いた。
<Step 102: Etching of Oxide Semiconductor Film>
Next, the oxide semiconductor film 303 was etched using a wet etching method. A mixed aqueous solution of hydrogen peroxide and ammonia was used for etching the oxide semiconductor film 303.

<ステップ103:酸化物半導体膜の膜厚及びシート抵抗の測定>
そして、一部がエッチングされた酸化物半導体膜304の膜厚及びシート抵抗を測定した(図3(D))。測定方法はそれぞれステップ101と同様である。導電膜307を除去した直後に測定した酸化物半導体膜の膜厚(ステップ101での測定結果、酸化物半導体膜303の膜厚)と、酸化物半導体膜303をエッチングした後に測定した酸化物半導体膜の膜厚(ステップ103での測定結果、酸化物半導体膜304の膜厚)の差から、該膜厚の減少量を求めた。
<Step 103: Measurement of thickness and sheet resistance of oxide semiconductor film>
Then, the thickness and the sheet resistance of the oxide semiconductor film 304 which were partially etched were measured (FIG. 3D). The measurement method is the same as in step 101. The thickness of the oxide semiconductor film measured immediately after removing the conductive film 307 (the measurement result in step 101, the thickness of the oxide semiconductor film 303), and the oxide semiconductor measured after the oxide semiconductor film 303 was etched From the difference in film thickness (measurement result in step 103, film thickness of the oxide semiconductor film 304), the reduction amount of the film thickness was obtained.

<ステップ104:評価を終了するか?>
シート抵抗の値が測定限界に達する(又は膜厚の減少量が40nmを超える前)まで、ステップ102及びステップ103を繰り返し行った後、評価を終了した。
<Step 104: Do you want to end the evaluation? >
The evaluation was completed after repeating Step 102 and Step 103 until the value of the sheet resistance reached the measurement limit (or before the decrease in film thickness exceeded 40 nm).

評価結果を図7に示す。いずれの試料においても、酸化物半導体膜の低抵抗化が確認された。ここで、酸化物半導体膜上に導電膜を形成した試料は、該導電膜を形成していない試料に比べて、酸化物半導体膜表面近傍でより低抵抗化され、且つ、厚さ方向により深く低抵抗化されていることが確認できた。 The evaluation results are shown in FIG. In any of the samples, reduction in resistance of the oxide semiconductor film was confirmed. Here, the resistance of the sample in which the conductive film is formed over the oxide semiconductor film is lower in the vicinity of the surface of the oxide semiconductor film and deeper in the thickness direction than the sample in which the conductive film is not formed. It was confirmed that the resistance was lowered.

本実施例で示した通り、本発明の一態様の評価方法を用いることで、酸化物半導体膜形成後の処理条件等に応じて、低抵抗化した領域が、酸化物半導体膜の厚さ方向にどの程度生じるか、評価できた。具体的には、酸化物半導体膜上に接して導電膜を形成することで酸化物半導体膜の厚さ方向に低抵抗化した領域が形成されること、該導電膜を除去する方法により該低抵抗化した領域の厚さ方向の範囲が異なること等が確認された。 As shown in this example, by using the evaluation method of one embodiment of the present invention, the resistance-reduced region is in the thickness direction of the oxide semiconductor film in accordance with the processing conditions after the oxide semiconductor film is formed. It was possible to evaluate how much it will occur. Specifically, by forming a conductive film in contact with the oxide semiconductor film, a region with a reduced resistance in the thickness direction of the oxide semiconductor film is formed, and the method of removing the conductive film reduces the low resistance. It was confirmed that the range in the thickness direction of the resistance region was different.

100 フロー
110 フロー
200 評価装置
201 連結室
202 ロードロック室
203 第1の処理室
204 第2の処理室
205 第3の処理室
207 搬送機構
210 評価装置
231 ステージ
232 光源
233 検出器
241 ステージ
242 駆動機構
243 四探針プローブ
251 ステージ
252 隔壁
253a 薬液ノズル
253b 薬液ノズル
254 廃液管
256a 駆動機構
256b 駆動機構
260 試料
300 試料
301 絶縁表面
303 酸化物半導体膜
304 酸化物半導体膜
305 酸化物半導体膜
307 導電膜
100 Flow 110 Flow 200 Evaluation device 201 Connection chamber 202 Load lock chamber 203 First processing chamber 204 Second processing chamber 205 Third processing chamber 207 Transfer mechanism 210 Evaluation device 231 Stage 232 Light source 233 Detector 241 Stage 242 Drive mechanism 243 Four-point probe 251 Stage 252 Bulkhead 253a Chemical liquid nozzle 253b Chemical liquid nozzle 254 Waste liquid pipe 256a Drive mechanism 256b Drive mechanism 260 Sample 300 Sample 301 Insulating surface 303 Oxide semiconductor film 304 Oxide semiconductor film 305 Oxide semiconductor film 307 Conductive film

Claims (4)

絶縁表面上に接する酸化物半導体膜を形成し、前記酸化物半導体膜上に導電膜を形成し、前記導電膜を除去する試料作製工程と、
前記酸化物半導体膜の膜厚及びシート抵抗を測定する第1の工程と、
前記酸化物半導体膜の一部をエッチングする第2の工程と、
前記一部がエッチングされた酸化物半導体膜の膜厚及びシート抵抗を測定する第3の工程と、をこの順で行い、
前記第1の工程により測定された前記酸化物半導体膜の膜厚及びシート抵抗と、前記第3の工程により測定された前記酸化物半導体膜の膜厚及びシート抵抗とを比較することにより、前記酸化物半導体膜の厚さ方向の導電性の評価を行う評価方法。
A sample manufacturing step of forming an oxide semiconductor film in contact with an insulating surface, forming a conductive film over the oxide semiconductor film, and removing the conductive film;
A first step of measuring the thickness and sheet resistance of the oxide semiconductor film;
A second step of etching a part of the oxide semiconductor film;
Perform a third step of the part to measure the film thickness and the sheet resistance of the oxide semiconductor film is etched, in this order,
By comparing the film thickness and sheet resistance of the oxide semiconductor film measured in the first step with the film thickness and sheet resistance of the oxide semiconductor film measured in the third step, An evaluation method for evaluating conductivity in a thickness direction of an oxide semiconductor film.
請求項1において、
前記第1の工程及び前記第3の工程における前記酸化物半導体膜の膜厚は、分光エリプソメトリー法を用いて測定する評価方法。
In claim 1 ,
An evaluation method in which the thickness of the oxide semiconductor film in the first step and the third step is measured using a spectroscopic ellipsometry method.
請求項1または請求項2において、
前記第1の工程及び前記第3の工程における前記酸化物半導体膜のシート抵抗は、四探針法を用いて測定する評価方法。
In claim 1 or claim 2 ,
An evaluation method in which the sheet resistance of the oxide semiconductor film in the first step and the third step is measured using a four-probe method.
請求項1乃至のいずれか一項において、
前記第2の工程における前記酸化物半導体膜のエッチングは、ウェットエッチング法を用いる評価方法。
In any one of Claims 1 thru | or 3 ,
The etching of the oxide semiconductor film in the second step is an evaluation method using a wet etching method.
JP2012253810A 2012-11-20 2012-11-20 Evaluation method Expired - Fee Related JP6030929B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012253810A JP6030929B2 (en) 2012-11-20 2012-11-20 Evaluation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012253810A JP6030929B2 (en) 2012-11-20 2012-11-20 Evaluation method

Publications (3)

Publication Number Publication Date
JP2014103227A JP2014103227A (en) 2014-06-05
JP2014103227A5 JP2014103227A5 (en) 2015-12-24
JP6030929B2 true JP6030929B2 (en) 2016-11-24

Family

ID=51025488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012253810A Expired - Fee Related JP6030929B2 (en) 2012-11-20 2012-11-20 Evaluation method

Country Status (1)

Country Link
JP (1) JP6030929B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108519407B (en) * 2018-05-28 2021-06-01 湖北亿纬动力有限公司 Method for evaluating dispersibility of conductive slurry of lithium ion battery

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5539627A (en) * 1978-09-14 1980-03-19 Nippon Telegr & Teleph Corp <Ntt> Automatic device for measuring specific resistance distribution of semiconductor
JP3924828B2 (en) * 1996-12-26 2007-06-06 セイコーエプソン株式会社 Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
KR101913657B1 (en) * 2010-02-26 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2014103227A (en) 2014-06-05

Similar Documents

Publication Publication Date Title
WO2021052219A1 (en) Composite metal oxide semiconductor, thin film transistor, and application
TWI569331B (en) Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
US9331207B2 (en) Oxide semiconductor device and manufacturing method therof
US9231111B2 (en) Semiconductor device
JP6141777B2 (en) Method for manufacturing semiconductor device
JP6611866B2 (en) Semiconductor device
Banger et al. Identification of dipole disorder in low temperature solution processed oxides: Its utility and suppression for transparent high performance solution-processed hybrid electronics
TW201351663A (en) Laminate structure including oxide semiconductor thin film layer, and thin film transistor
KR20140098002A (en) Method for processing oxide semiconductor layer
CN110797395A (en) Doped metal oxide semiconductor, thin film transistor and application
Du et al. High-performance Ga 2 O 3 diode based on tin oxide Schottky contact
Fan et al. Enhancing Ag-alloyed Cu 2 ZnSnS 4 solar cell performance by interfacial modification via In and Al
JP2013183001A (en) Semiconductor device
Lee et al. Investigation of surface reactions in metal oxide on Si for efficient heterojunction Si solar cells
KR102364105B1 (en) Method for manufacturing oxide thin film transistor according to process time and oxide thin film transistor manufactured by the manufacturing method
JP6030929B2 (en) Evaluation method
Bak et al. In-Zn-Sn-O thin film based transistor with high-k HfO2 dielectric
JP6143423B2 (en) Manufacturing method of semiconductor device
KR20150063307A (en) Method of manufacturing oxide multi-layer
Manjunatha et al. Stability study: Transparent conducting oxides in chemically reactive plasmas
Tanaka et al. A ferroelectric gate field effect transistor with a ZnO/Pb (Zr, Ti) O3 heterostructure formed on a silicon substrate
Park et al. Synergistic combination of amorphous indium oxide with tantalum pentoxide for efficient electron transport in low-power electronics
Bak et al. Negative-bias light stress instability mechanisms of the oxide-semiconductor thin-film transistors using In–Ga-O channel layers deposited with different oxygen partial pressures
Kang et al. Facile, hetero-sized nanocluster array fabrication for investigating the nanostructure-dependence of nonvolatile memory characteristics
KR102297581B1 (en) Method for manufacturing oxide thin film transistor according to gas flow rate and oxide thin film transistor manufactured by the manufacturing method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151103

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151103

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161021

R150 Certificate of patent or registration of utility model

Ref document number: 6030929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees