KR20210130247A - Method of Growing Thick Oxide Films at Low Temperature Thermal Oxide Quality - Google Patents
Method of Growing Thick Oxide Films at Low Temperature Thermal Oxide Quality Download PDFInfo
- Publication number
- KR20210130247A KR20210130247A KR1020217033596A KR20217033596A KR20210130247A KR 20210130247 A KR20210130247 A KR 20210130247A KR 1020217033596 A KR1020217033596 A KR 1020217033596A KR 20217033596 A KR20217033596 A KR 20217033596A KR 20210130247 A KR20210130247 A KR 20210130247A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- silicon oxide
- oxide film
- forming
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 105
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 104
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 83
- 239000010703 silicon Substances 0.000 claims abstract description 83
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 239000000654 additive Substances 0.000 claims abstract description 58
- 230000000996 additive effect Effects 0.000 claims abstract description 55
- 230000001590 oxidative effect Effects 0.000 claims abstract description 55
- 150000001412 amines Chemical class 0.000 claims abstract description 49
- 238000011068 loading method Methods 0.000 claims abstract description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 20
- 239000001257 hydrogen Substances 0.000 claims description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 16
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910021529 ammonia Inorganic materials 0.000 claims description 10
- XLYOFNOQVPJJNP-ZSJDYOACSA-N Heavy water Chemical compound [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 claims description 8
- 150000002978 peroxides Chemical class 0.000 claims description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 20
- 239000003989 dielectric material Substances 0.000 abstract description 6
- 239000007789 gas Substances 0.000 description 26
- 230000003647 oxidation Effects 0.000 description 20
- 238000007254 oxidation reaction Methods 0.000 description 20
- 239000000463 material Substances 0.000 description 16
- 238000002955 isolation Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- -1 but not limited to Substances 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 239000010935 stainless steel Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009833 condensation Methods 0.000 description 3
- 230000005494 condensation Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 239000002826 coolant Substances 0.000 description 2
- 239000007792 gaseous phase Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000851 Alloy steel Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229920000049 Carbon (fiber) Polymers 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229920006169 Perfluoroelastomer Polymers 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000004917 carbon fiber Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012809 cooling fluid Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000005111 flow chemistry technique Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910000856 hastalloy Inorganic materials 0.000 description 1
- 239000013529 heat transfer fluid Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
- H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
- C23C16/345—Silicon nitride
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
- C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
- C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
- C23C8/10—Oxidising
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
- C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
- C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
- C23C8/24—Nitriding
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
- C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
- C23C8/34—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases more than one element being applied in more than one step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본원에서 설명되는 구현들은 일반적으로, 반도체 기판 상에 로우-k 유전체 재료를 형성하기 위한 방법들에 관한 것이다. 더 구체적으로, 본원에서 설명되는 구현들은 고압 및 저온들에서 실리콘 산화물 막을 형성하는 방법들에 관한 것이다. 실리콘 산화물 막을 형성하는 방법은, 실리콘-함유 막이 상부에 형성된 기판을 고압 용기의 프로세싱 영역 내로 로딩하는 단계를 포함한다. 방법은 실리콘-함유 막 상에 실리콘 산화물 막을 형성하는 단계를 더 포함한다. 실리콘-함유 막 상에 실리콘 산화물 막을 형성하는 단계는 약 1 bar 초과의 압력에서 아민 첨가제를 포함하는 산화성 매질에 실리콘-함유 막을 노출시키는 단계, 및 고압 용기를 약 100℃ 내지 약 550℃의 온도로 유지하는 단계를 포함한다.Implementations described herein generally relate to methods for forming a low-k dielectric material on a semiconductor substrate. More specifically, implementations described herein relate to methods of forming a silicon oxide film at high pressures and low temperatures. A method of forming a silicon oxide film includes loading a substrate having a silicon-containing film formed thereon into a processing region of a high-pressure vessel. The method further includes forming a silicon oxide film on the silicon-containing film. The step of forming a silicon oxide film on the silicon-containing film includes exposing the silicon-containing film to an oxidizing medium comprising an amine additive at a pressure greater than about 1 bar, and subjecting the high pressure vessel to a temperature of from about 100°C to about 550°C. including maintaining.
Description
[0001] 본원에서 설명되는 실시예들은 일반적으로, 반도체 기판 상에 로우-k(low-k) 유전체 재료를 형성하기 위한 방법들에 관한 것이다. 더 구체적으로, 본원에서 설명되는 실시예들은 첨가제를 포함하는 산화성 매질(oxidative medium)을 사용하여 고압 및 저온에서 실리콘 산화물 막을 형성하는 방법들에 관한 것이다.[0001] Embodiments described herein generally relate to methods for forming low-k dielectric material on a semiconductor substrate. More specifically, the embodiments described herein relate to methods of forming a silicon oxide film at high pressure and low temperature using an oxidative medium including an additive.
[0002] 반도체 디바이스들, 이를테면, 메모리 디바이스들, 로직 디바이스들, 마이크로프로세서들 등의 형성은 반도체 기판들 위에 로우-k 유전체 막들을 증착하는 것을 수반한다. 로우-k 유전체 막은 디바이스를 제조하기 위한 회로를 만드는 데 사용된다. 현재의 건식 또는 습식 실리콘 산화 기법들은 대개 800℃ 초과의 온도들에서 수행된다. 그러나, 반도체 기판 상에 증착된 재료들은 800℃를 초과하는 온도들을 견디지 못할 수 있다. 결과적으로, 로우-k 유전체 막은 800℃의 열 버짓(thermal budget)보다 더 높은 온도에서 증착되지 않을 수 있고, 열 버짓 내에서 증착되는 막들은 대개 불량한 품질을 겪는다. 추가적으로, 현재의 건식 또는 습식 실리콘 산화 기법들은 100 옹스트롬 초과의 두께를 갖는 품질의 로우-k 유전체 막들을 증착할 수 없다.[0002] The formation of semiconductor devices, such as memory devices, logic devices, microprocessors, etc., involves depositing low-k dielectric films over semiconductor substrates. Low-k dielectric films are used to make circuits for manufacturing devices. Current dry or wet silicon oxidation techniques are usually performed at temperatures above 800°C. However, materials deposited on semiconductor substrates may not withstand temperatures in excess of 800°C. As a result, low-k dielectric films may not be deposited at temperatures higher than the thermal budget of 800° C., and films deposited within the thermal budget usually suffer from poor quality. Additionally, current dry or wet silicon oxidation techniques cannot deposit quality low-k dielectric films having a thickness greater than 100 angstroms.
[0003] 따라서, 열 버짓 목표들을 충족시키는 온도들에서 고품질 로우-k 유전체 막들을 증착하는 방법이 필요하다.[0003] Accordingly, there is a need for a method of depositing high quality low-k dielectric films at temperatures that meet thermal budget targets.
[0004] 본원에서 설명되는 실시예들은 일반적으로, 반도체 기판 상에 로우-k 유전체 재료를 형성하기 위한 방법들에 관한 것이다. 더 구체적으로, 본원에서 설명되는 실시예들은 고압 및 저온들에서 실리콘 산화물 막을 형성하는 방법들에 관한 것이다. 실리콘 산화물 막을 형성하는 방법은, 실리콘-함유 막이 상부에 형성된 기판을 고압 용기(high-pressure vessel)의 프로세싱 영역 내로 로딩하는 단계를 포함한다. 방법은 실리콘-함유 막 상에 실리콘 산화물 막을 형성하는 단계를 더 포함한다. 실리콘-함유 막 상에 실리콘 산화물 막을 형성하는 단계는 약 1 bar 초과의 압력에서 아민 첨가제를 포함하는 산화성 매질에 실리콘-함유 막을 노출시키는 단계, 및 고압 용기를 약 100℃ 내지 약 550℃의 온도로 유지하는 단계를 포함한다.[0004] Embodiments described herein generally relate to methods for forming a low-k dielectric material on a semiconductor substrate. More specifically, embodiments described herein relate to methods of forming a silicon oxide film at high pressures and low temperatures. A method of forming a silicon oxide film includes loading a substrate having a silicon-containing film formed thereon into a processing region of a high-pressure vessel. The method further includes forming a silicon oxide film on the silicon-containing film. The step of forming a silicon oxide film on the silicon-containing film includes exposing the silicon-containing film to an oxidizing medium comprising an amine additive at a pressure greater than about 1 bar, and subjecting the high pressure vessel to a temperature of from about 100°C to about 550°C. including maintaining.
[0005] 실리콘 산화물 막을 형성하는 방법은, 실리콘-함유 막이 상부에 증착된 기판을 고압 용기의 프로세싱 영역 내로 로딩하는 단계, 및 실리콘-함유 막 상에 실리콘 산화물 막을 형성하는 단계를 포함한다. 실리콘-함유 막 상에 실리콘 산화물 막을 형성하는 단계는 약 1 bar 초과의 압력에서 아민 첨가제를 포함하는 산화성 매질에 실리콘-함유 막을 노출시키는 단계, 및 고압 용기를 약 100℃ 내지 약 550℃의 온도로 유지하는 단계를 포함한다.[0005] A method of forming a silicon oxide film includes loading a substrate having a silicon-containing film deposited thereon into a processing region of a high-pressure vessel, and forming a silicon oxide film on the silicon-containing film. The step of forming a silicon oxide film on the silicon-containing film includes exposing the silicon-containing film to an oxidizing medium comprising an amine additive at a pressure greater than about 1 bar, and subjecting the high pressure vessel to a temperature of from about 100°C to about 550°C. including maintaining.
[0006] 등각성 실리콘 산화물 막을 형성하는 방법은 복수의 비아들을 포함하는 기판 상에 실리콘-함유 막을 증착하는 단계를 포함한다. 실리콘-함유 막은 복수의 비아들 및 기판의 각각의 노출된 표면 상에 증착된다. 방법은, 실리콘-함유 막이 상부에 증착된 기판을 고압 용기의 프로세싱 영역 내로 로딩하는 단계, 및 실리콘-함유 막 상에 등각성 실리콘 산화물 막을 형성하는 단계를 더 포함한다. 실리콘-함유 막 상에 등각성 실리콘 산화물 막을 형성하는 단계는, 아민 첨가제를 포함하는 산화성 매질에 실리콘-함유 막을 노출시키는 단계 ― 산화성 매질은 약 1,000 ppm 내지 약 20,000 ppm의 아민 첨가제를 포함함 ―, 및 고압 용기를 약 100℃ 내지 약 550℃의 온도 및 약 1 bar 내지 약 65 bar의 압력으로 유지하는 단계를 포함한다.[0006] A method of forming a conformal silicon oxide film includes depositing a silicon-containing film on a substrate including a plurality of vias. A silicon-containing film is deposited over the plurality of vias and each exposed surface of the substrate. The method further includes loading a substrate having a silicon-containing film deposited thereon into a processing region of a high-pressure vessel, and forming a conformal silicon oxide film on the silicon-containing film. Forming the conformal silicon oxide film on the silicon-containing film comprises exposing the silicon-containing film to an oxidizing medium comprising an amine additive, wherein the oxidizing medium comprises from about 1,000 ppm to about 20,000 ppm of an amine additive; and maintaining the high pressure vessel at a temperature of about 100° C. to about 550° C. and a pressure of about 1 bar to about 65 bar.
[0007] 실리콘 산화물 막을 형성하는 방법은, 실리콘-함유 막이 상부에 증착된 기판을 고압 용기의 프로세싱 영역 내로 로딩하는 단계, 및 실리콘-함유 막 상에 실리콘 산화물 막을 형성하는 단계를 포함한다. 실리콘-함유 막 상에 실리콘 산화물 막을 형성하는 단계는, 암모니아를 포함하는 산화성 매질에 실리콘-함유 막을 노출시키는 단계 ― 산화성 매질은, 스팀, 산소, 및 과산화물의 그룹으로부터 선택됨 ―, 및 고압 용기를 약 400℃ 내지 약 505℃의 온도 및 약 10 bar 초과의 압력으로 유지하는 단계를 포함한다. 실리콘 산화물 막은 약 100 옹스트롬 내지 약 400 옹스트롬의 균일한 두께를 갖는다.[0007] A method of forming a silicon oxide film includes loading a substrate having a silicon-containing film deposited thereon into a processing region of a high-pressure vessel, and forming a silicon oxide film on the silicon-containing film. Forming the silicon oxide film on the silicon-containing film comprises exposing the silicon-containing film to an oxidizing medium comprising ammonia, the oxidizing medium selected from the group of steam, oxygen, and peroxide, and subjecting a high pressure vessel to about maintaining a temperature of from 400° C. to about 505° C. and a pressure greater than about 10 bar. The silicon oxide film has a uniform thickness of from about 100 angstroms to about 400 angstroms.
[0008]
본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 단지 예시적인 실시예들을 도시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 하며, 다른 균등하게 유효한 실시예들을 허용할 수 있다는 것이 주목되어야 한다.
[0009]
도 1은 본원에서 설명되는 하나 이상의 구현들을 실시하는 데 사용될 수 있는 고압 용기의 일 예의 간략화된 정면 단면도를 묘사한다.
[0010]
도 2a는 본원에 개시된 실시예들에 따른, 실리콘-함유 막이 상부에 증착된 반도체 디바이스를 예시한다.
[0011]
도 2b - 도 2d는 본원에 개시된 실시예들에 따른, 등각성의 균일한 실리콘 산화물 막이 상부에 형성된 반도체 디바이스의 다양한 도면들을 예시한다.
[0012]
도 3은 일 실시예에 따른 등각성 실리콘 산화물 막을 형성하는 방법을 예시하는 흐름도이다.
[0013]
이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 특징들이 추가의 언급없이 다른 실시예들에 유익하게 통합될 수 있음이 고려된다.[0008] In such a way that the above-listed features of the present disclosure may be understood in detail, a more specific description of the present disclosure, briefly summarized above, may be made with reference to embodiments, some of which are appended It is illustrated in the drawings. It should be noted, however, that the appended drawings illustrate only exemplary embodiments and are not to be regarded as limiting the scope of the disclosure, but may admit to other equally effective embodiments.
1 depicts a simplified front cross-sectional view of an example of a high pressure vessel that may be used to practice one or more implementations described herein.
2A illustrates a semiconductor device having a silicon-containing film deposited thereon, in accordance with embodiments disclosed herein.
2B-2D illustrate various views of a semiconductor device having a conformal uniform silicon oxide film formed thereon, in accordance with embodiments disclosed herein.
3 is a flowchart illustrating a method of forming a conformal silicon oxide film according to one embodiment.
To facilitate understanding, like reference numbers have been used where possible to designate like elements that are common to the drawings. It is contemplated that elements and features of one embodiment may be beneficially incorporated into other embodiments without further recitation.
[0014] 본원에서 설명되는 실시예들은 일반적으로, 반도체 기판 상에 로우-k 유전체 재료를 형성하기 위한 방법들에 관한 것이다. 더 구체적으로, 본원에서 설명되는 실시예들은 고압 및 저온들에서 실리콘 산화물 막을 형성하는 방법들에 관한 것이다. 실리콘 산화물 막을 형성하는 방법은, 실리콘-함유 막이 상부에 형성된 기판을 고압 용기의 프로세싱 영역 내로 로딩하는 단계를 포함한다. 방법은 실리콘 산화물 막을 실리콘-함유 막 상에 형성하는 단계를 더 포함한다. 실리콘-함유 막 상에 실리콘 산화물 막을 형성하는 단계는 약 1 bar 초과의 압력에서 아민 첨가제를 포함하는 산화성 매질에 실리콘-함유 막을 노출시키는 단계, 및 고압 용기를 약 100℃ 내지 약 550℃의 온도로 유지하는 단계를 포함한다.[0014] Embodiments described herein generally relate to methods for forming a low-k dielectric material on a semiconductor substrate. More specifically, embodiments described herein relate to methods of forming a silicon oxide film at high pressures and low temperatures. A method of forming a silicon oxide film includes loading a substrate having a silicon-containing film formed thereon into a processing region of a high-pressure vessel. The method further includes forming a silicon oxide film on the silicon-containing film. The step of forming a silicon oxide film on the silicon-containing film includes exposing the silicon-containing film to an oxidizing medium comprising an amine additive at a pressure greater than about 1 bar, and subjecting the high pressure vessel to a temperature of from about 100°C to about 550°C. including maintaining.
[0015] 본원에서 설명되는 구현들은 고압 산화 시스템을 사용하여 수행될 수 있는 고압 산화 프로세스를 참조하여 아래에서 설명될 것이다. 본원의 도 1에서 설명되는 장치 설명은 예시적인 것이며, 본원에서 설명되는 실시예들의 범위를 제한하는 것으로 해석되거나 이해되지 않아야 한다.[0015] Implementations described herein will be described below with reference to a high pressure oxidation process that may be performed using a high pressure oxidation system. The device description set forth in FIG. 1 herein is exemplary and should not be construed or construed as limiting the scope of the embodiments described herein.
[0016]
도 1은 고압 어닐링 프로세스를 위한 고압 용기(100)의 간략화된 정면 단면도이다. 고압 용기(100)는, 프로세싱 영역(115)을 둘러싸는 내측 표면(113) 및 외측 표면(112)을 갖는 바디(110)를 갖는다. 일부 구현들에서, 이를테면, 도 1에서, 바디(110)는 환형 단면을 갖지만, 다른 구현들에서, 바디(110)의 단면은 직사각형 또는 임의의 폐쇄된 형상일 수 있다. 바디(110)의 외측 표면(112)은 스테인리스 강과 같은(그러나 이에 제한되지 않음) CRS(corrosion resistant steel)로 제조될 수 있다. 일 구현에서, 바디(110)의 내측 표면(113)은 Hastelloy®과 같은(그러나 이에 제한되지 않음), 높은 내부식성을 보이는 니켈계 강철 합금들로 제조된다.1 is a simplified front cross-sectional view of a
[0017]
고압 용기(100)는 바디(110) 내의 프로세싱 영역(115)을 밀봉가능하게 둘러싸도록 구성된 도어(120)를 가져서, 프로세싱 영역(115)은 도어(120)가 개방될 때 액세스될 수 있다. 고압 밀봉부(122)는, 프로세싱을 위해 프로세싱 영역(115)을 밀봉하기 위해 도어(120)를 바디(110)에 대해 밀봉하는 데 활용된다. 고압 밀봉부(122)는 퍼플루오로엘라스토머와 같은(그러나 이에 제한되지 않음) 폴리머로 제조될 수 있다. 프로세싱 동안 고압 밀봉부(122)의 최대 안전-동작 온도 미만으로 고압 밀봉부(122)를 유지하기 위해, 냉각 채널(124)이 고압 밀봉부(122)에 인접하게 도어(120) 상에 배치된다. 고압 밀봉부(122)를 약 150℃ 내지 250℃의 온도로 유지하기 위해, 불활성, 유전체, 및/또는 고성능 열 전달 유체와 같은(그러나 이에 제한되지 않음) 냉각제가 냉각 채널(124) 내에서 순환될 수 있다. 냉각 채널(124) 내에서의 냉각제의 유동은, 온도 센서(116) 또는 유동 센서(미도시)로부터 수신된 피드백을 통해 제어기(180)에 의해 제어된다.[0017]
The
[0018]
고압 용기(100)는 바디(110)를 관통하는 포트(117)를 갖는다. 포트(117)는 포트(117)를 통하는 파이프(118)를 가지며, 파이프(118)는 가열기(119)에 커플링된다. 파이프(118)의 일 단부는 프로세싱 영역(115)에 연결된다. 파이프(118)의 다른 단부는 유입 도관(157) 및 배출 도관(161)으로 두 갈래로 나뉜다(bifurcate). 유입 도관(157)은 격리 밸브(155)를 통해 가스 패널(150)에 유동적으로 연결된다. 유입 도관(157)은 가열기(158)에 커플링된다. 배출 도관(161)은 격리 밸브(165)를 통해 응축기(160)에 유동적으로 연결된다. 배출 도관(161)은 가열기(162)에 커플링된다. 가열기들(119, 158, 및 162)은, 파이프(118), 유입 도관(157), 및 배출 도관(161)을 통해 유동하는 프로세싱 가스, 이를테면, 산화성 매질을 프로세싱 가스의 응축점 내지 약 250℃의 온도로 각각 유지하도록 구성된다. 가열기들(119, 158 및 162)은 전력 소스(145)에 의해 전력이 공급된다.[0018]
The
[0019]
가스 패널(150)은, 파이프(118)를 통한 프로세싱 영역(115) 내로의 전달을 위해 압력 하의 프로세싱 가스, 이를테면, 산화성 매질을 유입 도관(157) 내로 제공하도록 구성된다. 산화성 매질은 아민 첨가제를 포함한다. 프로세싱 영역(115) 내로 도입된 프로세싱 가스의 압력은 바디(110)에 커플링된 압력 센서(114)에 의해 모니터링된다. 응축기(160)는 냉각 유체에 유동적으로 커플링되며, 파이프(118)를 통한 프로세싱 영역(115)으로부터의 제거 후에 배출 도관(161)을 통해 유동하는 가스상 생성물을 응축시키도록 구성된다. 응축기(160)는 가스상 생성물들을 가스상으로부터 액체상으로 변환시킨다. 펌프(170)가 응축기(160)에 유동적으로 연결되고, 액화된 생성물들을 응축기(160)로부터 펌핑 아웃한다. 가스 패널(150), 응축기(160), 및 펌프(170)의 동작은 제어기(180)에 의해 제어된다.[0019]
The
[0020]
격리 밸브들(155 및 165)은 한 번에 단지 한 유체만이 파이프(118)를 통해 프로세싱 영역(115) 내로 유동하는 것을 가능하게 하도록 구성된다. 격리 밸브(155)가 개방될 때, 격리 밸브(165)는 폐쇄되어서, 유입 도관(157)을 통해 유동하는 프로세싱 가스가 프로세싱 영역(115) 내로 진입하고, 응축기(160) 내로의 프로세싱 가스의 유동은 방지된다. 다른 한편으로는, 격리 밸브(165)가 개방될 때, 격리 밸브(155)는 폐쇄되어서, 가스상 생성물이 프로세싱 영역(115)으로부터 제거되고 배출 도관(161)을 통해 유동되고, 가스 패널(150) 내로의 가스상 생성물의 유동은 방지된다.[0020]
[0021]
하나 이상의 가열기들(140a, 140b)(집합적으로 140)은 바디(110) 상에 배치되며, 고압 용기(100) 내의 프로세싱 영역(115)을 가열하도록 구성된다. 일부 구현들에서, 가열기들(140)은 도 1에 도시된 바와 같이 바디(110)의 외측 표면(112) 상에 배치되지만, 다른 구현들에서, 가열기들(140)은 바디(110)의 내측 표면(113) 상에 배치될 수 있다. 가열기들(140) 각각은, 저항성 코일, 램프, 세라믹 가열기, 그래파이트계 CFC(carbon fiber composite) 가열기, 스테인리스 강 가열기 또는 알루미늄 가열기일 수 있다. 가열기들(140)은 전력 소스(145)에 의해 전력이 공급된다. 가열기들(140)로의 전력은 온도 센서(116)로부터 수신된 피드백을 통해 제어기(180)에 의해 제어된다. 온도 센서(116)는 바디(110)에 커플링되고, 프로세싱 영역(115)의 온도를 모니터링한다.[0021]
One or
[0022]
액추에이터(미도시)에 커플링된 카세트(130)가 프로세싱 영역(115) 내외로 이동된다. 카세트(130)는 최상부 표면(132), 최하부 표면(134), 및 벽(136)을 갖는다. 카세트(130)의 벽(136)은 복수의 기판 저장 슬롯들(138)을 갖는다. 각각의 기판 저장 슬롯(138)은 카세트(130)의 벽(136)을 따라 균등하게 이격된다. 각각의 기판 저장 슬롯(138)은 그 내부에 기판(135)을 홀딩하도록 구성된다. 카세트(130)는 기판들(135)을 홀딩하기 위한 50개만큼의 기판 저장 슬롯들(138)을 가질 수 있다. 카세트(130)는 고압 용기(100) 내외로 복수의 기판들(135)을 전달하는 것뿐만 아니라 프로세싱 영역(115) 내에서 복수의 기판들(135)을 프로세싱하기 위한 효과적인 운송수단을 제공한다.[0022]
A
[0023]
제어기(180)는 고압 용기(100)의 동작을 제어한다. 제어기(180)는, 가스 패널(150), 응축기(160), 펌프(170), 격리 밸브(155), 및 격리 밸브(165)뿐만 아니라 전력 소스(145)의 동작을 제어한다. 제어기(180)는 또한, 온도 센서(116), 압력 센서(114), 및 냉각 채널(124)에 통신가능하게 연결된다. 제어기(180)는 CPU(central processing unit)(182), 메모리(184), 및 지원 회로(186)를 포함한다. CPU(182)는 산업 현장에서 사용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서일 수 있다. 메모리(184)는 랜덤 액세스 메모리, 판독-전용 메모리, 플로피, 또는 하드 디스크 드라이브, 또는 다른 형태의 디지털 저장소일 수 있다. 지원 회로(186)는 통상적으로 CPU(182)에 커플링되며, 캐시, 클록 회로들, 입력/출력 시스템들, 전력 공급부들 등을 포함할 수 있다.[0023]
The
[0024]
고압 용기(100)는 550℃ 이하의 온도에서 복수의 기판들(135) 상에 실리콘 산화물 막을 형성하는 방법을 수행하기에 편리한 챔버를 제공한다. 가열기들(140)은, 고압 용기(100)를 예열하고 프로세싱 영역(115)을 약 550℃ 이하의 온도로 유지하기 위해 파워 온된다. 동시에, 가열기들(119, 158, 및 162)은, 파이프(118), 유입 도관(157), 및 배출 도관(161)을 각각 예열하기 위해 파워 온된다.[0024]
The high-
[0025]
복수의 기판들(135)이 카세트(130) 상에 로딩된다. 고압 용기(100)의 도어(120)는 카세트(130)를 프로세싱 영역(115) 내로 이동시키기 위해 개방된다. 그런 다음, 도어(120)는 고압 용기(100)를 고압 용기로 전환시키기 위해 밀봉가능하게 폐쇄된다. 고압 밀봉부(122)는, 일단 도어(120)가 폐쇄되면 프로세싱 영역(115)으로부터 어떤 압력 누설도 없음을 보장한다.[0025]
A plurality of
[0026]
프로세싱 가스(즉, 아민 첨가제를 포함하는 산화성 매질)는 가스 패널(150)에 의해 고압 용기(100) 내부의 프로세싱 영역(115) 내로 제공된다. 프로세싱 가스가 유입 도관(157) 및 파이프(118)를 통해 프로세싱 영역(115) 내로 유동하는 것을 가능하게 하기 위해, 제어기(180)에 의해 격리 밸브(155)가 턴 온된다. 프로세싱 가스는, 예컨대 약 500 sccm 내지 약 2000 sccm의 유량으로 유입된다. 이 때, 격리 밸브(165)는 오프 상태로 유지된다. 일부 구현들에서, 고압 용기(100) 내의 압력은 점진적으로 증가된다. 고압은, 특히 트렌치들의 더 깊은 부분들에서, 산소가 실리콘-함유 막 내로 주입되어 더 완전한 산화 상태가 되게 하는 데 효과적이다.[0026]
A processing gas (ie, an oxidizing medium comprising an amine additive) is provided by a
[0027]
본원에서 설명되는 일부 구현들에서, 프로세싱 가스는 약 1 bar 내지 약 65 bar(예컨대, 약 35 bar 내지 약 65 bar; 또는 약 40 bar 내지 60 bar)의 압력 하에 아민 첨가제를 포함하는 스팀이다. 그러나, 다른 구현들에서, 오존, 산소, 과산화물, 또는 수산화물-함유 화합물과 같은(그러나 이에 제한되지 않음) 다른 산화성 매질들이 스팀과 함께 또는 스팀 대신에 사용될 수 있다. 산화성 매질에 첨가되는 아민 첨가제는 암모늄 또는 암모니아일 수 있다. 충분한 스팀이 가스 패널(150)에 의해 릴리즈되었을 때, 격리 밸브(155)는 제어기(180)에 의해 턴 오프된다.[0027]
In some implementations described herein, the processing gas is steam comprising the amine additive under a pressure of from about 1 bar to about 65 bar (eg, from about 35 bar to about 65 bar; or from about 40 bar to 60 bar). However, in other implementations, other oxidizing media such as, but not limited to, ozone, oxygen, peroxides, or hydroxide-containing compounds may be used with or in place of steam. The amine additive added to the oxidizing medium may be ammonium or ammonia. When sufficient steam has been released by the
[0028]
기판들(135)의 프로세싱 동안, 프로세싱 영역(115)뿐만 아니라 유입 도관(157), 배출 도관(161), 및 파이프(118)는, 프로세싱 가스가 가스상으로 유지되도록 하는 온도 및 압력으로 유지된다. 프로세싱 영역(115)뿐만 아니라 유입 도관(157), 배출 도관(161), 및 파이프(118)의 온도들은 적용된 압력에서 프로세싱 가스의 응축점(예컨대, 100℃)보다 더 높은 온도로 그러나 550℃ 이하로 유지된다. 프로세싱 영역(115)뿐만 아니라 유입 도관(157), 배출 도관(161), 및 파이프(118)는, 적용된 온도에서 프로세싱 가스의 응축 압력보다 더 낮은 압력으로 유지된다. 그에 따라, 프로세싱 가스가 선택된다. 본원에서 설명되는 구현에서, 고압 용기가 약 100℃ 내지 약 550℃의 온도로 유지될 때, 약 1 bar 내지 약 65 bar의 압력 하의 스팀이 효과적인 프로세싱 가스이다. 이는 스팀이, 기판(135) 상에 증착된 실리콘 막에 유해한 물로 응축되지 않는 것을 보장한다.[0028]
During processing of
[0029]
막의 습식 에칭 레이트 및 전기 누설 및 절연 파괴 특성들을 테스트함으로써 검증되는 바와 같이, 막이 목표된 밀도를 갖는 것으로 관찰될 때, 프로세싱은 완료된다. 그런 다음, 격리 밸브(165)는 프로세싱 가스를 프로세싱 영역(115)으로부터 파이프(118) 및 배출 도관(161)을 통해 응축기(160) 내로 유동시키기 위해 개방된다. 프로세싱 가스는 응축기(160)에서 액체상으로 응축된다. 그런 다음, 액화된 프로세싱 가스는 펌프(170)에 의해 제거된다. 액화된 프로세싱 가스가 완전히 제거될 때, 격리 밸브(165)는 폐쇄된다. 그런 다음, 가열기들(140, 119, 158, 및 162)은 파워 오프된다. 그런 다음, 고압 용기(100)의 도어(120)는 카세트(130)를 프로세싱 영역(115)으로부터 제거하기 위해 개방된다.[0029]
When the film is observed to have the desired density, as verified by testing the film's wet etch rate and electrical leakage and dielectric breakdown properties, processing is complete.
[0030]
도 2a는 본원에서 설명되는 하나 이상의 구현들에 따른, 기판(202) 및 기판(202) 상에 증착된 실리콘-함유 막(208)을 포함하는 반도체 디바이스(200)를 예시한다. 기판(202)은, 도 1에 도시된 바와 같은 카세트(130) 상에 로딩될 때 기판들(135) 각각 대신에 사용될 수 있다. 하나 이상의 개구들 또는 비아들(204)이 기판(202)에 형성될 수 있다. 반도체 디바이스(200)에서 단지 하나의 비아(204)가 도시되지만, 복수의 비아들(204)이 포함될 수 있다. 그러한 실시예에서, 복수의 비아들의 각각의 비아(204)는 동일한 치수들을 가질 수 있는데, 이를테면, 약 10 ㎛의 깊이를 가질 수 있다. 추가적으로, 비아들(204)의 측부들(214) 및 최하부(216)는 패터닝될 수 있고, 도시된 바와 같이 평면형이 아닐 수 있다. 실리콘-함유 막(208)은 비아들(204) 및 기판(202)의 각각의 노출된 표면(즉, 최상부 표면(212), 측부들(214), 및 최하부(216)) 상에 증착될 수 있다. 실리콘-함유 막(208)은 ALD(atomic layer deposition)를 사용하여 증착될 수 있다. 실리콘-함유 막(208)은 실리콘 또는 실리콘 질화물로 구성될 수 있다.[0030]
2A illustrates a
[0031]
기판(202)은, 반도체 디바이스들, 이를테면, 금속 접촉부들, 트렌치 격리부들, 게이트들, 비트라인들, 또는 임의의 다른 상호연결 피처들을 형성하는 데 사용되는 하나 이상의 재료들을 포함할 수 있다. 기판(202)은, 반도체 디바이스들을 제작하기 위해 활용되는, 하나 이상의 금속 층들, 하나 이상의 유전체 재료들, 반도체 재료, 및 이들의 조합들을 포함할 수 있다. 예컨대, 기판(202)은, 애플리케이션에 따라, 산화물 재료, 질화물 재료, 폴리실리콘 재료 등을 포함할 수 있다. 메모리 애플리케이션이 목표되는 일 구현에서, 기판(202)은, 폴리실리콘이 사이에 개재되어 있거나 또는 개재되어 있지 않으면서, 실리콘 기판 재료, 산화물 재료, 및 질화물 재료를 포함할 수 있다.[0031]
[0032]
다른 구현에서, 기판(202)은 기판의 표면 상에 증착된 복수의 교번적인 산화물 및 질화물 재료들(즉, 산화물-질화물-산화물(ONO))(미도시)을 포함할 수 있다. 다양한 구현들에서, 기판(202)은, 복수의 교번적인 산화물 및 질화물 재료들, 하나 이상의 산화물 또는 질화물 재료들, 폴리실리콘 또는 비정질 실리콘 재료들, 비정질 실리콘과 교번하는 산화물들, 폴리실리콘과 교번하는 산화물들, 도핑된 실리콘과 교번하는 도핑되지 않은 실리콘, 도핑된 폴리실리콘과 교번하는 도핑되지 않은 폴리실리콘, 또는 도핑된 비정질 실리콘과 교번하는 도핑되지 않은 비정질 실리콘을 포함할 수 있다. 기판(202)은 막 프로세싱이 상부에서 수행되는 임의의 기판 또는 재료 표면일 수 있다. 예컨대, 기판(202)은, 재료, 이를테면, 결정질 실리콘, 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 스트레인드(strained) 실리콘, 실리콘 게르마늄, 텅스텐, 티타늄 질화물, 도핑된 또는 도핑되지 않은 폴리실리콘, 도핑된 또는 도핑되지 않은 실리콘 웨이퍼들 및 패터닝된 또는 패터닝되지 않은 웨이퍼들, SOI(silicon on insulator), 탄소 도핑된 실리콘 산화물들, 실리콘 질화물들, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어, 로우 k 유전체들, 및 이들의 조합들일 수 있다.[0032]
In another implementation, the
[0033]
도 2b는 본원에서 설명되는 하나 이상의 구현들에 따른, 비아들(204)에 형성된 등각성 실리콘 산화물 막(206)을 갖는 반도체 디바이스(200)를 예시한다. 실리콘 산화물 막(206)은 550℃ 이하의 온도, 이를테면, 약 350℃ 내지 약 505℃의 온도에서 기판(202) 및 실리콘-포함 막(208) 상에 형성된다. 실리콘 산화물 막(206)은 아민 첨가제를 포함하는 산화성 매질에서, 1 bar 이상, 이를테면, 약 35 bar 내지 약 65 bar의 압력에서 고압 어닐링을 사용하여 형성된다.[0033]
2B illustrates a
[0034]
산화성 매질은 스팀, 산소, 과산화물 등을 포함할 수 있고, 아민 첨가제는 암모늄(NH4) 또는 암모니아(NH3)를 포함할 수 있다. 산화성 매질은 약 1,000 ppm 내지 약 20,000 ppm, 이를테면, 약 7,000 ppm의 아민 첨가제를 포함할 수 있다. 일 실시예에서, 아민 첨가제로서 약 7,000 ppm의 NH3을 갖는 스팀이 산화성 매질로서 사용된다. 실리콘 질화물을 포함하는 막들을 반응시킬 때, 수소계 첨가제가 산화성 매질에 첨가될 수 있다. 수소계 첨가제는 막들을 포함하는 실리콘 질화물을 반응시킬 때 아민 첨가제에 추가하여 또는 아민 첨가제를 대신하여 첨가될 수 있다. 수소계 첨가제는 불활성 가스의 구성성분으로서 순수 수소(H2) 또는 미량의 수소를 포함할 수 있다. 산화성 매질에 첨가된 아민 및/또는 수소계 첨가제들은, 고온 급속 열 산화 막들과 비교하여 약 2배 내지 3배만큼 산화 레이트를 향상시킬 수 있다. 일 실시예에서, 실리콘 산화물 막(206)을 형성하는 데 사용되는 어닐링 프로세스는 약 1시간 동안 약 40 bar 내지 약 60 bar의 압력에서 수행된다.[0034] The oxidizing medium may include steam, oxygen, peroxide, and the like, and the amine additive may include ammonium (NH 4 ) or ammonia (NH 3 ). The oxidizing medium may include from about 1,000 ppm to about 20,000 ppm, such as about 7,000 ppm, of the amine additive. In one embodiment, steam with about 7,000 ppm NH 3 as the amine additive is used as the oxidizing medium. When reacting films comprising silicon nitride, a hydrogen-based additive may be added to the oxidizing medium. The hydrogen-based additive may be added in addition to or in place of the amine additive when reacting the silicon nitride comprising the films. The hydrogen-based additive may include pure hydrogen (H 2 ) or a trace amount of hydrogen as a component of the inert gas. Amine and/or hydrogen-based additives added to the oxidizing medium can improve the oxidation rate by about 2 to 3 times compared to high temperature rapid thermal oxidation films. In one embodiment, the annealing process used to form the
[0035]
실리콘-함유 막(208)은 기판(202)과 실리콘 산화물 막(206) 사이에 배치되지만, 실리콘-함유 막(208)은 실리콘 산화물 막(206)의 형성 후에 더 작은 두께를 가질 수 있다. 일 실시예에서, 실리콘-함유 막(208)이 더 이상 실리콘 산화물 막(206)과 기판(202) 사이에 배치되지 않도록, 실리콘-함유 막(208)이 완전히 산화된다(즉, 실리콘 산화물 막(206)이 기판(202)과 접촉할 수 있음). 도시되지 않았지만, 실리콘 산화물 막(206) 및/또는 실리콘-함유 막(208)은 기판(202)의 표면(212) 상에 배치될 수 있다.[0035]
The silicon-containing
[0036]
도 2c는 2C-2C 라인으로 반도체 디바이스(200)의 최상부 부분을 자른 확대된 단면도를 예시한다. 2C-2C 라인은 반도체 디바이스(200)의 표면(212) 아래로 약 500 nm에 있을 수 있다. 도 2d는 2D-2D 라인으로 반도체 디바이스(200)의 최하부 부분을 자른 확대된 단면도를 예시한다. 2D-2D 라인은 반도체 디바이스(200)의 최하부(216) 위로 약 500 nm에 있을 수 있다. 도 2c의 최상부 부분의 실리콘 산화물 막(206)은 두께(210A)를 갖고, 도 2d의 최하부 부분의 실리콘 산화물 막(206)은 두께(210B)(총괄하여 210)를 갖는다.[0036]
2C illustrates an enlarged cross-sectional view of a top portion of
[0037]
도 2c 및 도 2d에 도시된 바와 같이, 실리콘 산화물 막(206)의 최상부 부분의 두께(210A)는 실리콘 산화물 막(206)의 최하부 부분의 두께(210B)와 거의 동일하다. 실리콘 산화물 막(206)은 비아(204)의 최상부 및 최하부 부분들 둘 모두에서 거의 균일한 두께(210)를 가지며, 이는 실리콘 산화물 층(206)의 거의 100%의 등각성(즉, 최상부 부분의 두께(210A) 대 최하부 부분의 두께(210B)의 비)을 표시한다. 약 550℃ 미만의 온도 및 1 bar 초과의 압력에서 아민 첨가제를 포함하는 산화성 매질을 사용하여 형성된 실리콘 산화물 막(206)은 비아(204)의 측부들(214) 및 최하부(216)에 대해 약 90% 초과의 거의 균일한 등각성을 가질 수 있다. 실리콘 산화물 막(206)은 약 20 옹스트롬 내지 약 400 옹스트롬, 이를테면, 약 150 옹스트롬 내지 약 400 옹스트롬의 균일한 두께(210)를 갖는다.[0037]
2C and 2D , the
[0038]
도 3은 본원에서 설명되는 하나 이상의 구현들에 따라 기판 상에 실리콘 산화물 막을 형성하기 위한 방법(300)의 프로세스 흐름도를 묘사한다. 기판은 도 1에 묘사된 바와 같은 기판(135) 또는 도 2a - 도 2d에 묘사된 바와 같은 기판(202)일 수 있다. 명확성을 위해, 방법(300)은 도 2a - 도 2d의 반도체 디바이스(200)의 엘리먼트들을 참조하여 설명될 것이다.[0038]
3 depicts a process flow diagram of a
[0039]
방법(300)은, 동작(310)에서, (도 2a에 도시된 것처럼) 실리콘-함유 막(208)이 상부에 증착된 기판(202)을 고압 용기 내로 로딩함으로써 시작된다. 고압 용기는 도 1에 묘사된 고압 용기(100)일 수 있다. 기판(202)은 카세트, 이를테면, 도 1에 도시된 바와 같은 카세트(130)에 포지셔닝될 수 있다. 고압 용기에 기판(202)을 로딩하기 전에, 실리콘-함유 막(208)은 비아들(204) 및 기판(202)의 각각의 노출된 측부 또는 표면(212, 214, 216) 상에 증착된다. 실리콘-함유 막(208)은 ALD를 사용하여 증착될 수 있다. 실리콘-함유 막(208)은 실리콘 또는 실리콘 질화물로 구성될 수 있다. 기판(202)은 위의 도 2a - 도 2d에서 논의된 재료들 중 임의의 재료로 구성될 수 있다.[0039]
The
[0040]
일 구현에서, 기판(202)의 표면(212)은 패터닝된 구조들, 예컨대, 도 2a - 도 2d에 도시된 것처럼, 내부에 트렌치들, 홀들, 또는 비아들(204)이 형성된 표면을 포함한다. 그러한 실시예에서, 실리콘-함유 막(208)은 비아들(204)의 측부들(214) 및 최하부(216) 상에 배치된다. 대안적으로, 기판(202)의 표면(212)은 실질적으로 평면형일 수 있다. 기판(202)은 또한, 실질적인 평면형 표면(212)을 가질 수 있으며, 그 실질적인 평면형 표면(212) 상에 또는 그 실질적인 평면형 표면(212) 내에 목표된 높이(elevation)로 구조가 형성된다. 기판(202)의 표면(212)은 트렌치들, 홀들, 비아들, 또는 융기부(elevation)들을 포함할 수 있지만, 표면(212)의 패턴들은 전체에 걸쳐 비아들로 지칭될 것이며, "비아"라는 용어는 제한적인 것으로 의도되지 않는다.[0040]
In one implementation, the
[0041]
동작(320)에서, 기판(202)은, 산화성 매질의 응축점(예컨대, 약 100℃) 내지 약 550℃의 목표 온도 및 1 bar 초과의 압력에서 아민 첨가제를 포함하는 그러한 산화성 매질에 노출된다. 일 구현에서, 목표 온도는 약 100℃ 내지 약 550℃(예컨대, 약 350℃ 내지 약 520℃; 또는 약 400℃ 내지 약 505℃)이다. 온도는 가열기들(140a, 140b)을 사용하여 목표 온도로 램핑될 수 있다. 온도를 램핑하는 것에 추가하여, 압력은 목표 압력으로 램핑될 수 있다. 일 구현에서, 압력은 약 1 bar 내지 약 65 bar(예컨대, 약 30 bar 내지 약 65 bar; 또는 약 40 bar 내지 약 60 bar)이다.[0041]
In
[0042] 일 구현에서, 산화성 매질은, 스팀, 오존, 산소, 수증기, 중수, 과산화물, 수산화물-함유 화합물, 산소 동위원소들(14, 15, 16, 17, 18 등) 및 수소 동위원소들(1, 2, 3), 또는 이들의 조합들로 이루어진 그룹으로부터 선택된다. 과산화물은 가스상의 과산화수소일 수 있다. 일부 구현들에서, 산화성 매질은 수증기 또는 증기 형태의 중수와 같은(그러나 이에 제한되지 않음) 수산화물 이온을 포함한다. 아민 첨가제는 암모늄 또는 암모니아로 구성될 수 있다. 산화성 매질은 약 1,000 ppm 내지 약 20,000 ppm, 이를테면, 약 7,000 ppm의 아민 첨가제를 포함할 수 있다. 일 실시예에서, 아민 첨가제로서 약 7,000 ppm의 NH3을 갖는 스팀이 산화성 매질로서 사용된다. 실리콘 질화물을 포함하는 막들을 반응시킬 때, 수소계 첨가제가 산화성 매질에 첨가될 수 있다. 수소계 첨가제는 막들을 포함하는 실리콘 질화물을 반응시킬 때 아민 첨가제에 추가하여 또는 아민 첨가제를 대신하여 첨가될 수 있다. 수소계 첨가제는 불활성 가스의 구성성분으로서 순수 수소(H2) 또는 미량의 수소를 포함할 수 있다. 산화성 매질에 첨가된 아민 및/또는 수소계 첨가제들은, 고온 급속 열 산화 막들과 비교하여 약 2배 내지 3배만큼 산화 레이트를 향상시킬 수 있다.[0042] In one embodiment, the oxidizing medium comprises steam, ozone, oxygen, water vapor, heavy water, peroxides, hydroxide-containing compounds, oxygen isotopes (14, 15, 16, 17, 18, etc.) and hydrogen isotopes ( 1, 2, 3), or combinations thereof. The peroxide may be gaseous hydrogen peroxide. In some implementations, the oxidizing medium includes hydroxide ions, such as, but not limited to, water vapor or heavy water in vapor form. The amine additive may consist of ammonium or ammonia. The oxidizing medium may include from about 1,000 ppm to about 20,000 ppm, such as about 7,000 ppm, of the amine additive. In one embodiment, steam with about 7,000 ppm NH 3 as the amine additive is used as the oxidizing medium. When reacting films comprising silicon nitride, a hydrogen-based additive may be added to the oxidizing medium. The hydrogen-based additive may be added in addition to or in place of the amine additive when reacting the silicon nitride comprising the films. The hydrogen-based additive may include pure hydrogen (H 2 ) or a trace amount of hydrogen as a component of the inert gas. Amine and/or hydrogen-based additives added to the oxidizing medium can improve the oxidation rate by about 2 to 3 times compared to high temperature rapid thermal oxidation films.
[0043]
일부 구현들에서, 기판(202) 또는 복수의 기판들은 약 5 bar 내지 약 60 bar의 압력에서 아민 첨가제를 포함하는 스팀에 노출되며, 여기서 압력은 5 bar로부터 약 60 bar로 점진적으로 증가될 수 있다. 일부 구현들에서, 아민 첨가제를 포함하는 스팀은, 예컨대 약 500 sccm 내지 약 5,000 sccm(예컨대, 약 500 sccm 내지 약 5,000 sccm; 또는 약 500 sccm 내지 약 2,000 sccm)의 유량으로 고압 용기 내로 유입된다. 일 구현에서, 아민 첨가제를 포함하는 수증기가 고압 용기 내로 주입되고, 수증기는 고압 용기에서 가열될 때 아민 첨가제를 포함하는 스팀을 형성한다. 다른 구현에서, 아민 첨가제를 포함하는 물 또는 수증기가, 목표 온도로 가열되기 전에 고압 용기 내에 존재한다. 고압 용기 내에 존재하는 물 또는 수증기는, 고압 용기가 목표 온도로 가열될 때, 아민 첨가제를 포함하는 스팀을 형성한다.[0043]
In some implementations, the
[0044]
동작(330)에서, 실리콘 산화물 막(206)이 기판(202) 상에 형성된다. 실리콘 산화물 막(206)은 등각성의 또는 균일한 층으로서 형성된다. 실리콘 산화물 막(206)은 비아들(204)의 측부들(214) 및 최하부(216) 상에 그리고 기판(202)의 표면(212) 상에 균일하게 형성된다. 실리콘 산화물 막(206)은, 도 2a - 도 2d에 도시된 바와 같이, 비아(204)의 측부들(214) 및 최하부(216) 상에서 약 90% 초과의 등각성을 갖도록 증착될 수 있다. 실리콘 산화물 막(206)은 약 20 옹스트롬 내지 약 400 옹스트롬, 이를테면, 약 150 옹스트롬 내지 약 400 옹스트롬의 두께(210)를 가질 수 있다.[0044]
In
[0045]
동작(330)에서, 실리콘-함유 막(208)을 갖는 기판(202)이 아민 첨가제를 포함하는 산화성 매질에 노출되어 실리콘 산화물 막(206)이 형성될 때, 고압 용기는 산화성 매질의 응축점 내지 약 550℃의 온도로 유지된다. 약 40 bar 내지 약 60 bar의 압력에서 아민 첨가제를 포함하는 스팀이 사용되는 일 구현에서, 고압 용기의 온도는 약 400℃ 내지 약 505℃로 유지된다. 일부 구현들에서, 동작(330)의 기판(202) 상에 실리콘 산화물 막(206)을 형성하는 것은 약 5분 내지 약 150분, 이를테면, 약 30분 내지 약 120분의 시간-기간 동안 수행된다. 적어도 일 구현에서, 약 400℃ 내지 약 505℃의 온도 및 약 60 bar의 압력에서 아민 첨가제를 포함하는 산화성 매질을 약 120분 동안 활용하는 것은, 실리콘-함유 막(208)이 더 이상 기판(202)과 실리콘 산화물 층(206) 사이에 배치되지 않도록 실리콘-함유 막(208)을 완전히 산화시킨다.[0045]
In
[0046] 고압 하에, 암모니아를 포함하는 스팀과 같은, 아민 첨가제를 포함하는 산화성 매질의 적용은, 산화성 매질로부터의 고농도의 산화 종이 실리콘-함유 막 내로 깊이 침투하여, 산화 종이 산화를 통해 더 많은 실리콘 산화물 막 재료를 생성할 수 있게 한다. 이론에 얽매이는 것은 아니지만, 고압 용기 내부의 고압은 더 깊은 비아들 내로의 산화 종의 확산을 유도하는 것으로 여겨진다. 게다가, 스팀 내의 아민 첨가제의 존재는, 고온 급속 열 산화 막들과 비교하여, 목표 압력이 훨씬 더 빠른 레이트로 달성될 수 있게 하고, 산화 레이트를 2-3배 증가시키는 것으로 여겨진다.[0046] Under high pressure, application of an oxidizing medium containing an amine additive, such as steam containing ammonia, causes a high concentration of oxidized species from the oxidizing medium to penetrate deeply into the silicon-containing film, resulting in more silicon oxide film material through oxidation of the oxidized species. make it possible to create Without wishing to be bound by theory, it is believed that the high pressure inside the high pressure vessel induces diffusion of oxidizing species into deeper vias. Moreover, it is believed that the presence of the amine additive in the steam allows the target pressure to be achieved at a much faster rate and increases the oxidation rate by a factor of 2-3 compared to high temperature rapid thermal oxidation films.
[0047]
실리콘 산화물 막(206)의 품질은, 550℃ 미만의 온도 및 1 bar 초과의 압력에서 아민 첨가제를 포함하는 산화성 매질을 사용하여 형성된 실리콘 산화물 막(206)의 습식 에칭 레이트를, 아민 첨가제를 활용하지 않고 저압들에서 800℃를 초과하는 온도들에서 형성된 실리콘 산화물 막(즉, 고온 급속 열 산화 막들)의 습식 에칭 레이트와 비교함으로써 검증될 수 있다. 약 20 옹스트롬 초과의 두께를 갖는 실리콘 산화물 막(206) 및 동일한 두께를 갖는 고온 급속 열 산화 막 둘 모두에 대해 습식 에칭을 수행할 때, 습식 에칭 레이트는 막들 둘 모두에 대해 거의 동일하다. 일 실시예에서, 실리콘 산화물 막(206) 및 고온 급속 열 산화 막 둘 모두는 약 26 옹스트롬/분 내지 약 32 옹스트롬/분의 습식 에칭 레이트를 가졌다.[0047]
The quality of the
[0048]
추가적으로, 550℃ 미만의 온도 및 1 bar 초과의 압력에서 아민 첨가제를 포함하는 산화성 매질을 사용하여 형성된 실리콘 산화물 막(206)의 누설 및 용량성 등가 두께를 고온 급속 열 산화 막과 비교함으로써, 실리콘 산화물 막(206)의 품질이 추가로 검증될 수 있다. 약 20 옹스트롬 초과의 두께를 갖는 실리콘 산화물 막(206)의 누설을 동일한 두께를 갖는 고온 급속 열 산화 막의 누설과 비교할 때, 실리콘 산화물 막들 둘 모두는 열 추세선(thermal trend line) 또는 전압 누설 대 두께 그래프의 외삽 열 추세선을 따라 배치되었다. 이에 따라, 실리콘 산화물 막(206)의 누설 및 용량성 등가 두께는 고온 급속 열 산화 막과 거의 동일하거나 또는 이에 필적한다. 일 실시예에서, 실리콘 산화물 막(206) 및 고온 급속 열 산화 막 둘 모두는 약 0.22 V/옹스트롬 내지 약 0.25 V/옹스트롬의 누설 대 용량성 등가 두께를 가졌다.[0048]
Additionally, by comparing the leakage and capacitive equivalent thickness of a
[0049] 따라서, 550℃ 이하의 비교적 낮은 온도에서 수행되는 프로세스의 경우, 막 품질 개선의 달성은 더 낮은 압력에서 800℃ 이상에서 수행되는 프로세스와 실질적으로 유사하다. 아민 첨가제를 포함하는 산화성 매질을 활용하여 550℃ 이하의 비교적 낮은 온도에서 수행되는 프로세스는, 까다로운 또는 고르지 않은 구조를 갖는 기판들 상의 증착들을 포함하여, 실리콘 산화물 층이 균일하게 증착될 수 있게 한다.[0049] Thus, for a process performed at a relatively low temperature of 550° C. or lower, the achievement of film quality improvement is substantially similar to a process performed at 800° C. or higher at a lower pressure. The process performed at a relatively low temperature of 550° C. or less utilizing an oxidizing medium containing an amine additive allows the silicon oxide layer to be deposited uniformly, including depositions on substrates having a difficult or uneven structure.
[0050] 더욱이, 550℃ 미만의 온도 및 1 bar 초과의 압력에서 아민 및/또는 수소계 첨가제들을 포함하는 산화성 매질을 사용하여 실리콘 산화물 막들을 형성하는 것은, 실리콘 산화물 막이, 높은 품질을 유지하면서 고온 급속 열 산화 프로세스의 능력들보다 더 큰 두께를 달성할 수 있게 한다. 이에 따라, 실리콘 산화물 막을 증착하기 위해, 550℃ 미만의 온도 및 1 bar 초과의 압력에서 아민 첨가제를 포함하는 산화성 매질을 활용하는 것은, 고온 급속 열 산화 막과 동일한 품질 및 증가된 산화 레이트를 갖는 등각성의 또는 균일한 실리콘 산화물 막을 유발한다.[0050] Moreover, the formation of silicon oxide films using an oxidizing medium containing amine and/or hydrogen-based additives at a temperature of less than 550° C. and a pressure of greater than 1 bar is difficult for the silicon oxide film to undergo high temperature rapid thermal oxidation while maintaining high quality. It makes it possible to achieve thicknesses greater than the capabilities of the process. Thus, to deposit a silicon oxide film, utilizing an oxidizing medium comprising an amine additive at a temperature of less than 550° C. and a pressure of greater than 1 bar is conformal with the same quality and increased oxidation rate as a high temperature rapid thermal oxidation film. resulting in a thick or uniform silicon oxide film.
[0051] 게다가, 실리콘 산화물 막을 증착하기 위해, 약 550℃ 미만의 온도에서 아민 첨가제를 포함하는 산화성 매질을 활용하는 것은, 실리콘 산화물 막들을 형성하기 위한 프로세스 윈도우를 확장시키는데, 왜냐하면 프로세스 윈도우가 더 이상 약 800℃ 이상의 온도들로 한정되지 않기 때문이다. 프로세스 윈도우를 확장시키는 것은 실리콘 산화물 막들을 형성하는 데 사용되는 현재 툴들의 능력들을 증가시켜서, 전체 자원들을 더 적게 감소시킨다.[0051] Moreover, to deposit a silicon oxide film, utilizing an oxidizing medium comprising an amine additive at a temperature less than about 550 °C expands the process window for forming silicon oxide films, since the process window is no longer about 800 °C. This is because it is not limited to the above temperatures. Extending the process window increases the capabilities of current tools used to form silicon oxide films, reducing overall resources to a lesser extent.
[0052] 전술한 바가 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 실시예들이, 본 개시내용의 기본적인 범위를 벗어나지 않으면서 안출될 수 있으며, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.[0052] While the foregoing relates to embodiments of the present disclosure, other and additional embodiments of the disclosure may be devised without departing from the basic scope of the disclosure, the scope of which is set forth in the following claims. is determined by
Claims (15)
실리콘-함유 막이 상부에 증착된 기판을 고압 용기(high-pressure vessel)의 프로세싱 영역 내로 로딩하는 단계; 및
상기 실리콘-함유 막 상에 실리콘 산화물 막을 형성하는 단계를 포함하며,
상기 실리콘-함유 막 상에 실리콘 산화물 막을 형성하는 단계는,
상기 실리콘-함유 막을 약 1 bar 초과의 압력에서 아민 첨가제를 포함하는 산화성 매질(oxidative medium)에 노출시키는 단계; 및
상기 고압 용기를 약 100℃ 내지 약 550℃의 온도로 유지하는 단계를 포함하는,
실리콘 산화물 막을 형성하는 방법.A method of forming a silicon oxide film, comprising:
loading a substrate having a silicon-containing film deposited thereon into a processing region of a high-pressure vessel; and
forming a silicon oxide film on the silicon-containing film;
The step of forming a silicon oxide film on the silicon-containing film,
exposing the silicon-containing film to an oxidative medium comprising an amine additive at a pressure greater than about 1 bar; and
maintaining the high pressure vessel at a temperature between about 100°C and about 550°C;
A method of forming a silicon oxide film.
상기 아민 첨가제는 암모늄 또는 암모니아를 포함하고, 그리고 상기 산화성 매질은 약 1,000 ppm 내지 약 20,000 ppm의 상기 아민 첨가제를 포함하는,
실리콘 산화물 막을 형성하는 방법.According to claim 1,
wherein the amine additive comprises ammonium or ammonia, and the oxidizing medium comprises from about 1,000 ppm to about 20,000 ppm of the amine additive.
A method of forming a silicon oxide film.
상기 산화성 매질은, 스팀, 과산화물, 산소, 오존, 수증기, 중수, 수산화물-함유 화합물, 산소 동위원소들, 수소 동위원소들, 및 이들의 조합들로 이루어진 그룹으로부터 선택되는,
실리콘 산화물 막을 형성하는 방법.According to claim 1,
wherein the oxidizing medium is selected from the group consisting of steam, peroxides, oxygen, ozone, water vapor, heavy water, hydroxide-containing compounds, oxygen isotopes, hydrogen isotopes, and combinations thereof;
A method of forming a silicon oxide film.
상기 실리콘-함유 막은 실리콘 질화물 막이고, 그리고 상기 산화성 매질은 수소계 첨가제를 더 포함하는,
실리콘 산화물 막을 형성하는 방법.According to claim 1,
wherein the silicon-containing film is a silicon nitride film, and the oxidizing medium further comprises a hydrogen-based additive.
A method of forming a silicon oxide film.
상기 실리콘 산화물 막은 약 20 옹스트롬 내지 약 400 옹스트롬의 균일한 두께를 갖고, 그리고 상기 온도는 약 400℃ 내지 약 505℃인,
실리콘 산화물 막을 형성하는 방법.According to claim 1,
wherein the silicon oxide film has a uniform thickness of from about 20 angstroms to about 400 angstroms, and the temperature is from about 400 °C to about 505 °C;
A method of forming a silicon oxide film.
상기 실리콘-함유 막 상에 실리콘 산화물 막을 형성하는 단계는 약 5분 내지 약 150분의 시간-기간 동안 수행되는,
실리콘 산화물 막을 형성하는 방법.According to claim 1,
wherein the step of forming a silicon oxide film on the silicon-containing film is performed for a time-period of about 5 minutes to about 150 minutes.
A method of forming a silicon oxide film.
복수의 비아들을 포함하는 기판 상에 실리콘-함유 막을 증착하는 단계 ― 상기 실리콘-함유 막은 상기 복수의 비아들 및 상기 기판의 각각의 노출된 표면 상에 증착됨 ―;
상기 실리콘-함유 막이 상부에 증착된 상기 기판을 고압 용기의 프로세싱 영역 내로 로딩하는 단계; 및
상기 실리콘-함유 막 상에 등각성 실리콘 산화물 막을 형성하는 단계를 포함하며,
상기 실리콘-함유 막 상에 등각성 실리콘 산화물 막을 형성하는 단계는,
아민 첨가제를 포함하는 산화성 매질에 상기 실리콘-함유 막을 노출시키는 단계 ― 상기 산화성 매질은 약 1,000 ppm 내지 약 20,000 ppm의 상기 아민 첨가제를 포함함 ―; 및
상기 고압 용기를 약 100℃ 내지 약 550℃의 온도 및 약 1 bar 내지 약 65 bar의 압력으로 유지하는 단계를 포함하는,
등각성 실리콘 산화물 막을 형성하는 방법.A method of forming a conformal silicon oxide film comprising:
depositing a silicon-containing film on a substrate comprising a plurality of vias, wherein the silicon-containing film is deposited on the plurality of vias and each exposed surface of the substrate;
loading the substrate on which the silicon-containing film is deposited into a processing region of a high pressure vessel; and
forming a conformal silicon oxide film on the silicon-containing film;
Forming a conformal silicon oxide film on the silicon-containing film comprises:
exposing the silicon-containing film to an oxidizing medium comprising an amine additive, wherein the oxidizing medium comprises from about 1,000 ppm to about 20,000 ppm of the amine additive; and
maintaining the high pressure vessel at a temperature of about 100° C. to about 550° C. and a pressure of about 1 bar to about 65 bar;
A method of forming a conformal silicon oxide film.
상기 아민 첨가제는 암모늄 또는 암모니아를 포함하고, 그리고 상기 산화성 매질은 약 7,000 ppm의 상기 아민 첨가제를 포함하는,
등각성 실리콘 산화물 막을 형성하는 방법.8. The method of claim 7,
wherein the amine additive comprises ammonium or ammonia, and the oxidizing medium comprises about 7,000 ppm of the amine additive.
A method of forming a conformal silicon oxide film.
상기 산화성 매질은, 스팀, 과산화물, 산소, 오존, 수증기, 중수, 수산화물-함유 화합물, 산소 동위원소들, 수소 동위원소들, 및 이들의 조합들로 이루어진 그룹으로부터 선택되고, 그리고 상기 실리콘-함유 막은 실리콘 또는 실리콘 질화물을 포함하는,
등각성 실리콘 산화물 막을 형성하는 방법.8. The method of claim 7,
wherein the oxidizing medium is selected from the group consisting of steam, peroxide, oxygen, ozone, water vapor, heavy water, hydroxide-containing compounds, oxygen isotopes, hydrogen isotopes, and combinations thereof, and wherein the silicon-containing film comprises: containing silicon or silicon nitride;
A method of forming a conformal silicon oxide film.
상기 산화성 매질은 스팀이고, 그리고 상기 아민 첨가제는 암모니아이고, 상기 실리콘-함유 막은 실리콘 질화물 막이고, 그리고 상기 산화성 매질은 수소계 첨가제를 더 포함하는,
등각성 실리콘 산화물 막을 형성하는 방법.8. The method of claim 7,
wherein the oxidizing medium is steam, the amine additive is ammonia, the silicon-containing film is a silicon nitride film, and the oxidizing medium further comprises a hydrogen-based additive.
A method of forming a conformal silicon oxide film.
상기 실리콘-함유 막 상에 실리콘 산화물 막을 형성하는 단계는 약 400℃ 내지 약 505℃의 온도에서 약 5분 내지 약 150분의 시간-기간 동안 수행되고, 그리고 상기 등각성 실리콘 산화물 막은 약 20 옹스트롬 내지 약 400 옹스트롬의 균일한 두께를 갖는,
등각성 실리콘 산화물 막을 형성하는 방법.8. The method of claim 7,
The step of forming a silicon oxide film on the silicon-containing film is performed at a temperature of about 400° C. to about 505° C. for a time-period of about 5 minutes to about 150 minutes, and the conformal silicon oxide film is formed from about 20 angstroms to about 20 angstroms. having a uniform thickness of about 400 angstroms;
A method of forming a conformal silicon oxide film.
실리콘-함유 막이 상부에 증착된 기판을 고압 용기의 프로세싱 영역 내로 로딩하는 단계; 및
상기 실리콘-함유 막 상에 실리콘 산화물 막을 형성하는 단계를 포함하며,
상기 실리콘-함유 막 상에 실리콘 산화물 막을 형성하는 단계는,
암모니아를 포함하는 산화성 매질에 상기 실리콘-함유 막을 노출시키는 단계 ― 상기 산화성 매질은, 스팀, 산소, 및 과산화물의 그룹으로부터 선택됨 ―; 및
상기 고압 용기를 약 400℃ 내지 약 505℃의 온도 및 약 10 bar 초과의 압력으로 유지하는 단계를 포함하며,
상기 실리콘 산화물 막은 약 100 옹스트롬 내지 약 400 옹스트롬의 균일한 두께를 갖는,
실리콘 산화물 막을 형성하는 방법.A method of forming a silicon oxide film, comprising:
loading a substrate having a silicon-containing film deposited thereon into a processing region of a high-pressure vessel; and
forming a silicon oxide film on the silicon-containing film;
The step of forming a silicon oxide film on the silicon-containing film,
exposing the silicon-containing film to an oxidizing medium comprising ammonia, wherein the oxidizing medium is selected from the group of steam, oxygen, and peroxide; and
maintaining the high pressure vessel at a temperature of from about 400° C. to about 505° C. and a pressure greater than about 10 bar;
wherein the silicon oxide film has a uniform thickness of about 100 angstroms to about 400 angstroms;
A method of forming a silicon oxide film.
상기 산화성 매질은 약 1,000 ppm 내지 약 20,000 ppm의 상기 암모니아를 포함하는,
실리콘 산화물 막을 형성하는 방법.13. The method of claim 12,
wherein the oxidizing medium comprises from about 1,000 ppm to about 20,000 ppm of the ammonia;
A method of forming a silicon oxide film.
상기 실리콘-함유 막은 실리콘 또는 실리콘 질화물을 포함하고, 그리고 상기 압력은 약 10 bar 내지 약 60 bar인,
실리콘 산화물 막을 형성하는 방법.13. The method of claim 12,
wherein the silicon-containing film comprises silicon or silicon nitride, and the pressure is from about 10 bar to about 60 bar;
A method of forming a silicon oxide film.
상기 실리콘-함유 막 상에 실리콘 산화물 막을 형성하는 단계는 약 5분 내지 약 120분의 시간-기간 동안 수행되는,
실리콘 산화물 막을 형성하는 방법.13. The method of claim 12,
wherein the step of forming a silicon oxide film on the silicon-containing film is performed for a time-period of about 5 minutes to about 120 minutes.
A method of forming a silicon oxide film.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962821298P | 2019-03-20 | 2019-03-20 | |
US62/821,298 | 2019-03-20 | ||
PCT/US2020/019394 WO2020190449A1 (en) | 2019-03-20 | 2020-02-23 | Method of growing thick oxide films at low temperature of thermal oxide quality |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20210130247A true KR20210130247A (en) | 2021-10-29 |
Family
ID=72520372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020217033596A KR20210130247A (en) | 2019-03-20 | 2020-02-23 | Method of Growing Thick Oxide Films at Low Temperature Thermal Oxide Quality |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP3942596A4 (en) |
JP (1) | JP2022525460A (en) |
KR (1) | KR20210130247A (en) |
CN (1) | CN113557589A (en) |
TW (1) | TW202104662A (en) |
WO (1) | WO2020190449A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023140541A1 (en) * | 2022-01-24 | 2023-07-27 | 주식회사 에이치피에스피 | Insulation film manufacturing method of semiconductor process |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6265297B1 (en) * | 1999-09-01 | 2001-07-24 | Micron Technology, Inc. | Ammonia passivation of metal gate electrodes to inhibit oxidation of metal |
TW520453B (en) * | 1999-12-27 | 2003-02-11 | Seiko Epson Corp | A method to fabricate thin insulating films |
EP1124252A2 (en) * | 2000-02-10 | 2001-08-16 | Applied Materials, Inc. | Apparatus and process for processing substrates |
US6818250B2 (en) * | 2000-06-29 | 2004-11-16 | The Regents Of The University Of Colorado | Method for forming SIO2 by chemical vapor deposition at room temperature |
US6835630B2 (en) | 2002-06-19 | 2004-12-28 | Promos Technologies, Inc. | Capacitor dielectric structure of a DRAM cell and method for forming thereof |
JP2006261434A (en) * | 2005-03-17 | 2006-09-28 | L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude | Method for forming silicon oxide film |
US7541297B2 (en) * | 2007-10-22 | 2009-06-02 | Applied Materials, Inc. | Method and system for improving dielectric film quality for void free gap fill |
US20110256734A1 (en) * | 2010-04-15 | 2011-10-20 | Hausmann Dennis M | Silicon nitride films and methods |
US8716154B2 (en) * | 2011-03-04 | 2014-05-06 | Applied Materials, Inc. | Reduced pattern loading using silicon oxide multi-layers |
KR102084901B1 (en) * | 2011-09-23 | 2020-03-05 | 노벨러스 시스템즈, 인코포레이티드 | Plasma activated conformal dielectric film deposition |
-
2020
- 2020-02-23 KR KR1020217033596A patent/KR20210130247A/en not_active Application Discontinuation
- 2020-02-23 CN CN202080020204.5A patent/CN113557589A/en active Pending
- 2020-02-23 WO PCT/US2020/019394 patent/WO2020190449A1/en unknown
- 2020-02-23 JP JP2021555610A patent/JP2022525460A/en active Pending
- 2020-02-23 EP EP20773316.3A patent/EP3942596A4/en active Pending
- 2020-03-03 TW TW109106843A patent/TW202104662A/en unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023140541A1 (en) * | 2022-01-24 | 2023-07-27 | 주식회사 에이치피에스피 | Insulation film manufacturing method of semiconductor process |
Also Published As
Publication number | Publication date |
---|---|
WO2020190449A1 (en) | 2020-09-24 |
TW202104662A (en) | 2021-02-01 |
EP3942596A4 (en) | 2022-12-07 |
JP2022525460A (en) | 2022-05-16 |
EP3942596A1 (en) | 2022-01-26 |
CN113557589A (en) | 2021-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7184810B6 (en) | Improving the quality of films deposited on substrates | |
US10096516B1 (en) | Method of forming a barrier layer for through via applications | |
TWI830277B (en) | Method to fabricate thermally stable low k-finfet spacer | |
KR102360672B1 (en) | Dry Etching Methods | |
TWI591712B (en) | Directional sio2 etch using low-temperature etchant deposition and plasma post-treatment | |
TWI396253B (en) | Gapfill improvement with low etch rate dielectric liners | |
CN111630203A (en) | Method for depositing gap filling layer by plasma auxiliary deposition | |
TWI343952B (en) | Method for silicon based dielectric chemical vapor deposition | |
TWI640040B (en) | Methods for stabilizing an interface post etch to minimize queue time issues before next processing step | |
US20140193979A1 (en) | Directional sio2 etch using plasma pre-treatment and high-temperature etchant deposition | |
WO2017141773A1 (en) | Substrate treatment method | |
KR101725711B1 (en) | Etching method, and recording medium | |
KR20210130247A (en) | Method of Growing Thick Oxide Films at Low Temperature Thermal Oxide Quality | |
TW200402790A (en) | Method of oxidizing member to be treated | |
KR102184690B1 (en) | Method of filling recess and processing apparatus | |
TW202202647A (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
US10818490B2 (en) | Controlled growth of thin silicon oxide film at low temperature | |
TWI743242B (en) | High-pressure annealing and reducing wet etch rates | |
TWI831926B (en) | Polysilicon liners | |
WO2024044462A1 (en) | Systems and methods for depositing low-κ dielectric films | |
KR20240113592A (en) | Tungsten fluoride immersion and treatment for tungsten oxide removal | |
Mungekar et al. | Feature evolution during sub 100nm gap-fill and etch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal |