KR20210129056A - 집적 인쇄회로기판 및 제조 방법 - Google Patents

집적 인쇄회로기판 및 제조 방법 Download PDF

Info

Publication number
KR20210129056A
KR20210129056A KR1020217026119A KR20217026119A KR20210129056A KR 20210129056 A KR20210129056 A KR 20210129056A KR 1020217026119 A KR1020217026119 A KR 1020217026119A KR 20217026119 A KR20217026119 A KR 20217026119A KR 20210129056 A KR20210129056 A KR 20210129056A
Authority
KR
South Korea
Prior art keywords
package
ame
circuit
conductive
capacitor
Prior art date
Application number
KR1020217026119A
Other languages
English (en)
Inventor
미노루 야마다
자임 널먼
우디 잠웰
미카엘 파르토스
Original Assignee
나노-디멘션 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노-디멘션 테크놀로지스, 엘티디. filed Critical 나노-디멘션 테크놀로지스, 엘티디.
Publication of KR20210129056A publication Critical patent/KR20210129056A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10037—Printed or non-printed battery
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 개시는 자동화된 시스템 또는 다른 로봇 픽 앤드 플레이스(robotic pick and place) 시스템에 의해 3차원 구조물로 또는 구조물의 실제 구축물의 일부로 다수의 능동 및 수동 소자들을 내장시키기 위한 제조 공정을 위한 모듈식 빌딩 블록을 제공하는, 따라서 보다 작은 폼 팩터를 갖는 완전한 기능적 AME의 소형화를 가속화시키는 시스템, 방법 및 장치에 관한 것이다. 구체적으로, 본 개시는 AME 내에 내장된, 집적된 능동 회로들, RF 안테나들, LED와 같은 신호 지시자들, 및 코일, 커패시터, 및 저항과 같은 수동 소자들을 갖는 멀티레이어 AME들을 제조하기 위한 적층 제조 기술들 및 시스템들, 방법들 및 조성물들의 이용에 관한 것이다.

Description

집적 인쇄회로기판 및 제조 방법
본 개시는 자동화된 시스템 또는 다른 로봇 픽 앤드 플레이스(robotic pick and place) 시스템에 의해 3차원 구조물로 또는 구조물의 실제 구축물의 일부로 다수의 능동 및 수동 소자들을 내장시키기 위한 제조 공정을 위한 모듈식 빌딩 블록을 제공하는, 따라서 보다 작은 폼 팩터를 갖는 완전한 기능적 AME(Additively Manufactured Electronic)의 소형화를 가속화시키는 시스템, 방법 및 장치에 관한 것이다. 구체적으로, 본 개시는 AME 내에 내장된, 집적된 능동 회로들, RF 안테나들, LED와 같은 신호 지시자들, 및 코일, 커패시터, 및 저항과 같은 수동 소자들을 갖는 멀티레이어 PCB들을 제조하기 위한 적층 제조 기술들 및 시스템들, 방법들 및 조성물들의 이용에 관한 것이다.
소형 폼 팩터를 갖는 전자 장치들은, 예를 들면, 제조, 사업, 소비재, 군사, 항공, 사물 인터넷 등의 모든 분야에서 수요가 증가하고 있다. 이러한 더 작은 폼 팩터들을 갖는 제품들은 근거리에 배치되고 밀접하게 이격된 디지털 및 아날로그 회로들을 갖는 소형 AME들에 의존한다. 장치 복잡성이 증가함에 따라, AME의 회로들의 레이어 수의 실질적인 증가를 초래할 수 있다. 레이어 수의 증가는 대개, 예를 들어, 모바일 통신 장치들에서의 더 작은 풋프린트 및 보다 컴팩트한 폼 팩터에 대한 요구와 조합되는, 증가된 기능 요건으로부터 기인한다. 그러나, 제조되는 전자 장치에서 이러한 장치들을 제조하고 조립하기 위한 방법들로부터 소형화에 대한 제한이 발생한다. 또한. 오늘날 이용되는 방법들은 제조되는 전자 장치에서 귀한 실면적을 차지하는 커패시터, 저항 및 유도성 코일과 같은 수동 장치들을 필요로 하며, 이는 크기 감소의 기회를 더욱 제한하고 제조의 복잡성 및 비용을 증가시킨다.
이러한 (소형) 장치들에 대해 실질적으로 더 크고 보다 복잡한 수의 전자 기능들을 수행하기 위한 요구가 증가하고 있다. 또한, 크기가 축소되고 개선된 패키징(예를 들어, 볼 그리드 어레이(BGA: ball-grid array), 마이크로-BGA, QFP(quad-flat pack), 및 CSP(chip scale packaging))으로 패키징되는 능동 장치들이 소형 폼 팩터 AME들과의 연관된 복잡성 및 이슈들에 추가되기 때문에, OEM들은 이들 (소형 폼 팩터) 설계들과 관련된 더 큰 강인함(robustness), 더 높은 품질, 더 우수한 결함 허용오차(fault tolerance), 증가된 신뢰성, 더 낮은 '기생' 또는 '누수' 인터커넥트들, 및 보다 양호한 수율들을 요구한다. 이러한 모든 요구사항은 이러한 능동 장치들 사이의 연결 길이를 최소화해야 하므로, 수직 집적뿐만 아니라 근접함도 필요로 한다.
복잡한 전자 장치의 개발은 대량 생산으로 전달되기 전에, 각각 품질 보증 테스트, 결함 허용 테스트, 효율성 테스트 등을 필요로 하는, 적층 제조 전자(AME: Additively Manufactured Electronic) 회로들(AMEs)의 많은 수의 프로토타입의 연구, 개발 및 엔지니어링을 필요로 한다. 각각의 AME 회로는 계획 프로세스들, 제조, 구매 및 조립을 더 필요로 하며, 제조 프로세스는 대개, 시간 및 비용의 관점에서 프로세스에 대한 가장 실질적인 병목 지점이다. 또한 실질적으로 중요한 것은, 영업비밀을 노출시킬 위험이 있다는 것이다. 이러한 위험은 현재, 대량 생산 단계 중의 설계 결함 및 오동작과 관련된 비용이, 비용 측면에서 뿐만 아니라 평판에 손상을 주기 때문에, 매우 중요하다.
본 개시는 적층 제조 기술들 및 시스템들의 이용에 의해 전술한 단점들 중 하나 이상을 극복하기 위한 것에 관한 것이다.
다양한 실시예들에서, 수동 소자들 및 제공 소켓들(providing receptacles), 또는 자동화되거나 다른 로봇 픽 앤드 플레이스 방식으로 단일 또는 복수의 능동 및 수동 개별 소자들을 수직으로 또는 수평으로 내장하기 위한 웰들을 완전히 집적하기 위한 제조 프로세스를 위한, 단일의 집적된 AME 회로들 또는 모듈식 빌딩 블록들을 제공하도록 구성된 시스템들, 방법들 및 조성물들이 개시된다. 구체적으로, 본 개시는 AME 회로들 내에 내장된 수동 및 능동 소자들이 수평으로 집적되거나, 수직으로 집적되거나, 이들의 조합으로 집적된 멀티레이어 AME들을 제조하기 위한 시스템들 및 방법들에 관한 것이다.
본원에 제공된 일 실시예에서, 잉크젯 프린터와 같은 적층 제조 기술을 이용하여 복수의 수동 및 능동 소자들을 포함하는 적층 제조된 전자(AME: Additively Manufactured Electronic) 회로의 폼 팩터를 감소시키기 위한 방법이 제공되며, 상기 방법은, 유전체 잉크를 분사하도록 구성된 제1 프린트 헤드와, 전도성 잉크를 분사하도록 구성된 제2 프린트 헤드와, 상기 제1 및 제2 프린트 헤드들에 동작 가능하게 연결되며 각각의 프린트 헤드에 대해 기판을 이송하도록 구성되는 컨베이어와, 상기 제1 프린트 헤드, 상기 제2 프린트 헤드 및 상기 컨베이어와 통신하는 컴퓨터 응용 가공(computer aided manufacturing)("CAM") 모듈을 갖는 잉크젯 프린팅 시스템을 제공하는 단계를 포함하되, 상기 CAM 모듈은 적어도 하나의 프로세서와, 비휘발성 메모리와, 상기 비휘발성 메모리에 저장되는 실행 가능한 명령들의 세트를 포함하며, 상기 실행 가능한 명령들의 세트는 실행되는 경우 상기 적어도 하나의 프로세서로 하여금, 인프라스트럭처 구성요소를 나타내는 3D 시각화 파일을 수신하게 하고, 상기 3D 시각화 파일을 이용하여 복수의 레이어 파일들을 포함하는 라이브러리를 생성하게 하며(각각의 레이어 파일은 상기 복수의 내장된 수동 및 능동 소자들을 포함하는 상기 AME 회로를 인쇄하기 위한 실질적으로 2D인 레이어를 나타냄), 상기 라이브러리를 이용하여 상기 AME 회로의 전도성 부분을 인쇄하기 위한 상기 레이어 파일들 각각의 전도성 부분을 포함하는 전도성 잉크 패턴을 생성하게 하고, 상기 라이브러리를 이용하여 상기 PCB의 유전체 부분을 인쇄하기 위한 상기 레이어 파일들 각각의 상기 유전체 잉크젯 잉크 부분에 대응하는 잉크 패턴을 생성하게 하도록 구성된다.
유의할 것은, 라이브러리가 트레이스들 및 유전체 절연 재료의 CAD-생성된 레이아웃, 및 그들의 검색을 위해 요구되는 메타파일(예를 들어, 라벨, 인쇄 시간 순서, 및 이용되는 적층 제조 시스템에서 이용하는데 필요한 다른 정보를 포함함)을 포함한다는 것이다.
CAM 모듈은 제1 및 제2 프린트 헤드들 각각을 제어하고, 유전체 잉크젯 잉크 조성물 및 전도성 잉크젯 잉크 조성물을 제공하며, CAM 모듈을 이용하여 상기 제1 레이어 파일을 획득하고, 제1 프린트 헤드를 이용하여 유전체 잉크젯 잉크에 대응하는 패턴을 형성하며, 절연 및 유전체 잉크젯 잉크 중 적어도 하나에 대응하는 패턴을 경화시키고, 제2 프린트 헤드를 이용하여 전도성 잉크젯 잉크에 대응하는 패턴을 형성하며, 전도성 잉크젯 잉크에 대응하는 패턴을 소결하고, 인쇄된 제1 레이어에 적어도 하나의 능동 소자를 선택적으로 연결시키도록 구성되고, 전도성 잉크젯 잉크 및 유전체 잉크젯 잉크는 제1 레이어 내에 내장된 수동 소자들을 형성하도록 구성된다. 유의할 것은, 소결 및 경화가 전도성 및 유전체 패턴들의 인쇄와 같이 임의의 편리한 순서로 일어날 수 있는 별개의 공정이라는 점이다. 내장된 소자들 및/또는 외부 소자들 사이에서의 신호 전달을 도전층이 제공하는 경우.
예시적인 구현예에서, 복수의 잉크들을 갖고 이들을 병렬로 인쇄하거나 직렬 순서로 인쇄하는 시스템에 동일한 방법이 적용될 수 있다. 또한, 통상의 기술자는 동일한 결과를 달성하기 위해 다른 적층 제조 방법이 이용될 수 있음을 이해할 것이다. 본원에 이용되는 바와 같이, 용어 "적층 제조(additive manufacturing)"는 설명된 적층 제조 공정과 같은 적층 제조 공정에 의해 본원에 설명된 구조물들을 제조하는데 이용될 수 있는 임의의 시스템을 포함한다. 또한, 이는, 재료들 중 어느 하나를 부가하거나 공정 스루풋을 증가시키기 위해, 다수의 프린터 헤드들 또는 다른 분사 소스들이 동일한 재료에 대한 분사 소스들의 복제를 통해 이용될 수 있다는 것을 의미한다.
다른 실시예에서, 본원에는 인쇄회로기판(PCB: printed circuit board), 연성 인쇄회로(FPC: flexible printed circuit), 및 고밀도 인터커넥트 인쇄회로기판(HDIPCB: high-density interconnect printed circuit board) 중 적어도 하나가 제공되며, 각각은 유전체 기질 내에 전체적으로 내장된 복수의 커패시터들을 포함한다. 본 개시의 맥락에서, "유전체 기질(dielectric matrix)"은 소자들을 둘러싸고 유지하는 물리적 매체를 지칭한다. 기질은 기본적으로 능동 또는 수동 소자들로 완전히 채워지는, 따라서 능동 또는 수동 소자들을 제 위치에 유지시키는, 리세스들 또는 홀들을 갖는 3차원 재료의 블록일 수 있다. 따라서, 기질은 다른 구성요소가 내장되는 재료의 주요 상(phase)을 나타낼 수 있다. 일 예에서, 기질 재료의 부피는 능동 또는 수동 소자의 부피보다 클 수 있다. 기질은, 능동 또는 수동 소자들이 배치되고, 배치된 동안에 그 위에 능동 또는 수동 소자들이 인쇄되어 본원에 개시되고 청구된 바와 같은 적층 제조를 이용하여 이러한 능동 또는 수동 소자들을 DI 재료 내에 전체적으로 내장시키는, 유전체 잉크 챔버일 수 있다.
또 다른 실시예에서, 본원에서는 인쇄회로기판(PCB), 연성 인쇄회로(FPC), 및 고밀도 인터커넥트 인쇄회로기판(HDIPCB) 중 적어도 하나가 제공되며, 이들 각각은 복수의 동심의(concentric) 중첩된(nested) 접촉 패드들 및 능동 소자 소켓을 포함하고, 각각의 접촉 패드는 칩 패키지에 동작 가능하게 연결되도록 크기를 갖고 구성된다.
일 실시예에서, 본원에 제공된 커패시터들 및/또는 칩 패키지는, UV 조사(irradiation), 적외선 조사, 전자기 조사 또는 무선 주파수 조사 중 적어도 하나로부터 적어도 하나의 커패시터를 차폐하도록 구성된 플로팅 차폐 캡슐 및 접지된 차폐 캡슐 중 적어도 하나 내에 밀봉된다.
일 실시예에서, 본원에 제공된 인덕터 및 저항과 같은 다른 수동 소자들은, UV 조사, 적외선 조사, 전자기 조사 또는 무선 주파수 조사 중 적어도 하나로부터 적어도 하나의 인덕터 또는 저항을 차폐하도록 구성된 플로팅 차폐 캡슐 및 접지된 차폐 캡슐 중 적어도 하나 내에 밀봉된다.
집적된 능동 및 수동 소자들을 갖는 인쇄회로기판(AME)들의 직접적이고 연속적인 제조를 위한 시스템들, 방법들 및 조성물들의 이들 및 다른 특징들은 도면 및 예들과 함께 읽힐 때 다음의 상세한 설명으로부터 명백해질 것이며, 이들은 예시적인 것이며 제한적인 것이 아니다.
내장되거나 수직 집적된 수동 소자들, 및 수직 및/또는 수평으로 집적된 능동 소자들을 갖는 AME들의 인쇄를 위한 직접적인 적층 제조의 보다 나은 이해를 위해, 이들의 제조 방법들 및 조성물들, 이들의 실시예들과 관련하여, 첨부된 실시예들 및 도면들을 참조한다.
도 1은 개시된 방법들을 이용하여 제조된 수평으로 집적된 커패시터들의 구성의 제1 실시예를 예시하는 AME 회로의 개략도의 Z-X 단면이다.
도 2는 도 1에 도시된 PCB 개략도의 X-Y 평면도이다.
도 3은 개시된 방법들을 이용하여 제조된 수평으로 집적된 커패시터들의 구성의 제2 실시예를 예시하는 AME 회로의 개략도의 Z-X 단면도이다.
도 4a는 바람직한 커패시턴스 값을 달성하기 위해 2-포트 상호 교차된(interdigitated) 커패시터 전극들을 갖는, 개시된 방법들을 이용하여 제조된 수직 집적된 커패시터들의 구성의 제1 실시예를 예시하는 AME 회로 개략도의 Z-X 단면도이고, 도 4b는 개별 커패시터들의 전극 쌍들을 도시하는 수직 집적된 커패시터들의 구성의 제2 실시예를 예시하는 AME 회로의 개략도의 Z-X 단면도이며, 도 4c는 원형의 동심의 전극 구성을 도시하는 수직 집적된 커패시터들의 제3 실시예를 예시하는 AME 회로의 개략도의 X-Y 평면도이며, 도 4d는 X-Z 단면도를 도시한다.
도 5a는 수직으로 적층되고 내장된 칩 패키지들을 위한, 점진적인(graduated), 중첩된(nested) 웰들을 도시하는 수직 집적된 PCB 개략도의 Z-X 단면이고, 도 5b는 표준 PCB 상에 구조물을 더 장착하기 위해 개시된 방법을 이용하여 제조된 구조물 상에 SMT 타입의 패드들을 도 5a에 더 포함하는 도면이며, 도 5c는 적절한 크기의 팬의 집적에 의해 냉각 공기 또는 강제 냉각 공기의 대류 흐름을 가능하게 하는 히트 싱크 또는 개구를 도 5a에 더 포함하는 도면이고, 도 5d는 수직 집적된 점진적인 중첩된 웰들과 내장된 칩 패키지들, 배터리 용기 및 내장된 유도 코일/RF 안테나를 도시하는 수직 집적된 PCB 개략도를 도시하며, 도 5e는 수직 집적된 IC들이 배터리에 필요한 컨택트들, 및 수직 집적된 칩들 주위의 RF 안테나 또는 유도성 코일들을 포함한 특수 제조된 웰에 배치된 배터리에 의해 전력을 공급받는, 유사한 배열의 등각 도면이다.
도 6a는 일부가 표준 PCB 두께들/층들을 나타내고, 도 5a, 도 5c, 및 도 5d에서 설명된 소자들의 일면(one-sided) 수직 집적을 갖는 적층 제조에 의해 제조된 멀티레이어 PCB를 도시하고, 도 6b는 수직 컴포넌트에 존재하는 능동 및 수동 장치들이 전기적 트레이스들에 의해 PCB의 표준 부분의 다른 컴포넌트 및 구성요소에 직접 연결되는, 양면(double-sided) 수직 집적된 PCB를 도시한다.
도 7a는 수동 접지된 단방향 DC-DC 컨버터를 갖는 AME 회로를 도시하고, 도 7b는 예시의 단순화를 위해, 변압기의 수직 요소들 주위의 코일들이 도시되지 않았지만, 이들의 존재가 필수적이라는 것이 통상의 기술자에게 명백한, 양방향 DC-DC 컨버터를 도시한다.
도 8은 적층 제조를 이용하여 제조된 UV/RF/전자기 차폐에 모두 포함되는, 간단한 듀얼 플레이트 수평 커패시터(좌측) 및 상호 교차되는 커패시터 플레이트 배열(우측)을 도시한다.
도 9a는, AME 회로(쿠폰) 개략도(평면도)의 Z-X 단면에서 상부 전극의 PCB의 상부 표면으로부터의 거리의 함수로서 전극들 사이의 고정된 유전체(DI: dielectric) 두께를 갖는 수평 커패시터들에 대한 상대 유전율(ε r )의 의존성을 도시하는 그래프(하부)이고, 도 9b는 AME 회로(쿠폰) 개략도의 Z-X 단면에서 전극들 사이의 두께의 함수로서 전극들 사이의 가변 유전체(DI) 두께를 갖는 수평 커패시터들에 대한 상대 유전율(ε r )의 의존성을 도시하는 그래프(하부)이다.
도 10 내지 도 15는 다양한 프로세싱 변수(그래프 제목)에 대한 상대 유전율(ε r )의 의존성을 도시한다.
본원에서는 수동 소자들 및 제공 소켓들, 또는 수동이나 자동화된 시스템 또는 다른 로봇 픽 앤드 플레이스(robotic pick and place) 시스템에 의해 수직 및/또는 수평으로 배치된 능동 및 수동 소자들을 내장하기 위한 웰들을 완전히 집적하기 위한 적층 제조 프로세스를 위해 모듈식 빌딩 블록들을 제공하도록 구성된 시스템들, 방법들 및 조성물들의 실시예들, 예들 및 구현예들이 제공된다. 구체적으로, 본원에서는 PCB 내에 내장된 일체로 제조된 수동 및 능동 소자들을 갖는 멀티레이어 AME 회로를 제조하기 위한 시스템들, 방법들 및 조성물들의 실시예들, 예들 및 구현예들이 제공된다.
능동 및 수동 소자들을 멀티레이어 AME에 내장하기 위한 기술들은 복잡한 전자 장치의 개발에 필수적인 것이 되었다. 전기적 성능, 칩 치수들, 및 상호 연결에 대한 상이한 요건들로 인해 서로 다른 내장(embedding) 기술들이 개발되어 왔다. 또한, 기능을 향상시키기 위해서 감소된 풋프린트(footprint)를 갖는 것이 덜 요구되는 장치들에서도(예를 들어, 모바일 장치에서 PC로) 패키지-온-패키지(PoP: Package-on-Package) 기술이 확장되어 왔다(예를 들어, 인텔의 FOVEROS™).
통상적인 인쇄회로기판(PCB)들 및 다른 AME들은 대개, PCB의 어느 한 면 또는 양면에 장착되는 능동(즉, 전류를 제어할 수 있는 전자 소자들) 및 수동(즉, 다른 전기 신호에 의해 전류를 제어할 수 없는 전자 소자들) 소자들을 가지면서, 약 0.7 mm 내지 약 1.6 mm의 두께를 갖는다. 이는 패키징 밀도 및 성능을, 능동 소자들이 PCB의 각각의 반대되는 면들에 하나씩 그리고 수동 소자들에 대하여 유사하게, 최대 2개의 레이어들인 것으로 제한한다.
본원에서는 다음을 초래하는, 적층 제조에 기초하는, AME들에 대한 신규한 구조 및 제조 방법이 제공된다.
· 적어도 2개의 능동 소자들(예를 들어, IC)의 다중 적층;
· 능동 IC들의 멀티레이어 스택과 함께 적어도 하나의 수동 소자(예를 들어, 커패시터, 인덕터 및 저항)의 다중 적층;
· 내장되는(built-in) (집적되는) 수동 소자들(예를 들어, 인덕터, 코일, 저항 및 커패시터);
· 집적된 DC-DC 및 AC-DC 전력 컨버터;
· 집적된 신호 지시자(indicator)(예를 들어, LED 및 솔리드 스테이트 레이저),
· 가변 정도의 능동 및 수동 소자들을 수용하도록 구성된, 멀티레이어의 층계형(stepped)(예를 들어, 도 5a 내지 도 5c 참조) PCB 유전체 구조물들의 조합;
· 냉각이, 예를 들어 공기, 냉각제 및 금속 열 소산 구조물(예를 들어, 히트 싱크)에 의해, 그리고 베이스라인 구조물 제조 공정의 완료 시에 제거되는 희생층 적층 제조 재료의 이용에 의해 가능하게 되는 구체적으로 라우팅된 냉각제 통로에 의해 냉각될 수 있는, 집적된 냉각 구조물;
· 예를 들어, 배터리, 태양 전지 등을 위한, 집적된 전원 하우징/소켓/웰/슬롯 등;
· 다른 AME들과 집적될 고유한 모듈식 빌딩 블록들로서 훨씬 더 큰 AME 상에 장착될 (컴팩트하게) 패키지된 능동 및 수동 장치들.
· 능동 및 수동 소자들 간의 더 짧은 상호 연결 거리들.
· PCB의 집적된 단면 및 다른 단면들 간의 더 짧은 상호 연결 거리들
예시적인 구현예에서, 본원에서는 표면 실장 기술(SMT: surface mounted technology)뿐만 아니라 볼 그리드 어레이(BGA: ball-grid array)에 이용되는 것과 같은, 구조물의 외부 층들(예를 들어, 바닥)에서의 내장된 접촉 패드들을 갖는 소형 폼 팩터(즉, 본체 윤곽 및 풋프린트) 상에 능동 및 수동 소자들을 패키징하는 신규한 방법이 제공된다. 이러한 접촉 패드들은, 훨씬 더 큰 AME 회로들에 대해 솔더링되거나, 또는 유사한 AME 회로들에 동작 가능하게 연결될 수 있고 결과적으로, 최적의 패키징 밀도로 조립될 수 있는 모듈식 AME 회로들의 블록들을 형성할 수 있다. 또한, 필요한 경우, 전기 접지 평면으로서, 또는 냉각제가 공기, 다른 기체 또는 액체와 함께 유동하도록 구성될 수 있는 공동(cavity) 및/또는 속이 빈 층으로서 또한 이용될 수 있는, 열 전도성 금속 트레이스들/패드들을 일체로 제조함으로써 냉각 성능이 제공될 수 있다. 이러한 모든 냉각제는 예를 들어 마이크로 팬, 피에조-팬(piezo-fan), '합성(synthetic)' 제트 냉각 및 '나노라이트닝(nanolightning)'(제공된 시스템들을 이용하여 비아들로서 인쇄될 수 있는 나노튜브들에 의해 생성된 매우 높은 전기장들을 이용한 '마이크로 규모의 이온 구동 기류') 또는 블로워, 예를 들어, 전자기 펌프들 및 센서들을 이용한 (직접 또는 간접) 액체 냉각, 및 열전(펠티어) 냉각기(TEC), 및 이들의 조합을 통해 강제된 공기의, 집적 능동 냉각류 장치들에 의해 동작될 수 있다.
또한, 제공된 시스템들 및 방법들을 이용하여 수동 냉각도 영향을 받을 수 있다. 가장 간단한 구성에서, 공기의, 적층 제조를 이용한 냉각제 경로는 전기적 연결이 일어나지 않는 구조물 내에 수직 경로들이 생성될 수 있게 하는 반면, 적층 제조 동안 지지 재료를 이용하여 공기 및/또는 다른 기체, 및/또는 액체를 이용하여 능동 냉각을 위한 수직 및 수평 경로들이 생성될 수 있게 한다.
여기서, 설명되는 시스템들, 방법들 및 조성물들은, 잉크젯 인쇄 장치를 이용하는 연속적인 적층 제조 공정에서 전도성 및 유전체 잉크 조성물을 이용한 프린트 헤드들의 조합을 이용하여, 단일 패스로, 또는 수 개의 패스를 이용하여, 내장된 수동 소자들 및 내장된 능동 소자들을 포함하는 AME 회로들을 형성/제조하는 데에 이용될 수 있다. 본원에 설명된 시스템들, 방법들 및 조성물들을 이용하여, 인쇄회로기판들의 절연 및/또는 유전체 부분을 형성하는 데에 열경화성 수지 재료가 이용될 수 있다(예를 들어, 도 1의 101 참조). 이러한 인쇄된 유전체 잉크젯 잉크(DI) 재료는 필요한 경우, 내장된 능동 소자들을 수용하도록 형성된 정확한 구획(또는 보이드(void))을 포함하는 최적화된 형상으로 인쇄된다.
잉크젯 잉크에 대해 참조되지만, 개시된 방법들의 구현예에서 다른 적층 제조 방법들이 또한 고려된다. 일 예시적인 실시예에서, 완전히 집적된 수동 소자들 및 제공 소켓들, 또는 단일 또는 복수의 능동 및 수동 개별 소자들을 내장하기 위한 웰들은 선택적 레이저 소결(SLS: selective laser sintering) 공정에 의해 유사하게 제조될 수 있지만, 직접 금속 레이저 소결(DMLS: direct metal laser sintering), 전자빔 용융(EBM: electron beam melting), 선택적 열 소결(SHS: selective heat sintering), 또는 스테레오리쏘그래피(SLA: stereolithography)와 같은 임의의 다른 적절한 적층 제조 공정(고속 프로토타이핑, 고속 제조, 및 3D 프린팅이라고도 알려짐)이 이용될 수 있다. 완전히 집적되는 수동 소자들 및 소켓들, 또는 단일 또는 복수의 능동 및 수동 개별 소자들을 내장하기 위한 웰들은, 금속 분말(들)(예를 들어, 코발트 크롬, 스틸, 알루미늄, 티타늄 및/또는 니켈 합금), 기체 원자화된 금속 분말(들), 열가소성 분말(들)(예를 들어, 폴리유산(PLA), 아크릴로니트릴 부타디엔 스티렌(ABS), 및/또는 고밀도 폴리에틸렌(HDPE)), 광중합 수지(들)(예를 들어, UV-경화성 광중합체, 예를 들어, PMMA), 열경화성 수지(들), 열가소성 수지(들), 또는 본원에 설명된 바와 같은 기능을 가능하게 하는 임의의 다른 적절한 재료와 같이, 임의의 적절한 적층 제조 재료로 제조될 수 있다.
이용되는 시스템들은 대개, 여러 개의 서브-시스템들 및 모듈들을 포함할 수 있다. 이들은, 예를 들어, 프린트 헤드들의 이동, 기판(또는 척)의 가열 및 컨베이어 동작을 제어하기 위한 기계적인 서브-시스템, 잉크 조성물 주입 시스템, (각각의 DI/CI 잉크 각각에 개별적으로 동작하도록 구성된) 경화/소결 서브-시스템, 프로세스를 제어하고 적절한 인쇄 명령을 생성하도록 구성된 프로세서 또는 CPU를 갖는 컴퓨터화된 서브-시스템, 자동화된 로봇 팔(arm)과 같은 소자 배치 시스템, 및 3D 프린팅을 제어하기 위한 명령 및 제어 시스템일 수 있다.
따라서, 예시적인 구현예에서, 본원에서는 잉크젯 프린터를 이용하여 복수의 수동 및 능동 소자들을 포함하는 인쇄회로기판(PCB) AME 회로들의 폼 팩터를 감소시키기 위한 방법이 제공되고, 상기 방법은, 유전체 잉크를 분사하도록 구성된 제1 프린트 헤드와, 전도성 잉크를 분사하도록 구성된 제2 프린트 헤드와, 상기 제1 및 제2 프린트 헤드들에 동작 가능하게 연결되며 각각의 프린트 헤드에 대해 기판을 이송하도록 구성되는 컨베이어와, 상기 제1 프린트 헤드, 상기 제2 프린트 헤드 및 상기 컨베이어와 통신하는 컴퓨터 응용 가공(computer aided manufacturing)("CAM") 모듈을 갖는 잉크젯 프린팅 시스템을 제공하는 단계를 포함하되, 상기 CAM 모듈은 적어도 하나의 프로세서와, 비휘발성 메모리와, 상기 비휘발성 메모리에 저장되는 실행 가능한 명령들의 세트를 포함하며, 상기 실행 가능한 명령들의 세트는 실행되는 경우 상기 적어도 하나의 프로세서로 하여금, 인프라스트럭처 구성요소를 나타내는 3D 시각화 파일을 수신하게 하고, 상기 3D 시각화 파일을 이용하여 복수의 레이어 파일들을 포함하는 라이브러리를 생성하게 하며(각각의 레이어 파일은 상기 복수의 내장된 수동 및 능동 소자들을 포함하는 상기 AME 회로를 인쇄하기 위한 실질적으로 2D인 레이어를 나타냄), 상기 라이브러리를 이용하여 상기 AME 회로의 전도성 부분을 인쇄하기 위한 상기 레이어 파일들 각각의 전도성 부분을 포함하는 전도성 잉크 패턴을 생성하게 하고, 상기 라이브러리를 이용하여 상기 AME 회로의 유전체 부분을 인쇄하기 위한 상기 레이어 파일들 각각의 상기 유전체 잉크젯 잉크 부분에 대응하는 잉크 패턴을 생성하게 하도록 구성되며, 상기 CAM 모듈은, 제1 및 제2 프린트 헤드들 각각을 제어하고, 유전체 잉크젯 잉크 조성물 및 전도성 잉크젯 잉크 조성물을 제공하며, CAM 모듈을 이용하여 상기 제1 레이어 파일을 획득하고, 제1 프린트 헤드를 이용하여 유전체 잉크젯 잉크에 대응하는 패턴을 형성하며, 절연 및 유전체 잉크젯 잉크 중 적어도 하나에 대응하는 패턴을 경화시키고, 제2 프린트 헤드를 이용하여 전도성 잉크젯 잉크에 대응하는 패턴을 형성하며, 전도성 잉크젯 잉크에 대응하는 패턴을 소결하고, 인쇄된 제1 레이어에 적어도 하나의 능동 소자를 선택적으로 연결시키도록 구성되고, 전도성 잉크젯 잉크 및 유전체 잉크젯 잉크는 제1 레이어 내에 내장된 수동 소자들을 형성하도록 구성되며, 상기 경화 및 소결 단계들은 서로 별도로 수행된다(즉, 구체적으로 지시되지 않는 한, 경화는 소결 동안에는 사용되지 않고, 소결은 경화 동안에는 사용되지 않지만, 그 순서는 중요하지 않고 순차적으로 또는 동시에 발생할 수 있다).
용어 "모듈"의 이용은 모듈의 일부로서 설명되거나 청구되는 컴포넌트들 또는 기능이 모두 (단일) 공통 패키지에 구성됨을 암시하지는 않는다. 실제로, 모듈의 다양한 요소들 중 임의의 또는 모든 요소들은, 제어 로직 또는 다른 요소들이 단일 패키지로 조합될 수 있거나, 개별적으로 유지될 수 있고, 또한 다수의 그룹들 또는 패키지들 내에, 또는 다수의 (원격) 위치들 및 장치들에 걸쳐 더 분산될 수 있다. 또한, 특정 실시예들에서, 용어 "모듈"은 모놀리식(monolithic) 또는 분산된 하드웨어 유닛을 지칭한다.
예시적인 구현예에서, 용어 "디스펜서"는 잉크젯 잉크 드롭들이 분사되는 장치를 지칭하는 데에 이용된다. 디스펜서는, 예를 들어, 마이크로-밸브, 압전 디스펜서, 연속-제트 프린트 헤드, 보일링(버블-젯) 디스펜서, 및 디스펜서를 통해 흐르는 유체의 온도 및 특성에 영향을 미치는 다른 것들을 포함하는, 소량의 액체를 분사하기 위한 장치일 수 있다.
실행가능한 명령들의 세트는, 실행되는 경우 프로세서로 하여금 3D 시각화 파일로부터 복수의 후속 레이어들의 파일들의 라이브러리를 생성하게 하도록 더 구성된다. 각각의 후속 파일은 복수의 내장된 수동 및 능동 소자들을 포함하는 AME 회로의 후속 부분을 인쇄하기 위한 실질적으로 2차원(2D)인 후속 레이어를 나타내며, 각각의 후속하는 레이어 파일은 인쇄 순서로 인덱싱된다. 또한, 실행가능한 명령들의 세트는 각각의 2D 레이어의 전도성 및 유전체 부분들을 파싱하고, 제1 레이어 및 그 위의 레이어로부터 각각의 레이어마다 고유한 패턴을 생성하도록 구성될 수 있으며, 2D 레이어의 해당 부분을 인쇄하도록 적절한 프린트 헤드에 명령할 것이다.
따라서, 예시적인 구현예에서, 내장된 수동 소자들 및 내장된 수동 및/또는 능동 소자들을 포함하는 AME 회로들을 제조하기 위해 제공되는 시스템들 및 조성물들을 이용하여 구현되는 방법들은, (예를 들어, 자동적으로 IC들을 배치하고 이들을 슬로우(slow) 또는 웰(well) 안에 솔더링함으로써) 적어도 하나의 능동 소자를, 또는 수행되는 경우 유사하게 적어도 하나의 수동 소자를 연결하는 단계 이전에, CAM 모듈을 이용하여, 라이브러리에 액세스하는 단계와, AME 회로의 2D 후속 레이어를 나타내는 생성된 파일을 획득하는 단계와, 후속 레이어를 형성하는 상기 단계들을 반복하는 단계를 더 포함한다. 통상의 기술자는, 각각의 2D 파일이, 예를 들어 임의의 잉크로 인쇄되지 않는 보이드(void)를 포함하여, 따라서 수직으로 조립될 때, 내장된 능동 및/또는 수동 소자들을 수용하도록 구성되고 크기를 갖는 챔버를 형성할 수 있는, 해당 특정 레이어에 대한 전도성 및 유전체 패턴들의 패턴을 포함하도록 자동으로 생성되었고 렌더링되었던 3D 시각화 파일로부터 도출되는, 프린트 헤드 파라미터들에 대응하는 미리 결정된 두께의 레이어, 또는 슬라이스임을 쉽게 인식할 것이다.
용어 "칩"은 패키징되고, 싱귤레이팅되는, IC 장치를 지칭한다. 용어 "칩 패키지"는 특히, 칩들이 인쇄회로기판(PCB)과 같은 회로기판 상에 플러깅(plugging)(소켓 실장)되거나 솔더링(표면 실장)되는, 따라서 칩을 위한 마운팅을 생성하는, 하우징을 지칭할 수 있다. 전자 장치에서, 칩 패키지 또는 칩 캐리어라는 용어는 컴포넌트 또는 집적 회로 주위에 부가되어, 이들이 손상 없이 취급되고 회로에 집적될 수 있게 하는 재료를 지칭할 수 있다. 특정 구현예들에서, 내장된 능동 및 수동 장치들은 칩 또는 칩 패키지로서 포함될 수 있으며, 상호 교환 가능해야 한다. 또한, 구체적으로 언급하지 않는 한, 칩 패키지는 단일 칩 패키지 상의 복수의 칩들이 아니라, 싱귤레이션된 칩을 포함한다.
따라서, CAM 모듈은 내장된 수동 및 내장된 능동 소자들을 포함하는 AME 회로의 3D 시각화 파일들로부터 변환된 파일들을 저장하는 2D 파일 라이브러리를 포함할 수 있다. 본원에서 이용되는 바와 같이, 용어 "라이브러리(library)"는 적절한 시퀀스로 각각의 층에서, 각각의 전도성 및 유전체 패턴을 인쇄하는데 필요한 정보를 포함하는 3D 시각화 파일로부터 도출된 2D 레이어 파일들의 컬렉션을 지칭하며, 이는 컴퓨터 판독가능 매체에 의해 실행될 수 있고 CAM 상에서 저장되고 구현될 수 있는 데이터 수집 애플리케이션에 의해 액세스되고 이용될 수 있다. CAM은 라이브러리와 통신하는 적어도 하나의 프로세서, 적어도 하나의 프로세서에 의한 실행을 위한 동작 명령들의 세트를 저장하는 메모리 장치, 적어도 하나의 프로세서 및 라이브러리와 통신하는 마이크로 기계적 잉크젯 프린트 헤드 또는 헤드들, 및 2D 파일 라이브러리, 메모리 및 마이크로 기계적 잉크젯 프린트 헤드 또는 헤드들과 통신하는 프린트 헤드(또는, 헤드들)의 인터페이스 회로를 포함하며, 상기 2D 파일 라이브러리는 기능 레이어에 특이적인 프린터 동작 파라미터들을 제공하도록 구성된다. 본 개시의 맥락에서, 기능 레이어는 레이어 시퀀스 순서를 인쇄하기 위한 유전체 및/또는 전도성 잉크 패턴들, 및 인쇄될 각각의 유전체 및 도전성 패턴들의 두께를 갖는, 2D 파일 라이브러리 내에 정의된 바와 같은 레이어를 지칭한다.
개시된 시스템들에 제공된 방법을 이용하여 제조된 멀티레이어 AME 회로들에 내장된 수동 소자들은, 예를 들어, 인덕터, 커패시터(예를 들어, 도 1의 110i, 111j 참조), 저항(예를 들어, 도 4a의 131 참조), 코일, 안테나(예를 들어, 트레이스 안테나들, 예를 들어, 도 5c의 550 참조), 냉각 패드, 히트 파이프, 응축기, 위크(wick), 냉각 플랫폼, 증기 챔버, 소켓, 및 접촉 패드(예를 들어, 도 5a의 524 참조) 중 적어도 하나일 수 있다. 예시적인 구현예에서, 히트 파이프들(또는 도금된/속이 빈 비아들)(도 1의 102p), (도 5b의 521)는, 소결된 (열) 윅(wick)으로서 동작하도록 구성된, 또는 홈이 있는(grooved) 내부 단면으로서 직접 인쇄되거나, 홈이 있는 윅으로서 동작하도록 구성된 도금된 파이프들일 수 있다.
예시적인 실시예에서, AME 회로는, 속이 빈(hollow) 중간층을 정의하는 멀티레이어 AME 회로이고, 냉각 패드, 히트 파이프, 및 윅 중 적어도 하나는 속이 빈 중간층에서 끝난다. 예를 들어, 히트 파이프들(또는 충진된/도금된 비아들(521))은 속이 빈 중간층(도시되지 않음)에서 끝날 수 있으며, 이는 환기 소스, 예를 들어 속이 빈 층을 통한 기류를 생성하는 압전 팬과 소통하는 유체(기체, 공기)일 수 있다. 부가적으로 또는 대안적으로, 히트 파이프들은 AME 회로(연성 인쇄회로(FPC) 및 고밀도 인터커넥트 인쇄회로(HDIPC)와 상호 교환 가능함)의 기저 층에서 끝날 수 있다. 히트 파이프들(또는 충진된/도금된 비아들(521))은 솔더 페이스트를 이용하여 본딩(접합)되기 보다는, 개시된 시스템들을 이용하여 인쇄된 냉각 금속 블록에 대한 직접적인 연장부일 수 있으며, 따라서 보다 양호한 연결 및 보다 효율적인 히트 위킹(wicking)을 생성한다. 또한, 다른 예들에서, 열은 액체의 열역학적 상 변화를 통해 냉각된 컴포넌트로부터 증기(증발의 잠열) 및 다시 액체로 전달될 수 있는, 2상 히트 파이프가 직접적으로 인쇄될 수 있으며, 이에 의해 액체는 모세관 작용을 통해 증발기로부터 응축기로 수동적으로 통과되고, 이에 의해 모세관은 다양한 레이어 어셈블리 중에 일체로 제조된다.
또한, 본원에 설명된 시스템들, 방법들 및 조성물들과 함께 이용되는 칩 또는 칩 패키지(해당 칩을 포함)는 QFP(Quad Flat Pack) 패키지, TSOP(Small Outline Package), SOIC(Small Outline Integrated Circuit) 패키지, SOJ(Small Outline J-Lead) 패키지, PLCC(Plastic Leaded Chip Carrier) 패키지, WLCSP(Wafer Level Chip Scale Package), MAPBGA(Mold Array Process-Ball Grid Array) 패키지, BGA(Ball-Grid Array), QFN(Quad Flat No-Lead) 패키지, 및 LGA(Land Grid Array) 패키지, 수동 소자, 또는 이들 중 둘 이상을 포함하는 조합일 수 있다.
특정 실시예들에서, 본원에 제공된 시스템들은 CAM 모듈과 통신하고 CAM 모듈의 제어 하에 있으며, 시스템에 의해 제조될 수 있는 복수의 능동 소자들 각각을 그의 지정된 위치에 배치하도록 구성되는, 로봇 팔을 더 포함한다.
특정 실시예들에서, 반도체 다이 또는 장치(예를 들어, 동적 랜덤 액세스 메모리(DRAM) 또는 마이크로프로세서)는, 통상적인 다이 패키지를 필요로 하지 않고도, 능동 소자의 활성 표면 상에 단일 컬럼 또는 다수의 컬럼으로 복수의 본드 패드들(예를 들어, 도 5b의 510d 참조)을 가질 수 있는 AME 회로의 플랫폼들, 웰들, 슬롯들 또는 다른 방식으로 지정되는 내장 위치들 상에 직접 장착될 수 있다. 능동 소자를 포함하는 PCB 상에 또는 그 안에 위치하는 회로 트레이스들은, 본딩 패드들과 510d 각각의 전기적으로 전도성인 연결 요소들(예를 들어, 솔더 볼들(523))(예를 들어, 도 5a 참조) 사이에 전기적 통신을 유지하는 역할을 한다. 전기 전도성 요소들은 대개, 접촉 패드(예를 들어, 524)와 전기적으로 통신하고 이에 부착된 솔더 볼(523)들을 포함하거나, 또는 선택된 회로 트레이스의 종단점(527) 상에 직접 배치되거나 또는 이와 전기적으로 통신하는 단순히 솔더 볼(526)일 수 있다.
전도성 요소들 또는 볼들은, 예를 들어, 그리드 어레이 패턴으로 배열될 수 있으며, 여기서 전도성 요소들 또는 솔더 볼들은 미리 선택된 크기 또는 크기들을 가지며, 하나 이상의 미리 선택된 거리들 또는 피치들로 서로 이격된다. 따라서, "미세 볼 그리드 어레이(FBGA: fine ball grid array)"라는 용어는 서로 매우 작은 거리에서 이격되어 치수적으로 작은 간격 또는 피치를 초래하는 상대적으로 작은 전도성 요소들 또는 솔더 볼들로 간주되는 것을 갖는 특정한 볼 그리드 어레이 패턴을 지칭한다. 본원에서 일반적으로 이용되는 바와 같이, 용어 "볼 그리드 어레이(BGA: ball grid array)"는 볼 그리드 어레이뿐만 아니라 미세 볼 그리드 어레이(FBGA)를 포함한다. 따라서, 예시적인 구현예에서, 본원에 설명된 방법을 이용하여 인쇄되는 전도성 잉크를 나타내는 패턴은 인터커넥트(즉, 솔더) 볼들을 제조하도록 구성된다. 특정한 예시적인 구현예들에서, 시스템은 볼을 수용하고 BGA를 형성하도록 구성되고, 작은 딤플 크기를 형성하도록 구성될 수 있다.
대안적으로 또는 부가적으로, 내장된 수동 및 내장된 능동 소자들을 포함하는 인쇄회로기판을 제조하기 위한 방법들 및 조성물들에 이용되는 적층 제조 시스템들은, 제2 전도성 잉크젯 잉크(즉, 추가적인 유형의 전도성 잉크젯 잉크)를 분사하도록 구성된 제3 프린트 헤드(제4 또는 임의의 추가적인 수의 부가적인 기능성 프린트 헤드) 또는 소스 재료를 더 포함할 수 있으며, 상기 방법은 제2 전도성 잉크 조성물을 제공하는 단계, 제2 전도성 잉크 프린트 헤드를 이용하여, 제2 전도성 잉크젯 잉크에 대응하는 미리 결정된 패턴을 형성하는 단계를 더 포함할 수 있으며, 상기 패턴은 연결 단자, 리드에 대한 본드, 인터커넥트 볼, 또는 이들의 조합의 2D 표현일 수 있다.
예시적인 구현예에서, 제1 전도성 잉크젯 잉크는 은을 포함할 수 있는 반면, 제2 잉크젯 잉크는 구리를 포함할 수 있으며, 따라서 구리 연결 단자들을 갖고 은 전극들을 갖는 일체형의 내장 커패시터들의 인쇄를 가능하게 할 수 있다. 유사하게, 적층 제조 시스템들은 또 다른 유전체 잉크젯 잉크를 분사하도록 구성된 추가적인 프린트 헤드를 더 포함할 수 있으며, 상기 방법은 추가적인 유전체 잉크젯 잉크(DI) 조성물을 제공하는 단계, 추가적인 프린트 헤드를 이용하여, 추가적인 유전체 잉크젯 잉크에 대응하는 미리 결정된 패턴을 형성하는 단계를 더 포함할 수 있고, 상기 패턴은 예를 들어, 세라믹 커패시터 층, RF 안테나 코일 스페이서 등의 2D 표현일 수 있다. 예를 들어, 제2 DI는 유기적으로 개질된 실리케이트-기반 세라믹(ORMODS: organically modified, silicate-based ceramic) 공-단량체들을 포함하는 세라믹 잉크 조성물일 수 있고, 이는 자유 라디칼 중합을 통해 중합되고 세라믹-중합체 상호침투된 네트워크의 이중-연속 상을 형성하도록 구성되는 비닐/아크릴레이트/메타크릴레이트 성분에 결합되는, 졸-겔 메커니즘을 통해 중합되도록 구성되는, 세라믹 성분을 가질 수 있다. 따라서, 예시적인 구현예에서, 본원에 설명된 시스템들 및 방법들은 독립형(개별), 또는 일체형의 내장된 멀티레이어 세라믹 커패시터(MLCC: multi-layer ceramic capacitor)를 형성하는 데에 이용될 수 있다. 유사하게, 세라믹 DI를 이용하여, 본원에 제공된 시스템들 및 방법들은 개별 또는 일체형의 내장 세라믹 안테나들, 예를 들어 모노폴 안테나, 역 F형(inverted-F) 안테나, 또는 평면 역 F형 안테나 중 적어도 하나를 제조하도록 구성될 수 있으며, 이에 따라, PCB 트레이스 안테나 이점들(예를 들어, 더 낮은 폼 팩터, 제조 비용)과 함께 세라믹 안테나의 이점(예를 들어, 더 낮은 디튜닝(detuning) 위험, 더 낮은 환경 민감도)을 제공할 수 있다. 추가적인 프린트 헤드로서 표시되지만, 2개 이상의 잉크젯 프린터들이 조합되어 단일 시스템을 형성할 수 있음이 고려된다.
용어 "형성"(및 그의 변형인 "형성되는" 등)은 예시적인 구현예에서, 당업계에 공지된 임의의 적절한 방식을 이용하여 다른 재료(예를 들어, 기판, 수지 또는 다른 레이어)와 접촉하는 유체 또는 재료(예를 들어, 전도성 잉크)를 펌핑, 주입, 따라붓는 것(pouring), 방출, 배치, 스폿팅(spotting), 순환시키거나 달리 배치하는 것을 지칭한다. 유사하게, "내장된(embedded)"이라는 용어는 주변 구조물 내에 단단히 연결되거나 또는 재료 또는 구조물 내에 꼭 맞게 또는 단단하게 밀봉되는 칩 및/또는 칩 패키지를 지칭한다.
본원에 설명된 바와 같은 적절한 프린트 헤드에 의해 증착된 절연성 및/또는 유전체층 또는 패턴을 경화시키는 것은, 예를 들어 가열, 광중합, 건조, 플라즈마 증착, 어닐링, 레독스 반응 촉진, 자외선 빔에 의한 조사, 또는 전술한 것들 중 하나 이상을 포함하는 조합에 의해 달성될 수 있다. 경화는 단일 공정으로 수행될 필요는 없으며, 동시에 또는 순차적으로 여러 개의 공정을 포함할 수 있다(예를 들어, 건조와 가열, 및 추가적인 프린트 헤드를 이용한 가교제의 증착).
또한, 다른 실시예에서, 가교는 가교제를 이용하는 공유 결합에 의해, 즉, 연결기를 형성하는 것에 의해, 또는, 메타크릴레이트, 메타크릴아미드, 아크릴레이트, 또는 아크릴아미드와 같은 그러나 이에 제한되지 않는 단량체들의 라디칼 중합에 의해 함께 잔기를 함께 연결시키는 것을 지칭한다. 일부 실시예에서, 연결기는 중합체 팔들의 말단까지 성장된다.
따라서, 예시적인 구현예에서, 비닐 성분은 다기능성 아크릴레이트, 그의 카보네이트 공중합체, 그의 우레탄 공중합체, 또는 전술한 것을 포함하는 단량체 및/또는 올리고머의 조성물을 포함하는 군으로부터 선택되는 단량체, 공단량체, 및/또는 올리고머이다. 따라서, 다기능성 아크릴레이트는 1,2-에탄다이올 다이아크릴레이트, 1,3-프로판다이올 다이아크릴레이트, 1,4-부탄다이올 다이아크릴레이트, 1,6-헥산다이올 다이아크릴레이트, 다이프로필렌 글리콜 다이아크릴레이트, 네오펜틸 글리콜 다이아크릴레이트, 에톡실화 네오펜틸 글리콜 다이아크릴레이트, 프로폭실화 네오펜틸 글리콜 다이아크릴레이트, 트라이프로필렌 글리콜 다이아크릴레이트, 비스페놀-A-다이글리시딜 에테르 다이아크릴레이트, 하이드록시피발산 네오펜탄 다이올 다이아크릴레이트, 에톡실화 비스페놀-A-다이글리시딜 에테르 다이아크릴레이트, 폴리에틸렌 글리콜 다이아크릴레이트, 트라이메틸올프로판 트라이아크릴레이트, 에톡실화 트라이메틸올프로판 트라이아크릴레이트, 프로폭실화 트라이메틸올프로판 트라이아크릴레이트, 프로폭실화 글리세롤 트라이아크릴레이트, 트리스(2-아크릴로일옥시에틸)이소시아누레이트, 펜타에리트리톨 트라이아크릴레이트, 에톡실화 펜타에리트리톨 테트라아크릴레이트, 다이트라이메틸올프로판 테트라아크릴레이트, 다이펜타에리트리톨 펜타아크릴레이트 및 다이펜타에리트리톨 헥사아크릴레이트, 또는 전술한 것들 중 하나 이상을 포함하는 다기능성 아크릴레이트 조성물을 포함한다.
예시적인 구현예에서, 용어 "공중합체"는 2개 이상의 단량체(삼원공중합체, 사원공중합체 등을 포함)로부터 유도된 중합체를 의미하고, 용어 "중합체"는 하나 이상의 상이한 단량체로부터의 반복 단위를 갖는 임의의 탄소-포함 화합물을 지칭한다.
본원에 설명된 방법들을 구현하기 위해 시스템들에 이용되는 잉크젯 잉크 프린트 헤드들의 전에, 그 사이에 또는 그 후에, 다른 기능성 헤드들이 위치될 수 있다. 이들은 예시적인 구현예에서, 전도성 잉크에 이용되는 금속 나노입자 분산액과 함께 이용될 수 있는 광중합성 절연재 및/또는 유전체를 가속화 및/또는 조절 및/또는 촉진하는 데에 이용될 수 있는, 미리 결정된 파장(λ), 예를 들어, 190 nm 내지 약 400 nm 사이, 예를 들어 395 nm에서 전자기 복사선을 방출하도록 구성된 전자기 복사선의 소스를 포함할 수 있다. 다른 기능성 헤드들은 가열 요소들, 다양한 잉크(예를 들어, 지지, 프리(pre)-솔더링 연결 잉크, 예를 들어, 커패시터, 트랜지스터 등의 다양한 컴포넌트들의 라벨 인쇄)를 갖는 추가적인 프린트 헤드 및 전술한 것의 조합일 수 있다.
다른 유사한 기능적 단계들(및 이에 따라 이들 단계들에 영향을 주는 지지 시스템들)은 각각의 DI 또는 금속 전도성 잉크젯 잉크 프린트 헤드들(예를 들어, 전도성 층을 소결하기 위한)의 전에 또는 후에 취해질 수 있다. 이들 단계는, 가열 단계(가열 요소 또는 고온 공기에 의해 영향을 받음), 광표백(포토레지스트 마스크 지지 패턴의), 광경화, 또는 임의의 다른 적절한 광화학선 복사 소스(예를 들어, UV 광원을 이용)에의 노출, 건조(예를 들어, 진공 영역 또는 가열 요소를 이용), (반응) 플라즈마 증착(예를 들어, 가압된 플라즈마 건 및 플라즈마 빔 컨트롤러를 이용), 양이온성 개시제(예를 들어, [4-[(2-하이드록시테트라데실)-옥실]-페닐]-페닐아이오도늄 헥사플루오로 안티모네이트)를 가요성 수지 폴리머 용액 또는 가요성 전도성 수지 용액에 대해 이용하는 것과 같은 가교 연결, 코팅 전, 어닐링하거나, 또는 이들 공정이 이용되는 순서에 관계없이 레독스 반응 및 이들의 조합을 촉진하는 것을 포함할 수 있다(그러나, 이에 제한되는 것은 아님). 특정 실시예에서, 레이저(예를 들어, 선택적 레이저 소결/용융, 직접 레이저 소결/용융), 또는 전자-빔 용융이 단단한 수지 및/또는 가요성 부분 상에 이용될 수 있다. 전도성 부분들을 소결하는 것은 심지어, 본원에 설명된 내장된 수동 및 내장된 능동 소자들을 포함하는 인쇄회로기판들의 단단한 수지 부분의 상부에 전도성 부분들이 인쇄되는 상황 하에서도 발생할 수 있음을 유의해야 한다.
전도성 잉크 조성물의 형성은, 증착 툴에 의해(예를 들어, 조성물의 점도 및 표면 장력의 관점에서), 증착 표면 특성들(예를 들어, 친수성 또는 소수성, 및 이용되는 경우 기판 또는 지지 재료(예를 들어, 유리)의 계면 에너지)에 의해, 또는 연속적인 레이어들이 증착되는 기판 레이어에 의해 부여되는 요건들을 고려할 수 있다. 예를 들어, 전도성 잉크젯 잉크 및/또는 DI의 점도(인쇄 온도 ℃에서 측정됨)는, 예를 들어 약 5 cP 이상, 예를 들어 약 8 cP 이상, 또는 약 10 cP 이상, 및 약 30 cP 이하, 예를 들어 약 20 cP 이하, 또는 약 15 cP 이하일 수 있다. 전도성 잉크는 약 25 mN/m 및 약 35 mN/m 사이, 예를 들어, 50 ms의 표면 노화 및 25℃에서의 최대 버블 압력 인장학에 의해 측정된 약 29 mN/m 및 약 31 mN/m 사이의, 동적 표면 장력(예를 들어, 잉크젯 잉크 방울이 프린트 헤드 개구에서 형성될 때의 표면 장력을 지칭)을 갖도록 각각 구성(예를 들어, 형성)될 수 있다. 동적 표면 장력은, 박리가능 기판, 지지 재료, 수지 레이어(들), 또는 이들의 조합과, 약 100° 및 약 165° 사이의 접촉각을 제공하도록 형성될 수 있다.
예시적인 구현예에서, 용어 "척(chuck)"은 기판 또는 작업피스를 지지, 유지 또는 보유하기 위한 메커니즘을 의미하도록 의도된다. 척은 하나 이상의 피스들을 포함할 수 있다. 일 실시예에서, 척은 스테이지와, 인서트(insert), 플랫폼의 조합을 포함할 수 있고, 가열 및/또는 냉각을 위해 입혀지거나 다르게 구성될 수 있으며, 다른 유사한 컴포넌트, 또는 이들의 임의의 조합을 가질 수 있다.
예시적인 구현예에서, 내장된 수동 및 내장된 능동 소자를 포함하는 인쇄회로기판의 직접적인, 연속 또는 반연속적인 잉크젯 인쇄를 가능하게 하는 잉크젯 잉크 조성물들, 시스템들 및 방법들은, 프린트 헤드(또는 기판)가 제거 가능한 기판 또는 임의의 후속 레이어 위에서 미리 결정된 거리에서 예를 들어 2개(X-Y)(프린트 헤드가 Z축에서도 이동할 수 있음이 이해되어야 함) 차원으로 조작될 때, 본원에 제공된 액체 잉크젯 잉크의 액적을 오리피스로부터 한번에 하나씩 배출함으로써 패터닝될 수 있다. 프린트 헤드의 높이는, 예를 들어 고정된 거리를 유지하면서, 레이어들의 수를 이용하여 변경될 수 있다. 각각의 액적은, 예를 들어, 예시적인 구현예에서, 오리피스에 동작 가능하게 연결된 웰 내부로부터, 변형가능한 압전-결정(piezo-crystal)을 통해, 예를 들어, 압력 임펄스에 의한 명령에 따라 기판에 미리 결정된 궤적을 취하도록 구성될 수 있다. 제1 잉크젯 금속 잉크의 인쇄는 적층적(additive)일 수 있으며, 더 많은 수의 레이어들을 수용할 수 있다. 본원에 설명된 방법들에 이용되는 제공된 잉크젯 프린트 헤드들은 약 0.3 μm 내지 10,000 μm 이하의 최소 레이어 필름 두께를 제공할 수 있다.
설명된 시스템들에서 구현될 수 있고 설명된 방법들에 이용되는 다양한 프린트 헤드들 사이에서 이동하는 컨베이어는 약 5 mm/초 내지 약 1000 mm/초 사이의 속도로 이동하도록 구성될 수 있다. 예를 들어, 척의 속도는, 예를 들어, 원하는 쓰루풋, 공정에 이용되는 프린트 헤드들의 수, 본원에 설명된 인쇄되는 내장된 수동 및 내장된 능동 소자들을 포함하는 인쇄회로기판의 레이어들의 수 및 두께, 잉크의 경화 시간, 잉크 용매의 증발 속도, 금속 입자 또는 금속 중합체 페이스트의 제1 잉크젯 전도성 잉크를 포함하는 프린트 헤드(들)과 제2의 열경화성 수지 및 보드 형성 잉크젯 잉크를 포함하는 제2 프린트 헤드 사이의 거리, 및 전술한 것들 중 하나 이상을 포함하는 인자들의 조합 등에 의존할 수 있다.
예시적인 구현예에서, 금속 잉크의 각각의 액적 및/또는 제2 수지 잉크의 부피는 0.5피코리터(pL) 내지 300 pL, 예를 들어 1 pL 내지 4 pL의 범위일 수 있으며, 구동 펄스의 강도 및 잉크의 특성에 의존할 수 있다. 단일 액적을 방출하기 위한 파형은 10 V 내지 약 70 V펄스, 또는 약 16 V 내지 약 20 V일 수 있고, 약 2 kHz 및 약 500 kHz 사이의 주파수에서 방출될 수 있다.
본원에 설명된 내장된 수동 및 내장된 능동 소자들을 포함하는 인쇄회로기판의 제조에 이용되는 내장된 수동 및 내장된 능동 소자들을 포함하는 인쇄회로기판을 나타내는 3D 시각화 파일은 ODB, ODB++, an.asm, STL, IGES, STEP, Catia, SolidWorks, Autocad, ProE, 3D 스튜디오, Gerber, Rhino, Altium, Orcad, 또는 이들 중 하나 이상을 포함하는 파일일 수 있고, 적어도 하나의 실질적으로 2D인 기능적 레이어를 나타내는(및 라이브러리에 업로드되는) 파일은, 예를 들어, JPEG, GIF, TIFF, BMP, PDF 파일, 또는 이들 중 하나 이상의 래스터 파일을 포함하는 조합일 수 있다.
특정 실시예들에서, CAM 모듈은 내장된 수동 및 내장된 능동 소자들, 예를 들어, 전자 컴포넌트, 기계 부분, 커넥터 등을 포함하는 하나 이상의 AME 회로기판들을 제조하기 위한 컴퓨터 프로그램 제품을 더 포함한다. 인쇄된 컴포넌트는 개별적인 금속(전도성) 요소 및 수지성(절연성 및/또는 유전체) 요소 모두를 포함할 수 있으며, 이들은 각각, 그리고 모두, PCB 및/또는 FPC의 단단한 부분 또는 가요성 부분 상에 선택적으로는 동시에 또는 순차적으로 및 연속적으로 인쇄된다. 용어 "연속" 및 그 변형은 실질적으로 끊어지지 않는 공정에서의 인쇄를 의미하는 것으로 의도된다. 또 다른 실시예에서, 연속은 레이어, 부재, 또는 구조물의 길이를 따라 그 안에서 유의미한 끊어짐이 존재하지 않는, 레이어, 부재, 또는 구조물을 지칭한다.
본원에 설명된 인쇄 프로세스를 제어하는 컴퓨터는, 구현되는 컴퓨터 판독가능 프로그램 코드를 갖는 컴퓨터 판독가능 저장 매체를 포함할 수 있고, 상기 컴퓨터 판독가능 프로그램 코드는 디지털 컴퓨팅 장치 내의 프로세서에 의해 실행되는 경우 3차원의 잉크젯 인쇄 유닛으로 하여금, 제조될 AME 회로와 연관되는 CAD/CAM(Computer-Aided Design/Computer-Aided Manufacturing) 생성된 정보(예를 들어, 3D 시각화 파일)(즉, 내장된 수동 및 내장된 능동 소자들을 포함하여 AME들을 나타내는 3D 시각화 파일)를 사전 처리하여 복수의 2D 파일들(즉, AME 회로를 레이어별로 인쇄하기 위한 적어도 하나의 실질적으로 2D인 레이어를 나타내는 파일)의 라이브러리를 생성하는 단계, 3차원 잉크젯 인쇄 유닛의 제1 잉크젯 프린트 헤드로부터 금속 재료의 액적들의 스트림을 기판의 표면으로 지향시키는 단계, 제1 잉크젯 프린트 헤드로부터의 DI 수지 재료의 액적들의 스트림을 기판의 표면으로 지향시키는 단계, 대안적으로 또는 부가적으로 다른 잉크젯 프린트 헤드로부터 액적들 재료의 스트림을 지향시키는 단계, 기판의 x-y 평면에서 잉크젯 헤드들에 대해 기판을 이동시키는 단계를 수행하게 하고, 기판의 x-y 평면에서 잉크젯 헤드들에 대해 기판을 이동시키는 단계는 복수의 레이어들 각각(및/또는 각각의 레이어 내의 전도성 또는 DI 잉크젯 잉크들의 패턴들)에 대해, AME 회로의 레이어별(layer-by-layer) 제조로 수행된다.
또한, 컴퓨터 프로그램은 본원에 설명된 방법들의 단계들을 수행하기 위한 프로그램 코드 수단, 및 컴퓨터에 의해 판독될 수 있는 매체 상에 저장된 프로그램 코드 수단을 포함하는 컴퓨터 프로그램 제품을 포함할 수 있다. 본원에 설명된 방법에서 이용되는 메모리 장치(들)는 다양한 유형의 비휘발성 메모리 장치 또는 저장 장치(즉, 전력이 없는 상태에서 정보를 잃지 않는 메모리 장치) 중 임의의 것일 수 있다. 용어 "메모리 장치"는 예를 들어, CD-ROM, 플로피 디스크, 또는 테이프 장치와 같은 설치 매체, 또는 자기 매체, 예를 들어, 하드 드라이브, 광학 저장 장치, 또는 ROM, EPROM, FLASH 등과 같은 비휘발성 메모리를 포함하는 것으로 의도된다. 메모리 장치는 다른 유형의 메모리 및/또는 이들의 조합을 포함할 수 있다. 또한, 메모리 매체는 프로그램들이 실행되는 제1 컴퓨터(예를 들어, 제공된 3D 잉크젯 프린터)에 위치될 수 있고, 및/또는 인터넷과 같은 네트워크를 통해 제1 컴퓨터에 연결되는 제2의 다른 컴퓨터에 위치될 수 있다. 후자의 경우에, 제2 컴퓨터는 실행을 위해 제1 컴퓨터에 프로그램 명령들을 더 제공할 수 있다. 용어 "메모리 장치"는, 예를 들어, 네트워크를 통해 연결된 상이한 컴퓨터들에서, 상이한 위치들에 상주할 수 있는 2개 이상의 메모리 장치들을 또한 포함할 수 있다. 따라서, 예를 들어, 제공되는 3D 잉크젯 프린터에 연결된 CAM 모듈로부터 원격인 메모리 장치 상에 비트맵 라이브러리가 상주할 수 있고, 제공되는 3D 잉크젯 프린터에 의해(예를 들어, 광역 네트워크에 의해) 액세스 가능할 수 있다.
구체적으로 달리 언급되지 않는 한, 이하의 설명으로부터 명백한 바와 같이, 본 명세서 전반에 걸쳐, "처리하는", "로딩하는", "통신하는", "검출하는", "계산하는", "결정하는", "분석하는" 등과 같은 용어를 이용하는 설명들은, 트랜지스터 아키텍처와 같은 물리적으로 표현된 데이터를 물리적 구조적(즉, 수지 또는 금속) 레이어들로서 유사하게 표현된 다른 데이터로 조작 및/또는 변환하는, 컴퓨터 또는 컴퓨팅 시스템, 또는 유사한 전자 컴퓨팅 장치의 동작 및/또는 프로세스들을 지칭하는 것을 이해할 것이다.
또한, 본원에 이용되는 바와 같이, 용어 "2D 파일 라이브러리"는 내장된 수동 및 내장된 능동 소자들을 포함하는 단일 AME 회로, 또는 주어진 목적을 위해 이용되는 내장된 수동 및 내장된 능동 소자들을 각각 포함하는 복수의 AME 회로들을 함께 정의하는 주어진 세트의 파일들을 지칭한다. 또한, 용어 "2D 파일 라이브러리"는 검색이 전체로서 AME 회로에 대한 것이든, 또는 AME 회로 내의 주어진 특정 레이어에 대한 것이든, 주어진 PCB의 구조적 레이어들을 제공하기 위해 인덱싱되고 검색되고 재조립될 수 있는, 2D 파일들의 세트 또는 임의의 다른 래스터(raster) 그래픽 파일 포맷(픽셀들의 컬렉션으로서의 이미지들의 일반적으로 직사각형 그리드 형태의 표현(예를 들어, BMP, PNG, TIFF, GIF))을 지칭하기 위해 이용될 수 있다.
본 방법들, 프로그램들 및 라이브러리들에서 사용되는, 제조되도록 본원에서 설명되는 내장된 수동 및 내장된 능동 소자들을 포함하는 PCB와 연관된 CAD/CAM(Computer-Aided Design/Computer-Aided Manufacturing) 생성된 정보는, 변환된 CAD/CAM 데이터 패키지들에 기초할 수 있고, 예를 들어, IGES, DXF, DWG, DMIS, NC 파일, GERBER® 파일, EXCELLON®, STL, EPRT 파일, ODB, ODB++, an.asm, STL, IGES, STEP, Catia, SolidWorks, Autocad, ProE, 3D 스튜디오, Gerber, Rhino, Altium, Orcad, Eagle 파일 또는 전술한 것을 하나 이상 포함하는 패키지일 수 있다. 부가적으로, 그래픽 객체들에 부착된 속성들은 제조에 필요한 메타 정보를 전달하고, AME를 정확하게 정의할 수 있다. 따라서, 예시적인 구현예에서, 본원에 설명된 바와 같은 사전 처리 알고리즘, GERBER®, EXCELLON®, DWG, DXF, STL, EPRT ASM 등은 2D 파일로 변환된다.
본원에 개시된 컴포넌트들, 프로세스들, 어셈블리들 및 장치들의 보다 완전한 이해는 첨부된 도면들을 참조하여 얻어질 수 있다. 이들 도면(본원에서 "도"로도 지칭됨)들은 본 개시를 설명하는 편의 및 용이성에 기초하는 단지 개략적인 표현들(예를 들어, 예시들)이며, 따라서, 장치들 또는 그 컴포넌트들의 상대적 크기 및 치수들을 나타내고/나타내거나 예시적인 실시예들의 범위를 정의하거나 제한하도록 의도되지 않는다. 명확함을 위해 다음의 설명에서 특정 용어들이 이용되지만, 이들 용어들은 도면들에서 예시를 위해 선택된 실시예들의 특정 구조만을 지칭하도록 의도되며, 본 개시의 범위를 정의하거나 제한하도록 의도되지 않는다. 이하의 도면들 및 설명에서, 도면부호들은 유사한 기능의 컴포넌트들을 지칭하는 것으로 이해되어야 한다.
도 1 내지 도 3을 참조하면, 도 1에는 상부 전극(110i) 및 베이스 전극(111j)을 갖는 수평 커패시터들이 일체로 구성되고, 제공되는 방법들을 이용하여 설명된 시스템들과 함께 인쇄되는, AME 회로(100)의 X-Z 단면이 도시된다. 도 1에 도시된 바와 같이, 여러 개의 커패시터들이 도 5b에 도시된 바와 같은 단일 PCB 내에 분포될 수 있으며, 이는 더 큰 PCB에 집적될 단일의 모듈식 PCB를 형성할 수 있다. 도 1을 다시 참조하면, 전극들은 DI(101)에 의해 분리된 상부(105) 레이어, 또는 하부(106) 레이어로부터 상이한 거리에 내장될 수 있지만, 여전히 전극들 사이에 동일한 거리를 갖고(예를 들어, d1 = d2 = d3 = d4 = d5), 따라서 경화 및/또는 소결 동안 AME 회로에, 척(chuck) 온도, UV 및/또는 IR 복사선에 대한 다양한 정도의 열 노출을 제공하고, 이에 따라 전극 플레이트들의 최종 성능에 대한 제어를 변화시킬 수 있다. 도 2에 도시된 바와 같이, 수평 커패시터들은 디스크들로서 형성될 수 있고, 따라서 플레이트들 사이의 거리가 도 3(d3, d4, d5)에 도시된 바와 같이 플레이트 치수들보다 큰, 평행 플레이트 커패시터들에서 우세한 엣지 효과들을 잠재적으로 감소시킬 수 있다. 도시된 바와 같이, 평행 플레이트 커패시터들은 비아(충진된 또는 도금된)(102p), 및 트레이스들(103q)의 조합을 이용하여 AME 회로(100)의 상부 레이어 상에서 접촉 패드들(도시되지 않음)에 연결될 수 있다(도시되지 않음, 예를 들어, 도 5a의 524, 526 참조). 상부 전극(110i)과 베이스 전극(111j) 사이의 거리가 변하는 도 3과 비교하여, IR 및/또는 UV 복사선에 대한 전극의 이러한 노출은 추가적인 레이어들의 구축 동안에 일정하게 유지된다.
다양한 수직의 평행 플레이트 커패시터들을 도시하는 도 4a 내지 도 4c를 참조한다. 예를 들어, 저항(131)은 평행 플레이트 수직 전극 캐패시터 사이에 도입될 수 있다. 또한, 제공된 시스템을 이용하여 구현된, 설명되는 방법들은 상부 레이어(105)에 대한 제1 포트 개구의 출력 라인(401) 및 하부 레이어(106)에 대한 제2 포트 개구의 출력 라인(402)을 갖는 상호 교차된(interdigitated) 커패시터들을 제조하는데 이용될 수 있다. 설명된 방법들을 이용하여, 출력 라인들(401, 402)의 폭은 모듈식 컴포넌트로서 이용될 개별 컴포넌트 커패시터로서, 또는 더 큰 PCB에 집적될 것으로서, 미리 결정되고, PCB 내에서의 그들의 의도된 용도를 위해 특수하게 설계될 수 있다. 유사하게, 상호 교차되는 커패시터들의 다른 파라미터들은 직접 설계되고 인쇄될 수 있다. 이러한 파라미터들은, 예를 들어, 단자 스트립들(405, 406), 핑거 리드들(403, 404)의 폭 및 길이, 각각의 포트에서 동일하거나 상이할 수 있는 핑거 전극(421k) 수 및 폭, 단자 스트립(405, 406)과 이들의 대응하는 핑거 전극들(421k) 사이의 간격들(G1, G2), 각각의 포트(s 1, s 2)에 대해 동일하거나 상이할 수 있는 인접한 평행한 핑거 전극(들)(421k) 사이의 간격(s), 및 평행한 핑거 전극(들)(421k)의 오버랩 길이(l) 중 적어도 하나일 수 있다.
도 4b는 각각이 (도금 또는 충진된) 비아들(410-414)을 갖는 상부 레이어(105)에 각각 연결된 개별 평행 전극(420n) 쌍들을 도시한다. 여기서도, 전극(420n)뿐만 아니라 비아들(410-414)의 수 및 길이는 의도된 목적을 위해 설계되고 제조될 수 있다. 도 4c 및 도 4d를 참조하면, (동축) 커패시터를 형성하는 동심(concentric) 수직 평행 전극이 도시된다. 도시된 바와 같이, 원통형(또는 동축) 커패시터의 모든 파라미터들은 제공된 방법들과 함께 설명된 시스템들을 이용하여 설계되고 제조될 수 있다. 동심 전극들(422l)의 수, 원통형 커패시터의 높이(h), 각각의 전극의 반경(rn), 및 인접한 원통형 전극(들)(422l) 사이의 거리. 유사하게, 출력 라인들(431, 432, 433)의 위치는 원통형 동축 커패시터의 최적의 패키징을 제공하도록 설계될 수 있다. 또한, 원통형 커패시터 외부의 DI(101)는 원통형 커패시터 내부의 DI(101')와 동일하거나 상이한 상대 유전율(ε r)을 가질 수 있다. 예시적인 구현예에서, 원통형 커패시터 내부의 DI는 세라믹 공단량체로 구성될 수 있는 반면, 외부 DI(101)는 열경화성 메타아크릴레이트 단량체, 올리고머 또는 중합체로 형성될 수 있다. 따라서, DI(101)는 폴리에스테르(PES), 폴리에틸렌(PE), 폴리비닐 알콜(PVOH), 폴리(비닐아세테이트)(PVA), 폴리메틸 메타크릴레이트(PMMA), 폴리(비닐 피로리돈), 또는 이들 중 하나 이상의 혼합물 또는 공중합체를 포함하는 조합일 수 있다.
이제 도 5a 내지 도 6b를 참조하면, 설명된 시스템들 및 방법들을 이용하여 제조된 기본 구조물의 일부의 실시예들이 도시되고, AME 회로 설계 및 제조 분야의 통상의 기술자는 도면들에 반드시 설명 및/또는 예시되지 않은 트레이스들 및 (충진된 및/또는 도금된) 비아들의 존재를 쉽게 인식할 것으로 가정된다. 따라서, 도면들은 수직 집적된 AME들을 위한, 복수의 중첩된(nested) 동심 접촉 패드들 및 능동 소자 소켓 중 적어도 하나를 형성하기 위한 다양한 구성들을 도시하며, 각각의 접촉 패드는 칩 패키지 또는 그 밖의 다른 능동 소자(예를 들어, 마이크로 팬)에 동작 가능하게 연결되도록 구성되어, 수직 집적된 멀티레이어 PCB를 형성한다. 도 5a에 도시된 바와 같이, 설명된 방법들을 구현하는, 본원에 제공된 시스템들은, 각각, 능동 소자들(501, 502, 503)을 수용하고 연결하도록 구성된, 단계식(계단식, 리지드(ridged)) 리세스들, 또는 웰들, 또는 슬롯들 또는 지정된 사이트들(161, 162, 163)을 형성할 수 있다. 본원에 설명된 바와 같이, 본 시스템을 이용하면, 도 5a에 도시된 바와 같이, 접촉 패드들(524, 527)을, 비아(521)에 대한 단자 단부로서 또는 트레이스들(522)의 말단으로서 본원에 설명된 시스템들을 사용하여 인쇄할 수 있다. 또한, 제공되는 방법들을 구현하는 시스템들을 이용하여 인쇄된 AME들은 더 큰 장치, 또는 AME 회로에 동작 가능하게 연결되는 모듈식 AME 컴포넌트를 형성할 수 있다. 도 5b에 도시된 바와 같이, 본드 패드(510d)가 인쇄될 수 있거나, 또는 대안적으로, 소켓은, 수직 집적된 AME 회로를 더 큰(또는 더 작은 또는 동일한 크기의) AME 회로에 연결시키는데 이용되는 일체로 인쇄된 밴드일 수 있다(예를 들어, 도 6b 참조). 또한, 도 5a 내지 도 5c에는 능동 소자들(501-503)을 위한 솔더 볼들로서 이용될 수 있는 인터커넥트 볼들(523, 526)이 도시된다. 수직 집적된 능동 소자들의 수는 도시된 바와 같이 반드시 3개일 필요는 없으며, 적어도 하나일 수 있다는 것에 유의해야 한다. 용어 "수직적으로 집적된"은 예시적인 구현예에서, XYZ 카테시안 좌표계의 X-Z 단면에서 동일한 수직 축 상의 능동 소자 및 수동 소자 중 적어도 하나, 및 동일한 수직 축 상의 능동 소자 및 수동 성분의 적어도 하나의 집적을 지칭한다. 도 5c에 도시된 바와 같이, 지정된 사이트(들)(예를 들어, 163)는 공기, 또는 액체 또는 다른 기체일 수 있는 냉각 매체(515), 또는 다른 실시예에서, 본원에 설명된 바와 같은 다른 냉각 수단과의 소통을 제공하도록 구성된 개구(180)를 정의할 수 있다. 유사하게, 도 5c의 비아(521)는 예시적인 구현예에서, 히트 파이프 또는 히트 윅(wick)으로서 동작하는 도금된 비아이다. 도 5d는, 내장된 능동 소자들(501-503)에 부가하여, 배터리(700)(미도시)를 수용하고 연결하도록 구성된 배터리 소켓(또는 개구 하우징)(540)을 더 포함하고, 특정 실시예에서 더 낮은 전압의 능동 소자들에 전력을 공급하는데 이용될 수 있는 예를 들어, 인덕터(또는 안테나)(550)에 전력을 공급하도록 구성되는 배터리 전극들(541, 542)을 포함하는, AME 회로 모듈의 예시적인 구현을 도시한다. 도 5e를 참조하면, 배터리를 위한 필요한 접촉들(541, 542)을 포함하는, 특수 제조된 웰(540) 내에 배치된 배터리를 통해 전력을 공급받는 일체로 인쇄된 유도 코일(551)에 의해 수직 집적된 IC들(501-503)이 전력을 공급받는, 도 5d에 도시된 유사한 배열의 등각 도면이 도시된다. 이러한 구조물은 무선 통신이 필요하거나 또는 유도성 장치들이 필요한 응용에서의 예시적인 구현예에서 이용될 수 있다.
예시적인 구현예에서, 도 6a에 도시된 수직 집적된 AME 회로(601)는 수직 집적된 AME 회로(602)(예를 들어, 도 6b 참조)에 연결될 수 있으며, 따라서, 양면의 수직 집적된 AME 회로를 형성할 수 있다. 앞서 설명된 바와 같이, 소켓은, 양면의 수직 집적된 AME 회로를 다른 AME에 전기적 및 기계적으로 연결할 수 있도록 구성되는 AME 회로들의 한 쪽 또는 양쪽에 인쇄될 수 있다. 본원에 예시된 수직 집적된 AME 회로들은 IC들 및 다른 컴포넌트들이 연결될 수 있는 유닛 블록들로서 적층 제조를 반드시 이용하지 않는 현재의 프로세스들에서의 기판들로서 이용될 수 있으며, 추가적으로 또는 대안적으로, 도시된 AME들은 적층 제조를 이용하여 제조되지 않는 더 큰(또는 더 작은) AME들에 부가될 수 있다.
도 7a 및 도 7b를 참조하면, 수동 접지된 단방향성 DC-DC 컨버터 및 도 7b에서의 양방향성 DC-DC 컨버터가 도시된다. 도 7a에 도시된 바와 같이, 접지를 형성하는 바(704)를 갖는 제1 전류 루프들(701, 702, 703, 704) 및 제2 전류 루프(701, 704, 703, 705)를 형성할 수 있다. 또한, 도 7b에 도시된 바와 같이, 전류 루프들은 형성된 전류 루프들(701, 705, 714, 711, 713, 704, 및 701, 702, 712, 711, 713, 704)에서 일체로 인쇄되는 커패시터들(725, 726, 727)에 의해 인터럽트될 수 있다.
도 8은 내장된 커패시터들, 인덕터들, 저항들(트랜지스터들 또는 이러한 보호를 필요로 하는 다른 칩 패키지들)에 대한 복사선 차폐, UV 차폐, 전자기 차폐, 및 RF 차폐를 제공하기 위해 적층 제조를 이용하는 구성을 도시한다. 예를 들어, 도 8은 적층 제조를 이용하여 제조된 UV/RF/복사선 차폐 캡슐(810, 820) 내에 밀봉되는, 단순한 듀얼 플레이트(811, 811')의 수평 커패시터(좌측), 및 상호 교차된 커패시터 플레이트들(821h)(예를 들어, 도 4a 참조)의 배열(우측)을 도시한다. 캡슐은 상부 및 하부에서 개구들(816, 819, 및 827, 830)을 갖는 플로팅(즉, 접지되지 않은)되거나, 또는 접지될 수 있으며, 이는 커패시터 플레이트들(811, 811' 및 821h)에 연결하기 위해 블라인드 비아 또는 매립형 비아를 이용하여 접촉(815, 및 829 및 817)하게 할 수 있다. 플레이트들 및 수직 플레이트들의 직렬 연결(예를 들어, 도 4a 참조)을 위해 유사한 배열이 구성될 수 있다. 차폐 캡슐들(810, 811)은 전체적으로 금속 재료로, 또는 특정 실시예에서 전체적으로 또는 부분적으로 세라믹 재료로, 제조될 수 있다. 다른 수동 소자들은, 예를 들어, 인접하는 칩 패키지들 또는 다른 수동 소자들 사이의 "크로스토크" 또는 기생 관계가 억제될 필요가 있는 상황에서, 차폐될 수 있다.
이제 도 9a 및 도 9b를 참조하면, 도 1에서의 예시에 대해 설명된 바와 같이, AME 회로(쿠폰) Z-X 단면에서 상부 전극(110i)의 PCB의 상부 표면(105)으로부터의 거리의 함수로서 전극들 사이의 고정된 유전체(DI: dielectric) 두께를 갖는 수평 커패시터들에 대한 상대 유전율(ε r )의 의존성을 도시하는 그래프(하부)가 도시되고, 도 9b는 AME 회로(쿠폰) 개략도의 Z-X 단면에서 전극들 사이의 두께의 함수로서 전극들 사이의 도 3에서 예시되고 설명된 바와 같은 가변 유전체(DI) 두께를 갖는 수평 커패시터들에 대한 상대 유전율(ε r )의 의존성의 그래프(하부)가 도시된다. 도시된 바와 같이, 평행 전극들(110i 및 111j) 사이의 고정된 거리에 대해, 상대 유전율(ε r )은 쿠폰의 상부 표면으로부터 상부 전극(110i)의 거리에 비례한다. 역으로, 평행 전극들(110i 및 111j) 사이의 임계 거리를 넘어서, 약 250 μm에서, 상대 유전율(ε r )은 편평하고 일정하게 유지된다. 예시적인 구현예에서, 이러한 배열은 제조 프로세스 동안, 수동 커패시터 컴포넌트들에게 개선된 열기계적 안정성 및 성능 일관성 및 신뢰성을 제공하기 위해 이용될 수 있다.
유사하게, 도 10 내지 도 15는 본원에 제공된 방법들을 이용하여 제조된 완전히 내장된 커패시터들 내의 다양한 프로세싱 변수들에 대한 상대 유전율(ε r )의 의존성을 도시하는 그래프들이다. 이들은, 총 강도의 70%로 UV를 이용하여 DI가 경화될 때의 유전체 두께의 함수로서의 유전율(ε r )(도 10), 총 강도의 70%(아래) 및 100%(위)로 UV를 이용하여 DI가 경화될 때의 유전체 두께의 함수로서의 유전율(도 11), 2개의 플레이트들의 커패시터 이동을 이용하여(예를 들어, 도 1) 총 강도의 70%로 UV를 이용하여 DI가 경화될 때 상부 레이어로부터의 유전체 두께의 함수로서의 유전율(도 12), 2개의 플레이트들의 커패시터 이동을 이용하여(예를 들어, 도 1) 총 강도의 70%(아래) 및 100%(위)로 UV를 이용하여 DI가 경화될 때 상부 레이어로부터의 유전체 두께의 함수로서의 유전율(도 13), 1개의 플레이트의 커패시터 이동을 이용하여(예를 들어, 도 3) 총 강도의 70%로 UV를 이용하여 DI가 경화될 때 상부 레이어로부터의 유전체 두께의 함수로서의 유전율(도 14), 1개의 플레이트의 커패시터 이동을 이용하여(예를 들어, 도 3) 총 강도의 70%(아래) 및 100%(위)로 UV를 이용하여 DI가 경화될 때 상부 레이어로부터의 유전체 두께의 함수로서의 유전율(도 13)을 포함한다. 본원에 제공된 계산들에 이용되는 자유 공간(진공)의 유전율은 약 8.85 × 10-12패러드/미터(F/m)와 같다는 것에 유의해야 한다. 본원에서 이용되는 바와 같이, 상대 유전율(ε r )은 진공의 유전율에 대한 주어진 재료의 유전율이다.
본원에서 이용되는 바와 같이, 용어 "포함하는" 및 그의 파생어들은 언급된 특징들, 구성요소들, 컴포넌트들, 그룹들, 정수들 및/또는 단계들의 존재를 특정하지만, 다른 언급되지 않은 특징들, 구성요소들, 컴포넌트들, 그룹들, 정수들 및/또는 단계들의 존재를 배제하지 않는, 개방형 용어들로 의도된다. 이는 또한 용어 "포함하는", "갖는" 및 이들의 파생어들과 같은 유사한 의미를 갖는 단어들에도 적용된다.
본원에 개시된 모든 범위들은 끝점들을 포함하며, 끝점들은 서로 독립적으로 조합될 수 있다. "조합"은 블렌드, 혼합물, 합금, 반응 생성물 등을 포함한다. 용어 "a", "an" 및 "the"는 양의 제한을 나타내는 것이 아니며, 본원에서 달리 언급되지 않거나 맥락에서 분명하게 모순되지 않는 한, 단수형 및 복수형을 모두 포함하는 것으로 해석되어야 한다. 본원에서 이용되는 바와 같은 접미사 "들"은 그것이 한정하는 용어의 단수 및 복수를 모두 포함하는 것으로 의도되며, 이로써 해당 용어 중 하나 이상을 포함한다(예를 들어, 프린트 헤드(들)는 하나 이상의 프린트 헤드를 포함함). 본 명세서 전반에 걸쳐 "일 실시예", "다른 실시예", "예시적인 구현예" 등에 대한 지칭은, 해당 실시예와 관련하여 설명된 특정 구성요소(예를 들어, 특징, 구조, 및/또는 특성)(존재하는 경우)가 본원에 설명된 적어도 하나의 실시예에 포함되고, 다른 실시예들에 존재할 수도 있고 그렇지 않을 수도 있다는 것을 의미한다. 또한, 설명된 구성요소들은 다양한 실시예들에서 임의의 적절한 방식으로 조합될 수 있음을 이해해야 한다. 또한, 용어 "제1", "제2" 등은 임의의 순서, 양 또는 중요성을 나타내는 것이 아니라, 하나의 구성요소를 다른 요소로부터 구분하여 나타내기 위해 이용된다.
마찬가지로, "약"이라는 용어는 양, 크기, 제형(formulation), 파라미터, 및 다른 양 및 특징이 정확하지 않고 정확할 필요는 없지만, 원하는 바와 같이, 허용오차, 변환 인자, 반올림, 측정 오차 등 및 통상의 기술자에게 공지된 다른 인자를 반영하면서 근사적이고/이거나 더 크거나 더 작을 수 있다. 일반적으로, 양, 크기, 제형, 파라미터 또는 다른 양 또는 특징은 명시적으로 그러한 것인지에 관계없이 "대략적" 또는 "근사적"이다.
따라서, 예시적인 구현예에서, 본원에서는 각각이 유전체 기질 내에 전체적으로 내장되는, 커패시터, 인덕터 및 저항 중 적어도 하나를 복수개 포함하는 적층 제조 전자(AME) 회로가 제공되며, (i) 커패시터, 인덕터 및 저항 중 적어도 하나의 각각은, 적어도 한 쌍의 수평 또는 수직 플레이트들을 포함하고, (ii) 수평 플레이트들의 쌍은 블라인드 비아, 매립형 비아 및 쓰루홀 비아 중 적어도 하나에 의해 연결되며, (iii) 적어도 하나의 커패시터는 상호 교차되는(interdigitated) 커패시터이고, (iv) 수직 캐패시터는 멀티-플레이트 커패시터이며, (v) 적어도 하나의 커패시터는 UV 조사, 전자기 조사, 및 무선 주파수 조사 중 적어도 하나로부터 적어도 하나의 커패시터를 차폐하도록 각각 구성되는, 플로팅된 및 접지된 차폐 금속 캡슐의 적어도 하나 내에 밀봉되고, (vi) 차폐 캡슐은 세라믹을 포함한다.
다른 예시적인 구현예에서, 본원에서는 복수의 동심의 중첩된 접촉 패드들 및 능동 소자 소켓을 포함하는 AME 회로가 제공되며, 각각의 접촉 패드는 칩 및 칩 패키지 중 적어도 하나에 동작 가능하게 연결하도록 구성되고 크기를 가지며, (vii) 칩 패키지는, QFP(Quad Flat Pack) 패키지, TSOP(Small Outline Package), SOIC(Small Outline Integrated Circuit) 패키지, SOJ(Small Outline J-Lead) 패키지, PLCC(Plastic Leaded Chip Carrier) 패키지, WLCSP(Wafer Level Chip Scale Package), MAPBGA(Mold Array Process-Ball Grid Array) 패키지, QFN(Quad Flat No-Lead) 패키지, 및 LGA(Land Grid Array) 패키지 중 적어도 하나이고, (viii) 동심의 중첩된 접촉 패드들을 둘러싸는 유도 코일을 더 포함하고/하거나, (ix) 동심의 중첩된 접촉 패드들을 둘러싸지 않는 유도 코일을 더 포함하며, 즉 임의의 접촉 패드를 포함하지 않는 위치에서 DI 기질 내에 전체적으로 내장되며, (x) 중첩된 접촉 패드를 둘러싸는 유도 코일은 배터리 웰과 전기적으로 소통되고, (AME 회로는) (xi) 저항, 커패시터, 코일, 안테나, 냉각 패드, 히트 파이프, 응축기, 윅, 냉각 플랫폼, 증기 챔버 및 소켓 중 적어도 하나를 더 포함하며, (xii) 속이 빈 중간층을 더 포함하되, 냉각 패드, 히트 파이프, 및 윅 중 적어도 하나는 속이 빈 중간층에서 끝나고, (xiii) AME 회로는 복수의 동심의 중첩된 접촉 패드들 및 능동 소자 소켓을 포함하는 상면과, 복수의 본드 패드들을 포함하는 하면을 갖고, (xiv) 복수의 동심의 중첩된 접촉 패드들 및 능동 소자 소켓을 포함하는 상면과, 복수의 본드 패드들을 포함하는 하면을 갖는 AME 회로는, 복수의 동심의 중첩된 접촉 패드들 및 능동 소자 소켓을 포함하는 상면과, 복수의 본드 패드들을 포함하는 하면을 갖는 다른 AME 회로에 대해 상기 복수의 본드 패드들에 의해 연결된다.
또 다른 예시적인 구현예에서, 본원에서는 적층 제조를 이용하여 복수의 수동 및 능동 소자들을 포함하는 적층 제조 전자(AME) 회로의 폼 팩터를 감소시키기 위한 방법이 제공되며, 상기 방법은, 유전체 잉크를 분사하도록 구성된 제1 프린트 헤드와, 전도성 잉크를 분사하도록 구성된 제2 프린트 헤드와, 상기 제1 및 제2 프린트 헤드들에 동작 가능하게 연결되며 각각의 프린트 헤드에 대해 기판을 이송하도록 구성되는 컨베이어와, 상기 제1 프린트 헤드, 상기 제2 프린트 헤드 및 상기 컨베이어와 통신하는 컴퓨터 응용 가공(computer aided manufacturing)("CAM") 모듈을 갖는 잉크젯 프린팅 시스템을 제공하는 단계를 포함하되, 상기 CAM 모듈은 적어도 하나의 프로세서와, 비휘발성 메모리와, 상기 비휘발성 메모리에 저장되는 실행 가능한 명령들의 세트를 포함하며, 상기 실행 가능한 명령들의 세트는 실행되는 경우 상기 적어도 하나의 프로세서로 하여금, 인프라스트럭처 구성요소를 나타내는 3D 시각화 파일을 수신하게 하고, 상기 3D 시각화 파일을 이용하여 복수의 레이어 파일들을 포함하는 라이브러리를 생성하게 하며(각각의 레이어 파일은 상기 복수의 내장된 수동 및 능동 소자들을 포함하는 상기 AME 회로를 인쇄하기 위한 실질적으로 2D인 레이어를 나타냄), 상기 라이브러리를 이용하여 상기 AME 회로의 전도성 부분을 인쇄하기 위한 상기 레이어 파일들 각각의 전도성 부분을 포함하는 전도성 잉크 패턴을 생성하게 하고, 상기 라이브러리를 이용하여 상기 AME 회로의 유전체 부분을 인쇄하기 위한 상기 레이어 파일들 각각의 상기 유전체 잉크젯 잉크 부분에 대응하는 잉크 패턴을 생성하게 하도록 구성되며, 상기 CAM 모듈은, 제1 및 제2 프린트 헤드들 각각을 제어하되, 유전체 잉크젯 잉크 조성물 및 전도성 잉크젯 잉크 조성물을 제공하며, CAM 모듈을 이용하여 상기 제1 레이어 파일을 획득하고, 제1 프린트 헤드를 이용하여 유전체 잉크젯 잉크에 대응하는 패턴을 형성하며, 절연 및 유전체 잉크젯 잉크 중 적어도 하나에 대응하는 패턴을 경화시키고, 제2 프린트 헤드를 이용하여 전도성 잉크젯 잉크에 대응하는 패턴을 형성하며, 전도성 잉크젯 잉크에 대응하는 패턴을 소결하고, 인쇄된 제1 레이어에 적어도 하나의 능동 소자를 선택적으로 연결시키도록 구성되고, 전도성 잉크젯 잉크 및 유전체 잉크젯 잉크는 제1 레이어 내에 내장된 수동 소자들을 형성하도록 구성되며, (xv) 상기 실행가능한 명령들의 집합은, 실행되는 경우 상기 적어도 하나의 프로세서로 하여금, 상기 3D 시각화 파일을 이용하여 복수의 후속 레이어들의 파일을 생성하게 하고, 각각의 후속 파일은 상기 복수의 내장된 수동 및 능동 소자들을 포함하는 상기 AME 회로의 후속 부분을 인쇄하기 위한 실질적으로 2차원(2D)인 후속 레이어를 나타내며, 각각의 후속 레이어 파일은 인쇄 순서에 의해 인덱싱되고, (xvi) 상기 전도성 잉크젯 잉크에 대응하는 패턴을 소결하는 단계 이후에, 상기 CAM 모듈을 이용하여, 상기 라이브러리에 액세스하는 단계, 상기 AME 회로의 2D 후속 레이어를 나타내는 생성된 파일을 획득하는 단계, 및 상기 후속 레이어를 형성하기 위한 단계들을 반복하는 단계를 더 포함하며, (xvii) 상기 수동 소자는, 인덕터, 커패시터, 저항, 코일, 안테나, 냉각 패드, 히트 파이프, 응축기, 윅, 냉각 플랫폼, 증기 챔버, 소켓, 및 접촉 패드 중 적어도 하나이고, (xviii) 상기 AME 회로는 속이 빈 중간층을 정의하는 멀티레이어의 AME 회로이고, 상기 냉각 패드, 히트 파이프 및 윅 중 적어도 하나는 상기 속이 빈 중간층에서 끝나며, (xix) 상기 커패시터는, 동심 커패시터, 수평 커패시터, 수직 커패시터, 및 상호 교차되는 커패시터 중 적어도 하나이고, 상기 방법은, (xx) 복수의 중첩된 동심의 접촉 패드들 및 능동 소자 소켓 중 적어도 하나를 형성하는 단계를 더 포함하고, 각각의 접촉 패드는 칩 및 칩 패키지 중 적어도 하나에 동작 가능하게 연결되도록 구성되어, 수직 집적된 멀티레이어의 AME 회로를 형성하며, (xxi) 상기 속이 빈 중간층은 냉각 액체 소스, 냉각 기체 소스 및 냉각 공기 소스 중 적어도 하나와 유체 소통되고, (xxii) 상기 칩 패키지는, QFP(Quad Flat Pack) 패키지, TSOP(Small Outline Package), SOIC(Small Outline Integrated Circuit) 패키지, SOJ(Small Outline J-Lead) 패키지, PLCC(Plastic Leaded Chip Carrier) 패키지, WLCSP(Wafer Level Chip Scale Package), MAPBGA(Mold Array Process-Ball Grid Array) 패키지, QFN(Quad Flat No-Lead) 패키지, 및 LGA(Land Grid Array) 패키지 중 적어도 하나이며, (xxiii) 상기 적층 제조 시스템은 로봇 팔을 더 포함하고, 상기 방법은 상기 복수의 접촉 패드들 중 적어도 하나 위에 솔더 페이스트를 증착하는 단계, 및 상기 로봇 팔을 이용하여 상기 복수의 접촉 패드들 중 적어도 하나에 상기 칩 패키지를 배치하는 단계를 더 포함하며, (xxiv) 상기 전도성 잉크젯 잉크를 나타내는 패턴은 인터커넥트 볼들을 제조하도록 구성되고, (xxv) 상기 적층 제조 시스템들은 제2 전도성 잉크젯 잉크를 분사하도록 구성된 제3 프린트 헤드를 더 포함하고, 상기 방법은, 상기 제2 전도성 잉크 조성물을 제공하는 단계, 상기 제2 전도성 잉크 프린트 헤드를 이용하여 상기 제2 전도성 잉크젯 잉크에 대응하는 미리 결정된 패턴을 형성하는 단계를 더 포함하며, 상기 패턴은 연결 단자, 리드에 대한 본드, 인터커넥트 볼, 또는 이들을 포함하는 조합의 2D 표현이며, (xxvi) 상기 제1 프린트 헤드 내의 전도성 잉크젯 잉크는 은을 포함하고, 상기 제2 전도성 잉크젯 잉크는 구리를 포함하며, (xxvii) 상기 능동 소자 소켓은 배터리 소켓이다.
전술한 개시내용은 변환된 3D 시각화 CAD/CAM 데이터 패키지들에 기초한 잉크젯 프린팅을 이용하는 내장된 수동 및 내장된 능동 소자들을 포함한 인쇄회로기판들의 3D 프린팅을 위해 일부 실시예들에 관하여 설명되었지만, 통상의 기술자에게는 본원의 개시내용으로부터 다른 실시예들이 명백할 것이다. 또한, 설명된 실시예들은 단지 예로서 제시되었으며, 본 발명들의 범위를 제한하고자 하는 것이 아니다. 실제로, 본원에 설명된 신규한 방법들, 프로그램들, 라이브러리들 및 시스템들은 그의 사상으로부터 벗어나지 않고 다양한 다른 형태들로 구현될 수 있다. 따라서, 통상의 기술자에게는 본 개시를 고려하여 다른 조합들, 생략들, 치환들 및 변형들이 명백할 것이다.

Claims (31)

  1. 적층 제조 전자(additive manufacturing electronic: AME) 회로로서,
    각각, 유전체 기질 내에 전체적으로 내장되는, 커패시터, 인덕터 및 저항 중 적어도 하나를 복수개 포함하는, 적층 제조 전자(AME) 회로.
  2. 제1항에 있어서, 상기 캐패시터, 인덕터 및 저항 중 적어도 하나의 각각은 적어도 한 쌍의 수평 또는 수직 플레이트들을 포함하는, AME 회로.
  3. 제2항에 있어서, 상기 수평 플레이트들의 쌍은 블라인드 비아, 매립 비아, 및 쓰루홀 비아 중 적어도 하나에 의해 연결되는, AME 회로.
  4. 제3항에 있어서, 적어도 하나의 커패시터는 상호 교차되는 커패시터인, AME 회로.
  5. 제2항에 있어서, 상기 수직 커패시터는 멀티-플레이트 커패시터인, AME 회로.
  6. 제1항에 있어서, 적어도 하나의 커패시터는, UV 조사, 전자기 조사, 및 무선 주파수 조사 중 적어도 하나로부터 상기 적어도 하나의 커패시터를 차폐하도록 각각이 구성되는 플로팅(floating) 차폐 금속 캡슐, 및 접지된 차폐 금속 캡슐 중 적어도 하나 내에 밀봉되는, AME 회로.
  7. 제6항에 있어서, 상기 차폐 캡슐은 세라믹을 포함하는, AME 회로.
  8. 복수의 동심의 중첩된 접촉 패드들 및 능동 소자 소켓을 포함하는 AME 회로로서, 각각의 접촉 패드는 칩 및 칩 패키지 중 적어도 하나에 동작 가능하게 연결되도록 크기를 갖고 구성되는, AME 회로.
  9. 제8항에 있어서, 상기 칩 패키지는, QFP(Quad Flat Pack) 패키지, TSOP(Small Outline Package), SOIC(Small Outline Integrated Circuit) 패키지, SOJ(Small Outline J-Lead) 패키지, PLCC(Plastic Leaded Chip Carrier) 패키지, WLCSP(Wafer Level Chip Scale Package), MAPBGA(Mold Array Process-Ball Grid Array) 패키지, QFN(Quad Flat No-Lead) 패키지, 및 LGA(Land Grid Array) 패키지 중 적어도 하나인, AME 회로.
  10. 제9항에 있어서, 상기 동심의 중첩된 접촉 패드들을 둘러싸는 유도 코일을 더 포함하는, AME 회로.
  11. 제9항에 있어서, 상기 동심의 중첩된 접촉 패드들을 둘러싸지 않는 유도 코일을 더 포함하는, AME 회로.
  12. 제10항에 있어서, 상기 유도 코일은 배터리 웰과 전기적으로 연결되는, AME 회로.
  13. 제11항에 있어서, 저항, 커패시터, 코일, 안테나, 냉각 패드, 히트 파이프, 응축기, 윅(wick), 냉각 플랫폼, 증기 챔버, 및 소켓 중 적어도 하나를 더 포함하는, AME 회로.
  14. 제13항에 있어서, 속이 빈 중간층을 더 포함하며, 상기 냉각 패드, 상기 히트 파이프, 및 상기 윅 중 적어도 하나는 각각 상기 속이 빈 중간층에서 끝나는, AME 회로.
  15. 제8항에 있어서, 상기 복수의 동심의 중첩된 접촉 패드들 및 상기 능동 소자 소켓을 포함하는 상부면, 및 복수의 본드 패드들을 포함하는 하부면을 갖는, AME 회로.
  16. 제15항에 있어서, 상기 복수의 본드 패드들에 의해 제15항의 다른 AME 회로에 연결되는, AME 회로.
  17. 적층 제조를 이용하여 복수의 수동 및 능동 소자들을 포함하는 적층 제조 전자(AME) 회로의 폼 팩터를 감소시키기 위한 방법으로서,
    a. 잉크젯 프린팅 시스템을 제공하는 단계로서, 상기 잉크젯 프린팅 시스템은,
    i. 유전체 잉크를 분사하도록 구성된 제1 프린트 헤드;
    ii. 전도성 잉크를 분사하도록 구성된 제2 프린트 헤드;
    iii. 상기 제1 및 제2 프린트 헤드들에 동작 가능하게 연결되고, 각각의 프린트 헤드에 대해 기판을 이송하도록 구성되는 컨베이어; 및
    iv. 상기 제1 프린트 헤드, 상기 제2 프린트 헤드, 및 상기 컨베이어와 통신하는 컴퓨터 응용 가공("CAM") 모듈을 포함하고, 상기 CAM 모듈은 적어도 하나의 프로세서, 비휘발성 메모리, 및 상기 비휘발성 메모리에 저장된 실행가능한 명령들의 집합을 포함하며, 상기 실행가능한 명령들의 집합은 실행되는 경우 상기 적어도 하나의 프로세서로 하여금,
    1. 상기 인프라스트럭처 구성요소를 나타내는 3D 시각화 파일을 수신하게 하고;
    2. 상기 3D 시각화 파일을 이용하여, 각각의 레이어 파일이 상기 복수의 내장된 수동 및 능동 소자들을 포함하는 상기 AME 회로를 인쇄하기 위한 실질적으로 2D인 레이어를 나타내는, 복수의 레이어 파일들을 포함하는 라이브러리를 생성하게 하며;
    3. 상기 라이브러리를 이용하여, 상기 AME 회로의 전도성 부분을 인쇄하기 위한 상기 레이어 파일들 각각의 전도성 부분을 포함하는 전도성 잉크 패턴을 생성하게 하고
    4. 상기 라이브러리를 이용하여, 상기 AME 회로의 유전체 부분을 인쇄하기 위한 상기 레이어 파일들 각각의 유전체 잉크젯 잉크 부분에 대응하는 잉크 패턴을 생성하게 하며, 상기 CAM 모듈은 상기 제1 및 상기 제2 프린트 헤드 각각을 제어하도록 구성되는, 상기 잉크젯 프린팅 시스템을 제공하는 단계;
    b. 상기 유전체 잉크젯 잉크 조성물 및 상기 전도성 잉크젯 잉크 조성물을 제공하는 단계;
    c. 상기 CAM 모듈을 이용하여, 상기 제1 레이어에 대응하는 파일을 획득하는 단계;
    d. 상기 제1 프린트 헤드를 이용하여, 상기 유전체 잉크젯 잉크에 대응하는 패턴을 형성하는 단계;
    e. 상기 절연 잉크젯 잉크 및 상기 유전체 잉크젯 잉크 중 적어도 하나에 대응하는 패턴을 경화시키는 단계;
    f. 상기 제2 프린트 헤드를 이용하여, 상기 전도성 잉크젯 잉크에 대응하는 패턴을 형성하는 단계;
    g. 상기 전도성 잉크젯 잉크에 대응하는 패턴을 소결하는 단계; 및
    h. 선택적으로, 상기 인쇄된 제1 레이어에 적어도 하나의 능동 소자를 연결시키는 단계
    를 포함하되, 상기 전도성 잉크젯 잉크 및 상기 유전체 잉크젯 잉크는 상기 제1 레이어 내에 내장된 수동 소자들을 형성하도록 구성되는, 방법.
  18. 제17항에 있어서, 상기 실행가능한 명령들의 집합은, 실행되는 경우 상기 적어도 하나의 프로세서로 하여금, 상기 3D 시각화 파일을 이용하여 복수의 후속 레이어들의 파일을 생성하게 하고, 각각의 후속 파일은 상기 복수의 내장된 수동 및 능동 소자들을 포함하는 상기 AME 회로의 후속 부분을 인쇄하기 위한 실질적으로 2차원(2D)인 후속 레이어를 나타내며, 각각의 후속 레이어 파일은 인쇄 순서에 의해 인덱싱되는, 방법.
  19. 제18항에 있어서, 상기 전도성 잉크젯 잉크에 대응하는 패턴을 소결하는 단계 이후에,
    a. 상기 CAM 모듈을 이용하여, 상기 라이브러리에 액세스하는 단계;
    b. 상기 AME 회로의 2D 후속 레이어를 나타내는 생성된 파일을 획득하는 단계; 및
    c. 상기 후속 레이어를 형성하기 위한 단계들을 반복하는 단계
    를 더 포함하는, 방법.
  20. 제19항에 있어서, 상기 수동 소자는, 인덕터, 커패시터, 저항, 코일, 안테나, 냉각 패드, 히트 파이프, 응축기, 윅, 냉각 플랫폼, 증기 챔버, 소켓, 및 접촉 패드 중 적어도 하나인, 방법.
  21. 제20항에 있어서, 상기 AME 회로는 속이 빈 중간층을 정의하는 멀티레이어의 AME 회로이고, 상기 냉각 패드, 히트 파이프 및 윅 중 적어도 하나는 상기 속이 빈 중간층에서 끝나는, 방법.
  22. 제20항에 있어서, 상기 커패시터는, 동심 커패시터, 수평 커패시터, 수직 커패시터, 및 상호 교차되는 커패시터 중 적어도 하나인, 방법.
  23. 제21항에 있어서, 복수의 중첩된 동심의 접촉 패드들 및 능동 소자 소켓 중 적어도 하나를 형성하는 단계를 더 포함하고, 각각의 접촉 패드는 칩 및 칩 패키지 중 적어도 하나에 동작 가능하게 연결되도록 구성되어, 수직 집적된 멀티레이어의 AME 회로를 형성하는, 방법.
  24. 제21항에 있어서, 상기 속이 빈 중간층은 냉각 액체 소스, 냉각 기체 소스 및 냉각 공기 소스 중 적어도 하나와 유체 소통되는, 방법.
  25. 제23항에 있어서, 상기 칩 패키지는, QFP(Quad Flat Pack) 패키지, TSOP(Small Outline Package), SOIC(Small Outline Integrated Circuit) 패키지, SOJ(Small Outline J-Lead) 패키지, PLCC(Plastic Leaded Chip Carrier) 패키지, WLCSP(Wafer Level Chip Scale Package), MAPBGA(Mold Array Process-Ball Grid Array) 패키지, QFN(Quad Flat No-Lead) 패키지, 및 LGA(Land Grid Array) 패키지 중 적어도 하나인, 방법.
  26. 제25항에 있어서, 상기 적층 제조 시스템들은 로봇 팔을 더 포함하며, 상기 방법은,
    a. 상기 복수의 접촉 패드들 중 적어도 하나 위에 솔더 페이스트를 증착하는 단계; 및
    b. 상기 로봇 팔을 이용하여 상기 복수의 접촉 패드들 중 적어도 하나에 상기 칩 패키지를 배치하는 단계를 더 포함하는, 방법.
  27. 제23항에 있어서, 상기 전도성 잉크젯 잉크를 나타내는 패턴은 인터커넥트 볼들을 제조하도록 구성되는, 방법.
  28. 제17항에 있어서, 상기 적층 제조 시스템들은 제2 전도성 잉크젯 잉크를 분사하도록 구성된 제3 프린트 헤드를 더 포함하고, 상기 방법은,
    a. 상기 제2 전도성 잉크 조성물을 제공하는 단계;
    b. 상기 제2 전도성 잉크 프린트 헤드를 이용하여, 상기 제2 전도성 잉크젯 잉크에 대응하는 미리 결정된 패턴을 형성하는 단계
    를 더 포함하며, 상기 패턴은 연결 단자, 리드에 대한 본드, 인터커넥트 볼, 또는 이들을 포함하는 조합의 2D 표현인, 방법.
  29. 제28항에 있어서, 상기 제1 프린트 헤드 내의 전도성 잉크젯 잉크는 은을 포함하고, 상기 제2 전도성 잉크젯 잉크는 구리를 포함하는, 방법.
  30. 제23항에 있어서, 상기 능동 소자 소켓은 배터리 소켓인, 방법.
  31. 제17항 내지 제30항 중 어느 한 항에 의해 제조된, 감소된 폼 팩터를 갖고 복수의 수동 및 능동 소자들을 포함하는, AME 회로.
KR1020217026119A 2019-01-18 2020-01-20 집적 인쇄회로기판 및 제조 방법 KR20210129056A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962794105P 2019-01-18 2019-01-18
US62/794,105 2019-01-18
PCT/US2020/014291 WO2020150711A1 (en) 2019-01-18 2020-01-20 Integrated printed circuit boards and methods of fabrication

Publications (1)

Publication Number Publication Date
KR20210129056A true KR20210129056A (ko) 2021-10-27

Family

ID=71613168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217026119A KR20210129056A (ko) 2019-01-18 2020-01-20 집적 인쇄회로기판 및 제조 방법

Country Status (7)

Country Link
US (1) US20220104344A1 (ko)
EP (1) EP3912437A4 (ko)
JP (1) JP2022517370A (ko)
KR (1) KR20210129056A (ko)
CN (1) CN113785668A (ko)
CA (1) CA3130730A1 (ko)
WO (1) WO2020150711A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128868B1 (ko) * 2019-07-11 2020-07-01 주식회사 아이티엠반도체 배터리 보호회로 패키지 및 그 제조방법
CN117957658A (zh) * 2021-01-11 2024-04-30 Ysi公司 用于改进传感器线性度的引入串扰电路
CN113260162B (zh) * 2021-04-29 2023-11-03 邹文华 一种组合印制电路板导电膏隔离薄膜剥离装置
JP2023132708A (ja) * 2022-03-11 2023-09-22 キオクシア株式会社 配線基板および半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6527159B2 (en) * 2001-07-12 2003-03-04 Intel Corporation Surface mounting to an irregular surface
TWM250504U (en) * 2003-11-27 2004-11-11 Optimum Care Int Tech Inc Assembly structure for hiding electronic component
US7136274B2 (en) * 2004-10-28 2006-11-14 Motorola, Inc. Embedded multilayer printed circuit
US9324700B2 (en) * 2008-09-05 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
US8717773B2 (en) * 2011-03-04 2014-05-06 General Electric Company Multi-plate board embedded capacitor and methods for fabricating the same
US20150197062A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Method, device, and system of three-dimensional printing
US20150197063A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Device, method, and system of three-dimensional printing
US10542917B2 (en) * 2014-02-10 2020-01-28 Battelle Memorial Institute Printed circuit board with embedded sensor
WO2018031186A1 (en) * 2016-08-08 2018-02-15 Nano-Dimension Technologies, Ltd. Printed circuit board fabrication methods programs and libraries
WO2018140517A1 (en) * 2017-01-26 2018-08-02 Nano-Dimension Technologies, Ltd. Chip embedded printed circuit boards and methods of fabrication

Also Published As

Publication number Publication date
WO2020150711A1 (en) 2020-07-23
CA3130730A1 (en) 2020-07-23
EP3912437A4 (en) 2022-11-09
EP3912437A1 (en) 2021-11-24
US20220104344A1 (en) 2022-03-31
CN113785668A (zh) 2021-12-10
JP2022517370A (ja) 2022-03-08

Similar Documents

Publication Publication Date Title
US20220104344A1 (en) Integrated printed circuit boards and methods of fabrication
US10980131B2 (en) Chip embedded printed circuit boards and methods of fabrication
Espalin et al. 3D Printing multifunctionality: structures with electronics
US20220192030A1 (en) Circuit boards having side-mounted components ans additive manufacturingf methods thereof
CN112334846A (zh) 集成电路的基础结构的直接喷墨印刷
CN114208397B (zh) 用于增材制造smt安装插座的系统和方法
KR102466431B1 (ko) 적층 제조 전자 부품에 대한 표면-상보형 유전체 마스크, 제조 방법 및 그 용도
TWI836113B (zh) 用於印刷電路之表面互補介電性遮罩、其製造方法及用途
TW202137840A (zh) 具有側面安裝之組件之積層製造之電子（ame）電路及其積層製造方法
TW202139796A (zh) 用於smt安裝插座之積層製造之系統及方法
KR102612250B1 (ko) 코어 없는 변압기 및 인덕터용 코일의 제작 시스템 및 방법
Lopes Hybrid manufacturing: Integrating stereolithography and direct print technologies
WO2021026521A1 (en) Reduced resistivity traces in multilayered printed circuit boards and methods of forming

Legal Events

Date Code Title Description
A201 Request for examination