KR20210128073A - 메모리 시스템 - Google Patents

메모리 시스템 Download PDF

Info

Publication number
KR20210128073A
KR20210128073A KR1020200045735A KR20200045735A KR20210128073A KR 20210128073 A KR20210128073 A KR 20210128073A KR 1020200045735 A KR1020200045735 A KR 1020200045735A KR 20200045735 A KR20200045735 A KR 20200045735A KR 20210128073 A KR20210128073 A KR 20210128073A
Authority
KR
South Korea
Prior art keywords
cache
mode
data
level
memory system
Prior art date
Application number
KR1020200045735A
Other languages
English (en)
Inventor
이경수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200045735A priority Critical patent/KR20210128073A/ko
Priority to US17/010,551 priority patent/US11281581B2/en
Priority to CN202011011679.6A priority patent/CN113535604A/zh
Publication of KR20210128073A publication Critical patent/KR20210128073A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/283—Plural cache memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/312—In storage controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/50—Control mechanisms for virtual memory, cache or TLB
    • G06F2212/502—Control mechanisms for virtual memory, cache or TLB using adaptive policy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/601—Reconfiguration of cache memory
    • G06F2212/6012—Reconfiguration of cache memory of operating mode, e.g. cache mode or local memory mode

Abstract

메모리 시스템은 제1 캐시; 제2 캐시; 및 제1 캐시 모드에서 상기 제1 캐시를 제1 레벨 캐시로 액세스하고, 제2 캐시 모드에서 상기 제2 캐시를 상기 제1 레벨 캐시로 액세스하도록 구성된 제어부를 포함한다.

Description

메모리 시스템{MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다. 호스트 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 호스트 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 호스트 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 멀티 레벨 캐시들 사이의 데이터 이동을 최소화하여 캐시 관리의 효율성이 향상된 메모리 시스템을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 시스템은 제1 캐시; 제2 캐시; 및 제1 캐시 모드에서 상기 제1 캐시를 제1 레벨 캐시로 액세스하고, 제2 캐시 모드에서 상기 제2 캐시를 상기 제1 레벨 캐시로 액세스하도록 구성된 제어부를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 제1 캐시; 제2 캐시; 및 상기 제1 캐시 및 상기 제2 캐시의 히트 카운트에 근거하여 상기 제1 캐시를 제1 레벨 캐시로 사용하는 제1 캐시 모드 또는 상기 제2 캐시를 상기 제1 레벨 캐시로 사용하는 제2 캐시 모드를 현재 캐시 모드로 선택하도록 구성된 캐시 모드 관리자를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 제1 캐시; 제2 캐시; 및 제1 캐시 모드에서 제1 캐시 방출 정책에 따라 상기 제1 캐시로부터 상기 제2 캐시로 데이터를 방출하고, 제2 캐시 모드에서 제2 캐시 방출 정책에 따라 상기 제2 캐시로부터 상기 제1 캐시로 데이터를 방출하도록 구성된 제어부를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 멀티 레벨 캐시들 사이의 데이터 이동을 최소화하여 캐시 관리를 효율적으로 할 수 있다.
도1은 본 발명의 실시 예에 따른 메모리 시스템을 도시한 블록도,
도2a 및 도2b는 본 발명의 실시 예에 따라 도1의 캐시 모드 관리자가 캐시 모드 선택 동작을 수행하는 방법을 도시한 도면들,
도3은 발명의 실시 예에 따라 노멀 캐시 모드에서 핫 캐시 및 웜 캐시를 액세스하는 방법을 도시하는 도면,
도4는 발명의 실시 예에 따라 노멀 캐시 모드에서 핫 캐시 및 웜 캐시로부터 데이터를 방출하는 방법을 도시하는 도면,
도5는 발명의 실시 예에 따라 인벌젼 캐시 모드에서 웜 캐시 및 핫 캐시를 액세스하는 방법을 도시하는 도면,
도6은 발명의 실시 예에 따라 인벌젼 캐시 모드에서 웜 캐시 및 핫 캐시로부터 데이터를 방출하는 방법을 도시하는 도면,
도7은 본 발명의 실시 예에 따른 도1의 캐시 모드 관리자의 캐시 모드 선택 동작을 수행하는 방법을 도시하는 순서도,
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면,
도 12는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 메모리 시스템(100)을 도시한 블록도이다.
도1을 참조하면, 메모리 시스템(100)은 외부의 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템(100)은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다.
메모리 시스템(100)은 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive)를 포함할 수 있다.
메모리 시스템(100)은 컨트롤러(110) 및 저장 매체(120)를 포함할 수 있다.
컨트롤러(110)는 메모리 시스템(100)의 제반 동작을 제어할 수 있다. 컨트롤러(110)는 호스트 장치의 지시에 따라 포그라운드 동작을 수행하기 위해 저장 매체(120)를 제어할 수 있다. 포그라운드 동작은 호스트 장치의 지시, 즉, 라이트 요청 및 리드 요청에 따라 저장 매체(120)에 데이터를 라이트하고 저장 매체(120)로부터 데이터를 리드하는 동작을 포함할 수 있다.
또한, 컨트롤러(110)는 호스트 장치와 독립적으로 내부적으로 필요한 백그라운드 동작을 수행하기 위해서 저장 매체(120)를 제어할 수 있다. 백그라운드 동작은 저장 매체(120)에 대한 웨어 레벨링 동작, 가비지 컬렉션 동작, 소거 동작, 리드 리클레임 동작, 및 리프레시 동작 중 적어도 하나를 포함할 수 있다. 백그라운드 동작은 포그라운드 동작처럼 저장 매체(120)에 데이터를 라이트하고 저장 매체(120)로부터 데이터를 리드하는 동작을 포함할 수 있다.
컨트롤러(110)는 제어부(111), 캐시 모드 관리자(112), 제1 캐시(113), 및 제2 캐시(114)를 포함할 수 있다.
제어부(111)는 컨트롤러(110)의 제반 동작을 제어할 수 있다. 제어부(111)는 호스트 장치의 라이트 요청 및 리드 요청을 처리하기 위해, 현재 캐시 모드에 따라 제1 캐시(113) 및 제2 캐시(114)를 액세스할 수 있다. 본 발명에 따르면 제1 캐시(113) 및 제2 캐시(114)들 간의 데이터 이동을 최소화하여 캐시 관리의 오버헤드를 절감하기 위해, 캐시 모드에 따라 제1 캐시(113) 및 제2 캐시(114) 중 제1 레벨 캐시가 변경될 수 있다.
구체적으로, 제1 캐시 모드에서 제1 레벨 캐시는 제1 캐시(113)이고, 제2 레벨 캐시는 제2 캐시(114)일 수 있다. 따라서 제어부(111)는 제1 캐시 모드에서 제1 캐시(113)를 제2 캐시(114)보다 먼저 액세스할 수 있다.
반면에 제2 캐시 모드에서 제1 레벨 캐시는 제2 캐시(114)이고, 제2 레벨 캐시는 제1 캐시(113)일 수 있다. 따라서 제어부(111)는 제2 캐시 모드에서 제2 캐시(114)를 제1 캐시(113)보다 먼저 액세스할 수 있다.
캐시 모드 관리자(112)는 제1 캐시(113)의 히트 카운트 및 제2 캐시(114)의 히트 카운트에 근거하여 제1 캐시 모드 또는 제2 캐시 모드를 현재 캐시 모드로 선택할 수 있다. 캐시 모드 관리자(112)는 제2 캐시(114)의 히트 카운트에 제1 캐시(113)의 히트 카운트를 차감한 차감 값이 카운트 임계 값을 초과할 때 제2 캐시 모드를 선택하고, 차감 값이 카운트 임계 값을 초과하지 않을 때 제1 캐시 모드를 선택할 수 있다. 캐시 모드 관리자(112)는 선택된 현재 캐시 모드를 제어부(111)에게 알릴 수 있다.
제1 캐시(113) 및 제2 캐시(114)는 저장 매체(120)로부터 리드된 데이터 및 저장 매체(120)에 저장될 데이터를 캐싱할 수 있다.
제1 캐시(113) 및 제2 캐시(114)는 저장 매체(120)보다 더 빠른 액세스 속도로 동작할 수 있다.
제1 캐시(113)는 제2 캐시(114)보다 더 빠른 액세스 속도로 동작할 수 있다.
제2 캐시(114)는 제1 캐시(113)보다 더 큰 메모리 용량을 가질 수 있다.
제1 캐시(113) 및 제2 캐시(114) 각각은 휘발성 메모리 장치를 포함할 수 있다. 휘발성 메모리 장치는 DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory) 등을 포함할 수 있다.
제1 캐시(113) 및 제2 캐시(114) 각각은 비휘발성 메모리 장치를 포함할 수 있다. 비휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
저장 매체(120)는 컨트롤러(110)의 제어에 따라, 컨트롤러(110)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(110)로 전송할 수 있다.
저장 매체(120)는 제1 캐시(113) 및 제2 캐시(114)보다 더 큰 메모리 용량을 가질 수 있다.
저장 매체(120)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
저장 매체(120)는 하나 이상의 플래인(Plane)들, 하나 이상의 메모리 칩들, 하나 이상의 메모리 다이들, 또는 하나 이상의 메모리 패키지들을 포함할 수 있다.
도2a 및 도2b는 본 발명의 실시 예에 따라 도1의 캐시 모드 관리자(112)가 캐시 모드 선택 동작을 수행하는 방법을 도시한 도면들이다. 이하에서, 도1의 제1 캐시(113)는 핫 캐시(HOTC)이고, 제2 캐시(114)는 웜 캐시(WARMC)일 수 있다. 또한, 제1 캐시 모드는 노멀 캐시 모드이고, 제2 캐시 모드는 인벌젼 캐시 모드일 수 있다.
도2a를 참조하면, 핫 캐시(HOTC)는 데이터 세그먼트들(DS11~DS1n)을 저장할 수 있다. 웜 캐시(WARMC)는 핫 캐시(HOTC)보다 더 큰 메모리 용량을 가지고, 데이터 세그먼트들(DS21~DS2m)을 저장할 수 있다. 한편, 데이터 세그먼트는 핫 캐시(HOTC) 및 웜 캐시(WARMC)에 대해 데이터가 저장되고 방출되는 단위일 수 있다.
캐시 모드 관리자(112)는 핫 캐시(HOTC)의 데이터 세그먼트들(DS11~DS1n)이 캐시 히트될 때마다 핫 캐시(HOTC)의 히트 카운트(HHC)를 증가시킬 수 있다. 또한 캐시 모드 관리자(112)는 웜 캐시(WARMC)의 데이터 세그먼트들(DS21~DS2m)이 캐시 히트될 때마다 웜 캐시(WARMC)의 히트 카운트(WHC)를 증가시킬 수 있다.HHCWHC
도2b를 참조하면, 부팅 시에 캐시 모드는 노멀 캐시 모드로 설정될 수 있다. 또는 캐시 모드 관리자(112)는 부팅 시에 캐시 모드를 노멀 캐시 모드로 선택할 수 있다. 따라서, 부팅 이후 핫 캐시(HOTC)가 제1 레벨 캐시로 사용되고 웜 캐시(WARMC)가 제2 레벨 캐시로 사용될 수 있다.
그리고 캐시 모드 관리자(112)는 실시간으로 또는 주기적으로 캐시 모드 선택 동작을 수행할 수 있다. 실시 예에 따라, 캐시 모드 관리자(112)는 현재의 제1 레벨 캐시에 대한 캐시 미스 횟수 또는 캐시 미스율에 근거하여 캐시 모드 선택 동작을 수행할 것인지 결정할 수 있다. 예를 들어, 캐시 모드 관리자(112)는 현재의 제1 레벨 캐시에 대한 캐시 미스 횟수 또는 캐시 미스율이 미스 임계 값을 초과할 때 캐시 모드 선택 동작을 수행할 것으로 결정할 수 있다.
캐시 모드 선택 동작은 웜 캐시(WARMC)의 히트 카운트(WHC)에서 핫 캐시(HOTC)의 히트 카운트(HHC)를 차감한 값(즉, 차감 값)을 카운트 임계 값(TH)과 비교하는 단계 및 비교 결과에 따라 현재 캐시 모드를 선택하는 단계를 포함할 수 있다.
구체적으로, 캐시 모드 관리자(112)는 노멀 캐시 모드에서 차감 값이 카운트 임계 값(TH)을 초과할 때, 현재 캐시 모드를 인벌젼 캐시 모드로 변경할 수 있다. 캐시 모드 관리자(112)는 인벌젼 캐시 모드에서 차감 값이 카운트 임계 값(TH)을 초과할 때, 인벌젼 캐시 모드를 계속 유지할 수 있다. 인벌젼 캐시 모드에서는, 웜 캐시(WARMC)가 제1 레벨 캐시로 사용되고, 핫 캐시(HOTC)가 제2 레벨 캐시로 사용될 수 있다.
그리고 캐시 모드 관리자(112)는 인벌젼 캐시 모드에서 차감 값이 카운트 임계 값(TH)을 초과하지 않을 때, 현재 캐시 모드를 노멀 캐시 모드로 변경할 수 있다. 캐시 모드 관리자(112)는 노멀 캐시 모드에서 차감 값이 카운트 임계 값(TH)을 초과하지 않을 때 노멀 캐시 모드를 계속 유지할 수 있다.
정리하면, 핫 캐시(HOTC) 및 웜 캐시(WARMC) 중에서 더 우월하게 액세스되는 어느 하나가 제1 레벨 캐시가 되도록 현재 캐시 모드가 결정될 수 있다. 그 결과, 캐시 미스율이 낮아지고, 따라서 핫 캐시(HOTC) 및 웜 캐시(WARMC) 사이에서의 데이터 이동이 감소하여 메모리 시스템(100)의 동작 성능이 향상될 수 있다.
도3은 발명의 실시 예에 따라 노멀 캐시 모드에서 핫 캐시(HOTC) 및 웜 캐시(WARMC)를 액세스하는 방법을 도시하는 도면이다.
도3을 참조하면, 노멀 캐시 모드에서는 핫 캐시(HOTC)가 제1 레벨 캐시이고, 웜 캐시(WARMC)가 제2 레벨 캐시일 수 있다.
상황(S31)에서, 제어부(111)는 호스트 장치의 액세스 요청에 응답하여 핫 캐시(HOTC)에 대해 제일 먼저 캐시 히트인지 결정할 수 있다. 제어부(111)는 핫 캐시(HOTC)에 대해 캐시 히트일 때 핫 캐시(HOTC)를 액세스할 수 있다. 예를 들어, 호스트 장치의 액세스 요청이 리드 요청일 때, 제어부(111)는 핫 캐시(HOTC)로부터 호스트 장치로 데이터(D31)를 전송할 수 있다. 한편, 캐시 모드 관리자(112)는 핫 캐시(HOTC)에 대해 캐시 히트가 발생하였으므로, 핫 캐시(HOTC)의 히트 카운트(HHC)를 증가시킬 수 있다.
상황(S32)에서, 제어부(111)는 호스트 장치의 액세스 요청에 응답하여 핫 캐시(HOTC)에 대해 캐시 미스일 때 웜 캐시(WARMC)에 대해 캐시 히트인지 결정할 수 있다. 제어부(111)는 웜 캐시(WARMC)에 대해 캐시 히트일 때, 웜 캐시(WARMC)로부터 핫 캐시(HOTC)로 데이터(D32)를 복구하고, 핫 캐시(HOTC)를 액세스할 수 있다. 예를 들어, 호스트 장치의 액세스 요청이 리드 요청일 때, 제어부(111)는 핫 캐시(HOTC)로부터 호스트 장치로 데이터(D32)를 전송할 수 있다. 이때, 웜 캐시(WARMC)의 데이터(D32)는 삭제될 수 있다. 한편, 캐시 모드 관리자(112)는 웜 캐시(WARMC)에 대해 캐시 히트가 발생하였으므로, 웜 캐시(WARMC)의 히트 카운트(WHC)를 증가시킬 수 있다.
상황(S33)에서, 제어부(111)는 호스트 장치의 액세스 요청에 응답하여 핫 캐시(HOTC) 및 웜 캐시(WARMC)에 대해 캐시 미스일 때 저장 매체(120)로부터 핫 캐시(HOTC)로 데이터를 복구하고, 핫 캐시(HOTC)를 액세스할 수 있다. 예를 들어, 호스트 장치의 액세스 요청이 리드 요청일 때, 제어부(111)는 핫 캐시(HOTC)로부터 호스트 장치로 데이터(D33)를 전송할 수 있다. 한편, 캐시 모드 관리자(112)는 핫 캐시(HOTC) 또는 웜 캐시(WARMC) 어디에서도 캐시 히트가 발생하지 않았으므로, 핫 캐시(HOTC)의 히트 카운트(HHC) 및 웜 캐시(WARMC)의 히트 카운트(WHC)를 증가시키지 않을 수 있다.
한편, 제어부(111)는 호스트 장치의 라이트 요청에 대해서도, 리드 요청과 유사하게 동작할 수 있다. 다만, 제어부(111)는 핫 캐시(HOTC)에 대해 캐시 히트일 때, 핫 캐시(HOTC)에서 해당 데이터(예를 들어, 데이터(D31))가 저장된 위치에 라이트 데이터를 저장할 수 있다. 또한 제어부(111)는 핫 캐시(HOTC)로 복구된 데이터(예를 들어, 데이터(D32) 또는 데이터(D33))가 저장된 위치에 라이트 데이터를 저장할 수 있다.
도4는 발명의 실시 예에 따라 노멀 캐시 모드에서 핫 캐시(HOTC) 및 웜 캐시(WARMC)로부터 데이터를 방출하는 방법을 도시하는 도면이다.
도4를 참조하면, 상황(S41)에서, 제어부(111)는 핫 캐시(HOTC)에 데이터를 저장할 공간이 더 이상 없을 때, 핫 캐시(HOTC)로부터 웜 캐시(WARMC)로 데이터(D41)를 방출할 수 있다. 예를 들어, 제어부(111)는 웜 캐시(WARMC) 또는 저장 매체(120)로부터 복구된 데이터를 핫 캐시(HOTC)에 저장하기 전에 데이터(D41)를 방출할 수 있다. 이때, 제어부(111)는 제1 캐시 방출 정책에 따라 핫 캐시(HOTC)에서 방출될 데이터(D41)를 결정할 수 있다. 제1 캐시 방출 정책은 LRU(Least Recently Used) 정책일 수 있다. 즉, 제어부(111)는 핫 캐시(HOTC)에서 가장 적게 액세스된 데이터(D41)를 방출될 데이터로 결정할 수 있다.
상황(S42)에서, 제어부(111)는 웜 캐시(WARMC)에 데이터를 저장할 공간이 더 이상 없을 때, 웜 캐시(WARMC)로부터 저장 매체(120)로 데이터(D42)를 방출할 수 있다. 예를 들어, 제어부(111)는 핫 캐시(HOTC)로부터 방출된 데이터를 웜 캐시(WARMC)에 저장하기 전에 데이터(D42)를 방출할 수 있다. 이때, 제어부(111)는 제1 캐시 방출 정책에 따라 웜 캐시(WARMC)에서 방출될 데이터(D42)를 결정할 수 있다. 즉, 제어부(111)는 웜 캐시(WARMC)에서 가장 적게 액세스된 데이터(D42)를 방출될 데이터로 결정할 수 있다.
도5는 발명의 실시 예에 따라 인벌젼 캐시 모드에서 핫 캐시(HOTC) 및 웜 캐시(WARMC)를 액세스하는 방법을 도시하는 도면이다.
도5를 참조하면, 인벌젼 캐시 모드에서는 웜 캐시(WARMC)가 제1 레벨 캐시이고, 핫 캐시(HOTC)가 제2 레벨 캐시일 수 있다. 인벌젼 캐시 모드에서는 핫 캐시(HOTC) 및 웜 캐시(WARMC)의 특성을 고려하여 데이터 복구가 노멀 캐시 모드에서와 다르게, 보다 효율적으로 수행될 수 있다.
구체적으로, 상황(S31)에서, 제어부(111)는 호스트 장치의 액세스 요청에 응답하여 웜 캐시(WARMC)에 대해 제일 먼저 캐시 히트인지 결정할 수 있다. 제어부(111)는 웜 캐시(WARMC)에 대해 캐시 히트일 때 웜 캐시(WARMC)를 액세스할 수 있다. 예를 들어, 호스트 장치의 액세스 요청이 리드 요청일 때, 제어부(111)는 웜 캐시(WARMC)로부터 호스트 장치로 데이터(D51)를 전송할 수 있다. 한편, 캐시 모드 관리자(112)는 웜 캐시(WARMC)에 대해 캐시 히트가 발생하였으므로, 웜 캐시(WARMC)의 히트 카운트(WHC)를 증가시킬 수 있다.
상황(S32)에서, 제어부(111)는 호스트 장치의 액세스 요청에 응답하여 웜 캐시(WARMC)에 대해 캐시 미스일 때 핫 캐시(HOTC)에 대해 캐시 히트인지 결정할 수 있다. 제어부(111)는 핫 캐시(HOTC)에 대해 캐시 히트일 때, 핫 캐시(HOTC)를 액세스할 수 있다. 예를 들어, 호스트 장치의 액세스 요청이 리드 요청일 때, 제어부(111)는 핫 캐시(HOTC)로부터 호스트 장치로 데이터(D52)를 전송할 수 있다. 즉, 핫 캐시(HOTC)가 웜 캐시(WARMC)보다 액세스 속도가 빠르므로, 데이터(D52)는 핫 캐시(HOTC)로부터 웜 캐시(WARMC)로 이동하지 않고 핫 캐시(HOTC)로부터 호스트 장치로 바로 전송될 수 있다. 한편, 캐시 모드 관리자(112)는 핫 캐시(HOTC)에 대해 캐시 히트가 발생하였으므로, 핫 캐시(HOTC)의 히트 카운트(HHC)를 증가시킬 수 있다.
상황(S33)에서, 제어부(111)는 호스트 장치의 액세스 요청에 응답하여 웜 캐시(WARMC) 및 핫 캐시(HOTC)에 대해 캐시 미스일 때 저장 매체(120)로부터 웜 캐시(WARMC)로 데이터(D53)를 복구하고, 웜 캐시(WARMC)를 액세스할 수 있다. 예를 들어, 호스트 장치의 액세스 요청이 리드 요청일 때, 제어부(111)는 웜 캐시(WARMC)로부터 호스트 장치로 데이터(D53)를 전송할 수 있다. 한편, 캐시 모드 관리자(112)는 핫 캐시(HOTC) 또는 웜 캐시(WARMC) 어디에서도 캐시 히트가 발생하지 않았으므로, 핫 캐시(HOTC)의 히트 카운트(HHC) 및 웜 캐시(WARMC)의 히트 카운트(WHC)를 증가시키지 않을 수 있다.
한편, 제어부(111)는 호스트 장치의 라이트 요청에 대해서도, 리드 요청과 유사하게 동작할 수 있다. 다만, 제어부(111)는 웜 캐시(WARMC)에 대해 캐시 히트일 때, 웜 캐시(WARMC)에서 해당 데이터(예를 들어, 데이터(D51))가 저장된 위치에 라이트 데이터를 저장할 수 있다. 또한 제어부(111)는 핫 캐시(HOTC)에 대해 캐시 히트일 때, 핫 캐시(HOTC)에서 해당 데이터(예를 들어, 데이터(D52))가 저장된 위치에 라이트 데이터를 저장할 수 있다. 또한 제어부(111)는 웜 캐시(WARMC)로 복구된 데이터(예를 들어, 데이터(D53))가 저장된 위치에 라이트 데이터를 저장할 수 있다.
도6은 발명의 실시 예에 따라 인벌젼 캐시 모드에서 웜 캐시(WARMC) 및 핫 캐시(HOTC)로부터 데이터를 방출하는 방법을 도시하는 도면이다.
도6을 참조하면, 인벌젼 캐시 모드에서는 핫 캐시(HOTC) 및 웜 캐시(WARMC)의 특성을 고려하여 데이터 방출이 노멀 캐시 모드에서와 다르게 보다 효율적으로 수행될 수 있다.
상황(S61)에서, 제어부(111)는 웜 캐시(WARMC)에 데이터를 저장할 공간이 더 이상 없을 때, 웜 캐시(WARMC)로부터 핫 캐시(HOTC)로 데이터(D61)를 방출할 수 있다. 예를 들어, 제어부(111)는 저장 매체(120)로부터 복구된 데이터를 웜 캐시(WARMC)에 저장하기 전에 데이터(D61)를 방출할 수 있다. 이때, 제어부(111)는 제2 캐시 방출 정책에 따라 웜 캐시(WARMC)에서 방출될 데이터(D61)를 결정할 수 있다. 제2 캐시 방출 정책은 MRU(Most Recently Used)일 수 있다. 즉, 제어부(111)는 웜 캐시(WARMC)에서 가장 최근에 액세스된 데이터(D61)를 방출될 데이터로 결정할 수 있다.
상황(S62)에서, 제어부(111)는 핫 캐시(HOTC)에 데이터를 저장할 공간이 더 이상 없을 때, 핫 캐시(HOTC)로부터 저장 매체(120)로 데이터(D62)를 방출할 수 있다. 예를 들어, 제어부(111)는 웜 캐시(WARMC)로부터 방출된 데이터를 핫 캐시(HOTC)에 저장하기 전에 데이터(D62)를 방출할 수 있다. 이때, 제어부(111)는 제1 캐시 방출 정책에 따라 핫 캐시(HOTC)에서 방출될 데이터(D62)를 결정할 수 있다. 즉, 제어부(111)는 핫 캐시(HOTC)에서 가장 적게 액세스된 데이터(D62)를 방출될 데이터로 결정할 수 있다.
실시 예에 따라, 메모리 시스템(100)은 핫 캐시(HOTC) 및 웜 캐시(WARMC)보다 낮은 레벨의 하나 이상의 추가 캐시들을 더 포함할 수 있다. 이 경우, 노멀 캐시 모드 및 인벌젼 캐시 모드에서, 제1 레벨 캐시 및 제2 레벨 캐시에 대해 캐시 미스일 때, 추가 캐시들이 순차적으로 캐시 히트인지 판단될 수 있다. 또한 노멀 캐시 모드 및 인벌젼 캐시 모드에서, 추가 캐시들 각각은 상위 캐시로부터 방출된 데이터를 저장할 수 있다.
도7은 본 발명의 실시 예에 따른 도1의 캐시 모드 관리자(112)의 캐시 모드 선택 동작을 수행하는 방법을 도시하는 순서도이다.
도7을 참조하면, 단계(S710)에서, 캐시 모드 관리자(112)는 캐시 모드 선택 동작을 수행할 것인지 결정할 수 있다. 예를 들어, 캐시 모드 관리자(112)는 현재의 제1 레벨 캐시의 캐시 미스 횟수 또는 캐시 미스율이 미스 임계 값보다 높을 때, 캐시 모드 선택 동작을 수행할 것으로 결정할 수 있다. 캐시 모드 선택 동작을 수행할 것으로 결정하지 않을 때 절차는 종료될 수 있다. 캐시 모드 선택 동작을 수행할 것으로 결정할 때 절차는 단계(S720)로 진행될 수 있다.
단계(S720)에서, 캐시 모드 관리자(112)는 제1 캐시(113)의 히트 카운트 및 제2 캐시(114)의 히트 카운트를 결정할 수 있다.
단계(S730)에서, 캐시 모드 관리자(112)는 제2 캐시(114)의 히트 카운트에서 제1 캐시(113)의 히트 카운트를 차감한 차감 값이 카운트 임계 값을 초과하는지 판단할 수 있다. 차감 값이 카운트 임계 값을 초과할 때, 절차는 단계(S740)로 진행될 수 있다. 차감 값이 카운트 임계 값을 초과하지 않을 때, 절차는 단계(S750)로 진행될 수 있다.
단계(S740)에서, 캐시 모드 관리자(112)는 제2 캐시 모드를 현재 캐시 모드로 선택할 수 있다. 제2 캐시 모드에서는 제2 캐시(114)가 제1 레벨 캐시로 사용되고, 제1 캐시(113)가 제2 레벨 캐시로 사용될 수 있다.
단계(S750)에서, 캐시 모드 관리자(112)는 제1 캐시 모드를 현재 캐시 모드로 선택할 수 있다. 제1 캐시 모드에서는 제1 캐시(113)가 제1 레벨 캐시로 사용되고, 제2 캐시(114)가 제2 레벨 캐시로 사용될 수 있다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214), 및 메모리 인터페이스 유닛(1215), 및 캐시 모드 관리자(1216)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다. 컨트롤 유닛(1212)은 도1의 제어부(111)와 실질적으로 동일하게 구성될 수 있다.
랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다. 또한 랜덤 액세스 메모리(1213)는 SSD(1200)의 제1 캐시로서 동작할 수 있다. 랜덤 액세스 메모리(1213)는 도1의 제1 캐시(113)와 실질적으로 동일하게 구성될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
또한, 버퍼 메모리 장치(1220)는 SSD(1200)의 제2 캐시로서 동작할 수 있다. 버퍼 메모리 장치(1220)는 도1의 제2 캐시(114)와 실질적으로 동일하게 구성될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 백그라운드에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 8에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 백그라운드에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 8에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면이다. 도 11을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 메모리 시스템(100), 도 8의 SSD(1200), 도 9의 메모리 시스템(2200), 도 10의 메모리 시스템(3200)으로 구성될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다. 도 12를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 메모리 시스템
110: 컨트롤러
111: 제어부
112: 캐시 모드 관리자
113: 제1 캐시
114: 제2 캐시
120: 저장 매체

Claims (29)

  1. 제1 캐시;
    제2 캐시; 및
    제1 캐시 모드에서 상기 제1 캐시를 제1 레벨 캐시로 액세스하고, 제2 캐시 모드에서 상기 제2 캐시를 상기 제1 레벨 캐시로 액세스하도록 구성된 제어부를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 제어부는 상기 제1 캐시 모드에서 상기 제2 캐시를 제2 레벨 캐시로 액세스하고, 상기 제2 캐시 모드에서 상기 제1 캐시를 상기 제2 레벨 캐시로 액세스하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 제1 캐시의 히트 카운트 및 상기 제2 캐시의 히트 카운트를 참조하고 상기 제1 캐시 모드 또는 상기 제2 캐시 모드를 현재 캐시 모드로 선택하는 캐시 모드 선택 동작을 수행하도록 구성된 캐시 모드 관리자를 더 포함하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 캐시 모드 관리자는 상기 제2 캐시의 상기 히트 카운트에 상기 제1 캐시의 상기 히트 카운트를 차감한 차감 값이 임계 값을 초과할 때 상기 제2 캐시 모드를 선택하고, 상기 차감 값이 상기 임계 값을 초과하지 않을 때 상기 제1 캐시 모드를 선택하는 메모리 시스템.
  5. 제3항에 있어서,
    상기 캐시 모드 관리자는 현재 제1 레벨 캐시에 대한 캐시 미스 횟수에 근거하여 상기 캐시 모드 선택 동작을 수행할 것인지 결정하는 메모리 시스템.
  6. 제1항에 있어서,
    상기 제1 캐시는 상기 제2 캐시보다 빠른 액세스 속도로 동작하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 제2 캐시는 상기 제1 캐시보다 큰 메모리 용량을 가지는 메모리 시스템.
  8. 제1항에 있어서,
    상기 제어부는 상기 제2 캐시 모드에서 상기 제2 캐시에 대해 캐시 미스이고 상기 제1 캐시에 대해 캐시 히트일 때, 상기 제1 캐시로부터 상기 제2 캐시로 데이터를 복구하지 않고 상기 제1 캐시를 액세스하는 메모리 시스템.
  9. 제1항에 있어서,
    상기 제어부는 상기 제2 캐시 모드에서 상기 제2 캐시로부터 상기 제1 캐시로 MRU(Most Recently Used) 정책에 따라 데이터를 방출하는 메모리 시스템.
  10. 제9항에 있어서,
    저장 매체를 더 포함하고,
    상기 제어부는 상기 제2 캐시 모드에서 상기 제1 캐시로부터 상기 저장 매체로 LRU(Least Recently Used) 정책에 따라 데이터를 방출하는 메모리 시스템.
  11. 제1 캐시;
    제2 캐시; 및
    상기 제1 캐시의 히트 카운트 및 상기 제2 캐시의 히트 카운트에 근거하여 상기 제1 캐시를 제1 레벨 캐시로 사용하는 제1 캐시 모드 또는 상기 제2 캐시를 상기 제1 레벨 캐시로 사용하는 제2 캐시 모드를 현재 캐시 모드로 선택하도록 구성된 캐시 모드 관리자를 포함하는 메모리 시스템.
  12. 제11항에 있어서,
    상기 캐시 모드 관리자는 상기 제2 캐시의 히트 카운트에 상기 제1 캐시의 히트 카운트를 차감한 차감 값에 근거하여 상기 제1 캐시 모드 또는 상기 제2 캐시 모드를 상기 현재 캐시 모드로 선택하는 메모리 시스템.
  13. 제12항에 있어서,
    상기 캐시 모드 관리자는 상기 차감 값이 임계 값을 초과할 때 상기 제2 캐시 모드를 선택하고, 상기 차감 값이 상기 임계 값을 초과하지 않을 때 상기 제1 캐시 모드를 선택하는 메모리 시스템.
  14. 제11항에 있어서,
    상기 캐시 모드 관리자는 현재 제1 레벨 캐시에 대한 캐시 미스 횟수에 근거하여, 상기 현재 캐시 모드를 선택하기 위해 상기 히트 카운트를 참조할 것으로 결정하는 메모리 시스템.
  15. 제11항에 있어서,
    상기 제1 캐시는 상기 제2 캐시보다 빠른 액세스 속도로 동작하는 메모리 시스템.
  16. 제15항에 있어서,
    상기 제2 캐시는 상기 제1 캐시보다 큰 메모리 용량을 가지는 메모리 시스템.
  17. 제11항에 있어서,
    상기 제1 캐시 모드는 상기 제2 캐시를 제2 레벨 캐시로 사용하고, 상기 제2 캐시 모드는 상기 제1 캐시를 상기 제2 레벨 캐시로 사용하는 메모리 시스템.
  18. 제11항에 있어서,
    상기 제2 캐시 모드에서 상기 제2 캐시에 대해 캐시 미스이고 상기 제1 캐시에 대해 캐시 히트일 때, 상기 제1 캐시로부터 상기 제2 캐시로 데이터를 복구하지 않고 상기 제1 캐시를 액세스하도록 구성된 제어부를 더 포함하는 메모리 시스템.
  19. 제11항에 있어서,
    상기 제2 캐시 모드에서 상기 제2 캐시로부터 상기 제1 캐시로 MRU 정책에 따라 데이터를 방출하도록 구성된 제어부를 더 포함하는 메모리 시스템.
  20. 제19항에 있어서,
    저장 매체를 더 포함하고,
    상기 제어부는 상기 제2 캐시 모드에서 상기 제1 캐시로부터 상기 저장 매체로 LRU 정책에 따라 데이터를 방출하는 메모리 시스템.
  21. 제1 캐시;
    제2 캐시; 및
    제1 캐시 모드에서 제1 캐시 방출 정책에 따라 상기 제1 캐시로부터 상기 제2 캐시로 데이터를 방출하고, 제2 캐시 모드에서 제2 캐시 방출 정책에 따라 상기 제2 캐시로부터 상기 제1 캐시로 데이터를 방출하도록 구성된 제어부를 포함하는 메모리 시스템.
  22. 제21항에 있어서,
    상기 제어부는 상기 제1 캐시 모드에서 상기 제1 캐시를 제1 레벨 캐시로 액세스하고, 상기 제2 캐시 모드에서 상기 제2 캐시를 상기 제1 레벨 캐시로 액세스하는 메모리 시스템.
  23. 제22항에 있어서,
    상기 제어부는 상기 제1 캐시 모드에서 상기 제2 캐시를 제2 레벨 캐시로 액세스하고, 상기 제2 캐시 모드에서 상기 제1 캐시를 상기 제2 레벨 캐시로 액세스하는 메모리 시스템.
  24. 제21항에 있어서,
    상기 제1 캐시의 히트 카운트 및 상기 제2 캐시의 히트 카운트를 참조하고 상기 제1 캐시 모드 또는 상기 제2 캐시 모드를 현재 캐시 모드로 선택하는 캐시 모드 선택 동작을 수행하도록 구성된 캐시 모드 관리자를 더 포함하는 메모리 시스템.
  25. 제24항에 있어서,
    상기 캐시 모드 관리자는 상기 제2 캐시의 상기 히트 카운트에 상기 제1 캐시의 상기 히트 카운트를 차감한 차감 값이 임계 값을 초과할 때 상기 제2 캐시 모드를 선택하고, 상기 차감 값이 상기 임계 값을 초과하지 않을 때 상기 제1 캐시 모드를 선택하는 메모리 시스템.
  26. 제24항에 있어서,
    상기 캐시 모드 관리자는 현재 제1 레벨 캐시에 대한 캐시 미스 횟수에 근거하여 상기 캐시 모드 선택 동작을 수행할 것인지 결정하는 메모리 시스템.
  27. 제21항에 있어서,
    상기 제1 캐시는 상기 제2 캐시보다 빠른 액세스 속도로 동작하는 메모리 시스템.
  28. 제27항에 있어서,
    상기 제2 캐시는 상기 제1 캐시보다 큰 메모리 용량을 가지는 메모리 시스템.
  29. 제21항에 있어서,
    상기 제어부는 상기 제2 캐시 모드에서 상기 제2 캐시에 대해 캐시 미스이고 상기 제1 캐시에 대해 캐시 히트일 때, 상기 제1 캐시로부터 상기 제2 캐시로 데이터를 복구하지 않고 상기 제1 캐시를 액세스하는 메모리 시스템.
KR1020200045735A 2020-04-16 2020-04-16 메모리 시스템 KR20210128073A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200045735A KR20210128073A (ko) 2020-04-16 2020-04-16 메모리 시스템
US17/010,551 US11281581B2 (en) 2020-04-16 2020-09-02 Memory system
CN202011011679.6A CN113535604A (zh) 2020-04-16 2020-09-23 存储器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200045735A KR20210128073A (ko) 2020-04-16 2020-04-16 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20210128073A true KR20210128073A (ko) 2021-10-26

Family

ID=78080826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200045735A KR20210128073A (ko) 2020-04-16 2020-04-16 메모리 시스템

Country Status (3)

Country Link
US (1) US11281581B2 (ko)
KR (1) KR20210128073A (ko)
CN (1) CN113535604A (ko)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2022202A1 (en) * 1990-07-30 1992-01-31 Joseph R. Falcone Sequential reference management for cache memories
JP3724001B2 (ja) * 1994-12-12 2005-12-07 富士通株式会社 情報処理装置
US6393522B1 (en) * 2000-01-27 2002-05-21 Ati International Srl Method and apparatus for cache memory management
US7631149B2 (en) * 2006-07-24 2009-12-08 Kabushiki Kaisha Toshiba Systems and methods for providing fixed-latency data access in a memory system having multi-level caches
US8341353B2 (en) * 2010-01-14 2012-12-25 Qualcomm Incorporated System and method to access a portion of a level two memory and a level one memory
US8285930B2 (en) * 2010-02-26 2012-10-09 Red Hat, Inc. Methods for adapting performance sensitive operations to various levels of machine loads
US9507534B2 (en) * 2011-12-30 2016-11-29 Intel Corporation Home agent multi-level NVM memory architecture
KR101983833B1 (ko) * 2012-06-26 2019-09-04 삼성전자주식회사 공유된 캐쉬들을 제공하는 방법 및 장치
KR101502998B1 (ko) 2014-01-06 2015-03-18 세종대학교산학협력단 메모리 시스템 및 그 관리 방법
KR102516882B1 (ko) 2015-02-11 2023-04-17 삼성전자주식회사 캐시 관리 방법 및 이를 위한 컴퓨팅 장치
JP2016170729A (ja) * 2015-03-13 2016-09-23 株式会社東芝 メモリシステム
US10073790B2 (en) * 2015-12-03 2018-09-11 Samsung Electronics Co., Ltd. Electronic system with memory management mechanism and method of operation thereof
JP7011655B2 (ja) * 2017-05-16 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 ストレージコントローラ、ストレージシステム、ストレージコントローラの制御方法およびプログラム
US20180336143A1 (en) * 2017-05-22 2018-11-22 Microsoft Technology Licensing, Llc Concurrent cache memory access
US10705590B2 (en) * 2017-11-28 2020-07-07 Google Llc Power-conserving cache memory usage
US10983922B2 (en) * 2018-05-18 2021-04-20 International Business Machines Corporation Selecting one of multiple cache eviction algorithms to use to evict a track from the cache using a machine learning module
TWI697902B (zh) * 2019-01-24 2020-07-01 瑞昱半導體股份有限公司 電子裝置及電子裝置的管理方法

Also Published As

Publication number Publication date
US11281581B2 (en) 2022-03-22
CN113535604A (zh) 2021-10-22
US20210326261A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
US10936485B2 (en) Data storage device for dynamic garbage collection triggering and operating method thereof
US20180130537A1 (en) Data storage device and operating method thereof
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102653843B1 (ko) 데이터 저장 장치 및 이의 리드 디스터번스 방지 방법, 이를 이용한 스토리지 시스템
US11163696B2 (en) Controller, memory system and operating method thereof for controlling a non-volatile memory device during a sync-up operation
US20220138096A1 (en) Memory system
US20230273748A1 (en) Memory system, operating method thereof and computing system
KR102444606B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102381233B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20210357329A1 (en) Memory system
US10877853B2 (en) Data storage device and operation method optimized for recovery performance, and storage system having the same
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20200125285A1 (en) Memory system and operating method thereof
US20210216458A1 (en) Memory system performing host map management
US20210141554A1 (en) Memory system
US20210191626A1 (en) Data processing system
KR20190121461A (ko) 전자 장치
KR20190085642A (ko) 메모리 시스템
US20190361608A1 (en) Data storage device and operation method for recovery, and storage system having the same
US10628323B2 (en) Data storage device and operating method thereof
KR20190090629A (ko) 메모리 시스템 및 그것의 동작 방법
KR20210128073A (ko) 메모리 시스템
KR20220080254A (ko) 메모리 시스템 및 메모리 시스템의 컨트롤러
KR20210156061A (ko) 저장 장치 및 그 동작 방법
US11243718B2 (en) Data storage apparatus and operation method i'hereof