KR20210119598A - 표시 장치 - Google Patents

Abstract

표시 장치가 제공된다. 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치된 제1 전극, 상기 제1 전극 상에 배치되며, 상기 제1 전극을 노출하는 제1 컨택홀을 포함하는 컬러 필터, 상기 컬러 필터 상에 배치되며, 상기 제1 컨택홀을 통해 상기 제1 전극과 연결된 연결 전극, 상기 연결 전극 상에 배치되며, 상기 연결 전극을 노출하는 제2 컨택홀을 포함하는 유기막, 및 상기 유기막 상에 배치되며, 상기 제2 컨택홀을 통해 상기 연결 전극에 연결된 화소 전극을 포함하며, 상기 제1 컨택홀과 상기 제2 컨택홀은 비중첩할 수 있다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것이다.

표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.

표시 장치 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.

표시 장치는 화소 전극을 구동하기 위한 스위칭 소자를 포함하고, 스위칭 소자와 화소 전극 사이에 컬러 필터와 적어도 하나의 유기막을 포함할 수 있다. 화소 전극과 스위칭 소자는 컬러 필터 및 유기막에 형성된 컨택홀들을 통해 서로 연결될 수 있다.

그러나, 컬러 필터와 유기막의 두께가 두껍고 컨택홀들 간의 오버레이를 고려할 때 컨택홀들의 크기가 커져, 화소의 개구율이 저하될 수 있다.

본 발명이 해결하고자 하는 과제는 컨택홀들의 크기를 줄여 개구율을 향상시킬 수 있는 표시 장치를 제공하는 것이다.

또한, 본 발명이 해결하고자 하는 과제는 컬러 필터에서 발생되는 아웃가스의 누출을 차단하여 표시 불량을 방지할 수 있는 표시 장치를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치된 제1 전극, 상기 제1 전극 상에 배치되며, 상기 제1 전극을 노출하는 제1 컨택홀을 포함하는 컬러 필터, 상기 컬러 필터 상에 배치되며, 상기 제1 컨택홀을 통해 상기 제1 전극과 연결된 연결 전극, 상기 연결 전극 상에 배치되며, 상기 연결 전극을 노출하는 제2 컨택홀을 포함하는 유기막, 및 상기 유기막 상에 배치되며, 상기 제2 컨택홀을 통해 상기 연결 전극에 연결된 화소 전극을 포함하며, 상기 제1 컨택홀과 상기 제2 컨택홀은 비중첩할 수 있다.

상기 연결 전극은 상기 제1 컨택홀 및 상기 제2 컨택홀과 중첩하며, 섬 패턴으로 이루어질 수 있다.

상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 제1 전극 및 상기 화소 전극과 중첩할 수 있다.

상기 제2 컨택홀은 상기 컬러 필터와 중첩할 수 있다.

상기 연결 전극은 금속 물질 또는 투명 도전 물질로 이루어지며, 상기 금속 물질은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 또는 구리(Cu) 중 선택된 어느 하나이고, 상기 투명 도전 물질은 ITO, IZO 또는 ITZO 중 선택된 어느 하나일 수 있다.

상기 제1 기판과 대향하는 제2 기판, 및 상기 제1 기판과 상기 제2 기판 사이에 배치된 액정층을 더 포함할 수 있다.

또한, 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치된 게이트 전극, 상기 게이트 전극 상에 배치된 게이트 절연막, 상기 게이트 절연막 상에 배치되며, 상기 게이트 전극과 중첩하는 반도체층, 상기 반도체층 상에 배치되며, 서로 이격된 제1 전극 및 제2 전극, 상기 제1 전극 및 상기 제2 전극 상에 배치되며, 상기 제1 전극을 노출하는 제1 컨택홀을 포함하는 컬러 필터, 상기 컬러 필터 상에 배치되며, 상기 제1 컨택홀을 통해 상기 제1 전극과 연결된 연결 전극, 및 상기 연결 전극과 이격된 도전층, 상기 연결 전극 및 상기 도전층 상에 배치되며, 상기 연결 전극을 노출하는 제2 컨택홀을 포함하는 유기막, 및 상기 유기막 상에 배치되며, 상기 제2 컨택홀을 통해 상기 연결 전극에 연결된 화소 전극을 포함하며, 상기 도전층은 상기 제1 컨택홀 및 상기 제2 컨택홀과 비중첩할 수 있다.

상기 제1 전극은 소스 전극 및 드레인 전극 중 선택된 어느 하나이며, 상기 제2 전극은 상기 소스 전극 및 상기 드레인 전극 중 나머지 하나일 수 있다.

상기 도전층은 상기 게이트 전극, 상기 반도체층 및 상기 제2 전극과 중첩하고, 상기 연결 전극은 상기 게이트 전극, 상기 반도체층 및 상기 제2 전극과 비중첩할 수 있다.

상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 게이트 전극, 상기 반도체층 및 상기 제2 전극과 비중첩할 수 있다.

상기 제1 기판과 대향하는 제2 기판, 및 상기 제1 기판과 상기 제2 기판 사이에 배치된 액정층을 더 포함할 수 있다.

또한, 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되며 제1 방향으로 연장되는 게이트 라인, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인, 상기 게이트 라인과 중첩되며, 적어도 제1 전극을 포함하는 스위칭 소자, 상기 게이트 라인, 상기 데이터 라인 및 상기 스위칭 소자 상에 배치되며, 상기 제1 전극을 노출하는 제1 컨택홀을 포함하는 컬러 필터, 상기 컬러 필터 상에 배치되며, 상기 제1 컨택홀을 통해 상기 제1 전극과 연결된 연결 전극, 상기 컬러 필터 및 상기 연결 전극 상에 배치되며, 상기 연결 전극을 노출하는 제2 컨택홀을 포함하는 유기막, 및 상기 유기막 상에 배치되며, 상기 제2 컨택홀을 통해 상기 연결 전극에 연결된 화소 전극을 포함하며, 상기 제1 컨택홀과 상기 제2 컨택홀은 서로 비중첩할 수 있다.

상기 제1 컨택홀과 상기 제2 컨택홀은 상기 게이트 라인과 비중첩할 수 있다.

상기 게이트 라인과 나란하게 배치되는 유지 라인을 더 포함하며, 상기 제1 컨택홀과 상기 제2 컨택홀은 상기 유지 라인과 중첩하며, 상기 제1 방향으로 서로 인접하여 배치될 수 있다.

상기 컬러 필터 상에 배치되며, 상기 데이터 라인 및 상기 게이트 라인과 중첩하는 도전층을 더 포함할 수 있다.

상기 도전층은 상기 연결 전극과 이격되며, 상기 연결 전극과 동일층 상에 배치될 수 있다.

상기 도전층은 상기 데이터 라인과 인접한 상기 화소 전극의 적어도 일 가장자리 및 상기 데이터 라인과 중첩할 수 있다.

상기 화소 전극은 상기 제1 방향 및 제2 방향으로 연장된 줄기부, 상기 줄기부로부터 적어도 4 방향으로 연장된 가지부, 및 상기 가지부 사이에 배치된 슬릿부를 더 포함하며, 상기 줄기부는 상기 제1 방향으로 연장된 가로 줄기부 및 상기 제2 방향으로 연장된 세로 줄기부를 포함하고, 상기 도전층은 상기 세로 줄기부와 비중첩할 수 있다.

상기 도전층은 평면 상에서 상기 화소 전극을 둘러쌀 수 있다.

상기 제1 기판과 대향하는 제2 기판, 및 상기 제1 기판과 상기 제2 기판 사이에 배치된 액정층을 더 포함할 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

일 실시예에 따른 표시 장치에 의하면, 실시예에 따른 표시 장치는 컬러 필터의 제1 컨택홀과 유기막의 제2 컨택홀을 비중첩하게 배치함으로써, 제1 컨택홀의 크기를 축소하고 제1 컨택홀과 제2 컨택홀의 오버레이를 생략할 수 있다. 따라서, 표시 장치의 개구율을 개선하고 잔상의 발생을 방지할 수 있다.

또한, 일 실시예에 따른 표시 장치에 의하면, 게이트 라인과 데이터 라인의 교차부에 반도체 패턴을 형성함으로써, 게이트 라인과 데이터 라인 간의 쇼트를 방지할 수 있다.

또한, 일 실시예에 따른 표시 장치에 의하면, 데이터 라인과 화소 전극 사이에 도전층을 배치함으로써, 데이터 라인의 필드를 차폐하여 데이터 라인과 화소 전극 간의 기생 커패시터를 방지할 수 있다.

실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 제1 색 화소를 나타낸 평면도이다.
도 3은 도 2의 스위칭 소자와 컨택홀들을 확대하여 나타낸 평면도이다.
도 4는 도 3의 I-I'에 따른 단면 구조를 나타낸 단면도이다.
도 5는 일 실시예에 따른 표시 장치의 스위칭 소자와 데이터 라인 일부를 나타낸 평면도이다.
도 6은 도 5의 II-II'에 따른 단면 구조를 나타낸 단면도이다.
도 7은 다른 실시예에 따른 표시 장치의 복수의 화소를 나타낸 평면도이다.
도 8은 다른 실시예에 따른 표시 장치의 제1 색 화소를 나타낸 평면도이다.
도 9는 도 8의 컨택홀들과 화소 전극의 일부를 나타낸 평면도이다.
도 10은 도 9의 III-III'에 따른 단면 구조를 나타낸 단면도이다.
도 11은 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.

이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.

도 1은 일 실시예에 따른 표시 장치의 평면도이다.

도 1을 참조하면, 일 실시예에 따른 표시 장치(1)에는 표시 영역(DA) 및 표시 영역(DA)의 주변에 위치한 비표시 영역(NDA)이 정의될 수 있다. 표시 영역(DA)은 표시 장치(1)의 중심부에 위치하고, 비표시 영역(NDA)은 표시 장치(1)의 테두리부에 위치하고, 표시 영역(DA)을 둘러쌀 수 있다. 몇몇 실시예에서는 비표시 영역(NDA)이 표시 영역(DA)의 일측 예를 들어 하측에 배치될 수 있거나, 비표시 영역(NDA)이 표시 영역(DA)의 후면으로 접혀 배치될 수 있다. 표시 영역(DA)은 화상을 표시하는 영역일 수 있고, 비표시 영역(NDA)은 표시 영역(DA)과 달리 화상을 표시하지 않는 영역일 수 있지만, 이에 한정되는 것은 아니다. 비표시 영역(NDA)에는 게이트 구동부(SD), 및 데이터 구동부(DD)가 배치될 수 있다. 표시 장치(1)는 제1 기판(SUB1)을 포함할 수 있다. 제1 기판(SUB1)에는 전술한 표시 영역(DA), 및 비표시 영역(NDA)이 표시 장치(1)와 마찬가지로 정의될 수 있다.

표시 영역(DA)에는 복수의 화소(PX)가 위치할 수 있다. 복수의 화소(PX)는 제1 방향(DR1), 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 매트릭스 배열 방식으로 배열될 수 있다. 제1 방향(DR1)과 제2 방향(DR2)은 이에 한정되는 것은 아니지만 상호 직교할 수 있다. 본 실시예에서, 제1 방향(DR1)은 표시 장치(1)의 장변 연장 방향을 지칭하고, 제2 방향(DR2)은 표시 장치(1)의 단변 연장 방향을 지칭할 수 있다.

복수의 화소(PX)의 형상은 평면도상 직사각형 또는 정사각형일 수 있지만, 이에 한정되는 것은 아니고 각 변이 표시 장치(1)의 일변 방향에 대해 기울어진 마름모 형상일 수도 있다. 복수의 화소(PX)는 여러 색 화소(PX)를 포함할 수 있다. 예를 들어 복수의 화소(PX)는, 이에 제한되는 것은 아니지만, 적색의 제1 색 화소(PX), 녹색의 제2 색 화소(PX) 및 청색의 제3 색 화소(PX)를 포함할 수 있다. 각 색 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다.

게이트 구동부(SD)는 표시 영역(DA)의 각 화소(PX)에 제1 방향(DR1)을 따라 연장된 스캔 라인(SL)을 통해 게이트 구동 신호를 인가한다. 일 실시예에서는 게이트 구동부(SD)가 표시 영역(DA)의 일 단변에 인접 배치된 것으로 도시하였지만, 이에 한정되지 않으며 표시 영역(DA) 양 단변에 각각 위치할 수도 있다. 데이터 구동부(DD)는 표시 영역(DA)의 각 화소(PX)에 제2 방향(DR2)을 따라 연장된 데이터 라인(DL)을 통해 데이터 구동 신호를 인가한다. 데이터 구동부(DD)는 표시 영역(DA)의 일 장변(하측 장변)에 인접 배치된 것으로 예시되었다.

도 2는 일 실시예에 따른 표시 장치의 제1 색 화소를 나타낸 평면도이고, 도 3은 도 2의 스위칭 소자와 컨택홀들을 확대하여 나타낸 평면도이다.

도 2를 참조하면, 일 실시예에 따른 제1 색 화소(SPX1)는 스위칭 소자(T)를 포함할 수 있다.

스위칭 소자(T)의 소스 전극(SE)은 데이터 라인(DL)과 연결되고, 스위칭 소자(T)의 드레인 전극(DE)은 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)을 통해 화소 전극(191)과 연결될 수 있다. 스위칭 소자(T)의 게이트 전극(GE)은 게이트 라인(SL)일 수 있다.

스위칭 소자(T)는 게이트 전극(GE)과 중첩하는 반도체층(ACT)을 포함할 수 있다. 반도체층(ACT)은 소스 전극(SE) 및 드레인 전극(DE)과 교차하는 제1 방향으로 연장된 섬 패턴(island)으로 이루어질 수 있다.

스위칭 소자(T)의 소스 전극(SE)은 데이터 라인(DL)으로부터 제1 방향(DR1)으로 돌출되어 연장될 수 있다. 스위칭 소자(T)의 소스 전극(SE)은 데이터 라인(DL)과 직접 연결될 수 있다. 스위칭 소자(T)의 소스 전극(SE)은 데이터 라인(DL)과 일체로 형성될 수 있다. 스위칭 소자(T)의 소스 전극(SE)은 “U’자 형태로 구부러진 형상을 가질 수 있다. 스위칭 소자(T)의 드레인 전극(DE)은 스위칭 소자(T)의 소스 전극(SE)과 제2 방향(DR2)을 따라 이격되어 배치될 수 있다. 스위칭 소자(T)의 드레인 전극(DE)의 평면 형상은 대체로 다각형 형상이고, 일부가 제2 방향(DR2) 중 하측(스위칭 소자(T)의 소스 전극(SE)을 향하는 방향)으로 돌출되어 연장된 형상을 가질 수 있다. 스위칭 소자(T)의 드레인 전극(DE)의 제2 방향(DR2) 중 하측으로 돌출되어 연장된 부분은 스위칭 소자(T)의 소스 전극(SE)에 의해 평면상 둘러싸일 수 있다.

제1 색 화소(SPX1)는 스위칭 소자(T)에 연결된 화소 전극(191)을 포함할 수 있다.

화소 전극(191)은 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)을 통해 드레인 전극(DE)과 전기적으로 연결될 수 있다. 화소 전극(191)은 줄기부(191a), 줄기부(191a)로부터 바깥쪽으로 연장되고 슬릿(191c)을 사이에 두고 서로 이격된 복수의 가지부(191b), 및 스위칭 소자 영역(TA)으로 연장된 연장부(191d)를 포함할 수 있다.

줄기부(191a)는 제1 방향(DR1)으로 연장되는 가로 줄기부(191aa) 및 제2 방향(DR2)으로 연장되는 세로 줄기부(191ab)를 포함할 수 있다. 줄기부(191a)는 화소 전극(191)을 부영역들, 즉 도메인들로 나눌 수 있다. 줄기부(191a)는 예를 들어 십자 형상으로 이루어질 수 있다. 이 경우, 화소 전극(191)은 줄기부(191a)에 의해 4개의 부영역들로 나뉠 수 있다. 부영역들 각각에 위치하는 가지부(191b)는 서로 연장되는 방향이 다를 수 있다. 예를 들어, 우상 방향의 부영역에 위치하는 가지부(191b)는 줄기부(191a)로부터 우상 방향으로 비스듬하게 연장되고, 우하 방향의 부영역에 위치하는 가지부(191b)는 줄기부(191a)로부터 우하 방향으로 비스듬하게 연장될 수 있다. 또한 좌상 방향의 부영역에 위치하는 가지부(191b)는 줄기부(191a)로부터 좌상 방향으로 비스듬하게 연장되고, 좌하 방향의 부영역에 위치하는 가지부(191b)는 줄기부(191a)로부터 좌하 방향으로 비스듬하게 연장될 수 있다. 연장부(191d)는 줄기부(191a) 또는 가지부(191b)로부터 스위칭 소자(T)로 연장되어 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)을 통해 드레인 전극(DE)과 연결될 수 있다.

일 실시예에서 제1 색 화소(SPX1)는 게이트 라인(SL)과 나란하게 제1 방향으로 연장된 유지 라인(ML)을 포함할 수 있다. 유지 라인(ML)은 게이트 라인(SL)과 나란하게 연장되는 메인 유지 라인(MLa), 및 메인 유지 라인(MLa)으로부터 제2 방향으로 분기되어 연장되는 서브 유지 라인(MLb)을 포함할 수 있다.

메인 유지 라인(MLa)은 데이터 라인(DL)과 교차하며 스위칭 소자(T)의 드레인 전극(DE)과 중첩할 수 있다. 일 실시예에서 메인 유지 라인(MLa)은 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)과 중첩할 수 있다. 메인 유지 라인(MLa)은 화소 전극(191)의 연장부(191d)와도 중첩할 수 있다.

서브 유지 라인(MLb)은 화소 전극(191)의 가장자리에 일부 중첩하여 제1 색 화소(SPX1)의 유지 용량을 형성할 수 있다. 서브 유지 라인(MLb)은 데이터 라인(DL)과 나란하게 배치되며 데이터 라인(DL)과 비중첩할 수 있다. 서브 유지 라인(MLb)은 화소 전극(191)의 2개의 장변에 각각 중첩하고 제1 방향으로 서로 이격될 수 있다. 일 실시예에서 서브 유지 라인(MLb)은 2개로 배치될 수 있다. 도 2에 도시된 바와 같이, 서브 유지 라인(MLb)은 화소 전극(191)의 좌측 장변에 중첩하는 하나의 서브 유지 라인(MLb)과 화소 전극(191)의 우측 장변에 중첩하는 하나의 서브 유지 라인(MLb)을 포함할 수 있다.

도 2 및 도 3에 도시된 바와 같이, 스위칭 소자(T)의 드레인 전극(DE)은 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)을 통해 화소 전극(191)과 전기적으로 연결될 수 있다. 제1 컨택홀(CNT1)은 후술하는 컬러 필터에 형성되고, 제2 컨택홀(CNT2)은 후술하는 유기막에 형성될 수 있다.

일 실시예에서는 드레인 전극(DE)과 화소 전극(191) 사이에 연결 전극(CTE)을 배치하여, 드레인 전극(DE)과 화소 전극(191)을 연결할 수 있다. 연결 전극(CTE)은 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)과 중첩하여 배치될 수 있다. 연결 전극(CTE)은 제1 컨택홀(CNT1)에서 드레인 전극(DE)과 접하고, 제2 컨택홀(CNT2)에서 화소 전극(191)과 접할 수 있다. 연결 전극(CTE)은 유지 라인(ML)의 메인 유지 라인(MLa)과 나란하게 중첩하여 배치될 수 있다. 또한, 연결 전극(CTE)은 드레인 전극(DE)과 중첩하여 배치될 수 있다.

일 실시예에서 제1 컨택홀(CNT1)은 드레인 전극(DE), 연결 전극(CTE) 및 화소 전극(191)에 중첩하고, 제2 컨택홀(CNT2)은 드레인 전극(DE), 연결 전극(CTE) 및 화소 전극(191)에 중첩할 수 있다.

일 실시예에서 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)은 서로 비중첩하여 배치될 수 있다. 이하, 도 4를 참조하여, 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)의 배치 관계에 대해 자세히 살펴보기로 한다.

도 4는 도 3의 I-I'에 따른 단면 구조를 나타낸 단면도이다.

도 2 및 3과 함께 도 4를 참조하면, 일 실시예에 따른 표시 장치는 제1 기판(SUB1), 및 제1 기판(SUB1)과 대향하는 제2 기판(SUB2)을 포함할 수 있다. 제1 기판(SUB1)에는 스위칭 소자(T)와 화소 전극(191)이 배치되고, 제2 기판(SUB2)에는 공통 전극(CE)이 배치될 수 있다. 제1 기판(SUB1)의 화소(PX)와 제2 기판(SUB2)의 공통 전극(CE) 사이에는 액정(310)을 포함하는 액정층(300)이 배치될 수 있다.

제1 기판(SUB1)은 유리, 석영, 고분자 수지 등의 절연 물질을 포함할 수 있다. 고분자 물질은 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 포함할 수 있다. 제1 기판(SUB1)은 금속 재질의 물질을 포함할 수도 있다.

제1 기판(SUB1) 상에 제1 도전 물질층이 배치될 수 있다. 상기 제1 도전 물질층은 게이트 라인(SL), 게이트 전극(GE), 및 유지 라인(ML)을 포함할 수 있다. 게이트 전극(GE)은 스위칭 소자(T)의 게이트 전극일 수 있다. 게이트 전극(GE)은 게이트 라인(SL)과 전기적으로 연결될 수 있다. 일 실시예에서 게이트 전극(GE)은 게이트 라인(SL)과 일체로 이루어질 수 있다.

게이트 라인(SL), 게이트 전극(GE), 및 유지 라인(ML)은 각각 제1 도전 물질층으로 이루어지며, 서로 동일한 층에 위치하고 동일한 물질로 이루어질 수 있다. 제1 도전 물질층은 단층 또는 다층으로 이루어질 수 있다. 제1 도전 물질층이 단층인 경우, 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 또는 구리(Cu) 중 선택된 어느 하나 또는 이들의 합금을 포함할 수 있다. 또한, 제1 도전 물질층이 다층인 경우, 전술한 재료들로 이루어진 다층일 수 있다. 예를 들면, 제1 도전 물질층은 몰리브덴/알루미늄-네오디뮴, 몰리브덴/알루미늄 또는 구리/티타늄의 2층일 수 있다.

게이트 라인(SL), 게이트 전극(GE), 및 유지 라인의 메인 유지 라인(MLa) 상에 이들을 절연시키는 게이트 절연막(GI)이 위치한다. 게이트 절연막(GI)은 실리콘 화합물, 금속 산화물 등의 무기 절연물질을 포함할 수 있다. 예를 들어, 게이트 절연막(GI)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 또는 이들의 조합을 포함할 수 있다. 게이트 절연막(GI)은 단층 또는 서로 다른 물질의 다층으로 이루어질 수 있다.

게이트 절연막(GI) 상에 반도체층(ACT)이 배치될 수 있다. 반도체층 (ACT)은 스위칭 소자(T)의 소스 전극(SE), 드레인 전극(DE) 및 게이트 전극(GE)과 중첩될 수 있다. 일 실시예에서, 반도체층(ACT)은 비정질 실리콘, 다결정 실리콘 또는 단결정 실리콘 등 실리콘계 반도체 물질을 포함할 수 있다. 다른 실시예에서, 반도체층(ACT)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘 등을 포함할 수도 있다. 또한, 반도체층(ACT)은 산화물 반도체를 포함할 수도 있다. 예를 들어, 반도체층은 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수도 있다. 반도체층(ACT)은 ITZO(인듐, 주석, 티타늄을 포함하는 산화물)나 IGZO(인듐, 갈륨, 주석을 포함하는 산화물)를 포함할 수도 있다.

반도체층(ACT) 상에 도시하지 않았지만, 오믹 콘택층을 포함하는 오믹 패턴이 더 배치될 수 있다. 오믹 콘택층은 스위칭 소자(T)의 소스 전극(SE) 및 드레인 전극(DE)과 반도체층(ACT) 사이에 위치하여, 금속과 실리콘 사이의 쇼트키 배리어(schottky barrier) 즉 일함수를 낮춰 접촉 저항을 낮출 수 있다. 오믹 콘택층은 n형 불순물이 고농도로 도핑된 비정질 실리콘으로 이루어질 수 있다.

제1 기판(SUB1) 및 반도체층(ACT) 상에 제2 도전 물질층이 배치될 수 있다. 상기 제2 도전 물질층은 데이터 라인(DL), 스위칭 소자(T)의 소스 전극(SE)과 드레인 전극(DE)을 포함할 수 있다. 데이터 라인(DL), 스위칭 소자(T)의 소스 전극(SE)과 드레인 전극(DE)은 각각 제2 도전 물질층으로 이루어지고, 서로 동일한 물질로 이루어질 수 있으며, 서로 동일한 층에 위치할 수 있다.

제2 도전 물질층은 단층 또는 다층으로 이루어질 수 있다. 제2 도전 물질층이 단층인 경우, 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 또는 구리(Cu) 중 선택된 어느 하나 또는 이들의 합금을 포함할 수 있다. 또한, 제2 도전 물질층이 다층인 경우, 전술한 재료들로 이루어진 다층일 수 있다. 예를 들면, 제2 도전 물질층은 몰리브덴/알루미늄-네오디뮴, 몰리브덴/알루미늄 또는 구리/티타늄의 2층이거나, 몰리브덴/티타늄/몰리브덴 또는 몰리브덴/알루미늄/몰리브덴의 3층일 수 있다.

스위칭 소자(T)의 소스 전극(SE)은 데이터 라인(DL)과 전기적으로 연결될 수 있다. 스위칭 소자(T)의 소스 전극(SE)은 반도체층(ACT) 상에 배치되고 반도체층(ACT)과 전기적으로 연결될 수 있다. 드레인 전극(DE)은 반도체층(ACT) 상에 배치되고 반도체층(ACT)과 전기적으로 연결될 수 있다.

스위칭 소자(T)가 배치된 제1 기판(SUB1) 상에 컬러 필터(112)가 배치될 수 있다. 제1 색 화소에 배치된 컬러 필터(112)는 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터 중 어느 하나를 포함할 수 있다. 예를 들어, 적색 컬러 필터는 제1 색 화소에 배치되고, 녹색 컬러 필터는 제2 색 화소에 배치되고, 청색 컬러 필터는 제3 색 화소에 배치될 수 있다. 도 4는 제1 색 화소(SPX1)의 단면을 나타내고 있으므로, 적색 컬러 필터일 수 있다.

컬러 필터(112)는 제1 컨택홀(CNT1)이 배치되어 하부의 드레인 전극(DE)을 노출할 수 있다. 제1 컨택홀(CNT1)은 유지 라인 즉, 메인 유지 라인(MLa)과 중첩하고, 게이트 전극(GE)(또는 게이트 라인(SL))과 비중첩할 수 있다.

컬러 필터(112) 상에 연결 전극(CTE)이 배치될 수 있다. 연결 전극(CTE)은 컬러 필터(112)의 제1 컨택홀(CNT1)에 중첩하고 드레인 전극(DE)과 중첩하여 배치될 수 있다. 연결 전극(CTE)은 드레인 전극(DE)과 화소 전극(191)을 연결하는 역할을 할 수 있다. 연결 전극(CTE)은 유지 라인의 메인 유지 라인(MLa)과 중첩하며, 메인 유지 라인(MLa)과 나란하게 배치될 수 있다.

일 실시예에서 연결 전극(CTE)은 제3 도전 물질층으로 이루어질 수 있다. 연결 전극(CTE)은 하부의 메인 유지 라인(MLa)과 중첩됨으로써 광이 비투과되는 영역일 수 있다. 따라서, 연결 전극(CTE)을 이루는 제3 도전 물질층은 불투명한 금속 물질 또는 투명 도전 물질로 이루어질 수 있다. 예를 들어, 금속 물질은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 또는 구리(Cu) 중 선택된 어느 하나 또는 이들의 합금을 포함할 수 있다. 또한, 연결 전극(CTE)은 투명 도전 물질로도 이루어질 수 있다. 예를 들어, 투명 도전 물질은 인듐 틴 옥사이드(Indium Tin Oxide, ITO), 인듐 징크 옥사이드(Indium Zinc Oxide, IZO) 또는 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide, ITZO) 중 선택된 어느 하나로 이루어질 수 있으나 이에 한정되지 않으며 투명하면서 도전성을 가진 물질이라면 사용 가능하다.

한편, 연결 전극(CTE)이 배치된 컬러 필터(112) 상에 유기막(113)이 배치될 수 있다. 유기막(113)은 유기 절연 물질을 포함할 수 있다. 유기막(113)은 오버코트층일 수 있다. 일 실시예에서 유기막(113)은 제2 컨택홀(CNT2)이 배치되어 하부의 연결 전극(CTE)을 노출할 수 있다. 제2 컨택홀(CNT2)은 메인 유지 라인(MLa), 연결 전극(CTE) 및 드레인 전극(DE)에 중첩할 수 있다.

일 실시예에서 제2 컨택홀(CNT2)은 제1 컨택홀(CNT1)과 비중첩하여 배치될 수 있다. 컬러 필터(112)의 경우 두께가 두꺼워 많은 노광량이 필요하게 되고 이에 따라 제1 컨택홀(CNT1)의 크기가 커지게 된다. 즉, 제1 컨택홀(CNT1)의 크기의 증가로 인해 상대적으로 개구율이 저하될 수 있다. 또한, 공정의 편의상 제2 컨택홀(CNT2)을 제1 컨택홀(CNT1)과 중첩하여 형성하는 경우, 제2 컨택홀(CNT2)과 제1 컨택홀(CNT1)의 오버레이 마진이 고려되야 하기 때문에 제1 컨택홀(CNT1)의 크기는 더욱 커질 수밖에 없다. 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)의 오버레이가 어긋나는 경우, 컬러 필터(112)가 유기막(113) 외부로 노출되어 컬러 필터(112)의 아웃가스가 발생하고, 아웃가스된 양이온 또는 음이온에 전압이 모여들어 액정이 그대로 유지된다. 따라서 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2) 영역에서 광이 일부 투과되어 잔상이 발생할 수 있다.

일 실시예에서는 컬러 필터(112)와 유기막(113) 사이에 연결 전극(CTE)을 배치하여, 컬러 필터(112)의 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)을 비중첩하게 배치할 수 있다. 따라서, 제1 컨택홀(CNT1)의 크기를 축소하고 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)의 오버레이를 생략함으로써, 표시 장치의 개구율을 개선하고 잔상의 발생을 방지할 수 있다.

도 2 및 도 3에 도시된 바와 같이, 제1 컨택홀(CNT1)은 스위칭 소자(T)에 연결된 데이터 라인(DL)에 인접하고, 제2 컨택홀(CNT2)은 제1 방향으로 이격 배치된 것으로 도시하였다. 그러나, 일 실시예에서는 이에 한정되지 않으며, 제2 컨택홀(CNT2)이 스위칭 소자(T)에 연결된 데이터 라인(DL)에 인접하고 제1 컨택홀(CNT1)이 제1 방향으로 이격 배치될 수도 있다.

또한, 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)은 평면 상에서 드레인 전극(DE)에 완전히 중첩될 수 있다. 그러나, 일 실시예에서는 이에 한정되지 않으며, 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)의 각각의 일부가 드레인 전극(DE)과 비중첩할 수도 있다.

도 4에 도시된 바와 같이, 제2 컨택홀(CNT2)이 배치된 유기막(113) 상에 제4 도전 물질층이 배치될 수 있다. 제4 도전 물질층은 화소 전극(191)을 포함할 수 있다. 도 4에는 화소 전극(191)의 연장부(191d)가 도시되어 있으므로, 연장부(191d)를 예로 설명한다.

화소 전극(191)의 연장부(191d)는 제4 도전 물질층으로 이루어질 수 있다. 제4 도전 물질층은 빛이 투과될 수 있는 투명한 물질로 이루어질 수 있다. 제4 도전 물질층은 예를 들어, 인듐 틴 옥사이드(Indium Tin Oxide, ITO), 인듐 징크 옥사이드(Indium Zinc Oxide, IZO) 또는 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide, ITZO)로 이루어질 수 있으나 이에 한정되지 않으며 투명하면서 도전성을 가진 물질이라면 사용 가능하다.

스위칭 소자(T)의 드레인 전극(DE)은 화소 전극(191)의 연장부(191d)와 전기적으로 연결될 수 있다. 일 실시예에서 화소 전극(191)은 제2 컨택홀(CNT2)을 통해 연결 전극(CTE)에 연결되고 연결 전극(CTE)은 제1 컨택홀(CNT1)을 통해 드레인 전극(DE)에 연결될 수 있다. 따라서, 화소 전극(191)의 연장부(191d)는 드레인 전극(DE)과 전기적으로 연결될 수 있다.

제1 기판(SUB1)과 대향하는 제2 기판(SUB2)은 차광 부재(BM), 및 공통 전극(CE)을 포함할 수 있다.

제2 기판(SUB2)은 제1 기판(SUB1)과 유사하게 투명한 절연 기판일 수 있다. 또한, 제2 기판(SUB2)은 고내열성을 갖는 고분자 또는 플라스틱을 포함할 수도 있다. 제2 기판(SUB2)은 가요성을 가질 수도 있다.

제1 기판(SUB1)과 대향하는 제2 기판(SUB2)의 일면에 차광 부재(BM)가 배치될 수 있다. 차광 부재(BM)는 스위칭 소자(T), 게이트 라인(SL), 유지 라인(ML), 데이터 라인(DL), 및 연결 전극(CTE)과 중첩할 수 있다. 차광 부재(BM)는 카본 블랙(carbon black) 등의 차광성 안료 또는 크롬(Cr) 등의 불투명 물질을 포함할 수 있으며, 감광성 유기 물질을 포함할 수 있다. 그러나 이에 한정되는 것은 아니며, 예를 들어, 차광 부재(BM)는 제1 기판(SUB1)에 위치할 수도 있다.

제1 기판(SUB1)과 대향하는 차광 부재(BM) 일면에 공통 전극(CE)이 배치될 수 있다. 공통 전극(CE)은 인듐 틴 옥사이드(Indium Tin Oxide, ITO), 인듐 징크 옥사이드(Indium Zinc Oxide, IZO) 또는 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide, ITZO) 등의 투명 도전 물질로 이루어질 수 있다. 공통 전극(CE)은 제2 기판(SUB2)의 전면에 걸쳐 전체적으로 형성될 수 있다.

제1 기판(SUB1)과 제2 기판(SUB2) 사이에 액정층(300)이 배치될 수 있다. 액정층(300)은 유전율 이방성을 가지는 액정(310)을 포함할 수 있다. 도시하지 않았지만, 액정층(300)과 공통 전극(CE) 사이 및 액정층(300)과 화소 전극(191) 사이에는 배향막이 배치될 수 있다.

전술한 공통 전극(CE)에는 공통 전압이 인가되어, 화소 전극(191)과 함께 전계를 형성할 수 있다. 이 경우, 전계의 크기에 따라 액정층(300)내의 액정(310)들의 배열이 변화되어 광 투과율이 제어될 수 있다.

구체적으로, 제1 기판(SUB1)과 제2 기판(SUB2) 사이에 액정층(300)에 전계가 형성되는 경우, 액정(310)들은 제1 기판(SUB1)과 제2 기판(SUB2) 사이에서 특정 방향으로 회동함으로써 액정층(300)을 통과하는 광의 위상 지연값을 조절할 수 있다. 액정(310)들의 회동에 의해 위상 지연값이 얼마나 달라지느냐에 따라 편광된 빛(예를 들어, 하부 편광 부재를 통과한 빛)이 상부 편광 부재(출사측에 배치되며, 예를 들어 제2 기판의 외측 표면에 부착될 수 있음)를 통과하는 양이 달라지며, 이를 통해 투과율을 제어할 수 있다.

전술한 바와 같이, 일 실시예에 따른 표시 장치는 컬러 필터(112)와 유기막(113) 사이에 연결 전극(CTE)을 배치하여, 컬러 필터(112)의 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)을 비중첩하게 배치할 수 있다. 따라서, 제1 컨택홀(CNT1)의 크기를 축소하고 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)의 오버레이를 생략함으로써, 표시 장치의 개구율을 개선하고 잔상의 발생을 방지할 수 있다.

한편, 도 5는 일 실시예에 따른 표시 장치의 스위칭 소자와 데이터 라인 일부를 나타낸 평면도이고, 도 6은 도 5의 II-II'에 따른 단면 구조를 나타낸 단면도이다.

도 2와 함께 도 5 및 도 6을 참조하면, 일 실시예에 따른 표시 장치는 게이트 라인(SL)과 데이터 라인(DL)의 교차부, 및 유지 라인(ML)과 데이터 라인(DL)의 교차부에 배치된 반도체 패턴(AP)을 더 포함할 수 있다.

일 실시예에서 반도체 패턴(AP)은 스위칭 소자(T)의 소스 전극(SE)과 게이트 라인(SL)이 교차하는 교차부에 배치될 수 있다. 반도체 패턴(AP)은 전술한 스위칭 소자(T)의 반도체층(ACT)과 동일한 물질로 이루어지고 동일층 상에 배치될 수 있다.

도 6에 도시된 바와 같이, 게이트 라인(SL)과 소스 전극(SE) 사이에 배치된 게이트 절연막(GI)은 두께가 얇아, 게이트 라인(SL)의 두께로 인해 형성된 게이트 절연막(GI)의 단차부에서 게이트 라인(SL)과 소스 전극(SE)이 쇼트될 수 있다. 일 실시예에서는 게이트 라인(SL)과 소스 전극(SE)의 교차부에서 반도체 패턴(AP)을 형성함으로써, 게이트 라인(SL)과 소스 전극(SE)의 쇼트를 방지할 수 있다.

또한, 일 실시예에서 게이트 라인(SL)과 데이터 라인(DL)의 교차부에 반도체 패턴(AP)을 더 포함할 수 있다. 또한, 일 실시예에서 유지 라인(ML)과 데이터 라인(DL)의 교차부에 반도체 패턴(AP)을 더 포함할 수 있다. 따라서, 일 실시예에서는 게이트 라인(SL)과 데이터 라인(DL)의 교차부, 유지 라인(ML)과 데이터 라인(DL)의 교차부, 및 게이트 라인(SL)과 소스 전극(SE)의 교차부에서 발생할 수 있는 쇼트를 방지할 수 있다.

도 7은 다른 실시예에 따른 표시 장치의 복수의 화소를 나타낸 평면도이고, 도 8은 다른 실시예에 따른 표시 장치의 제1 색 화소를 나타낸 평면도이며, 도 9는 도 8의 컨택홀들과 화소 전극의 일부를 나타낸 평면도이며, 도 10은 도 9의 III-III'에 따른 단면 구조를 나타낸 단면도이고, 도 11은 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.

도 7 내지 도 10을 참조하면, 다른 실시예에 따른 표시 장치는 도전층(TCL)을 더 포함하는 것에서 전술한 도 2 내지 도 6의 실시예와 차이점이 있다. 하기에서는 도 2 내지 도 6의 실시예와 동일한 구성에 대한 설명은 간략히 하고 차이점에 대해 구체적으로 설명하기로 한다.

도 7을 참조하면, 각 화소(PX)는 복수의 색 화소(SPX1, SPX2, SPX3)를 포함할 수 있다. 일 실시예에서 제1 색 화소(SPX1)는 적색 화소일 수 있고, 제2 색 화소(SPX2)는 녹색 화소일 수 있고, 제3 색 화소(SPX3)는 청색 화소일 수 있다. 각 색 화소(SPX1, SPX2, SPX3)에는 각각 데이터 라인(DL), 게이트 라인(SL), 유지 라인(ML)이 지나갈 수 있다. 데이터 라인(DL)은 제2 방향(DR2)을 따라 연장되고, 게이트 라인(SL)과 유지 라인(ML)은 제1 방향(DR1)을 따라 연장될 수 있다.

각 색 화소(SPX1, SPX2, SPX3)는 제1 방향(DR1) 기준에서, 각 색 화소(SPX1, SPX2, SPX3)와 연결되는 데이터 라인(DL)과 인접한 색 화소(SPX1, SPX2. SPX3)와 연결되는 데이터 라인(DL)의 사이 영역으로 정의될 수 있다.

하나의 화소(PX)에 포함된 각 색 화소(SPX1, SPX2, SPX3)에는 서로 다른 데이터 라인(DL)이 지나갈 수 있다. 각 색 화소(SPX1, SPX2, SPX3)를 지나가는 데이터 라인(DL)은 각 색 화소(SPX1, SPX2, SPX3)의 제1 방향(DR1)에 인접한 색 화소(SPX1, SPX2, SPX3) 사이에 각각 지나갈 수 있다.

하나의 화소(PX)의 각 색 화소(SPX1, SPX2, SPX3)에는 동일한 게이트 라인(SL), 및 유지 라인(ML)이 공통적으로 지나갈 수 있다. 즉, 하나의 화소(PX)의 각 색 화소(SPX1, SPX2, SPX3)에는 동일한 게이트 라인(SL) 및 유지 라인(ML)이 각각 연결될 수 있다.

본 실시예에서는 각 색 화소(SPX1, SPX2, SPX3)에 도전층(TCL)이 배치될 수 있다. 도전층(TCL)은 각 색 화소(SPX1, SPX2, SPX3)의 화소 전극(191)의 가장자리에 중첩할 수 있으며, 각 색 화소(SPX1, SPX2, SPX3)의 화소 전극(191) 대부분과 비중첩할 수 있다. 도전층(TCL)은 각 색 화소(SPX1, SPX2, SPX3)의 데이터 라인(DL)에 중첩할 수 있으며, 게이트 라인(SL) 및 유지 라인(ML)의 서브 유지 라인(MLb)과 중첩할 수 있다. 도전층(TCL)은 데이터 라인(DL)과 화소 전극(191) 간의 기생 커패시터가 형성되어 액정 구동 불량이 발생하는 것을 방지할 수 있다.

보다 자세한 도전층(TCL)의 구조는 후술하기로 한다.

도 8 및 도 9를 참조하면, 다른 실시예에 따른 제1 색 화소(SPX1)는 스위칭 소자(T)를 포함할 수 있다. 스위칭 소자(T)의 소스 전극(SE)은 데이터 라인(DL)과 연결되고, 스위칭 소자(T)의 드레인 전극(DE)은 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)을 통해 화소 전극(191)과 연결될 수 있다. 스위칭 소자(T)는 게이트 전극(GE)과 중첩하는 반도체층(ACT)을 포함할 수 있다.

제1 색 화소(SPX1)는 스위칭 소자(T)에 연결된 화소 전극(191)을 포함할 수 있다. 화소 전극(191)은 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)을 통해 드레인 전극(DE)과 전기적으로 연결될 수 있다. 화소 전극(191)은 줄기부(191a), 줄기부(191a)로부터 바깥쪽으로 연장되고 슬릿(191c)을 사이에 두고 서로 이격된 복수의 가지부(191b), 및 스위칭 소자 영역(TA)으로 연장된 연장부(191d)를 포함할 수 있다.

일 실시예에서 제1 색 화소(SPX1)는 게이트 라인(SL)과 나란하게 제1 방향으로 연장된 유지 라인(ML)을 포함할 수 있다. 유지 라인(ML)은 게이트 라인(SL)과 나란하게 연장되는 메인 유지 라인(MLa), 및 메인 유지 라인(MLa)으로부터 제2 방향으로 분기되어 연장되는 서브 유지 라인(MLb)을 포함할 수 있다.

도 8 및 도 9에 도시된 바와 같이, 스위칭 소자(T)의 드레인 전극(DE)은 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)을 통해 화소 전극(191)과 전기적으로 연결될 수 있다. 본 실시예에서는 드레인 전극(DE)과 화소 전극(191) 사이에 연결 전극(CTE)을 배치하여, 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)을 비중첩하게 배치할 수 있다. 따라서, 제1 컨택홀(CNT1)의 크기를 축소하고 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)의 오버레이가 어긋남을 방지함으로써, 개구율 저하를 방지하고 잔상의 발생을 방지할 수 있다.

한편, 도 9를 참조하면, 본 실시예에서는 연결 전극(CTE)과 동일층 상에 배치되는 도전층(TCL)을 포함할 수 있다. 도전층(TCL)은 화소 전극(191)의 적어도 일 가장자리에 중첩할 수 있다. 일 실시예에서 도전층(TCL)은 데이터 라인(DL)과 인접한 화소 전극(191)의 적어도 일변과 중첩할 수 있다. 도전층(TCL)은 화소 전극(191)의 가로 줄기부(191aa)의 양 끝단에 중첩하고 세로 줄기부(191ab)와는 비중첩할 수 있다.

도 8 및 도 9에 도시된 바와 같이, 도전층(TCL)은 도전층(TCL)의 두께 방향에서 적어도 데이터 라인(DL)과 화소 전극(191) 사이에 배치되어, 데이터 라인(DL)의 신호에 의한 필드를 차폐하여 데이터 라인(DL)과 화소 전극(191) 사이의 기생 커패시터의 발생을 방지할 수 있다.

보다 자세하게, 도전층(TCL)은 데이터 라인(DL)을 덮는 컬러 필터(112) 상에 배치되되, 연결 전극(CTE)과 서로 이격하여 배치될 수 있다. 도전층(TCL)과 연결 전극(CTE)은 서로 동일층 즉 컬러 필터(112) 상에 배치될 수 있다. 도전층(TCL)은 투명 도전 물질을 포함할 수 있다. 예를 들어, 투명 도전 물질은 인듐 틴 옥사이드(Indium Tin Oxide, ITO), 인듐 징크 옥사이드(Indium Zinc Oxide, IZO) 또는 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide, ITZO) 중 선택된 어느 하나로 이루어질 수 있으나 이에 한정되지 않으며 투명하면서 도전성을 가진 물질이라면 사용 가능하다.

일 실시예에서 도전층(TCL)과 연결 전극(CTE)은 투명 도전 물질로 이루어질 수 있다. 이 경우 도전층(TCL)과 연결 전극(CTE)은 동일한 공정으로 동시에 형성될 수 있다. 몇몇 실시예에서 도전층(TCL)과 연결 전극(CTE)은 서로 다른 물질로 이루어질 수 있다. 이 경우, 도전층(TCL)은 투명 도전 물질로 이루어질 수 있고, 연결 전극(CTE)은 금속 물질로 이루어질 수 있다.

도 10에 도시된 바와 같이, 도전층(TCL)과 연결 전극(CTE) 상에 유기막(113)이 배치되고, 유기막(113) 상에 화소 전극(191)이 배치될 수 있다. 도전층(TCL)은 유기막(113) 상에 배치된 화소 전극(191)과 중첩할 수 있고, 컬러 필터(112) 하부에 배치된 데이터 라인(DL)과 중첩할 수 있다.

도 11을 참조하면, 도전층(TCL)은 데이터 라인(DL)의 필드를 차폐하기 위해 공통 전압이 인가될 수 있다. 구체적으로, 데이터 구동부(DD)와 공통 전극(CE) 사이에 메인 공통 배선(MCSL)이 배치되어 공통 전극(CE)에 공통 전압을 인가할 수 있다. 일 실시예에서는 메인 공통 배선(MCSL)으로부터 서브 공통 배선(SCSL)이 분기되어 도전층(TCL)에 연결될 수 있다. 서브 공통 배선(SCSL)은 메인 공통 배선(MCSL)과 동일한 공통 전압이 인가되어 도전층(TCL)에 공통 전압을 전달할 수 있다. 따라서, 도전층(TCL)은 공통 전극(CE)과 동일한 공통 전압이 인가되어 데이터 라인(DL)의 필드를 차폐할 수 있다.

전술한 바와 같이, 다른 실시예에 따른 표시 장치는 연결 전극과 동일층 상에 배치된 도전층을 데이터 라인과 화소 전극 사이에 배치함으로써, 데이터 라인의 필드를 차폐하여 데이터 라인과 화소 전극 사이의 기생 커패시터의 발생을 방지할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

SUB1: 제1 기판 SUB2: 제2 기판
GE: 게이트 전극 ACT: 반도체층
SE: 소스 전극 DE: 드레인 전극
112 : 컬러 필터 113: 유기막
CNT1: 제1 컨택홀 CNT2: 제2 컨택홀
191: 화소 전극 191a: 줄기부
191b: 가지부 191c: 슬릿부
191d: 연장부 BM: 차광 부재
CE: 공통 전극 300 : 액정층
CTE: 연결 전극 TCL: 도전층

Claims (20)

1. 제1 기판;
   상기 제1 기판 상에 배치된 제1 전극;
   상기 제1 전극 상에 배치되며, 상기 제1 전극을 노출하는 제1 컨택홀을 포함하는 컬러 필터;
   상기 컬러 필터 상에 배치되며, 상기 제1 컨택홀을 통해 상기 제1 전극과 연결된 연결 전극;
   상기 연결 전극 상에 배치되며, 상기 연결 전극을 노출하는 제2 컨택홀을 포함하는 유기막; 및
   상기 유기막 상에 배치되며, 상기 제2 컨택홀을 통해 상기 연결 전극에 연결된 화소 전극을 포함하며,
   상기 제1 컨택홀과 상기 제2 컨택홀은 비중첩하는 표시 장치.
2. 제1 항에 있어서,
   상기 연결 전극은 상기 제1 컨택홀 및 상기 제2 컨택홀과 중첩하며, 섬 패턴으로 이루어진 표시 장치.
3. 제1 항에 있어서,
   상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 제1 전극 및 상기 화소 전극과 중첩하는 표시 장치.
4. 제1 항에 있어서,
   상기 제2 컨택홀은 상기 컬러 필터와 중첩하는 표시 장치.
5. 제1 항에 있어서,
   상기 연결 전극은 금속 물질 또는 투명 도전 물질로 이루어지며,
   상기 금속 물질은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 또는 구리(Cu) 중 선택된 어느 하나이고,
   상기 투명 도전 물질은 ITO, IZO 또는 ITZO 중 선택된 어느 하나인 표시 장치.
6. 제1 항에 있어서,
   상기 제1 기판과 대향하는 제2 기판; 및
   상기 제1 기판과 상기 제2 기판 사이에 배치된 액정층을 더 포함하는 표시 장치.
7. 제1 기판;
   상기 제1 기판 상에 배치된 게이트 전극;
   상기 게이트 전극 상에 배치된 게이트 절연막;
   상기 게이트 절연막 상에 배치되며, 상기 게이트 전극과 중첩하는 반도체층;
   상기 반도체층 상에 배치되며, 서로 이격된 제1 전극 및 제2 전극;
   상기 제1 전극 및 상기 제2 전극 상에 배치되며, 상기 제1 전극을 노출하는 제1 컨택홀을 포함하는 컬러 필터;
   상기 컬러 필터 상에 배치되며, 상기 제1 컨택홀을 통해 상기 제1 전극과 연결된 연결 전극, 및 상기 연결 전극과 이격된 도전층;
   상기 연결 전극 및 상기 도전층 상에 배치되며, 상기 연결 전극을 노출하는 제2 컨택홀을 포함하는 유기막; 및
   상기 유기막 상에 배치되며, 상기 제2 컨택홀을 통해 상기 연결 전극에 연결된 화소 전극을 포함하며,
   상기 도전층은 상기 제1 컨택홀 및 상기 제2 컨택홀과 비중첩하는 표시 장치.
8. 제7 항에 있어서,
   상기 제1 전극은 소스 전극 및 드레인 전극 중 선택된 어느 하나이며, 상기 제2 전극은 상기 소스 전극 및 상기 드레인 전극 중 나머지 하나인 표시 장치.
9. 제8 항에 있어서,
   상기 도전층은 상기 게이트 전극, 상기 반도체층 및 상기 제2 전극과 중첩하고, 상기 연결 전극은 상기 게이트 전극, 상기 반도체층 및 상기 제2 전극과 비중첩하는 표시 장치.
10. 제8 항에 있어서,
    상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 게이트 전극, 상기 반도체층 및 상기 제2 전극과 비중첩하는 표시 장치.
11. 제7 항에 있어서,
    상기 제1 기판과 대향하는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이에 배치된 액정층을 더 포함하는 표시 장치.
12. 제1 기판;
    상기 제1 기판 상에 배치되며 제1 방향으로 연장되는 게이트 라인;
    상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인;
    상기 게이트 라인과 중첩되며, 적어도 제1 전극을 포함하는 스위칭 소자;
    상기 게이트 라인, 상기 데이터 라인 및 상기 스위칭 소자 상에 배치되며, 상기 제1 전극을 노출하는 제1 컨택홀을 포함하는 컬러 필터;
    상기 컬러 필터 상에 배치되며, 상기 제1 컨택홀을 통해 상기 제1 전극과 연결된 연결 전극;
    상기 컬러 필터 및 상기 연결 전극 상에 배치되며, 상기 연결 전극을 노출하는 제2 컨택홀을 포함하는 유기막; 및
    상기 유기막 상에 배치되며, 상기 제2 컨택홀을 통해 상기 연결 전극에 연결된 화소 전극을 포함하며,
    상기 제1 컨택홀과 상기 제2 컨택홀은 서로 비중첩하는 표시 장치.
13. 제12 항에 있어서,
    상기 제1 컨택홀과 상기 제2 컨택홀은 상기 게이트 라인과 비중첩하는 표시 장치.
14. 제12 항에 있어서,
    상기 게이트 라인과 나란하게 배치되는 유지 라인을 더 포함하며,
    상기 제1 컨택홀과 상기 제2 컨택홀은 상기 유지 라인과 중첩하며, 상기 제1 방향으로 서로 인접하여 배치되는 표시 장치.
15. 제12 항에 있어서,
    상기 컬러 필터 상에 배치되며, 상기 데이터 라인 및 상기 게이트 라인과 중첩하는 도전층을 더 포함하는 표시 장치.
16. 제15 항에 있어서,
    상기 도전층은 상기 연결 전극과 이격되며, 상기 연결 전극과 동일층 상에 배치되는 표시 장치.
17. 제15 항에 있어서,
    상기 도전층은 상기 데이터 라인과 인접한 상기 화소 전극의 적어도 일 가장자리 및 상기 데이터 라인과 중첩하는 표시 장치.
18. 제15 항에 있어서,
    상기 화소 전극은 상기 제1 방향 및 제2 방향으로 연장된 줄기부, 상기 줄기부로부터 적어도 4 방향으로 연장된 가지부, 및 상기 가지부 사이에 배치된 슬릿부를 더 포함하며,
    상기 줄기부는 상기 제1 방향으로 연장된 가로 줄기부 및 상기 제2 방향으로 연장된 세로 줄기부를 포함하고,
    상기 도전층은 상기 세로 줄기부와 비중첩하는 표시 장치.
19. 제15 항에 있어서,
    상기 도전층은 평면 상에서 상기 화소 전극을 둘러싸는 표시 장치.
20. 제13 항에 있어서,
    상기 제1 기판과 대향하는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이에 배치된 액정층을 더 포함하는 표시 장치.

Images