KR20210109717A - 신축성 전극 잉크 조성물, 이를 이용한 신축성 전극 및 박막 트랜지스터의 제조방법 - Google Patents

신축성 전극 잉크 조성물, 이를 이용한 신축성 전극 및 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20210109717A
KR20210109717A KR1020200024478A KR20200024478A KR20210109717A KR 20210109717 A KR20210109717 A KR 20210109717A KR 1020200024478 A KR1020200024478 A KR 1020200024478A KR 20200024478 A KR20200024478 A KR 20200024478A KR 20210109717 A KR20210109717 A KR 20210109717A
Authority
KR
South Korea
Prior art keywords
electrode
ink
stretchable
thin film
film transistor
Prior art date
Application number
KR1020200024478A
Other languages
English (en)
Other versions
KR102325698B1 (ko
Inventor
이근형
홍기현
조경국
Original Assignee
인하대학교 산학협력단
충남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단, 충남대학교산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020200024478A priority Critical patent/KR102325698B1/ko
Publication of KR20210109717A publication Critical patent/KR20210109717A/ko
Application granted granted Critical
Publication of KR102325698B1 publication Critical patent/KR102325698B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09DCOATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00Inks
    • C09D11/52Electrically conductive inks
    • H01L51/0005
    • H01L51/0508
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 신축성 전극 잉크 조성물, 이를 이용한 신축성 전극 및 박막 트랜지스터의 제조방법에 관한 것으로, 상세하게는 전도성 나노 소재, 고분자 재료 및 이온성 액체를 포함하는 신축성 전극 잉크 조성물, 이를 이용한 신축성 전극 및 박막 트랜지스터의 제조방법에 관한 것이다.

Description

신축성 전극 잉크 조성물, 이를 이용한 신축성 전극 및 박막 트랜지스터의 제조방법{stretchable electrode ink composition, and stretchable electrode and thin film transistor preparation method using the same}
본 발명은 신축성 전극 잉크 조성물, 이를 이용한 신축성 전극 및 박막 트랜지스터의 제조방법에 관한 것이다.
구부릴 수 있고 늘릴 수 있는 특성을 갖는 신축성 전자 기기는 기존의 무기물 기반 반도체 전자소자의 한계를 극복하고, 최근 주목 받고 있는 사람의 피부 또는 굴곡진 부분에 부착하거나 휴대가 간편한 디스플레이, 에너지 저장 장치, 웨어러블 센서 등을 포함하는 응용을 가능하게 하여 관련 소재 및 소자의 기술개발 필요성이 증대되고 있다.
이러한 신축성 전자소자를 구현하기 위해 최근 외부에서 작용하는 힘과 소자에 가해지는 스트레인에 호환되면서 소자의 성능을 유지할 수 있도록 소자의 구성요소를 새롭게 디자인하는 다양한 방법들이 연구되고 있다.
이와 관련하여 대한민국 등록특허 제10-1394506호에서는 신축성 있는 기판, 그래핀 전극들, 주름이 형성된 무기 산화물 절연막 및 탄소나노튜브 채널을 구비하여 신축성을 갖는 박막 트랜지스터가 개시된 바 있으나, 최종 신축성 전자 기기의 성능이 전극 물질 즉, 그래핀의 신축 성능에 제한되는 문제가 있다. 이에 최종 신축성 전자 기기가 우수한 유연성 및 신축성을 갖도록 하기 위해서는 전극의 유연성 및 신축성을 향상시킬 필요가 있어, 이에 대한 연구 개발이 요구되고 있다.
한편 신축성 전극은 기계적 변형에도 일정한 전기 전도성을 유지하면서 움직이는 부분 및 임의의 표면에 부착될 수 있는 장점을 지니고 있기 때문에 디스플레이, 웨어러블 전자소자 등의 분야에 응용 가능하며, 기계적 변형에 일정한 전도성 유지를 요하는 응용 분야 이외에 기계적 변형에 전기 저항이 바뀌는 특성을 이용하여 촉각 감지 필름으로의 응용이 가능하여 인공 전자 피부, 촉각 센서, 인공 보철, 로보틱스 분야에 응용될 수 있다.
이러한 신축성 전극을 제조하기 위한 방법으로, 강성 재료의 기하학적 구조를 변형하여 신축성을 갖도록 하는 방법 및 본질적으로 탄성인 유기물질을 활용하여 신축성을 갖도록 제조하는 방법이 있다.
그 중 강성(rigid) 재료의 기하학적 구조를 변형하여 신축성 전극을 제조하는 종래의 기술로, Nano Lett. 2014, 14, 682-686에서는 신장된 고무 필름상에 전도성 필름을 형성한 후 인장력을 제거하여 수축시킴으로써 형성된 주름구조를 갖는 신축성 전극을 개시한 바 있다. 하지만, 이러한 방법은 일반적으로 다단계 제조 공정이 요구되고, 또한, 정밀한 구조를 설계하는데 사용되기 어려운 문제가 있다.
또한, 유기물질을 활용하여 신축성을 갖도록 제조하는 방법으로, 금속 나노입자 또는 탄소 나노입자와 같은 전기 전도도를 가진 전도성 필러와 신축성을 갖는 고무의 복합화를 통해 신축성 전극을 제조하는 방법으로, T. Someya, Y. Kato, T. Sekitani, S. Iba, Y. Noguchi, Y. Murase, H. Kawaguchi, T. Sakurai, Proc. Natl. Acad. Sci. USA, 102, 12321-12325 (2005)에서는 탄소 나노입자를 진도성 필터로 사용하여 제조한 신축성 전극을 제조하는 방법이 개시된 바 있다.
이러한, 유기물질을 활용하여 신축성을 부여하는 방법은 다이렉트 프린팅 및 roll-to-roll 공정 등으로 용이하게 제작할 수 있어 저비용으로 제조할 수 있고, 대규모 제조에 보다 적합할 수 있으나, 종래의 경우, 신축성이 우수할 경우 전도성이 낮거나 또는 전도성을 높이기 위해 전도성 필터의 양등을 증가시키는 경우 신축성이 저하되는 문제가 있어 이를 해결하기 위한 연구가 필요한 상황이다.
대한민국 등록특허 제10-1394506호
Nano Lett. 2014, 14, 682-686 T. Someya, Y. Kato, T. Sekitani, S. Iba, Y. Noguchi, Y. Murase, H. Kawaguchi, T. Sakurai, Proc. Natl. Acad. Sci. USA, 102, 12321-12325 (2005)
본 발명의 목적은 신축성 전극 잉크 조성물, 이를 이용한 신축성 전극 및 박막 트랜지스터의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여,
본 발명의 일 측면에서는
전도성 나노 소재, 고분자 재료 및 이온성 액체를 포함하는
신축성 전극 잉크 조성물이 제공된다.
또한, 본 발명의 다른 일 측면에서는
용매에 상기 신축성 전극 잉크 조성물을 용해시켜 전극 잉크를 제조하는 단계; 및
상기 전극 잉크를 기판상에 인쇄하는 단계;를 포함하는 신축성 전극의 제조방법이 제공된다.
나아가, 본 발명의 또 다른 일 측면에서는
상기 신축성 전극 잉크 조성물을 포함하는 전극 잉크를 이용하여 기판상에 서로 이격 배치되도록 소스 전극 및 드레인 전극을 인쇄하는 단계;
반도체 잉크를 이용하여 상기 기판상에 상기 소스 전극 및 드레인 전극을 연결하는 반도체층을 인쇄하는 단계;
이온 젤 잉크를 이용하여 상기 반도체층 상에 유전체층을 인쇄하는 단계; 및
전도성 잉크를 이용하여 상기 유전체층 상에 게이트 전극을 인쇄하는 단계;를 포함하는 박막 트랜지스터의 제조방법이 제공된다.
더 나아가, 본 발명의 또 다른 일 측면에서는
상기 신축성 전극 잉크 조성물을 이용하여 기판상에 서로 이격 배치되도록 게이트 전극, 소스 전극 및 드레인 전극을 인쇄하는 단계;
반도체 잉크를 이용하여 상기 기판상에 상기 소스 전극 및 드레인 전극을 연결하는 반도체층을 인쇄하는 단계; 및
이온 젤 잉크를 이용하여 상기 반도체층 상에 유전체층을 인쇄하는 단계;를 포함하는 박막 트랜지스터의 제조방법이 제공된다.
더 나아가, 본 발명의 또 다른 일 측면에서는
용매에 다중벽 탄소나노튜브, 고분자 재료 및 이온성 액체를 용해시켜 인버터 저항 잉크를 제조하는 단계;
상기 저항 잉크를 기판상에 인쇄하여 인터버 저항을 형성하는 단계; 및
상기 인버터 저항과 상기 제조방법으로 제조된 박막 트랜지스터를 전기적으로 연결하는 단계;를 포함하는 신축성 인버터의 제조방법이 제공된다.
본 발명의 신축성 전극 잉크 조성물은 신장 및 수축에 따라 저항변화가 작은 신축성 전극을 제조할 수 있다.
또한, 본 발명의 제조방법으로 제조되는 박막 트랜지스터 및 인버터는 낮은 작동 전압에서 작동되고, 신축 또는 유연 변화에 대한 소자 안정성이 우수한 신축성 소자 또는 유연성 소자일 수 있다.
도 1은 본 발명의 실시 예에 따라 제조된 신축성 전극의 인장 변형률 0%, 60% 120%일 때의 상태를 나타내는 사진이고,
도 2는 본 발명의 실시 예 1 및 비교예 1에 따라 제조된 신축성 전극의 인장 변형률에 따른 저항 변화(△R/R0)값을 나타내는 그래프이고,
도 3은 본 발명의 실시 예에 따라 제조된 신축성 전극의 인장 변형률 0%, 60% 120%일 때의 상태를 주사전자현미경(SEM)으로 관찰한 사진이고,
도 4는 본 발명의 실시 예 및 비교예에 따라 제조된 신축성 전극의 조성비에 다른 저항값을 비교한 그래프이고,
도 5는 본 발명의 실시 예에 따라 제조된 전극 잉크, 반도체 잉크, 이온젤 잉크 및 게이트 전극 잉크를 나타내는 사진이고,
도 6은 본 발명의 실시 예에 따른 박막 트랜지스터를 인쇄 공정으로 제조되는 과정을 나타내는 모식도이고,
도 7은 본 발명의 실시 예에 따른 탑 게이트 형태의 유연 박막 트랜지스터를 나타내는 모식도이고,
도 8은 본 발명의 실시 예에 따라 PET, PI 및 종이에 제조된 유연 박막 트랜지스터를 나타내는 사진이고,
도 9 내지 도 11은 본 발명의 실시 예 4에 따라 제조된 탑 게이트 형태의 유연 박막 트랜지스터의 특성을 측정한 결과 그래프이고,
도 12는 본 발명의 실시 예 5에 따라 제조된 유연 박막 트랜지스터의 소자 특성을 측정한 결과 그래프이고,
도 13은 본 발명의 실시 예 6에 따라 제조된 유연 박막 트랜지스터의 소자 특성을 측정한 결과 그래프이고,
도 14는 본 발명의 박막 트랜지스터의 유연 안정성을 평가하기 위해 곡률을 갖는 기재상에 박막 트랜지스터를 형성한 모습을 나타낸 사진이고,
도 15 내지 도 17 각각은 도 14와 같이 형성한 유연 박막 트랜지스터의 다양한 굽힌 반지름(r)에서의 IDS-VGS 특성, 굽힘 싸이클에 따른 홀 이동도(μ), 문턱 전압(Vth), IDs를 및 온-오프 전류비(Ion/Ioff)를 측정한 그래프이고,
도 18은 본 발명의 실시 예 7에 따른 사이드 게이트된 형태의 박막 트랜지스터를 나타내는 모식도이고,
도 19 내지 도 22는 본 발명의 실시 예 7에 따라 제조된 사이드 게이트된 형태의 박막 트랜지스터의 특성을 측정한 결과 그래프이고,
도 23 및 24는 본 발명의 실시 예 8에 따라 제조된 신축성 인버터의 특성을 측정한 결과 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다. 그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다. 덧붙여, 명세서 전체에서 어떤 구성요소를 "포함"한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
본 발명의 일 측면에서는
전도성 나노 소재, 고분자 재료 및 이온성 액체를 포함하는
신축성 전극 잉크 조성물이 제공된다.
이하, 본 발명의 실시 예에 따른 신축성 전극 잉크 조성물을 상세히 설명한다.
상기 신축성 전극 잉크 조성물은 전도성 나노 소재를 포함할 수 있다.
상기 전도성 나노 소재는 탄소나노튜브, 그래핀, 금속 나노선 및 전도성 고분자 중 적어도 하나일 수 있고, 바람직하게는 저항값이 보다 낮은 단일벽탄소나노튜브(Single walled carbon nanotubes, SWCNTs)일 수 있다.
이에 상기 신축성 전극 잉크 조성물은 단일벽 탄소나노튜브 및 이온젤을 포함할 수 있고, 상기 이온젤에 의해 상기 단일벽 탄소나노튜브의 분산성이 상대적으로 증가하여 전극으로서의 특성을 보다 향상시킬 수 있다.
또한, 상기 신축성 전극 잉크 조성물은 이온성 액체(ionic liquid)를 포함할 수 있다. 상기 이온성 액체는 유기 양이온 및 유기 또는 무기 음이온으로 구성된 물질로 전기화학적 안정성이 우수하고 높은 전기용량 및 이온 전도도를 나타내는 물질일 수 있다.
상기 이온성 액체는 1-에틸-3-메틸이미다졸륨 비스(트리플루오로메틸설포닐)이미드([EMI][TFSI]), 1-부틸-3-메틸이미다졸륨 비스(트리플루오로메틸설포닐)이미드 ([BMI][TFSI]), 1-부틸-3-메틸이미다졸륨 헥사플루오로포스페이트 ([BMI][PF6]), 1-부틸-3-메틸이미다졸륨 테트라플루오로보레이트(BMI][BF4]), 1-부틸-1-메틸피롤리디늄 비스(트리플루오로메틸설포닐)이미드 [BMPYR][TFSI], 1-부틸-1-메틸피롤리디늄 트리스(펜타플루오로에틸)트리플루오로포스페이트([BMPYR][FAP]), 1-에틸-3-메틸이미다졸륨 트리스(펜타플루오로에틸)트리플루오로포스페이트 [EMI][FAP], 1-에틸-3-메틸이미다졸륨 비스(플루오로설포닐)이미드([EMI][FSI]) 및 에틸-디메틸-프로필암모튬 비스(트리플루오로메틸설포닐)이미드([EDMPA][TFSI])로 이루어진 군으로부터 선택되는 1종 이상일 수 있고, 바람직하게는 1-에틸-3메틸이미다졸륨 비스(트리플루오르 메틸 설포닐)이미드([EMI][TFSI])일 수 있다.
한편, 상기 이온성 액체는 상기 고분자 재료에 의해 지지되어 고체상태의 이온 젤을 형성할 수 있다. 상기 이온 젤은 상기 이온성 액체에 고분자 재료의 기계적 특성을 부여한 것으로, 이온성 액체에 의해 우수한 열적, 화학적, 전기화학적 안정성을 나타내는 동시에 고분자 재료에 의해 우수한 기계적 특성을 나타낼 수 있다.
이때, 상기 고분자 재료는 호모폴리머, 공중합체, 다중 공중합체 및 이들의 혼합물 중 적어도 하나일 수 있다.
이에, 상기 고분자 재료는 폴리 비닐리덴 플루오라이드(PVDF), 폴리비닐 플루오라이드 (PVF), 폴리비닐 클로라이드(PVC), 폴리비닐 알코올(PVA), 폴리에틸렌(PE), 폴리프로필렌(PP), 및 폴리스티렌(PS)로 이루어진 군으로부터 선택되는 호모 폴리머 또는 이를 포함하는 공중합체일 수 있으나, 박막 트랜지스터의 유전체층으로 사용할 경우 고용량 특성을 나타내는 폴리비닐리덴 플로라이드(PVDF) 공중합체인 것이 바람직할 수 있고, 폴리 (비닐리덴 플로라이드-코-헥사플루오 프로필렌(P(VDF-HFP))인 것이 보다 바람직할 수 있다.
이에 상기 이온 젤은 바람직하게는 상기 이온성 액체 및 P(VDF-HFP)을 포함할 수 있다.
한편, 상기 신축성 전극 잉크 조성물은 상기 전도성 나노 소재, 고분자 재료 및 이온성 액체의 조성비에 따라 저항값이 달라질 수 있고, 보다 낮은 저항값을 갖기 위해 상기 전도성 나노 소재, 고분자 재료 및 이온성 액체는 1:1:0.3 내지 1:1:4의 중량비로 포함할 수 있고, 바람직하게는 1:1:0.5 내지 1:1:2.5의 중량비로 포함할 수 있고 보다 바람직하게는 1:1:0.5 내지 1:1:1.5의 중량비로 포함할 수 있다. 또한, 상기 전도성 나노 소재 및 상기 이온젤을 1:1.5 내지 1:3.5의 중량비로 포함할 수 있고, 바람직하게는 1:1.5 내지 1:2.5의 중량비로 포함할 수 있다.
본 발명의 실시 예에 따른 신축성 전극 잉크 조성물은 젤(gel)형태의 신축성 전극을 제조하기 위한 전극 잉크 조성물일 수 있다. 또한, 상기 신축성 전극 잉크 조성물은 인쇄 공정으로 박막트랜지스터의 소스 전극, 드레인 전극 및 게이트 전극 중 적어도 하나를 형성하기 위해 사용될 수 있다. 이때, 상기 신축성 전극 잉크 조성물에 의해 제조된 전극은 구부림뿐 아니라 이완 및 수축에 따른 저항 변화가 매우 작을 수 있다. 즉, 신축 스트레스에 따른 안정성이 현저히 우수할 수 있다.
한편, 본 발명의 다른 일 측면에서는
용매에 상기 신축성 전극 잉크 조성물을 용해시켜 전극 잉크를 제조하는 단계; 및
상기 전극 잉크를 기판상에 인쇄하는 단계;를 포함하는 신축성 전극의 제조방법이 제공된다.
이하, 본 발명의 실시 예에 따른 신축성 전극의 제조방법을 각 단계별로 상세히 설명한다.
본 발명의 실시 예에 따른 신축성 전극의 제조방법은 용매에 상기 신축성 전극 잉크 조성물을 용해시켜 전극 잉크를 제조하는 단계를 포함할 수 있다.
상기 전극 잉크를 제조하는 단계는, 본 발명의 실시 예에 따른 신축성 전극 잉크 조성물을 용매에 용해시키는 단계일 수 있다.
이때, 상기 용매는 상기 고분자 재료 및 이온성 액체를 용해시키는 용매이면 특별히 제한되지 않으며, 바람직하게는 디메틸포름아미드(DMF)가 사용될 수 있다.
상기 전극 잉크를 제조하는 단계는 30 내지 70℃에서 교반하는 단계를 더 포함할 수 있다. 이는, 상기 용매 내 상기 전도성 나노 소재, 고분자 재료 및 이온성 액체를 용해 및 균일하게 분산시키기 위한 것으로, 만약, 상기 온도가 30℃ 미만이거나 70℃를 초과하는 경우 균일하게 분산하기 어려운 문제가 발생될 수 있다. 또한, 상기 교반하는 단계는 상기 잉크를 초음파처리하여 상기 전도성 나노 소재, 고분자 재료 및 이온성 액체를 보다 균일하게 분산시킬 수 있다.
다음, 본 발명의 실시 예에 따른 신축성 전극의 제조방법은 상기 전극 잉크를 기판상에 인쇄하는 단계를 포함할 수 있다.
이때, 상기 기판은 신축성 및 유연성 중 적어도 하나의 특성을 갖는 것이 바람직할 수 있다.
상기 기판은 유연성을 갖는 기판으로, 폴리에틸렌테레프탈레이드(PET, polyethyeleneterepthalate), 폴리이미드(PI, polyimide), 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PET, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(polyallylate), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC) 및 셀룰로오스 아세테이트 프로피오네이트(CAP: cellulose acetate propinoate)로 이루어진 군으로부터 선택되는 1종 이상일 수 있으나 이에 제한된 것은 아니며 유연성을 갖는 다양한 물질이 사용될 수 있다.
또한, 상기 기판은 신축성을 갖는 고분자 기판으로, 에코-플렉스(ECO-FLEX), 폴리디메틸실록세인(PDMS, polydimethylsiloxane), 폴리우레탄(PU, polyurethane) 폴리이소프렌(polyisoprene), 폴리부타디엔(polybutadiene), 아크릴로니트릴-부타디엔 러버 (NBR, acrylonitrile butadiene rubber) 및 스티렌-부타디엔 러버 (SBR, styrene-butadiene rubber)로 이루어진 군으로부터 선택되는 1종 이상이 사용될 수 있으나 이에 제한된 것은 아니며 신축성을 갖는 다양한 물질이 사용될 수 있다.
상기 기판의 온도는 원활한 용매 제거를 위하여 상온보다 높은 온도를 유지하는 것이 바람직할 수 있다. 이에, 상기 기판의 온도는 30℃ 내지 220℃를 유지할 수 있고, 바람직하게는 50℃ 내지 200℃를 유지할 수 있고, 바람직하게는 100 내지 160℃를 유지할 수 있고, 보다 바람직하게는 130℃의 온도를 유지할 수 있다.
이는 상기 기판으로, 유연 기판 또는 신축성을 갖는 고분자 기판을 사용하기 위한 것이고 또한, 상기 기판상에 인쇄된 잉크에 포함된 용매를 빠르게 제거하기 위한 것일 수 있다.
본 발명의 박막 트랜지스터의 제조방법은 전 공정을 130℃ 이하의 온도에서 수행할 수 있어, 저온 공정이 요구되는 다양한 기판을 활용할 수 있다.
또한, 상기 인쇄는 스핀 코팅, 스프레이 코팅, 잉크젯 인쇄 및 스크린 프린팅, 플렉소, 그라비아 및 롤투롤에서 선택되는 하나의 방법으로 수행할 수 있으나 바람직하게는 스프레이 코팅 방법으로 수행될 수 있다.
일 예로, 상기 신축성 전극은 상기 전극 잉크를 130℃의 상기 기판에 대기 상태 및 1.0bar 내지 2.0bar의 가스 압력으로 스프레이 코팅하여 형성될 수 있다.
본 발명의 실시 예에 따른 신축성 전극의 제조방법은 상기 인쇄하는 단계 이후, 인쇄된 잉크를 건조시키는 단계를 더 포함할 수 있다.
이는 상기 잉크 내 용매를 완전히 제거하기 위한 단계로, 130℃ 이하의 온도에서 수행될 수 있고, 25℃ 내지 130℃의 온도에서 수행될 수 있고 50℃ 내지 100℃의 온도에서 수행될 수 있다.
본 발명의 실시 예에 따라 제조된 신축성 전극은 젤(gel)형태의 전극으로, 전기적 특성 및 기계적 안정성이 우수하며, 이완 및 수축하는 등의 신축 스트레스에 대한 안정성이 우수하여 유연 전자소자, 웨어러블 전자소자, 스마트 센서등의 전극에 사용될 수 있다.
한편, 본 발명의 다른 일 측면에서는
상기 신축성 전극 잉크 조성물을 이용하여 기판상에 서로 이격 배치되도록 소스 전극 및 드레인 전극을 인쇄하는 단계;
반도체 잉크를 이용하여 상기 기판상에 상기 소스 전극 및 드레인 전극을 연결하는 반도체층을 인쇄하는 단계;
이온 젤 잉크를 이용하여 상기 반도체층 상에 유전체층을 인쇄하는 단계; 및
전도성 잉크를 이용하여 상기 유전체층 상에 게이트 전극을 인쇄하는 단계;를 포함하는 박막 트랜지스터의 제조방법이 제공된다.
상기 박막 트랜지스터의 제조방법은 적층 인쇄 방법으로, 탑 게이트 형태(Top-gate type)의 전해질을 게이트 절연체로 사용하는 트랜지스터(Electrolyte Gated Transistor, EGT)를 제조하는 방법일 수 있다.
상기 탑 게이트 형태의 박막 트랜지스터는 도 7에서와 같은 기판(110)상에 소스 전극(120) 및 드레인 전극(130)이 이격 배치되고, 상기 소스 전극(120) 및 드레인 전극(130)을 연결하는 반도체층(140)이 배치되고, 상기 반도체층(140)상에 유전체층(150)이 형성되고, 상기 유전체층(150)상에 게이트 전극(160)이 형성된 형태일 수 있다.
또한, 상기 인쇄는 스핀 코팅, 스프레이 코팅, 잉크젯 인쇄 및 스크린 프린팅, 플렉소, 그라비아 및 롤투롤에서 선택되는 어느 하나의 방법으로 수행할 수 있으며, 모든 단계에서 동일한 방법이 사용될 수 있으나 이에 제한된 것은 아니다.
이하, 본 발명의 실시 예에 따른 박막 트랜지스터의 제조방법을 각 단계별로 상세히 설명한다.
본 발명의 실시 예에 따른 박막 트랜지스터의 제조방법은 상기 신축성 전극 잉크 조성물을 포함하는 전극 잉크를 이용하여 기판상에 서로 이격 배치되도록 소스 전극 및 드레인 전극을 인쇄하는 단계를 포함할 수 있다.
상기 단계는 상기 기판상에 신축성이 우수한 젤(gel)형태의 소스 전극 및 드레인 전극을 형성하기 위한 단계이다.
이때, 상기 기판은 유연 기판 또는 신축성 기판일 수 있고, 유연 기판을 사용할 경우 유연 박막 트랜지스터를 제조할 수 있고, 신축성 기판을 사용할 경우 신축성 박막 트랜지스터를 제조할 수 있다.
이때, 상기 전도성 잉크 조성물은 전도성 나노 소재, 고분자 재료 및 이온성 액체를 포함할 수 있고, 상기 전도성 나노 소재는 탄소나노튜브, 그래핀, 금속 나노선 및 전도성 고분자 중 적어도 하나일 수 있고, 바람직하게는 저항값이 보다 낮은 단일벽탄소나노튜브(Single walled carbon nanotubes, SWCNTs)일 수 있다.
이때 상기 기판의 온도는 원활한 용매 제거를 위하여 상온보다 높은 온도를 유지하는 것이 바람직할 수 있다. 이에, 상기 기판의 온도는 30℃ 내지 220℃를 유지할 수 있고, 바람직하게는 50℃ 내지 200℃를 유지할 수 있고, 바람직하게는 100 내지 160℃를 유지할 수 있고, 보다 바람직하게는 130℃의 온도를 유지할 수 있다.
상기 기판상에 마스크를 형성한 후, 상기 전극 잉크를 인쇄함으로써 소스 전극 및 드레인 전극이 이격 형성되도록 할 수 있다.
이때, 패턴이 형성된 마스크를 이용하여 기판상에 복수의 트랜지스터를 동시에 형성할 수 있다.
또한, 상기 소스 전극 및 드레인 전극을 인쇄하는 단계는 상기 전극 잉크 조성물을 인쇄한 후 이를 건조시키는 단계를 더 포함할 수 있다. 이는 상기 전극 잉크 내 용매를 완전히 제거하기 위한 단계로, 130℃이하의 온도에서 수행될 수 있고, 25℃ 내지 130℃의 온도에서 수행될 수 있고 50℃ 내지 100℃의 온도에서 수행될 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터의 제조방법은 반도체 잉크를 이용하여 상기 기판상에 상기 소스 전극 및 드레인 전극을 연결하는 반도체층을 인쇄하는 단계를 포함할 수 있다.
상기 반도체층을 인쇄하는 단계는 상기 반도체 잉크를 제조하는 단계를 더 포함할 수 있고, 상기 반도체 잉크는 용매에 유기 반도체를 용해시켜 제조할 수 있다.
상기 유기 반도체는 바람직하게는 티오펜 계열의 고분자 반도체로 반도체 잉크는 폴리(3-헥실티오펜)(P3HT), 폴리(2-헥실티오펜), 폴리(3,3’’’-디도데실쿼터티오펜)(PQT-12), 폴리(9,9’-다이옥틸 플로오렌-코-비티오펜)(F8T2) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 어느 하나를 포함할 수 있고, 바람직하게는 규칙적 P3HT(regioregular P3HT)일 수 있다.
또한, 상기 용매는 상기 유기 반도체를 용해시키는 용매이면 특별히 제한되지 않으며, 구체적으로는 클로로포름일 수 있다.
상기 소스 전극 및 드레인 전극이 형성된 기판상에 마스크를 형성한 후, 상기 반도체 잉크를 인쇄함으로써 소스 전극 및 드레인 전극을 연결하는 반도체층을 형성할 수 있다.
또한, 상기 반도체층을 인쇄하는 단계는 상기 반도체 잉크를 인쇄한 후 이를 건조시키는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터의 제조방법은 이온 젤 잉크를 이용하여 상기 반도체층 상에 유전체층을 인쇄하는 단계를 포함할 수 있다.
상기 유전체층을 인쇄하는 단계는 상기 이온 젤 잉크를 제조하는 단계를 더 포함할 수 있고, 상기 이온 젤 잉크는 용매에 이온 젤을 용해시켜 제조할 수 있다.
이때, 상기 이온 젤은 이온성 액체가 고분자 재료에 의해 지지된 형태의 물질로, 이온성 액체 및 고분자 재료를 포함하며 이를 통해 우수한 열적, 화학적, 전기화학적 안정성을 나타내는 동시에 우수한 기계적 특성을 나타낼 수 있다.
또한, 상기 이온젤은 증기 압력이 낮아 공정 중에 기화하지 않으므로 기화에 따른 손실을 최소화할 수 있고 온도 안정성이 현저히 우수한 장점이 있다.
상기 이온성 액체는 비스(트리플루오로메틸설포닐)이미드([EMI][TFSI]), 1-부틸-3-메틸이미다졸륨 비스(트리플루오로메틸설포닐)이미드 ([BMI][TFSI]), 1-부틸-3-메틸이미다졸륨 헥사플루오로포스페이트 ([BMI][PF6]), 1-부틸-3-메틸이미다졸륨 테트라플루오로보레이트(BMI][BF4]), 1-부틸-1-메틸피롤리디늄 비스(트리플루오로메틸설포닐)이미드 [BMPYR][TFSI], 1-부틸-1-메틸피롤리디늄 트리스(펜타플루오로에틸)트리플루오로포스페이트([BMPYR][FAP]), 1-에틸-3-메틸이미다졸륨 트리스(펜타플루오로에틸)트리플루오로포스페이트 [EMI][FAP], 1-에틸-3-메틸이미다졸륨 비스(플루오로설포닐)이미드([EMI][FSI]) 및 에틸-디메틸-프로필암모튬 비스(트리플루오로메틸설포닐)이미드([EDMPA][TFSI])로 이루어진 군으로부터 선택되는 1종 이상일 수 있고, 바람직하게는 1-에틸-3메틸이미다졸륨 비스(트리플루오르 메틸 설포닐)이미드([EMI][TFSI])일 수 있다.
또한, 상기 고분자 재료는 호모폴리머, 공중합체, 다중 공중합체 및 이들의 혼합물 중 적어도 하나일 수 있다.
이에, 상기 고분자 재료는 폴리 비닐리덴 플루오라이드(PVDF), 폴리비닐 플루오라이드 (PVF), 폴리비닐 클로라이드(PVC), 폴리비닐 알코올(PVA), 폴리에틸렌(PE), 폴리프로필렌(PP), 및 폴리스티렌(PS)로 이루어진 군으로부터 선택되는 호모 폴리머 또는 이를 포함하는 공중합체일 수 있으나, 고용량 특성을 나타내는 유전체층을 형성하기 위해 폴리비닐리덴 플로라이드(PVDF) 공중합체인 것이 바람직할 수 있고, 폴리 (비닐리덴 플로라이드-코-헥사플루오 프로필렌(P(VDF-HFP))인 것이 보다 바람직할 수 있다. 이에 상기 이온 젤은 바람직하게는 상기 이온성 액체 및 P(VDF-HFP)을 포함할 수 있다.
또한, 상기 용매는 상기 이온 젤을 용해시키는 용매이면 특별히 제한되지 않으며, 구체적으로는 아세톤일 수 있다.
상기 유전체층을 인쇄하는 단계는 상기 이온 젤 잉크를 인쇄한 후 이를 건조시키는 단계를 더 포함할 수 있다.
상기 단계를 통해 형성된 유전체층은 이온젤로 구성됨으로써 상기 제조방법으로 제조된 박막 트랜지스터는 매우 높은 비정전용량을 가질 수 있으며, 이로 인해 소자의 구동이 낮은 전압에서 가능하며, 전력소모량이 매우 작아 휴대용 디바이스에 적용하기 유리할 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터의 제조방법은 전도성 잉크를 이용하여 상기 유전체층 상에 게이트 전극을 인쇄하는 단계를 포함할 수 있다.
상기 게이트 전극을 인쇄하는 단계는 상기 전도성 잉크를 제조하는 단계를 더 포함할 수 있다.
이때, 상기 전도성 잉크는 상기 소스 전극 및 드레인 전극을 형성하는 데 사용한 전극 잉크와 동일할 수 있으나 바람직하게는 전도성 고분자를 포함할 수 있고, 더욱 바람직하게는 투명 전극으로 사용되는 PEDOT:PSS를 포함할 수 있다.
한편, 상기 전도성 잉크를 인쇄할 때 용매를 원활하게 제거하기 위하여 기판의 온도를 25℃ 내지 100℃로 유지할 수 있고, 40 내지 90℃로 유지할 수 있고, 바람직하게는 70 내지 90℃로 유지할 수 있다.
또한, 상기 게이트 전극을 인쇄하는 단계는 상기 전도성 잉크를 인쇄한 후 이를 건조시키는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터의 제조방법은 트랜지스터의 전 구성을 인쇄 공정으로 제조하는 적층 인쇄가 가능하여 낮은 비용으로 제조할 수 있고, 제조가 용이하며, 연속 공정이 가능하여 대면적 및 대량 생산에 더욱 용이할 수 있다.
또한, 본 발명의 실시 예에 따라 제조된 박막 트랜지스터는 1V 이하의 낮은 작동 전압에서 작동할 수 있고, 높은 출력전류를 나타내며, 온-오프 전류비(on/off current ratio)가 우수하고, 더욱이 신축 스트레스에 대한 안정성이 우수해 차세대 플렉서블 디바이스 또는 웨어러블 디바이스에 활용될 수 있다.
한편, 본 발명의 다른 일 측면에서는
상기 신축성 전극 잉크 조성물을 이용하여 기판상에 서로 이격 배치되도록 게이트 전극, 소스 전극 및 드레인 전극을 인쇄하는 단계;
반도체 잉크를 이용하여 상기 기판상에 상기 소스 전극 및 드레인 전극을 연결하는 반도체층을 인쇄하는 단계; 및
이온 젤 잉크를 이용하여 상기 반도체층 상에 유전체층을 인쇄하는 단계;를 포함하는 박막 트랜지스터의 제조방법이 제공된다.
상기 박막 트랜지스터의 제조방법은 적층 인쇄 방법으로, 사이드 게이트된 형태(side-gated type)의 전해질을 게이트 절연체로 사용하는 트랜지스터(Electrolyte Gated Transistor, EGT)를 제조하는 방법일 수 있다.
상기 사이드 게이트된 형태의 박막 트랜지스터(200)는 도 18에서와 같이, 기판(210)상에 게이트 전극(260), 소스 전극(220) 및 드레인 전극(230)이 이격 배치되고, 상기 소스 전극(220) 및 드레인 전극(230)을 연결하는 반도체층(240)이 배치되고, 상기 반도체층(240)상에 유전체층(250)이 형성된 형태일 수 있다.
상기 제조방법은 기판상에 상기 전극 잉크 조성물을 포함하는 전극 잉크를 이용하여 게이트 전극, 소스 전극 및 드레인 전극을 동시에 인쇄하는 것을 제외하고, 반도체층 및 유전체층을 형성하는 방법은 전술한 탑 게이트 형태의 제조방법과 동일할 수 있다.
한편, 본 발명의 다른 일 측면에서는
용매에 다중벽 탄소나노튜브, 고분자 재료 및 이온성 액체를 용해시켜 인버터 저항 잉크를 제조하는 단계;
상기 저항 잉크를 신축성 기판상에 인쇄하여 인터버 저항을 형성하는 단계; 및
상기 인버터 저항과 상기 제조방법으로 제조된 박막 트랜지스터를 전기적으로 연결하는 단계;를 포함하는 신축성 인버터의 제조방법이 된다.
본 발명의 실시 예에 따른 인버터는 다중벽 탄소나노튜브를 포함하는 저항을 상기 박막 트랜지스터에 연결한 것으로, 1V 이하의 낮은 작동 전압에서 전압 전달 성능이 우수하고, 신축 변형에 대한 변화값이 적어, 신축성 소자로서의 성능이 현저히 우수한 신축성 인버터이다.
이하, 본 발명의 실시 예에 따른 신축성 인버터의 제조방법을 각 단계별로 상세히 설명한다.
본 발명의 실시 예에 따른 신축성 인버터의 제조방법은 용매에 다중벽 탄소나노튜브, 고분자 재료 및 이온성 액체를 용해시켜 인버터 저항 잉크를 제조하는 단계를 포함할 수 있다.
이때 상기 저항 잉크는 다중벽 탄소나노튜브, 고분자 재료 및 이온성 액체를 포함할 수 있다.
이때, 상기 고분자 재료는 호모폴리머, 공중합체, 다중 공중합체 및 이들의 혼합물 중 적어도 하나일 수 있다. 이에, 상기 고분자 재료는 폴리 비닐리덴 플루오라이드(PVDF), 폴리비닐 플루오라이드 (PVF), 폴리비닐 클로라이드(PVC), 폴리비닐 알코올(PVA), 폴리에틸렌(PE), 폴리프로필렌(PP), 및 폴리스티렌(PS)로 이루어진 군으로부터 선택되는 호모 폴리머 또는 이를 포함하는 공중합체일 수 있으나, 박막 트랜지스터의 유전체층으로 사용할 경우 고용량 특성을 나타내는 폴리비닐리덴 플로라이드(PVDF) 공중합체인 것이 바람직할 수 있고, 폴리 (비닐리덴 플로라이드-코-헥사플루오 프로필렌(P(VDF-HFP))인 것이 보다 바람직할 수 있다.
또한, 상기 이온성 액체는 1-에틸-3-메틸이미다졸륨 비스(트리플루오로메틸설포닐)이미드([EMI][TFSI]), 1-부틸-3-메틸이미다졸륨 비스(트리플루오로메틸설포닐)이미드 ([BMI][TFSI]), 1-부틸-3-메틸이미다졸륨 헥사플루오로포스페이트 ([BMI][PF6]), 1-부틸-3-메틸이미다졸륨 테트라플루오로보레이트(BMI][BF4]), 1-부틸-1-메틸피롤리디늄 비스(트리플루오로메틸설포닐)이미드 [BMPYR][TFSI], 1-부틸-1-메틸피롤리디늄 트리스(펜타플루오로에틸)트리플루오로포스페이트([BMPYR][FAP]), 1-에틸-3-메틸이미다졸륨 트리스(펜타플루오로에틸)트리플루오로포스페이트 [EMI][FAP], 1-에틸-3-메틸이미다졸륨 비스(플루오로설포닐)이미드([EMI][FSI]) 및 에틸-디메틸-프로필암모튬 비스(트리플루오로메틸설포닐)이미드([EDMPA][TFSI])로 이루어진 군으로부터 선택되는 1종 이상일 수 있고, 바람직하게는 1-에틸-3메틸이미다졸륨 비스(트리플루오르 메틸 설포닐)이미드([EMI][TFSI])일 수 있다.
한편, 상기 저항 잉크는 상기 다중벽 탄소나노튜브, 고분자 재료 및 이온성 액체의 조성비에 따라 저항값이 달라질 수 있고, 바람직하게는 1:1:0.3 내지 1:1:4의 중량비로 포함할 수 있고, 보다 바람직하게는 1:1:0.5 내지 1:1:2.5의 중량비로 포함할 수 있고 보다 바람직하게는 1:1:0.5 내지 1:1:1.5의 중량비로 포함할 수 있다.
또한, 본 발명의 실시 예에 따른 신축성 인버터의 제조방법은 상기 저항 잉크를 신축성 기판상에 인쇄하여 인터버 저항을 형성하는 단계를 포함할 수 있다.
상기 인쇄방법은 상기 박막 트랜지스터의 인쇄방법과 동일한 방법으로 수행될 수 있으나 이에 제한된 것은 아니며, 다양한 인쇄 방법이 사용될 수 있다.
상기 인쇄를 통해 젤(gel)형태의 인버터 저항을 제조할 수 있으며, 상기 젤(gel)형태의 인버터 저항은 구부림뿐 아니라 이완 및 수축에 따른 저항 변화가 매우 작을 수 있다. 즉, 신축 스트레스에 따른 안정성이 현저히 우수할 수 있다.
또한, 본 발명의 실시 예에 따른 신축성 인버터의 제조방법은 상기 인버터 저항과 상기 제조방법으로 제조된 박막 트랜지스터를 전기적으로 연결하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 신축성 인버터의 제조방법은 인버터를 구성하는 전 구성을 인쇄 공정으로 제조 가능하여 낮은 비용으로 제조할 수 있고, 제조가 용이하며, 연속 공정이 가능하여 대면적 및 대량 생산에 더욱 용이할 수 있다.
이하, 실시 예 및 실험 예를 통하여 본 발명을 상세하게 설명한다.
단, 하기 실시 예 및 실험 예는 본 발명을 예시하는 것일 뿐, 본 발명의 내용이 하기의 실시 예에 의해 한정되는 것은 아니다.
<실시 예 1> 신축성 전극
단계 1: 단일벽 탄소나노튜브(SWCNT), P(VDF-HFP) 및 [EMI][TFSI]을 각각 8mg씩 15mL의 디메틸포름아미드(dimethylformamide, DMF)에 용해시켜 단일벽 탄소나노튜브, [EMI][TFSI] 및 P(VDF-HFP)이 1:1:1로 구성된 전극 잉크를 제조하였다. 상기 단일벽 탄소나노튜브(SWCNT), P(VDF-HFP) 및 [EMI][TFSI]의 균일한 분산을 위해 50 ℃에서 한시간 동안 교반한 후, 한시간 동안 bar-sonicate처리하였다.
단계 2: 상기 전극 잉크를 ECO-FLEX 신축성 기판위에 스프레이 인쇄하여 길이 1200μm, 두께 3μm 및 넓이 200μm의 신축성 전극을 형성하였다.
<실시 예 2> 신축성 전극
상기 실시 예 1의 단계 1에서, 단일벽 탄소나노튜브, P(VDF-HFP) 및 [EMI][TFSI]을 1:1:2으로 포함하는 전극 잉크를 제조하는 것으로 달리하는 것을 제외하고 실시 예 1과 동일한 방법을 수행하여 신축성 전극을 형성하였다.
<실시 예 3> 신축성 전극
상기 실시 예 1의 단계 1에서, 단일벽 탄소나노튜브, P(VDF-HFP) 및 [EMI][TFSI]을 1:1:3으로 포함하는 전극 잉크를 제조하는 것으로 달리하는 것을 제외하고 실시 예 1과 동일한 방법을 수행하여 신축성 전극을 형성하였다.
<실시 예 4> 탑 게이트 형태의 유연 박막 트랜지스터
단계 1: 도 5와 같이, 단일벽 탄소나노튜브, P(VDF-HFP) 및 [EMI][TFSI]을 각각 8mg씩 15mL의 디메틸포름아미드(DMF)에 용해시켜 전극 잉크를 제조하고, 위치 규칙적 폴리(3-헥실티오펜)(regioregular P3HT) 1mg을 클로로포름 1 mL에 용해시켜 반도체 잉크를 제조하고, P(VDF-HFP), [EMI][TFSI] 및 아세톤을 1:9:40의 비율로 혼합하여 이온 젤 잉크를 제조하고, 에틸렌 글리콜 0.1 mL, PEDOT:PSS 1 mL 및 DI-water 0.5 mL를 혼합해 게이트 전극 잉크를 제조하였다.
단계 2: 도 6에서와 같이, PET(polyethylene terephthalate) 유연 기판상에 30개의 트랜지스터 소자가 형성되도록 패턴된 stencil masks를 배치한 후, 250 μm 노즐 사이즈의 에어브러쉬를 이용하여 상기 stencil masks가 배치된 PET 기판에 2ml의 전극 잉크(10)을 스프레이 인쇄하여 소스 및 드레인 전극을 형성하였다. 이때 기판의 온도를 130℃로 유지하였다. 이후 인쇄된 전극의 용매를 제거하기 위해 진공 및 130℃ 조건에서 2시간동안 건조시켰다.
단계 3: 이후, 상기 에어브러쉬를 이용하여 동일한 방법으로 stencil masks를 배치한 후 상기 소스 및 드레인 전극상에 0.4 mL의 반도체 잉크(20) 및 0.8 mL의 이온젤 잉크(30)를 스프레이 인쇄하여 반도체층 및 유전체층을 형성하였다. 이때 기판의 온도는 50℃로 유지하였다.
단계 4: 이후, 상기 에어브러쉬를 이용하여 동일한 방법으로 stencil masks를 배치한 후0.8 mL의 게이트 전극 잉크(40)를 스프레이 인쇄하여 게이트 전극을 형성하였다. 이때 기판의 온도를 80℃로 유지 하였다.
상기 모든 스프레이 인쇄 공정은 기판의 온도가 130℃이하인 상태에서 대기중에서 수행하였으며, 1.5bar의 가스 압력으로 수행하였다.
단계 5: 이후 잔여 용매를 제거를 위해 진공 및 50℃ 조건에서 24시간동안 건조시켜 PET기판상에 도 7 형태의 탑 게이트 박막 트랜지스터 30개를 인쇄하였다.
<실시 예 5> 탑 게이트 형태의 유연 박막 트랜지스터
상기 실시 예 4의 단계 2에서 유연 기판을 PI(polyimide)로 달리 사용하는 것을 제외하고 실시 예 4와 동일한 방법을 수행하여 유연 박막 트랜지스터를 제조하였다.
<실시 예 6> 탑 게이트 형태의 유연 박막 트랜지스터
상기 실시 예 4의 단계 2에서 유연 기판을 종이(paper)로 달리 사용하는 것을 제외하고 실시 예 4와 동일한 방법을 수행하여 유연 박막 트랜지스터를 제조하였다.
<실시 예 7> 사이드 게이트된 신축성 박막 트랜지스터
상기 실시 예 4와 동일한 조성의 전극 잉크, 반도체 잉크 및 잉크 젤 잉크를 사용하고, 이하의 방법을 수행하여 에코 플렉스(ECO-FLEX) 신축성 기판상에 도 18과 같은 사이드 게이트된 신축성 박막 트랜지스터를 인쇄하였다.
단계 1: 에코 플렉스(ECO-FLEX) 신축성 기판상에 패턴된 stencil masks를 배치한 후, 250 μm 노즐 사이즈의 에어브러쉬를 이용하여 상기 stencil masks가 배치된 에코 플렉스(ECO-FLEX) 기판에 2ml의 전극 잉크를 스프레이 인쇄하여 게이트, 소스 및 드레인 전극이 이격하도록 형성하였다. 이때 상기 스프레이 공정은 대기중에서 수행하였으며, 기판의 온도는 130℃ 이하로 유지하였다. 이후 인쇄된 전극의 용매를 제거하기 위해 진공 및 130℃ 조건에서 2시간동안 건조시켰다.
단계 2: 이후, 상기 에어브러쉬를 이용하여 동일한 방법으로 stencil masks를 배치한 후 상기 게이트, 소스 및 드레인 전극상에 0.4 mL의 반도체 잉크 및 0.8 mL의 이온젤 잉크를 스프레이 인쇄하여 반도체층 및 유전체층을 형성하였다. 이때 반도체 잉크 및 이온젤 잉크의 스프레이 공정은 대기중에서 수행하였으며, 기판의 온도는 50℃로 유지하였다.
단계 3: 이후 잔여 용매를 제거를 위해 진공 및 50℃ 조건에서 24시간동안 건조시켰다.
<실시 예 8> 신축성 인버터
단계 1: 다중벽 탄소나노튜브(Multi walled carbon nanotube, MWCNT), P(VDF-HFP) 및 [EMI][TFSI]을 1:1:1 비율로 아세톤에 용해한 인버터 저항 잉크를 제조하고, 상기 다중벽 탄소나노튜브(Multi walled carbon nanotube, MWCNT), P(VDF-HFP) 및 [EMI][TFSI]의 균일한 분산을 위해 50 ℃에서 한시간 동안 교반한 후, 한시간 동안 bar-sonicate처리하였다.
단계 2: 상기 실시 예 7의 사이드 게이트된 평면형 박막 트랜지스터의 드레인 전극과 이격 배치되도록 상기 단계 1에서 제조한 인버터 저항 잉크를 스프레이 인쇄하여 다중벽 탄소나노튜브(Multi walled carbon nanotube, MWCNT) 기반 인버터 저항을 형성하여 신축성 인버터를 제조하였다.
<비교예 1> 신축성 전극
단일벽 탄소나노튜브를 ECO-FLEX 신축성 기판위에 스프레이 코팅하여 신축성 전극을 형성하였다.
<비교예 2> 신축성 전극
상기 실시 예 1의 단계 1에서, 단일벽 탄소나노튜브, [P(VDF-HFP) 및 [EMI][TFSI]을 1:1:0으로 포함하는 전극 잉크를 제조하는 것으로 달리하는 것을 제외하고 실시 예 1과 동일한 방법을 수행하여 신축성 전극을 형성하였다.
<실험 예 1> 신축성 전극의 신축에 따른 저항변화 측정
본 발명의 실시 예에 따른 신축성 전극의 신축에 따른 저항 변화(△R/R0)를 확인하기 위해 상기 실시 예 1 및 비교예 1에서 제조한 신축성 전극의 길이를 늘려 도 1에 나타낸 바와 같이, 0%, 60% 및 120%의 인장 변형률 상태로 형성한 후, 상기 각각의 인장률 상태에서의 저항 변화(△R/R0)를 측정하고 그 결과를 도 2에 나타내었다.
도 2에 나타난 바와 같이, 동일한 인장 변형률에서 실시 예 1의 전극은 비교예 1의 전극보다 저항 변화가 작은 것을 알 수 있다. 즉, 비교예 1의 전극의 경우 인장 변형률 60%에서 2 이상의 저항 변화가 나타나고, 인장 변형률 120%에서 10 이상의 저항변화가 나타난 반면, 실시 예 1의 전극의 경우 인장 변형률 60%에서 약 0.2의 저항 변화만 나타나고, 인장 변형률 120%에서도 저항 변화가 약 1로 인장 변형률에 대한 저항 변화가 현저히 작은 것을 알 수 있고, 이를 통해 비교예 1 대비 실시 예 1의 전극은 신축성 전극으로서의 성능이 보다 우수한 것을 알 수 있다.
또한, 도 3은 0%, 60% 및 120%의 인장 변형률 상태에서의 실시 예 1의 전극의 표면을 주사전자현미경(SEM)으로 관찰한 사진으로, 인장 변형률 0%인 상태에서의 전극은 약 100 μm 이하의 다수 마이크로 도메인으로 구성되어 있는 것을 알 수 있고, 인장 변형률 60%인 상태에서는 수 마이크로 크기의 측면 균열이 발생하는 것을 알 수 있고, 인장 변형률 120%인 상태에서는 상기 균열이 보다 커진 것을 알 수 있다. 상기와 같은 표면 변화에도 불구하고 인장 변형률이 120%인 상태까지 저항 변화가 작은 것은 상기 전극에 균열이 발생하더라도 전기적으로 연결된 상태가 유지되기 때문인 것으로 볼 수 있다.
<실험 예 2> 신축성 전극 조성물의 조성비에 따른 저항값 측정
본 발명의 실시 예에 따라 제조된 신축성 전극의 조성비에 따른 저항값을 확인하기 위해 실시 예 1 내지 3 및 비교예 2의 전극에 대해 저항 측정기를 이용하여 저항값을 측정하였으며, 그 결과를 도 4에 나타내었다.
도 4에 나타난 바와 같이, 실시 예 1에서 가장 작은 저항값을 나타내는 것을 알 수 있다.
<실험 예 3> 탑 게이트 형태의 유연 박막트랜지스터 형태 확인
본 발명의 실시 예에 따른 제조된 박막트랜지스터를 확인하기 위해 실시 예 4 내지 6에 의해 제조된 박막 트랜지스터를 확인한 결과, 도 8에서와 같이 전 공정을 스프레이 공정으로 수행하여 PET, PI 및 종이 기판상에 박막 트랜지스터가 잘 인쇄되었음을 알 수 있다.
<실험 예 4> 탑 게이트 형태의 유연 박막 트랜지스터의 특성 평가
실시 예 4에 의해 제조된 탑 게이트 형태의 유연 박막 트랜지스터의 소자 특성을 확인하기 위해, 소자 특성 테스트를 수행하였으며 그 결과를 도 9 내지 도 11에 나타내었다.
도 9는 게이트 전압(VGS)을 -0.1 내지 -0.7V로 인가할 때의 소스 드레인 전극의 전류(IDS) 전압(VDS) 그래프로, 도 9에 나타난 바와 같이, 매우 작은 전류 히스테리시스(IDS hysteresis)가 나타나는 것을 알 수 있고, 저전압에서 알맞은 선형(linear) 영역 및 포화(saturation) 영역이 나타남을 알 수 있다.
또한, 도 10은 VDS가 -0.1V인 선형(linear) 영역에서의 전이 특성 곡선(transfer curve)을 나타낸 것으로, 도 10에 나타낸 바와 같이, 실시 예 4의 박막 트랜지스터는 1V 이하의 저전압에서 우수한 스위칭 특성이 나타나는 것을 알 수 있고, 작은 히스테리시스 및 높은 104 이상의 높은 온-오프 전류비(on/off current ratio)가 나타나는 것을 알 수 있다. 또한, 상기 VDS가 -0.1V인 선형(linear) 영역에서의 홀 이동도(μ) 및 문턱 전압(Vth)은 각각 0.32 cm2/Vs 및 0.4 V로 계산되었다.
한편, 도 11에 나타나 바와 같이, VDS가 -0.7V인 포화(saturation)에서 IDS 1/2 와 VDS사이에서 선형 특성이 나타났으며, 홀 이동도(μ)가 0.62 cm2/Vs로 계산되었다. 또한, 실시 예 4에 의해 제조된 30개의 소자의 선형(linear) 영역에서의 평균적인 온/오프 전류비, 홀 이동도(μ) 및 문턱 전압(Vth)을 계산한 결과, 온/오프 전류비는 1.02 ± 0.19 × 104이고, 홀 이동도(μ)는 0.23 ± 0.07 cm2/Vs이고 문턱 전압(Vth)은 0.37 ± 0.05 V으로 계산되었다.
<실험 예 5> PI 및 종이(paper) 기판상에 형성된 유연 박막 트랜지스터의 특성 평가
상기 실험 예 4와 동일한 방법으로 실시 예 5 및 6의 유연 박막 트랜지스터의 특성을 평가하였으며, 그 결과를 도 12 및 도 13에 나타내었다.
도 12 및 13에 나타낸 바와 같이, PI 및 종이(paper) 기판상에 형성된 실시 예 5 및 6의 유연 박막 트랜지스터 또한, PET 기판상에 형성한 실시 예 4의 유연 박막 트랜지스터와 같이 우수한 스위칭 특성이 나타나는 것을 알 수 있다.
<실험 예 6> 유연 안정성 평가
본 발명의 실시 예에 따라 제조된 유연 박막 트랜지스터의 유연 안정성을 평가하기 위해, 실시 예 4의 유연 박막 트랜지스터에 대해 도 14에서와 같이 소자가 다양한 굽힌 반지름(r)을 갖도록 형성한 후, 굽힌 반지름(r)이 ∞, 12, 7, 및 2 mm인 상태에서 VDS가 -0.1V인 선형(linear) 영역에서의 전이 특성을 측정하고 그 결과를 도 15에 나타내었으며, 1mm의 굽힘 반지름에서 5000싸이클의 반복 굽힘 테스트를 수행하여, 홀 이동도(μ) 및 문턱 전압(Vth)을 측정한 결과를 도 16에 나타내었고, 문턱 전압(Vth), 온-전류(Ion), 오프-전류(Ioff) 및 온/오프 전류비를 측정한 결과를 도 17에 나타내었다.
도 15에 나타난 바와 같이, 굽힌 반지름(r)이 ∞, 12, 7, 및 2 mm인 상태에서 유사한 IDS-VGS곡선이 나타남을 알 수 있다. 굽힌 반지름(r)이 ∞, 12, 7, 및 2 mm인 상태에서 인장 변형률은 ε=t/2r(t는 기판의 두께, r은 굽힘 반지름)의 식을 이용하여 계산한 결과, 굽힌 반지름(r)이 ∞, 12, 7, 및 2 mm인 상태에서 각각 0, 0.42, 0.71 및 2.5%이었다.
이를 통해, 본발명의 실시 예에 따른 박막 트랜지스터는 기계적으로 변형된 상태에서도 동일한 특성이 나타나는 것을 알 수 있으며, 이는 유연 소자로서의 특성이 우수한 것으로 볼 수 있다.
또한, 도 16 및 17을 통해 1mm의 굽힘 반지름에서 5000사이클 굽힘 테스트를 진행하더라도, 성능이 거의 일정하게 유지되는 것을 알 수 있으며, 이를 통해 본발명의 실시 예 4에 따른 박막 트랜지스터는 변형에 따른 안정성이 우수한 것을 알 수 있다.
<실험 예 7> 사이드 게이트된 신축성 박막 트랜지스터의 특성 평가
실시 예 7에 의해 제조된 사이드 게이트된 신축성 박막 트랜지스터의 소자 특성을 확인하기 위해, 소자 특성 테스트를 수행하였으며 그 결과를 도 19 내지 도 22에 나타내었다.
도 19는 실시 예 7의 트랜지스터 소자에 대해 VDS가 -0.3V인 선형(linear) 영역에서의 전이 특성 곡선(transfer curve)을 나타낸 것으로, 실시 예 8의 트랜지스터 소자를 0%, 20%, 40%, 60%, 80% 및 100%의 인장 변형률로 변형한 후 처음 상태(변형률 0%)로 회복한 후 각각에 대해 측정하였다.
도 19에 나타난 바와 같이, 실시 예 7의 사이드 게이트된 신축성 박막 트랜지스터 또한 1 V이하의 낮은 전압에서 작동되는 것을 알 수 있고, 소자의 전이 특성은 0%, 20%, 40%, 60%, 80% 및 100%의 인장 변형률로 변형한 후 처음 상태(변형률 0%)로 회복하더라도 유사한 특성이 나타나는 것을 알 수 있다. 이를 통해, 실시 예 8의 사이드 게이트된 신축성 박막 트랜지스터는 저전압에서 우수한 스위칭 특성이 나타나며, 유연 안정성 또한 우수한 것을 알 수 있다.
도 20은 성능을 정량화 하기 위해, 수직 및 수평방향으로의 인장 변형률(0%, 20%, 40%, 60%, 80% 및 100%)에 따른 정상화된 이동도(normalized mobility,μ/μ 0 )의 변화를 계산하여 나타낸 그래프로, 정상화된 이동도의 변화는 수평 및 수직 방향에서 모두 20% 늘어났을때 약 90%가 유지되었고 40% 늘어났을때 약 70% 유지되었다.
도 21은 인장 변형률(0%, 20%, 40%, 60%, 80% 및 100%)에 따른 문턱 전압(Vth)값을 나타낸 그래프로, 문턱 전압(Vth)값은 인장 변형률이 커짐에 따라 보다 (-)값으로 이동하지만 100% 늘어났을때, 약 0.11 V로 매우 작은 양으로 이동하는 것을 알 수 있다.
도 22는 실시 예 7의 박막 트렌지스터를 20% 인장 변형률로 변형한 후 처음 상태(변형률 0%)로 회복하는 것을 5000 사이클 반복 수행하여 정상화된 이동도(normalized mobility,μ/μ 0 )의 안정성을 특정한 것으로, 도 22에 나타난 바와 같이, 5000 회 수행하더라도 80%의 성능을 유지되는 것을 알 수 있다. 이를 통해 실시 예 7에 따른 박막 트랜지스터는 변형에 따른 안정성이 우수한 것을 알 수 있다.
<실험 예 8> 신축성 인버터의 특성 평가
실시 예 8에 의해 제조된 신축성 인버터의 특성을 확인하기 위해, 이하와 같은 실험을 수행하였으며 그 결과를 도 23 내지 도 24에 나타내었다.
도 23은 실시 예 8의 의해 제조된 인버터가 0%, 20%, 40% 및 60% 인장 변형률 에서의 입력 전압(Vin)에 대한 출력 전압(Vout)을 나타낸 그래프이고 도 24는 입력 전압(Vin)에 대한 게인(gain)값을 나타낸 그래프로, 이때 공급 전압(VDD)는 0.6V로 하였다. 한편, 도 23 도면에 삽입된 회로도는 실시 예 8의 신축성 인버터의 등가 회로도를 나타낸 것이고, 상기 인장 변형률에 따른 측정은 0%, 20%, 40% 및 60%의 인장 변형률로 변형한 후 처음 상태(변형률 0%)로 회복한 후 측정하였다.
도 23 및 도 24에 나타난 바와 같이, 0%, 20%, 40% 및 60% 인장 변형률 모두에서 실시 예 8의 인버터는 0.6V의 매우 낮은 전압에서도 우수한 전압 전달(voltage transfer) 특성 및 게인(gain)이 나타나는 것을 알 수 있고, 전압 게인(∂Vout/∂Vin)은 0%, 20%, 40% 및 60% 인장 변형률에서 5.1, 4.9, 4.5 및 3.8로 측정되었다. 또한, 도 24 내부에 삽입된 도면은 0%, 20%, 40% 및 60% 인장 변형률각각에서 최대 게인(gain)값을 나타낼 때의 입력 전압값(Vinversion)을 나타낸 것으로, 상기 Vinversion값의 변화는 인장 변형률이 달라져도 약 0.1V 이하로 매우 낮은 것을 알 수 있다.
이에, 실시 예 8에 의해 제조된 신축성 인버터는 낮은 작동 전압에서 전압 전달 성능이 우수하며, 신축 변형에 대한 변화값이 없어, 신축성 소자로서의 성능이 우수한 것을 알 수 있다.
10: 전극 잉크
20: 반도체 잉크
30: 이온젤 잉크
40: 게이트 전극 잉크
100: 탑 게이트 형태의 유연 박막 트랜지스터
110: 유연 기판
120: 소스 전극
130: 드레인 전극
140: 반도체층
150: 유전체층
160: 게이트 전극
200: 사이드 게이트된 박막 트랜지스터
210: 기판
220: 소스 전극
230: 드레인 전극
240: 반도체층
250: 유전체층
260: 게이트 전극

Claims (15)

  1. 전도성 나노 소재, 고분자 재료 및 이온성 액체를 포함하는
    신축성 전극 잉크 조성물.
  2. 제 1 항에 있어서,
    상기 전도성 나노 소재, 고분자 재료 및 이온성 액체는 1:1:0.5 내지 1:1:1.5의 중량비로 포함하는 신축성 전극 잉크 조성물.
  3. 제 1 항에 있어서,
    상기 전도성 나노 소재는 탄소나노튜브, 그래핀, 금속 나노선 및 전도성 고분자 중 적어도 하나인 신축성 전극 잉크 조성물.
  4. 제 1 항에 있어서,
    상기 고분자 재료는 호모폴리머, 공중합체, 다중 공중합체 및 이들의 혼합물 중 적어도 하나인 신축성 전극 잉크 조성물.
  5. 제 1 항에 있어서,
    상기 이온성 액체는 1-에틸-3-메틸이미다졸륨 비스(트리플루오로메틸설포닐)이미드([EMI][TFSI]), 1-부틸-3-메틸이미다졸륨 비스(트리플루오로메틸설포닐)이미드 ([BMI][TFSI]), 1-부틸-3-메틸이미다졸륨 헥사플루오로포스페이트 ([BMI][PF6]), 1-부틸-3-메틸이미다졸륨 테트라플루오로보레이트(BMI][BF4]), 1-부틸-1-메틸피롤리디늄 비스(트리플루오로메틸설포닐)이미드 [BMPYR][TFSI], 1-부틸-1-메틸피롤리디늄 트리스(펜타플루오로에틸)트리플루오로포스페이트([BMPYR][FAP]), 1-에틸-3-메틸이미다졸륨 트리스(펜타플루오로에틸)트리플루오로포스페이트 [EMI][FAP], 1-에틸-3-메틸이미다졸륨 비스(플루오로설포닐)이미드([EMI][FSI]) 및 에틸-디메틸-프로필암모튬 비스(트리플루오로메틸설포닐)이미드([EDMPA][TFSI])로 이루어진 군으로부터 선택되는 1종 이상인 신축성 전극 잉크 조성물.
  6. 용매에 제 1 항의 신축성 전극 잉크 조성물을 용해시켜 전극 잉크를 제조하는 단계; 및
    상기 전극 잉크를 기판상에 인쇄하는 단계;를 포함하는 신축성 전극의 제조방법.
  7. 제 6 항에 있어서,
    상기 전극 잉크를 제조하는 단계는 50 내지 200℃의 온도에서 수행하는 신축성 전극의 제조방법.
  8. 제 1 항의 신축성 전극 잉크 조성물을 포함하는 전극 잉크를 이용하여 기판상에 서로 이격 배치되도록 소스 전극 및 드레인 전극을 인쇄하는 단계;
    반도체 잉크를 이용하여 상기 기판상에 상기 소스 전극 및 드레인 전극을 연결하는 반도체층을 인쇄하는 단계;
    이온 젤 잉크를 이용하여 상기 반도체층 상에 유전체층을 인쇄하는 단계; 및
    전도성 잉크를 이용하여 상기 유전체층 상에 게이트 전극을 인쇄하는 단계;를 포함하는 박막 트랜지스터의 제조방법.
  9. 제 1 항의 신축성 전극 잉크 조성물을 이용하여 기판상에 서로 이격 배치되도록 게이트 전극, 소스 전극 및 드레인 전극을 인쇄하는 단계;
    반도체 잉크를 이용하여 상기 기판상에 상기 소스 전극 및 드레인 전극을 연결하는 반도체층을 인쇄하는 단계; 및
    이온 젤 잉크를 이용하여 상기 반도체층 상에 유전체층을 인쇄하는 단계;를 포함하는 박막 트랜지스터의 제조방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 반도체 잉크는 폴리(3-헥실티오펜)(P3HT), 폴리(2-헥실티오펜), 폴리(3,3’’’-디도데실쿼터티오펜)(PQT-12), 폴리(9,9’-다이옥틸 플로오렌-코-비티오펜)(F8T2) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 어느 하나를 포함하는 박막 트랜지스터의 제조방법.
  11. 제 8 항 또는 제 9 항에 있어서,
    상기 이온 젤 잉크는 고분자 재료 및 이온성 액체를 포함하는 박막 트랜지스터의 제조방법.
  12. 제 8 항 또는 제 9 항에 있어서,
    상기 소스 전극 및 드레인 전극을 인쇄하기 전, 상기 기판을 100 내지 130℃의 온도로 유지하는 단계;를 더 포함하는 박막 트랜지스터의 제조방법.
  13. 제 8 항 또는 제 9 항에 있어서,
    상기 소스 전극 및 드레인 전극을 인쇄하기 전, 패턴을 갖는 마스크를 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조방법.
  14. 제 8 항 또는 제 9 항에 있어서,
    상기 신축성 전극 잉크, 반도체 잉크 및 이온 젤 잉크 중 적어도 하나를 건조시키는 단계;를 더 포함하는 박막 트랜지스터의 제조방법.
  15. 용매에 다중벽 탄소나노튜브, 고분자 재료 및 이온성 액체를 용해시켜 인버터 저항 잉크를 제조하는 단계;
    상기 저항 잉크를 신축성 기판상에 인쇄하여 인터버 저항을 형성하는 단계; 및
    상기 인버터 저항과 상기 제 9 항의 제조방법으로 제조된 박막 트랜지스터를 전기적으로 연결하는 단계;를 포함하는 신축성 인버터의 제조방법.
KR1020200024478A 2020-02-27 2020-02-27 신축성 전극 잉크 조성물, 이를 이용한 신축성 전극 및 박막 트랜지스터의 제조방법 KR102325698B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200024478A KR102325698B1 (ko) 2020-02-27 2020-02-27 신축성 전극 잉크 조성물, 이를 이용한 신축성 전극 및 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200024478A KR102325698B1 (ko) 2020-02-27 2020-02-27 신축성 전극 잉크 조성물, 이를 이용한 신축성 전극 및 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20210109717A true KR20210109717A (ko) 2021-09-07
KR102325698B1 KR102325698B1 (ko) 2021-11-15

Family

ID=77797040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200024478A KR102325698B1 (ko) 2020-02-27 2020-02-27 신축성 전극 잉크 조성물, 이를 이용한 신축성 전극 및 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR102325698B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230080550A (ko) * 2021-11-30 2023-06-07 중앙대학교 산학협력단 다층 박막 구조를 포함하는 전자 소자 및 다층 박막 구조를 갖는 트랜지스터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050061551A (ko) * 2002-10-23 2005-06-22 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 탄소 나노 튜브 및 이온성 액체로 이루어진 겔형 조성물,및 그 제조 방법
KR20110008207A (ko) * 2008-04-03 2011-01-26 캠브리지 디스플레이 테크놀로지 리미티드 유기 박막 트랜지스터
KR20140016213A (ko) * 2010-08-16 2014-02-07 주식회사 엘지화학 인쇄 조성물 및 이를 이용한 인쇄방법
KR101394506B1 (ko) 2013-01-07 2014-05-13 성균관대학교산학협력단 신축성 있는 박막트랜지스터 및 이의 제조방법
KR20160090422A (ko) * 2015-01-21 2016-08-01 한국화학연구원 열전재료용 고분자 조성물 및 이를 포함하는 열전재료 필름

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050061551A (ko) * 2002-10-23 2005-06-22 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 탄소 나노 튜브 및 이온성 액체로 이루어진 겔형 조성물,및 그 제조 방법
KR20110008207A (ko) * 2008-04-03 2011-01-26 캠브리지 디스플레이 테크놀로지 리미티드 유기 박막 트랜지스터
KR20140016213A (ko) * 2010-08-16 2014-02-07 주식회사 엘지화학 인쇄 조성물 및 이를 이용한 인쇄방법
KR101394506B1 (ko) 2013-01-07 2014-05-13 성균관대학교산학협력단 신축성 있는 박막트랜지스터 및 이의 제조방법
KR20160090422A (ko) * 2015-01-21 2016-08-01 한국화학연구원 열전재료용 고분자 조성물 및 이를 포함하는 열전재료 필름

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Nano Lett. 2014, 14, 682-686
T. Someya, Y. Kato, T. Sekitani, S. Iba, Y. Noguchi, Y. Murase, H. Kawaguchi, T. Sakurai, Proc. Natl. Acad. Sci. USA, 102, 12321-12325 (2005)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230080550A (ko) * 2021-11-30 2023-06-07 중앙대학교 산학협력단 다층 박막 구조를 포함하는 전자 소자 및 다층 박막 구조를 갖는 트랜지스터

Also Published As

Publication number Publication date
KR102325698B1 (ko) 2021-11-15

Similar Documents

Publication Publication Date Title
Cao et al. Screen printing as a scalable and low-cost approach for rigid and flexible thin-film transistors using separated carbon nanotubes
Cai et al. Carbon nanotube flexible and stretchable electronics
Luo et al. A simple strategy for high stretchable, flexible and conductive polymer films based on PEDOT: PSS-PDMS blends
Yogeswaran et al. New materials and advances in making electronic skin for interactive robots
Zou et al. Flexible devices: from materials, architectures to applications
Benight et al. Stretchable and self-healing polymers and devices for electronic skin
Lipomi et al. Skin-like pressure and strain sensors based on transparent elastic films of carbon nanotubes
Tong et al. Printed thin-film transistors: research from China
Li et al. Stretchable and conductive polymer films prepared by solution blending
Lu et al. Stretchable polymer dielectrics for low-voltage-driven field-effect transistors
Lipomi et al. Toward mechanically robust and intrinsically stretchable organic solar cells: Evolution of photovoltaic properties with tensile strain
Xu et al. Highly stretchable carbon nanotube transistors with ion gel gate dielectrics
Sekitani et al. Stretchable active-matrix organic light-emitting diode display using printable elastic conductors
Ji et al. Flexible organic memory devices with multilayer graphene electrodes
US20150280129A1 (en) Stretchable device, method of manufacturing the same, and electronic apparatus including stretchable device
Cao et al. Top-contact self-aligned printing for high-performance carbon nanotube thin-film transistors with sub-micron channel length
JP2006186294A (ja) 薄膜トランジスタ及びその製造方法
Choi et al. Capacitively coupled hybrid ion gel and carbon nanotube thin‐film transistors for low voltage flexible logic circuits
Lee et al. Highly stretchable fiber transistors with all-stretchable electronic components and graphene hybrid electrodes
Cho et al. Printable carbon nanotube-based elastic conductors for fully-printed sub-1 V stretchable electrolyte-gated transistors and inverters
Lu et al. Printed carbon nanotube thin-film transistors: progress on printable materials and the path to applications
US20110117695A1 (en) Fabrication method of organic thin-film transistors
Chen et al. Thin dielectric-layer-enabled low-voltage operation of fully printed flexible carbon nanotube thin-film transistors
US11302685B2 (en) Fully-printed stretchable thin-film transistors and integrated logic circuits
Liu et al. Recent progress in stretchable organic field-effect transistors

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant