KR20210109071A - 디스플레이 구동 회로 및 그것을 포함하는 표시 장치 - Google Patents

디스플레이 구동 회로 및 그것을 포함하는 표시 장치 Download PDF

Info

Publication number
KR20210109071A
KR20210109071A KR1020200023403A KR20200023403A KR20210109071A KR 20210109071 A KR20210109071 A KR 20210109071A KR 1020200023403 A KR1020200023403 A KR 1020200023403A KR 20200023403 A KR20200023403 A KR 20200023403A KR 20210109071 A KR20210109071 A KR 20210109071A
Authority
KR
South Korea
Prior art keywords
switches
output
display
pixel
inverting input
Prior art date
Application number
KR1020200023403A
Other languages
English (en)
Inventor
엄지연
권순찬
민경직
장영신
최정훈
김시우
이재연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200023403A priority Critical patent/KR20210109071A/ko
Priority to US17/026,639 priority patent/US11244632B2/en
Priority to CN202110198122.6A priority patent/CN113314078A/zh
Publication of KR20210109071A publication Critical patent/KR20210109071A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Abstract

본 발명의 실시 예에 따른 표시 패널과 연결된 디스플레이 구동 회로는 타이밍 컨트롤러, 제1 반전 입력단, 제1 비반전 입력단, 및 제1 출력단을 포함하는 제1 소스 드라이버, 제2 반전 입력단, 제2 비반전 입력단, 및 제2 출력단을 포함하는 제2 소스 드라이버, 및 제1 및 제2 패드들을 통해 표시 패널과 연결되고, 제1 및 제2 패드들과 제1 및 제2 소스 드라이버들 사이에 연결된 복수의 스위치들을 포함하는 스위칭 회로를 포함한다. 스위칭 회로는, 타이밍 컨트롤러의 제어에 따라, 제1 비반전 입력단 및 제1 출력단이 제1 패드로 연결되고, 제1 비반전 입력단으로 제1 디코딩 전압이 인가되고, 제2 비반전 입력단 및 제2 출력단이 제2 패드로 연결되고, 제2 비반전 입력단으로 제2 디코딩 전압이 인가되도록 복수의 스위치들을 제어하는 제1 스위칭 동작, 및 제1 비반전 입력단 및 제2 비반전 입력단으로 감지 기준 전압이 인가되고, 제1 출력단, 제2 출력단, 제1 반전 입력단, 및 제1 반전 입력단이 출력 노드로 연결되도록, 복수의 스위치들을 제어하는 제2 스위칭 동작 중 하나를 수행하도록 구성된다.

Description

디스플레이 구동 회로 및 그것을 포함하는 표시 장치{DISPLAY DRIVING INTEGRATED CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치에 관한 것으로, 좀 더 상세하게는 디스플레이 구동 회로 및 그것을 포함하는 표시 장치에 관한 것이다.
발광 소자들 중의 하나로 유기 발광 다이오드(OLED)가 개발되고 있다. 유기 발광 다이오드는 자체적으로 발광하는 특성을 가지므로, 백라이트와 같은 발광을 위한 추가 부품을 필요로 하지 않는다. 따라서, 유기 발광 다이오드를 이용한 디스플레이 장치가 연구 및 개발되고 있다. 유기 발광 다이오드를 이용한 디스플레이 패널은 행들 및 열들로 배열된 픽셀들을 포함할 수 있다. 각 픽셀은 하나의 유기 발광 다이오드 및 하나의 트랜지스터를 포함한다. 하나의 트랜지스터는 유기 발광 다이오드를 통해 흐르는 전류량을 조절함으로써, 유기 발광 다이오드의 밝기를 조절할 수 있다.
각 픽셀의 트랜지스터와 유기 발광 다이오드는 시간이 흐름에 따라 열화될 수 있다. 트랜지스터와 유기 발광 다이오드가 열화되면, 유기 발광 다이오드를 통해 흐르는 전류량이 변하며, 각 픽셀의 밝기가 목표 밝기와 달라질 수 있다. 따라서, 픽셀의 열화도를 측정하는 감지 동작 및 감지 동작의 감지 결과에 기반하여 픽셀의 열화를 보상하는 보상 동작이 디스플레이 장치에 채용되고 있다.
본 발명의 목적은 별도의 저잡음 증폭기 없이, 소스 드라이버를 사용하여 디스플레이 장치의 외부 보상을 위한 픽셀 정보를 감지하는 디스플레이 장치를 제공하는데 있다.
본 발명의 실시 예에 따른 표시 패널과 연결된 디스플레이 구동 회로는 타이밍 컨트롤러, 제1 반전 입력단, 제1 비반전 입력단, 및 제1 출력단을 포함하는 제1 소스 드라이버, 제2 반전 입력단, 제2 비반전 입력단, 및 제2 출력단을 포함하는 제2 소스 드라이버, 및 제1 및 제2 패드들을 통해 상기 표시 패널과 연결되고, 상기 제1 및 제2 패드들과 상기 제1 및 제2 소스 드라이버들 사이에 연결된 복수의 스위치들을 포함하는 스위칭 회로를 포함하고, 상기 스위칭 회로는, 상기 타이밍 컨트롤러의 제어에 따라 상기 제1 비반전 입력단 및 상기 제1 출력단이 상기 제1 패드로 연결되고, 상기 제1 비반전 입력단으로 제1 디코딩 전압이 인가되고, 상기 제2 비반전 입력단 및 상기 제2 출력단이 상기 제2 패드로 연결되고, 상기 제2 비반전 입력단으로 제2 디코딩 전압이 인가되도록 상기 복수의 스위치들을 제어하는 제1 스위칭 동작; 및 상기 제1 비반전 입력단 및 상기 제2 비반전 입력단으로 감지 기준 전압이 인가되고, 상기 제1 출력단, 상기 제2 출력단, 상기 제1 반전 입력단, 및 상기 제1 반전 입력단이 출력 노드로 연결되도록, 상기 복수의 스위치들을 제어하는 제2 스위칭 동작; 중 하나를 수행하도록 구성된다.
본 발명의 실시 예에 따른 표시 패널과 연결된 디스플레이 구동 회로는 타이밍 컨트롤러, 복수의 소스 드라이버들을 포함하고, 상기 타이밍 컨트롤러의 제어에 따라, 상기 복수의 소스 드라이버들을 사용하여 상기 표시 패널과 연결된 복수의 픽셀 라인들의 전압을 제어하고, 상기 복수의 소스 드라이버들을 사용하여 상기 복수의 픽셀 라인들을 통해 픽셀 정보를 수신하도록 구성된 컬럼 제어 블록, 상기 컬럼 제어 블록에 의해 수신된 상기 픽셀 정보를 감지 데이터로 변환하도록 구성된 아날로그 디지털 컨버터, 및 상기 감지 데이터를 저장하도록 구성된 메모리를 포함한다.
본 발명의 실시 예에 따른 표시 장치는 복수의 픽셀들을 포함하는 표시 패널, 상기 복수의 픽셀들을 제어하도록 구성된 디스플레이 구동 회로를 포함하고, 상기 디스플레이 구동 회로는 상기 복수의 픽셀들과 복수의 픽셀 라인들을 통해 연결된 복수의 소스 드라이버들을 포함하고, 상기 복수의 픽셀들에 대한 표시 동작에서, 상기 복수의 소스 드라이버들은 상기 복수의 픽셀 라인들로 복수의 디코딩 전압들을 각각 출력하고, 상기 복수의 픽셀들 중 적어도 하나의 픽셀에 대한 감지 동작에서, 상기 복수의 소스 드라이버들은 상기 복수의 픽셀 라인들 중 상기 적어도 하나의 픽셀과 연결된 픽셀 라인을 통해 픽셀 정보를 수신하도록 구성된다.
본 발명의 실시 예에 따른 표시 패널에 포함된 복수의 픽셀들을 제어하도록 구성된 복수의 소스 드라이버들을 포함하는 디스플레이 구동 회로의 동작 방법은 상기 복수의 픽셀들에 대한 표시 동작에서, 상기 복수의 소스 드라이버들을 통해 상기 복수의 픽셀들로 대응하는 전압을 출력하는 단계, 및 상기 복수의 픽셀들 중 적어도 하나의 픽셀에 대한 감지 동작에서, 상기 복수의 소스 드라이버들을 통해, 상기 적어도 하나의 픽셀로부터 픽셀 정보를 감지하는 단계를 포함하고, 상기 픽셀 정보는 상기 적어도 하나의 픽셀의 열화도에 대한 정보를 포함한다.
본 발명의 실시 예에 따른 표시 패널에 포함된 복수의 픽셀들을 제어하도록 구성된 복수의 소스 드라이버들을 포함하는 디스플레이 구동 회로의 동작 방법은 수직 동기 신호의 제1 주기 및 수평 동기 신호의 제1 주기 동안, 상기 복수의 소스 드라이버들을 사용하여 상기 복수의 픽셀들 중 제1 행에 위치한 제1 픽셀들을 제어하고, 상기 복수의 소스 드라이버들을 사용하여 상기 제1 픽셀들 중 적어도 하나의 픽셀로부터 제1 픽셀 정보를 감지하는 단계, 및 상기 수직 동기 신호의 상기 제1 주기 및 상기 수평 동기 신호의 제2 주기 동안, 상기 복수의 소스 드라이버들을 사용하여 상기 복수의 픽셀들 중 제2 행에 위치한 제2 픽셀들을 제어하고, 상기 복수의 소스 드라이버들을 사용하여 상기 제2 픽셀들 중 적어도 하나의 픽셀로부터 제2 픽셀 정보를 감지하는 단계를 포함하고, 상기 픽셀 정보는 상기 적어도 하나의 픽셀의 열화도에 대한 정보를 포함한다.
본 발명의 실시 예에 따른 표시 패널에 포함된 복수의 픽셀들을 제어하도록 구성된 복수의 소스 드라이버들을 포함하는 디스플레이 구동 회로의 동작 방법은 수평 동기 신호를 기반으로 상기 복수의 소스 드라이버들을 사용하여, 상기 복수의 픽셀들을 제어하는 단계, 및 수직 블랭크 구간에서, 상기 복수의 소스 드라이버들을 사용하여, 상기 복수의 픽셀들 중 적어도 하나의 픽셀로부터 픽셀 정보를 감지하는 단계를 포함하고, 상기 픽셀 정보는 상기 적어도 하나의 픽셀의 열화도에 대한 정보를 포함한다.
본 발명의 실시 예들에 따르면, 디스플레이 구동 회로는, 픽셀에 대한 표시 동작에서, 복수의 소스 드라이버들을 사용하여 복수의 픽셀들을 구동하고, 픽셀에 대한 감지 동작에서, 복수의 소스 드라이버들을 사용하여 복수의 픽셀들로부터 픽셀 정보를 감지할 수 있다. 따라서, 표시 장치의 외부 보상에서 사용되는 픽셀 정보를 수신하기 위한 별도의 저잡음 증폭기 또는 적분기가 요구되지 않기 때문에, 디스플레이 구동 회로의 면적 및 비용이 감소된다.
도 1은 본 발명의 실시 예에 따른 표시 장치를 예시적으로 보여주는 블록도이다.
도 2a 내지 도 2c는 도 1의 픽셀의 예시적인 구조를 보여주는 회로도들이다.
도 3은 디스플레이 구동 회로의 소스 드라이버 블록 및 센싱 블록의 구성을 개략적으로 보여주는 블록도이다.
도 4는 도 1의 표시 장치의 동작을 예시적으로 보여주는 순서도이다.
도 5는 도 1의 컬럼 제어 블록을 예시적으로 보여주는 도면이다.
도 6 내지 도 9는 도 5의 컬럼 제어 블록의 표시 동작 및 감지 동작을 설명하기 위한 도면들이다.
도 10은 본 발명의 실시 예에 따른 컬럼 제어 블록에 포함된 복수의 소스 드라이버들 중 제1 소스 드라이버를 예시적으로 보여주는 회로도이다.
도 11a 및 도 11b는 복수의 소스 드라이버들을 병렬-연결 또는 병합하여 저잡음 증폭기를 구현하는 방법을 설명하기 위한 도면들이다
도 12a 및 도 12b는 도 11a 및 도 11b의 병렬-연결된 소스 드라이버들의 등가 회로를 예시적으로 보여주는 도면이다.
도 13은 도 5의 컬럼 제어 회로를 좀 더 상세하게 보여주는 회로도이다.
도 14는 도 13의 컬럼 제어 회로의 동작을 설명하기 위한 타이밍도이다.
도 15a 내지 도 15c는 도 14의 타이밍도에 따른 컬럼 제어 회로의 구성을 보여주는 도면들이다.
도 16은 도 1의 디스플레이 구동 회로의 동작을 설명하기 위한 타이밍도이다.
도 17a 및 도 17b는 도 16의 타이밍도에 따른 표시 동작 및 감지 동작을 설명하기 위한 도면들이다.
도 18은 도 1의 디스플레이 구동 회로의 동작을 설명하기 위한 타이밍도이다.
도 19는 도 1의 디스플레이 구동 회로의 동작을 설명하기 위한 타이밍도이다.
도 20은 도 1의 디스플레이 구동 회로의 동작을 설명하기 위한 타이밍도이다.
도 21은 도 1의 제어 블록의 보상 데이터 생성 방법을 예시적으로 보여주는 블록도이다.
도 22는 본 발명의 실시 예에 따른 표시 장치를 예시적으로 보여주는 블록도이다.
도 23은 본 발명에 따른 전자 장치를 예시적으로 보여주는 블록도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 표시 장치를 예시적으로 보여주는 블록도이다. 도 1을 참조하면, 표시 장치(10)는 디스플레이 패널(11), 게이트 드라이버 블록(12), 제어 블록(13), 메모리(14), 아날로그 디지털 컨버터(15)(ADC), 및 컬럼 제어 블록(100)을 포함할 수 있다. 예시적인 실시 예에서, 게이트 드라이버(12), 제어 블록(13), 메모리(14), 아날로그 디지털 컨버터(15), 및 컬럼 제어 블록(100) 중 적어도 일부는 디스플레이 구동 회로(DDI; Display Driving IC)에 포함될 수 있다.
표시 패널(11)은 복수의 픽셀들(PX)을 포함할 수 있다. 복수의 픽셀들(PX)은 행들 및 열들로 배치될 수 있다. 복수의 픽셀들(PX)은 스캔 라인들(SCa~SCm) 및 픽셀 라인들(PL1~PLn)과 각각 연결될 수 있다. 예시적인 실시 예에서, 표시 패널(11)은 액정 표시 패널(liquid crystal display panel), 유기 발광 표시 패널(organic light emitting display panel), 전기 영동 표시 패널(electrophoretic display panel), 일렉트로웨팅 표시 패널(electrowetting display panel) 등과 같은 다양한 표시 패널을 포함할 수 있다. 그러나 본 발명에 따른 터치 표시 패널(11)이 이에 한정되는 것은 아니며, 본 발명에 따른 표시 패널(11)은 상술된 표시 패널들 또는 다른 표시 패널들로 구현될 수 있다. 예시적으로, 액정 표시 패널을 포함하는 표시 장치(10)는 편광자(미도시), 백라이트 유닛(미도시) 등을 더 포함할 수 있다. 이하에서, 설명의 편의를 위하여, 표시 패널(11)은 유기 발광 다이오드(OLED; organic light emitting diode) 기반의 픽셀들을 포함하는 유기 발광 표시 패널인 것으로 가정한다.
게이트 드라이버 블록(12)은 스캔 라인들(SCa~SCm)을 통해 표시 패널(11)의 복수의 픽셀들(PX)과 연결될 수 있다. 게이트 드라이버 블록(12)은 제어 블록(13)의 제어에 따라, 스캔 라인들(SCa~SCm)의 전압을 제어할 수 있다.
제어 블록(13)은 외부 장치(예를 들어, AP 또는 GPU 등과 같은 호스트 장치)로부터 표시 데이터(DD)를 수신할 수 있다. 제어 블록(13)은 게이트 드라이버 블록(12)이 복수의 픽셀들(PX)을 행 단위로 순차적 또는 비순차적으로 활성화 또는 선택하도록 게이트 드라이버 블록을 제어할 수 있다.
예시적인 실시 예에서, 제어 블록(13)은 표시 패널(11) 또는 복수의 픽셀들(PX)에 대한 외부 보상 동작을 수행할 수 있다. 예를 들어, 메모리(14)는 표시 패널(11)의 복수의 픽셀들 각각에 대한 픽셀 정보를 포함할 수 있다. 제어 블록(13)은 메모리(14)에 저장된 픽셀 정보를 기반으로 외부 장치로부터 수신된 표시 데이터(DD)에 대한 외부 보상을 수행하여, 외부 보상된 표시 데이터(DD_C)(이하에서, 보상 데이터라 칭함.)를 출력할 수 있다. 보상 데이터(DD_C)는 컬럼 제어 블록(100)으로 제공될 수 있다. 예시적인 실시 예에서, 제어 블록(13)은 표시 장치(10)의 동작 타이밍을 제어하도록 구성된 타이밍 컨트롤러일 수 있다.
컬럼 제어 블록(100)은 픽셀 라인들(PL1~PLn)을 통해 복수의 픽셀들과 연결될 수 있다. 예시적인 실시 예에서, 복수의 픽셀 라인들(PL1~PLn) 각각은 데이터 라인들(DL1~DLn) 및 감지 라인들(SL1~SLn)을 포함할 수 있다. 데이터 라인들(DL1~DLn)은 컬럼 제어 블록(100)으로부터 픽셀들(PX)로 보상 데이터(DD_C)에 기반된 신호가 제공되는 신호 라인을 가리킬 수 있고, 감지 라인들(SL1~SLn)은 픽셀들(PX)로부터 컬럼 제어 블록(100)으로 픽셀 정보(PI)가 제공되는 신호 라인을 가리킬 수 있다. 예시적인 실시 예에서, 픽셀(PX)의 구현 방식 또는 표시 패널(11)의 구현 방식에 따라, 하나의 픽셀과 연결된 데이터 라인 및 감지 라인은 서로 구분될 수 있거나 또는 동일한 라인일 수 있다. 이와 관련된 구성은 이하의 도면들을 참조하여 더욱 상세하게 설명된다.
컬럼 제어 블록(100)은 제어 블록(13)의 제어(예를 들어, 모드 신호(MS))에 따라 픽셀 라인들(PL1~PLn)을 제어할 수 있다. 예를 들어, 컬럼 제어 블록(100)은 픽셀 라인들(PL1~PLn)과 각각 연결된 복수의 소스 드라이버들을 포함할 수 있다. 복수의 소스 드라이버들 각각은 제어 블록(13)으로부터 보상 데이터(DD_C)를 수신하고, 수신된 보상 데이터(DD_C)를 기반으로 픽셀 라인들(PL1~PLn)을 제어할 수 있다.
예시적인 실시 예에서, 컬럼 제어 블록(100)은 제어 블록(13)의 제어(예를 들어, 모드 신호(MS))에 따라 복수의 픽셀들(PX) 각각에 대한 픽셀 정보(PI)를 감지할 수 있다. 예를 들어, 앞서 설명된 바와 같이, 컬럼 제어 블록(100)은 픽셀 라인들(PL1~PLn)과 각각 연결된 복수의 소스 드라이버들을 포함할 수 있다. 복수의 픽셀들(PX)로부터의 픽셀 정보(PI)는 복수의 소스 드라이버들을 통해 감지될 수 있다. 즉, 본 발명의 실시 예에 따른 표시 장치(10)는 픽셀 정보(PI)를 감지하기 위한 별도의 저잡음 증폭기 없이, 픽셀들(PX)을 제어하도록 구성된 복수의 소스 드라이버들을 사용하여 픽셀 정보(PI)를 감지할 수 있다. 컬럼 제어 블록(100)의 구성 및 동작은 이하의 도면들을 참조하여 더욱 상세하게 설명된다.
아날로그 디지털 컨버터(15)는 픽셀 정보(PI)를 디지털 신호로 변환하여 감지 데이터(DS)를 출력할 수 있다. 디지털 신호로 변환된 감지 데이터(DS)는 메모리(14)에 저장될 수 있다. 예시적인 실시 예에서, 픽셀 정보(PI)는 복수의 픽셀들(PX) 각각으로부터 감지된 전류 정보 또는 전압 정보일 수 있다. 픽셀 정보(PI)는 복수의 픽셀들(PX) 각각에 대한 열화도를 가리키는 정보일 수 있다. 예를 들어, 픽셀 정보(PI)는 복수의 픽셀들(PX) 각각에 포함된 유기 발광 다이오드(OLED) 또는 트랜지스터들의 열화도에 대한 정보를 포함할 수 있다.
상술된 바와 같이, 본 발명의 실시 예에 따른 표시 장치(10)는 픽셀 정보(PI)를 감지하기 위한 별도의 증폭기(예를 들어, 저잡음 증폭기) 없이, 픽셀들(PX)과 연결된 픽셀 라인들(특히, 데이터 라인들)을 제어하도록 구성된 복수의 소스 드라이버들을 사용하여, 픽셀들(PX)로부터 픽셀 정보(PI)를 감지할 수 있다. 따라서, 저잡음 증폭기로 인한 면적이 디스플레이 구동 회로(DDI)에서 감소될 수 있기 때문에, 감소된 비용을 갖는 디스플레이 구동 회로 및 표시 장치가 제공된다.
이하에서, 본 발명의 기술적 사상을 용이하게 설명하기 위하여, 픽셀에 대한 표시 동작 및 픽셀에 대한 감지 동작의 용어들이 사용된다. 픽셀에 대한 표시 동작은 픽셀이 표시 데이터 또는 보상 데이터에 대응하는 밝기를 표현하도록 픽셀을 제어하는 동작을 가리키고, 픽셀에 대한 감지 동작은 픽셀로부터 픽셀 정보(PI)를 감지하기 위한 동작을 가리킨다.
도 2a 내지 도 2c는 도 1의 픽셀의 예시적인 구조를 보여주는 회로도들이다. 도 2a 내지 도 2c를 참조하여, 일부 예시적인 픽셀 구조가 설명되나, 본 발명의 범위가 이에 한정되는 것은 아니다. 복수의 픽셀들(PX)은 도 2a 내지 도 2c에 도시된 픽셀들(PXa, PXb, PXc)과 다른 구조를 가질 수 있다.
도 1 및 도 2a를 참조하면, 픽셀(PXa)은 제1 선택 트랜지스터(SEL1), 제2 선택 트랜지스터(SEL2), 구동 트랜지스터(DRV), 커패시터(CS), 및 유기 발광 다이오드(OLED)를 포함할 수 있다.
제1 선택 트랜지스터(SEL1)는 기준 전압(VREF) 및 제2 노드(n2) 사이에 연결되고, 제1 스캔 라인(SC1)의 신호에 응답하여 동작할 수 있다. 제2 선택 트랜지스터(SEL2)는 데이터 라인/감지 라인(DL/SL) 및 제1 노드(n1) 사이에 연결되고, 제2 스캔 라인(SC2)의 신호에 응답하여 동작할 수 있다. 구동 트랜지스터(DRV)는 제1 전원 전압(ELVDD) 및 제1 노드(n1) 사이에 연결되고, 제2 노드(n2)에 응답하여 동작할 수 있다. 커패시터(CS)는 제1 노드(n1) 및 제2 노드(n2) 사이에 연결될 수 있다. 유기 발광 다이오드(OLED)는 제1 노드 및 제2 전원 전압(ELVSS) 사이에 연결될 수 있다.
예시적인 실시 예에서, 픽셀(PXa)에 대한 표시 동작이 수행되는 경우, 픽셀(PXa)과 대응되는 소스 드라이버(도 1의 컬럼 제어 블록(100)에 포함된 소스 드라이버)에 의해 데이터 라인/감지 라인(DL/SL)로 보상 데이터(DD_C)에 대응하는 전압이 제공될 수 있다. 이 경우, 데이터 라인/감지 라인(DL/SL)은 데이터 라인으로서 사용된다. 이 때, 제1 스캔 라인(SC1) 및 제2 스캔 라인(SC2)으로 제공되는 온-전압에 의해 제1 선택 트랜지스터(SEL1) 및 제2 선택 트랜지스터(SEL2)가 턴-온될 수 있다. 이 경우, 제2 노드(n2)의 전압은 기준 전압(VREF)을 갖고, 제1 노드(n1)는 보상 데이터(DD_C)에 대응하는 전압을 가질 것이다. 제2 노드(n2) 및 제1 노드(n1)의 전압 차이에 의해 구동 트랜지스터(DRV)를 통해 흐르는 전류량이 결정되고, 구동 트랜지스터(DRV)를 통해 흐르는 전류량에 따라 유기 발광 다이오드(OLED)의 밝기가 조절될 수 있다. 상술된 픽셀(PXa)의 표시 동작은 개략적인 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다.
예시적인 실시 예에서, 픽셀(PXa)에 대한 감지 동작이 수행되는 경우, 제2 스캔 라인(SC2)의 온-전압에 의해, 제2 선택 트랜지스터(SEL2)가 턴-온될 수 있다. 이 경우, 제1 노드(n1)를 통해 픽셀 정보(PI)(예를 들어, 전류 또는 전압 정보)가 데이터 라인/감지 라인(DL/SL)을 통해 컬럼 제어 블록(100)으로 제공될 수 있다. 예를 들어, 픽셀(PXa)에 대한 표시 동작에서, 특정 값을 갖는 표시 데이터에 대응하는 신호가 제1 노드(n1)로 제공되더라도, 구동 트랜지스터(DRV)의 열화도, 유기 발광 다이오드(OLED)의 열화도, 또는 제1 및 제2 선택 트랜지스터들(SEL1, SEL2)의 열화도에 따라, 제1 노드(n1)의 전압이 일정하지 않거나 또는 구동 트랜지스터(DRV)를 통해 흐르는 전류량이 일정하지 않을 수 있다. 이 경우, 유기 발광 다이오드(OLED)를 통해 발광하는 빛의 밝기가 바뀔 수 있다. 즉, 픽셀(PXa)에 대한 감지 동작을 통해 픽셀(PXa)에 포함된 다양한 소자들의 특성 또는 열화도를 가리키는 픽셀 정보(PI)가 감지될 수 있다. 앞서 설명된 바와 같이, 픽셀 정보(PI)는 제1 노드(n1)의 전압 또는 전류를 가리킬 수 있으며, 데이터 라인/감지 라인(DL/SL)을 통해 컬럼 제어 블록(100)으로 제공될 수 있다. 예시적인 실시 예에서, 픽셀의 다양한 구조에 따라 픽셀 정보(PI)가 출력되는 노드가 바뀔 수 있다.
다음으로, 도 1 및 도 2b를 참조하면, 픽셀(PXb)은 제1 선택 트랜지스터(SEL1), 제2 선택 트랜지스터(SEL2), 구동 트랜지스터(DRV), 커패시터(CS), 유기 발광 다이오드(OLED), 및 발광 제어 트랜지스터(EMT)를 포함할 수 있다.
제1 선택 트랜지스터(SEL1), 제2 선택 트랜지스터(SEL2), 구동 트랜지스터(DRV), 커패시터(CS), 및 유기 발광 다이오드(OLED)은 도 2a의 픽셀(PXa)을 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다. 발광 제어 트랜지스터(EMT)는 제1 전원 전압(ELVDD) 및 구동 트랜지스터(DRV) 사이에 연결될 수 있고, 발광 제어 신호(EM)에 응답하여 동작할 수 있다. 발광 제어 트랜지스터(EMT)를 제외하면, 픽셀(PXb)의 구동 방식 및 구조는 도 2a의 픽셀(PXa)과 유사하므로, 이에 대한 상세한 설명은 생략된다.
다음으로, 도 2c를 참조하면, 픽셀(PXc)은 제1 선택 트랜지스터(SEL1), 제2 선택 트랜지스터(SEL2), 구동 트랜지스터(DRV), 커패시터(CS), 및 유기 발광 다이오드(OLED)를 포함할 수 있다. 제1 선택 트랜지스터(SEL1), 제2 선택 트랜지스터(SEL2), 구동 트랜지스터(DRV), 커패시터(CS), 및 유기 발광 다이오드(OLED)의 연결 관계는 도 2a의 픽셀(PXa)을 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
도 2c의 픽셀(PXc)은 도 2a의 픽셀(PXa)과 비교하여, 데이터 라인(DL) 및 감지 라인(SL)이 구분된다는 점을 제외하면, 동작 및 구조가 서로 유사할 수 있다. 예를 들어, 픽셀(PXc)에 대한 표시 동작이 수행되는 경우, 데이터 라인(DL)을 통해 표시 데이터(DD) 또는 보상 데이터(DD_C)에 대응하는 신호가 제공되고, 이에 따라, 제1 노드(n1)는 표시 데이터(DD) 또는 보상 데이터(DD_C)에 대응하는 전압을 가질 수 있다. 제2 노드(n2)의 전압에 따라, 구동 트랜지스터(DRV)를 통해 흐르는 전류량이 결정되고, 이에 따라 유기 발광 다이오드(OLED)의 밝기가 제어될 수 있다.
예시적인 실시 예에서, 도 2a 내지 도 2c를 참조하여 설명된 제1 및 제2 스캔 라인들(SC1, SC2) 및 발광 제어 신호(EM)는 도 1을 참조하여 설명된 복수의 스캔 라인들(SCa~SCa)에 포함될 수 있다. 즉, 픽셀의 구현 방식에 따라, 하나의 픽셀과 연결된 스캔 라인들은 하나 또는 그 이상일 수 있다.
상술된 바와 같이, 표시 패널(11)에 포함된 복수의 픽셀들(PX)은 구현 방식에 따라 다양한 구조를 가질 수 있다. 도 2a 내지 도 2c를 참조하여 설명된 픽셀 구조는 예시적인 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 예시적인 실시 예에서, 픽셀(PX)의 구조에 따라, 하나의 픽셀에 대하여, 데이터 신호가 입력되는 라인 및 픽셀 정보(PI)가 출력되는 라인이 서로 다르거나 또는 동일할 수 있다.
도 3은 디스플레이 구동 회로의 소스 드라이버 블록 및 센싱 블록의 구성을 개략적으로 보여주는 블록도이다. 도면의 간결성 및 설명의 편의를 위하여, 도 3의 구성 요소들에 대한 참조 번호는 생략된다. 도 3을 참조하면, 멀티플렉서(MUX)는 데이터 라인/감지 라인(DL/SL)을 통해 표시 패널(도 1의 11)과 연결될 수 있다.
소스 드라이버 블록(Source Driver Block)은 데이터 라인들(DL)을 통해 멀티플렉서(MUX)와 연결될 수 있다. 소스 드라이버 블록은 보상 데이터(DD_C)를 수신하고, 수신된 보상 데이터(DD_C)를 기반으로 데이터 라인(DL)을 제어할 수 있다. 즉, 소스 드라이버 블록은 표시 패널에 포함된 픽셀들에 대한 표시 동작을 제어하도록 구성될 수 있다. 감지 블록(Sensing Block)은 감지 라인들(SL)을 통해 멀티플렉서(MUX)와 연결될 수 있다. 감지 블록은 감지 라인들(SL)을 통해 표시 패널의 픽셀들로부터 제공되는 픽셀 정보(PI)를 감지할 수 있다. 예시적인 실시 예에서, 감지 블록은 저잡음 증폭기로 구현될 수 있다.
상술된 바와 같이, 종래의 디스플레이 구동 회로는 픽셀들에 대한 표시 동작을 제어하도록 구성된 소스 드라이버 블록 및 픽셀들에 대한 감지 동작을 수행하도록 구성된 감지 블록을 별도로 포함한다. 감지 블록은 저잡음 증폭기로 구현될 수 있다. 이 경우, 저잡음 증폭기는 상대적으로 큰 면적을 필요로 하기 때문에, 디스플레이 구동 회로의 면적이 증가하는 문제점이 있다.
도 4는 도 1의 표시 장치의 동작을 예시적으로 보여주는 순서도이다. 도 1 및 도 4를 참조하면, S110 단계에서, 표시 장치(10)는 표시 모드 동안, 소스 드라이버들을 사용하여 픽셀들을 제어할 수 있다. 예를 들어, 표시 장치(10)는 표시 모드 동안, 컬럼 제어 블록(100)에 포함된 복수의 소스 드라이버들을 사용하여 복수의 픽셀들로 표시 데이터(DD) 또는 보상 데이터(DD_C)에 대응하는 신호를 제공할 수 있다. 복수의 픽셀들 각각은 복수의 소스 드라이버들로부터 제공된 신호에 응답하여 발광할 수 있다.
S120 단계에서, 표시 장치(10)는 감지 모도 동안, 소스 드라이버들을 사용하여 픽셀들로부터 픽셀 정보를 감지할 수 있다. 예를 들어, 표시 장치(10)는 감지 모드 동안, 컬럼 제어 블록(100)에 포함된 복수의 소스 드라이버들을 사용하여 복수의 픽셀들(PX) 각각으로부터 픽셀 정보(PI)를 감지할 수 있다. 좀 더 상세한 예로서, 복수의 소스 드라이버들이 병합 또는 병렬-연결됨으로써, 하나의 저잡음 증폭기로서 사용될 수 있다.
상술된 바와 같이, 본 발명의 실시 예에 따른 표시 장치(10)는 별도의 증폭기 없이 픽셀들의 데이터 라인을 제어하도록 구성된 소스 드라이버들을 통해 픽셀들로부터 픽셀 정보를 감지할 수 있다.
도 5는 도 1의 컬럼 제어 블록을 예시적으로 보여주는 도면이다. 이하에서, 본 발명의 기술적 특징을 용이하게 설명하기 위하여, 하나의 픽셀은 하나의 픽셀 라인(PL)과 연결되고, 하나의 픽셀 라인은 구동 방식(즉, 표시 동작 또는 감지 동작)에 따라 데이터 라인(DL) 및 감지 라인(SL)으로 사용될 수 있는 것으로 가정한다. 즉, 이하의 상세한 설명에서는, 하나의 픽셀과 연결된 픽셀 라인에 대하여 데이터 라인(DL) 및 감지 라인(SL)으로 구분되지 않을 수 있으며, 구동 방식에 따라 픽셀 라인의 용도가 결정될 수 있다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 픽셀 구현 방식에 따라, 하나의 픽셀에 서로 구분된 데이터 라인 및 감지 라인이 연결될 수 있다.
이하에서, 설명의 편의를 위하여, 3개의 픽셀들(PX1, PX2, PX3)을 기준으로 본 발명의 실시 예들이 설명된다. 그러나 본 발명이 이에 한정되는 것은 아니며, 픽셀들의 개수는 다양하게 가변될 수 있다.
도 1 및 도 5를 참조하면, 컬럼 제어 블록(100)은 제1 내지 제3 패드들(PD1~PD3), 스위칭 회로(110), 제1 내지 제3 소스 드라이버들(SD1, SD2, SD3), 제1 내지 제3 선택기들(MUX1~MUX3), 및 제1 내지 제3 디코더들(DEC1~DEC3)을 포함할 수 있다.
제1 내지 제3 패드들(PD1~PD3)은 제1 내지 제3 픽셀 라인들(PL1~PL3)과 연결될 수 있다 예를 들어, 제1 패드(PD1)는 표시 패널(11)의 제1 픽셀(PX1)과 대응되는 제1 픽셀 라인(PL1)과 연결될 수 있고, 제2 패드(PD2)는 표시 패널(11)의 제2 픽셀(PX2)과 대응되는 제2 픽셀 라인(PL2)과 연결될 수 있고, 제3 패드(PD3)는 표시 패널(11)의 제3 픽셀(PX3)과 대응되는 제3 픽셀 라인(PL3)과 연결될 수 있다.
스위칭 회로(110)는 제1 내지 제3 패드들(PD1~PD3)과 연결될 수 있고, 제1 및 제3 소스 드라이버들(SD1~SD3)의 출력단들 및 반전 입력단들과 연결될 수 있다.
제1 디코더(DEC1)는 제어 블록(13)으로부터 제1 보상 데이터(DD_C1)를 디코딩하여 제1 디코딩 전압(VDEC1)을 출력할 수 있다. 제1 선택 회로(MUX1)는 제1 디코딩 전압(VDEC1) 및 감지 기준 전압(VP) 중 하나를 선택하여 출력할 수 있다. 제1 선택 회로(MUX1)의 출력은 제1 소스 드라이버(SD1)의 비반전 입력단으로 제공될 수 있다.
제2 디코더(DEC2)는 제어 블록(13)으로부터 제2 보상 데이터(DD_C2)를 디코딩하여 제2 디코딩 전압(VDEC2)을 출력할 수 있다. 제2 선택 회로(MUX2)는 제2 디코딩 전압(VDEC2) 및 감지 기준 전압(VP) 중 하나를 선택하여 출력할 수 있다. 제2 선택 회로(MUX2)의 출력은 제2 소스 드라이버(SD2)의 비반전 입력단으로 제공될 수 있다.
제3 디코더(DEC3)는 제어 블록(13)으로부터 제3 보상 데이터(DD_C3)를 디코딩하여 제3 디코딩 전압(VDEC3)을 출력할 수 있다. 제3 선택 회로(MUX3)는 제3 디코딩 전압(VDEC3) 및 감지 기준 전압(VP) 중 하나를 선택하여 출력할 수 있다. 제1 선택 회로(MUX3)의 출력은 제3 소스 드라이버(SD3)의 비반전 입력단으로 제공될 수 있다.
스위칭 회로(110)은 제어 블록(13)으로부터 모드 신호(MS)를 수신하고, 수신된 모드 신호(MS)에 응답하여, 상술된 신호 라인들 사이의 스위칭 동작을 수행할 수 있다. 예를 들어, 모드 신호(MS)가 픽셀에 대한 표시 동작을 가리키는 경우, 스위칭 회로(110)는 제1 소스 드라이버(SD1)의 출력이 제1 패드(PD1)의 제1 픽셀 라인(PL1)과 연결되고, 제2 소스 드라이버(SD2)의 출력이 제2 패드(PD2)의 제2 픽셀 라인(PL2)과 연결되고, 제3 소스 드라이버(SD3)의 출력이 제3 패드(PD3)의 제3 픽셀 라인(PL3)과 연결되도록 스위칭 동작을 수행할 수 있다.
또는 모드 신호(MS)가 감지 동작을 가리키는 경우, 스위칭 회로(110)는 제1 내지 제3 소스 드라이버들(SD1~SD3)의 반전 입력단들 및 출력단들이 병렬-연결되도록 스위칭 동작을 수행할 수 있다. 스위칭 회로(110)의 동작에 의해, 제1 내지 제3 소스 드라이버들(SD1~SD3)의 출력단들(또는 스위칭 회로(110))로부터 픽셀 정보(PI)가 출력될 수 있다. 스위칭 회로(110)의 구조 및 동작은 이하의 도면들을 참조하여 더욱 상세하게 설명된다.
도면의 간결성을 위하여 도 5에서 생략되었으나, 예시적인 실시 예에서, 제1 내지 제3 선택 회로들(MUX1~MUX3)은 모드 신호(MS)에 응답하여 동작할 수 있다. 예를 들어, 모드 신호(MS)가 픽셀에 대한 표시 동작을 가리키는 경우, 제1 내지 제3 선택 회로들(MUX1~MUX3)은 제1 내지 제3 디코딩 전압들(VDEC1~VDEC3)을 선택하여 출력할 수 있다. 즉, 제1 내지 제3 보상 데이터(DD_C1~DD_C3) 각각은 제1 내지 제3 픽셀들(PX1~PX3)을 통해 표현될 밝기와 대응되는 값일 수 있으며, 픽셀에 대한 표시 동작 동안, 제1 내지 제3 보상 데이터(DD_C1~DD_C3)와 대응되는 제1 내지 제3 디코딩 전압들(VDEC1~VDEC3)이 제1 내지 제3 픽셀들(PX1~PX3)로 제공될 수 있다. 모드 신호(MS)가 픽셀에 대한 감지 동작을 가리키는 경우, 제1 내지 제3 선택 회로들(MUX1~MUX3)은 감지 기준 전압(VP)을 선택하여 출력할 수 있다.
도 6 내지 도 9는 도 5의 컬럼 제어 블록의 표시 동작 및 감지 동작을 설명하기 위한 도면들이다. 도면의 간결성 및 설명의 편의를 위하여, 표시 동작 및 감지 동작을 설명하는데 불필요한 구성 요소들은 생략된다. 예시적인 실시 예에서, 도 6을 참조하여 픽셀에 대한 표시 동작시, 컬럼 제어 블록(100)의 동작이 설명되고, 도 7 내지 도 9를 참조하여 픽셀에 대한 감지 동작시의 컬럼 제어 블록(100)의 동작이 설명된다.
도 1 및 도 5 내지 도 9를 참조하면, 컬럼 제어 블록(100)은 스위칭 회로(110)의 스위칭 동작에 따라, 복수의 소스 드라이버들(SD1~SD3)을 표시 패널(11)의 픽셀들을 제어하도록 구성된 데이터 구동 회로로서 사용하거나 또는 표시 패널(11)의 픽셀들로부터 픽셀 정보(PI)를 수신하도록 구성된 증폭기 또는 적분기로서 사용할 수 있다.
예를 들어, 픽셀에 대한 표시 동작시, 도 6에 도시된 바와 같이, 컬럼 제어 블록(100)의 제1 내지 제3 소스 드라이버들(SD1~SD3)의 출력단들은 제1 내지 제3 패드들(PD1~PD3)과 각각 연결되고, 제1 내지 제3 소스 드라이버들(SD1~SD3)의 출력단들은 제1 내지 제3 소스 드라이버들(SD1~SD3)의 반전 입력단들로 각각 피드백될 수 있다. 제1 내지 제3 소스 드라이버들(SD1~SD3)의 비반전 입력단들로 제1 내지 제3 디코딩 전압들(VDEC1~VDEC3)이 인가되도록, 제1 내지 제3 선택기들(MUX1~MUX3)이 선택 동작을 수행할 수 있다. 예시적인 실시 예에서, 도 6에 도시된 제1 내지 제3 소스 드라이버들(SD1~SD3) 및 제1 내지 제3 패드들(PD1~PD3)의 연결 관계를 스위칭 회로(110)의 스위칭 동작에 의해 구현될 수 있다.
도 6에 도시된 실시 예, 즉, 표시 동작에서, 제1 소스 드라이버(SD1)는 제1 디코딩 전압(VDEC1)을 증폭하고, 증폭된 전압을 제1 픽셀 라인(PL1)으로 출력할 수 있다. 제2 소스 드라이버(SD2)는 제2 디코딩 전압(VDEC2)을 증폭하고, 증폭된 전압을 제2 픽셀 라인(PL2)을 통해 출력할 수 있다. 제3 소스 드라이버(SD3)는 제3 디코딩 전압(VDEC3)을 증폭하고, 증폭된 전압을 제3 픽셀 라인(PL3)을 통해 출력할 수 있다.
즉, 표시 동작에서, 제1 내지 제3 소스 드라이버들(SD1~SD3)은 제1 내지 제3 디코딩 전압들(VDEC1~VDEC3)을 증폭하고, 증폭된 전압을 제1 내지 제3 픽셀 라인들(PL1~PL3)을 통해 출력하도록 구성된 데이터 구동 회로로서 사용될 수 있다.
다음으로, 픽셀에 대한 감지 동작시, 컬럼 제어 블록(100)은 도 7 내지 도 9에 도시된 회로 형태로 구현될 수 있다. 예를 들어, 제1 패드(PD1)의 제1 픽셀 라인(PL1)과 연결된 픽셀에 대한 감지 동작시, 도 7에 도시된 바와 같이, 제1 내지 제3 소스 드라이버들(SD1~SD3)의 반전 입력단들은 제1 패드(PD1)와 연결되고, 출력단들은 제1 픽셀 정보(PI1)를 출력하는 노드와 연결될 수 있다. 제1 내지 제3 소스 드라이버들(SD1~SD3)의 비반전 입력단들로 감지 기준 전압(VP)이 제공될 수 있다. 제1 내지 제3 소스 드라이버들(SD1~SD3)의 반전 입력단들 및 출력단들 사이에는 커패시터(CC) 및 리셋 스위치(RST)가 병렬 연결될 수 있다. 즉, 제1 픽셀 라인(PL1)과 연결된 픽셀에 대한 감지 동작시, 제1 내지 제3 소스 드라이버들(SD1~SD3)이 병렬-연결 또는 병합됨으로써, 하나의 저잡음 증폭기(AMP)가 구현될 수 있으며, 제1 내지 제3 소스 드라이버들(SD1~SD3)을 사용하여, 제1 픽셀 라인(PL1)과 연결된 픽셀로부터 제1 픽셀 정보(PI1)가 감지될 수 있다.
마찬가지로, 제2 픽셀 라인(PL2)과 연결된 픽셀에 대한 감지 동작시, 도 8에 도시된 바와 같이, 제1 내지 제3 소스 드라이버들(SD1~SD3)의 반전 입력단들은 제2 패드(PD2)와 연결되고, 출력단들은 제2 픽셀 정보(PI2)를 출력하는 노드와 연결될 수 있다. 제1 내지 제3 소스 드라이버들(SD1~SD3)의 비반전 입력단들로 감지 기준 전압(VP)이 제공될 수 있다. 제1 내지 제3 소스 드라이버들(SD1~SD3)의 반전 입력단들 및 출력단들 사이에는 커패시터(CC) 및 리셋 스위치(RST)가 병렬 연결될 수 있다. 즉, 제2 픽셀 라인(PL2)과 연결된 픽셀에 대한 감지 동작시, 제1 내지 제3 소스 드라이버들(SD1~SD3)이 병렬-연결 또는 병합됨으로써, 하나의 저잡음 증폭기(AMP)가 구현될 수 있으며, 제1 내지 제3 소스 드라이버들(SD1~SD3)을 사용하여, 제2 픽셀 라인(PL2)과 연결된 픽셀로부터 제2 픽셀 정보(PI2)가 감지될 수 있다.
마찬가지로, 제3 픽셀 라인(PL3)과 연결된 픽셀에 대한 감지 동작시, 도 9에 도시된 바와 같이, 제1 내지 제3 소스 드라이버들(SD1~SD3)의 반전 입력단들은 제3 패드(PD3)와 연결되고, 출력단들은 제3 픽셀 정보(PI3)를 출력하는 노드와 연결될 수 있다. 제1 내지 제3 소스 드라이버들(SD1~SD3)의 비반전 입력단들로 감지 기준 전압(VP)이 제공될 수 있다. 제1 내지 제3 소스 드라이버들(SD1~SD3)의 반전 입력단들 및 출력단들 사이에는 커패시터(CC) 및 리셋 스위치(RST)가 병렬 연결될 수 있다. 즉, 제3 픽셀 라인(PL3)과 연결된 픽셀에 대한 감지 동작시, 제1 내지 제3 소스 드라이버들(SD1~SD3)이 병렬-연결 또는 병합됨으로써, 하나의 저잡음 증폭기(AMP)가 구현될 수 있으며, 제1 내지 제3 소스 드라이버들(SD1~SD3)을 사용하여, 제3 픽셀 라인(PL3)과 연결된 픽셀로부터 제3 픽셀 정보(PI3)가 감지될 수 있다.
도 6 내지 도 9를 참조하여 설명된 소스 드라이버들 및 패드들 사이의 연결 구성들은 스위칭 회로(110)의 스위칭 동작에 의해 구현될 수 있다. 스위칭 회로(110)의 구성 및 리셋 스위치(RST)의 구성 및 동작은 도 13 내지 도 14d를 참조하여 더욱 상세하게 설명된다.
상술된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 구동 회로는 픽셀에 대한 감지 동작시, 픽셀을 제어하도록 구성된 적어도 하나의 소스 드라이버들을 사용하여, 대응하는 픽셀로부터 픽셀 정보를 수신할 수 있다. 따라서, 픽셀 정보를 수신하기 위한 별도의 저잡음 증폭기가 요구되지 않기 때문에, 디스플레이 구동 회로의 면적 및 비용이 감소될 수 있다.
도 10은 본 발명의 실시 예에 따른 컬럼 제어 블록에 포함된 복수의 소스 드라이버들 중 제1 소스 드라이버를 예시적으로 보여주는 회로도이다. 비록 도 10을 참조하여 제1 소스 드라이버(SD1)의 예시적인 회로도가 설명되나, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 복수의 소스 드라이버들 각각은 도 10에 도시된 제1 소스 드라이버(SD1)와 동일 또는 유사한 구조를 갖거나 또는 도 10의 회로도와 다른 구조를 가질 수 있다.
도 10을 참조하면, 제1 소스 드라이버(SD1)는 복수의 PMOS 트랜지스터들(MP1~MP8) 및 복수의 NMOS 트랜지스터들(MN1~MN8)을 포함할 수 있다. 도 10에 도시된 회로도에서, 트랜지스터들의 극성(예를 들어, P채널 또는 N채널 등) 및 트랜지스터의 타입은 예시적인 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다.
제1 PMOS 트랜지스터(MP1)는 전원 전압(VDD) 및 제2 PMOS 트랜지스터(MP2) 사이에 연결되고, 바이어스 전압(VBP1)에 응답하여 동작할 수 있다. 제2 PMOS 트랜지스터(MP2)는 제1 PMOS 트랜지스터(MP1) 및 제4 NMOS 트랜지스터(MN4) 사이에 연결되고, 반전 입력 신호(INN)에 응답하여 동작할 수 있다. 반전 입력 신호(INN)는 제1 소스 드라이버(SD1)의 반전 입력단을 통해 입력되는 신호일 수 있다. 제3 PMOS 트랜지스터(MP3)는 제1 PMOS 트랜지스터(MP1) 및 제6 NMOS 트랜지스터(MN6) 사이에 연결되고, 비반전 입력 신호(INP)에 응답하여 동작할 수 있다. 비반전 입력 신호(INP)는 제1 소스 드라이버(SD1)의 비반전 입력단을 통해 입력되는 신호일 수 있다.
제1 NMOS 트랜지스터(MN1)는 접지 전압(VSS) 및 제2 NMOS 트랜지스터(MN2) 사이에 연결되고, 바이어스 전압(VBN1)에 응답하여 동작할 수 있다. 제2 NMOS 트랜지스터(MN2)는 제1 NMOS 트랜지스터(MN1) 및 제4 PMOS 트랜지스터(MP4) 사이에 연결되고, 반전 입력 신호(INN)에 응답하여 동작할 수 있다. 제3 NMOS 트랜지스터(MN3)는 제1 NMOS 트랜지스터(MN1) 및 제6 PMOS 트랜지스터(MP6) 사이에 연결되고, 비반전 입력 신호(INP)에 응답하여 동작할 수 있다.
제4 PMOS 트랜지스터(MP4)는 전원 전압(VDD) 및 제5 PMOS 트랜지스터(MP5) 사이에 연결되고, 제6 PMOS 트랜지스터(MP6)의 게이트에 응답하여 동작할 수 있다. 제5 PMOS 트랜지스터(MP5)는 제4 PMOS 트랜지스터(MP4) 및 제1 임피던스 회로(Z1) 사이에 연결되고, 제7 PMOS 트랜지스터(MP7)의 게이트에 응답하여 동작할 수 있다.
제4 NMOS 트랜지스터(MN4)는 접지 전압(VSS) 및 제5 NMOS 트랜지스터(MN5) 사이에 연결되고, 제6 NMOS 트랜지스터(MN6)의 게이트에 응답하여 동작할 수 있다. 제5 NMOS 트랜지스터(MN5)는 제4 NMOS 트랜지스터(MN4) 및 제1 임피던스 회로(Z1) 사이에 연결되고, 제7 NMOS 트랜지스터(MN7)의 게이트에 응답하여 동작할 수 있다.
제6 PMOS 트랜지스터(MP6)는 전원 전압(VDD) 및 제7 PMOS 트랜지스터(MP7) 사이에 연결되고, 제4 PMOS 트랜지스터(MN4)의 게이트에 응답하여 동작할 수 있다. 예시적인 실시 예에서, 제4 및 제6 PMOS 트랜지스터들(MP4, MP6)의 게이트들은 제5 PMOS 트랜지스터(MP5) 및 제1 임피던스 회로(Z1) 사이의 노드에 연결될 수 있다. 제7 PMOS 트랜지스터(MP7)는 제6 PMOS 트랜지스터(MP6) 및 제2 임피던스 회로(Z2) 사이에 연결되고, 제5 PMOS 트랜지스터(MP5)의 게이트에 응답하여 동작할 수 있다.
제6 NMOS 트랜지스터(MN6)는 접지 전압(VSS) 및 제7 NMOS 트랜지스터(MN7) 사이에 연결되고, 제4 NMOS 트랜지스터(MN4)의 게이트에 응답하여 동작할 수 있다. 예시적인 실시 예에서, 제4 및 제6 NMOS 트랜지스터들(MN4, MN6)의 게이트들은 제5 NMOS 트랜지스터(MN5) 및 제1 임피던스 회로(Z1) 사이의 노드에 연결될 수 있다. 제7 NMOS 트랜지스터(MN7)는 제6 NMOS 트랜지스터(MN6) 및 제2 임피던스 회로(Z2) 사이에 연결되고, 제5 NMOS 트랜지스터(MN5)의 게이트에 응답하여 동작할 수 있다.
제1 커패시터(C1)는 제6 및 제7 PMOS 트랜지스터들(MP6, MP7) 사이의 노드 및 출력 신호(OUT)가 출력되는 출력 노드 사이에 연결될 수 있다. 제2 커패시터(C2)는 제6 및 제7 NMOS 트랜지스터들(MN6, MN7) 사이의 노드 및 출력 신호(OUT)가 출력되는 출력 노드 사이에 연결될 수 있다.
제8 PMOS 트랜지스터(MP8)는 전원 전압(VDD) 및 출력 노드 사이에 연결되고, 제7 PMOS 트랜지스터(MP7) 및 제2 임피던스 회로(Z2) 사이의 노드에 응답하여 동작할 수 있다. 제8 NMOS 트랜지스터(MN8)는 접지 전압(VSS) 및 출력 노드 사이에 연결되고, 제7 NMOS 트랜지스터(MN7) 및 제2 임피던스 회로(Z2) 사이의 노드에 응답하여 동작할 수 있다. 예시적인 실시 예에서, 제8 PMOS 트랜지스터(MP8)의 게이트는 제1 내부 노드(VOP)일 수 있고, 제8 NMOS 트랜지스터(MN8)의 게이트는 제2 내부 노드(VON)일 수 있다.
도 10에 도시된 회로도와 같이, 제1 소스 드라이버(SD1)는 비반전 입력 신호(INP) 및 반전 입력 신호(INN)의 차이를 증폭하고, 증폭된 차이를 출력 신호(OUT)로서 출력할 수 있다.
도 11a 및 도 11b는 복수의 소스 드라이버들을 병렬-연결 또는 병합하여 저잡음 증폭기를 구현하는 방법을 설명하기 위한 도면들이다. 도면의 간결성 및 설명의 편의를 위하여, 2개의 소스 드라이버들(SD1, SD2)이 병렬 연결 또는 병합되어, 하나의 저잡음 증폭기를 구현하는 실시 예가 설명된다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 하나의 저잡음 증폭기를 구현하기 위하여 병합되는 소스 드라이버들의 개수는 다양하게 변형될 수 있다.
도 5, 도 11a, 및 도 11b를 참조하면, 컬럼 제어 블록(100)은 제1 및 제2 소스 드라이버들(SD1, SD2)을 포함할 수 있다. 제1 소스 드라이버(SD1)는 제1 증폭기(amp1), 및 트랜지스터들(MP81, MN81)을 포함할 수 있다. 트랜지스터들(MP81, MN81)은 전원 전압(VDD) 및 접지 전압(VSS) 사이에 직렬 연결될 수 있고, 내부 노드들(VOP1, VON1)에 응답하여 동작할 수 있다.
제2 소스 드라이버(SD1)는 제2 증폭기(amp2) 및 트랜지스터들(MP82, MN82)을 포함할 수 있다. 트랜지스터들(MP82, MN82)은 전원 전압(VDD) 및 접지 전압(VSS) 사이에 직렬 연결될 수 있고, 내부 노드들(VOP2, VON2)에 응답하여 동작할 수 있다. 예시적인 실시 예에서, 제1 및 제2 소스 드라이버들(SD1, SD2) 각각은 도 10을 참조하여 설명된 회로도의 구성을 가질 수 있다. 예시적인 실시 예에서, 트랜지스터들(MP81, MN81, MP82, MN82)은 도 10을 참조하여 설명된 트랜지스터들 중 일부(예를 들어, MP8, MN8)일 수 있다.
앞서 설명된 바와 같이, 컬럼 제어 블록(100)은 픽셀에 대한 감지 동작을 위해, 복수의 소스 드라이버들을 병렬-연결시킴으로써, 하나의 저잡음 증폭기를 구현할 수 있다. 예를 들어, 도 11a에 도시된 바와 같이, 제1 및 제2 소스 드라이버들(SD1, SD2)이 병렬-연결 또는 병합될 수 있다. 즉, 제1 및 제2 소스 드라이버들(SD1, SD2)의 출력단들(즉, 출력 전압(Vout)이 출력되는 단자 또는 노드) 및 반전 입력단들이 전기적으로 연결될 수 있다. 예시적인 실시 예에서, 제1 및 제2 소스 드라이버들(SD1, SD2)의 출력단들 및 반전 입력단들의 전기적 연결은 앞서 설명된 스위칭 회로(110)에 의해 수행될 수 있다.
또는, 도 11b에 도시된 바와 같이, 제1 및 제2 소스 드라이버들(SD1, SD2)이 병렬-연결 또는 병합될 수 있다. 즉, 제1 및 제2 소스 드라이버들(SD1, SD2)의 출력단들 및 반전 입력단들이 전기적으로 연결될 수 있고, 제1 및 제2 소스 드라이버들(SD1, SD2)의 내부 노드들(VOP1, VON1, VOP2, VON2)이 서로 전기적으로 연결될 수 있다.
도 12a 및 도 12b는 도 11a 및 도 11b의 병렬-연결된 소스 드라이버들의 등가 회로를 예시적으로 보여주는 도면이다. 먼저 도 11a 및 도 12a를 참조하면, 도 11a의 실시 예, 즉, 제1 및 제2 소스 드라이버들(SD1, SD2)의 입력단들 및 출력단들이 병렬-연결된 실시 예에 따른 회로 구성은 도 12a와 같은 등가 회로로 표현될 수 있다.
예를 들어, 제1 소스 드라이버(SD1)는 제1 증폭 이득(A1)을 갖는 증폭기 및 제2 증폭 이득(A2)을 갖는 증폭기로 모델링될 수 있다. 제1 증폭 이득(A1)을 갖는 증폭기의 반전 입력단은 출력 전압(Vout)을 수신할 수 있고, 비반전 입력단은 감지 기준 전압(VP)을 수신할 수 있다. 제1 증폭 이득(A1)을 갖는 증폭기의 출력은 제2 증폭 이득(A2)을 갖는 증폭기의 입력으로 제공될 수 있다. 이 때, 제1 증폭 이득(A1)을 갖는 증폭기의 반전 입력단에서 제1 오프셋 전압(Vos11)이 나타날 수 있고, 제1 증폭 이득(A1)을 갖는 증폭기 및 제2 증폭 이득(A2)을 갖는 증폭기 사이에서, 제1 오프셋 저항(Ro1) 및 제2 오프셋 전압(Vos12)이 나타날 수 있다. 제2 증폭 이득(A2)을 갖는 증폭기의 출력에서, 제2 오프셋 저항(Ro2)이 나타날 수 있다. 제2 소스 드라이버(SD2)는 제1 소스 드라이버(SD1)와 유사한 형태로 모델링될 수 있으며, 이에 대한 상세한 설명은 생략된다. 설명의 편의를 위하여, 제1 및 제2 소스 드라이버들(SD1, SD2)의 내부 파마리터들(즉, 오프셋 저항, 증폭 이득 등)은 서로 동일한 것으로 가정하나, 일부 파라미터들(예를 들어, 오프셋 전압(Vos21, Vos22))은 다른 참조 기호를 통해 표시된다.
다음으로, 도 11b 및 도 12b를 참조하면, 도 11b의 실시 예, 즉, 제1 및 제2 소스 드라이버들(SD1, SD2)의 입력단 및 출력단, 그리고 내부 노드들이 병렬-연결 또는 병합된 실시 예에 따른 회로 구성은 도 12b와 같은 등가 회로로 표현될 수 있다. 도 12b에 도시된 등가 회로는 제1 소스 드라이버(SD1)의 제1 오프셋 저항(Ro1) 및 오프셋 전압(Vos12) 사이의 노드 및 제2 소스 드라이버(SD1)의 제1 오프셋 저항(Ro1) 및 오프셋 전압(Vos22) 사이의 노드가 전기적으로 연결된다는 점만 제외하면, 도 12a의 등가 회로와 유사하므로, 이에 대한 상세한 설명은 생략된다.
예시적인 실시 예에서, 도 12a의 등가 회로에 따른 출력 전압(Vout) 및 출력 노드에서의 오프셋 전류(Ios2)는 수학식 1과 같이 표현될 수 있다.
Figure pat00001
수학식 1을 참조하면, V12는 제1 소스 드라이버(SD1)의 제2 증폭 이득(A2)을 갖는 증폭기의 출력 노드의 전압을 가리키고, V22는 제2 소스 드라이버(SD2)의 제2 증폭 이득(A2)을 갖는 증폭기의 출력 노드의 전압을 가리킨다. 나머지 참조 기호들은 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
예시적인 실시 예에서, 도 12b의 등가 회로에 따른 출력 전압(Vout) 및 출력 노드에서의 오프셋 전류(Ios2)는 수학식 2와 같이 표현될 수 있다.
Figure pat00002
수학식 2를 참조하면, V11는 제1 소스 드라이버(SD1)의 제1 증폭 이득(A1)을 갖는 증폭기의 출력 레벨이고, V21은 제2 소스 드라이버(SD2)의 제1 증폭 이득(A1)을 갖는 증폭기의 출력 레벨이다. 나머지 참조 기호들은 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
수학식 1 및 수학식 2에 기재된 바와 같이, 도 12a 및 도 12b의 등가 회로들의 출력 전압들(Vout)은 실질적으로 동일하다. 단, 도 12b와 같이 제1 및 제2 소스 드라이버들(SD1, SD2)의 내부 노드들이 연결된 경우, 제1 증폭 이득(A1)을 갖는 증폭기로 인한 오프셋 전류가 감쇄될 수 있다. 예를 들어, 수학식 2에 기재된 바와 같이, 도 12b의 실시 예에서, 출력 노드(즉, Vout이 출력되는 노드)에 영향을 주는 제2 오프셋 전류(Ios2)는 제1 증폭 이득(A1)의 영향을 받지 않는다. 즉, 제2 오프셋 전류(Ios2)의 크기가 감쇄될 수 있다.
도 13은 도 5의 컬럼 제어 회로를 좀 더 상세하게 보여주는 회로도이다. 도면의 간결성을 위하여, 스위칭 회로(110)에 대한 참조 기호는 생략된다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 컬럼 제어 회로(100)에 포함된 제1 내지 제3 소스 드라이버들(SD1~SD3)을 제외한 다른 다양한 구성 요소들 또는 다양한 스위치들은 스위칭 회로(110)에 포함될 수 있다. 도면의 간결성을 위하여, 복수의 스위치들 각각을 제어하기 위한 스위칭 신호는 생략된다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 복수의 스위치들 각각을 제어하기 위한 스위칭 신호들은 모드 신호(MS)에 포함되거나 또는 모드 신호(MS)에 따라 생성될 수 있다.
도 5 및 도 13을 참조하면, 컬럼 제어 회로(100)는 제1 내지 제3 소스 드라이버들(SD1~SD3), 복수의 스위치들(SW1~SW9-3), 및 커패시터(CC)를 포함할 수 있다. 이하에서, 본 발명의 기술적 사상을 용이하게 설명하기 위하여, 복수의 스위치들(SW1~SW9-3) 각각의 연결 관계에 대한 구체적인 설명은 생략되며, 복수의 스위치들(SW1~SW9-3) 각각의 기능이 중점적으로 설명된다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 제1 내지 제3 소스 드라이버들(SD1~SD3), 복수의 스위치들(SW1~SW9-3), 및 커패시터(CC) 각각은 도 13에 도시된 바와 같이, 연결되거나 또는 이하에서 설명되는 기능을 구현하도록 구성된 다른 다양한 방식으로 연결될 수 있음이 이해될 것이다.
제1 스위치(SW1)는 도 7 내지 도 9를 참조하여 설명된 리셋 스위치(RST)일 수 있으며, 감지 동작시, 제1 내지 제3 소스 드라이버들(SD1~SD3)의 반전 입력단들 및 출력단들 사이를 스위칭하도록 구성될 수 있다. 커패시터(CC)는 감지 동작시, 제1 내지 제3 소스 드라이버들(SD1~SD3)의 반전 입력단들 및 출력단들 사이에 연결될 수 있다.
제2 스위치들(SW2)은, 감지 동작시, 제1 내지 제3 소스 드라이버들(SD1~SD3)의 내부 노드들을 병렬-연결 또는 병합하도록 구성된 내부 노드 연결 스위치일 수 있다. 예시적인 실시 예에서, 제1 내지 제3 소스 드라이버들(SD1~SD3)의 연결 방식에 따라, 제2 스위치들(SW2)은 생략될 수 있다.
제3 스위치들(SW3)은, 감지 동작시, 제1 내지 제3 소스 드라이버들(SD1~SD3)의 출력단들을 제1 내지 제3 소스 드라이버들(SD1~SD3)의 반전 입력단들로 연결하도록 구성된 감지 피드백 스위치일 수 있다.
제 4 스위치들(SW4)은, 표시 동작시, 제1 내지 제3 소스 드라이버들(SD1~SD3) 각각의 출력단 및 반전 입력단을 연결하도록 구성된 표시 피드백 스위치일 수 있다.
제5 스위치들(SW5)은, 감지 동작시, 제1 내지 제3 소스 드라이버들(SD1~SD3)의 출력단들을 연결하도록 구성된 감지 출력 스위치일 수 있다.
제 6 스위치들(SW6)은 제1 내지 제3 소스 드라이버들(SD1~SD3) 각각의 비반전 입력단으로 제공되는 신호를 선택하도록 구성된 선택 스위치일 수 있다. 예시적인 실시 예에서, 제6 스위치들(SW6)은 도 5의 선택 회로들(MUX1~MUX3)과 대응될 수 있다. 즉, 제6 스위치들(SW6) 각각은 동작 모드(예를 들어, 감지 동작, 표시 동작)에 따라 감지 기준 전압(VP) 및 디코딩 전압(VDEC1~VDEC3)을 선택하도록 구성될 수 있다.
제7 스위치들(SW7-1, SW7-2, SW7-3)은, 감지 동작시, 제1 내지 제3 패드들(PD1~PD3) 중 하나를 제1 내지 제3 소스 드라이버들(SD1~SD3)의 반전 입력단들로 연결하도록 구성된 감지 입력 스위치일 수 있다.
제8 스위치들(SW8)은, 표시 동작시, 제1 내지 제3 소스 드라이버들(SD1~SD3)의 출력단들을 각각 제1 내지 제3 패드들(PD1~PD3)로 연결하도록 구성된 표시 출력 스위치일 수 있다.
제9 스위치들(SW9-1, SW9-2, SW9-3)은, 감지 동작시, 리셋 데이터(VDATA1, VDATA2, VDATA3) 중 하나를 제1 내지 제3 패드들(PD1~PD3) 중 대응하는 하나로 제공하도록 구성된 감지 리셋 스위치일 수 있다.
상술된 바와 같이, 컬럼 제어 회로(100)에 포함된 복수의 스위치들(SW1~SW9-3) 각각은 동작 모드(예를 들어, 감지 동작 및 표시 동작)에 따라, 선택적으로 턴-온 또는 턴-오프되고, 이에 따라, 도 6 내지 도 9를 참조하여 설명된 바와 같이, 소스 드라이버들(SD1~SD3)이 연결될 수 있다.
도 14는 도 13의 컬럼 제어 회로의 동작을 설명하기 위한 타이밍도이다. 도 15a 내지 도 15c는 도 14의 타이밍도에 따른 컬럼 제어 회로의 구성을 보여주는 도면들이다. 도면의 간결성을 위하여, 도 14의 타이밍도는 개략적으로 도시되며, 타이밍도에서, 하이 레벨은 대응하는 스위치의 턴-온을 가리키고, 로우-레벨은 대응하는 스위치의 턴-오프를 가리키는 것으로 가정한다. 또한, 도면의 간결성을 위하여, 도 15a 내지 도 15c에서는, 턴-온되는 스위치들이 도시되며, 턴-오프되는 스위치들은 도면에서 생략된다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
도 1, 도 13, 및 도 14를 참조하면, 디스플레이 구동 회로(DDI)는 표시 동작(DP)을 수행한 이후에, 감지 동작들(S1, S2, S3)을 수행할 수 있다. 예를 들어, 표시 동작시, 제4 스위치들(SW4) 및 제8 스위치들(SW8)는 턴-온되고, 제6 스위치(SW6)는 디코딩 전압(VDEC)을 선택할 수 있다. 나머지 스위치들(SW1, SW2, SW3, SW5, SW7-1, SW7-2, SW7-3, SW9-1, SW9-2, SW9-3)은 모두 턴-오프될 수 있다.
이 경우, 컬럼 제어 회로(100)는 도 15a에 도시된 바와 같이 구현될 수 있다. 즉, 제4 스위치들(SW4)에 의해, 제1 내지 제3 소스 드라이버들(SD1~SD3) 각각의 출력단 및 반전 입력단들이 연결(즉, 피드백)되고, 제8 스위치들(SW8)에 의해, 제1 내지 제3 소스 드라이버들(SD1~SD3)의 출력단들이 각각 제1 내지 제3 패드들(PD1~PD3)과 연결될 수 있고, 제6 스위치들(SW6)에 의해 제1 내지 제3 디코딩 전압들(VDEC1~VDEC3)이 각각 제1 내지 제3 소스 드라이버들(SD1~SD3)의 비반전 입력단들로 제공될 수 있다. 다시 말해서, 제4 스위치들(SW4) 및 제8 스위치들(SW8)이 턴-온되고, 제6 스위치들(SW6)에 의해 제1 내지 제3 디코딩 전압들(VDEC1~VDEC3)이 선택됨에 따라, 제1 내지 제3 소스 드라이버들(SD1~SD3)은 제1 내지 제3 패드들(PD1~PD3)과 연결된 픽셀들로 제1 내지 제3 디코딩 전압들(VDEC1~VDEC3)을 각각 제공할 수 있다.
표시 동작이 수행된 이후에, 제1 내지 제3 감지 동작들(S1, S2, S3)이 수행될 수 있다. 제1 감지 동작(S1)은 제1 패드(PD1)와 연결된 픽셀로부터 픽셀 정보를 감지하는 동작을 가리키고, 제2 감지 동작(S2)은 제2 패드(PD2)와 연결된 픽셀로부터 픽셀 정보를 감지하는 동작을 가리키고, 제3 감지 동작(S3)은 제3 패드(PD3)와 연결된 픽셀로부터 픽셀 정보를 감지하는 동작을 가리킬 수 있다.
제1 내지 제3 감지 동작들(S1, S2, S3) 각각은 리셋 구간들(RP1, RP2, RP3) 및 감지 구간들(SP1, SP2, SP3)로 구분될 수 있다. 예를 들어, 제1 감지 동작(S1)은 제1 리셋 구간(RP1) 및 제1 감지 구간(SP1)으로 구분될 수 있다. 제1 리셋 구간(RP1)에서, 컬럼 제어 회로(100)는 제1 패드(PD1)와 연결된 픽셀로 제1 리셋 데이터(VDATA1)를 제공함으로써, 리셋 동작을 수행할 수 있다. 제1 감지 구간(SP1)에서, 컬럼 제어 회로(100)는 제1 패드(PD1)와 연결된 픽셀로부터 제1 픽셀 정보(PI1)를 감지하도록 구성될 수 있다.
좀 더 상세한 예로서, 제1 감지 동작(S1)의 제1 리셋 구간(RP1)에서, 제1 스위치(SW1), 제2 스위치들(SW2), 제3 스위치들(SW3), 및 제5 스위치들(SW5)이 턴-온되고, 제6 스위치들(SW6)은 감지 기준 전압(VP)을 선택하고, 제7 스위치들(SW7-1~SW7-3) 중 하나의 스위치(SW7-1)가 턴-온되고, 제9 스위치들(SW9-1~SW9-3) 중 하나의 스위치(SW9-1)가 턴-온되고, 나머지 스위치들(SW4, SW8)은 턴-오프될 수 있다.
이 경우, 컬럼 제어 회로(100)는 도 15b에 도시된 바와 같이 구현될 수 있다. 즉, 제2 스위치들(SW2)에 의해 제1 내지 제3 소스 드라이버들(SD1~SD3)의 내부 노드들이 병렬-연결되고, 제3 스위치들(SW3) 및 제5 스위치들(SW5)에 의해 제1 내지 제3 소스 드라이버들(SD1~SD3)의 반전 입력단들 및 출력단들이 연결될 수 있다. 제7 스위치들(SW7-1~SW7-3) 중 하나의 스위치(SW7-1)에 의해 제1 패드(PD1)가 제1 내지 제3 소스 드라이버들(SD1~SD3)의 반전 입력단들과 연결될 수 있고, 제9 스위치들(SW9-1~SW9-3) 중 하나의 스위치(SW9-1)에 의해 제1 리셋 데이터(VDATA1)가 제1 패드(PD1)로 제공될 수 있다. 즉, 제9 스위치들(SW9-1~SW9-3) 중 하나의 스위치(SW9-1)에 의해, 제1 패드(PD1)와 연결된 픽셀의 특정 노드(예를 들어, 도 2a의 제1 노드(n1))가 제1 리셋 데이터(VDATA1)에 대응되는 레벨로 리셋될 수 있다. 제1 스위치(SW1)(즉, 리셋 스위치(RST))가 턴-온됨에 따라, 제1 내지 제3 소스 드라이버들(SD1~SD3)의 반전 입력단들 및 출력단들이 제1 리셋 데이터(VDATA1)에 대응되는 레벨로 리셋될 수 있다.
즉, 상술된 바와 같은 리셋 동작을 통해, 병합된 제1 내지 제3 소스 드라이버들(SD1~SD3)의 입력/출력단들, 및 대응하는 픽셀의 특정 노드가 리셋될 수 있다.
이후에, 제1 감지 동작(S1)의 제1 감지 구간(SP1)에서, 제9 스위치들(SW9-1~SW9-3) 중 하나의 스위치(SW9-1) 및 제1 스위치(SW1)가 턴-오프될 수 있고, 나머지 스위치들은 제1 리셋 구간(RP1)에서의 상태를 유지할 수 있다.
이 경우, 컬럼 제어 회로(100)는 도 15c에 도시된 바와 같이 구현될 수 있다. 즉, 제1 패드(PD1)와 연결된 픽셀의 특정 노드로부터 제1 패드(PD1)를 통해 픽셀 정보가 수신될 수 있고, 픽셀 정보는 병합된 제1 내지 제3 소스 드라이버들(SD1~SD3)에 의해 증폭되고, 증폭된 정보는 병합된 제1 내지 제3 소스 드라이버들(SD1~SD3)의 출력단을 통해 출력될 수 있다. 즉, 도 15c에 도시된 바와 같이, 제1 감지 동작(S1)에서, 제1 내지 제3 소스 드라이버들(SD1~SD3)은 픽셀 정보를 감지하도록 구성된 저잡음 증폭기 또는 적분기로서 사용될 수 있다.
예시적인 실시 예에서, 제1 리셋 구간(RP1)을 통해 병합된 제1 내지 제3 소스 드라이버들(SD1~SD3)의 입력/출력단들에서 리셋된 레벨 및 제1 감지 구간(SP1)에서 감지된 픽셀 정보는 아날로그 디지털 컨버터(14, 도 1 참조)로 제공될 수 있다. 아날로그 디지털 컨버터(14)는 리셋 레벨 및 픽셀 정보 각각에 대한 상관 이중 샘플링(CDS; correlated double sampling)을 수행하여, 감지 데이터(DS)를 출력할 수 있다.
제2 감지 동작(S2)의 제2 리셋 구간(RP1) 및 제2 감지 구간(SP2), 그리고 제3 감지 동작(S3)의 제3 리셋 구간(RP1) 및 제3 감지 구간(SP3) 각각은 제7 스위치들(SW7-1~SW7-3) 및 제9 스위치들(SW9-1~SW9-3)에서 턴-온되는 스위치가 다르다는 점을 제외하면, 제1 감지 동작(S1)의 제1 리셋 구간(RP1) 및 제1 감지 구간(SP1)의 동작과 유사하므로, 이에 대한 상세한 설명은 생략된다.
예시적인 실시 예에서, 도 14에 도시된 스위칭 신호들은 제어 블록(13)으로부터의 모드 신호(MS)에 포함되거나 또는 모드 신호(MS)를 기반으로 생성될 수 있다.
상술된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 구동 회로(DDI)는 동작 모드(예를 들어, 표시 모드 또는 감지 모드)에 따라 소스 드라이버들을 픽셀을 제어하기 위한 데이터 구동 회로로서 사용하거나 또는 픽셀들로부터 픽셀 정보를 수신하기 위한 저잡음 증폭기로서 사용할 수 있다. 따라서, 픽셀 정보를 수신하기 위한 별도의 증폭기가 요구되지 않기 때문에, 디스플레이 구동 회로의 면적 및 비용이 감소될 수 있다.
도 16은 도 1의 디스플레이 구동 회로의 동작을 설명하기 위한 타이밍도이다. 설명의 편의를 위하여, 디스플레이 구동 회로의 동작을 설명하는데 불필요한 구성 요소들은 생략되며, 디스플레이 구동 회로의 동작을 위한 제어 신호들(예를 들어, VSYNC, HSYNC)이 간략하게 표현된다. 설명의 편의를 위하여, 디스플레이 구동 회로(DDI)의 용어가 사용된다. 디스플레이 구동 회로(DDI)는 도 1을 참조하여 설명된 바와 같이, 제어 블록(13), 메모리(14), 아날로그 디지털 컨버터(15), 및 컬럼 제어 블록(100)의 구성 요소들을 포함할 수 있다.
도 1 및 도 16을 참조하면, 디스플레이 구동 회로(DDI)는 외부 장치(예를 들어, AP, GPU, 또는 호스트 장치 등)로부터 수직 동기 신호(VSYNC) 및 수평 동기 신호(HSYNC)를 수신할 수 있다. 디스플레이 구동 회로(DDI)는 수신된 신호들(VSYNC)에 응답하여, 표시 패널(11)의 픽셀들(PX)을 제어하거나 또는 픽셀들(PX)로부터 픽셀 정보(PI)를 감지할 수 있다. 즉, 디스플레이 구동 회로(DDI)는 수신된 신호들(VSYNC)에 응답하여, 픽셀에 대한 표시 동작(DP) 및 감지 동작(S)을 수행할 수 있다.
예를 들어, 수직 동기 신호(VSYNC)는 표시 패널(11)에 표시되는 하나의 프레임을 구분하기 위한 신호일 수 있다. 수평 동기 신호(HSYNC)는 표시 패널(11)에서 표시되는 픽셀들의 행을 구분하기 위한 신호일 수 있다. 디스플레이 구동 회로(DDI)는 수직 동기 신호(VSYNC)에 동기하여, 표시 패널(11)을 통해 하나의 프레임을 표시할 수 있다. 디스플레이 구동 회로(DDI)는 수평 동기 신호(HSYNC)에 동기하여, 표시 패널(11)을 통해 정보를 표시하는 픽셀들의 행들을 제어할 수 있다.
이 때, 본 발명의 실시 예에 따른 디스플레이 구동 회로(DDI)(또는 컬럼 제어 블록(110))는 수평 동기 신호(HSYNC)의 주기마다 픽셀에 대한 표시 동작 및 픽셀에 대한 감지 동작을 반복으로 수행할 수 있다. 예를 들어, 컬럼 제어 블록(100)은 수평 동기 신호(HSYNC)의 제1 주기 동안, 제1 행에 위치한 픽셀들에 대한 표시 동작(DP), 및 제1 행에 위치한 픽셀들 중 적어도 하나에 대한 감지 동작(S)을 수행할 수 있다.
예시적인 실시 예에서, 도 14 및 도 15a를 참조하여 설명된 바와 같이, 스위칭 회로(110)에 의해 복수의 소스 드라이버들의 출력단들이 각각 대응하는 픽셀 라인들로 연결됨으로써, 표시 동작(DP)이 수행될 수 있다. 도 14, 도 15b, 및 도 15c를 참조하여 설명된 바와 같이, 스위칭 회로(110)에 의해 복수의 소스 드라이버들이 병렬 연결되고, 픽셀 라인들 중 적어도 하나가 병렬 연결된 소스 드라이버들의 입력단(예를 들어, 반전 입력단)으로 연결됨으로써, 감지 동작(S)이 수행될 수 있다.
컬럼 제어 블록(100)은 수평 동기 신호(HSYNC)의 제2 주기 동안, 제2 행에 위치한 픽셀들에 대한 표시 동작(DP), 및 제2 행에 위치한 픽셀들 중 적어도 하나에 대한 감지 동작(S)을 수행할 수 있다. 마찬가지로, 컬럼 제어 블록(100)은 수평 동기 신호(HSYNC)의 각 주기마다, 대응하는 행에 위치한 픽셀들에 대한 표시 동작(DP) 및 대응하는 행에 위치한 픽셀들 중 적어도 하나에 대한 감지 동작(S)을 수행할 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 구동 회로(DDI)는 픽셀들에 대한 표시 동작을 수행하는 도중에, 특정 픽셀 또는 미리 정해진 픽셀들에 대한 감지 동작을 수행할 수 있다. 이 때, 디스플레이 구동 회로(DDI)는 동일한 소스 드라이버들을 사용하여 표시 동작 및 감지 동작을 수행할 수 있다.
도 16에 도시된 타이밍도는 예시적인 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 디스플레이 구동 회로(DDI)는 하나의 프레임을 표시하는 동작(즉, 수직 동기 신호(VSYNC)의 1주기) 동안, 일부 행 또는 일부 픽셀에 대한 감지 동작만 수행할 수 있다.
도 17a 및 도 17b는 도 16의 타이밍도에 따른 표시 동작 및 감지 동작을 설명하기 위한 도면들이다. 도면의 간결성을 위하여, 표시 동작 및 감지 동작을 설명하는데 불필요한 구성 요소들은 생략되며, 표시 패널(11)은 제1 내지 제4 행들(R1~R4) 및 제1 내지 제6 열들(C1~C6)로 배열된 4×6의 픽셀들(PX)을 포함하는 것으로 가정한다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
먼저 도 16 및 도 17a를 참조하면, 디스플레이 구동 회로(DDI)는 표시 동작을 수행할 수 있다. 예를 들어, 제1 행(R1)에 위치한 픽셀들에 대한 표시 동작을 수행할 수 있다. 이 경우, 디스플레이 구동 회로(DDI)의 제1 내지 제6 소스 드라이버들(SD1~SD6)은 각각 제1 행(R1)의 제1 내지 제6 열들(C1~C6)에 위치한 픽셀들(PX)로 제1 내지 제6 디코딩 전압들(VDEC11~VDEC16)을 제공하도록 동작할 수 있다. 즉, 제1 내지 제6 소스 드라이버들(SD1~SD6) 각각은 제1 내지 제6 열들(C1~C6)에 대응하는 픽셀 라인들과 각각 연결될 수 있다. 이러한 연결은 앞서 설명된 스위칭 회로(110)에 의해 수행될 수 있다.
제1 행(R1)의 픽셀들에 대한 표시 동작(DP)이 완료된 이후에, 디스플레이 구동 회로(DDI)는 제1 행(R1)에 위치한 픽셀들 중 일부 픽셀들에 대한 감지 동작(S)을 수행할 수 있다. 예를 들어, 도 17b에 도시된 바와 같이, 디스플레이 구동 회로(DDI)는 제1 행(R1)의 제1 열(C1) 및 제4 열(C4)에 위치한 픽셀들(PX)로부터 픽셀 정보(PI11, PI14)를 수신할 수 있다. 이 경우, 도 1 내지 도 15c를 참조하여 설명된 바와 같이, 제1 내지 제3 소스 드라이버들(SD1~SD3)이 서로 병렬-연결 또는 병합됨으로써, 제1 행(R1)의 제1 열(C1)에 위치한 픽셀(PX)로부터 픽셀 정보(PI11)를 수신, 감지, 증폭, 또는 출력할 수 있고, 제4 내지 제6 소스 드라이버들(SD4~SD6)이 서로 병렬-연결 또는 병합됨으로써, 제1 행(R1)의 제4 열(C4)에 위치한 픽셀(PX)로부터 픽셀 정보(PI14)를 수신, 감지, 증폭, 또는 출력할 수 있다. 즉, 감지 동작에서, 제1 내지 제3 소스 드라이버들(SD1~SD3)은 하나의 저잡음 증폭기 또는 적분기로 동작할 수 있고, 제4 내지 제6 소스 드라이버들(SD4~SD6)은 다른 하나의 저잡음 증폭기 또는 적분기로 동작할 수 있다.
상술된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 구동 회로는 복수의 소스 드라이버들을 사용하여 픽셀에 대한 표시 동작 및 감지 동작을 수행할 수 있다. 따라서, 픽셀에 대한 감지 동작을 위한 별도의 저잡음 증폭기가 요구되지 않기 때문에, 디스플레이 구동 회로의 면적이 감소될 수 있다.
예시적인 실시 예에서, 디스플레이 구동 회로(DDI)에 포함된 소스 드라이버들의 개수가 "a×n"개이고, "n"개 단위로 소스 드라이버들이 병합되는 경우, 1회의 감지 동작을 통해, 동일한 행에 위치한 "a"개의 픽셀들 각각으로부터 픽셀 정보가 수신, 감지, 증폭, 또는 출력될 수 있다. 예시적인 실시 예에서, 소스 드라이버들이 병합되는 단위, 즉, 하나의 저잡음 증폭기를 구현하기 위하 병합되는 소스 드라이버들의 개수는 30~50개일 수 있다.
예시적인 실시 예에서, 픽셀에 대한 감지 동작이 수행되는 경우, 복수의 소스 드라이버들이 병렬-연결 또는 병합되는 실시 예들이 설명되었으나, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 하나의 소스 드라이버가, 감지 동작에서, 픽셀 정보를 수신하고, 표시 동작에서 픽셀을 제어하도록 구성될 수 있다. 이 경우, 감지 동작에서, 픽셀과 연결된 픽셀 라인은 소스 드라이버의 반전 입력단으로 연결되고, 소스 드라이버의 출력은 아날로그 디지털 컨버터로 연결될 수 있다. 표시 동작에서, 픽셀과 연결된 픽셀 라인은 소스 드라이버의 출력단 및 반전 입력단으로 연결되고, 소스 드라이버는 비반전 입력단을 통해 수신된 디코딩 전압을 증폭하여 출력할 수 있다.
도 18은 도 1의 디스플레이 구동 회로의 동작을 설명하기 위한 타이밍도이다. 설명의 편의를 위하여, 앞서 설명된 구성 요소들에 대한 상세한 설명은 생략된다. 도 1 및 도 18을 참조하면, 디스플레이 구동 회로(DDI)는 수평 동기 신호(HSYNC)의 하나의 주기 동안, 표시 동작(DP) 및 복수의 감지 동작들(S1~S3)을 수행할 수 있다.
이 때, 하나의 감지 동작(예를 들어, 제1 감지 동작(S1))은 미리 정해진 단위의 픽셀들로부터 픽셀 정보를 감지하는 동작을 가리킬 수 있다. 예를 들어, 표시 패널(11)에서, 제1 행에 "a×n"개의 픽셀들이 위치하고, "a×n"개의 픽셀들을 구동하기 위한 소스 드라이버들이 "a×n"개인 것으로 가정한다. 이 때, 감지 동작에서, 하나의 저잡음 증폭기로서 동작하도록 "n"개의 소스 드라이버들이 병합되는 경우(즉, 소스 드라이버들의 병합 단위가 "n"인 경우), 1회의 감지 동작을 통해 a개의 픽셀들로부터 픽셀 정보가 감지될 수 있다. 이 경우, 제1 행에 위치한 "a×n"개의 픽셀들 전체에 대한 픽셀 정보를 감지하기 위해서는, "n"회의 감지 동작들이 수행되어야 할 것이다.
즉, 디스플레이 구동 회로(100)는 수평 동기 신호(HSYNC)의 하나의 주기 동안, 1회의 표시 동작(즉, 하나의 행에 위치한 픽셀들을 제어하는 동작) 및 복수의 감지 동작들(즉, 하나의 행에 위치한 픽셀들 전체에 대한 픽셀 정보를 감지하기 위한 감지 동작들)을 수행할 수 있다.
그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 수평 동기 신호(HSYNC)의 하나의 주기 동안 수행되는 감지 동작의 횟수는 다양하게 변형될 수 있다. 예를 들어, 수평 동기 신호(HSYNC)의 하나의 주기 동안 특정 행에 위치한 픽셀들 중 일부 픽셀들에 대한 복수의 감지 동작들이 수행되고, 다음 프레임(즉, 수직 동기 신호(VSYNC)의 다음 주기)의 수평 동기 신호(HSYNC)의 하나의 주기 동안, 특정 행에 위치한 픽셀들 중 다른 일부 픽셀들에 대한 복수의 감지 동작이 수행될 수 있다. 픽셀에 대한 감지 동작이 수행되는 횟수, 주기, 또는 감지 대상이되는 픽셀들의 위치는 표시 장치(10)의 구현 방식에 따라 다양하게 변형될 수 있다.
도 19는 도 1의 디스플레이 구동 회로의 동작을 설명하기 위한 타이밍도이다. 설명의 편의를 위하여, 앞서 설명된 구성 요소들에 대한 상세한 설명은 생략된다. 도 1 및 도 19를 참조하면, 디스플레이 구동 회로(DDI)는 수평 동기 신호(HSYNC)의 주기들 각각에서, 표시 동작(DP)을 수행하고, 일부 주기에서만 감지 동작(S)을 수행할 수 있다. 예를 들어, 특정 행에 위치한 픽셀들로부터 픽셀 정보를 감지하는 것이 요구되는 경우, 디스플레이 구동 회로(DDI)는 특정 행에 대한 표시 동작(DP)을 수행하는 수평 동기 신호(HSYNC)의 주기 내에서, 특정 행에 위치한 픽셀들 중 일부 또는 전체에 대한 감지 동작(S)을 수행할 수 있다. 즉, 디스플레이 구동 회로(100)는 하나의 프레임을 표시하는 동안, 일부 구간들에서만 감지 동작을 수행할 수 있다.
도 20은 도 1의 디스플레이 구동 회로의 동작을 설명하기 위한 타이밍도이다. 설명의 편의를 위하여, 앞서 설명된 구성 요소들에 대한 상세한 설명은 생략된다. 도 1 및 도 20을 참조하면, 디스플레이 구동 회로(DDI)는 수평 동기 신호(HSYNC)의 주기들 각각에서, 표시 동작(DP)을 수행할 수 있다. 디스플레이 구동 회로(DDI)는 수직 블랭크 구간(VBLANK) 동안, 복수의 감지 동작들(S1~Sn)을 수행할 수 있다. 예를 들어, 표시 패널(11)의 모든 행들에 대한 표시 동작(DP)이 완료된 시점으로서, 다음 수직 동기 신호(VSYNC)가 토글되기 전까지 수직 블랭크 구간(VBLANK)이 존재할 수 있다. 디스플레이 구동 회로(DDI)는 수직 블랭크 구간(VBLANK) 동안, 표시 패널(11)의 픽셀들 중 일부 또는 전체로부터 픽셀 정보를 감지하기 위한 복수의 감지 동작들(S1~Sn)을 수행할 수 있다.
상술된 표시 동작 및 감지 동작을 수행하는 방식은 예시적인 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 예시적인 실시 예에서, 감지 동작이 수행되는 구간, 감지 동작이 연속적으로 수행되는 횟수 등은 표시 장치(10)의 구현 방식, 표시 패널(11)의 구현 방식, 픽셀 구조, 디스플레이 구동 회로(DDI)의 구현 방식에 따라 다양하게 변형될 수 있다.
도 21은 도 1의 제어 블록의 보상 데이터 생성 방법을 예시적으로 보여주는 블록도이다. 도 1 및 도 21을 참조하면, 메모리(14)는 도 1 내지 도 20을 참조하여 설명된 동작을 기반으로 복수의 픽셀들로부터 감지된 감지 데이터(DS)(즉, 픽셀 정보)를 저장할 수 있다.
제어 블록(13)은 데이터 변조 블록(13a) 및 보상 모듈(13b)을 포함할 수 있다. 보상 모듈(13b)은 메모리(14)에 저장된 감지 데이터(DS)를 기반으로 보상 값을 결정할 수 있다. 예를 들어, 앞서 설명된 바와 같이, 메모리(14)에 저장된 감지 데이터(DS)는 복수의 픽셀들(PX) 각각에 대한 픽셀 정보(PI)를 가리키고, 픽셀 정보(PI)는 대응하는 픽셀의 열화도(예를 들어, 트랜지스터의 열화도, 유기 발광 다이오드의 열화도)에 대한 정보를 포함할 수 있다. 보상 모듈(13b)은 감지 데이터(DS)를 기반으로, 대응하는 픽셀에서의 열화를 보상할 수 있는 보상 값을 결정할 수 있다.
데이터 변조 모듈(13a)은 외부 장치(예를 들어, AP, GPU, 호스트 장치 등)로부터 표시 데이터(DD)를 수신할 수 있다. 데이터 변조 모듈(13a)은 보상 모듈(13b)에 의해 결정된 보상 값을 기반으로 표시 데이터(DD)를 변조 또는 보상하여, 보상 데이터(DD_C)를 출력할 수 있다. 예를 들어, 외부 장치로부터 제공된 표시 데이터(DD)를 기반으로 픽셀들이 제어되는 경우, 픽셀들 각각의 열화에 의해 의도한 밝기가 표현되지 않을 수 있다. 보상 데이터(DD_C)를 기반으로 픽셀들이 제어되는 경우, 픽셀들 각각의 열화가 보상될 수 있기 때문에, 복수의 픽셀들 각각으로부터 의도한 밝기가 표현될 수 있다. 상술된 제어 블록(13)의 데이터 보상 방식은 예시적인 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다.
도 22는 본 발명의 실시 예에 따른 표시 장치를 예시적으로 보여주는 블록도이다. 설명의 편의를 위하여, 앞서 설명된 구성 요소들에 대한 상세한 설명은 생략된다. 도 22를 참조하면, 표시 장치(1000)는 표시 패널(1100), 게이트 드라이버(1200), 및 디스플레이 구동 회로(DDI)를 포함할 수 있다. 디스플레이 구동 회로(DDI)는 타이밍 컨트롤러(1300), 복수의 소스 드라이버 회로들(1411~141n), 복수의 스위칭 블록들(1421~142n)을 포함할 수 있다. 표시 패널(1100), 게이트 드라이버(1200), 및 타이밍 컨트롤러(1300)는 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
복수의 소스 드라이버 회로들(1411~141n)은 복수의 소스 드라이버들을 포함할 수 있다. 복수의 소스 드라이버들 각각은, 앞서 설명된 바와 같이, 표시 패널(1100)에 포함된 복수의 픽셀들을 제어하도록 구성될 수 있다.
복수의 스위칭 블록들(1421~142n)은 복수의 소스 드라이버들(1411~141n) 및 표시 패널(1100) 사이에서, 스위칭 동작을 수행할 수 있다. 예를 들어, 복수의 스위칭 블록들(1421~142n) 각각은 타이밍 컨트롤러(1300)의 제어에 따라, 복수의 소스 드라이버 회로들(1411~141n) 각각에 포함된 복수의 소스 드라이버들이, 표시 패널(1100)의 복수의 픽셀들을 제어하거나 또는 복수의 픽셀들로부터 픽셀 정보(PI)를 수신하도록 스위칭 동작을 수행할 수 있다. 예시적인 실시 예에서, 복수의 스위칭 블록들(1421~142n) 각각은 도 1 내지 도 21을 참조하여 설명된 스위칭 회로일 수 있다.
예시적인 실시 예에서, 감지 동작에서, 복수의 소스 드라이버 회로들(1421~142n) 각각에 포함된 복수의 소스 드라이버들은 미리 정해진 단위로 병합될 수 있다. 예를 들어, 하나의 소스 드라이버 회로(예를 들어, 1411)에 포함된 소스 드라이버들의 개수가 "a×m"개 인 경우, 소스 드라이버들은 "m"개의 단위로 병합될 수 있다. 이 경우, 감지 동작에서, 하나의 소스 드라이버(예를 들어, 1411)에서 구현되는 저잡음 증폭기 또는 적분기의 개수는 "a"개일 수 있다. 하나의 표시 장치(1000)에 소스 드라이버 회로들이 "n"개인 경우, 감지 동작에서 소스 드라이버들을 사용하여 구현되는 저잡음 증폭기 또는 적분기의 개수는 "a×n"개일 수 있다. 즉, 1회의 감지 동작에서, "a×n"개의 픽셀들로부터 픽셀 정보(PI)가 감지될 수 있다.
도 23은 본 발명에 따른 전자 장치를 예시적으로 보여주는 블록도이다. 도 23을 참조하면, 전자 장치(2000)는 메인 프로세서(2100), 터치 패널(2200), 터치 구동 회로(2202), 디스플레이 패널(2300), 디스플레이 구동 회로(2302), 시스템 메모리(2400), 스토리지 장치(2500), 이미지 처리기(2600), 통신 블록(2700), 오디오 처리기(2800), 및 보안 칩(2900)을 포함할 수 있다. 예시적인 실시 예에서, 전자 장치(2000)는 이동식 통신 단말기, PDA(Personal Digital Assistant), PMP(Portable Media Player), 디지털 카메라, 스마트폰, 태블릿 컴퓨터, 랩톱 컴퓨터, 웨어러블(Wearable) 장치 등과 같은 다양한 전자 장치 중 하나일 수 있다.
메인 프로세서(2100)는 전자 장치(2000)의 전반적인 동작들을 제어할 수 있다. 메인 프로세서(2100)는 전자 장치(2000)의 구성 요소들의 동작들을 제어/관리할 수 있다. 메인 프로세서(2100)는 전자 장치(2000)를 동작시키기 위해 다양한 연산을 처리할 수 있다.
터치 패널(2200)은 터치 구동 회로(2202)의 제어에 따라 사용자로부터의 터치 입력을 감지하도록 구성될 수 있다. 디스플레이 패널(2300)은 디스플레이 구동 회로(2302)의 제어에 따라 영상 정보를 표시하도록 구성될 수 있다. 예시적인 실시 예에서, 디스플레이 구동 회로(2302)는 도 1 내지 도 22를 참조하여 설명된 디스플레이 구동 회로(DDI)이거나 또는 도 1 내지 도 22를 참조하여 설명된 동작 방법을 기반으로 동작할 수 있다.
시스템 메모리(2400)는 전자 장치(2000)의 동작에 이용되는 데이터를 저장할 수 있다. 예로서, 시스템 메모리(2400)는 SRAM(Static Random Access Memory), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리, 및/또는 PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다.
스토리지 장치(2500)는 전원 공급에 관계없이 데이터를 저장할 수 있다. 예로서, 스토리지 장치(2500)는 플래시 메모리, PRAM, MRAM, ReRAM, FRAM 등과 같은 다양한 불휘발성 메모리 중 적어도 하나를 포함할 수 있다. 예로서, 스토리지 장치(2500)는 전자 장치(2000)의 내장 메모리 및/또는 착탈식 메모리를 포함할 수 있다.
오디오 처리기(2600)는 오디오 신호 처리기(2610)를 이용하여 오디오 신호를 처리할 수 있다. 오디오 처리기(2600)는 마이크(2620)를 통해 오디오 입력을 수신하거나, 스피커(2630)를 통해 오디오 출력을 제공할 수 있다.
통신 블록(2700)은 안테나(2710)를 통해 외부 장치/시스템과 신호를 교환할 수 있다. 통신 블록(2700)의 송수신기(2720) 및 MODEM(Modulator/Demodulator, 2730)은 LTE(Long Term Evolution), WiMax(Worldwide Interoperability for Microwave Access), GSM(Global System for Mobile communication), CDMA(Code Division Multiple Access), Bluetooth, NFC(Near Field Communication), Wi-Fi(Wireless Fidelity), RFID(Radio Frequency Identification) 등과 같은 다양한 무선 통신 규약 중 적어도 하나에 따라, 외부 장치/시스템과 교환되는 신호를 처리할 수 있다.
이미지 처리기(2800)는 렌즈(2810)를 통해 광을 수신할 수 있다. 이미지 처리기(2800)에 포함되는 이미지 장치(2820) 및 이미지 신호 처리기(2830)는 수신된 광에 기초하여, 외부 객체에 관한 이미지 정보를 생성할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

Claims (20)

  1. 표시 패널과 연결된 디스플레이 구동 회로에 있어서,
    타이밍 컨트롤러;
    제1 반전 입력단, 제1 비반전 입력단, 및 제1 출력단을 포함하는 제1 소스 드라이버;
    제2 반전 입력단, 제2 비반전 입력단, 및 제2 출력단을 포함하는 제2 소스 드라이버; 및
    제1 및 제2 패드들을 통해 상기 표시 패널과 연결되고, 상기 제1 및 제2 패드들과 상기 제1 및 제2 소스 드라이버들 사이에 연결된 복수의 스위치들을 포함하는 스위칭 회로를 포함하고,
    상기 스위칭 회로는, 상기 타이밍 컨트롤러의 제어에 따라:
    상기 제1 비반전 입력단 및 상기 제1 출력단이 상기 제1 패드로 연결되고, 상기 제1 비반전 입력단으로 제1 디코딩 전압이 인가되고, 상기 제2 비반전 입력단 및 상기 제2 출력단이 상기 제2 패드로 연결되고, 상기 제2 비반전 입력단으로 제2 디코딩 전압이 인가되도록 상기 복수의 스위치들을 제어하는 제1 스위칭 동작; 및
    상기 제1 비반전 입력단 및 상기 제2 비반전 입력단으로 감지 기준 전압이 인가되고, 상기 제1 출력단, 상기 제2 출력단, 상기 제1 반전 입력단, 및 상기 제1 반전 입력단이 출력 노드로 연결되도록, 상기 복수의 스위치들을 제어하는 제2 스위칭 동작; 중 하나를 수행하도록 구성된 디스플레이 구동 회로.
  2. 제 1 항에 있어서,
    상기 스위칭 회로가 상기 제1 스위칭 동작을 수행한 경우:
    상기 제1 소스 드라이버는 상기 제1 디코딩 전압을 상기 제1 패드를 통해 상기 표시 패널로 출력하고;
    상기 제2 소스 드라이버는 상기 제2 디코딩 전압을 상기 제2 패드를 통해 상기 표시 패널로 출력하는 디스플레이 구동 회로.
  3. 제 1 항에 있어서,
    상기 스위칭 회로가 상기 제2 스위칭 동작을 수행한 경우, 상기 제1 소스 드라이버 및 상기 제2 소스 드라이버는 상기 제1 패드 및 상기 제2 패드 중 하나의 패드를 통해 제공되는 픽셀 정보를 상기 제1 반전 입력단 및 상기 제2 반전 입력단을 통해 수신하고, 상기 제1 출력단 및 상기 제2 출력단을 통해 상기 수신된 픽셀 정보를 출력하는 디스플레이 구동 회로.
  4. 제 3 항에 있어서,
    상기 픽셀 정보는 상기 표시 패널에 포함된 복수의 픽셀들 중, 상기 하나의 패드와 연결된 픽셀에 대한 열화도를 가리키는 디스플레이 구동 회로.
  5. 제 3 항에 있어서,
    상기 제1 소스 드라이버 및 상기 제2 소스 드라이버의 상기 제1 출력단 및 상기 제2 출력단을 통해 출력되는 상기 픽셀 정보를 감지 데이터로 변환하도록 구성된 아날로그 디지털 컨버터; 및
    상기 감지 데이터를 저장하도록 구성된 메모리를 더 포함하는 디스플레이 구동 회로.
  6. 제 1 항에 있어서,
    상기 복수의 스위치들은:
    상기 제1 출력단 및 상기 제1 패드 사이에 연결된 제1 표시 출력 스위치;
    상기 제1 출력단 및 상기 제1 반전 입력단 사이에 연결된 제1 표시 피드백 스위치;
    상기 제1 반전 입력단 및 입력 노드 사이에 연결된 제1 감지 피드백 스위치
    상기 제1 출력단 및 출력 노드 사이에 연결된 제1 감지 출력 스위치;
    상기 입력 노드 및 상기 제1 패드 사이에 연결된 제1 감지 입력 스위치;
    상기 제1 패드 및 제1 리셋 데이터 노드 사이에 연결된 제1 감지 리셋 스위치;
    상기 제1 디코딩 전압 및 상기 감지 기준 전압 중 하나를 선택하여 상기 제1 비반전 입력단으로 제공하도록 구성된 제1 선택 스위치;
    상기 제2 출력단 및 상기 제2 패드 사이에 연결된 제2 표시 출력 스위치;
    상기 제2 출력단 및 상기 제2 반전 입력단 사이에 연결된 제2 표시 피드백 스위치;
    상기 제2 반전 입력단 및 상기 입력 노드 사이에 연결된 제2 감지 피드백 스위치;
    상기 제2 출력단 및 상기 출력 노드 사이에 연결된 제2 감지 출력 스위치;
    상기 입력 노드 및 상기 제2 패드 사이에 연결된 제2 감지 입력 스위치;
    상기 제2 패드 및 제2 리셋 데이터 노드 사이에 연결된 제2 감지 리셋 스위치;
    상기 제2 디코딩 전압 및 상기 감지 기준 전압 중 하나를 선택하여 상기 제2 비반전 입력단으로 제공하도록 구성된 제2 선택 스위치;
    상기 입력 노드 및 상기 출력 노드 사이에 연결된 리셋 스위치; 및
    상기 입력 노드 및 상기 출력 노드 사이에 연결된 커패시터를 포함하는 디스플레이 구동 회로.
  7. 제 6 항에 있어서,
    상기 스위칭 회로가 상기 제1 스위칭 동작을 수행하는 경우:
    상기 제1 및 제2 표시 출력 스위치들 및 상기 제1 및 제2 표시 피드백 스위치들은 턴-온되고;
    상기 제1 선택 스위치는 상기 제1 디코딩 전압을 선택하여, 상기 제1 비반전 입력단으로 제공하고;
    상기 제2 선택 스위치는 상기 제2 디코딩 전압을 선택하여, 상기 제2 비반전 입력단으로 제공하고;
    상기 제1 및 제2 감지 피드백 스위치들, 상기 제1 및 제2 감지 출력 스위치들, 상기 제1 및 제2 감지 입력 스위치들, 상기 제1 및 제2 감지 리셋 스위치들, 및 상기 리셋 스위치는 턴-오프되는 디스플레이 구동 회로.
  8. 제 6 항에 있어서,
    상기 제2 스위칭 동작은 리셋 구간 및 감지 구간을 포함하고,
    상기 리셋 구간에서:
    상기 제1 및 제2 감지 리셋 스위치들 중 하나가 턴-온되고,
    상기 제1 및 제2 감지 입력 스위치들 중 하나가 턴-온되고,
    상기 제1 및 제2 감지 피드백 스위치들, 상기 제1 및 제2 감지 출력 스위치들, 및 상기 리셋 스위치가 턴-온되고,
    상기 제1 및 제2 표시 출력 스위치들 및 상기 제1 및 제2 표시 피드백 스위치들은 턴-오프되는 디스플레이 구동 회로.
  9. 제 8 항에 있어서,
    상기 리셋 구간에서:
    상기 제1 및 제2 감지 리셋 스위치들 중 상기 제1 감지 리셋 스위치가 턴-온된 경우, 상기 제1 및 제2 감지 입력 스위치들 중 제1 감지 입력 스위치가 턴-온되고,
    상기 제1 및 제2 감지 리셋 스위치들 중 상기 제2 감지 리셋 스위치가 턴-온된 경우, 상기 제1 및 제2 감지 입력 스위치들 중 제2 감지 입력 스위치가 턴-온되는 디스플레이 구동 회로.
  10. 제 8 항에 있어서,
    상기 리셋 구간 이후의 상기 감지 구간에서:
    상기 제1 및 제2 감지 리셋 스위치들 및 상기 리셋 스위치가 턴-오프되는 디스플레이 구동 회로.
  11. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는 외부 장치로부터 수신된 수직 동기 신호(VSYNC)의 1주기 동안, 상기 제2 스위칭 동작이 적어도 1회 수행되도록 상기 스위칭 회로를 제어하는 디스플레이 구동 회로.
  12. 표시 패널과 연결된 디스플레이 구동 회로에 있어서,
    타이밍 컨트롤러;
    복수의 소스 드라이버들을 포함하고, 상기 타이밍 컨트롤러의 제어에 따라, 상기 복수의 소스 드라이버들을 사용하여 상기 표시 패널과 연결된 복수의 픽셀 라인들의 전압을 제어하고, 상기 복수의 소스 드라이버들을 사용하여 상기 복수의 픽셀 라인들을 통해 픽셀 정보를 수신하도록 구성된 컬럼 제어 블록;
    상기 컬럼 제어 블록에 의해 수신된 상기 픽셀 정보를 감지 데이터로 변환하도록 구성된 아날로그 디지털 컨버터; 및
    상기 감지 데이터를 저장하도록 구성된 메모리를 포함하는 디스플레이 구동 회로.
  13. 제 12 항에 있어서,
    상기 컬럼 제어 블록은 상기 타이밍 컨트롤러의 제어에 따라, 상기 복수의 소스 드라이버들 및 상기 복수의 픽셀 라인들 사이에서 스위칭 동작을 수행하도록 구성된 스위칭 회로를 더 포함하는 디스플레이 구동 회로.
  14. 제 13 항에 있어서,
    상기 스위칭 회로는:
    상기 복수의 픽셀 라인들 및 상기 복수의 소스 드라이버들의 출력단들 사이에 연결된 복수의 표시 출력 스위치들;
    상기 복수의 소스 드라이버들 각각의 출력단 및 반전 입력단 사이에 연결된 복수의 표시 피드백 스위치들;
    상기 복수의 소스 드라이버들의 상기 반전 입력단들 및 입력 노드 사이에 연결된 복수의 감지 피드백 스위치들;
    상기 복수의 소스 드라이버들의 상기 출력단들 및 출력 노드 사이에 연결된 복수의 감지 출력 스위치들;
    상기 입력 노드 및 상기 복수의 픽셀 라인들 사이에 연결된 복수의 감지 입력 스위치들;
    복수의 디코딩 전압들 각각과 감지 기준 전압 중 하나를 선택하여, 상기 복수의 소스 드라이버들의 비반전 입력단들로 각각 제공하도록 구성된 복수의 선택 스위치들;
    복수의 감지 리셋 데이터를 상기 복수의 픽셀 라인들 각각으로 선택적으로 제공하도록 구성된 복수의 감지 리셋 스위치들;
    상기 입력 노드 및 상기 출력 노드 사이에 연결된 리셋 스위치; 및
    상기 입력 노드 및 상기 출력 노드 사이에 연결된 커패시터를 포함하는 디스플레이 구동 회로.
  15. 제 14 항에 있어서,
    상기 복수의 표시 출력 스위치들 및 상기 복수의 표시 피드백 스위치들이 턴-온되고, 상기 복수의 선택 스위치들이 각각 상기 복수의 디코딩 전압들을 선택하고, 상기 복수의 감지 피드백 스위치들, 상기 복수의 감지 출력 스위치들, 상기 복수의 감지 입력 스위치들, 상기 복수의 감지 리셋 스위치들, 및 상기 리셋 스위치가 턴-오프된 경우, 상기 복수의 소스 드라이버들은 상기 복수의 픽셀 라인들의 전압을 제어하는 디스플레이 구동 회로.
  16. 제 14 항에 있어서,
    상기 복수의 표시 출력 스위치들 및 상기 복수의 피드백 스위치들이 턴-오프되고, 상기 복수의 선택 스위치들이 상기 감지 기준 전압을 선택하고, 상기 복수의 감지 입력 스위치들 중 대응하는 하나, 상기 복수의 감지 리셋 스위치들 중 대응하는 하나, 상기 복수의 감지 피드백 스위치들, 상기 복수의 감지 출력 스위치들, 및 상기 리셋 스위치가 턴-온된 경우, 상기 복수의 소스 드라이버들은 리셋 전압을 출력하고,
    상기 복수의 소스 드라이버들로부터 상기 리셋 전압이 출력된 이후에, 상기 리셋 스위치 및 상기 복수의 감지 리셋 스위치들 중 상기 대응하는 하나가 턴-오프된 경우, 상기 복수의 소스 드라이버들은 상기 복수의 감지 입력 스위치들 중 대응하는 하나와 연결된 픽셀 라인으로부터 상기 픽셀 정보를 수신하고, 상기 수신된 픽셀 정보를 출력하는 디스플레이 구동 회로.
  17. 복수의 픽셀들을 포함하는 표시 패널; 및
    상기 복수의 픽셀들을 제어하도록 구성된 디스플레이 구동 회로를 포함하고,
    상기 디스플레이 구동 회로는:
    상기 복수의 픽셀들과 복수의 픽셀 라인들을 통해 연결된 복수의 소스 드라이버들을 포함하고,
    상기 복수의 픽셀들에 대한 표시 동작에서, 상기 복수의 소스 드라이버들은 상기 복수의 픽셀 라인들로 복수의 디코딩 전압들을 각각 출력하고,
    상기 복수의 픽셀들 중 적어도 하나의 픽셀에 대한 감지 동작에서, 상기 복수의 소스 드라이버들은 상기 복수의 픽셀 라인들 중 상기 적어도 하나의 픽셀과 연결된 픽셀 라인을 통해 픽셀 정보를 수신하도록 구성된 표시 장치.
  18. 제 17 항에 있어서,
    상기 복수의 픽셀들은 상기 표시 패널에서 복수의 행들 및 복수의 열들로 배치되고,
    상기 표시 동작은 상기 복수의 행들 중 하나의 행에 위치한 픽셀들의 밝기를 제어하는 동작을 가리키고,
    상기 감지 동작은 상기 복수의 행들 중 하나의 행에 위치한 픽셀들 중 적어도 하나의 픽셀로부터 상기 픽셀 정보를 수신하는 동작을 가리키는 표시 장치.
  19. 제 18 항에 있어서,
    상기 표시 동작은 수평 동기 신호의 각 주기마다 1회씩 수행되고,
    상기 감지 동작은 상기 수평 동기 신호의 n주기마다 m회씩 수행되고, 단 n 및 m은 자연수인 표시 장치.
  20. 제 18 항에 있어서,
    상기 표시 동작은 수평 동기 신호의 각 주기마다 1회씩 수행되고,
    상기 감지 동작은 수직 블랭크 구간에서, m회 수행되고, 단 m은 자연수인 표시 장치.

KR1020200023403A 2020-02-26 2020-02-26 디스플레이 구동 회로 및 그것을 포함하는 표시 장치 KR20210109071A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200023403A KR20210109071A (ko) 2020-02-26 2020-02-26 디스플레이 구동 회로 및 그것을 포함하는 표시 장치
US17/026,639 US11244632B2 (en) 2020-02-26 2020-09-21 Display driving integrated circuit and display device including the same
CN202110198122.6A CN113314078A (zh) 2020-02-26 2021-02-22 显示驱动集成电路和包括其的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200023403A KR20210109071A (ko) 2020-02-26 2020-02-26 디스플레이 구동 회로 및 그것을 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20210109071A true KR20210109071A (ko) 2021-09-06

Family

ID=77367035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200023403A KR20210109071A (ko) 2020-02-26 2020-02-26 디스플레이 구동 회로 및 그것을 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US11244632B2 (ko)
KR (1) KR20210109071A (ko)
CN (1) CN113314078A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209103800U (zh) * 2018-11-29 2019-07-12 惠科股份有限公司 显示面板驱动电路
KR20220138525A (ko) * 2021-04-05 2022-10-13 삼성디스플레이 주식회사 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769632A (en) * 1986-02-10 1988-09-06 Inmos Limited Color graphics control system
US5956006A (en) * 1994-06-10 1999-09-21 Casio Computer Co., Ltd. Liquid crystal display apparatus and method of driving the same, and power supply circuit for liquid crystal display apparatus
US7027056B2 (en) * 2002-05-10 2006-04-11 Nec Electronics (Europe) Gmbh Graphics engine, and display driver IC and display module incorporating the graphics engine
US8576217B2 (en) * 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US7466161B2 (en) * 2005-04-22 2008-12-16 Photon Dynamics, Inc. Direct detect sensor for flat panel displays
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP5208198B2 (ja) * 2008-03-03 2013-06-12 シャープ株式会社 光センサ付き表示装置
KR101518324B1 (ko) * 2008-09-24 2015-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI397843B (zh) 2009-10-30 2013-06-01 Orise Technology Co Ltd 用於觸控面板之偵測電路
TWI583195B (zh) * 2012-07-06 2017-05-11 新力股份有限公司 A solid-state imaging device and a solid-state imaging device, and an electronic device
CN102968236B (zh) 2012-11-28 2015-12-23 旭曜科技股份有限公司 电容式触控面板的感测电路及其感测方法
US20150212643A1 (en) 2014-01-27 2015-07-30 Samsung Electronics Co., Ltd. Touch sensing controller, touch sensing device and touch sensing system including the same
KR101597037B1 (ko) * 2014-06-26 2016-02-24 엘지디스플레이 주식회사 구동소자의 전기적 특성 편차를 보상할 수 있는 유기발광 표시장치
US10360827B2 (en) * 2015-10-09 2019-07-23 Apple Inc. Systems and methods for indirect threshold voltage sensing in an electronic display
US10989755B2 (en) 2017-06-20 2021-04-27 Apple Inc. Light emitting diode (LED) test apparatus and method of manufacture

Also Published As

Publication number Publication date
US11244632B2 (en) 2022-02-08
US20210264860A1 (en) 2021-08-26
CN113314078A (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
KR102389581B1 (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
US8963448B2 (en) Output buffer circuit, devices including the same, and operating method of the output buffer circuit
KR101984955B1 (ko) 유기 발광 표시 장치의 화소 회로 및 유기 발광 표시 장치
KR102009166B1 (ko) 영상 데이터 구동 장치, 이를 포함하는 디스플레이 장치, 및 영상 데이터 구동 장치의 구동 방법
US9799270B2 (en) Pixel circuit, display panel and display device
US20120032932A1 (en) Signal driver and display device
KR102218653B1 (ko) 표시 장치의 게이트 드라이버 및 표시 장치
US11380265B2 (en) Scan driver and display device including the same
KR102168671B1 (ko) 듀얼 디스플레이 장치 및 이를 포함하는 전자 기기
KR20210028774A (ko) 스캔 드라이버 및 표시 장치
KR102493555B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
CN107038989B (zh) 有机发光显示器及其驱动方法
KR20210109071A (ko) 디스플레이 구동 회로 및 그것을 포함하는 표시 장치
US9607546B2 (en) Display panel and organic light emitting display device having the same
US11640797B2 (en) Display driver IC for low voltage signal conversion and electronic device comprising the same
KR102471752B1 (ko) 연산 증폭 회로, 그것을 포함하는 데이터 구동 회로, 및 그것들의 동작 방법
CN110352458B (zh) 半导体存储装置和信息处理设备
US10571944B2 (en) Semiconductor devices having voltage generators using weighted combination of feedback voltages
KR20170123388A (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US11508320B2 (en) Pixel of an organic light emitting diode display device, and organic light emitting diode display device
KR20230060563A (ko) 표시 패널 및 이를 포함하는 표시 장치
US10902888B2 (en) Sense amplifier, semiconductor storage device, information processing apparatus, and reading method
US11908423B2 (en) Display device and method of driving the same
US20240029656A1 (en) Pixel circuit and display device including the same
US20230252935A1 (en) Pixel circuit and display device having the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal