KR20210108130A - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20210108130A
KR20210108130A KR1020200022965A KR20200022965A KR20210108130A KR 20210108130 A KR20210108130 A KR 20210108130A KR 1020200022965 A KR1020200022965 A KR 1020200022965A KR 20200022965 A KR20200022965 A KR 20200022965A KR 20210108130 A KR20210108130 A KR 20210108130A
Authority
KR
South Korea
Prior art keywords
target data
target
operation unit
memory devices
nonvolatile memory
Prior art date
Application number
KR1020200022965A
Other languages
English (en)
Inventor
전덕준
김종률
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200022965A priority Critical patent/KR20210108130A/ko
Priority to US16/933,591 priority patent/US11392321B2/en
Priority to CN202010826131.0A priority patent/CN113377570A/zh
Publication of KR20210108130A publication Critical patent/KR20210108130A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

메모리 시스템은 복수의 비휘발성 메모리 장치들; 타겟 비휘발성 메모리 장치들에 저장된 타겟 데이터에 대해 제1 동작을 수행하도록 구성된 제1 동작부; 및 제2 동작을 각각 수행하도록 구성된 하나 이상의 제2 동작부들을 포함하되, 상기 제1 동작부는 상기 제2 동작부들이 상기 타겟 비휘발성 메모리 장치들 중 일부 타겟 비휘발성 메모리 장치들에 대해 상기 제2 동작을 수행 중일 때, 상기 일부 타겟 비휘발성 메모리 장치들을 제외한 나머지 비휘발성 메모리 장치들로부터 타겟 데이터 및 패리티 데이터를 리드함으로써 상기 제1 동작을 수행한다.

Description

메모리 시스템 및 그것의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다. 호스트 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 호스트 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 호스트 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 호스트 장치에 대해 결정적 지연(Deterministic Latency)을 보장할 수 있는 메모리 시스템 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 비휘발성 메모리 장치들; 타겟 비휘발성 메모리 장치들에 저장된 타겟 데이터에 대해 제1 동작을 수행하도록 구성된 제1 동작부; 및 제2 동작을 각각 수행하도록 구성된 하나 이상의 제2 동작부들을 포함하되, 상기 제1 동작부는 상기 제2 동작부들이 상기 타겟 비휘발성 메모리 장치들 중 일부 타겟 비휘발성 메모리 장치들에 대해 상기 제2 동작을 수행 중일 때, 상기 일부 타겟 비휘발성 메모리 장치들을 제외한 나머지 비휘발성 메모리 장치들로부터 타겟 데이터 및 패리티 데이터를 리드함으로써 상기 제1 동작을 수행할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은 제1 동작을 수행하기 전에, 타겟 비휘발성 메모리 장치들 중 일부 타겟 비휘발성 메모리 장치들에 대해 제2 동작이 수행 중인지 판단하는 단계; 상기 제2 동작이 수행 중인 것으로 판단될 때, 상기 일부 타겟 비휘발성 메모리 장치들을 제외한 나머지 비휘발성 메모리 장치들로부터 타겟 데이터 및 패리티 데이터를 리드하는 단계; 상기 리드된 타겟 데이터 및 상기 패리티 데이터로부터 상기 일부 타겟 비휘발성 메모리 장치들로부터 리드되지 않은 타겟 데이터를 복원하는 단계; 및 상기 리드된 타겟 데이터 및 복원된 타겟 데이터에 대해 상기 제1 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 타겟 데이터 및 상기 타겟 데이터의 패리티 데이터를 저장하는 복수의 비휘발성 메모리 장치를 포함하는 저장 매체; 상기 타겟 데이터에 대해 제1 동작을 수행하도록 구성된 제1 동작부; 및 적어도 하나의 제2 동작부를 포함하되, 상기 제1 동작부는 상기 타겟 데이터의 일부를 저장하는 비휘발성 메모리 장치가 상기 제2 동작부에 의해 액세스되는 동안, 상기 타겟 데이터의 상기 일부를 리드하는 대신 상기 패리티 데이터를 상기 저장 매체로부터 리드함으로써 상기 제1 동작을 수행할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 및 그것의 동작 방법은 호스트 장치에 대해 결정적 지연(Deterministic Latency)을 보장할 수 있다.
도1은 본 발명의 실시 예에 따른 메모리 시스템을 도시한 블록도,
도2a 및 도2b는 본 발명의 실시 예에 따라 도1의 제1 동작부와 제2 동작부가 병렬적으로 동시에 동작하는 방법을 도시하는 도면들,
도3은 본 발명의 실시 예에 따라 제1 동작부의 동작 방법을 도시하는 도면,
도4는 본 발명의 실시 예에 따라 제1 동작부의 동작 방법을 도시하는 순서도,
도5는 본 발명의 실시 예에 따라 제2 동작부의 동작 방법을 도시하는 순서도,
도6은 본 발명의 실시 예에 따라 제1 동작부와 제2 동작부들이 병렬적으로 동시에 동작하는 방법을 도시하는 도면,
도7은 본 발명의 실시 예에 따른 메모리 시스템을 도시하는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 메모리 시스템(100)을 도시한 블록도이다.
메모리 시스템(100)은 외부의 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템(100)은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다.
메모리 시스템(100)은 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
메모리 시스템(100)은 컨트롤러(110) 및 저장 매체(120)를 포함할 수 있다.
컨트롤러(110)는 메모리 시스템(100)의 제반 동작을 제어할 수 있다. 컨트롤러(110)는 호스트 장치의 지시에 따라 포그라운드 동작을 수행하기 위해 저장 매체(120)를 제어할 수 있다. 포그라운드 동작은 호스트 장치의 지시, 즉, 라이트 요청 및 리드 요청에 따라 저장 매체(120)에 데이터를 라이트하고 저장 매체(120)로부터 데이터를 리드하는 동작을 포함할 수 있다.
또한, 컨트롤러(110)는 호스트 장치와 독립적으로 내부적으로 필요한 백그라운드 동작을 수행하기 위해서 저장 매체(120)를 제어할 수 있다. 백그라운드 동작은 저장 매체(120)에 대한 웨어 레벨링 동작, 가비지 컬렉션 동작, 소거 동작, 리드 리클레임 동작, 및 리프레시 동작 중 적어도 하나를 포함할 수 있다. 백그라운드 동작은 포그라운드 동작처럼 저장 매체(120)에 데이터를 라이트하고 저장 매체(120)로부터 데이터를 리드하는 동작을 포함할 수 있다.
컨트롤러(110)는 저장 매체(120)에 RAID(Redundant Array of Inexpensive Disks) 방식으로 데이터를 저장할 수 있다. 예를 들어, 컨트롤러(110)는 데이터(DT1~DT3)를 비휘발성 메모리 장치들(NVM1~NVM3)에 분산하여 저장하고, 데이터(DT1~DT3)의 패리티 데이터(PT1)를 비휘발성 메모리 장치(NVM4)에 저장할 수 있다. 한편, 패리티 데이터를 저장하는 비휘발성 메모리 장치들의 개수는 1개로 제한되지 않고, RAID 구조에 따라 달라질 수 있다.
컨트롤러(110)는 제1 동작부(111), 제2 동작부(112), 및 복원부(113)를 포함할 수 있다.
제1 동작부(111)는 저장 매체(120)를 액세스함으로써 소정의 제1 동작을 수행할 수 있다.
제2 동작부(112)는 저장 매체(120)를 액세스함으로써 소정의 제2 동작을 수행할 수 있다.
실시 예에 따라, 제1 동작부(111)의 제1 동작 및 제2 동작부(112)의 제2 동작 중 어느 하나가 상황에 따라 동적으로 우선 순위를 가질 수 있다. 예를 들어, 제1 동작부(111)의 제1 동작 및 제2 동작부(112)의 제2 동작 중 먼저 수행되어야 할 어느 하나가 우선 순위를 가질 수 있다. 예를 들어, 제1 동작부(111)의 제1 동작 및 제2 동작부(112)의 제2 동작 중 저장 매체(120)에서 더 많은 비휘발성 메모리 장치들을 액세스해야 할 어느 하나가 우선 순위를 가질 수 있다. 예를 들어, 제1 동작부(111)의 제1 동작 및 제2 동작부(112)의 제2 동작 중 호스트 장치에 의해 지시된 어느 하나가 우선 순위를 가질 수 있다. 예를 들어, 제1 동작부(111)의 제1 동작 및 제2 동작부(112)의 제2 동작 중 저장 매체(120)를 리드 액세스하여 수행되는 동작이 우선 순위를 가질 수 있다.
이하에서 제1 동작은, 예를 들어, 호스트 장치에 의해 요청되고 저장 매체(120)를 리드 액세스함으로써 수행되는 동작일 수 있다. 그리고 이하는 제1 동작부(111)의 제1 동작이 제2 동작부(112)의 제2 동작보다 우선하는 상황이 설명될 것이지만, 반대의 경우에는 이하의 동작 방식이 반대로 적용될 수 있다.
제1 동작부(111) 및 제2 동작부(112)는 아래와 같은 방식으로 병렬적으로 동시에 동작할 수 있다.
우선, 낮은 우선 순위의 제2 동작부(112)는 라운드 로빈 방식으로 동작할 수 있다. 예를 들어, 제2 동작부(112)는 비휘발성 메모리 장치들(NVM1, NVM2)에 대해 제2 동작을 수행해야 할 경우, 비휘발성 메모리 장치(NVM1)에 대한 제2 동작이 완료된 뒤, 비휘발성 메모리 장치(NVM2)에 대한 제2 동작을 수행할 수 있다. 즉, 제2 동작부(112)는 저장 매체(120)에서 한번에 하나의 비휘발성 메모리 장치에 대해서만 제2 동작을 수행할 수 있다.
제1 동작부(111)는 공통의 패리티 데이터로 연관된 타겟 데이터에 대해 제1 동작을 수행할 수 있다. 타겟 비휘발성 메모리 장치는 제1 동작부(111)의 제1 동작이 수행될 타겟 데이터를 저장하는 비휘발성 메모리 장치일 수 있다.
예를 들어, 제1 동작부(111)는 패리티 데이터(PT1)로 공통으로 연관된 타겟 데이터(DT1~DT3)에 대해 제1 동작을 수행해야 할 수 있다. 이때, 제1 동작부(111)는 타겟 데이터(DT1~DT3)가 저장된 타겟 비휘발성 메모리 장치들(NVM1~NMV3) 중 어느 하나에 대해 제2 동작부(112)의 제2 동작이 수행되는 중인지 판단할 수 있다. 제2 동작부(112)가 예를 들어 비휘발성 메모리 장치(NVM1)에 대해 제2 동작을 수행하는 중일 때, 제1 동작부(111)는 비휘발성 메모리 장치(NVM1)를 제외한 나머지 비휘발성 메모리 장치들(NVM2~NMV4)로부터 리드된 타겟 데이터(DT2, DT3) 및 패리티 데이터(PT1)에 근거하여 제1 동작을 수행할 수 있다.
구체적으로, 제1 동작부(111)는 비휘발성 메모리 장치들(NVM2~NMV4)로부터 리드된 타겟 데이터(DT2, DT3) 및 패리티 데이터(PT1)에 근거하여 비휘발성 메모리 장치(NVM1)에 저장된 타겟 데이터(DT1)를 복원하도록 복원부(113)을 제어할 수 있다. 따라서, 제1 동작부(111)는 비휘발성 메모리 장치(NVM1)로부터 타겟 데이터(DT1)를 리드하지 않더라도, 타겟 데이터(DT2, DT3) 및 패리티 데이터(PT1)에 근거하여 타겟 데이터(DT1)를 획득할 수 있다.
복원부(113)에 의해 복원된 타겟 데이터(DT1)를 획득하면, 제1 동작부(111)는 모든 타겟 데이터(DT1~DT3)에 대해 제1 동작을 수행할 수 있다.
한편, 제2 동작부(112)가 타겟 비휘발성 메모리 장치들(NVM1~NMV3) 중 어느 하나에 대해 제2 동작을 수행하는 중이 아닐 때는, 제1 동작부(111)는 타겟 비휘발성 메모리 장치들(NVM1~NMV3)로부터 모든 타겟 데이터(DT1~DT3)를 직접 리드하여 제1 동작을 수행할 수 있다.
실시 예에 따라, 제1 동작부(111)가 동작 중이 아닐 때, 제2 동작부(112)는 라운드 로빈 방식을 따르지 않고 비휘발성 메모리 장치들(NVM1~NMV4)을 자유롭게 액세스하여 제2 동작을 수행할 수 있다. 실시 예에 따라, 제2 동작부(112)는 제2 동작을 수행하는 중에 제1 동작부(111)가 제1 동작을 개시하려 하면, 라운드 로빈 방식으로 변경하여 제2 동작을 수행할 수 있다.
복원부(113)는 저장 매체(120)로부터 리드된 데이터(DT1~DT3) 및 패리티 데이터(PT1)에 근거하여 데이터(DT1~DT3)에 발생한 에러를 정정할 수 있다.
또한, 복원부(113)는 높은 우선 순위의 제1 동작부(111)의 제어에 따라 복원 동작을 수행할 수 있다. 복원부(113)가 에러를 정정하는 방식과 데이터를 복원하는 방식은 동일한 원리로 수행될 수 있다. 구체적으로, 복원부(113)는 저장 매체(120)로부터 데이터(DT1~DT3) 중 일부의 데이터 및 패리티 데이터(PT1)만 리드되더라도, 리드된 일부의 데이터 및 패리티 데이터(PT1)에 근거하여 리드되지 않은 데이터를 복원할 수 있다.
한편, 도1에서 복원부(113)는 별개의 구성요소로서 존재하지만, 실시 예에 따라 제1 동작부(111) 및/또는 제2 동작부(112)에 포함될 수 있다.
정리하면, 제1 동작부(111)는 RAID 구조를 활용하여, 제2 동작부(112)가 액세스 중인 타겟 비휘발성 메모리 장치를 액세스하지 않더라도 그곳에 저장된 데이터를 획득할 수 있다. 따라서, 제1 동작부(111) 및 제2 동작부(112)는 병렬적으로 동시에 동작할 수 있고, 이로써 메모리 시스템(100)의 성능이 향상될 수 있다. 특히 제1 동작부(111)의 동작 방식은 호스트 장치에 대해 결정적 지연(Deterministic Latency)을 보장할 수 있다.
저장 매체(120)는 컨트롤러(110)의 제어에 따라, 컨트롤러(110)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(110)로 전송할 수 있다. 저장 매체(120)는 비휘발성 메모리 장치들(NVM1~NVM4)을 포함할 수 있다.
비휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
비휘발성 메모리 장치는 하나 이상의 플래인(Plane)들, 하나 이상의 메모리 칩들, 하나 이상의 메모리 다이들, 또는 하나 이상의 메모리 패키지들을 포함할 수 있다.
한편, 도1은 저장 매체(120)가 4개의 비휘발성 메모리 장치들(NVM1~NVM4)을 포함하는 것으로 도시하나, 비휘발성 메모리 장치들의 개수는 이에 제한되지 않는다.
도2a 및 도2b는 본 발명의 실시 예에 따라 도1의 제1 동작부(111)와 제2 동작부(112)가 병렬적으로 동시에 동작하는 방법을 도시하는 도면들이다.
도2a를 참조하면, 제2 동작부(112)는 라운드 로빈 방식에 따라 비휘발성 메모리 장치(NVM1)에 대해 제2 동작을 수행하는 중일 수 있다.
제1 동작부(111)는 타겟 데이터(DT1~DT3)에 대한 제1 동작을 수행하기에 앞서, 제2 동작부(112)가 타겟 비휘발성 메모리 장치들(NVM1~NVM3) 중 어느 하나에 대해 제2 동작을 수행 중인지 판단할 수 있다. 제2 동작부(112)가 타겟 비휘발성 메모리 장치(NVM1)에 대해 제2 동작을 수행하는 중이므로, 제1 동작부(111)는 타겟 비휘발성 메모리 장치(NVM1)를 제외한 다른 비휘발성 메모리 장치들(NVM2~NVM4)로부터 타겟 데이터(DT2, DT3) 및 패리티 데이터(PT1)를 리드할 수 있다.
복원부(113)는 제1 동작부(111)의 제어에 따라 타겟 데이터(DT2, DT3) 및 패리티 데이터(PT1)에 근거하여 타겟 데이터(DT1)를 복원하고, 타겟 데이터(DT1~DT3)를 제1 동작부(111)에 전달할 수 있다. 따라서, 제1 동작부(111)는 타겟 데이터(DT1~DT3)에 대해 제1 동작을 수행할 수 있다.
도2b를 참조하면, 제2 동작부(112)는 비휘발성 메모리 장치(NVM2)에 대해 제2 동작을 이어서 수행하는 중일 수 있다.
제1 동작부(111)는 패리티 데이터(PT11)에 연관된 타겟 데이터(DT11~DT13)에 대해 제1 동작을 계속 수행해야 할 때, 도2a와 유사하게 RAID 구조를 활용하여 데이터(DT12)를 획득함으로써 제1 동작을 수행할 수 있다.
즉, 제1 동작부(111)는 비휘발성 메모리 장치들(NVM1, NVM3, NVM4)로부터 타겟 데이터(DT11, DT13) 및 패리티 데이터(PT11)를 리드할 수 있다.
복원부(113)는 제1 동작부(111)의 제어에 따라 타겟 데이터(DT11, DT13) 및 패리티 데이터(PT11)에 근거하여 타겟 데이터(DT12)를 복원하고, 타겟 데이터(DT11~DT13)를 제1 동작부(111)에 전달할 수 있다. 따라서, 제1 동작부(111)는 타겟 데이터(DT11~DT13)에 대해 제1 동작을 수행할 수 있다.
도3은 본 발명의 실시 예에 따라 제1 동작부(111)의 동작 방법을 도시하는 도면이다.
도3을 참조하면, 제1 동작부(111)는 타겟 비휘발성 메모리 장치들(NVM1~NVM3)에 저장된 타겟 데이터(DT21~DT23)에 대해 제1 동작을 수행해야 할 수 있다. 이때, 제2 동작부(112)는 타겟 비휘발성 메모리 장치들(NVM1~NVM3) 중 어느 하나에 대해서도 제2 동작을 수행하는 중이 아닐 수 있다.
따라서, 제1 동작부(111)는 타겟 비휘발성 메모리 장치들(NVM1~NVM3)로부터 모든 타겟 데이터(DT21~DT23)를 직접 리드하고 복원 동작을 거치지 않을 수 있다. 제1 동작부(111)는 타겟 데이터(DT21~DT23)에 대해 제1 동작을 수행할 수 있다.
도4는 본 발명의 실시 예에 따라 제1 동작부(111)의 동작 방법을 도시하는 순서도이다.
도4를 참조하면, 단계(S110)에서, 제1 동작부(111)는 제2 동작부(112)의 제2 동작이 하나 이상의 타겟 비휘발성 메모리 장치들 중 어느 하나에 대해 수행 중인지 판단할 수 있다. 제2 동작이 타겟 비휘발성 메모리 장치들 중 어느 하나에 대해 수행 중일 때, 절차는 단계(S120)로 진행될 수 있다. 제2 동작이 타겟 비휘발성 메모리 장치들 중 어느 하나에도 수행 중이 아닐 때, 절차는 단계(S140)로 진행될 수 있다.
단계(S120)에서, 제1 동작부(111)는 제2 동작이 수행되고 있는 타겟 비휘발성 메모리 장치를 제외한 나머지 비휘발성 메모리 장치들로부터 타겟 데이터 및 패리티 데이터를 리드할 수 있다.
단계(S130)에서, 제1 동작부(111)는 리드된 타겟 데이터 및 패리티 데이터에 근거하여 리드되지 않은 타겟 데이터를 복원하도록 복원부(113)를 제어할 수 있다.
단계(S140)에서, 제1 동작부(111)는 타겟 비휘발성 메모리 장치들로부터 모든 타겟 데이터를 리드할 수 있다.
단계(S150)에서, 제1 동작부(111)는 타겟 데이터에 근거하여 제1 동작을 수행할 수 있다.
도5는 본 발명의 실시 예에 따라 제2 동작부(112)의 동작 방법을 도시하는 순서도이다. 도5에 도시된 절차는 도4에 도시된 절차와 병렬적으로 진행될 수 있다.
도5를 참조하면, 단계(S210)에서, 제2 동작부(112)는 라운드 로빈 방식으로 제2 동작을 수행할 비휘발성 메모리 장치를 선택할 수 있다.
단계(S220)에서, 제2 동작부(112)는 선택된 비휘발성 메모리 장치에 대해 제2 동작을 수행할 수 있다.
단계(S230)에서, 제2 동작부(112)는 다른 비휘발성 메모리 장치에 대해 제2 동작을 계속 수행해야 하는지 판단할 수 있다. 다른 비휘발성 메모리 장치에 대해 제2 동작을 계속 수행해야 할 때 절차는 단계(S210)로 진행될 수 있다. 제2 동작을 계속 수행하지 않아도 될 때 절차는 종료될 수 있다.
도6은 본 발명의 실시 예에 따라 제1 동작부(111)와 제2 동작부들(112a, 112b)이 병렬적으로 동시에 동작하는 방법을 도시하는 도면이다.
도6을 참조하면, 실시 예에 따라 컨트롤러(110)는 제2 동작부들(112a, 112b)을 포함할 수 있다. 또한, 저장 매체(120)는 패리티 데이터(PT32)를 저장하는 비휘발성 메모리 장치(NVM5)를 더 포함하고, 타겟 데이터(DT31~DT33)는 패리티 데이터(PT31, PT32)에 공통으로 연관될 수 있다.
제2 동작부들(112a, 112b)은 라운드 로빈 방식에 따라 비휘발성 메모리 장치들(NVM1, NVM2)에 대해 제2 동작을 각각 수행하는 중일 수 있다.
제1 동작부(111)는 타겟 데이터(DT31~DT33)에 대한 제1 동작을 수행하기에 앞서, 제2 동작부들(112a, 112b)이 타겟 비휘발성 메모리 장치들(NVM1~NVM3) 중 일부에 대해 제2 동작을 각각 수행 중인지 판단할 수 있다. 제2 동작부들(112a, 112b)이 타겟 비휘발성 메모리 장치들(NVM1, NVM2)에 대해 제2 동작을 수행하는 중이므로, 제1 동작부(111)는 타겟 비휘발성 메모리 장치들(NVM1, NVM2)을 제외한 다른 비휘발성 메모리 장치들(NVM3~NVM5)로부터 타겟 데이터(DT33) 및 패리티 데이터(PT31, PT32)를 리드할 수 있다.
복원부(113)는 제1 동작부(111)의 제어에 따라 타겟 데이터(DT33) 및 패리티 데이터(PT31, PT32)에 근거하여 타겟 데이터(DT31, DT32)를 복원하고, 타겟 데이터(DT31~DT33)를 제1 동작부(111)에 전달할 수 있다. 따라서, 제1 동작부(111)는 타겟 데이터(DT31~DT33)에 대해 제1 동작을 수행할 수 있다.
정리하면, 패리티 데이터가 n개 존재할 때 타겟 데이터는 n개까지 복원될 수 있다. 따라서, 제1 동작부(111)는 최대 n개의 제2 동작부들이 타겟 비휘발성 메모리 장치들 중 일부 타겟 비휘발성 메모리 장치들에 대해 제2 동작을 각각 수행 중이더라도, 나머지 비휘발성 메모리 장치들로부터 타겟 데이터 및 패리티 데이터를 리드함으로써 제1 동작을 수행할 수 있다. 구체적으로, 제1 동작부는 리드된 타겟 데이터 및 패리티 데이터에 근거하여 일부 타겟 비휘발성 메모리 장치들에 저장된 타겟 데이터를 복원하고, 리드된 타겟 데이터 및 복원된 타겟 데이터에 대해 제1 동작을 수행할 수 있다.
도7은 본 발명의 실시 예에 따른 메모리 시스템(200)을 도시하는 블록도이다.
도7을 참조하면, 메모리 시스템(200)은 컴퓨테이셔널 SSD(Computational SSD)일 수 있다. 이 경우, 컨트롤러(200)는 컴퓨팅 동작부(211) 및 백그라운드 동작부(212)를 포함할 수 있다.
컴퓨팅 동작부(211)는 호스트 장치의 요청에 응답하여 저장 매체(220)로부터 리드된 데이터에 대해 다양한 컴퓨팅 동작을 수행하고, 수행 결과를 호스트 장치로 전송할 수 있다. 컴퓨팅 동작은, 예를 들어, 특정 문자열을 찾는 동작을 포함할 수 있다.
즉, 컴퓨팅 동작부(211)는 호스트 장치가 수행해야 할 컴퓨팅 동작을 대신 수행할 수 있다. 컴퓨팅 동작부(211)의 컴퓨팅 동작에 의해 호스트 장치에 대한 데이터 전송량 및 호스트 장치의 소비 전력이 감소할 수 있다.
백그라운드 동작부(212)는 메모리 시스템(200)의 백그라운드 동작을 수행할 수 있다.
컴퓨팅 동작부(211) 및 백그라운드 동작부(212)는 도1의 제1 동작부(111) 및 제2 동작부(112)에 각각 대응할 수 있다. 컴퓨팅 동작부(211), 백그라운드 동작부(212), 및 복원부(213)는 도1의 제1 동작부(111), 제2 동작부(112), 및 복원부(113)와 실질적으로 유사하게 동작할 수 있다.
즉, 컴퓨팅 동작부(211)는 저장 매체(220)의 타겟 비휘발성 메모리 장치들에 저장된 타겟 데이터에 대해 컴퓨팅 동작을 수행해야 할 때, 백그라운드 동작부(212)가 제1 타겟 비휘발성 메모리 장치에 대해 백그라운드 동작을 수행 중인 것으로 판단되면, 제1 타겟 비휘발성 메모리 장치를 제외한 나머지 비휘발성 메모리 장치들로부터 리드된 타겟 데이터 및 패리티 데이터에 근거하여 리드되지 않은 타겟 데이터를 복원함으로써 컴퓨팅 동작을 수행할 수 있다. 백그라운드 동작부(212)는 라운드 로빈 방식으로 한번에 하나의 비휘발성 메모리 장치에 대해 백그라운드 동작을 수행할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 메모리 시스템
110: 컨트롤러
111: 제1 동작부
112: 제2 동작부
113: 복원부
120: 저장 매체
NVM1~NVM4: 비휘발성 메모리 장치들

Claims (17)

  1. 복수의 비휘발성 메모리 장치들;
    타겟 비휘발성 메모리 장치들에 저장된 타겟 데이터에 대해 제1 동작을 수행하도록 구성된 제1 동작부; 및
    제2 동작을 각각 수행하도록 구성된 하나 이상의 제2 동작부들을 포함하되,
    상기 제1 동작부는 상기 제2 동작부들이 상기 타겟 비휘발성 메모리 장치들 중 일부 타겟 비휘발성 메모리 장치들에 대해 상기 제2 동작을 수행 중일 때, 상기 일부 타겟 비휘발성 메모리 장치들을 제외한 나머지 비휘발성 메모리 장치들로부터 타겟 데이터 및 패리티 데이터를 리드함으로써 상기 제1 동작을 수행하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 제1 동작부는 상기 리드된 타겟 데이터 및 상기 패리티 데이터에 근거하여 상기 일부 타겟 비휘발성 메모리 장치들에 저장된 타겟 데이터를 복원하고, 상기 리드된 타겟 데이터 및 복원된 타겟 데이터에 대해 상기 제1 동작을 수행하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 제1 동작이 수행되는 상기 타겟 데이터는 상기 패리티 데이터로 공통으로 연관되는 메모리 시스템.
  4. 제1항에 있어서,
    상기 제1 동작부는 상기 제1 동작을 수행해야 할 때, 상기 제2 동작부들이 상기 일부 타겟 비휘발성 메모리 장치들에 대해 상기 제2 동작을 수행 중이지 않으면, 상기 타겟 비휘발성 메모리 장치들로부터 상기 타겟 데이터를 모두 리드함으로써 상기 제1 동작을 수행하는 메모리 시스템.
  5. 제1항에 있어서,
    상기 제2 동작부들 각각은 라운드 로빈 방식으로 상기 복수의 비휘발성 메모리 장치들 중 한번에 하나의 비휘발성 메모리 장치에 대해 상기 제2 동작을 수행하는 메모리 시스템.
  6. 제1항에 있어서,
    상기 메모리 시스템은 컴퓨테이셔널 SSD인 메모리 시스템.
  7. 제1항에 있어서,
    상기 제1 동작은 호스트 장치의 요청에 따른 컴퓨팅 동작을 포함하고,
    상기 제1 동작부는 상기 컴퓨팅 동작을 수행한 뒤 수행 결과를 상기 호스트 장치로 전송하는 메모리 시스템.
  8. 제1항에 있어서,
    상기 제2 동작은 상기 메모리 시스템의 백그라운드 동작을 포함하는 메모리 시스템.
  9. 제1 동작을 수행하기 전에, 타겟 비휘발성 메모리 장치들 중 일부 타겟 비휘발성 메모리 장치들에 대해 제2 동작이 수행 중인지 판단하는 단계;
    상기 제2 동작이 수행 중인 것으로 판단될 때, 상기 일부 타겟 비휘발성 메모리 장치들을 제외한 나머지 비휘발성 메모리 장치들로부터 타겟 데이터 및 패리티 데이터를 리드하는 단계;
    상기 리드된 타겟 데이터 및 상기 패리티 데이터로부터 상기 일부 타겟 비휘발성 메모리 장치들로부터 리드되지 않은 타겟 데이터를 복원하는 단계; 및
    상기 리드된 타겟 데이터 및 복원된 타겟 데이터에 대해 상기 제1 동작을 수행하는 단계를 포함하는 메모리 시스템의 동작 방법.
  10. 제9항에 있어서,
    상기 제2 동작이 수행 중이지 않은 것으로 판단될 때, 상기 타겟 비휘발성 메모리 장치들로부터 모든 타겟 데이터를 리드하는 단계; 및
    상기 리드된 모든 타겟 데이터에 대해 상기 제1 동작을 수행하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  11. 제9항에 있어서,
    상기 메모리 시스템은 컴퓨테이셔널 SSD인 메모리 시스템의 동작 방법.
  12. 타겟 데이터 및 상기 타겟 데이터의 패리티 데이터를 저장하는 복수의 비휘발성 메모리 장치를 포함하는 저장 매체;
    상기 타겟 데이터에 대해 제1 동작을 수행하도록 구성된 제1 동작부; 및
    적어도 하나의 제2 동작부를 포함하되,
    상기 제1 동작부는 상기 타겟 데이터의 일부를 저장하는 비휘발성 메모리 장치가 상기 제2 동작부에 의해 액세스되는 동안, 상기 타겟 데이터의 상기 일부를 리드하는 대신 상기 패리티 데이터를 상기 저장 매체로부터 리드함으로써 상기 제1 동작을 수행하는 메모리 시스템.
  13. 제12항에 있어서,
    상기 제1 동작부는 상기 타겟 데이터의 상기 일부를 제외한 나머지 타겟 데이터 및 상기 패리티 데이터를 상기 저장 매체로부터 리드하고 상기 타겟 데이터의 상기 일부를 복원함으로써 상기 타겟 데이터를 모두 획득하는 메모리 시스템.
  14. 제12항에 있어서,
    상기 제2 동작부는 라운드 로빈 방식으로 상기 복수의 비휘발성 메모리 장치들 중 한번에 하나의 비휘발성 메모리 장치만을 액세스하는 메모리 시스템.
  15. 제12항에 있어서,
    상기 메모리 시스템은 컴퓨테이셔널 SSD인 메모리 시스템.
  16. 제12항에 있어서,
    상기 제1 동작은 호스트 장치의 요청에 따른 컴퓨팅 동작을 포함하고,
    상기 제1 동작부는 상기 컴퓨팅 동작을 수행한 뒤 수행 결과를 상기 호스트 장치로 전송하는 메모리 시스템.
  17. 제12항에 있어서,
    상기 제2 동작은 상기 메모리 시스템의 백그라운드 동작을 포함하는 메모리 시스템.
KR1020200022965A 2020-02-25 2020-02-25 메모리 시스템 및 그것의 동작 방법 KR20210108130A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200022965A KR20210108130A (ko) 2020-02-25 2020-02-25 메모리 시스템 및 그것의 동작 방법
US16/933,591 US11392321B2 (en) 2020-02-25 2020-07-20 Memory system restoring data based on parity data and operating method thereof
CN202010826131.0A CN113377570A (zh) 2020-02-25 2020-08-17 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200022965A KR20210108130A (ko) 2020-02-25 2020-02-25 메모리 시스템 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20210108130A true KR20210108130A (ko) 2021-09-02

Family

ID=77366148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200022965A KR20210108130A (ko) 2020-02-25 2020-02-25 메모리 시스템 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US11392321B2 (ko)
KR (1) KR20210108130A (ko)
CN (1) CN113377570A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596708A (en) * 1994-04-04 1997-01-21 At&T Global Information Solutions Company Method and apparatus for the protection of write data in a disk array
US8589625B2 (en) 2010-09-15 2013-11-19 Pure Storage, Inc. Scheduling of reconstructive I/O read operations in a storage environment
US10248560B2 (en) * 2016-09-26 2019-04-02 Toshiba Memory Corporation Storage device that restores data lost during a subsequent data write
KR20190069806A (ko) 2017-12-12 2019-06-20 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Also Published As

Publication number Publication date
CN113377570A (zh) 2021-09-10
US20210263681A1 (en) 2021-08-26
US11392321B2 (en) 2022-07-19

Similar Documents

Publication Publication Date Title
US11854596B2 (en) Data storage device and operating method thereof
US10956083B2 (en) Method and system for input-output throttling to improve quality of service in a solid state drive
US20180130537A1 (en) Data storage device and operating method thereof
US10838653B2 (en) Electronic device and operating method thereof
US11086772B2 (en) Memory system performing garbage collection operation and operating method of memory system
KR102240261B1 (ko) 메모리 관리
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
US20210133111A1 (en) Memory system and operating method thereof
KR102707997B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US20160179596A1 (en) Operating method of data storage device
US20210216458A1 (en) Memory system performing host map management
KR20190128498A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR102504763B1 (ko) 데이터 저장 장치
KR102620727B1 (ko) 전자 장치
US9619323B2 (en) Data storage device and operating method thereof
US11126379B2 (en) Memory system
US20210191626A1 (en) Data processing system
US20190227940A1 (en) Memory system and operating method thereof
KR20210056628A (ko) 메모리 시스템
KR20210108130A (ko) 메모리 시스템 및 그것의 동작 방법
US10628067B2 (en) Memory system and operating method thereof
US10776008B2 (en) Memory system and operating method thereof
KR20180121733A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN112486850B (zh) 控制器及其操作方法
KR20180047808A (ko) 데이터 저장 장치 및 그것의 동작 방법