KR20210100881A - Time-digital convertor having low power consumption and high precision - Google Patents
Time-digital convertor having low power consumption and high precision Download PDFInfo
- Publication number
- KR20210100881A KR20210100881A KR1020200014800A KR20200014800A KR20210100881A KR 20210100881 A KR20210100881 A KR 20210100881A KR 1020200014800 A KR1020200014800 A KR 1020200014800A KR 20200014800 A KR20200014800 A KR 20200014800A KR 20210100881 A KR20210100881 A KR 20210100881A
- Authority
- KR
- South Korea
- Prior art keywords
- period
- time
- long
- signal
- information
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
본 발명은 활성화 구간의 길이에 해당하는 아날로그 성분의 데이터값을 가지는 시간 신호를 디지털 성분의 데이터값을 가지는 센싱 데이터로 변환하는 시간-디지털 변환기에 관한 것으로서, 특히, 저전력 및 고정밀도를 가지는 시간-디지털 변환기에 관한 것이다.The present invention relates to a time-to-digital converter that converts a time signal having a data value of an analog component corresponding to the length of an activation section into sensing data having a data value of a digital component, in particular, a time-to-digital converter with low power and high precision It's about digital converters.
전자기기에 내부에 내장되는 회로들 중에 일부는 전압레벨과 같은 아날로그 성분의 데이터값에 의하여 제어되며, 다른 일부는 디지털 성분의 데이터값에 따라 제어된다. 이와 같이 서로 상이한 성질의 데이터값에 따라 제어되는 회로들 사이의 인터페이싱을 위하여, 아날로그 성분의 데이터값을 디지털 성분의 데이터값으로 변환하는 회로가 전자기기 내부에 내장된다.Some of the circuits built into the electronic device are controlled by the data value of an analog component such as a voltage level, and others are controlled according to the data value of the digital component. For interfacing between circuits controlled according to data values of different properties as described above, a circuit for converting a data value of an analog component into a data value of a digital component is built in the electronic device.
이와 같이 아날로그 성분의 데이터값을 디지털 성분의 데이터값으로 변환하는 회로들 중의 하나가 시간-디지털 변환기이다. 시간-디지털 변환기는 시간 신호의 활성화 구간의 길이를 디지털 성분의 센싱 데이터로 변환하여 출력하는 회로이다.As such, one of the circuits for converting the data value of the analog component into the data value of the digital component is a time-digital converter. The time-to-digital converter is a circuit that converts the length of the activation period of the time signal into sensing data of a digital component and outputs the converted data.
이러한 시간-디지털 변환기는 시간 신호의 활성화 구간의 길이를 일정한 주기를 가지는 오실레이션 신호를 이용하여 센싱하는 것이 일반적이다. 즉, 활성화 구간 내에 포함되는 오실레이션 신호의 주기의 갯수를 센싱함으로써, 시간 신호의 활성화 구간의 길이를 센싱한다.The time-to-digital converter generally senses the length of the activation period of the time signal using an oscillation signal having a constant period. That is, by sensing the number of periods of the oscillation signal included in the activation period, the length of the activation period of the time signal is sensed.
그런데, 짧은 주기의 오실레이션 신호가 사용되는 경우, 소모 전력이 크게 되는 단점이 발생된다. 반면에, 긴 주기의 오실레이션 신호가 사용되는 경우에는, 정밀도가 낮아지는 단점이 발생된다.However, when an oscillation signal of a short period is used, there is a disadvantage in that power consumption is large. On the other hand, when an oscillation signal having a long period is used, there is a disadvantage in that the precision is lowered.
본 발명의 목적은 낮은 소모 전력과 높은 정밀도를 가지는 시간-디지털 변환기를 제공하는 데 있다.An object of the present invention is to provide a time-to-digital converter having low power consumption and high precision.
상기의 목적을 달성하기 위한 본 발명의 일면은 시간 신호를 센싱 데이터로 변환하는 시간-디지털 변환기로서, 상기 시간 신호는 활성화 구간의 길이에 해당하는 아날로그 성분의 데이터값을 가지며, 상기 센싱 데이터는 상기 시간 신호의 활성화 구간의 길이에 상응하는 디지털 성분의 데이터값을 가지는 상기 시간-디지털 변환기에 관한 것이다. 본 발명의 시간-디지털 변환기는 상기 시간 신호의 활성화 구간 내에서 발생되는 장주기 오실레이션 신호의 펄스의 갯수를 카운팅하여 장주기 갯수 정보를 발생하는 장주기 카운터; 주기 매칭 정보와 잔여 매칭 정보를 제공하는 단주기 카운터로서, 상기 주기 매칭 정보는 상기 장주기 오실레이션 신호의 한 주기 내에서 발생되는 단주기 오실레이션 신호의 펄스의 갯수에 따르며, 상기 잔여 매칭 정보는 잔여 구간 내에서 발생되는 상기 단주기 오실레이션 신호의 펄스의 갯수에 따르며, 상기 잔여 구간은 상기 시간 신호가 비활성화 시점으로부터 이후에 발생되는 상기 장주기 오실레이션 신호의 첫번째 활성화 시점까지의 구간인 상기 단주기 카운터; 주기 오차에 기초한 주기 오차 정보를 발생하는 오차 연산부로서, 상기 주기 오차는 상기 장주기 오실레이션 신호의 한 주기와 주기 매칭 길이의 차이이며, 상기 주기 매칭 길이는 상기 주기 매칭 정보와 상기 단주기 오실레이션 신호의 주기의 곱인 상기 오차 연산부; 상기 장주기 갯수 정보, 상기 주기 매칭 정보, 상기 잔여 매칭 정보 및 상기 주기 오차 정보에 기초하여, 전체 카운팅 정보를 발생하는 길이 연산부로서, 상기 전체 카운팅 정보는 상기 시간 신호의 활성화 구간의 길이에 대한 상기 단주기 오실레이션 신호의 펄스 갯수에 해당되는 상기 길이 연산부; 및 상기 전체 카운팅 정보를 상기 센싱 데이터로 변환하는 디지털 변환부를 구비한다.One aspect of the present invention for achieving the above object is a time-to-digital converter for converting a time signal into sensed data, wherein the time signal has a data value of an analog component corresponding to the length of the activation period, and the sensed data is and the time-to-digital converter having a data value of a digital component corresponding to a length of an activation period of a time signal. The time-to-digital converter of the present invention includes: a long-period counter for generating long-period number information by counting the number of pulses of the long-period oscillation signal generated within the activation period of the time signal; A short-period counter providing period matching information and residual matching information, wherein the period matching information depends on the number of pulses of the short-period oscillation signal generated within one period of the long-period oscillation signal, and the residual matching information is The short-period counter depends on the number of pulses of the short-period oscillation signal generated within the period, and the remaining period is the period from the time when the time signal is deactivated to the first activation time of the long-period oscillation signal generated later. ; An error calculating unit generating periodic error information based on a periodic error, wherein the periodic error is a difference between one period of the long-period oscillation signal and a period matching length, and the period matching length is the period matching information and the short-period oscillation signal the error calculating unit that is a product of a period of ; A length calculating unit generating total counting information based on the long period number information, the period matching information, the residual matching information, and the period error information, wherein the total counting information corresponds to the length of the activation section of the time signal. the length calculating unit corresponding to the number of pulses of the periodic oscillation signal; and a digital conversion unit converting the entire counting information into the sensed data.
상기와 같은 구성의 본 발명의 시간-디지털 변환기에서는, 시간 신호의 활성화 구간 내에 생성되는 장주기 오실레이션 신호의 갯수와 장주기 오실레이션 신호의 한 주기 내에 생성되는 단주기 오실레이션 신호의 갯수를 센싱하고, 이를 통하여, 시간 신호의 활성화 구간 내에 생성되는 단주기 오실레이션 신호의 갯수가 센싱된다. 그러므로, 본 발명의 시간-디지털 변환기에 의하면, 소모 전력이 크게 저감되며, 함께 정밀도가 크게 향상된다.In the time-to-digital converter of the present invention configured as described above, the number of long-period oscillation signals generated within the activation period of the time signal and the number of short-period oscillation signals generated within one period of the long-period oscillation signal are sensed, Through this, the number of short-period oscillation signals generated within the activation period of the time signal is sensed. Therefore, according to the time-to-digital converter of the present invention, the power consumption is greatly reduced, and the precision is also greatly improved.
또한, 본 발명의 시간-디지털 변환기에서는, 센싱된 장주기 오실레이션 신호의 갯수와 차이가 발생하는 시간 신호의 활성화 구간의 길이 및 센싱된 단주기 오실레이션 신호의 갯수와 차이가 발생하는 장주기 오실레이션 신호의 길이를 반영하여 센싱 데이터의 데이터값이 생성된다. 그러므로, 본 발명의 시간-디지털 변환기에 의하면, 변환 정밀도가 더욱 크게 향상된다.In addition, in the time-to-digital converter of the present invention, the length of the activation period of the time signal in which a difference occurs with the number of sensed long-period oscillation signals and the number of sensed short-period oscillation signals and long-period oscillation signals in which a difference occurs A data value of the sensing data is generated by reflecting the length of . Therefore, according to the time-to-digital converter of the present invention, the conversion precision is further improved.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 시간-디지털 변환기를 설명하기 위한 도면이다.
도 2는 도 1의 시간-디지털 변환기의 작용을 설명하기 위한 도면이다.
도 3은 도 1의 오차 연차부의 일부에 대한 도면이다.
도 4는 도 3의 오차 연산부에서의 주기 오차 정보/잔여 오차 정보의 생성을 설명하기 위한 도면이다.A brief description of each figure used in the present invention is provided.
1 is a diagram for explaining a time-to-digital converter according to an embodiment of the present invention.
FIG. 2 is a diagram for explaining the operation of the time-digital converter of FIG. 1 .
FIG. 3 is a view of a part of the error annual part of FIG. 1 .
FIG. 4 is a diagram for explaining generation of periodic error information/residual error information in the error calculating unit of FIG. 3 .
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings illustrating preferred embodiments of the present invention and the contents described in the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosed subject matter may be thorough and complete, and that the spirit of the present invention may be sufficiently conveyed to those skilled in the art.
그리고, 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.And, in understanding each drawing, it should be noted that the same members are denoted by the same reference numerals as much as possible. In addition, detailed descriptions of well-known functions and configurations that are determined to unnecessarily obscure the gist of the present invention will be omitted.
본 발명의 내용을 명세서 전반에 걸쳐 설명함에 있어서, 각 구성요소에 대한 복수의 표현도 생략될 수도 있다. 예컨대 복수개의 신호선으로 이루어진 구성일지라도 '신호선들'과 같이 표현할 수도 있고, '신호선'과 같이 단수로 표현할 수도 있다. 이는 스위치들이 서로 상보적으로 동작하는 경우도 있고, 때에 따라서는 단독으로 동작하는 경우도 있기 때문이며, 신호선 또한 동일한 속성을 가지는 여러 신호선들, 예컨대 데이터 신호들과 같이 다발로 이루어진 경우에 이를 굳이 단수와 복수로 구분할 필요가 없기 때문이기도 하다. 이런 점에서 이러한 기재는 타당하다. 따라서 이와 유사한 표현들 역시 명세서 전반에 걸쳐 모두 이와 같은 의미로 해석되어야 한다.In describing the contents of the present invention throughout the specification, a plurality of expressions for each component may also be omitted. For example, even if it is composed of a plurality of signal lines, it may be expressed as 'signal lines' or in a singular form such as 'signal lines'. This is because the switches sometimes operate complementary to each other and sometimes operate alone. In the case where the signal line also consists of a bundle such as multiple signal lines having the same property, for example, data signals, it is necessary to divide it into singular and singular. It is also because there is no need to separate the plurals. In this respect, this description is reasonable. Therefore, similar expressions should also be interpreted in the same sense throughout the specification.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다.Hereinafter, embodiments of the present invention will be described in more detail with reference to the accompanying drawings.
도 1은 본 발명의 일실시예에 따른 시간-디지털 변환기(TAC)를 설명하기 위한 도면이다. 그리고, 도 2는 도 1의 시간-디지털 변환기(TAC)의 작용을 설명하기 위한 도면이다.1 is a diagram for explaining a time-to-digital converter (TAC) according to an embodiment of the present invention. And, FIG. 2 is a view for explaining the operation of the time-to-digital converter (TAC) of FIG.
도 1에 도시되는 본 발명의 시간-디지털 변환기(TAC)는 전압-시간 변환기(ATC)로부터 제공될 수 있는 시간 신호(XTIM)를 센싱 데이터(DSEN)로 변환한다. 이때, 전압-시간 변환기(ATC)는 센서(SEN)에서 센싱된 측정 신호(XMES)를 수신하여, 상기 시간 신호(XTIM)로 변환한다. 그리고, 상기 시간 신호(XTIM)는 상기 측정 신호(XMES)의 전압 레벨에 상응하는 길이의 활성화 구간(도 2의 P11)을 가지게 된다. 즉, 상기 시간 신호(XTIM)는 활성화 구간(도 2의 P11)의 길이에 해당하는 아날로그 성분의 데이터값을 가진다.The time-to-digital converter (TAC) of the present invention shown in FIG. 1 converts the time signal (XTIM) that may be provided from the voltage-time converter (ATC) into sensing data (DSEN). At this time, the voltage-time converter ATC receives the measurement signal XMES sensed by the sensor SEN and converts it into the time signal XTIM. In addition, the time signal XTIM has an activation period (P11 in FIG. 2 ) having a length corresponding to the voltage level of the measurement signal XMES. That is, the time signal XTIM has a data value of an analog component corresponding to the length of the activation period (P11 in FIG. 2 ).
여기서, 상기 전압-시간 변환기(ATC)는 다양한 방법으로 구현될 수 있는 회로로서, 당업자라면 용이하게 구현할 수 있다. 그러므로, 본 명세서에서는 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.Here, the voltage-time converter (ATC) is a circuit that can be implemented in various ways, and can be easily implemented by those skilled in the art. Therefore, in the present specification, for the sake of simplicity of description, a detailed description thereof is omitted.
그리고, 상기 센싱 데이터(DSEN)는 상기 시간 신호(XTIM)의 활성화 구간(P11)의 길이에 상응하는 디지털 성분의 데이터값을 가진다.In addition, the sensing data DSEN has a data value of a digital component corresponding to the length of the activation period P11 of the time signal XTIM.
본 발명의 시간-디지털 변환기는, 상대적으로 짧은 주기의 단주기 오실레이션 신호 및 상대적으로 긴 주기의 장주기 오실레이션 신호를 함께 이용하여, 상기 시간 신호(XTIM)의 활성화 구간(P11)의 길이를 센싱함에 유의한다.The time-to-digital converter of the present invention senses the length of the activation period P11 of the time signal XTIM by using both a short-period oscillation signal of a relatively short period and a long-period oscillation signal of a relatively long period. Note that
계속 도 1을 참조하면, 본 발명의 시간-디지털 변환기(TAC)는 장주기 카운터(100), 단주기 카운터(200), 오차 연산부(300), 길이 연산부(400) 및 디지털 변환부(500)를 구비한다.Still referring to FIG. 1 , the time-to-digital converter (TAC) of the present invention includes a long-
상기 장주기 카운터(100)는 상기 시간 신호(XTIM)의 활성화 구간(도 2의 P11) 내에서 발생되는 장주기 오실레이션 신호(XOSL)의 펄스의 갯수를 카운팅하며, 이에 따른 장주기 갯수 정보(IFLSCN)를 발생한다.The long-
여기서, 장주기 갯수 정보(IFLSCN)는 상기 시간 신호(XTIM)의 활성화 구간(도 2의 P11) 내에 온전히 포함되는 장주기 오실레이션 신호(XOSL)의 펄스의 갯수이다.Here, the long-period number information IFLSCN is the number of pulses of the long-period oscillation signal XOSL completely included in the activation period (P11 of FIG. 2 ) of the time signal XTIM.
상기 단주기 카운터(200)는 상기 장주기 오실레이션 신호(XOSL)와 함께 단주기 오실레이션 신호(XOSS)를 이용하여, 주기 매칭 정보(IFCYM)와 잔여 매칭 정보(IFREM)를 제공한다. 본 실시예에서, 상기 장주기 오실레이션 신호(XOSL)의 주기(TOSL)는 상기 단주기 오실레이션 신호(XOSS)의 주기(TOSS)에 비하여 상당히 길다.The short-
여기서, 상기 주기 매칭 정보(IFCYM)는 상기 장주기 오실레이션 신호(XOSL)의 한 주기(본 실시예에서는, 첫번째 주기임, P12) 내에서 발생되는 상기 단주기 오실레이션 신호(XOSS)의 펄스의 갯수이다. Here, the period matching information IFCYM is the number of pulses of the short period oscillation signal XOSS generated within one period of the long period oscillation signal XOSL (the first period in this embodiment, P12). am.
그리고, 상기 잔여 매칭 정보(IFREM)는 잔여 구간(도 2의 P13) 내에서 발생되는 상기 단주기 오실레이션 신호(XOSS)의 펄스의 갯수이다. 이때, 상기 잔여 구간(P13)은 상기 시간 신호(XTIM)가 비활성화 시점(t12)으로부터 이후에 발생되는 상기 장주기 오실레이션 신호(XOSL)의 첫번째 활성화 시점(t13)까지의 구간이다.In addition, the residual matching information IFREM is the number of pulses of the short-period oscillation signal XOSS generated within the residual period (P13 of FIG. 2 ). In this case, the remaining period P13 is a period from the deactivation time t12 of the time signal XTIM to the first activation time t13 of the long-period oscillation signal XOSL generated later.
상기 오차 연산부(300)는 주기 오차(SCE)에 기초한 주기 오차 정보(IFCYER)를 발생한다.The
여기서, 상기 주기 오차(SCE)는 상기 장주기 오실레이션 신호(XOSL)의 한 주기(TOSL)와 주기 매칭 길이(LCYM)의 차이이며, 상기 주기 매칭 길이(LCYM)는 상기 주기 매칭 정보(IFCYM)와 상기 단주기 오실레이션 신호(XOSS)의 주기(TOSS)의 곱이다. Here, the period error SCE is the difference between one period TOSL of the long period oscillation signal XOSL and a period matching length LCYM, and the period matching length LCYM is the period matching information IFCYM and It is the product of the period TOSS of the short period oscillation signal XOSS.
결과적으로, 상기 주기 오차(SCE)는 상기 장주기 오실레이션 신호(XOSL)의 첫번째 주기의 종료 시점(t15)과 상기 장주기 오실레이션 신호(XOSL)의 첫번째 주기에 포함되는 상기 단주기 오실레이션 신호(XOSS)의 마지막 펄스의 종료 시점(t16) 사이의 차이에 해당된다.As a result, the period error SCE is the end time t15 of the first period of the long period oscillation signal XOSL and the short period oscillation signal XOSS included in the first period of the long period oscillation signal XOSL. ) corresponds to the difference between the end times t16 of the last pulses.
바람직하게는, 상기 오차 연산부(300)는 잔여 오차(RME)에 기초한 잔여 오차 정보(IFRMER)도 발생한다. 이때, 상기 잔여 오차(RME)는 상기 잔여 구간(P13)과 상기 잔여 매칭 길이(LREM)의 차이이다. Preferably, the
여기서, 상기 잔여 구간(P13)는 상기 시간 신호(XTIM)가 비활성화 시점(t12)으로부터 이후에 발생되는 상기 장주기 오실레이션 신호(XOSL)의 첫번째 활성화 시점(t13)까지의 구간이다. 그리고, 상기 잔여 오차(RME)는 상기 잔여 구간(P13)의 길이와 잔여 매칭 길이(LREM)의 차이이다. 여기서, 상기 잔여 매칭 길이(LREM)는 상기 잔여 매칭 정보(IFREM)와 상기 단주기 오실레이션 신호(XOSS)의 주기(TOSS)의 곱이다.Here, the remaining period P13 is a period from the deactivation time t12 of the time signal XTIM to the first activation time t13 of the long-period oscillation signal XOSL generated later. The residual error RME is a difference between the length of the residual section P13 and the residual matching length LREM. Here, the residual matching length LREM is a product of the residual matching information IFREM and a period TOSS of the short-period oscillation signal XOSS.
결과적으로, 상기 주기 오차(SCE)는 상기 잔여 구간(P13)의 종료 시점(t13)과 상기 단주기 오실레이션 신호(XOSS)의 마지막 펄스의 종료 시점(t17) 사이의 차이에 해당된다.As a result, the period error SCE corresponds to a difference between the end time t13 of the remaining period P13 and the end time t17 of the last pulse of the short-period oscillation signal XOSS.
이어서, 상기 주기 오차 정보(IFCYER)와 상기 잔여 오차 정보(IFRMER)의 생성 원리에 대해 기술된다.Next, the generation principle of the periodic error information IFCYER and the residual error information IFRMER will be described.
도 3은 도 1의 오차 연차부(300)의 일부에 대한 도면으로서, 주기 오차 정보(IFCYER)와 잔여 오차 정보(IFRMER)의 생성에 관련되는 부분을 나타내는 도면이다. 그리고, 도 4는 도 3의 오차 연산부(300)에서의 주기 오차 정보(IFCYER)/잔여 오차 정보(IFRMER)의 생성을 설명하기 위한 도면이다.FIG. 3 is a view of a part of the error
도 3을 참조하면, 상기 오차 연차부(300)는 위상 쉬프터(310), 제1 내지 제4 앤드 게이트(321 내지 324), 제1 및 제2 래치(331 및 332)를 구비한다.Referring to FIG. 3 , the
상기 위상 쉬프터(310)는 상기 단주기 오실레이션 신호(XOSS)를 0, π/2, π및 3π/2 만큼 지연 위상 쉬프트하여, 제1 내지 제4 쉬프터 신호(XOSH1 내지 XOSH4)를 발생한다.(도 4의 (a) 참조)The
바람직하기로는, 상기 위상 쉬프터(310)는 상기 장주기 오실레이션 신호(XOSL)의 한 주기의 종료 시점(t15) 및 상기 잔여 구간(P13)의 종료 시점(t13)을 포함하는 일정한 구간에서만 인에이블된다.Preferably, the
그리고, 상기 제1 내지 제4 앤드 게이트(321 내지 324)는 상기 제1 내지 제4 쉬프터 신호(XOSH1 내지 XOSH4) 각각을 상기 장주기 오실레이션 신호(XOSL)와 앤드링하여 제1 내지 제4 플래그 신호(XFLG1 내지 XFLG4)를 출력한다.In addition, the first to fourth AND
이때, 상기 제1 내지 제4 플래그 신호(XFLG1 내지 XFLG4)의 논리상태는 상기 장주기 오실레이션 신호(XOSL)의 한 주기의 종료 시점(t15)/ 상기 잔여 구간(P13)의 종료 시점(t13)과 상기 단주기 오실레이션 신호(XOSS)의 마지막 펄스의 종료 시점(t16/t17) 사이의 시간 간격(이하, '오차 간격'이라 함)에 따른다.At this time, the logic states of the first to fourth flag signals XFLG1 to XFLG4 are the end time t15 of one period of the long-period oscillation signal XOSL / the end time t13 of the remaining period P13 and It follows a time interval (hereinafter, referred to as an 'error interval') between the end times (t16/t17) of the last pulse of the short-period oscillation signal XOSS.
도 4를 참조하여, 상기 제1 내지 제4 플래그 신호(XFLG1 내지 XFLG4)의 논리상태가 자세히 기술된다.With reference to FIG. 4 , the logic states of the first to fourth flag signals XFLG1 to XFLG4 will be described in detail.
도 4에서, CASE1은 오차 간격이 0과 π/2 사이인 경우이며, CASE2는 오차 간격이 π/2와 π 사이인 경우이며, CASE3은 오차 간격이 π와 3π/2 사이인 경우이고, CASE4는 오차 간격이 3π/2와 2π 사이인 경우이다.In FIG. 4 , CASE1 is a case where the error interval is between 0 and π/2, CASE2 is a case where the error interval is between π/2 and π, CASE3 is a case where the error interval is between π and 3π/2, and CASE4 is the case where the error interval is between 3π/2 and 2π.
그리고, 상기 CASE1 내지 CASE4에서, 상기 장주기 오실레이션 신호(XOSL)의 한 주기의 종료 시점(t15)/상기 잔여 구간(P13)의 종료 시점(t13)에서의 상기 제1 내지 제4 플래그 신호(XFLG1 내지 XFLG4)의 논리상태는 (표1)과 같다.And, in CASE1 to CASE4, the first to fourth flag signals XFLG1 at the end time t15 of one period of the long-period oscillation signal XOSL / the end time t13 of the remaining period P13 to XFLG4) are as shown in (Table 1).
즉, 상기 제1 내지 제4 플래그 신호(XFLG1 내지 XFLG4)의 논리상태를 통하여, 상기 오차 간격의 크기가 센싱할 수 있게 된다.That is, the size of the error interval can be sensed through the logic states of the first to fourth flag signals XFLG1 to XFLG4.
상기 제1 래치(331)는 상기 장주기 오실레이션 신호(XOSL)의 첫번째 주기의 종료 시점(t15)에서 활성하는 신호 XTLAT에 응답하여 인에이블되며, 이때, 상기 제1 내지 제4 플래그 신호(XFLG1 내지 XFLG4)의 논리상태를 래치하여 상기 주기 오차 정보(IFCYER)로 발생한다.The
상기 제2 래치(332)는 상기 잔여 구간(P13)의 종료 시점(t13)에서 활성화되는 신호 XRLAT에 응답하여 인에이블되며, 이때, 상기 제1 내지 제4 플래그 신호(XFLG1 내지 XFLG4)의 논리상태를 래치하여 상기 잔여 오차 정보(IFRMER)로 발생한다.The
결과적으로, 상기 주기 오차 정보(IFCYER) 및 상기 잔여 오차 정보(IFRMER)에는 상기 오차 간격의 크기가 반영되게 된다.As a result, the size of the error interval is reflected in the period error information IFCYER and the residual error information IFRMER.
예를 들면, CASE1, CASE2, CASE3 및 CASE4 각각의 경우, 상기 주기 오차 정보(IFCYER)/상기 잔여 오차 정보(IFRMER)는 상기 단주기 오실레이션 신호(XOSS)의 펄스의 0, 0.25, 0.5, 0.75에 해당된다.For example, in each of CASE1, CASE2, CASE3, and CASE4, the periodic error information IFCYER/the residual error information IFRMER is 0, 0.25, 0.5, 0.75 of a pulse of the short-period oscillation signal XOSS. applies to
다시 기술하자면, 상기 주기 오차 정보(IFCYER) 및 상기 잔여 오차 정보(IFRMER)를 이용하면, 상기 시간 신호(XTIM)의 활성화 구간(P11)의 길이를 더욱 정밀하게 센싱할 수 있게 된다.In other words, if the period error information IFCYER and the residual error information IFRMER are used, the length of the activation period P11 of the time signal XTIM can be more precisely sensed.
계속 도 1을 참조하면, 상기 길이 연산부(400)는 상기 장주기 갯수 정보(IFLSCN), 상기 주기 매칭 정보(IFCYM) 및 상기 잔여 매칭 정보(IFREM)에 기초하여 전체 카운팅 정보(DCNT)를 발생한다.Still referring to FIG. 1 , the
이때, 상기 전체 카운팅 정보(DCNT)는 상기 시간 신호(XTIM)의 활성화 구간(P11)의 길이를 상기 단주기 오실레이션 신호(XOSS)의 펄스 갯수로 센싱하면, (수학식 1)과 같다.In this case, the total counting information DCNT is expressed by (Equation 1) when the length of the activation period P11 of the time signal XTIM is sensed as the number of pulses of the short-period oscillation signal XOSS.
(수학식 1)(Equation 1)
DCNT=(IFLSCN+1)*IFCYM-IFREMDCNT=(IFLSCN+1)*IFCYM-IFREM
바람직하기로는, 상기 길이 연산부(400)는 상기 장주기 갯수 정보(IFLSCN), 상기 주기 매칭 정보(IFCYM), 상기 잔여 매칭 정보(IFREM)와 함께 상기 주기 오차 정보(IFCYER)에 기초하여 전체 카운팅 정보(DCNT)를 발생한다.Preferably, the
이 경우, 상기 전체 카운팅 정보(DCNT)는 (수학식 2)와 같다.In this case, the total counting information DCNT is expressed as (Equation 2).
(수학식 2)(Equation 2)
DCNT=(IFLSCN+1)*IFCYM-IFREM+IFCYER*IFLSCNDCNT=(IFLSCN+1)*IFCYM-IFREM+IFCYER*IFLSCN
(수학식 2)의 경우에는, 상기 전체 카운팅 정보(DCNT)에 상기 주기 오차(SCE)도 반영된다. 즉, 상기 시간 신호(XTIM)의 활성화 구간(P11)의 길이에 대한 상기 전체 카운팅 정보(DCNT)의 반영 정밀도가 향상되며, 그 결과, 상기 시간 신호(XTIM)의 활성화 구간(P11)의 길이에 대한 상기 디지털 변환부(500)에 생성되는 센싱 데이터(DSEN)로의 변환 정밀도가 크게 향상된다.In the case of (Equation 2), the period error SCE is also reflected in the total counting information DCNT. That is, the reflection precision of the total counting information DCNT with respect to the length of the activation period P11 of the time signal XTIM is improved, and as a result, the length of the activation period P11 of the time signal XTIM is increased. The conversion precision to the sensed data DSEN generated by the
더욱 바람직하기로는, 상기 길이 연산부(400)는 상기 장주기 갯수 정보(IFLSCN), 상기 주기 매칭 정보(IFCYM), 상기 잔여 매칭 정보(IFREM), 상기 주기 오차 정보(IFCYER)와 함께 잔여 오차 정보(IFRMER)에 기초하여 전체 카운팅 정보(DCNT)를 발생한다.More preferably, the
이 경우, 상기 전체 카운팅 정보(DCNT)는 (수학식 3)과 같다.In this case, the total counting information DCNT is expressed as (Equation 3).
(수학식 3)(Equation 3)
DCNT=(IFLSCN+1)*IFCYM-IFREM+IFCYER*IFLSCN+IFRMERDCNT=(IFLSCN+1)*IFCYM-IFREM+IFCYER*IFLSCN+IFRMER
(수학식 3)의 경우에는, 상기 전체 카운팅 정보(DCNT)에 상기 주기 오차(SCE)와 함께 상기 잔여 오차(RME)도 반영된다. 그 결과, 상기 시간 신호(XTIM)의 활성화 구간(P11)의 길이에 대한 상기 디지털 변환부(500)에 생성되는 센싱 데이터(DSEN)로의 변환 정밀도가 더욱 크게 향상된다.In the case of (Equation 3), the residual error RME is also reflected along with the period error SCE in the total counting information DCNT. As a result, the conversion precision into the sensing data DSEN generated by the
계속 도 1을 참조하면, 상기 디지털 변환부(500)는 상기 전체 카운팅 정보(DCNT)를 상기 센싱 데이터(DSEN)로 변환한다. 이러한 디지털 변환부(500)는 당업자라면 용이하게 구현할 수 있다. 그러므로, 본 명세서에서는, 설명의 간략화를 위하여 그에 대한 구체적인 기술은 생략된다.Still referring to FIG. 1 , the
한편, 본 발명의 시간-디지털 변환기(TAC)는 장주기 오실레이터(MOSL), 단주기 오실레이터(MOSS) 및 제어부(MCON)를 더 구비하는 것이 바람직하다.Meanwhile, the time-to-digital converter (TAC) of the present invention preferably further includes a long-period oscillator (MOSL), a short-period oscillator (MOSS), and a control unit (MCON).
상기 장주기 오실레이터(MOSL)는 장주기 오실레이션 신호(XOSL)를 발생하며, 상기 단주기 오실레이터(MOSS)는 단주기 오실레이션 신호(XOSS)를 발생한다. The long-period oscillator MOSL generates a long-period oscillation signal XOSL, and the short-period oscillator MOSS generates a short-period oscillation signal XOSS.
이와 같이, 본 발명의 시간-디지털 변환기(TAC)가 상기 장주기 오실레이터(MOSL)와 상기 단주기 오실레이터(MOSS)를 더 포함하는 경우, 상기 장주기 오실레이션 신호(XOSL) 및 상기 단주기 오실레이션 신호(XOSS)를 자체적으로 생성하여 이용할 수 있는 장점이 발생된다.As described above, when the time-to-digital converter (TAC) of the present invention further includes the long-period oscillator (MOSL) and the short-period oscillator (MOSS), the long-period oscillation signal XOSL and the short-period oscillation signal ( XOSS) can be generated and used by itself.
또한, 상기 제어부(MCON)는 상기 장주기 카운터(100), 상기 단주기 카운터(200), 상기 오차 연산부(300), 상기 길이 연산부(400), 상기 디지털 변환부(500), 상기 장주기 오실레이터(MOSL) 및 상기 단주기 오실레이터(MOSS) 등의 동기화 등의 동작을 제어한다.In addition, the control unit MCON includes the long-
이를 위하여, 상기 제어부(MCON)는 상기 장주기 카운터(100), 상기 단주기 카운터(200), 상기 오차 연산부(300), 상기 길이 연산부(400), 상기 장주기 오실레이터(MOSL) 및 상기 단주기 오실레이터(MOSS) 사이에 필요한 신호들을 송수신할 수 있음을 물론이다. 또한, 상기 제어부(MCON)는 상기 전압-시간 변환기(ATC)와 본 발명의 시간-디지털 변환기(TAC)의 동기화도 제어할 수 있다.To this end, the control unit MCON includes the long-
예를 들어, 상기 제어부(MCON)의 발생되는 동기화 신호(XSYN)의 비활성에 응답하여 상기 전압-시간 변환기(ATC)에 발생되는 상기 시간 신호(XTIM)의 활성화 구간의 시작 시점, 상기 장주기 오실레이션 신호(XOSL)의 펄스 발생 시점 및 상기 단주기 오실레이션 신호(XOSS)의 펄스 발생 시점의 일치 동작이 수행된다.(도 2의 t11 참조)For example, the start time of the activation period of the time signal XTIM generated in the voltage-time converter ATC in response to the inactivation of the synchronization signal XSYN generated by the controller MCON, the long-period oscillation A coincidence operation is performed between the pulse generation time of the signal XOSL and the pulse generation time of the short-period oscillation signal XOSS (refer to t11 in FIG. 2).
또한, 상기 제어부(MCON)는 상기 시간 신호(XTIM)의 비활성화 구간의 시작 시점(t12)과 상기 단주기 오실레이션 신호(XOSS)의 펄스 발생 시점을 일치하도록 제어할 수 있으며(도 2의 t12 참조), 상기 시간 신호(XTIM)의 비활성화 이후에 발생되는 첫번째 상기 장주기 오실레이션 신호(XOSL)의 펄스 발생 시점에 응답하여 상기 단주기 오실레이션 신호(XOSS)의 펄스의 카운팅을 종료하도록 제어할 수 있다.(도 2의 t13 참조)In addition, the control unit MCON may control the start time t12 of the inactivation period of the time signal XTIM to coincide with the pulse generation time of the short-period oscillation signal XOSS (refer to t12 of FIG. 2 ). ), in response to the pulse generation time of the first long-period oscillation signal XOSL, which is generated after the time signal XTIM is deactivated, the counting of the pulses of the short-period oscillation signal XOSS may be controlled to end. . (refer to t13 in Fig. 2)
이러한 상기 제어부(MCON)의 구현 및 다른 구성요소들과의 송수신의 구현은 당업자에게는 용이할 수 있다. 그러므로, 본 명세서에서는 설명의 간략화를 위하여, 이에 대한 구체적인 도시 및 기술은 생략될 수 있다.Implementation of the control unit MCON and transmission/reception with other components may be easy for those skilled in the art. Therefore, in the present specification, for the sake of simplification of description, detailed illustration and description thereof may be omitted.
결과적으로, 상기와 같은 본 발명의 시간-디지털 변환기에서는, 상기 시간 신호(XTIM)의 활성화 구간의 길이를 센싱함에 있어서, 상대적으로 낮은 주파수의 장주기 오실레이션 신호(XOSL)와 높은 주파수의 단주기 오실레이션 신호(XOSS)를 적절히 이용된다. 이에 따라, 본 발명의 시간-디지털 변환기에 의하면, 소모 전력이 크게 저감되며, 동시에 정밀도로 크게 향상된다.As a result, in the time-to-digital converter of the present invention as described above, in sensing the length of the activation period of the time signal XTIM, a relatively low frequency long-period oscillation signal XOSL and a high-frequency short-period oscillation signal The operation signal (XOSS) is appropriately used. Accordingly, according to the time-to-digital converter of the present invention, the power consumption is greatly reduced, and at the same time, the precision is greatly improved.
그리고, 상기와 같은 본 발명의 시간-디지털 변환기에서는, 상기 시간 신호(XTIM)의 활성화 구간의 길이를 센싱함에 있어서, 상기 장주기 오실레이션 신호(XOSL)와 단주기 오실레이션 신호(XOSS) 사이의 오차인 주기 오차(SCE) 및 단주기 오실레이션 신호(XOSS)와 상기 시간 신호(XTIM)의 활성화 구간(P11) 사이의 오차인 잔여 오차(RME)도 반영하도록 구동된다. And, in the time-to-digital converter of the present invention as described above, when sensing the length of the activation period of the time signal XTIM, an error between the long-period oscillation signal XOSL and the short-period oscillation signal XOSS It is driven to reflect the in-period error SCE and the residual error RME, which is an error between the short-period oscillation signal XOSS and the activation period P11 of the time signal XTIM.
그 결과, 본 발명의 시간-디지털 변환기에 의하면, 변환 정밀도가 더욱 크게 향상된다.As a result, according to the time-digital converter of the present invention, the conversion precision is further improved.
상기와 같은 구성의 본 발명의 시간-디지털 변환기(TAC)에서는, 상대적으로 긴 주기의 장주기 오실레이션 신호(XOSL) 및 상대적으로 짧은 주기의 단주기 오실레이션 신호(XOSS)를 적절히 이용하여 시간 신호의 활성화 구간의 길이를 센싱한다. 즉, 시간 신호(XTIM)의 활성화 구간(P11) 내에 생성되는 장주기 오실레이션 신호(XOSL)의 갯수와 장주기 오실레이션 신호(XOSL)의 한 주기 내에 생성되는 단주기 오실레이션 신호(XOSS)의 갯수의 센싱을 통하여, 시간 신호(XTIM)의 활성화 구간(P11) 내에 생성되는 단주기 오실레이션 신호(XOSS)의 갯수가 센싱된다. 그러므로, 본 발명의 시간-디지털 변환기에 의하면, 소모 전력이 크게 저감되며, 함께 변환 정밀도가 크게 향상된다.In the time-to-digital converter (TAC) of the present invention having the above configuration, the time signal is converted by appropriately using the long-period oscillation signal XOSL with a relatively long period and the short-period oscillation signal XOSS with a relatively short period. The length of the activation period is sensed. That is, the number of long-period oscillation signals XOSL generated within the activation period P11 of the time signal XTIM and the number of short-period oscillation signals XOSS generated within one period of the long-period oscillation signal XOSL Through sensing, the number of short-period oscillation signals XOSS generated within the activation period P11 of the time signal XTIM is sensed. Therefore, according to the time-to-digital converter of the present invention, the power consumption is greatly reduced, and the conversion precision is greatly improved together.
또한, 본 발명의 시간-디지털 변환기(TAC)에서는, 센싱된 장주기 오실레이션 신호(XOSL)의 갯수와 차이가 발생하는 시간 신호(XTIM)의 활성화 구간(P11)의 길이 및 센싱된 단주기 오실레이션 신호(XOSS)의 갯수와 차이가 발생하는 장주기 오실레이션 신호(XOSL)의 길이도 반영되어 센싱 데이터의 데이터값이 생성된다. 그러므로, 본 발명의 시간-디지털 변환기에 의하면, 변환 정밀도가 더욱 크게 향상된다.In addition, in the time-to-digital converter (TAC) of the present invention, the length of the activation period P11 of the time signal XTIM in which a difference occurs from the number of sensed long-period oscillation signals XOSL and the sensed short-period oscillation The number of signals XOSS and the length of the long-period oscillation signal XOSL in which a difference occurs are also reflected to generate a data value of sensing data. Therefore, according to the time-to-digital converter of the present invention, the conversion precision is further improved.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. As described above, although the embodiments have been described with reference to the limited embodiments and drawings, various modifications and variations are possible from the above description by those skilled in the art.
예를 들면, 본 명세서에서는, 상기 시간 신호는 측정 신호의 전압레벨을 변환하여 발생되는 신호인 것으로 도시되고 기술된다. 하지만, 상기 시간 신호는 전압 레벨이외에 전류량, 저항의 크기, 캐패시터의 용량 등의 센서 출력을 변환하여 발생될 수 있음은 당업자에게는 자명하다. 그리고, 이러한 변환 회로 역시 당업자라면 용이하게 구현될 수 있을 것이다.For example, in this specification, the time signal is shown and described as being a signal generated by converting the voltage level of the measurement signal. However, it is apparent to those skilled in the art that the time signal may be generated by converting a sensor output such as an amount of current, a size of a resistor, a capacity of a capacitor, etc. in addition to a voltage level. And, such a conversion circuit will also be easily implemented by those skilled in the art.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Accordingly, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.
Claims (7)
상기 시간 신호의 활성화 구간 내에서 발생되는 장주기 오실레이션 신호의 펄스의 갯수를 카운팅하여 장주기 갯수 정보를 발생하는 장주기 카운터;
주기 매칭 정보와 잔여 매칭 정보를 제공하는 단주기 카운터로서, 상기 주기 매칭 정보는 상기 장주기 오실레이션 신호의 한 주기 내에서 발생되는 단주기 오실레이션 신호의 펄스의 갯수에 따르며, 상기 잔여 매칭 정보는 잔여 구간 내에서 발생되는 상기 단주기 오실레이션 신호의 펄스의 갯수에 따르며, 상기 잔여 구간은 상기 시간 신호가 비활성화 시점으로부터 이후에 발생되는 상기 장주기 오실레이션 신호의 첫번째 활성화 시점까지의 구간인 상기 단주기 카운터;
주기 오차에 기초한 주기 오차 정보를 발생하는 오차 연산부로서, 상기 주기 오차는 상기 장주기 오실레이션 신호의 한 주기와 주기 매칭 길이의 차이이며, 상기 주기 매칭 길이는 상기 주기 매칭 정보와 상기 단주기 오실레이션 신호의 주기의 곱인 상기 오차 연산부;
상기 장주기 갯수 정보, 상기 주기 매칭 정보, 상기 잔여 매칭 정보 및 상기 주기 오차 정보에 기초하여, 전체 카운팅 정보를 발생하는 길이 연산부로서, 상기 전체 카운팅 정보는 상기 시간 신호의 활성화 구간의 길이에 대한 상기 단주기 오실레이션 신호의 펄스 갯수에 해당되는 상기 길이 연산부; 및
상기 전체 카운팅 정보를 상기 센싱 데이터로 변환하는 디지털 변환부를 구비하는 것을 특징으로 하는 시간-디지털 변환기.
A time-to-digital converter for converting a time signal into sensing data, wherein the time signal has a data value of an analog component corresponding to a length of an activation interval, and the sensing data includes a digital component corresponding to a length of an activation interval of the time signal In the time-digital converter having a data value of
a long-period counter for generating long-period number information by counting the number of pulses of the long-period oscillation signal generated within the activation period of the time signal;
A short-period counter providing period matching information and residual matching information, wherein the period matching information depends on the number of pulses of the short-period oscillation signal generated within one period of the long-period oscillation signal, and the residual matching information is The short-period counter depends on the number of pulses of the short-period oscillation signal generated within the period, and the remaining period is the period from the time when the time signal is deactivated to the first activation time of the long-period oscillation signal generated later. ;
An error calculating unit generating periodic error information based on a periodic error, wherein the periodic error is a difference between one period of the long-period oscillation signal and a period matching length, and the period matching length is the period matching information and the short-period oscillation signal the error calculating unit that is a product of a period of ;
A length calculating unit generating total counting information based on the long period number information, the period matching information, the residual matching information, and the period error information, wherein the total counting information corresponds to the length of the activation section of the time signal. the length calculating unit corresponding to the number of pulses of the periodic oscillation signal; and
Time-to-digital converter comprising a digital converter for converting the entire counting information into the sensed data.
상기 오차 연산부는
잔여 오차에 기초한 잔여 오차 정보를 제공하되, 상기 잔여 오차는 잔여 구간과 상기 잔여 매칭 길이의 차이이며, 상기 잔연 매칭 길이는 상기 잔여 매칭 정보와 상기 단주기 오실레이션 신호의 주기의 곱이며,
상기 길이 연산부는
상기 장주기 갯수 정보, 상기 주기 매칭 정보, 상기 잔여 매칭 정보, 상기 주기 오차 정보와 함께 상기 잔여 오차 정보에 기초하여 상기 전체 카운팅 정보를 발생하는 것을 특징으로 하는 시간-디지털 변환기.
According to claim 1,
The error calculator
Provide residual error information based on the residual error, wherein the residual error is a difference between the residual section and the residual matching length, and the residual matching length is a product of the residual matching information and a period of the short-period oscillation signal,
The length calculating unit
and generating the total counting information based on the residual error information together with the long period number information, the period matching information, the residual matching information, and the period error information.
적어도 하나의 쉬프터 신호를 이용하여 상기 잔여 오차 정보를 제공하되, 상기 적어도 하나의 쉬프터 신호는 상기 장주기 오실레이션 신호에 대하여 π 만큼 위상 쉬프트된 신호인 것을 특징으로 하는 시간-디지털 변환기.
The method of claim 2, wherein the error calculator
The residual error information is provided using at least one shifter signal, wherein the at least one shifter signal is a signal shifted in phase by π with respect to the long-period oscillation signal.
상기 오차 연산부는
상기 적어도 하나의 쉬프터 신호와 함께 다른 적어도 2개의 쉬프터 신호들을 이용하여 상기 잔여 오차 정보를 제공하되, 상기 다른 적어도 2개의 쉬프터 신호들은 상기 장주기 오실레이션 신호에 대하여 π/2 및 3π/2 만큼 위상 쉬프트된 신호들인 것을 특징으로 하는 시간-디지털 변환기.
4. The method of claim 3,
The error calculator
The residual error information is provided by using at least two other shifter signals together with the at least one shifter signal, wherein the other at least two shifter signals are phase shifted by π/2 and 3π/2 with respect to the long-period oscillation signal. Time-to-digital converter, characterized in that the signals.
상기 장주기 오실레이션 신호를 발생하는 장주기 오실레이터; 및
상기 단주기 오실레이션 신호를 발생하는 단주기 오실레이터를 더 구비하는 것을 특징으로 하는 시간-디지털 변환기.
The method of claim 1, wherein the time-to-digital converter is
a long-period oscillator for generating the long-period oscillation signal; and
The time-to-digital converter further comprising a short-period oscillator for generating the short-period oscillation signal.
상기 장주기 카운터, 상기 단주기 카운터, 상기 오차 연산부, 상기 길이 연산부, 상기 장주기 오실레이터 및 상기 단주기 오실레이터 사이의 동작을 동기화하도록 구동되는 제어부를 더 구비하는 것을 특징으로 하는 시간-디지털 변환기.
6. The method of claim 5, wherein the time-to-digital converter is
and a control unit driven to synchronize operations between the long-period counter, the short-period counter, the error calculating unit, the length calculating unit, the long-period oscillator, and the short-period oscillator.
측정 신호의 전압 레벨에 상응하는 길이의 활성화 구간을 가지는 것을 특징으로 하는 시간-디지털 변환기.The method of claim 1, wherein the time signal is
A time-to-digital converter, characterized in that it has an activation section having a length corresponding to the voltage level of the measurement signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200014800A KR102301722B1 (en) | 2020-02-07 | 2020-02-07 | Time-digital convertor having low power consumption and high precision |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200014800A KR102301722B1 (en) | 2020-02-07 | 2020-02-07 | Time-digital convertor having low power consumption and high precision |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210100881A true KR20210100881A (en) | 2021-08-18 |
KR102301722B1 KR102301722B1 (en) | 2021-09-13 |
Family
ID=77464585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200014800A KR102301722B1 (en) | 2020-02-07 | 2020-02-07 | Time-digital convertor having low power consumption and high precision |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102301722B1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007024865A (en) * | 2005-06-17 | 2007-02-01 | Renesas Technology Corp | Semiconductor device |
KR20180120312A (en) * | 2017-04-26 | 2018-11-06 | 삼성디스플레이 주식회사 | Display apparatus |
JP2019092073A (en) * | 2017-11-15 | 2019-06-13 | シャープ株式会社 | Time-to-digital conversion circuit |
KR20190085758A (en) * | 2018-01-11 | 2019-07-19 | 세종대학교산학협력단 | Time digital converting counter and lidar system comprising the same |
KR20190143028A (en) * | 2018-06-19 | 2019-12-30 | 세종대학교산학협력단 | Time digital converting counter and lidar system comprising the same |
-
2020
- 2020-02-07 KR KR1020200014800A patent/KR102301722B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007024865A (en) * | 2005-06-17 | 2007-02-01 | Renesas Technology Corp | Semiconductor device |
KR20180120312A (en) * | 2017-04-26 | 2018-11-06 | 삼성디스플레이 주식회사 | Display apparatus |
JP2019092073A (en) * | 2017-11-15 | 2019-06-13 | シャープ株式会社 | Time-to-digital conversion circuit |
KR20190085758A (en) * | 2018-01-11 | 2019-07-19 | 세종대학교산학협력단 | Time digital converting counter and lidar system comprising the same |
KR20190143028A (en) * | 2018-06-19 | 2019-12-30 | 세종대학교산학협력단 | Time digital converting counter and lidar system comprising the same |
Also Published As
Publication number | Publication date |
---|---|
KR102301722B1 (en) | 2021-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4189713A (en) | Remote control systems | |
CN102832943B (en) | Time-to-digital converter | |
KR20120037757A (en) | Relaxation oscillator | |
US3986053A (en) | Regenerator for pulse code modulation systems | |
KR102301722B1 (en) | Time-digital convertor having low power consumption and high precision | |
US4118696A (en) | Precision voltage to frequency converter for use in A/D converter | |
TW357453B (en) | Digitally-controlled oscillator with switched-capacitor frequency selection | |
US8384440B2 (en) | High resolution capture | |
US9400179B2 (en) | Propagation velocity compensated position measurement sensor | |
CN100435109C (en) | Digital temperature sensing system | |
US9246501B2 (en) | Converter for analog inputs | |
KR102420037B1 (en) | Time-to-digital converter supporting run-time calibration | |
EP1322969B1 (en) | Rf power measurement | |
RU2291560C1 (en) | Decoder of differential signal of rz code | |
RU2115230C1 (en) | Time internal-to-code converter | |
US4980655A (en) | D type flip-flop oscillator | |
KR100557942B1 (en) | Phase detector circuit of rambus dram | |
KR950002063Y1 (en) | Data clock synchronization circuit | |
SU957429A1 (en) | Code to time interval converter | |
KR20230094700A (en) | Random Number Generator Based on Chaos in Time Domain | |
KR100227423B1 (en) | Memory device for high performance | |
KR970060693A (en) | Pulse generating circuit | |
KR100277783B1 (en) | Monitor Synchronization Signal Inverter | |
SU1039028A1 (en) | Binary code to time interval converter | |
KR970072715A (en) | Duty cycle correction circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |