KR20210086237A - 투명 표시 패널 - Google Patents

투명 표시 패널 Download PDF

Info

Publication number
KR20210086237A
KR20210086237A KR1020190180041A KR20190180041A KR20210086237A KR 20210086237 A KR20210086237 A KR 20210086237A KR 1020190180041 A KR1020190180041 A KR 1020190180041A KR 20190180041 A KR20190180041 A KR 20190180041A KR 20210086237 A KR20210086237 A KR 20210086237A
Authority
KR
South Korea
Prior art keywords
sub
pixels
disposed
display panel
light emitting
Prior art date
Application number
KR1020190180041A
Other languages
English (en)
Inventor
오영무
김수필
이지훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190180041A priority Critical patent/KR20210086237A/ko
Publication of KR20210086237A publication Critical patent/KR20210086237A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H01L27/3211—
    • H01L27/3246—
    • H01L27/3276—
    • H01L51/5012—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

투명 표시 패널이 개시된다. 투명 표시 패널은 투명 영역과 불투명 영역을 포함하고, 투명 영역에 제1방향을 따라 배치된 제1부화소들, 제2부화소들 및 제3부화소들을 포함하는 복수의 부화소들, 제1방향을 따라 연장되는 복수의 데이터 라인들 및 제1방향과 교차하는 제2방향을 따라 연장되는 복수의 게이트 라인들을 포함하고, 제1부화소들 각각은 제1방향을 따라 연속적으로 배치되고, 제2부화소들 각각과 제3부화소들 각각 사이에는 투명 영역의 투명부가 배치된다.

Description

투명 표시 패널{TRANSPARENT DISPLAY PANEL}
본 개시의 실시 예들은 투명 표시 패널에 관한 것이다.
표시 패널은 광을 출력할 수 있는 부화소들을 포함한다. 상기 표시 패널의 예시로서, LCD(liquid crystal display) 패널, 플라즈마 표시 패널(plasma display panel (PDP)) 및 유기 발광 표시(organic light emitting display (OLED)) 패널이 있다. 한편, 투명 표시 패널은 부화소들이 배치되는 영역 및 투명한 영역을 포함하는 표시 패널이다. 투명 표시 패널은 적어도 일부가 투명한 특성 때문에 다양한 분야에서 사용될 수 있다.
본 개시가 해결하고자 하는 과제는 투명 표시 패널을 제공하는 것에 있다.
본 개시의 실시 예들에 따른 투명 영역과 불투명 영역을 포함하는 투명 표시 패널은, 투명 영역에 제1방향을 따라 배치된 제1부화소들, 제2부화소들 및 제3부화소들을 포함하는 복수의 부화소들, 제1방향을 따라 연장되는 복수의 데이터 라인들 및 제1방향과 교차하는 제2방향을 따라 연장되는 복수의 게이트 라인들을 포함하고, 제1부화소들 각각은 제1방향을 따라 연속적으로 배치되고, 제2부화소들 각각과 제3부화소들 각각 사이에는 상기 투명 영역의 투명부가 배치된다.
본 개시의 실시 예들에 따르면, 연속적으로 배치된 적어도 두 개의 부화소들에 발광 물질이 연속적으로 배치될 수 있으므로, 연속적인 노즐 분사를 통해 발광 물질을 도포할 수 있어 공정이 간단해지고 불량율이 감소할 수 있는 효과가 있다.
도 1은 본 개시의 실시 예들에 따른 표시 장치를 나타낸다.
도 2는 본 개시의 실시 예들에 따른 부화소를 나타낸다.
도 3은 본 개시의 실시 예들에 따른 표시 패널의 부화소를 나타낸다.
도 4는 본 개시의 실시 예들에 따른 표시 패널을 나타낸다.
도 5는 도 4에 도시된 표시 패널을 나타낸다.
도 6은 도 5에 도시된 표시 패널의 AA부분을 확대한 것이다.
도 7은 도 5에 도시된 표시 패널의 I-I’부분을 나타낸다.
이하, 첨부된 도면들을 참조하여 본 개시의 실시 예들을 설명한다.
도 1은 본 개시의 실시 예들에 따른 표시 장치를 나타낸다. 도 1을 참조하면, 표시 장치(1000)는 표시 패널(100), 컨트롤러(200), 소스 구동 회로(300), 게이트 구동 회로(400)를 포함할 수 있다.
표시 장치(1000)는 이미지 또는 영상을 표시할 수 있는 장치일 수 있다. 예컨대, 표시 장치(1000)는 TV, 스마트 폰(smartphone), 태블릿 PC(tablet personal computer), 이동 전화기(mobile phone), 화상 전화기, 전자북 리더기(e-book reader), 컴퓨터(computer), 카메라(camera), 또는 웨어러블 장치(wearable device) 등을 의미할 수 있으나, 이에 한정되지 않는다.
표시 패널(100)은 행과 열로 배열되는 다수의 부화소(또는 서브 픽셀;PX)들을 포함할 수 있다. 실시 예들에 따라, 도 1에 도시된 다수의 화소들(PX)은 n개의 행들과 m개의 열들로 이루어지는 격자 구조로 배치될 수 있다(n 및 m은 자연수).
예컨대, 표시 패널(100)은 LCD(liquiid crystal display), LED(light emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED(active-matrix OLED) 디스플레이, ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 중 하나로 구현될 수 있으나 이에 한정되는 것은 아니다.
실시 예들에 따라, 표시 패널(100)은 m개의 행으로 배열되는 n개의 게이트 라인들(GL1~GLn), m개의 열로 배열되는 m개의 데이터 라인들(DL1~DLm)을 포함할 수 있다. 부화소들(PX)은 게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm)의 교차 지점에 배치될 수 있다.
부화소들(PX)은 광이 출력되는 기본 단위 영역을 의미할 수 있다. 부화소들(PX) 각각은 구동 소자를 포함할 수 있다. 실시 예들에 따라, 부화소들(PX) 각각으로부터 출력되는 빛은 적색, 녹색 및 청색 중 어느 하나일 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 부화소(PX)로부터 백색광이 출력될 수도 있다.
실시 예들에 따라, 부화소들(PX)은 빛을 출력하도록 구성되는 발광 소자 및 상기 발광 소자를 구동하는 발광 소자 구동 회로를 포함할 수 있다. 발광 소자 구동 회로는 하나의 게이트 라인과 하나의 데이터 라인에 연결되고, 발광 소자는 발광 소자 구동 회로와 전원 전압(예컨대, 접지 전압) 사이에 연결될 수 있다.
실시 예들에 따라, 발광 소자는 발광 다이오드(LED), 유기 발광 다이오드(organic LED (OLED)), 양자점 발광 다이오드(quantum dot LED (QLED)) 또는 미세 발광 다이오드(micro LED) 일 수 있으나, 본 개시의 실시 예들이 발광 소자의 종류에 한정되는 것은 아니다.
표시 패널(100)의 부화소들(PX)은 게이트 라인 단위로 구동될 수 있다. 예컨대, 제1구간 동안 하나의 게이트 라인에 배열된 부화소들이 구동되며, 제1구간 다음의 제2구간 동안, 다른 하나의 게이트 라인에 배열된 부화소들이 구동될 수 있다. 이 때, 부화소들(PX)이 구동되는 단위 시구간을 하나의 수평 구간(1 horizontal(1H) time)이라 할 수 있다.
컨트롤러(200)는 외부로부터 영상 신호(RGB)를 수신하고, 영상 신호(RGB)를 영상 처리하거나 또는 표시 패널(100)의 구조에 맞도록 변환하여 영상 데이터(DATA)를 생성할 수 있다. 컨트롤러(200)는 영상 데이터(DATA)를 소스 구동 회로(300)로 전송할 수 있다.
컨트롤러(200)는 외부의 호스트 장치로부터 제어 신호(CS)를 수신할 수 있다. 제어 신호(CS)는 수평 동기 신호, 수직 동기 신호 및 클럭 신호를 포함할 수 있으나, 이에 한정되는 것은 아니다.
컨트롤러(200)는 수신된 제어 신호(CS)에 기초하여 소스 구동 회로(300)를 제어하기 위한 소스 제어 신호(SCS), 게이트 구동 회로(400)를 제어하기 위한 게이트 제어 신호(GCS)를 생성할 수 있다.
컨트롤러(200)는 소스 제어 신호(SCS)를 소스 구동 회로(300)로 전송할 수 있고, 게이트 제어 신호(GCS)를 게이트 구동 회로(400)로 전송할 수 있다.
소스 구동 회로(300)는 영상 데이터(DATA) 및 소스 제어 신호(SCS)에 기초하여, 표시 패널(100)에서 표시되는 영상에 대응하는 데이터 신호들(DS1~DSm)을 생성하고, 생성된 데이터 신호들(DS1~DSm)을 표시 패널(100)로 전송할 수 있다. 데이터 신호들(DS1~DSm)은 부화소들(PX) 각각으로 전송될 수 있다. 예컨대, 소스 구동 회로(300)는 1H 구간 동안 상기 1H 구간에 표시되어야 할 데이터 신호들(DS1~DSm)을 데이터 라인들(DL1~DLm)을 통해 상기 1H 구간에 구동되는 부화소들(PX)로 제공할 수 있다
게이트 구동 회로(400)는 게이트 제어 신호(GCS)에 응답하여 복수의 게이트 라인들(GL1~GLn)에 게이트 신호들(GS1~GSn)을 순차적으로 제공할 수 있다. 게이트 신호들(GS1~GSn) 각각은 게이트 라인(GL1~GLn) 각각에 연결된 부화소들(PX)을 턴-온 시키기 위한 신호로서, 부화소들(PX) 각각에 포함된 트랜지스터의 게이트 단자에 인가될 수 있다.
본 명세서에서, 소스 구동 회로(300) 및 게이트 구동 회로(400)는 패널 구동 회로로 지칭될 수 있다.
실시 예들에 따라, 컨트롤러(200), 소스 구동 회로(300) 및 게이트 구동 회로(400) 중 적어도 두개는 하나의 집적 회로(integrated circuit)로 구현될 수 있다. 또한, 실시 예들에 따라, 소스 구동 회로(300) 또는 게이트 구동 회로(400)는 표시 패널(100)에 탑재되어 구현될 수 있다.
도 2는 본 개시의 실시 예들에 따른 부화소를 나타낸다. 도 2는 게이트 라인(GL)과 데이터 라인(DL)에 연결된 부화소(PX)를 예시적으로 나타낸다.
도 1 및 도 2를 참조하면, 부화소(PX)는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 스토리지 커패시터(CST), 센싱 트랜지스터(SST) 및 발광 소자(LD)를 포함할 수 있다. 스위칭 트랜지스터(ST) 및 구동 트랜지스터(DT)는 구동 소자로 지칭될 수 있다.
스위칭 트랜지스터(ST)의 제1전극(예컨대, 소스 전극)은 j번째 데이터 라인(DLj)과 전기적으로 연결되고, 제2전극(예컨대, 드레인 전극)은 제1노드(N1)와 전기적으로 연결된다. 스위칭 트랜지스터(ST)의 게이트 전극은 i번째 게이트 라인(GLi)과 전기적으로 연결된다. 스위칭 트랜지스터(ST)는 i번째 게이트 라인(GLi)으로 게이트 온 레벨의 게이트 신호가 인가될 때 턴 온되어, j번째 데이터 라인(DLj)으로 인가되는 데이터 신호를 제1노드(N1)로 전달한다.
스토리지 커패시터(CST)의 제1전극은 제1노드(N1)와 전기적으로 연결되고, 제2 전극은 고전위 구동 전압(ELVDD)을 제공받도록 구성될 수 있다. 스토리지 커패시터(Cst)는 제1노드(N1)에 인가되는 전압과 고전위 구동 전압(ELVDD) 사이의 차이에 대응하는 전압을 충전할 수 있다.
구동 트랜지스터(DT)의 제1전극(예컨대, 소스 전극)은 고전위 구동 전압(ELVDD)을 제공받도록 구성되고, 제2전극(예컨대, 드레인 전극)은 발광 소자(LD)의 제1전극(예컨대, 애노드 전극)에 전기적으로 연결된다. 구동 트랜지스터(DT)의 게이트 전극은 제1 노드(N1)에 전기적으로 연결된다. 구동 트랜지스터(DT)는 제1 노드(N1)를 통해 게이트 온 레벨의 전압이 인가될 때 턴 온되고, 게이트 전극에 제공되는 전압에 대응하여 발광 소자(LD)를 흐르는 구동 전류의 양을 제어할 수 있다.
센싱 트랜지스터(SST)의 제1전극(예컨대, 소스 전극)은 제2노드(N2)와 전기적으로 연결되고, 제2전극(예컨대, 드레인 전극)은 기준 전압 라인(RVL)과 전기적으로 연결된다. 센싱 트랜지스터(SST)의 게이트 전극은 센싱 라인(SL)과 전기적으로 연결된다. 스위칭 트랜지스터(ST)는 센싱 라인(SL)으로 전송된 센싱 전압에 기초하여 턴 온되고, 기준 전압 라인(RVL)로부터 전송된 기준 전압을 제2노드(N2)를 통해 구동 트랜지스터(DT)의 제1전극(예컨대, 소스 전극)에 인가할 수 있다.
또한, 센싱 트랜지스터(SST)는 부화소(PX)(또는 구동 트랜지스터(DT))의 열화 정도를 검출하고, 검출 결과를 소스 구동 회로(300)로 전달할 수 있다. 예컨대, 센싱 트랜지스터(SST)는 부화소(PX)의 열화 정도를 파악하기 위해 부화소(PX)의 임계 전압을 센싱할 수 있다. 구체적으로, 센싱 트랜지스터(SST)는 제2노드(N2)의 전압을 검출함으로써 임계 전압을 센싱할 수 있다.
발광 소자(LD)는 구동 전류에 대응하는 광을 출력한다. 발광 소자(LD)는 적색, 녹색, 청색 및 백색 중 어느 하나의 색에 대응하는 광을 출력할 수 있다. 발광 소자(LD)는 유기 발광 다이오드(OLED), 또는 마이크로 내지 나노 스케일 범위의 크기를 가지는 초소형 무기 발광 다이오드일 수 있으나, 이에 한정되지 않는다. 이하, 본 개시에서는 발광 소자(LD)가 유기 발광 다이오드로 구성되는 실시 예가 설명된다.
발광 소자(LD)는 구동 전류에 대응하는 광을 출력한다. 발광 소자(LD)는 적색, 녹색, 청색 및 백색 중 어느 하나의 색에 대응하는 광을 출력할 수 있다. 발광 소자(LD)는 유기 발광 다이오드(OLED), 또는 마이크로 내지 나노 스케일 범위의 크기를 가지는 초소형 무기 발광 다이오드일 수 있으나, 이에 한정되지 않는다. 이하, 본 개시에서는 발광 소자(LD)가 유기 발광 다이오드로 구성되는 실시 예가 설명된다.
또한, 본 개시에서 설명되는 부화소(PX)들의 구조가 도 2를 참조하여 설명된 부화소(PX)의 구조로 한정되어 해석되지 않는다. 실시 예들에 따라, 부화소(PX)들은 구동 트랜지스터(DT)의 문턱 전압을 보상하거나, 구동 트랜지스터(DT)의 게이트 전극의 전압 및/또는 발광 소자(LD)의 애노드 전극의 전압을 초기화하기 위한 적어도 하나의 소자를 더 포함할 수 있다.
도 2에서는 스위칭 트랜지스터(ST) 및 구동 트랜지스터(DT)가 NMOS 트랜지스터인 예가 도시되나, 이에 한정되지 않는다. 예컨대, 각각의 부화소(PX)를 구성하는 트랜지스터들 중 적어도 일부 또는 전부는 PMOS 트랜지스터로 구성될 수 있다. 다양한 실시 예에서, 스위칭 트랜지스터(ST) 및 구동 트랜지스터(DT) 각각은 저온 폴리 실리콘(Low Temperature Poly Silicon (LTPS)) 박막 트랜지스터, 산화물 박막 트랜지스터(Oxide TFT) 또는 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide (LTPO)) 박막 트랜지스터로 구현될 수 있으나 이에 한정되지 않는다.
도 3을 참조하면, 기판(10)은 표시 패널(100)의 베이스 기재로서, 투광성 기판일 수 있다. 기판(10)은 유리 또는 강화 유리를 포함하는 경성 기판(rigid substrate) 또는 플라스틱 재질의 가요성 기판(flexible substrate)일 수 있다.
일 실시 예에서, 기판(10) 상에 버퍼층(미도시)이 형성될 수 있다. 버퍼층은 기판(10)으로부터 이온이나 불순물이 확산되는 것을 방지하고, 수분 침투를 차단할 수 있다.
기판(10)은 표시 영역(AA)과 비표시 영역(NDA)을 포함할 수 있다. 기판(10) 상의 표시 영역(AA)에는 회로 소자층 및 발광 소자층이 형성될 수 있다.
회로 소자층은 화소(PXij)를 구성하는 회로 소자들(예를 들어, 스위칭 트랜지스터(ST), 구동 트랜지스터(DT) 및 스토리지 커패시터(Cst) 등) 및 신호 라인들을 포함할 수 있다. 버퍼층이 형성되는 경우, 회로 소자층은 버퍼층 상에 형성될 수 있다.
먼저, 기판(10) 상에 액티브 패턴(21)이 형성될 수 있다. 액티브 패턴(21)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다.
액티브 패턴(21) 상에는 게이트 절연층(23)이 형성되고, 게이트 절연층(23) 상에는 게이트 전극(25)이 형성될 수 있다. 게이트 전극(25) 상에는 층간 절연층(230)이 형성되고, 층간 절연층(24) 상에는 소스 전극(27) 및 드레인 전극(29)이 형성될 수 있다. 소스 전극(27) 및 드레인 전극(29)은 층간 절연층(24) 및 게이트 절연층(23)을 관통하는 컨택홀을 통해 액티브 패턴(21)과 연결될 수 있다.
소스 전극(27), 드레인 전극(29), 게이트 전극(25) 및 이들에 대응되는 액티브 패턴(21)은 트랜지스터(T)를 구성할 수 있다. 트랜지스터(T)는 예를 들어, 구동 트랜지스터(DT) 또는 스위칭 트랜지스터(ST)일 수 있다. 도 5에서는, 드레인 전극(29)이 발광 소자(LD)의 제1 전극(41)에 연결되는 구동 트랜지스터(DT)가 예로써 도시되었다.
소스 전극(27) 및 드레인 전극(29) 상에는 패시베이션층(31)이 형성될 수 있다. 패시베이션층(31)은 하부 소자들을 보호하기 위한 절연층으로, 무기물 또는 유기물로 형성될 수 있다.
패시베이션층(31) 상에는 오버코트층(33)이 형성될 수 있다. 오버코트층(33)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있다.
회로 소자층에는 도시되지 않은 각종 신호 라인들 및 커패시터와 같은 회로 소자들이 더 형성될 수 있다. 신호 라인들은, 예를 들어, 도 1 및 도 2를 참조하여 설명된 게이트 라인(GL) 및 데이터 라인(DL) 등을 포함할 수 있다.
발광 소자층은 오버코트층(33) 상에 형성되며, 발광 소자(LD)들을 포함한다. 발광 소자(LD)는 제1 전극(41), 발광층(43) 및 제2 전극(45)을 포함한다. 제1 전극(41)은 애노드 전극이고 제2 전극(45)은 캐소드 전극일 수 있다.
제1 전극(41)은 오버코트층(33) 상에 형성된다. 제1 전극(41)은 오버코트층(33)과 패시베이션층(31)을 관통하는 비아홀을 통해 트랜지스터(T)의 드레인 전극(29)과 연결된다.
오버코트층(33) 상에 뱅크(50)가 더 형성된다. 표시 영역(AA)에서 뱅크(50)는 제1 전극(41)의 가장자리 일부를 커버하도록 형성된다.
다양한 실시 예에서, 뱅크(50)는 친수성 성질을 갖는 제1 뱅크(51) 및 소수성 성질을 갖는 제2 뱅크(53)로 구성될 수 있다. 일 실시 예에서, 제1 뱅크(51)는 제2 뱅크(53)보다 작은 두께로 형성되며, 제2 뱅크(53) 보다 넓은 폭을 갖도록 형성될 수 있다. 친수성 성질을 갖는 제1 뱅크(51)에 의해 후술되는 발광층(43)을 용액 공정으로 형성할 때, 발광층(43) 형성을 위한 용액이 쉽게 퍼질 수 있다.
제2 뱅크(53)는 친수성을 가지는 유기 절연물에 불소(fluorine)와 같은 소수성 물질을 혼합한 용액을 도포한 후 포토리소그라피 공정을 통해 패턴 형성될 수 있다. 포토리소그라피 공정 시 조사되는 광에 의해 불소와 같은 소수성 물질이 제2 뱅크(53)의 상부로 이동할 수 있고, 제2 뱅크(53)의 상부가 소수성 성질을 가질 수 있다. 다만, 본 실시 예는 이로써 한정되지 않으며, 제2 뱅크(53)의 전체 부분이 소수성 성질을 갖도록 형성될 수도 있다.
상기와 같은 실시 예에서, 제1 뱅크(51) 는 각각의 화소(PX)들을 둘러싸도록 배치되고, 제2 뱅크(53)는 각각의 화소 열들을 둘러싸도록 배치될 수 있다.
제1 전극(41) 상에는 발광층(43)이 형성된다. 발광층(43)은 뱅크(50)에 의해 커버되지 않고 노출된 제1 전극(41)의 일부 영역 상에 형성된다.
일 실시 예에서, 발광층(43)은 제2 뱅크(53)에 의해 커버되지 않고 노출된 제1 전극(41) 및 제1 뱅크(51) 상에 형성될 수 있다. 즉, 발광층(43)은 제2 뱅크(53)에 의해 정의된 화소 열 영역 내에 형성될 수 있다. 예를 들어, 제2 뱅크(53)에 의해 정의된 제1 화소 열에 레드 색상을 발광할 수 있는 유기 물질로 구성된 발광층(43)이 형성되고, 제2 뱅크(53)에 의해 정의된 제2 화소 열에 그린 색상을 발광할 수 있는 유기 물질로 구성된 발광층(43)이 형성되며, 제2 뱅크(53)에 의해 정의된 제3 화소 열에 블루 색상을 발광할 수 있는 유기 물질로 구성된 발광층(43)이 형성될 수 있다.
발광층(43)은 광 생성층을 포함하는 다층 박막 구조를 가질 수 있다. 예를 들어, 발광층(43)은 정공 수송층(Hole Transport Layer; HTL), 유기 발광층, 및 전자 수송층(Electron Transport Layer; ETL)을 포함할 수 있다. 또한, 발광층(43)은 정공 주입층(Hole Injection Layer; HIL), 정공 저지층(Hole Blocking Layer; HBL), 전자 주입층(Electron Injection Layer; EIL) 및 전자 저지층(Electron Blocking Layer; EBL)을 더 포함할 수 있다.
본 실시 예에서, 발광층(43)은 잉크젯 장비 등을 이용한 용액 공정으로 형성될 수 있다. 특히, 발광층(43)은 동일한 화소 열에 배치된 동일한 색상의 화소(PX)들에 대해 한 번의 용액 공정으로 형성될 수 있다. 이러한 실시 예에서, 잉크젯 장비는 동일한 화소 열에 배치된 화소(PX)들에 한 번의 공정으로 용액을 도포할 수 있다.
용액 공정에 의해 발광층(43)이 형성될 때, 용액과 뱅크(50) 사이의 장력에 의해 발광층(43)의 중심 영역과 뱅크(50)에 인접한 가장자리 영역 사이에서 두께 차이가 발생할 수 있다. 예를 들어, 발광층(43)은 중심부에서 두께가 가장 얇고, 뱅크(50)와 접하는 영역에서 두께가 가장 두꺼운, 오목한 형태로 형성될 수 있다. 그러나 본 실시 예가 이로써 한정되지 않는다. 즉, 다양한 다른 실시 예들에서 발광층(43)의 두께 균일도 향상을 위한 구조들이 배치될 수 있고, 발광층(43)은 전체적으로 균일한 두께를 가질 수 있다.
제2 전극(45)은 발광층(43) 및 뱅크(50) 상에 형성된다. 즉, 제2 전극(45)은 발광층(43) 및 뱅크(50)를 커버하도록 형성될 수 있다.
도시되지 않았지만, 제2 전극(45) 상에는 봉지층이 형성될 수 있다. 봉지층은 외부의 수분이 발광층(43)으로 침투하는 것을 방지하는 역할을 한다. 봉지층은 무기 절연물로 이루어질 수도 있고, 무기 절연물과 유기 절연물이 교대로 적층된 구조로 이루어질 수도 있지만, 반드시 그에 한정되는 것은 아니다.
기판(10) 상의 비표시 영역(NDA)에는 회로 소자층, 발광층(43), 제2 전극(45), 뱅크(50) 및 봉지층이 형성될 수 있다.
회로 소자층은 표시 영역(AA)에 형성된 회로 소자층과 동일한 구조로 동일한 한 번의 공정을 통해 형성될 수 있다. 다만, 비표시 영역(NDA)에서 회로 소자층은, 신호 라인들 및 회로 소자들 중 적어도 일부 또는 전부가 형성되지 않을 수 있다.
회로 소자층의 오버코트층(33) 상에는 뱅크(50)가 형성된다.
비표시 영역(NDA)에서 뱅크(50)는 표시 영역(AA)에서보다 큰 두께를 갖도록 구성될 수 있다. 예를 들어, 제1 뱅크(51) 및 제2 뱅크(53) 중 적어도 하나가, 표시 영역(AA)에서보다 비표시 영역(NDA)에서 더 큰 두께를 가질 수 있다.
비표시 영역(NDA)에서 뱅크(50)의 보다 구체적인 구조에 대하여는, 이하에서 도면을 참조하여 상세히 설명한다.
오버코트층(33) 상에는 발광층(43)이 더 형성된다.
표시 영역(AA)과 상이하게, 비표시 영역(NDA)에서 회로 소자층은 신호 라인들 및 회로 소자들 중 적어도 일부 또는 전부가 형성되지 않는다.
발광층(43)은 용액을 도포하고, 도포된 용액을 건조시키는 용액 공정으로 형성될 수 있다. 이때, 발광층(43)은, 대응되는 화소 열의 발광층(43)과 한 번의 용액 공정에 의해 형성될 수 있다. 즉, 잉크젯 장비 등은 하나의 화소 열에 배치된 동일 색상 화소(PX)에, 한 번의 공정으로 용액을 도포할 수 있다. 이후에, 도포된 용액이 건조되면, 화소 열 방향으로 연장된 형태의 발광층(43)이 형성될 수 있다.
상술한 바와 마찬가지로, 발광층(43)은 용액과 뱅크(50) 사이의 장력에 의해 발광층(43)의 중심 영역과 뱅크(50)에 인접한 가장자리 영역 사이에서 두께 차이가 발생할 수 있다.
봉지층(61)은 제2 전극(45)상에 배치될 수 있다. 봉지층(61)은 봉지층(61) 하부의 층(예컨대, 제2 전극(45) 및 그 이하의 층들)으로 산소, 수분 또는 이물질이 침투되는 것을 방지할 수 있다. 실시 예들에 따라, 봉지층(61)은 적어도 하나의 무기층과 적어도 하나의 유기층을 포함하는 다층 구조로 형성될 수 있다. 예컨대, 봉지층(61)은 무기층, 유기층 및 무기층의 순차적인 적층 구조를 포함하는 다층 구조일 수 있다.
실시 예들에 따라, 상기 유기층은 제2 전극(45) 및 그 이하의 층들에 이물 등이 침투되는 것을 방지할 수 있도록 상기 무기층 보다 두꺼울 수 있다. 또한, 상기 유기층은 발광층(43)으로부터 출력된 광을 통과시킬 수 있는 투명한 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다.
봉지층(61)의 상부에는 상부 기판(63)이 형성될 수 있다. 상부 기판(63)은 기판(10)과 동일한 재료로 구성될 수 있다. 이러한 상부 기판(63)은 접착제 등을 통해 봉지층(61) 상에 접착될 수 있다. 그러나 상부 기판(63)의 결합 방식이 이로써 한정되지 않는다.
다양한 실시 예에서, 봉지층(61)과 상부 기판(63) 사이에는 컬러 필터(65)가 더 형성될 수 있다. 컬러 필터(65)는 발광 영역(AA)에 배치될 수 있다. 컬러 필터(65)는 특정 파장 대역의 광은 투과하고 다른 특정 파장 대역의 광은 차단하여 입사광의 일부 파장 대역만을 선택적으로 투과하는 파장-선택적 광학 필터로, 안료 또는 염료 등의 색제(colorant)를 포함하는 감광성 수지로 구성될 수 있다. 발광 소자(LD)로부터 출력된 광은 컬러 필터(65)를 통과한 광은 적색, 녹색, 청색 중 어느 하나의 색상을 가질 수 있다. 발광 소자(LD)가 백색광을 출력하는 경우, 백색광에 대한 컬러 필터(65)는 생략될 수 있다.
도 4는 본 개시의 실시 예들에 따른 표시 패널을 나타낸다. 도 1 내지 도 4를 참조하면, 표시 패널(100)은 복수의 부화소들(PX)이 배치된 불투명 영역과 복수의 투명부들(TA11, TA12, TA21, TA22, TA31 TA32; TA)이 배치된 투명 영역을 포함할 수 있다.
불투명 영역은 복수의 부화소들(PX)이 배치된 영역으로서, 광이 투과하지 못하는 영역일 수 있다. 예컨대, 불투명 영역에는 다양한 전극 또는 층들이 배치될 수 있다.
실시 예들에 따라, 불투명 영역은 발광 영역과 비발광 영역을 포함할 수 있다. 발광 영역에는 부화소들(PX)의 발광부들이 배치될 수 있고, 비발광 영역은 부화소들(PX)의 비발광부들이 배치될 수 있다.
투명 영역(TA) 및 부화소들(PX) 사이에는 블랙 매트릭스(BM)가 배치될 수 있고, 블랙 매트릭스(BM)는 부화소들(PX)의 발광부로부터 새어나온 빛을 차단할 수 있다. 또한, 블랙 매트릭스(BM)으로 인해 부화소들(PX)의 경계가 구획될 수 있다.
복수의 부화소들(PX)은 제1광을 출력하는 제1부화소들(B11, B12, B21, B22, B31, B32; PX_B), 제2광을 출력하는 제2부화소들(G11, G12, G21, G22, G31, G32; PX_G), 제3광을 출력하는 제3부화소들(R11, R12, R21, R22, R31, R32; PX_R)을 포함할 수 있다.
실시 예들에 따라, 제1부화소들(PX_B)의 영역(또는 발광부의 영역)은 제2부화소들(PX_G)의 영역 및 제3부화소들(PX_R)의 영역보다 넓을 수 있다.
실시 예들에 따라, 서로 인접한 제1부화소, 제2부화소 및 제3부화소(예컨대, B11, G11, R11)는 다양한 광을 출력하는 하나의 화소를 구성할 수 있다. 즉, 하나의 화소는 3개의 빛을 조합하여 다양한 광을 출력할 수 있다.
실시 예들에 따라, 제1광은 청색 광이고, 제2광은 녹색 광이고, 제3광은 적색 광일 수 있으나, 본 개시의 실시 예들이 이에 한정되는 것은 아니다.
복수의 화소들(PX)은 제1방향(DR1) 및 제2방향(DR2)을 따라 배치될 수 있다. 제1방향(DR1)과 제2방향(DR2)은 교차할 수 있고, 예컨대, 제1방향(DR1)과 제2방향(DR2)은 서로 수직일 수 있으나, 이에 한정되는 것은 아니다.
제1부화소들(PX_B) 각각은 제1방향(DR1)을 따라 배치될 수 있고, 제2부화소들(PX_G) 각각은 제1방향(DR1)을 따라 배치될 수 있으며, 제3부화소들(PX_R) 각각은 제1방향(DR1)을 따라 배치될 수 있다. 또한, 하나의 화소를 이루는 제1부화소, 제2부화소 및 제3부화소는 일정한 순서에 따라 제2방향(DR2)을 따라 배치될 수 있다. 예컨대, 제2방향(DR2)을 따라, 제3부화소, 제2부화소 및 제1부화소 순으로 배치될 수 있다.
제1부화소들(PX_B)은 제1방향(DR1)을 따라 연속적으로 배치될 수 있다. 실시 예들에 따라, 제1부화소들(PX_B)은 제1방향(DR1) 상에서 다른 부화소들(PX_G 및 PX_R)과 중첩되지 않고, 또한, 제1방향(DR1) 상에서 투명 영역(TA)과 중첩되지 않는다.
본 개시에서, 어떤 두 구성이 제1방향(DR1) 상에서 중첩된다 함은, 상기 어떤 두 구성을 모두 관통하며 제1방향(DR1)과 평행한 적어도 하나의 직선이 존재하는 것을 의미하고, 어떤 두 구성이 제1방향(DR1) 상에서 중첩되지 않는다 함은, 상기 어떤 두 구성을 모두 관통하며 제1방향(DR1)과 평행한 직선이 존재하지 않음을 의미한다.
제1부화소들(PX_B)은 제2방향(DR2) 상에서 다른 부화소들(PX_G 및 PX_R) 및 투명 영역(TA)과 모두 중첩되도록 배치될 수 있다. 예컨대, 제1부화소(B11)는 제2방향(DR2) 상에서 제2부화소(G11), 제3부화소(R11) 및 투명부(TA11)와 모두 중첩되도록 배치될 수 있다.
실시 예들에 따라, 제2방향(DR2)으로 연속하는 두 제1부화소들(예컨대, B11 및 B12) 사이에 하나의 투명부(예컨대, TA12)가 배치될 수 있다.
제2부화소들(PX_G) 각각 사이에는 투명 영역(TA)이 배치될 수 있다. 실시 예들에 따라, 제1방향(DR1)으로 연속하는 두 제2부화소들(예컨대, G11 및 G21) 사이에는 하나의 투명부(예컨대, TA11)이 배치될 수 있다.
한편, 제2부화소들(PX_G)은 제2방향(DR2) 상에서 투명 영역(TA)과 중첩되지 않는다. 실시 예들에 따라, 제2부화소들(PX_G)은 제2방향(DR2) 상에서 다른 화소들(PX_R 및 PX_B)과 중첩되도록 배치될 수 있다.
제3부화소들(PX_R) 각각 사이에는 투명 영역(TA)이 배치될 수 있다. 실시 예들에 따라, 제1방향(DR1)으로 연속하는 두 제2부화소들(예컨대, R11 및 2R1) 사이에는 하나의 투명부(예컨대, TA11)이 배치될 수 있다.
한편, 제3부화소들(PX_R)은 제2방향(DR2) 상에서 투명 영역(TA)과 중첩되지 않는다. 실시 예들에 따라, 제3부화소들(PX_R)은 제2방향(DR2) 상에서 다른 화소들(PX_G 및 PX_B)와 중첩되도록 배치될 수 있다.
투명부(예컨대, TA11)은 제1방향(DR1)을 따라 연속하는 두 개의 제2부화소들(예컨대, G11 및 G21) 사이에 배치될 수 있고, 연속하는 두 개의 제3부화소들(예컨대, R11 및 R21) 사이에 배치될 수 있다.
투명 영역(TA)은 제1방향(DR1) 상에서 제1부화소들(PX_B)와 중첩하지 않도록 배치될 수 있다.
도 5는 도 4에 도시된 표시 패널을 나타낸다. 도 1 내지 도 5를 참조하면, 표시 패널(100)에 복수의 데이터 라인들(DL_G, DL_B 및 DL_R) 및 복수의 게이트 라인들(GL1, GL2 및 GL3)이 배치될 수 있다.
복수의 게이트 라인들(GL1, GL2 및 GL3)은 제1방향(DR1)으로 배치되고, 제2방향(DR2)을 따라 연장될 수 있다. 복수의 게이트 라인들(GL1, GL2 및 GL3) 각각은 제1부화소(PX_B), 제2부화소(PX_G) 및 제3부화소(PX_R)와 모두 중첩되도록 배치될 수 있다.
복수의 데이터 라인들(DL_G, DL_B 및 DL_R)은 제2방향(DR)으로 배치되고, 제1방향(DR1)을 따라 연장될 수 있다.
본 개시의 실시 예들에 따르면, 복수의 데이터 라인들(DL_G, DL_B 및 DL_R)은 제1부화소(PX_B)와 중첩되도록 배치될 수 있고, 제2부화소(PX_G) 및 제3부화소(PX_R)와 중첩되지 않도록 배치될 수 있다. 즉, 복수의 데이터 라인들(DL_G, DL_B 및 DL_R)은 제1부화소(PX_B)와 완전히 중첩하도록 배치될 수 있고, 제1부화소(PX_B)의 영역 내에 배치될 수 있다.
실시 예들에 따라, 복수의 데이터 라인들(DL_G, DL_B 및 DL_R) 중 일부는 제1부화소(PX_B)와 중첩하도록 배치되고, 나머지 일부는 블랙 매트릭스(BM)와 중첩되도록 배치될 수 있다.
또한, 실시 예들에 따라, 복수의 데이터 라인들(DL_G, DL_B 및 DL_R)은 제1방향(DR1)을 따라 블랙 매트릭스(BM)와 완전히 중첩되도록 배치될 수 있으나, 이에 한정되는 것은 아니다.
도 4를 참조하여 설명한 바와 같이, 제1부화소들(PX_B)은 제1방향(DR1)을 따라 연속적으로 배치될 수 있고, 제1방향(DR1) 상에서 투명 영역(TA)과 중첩되지 않으므로, 제1부화소들(PX_B)과 중첩되도록 배치되는 복수의 데이터 라인들(DL_G, DL_B 및 DL_R)은 투명 영역(TA)을 지나지 않으므로, 투명 영역(TA)의 넓이가 확보되어 투과율이 증가할 수 있는 효과가 있다.
또한, 복수의 데이터 라인들(DL_G, DL_B 및 DL_R)을 제1부화소들(PX_B)과 중첩되도록 배치함으로써, 복수의 데이터 라인들(DL_G, DL_B 및 DL_R)을 가리기 위한 블랙 매트릭스(BM)의 영역의 넓이가 감소하므로, 개구율이 증가하는 효과가 있다.
실시 예들에 따라, 복수의 데이터 라인들(DL_G, DL_B 및 DL_R)과 복수의 게이트 라인들(GL1, GL2 및 GL3)의 교차점들은 제1부화소(PX_B)에 위치할 수 있다. 즉, 상기 교차점들은 제1부화소(PX_B)와 완전히 중첩되는 위치에 위치할 수 있다.
발광 물질들(EM_B, EM_G 및 EM_R)이 부화소들(PX_B, PX_G 및 PX_R) 각각에 배치될 수 있다. 발광 물질들(EM_B, EM_G 및 EM_R)은 도 3을 참조하여 설명한 바와 같이, 전기적인 신호에 응답하여 광을 출력할 수 있는 물질일 수 있다.
실시 예들에 따라, 제1발광 물질(EM_B)은 제1광을 출력할 수 있고, 제2발광 물질(EM_G)은 제2광을 출력할 수 있고, 제3발광 물질(EM_R)은 제3광을 출력할 수 있다.
제1발광 물질(EM_B)은 제1부화소(PX_B)에 도포될 수 있고, 제2발광 물질(EM_G)은 제2부화소(PX_G)에 도포될 수 있고, 제3발광 물질(EM_R)은 제3부화소(PX_R)에 도포될 수 있다.
제1발광 물질(EM_B)은 제1방향(DR1)을 따라 제1부화소들(PX_B)과 중첩되도록 연속적으로 배치될 수 있다. 실시 예들에 따라, 제1발광 물질(EM_B)은 제1방향(DR1)을 따라 배치된 복수의 제1부화소들(PX_B) 상에 연속적으로 배치될 수 있다.
본 개시의 실시 예들에 따르면, 잉크젯 공정에 따라 노즐을 통해 제1발광 물질(EM_B)을 도포하는 경우, 제1발광 물질(EM_B)은 제1방향(DR1)을 따라 연속적으로 배치될 수 있으므로, 연속적인 노즐 분사를 통해 제1발광 물질(EM_B)을 도포할 수 있어 공정이 간단해지고 불량율이 감소할 수 있는 효과가 있다.
제2발광 물질(EM_G)은 제1방향(DR1)을 따라 인접하여 배치된 두 개의 제2부화소들(예컨대, G22 및 G23)에 연속적으로 배치될 수 있다. 실시 예들에 따라, 제2발광 물질(EM_G) 인접하여 배치된 두 개의 제2부화소들(예컨대, G22 및 G23) 및 두 개의 부화소들(예컨대, G22 및 G23) 사이에 배치된 투명부(TA22)에 연속적으로 배치될 수 있다. 즉, 제2발광 물질(EM_G)은 제2부화소들(PX_G) 뿐만 아니라 투명 영역(TA)에도 배치될 수 있다. 투명 영역(TA)에는 발광을 제어하기 위한 소자들이 포함되지 않으므로, 제2발광 물질(EM_G)이 배치되더라도 투명부의 투명성은 유지될 수 있다.
제3발광 물질(EM_R)은 제1방향(DR1)을 따라 인접하여 배치된 두 개의 제3부화소들(예컨대, R12 및 R22)에 연속적으로 배치될 수 있다. 실시 예들에 따라, 제3발광 물질(EM_R)은 인접하여 배치된 두 개의 제3부화소들(예컨대, R12 및 R22) 및 두 개의 제3부화소들(예컨대, R12 및 R22) 사이에 배치된 투명부(TA12)에 연속적으로 배치될 수 있다. 즉, 제3발광 물질(EM_R)은 제3부화소들(PX_R) 뿐만 아니라 투명 영역(TA)에도 배치될 수 있다. 투명 영역(TA)에는 발광을 제어하기 위한 소자들이 포함되지 않으므로, 제3발광 물질(EM_R)이 배치되더라도 투명부의 투명성은 유지될 수 있다.
본 개시의 실시 예들에 따르면, 잉크젯 공정에 따라 노즐을 통해 제2 및 제3발광 물질(EM_G 및 EM_R)을 도포하는 경우, 제2 및 제3발광 물질(EM_G 및 EM_R)은 제1방향(DR1)을 따라 연속적으로 배치될 수 있고 투과부 상에도 배치될 수 있으므로, 공정이 간단해지고 불량율이 감소할 수 있는 효과가 있다.
도 6은 도 5에 도시된 표시 패널의 AA부분을 확대한 것이다. 도 1 내지 도 6을 참조하면, 제1게이트 라인(GL1)은 제2방향(DR2)을 따라 연장되고, 제1부화소(예컨대, B11), 제2부화소(예컨대, G11) 및 제3부화소(예컨대, R12)와 전기적으로 연결될 수 있다.
실시 예들에 따라, 게이트 라인(GL1)은 컨택홀 또는 비아(via)를 통해 제1부화소(예컨대, B11), 제2부화소(예컨대, G11) 및 제3부화소(예컨대, R12)의 스위칭 트랜지스터와 전기적으로 연결될 수 있다. 예컨대, 게이트 라인(GL1)을 통해 게이트 신호(또는 스캔 신호)가 전달될 수 있고, 게이트 신호는 제1부화소(예컨대, B11), 제2부화소(예컨대, G11) 및 제3부화소(예컨대, R12)의 스위칭 트랜지스터로 전달될 수 있다.
데이터 라인들(DL_B, DL_G 및 DL_R)은 제1부화소(예컨대, B11)와 중첩되도록 배치될 수 있고, 대응하는 부화소들 각각과 연결될 수 있다.
제1데이터 라인(DL_B)은 제1부화소(예컨대, B11)와 전기적으로 연결될 수 있다. 실시 예들에 따라, 제1데이터 라인(DL_B)은 컨택홀 또는 비아를 통해 제1부화소(예컨대, B11)의 애노드 전극과 전기적으로 연결될 수 있다. 예컨대, 제1데이터 라인(DL_B)을 통해 제1부화소(예컨대, B11)을 구동하기 위한 데이터 신호가 제1부화소(예컨대, B11)의 애노드 전극으로 전송될 수 있다.
제2데이터 라인(DL_G)은 제2부화소(예컨대, G11)와 전기적으로 연결될 수 있다. 실시 예들에 따라, 제2데이터 라인(DL_G)은 제2데이터 라인(DL_G)이 배치된 제1부화소(예컨대, B11)와 가장 인접한 제2부화소(예컨대, G11)와 전기적으로 연결될 수 있다.
실시 예들에 따라, 제2데이터 라인(DL_G)은 컨택홀 또는 비아를 통해 제2부화소(예컨대, G11)의 애노드 전극과 전기적으로 연결될 수 있다. 예컨대, 제2데이터 라인(DL_G)을 통해 제2부화소(예컨대, G11)을 구동하기 위한 데이터 신호가 제2부화소(예컨대, G11)의 애노드 전극으로 전송될 수 있다.
예컨대, 제2데이터 라인(DL_G)과 제2부화소(예컨대, G11)를 연결하기 위한 컨택홀 또는 비아는 제1부화소 또는 제2부화소의 뱅크(50) 하단에 형성될 수 있으나, 이에 한정되는 것은 아니다.
제3데이터 라인(DL_R)은 제3부화소(예컨대, R12)와 전기적으로 연결될 수 있다. 실시 예들에 따라, 제3데이터 라인(DL_R)은 제R데이터 라인(DL_R)이 배치된 제1부화소(예컨대, B11)와 가장 인접한 제3부화소(예컨대, R12)와 전기적으로 연결될 수 있다.
실시 예들에 따라, 제3데이터 라인(DL_R)은 컨택홀 또는 비아를 통해 제3부화소(예컨대, R12)의 애노드 전극과 전기적으로 연결될 수 있다. 예컨대, 제3데이터 라인(DL_G)을 통해 제3부화소(예컨대, R12)을 구동하기 위한 데이터 신호가 제3부화소(예컨대, R12)의 애노드 전극으로 전송될 수 있다.
예컨대, 제2데이터 라인(DL_R)과 제3부화소(예컨대, R12)를 연결하기 위한 컨택홀 또는 비아는 제1부화소(예컨대, B11) 및 제3부화소(예컨대, G11)의 뱅크(50) 하단에 형성될 수 있으나, 이에 한정되는 것은 아니다.
도 7은 도 5에 도시된 표시 패널의 I-I'부분을 나타낸다. 도 7을 참조하면, 제1부화소(예컨대, B11), 투명부(예컨대, TA12) 및 제3부화소(예컨대, R12)가 나타나 있다.
도 7에 도시된 트랜지스터들(T_B 및 T_R)과 발광 소자들(LD_B 및LD_R)은 도 3을 참조하여 설명된 트랜지스터(T) 및 발광 소자(LD)와 실질적으로 동일하므로, 이하 설명을 생략한다.
제1부화소(예컨대, B11), 투명부(예컨대, TA12) 및 제3부화소(예컨대, R12) 사이에는 뱅크(50)가 배치될 수 있다. 실시 예들에 따라, 제1부화소(예컨대, B11)와 투명부(예컨대, TA12) 사이에는 제1뱅크(51B) 및 제2뱅크(53B)가 배치될 수 있고, 투명부(예컨대, TA12)와 제2부화소(예컨대, R12) 사이에는 제1뱅크(51T)가 배치되고, 제2뱅크는 배치되지 않을 수 있다. 또한, 비록 도시되어 있지는 않으나, 투명부(예컨대, TA12)와 제3부화소(예컨대, G11) 사이에는 제1뱅크만이 배치되고, 제2뱅크는 배치되지 않을 수 있다.
데이터 라인(DL)은 도 5에 도시된 데이터 라인들(DL_R, DL_B 및 DL_G) 중 적어도 하나를 나타낼 수 있다.
데이터 라인(DL)은 제1부화소(예컨대, B11)에 배치될 수 있다. 본 개시의 실시 예들에 따르면, 제1부화소(예컨대, B11)와 연결되는 데이터 라인(DL_B) 뿐만 아니라, 인접한 다른 화소(예컨대, G11 및 R12)와 연결되는 데이터 라인들(DL_G 및 DL_B) 또한 제1부화소(예컨대, B11)에 배치될 수 있다.
데이터 라인(DL) 중 적어도 일부는 제1부화소(예컨대, B11)와 중첩하도록 배치될 수 있다. 예컨대, 데이터 라인들(DL_R, DL_B 및 DL_G) 중 적어도 일부는 제1부화소(예컨대, B11)의 뱅크(50) 하단에 배치될 수 있다.
실시 예들에 따라, 데이터 라인(DL) 중 일부는 제1부화소(예컨대, B11) 및 제1부화소(예컨대, B11)와 인접한 투명부(예컨대, TA12) 사이에 배치된 블랙 매트릭스(BM)와 중첩하도록 배치될 수 있다.
이에 따라, 데이터 라인(DL)은 투명 영역(TA)과 제1방향(DR1) 상에서 중첩되지 않도록 배치될 수 있고, 이에 따라 표시 패널(100)의 투명도가 상승할 수 있다.
본 개시의 실시 예들에 따르면, 제1부화소들(PX_B)은 제1방향(DR1)을 따라 연속적으로 배치될 수 있고, 제1방향(DR1) 상에서 투명 영역(TA)과 중첩되지 않도록 배치될 수 있다. 이에 따라, 제1부화소들(PX_B)과 중첩되도록 배치되는 복수의 데이터 라인들(DL_G, DL_B 및 DL_R)은 투명 영역(TA)을 지나지 않으므로, 투명 영역(TA)의 넓이가 확보되어 투과율이 증가할 수 있는 효과가 있다.
한편, 비록 도 7에 도시되어 있지는 않으나, 데이터 라인들(DL_R, DL_B 및 DL_G) 사이에는 부화소(PX)의 구동 트랜지스터의 문턱 전압을 보상하기 위해, 문턱 전압을 센싱하는 데 사용되는 레퍼런스 라인이 추가적으로 배치될 수 있다. 즉, 상기 레퍼런스 라인 또한 투명 영역(TA)을 지나지 않도록 제1부화소(PX_B)와 중첩되도록 배치되거나 또는 블랙 매트릭스(BM)와 중첩되도록 배치될 수 있다.
본 개시의 실시 예들에 따르면, 잉크젯 공정에 따라 노즐을 통해 발광 물질을 도포하는 경우, 제1방향(DR1)을 따라 연속적으로 배치된 적어도 두 개의 부화소들에 연속적으로 배치될 수 있으므로, 연속적인 노즐 분사를 통해 발광 물질을 도포할 수 있어 공정이 간단해지고 불량율이 감소할 수 있는 효과가 있다.
본 개시는 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (13)

  1. 투명 영역과 불투명 영역을 포함하는 투명 표시 패널에 있어서,
    상기 불투명 영역에 제1방향을 따라 배치된 제1부화소들, 제2부화소들 및 제3부화소들을 포함하는 복수의 부화소들;
    상기 제1방향을 따라 연장되는 복수의 데이터 라인들; 및
    상기 제1방향과 교차하는 제2방향을 따라 연장되는 복수의 게이트 라인들을 포함하고,
    상기 제1부화소들 각각은 상기 제1방향을 따라 연속적으로 배치되고,
    상기 제2부화소들 각각과 상기 제3부화소들 각각 사이에는 상기 투명 영역의 투명부가 배치되는,
    투명 표시 패널.
  2. 제1항에 있어서,
    상기 제1부화소들은 청색 광을 출력하고, 상기 제2부화소들은 적색 광 또는 녹색 광 중 어느 하나의 광을 출력하는,
    투명 표시 패널.
  3. 제1항에 있어서,
    상기 복수의 데이터 라인들 중 적어도 일부는 상기 제1부화소들과 중첩하도록 배치되고, 상기 제2부화소들 및 상기 제3부화소들과는 중첩되지 않도록 배치되는,
    투명 표시 패널.
  4. 제3항에 있어서,
    상기 복수의 게이트 라인들과 상기 복수의 데이터 라인들이 교차하는 교차점은 상기 제1부화소들 상에 위치하는,
    투명 표시 패널.
  5. 제1항에 있어서,
    상기 복수의 부화소들은 제1부화소, 제2부화소 및 제3부화소 순으로 상기 제1방향을 따라 배치되고,
    상기 제2부화소들 각각과 상기 제3부화소들 각각은 가장 인접한 제1부화소에 배치된 데이터 라인과 전기적으로 연결되는,
    투명 표시 패널.
  6. 제1항에 있어서,
    상기 제1부화소들은 상기 제2방향에서 상기 제2부화소들, 상기 제3부화소들 및 상기 투명 영역 모두와 중첩되도록 배치되는,
    투명 표시 패널.
  7. 제6항에 있어서,
    상기 제2부화소들 및 상기 제3부화소들은 상기 제2방향에서 상기 투명 영역과 중첩되지 않도록 배치되는,
    투명 표시 패널.
  8. 제1항에 있어서,
    상기 표시 패널은 상기 제1방향을 따라 연속적으로 상기 제1부화소들에 배치되는 제1발광 물질을 더 포함하는,
    투명 표시 패널.
  9. 제8항에 있어서,
    상기 표시 패널은 상기 제2부화소들 중 두 개의 제2부화소들에 연속적으로 배치되는 제2발광 물질을 더 포함하는,
    투명 표시 패널.
  10. 제9항에 있어서,
    상기 제2발광 물질은 상기 두 개의 제2부화소들 사이에 배치되는 제1투명부에 추가적으로 배치되는,
    투명 표시 패널.
  11. 제9항에 있어서,
    상기 표시 패널은 상기 제2부화소들 중 두 개의 제2부화소들과 상기 두 개의 제2부화소들 사이에 배치되는 제2투명부에 연속적으로 배치되는 제3발광 물질을 더 포함하는,
    투명 표시 패널.
  12. 제10항에 있어서,
    상기 표시 패널은, 상기 제1발광 물질, 상기 제2발광 물질 및 상기 제3발광 물질 사이에 배치되는 뱅크를 더 포함하는,
    투명 표시 패널.
  13. 제12항에 있어서, 상기 뱅크는,
    친수성을 갖는 제 1뱅크 및 상기 제 1뱅크 상에 형성되고, 적어도 일 영역이 소수성을 갖는 제2 뱅크를 포함하는,
    투명 표시 패널.
KR1020190180041A 2019-12-31 2019-12-31 투명 표시 패널 KR20210086237A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190180041A KR20210086237A (ko) 2019-12-31 2019-12-31 투명 표시 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190180041A KR20210086237A (ko) 2019-12-31 2019-12-31 투명 표시 패널

Publications (1)

Publication Number Publication Date
KR20210086237A true KR20210086237A (ko) 2021-07-08

Family

ID=76894136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190180041A KR20210086237A (ko) 2019-12-31 2019-12-31 투명 표시 패널

Country Status (1)

Country Link
KR (1) KR20210086237A (ko)

Similar Documents

Publication Publication Date Title
US10403701B2 (en) Electro-optical device and electronic apparatus
US11854474B2 (en) Display panel, display device, and electronic device
US10490604B2 (en) Pixel array, electro-optic device, and electric apparatus each having one subpixel with a center of gravity closer to a center of gravity of pixel than other subpixels
KR101958392B1 (ko) 표시판 및 표시 장치
KR20180038112A (ko) 헤드 마운티드 디스플레이 장치
KR102411145B1 (ko) 헤드 마운티드 디스플레이 장치
JP6516236B2 (ja) 電気光学装置
MX2007010909A (es) Dispositivo de pantalla bloqueadora de luz del tipo de excitacion de campo electrico.
US9871091B2 (en) Electro-optical device and electronic apparatus
KR102306652B1 (ko) 표시 장치 및 그 구동 방법
KR20210124596A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN112802872A (zh) 显示设备
KR20210078129A (ko) 표시 장치
KR101922051B1 (ko) 유기전계 발광소자를 구비한 투명 표시장치
JP6844283B2 (ja) 電気光学装置、及び、電子機器
KR20210138211A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220019888A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR102043846B1 (ko) 전계발광표시장치
US11183550B2 (en) Light-emitting device and electronic apparatus
US10403687B2 (en) Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
JP7420518B2 (ja) 表示装置
KR20210086237A (ko) 투명 표시 패널
US20200027937A1 (en) Light-emitting device and electronic apparatus
KR20210078014A (ko) 표시 장치
KR20190070770A (ko) 표시장치