KR20210085412A

KR20210085412A - 발광 표시 장치

Info

Publication number: KR20210085412A
Application number: KR1020190178414A
Authority: KR
Inventors: 이승혁; 김일호; 이상린
Original assignee: 엘지디스플레이 주식회사
Priority date: 2019-12-30
Filing date: 2019-12-30
Publication date: 2021-07-08

Abstract

본 발명은 교대로 화소를 보상할 수 있는 이중 보상 구조를 통해 불충분한 보상 시간을 확보하고, 화소간 전원 전극 공유 구조를 통해 회로에 추가되는 전극 배선을 최소화할 수 있는 발광 표시 장치에 관한 것으로, 일 실시예에 따른 발광 표시 장치는 한 화소 안에 제1 및 제2 보상 회로를 구비하고 매 프레임마다 제1 및 제2 보상 회로가 문턱전압 감지 또는 발광 소자의 구동을 교대로 수행함으로써, 문턱전압을 감지하여 보상하는 시간을 한 프레임동안 충분히 확보할 수 있다.

Description

발광 표시 장치{LIGHT EMITTING DISPLAY DEVICE}

본 발명은 본 발명은 교대로 화소를 보상할 수 있는 이중 보상 구조를 통해 불충분한 보상 시간을 충분히 확보할 수 있는 발광 표시 장치에 관한 것이다.

발광 표시 장치는 전자와 정공의 재결합으로 발광층을 발광시키는 자발광 소자를 이용하므로 휘도가 높고 구동 전압이 낮으며 초박막화가 가능할 뿐만 아니라 자유로운 형상으로 구현이 가능한 장점이 있다.

발광 표시 장치를 구성하는 각 화소는 발광 소자와, 발광 소자를 독립적으로 구동하는 화소 회로를 구비한다. 화소 회로는 데이터 신호에 상응하는 구동 전압(Vgs)에 따라 구동 박막트랜지스터(Thin Film Transistor; 이하 TFT)가 발광 소자를 구동하는 전류(Ids)를 조절함으로써 발광 소자의 밝기를 조절한다.

발광 표시 장치는 발광 소자의 휘도 편차를 구동 TFT의 문턱 전압을 보상하기 위해 내부 보상 방법과 외부 보상 방법을 이용한다.

외부 보상 방법은 문턱 전압을 센싱 및 보상하기 위한 복잡한 주변부 회로를 갖고 있어 생산 비용이 증가하게 되고, 출하 전 다양한 보상 공정을 위해 매우 긴 시간을 소비하므로 제품 생산량이 감소하는 단점이 있다.

내부 보상 방법은 문턱전압을 감지하는 구간에서 얼마나 정확히 감지할 수 있는지가 중요하지만, 전류량이 충분치 못할 경우 보상 정확도가 떨어지고 고해상도, 고주파수로 갈수록 문턱 전압 감지 구간의 시간이 불충분한 문제가 심화된다.　

본 발명은 교대로 화소를 보상할 수 있는 이중 보상 구조를 통해 불충분한 보상 시간을 확보하고, 화소간 전원 전극 공유 구조를 통해 회로에 추가되는 전극 배선을 최소화할 수 있는 발광 표시 장치를 제공한다.

일 실시예에 따른 발광 표시 장치는 복수의 화소 각각이 발광 소자와 공통 접속된 제1 및 제2 보상 회로를 포함한다. 제1 보상 회로는 1 전원 신호가 인가되는 제1 전원 라인과 접속된 제1 구동 트랜지스터; 제1 구동 트랜지스터의 제1 및 제2 노드 사이에 접속된 제1 스토리지 커패시터; 제1 스캔 라인의 스캔 신호에 의해 제어되고 제1 데이터 라인의 제1 데이터 신호를 상기 제1 구동 트랜지스터의 제1 노드에 인가하는 제1 스위칭 트랜지스터; 제1 발광 제어 라인의 제1 발광 제어 신호에 의해 제어되어 상기 제1 구동 트랜지스터와 상기 발광 소자를 접속시키는 제2 스위칭 소자를 포함한다. 제2 보상 회로는 제1 전원 신호와 다른 제2 전원 신호가 인가되는 제2 전원 라인과 접속된 제2 구동 트랜지스터; 제2 구동 트랜지스터의 제1 및 제2 노드 사이에 접속된 제2 스토리지 커패시터; 제1 스캔 라인의 스캔 신호에 의해 제어되고 제2 데이터 라인의 제2 데이터 신호를 제2 구동 트랜지스터의 제1 노드에 인가하는 제3 스위칭 트랜지스터; 및 제2 발광 제어 라인의 제2 발광 제어 신호에 의해 제어되어 제2 구동 트랜지스터와 발광 소자를 접속시키는 제4 스위칭 소자를 포함한다.

각 화소의 제1 보상 회로는 인접한 한 화소의 제2 보상 회로와 제1 전원 라인을 공유하고, 각 화소의 제2 보상 회로는 인접한 다른 화소의 제1 보상 회로와 제2 전원 라인을 공유한다.

한 프레임 동안 제1 및 제2 보상 회로 중 어느 하나는 해당 구동 트랜지스터의 문턱 전압을 감지하여 해당 스토리지 커패시터에 저장하는 보상 동작을 하고, 다른 하나는 발광 소자를 구동하는 발광 구동 동작을 하며, 매 프레임마다 제1 및 제2 보상 회로는 보상 동작과 발광 소자 구동 동작을 교대로 수행한다.

제1 및 제2 보상 회로 중 보상 동작을 하는 보상 회로와 접속된 전원 신호는 초기화 구간 동안 초기화 전압을 인가한 다음, 문턱 전압을 감지하는 동안 고전위 전원 전압을 인가하고, 발광 구동 동작을 하는 보상 회로와 접속된 전원 신호는 고전위 전원 전압을 공급한다.

제1 및 제2 보상 회로 중 보상 동작을 하는 보상 회로와 접속된 데이터 신호는 레퍼런스 전압을 인가하고, 발광 구동 동작을 하는 보상 회로와 접속된 데이터 신호는 데이터 전압을 인가한다.

제1 보상 회로가 상기 보상 동작을 하는 한 프레임 동안, 제2 스위칭 트랜지스터는 제1 구동 트랜지스터와 발광 소자의 접속을 차단하고, 제2 보상 회로의 제4 스위칭 트랜지스터는 제2 구동 트랜지스터와 발광 소자를 접속시키고, 제1 보상 회로가 발광 소자 구동 동작을 하는 다른 프레임 동안, 제2 스위칭 트랜지스터는 제1 구동 트랜지스터와 발광 소자를 접속시키고, 제4 트랜지스터는 제2 구동 트랜지스터와 발광 소자의 접속을 차단한다.

복수의 화소들로 구성된 복수의 컬럼 채널 중, 홀수번째 컬럼 채널에 속하는 화소들의 제1 보상 회로와, 짝수번째 컬럼 채널에 속하는 화소들의 제2 보상 회로가 상기 보상 동작을 하는 한 프레임 동안, 홀수번째 컬럼 채널에 속하는 화소들의 제2 보상 회로와, 짝수번째 컬럼 채널에 속하는 화소들의 제1 보상 회로는 상기 발광 소자 구동 동작을 한다.

일 실시예에 따른 발광 표시 장치 한 화소 안에 제1 및 제2 보상 회로를 구비하고 매 프레임마다 제1 및 제2 보상 회로가 문턱전압 감지 또는 발광 소자의 구동을 교대로 수행함으로써, 문턱전압을 감지하여 보상하는 시간을 한 프레임동안 충분히 확보할 수 있으므로, 문턱전압의 보상 정확도 및 화면의 휘도 균일도를 향상시킬 수 있다.

일 실시예에 따른 발광 표시 장치는 인접 화소 간에 전원 라인을 공유함으로써 추가적인 전극 라인을 최소화 할 수 있다.

일 실시예에 따른 발광 표시 장치는 외부 보상 회로가 필요하지 않고 출하 전 보상 공정을 줄임으로써 가격 경쟁력을 확보할 수 있다.

도 1은 일 실시예에 따른 발광 표시 장치의 구성을 개략적으로 나타낸 블록도이다.
도 2는 일 실시예에 따른 발광 표시 장치의 한 화소의 구성을 나타낸 도면이다.
도 3은 일 실시예에 따른 한 화소에 대한 등가 회로도이다.
도 4는 일 실시예에 따른 화소에 인가되는 구동 파형도이다.
도 5는 일 실시예에 따른 발광 표시 장치의 매트릭스 형태의 화소 구성을 나타낸 도면이다.
도 6은 일 실시예에 따른 보상 회로의 시뮬레이션 결과를 보여준 도면이다,

이하, 본 발명의 바람직한 실시예들을 도면을 참조하여 설명한다.

도 1은 일 실시예에 따른 발광 표시 장치의 구성을 나타낸 블록도이고, 도 2는 일 실시예에 따른 한 화소의 구성을 나타낸 도면이다.

도 1 및 도 2를 참조하면, 발광 표시 장치는 패널(100), 게이트 드라이버(200), 데이터 드라이버(300), 타이밍 컨트롤러(400), 감마 전압 생성부(500)를 포함할 수 있다. 도 1에서 게이트 드라이버(200) 및 데이터 드라이버(300)는 패널(100)을 구동하는 패널 구동부로 표현될 수 있다. 게이트 드라이버(200), 데이터 드라이버(300), 타이밍 컨트롤러(400), 감마 전압 생성부(500)는 모두 구동부로 표현될 수 있다.

타이밍 컨트롤러(400)는 호스트 시스템의 시스템 온 칩(System On Chip; SoC)으로부터 소스 영상 및 타이밍 제어 신호들을 공급받는다. 호스트 시스템은 컴퓨터, TV 시스템, 셋탑 박스, 태블릿이나 휴대폰 등과 같은 휴대 단말기의 시스템 중 어느 하나일 수 있다. 타이밍 제어 신호들은 도트 클럭, 데이터 인에이블 신호, 수직 동기 신호, 수평 동기 신호 등을 포함할 수 있다.

타이밍 컨트롤러(400)는 공급받은 타이밍 제어 신호들과 내부에 저장된 타이밍 설정 정보를 이용하여, 데이터 드라이버(300)의 구동 타이밍을 제어하는 복수의 데이터 제어 신호를 생성하여 데이터 드라이버(300)로 공급하고, 게이트 드라이버(200)의 구동 타이밍 제어하는 복수의 게이트 제어 신호를 생성하여 게이트 드라이버(200)로 공급한다.

타이밍 컨트롤러(400)는 영상 데이터를 분석하여 영상 휘도를 제어함으로써 소비 전력을 감소시킬 수 있다.

게이트 드라이버(200)는 타이밍 컨트롤러(400)로부터 복수의 게이트 제어 신호를 공급받아 패널(100)의 게이트 라인들을 구동한다. 패널(100)의 게이트 라인들은 각 화소에 스캔 신호를 공급하는 스캔 게이트 라인과, 각 화소에 발광 제어 신호를 공급하는 발광 제어 게이트 라인을 포함할 수 있다. 게이트 드라이버(200)은 스캔 게이트 라인들을 구동하는 스캔 드라이버와, 발광 제어 게이트 라인들을 구동하는 발광 제어 드라이버를 포함할 수 있다. 게이트 드라이버(200)는 각 게이트 라인의 구동 기간에 게이트 온 전압을 해당 게이트 라인에 공급하고, 각 게이트 라인의 비구동 기간에는 게이트 오프 전압을 해당 게이트 라인에 공급한다. 게이트 드라이버(200)는 화소 어레이의 TFT들과 함께 형성되어 게이트 인 패널(Gate In Panel; GIP) 형태로 패널(100)에 내장될 수 있다.

감마 전압 생성부(600)는 레벨이 다른 복수의 기준 감마 전압들을 생성하여 데이터 드라이버(300)로 공급한다. 감마 전압 생성부(600)는 타이밍 컨트롤러(400)의 제어에 따라 표시 장치의 감마 특성에 대응하는 복수의 감마 전압들을 생성하거나 조절하여 데이터 드라이버(300)로 공급할 수 있다.

데이터 드라이버(300)는 타이밍 컨트롤러(400)로부터 공급받은 데이터 제어 신호에 따라 제어된다. 데이터 드라이버(300)는 타이밍 컨트롤러(400)로부터 공급받은 영상 데이터를 감마 전압 생성부(500)로부터 공급된 복수의 감마 전압을 이용하여 데이터 전압으로 변환하고 데이터 전압을 데이터 라인에 공급한다. 데이터 전압은 게이트 드라이버(200)로부터 발생한 스캔 신호에 동기하여 패널(100)의 각 화소(P)에 인가된다.

패널(100)은 복수의 화소(P)가 매트릭스 형태로 배열된 화소 어레이를 통해 영상을 표시한다. 화소 어레이는 적색(R), 녹색(G), 청색(B) 화소들(P)을 포함할 수 있고, 백색(W) 화소들을 더 포함할 수 있다. 한편, 패널(100)은 화소 어레이와 오버랩하는 터치 센서가 내장되거나 부착된 패널일 수 있다.

각 화소(P)은 발광 소자와, 그 발광 소자를 독립적으로 구동하는 화소 회로를 포함한다. 한 화소의 화소 회로는 도 2에 도시된 바와 같이 동일한 구성을 갖는 제1 및 제2 보상 회로 X1, X2를 갖는 것을 특징으로 한다. 각 보상회로 X1, X2는 유기 발광 다이오드를 공유하며, 하나가 보상될 때 하나가 발광되는 교대 방식으로 동작한다. 각 보상회로 X1, X2는 소스 팔로워(source follower) 방식, 다이오드 연결(diode connection) 방식의 내부 보상 회로가 적용 가능하며, 외부 보상 방식 등 유기 발광 다이오드를 보상하기 위한 모든 회로가 적용 가능하다.

각 보상회로 X1, X2는 하나의 스캔 신호(Scan_N)가 인가되는 스캔 게이트 라인(20N), 두 개의 데이터 신호(DataA_N, DataB_N)가 각각 인가되는 두 개의 데이터 라인(30N, 32N), 독립적인 발광을 위한 2개의 발광 제어(이하 EM) 신호(EM_N, EM_b_N)가 각각 인가되는 두 개의 EM 게이트 라인(22N, 24N), 초기화 전압 및 고전위 전원(VDD_N, VDD_N+1)을 공급하지만 초기화 전압의 인가 기간이 다른 두 개의 전원 라인(10N, 10N+1)과 접속된다. 스캔 신호(Scan_N)는 제1 및 제2 보상 회로 X1과 X2에 영상 데이터 전압 또는 보상 레퍼런스 전압을 인가하기 위해 스위치를 조절하는 신호이다. 제1 및 제2 데이터 신호(DataA_N, DataB_N)는 제1 및 제2 보상 회로 X1, X2에 데이터 전압 또는 보상 레퍼런스 전압을 인가하는 신호이다. 제1 및 제2 전원 신호(VDD_N, VDD_N+1)은 각 화소에 초기와 전압 또는 고전위 전원을 인가하는 신호이다. 제1 및 제2 EM 제어 신호(EM_N, EM_b_N)는 발광 소자가 발광할 때, 즉 영상이 표시될 때 제1 및 제2 보상 회로 X1과 X2가 교대로 동작하도록 EM 제어 신호를 인가한다. 제1 및 제2 보상 회로 X1과 X2가 유기 발광 다이오드를 공유하고, 어느 하나의 보상 회로가 문턱 전압을 감지하는 보상 동작을 할 때 나머지 하나의 보상 회로는 유기 발광 다이오드를 발광시키는 구동 동작을 하고, 매 프레임마다 보상 동작을과 구동 동작을 교대로 수행함으로써, 유기 발광 다이오드는 지속적으로 발광하므로, 문턱 전압을 보상하는 동시에 영상을 표시할 수 있으며, 이를 통해 영상의 휘도 저하를 막을 수 있다.

도 3은 일 실시예에 따른 소스 팔로워(source follower) 방식의 보상 회로를 적용한 한 화소의 등가 회로도이고, 도 4는 도 3에 도시된 화소의 구동 파형도이다.

도 3을 참조하면, 제1 및 제2 보상 회로(X1, X2)는 하나의 발광 소자(OLED)를 공유한다. 제1 보상 회로(X1)는 제1 전원(VDD_N)과 접속된 제1 구동 트랜지스터(TDR1), 제1 구동 트랜지스터(TDR1)의 게이트 노드(V_A1) 및 소스 노드(V_B) 사이에 접속된 제1 스토리지 커패시터(C_st1), 스캔 신호(Scan_N)의 제어에 응답하여 제1 데이터 신호(DataA_N)를 제1 구동 트랜지스터(TDR1)의 게이트 노드(V_A1)에 인가하는 제1 스위칭 트랜지스터(T1), 제1 EM 제어 신호(EM_N)에 응답하여 제1 구동 트랜지스터(TDR1)와 발광 소자(OLED)의 접속을 제어하는 제2 스위칭 트랜지스터(T2)를 구비한다.

제2 보상 회로(X1)는 제2 전원(VDD_N+1)과 접속된 제2 구동 트랜지스터(TDR2), 제2 구동 트랜지스터(TDR2)의 게이트 노드(V_A2) 및 소스 노드(V_B2) 사이에 접속된 제2 스토리지 커패시터(Cst2), 스캔 신호(Scan_N)의 제어에 응답하여 제2 데이터 신호(DataB_N)를 제2 구동 트랜지스터(TDR2)의 게이트 노드(V_A2)에 인가하는 제3 스위칭 트랜지스터(T3), 제 EM 제어 신호(EM_b_N)에 응답하여 제2 구동 트랜지스터(TDR2)와 발광 소자(OLED)의 접속을 제어하는 제4 스위칭 트랜지스터(T4)를 구비한다.

먼저 스캔 신호(Scan_N)가 게이트 온(high) 상태가 제1 및 제3 스위칭 트랜지스터(T1, T3)가 켜지게 된다. 이때, 제2 구동 트랜지스터(TDR2)의 게이트 노드(V_A2)는 제2 데이터 신호(DataB_N)로 공급되는 레퍼런스 전압(V_REF)으로 충전되고, 제2 전원 신호(VDD_N+1)는 초기화 전압(V_DDL)을 공급하므로 제2 구동 트랜지스터(TDR2)의 소스 노드(V_B2)에는 제2 구동 트랜지스터(TDR2)를 통해 초기화 전압(V_DDL)이 인가되어 초기화된다. 이러한 초기화 구간(①) 이후에, 제2 전원 신호(VDD_N+1)는 고전위 전원 전압(VDD_H)으로 상승하여 제2 구동 트랜지스터(TDR2)의 소스 노드(V_B2)에 고전위 전원 전압(VDD_H)이 충전되며, 이때 소스 팔로워 방식으로 동작하는 제2 구동 트랜지스터(TDR2)가 꺼질 때까지 충전되고 제2 구동 트랜지스터(TDR2)가 꺼지는 순간, 제2 구동 트랜지스터(TDR2)의 소스 노드(V_B2)의 전압은 아래의 수학식1과 같이 표현된다.

<수학식1>

이때, 제2 스토리지 커패시터(C_st2)에는 제2 구동 트랜지스터(TDR2)의 문턱전압(V_TH2)이 저장된다. 제2 스토리지 커패시터(C_st2)에는 제2 구동 트랜지스터(TDR2)의 문턱전압(V_TH2)이 저장되는 보상 구간(②) 동안 제2 EM 제어 신호(EM_b_N)가 게이트 오프(low) 상태를 유지하므로 제4 스위칭 트랜지스터(T4)는 꺼지게 되고, 제2 구동 트랜지스터(TDR2)를 통해 발광 소자(OLED)로 흐르는 전류를 차단한다.

이와 같이, 제2 보상 회로(X2)는 제2 구동 트랜지스터(TDR2)의 문턱전압(V_TH2)을 감지하여 제2 스토리지 커패시터(C_st2)에 저장하는 보상 구간(②)을 한 프레임동안 수행한다.

제2 보상 회로(X2)는 제2 구동 트랜지스터(TDR2)의 문턱전압(V_TH2)을 감지하여 제2 스토리지 커패시터(C_st2)에 저장하는 한 프레임(nth frame) 동안, 제1 보상 회로(X1)의 제1 스위칭 트랜지스터(T1)은 스캔 신호(Scan_N)에 의해 켜지게 되며, 이때 제1 데이터 신호(DataA_N)로 인가되는 데이터 전압(V_DATA)이 제1 구동 트랜지스터(TDR1)의 게이트 노드(V_A1)에 인가된다. 이전 프레임에서 제1 구동 트랜지스터(TDR1)의 문턱전압(V_TH1)을 감지하는 동안 제1 구동 트랜지스터(TDR1)의 게이트 노드(V_A1)는 레퍼런스 전압(V_REF)을 유지하고 있다가, 제1 스위칭 트랜지스터(T1)가 켜지고 데이터 전압(V_Data)이 인가될 때, 제1 구동 트랜지스터(TDR1)의 게이트 노드(V_A1)는 데이터 전압(V_DATA)으로 변화하게 되며, 제1 스토리지 커패시터(C_st1)의 커패시턴스 커플링(capacitive coupling)에 의해 제1 구동 트랜지스터(TDR1)의 소스 노드(V_B1)에 게이트 노드(V_A1)의 전압 변화량이 반영된다. 이때 소스 노드(V_B1)의 변화량은 제1 스토리지 커패시터(C_st1)와 발광 소자(OLED)의 내부 커패시턴스(C_OLED) 비율에 의해 결정되며 이는 아래 수학식 2와 같다.

<수학식2>

발광 소자(OLED)에 흐르는 전류는 제1 구동 트랜지스터(TDR1)에 흐르는 전류에 의해 결정된다. 제1 구동 트랜지스터(TDR1) 포화 영역에서 동작하므로 제1 구동 트랜지스터(TDR1)를 통해 흐르는 전류는 아래 수학식3과 같이 표현된다.

<수학식3>

<수학식4>

상기 수학식 3을 통해 최종적인 발광 소자(OLED)의 전류 식은 상기 수학식수식44와 같이 표현될 수 있으며, 제1 구동 트랜지스터(TDR1)의 문턱 전압이 상쇄되어 없어지므로 모든 화소에서 동일한 전류가 흐르게 된다.

다음 프레임(n+1th frame)이 되면, 제1 보상 회로 X1은 이전 프레임(nth frame)의 제2 보상 회로 X2와 동일하게 동작하여, 이전 프레임(nth frame)에서 감지된 문턱전압을 데이터 전압에 반영하고, 제2 보상 회로 X2는 이전 프레임(nth frame)의 제1 보상 회로 X1과 같이 초기화 구간(③)과 그 다음의 문턱전압을 감지하여 스토리지 커패시터(C_st2)에 저장하는 보상 구간(④)으로 동작한다.

이와 같이 제1 및 제2 보상 회로 X1과 X2는 매 프레임마다 문턱전압 감지와 발광소자(OLED)의 구동 동작을 번갈아 가며 수행하여, 각 프레임마다 충분한 문턱전압 감지시간을 확보하면서 동시에 영상을 표시할 수 있게 된다.

도 5는 일 실시예에 따른 발광 표시 장치의 매트릭스 형태의 화소 구성을 나타낸 도면이다.

도 5를 참조하면, 3개의 수평 채널 H(N-1), H(N), H(N+1)과 3개의 컬럼 채널 C(N-1), C(N), C(N+1)을 구성하는 9개의 화소(P11, P12, P13, P21, P22, P23, P31, P32, P33)의 매트릭스 형태를 예시하고 있다.

수평 채널 H(N-1)을 구성하는 화소들 P11, P12, P13은 스캔 신호 Scan_N-1을 인가하는 스캔 라인 20N-1을 공유하고, 위상이 서로 반전되는 EM 제어 신호 EM_N-1, EM_b_N-1를 각각 인가하는 2개의 EM 제어 라인 22N-1, 24N-1을 공유한다. 수평 채널 H(N)을 구성하는 화소들 P21, P22, P23은 스캔 신호 Scan_N을 인가하는 1개의 스캔 라인 20N, 위상이 서로 반전되는 EM 제어 신호 EM_N, EM_b_N를 각각 인가하는 2개의 EM 제어 라인 22N, 24N을 공유한다. 수평 채널 H(N+1)을 구성하는 화소들 P31, P32, P33은 스캔 신호 Scan_N+1을 인가하는 스캔 라인 20N+1, 위상이 서로 반전되는 EM 제어 신호 EM_N+1, EM_b_N+1를 각각 인가하는 2개의 EM 제어 라인 22N+1, 24N+1을 공유한다.

컬럼 채널 C(N-1)을 구성하는 화소들 P11, P21, P31은 좌우 양측에 배치되고 데이터 신호 DataA_N-1, DataB_N-1를 각각 인가하는 2개의 데이터 라인 30N-1, 32N-1을 공유한다. 컬럼 채널 C(N)을 구성하는 화소들 P12, P22, P32는 좌우 양측에 배치되고 데이터 신호 DataA_N, DataB_N를 각각 인가하는 2개의 데이터 라인 30N, 32N을 공유한다. 컬럼 채널 C(N+1)을 구성하는 화소들 P13, P23, P33은 좌우 양측에 배치되고 데이터 신호 DataA_N+1, DataB_N+1를 각각 인가하는 2개의 데이터 라인 30N+1, 32N+1을 공유한다.

컬럼 채널 C(N-1)을 구성하는 화소들 P11, P21, P31의 제1 보상 회로(X1)는 좌측에 배치되고 전원 신호 VDD_N-1을 인가하는 1개의 전원 라인 10N-1과 접속된다. 컬럼 채널 C(N-1)을 구성하는 화소들 P11, P21, P31의 제2 보상 회로(X2)와, 컬럼 채널 C(N)을 구성하는 화소들 P12, P22, P32의 제1 보상 회로(X1)은 그들 사이에 배치되고 전원 신호 VDD_N을 인가하는 1개의 전원 라인 10N을 공유한다. 컬럼 채널 C(N)을 구성하는 화소들 P12, P22, P32의 제2 보상 회로(X2)와, 컬럼 채널 C(N+1)을 구성하는 화소들 P13, P23, P33의 제1 보상 회로(X1)은 그들 사이에 배치되고 전원 신호 VDD_N+1을 인가하는 1개의 전원 라인 10N+1을 공유한다. 컬럼 채널 C(N+1)을 구성하는 화소들 P13, P23, P33의 제2 보상 회로(X2)는 그 우측에 배치되고 전원 신호 VDD_N+2을 인가하는 1개의 전원 라인 10N+2를 공유한다.

홀수번째 전원 신호 VDD_N-1, VDD_N+1는 서로 동일한 신호이고, 짝수번째 전원 신호 VDD_N, VDD_N+2는 서로 동일한 신호이다. 홀수번째 전원 신호 VDD_N-1, VDD_N+1와, 짝수번째 전원 신호 VDD_N, VDD_N+2는 서로 다른 신호이다. 예를 들면, 홀수번째 전원 신호 VDD_N-1, VDD_N+1가 도 4에 도시된 바와 같이 한 프레임 동안 초기화 전압(VDD_L) 과 고전위 전원 전압(VDD_H)을 공급할 때, 짝수번째 전원 신호 VDD_N, VDD_N+2는 고전위 전원 전압(VDD_H)을 유지할 수 있다. 그 다음, 짝수번째 전원 신호 VDD_N, VDD_N+2가 한 프레임 동안 초기화 전압(VDD_L)과 고전위 전원 전압(VDD_H)을 공급할 때, 홀수번째 전원 신호 VDD_N-1, VDD_N+1는 고전위 전원 전압(VDD_H)을 유지할 수 있다.

이에 따라, 한 프레임 동안, 홀수번째 컬럼 채널 C(N-1), C(N+1)의 제1 보상 회로(X1)와, 짝수번째 컬럼 채널 C(N)의 제2 보상 회로(X2)가 발광 소자 구동 동작을 할 때, 홀수번째 컬럼 채널 C(N-1), C(N+1)의 제2 보상 회로(X2와, 짝수번째 컬럼 채널 C(N)의 제1 보상 회로(X1)는 문턱 전압을 감지하여 보상하는 보상 동작을 한다.

그 다음 프레임 동안, 홀수번째 컬럼 채널 C(N-1), C(N+1)의 제1 보상 회로(X1)와, 짝수번째 컬럼 채널 C(N)의 제2 보상 회로(X2)가 문턱 전압을 감지하여 보상하는 보상 동작을 하고, 홀수번째 컬럼 채널 C(N-1), C(N+1)의 제2 보상 회로(X2와, 짝수번째 컬럼 채널 C(N)의 제1 보상 회로(X1)는 발광 소자 구동 동작을 한다.

발광 소자 구동 동작을 하는 보상 회로와 보상 동작을 하는 보상 회로가 각 컬럼 채널마다 바뀌게 된다.

이와 같이, 일 실시예에 따른 화소 어레이는 인접한 화소 간에 VDD 전원을 공유함으로써 회로에 추가되는 전극 배선을 최소화하여 전극 배선을 절감할 수 있다.

도 6은 일 실시예에 따른 이중 보상 회로(X1, X2)에 대한 대한 시뮬레이션 결과를 보여준다.

도 6을 참조하면, 문턱전압(Vth)이 -3V ~ 4V의 범위에서 변화할 때, 문턱전압(Vth)이 변하지 않았을 때와 비교하여 최대 5%의 오차율을 보임을 알 수 있다.

상술한 바와 같이, 일 실시예에 따른 발광 표시 장치는 한 화소 안에 제1 및 제2 보상 회로를 구비하고 매 프레임마다 제1 및 제2 보상 회로가 문턱전압 감지 또는 발광 소자의 구동을 교대로 수행함으로써, 한 프레임의 충분한 시간동안 문턱전압의 보상이 이루어지기 때문에 문턱전압의 보상이 정확히 이루어질 수 있다.

일 실시예에 따른 발광 표시 장치는 한 화소 안에서 두 개의 보상회로가 교대로 발광하여, 보상하는 동안에도 영상을 표시함으로써 플리커(flicker) 등의 화질 저하를 없앨 수 있다.

일 실시예에 따른 발광 표시 장치는 일 실시예에 따른 발광 표시 장치는 외부 보상 회로가 필요하지 않고 출하 전 보상 공정을 줄임으로써 가격 경쟁력을 확보할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정하여져야만 할 것이다.

100: 패널 200: 게이트 드라이버
300: 데이터 드라이버 400: 타이밍 컨트롤러
500: 감마 전압 생성부

Claims

복수의 화소 각각이 발광 소자와 공통 접속된 제1 및 제2 보상 회로를 포함하고,
상기 제1 보상 회로는
제1 전원 신호가 인가되는 제1 전원 라인과 접속된 제1 구동 트랜지스터;
상기 제1 구동 트랜지스터의 제1 및 제2 노드 사이에 접속된 제1 스토리지 커패시터;
제1 스캔 라인의 스캔 신호에 의해 제어되고 제1 데이터 라인의 제1 데이터 신호를 상기 제1 구동 트랜지스터의 제1 노드에 인가하는 제1 스위칭 트랜지스터;
제1 발광 제어 라인의 제1 발광 제어 신호에 의해 제어되어 상기 제1 구동 트랜지스터와 상기 발광 소자를 접속시키는 제2 스위칭 소자를 포함하고,
상기 제2 보상 회로는
상기 제1 전원 신호와 다른 제2 전원 신호가 인가되는 제2 전원 라인과 접속된 제2 구동 트랜지스터;
상기 제2 구동 트랜지스터의 제1 및 제2 노드 사이에 접속된 제2 스토리지 커패시터;
상기 제1 스캔 라인의 스캔 신호에 의해 제어되고 제2 데이터 라인의 제2 데이터 신호를 상기 제2 구동 트랜지스터의 제1 노드에 인가하는 제3 스위칭 트랜지스터; 및
제2 발광 제어 라인의 제2 발광 제어 신호에 의해 제어되어 상기 제2 구동 트랜지스터와 상기 발광 소자를 접속시키는 제4 스위칭 소자를 포함하는 발광 표시 장치.
청구항 1에 있어서,
상기 각 화소의 제1 보상 회로는 인접한 한 화소의 제2 보상 회로와 상기 제1 전원 라인을 공유하고,
상기 각 화소의 제2 보상 회로는 인접한 다른 화소의 제1 보상 회로와 상기 제2 전원 라인을 공유하는 발광 표시 장치.
청구항 1에 있어서,
한 프레임 동안 상기 제1 및 제2 보상 회로 중 어느 하나는 해당 구동 트랜지스터의 문턱 전압을 감지하여 해당 스토리지 커패시터에 저장하는 보상 동작을 하고, 다른 하나는 상기 발광 소자를 구동하는 발광 구동 동작을 하며,
매 프레임마다 상기 제1 및 제2 보상 회로는 상기 보상 동작과 상기 발광 소자 구동 동작을 교대로 수행하는 발광 표시 장치.
청구항 3에 있어서,
상기 제1 및 제2 보상 회로 중
상기 보상 동작을 하는 보상 회로와 접속된 전원 신호는 초기화 구간 동안 초기화 전압을 인가한 다음, 상기 문턱 전압을 감지하는 동안 고전위 전원 전압을 인가하고,
상기 발광 구동 동작을 보상 회로와 접속된 전원 신호는 상기 제2 전원 신호를 공급하는 발광 표시 장치.
청구항 3에 있어서,
상기 제1 및 제2 보상 회로 중
상기 보상 동작을 하는 보상 회로와 접속된 데이터 신호는 레퍼런스 전압을 인가하고, 상기 발광 구동 동작을 보상 회로와 접속된 데이터 신호는 데이터 전압을 인가하는 발광 표시 장치.
청구항 1에 있어서,
상기 제1 보상 회로가 상기 보상 동작을 하는 한 프레임 동안, 상기 제2 스위칭 트랜지스터는 상기 제1 구동 트랜지스터와 상기 발광 소자의 접속을 차단하고, 상기 제2 보상 회로의 상기 제4 스위칭 트랜지스터는 상기 제2 구동 트랜지스터와 상기 발광 소자를 접속시키고,
상기 제1 보상 회로가 상기 발광 소자 구동 동작을 하는 다른 프레임 동안, 상기 제2 스위칭 트랜지스터는 상기 제1 구동 트랜지스터와 상기 발광 소자를 접속시키고, 상기 제4 트랜지스터는 상기 제2 구동 트랜지스터와 상기 발광 소자의 접속을 차단하는 발광 표시 장치.
청구항 3에 있어서,
상기 복수의 화소들로 구성된 복수의 컬럼 채널 중
홀수번째 컬럼 채널에 속하는 화소들의 제1 보상 회로와, 짝수번째 컬럼 채널에 속하는 화소들의 제2 보상 회로가 상기 보상 동작을 하는 한 프레임 동안,
상기 홀수번째 컬럼 채널에 속하는 화소들의 제2 보상 회로와, 상기 짝수번째 컬럼 채널에 속하는 화소들의 제1 보상 회로는 상기 발광 소자 구동 동작을 하는 발광 표시 장치.