KR20210083789A

KR20210083789A - 표시장치

Info

Publication number: KR20210083789A
Application number: KR1020190176430A
Authority: KR
Inventors: 이보택; 박민우
Original assignee: 엘지디스플레이 주식회사
Priority date: 2019-12-27
Filing date: 2019-12-27
Publication date: 2021-07-07

Abstract

본 명세서의 실시예에 따른 표시장치는, 서브 픽셀을 포함하는 액티브 영역, 액티브 영역을 둘러싸도록 배치되는 인액티브 영역, 인액티브 영역에 배치된 게이트 구동회로, 제1 댐, 및 제2 댐, 제1 댐의 인근에 배치된 저전위 전압라인과 크랙감지라인; 및 저전위 전압라인과 크랙감지라인은 평행하게 배치되는 표시장치를 제공할 수 있다.

Description

표시장치{DISPLAY APPARATUS}

본 발명은 표시장치에 관한 것으로서, 더욱 상세하게는 표시패널을 구부릴 수 있는 표시장치에 관한 것이다.

최근 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 표시장치(Display Apparatus)가 개발되고 있다.

표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display Apparatus: LCD), 유기발광 표시장치(Organic Light Emitting Display Apparatus: OLED), 양자점 표시장치(Quantum Dot Display Apparatus) 등을 들 수 있다.

이 중, 별도의 광원을 요구하지 않으며 장치의 컴팩트화 및 선명한 컬러 표시를 위해 유기 발광 표시장치 등의 자발광 표시장치가 경쟁력 있는 어플리케이션으로 고려되고 있다. 표시장치는 각 서브 화소에서 자발광하는 소자가 구비되며, 발광 소자는 서로 대향하는 두 전극과, 두 전극 사이에 배치되어 수송된 전자와 정공이 재결합할 때 빛이 나는 발광층이 구비된다. 또한, 표시장치에는 디스플레이 패널 및 다양한 기능들을 제공하기 위한 다수의 컴포넌트들을 포함할 수도 있다. 예를 들어, 디스플레이 패널을 제어하기 위한 하나 이상의 디스플레이 구동 회로들이 디스플레이 어셈블리(assembly)에 포함될 수도 있다. 구동 회로들의 예들은 게이트 드라이버들, 발광(소스) 드라이버들, 전력(VDD) 라우팅, ESD(electrostatic discharge) 회로들, MUX(multiplex) 회로들, 데이터 신호 라인들, 캐소드 컨택들, 및 다른 기능성 엘리먼트들을 포함한다. 다양한 종류들의 부가 기능들, 예를 들어 터치 센싱 또는 지문 식별 기능들을 제공하기 위한 다수의 주변 회로들이 디스플레이 어셈블리에 포함될 수도 있다. 일부 컴포넌트들은 디스플레이 패널 자체 상에 배치될 수도 있고, 디스플레이 패널 외부에 배치된 필름이나 회로보드 상에 배치될 수도 있다.

유기 발광 소자는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 박막화가 가능하다는 장점이 있다. 또한 별도의 광원장치 없이 구현되기 때문에, 플렉서블(flexible), 벤더블(bendable), 폴더블(foldable) 표시장치로 구현되기에 용이하여 다양한 형태로 디자인 될 수 있다. 하지만 이런 다양한 형태의 구현은 디스플레이 컴포넌트들과 유기 발광 소자의 내구성 향상을 필요로 한다. 예를 들면, 플렉서블 유기 발광 표시 장치의 경우, 이동 또는 조작(Handling)시 외력에 의해 크랙이 쉽게 발생된다. 이 크랙을 통해 외부로부터의 수준이나 산소가 유기 발광 표시 장치의 내부로 침투하여 유기 발광 표시 장치 내부의 소자가 쉽게 산화되므로 신회성이 저하되는 문제점이 있다.

다양한 형태의 적용에도 변함없는 내구성을 확보하기 위한 개발이 진행되었고 크랙이 발생한 지점을 확인하는 것이 개발이 진행되는 과정에서 중요한 이슈가 되었다.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 디스플레이 패널의 제조공정 중에 크랙이 발생하였을 때, 크랙을 통해 외부 산소와 수분이 침투하여 디스플레이 패널의 유기발광소자가 흑점이나 화소 수축 등의 품질이슈가 빈번하게 발생할 수 있다. 크랙이 발생한 디스플레이 패널을 제조 공정 중에 제거해야 모듈공정에서의 부품비용 절감 및 품질 대응 비용이 감소될 수 있다. 하지만 크랙이 발생하고 서브 픽셀의 발광소자에 흑점이나 화소 수축이 발생하는 것은 제조공정이 완료된 이후에야 확인할 수 있는 단점이 있다. 이러한 문제를 해결하기 위해 발광소자에서 불량 현상을 확인하기 전에 크랙의 발생여부를 확인하기 위한 연구를 진행하였다. 디스플레이 패널이 1차적으로 턴온하여 검사하는 오토프로브(Auto-Prove) 공정에서 검사자에 의해 육안으로 쉽게 크랙 발생 여부를 확인하기 위한 방안으로 크랙이 발생하였을 때, 서브 픽셀이 턴온되지 않도록 하는 방안을 도출하였다.

본 명세서의 실시예에 따른 표시장치는, 서브 픽셀을 포함하는 액티브 영역, 액티브 영역을 둘러싸도록 배치되는 인액티브 영역, 인액티브 영역에 배치된 게이트 구동회로, 제1 댐, 및 제2 댐, 제1 댐의 인근에 배치된 저전위 전압라인과 크랙감지라인 및 저전위 전압라인과 상기 크랙감지라인은 평행하게 배치될 수 있다.

본 명세서의 실시예에 따른 표시장치는, 서브 픽셀을 포함하는 액티브 영역, 액티브 영역을 둘러싸는 인액티브 영역, 인액티브 영역은 게이트 구동회로, 저전위 전압라인을 포함하고, 저전위 전압라인에 평행하게 배치된 제1 댐과 제2 댐, 및 제1 댐과 평행하게 배치된 크랙감지라인을 포함할 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 명세서의 실시예에 따른 표시장치는 디스플레이 패널의 인액티브 영역에 배치된 저전위 전압라인의 외곽에 추가 배선을 배치하여 크랙의 발생을 확인할 수 있다.

본 명세서의 실시예에 따른 표시장치는 디스플레이 패널의 좌측과 우측에 저전위 전압라인을 따라 크랙감지라인을 배치하므로, 크랙의 발생위치를 예측할 수 있다.

본 명세서의 실시예에 따른 표시장치는 크랙감지라인을 연장하여 2중 배치하므로 크랙감지라인의 저항이 증가하여 미세한 크랙이 발생할 경우에 서브 픽셀이 턴오프되도록 할 수 있으므로, 크랙의 발생위치를 확인할 수 있다.

본 명세서의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 발명의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리 범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.

도 1은 표시 장치의 전면을 도시한 평면도이다.
도 2는 도 1에 도시된 서브 화소를 나타내는 회로도이다.
도 3는 본 명세서의 제1 실시 예에 따른 표시 장치를 나타내는 도면이다.
도 4은 도 3의 A 영역을 확대하여 도시한 평면도이다.
도 5는 도 4의 절단부 I-I'을 나타낸 단면도이다.
도 6은 본 명세서의 제2 실시 예에 따른 표시 장치를 나타내는 도면이다.
도 7은 도 6의 B 영역을 확대하여 도시한 평면도이다.
도 8은 도 7의 절단부 II-II'을 나타낸 단면도이다.
도 9는 본 명세서의 제3 실시 예에 따른 표시 장치를 나타내는 도면이다.
도 10은 도 9의 C 영역을 확대하여 도시한 평면도이다.
도 11은 도10의 절단부 III-III'을 나타낸 단면도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 명세서의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

본 명세서에서 "표시장치"는 표시패널과 표시패널을 구동하기 위한 구동부를 포함하는 액정 모듈(Liquid Crystal Module; LCM), 유기발광 모듈(OLED Module), 양자점 모듈(Quantum Dot Module)과 같은 협의의 표시장치를 포함할 수 있다. 그리고, LCM, OLED 모듈, QD 모듈 등을 포함하는 완제품(complete product 또는 final product)인 노트북 컴퓨터, 텔레비전, 컴퓨터 모니터, 자동차용 장치(automotive display) 또는 차량(vehicle)의 다른 형태 등을 포함하는 전장장치(equipment display), 스마트폰 또는 전자패드 등의 모바일 전자장치(mobile electronic device) 등과 같은 세트 전자장치(set electronic device) 또는 세트 장치(set device 또는 set apparatus)도 포함할 수 있다.

따라서, 본 명세서에서의 표시장치는 LCM, OLED 모듈, QD 모듈 등과 같은 협의의 디스플레이 장치 자체, 및 LCM, OLED 모듈, QD 모듈 등을 포함하는 응용제품 또는 최종소비자 장치인 세트 장치까지 포함할 수 있다.

그리고, 경우에 따라서는, 표시패널과 구동부 등으로 구성되는 LCM, OLED 모듈, QD 모듈을 협의의 "표시장치"로 표현하고, LCM, OLED 모듈, QD 모듈을 포함하는 완제품으로서의 전자장치를 "세트장치"로 구별하여 표현할 수도 있다. 예를 들면, 협의의 표시장치는 액정(LCD), 유기발광(OLED) 또는 양자점(Quantum Dot)의 표시패널과, 표시패널을 구동하기 위한 제어부인 소스 PCB를 포함하며, 세트장치는 소스 PCB에 전기적으로 연결되어 세트장치 전체를 제어하는 세트 제어부인 세트 PCB를 더 포함하는 개념일 수 있다.

본 실시예에 사용되는 표시패널은 액정표시패널, 유기전계발광(OLED: Organic Light Emitting Diode) 표시패널, 양자점(QD: Quantum Dot) 표시패널 및 전계발광 표시패널(electroluminescent display panel) 등의 모든 형태의 표시패널이 사용될 수 있으며, 본 실시예의 유기전계발광(OLED) 표시패널용 플렉서블 기판과 하부의 백플레이 지지구조로 베젤 벤딩을 할 수 있는 특정한 표시패널에 한정되는 것은 아니다. 그리고, 본 명세서의 실시예에 따른 표시장치에 사용되는 표시패널은 표시패널의 형태나 크기에 한정되지 않는다.

예를 들면, 표시패널이 유기전계발광(OLED) 표시패널인 경우에는, 다수의 게이트 라인과 데이터 라인, 및 게이트 라인과 데이터 라인의 교차 영역에 형성되는 픽셀(Pixel)을 포함할 수 있다. 그리고, 각 픽셀에 선택적으로 전압을 인가하기 위한 소자인 박막 트랜지스터를 포함하는 어레이와, 어레이 상의 유기 발광 소자(OLED)층, 및 유기 발광 소자층을 덮도록 어레이 상에 배치되는 봉지 기판 또는 봉지층(Encapsulation) 등을 포함하여 구성될 수 있다. 봉지층은 외부의 충격으로부터 박막 트랜지스터 및 유기 발광 소자층 등을 보호하고, 유기 발광 소자층으로 수분이나 산소가 침투하는 것을 방지할 수 있다. 그리고, 어레이 상에 형성되는 층은 무기발광층(inorganic light emitting layer), 예를 들면 나노사이즈의 물질층(nano-sized material layer) 또는 양자점(quantum dot) 등을 포함할 수 있다.

본 명세서에서 도 1은 표시장치들 내에 통합될 수도 있는 예시적인 유기전계발광(OLED) 디스플레이 패널(100)을 예시한다.

도 1은 본 명세서의 실시예에 따른 표시장치(100)를 도시한 도면이다.

도 1을 참조하면, 디스플레이 패널(100)은 직사각형 또는 정사각형 형태를 가질 수 있다. 하지만, 디스플레이 패널(100)의 형태는 반드시 사각형에 한정되지 않고, 다각형 또는 곡선이 적용된 다양한 형태로 제작 가능하다.

도 1을 참조하면, 디스플레이 패널(100)은 액티브 영역(AA)과, 액티브 영역(AA)의 주변에 배치되는 인액티브 영역(NA)으로 구분된다.

액티브 영역(AA)은 매트릭스 형태로 배열된 단위 화소를 통해 영상을 표시한다. 단위 화소는 적색(R), 녹색(G), 청색(B) 서브 화소(SP)로 구성되거나, 적색(R), 녹색(G), 청색(B) 및 백색(W) 서브 화소(SP)로 구성된다. 인액티브 영역(IA)에 서브 화소(SP)들의 발광에 필요한 전원 공급 라인들이 배치될 수 있다. 예를 들면, 고전위 전압라인(VDD, 210)과 저전위 전압라인(VSS, 220)이 인액티브 영역(IA)에 배치될 수 있다. 외곽 패드부에서 시작하여 고전위 전압라인(210)은 액티브 영역(AA)의 서브 화소(SP)와 연결되고, 저전위 전압라인(220)은 액티브 영역(AA)의 외곽을 둘러싸도록 배치될 수 있다. 이외에도 전원 전압라인은 레퍼런스 전압라인 또는 이니셜 전압라인(216) 등을 포함할 수 있다. 본 명세서의 실시예로 저전위 전압라인(220)의 외곽에 크랙감지라인(230)을 배치할 수 있다. 디스플레이 패널(100)은 박형화 및 플렉서블을 구현하기 위해 경성의 유리기판이 없는 구조로 형성된다. 예를 들면, 디스플레이 패널(100)은 제작과정에서 유리기판 상에 다수의 발광 소자 등을 형성한 후, 유리기판을 제거함으로써, 플렉서블한 구조를 가질 수 있다. 예를 들면, 유리기판을 제거한 뒤 디스플레이 패널의 기판은 폴리이미드계 고분자, 폴리에서터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자 및 이들의 공중합체로 이루어진 군에서 선택된 하나를 포함하는 필름 형태일 수 있다. 이 물질 중에서, 폴리이미드는 고온의 공정에 적용될 수 있고, 코팅이 가능한 재료이기에 플라스틱 기판으로 주로 이용된다. 디스플레이 패널(100)은 유리기판 상에 폴리이미드(PI)로 이루어진 층을 형성하고, 박막트렌지스터와 발광 소자를 배치할 수 있다. 유기기판을 제거하고 폴리이미드층이 기판으로서 박막트렌지스터와 발광소자를 지지할 수 있다. 폴리이미드층을 기판이라고 할 수 있다. 폴리이미드로 형성된 기판은 물질 특성상 경도가 낮아 플렉서블한 특성이 장점이 될 수 있으나, 크랙이 쉽게 발생할 수 있다. 예를 들면, 모기판에서 서브패널 단위로 분리를 위한 레이저 트리밍(Laser Trimming) 공정을 진행할 때나, 이후 디스플레이 패널(100)의 완성단계에서 기판은 외력으로부터 쉽게 크랙이 발생할 수 있다. 기판 또는 디스플레이 패널(100)에 발생한 크랙은 시간이 갈수록 점점 커질 수 있다. 기판 또는 디스플레이 패널(100)의 특정영역에 발생한 크랙은 이후 외부에서 힘이 인가되면 응역이 집중되는 포인트가 될 수 있다. 응력이 크랙에 집중됨으로서, 인액티브 영역(IA)에서 액티브 영역(AA)으로 크랙이 더욱더 성장할 수 있다. 크랙으로 인해 기판 또는 디스플레이 패널(100)에 빈틈이 생기면, 이 빈틈을 통해 외부 산소나 수분이 침투할 수 있다. 이러한 산소 또는 수분의 침투는 액티브 영역(AA)내에 있는 발광 소자를 산화시킬 수 있다. 발광 소자의 산화는 서브 화소(SP)에 흑점(Dark Spot) 또는 화소 수축(Pixel Shrinkage)가 발생하는 원인이 된다. 서브 화소(SP)의 흑점화 또는 수축을 막기 위해 크랙을 주요 품질 인자로 관리할 필요가 있다. 만약, 크랙이 발생하면 경우에 따라 다를 수 있지만 즉시 서브 화소(SP)에 흑점 또는 화소 수축현상이 발생하지 않는다. 디스플레이 패널(100)에 대한 공정 진행 후, 모듈 공정 진행 중에 발생하거나 또는 완성 후 소비자에게 표시장치가 인계된 이후 발생할 수 있다. 따라서 디스플레이 패널(100) 공정 진행 중에 크랙의 발생 여부를 확인 할 수 있는 것은 이후 공정에서 진행될 부품이나 작업 공수 측면, 그리고 제품 보증측면에서 비용절감에 도움이 될 수 있다. 여기에 더해 크랙이 어느 지점에서 발생한 것인지를 확인하면 크랙이 발생하게 하는 원인을 찾고 개선하는데 도움이 될 수 있다. 예를 들면, 자주 발생하는 크랙의 발생지점을 파악하여, 해당 지점과 관련된 공정 지점을 확인하여 개선할 수 있다. 이를 위해, 크랙의 발생 여부와 함께 크랙 발생 위치를 확인 할 수 있도록 크랙감지라인(230)과 액티브 영역(AA)의 서브 화소(SP)를 연계하는 방안을 도출하였다. 예를 들면, 디스플레이 패널(100)의 완성단계에서 진행하는 오토프로브(AP)검사 시 크랙이 발생한 지점의 서브 화소(SP)가 점등이 되지 않도록 하는 방법을 고안하였다. 이를 통해, 오토프로브 검사자는 크랙이 발생한 지점을 파악할 수 있고, 크랙발생 위치정보를 추적하여 원인 공정을 찾을 수 있다.

도 2는 디스플레이 패널(100)의 구동에 필요한 화소 구동 회로를 도시하였다. 화소 구동회로는 제1 및 제2 스위칭 트랜지스터(ST1, ST2), 구동 트랜지스터(DT), 및 스토리지 커패시터(Cst)를 구비한다. 화소 구동 회로의 구성은 도 2의 구조에 한정되지 않고 다양한 구성의 화소 구동 회로가 이용될 수 있다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 스캔 단자와 소스 단자 사이에 접속되어 이들 사이의 차전압을 충전하여 구동 트랜지스터(DT)의 구동 전압으로 공급한다. 제1 스위칭 트랜지스터(ST1)는 제1 스캔 라인(SL1)의 제어에 의해 턴-온(Turn-on)되어 데이터 라인(DL)으로부터의 데이터 전압을 구동 트랜지스터(DT)의 게이트 전극에 전달한다. 제2 스위칭 트랜지스터(ST2)는 제2 스캔 라인(SL2)의 제어에 의해 턴-온되어 레퍼런스 라인(RL)으로부터의 레퍼런스 전압을 구동 트랜지스터(DT)의 소스 전극(또는 드레인 전극)에 전달하고, 센싱 모드에서 구동 트랜지스터(DT)의 전류 또는 구동 트랜지스터(DT)의 소스 전극의 전압을 레퍼런스 라인(RL)으로 전달할 수 있다. 제1 및 제2 스위칭 트랜지스터(ST1, ST2)는 서로 다른 스캔 라인(SL1, SL2)에 의해 제어되거나 동일 스캔 라인에 의해 제어될 수 있다. 구동 트랜지스터(DT)는 제1 스위칭 트랜지스터(ST1)로부터 공급되는 데이터 신호에 따라 스위칭되어 고전위 전압라인(EVDD, 210)으로부터 발광소자(120)로 흐르는 전류를 제어한다.

화소 구동회로에 포함된 구동 트랜지스터(DT), 제1 스위칭 트랜지스터(ST1) 및 제2 스위칭 트랜지스터(ST2) 각각은 n 타입 트랜지스터 또는 p 타입 트랜지스터일 수 있다.

스토리지 커패시터(Cst)는, 구동 트랜지스터(DT)의 게이트 전극과 소스 전극(또는 드레인 전극) 사이에 존재하는 내부 커패시터(Internal Capacitor)인 기생 커패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DT)의 외부에 의도적으로 설계한 외부 커패시터(External Capacitor)일 수 있다.

도 2에 예시된 화소 구동회로는, 설명의 편의를 위한 예시일 뿐, 하나 이상의 트랜지스터 또는 하나 이상의 커패시터 등을 더 포함할 수 있으며, 다양하게 연결 구조 등이 변형될 수 있다.

도 3은 본 명세서의 제1 실시예를 도시한 평면도이다. 디스플레이 패널(100)이 액티브 영역(AA)과 인액티브 영역(IA)으로 구분되고, 인액티브 영역(IA)에 서브 화소(SP)들의 발광에 필요한 전원 공급 라인들이 배치될 수 있다. 예를 들면, 고전위 전압라인(VDD, 210)과 저전위 전압라인(VSS, 220)이 인액티브 영역(IA)에 배치될 수 있다. 외곽 패드부에서 시작하여 고전위 전압라인(210)은 액티브 영역(AA)의 서브 화소(SP)와 연결되고, 저전위 전압라인(220)은 액티브 영역(AA)의 외곽을 둘러싸도록 배치될 수 있다. 이외에도 전원 전압라인은 레퍼런스 전압라인 또는 이니셜 전압라인(216) 등을 포함할 수 있다. 본 명세서의 실시예로 저전위 전압라인(220)의 외곽에 크랙감지라인(230)을 배치할 수 있다. 액티브 영역(AA)에 배치된 서브 픽셀(SP) 중에 좌우 양측 최외곽에 각각 2개씩 배치된 4개의 서브 픽셀(SP)라인에 별도의 고전위 전압라인을 구현할 수 있다. 예를 들면, 본 실시예에서는 크랙감지라인(230)으로 액티브 영역(AA)의 좌우 양측 최외곽에 배치된 4개의 서브 픽셀(SP)의 고전위 전압라인을 대체할 수 잇다. 도 3을 참조하면, 액티브 영역(AA)의 좌우 양측 최외곽에 배치된 4개의 서브 픽셀(SP)를 제외한 나머지 서브 픽셀(SP)들은 디스플레이 패널(100)의 상부에서 패드를 통해 내려오는 고전위 전압라인(210)을 통해 발광할 수 있다. 하지만, 액티브 영역(AA)의 좌우 양측 최 외곽에 배치된 4개의 서브 픽셀(SP)은 인액티브 영역(IA)에 배치된 저전위 전압라인(220)의 외곽에 배치된 크랙감지라인(230)을 통해 고전위 전압을 수신할 수 있다. 크랙감지라인(230)에 크랙이 없다면 이상 없이 고전위 전압을 서브 픽셀(SP)이 수신할 수 있고, 오토프로브 공정에서 픽셀들이 턴온된 것을 확인할 수 있다. 하지만 디스플레이 패널(100)의 좌측 내지 우측에서 크랙이 발생하여 크랙감지라인(230)에 단선이 발생하면, 오토프로브 공정에서 턴온되지 않은 서브 픽셀(SP)을 확인할 수 있게 된다. 예를 들면, 도 3의 예시처럼, 디스플레이 패널(100)의 좌측면에 크랙이 발생하여 크랙감지라인(230)이 단선되면, 액티브 영역(AA)에 배치된 좌측 서브 픽셀(SP)에 고전위 전압이 공급되지 않게 된다. 오토프로브 공정에서 해당 서브 픽셀(SP)이 턴온되지 않음을 확인한 검사자는 디스플레이 패널의 좌측에 크랙이 발생한 것을 인지할 수 있다. 도 3을 참조하면, 액티브 영역(AA)을 기준으로 좌측과 우측의 크랙감지라인(230)을 분리시킨 것을 알 수 있다. 이는 크랙이 발생한 위치가 디스플레이 패널(100)의 좌측인지 또는 우측인지를 가늠할 수 있게 한다.

도 4는 도 3의 A 영역을 확대한 도면이다. 도 4를 참조하면, 예시를 위해 디스플레이 패널(100)의 액티브 영역(AA)에서 최 하단에 위치하는 최 좌측의 서브 픽셀(SP) 9개를 도시하였다. 이중에 3개의 우측 서브 픽셀(SP)에는 디스플레이 패널(100)의 상측에서 고전위 전압라인(210)이 내려오는 것을 확인 할 수 있다. 그리고 6개의 최 좌측 서브 픽셀(SP)은 하부의 크랙감지라인(230)을 통해 연장된 제2 고전위 전압라인(215)이 연결된 것을 알 수 있다. 도 4를 참조하면, 서브 픽셀(SP)의 일측면 인액티브 영역(IA)에 GIP(Gate In Panel) 타입의 게이트 구동회로(240)가 배치되어 게이트 전원선(241)이 서브 픽셀(SP)들과 연결되어 트랜지스터들이 구동하는데 사용된다. 인액티브 영역(IA)에는 제1 댐(250)과 제2 댐(260)이 배치될 수 있다. 명세서에 기재되지는 않았지만, 발광 소자(120)의 상부에 배치되는 봉지층(Encapsulation layer)이 있을 수 있다. 봉지층은 발광소자가 외부의 수분과 산소로부터 보호될 수 있도록 배치될 수 있다. 봉지층은 무기절연층, 유기절연층, 무기절연층 등의 층들이 복합적으로 배치될 수 있고, 발광소자 및 인액티브 영역(IA)까지 충분히 덮을 수 있도록 배치될 수 있다. 봉지층 중에 유기 절연층은 재료의 특성상 성막하는 과정에서 인액티브 영역(IA)의 외곽으로 흘러 넘칠 수 있다. 유기 절연층의 범람은 터치 필름이나 상부 커버 글라스를 발광소자의 상부에 부착할 때, 부착 불량 내지 부착 불량으로 인한 수분 침투 현상 등이 발생할 수 있다. 인액티브 영역(IA)에 제1 댐(250)과 제2 댐(260)을 배치하여 유기 절연층이 범람하는 것을 방지할 수 있다. 제1 댐(250)과 제2 댐(260)은 봉지층(특히, 유기 절연층)이 무너지는 것을 방지하기 위한 구성들로서, 일 예로, 봉지층의 외곽 경사면의 테두리 영역에 위치할 수 있다. 봉지층의 일부는 제1 댐(250) 상에 일부 위치할 수도 있다. 제1 댐(250)과 제2 댐(260) 중 하나만 존재할 수도 있고, 경우에 따라서, 제1 댐(250)과 제2 댐(260) 이외에 하나 이상의 추가적인 댐이 더 존재할 수도 있다. 도 4를 참조하면, 제1 댐(250)과 제2 댐(260)이 액티브 영역(AA)의 하측면에만 배치된 것으로 보이나, 실제 제1 댐(250)과 제2 댐(260)은 액티브 영역(AA)의 사면을 모두 둘러싸도록 배치될 수 있다. 저전위 전압라인(220)은 인액티브 영역(IA)에 배치될 수 있고, 제1 댐(250)과 평행하게 연장되고 제1 댐(250)의 하부에 배치될 수 있다. 크랙감지라인(230)은 제2 댐(260)의 적층 구조상 하부에 배치될 수 있다. 크랙감지라인(230)은 저전위 전압라인(220)의 연장방향과 평행하게 배치될 수 있다. 도 4를 참조하면, 제2 댐(260)의 아래로 지나가는 크랙감지라인(230)이 액티브 영역(AA)의 좌측 첫 번째 열, 두 번째 열의 서브 픽셀(SP)과 연결될 수 있다. 크랙감지라인(230)은 저전위 전압라인(220)과 동일한 물질로 형성될 수 있다. 예를 들면, 액티브 영역(AA)에서 트랜지스터의 소스 및 드레인 전극으로 사용되는 티타늄/알루미늄/티타늄(Titanium/Aluminum/Titanium) 물질로 배치될 수 있다. 크랙감지라인(230)이 액티브 영역(AA)내 서브 픽셀(SP)로 연결되기 위해서는, 제1 댐(250) 하부에 배치된 저전위 전압라인(220)을 건너가기 위한 구조가 필요하다. 예를 들면, 다른 물질의 배선이 제2 댐(260)과 제1 댐(250)의 인근까지 배치되어 크랙감지라인(230)과 제1 연결부(CNT1)를 통해 연결될 수 있다. 제2 댐(260)에서 제1 댐(250)을 지나 액티브 영역(AA) 인근까지 연장되는 다른 물질의 배선을 제2 크랙감지라인(270)이라고 할 수 있다. 제2 크랙감지라인(270)은 액티브 영역(AA)에서 트랜지스터의 게이트 전극으로 사용되는 몰리브덴(Molybdenum) 같은 물질로 배치될 수 있다. 액티브 영역(AA) 인근에서 다시 소스 및 드레인 물질로 연결되기 위해 제2 연결부(CNT2)가 형성될 수 있다. 제2 크랙감지라인(270)은 제1 댐(250), 제2 댐(260), 및 저전위 전압라인(220)의 연장선과 수직하도록 배치될 수 있다. 제2 연결부(CNT2)를 통해 제2 고전위 전압라인(215)과 연결되고, 서브 픽셀(SP)에 고전위 전압이 공급될 수 있다. 도 3에서 기재한 바와 같이 디스플레이 패널(100)의 측면에서 크랙이 발생하면 최외곽에 배치된 크랙감지라인(230)이 단선되면서, 서브 픽셀(SP)에 고전위 전압이 공급되지 않게 된다. 디스플레이 패널(100)의 좌측과 우측에 저전위 전압라인(220)을 따라 크랙감지라인(230)을 배치하므로, 크랙의 발생위치를 예측할 수 있다

도 5는 도 4의 절단선 I - I'의 단면을 도시하였다. 도 5를 참조하면, 제1 댐(250)과 제2 댐(260)이 배치되어 있고, 제2 댐(260)의 하부에 크랙감지라인(230)이 배치될 수 있다. 제1 댐(250)의 하부에 저전위 전압라인(220)이 배치될 수 있다. 도 5를 참조하면, 크랙감지라인(230)과 저전위 전압라인(220)이 동일 물질로 동일 층에 배치될 수 있다. 크랙감지라인(230)은 제1 연결부(CNT1)를 통해 제2 크랙감지라인(270)과 전기적으로 접촉하고 제1 댐(250) 하부의 저전위 전압라인(220)의 아래를 지나갈 수 있다. 제2 연결부(CNT2)를 통해 제2 고전위 전압라인(215)에 연결되어 서브 픽셀(SP)에 연결될 수 있다.

도 6은 본 명세서의 제2 실시예를 도시한 평면도이다. 디스플레이 패널(100)이 액티브 영역(AA)과 인액티브 영역(IA)으로 구분되고, 인액티브 영역(IA)에 서브 화소(SP)들의 발광에 필요한 전원 공급 라인들이 배치될 수 있다. 예를 들면, 고전위 전압라인(VDD, 210)과 저전위 전압라인(VSS, 220)이 인액티브 영역(IA)에 배치될 수 있다. 외곽 패드부에서 시작하여 고전위 전압라인(210)은 액티브 영역(AA)의 서브 화소(SP)와 연결되고, 저전위 전압라인(220)은 액티브 영역(AA)의 외곽을 둘러싸도록 배치될 수 있다. 이외에도 전원 전압라인은 레퍼런스 전압라인 또는 이니셜 전압라인(216) 등을 포함할 수 있다. 본 명세서의 실시예로 저전위 전압라인(220)의 외곽에 크랙감지라인(230)을 배치할 수 있다. 액티브 영역(AA)에 배치된 서브 픽셀(SP)들을 홀수열과 짝수열로 구분하여 홀수열은 좌측의 크랙감지라인(230)에 연결하고 짝수열은 우측의 크랙감지라인(230)에 연결할 수 있다. 서브 픽셀(SP)에서 필요로 하는 래퍼런스 전압 또는 이니셜 전압을 크랙감지라인(230)에 인가함으로써, 래퍼런스 전압라인 또는 이니셜 전압라인(216)으로 사용할 수 있다. 예를 들면, 본 실시예에서는 크랙감지라인(230)으로 인액티브 영역(IA)의 좌우 양측 외곽에서 래퍼런스 전압라인 또는 이니셜 전압라인(216)을 대체할 수 있다. 본 명세서에는 이니셜 전압라인(216)을 예로 설명하겠다. 하지만 이니셜 전압라인(216)을 한정되지 않고 래퍼런스 전압라인일 수 있다. 크랙감지라인(230)에 크랙이 없다면 이상 없이 이니셜 전압이 서브 픽셀(SP)에 인가될 수 있고, 오토프로브 공정에서 픽셀들이 턴온된 것을 확인할 수 있다. 하지만 디스플레이 패널(100)의 좌측 내지 우측에서 크랙이 발생하여 크랙감지라인(230)에 단선이 발생하면, 오토프로브 공정에서 턴온되지 않은 서브 픽셀(SP)을 확인할 수 있게 된다. 예를 들면, 도 6의 예시처럼, 디스플레이 패널(100)의 좌측면에 크랙이 발생하여 크랙감지라인(230)이 단선되면, 단선 된 크랙감지라인(230)의 이후의 홀수열 서브픽셀(SP)에 이니셜 전압이 공급되지 않게 된다. 오토프로브 공정에서 해당 서브 픽셀(SP)이 턴온되지 않음을 확인한 검사자는 디스플레이 패널의 좌측에 크랙이 발생한 것을 인지할 수 있다. 본 실시예는 제1 실시예 대비 크랙이 발생한 지점을 비교적 정확히 특정할 수 있다. 오토프로브 공정에서 몇번째 열의 서브 픽셀(SP)까지 턴온되고, 몇 번째 열의 서브 픽셀(SP)부터 턴오프되었는지를 확인할 수 있다. 턴온된 열의 서브 픽셀(SP)에 대응되는 크랙감지라인(320)부터 턴오프된 열의 서브 픽셀(SP)에 대응되는 크랙감지라인(320) 사이에서 단선이 됨을 짐작할 수 있다. 이러한 위치 확인은 실시예 1이 크랙의 발생위치를 디스플레이 패널(100)의 좌측 내지 우측 정도로 짐작할 수 있는 것에 반해, 본 명세서의 실시예는 디스플레이 패널(100) 기준 좌우 위치와 더불어 반경 수십 ㎛이내로 위치를 특정할 수 있는 장점이 있다. 오토프로브 검사자는 해당 위치를 디스플레이 패널(100)에 직접 마킹(Marking)할 수 있고 이를 통해 정확한 위치 확인을 할 수 있다.

도 7은 도 6의 B 영역을 확대한 도면이다. 도 7을 참조하면, 예시를 위해 디스플레이 패널(100)의 액티브 영역(AA)에서 최외곽 좌측의 서브 픽셀(SP) 3개를 도시하였다. 이중에 2개의 홀수열 서브 픽셀(SP)에는 좌측 인액티브 영역(IA)에 배치되는 크랙감지라인(230)에서 직접 서브 픽셀(SP)로 연결되고, 가운데 짝수열 서브 픽셀(SP)은 우측 인액티브 영역(IA)에서 이니셜 전압공급이 되는 것을 알 수 있다. 도 7을 참조하면, 서브 픽셀(SP)의 일측면 인액티브 영역(IA)에 게이트 구동회로(240)가 배치되고 게이트 구동회로(240) 사이로 이니셜 전압라인(216)이 배치되어 서브 픽셀(SP)과 직접 연결될 수 있다. 게이트 구동회로(240)에서 연장된 게이트 전원선(241)이 서브 픽셀(SP)들과 연결되어 트랜지스터들이 구동하는데 사용된다. 인액티브 영역(IA)에는 제1 댐(250)과 제2 댐(260)이 배치될 수 있다. 명세서에 기재되지는 않았지만, 발광 소자(120)의 상부에 배치되는 봉지층(Encapsulation layer)이 있을 수 있다. 봉지층은 발광소자가 외부의 수분과 산소로부터 보호될 수 있도록 배치될 수 있다. 봉지층은 무기절연층, 유기절연층, 무기절연층 등의 층들이 복합적으로 배치될 수 있고, 발광소자 및 인액티브 영역(IA)까지 충분히 덮을 수 있도록 배치될 수 있다. 봉지층 중에 유기 절연층은 재료의 특성상 성막하는 과정에서 인액티브 영역(IA)의 외곽으로 흘러 넘칠 수 있다. 유기 절연층의 범람은 터치 필름이나 상부 커버 글라스를 발광소자의 상부에 부착할 때, 부착 불량 내지 부착 불량으로 인한 수분 침투 현상 등이 발생할 수 있다. 인액티브 영역(IA)에 제1 댐(250)과 제2 댐(260)을 배치하여 유기 절연층이 범람하는 것을 방지할 수 있다. 저전위 전압배선(220)은 인액티브 영역(IA)에 배치될 수 있고, 제1 댐(250)의 적층 구조상 하부에 배치될 수 있다. 크랙감지라인(230)은 제2 댐(260)의 적층 구조상 하부에 배치될 수 있다. 크랙감지라인(230)은 저전위 전압배선(220)과 평행하게 배치될 수 있다. 도 7을 참조하면, 제2 댐(260)의 아래로 지나가는 크랙감지라인(230)이 액티브 영역(AA)의 좌측 첫 번째 홀수열, 두 번째 홀수열의 서브 픽셀(SP)과 연결될 수 있다. 크랙감지라인(230)은 저전위 전압라인(220)과 동일한 물질로 형성될 수 있다. 예를 들면, 액티브 영역(AA)에서 트랜지스터의 소스 및 드레인 전극으로 사용되는 티타늄/알루미늄/티타늄(Titanium/Aluminum/Titanium) 물질로 배치될 수 있다. 크랙감지라인(230)이 액티브 영역(AA)내 서브 픽셀(SP)로 연결되기 위해서는, 제1 댐(250) 하부에 배치된 저전위 전압라인(220)을 건너가기 위한 구조가 필요하다. 예를 들면, 다른 물질의 배선이 제2 댐(260)과 제1 댐(250)의 인근까지 배치되어 크랙감지라인(230)과 제1 연결부(CNT1)를 통해 연결될 수 있다. 제2 댐(260)에서 제1 댐(250)을 지나 액티브 영역(AA) 인근까지 연장되는 다른 물질의 배선을 제2 크랙감지라인(270)이라고 할 수 있다. 제2 크랙감지라인(270)은 액티브 영역(AA)에서 트랜지스터의 게이트 전극으로 사용되는 몰리브덴(Molybdenum)로 배치될 수 있다. 액티브 영역(AA) 인근에서 다시 소스 및 드레인 물질로 연결되기 위해 제2 연결부(CNT1)가 형성될 수 있다. 연결부(CNT)를 통해 이니셜 전압라인(216)과 연결되고, 서브 픽셀(SP)에 이니셜 전압이 공급될 수 있다. 크랙감지라인(230)은 저전위 전압라인(220), 제1 댐(250), 및 제2 댐(260)과 평행하게 배치될 수 있다. 제2 크랙감지라인(270)과 이니셜 전압라인(216)은 저전위 전압라인(220), 제1 댐(250), 및 제2 댐(260)과 수직으로 배치될 수 있다. 도 6에서 기재한 바와 같이 디스플레이 패널(100)의 측면에서 크랙이 발생하면 최외곽에 배치된 크랙감지라인(230)이 단선되면서, 서브 픽셀(SP)에 고전위 전압이 공급되지 않게 된다.

도 8는 도 7의 절단선 II - II'의 단면을 도시하였다. 도 8를 참조하면, 제1 댐(250)과 제2 댐(260)이 배치되어 있고, 제2 댐(260)의 하부에 크랙감지라인(230)이 배치될 수 있다. 제1 댐(250)의 하부에 저전위 전압라인(220)이 배치될 수 있다. 도 8을 참조하면, 크랙감지라인(230)과 저전위 전압라인(220)이 동일 물질로 동일 층에 배치될 수 있다. 크랙감지라인(230)은 연결부(CNT)를 통해 제2 크랙감지라인(270)과 전기적으로 접촉하고 제1 댐(250) 하부의 저전위 전압라인(220)의 아래를 지나갈 수 있다. 또 다른 연결부(CNT)를 통해 이니셜 전압라인(216)에 연결되어 서브 픽셀(SP)에 연결될 수 있다.

도 9은 본 명세서의 제3 실시예를 도시한 평면도이다. 디스플레이 패널(100)이 액티브 영역(AA)과 인액티브 영역(IA)으로 구분되고, 인액티브 영역(IA)에 서브 화소(SP)들의 발광에 필요한 전원 공급 라인들이 배치될 수 있다. 예를 들면, 고전위 전압라인(VDD, 210)과 저전위 전압라인(VSS, 220)이 인액티브 영역(IA)에 배치될 수 있다. 외곽 패드부에서 시작하여 고전위 전압라인(210)은 액티브 영역(AA)의 서브 화소(SP)와 연결되고, 저전위 전압라인(220)은 액티브 영역(AA)의 외곽을 둘러싸도록 배치될 수 있다. 이외에도 전원 전압라인은 레퍼런스 전압라인 또는 이니셜 전압라인(216) 등을 포함할 수 있다. 본 명세서의 실시예로 저전위 전압라인(220)의 외곽에 크랙감지라인(230)을 배치할 수 있다. 액티브 영역(AA)에 배치된 서브 픽셀(SP)들을 홀수열과 짝수열로 구분하여 홀수열은 좌측의 크랙감지라인(230)에 연결하고 짝수열은 우측의 크랙감지라인(230)에 연결할 수 있다. 도 9를 참조하면, 크랙감지라인(230)을 저전위 전압라인(220)을 따라 디스플레이 패널(100)의 양측면 하단까지 배치하고 다시 디스플레이 패널(100)의 양측면 상단으로 연장할 수 있다. 디스플레이 패널(100)의 양측면 상단으로 연장된 크랙감지라인(230)을 통해 크랙을 확인할 수 있다. 제2 실시예의 크랙감지라인(230) 처럼 별도의 연장구조 없이 게이트 구동회로(240)에 직접 연결시킬 수 있지만, 제3 실시예는 크랙감지라인(230)의 연장구조를 통해 미세 크랙을 감지할 수 있도록 하였다. 예를 들면, 디스플레이 패널(100)의 외곽부에 크랙이 발생하면 크랙감지라인(230)에도 크랙이 전파될 수 있다. 이때 지속적인 응력에 의해 크랙이 점차 커질 수 있고, 크랙감지라인(230)의 크랙도 작은 부분에서 점차 커지면서 결국 크랙감지라인(230)이 단선될 수 있다. 크랙감지라인(230)의 크랙이 초기 미세수준일 경우 크랙감지라인(230)의 저항이 다소 증가할 수 있으나 전기적 구동은 가능할 수 있다. 즉, 미세 크랙의 경우 오토프로브 공정에서 인지되지 못하고, 서브 픽셀(SP)들이 모두 턴온될 수 있다. 이후 응력 누적에서 의해 크랙감지라인(230)이 단선되면 불량품의 사전 감지 실패 및 공정 진행에 따른 비용증가가 따를 수 있다. 이러한 미세 크랙을 감지하기 위해, 크랙감지라인(230)의 자체 저항을 증가시키는 방법을 고안하였다. 도 9를 참조하면, 크랙감지라인(230)에서 연장구조인 제2 크랙감지라인(270)을 구성하여 이를 통해 게이트 구동회로(240)까지 연결시키면, 배선 거리를 증가될 수 있다. 크랙감지라인(230)의 배선 거리가 증가하면 크랙감지라인(230)의 저항이 증가할 수 있다. 크랙감지라인(230)의 저항이 증가되면, 크랙에 매우 민감해질 수 있다. 예를 들면, 미세한 크랙에도 크랙감지라인(230)의 증가된 저항으로 인해 게이트 구동회로(240) 또는 액티브 영역(AA) 내 서브 픽셀(SP)까지 전기적 신호가 전달되지 못할 수 있다. 오토프로브 검사를 통해 미세 크랙의 발생 유무를 확인 할 수 있다. 도 9를 참조하면, 인액티브 영역(IA)에 배치된 게이트 구동회로(240)의 클락(Clock) 신호를 크랙감지 라인(230)을 통해 전달할 수 있다. 크랙감지라인(230)에 크랙이 없다면 이상 없이 게이트 클락신호가 게이트 구동회로(240)에 전달되어 게이트 구동신호가 서브 픽셀(SP)에 인가될 수 있고, 오토프로브 공정에서 픽셀들이 턴온된 것을 확인할 수 있다. 하지만 디스플레이 패널(100)의 좌측 내지 우측에서 크랙이 발생하여 크랙감지라인(230)에 단선이 발생하면, 오토프로브 공정에서 턴온되지 않은 서브 픽셀(SP)을 확인할 수 있게 된다. 예를 들면, 도 9의 예시처럼, 디스플레이 패널(100)의 좌측면에 크랙이 발생하여 크랙감지라인(230)이 단선되면, 단선 된 크랙감지라인(230)의 이후의 홀수열 서브픽셀(SP)에 게이트 구동신호가 공급되지 않게 된다. 오토프로브 공정에서 해당 서브 픽셀(SP)이 턴온되지 않음을 확인한 검사자는 디스플레이 패널의 좌측에 크랙이 발생한 것을 인지할 수 있다. 본 실시예는 제1 실시예 대비 크랙이 발생한 지점을 비교적 정확히 특정할 수 있다. 오토프로브 공정에서 몇번째 열의 서브 픽셀(SP)까지 턴온되고, 몇 번째 열의 서브 픽셀(SP)부터 턴오프되었는지를 확인할 수 있다. 턴온된 열의 서브 픽셀(SP)에 대응되는 크랙감지라인(320)부터 턴오프된 열의 서브 픽셀(SP)에 대응되는 크랙감지라인(320) 사이에서 단선이 됨을 짐작할 수 있다. 이러한 위치 확인은 실시예 1이 크랙의 발생위치를 디스플레이 패널(100)의 좌측 내지 우측 정도로 짐작할 수 있는 것에 반해, 본 실시예는 디스플레이 패널(100) 기준 좌우 위치와 더불어 반경 수십 ㎛이내로 위치를 특정할 수 있는 장점이 있다. 오토프로브 검사자는 해당 위치를 디스플레이 패널(100)에 직접 마킹(Marking)할 수 있고 이를 통해 정확한 위치 확인을 할 수 있다.

도 10은 도 9의 C 영역을 확대한 도면이다. 도 10을 참조하면, 예시를 위해 디스플레이 패널(100)의 액티브 영역(AA)에서 최외곽 좌측의 서브 픽셀(SP) 3개를 도시하였다. 이중에 2개의 홀수열 서브 픽셀(SP)에는 좌측 인액티브 영역(IA)에 배치되는 크랙감지라인(230)과 제2 크랙감지라인(270)에서 게이트 구동회로(240)를 통해 서브 픽셀(SP)로 연결되고, 가운데 짝수열 서브 픽셀(SP)은 우측 인액티브 영역(IA)에서 게이트 구동신호가 인가 되는 것을 알 수 있다. 도 10을 참조하면, 서브 픽셀(SP)의 일측면 인액티브 영역(IA)에 게이트 구동회로(240)가 배치되고 저전위 전압라인(220)의 측면을 따라 배치된 크랙감지라인(230)이 배치될 수 있다. 크랙감지라인(230)은 제2 댐(260)의 하부로 연장될 수 있고, 제2 크랙감지라인(270)은 제2 댐(260)을 따라 연장될 수 있다. 제2 크랙감지라인(270)은 연결부(CNT)를 통해 제3 크랙감지라인(280)과 연결되어 제2 댐(260) 및 제1 댐(250)을 통과할 수 있고, 제3 크랙감지라인(280)은 게이트 구동회로(240)에 연결된다. 연결부(CNT)는 제1 댐(250)과 제2 댐(260)의 사이에 배치될 수 있다. 또한 연결부(CNT)는 제2 댐(260)과 크랙감지라인(230)사이에 배치될 수 있다. 제3 크랙감지라인(280)은 액티브 영역(AA)에서 트랜지스터의 게이트 전극으로 사용되는 몰리브덴(Molybdenum)로 배치될 수 있다. 게이트 구동회로(240)에서 연장된 게이트 전원선(241)이 서브 픽셀(SP)들과 연결되어 트랜지스터들이 구동하는데 사용된다. 인액티브 영역(IA)에는 제1 댐(250)과 제2 댐(260)이 배치될 수 있다. 명세서에 기재되지는 않았지만, 발광 소자(120)의 상부에 배치되는 봉지층(Encapsulation layer)이 있을 수 있다. 봉지층은 발광소자가 외부의 수분과 산소로부터 보호될 수 있도록 배치될 수 있다. 봉지층은 무기절연층, 유기절연층, 무기절연층 등의 층들이 복합적으로 배치될 수 있고, 발광소자 및 인액티브 영역(IA)까지 충분히 덮을 수 있도록 배치될 수 있다. 봉지층 중에 유기 절연층은 재료의 특성상 성막하는 과정에서 인액티브 영역(IA)의 외곽으로 흘러 넘칠 수 있다. 유기 절연층의 범람은 터치 필름이나 상부 커버 글라스를 발광소자의 상부에 부착할 때, 부착 불량 내지 부착 불량으로 인한 수분 침투 현상 등이 발생할 수 있다. 인액티브 영역(IA)에 제1 댐(250)과 제2 댐(260)을 배치하여 유기 절연층이 범람하는 것을 방지할 수 있다. 저전위 전압배선(220)은 인액티브 영역(IA)에 배치될 수 있고, 제1 댐(250)의 적층 구조상 하부에 배치될 수 있다. 크랙감지라인(230)은 제2 댐(260)의 적층 구조상 하부에 배치될 수 있다. 도 10을 참조하면, 제2 댐(260)의 아래로 지나가는 제2 크랙감지라인(270)이 액티브 영역(AA)의 좌측 첫 번째 홀수열, 두 번째 홀수열의 서브 픽셀(SP)과 게이트 구동회로(240)를 통해 연결될 수 있다. 크랙감지라인(230)과 제2 크랙감지라인(270)은 저전위 전압라인(220)과 동일한 물질로 형성될 수 있다. 예를 들면, 액티브 영역(AA)에서 트랜지스터의 소스 및 드레인 전극으로 사용되는 티타늄/알루미늄/티타늄(Titanium/Aluminum/Titanium) 물질로 배치될 수 있다. 도 6에서 기재한 바와 같이 디스플레이 패널(100)의 측면에서 크랙이 발생하면 최외곽에 배치된 제2 크랙감지라인(270)이 단선되면서, 서브 픽셀(SP)에 게이트 신호가 공급되지 않게 된다. 크랙감지라인(230)과 제2 크랙감지라인(270)은 저전위 전압라인(220), 제1 댐(250), 및 제2 댐(260)과 평행하게 배치될 수 있다. 제3 크랙감지라인(280)은 저전위 전압라인(220), 제1 댐(250), 및 제2 댐(260)과 수직으로 배치될 수 있다. 크랙감지라인(230)을 연장하여 제3 크랙감지라인(280)과 함께 2중 배치하므로 크랙감지라인(230)의 저항이 증가하여 미세한 크랙이 발생할 경우에 서브 픽셀이 턴오프되도록 할 수 있으므로, 크랙의 발생위치를 확인할 수 있다.

도 11은 도 10의 절단선 III - III'의 단면을 도시하였다. 도 11을 참조하면, 제1 댐(250)과 제2 댐(260)이 배치되어 있고, 제2 댐(260)의 하부에 제2 크랙감지라인(270), 및 제3 크랙감지라인(280)이 배치될 수 있다. 제1 댐(250)과 제2 댐(260)의 사이에 크랙감지라인(230)이 배치되고, 제1 댐(250)의 하부에 저전위 전압라인(220)이 배치될 수 있다. 도 11를 참조하면, 크랙감지라인(230)과 저전위 전압라인(220) 및 제2 크랙감지라인(270)이 동일 물질로 동일 층에 배치될 수 있다. 제2 크랙감지라인(270)은 연결부(CNT)를 통해 제3 크랙감지라인(280)과 전기적으로 접촉하고 제1 댐(250) 하부의 저전위 전압라인(220)의 아래를 지나갈 수 있다. 제3 크랙감지라인(280)은 게이트 구동회로(240)와 직접 연결될 수 있다.

본 명세서의 실시예에 따른 표시장치는, 액정표시장치(Liquid Crystal Display device: LCD), 전계방출 표시장치(Field Emission Display device: FED), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 양자점 표시장지(Quantum Dot Display Device)를 포함한다.

본 명세서의 실시예에 따른 표시장치는, LCM, OLED 모듈 등을 포함하는 완제품(complete product 또는 final product)인 노트북 컴퓨터, 텔레비전, 컴퓨터 모니터, 자동차용 장치(automotive displayapparatus) 또는 차량(vehicle)의 다른 형태 등을 포함하는 전장장치(equipment displayapparatus), 스마트폰 또는 전자패드 등의 모바일 전자장치(mobile electronic deviceapparatus) 등과 같은 세트 전자 장치(set electronic deviceapparatus) 또는 세트 장치(set device 또는 set apparatus)도 포함할 수 있다.

본 명세서의 실시예에 따른 표시장치는 아래와 같이 설명될 수 있다.

본 명세서의 실시예에 따른 표시장치는, 서브 픽셀은 고전위 전압라인을 포함하고, 크랙감지라인은 고전위 전압라인과 연결될 수 있다.

본 명세서의 실시예에 따른 표시장치는, 크랙감지라인은 제1 연결부를 통해 제2 크랙감지라인과 연결되고, 제2 크랙감지라인은 저전위 전압라인의 하부를 통과할 수 있다.

본 명세서의 실시예에 따른 표시장치는, 제2 크랙감지라인은 제2 연결부를 통해 고전위 전압라인과 연결될 수 있다.

본 명세서의 실시예에 따른 표시장치는, 크랙감지라인은 저전위 전압라인과 같은 물질로 배치될 수 있다.

본 명세서의 실시예에 따른 표시장치는, 서브 픽셀은 이니셜 전압라인을 포함하고, 크랙감지라인은 이니셜 전압라인과 연결될 수 있다.

본 명세서의 실시예에 따른 표시장치는, 크랙감지라인은 제1 연결부를 통해 제2 크랙감지라인과 연결되고, 제2 크랙감지라인은 저전위 전압배선의 하부를 통과할 수 있다.

본 명세서의 실시예에 따른 표시장치는, 제2 크랙감지라인은 제2 연결부를 통해 이니셜 전압라인과 연결될 수 있다.

본 명세서의 실시예에 따른 표시장치는, 크랙감지라인은 제2 댐의 하부로 연장되는 제2 크랙감지라인을 포함하고, 제2 크랙감지라인과 제1 연결부를 통해 연결되는 제3 크랙감지라인을 포함하고, 제3 크랙감지라인은 게이트 구동회로와 연결될 수 있다.

본 명세서의 실시예에 따른 표시장치는, 서브 픽셀은 이니셜 전압라인을 포함하고, 크랙감지라인은 상기 이니셜 전압라인과 연결될 수 있다.

본 명세서의 실시예에 따른 표시장치는, 크랙감지라인은 제2 댐의 하부로 연장되는 제2 크랙감지라인을 포함하고, 제2 크랙감지라인과 제1 연결부를 통해 연결되는 제3 크랙감지라인을 포함하고, 제3 크랙감지라인은 상기 게이트 구동회로와 연결될 수 있다.

상술한 본 출원의 예에 설명된 특징, 구조, 효과 등은 본 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.

100: 디스플레이 패널
210: 고전위 전압라인 220: 저전위 전압라인
230: 크랙감지라인 270: 제2 크랙감지라인
240: 게이트 구동회로
250: 제1 댐
260: 제2 댐

Claims

서브 픽셀을 포함하는 액티브 영역과, 상기 액티브 영역을 둘러싸도록 배치되는 인액티브 영역;
상기 인액티브 영역에 배치된 게이트 구동회로, 제1 댐, 및 제2 댐;
상기 제1 댐의 인근에 배치된 저전위 전압라인과 크랙감지라인; 및
상기 저전위 전압라인과 상기 크랙감지라인은 서로 평행하게 배치되는, 표시장치.
제1 항에 있어서,
상기 서브 픽셀은 고전위 전압라인을 포함하고,
상기 크랙감지라인은 상기 고전위 전압라인과 연결되는, 표시장치.
제2 항에 있어서,
상기 제2 댐의 하부에 배치된 제1 연결부; 및
상기 제1댐과 상기 제2 댐의 연장선에 수직하도록 배치된 제2 크랙감지라인을 더 포함하고,
상기 크랙감지라인은 상기 제1 연결부를 통해 상기 제2 크랙감지라인과 연결되고, 상기 제2 크랙감지라인은 상기 저전위 전압라인의 하부를 통과하는, 표시장치.
제3 항에 있어서,
상기 제1 댐과 상기 액티브 영역 사이에 배치된 제2 연결부를 더 포함하고,
상기 제2 크랙감지라인은 상기 제2 연결부를 통해 상기 고전위 전압라인과 연결되는, 표시장치.
제1 항에 있어서,
상기 크랙감지라인은 상기 저전위 전압라인과 동일한 물질인, 표시장치.
제1 항에 있어서,
상기 제1 댐의 연장선과 수직하도록 배치되어, 상기 서브 픽셀과 연결되는 이니셜 전압라인을 포함하고,
상기 크랙감지라인은 상기 이니셜 전압라인과 연결되는, 표시장치.
제6 항에 있어서,
상기 제2 댐의 하부에 배치된 제1 연결부; 및
상기 제1 댐과 상기 제2 댐에 수직하도록 배치된 제2 크랙감지라인을 더 포함하고,
상기 크랙감지라인은 상기 제1 연결부를 통해 상기 제2 크랙감지라인과 연결되고,
상기 제2 크랙감지라인은 상기 저전위 전압배선의 하부를 통과하는, 표시장치.
제7 항에 있어서,
상기 제1 댐과 상기 액티브 영역 사이에 배치된 제2 연결부를 더 포함하고,
상기 제2 크랙감지라인은 상기 제2 연결부를 통해 상기 이니셜 전압라인과 연결되는, 표시장치.
제 1항에 있어서,
상기 크랙감지라인이 상기 인액티브 영역의 일단에서 상기 제2 댐의 하부로 연장되는 제2 크랙감지라인을 포함하고,
상기 제2 댐과 상기 크랙감지라인의 사이에 배치된 제1 연결부; 및
상기 제2 크랙감지라인과 제1 연결부를 통해 연결되는 제3 크랙감지라인을 더 포함하고,
상기 제3 크랙감지라인은 상기 게이트 구동회로와 연결되는, 표시장치.
서브 픽셀을 포함하는 액티브 영역;
상기 액티브 영역을 둘러싸며, 게이트 구동회로와 저전위 전압라인을 포함하는 인액티브 영역;
상기 저전위 전압라인에 평행하게 배치된 제1 댐과 제2 댐; 및
상기 제1 댐과 평행하게 배치된 크랙감지라인을 포함하는, 표시장치.
제10 항에 있어서,
상기 저전위 전압라인의 연장선과 수직으로 배치되는 고전위 전압라인을 포함하고,
상기 크랙감지라인은 상기 고전위 전압라인과 연결되는, 표시장치.
제11 항에 있어서,
상기 제2 댐의 하부에 배치된 제1 연결부; 및
상기 제1댐과 상기 제2 댐의 연장선에 수직하도록 배치된 제2 크랙감지라인을 더 포함하고,
상기 크랙감지라인은 상기 제1 연결부를 통해 제2 크랙감지라인과 연결되고,
상기 제2 크랙감지라인은 상기 저전위 전압라인의 하부를 통과하는, 표시장치.
제12 항에 있어서,
상기 제1 댐과 상기 액티브 영역 사이에 배치된 제2 연결부를 더 포함하고,
상기 제2 크랙감지라인은 상기 제2 연결부를 통해 상기 고전위 전압라인과 연결되는, 표시장치.
제10 항에 있어서,
상기 서브 픽셀은 상기 저전위 전압라인의 연장선과 수직하게 배치되는 이니셜 전압라인을 포함하고,
상기 크랙감지라인은 상기 이니셜 전압라인과 연결되는, 표시장치.
제14 항에 있어서,
상기 제2 댐의 하부에 배치된 제1 연결부; 및
상기 제1 댐과 상기 제2 댐에 수직하도록 배치된 제2 크랙감지라인을 더 포함하고,
상기 크랙감지라인은 상기 제1 연결부를 통해 상기 제2 크랙감지라인과 연결되고,
상기 제2 크랙감지라인은 상기 저전위 전압배선의 하부를 통과하는, 표시장치.
제15 항에 있어서,
상기 제1 댐과 상기 액티브 영역 사이에 배치된 제2 연결부를 포함하고,
상기 제2 크랙감지라인은 제2 연결부를 통해 상기 이니셜 전압라인과 연결되는, 표시장치.
제 10항에 있어서,
상기 크랙감지라인은 상기 제2 댐의 하부로 연장되는 제2 크랙감지라인을 포함하고,
상기 제2 크랙감지라인과 상기 저전위 전압배선 사이에 배치된 제1 연결부; 및
상기 저전압 배선의 연장선에 수직하도록 배치되는 제3 크랙감지라인을 더 포함하고,
상기 제1 연결부를 통해 상기 제2 크랙감지라인과 상기 제3 크랙감지라인이 연결되고,
상기 제3 크랙감지라인은 상기 게이트 구동회로와 연결되는, 표시장치.