KR20210078649A - 표시 패널 및 이를 구비하는 표시 장치 - Google Patents

표시 패널 및 이를 구비하는 표시 장치 Download PDF

Info

Publication number
KR20210078649A
KR20210078649A KR1020190170207A KR20190170207A KR20210078649A KR 20210078649 A KR20210078649 A KR 20210078649A KR 1020190170207 A KR1020190170207 A KR 1020190170207A KR 20190170207 A KR20190170207 A KR 20190170207A KR 20210078649 A KR20210078649 A KR 20210078649A
Authority
KR
South Korea
Prior art keywords
electrode
component
area
layer
display
Prior art date
Application number
KR1020190170207A
Other languages
English (en)
Inventor
복승룡
손영란
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190170207A priority Critical patent/KR20210078649A/ko
Priority to US17/089,892 priority patent/US11587999B2/en
Priority to CN202011497850.9A priority patent/CN113013201A/zh
Publication of KR20210078649A publication Critical patent/KR20210078649A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/128—Active-matrix OLED [AMOLED] displays comprising two independent displays, e.g. for emitting information from two major sides of the display
    • H01L27/3227—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1601—Constructional details related to the housing of computer displays, e.g. of CRT monitors, of flat displays
    • G06F1/1605—Multimedia displays, e.g. with integrated or attached speakers, cameras, microphones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/37—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being movable elements
    • G09F9/372—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being movable elements the positions of the elements being controlled by the application of an electric field
    • H01L27/3216—
    • H01L27/3244—
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Abstract

본 발명의 일 실시예는, 표시 장치에 있어서, 제1 표시 요소들에 의해서 제1방향으로 광이 출사되어 이미지가 디스플레이되며, 메인표시영역 및 컴포넌트영역을 구비한 제1 표시 패널; 상기 제1 표시 패널의 하부에 배치되며, 제2 표시 요소들에 의해서 상기 제1방향으로 광이 출사되어 이미지가 디스플레이되는 제2 표시 영역을 구비한 제2 표시 패널; 및 상기 제1 표시 패널의 하부에 배치되며, 상기 표시 장치의 외부로부터 획득된 광을 수광하는 컴포넌트;를 포함하는, 표시 장치를 개시한다.

Description

표시 패널 및 이를 구비하는 표시 장치{DISPLAY PANEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명의 실시예들은 표시 패널 및 이를 구비하는 표시 장치에 관한 것으로서, 더 상세하게는 전자요소인 컴포넌트가 배치되는 영역에서도 이미지를 디스플레이할 수 있도록 표시 영역이 확장된 표시 패널 및 이를 구비하는 표시 장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치가 다양하게 활용됨에 따라 표시 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 표시 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 전자요소인 컴포넌트가 배치되는 영역에서도 이미지를 디스플레이할 수 있도록 표시 영역이 확장된 표시 패널 및 이를 구비하는 표시 장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 표시 장치에 있어서, 제1 표시 요소들에 의해서 제1방향으로 광이 출사되어 이미지가 디스플레이되며, 메인표시영역 및 컴포넌트영역을 구비한 제1 표시 패널; 상기 제1 표시 패널의 하부에 배치되며, 제2 표시 요소들에 의해서 상기 제1방향으로 광이 출사되어 이미지가 디스플레이되는 제2 표시 영역을 구비한 제2 표시 패널; 및 상기 제1 표시 패널의 하부에 배치되며, 상기 표시 장치의 외부로부터 획득된 광을 수광하는 컴포넌트;를 포함하는, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 제2표시 요소들은 상기 컴포넌트영역의 가장자리에 대응되도록 배치되며, 상기 컴포넌트는 상기 컴포넌트영역에 중첩하여 배치될 수 있다.
일 실시예에 있어서, 상기 제2 표시 패널에서 구현되는 이미지는 상기 컴포넌트영역에서 구현된 이미지와 연동되어 표시될 수 있다.
일 실시예에 있어서, 상기 제2 표시 패널을 상기 제1 표시 패널에 대해서 상대적으로 이동시키는 이동 구동부; 및 상기 이동 구동부를 제어하는 제어부;를 더 포함하며, 상기 컴포넌트는 상기 제2 표시 패널에 실장되어 상기 제2 표시 영역의 일측에 배치될 수 있다.
일 실시예에 있어서, 상기 이동 구동부는 상기 제어부의 명령에 의해, 상기 컴포넌트 동작 시에 상기 컴포넌트가 상기 컴포넌트영역에 대응하도록 제2 표시 패널을 이동시키고, 상기 컴포넌트의 비동작 시에는 상기 제2 표시 영역이 상기 컴포넌트영역에 대응하도록 제2 표시 패널을 이동시킬 수 있다.
일 실시예에 있어서, 상기 컴포넌트영역은 제1컴포넌트영역 및 제2컴포넌트영역을 포함하며, 상기 제1컴포넌트영역의 해상도 및 화소 배치 구조 중 적어도 하나는 상기 제2컴포넌트영역과 다를 수 있다.
일 실시예에 있어서, 상기 제1 표시 요소들은 상기 컴포넌트영역에 배치된 제1 보조 표시 요소 및 제2 보조 표시 요소를 포함하며, 상기 제1 보조 표시 요소의 제1 화소전극의 두께는 상기 제2 보조 표시 요소의 제2화소전극의 두께보다 크며, 상기 제1 화소전극은 반사막을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 표시 요소들은 상기 컴포넌트영역에 배치된 제1 보조 표시 요소를 포함하고, 상기 제1 보조 표시 요소의 화소전극은 서로 다른 두께의 제1 화소전극부 및 제2 화소전극부를 포함하며, 상기 제1 화소전극부는 제1투명전극층, 상기 반사막, 제2투명전극층이 적층되어 구비되며, 상기 제2 화소전극부는 상기 제1투명전극층이 연장되어 구비될 수 있다.
일 실시예에 있어서, 상기 제2 표시 요소들은 무기 발광 다이오드로 구비되며, 상기 무기 발광 다이오드는 서로 다른 층에 구비된 제1 전극 및 제2 전극 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 제2 표시 요소들은 무기 발광 다이오드로 구비되며, 상기 무기 발광 다이오드는 동일층에 배치된 제1 전극 및 제2 전극 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 컴포넌트는 서로 다른 기능을 하는 제1컴포넌트 및 제2컴포넌트를 포함하며, 상기 제1컴포넌트와 상기 제2컴포넌트는 동일한 기판에 구비될 수 있다.
일 실시예에 있어서, 상기 컴포넌트는 촬상소자, 적외선 센서, 태양전지, 및 플래시(flash)로 이루어진 그룹에서 선택될 수 있다.
일 실시예에 있어서, 상기 메인표시영역의 해상도는 상기 컴포넌트영역의 해상도보다 클 수 있다.
일 실시예에 있어서, 상기 제1 표시 패널은, 기판 및 상기 기판과 상기 제1 표시 요소들 사이에 배치된 하부금속층을 포함하며, 상기 하부금속층은 상기 컴포넌트영역의 적어도 일부에 대응한 하부-홀을 구비할 수 있다.
본 발명의 다른 실시예는, 메인표시영역 및 컴포넌트영역을 포함하는 기판; 상기 메인표시영역에 배치된 메인 표시 요소들; 및 상기 컴포넌트영역에 배치된 보조 표시 요소들;을 포함하고, 상기 보조 표시 요소들은 제1 보조 표시 요소들 및 제2 보조 표시 요소들을 포함하며, 상기 제1 보조 표시 요소들의 제1 화소전극의 두께는 상기 제2 보조 표시 요소들의 제2 화소전극의 두께보다 크며, 상기 제1 화소전극은 반사막을 포함하는, 표시 패널을 개시한다.
일 실시예에 있어서, 상기 메인 표시 요소들로 구현되는 메인 부화소들의 화소 배치 구조는 상기 보조 표시 요소들에 의해 구현되는 보조 부화소들의 화소 배치 구조와 동일할 수 있다.
일 실시예에 있어서, 상기 제1 보조 표시 요소에 의해 구현되는 제1 부화소의 크기는, 상기 제1 부화소와 동일한 색을 내며 상기 제2 보조 표시 요소에 의해 구현되는 제2 부화소들의 크기보다 작을 수 있다.
일 실시예에 있어서, 제1 보조 표시 요소들 및 제2 보조 표시 요소들은 일체로 구비되며, 상기 제1화소전극은 제1투명전극층, 반사막, 제2투명전극층으로 구비되며, 상기 제2화소전극은 상기 제1투명전극층이 연장되어 구비될 수 있다.
일 실시예에 있어서, 상기 기판과 상기 제1 보조 표시 요소들 사이에 배치된 하부금속층;을 더 포함하고, 상기 하부금속층은 상기 제2 보조 표시 요소들에 대응하는 하부-홀을 구비할 수 있다.
일 실시예에 있어서, 상기 메인표시영역의 해상도는 상기 컴포넌트영역의 해상도에 비해서 클 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 전자요소인 컴포넌트가 배치되는 영역에서도 이미지를 디스플레이할 수 있도록 표시 영역이 확장된 표시 패널 및 이를 구비하는 표시 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 3은 도 1의 표시 장치에 포함될 수 있는 표시 패널을 개략적으로 나타내는 평면도이다.
도 4a 및 도 4b는 일 실시예에 따른 화소 회로를 나타낸다.
도 5는 일 실시예에 따른 표시 패널의 메인표시영역에 적용될 수 있는 화소 배치 구조를 나타낸다.
도 6a 내지 도 6d는 일 실시예에 따른 표시 패널의 컴포넌트영역에 적용될 수 있는 화소 배치 구조를 나타낸다.
도 7은 일 실시예에 따른 표시 패널의 일부를 개략적으로 도시한 단면도이다.
도 8은 일 실시예에 따른 표시 패널의 컴포넌트영역을 개략적으로 도시한 단면도이다.
도 9는 일 실시예에 따른 표시 패널의 컴포넌트영역을 개략적으로 도시한 단면도이다.
도 10은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 11a 및 도 11b는 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 12는 도 11a 및 11b에 적용될 수 있는 제2 표시 패널의 개략적인 평면도이다.
도 13a 및 도 13b는 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 14는 도 13a 및 도 13b에 적용될 수 있는 제2 표시 패널의 개략적인 평면도이다.
도 15는 일 실시예에 따른 제2 표시 패널의 제2 표시 영역의 일 예를 보여주는 평면도이다.
도 16은 도 15의 II-II'를 따르는 단면도이다.
도 17 및 도 18은 일 실시예에 따른 제2 표시 패널의 제2 표시 영역의 일 예를 보여주는 평면도이다.
도 19는 도 17 및 도 18의 발광 소자를 상세히 보여주는 사시도이다.
도 20은 도 17의 III-III'의 일 예를 보여주는 단면도이다.
도 21은 일 실시예에 따른 표시 장치의 일부를 나타내는 개략적인 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 표시 장치(1)는 표시영역(DA)과 표시영역(DA) 외측의 주변영역(DPA)을 포함한다. 표시영역(DA)은 컴포넌트영역(CA)과, 컴포넌트영역(CA)을 적어도 부분적으로 둘러싸는 메인표시영역(MDA)을 포함한다. 즉, 컴포넌트영역(DA)과 메인표시영역(MDA) 각각은 개별적으로 또는 함께 이미지를 디스플레이할 수 있다. 주변영역(DPA)은 표시요소들이 배치되지 않은 일종의 비표시영역일 수 있다. 표시영역(DA)은 주변영역(DPA)에 의해 전체적으로 둘러싸일 수 있다.
도 1은 메인표시영역(MDA)의 내에 하나의 컴포넌트영역(CA)이 위치하는 것을 도시한다. 다른 실시예로, 표시 장치(1)는 2개 이상의 컴포넌트영역(CA)들을 가질 수 있고, 복수 개의 컴포넌트영역(CA)들의 형상 및 크기는 서로 상이할 수 있다. ㅍ표시 장치(1)의 상면에 대략 수직인 방향에서 보았을 시, 컴포넌트영역(CA)의 형상은 원형, 타원형, 사각형 등의 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다. 그리고 도 1에서는 표시 장치(1)의 상면에 대략 수직인 방향에서 보았을 시 대략 사각형 형상을 갖는 메인표시영역(MDA)의 (+y 방향) 상측 중앙에 컴포넌트영역(CA)이 배치된 것으로 도시하고 있으나, 컴포넌트영역(CA)은 사각형인 메인표시영역(MDA)의 일측, 예컨대 우상측 또는 좌상측에 배치될 수도 있다.
표시 장치(1)는 메인표시영역(MDA)에 배치된 복수 개의 메인 부화소(Pm)들과 컴포넌트영역(CA)에 배치된 복수 개의 보조 부화소(Pa)들을 이용하여 이미지를 제공할 수 있다.
컴포넌트영역(CA)은 도 2를 참조하여 후술하는 것과 같이, 그 하부에 전자요소인 컴포넌트(40)가 배치될 수 있다. 컴포넌트(40)는 적외선 또는 가시광선 등을 이용하는 카메라로서, 촬상소자를 구비할 수도 있다. 또는 컴포넌트(40)는 태양전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서일 수 있다. 또는 컴포넌트(40)는 음향을 수신하는 기능을 가질 수도 있다. 이러한 컴포넌트(40)의 기능이 제한되는 것을 최소화하기 위해, 컴포넌트영역(CA)은 컴포넌트(40)로부터 외부로 출력되거나 외부로부터 컴포넌트(40)를 향해 진행하는 빛 또는/및 음향 등이 투과할 수 있는 투과영역(TA)을 포함할 수 있다. 본 발명의 일 실시예에 따른 표시 패널 및 이를 구비하는 표시 장치의 경우, 컴포넌트영역(CA)을 통해 광이 투과하도록 할 시, 광 투과율은 약 10% 이상, 보다 바람직하게 40% 이상이거나, 25% 이상이거나 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
컴포넌트영역(CA)에는 복수 개의 보조 부화소(Pa)들이 배치될 수 있다. 복수 개의 보조 부화소(Pa)들은 빛을 방출하여, 소정의 이미지를 제공할 수 있다. 컴포넌트영역(CA)에서 디스플레이되는 이미지는 보조 이미지로, 메인표시영역(MDA)에서 디스플레이되는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 컴포넌트영역(CA)은 빛 및 음향이 투과할 수 있는 투과영역(TA)을 구비하며, 투과영역(TA) 상에 부화소가 배치되지 않는 경우, 단위 면적 당 배치될 수 있는 보조 부화소(Pa)들의 수가 메인표시영역(MDA)에 단위 면적 당 배치되는 메인 부화소(Pm)들의 수에 비해 적을 수 있다.
도 2는 일 실시예에 따른 표시 장치(1)의 단면의 일부를 개략적으로 도시하는 단면도이다.
도 2를 참조하면, 표시 장치(1)는 표시요소를 포함하는 표시 패널(10), 표시 패널(10) 상의 윈도우(50), 및 표시 패널(10) 하부에 위치하며 컴포넌트영역(CA)에 대응하는 전자요소인 컴포넌트(40)를 포함할 수 있다.
표시 패널(10)은 기판(100), 기판(100) 상에 배치된 표시층(DISL), 표시층(DISL) 상의 박막봉지층(TFEL), 광학기능층(PF), 및 윈도우(50)를 포함할 수 있다. 또한, 표시 패널(10)은 표시층(DISL)을 밀봉하는 밀봉부재로써 박막봉지층(TFEL), 및 기판(100)에 하부에 배치된 패널 하부 커버(PB)을 더 포함할 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
표시층(DISL)은 기판(100) 상의 박막트랜지스터(TFT, TFT')를 포함하는 회로층, 표시요소인 유기발광다이오드(OLED)를 포함하는 표시요소층, 및 이들 사이의 절연층(IL, IL')을 포함할 수 있다.
표시 패널(10)의 메인표시영역(MDA)에는 메인 박막트랜지스터(TFT) 및 이와 연결된 유기발광다이오드(organic light-emitting diode, OLED)가 배치되어 메인 부화소(Pm)를 구현하며, 컴포넌트영역(CA)에는 보조 박막트랜지스터(TFT') 및 이와 연결된 유기발광다이오드(organic light-emitting diode, OLED)가 배치되어 보조 부화소(Pa)를 구현할 수 있다.
또한, 컴포넌트영역(CA)에는 투과영역(TA)이 배치될 수 있다. 투과영역(TA)은 컴포넌트영역(CA)에 대응하여 배치된 컴포넌트(40)로부터 방출되는 빛/신호 나 컴포넌트(40)로 입사되는 빛/신호가 투과(tansmission)되는 영역일 수 있다.
컴포넌트영역(CA)에는 하부금속층(BML)이 배치될 수 있다. 하부금속층(BML)은 보조 박막트랜지스터(TFT')의 하부에 대응하도록 배치될 수 있다. 이러한 하부금속층(BML)은 외부 광이 보조 박막트랜지스터(TFT') 등에 도달하는 것을 차단할 수 있다. 예컨대, 하부금속층(BML)은 컴포넌트(40)로부터 출사되는 광이 보조 부화소(Pa)를 구동하는 화소회로에 도달하는 것을 차단할 수 있다. 일부 실시예에서, 하부금속층(BML)에는 정전압 또는 신호가 일가되어, 정전기 방전에 의한 화소회로의 손상을 방지할 수 있다.
박막봉지층(TFEL)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 이와 관련하여, 도 2는 제1 및 제2무기봉지층(131, 133)과 이들 사이의 유기봉지층(132)을 나타낸다.
제1 및 제2무기봉지층(131, 133)은 알루미늄옥사이드, 티타늄옥사이드, 타탈륨옥사이드, 하프늄옥사이드, 아연옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(340)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
패널 하부 커버(PB)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 패널 하부 커버(PB)는 컴포넌트영역(CA)에 대응하는 개구(PB_OP)를 구비할 수 있다. 패널 하부 커버(PB)에 개구(PB_OP)를 구비함으로써, 컴포넌트영역(CA)의 광 투과율을 향상시킬 수 있다. 패널 하부 커버(PB)은 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET) 또는 폴리이미드(polyimide, PI)를 포함하여 구비될 수 있다.
컴포넌트영역(CA)의 면적은 컴포넌트(40)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 패널 하부 커버(PB)에 구비된 개구(PB_OP)의 면적은 상기 컴포넌트영역(CA)의 면적과 일치하지 않을 수 있다.
또한, 컴포넌트영역(CA)에는 복수의 컴포넌트(40)가 배치될 수 있다. 상기 복수의 컴포넌트(40)는 서로 기능을 달리할 수 있다. 예컨대, 복수의 컴포넌트(40) 는 카메라(촬상소자), 태양전지, 플래시(flash), 근접 센서, 조도 센서, 홍채 센서 중 적어도 두 개를 포함할 수 있다.
광학기능층(PF)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시 장치(1) 을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
일부 실시예에서, 반사 방지층은 위상지연자(retarder) 및/또는 편광자(polarizer)를 구비하는 광학 플레이트를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입의 편광자는 연신형 합성수지 필름을 포함하고, 액정 코팅타입의 편광자는 소정의 배열로 배열된 액정들을 포함할 수 있다. 일부 실시예에서, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다.
윈도우(50)는 표시 패널(10)의 상면을 커버하도록 표시 패널(300)의 상부에 배치될 수 있다. 이로 인해, 윈도우(50)는 표시 패널(10)의 상면을 보호하는 기능을 할 수 있다.
도시되지는 않았으나, 표시 패널(10)과 광학기능층(PF) 사이에는 터치입력을 감지하는 터치전극층이 더 배치될 수 있다. 한편, 본 실시예에서 밀봉부재로 박막봉지층(TFEL)을 이용한 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 표시층(DISL)을 밀봉하는 부재로써, 실런트 또는 프릿에 의해서 기판(100)과 합착되는 밀봉기판을 이용할 수도 있다.
도 3은 일 실시예에 따른 표시 패널(10)을 개략적으로 나타내는 평면도이다.
도 3을 참조하면, 표시 패널(10)을 이루는 각종 구성 요소들은 기판(100) 상에 배치된다. 기판(100)은 표시영역(DA) 및 표시영역(DA)을 둘러싸는 주변영역(DPA)을 포함한다. 표시영역(DA)은 메인 이미지가 디스플레이되는 메인표시영역(MDA)과, 투과영역(TA)을 가지며 보조 이미지가 디스플레이되는 컴포넌트영역(CA)을 포함한다. 보조 이미지는 메인 이미지와 함께 하나의 전체 이미지를 형성할 수도 있고, 보조 이미지는 메인 이미지로부터 독립된 이미지일 수도 있다.
메인표시영역(MDA)에는 복수의 메인 부화소(Pm)들이 배치된다. 메인 부화소(Pm)들은 각각 유기발광다이오드(OLED)와 같은 표시요소로 구현될 수 있다. 각 메인 부화소(Pm)는 메인표시영역(MDA)에 배치된 유기발광다이오드(OLED)의 발광영역으로 정의되며, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 메인표시영역(MDA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
컴포넌트영역(CA)은 메인표시영역(MDA)의 일측에 위치할 수 있으며, 컴포넌트영역(CA)에는 복수의 보조 부화소(Pa)들이 배치된다. 복수 개의 보조 부화소(Pa)들은 각각 유기발광다이오드(OLED)와 같은 표시요소에 의해서 구현될 수 있다. 각 보조 부화소(Pa)는 컴포넌트영역(CA)에 배치된 유기발광다이오드(OLED)의 발광영역으로 정의되며, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 컴포넌트영역(CA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
한편, 컴포넌트영역(CA)은 투과영역(TA)을 가질 수 있다. 투과영역(TA)은 복수 개의 보조 부화소(Pa)들을 둘러싸도록 배치될 수 있다. 또는 투과영역(TA)은 복수 개의 보조 부화소(Pa)들이 이루는 화소그룹과 격자 형태로 배치될 수도 있다.
컴포넌트영역(CA)은 투과영역(TA)을 갖기에, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도보다 낮을 수 있다. 예컨대, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/16 등일 수 있다. 예컨대 메인표시영역(MDA)의 해상도는 약 400ppi 이상이고, 컴포넌트영역(CA)의 해상도는 약 200ppi 또는 약 100ppi 일 수 있다.
부화소(Pm, Pa)들을 구동하는 화소회로들 각각은 주변영역(DPA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(DPA)에는 제1스캔 구동회로(SDRV1), 제2스캔 구동회로(SDRV2), 단자부(PAD), 구동전압 공급라인(11) 및 공통전압 공급라인(13)이 배치될 수 있다.
제1스캔 구동회로(SDRV1)는 스캔선(SL)을 통해 부화소(Pm, Pa)들을 구동하는 화소회로들 각각에 스캔 신호를 인가할 수 있다. 제1스캔 구동회로(SDRV1)는 발광 제어선(EL)을 통해 각 화소회로에 발광 제어 신호를 인가할 수 있다. 제2스캔 구동회로(SDRV2)는 메인표시영역(MDA)을 중심으로 제1스캔 구동회로(SDRV1)의 반대편에 위치할 수 있으며, 제1스캔 구동회로(SDRV1)와 대략 평행할 수 있다. 메인표시영역(MDA)의 메인 부화소(Pm)들의 화소회로 중 일부는 제1스캔 구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2스캔 구동회로(SDRV2)에 전기적으로 연결될 수 있다. 컴포넌트영역(CA)의 보조 부화소(Pa)들의 화소회로 일부는 제1스캔 구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2스캔 구동회로(SDRV2)에 전기적으로 연결될 수 있다. 제2스캔 구동회로(140)는 생략될 수 있다.
단자부(PAD)는 기판(100)의 일측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시 회로 보드(30)와 연결된다. 표시 회로 보드(30)에는 표시 구동부(32)가 배치될 수 있다. 표시 구동부(32)는 제1스캔 구동회로(SDRV1)와 제2스캔 구동회로(SDRV2)에 전달하는 제어 신호를 생성할 수 있다. 또한, 표시 구동부(32)는 구동전압 공급라인(11)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급라인(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압 공급라인(11)과 연결된 구동전압선(PL)을 통해 부화소들(Pm, Pa)의 화소회로에 인가되고, 공통전압(ELVSS)은 공통전압 공급라인(13)과 연결되어 표시요소의 대향전극에 인가될 수 있다. 표시 구동부(32)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃 배선(FW) 및 팬아웃 배선(FW)과 연결된 데이터라인(DL)을 통해 부화소(Pm, Pa)들의 화소회로에 전달될 수 있다.
구동전압 공급라인(11)은 메인표시영역(MDA)의 하측에서 x방향으로 연장되어 구비될 수 있다. 공통전압 공급라인(13)은 루프 형상에서 일측이 개방된 형상을 가져, 메인표시영역(MDA)을 부분적으로 둘러쌀 수 있다.
도 4a 및 도 4b는 실시예들에 따른 부화소(Pm, Pa)를 구동하는 화소회로의 등가회로도이다.
도 4a를 참조하면, 화소회로(PC)는 유기발광다이오드(OLED)와 연결되어 부화소들의 발광을 구현할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 4a에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 4b를 참조하면, 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
도 4b에서는, 각 화소회로(PC) 마다 신호선들(SL, SL-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(SL, SL-1, EL, DL) 중 적어도 어느 하나, 또는/및 초기화전압선(VL)은 이웃하는 화소회로들에서 공유될 수 있다.
구동 박막트랜지스터(T1)의 드레인전극은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동 전류를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극은 스캔선(SL)과 연결되고, 소스전극은 데이터선(DL)과 연결된다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온 되어 데이터선(DL)으로 전달된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극은 스캔선(SL)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극과 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제1초기화 박막트랜지스터(T4)의 소스전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 보상 박막트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1초기화 박막트랜지스터(T4)의 게이트전극은 이전 스캔선(SL-1)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 소스전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화 전압(Vint)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
동작제어 박막트랜지스터(T5)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 소스전극은 구동전압선(PL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 드레인전극은 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결될 수 있다. 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되며, 유기발광다이오드(OLED)에 구동 전류가 흐르게 된다.
제2초기화 박막트랜지스터(T7)의 게이트전극은 이전 스캔선(SL-1)에 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 소스전극은 유기발광다이오드(OLED)의 화소전극과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 유기발광다이오드(OLED)의 화소전극을 초기화시킬 수 있다.
도 4b에서는, 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 이전 스캔선(SL-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔선)에 연결되어 해당 스캔선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압선(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및, 제1초기화 박막트랜지스터(T4)의 소스전극에 함께 연결될 수 있다.
유기발광다이오드(OLED)의 대향전극(예컨대, 캐소드)은 공통전압(ELVSS)을 제공받는다. 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
화소회로(PC)는 도 4a 및 도 4b를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
메인 부화소(Pm)와 보조 부화소(Pa)를 구동하는 화소회로(PC)는 동일하게 구비될 수도 있고, 서로 다르게 구비될 수도 있다. 예컨대, 메인 부화소(Pm)과 보조 부화소(Pa)를 구동하는 화소회로(PC)는 도 4b에 도시된 화소회로(PC)로 구비될 수 있다. 다른 실시예로, 메인 부화소(Pm)를 구동하는 회소회로(PC)는 도 4b에 도시된 화소회로(PC)를 채용하고, 보조 부화소(Pa)를 구동하는 화소회로(PC)는 도 4a에 도시된 화소회로(PC)를 채용할 수 있다.
도 5는 일 실시예에 따른 메인표시영역에서의 화소 배치 구조를 개략적으로 도시하는 배치도이다.
메인표시영역(MDA)에는 복수의 메인 부화소(Pm)들이 배치될 수 있다. 본 명세서에서 부화소는 이미지를 구현하는 최소 단위로 발광영역을 의미한다. 한편, 유기발광다이오드를 표시요소로 채용하는 경우, 상기 발광영역은 화소정의막의 개구에 의해서 정의될 수 있다. 이에 대해서는 후술한다.
도 5와 같이, 메인표시영역(MDA)에 배치된 메인 부화소(Pm)들은 펜타일 구조로 배치될 수 있다. 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)는 각각 적색, 녹색, 청색을 구현할 수 있다.
제1 행(1N)에는 복수의 적색 부화소(Pr)와 복수의 청색 부화소(Pb)가 교대로 배치되어 있으며, 인접한 제2 행(2N)에는 복수의 녹색 부화소(Pg)가 소정 간격 이격되어 배치되어 있고, 인접한 제3 행(3N)에는 청색 부화소(Pb)와 적색 부화소(Pr)가 교대로 배치되어 있으며, 인접한 제4 행(4N)에는 복수의 녹색 부화소(Pg)가 소정 간격 이격되어 배치되어 있고, 이러한 화소의 배치가 제N 행까지 반복되어 있다. 이 때, 청색 부화소(Pb) 및 적색 부화소(Pr)는 녹색 부화소(Pg)보다 크게 구비될 수 있다.
제1 행(1N)에 배치된 복수의 적색 부화소(Pr) 및 청색 부화소(Pb)와 제2 행(2N)에 배치된 복수의 녹색 부화소(Pg)는 서로 엇갈려서 배치되어 있다. 따라서, 제1 열(1M)에는 적색 부화소(Pr) 및 청색 부화소(Pb)가 교대로 배치되어 있으며, 인접한 제2 열(2M)에는 복수의 녹색 부화소(Pg)가 소정 간격 이격되어 배치되어 있고, 인접한 제3 열(3M)에는 청색 부화소(Pb) 및 적색 부화소(Pr)가 교대로 배치되어 있으며, 인접한 제4 열(4M)에는 복수의 녹색 부화소(Pg)가 소정 간격 이격되어 배치되어 있으며, 이러한 화소의 배치가 제M 열까지 반복되어 있다.
이와 같은 화소 배열 구조를 다르게 표현하면, 녹색 부화소(Pg)의 중심점을 사각형의 중심점으로 하는 가상의 사각형(VS)의 꼭지점 중에 서로 마주보는 제1, 제3 꼭지점에는 적색 부화소(Pr)가 배치되며, 나머지 꼭지점인 제2, 제4 꼭지점에 청색 부화소(Pb)가 배치되어 있다고 표현할 수 있다. 이 때, 가상의 사각형(VS)는 직사각형, 마름모, 정사각형 등 다양하게 변형될 수 있다.
이러한 화소 배열 구조를 펜타일 매트릭스(Pentile Matrix) 구조, 또는 펜타일 구조라고 하며, 인접한 화소를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 화소로 고해상도를 구현할 수 있다.
도 5에서는 복수의 메인 부화소(Pm)들이 펜타일 매트릭스 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 복수 개의 메인 부화소(Pm)들은 스트라이프(stripe) 구조, 모자익(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
도 6a 내지 도 6d는 다양한 실시예들에 따른 컴포넌트영역(CA)에서의 화소 배치 구조를 개략적으로 도시하는 배치도이다.
도 6a를 참조하면, 컴포넌트영역(CA)에는 복수 개의 보조 부화소(Pa)들이 배치될 수 있다. 보조 부화소(Pa)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다.
컴포넌트영역(CA)은 적어도 하나 이상의 보조 부화소(Pa)를 포함하는 화소그룹(PG)과 투과영역(TA)을 가질 수 있다. 화소그룹(PG)과 투과영역(TA)은 x 방향과 y 방향을 따라 교번하여 배치되며, 예컨대 격자형상으로 배치될 수 있다. 이 경우 컴포넌트영역(CA)은 복수 개의 화소그룹(PG)들과 복수 개의 투과영역(TA)들을 가질 수 있다.
화소그룹(PG)은 복수 개의 보조 부화소(Pa)들을 사전 설정된 단위로 묶은 부화소 집합체로 정의할 수 있다. 예컨대, 도 6a에서는 하나의 화소그룹(PG)이 8개의 보조 부화소(Pa)들을 포함하는 것으로 도시하고 있다. 즉, 도 6a에서는 하나의 화소그룹(PG)이 2개의 적색 부화소(Pr), 4개의 녹색 부화소(Pg), 2개의 청색 부화소(Pb)를 포함하는 것으로 도시하고 있다. 또한, 상기 보조 부화소(Pa)들은 펜타일 구조로 배열된 것을 도시하고 있다.
컴포넌트영역(CA)에서는 소정의 개수의 화소그룹(PG)과 소정의 개수의 투과영역(TA)이 묶여진 기본 유닛(U)이 x방향 및 y방향으로 반복적으로 배치될 수 있다. 도 6a에 있어서, 기본 유닛(U)은 2개의 화소그룹(PG)과 그 주변의 배치된 2개의 투과영역(TA)을 사각형으로 묶은 형상일 수 있다. 기본 유닛(U)은 반복적인 형상을 구획한 것으로, 구성의 단절을 의미하지 않는다.
메인표시영역(MDA)에 상기 기본 유닛(U)의 면적과 동일한 면적으로 구비된 대응 유닛(U')을 설정할 수 있다. 이 경우, 대응 유닛(U')에 포함된 메인 부화소(Pm)들의 개수는 기본 유닛(U)에 포함된 보조 부화소(Pa)들의 개수보다 크게 구비될 수 있다. 즉, 기본 유닛(U)에 포함된 보조 부화소(Pa)들은 16개이고, 대응 유닛(U')에 포함된 메인 부화소(Pm)들은 32개로, 동일 면적당 배치된 보조 부화소(Pa)들의 개수와 메인 부화소(Pm)들의 개수는 1:2의 비율로 구비될 수 있다.
도 6a와 같이 보조 부화소(Pa)들의 배치구조가 펜타일 구조이며, 해상도는 메인표시영역(MDA)에 비해 1/2으로 구비되는 컴포넌트영역(CA)의 화소 배치 구조를 1/2 펜타일 구조라고 한다.
도 6b를 참조하면, 컴포넌트영역(CA)의 보조 부화소(Pa)들의 화소 배치 구조는 스트라이프(stripe) 구조로 구비될 수 있다. 즉, 적색 부화소(Pr), 녹색 부화소(Pg) 및 청색 부화소(Pb)는 x방향을 따라 나란하게 배열될 수 있다. 이 때, 적색 부화소(Pr), 녹색 부화소(Pg) 및 청색 부화소(Pb)는 y방향의 장변을 가질 수 있다. 또는, 도시된 바와 달리, 적색 부화소(Pr), 녹색 부화소(Pg) 및 청색 부화소(Pb)는 y방향을 따라 나란하게 배열될 수 있다. 이 때, 적색 부화소(Pr), 녹색 부화소(Pg) 및 청색 부화소(Pb)는 x방향의 장변을 가질 수 있다.
도 6b에서와 같이, 보조 부화소(Pa)들의 형상 및 크기는 메인 부화소(Pm)들의 형상 및 크기와 다르게 구비될 수 있다. 예컨대, 보조 부화소(Pa)의 적색 부화소(Pr)의 크기는 메인 부화소(Pm)의 적색 부화소(Pr)의 크기보다 크게 구비될 수 있다. 또한, 단위유닛(U)에서 화소그룹(PG)이 차지하는 면적은 1/4일 수 있고, 나머지 영역은 투과영역(TA)으로 구비될 수 있다.
화소그룹(PG)에 포함된 보조 부화소(Pa)의 개수나 배열 방식은 컴포넌트영역(CA)의 해상도에 따라 변형될 수 있다. 예컨대, 보조 부화소(Pa)들은 스트라이프 구조, 모자익 구조, 델타 구조 등으로 배열될 수 있으며, 컴포넌트영역(CA)에서의 해상도는 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/16 등일 수 있다.
도 6c를 참조하면, 컴포넌트영역(CA)에 배치된 보조 부화소(Pa)는 광 투과율이 상이한 표시요소에 의해 구현되는 제1보조 부화소(Pa1) 및 제2보조 부화소(Pa2)를 포함할 수 있다. 예컨대, 제1보조 부화소(Pa1)를 구현하는 표시요소의 화소전극은 반사막을 포함하고, 제2보조 부화소(Pa2)를 구현하는 표시요소의 화소전극은 투명전극으로 구비될 수 있다. 이에 따라, 제2보조 부화소(Pa2)들로 이루어진 제2화소그룹(PG2)이 배치된 영역은 광이 일부 투과하는 반투과영역(semi-transmission area, STA)일 수 있다. 즉, 반투과영역(STA)은 제1보조 부화소(Pa1)들로 이루어진 제1화소그룹(PG1)이 배치된 영역보다 광 투과율이 높고, 보조 부화소들이 배치되지 않은 투과영역(TA)에 배해서는 광 투과율이 낮은 영역으로 정의될 수 있다. 제2화소그룹(PG2)이 배치됨에 따라, 컴포넌트영역(CA)의 광 투과율을 확보하는 동시에 해상도를 증가시킬 수 있다.
도 6c에서는 컴포넌트영역(CA)에 투과영역(TA)이 배치되는 것을 도시하고 있으나, 반투과영역(STA)이 배치되는 경우, 투과영역(TA)은 구비되지 않을 수 있다. 또한, 반투과영역(STA)에 배치된 제2보조 부화소(Pa2)들의 형상, 화소 배치 구조는 다양하게 변형될 수 있다. 예컨대, 제1보조 부화소(Pa1)들은 펜타일 구조로 배치되고, 제2보조 부화소(Pa2)들은 스트라이프 구조로 배치될 수 있다.
도 6d를 참조하면, 컴포넌트영역(CA)에 배치된 보조 부화소(Pa)는 광 투과율이 상이한 표시요소에 의해 구현되는 제1보조 부화소(Pa1) 및 제2보조 부화소(Pa2)를 포함할 수 있다. 예컨대, 제1보조 부화소(Pa1)를 구현하는 표시요소의 화소전극은 반사막을 포함하고, 제2보조 부화소(Pa2)를 구현하는 표시요소의 화소전극은 투명전극으로 구비될 수 있다. 이 경우, 제1보조 부화소(Pa1)의 크기(W_Pa1)는 동일한 색을 내는 제2보조 부화소(Pa2)의 크기(W_Pa2)에 비해서 작게 구비될 수 있다. 동일 조건 하에서, 제2보조 부화소(Pa2)의 휘도는 제1보조 부화소(Pa1)보다 작을 수 있는 바, 제1보조 부화소(Pa1)의 크기를 줄여 휘도를 균일하게 맞출 수 있다.
도 7은 일 실시예에 따른 표시패널(10)의 단면도로, 메인표시영역(MDA) 및 컴포넌트영역(CA)을 개략적으로 도시한 단면도이다.
도 7을 참조하면, 표시패널(10)은 메인표시영역(MDA) 및 컴포넌트영역(CA)를 포함한다. 메인표시영역(MDA)에는 메인 부화소(Pm)가 배치되고, 컴포넌트영역(CA)에는 보조 부화소(Pa) 및 투과영역(TA)이 배치된다.
메인표시영역(MDA)에는 메인 화소회로(PC)에 포함된 메인 박막트랜지스터(TFT), 메인 스토리지 커패시터(Cst), 및 메인표시요소로써 배치된 유기발광다이오드(OLED)를 포함할 수 있다. 컴포넌트영역(CA)에는 보조 화소회로(PC')에 포함된 보조 박막트랜지스터(TFT'), 보조 스토리지 커패시터(Cst'), 및 보조 표시요소로써 배치된 유기발광다이오드(OLED')를 포함할 수 있다. 표시 패널(10)은 투과영역(TA)에 대응하는 투과홀(TAH)을 가질 수 있다.
이하, 표시 패널(10)에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다.
전술한 바와 같이, 기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 고분자 수지는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 또한 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiO2) 또는 실리콘질화물(SiNX)으로 구비될 수 있다. 버퍼층(111)은 제1버퍼층(111a) 및 제2버퍼층(111b)이 적층되도록 구비될 수 있다.
컴포넌트영역(CA)에서, 제1버퍼층(111a)과 제2버퍼층(111b) 사이에는 하부금속층(BML)이 배치될 수 있다. 다른 실시예로, 하부금속층(BML)은 기판(100)과 제1버퍼층(111a) 사이에 배치될 수도 있다. 하부금속층(BML)은 보조 박막트랜지스터(TFT')의 하부에 배치되어, 컴포넌트 등으로부터 방출되는 빛에 의해서 보조 박막트랜지스터(TFT')의 특성이 열화되는 것을 방지할 수 있다.
또한, 하부금속층(BML)은 다른 층에 배치된 배선(GCL)과 컨택홀을 통해 연결될 수 있다. 하부금속층(BML)은 상기 배선(GCL)으로부터 정전압 또는 신호를 제공받을 수 있다. 예컨대, 하부금속층(BML)은 구동전압(ELVDD) 또는 스캔 신호를 제공받을 수 있다. 하부금속층(BML)은 정전압 또는 신호를 제공받음에 따라 정전기 방전이 발생될 확률을 현저히 줄일 수 있다. 하부금속층(BML)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있다. 하부금속층(BML)은 전술한 물질의 단일층 또는 다층일 수 있다.
일 실시예에 있어서, 하부금속층(BML)은 컴포넌트영역(CA)에 대응하도록 구비될 수 있다. 이 경우, 하부금속층(BML)은 투과영역(TA)과 중첩하는 하부-홀(BMLH)을 구비할 수 있다. 일부 실시예에서, 상기 하부-홀(BMLH)의 형상 및 크기에 의해서 투과영역(TA)의 형상 및 크기가 정의될 수 있다.
상기 버퍼층(111) 상부에는 메인 박막트랜지스터(TFT) 및 보조 박막트랜지스터(TFT')가 배치될 수 있다. 메인 박막트랜지스터(TFT)는 제1반도체층(A1), 제1게이트전극(G1), 제1소스전극(S1), 제1드레인전극(D1)을 포함하고, 보조 박막트랜지스터(TFT)는 제2반도체층(A2), 제2게이트전극(G2), 제2소스전극(S2), 제2드레인전극(D2)을 포함할 수 있다. 메인 박막트랜지스터(TFT)는 메인표시영역(MDA)의 유기발광다이오드(OLED)와 연결되어 상기 유기발광다이오드(OLED)를 구동할 수 있다. 보조 박막트랜지스터(TFT')는 컴포넌트영역(CA)의 유기발광다이오드(OLED')와 연결되어 유기발광다이오드(OLED')를 구동할 수 있다.
제1반도체층(A1) 및 제2반도체층(A2)은 상기 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1) 및 제2반도체층(A2)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1) 및 제2반도체층(A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함하는 산화물 반도체일 수 있다. 제1반도체층(A1) 및 제2반도체층(A2)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
제2반도체층(A2)은 상기 제2버퍼층(111b)을 사이에 두고 하부금속층(BML)과 중첩할 수 있다. 일 실시예로서, 제2반도체층(A2)의 폭은 하부금속층(BML)의 폭 보다 작게 형성될 수 있으며, 따라서 기판(100)에 수직한 방향에서 사영하였을 때 제2반도체층(A2)은 전체적으로 하부금속층(BML)과 중첩할 수 있다.
제1반도체층(A1) 및 제2반도체층(A2)을 덮도록 제1게이트절연층(112)이 구비될 수 있다. 제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1게이트절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1게이트절연층(112) 상부에는 상기 제1반도체층(A1) 및 제2반도체층(A2)과 각각 중첩되도록 제1게이트전극(G1) 및 제2게이트전극(G2)이 배치된다. 제1게이트전극(G1) 및 제2게이트전극(G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 제1게이트전극(G1) 및 제2게이트전극(G2)은 Mo의 단층일 수 있다.
제2게이트절연층(113)은 상기 제1게이트전극(G1) 및 제2게이트전극(G2)을 덮도록 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다. 제2게이트절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트절연층(113) 상부에는 메인 스토리지 커패시터(Cst)의 제1상부 전극(CE2) 및 보조 스토리지 커패시터(Cst')의 제2상부 전극(CE2')이 배치될 수 있다.
메인표시영역(MDA)에서 제1상부 전극(CE2)은 그 아래의 제1게이트전극(G1)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 제1게이트전극(G1) 및 제1상부 전극(CE2)은 메인 스토리지 커패시터(Cst)를 이룰 수 있다. 제1게이트전극(G1)은 메인 스토리지 커패시터(Cst)의 제1하부 전극(CE1)일 수 있다.
컴포넌트영역(CA)에서 제2상부 전극(CE2')은 그 아래의 제2게이트전극(G2)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 제2게이트전극(G2) 및 제2상부 전극(CE2')은 보조 스토리지 커패시터(Cst')를 이룰 수 있다. 제1게이트전극(G1)은 보조 스토리지 커패시터(Cst')의 제2하부 전극(CE1')일 수 있다.
제1상부 전극(CE2) 및 제2상부 전극(CE2')은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(115)은 상기 제1상부 전극(CE2) 및 제2상부 전극(CE2')을 덮도록 형성될 수 있다. 층간절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
이러한 제1게이트절연층(112), 제2게이트절연층(113) 및 층간절연층(115)을 통칭하여 무기절연층(IL)이라고 하면, 무기절연층(IL)은 투과영역(TA)에 대응하는 제1홀(H1)을 가질 수 있다. 제1홀(H1)은 버퍼층(111) 또는 기판(100)의 상면의 일부를 노출시킬 수 있다. 제1홀(H1)은 투과영역(TA)에 대응되도록 형성된 제1게이트절연층(112)의 개구, 제2게이트절연층(113)의 개구 및 층간절연층(115)의 개구가 중첩된 것일 수 있다. 이러한 개구들은 별도의 공정을 통해서 각각 형성되거나 동일한 공정을 통해서 동시에 형성될 수 있다. 이러한 개구들이 별도의 공정으로 형성되는 경우, 제1홀(H1)의 내측면은 매끄럽지 않고 계단 형상과 같은 단차를 가질 수도 있다.
물론 이와 달리, 무기절연층(IL)은 버퍼층(111)을 노출하는 제1홀(H1)이 아닌 그루브(groove)를 가질 수도 있다. 또는, 무기절연층(IL)은 투과영역(TA)에 대응하는 제1홀(H1)이나 그루브를 갖지 않을 수도 있다. 무기절연층(IL)은 대체로 우수한 광 투과율을 갖는 무기 절연 물질을 포함하는바, 투과영역(TA)에 대응하는 홀이나 그루브를 갖지 않더라도 충분한 투과율을 가져, 컴포넌트(40, 도 2 참조)가 충분한 양의 광을 송/수신하도록 할 수 있다.
소스전극(S1, S2) 및 드레인전극(D1, D2)은 층간절연층(115) 상에 배치된다. 소스전극(S1, S2) 및 드레인전극(D1, D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S1, S2)과 드레인전극(D1, D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
소스전극(S1, S2)과 드레인전극(D1, D2)를 덮도록 제1평탄화층(117)이 배치될 수 있다. 제1평탄화층(117)은 그 상부에 배치되는 제1화소전극(121) 및 제2화소전극(121')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
제1평탄화층(117)은 유기물질 또는 무기물질을 포함할 수 있으며, 단층구조 또는 다층구조를 가질 수 있다. 이러한, 제1평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다. 한편, 제1평탄화층(117)은 실리콘옥사이드(SiO2), 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON), 알루미늄옥사이드(Al2O3), 티타늄옥사이드(TiO2), 탄탈륨옥사이드(Ta2O5), 하프늄옥사이드(HfO2) 또는 징크옥사이드(ZnO2) 등을 포함할 수 있다. 제1평탄화층(117)을 형성할 시, 층을 형성한 후 평탄한 상면을 제공하기 위해서 그 층의 상면에 화학적 기계적 폴리싱이 수행될 수 있다.
제1평탄화층(117)은 투과영역(TA)에 대응하여 제2홀(H2)을 가질 수 있다. 제2홀(H2)은 제1홀(H1)과 중첩할 수 있다. 도 7에서는 제2홀(H2)이 제1홀(H1) 보다 크게 형성된 것으로 도시하고 있다. 다른 실시예로, 제1평탄화층(117)은 무기절연층(IL)의 제1홀(H1)의 가장자리를 덮도록 구비되어, 제2홀(H2)의 면적이 제1홀(H1)의 면적보다 좁을 수도 있다.
제1평탄화층(117)은 메인 박막트랜지스터(TFT)의 제1소스전극(S1) 및 제1드레인전극(D1) 중 어느 하나를 노출시키는 개구부를 가지며, 제1화소전극(121)은 이 개구부를 통해 제1소스전극(S1) 또는 제1드레인전극(D1)과 컨택하여 메인 박막트랜지스터(TFT)에 전기적으로 연결될 수 있다. 또한, 제1평탄화층(117)은 보조 박막트랜지스터(TFT')의 제2소스전극(S2) 및 제2드레인전극(D2) 중 어느 하나를 노출시키는 개구부를 가지며, 제2화소전극(121')은 이 개구부를 통해 제2소스전극(S2) 또는 제2드레인전극(D2)과 컨택하여 보조 박막트랜지스터(TFT')에 전기적으로 연결될 수 있다.
제1화소전극(121)과 제2화소전극(121')은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 제1화소전극(121)과 제2화소전극(121')은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예컨대 제1화소전극(121)과 제2화소전극(121')은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막들을 갖는 구조를 가질 수 있다. 이 경우, 제1화소전극(121)과 제2화소전극(121')은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
화소정의막(119)은 제1화소전극(121) 및 제2화소전극(121') 각각의 가장자리를 커버할 수 있다. 화소정의막(119)은 제1화소전극(121) 및 제2화소전극(121') 각각에 중첩하며, 부화소의 발광영역을 정의하는 제1개구(OP1) 및 제2개구(OP2)를 포함한다. 화소정의막(119)은 화소전극(121, 121')의 가장자리와 화소전극(121, 121') 상부의 대향전극(123)의 사이의 거리를 증가시킴으로써 화소전극(121, 121')의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(119)은 투과영역(TA)에 위치하는 제3홀(H3)을 가질 수 있다. 제3 홀(H3)은 제1홀(H1) 및 제2홀(H2)과 중첩할 수 있다. 제1홀(H1) 내지 제3홀(H3)에 의해, 투과영역(TA)에서의 광 투과율이 향상될 수 있다. 제1홀(H1) 내지 제3홀(H3)의 내측면에는 후술할 대향전극(123)의 일부가 배치될 수 있다.
화소정의막(119)의 제1개구(OP1) 및 제2개구(OP2)의 내부에는 제1화소전극(121) 및 제2화소전극(121')에 각각 대응되도록 형성된 제1발광층(122b) 및 제2발광층(122b')이 배치된다. 제1발광층(122b)과 제2발광층(122b')은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제1발광층(122b)과 제2발광층(122b')의 상부 및/또는 하부에는 유기 기능층(122e)이 배치될 수 있다. 유기 기능층(122e)은 제1기능층(122a) 및/또는 제2기능층(122c)를 포함할 수 있다. 제1기능층(122a) 또는 제2기능층(122c)는 생략될 수 있다.
제1기능층(122a)은 제1발광층(122b)과 제2발광층(122b')의 하부에 배치될 수 있다. 제1기능층(122a)은 유기물로 구비된 단층 또는 다층일 수 있다. 제1기능층(122a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1기능층(122a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1기능층(122a)은 메인표시영역(MDA)와 컴포넌트영역(CA)에 포함된 메인 부화소(Pm)들과 보조 부화소(Pa)들에 대응되도록 일체로 형성될 수 있다. 이에 따라, 제1기능층(122a)은 투과영역(TA)에 대응하여 배치될 수 있다.
제2기능층(122c)은 상기 제1발광층(122b) 및 제2발광층(122b') 상부에 배치될 수 있다. 제2기능층(122c)은 유기물로 구비된 단층 또는 다층일 수 있다. 제2기능층(122c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2기능층(122c)은 메인표시영역(MDA)와 컴포넌트영역(CA)에 포함된 메인 부화소(Pm)들과 보조 부화소(Pa)들에 대응되도록 일체로 형성될 수 있다. 이에 따라, 제2기능층(122c)은 투과영역(TA)에 대응하여 배치될 수 있다.
제2기능층(122c) 상부에는 대향전극(123)이 배치된다. 대향전극(123)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(123)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(123)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(123)은 메인표시영역(MDA)와 컴포넌트영역(CA)에 포함된 메인 부화소(Pm)들과 보조 부화소(Pa)들에 대응되도록 일체로 형성될 수 있다.
메인표시영역(MDA)에 형성된 제1화소전극(121)으로부터 대향전극(123)까지의 층들은 유기발광다이오드(OLED)를 이룰 수 있다. 컴포넌트영역(CA)에 형성된 제2화소전극(121')으로부터 대향전극(123)까지의 층들은 유기발광다이오드(OLED')를 이룰 수 있다.
대향전극(123) 상에는 유기물질을 포함하는 상부층(150)이 형성될 수 있다. 상부층(150)은 대향전극(123)을 보호하는 동시에 광추출 효율을 높이기 위해서 마련된 층일 수 있다. 상부층(150)은 대향전극(123) 보다 굴절률이 높은 유기물질을 포함할 수 있다. 또는, 상부층(150)은 굴절율이 서로 다른층들이 적층되어 구비될 수 있다. 예컨대, 상부층(150)은 고굴절률층/저굴절률층/고굴절률층이 적층되어 구비될 수 있다. 이 때, 고굴절률층의 굴절률은 1.7이상 일 수 있으며, 저굴절률층의 굴절률은 1.3이하 일 수 있다.
상부층(150)은 추가적으로 LiF를 포함할 수 있다. 또는, 상부층(150)은 추가적으로 실리콘 산화물(SiO2), 실리콘 질화물(SiNx)와 같은 무기 절연물을 포함할 수 있다.
제1기능층(122a), 제2기능층(122c), 대향전극(123), 및 상부층(150)은 투과영역(TA)에 대응하는 투과홀(TAH)을 구비할 수 있다. 즉, 제1기능층(122a), 제2기능층(122c), 대향전극(123), 및 상부층(150) 각각이 투과영역(TA)에 대응하는 개구들을 가질 수 있다. 그러한 개구들의 면적은 실질적으로 동일할 수 있다. 예컨대, 대향전극(123)의 개구의 면적은 투과홀(TAH)의 면적과 실질적으로 동일할 수 있다.
이러한 투과홀(TAH)이 투과영역(TA)에 대응한다는 것은, 투과홀(TAH)이 투과영역(TA)과 중첩하는 것으로 이해될 수 있다. 이 때, 투과홀(TAH)의 면적은 무기절연층(IL)에 형성된 제1홀(H1)의 면적보다 좁게 구비될 수 있다. 이를 위해, 도 7에서는 투과홀(TAH)의 폭(Wt)이 제1홀(H1)의 폭(W1)보다 작은 것으로 도시하고 있다. 여기서, 투과홀(TAH)의 면적은 투과홀(TAH)을 구성하는 개구들 중 가장 좁은 면적을 갖는 개구의 면적으로 정의될 수 있다. 제1홀(H1)의 면적 역시 제1홀(H1)을 구성하는 개구들 중 가장 좁은 면적을 갖는 개구의 면적으로 정의될 수 있다. 도면에서는 투과홀(TAH)의 폭(Wt)이 하부금속층(BML)의 하부-홀(BMLH)의 폭과 동일한 것으로 도시하고 있으나, 이에 한정되지 않는다. 일부 실시예에서, 투과홀(TAH)의 폭(Wt)은 하부금속층(BML)의 하부-홀(BMLH)의 폭보다 크게 구비될 수 있다.
투과홀(TAH)에 의해, 투과영역(TA)에서 대향전극(123)의 일부가 존재하지 않게 되고, 이를 통해 투과영역(TA)에서의 광 투과율이 현저히 높아질 수 있다. 이러한 대향전극(123)은 다양한 방법으로 형성할 수 있다. 예컨대 대향전극(123)용 물질로 층을 형성한 후, 투과영역(TA)에 대응하는 부분을 레이저 리프트 오프(laser lift off)를 통해 제거하여, 개구를 갖는 대향전극(123)을 형성할 수 있다. 또는, 대향전극(123)을 형성할 시, MSP(metal self patterning) 공법을 통해 개구를 갖는 대향전극(123)을 형성할 수 있다. 또는, 대향전극(123)을 형성할 시 FMM(fine metal mask) 패터닝을 통해 개구를 갖는 대향전극(123)을 형성할 수도 있다.
도 8은 일 실시예에 따른 컴포넌트영역(CA)의 단면도로 도 6c의 I-I'선에 대응하는 개략적인 단면도이다. 도 8에 있어서, 도 7과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복설명은 생략한다.
도 8을 참조하면, 컴포넌트영역(CA)은 제1보조 부화소(Pa1) 및 제2보조 부화소(Pa2)가 배치된다. 제1보조 부화소(Pa1)는 제1유기발광다이오드(OLED1)의 발광영역에 대응되고, 제2보조 부화소(Pa2)는 제2유기발광다이오드(OLED2)의 발광영역에 대응될 수 있다.
제1유기발광다이오드(OLED1)는 제1화소전극(1211), 제1기능층(122a), 발광층(122b'), 제2기능층(122c) 및 대향전극(123)이 순차 적층되어 구비될 수 있다. 제2유기발광다이오드(OLED2)는 제2화소전극(1212), 제1기능층(122a), 발광층(122b'), 제2기능층(122c) 및 대향전극(123)이 순차 적층되어 구비될 수 있다.
제1유기발광다이오드(OLED1)의 제1화소전극(1211)은 반사막(1211b)을 포함할 수 있다. 제1화소전극(1211)에 반사막(1211b)이 포함됨으로서, 제1유기발광다이오드(OLED1)의 발광층(122b')에서 생성된 광은 반사막(2211b)에 의해 반사되어 기판(100)의 상부 방향(+z 방향)으로 출사될 수 있다. 즉, 기판(100)의 상부 방향으로의 출사광 효율이 증가될 수 있다. 일부 실시예에서, 제1화소전극(1211)은 제1투명전극층(1211a), 반사막(1211b), 및 제2투명전극층(1211b)이 순차 적층되어 구비될 수 있다.
제1투명전극층(1211a) 및 제2투명전극층(1211b)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 투명 전도성 산화물을 포함할 수 있다.
반사막(1211b)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물로 구비될 수 있다.
제2유기발광다이오드(OLED2)의 제2화소전극(1212)은 반사막을 포함하지 않고 투명한 도전 물질로 구비될 수 있다. 제2화소전극(1212)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 투명 전도성 산화물로 구비될 수 있다.
제2화소전극(1212)은 반사막을 구비하지 않고, 투명 전도성 물질로 구비되는 바, 제2화소전극(1212)을 통해서 외부 광이 적어도 일부 투과될 수 있다. 즉, 컴포넌트(40)로부터 방출되는 빛/신호 나 컴포넌트(40)로 입사되는 빛/신호는 제2유기발광다이오드(OLED2)를 투과할 수 있다. 이러한 제2유기발광다이오드(OLED2)가 배치되는 영역을 반투과영역(STA)라고 한다. 반투과영역(STA)은 광투과가 가능한 표시요소가 배치되고, 투과영역(TA)보다 광투과율이 작은 영역일 수 있다.
한편, 제2유기발광다이오드(OLED2)의 제2화소전극(1212)은 반사막을 구비하지 않는 바, 기판(100) 상측 방향으로의 광 출사율은 제1유기발광다이오드(OLED1)보다 작을 수 있다. 즉, 동일 조건 하에서 제2보조 부화소(Pa2)의 휘도는 제1보조 부화소(Pa1)의 휘도보다 작을 수 있다.
제2화소전극(1212)은 제1화소전극(2211)의 제1투명전극층(2211a)을 형성할 때, 동시에 형성할 수 있다. 또는, 제2화소전극(2212)은 제1화소전극(2211)의 제1투명전극층(2211a)을 형성할 때 일부 형성되고, 제1화소전극(2211)의 제2투명전극층(2211b)을 형성할 때 나머지가 형성될 수 있다. 이에 따라, 제2화소전극(1212)의 두께(t2)는 제1화소전극(1211)의 두께(t1)보다 작을 수 있다.
제1유기발광다이오드(OLED1)는 제1화소회로(PC1)에 의해서 구동되며, 제2유기발광다이오드(OLED2)는 제2화소회로(PC1)에 의해서 구동될 수 있다. 본 실시예에서, 제2화소회로(PC2)는 제2화소전극(1212)과의 중첩이 최소가 되도록 배치될 수 있다. 제1회소회로(PC1) 및 제2화소회로(PC2)의 하부와 중첩되도록 하부 금속층(BML)이 배치될 수 있다. 하부 금속층(BML)은 반투과영역(STA)에 대응하는 하부-홀(BMLH2)을 구비할 수 있다.
도 9는 일 실시예에 따른 표시패널(10)의 컴포넌트영역(CA)을 나타낸 개략적인 단면도이다. 도 9에 있어서, 도 7과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복설명은 생략한다.
도 9를 참조하면, 컴포넌트영역(CA)에 배치된 하나의 유기발광다이오드(OLED)는 두 개의 발광영역을 가질 수 있으며, 각 발광영역은 제1보조 부화소(Pa1) 및 제2보조 부화소(Pa2)에 대응될 수 있다.
본 실시예에서, 유기발광다이오드(OLED)의 화소전극(121)은 반사막(1211b)을 가지는 제1화소전극부(1211p) 및 투명 전도성 물질로 구비된 제2화소전극부(1212p)를 포함할 수 있다. 화소정의막(119)은 제1화소전극부(1211p)을 노출하는 제1개구(OP1) 및 제2화소전극부(1212p)를 노출하는 제2개구(OP2)를 구비하여, 각각의 발광영역을 정의할 수 있다.
제1화소전극부(1211p)는 제1투명전극층(1211a), 반사막(1211b), 및 제2투명전극층(1211b)이 순차 적층되어 구비될 수 있다. 제2화소전극부(1212p)는 제1화소전극부(1211p)의 제2투명전극층(1211b)가 연장되어 구비될 수 있다. 제2화소전극부(1212p)은 제1투명전극층(1211a)으로만 구비되거나, 제1투명전극층(1211a) 및 제2투명전극층(1211b)이 적층되어 구비될 수 있다.
제2화소전극부(1212p)는 반사막을 구비하지 않고 투명 전도성 물질로 구비되는 바, 유기발광다이오드(OLED)의 일부영역으로 외부 광이 투과될 수 있다. 유기발광다이오드(OLED)의 제2화소전극부(1212p)는 반투과영역(STA)에 배치될 수 있다. 하부 금속층(BML)은 반투과영역(STA)에 대응하는 하부-홀(BMLH2)을 구비할 수 있다.
유기발광다이오드(OLED)의 제2화소전극부(1212p)은 반사막을 구비하지 않는 바, 동일 조건 하에서 제2보조 부화소(Pa2)의 휘도는 제1보조 부화소(Pa1)의 휘도 보다 작을 수 있다. 제2화소전극부(1212p)의 두께(t2)는 제1화소전극부(1211p)의 두께(t1)보다 작을 수 있다. 제1보조 부화소(Pa1) 및 제2보조 부화소(Pa2)는 하나의 유기발광다이오드(OLED)로 구현되는 바, 하나의 화소회로(PC)에 의해서 동시에 구동될 수 있다.
도 10은 일 실시예에 따른 표시 패널(10) 및 그 하부에 배치되는 컴포넌트를 나타내는 평면도이다.
도 10을 참조하면, 컴포넌트영역(CA)은 표시영역(DA)에 복수로 구비될 수 있다. 컴포넌트영역(CA)은 원형으로 구비되고, 메인표시영역(MDA)의 내측에 배치되어 메인표시영역(MDA)으로 둘러싸일 수 있다.
컴포넌트영역(CA)은 표시 패널(10)의 상측 중앙에 배치된 제1컴포넌트영역(CA1), 좌하측에 배치된 제2컴포넌트영역(CA2), 및 우하측에 배치된 제3컴포넌트영역(CA3)를 포함할 수 있다. 제1 내지 제3 컴포넌트영역(CA1 ~ CA3)에 대응하도록 표시 패널(10) 하부에 제1 내지 제3 컴포넌트(41, 42, 43)이 배치될 수 있다. 제1 내지 제3 컴포넌트(41, 42, 43)는 이미지를 촬상하는 카메라일 수 있다. 이 경우, 다양한 각도에서 이미지를 촬영할 수 있는 바, 제1 내지 제3 컴포넌트(41, 42, 43)가 촬상한 이미지를 기반으로 이미지를 보상할 수 있다.
컴포넌트영역(CA)이 복수로 구비되는 경우, 각 컴포넌트영역(CA)의 화소 배치 구조 및 해상도는 서로 상이하게 구비될 수 있다. 예컨대, 제1컴포넌트영역(CA1)은 도 6a에 도시한 화소 배열 구조, 제2컴포넌트영역(CA2)은 도 6b에 도시한 화소 배열 구조, 제3컴포넌트영역(CA3)은 도 6c 또는 도 6d에 도시한 화소 배열 구조를 채용할 수 있다.
도 11a 및 도 11b은 실시예들에 따른 표시 장치(1)의 일부를 개략적으로 도시한 단면도이고, 도 12는 표시 장치(1)에 포함될 수 있는 제2 표시 패널(20)의 개략적인 평면도를 나타낸다.
도 11a 및 도 11b를 참조하면, 표시 장치(1)는 제1 표시 패널(10) 하부에 제2 표시 패널(20)을 더 포함할 수 있다. 제1 표시 패널(10)은 도 1 내지 도 10을 참조하여 설명한 표시 패널일 수 있다. 제2 표시 패널(20)은 기판(200), 기판(200) 상의 박막트랜지스터(TFT)를 포함하는 회로층, 표시요소로써 발광 소자(ED), 및 이들 사이의 절연층(IL)을 포함할 수 있다.
제2 표시 패널(20)은 제1 표시 패널(10)의 컴포넌트영역(CA)에 대응한 홀(20H)을 구비할 수 있다. 제2 표시 패널(20) 하부에는 상기 홀(20H)에 대응하여 컴포넌트(40)가 배치될 수 있다. 상기 컴포넌트(40)는 제2 표시 패널(20) 하부에 부착될 수 있다.
제2 표시 패널(20)은 도 11b와 같이 제1 표시 패널(10)의 하부에 부착될 수 있다. 이 경우, 제2 표시 패널(20)의 홀(20H) 내부에 광투명수지(OCR,optically clear resin)가 채워질 수 있다. 광투명수지(OCR)은 광학투명성을 가져 시인성을 향상시킬 수 있다.
또한, 발광 소자(ED) 상부에는 광 가이드층(GUIL)이 배치될 수 있다. 광 가이드층(GUIL)은 발광 소자(ED)에서 방출되는 빛을 확산시키는 역할을 할 수 있다. 광 가이드층(GUIL)은 아크릴 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있다. 한편, 광 가이드층(GUIL)에서 확산된 빛이 측면 방향으로 방출되는 것을 방지하기 위해서, 발광 소자(ED) 주변, 제2 표시 패널(20)의 주변에는 빛샘방지층(201)이 더 배치될 수 있다. 빛샘방지층(201)은 흑색 안료, 흑색 염료, Cr, CrOx 등의 물질로 형성될 수 있다.
제2 표시 패널(20)에 배치된 발광 소자(ED)들은 컴포넌트영역(CA)의 가장자리에 대응하여 배치될 수 있다. 또는, 컴포넌트(40)의 가장자리에 대응하여 배치될 수 있다. 즉, 상기 발광 소자(ED)들은 도 12와 같이 컴포넌트(40)를 둘러싸도록 배치될 수 있다. 또는, 상기 발광 소자(ED)들은 제2 표시 패널(20)의 홀(20H)을 둘러싸도록 배치될 수 있다. 발광 소자(ED)들은 마이크로 사이즈 또는 나노 사이즈의 무기 발광 다이오드로 구비될 수 있다.
상기 발광 소자(ED)에 의해서 제2 표시 패널(20)의 부화소(Ps)가 구현될 수 있다. 제2 표시 패널(20)의 부화소(Ps)는 적색 부화소(Pr), 녹색 부화소(Pg), 청색 부화소(Pb), 및/또는 백색 부화소(Pw)를 포함할 수 있다. 상기 부화소(Ps)들은 홀(20H)의 주위를 따라 원형으로 배치될 수 있다. 이에 따라, 부화소(Ps)들이 배치된 제2 표시 영역(DA2)은 링 형상으로 구비될 수 있다.
제2 표시 패널(20)의 일측은 제2 표시 회로 보드(25)와 연결될 수 있다. 제2 표시 회로 보드(25)는 제2 표시 패널(20)을 구동하는 제2 표시 구동부(27)을 포함할 수 있다. 상기 제2 표시 구동부(27)는 제1 표시 패널(10)의 구동 신호 및 컴포넌트(40)의 구동 신호와 연동되어, 제2 표시 패널(20)의 부화소(Ps)들의 휘도 및 색상을 제어하는 신호를 생성할 수 있다.
예컨대, 제2 표시 구동부(27)는 제1 표시 패널(10)의 컴포넌트영역(CA)에 적색 이미지가 구현되는 경우, 제2 표시 패널(20)의 적색 부화소(Pr)이 구동되는 신호를 생성할 수 있다. 또는, 제2 표시 구동부(27)는 제1 표시 패널(10)의 컴포넌트영역(CA)에 다홍색 이미지가 구현되는 경우, 제2 표시 패널(20)의 적색 부화소(Pr) 및 청색 부화소(Pb)가 구동되는 신호를 생성할 수 있다.
제1 표시 패널(10)의 컴포넌트영역(CA)은 투과영역(TA)을 구비하는 바, 컴포넌트영역(CA)에서 구현되는 이미지는 메인표시영역(MDA)에서 구현되는 이미지의 휘도보다 낮은 휘도의 이미지가 구현될 수 있다.
본 실시예에 있어서는 제2 표시 패널(20)을 채용하여, 상기 컴포넌트영역(CA)과 중첩되는 제2 표시 영역(DA2)에서 이미지를 구현함에 따라, 컴포넌트영역(CA)의 휘도 및 컬러를 보상하여 시인성을 향상시킬 수 있다.
전술한 바와 같이, 제1 표시 패널(10)은 복수의 컴포넌트영역(CA)을 포함할 수 있으며, 제2 표시 패널(20)은 각각의 컴포넌트영역(CA)에 대응하여, 컴포넌트영역(CA) 주변을 둘러싸도록 배치된 발광 소자(ED)를 구비할 수 있다. 이 경우, 각각의 컴포넌트영역(CA)에서 발현되는 색상에 따라 제2 표시 패널(20)의 배치된 부화소(Ps)들은 개별적으로 구동될 수 있다. 예컨대, 제1컴포넌트영역이 적색이고, 제2컴포넌트영역이 녹색인 경우, 제1컴포넌트영역에 대응하는 부분은 적색 부화소(Pr)가 구동되고, 제2컴포넌트영역에 대응하는 부분은 녹색 부화소(Pg)가 구동될 수 있다.
도 13a 및 도 13b는 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도이다. 도 14a 및 도 14b는 표시 장치에 포함될 수 있는 제2 표시 패널(20)의 개략적인 평면도이다.
도 13a 내지 도 14b를 참조하면, 표시 장치는 제1 표시 패널(10) 하부에 제2 표시 패널(20)을 더 포함할 수 있다. 제1 표시 패널(10)은 도 1 내지 도 10을 참조하여 설명한 표시 패널일 수 있다.
제2 표시 패널(20)은 기판(200), 기판(200) 상의 박막트랜지스터(TFT)를 포함하는 회로층, 발광 소자(ED), 및 이들 사이의 절연층(IL)을 포함할 수 있다. 또한, 제2 표시 패널(20)은 컴포넌트(40)가 배치될 수 있다. 즉, 컴포넌트(40)는 제2 표시 패널(20)에 실장되어, 제2 표시 패널(20)의 일부를 형성할 수 있다.
도 14b와 같이, 컴포넌트(40)는 복수로 구비되며 제1컴포넌트(41) 및 제2컴포넌트(42)가 제2 표시 패널(20)에 실장될 수 있다. 일부 실시예에서, 제1컴포넌트(41)은 이미지를 촬상하는 카메라일 수 있으며, 제2컴포넌트(41)은 LED로 구비된 플래시(flash)일 수 있다. 다른 실시예에서, 제1컴포넌트(41)은 이미지를 촬상하는 카메라일 수 있으며, 제2컴포넌트(41)은 태양전지일 수 있다. 제2 표시 패널(20)에 실장되는 컴포넌트(40)는 3개 이상이 될 수 있다. 컴포넌트(40)는 전술한 바와 같이, 적외선 센서, 홍채 센서, 초음파 센서 등 다양하게 구비될 수 있다.
제2 표시 패널(20)에서 발광 소자(ED)들이 배치된 영역을 제2 표시 영역(DA2)이라 하면, 컴포넌트(40)는 제2 표시 영역(DA2)의 일측에 배치될 수 있다. 제2 표시 영역(DA2)의 면적은 제1 표시 패널(10)의 컴포넌트영역(CA)의 면적에 대응될 수 있다.
제2 표시 패널(20)은 제1 표시 패널(10)에 대해서 일정한 간격을 두고 상대적으로 이동할 수 있다. 즉, 제2 표시 패널(20)은 z 방향에 대해서는 제1 표시 패널(10)과 일정한 간격을 유지하면서, x-y 평면상에서 이동될 수 있다. 제2 표시 패널(20)은 리니어 모터 등으로 구비된 이동 구동부(21)에 의해서 이동될 수 있다. 이동 구동부(21)는 제어부(23)의 명령에 의해 구동될 수 있다.
일부 실시예에서, 제2 표시 패널(20)은 컴포넌트(40)의 작동과 연동하여 이동할 수 있다. 예컨대, 도 13a와 같이, 컴포넌트(40)가 동작하는 경우, 제2 표시 패널(20)은 제1 표시 패널(10)의 컴포넌트영역(CA)에 컴포넌트(40)가 중첩되도록 배치될 수 있다. 또한, 도 13b와 같이, 컴포넌트(40)가 동작하지 않는 경우, 제2 표시 패널(20)은 발광 소자(ED)들이 배치된 제2 표시 영역(DA2)이 컴포넌트영역(CA)에 중첩되도록 배치될 수 있다.
제2 표시 영역(DA2)에는 발광 소자(ED)로 구현되는 부화소(Ps)들이 배치될 수 있다. 부화소(Ps)는 적색, 녹색, 청색, 및/또는 백색 부화소를 포함할 수 있다. 일부 실시예에서, 제2 표시 영역(DA2)에 배치되는 부화소(Ps)는 제1 표시 패널(10)과 중첩되었을 때, 투과영역(TA)에 대응되도록 배치될 수 있다. 일부 실시예에서, 제2 표시 영역(DA2)에 배치되는 부화소(Ps)는 제1 표시 패널(10)과 중첩되었을 때, 컴포넌트영역(CA)의 가장자리를 둘러싸도록 배치될 수 있다. 부화소(Ps)는 스트라이프, 원형, 펜타일 구조 등 다양한 화소 배열 구조로 배치될 수 있다.
도 15는 제2 표시 패널(20)의 제2 표시 영역(DA2)의 일 예를 보여주는 평면도이다. 도 16은 도 15의 II-II'를 따르는 단면도이다.
도 15 및 도 16을 참조하면, 각 부화소(Ps)는 표시요소로써 마이크로 무기 발광 다이오드(micro LED)인 발광 소자(ED)에 의해서 구현될 수 있다. 제2 표시 패널(20)은 기판(200) 상에 배치되는 박막 트랜지스터층(TFTL), 발광 소자층(EML)을 포함할 수 있다. 박막 트랜지스터층(TFTL)은 적어도 하나의 박막트랜지스터(TFT) 및 적어도 하나의 커패시터가 배치될 수 있다. 발광 소자층(EML)에는 표시요소로써 마이크로 무기 발광 다이오드(micro LED)인 발광 소자(ED)가 배치된다. 도 16에서는 두 개의 박막트랜지스터(TFT)들 및 두 개의 박막트랜지스터(TFT)들 중 하나가 발광 소자(ED)와 연결된 예를 도시하였다.
기판(200) 상에는 버퍼층(211)이 구비될 수 있고, 버퍼층(211) 상에 박막트랜지스터(TFT) 및 발광 소자(ED)가 구비될 수 있다.
기판(200)은 유리 또는 플라스틱 등으로 구성될 수 있다. 버퍼층(211)은 기판(200)을 통해 불순 원소가 침투하는 것을 차단하고, 표면을 평탄화하는 기능을 수행하며 실리콘질화물(SiNx) 및/또는 실리콘산화물(SiOx)과 같은 무기물로 단층 또는 복수층으로 형성될 수 있다.
박막트랜지스터(TFT)는 활성층(A3), 게이트 전극(G3), 소스 전극(S3) 및 드레인 전극(D3)을 포함한다. 활성층(A3)은 반도체 물질을 포함할 수 있고, 소스 영역, 드레인 영역 및 소스 영역과 드레인 영역 사이의 채널 영역을 갖는다. 게이트 전극(G3)은 채널 영역에 대응하게 활성층(A3) 상에 형성된다. 소스 전극(S3) 및 드레인 전극(D3)은 활성층(A3)의 소스 영역과 드레인 영역에 각각 전기적으로 연결된다. 활성층(A3)과 게이트 전극(G3) 사이에는 게이트 절연막으로서 무기 절연 물질로 형성된 게이트절연층(213)이 배치된다. 게이트 전극(G3)과 소스 전극(S3)/드레인 전극(D3) 사이에는 층간 절연막으로서 층간절연층(215)이 배치된다. 소스 전극(S3)/드레인 전극(D3) 상에는 평탄화막으로서 평탄화층(217)이 배치된다. 층간절연층(215) 및 평탄화층(217)은 유기 절연 물질, 또는 무기 절연 물질로 형성될 수 있으며, 유기 절연 물질과 무기 절연 물질을 교번하여 형성할 수도 있다.
평탄화층(217) 상에는 부화소(Ps) 영역을 정의하는 뱅크(219)가 배치될 수 있다. 뱅크(219)는 발광 소자(ED)가 수용될 오목부(RP)를 포함한다. 뱅크(219)의 높이는 발광 소자(ED)의 높이 및 시야각에 의해 결정될 수 있다. 오목부(RP)의 크기(폭)는 제2 표시 패널(20)의 해상도, 부화소 밀도 등에 의해 결정될 수 있다. 일 실시예에서, 뱅크(219)의 높이보다 발광 소자(ED)의 높이가 더 클 수 있다. 도 15에는 오목부(RP)가 사각형인 예를 도시하고 있으나, 본 발명의 실시예들은 이에 한정되지 않고, 오목부(RP)는 다각형, 직사각형, 원형, 원뿔형, 타원형, 삼각형 등 다양한 형상을 가질 수 있다.
오목부(RP)의 측면 및 저면, 오목부(RP) 주변의 뱅크(219)의 상면을 따라 제1 전극(221)이 배치된다. 제1 전극(221)은 평탄화층(217)에 형성된 비아홀을 통해 박막트랜지스터(TFT)의 소스 전극(S3) 또는 드레인 전극(D3)과 전기적으로 연결된다. 도 16에서는 제1 전극(221)이 드레인 전극(D3)과 전기적으로 연결되어 있다.
뱅크(219)는 광 투과율이 낮은 광 차단부로 기능하여 발광 소자(ED)의 측면으로 방출되는 광을 차단함으로써, 인접한 발광 소자(ED)들에서 발생하는 광들의 혼색을 방지할 수 있다. 또한, 뱅크(219)는 외부로부터 입사되는 광을 흡수 및 차단하여 표시 패널(20)의 콘트라스트를 향상시킬 수 있다. 뱅크(219)는 광의 적어도 일부를 흡수하는 물질, 또는 광 반사 물질, 또는 광 산란 물질을 포함할 수 있다. 뱅크(219)는 가시광(예를 들어, 280nm 내지 750nm 파장 범위의 광)에 대해 반투명 또는 불투명한 절연 물질을 포함할 수 있다. 뱅크(219)는 폴리카보네이트, 폴리에틸렌테레프탈레이트(PET), 폴리에테르설폰, 폴리비닐부티랄, 폴리페닐렌에테르, 폴리아미드, 폴리에테르이미드, 노보넨계(norbornene system) 수지, 메타크릴 수지, 환상 폴리올레핀계 등의 열가소성 수지, 에폭시 수지, 페놀 수지, 우레탄 수지, 아크릴수지, 비닐 에스테르 수지, 이미드계 수지, 우레탄계 수지, 우레아(urea)수지, 멜라민(melamine) 수지 등의 열경화성 수지, 또는 폴리스티렌, 폴리아크릴로니트릴, 폴리카보네이트 등의 유기 절연 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다. 뱅크(219)는 SiOx, SiNx, SiNxOy, AlOx, TiOx, TaOx, ZnOx 등의 무기산화물, 무기질화물 등의 무기 절연 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다. 일 실시예에서, 뱅크(219)는 블랙 매트릭스(black matrix) 재료와 같은 불투명 재료로 형성될 수 있다. 절연성 블랙 매트릭스 재료로는 유기 수지, 글래스 페이스트(glass paste) 및 흑색 안료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 다른 실시예에서 뱅크(219)는 고반사율을 갖는 분산된 브래그 반사체(DBR) 또는 금속으로 형성된 미러 반사체일 수 있다.
뱅크(219)의 오목부(RP)에는 마이크로 사이즈의 무기 발광다이오드인 발광 소자(ED)가 배치된다. 여기서 마이크로는 1 내지 100 ㎛ 의 크기를 가리킬 수 있으나, 본 발명의 실시예들은 이에 제한되지 않고, 그보다 더 크거나 더 작은 크기의 발광 다이오드에도 적용될 수 있다. 발광 소자(ED)는 개별적으로 또는 복수 개가 이송 기구에 의해 웨이퍼 상에서 픽업(pick up)되어 기판(200)에 전사됨으로써 기판(200)의 오목부(RP)에 수용될 수 있다. 일 실시예에서, 발광 소자(ED)는 뱅크(219) 및 제1 전극(221)이 형성된 후 기판(200)의 오목부(RP)에 수용될 수 있다. 발광 소자(ED)는 자외광으로부터 가시광까지의 파장 영역에 속하는 소정 파장의 광을 방출할 수 있다. 예를 들어, 발광 소자(ED)는 적색, 녹색, 청색, 백색 LED 또는 UV LED일 수 있다.
발광 소자(ED)는 p-n 다이오드(250), 제1 컨택 전극(225) 및 제2 컨택 전극(227)을 포함할 수 있다. 제1 컨택 전극(225) 및/또는 제2 컨택 전극(227)은 하나 이상의 층을 포함할 수 있으며, 금속, 전도성 산화물 및 전도성 중합체들을 포함한 다양한 전도성 재료로 형성될 수 있다. 제1 컨택 전극(225) 및 제2 컨택 전극(227)은 반사층, 예를 들어, 은(silver) 층을 선택적으로 포함할 수 있다. 제1 컨택 전극(225)은 제1 전극(221)과 전기적으로 연결되고, 제2 컨택 전극(227)은 제2 전극(223)과 전기적으로 연결된다. p-n 다이오드(250)는 하부의 p-도핑층(251), 하나 이상의 양자 우물 층(253) 및 상부의 n-도핑층(255)을 포함할 수 있다. 다른 실시예에서, 상부 도핑층(255)이 p-도핑층이 되고, 하부 도핑층(251)이 n-도핑층이 될 수 있다. p-n 다이오드(250)는 직선형 측벽, 또는 위에서 아래 또는 아래에서 위로 테이퍼진 측벽을 가질 수 있다.
제1 전극(221)은 반사 전극으로 구성될 수 있고, 하나 또는 하나 이상의 층을 포함할 수 있다. 예를 들어, 제1 전극(221)은 알루미늄, 몰리브덴, 티타늄, 티타늄과 텅스턴, 은, 또는 금, 또는 그것의 합금과 같은 금속을 포함할 수 있다. 제1 전극(221)은 ITO, IZO, ZnO, 또는 In2O3 등의 투명 도전성 산화물(TCO), 카본 나노 튜브 필름 또는 투명한 도전성 폴리머와 같은 도전성 물질을 포함하는 투명 도전층, 및 반사층을 포함할 수 있다. 일 실시예에서, 제1 전극(221)은 상부 및 하부 투명 도전층과 그 사이의 반사층을 포함하는 3중층일 수 있다.
제2 전극(223)은 투명 또는 반투명 전극으로 구성될 수 있다. 예를 들어, 제2 전극(223)은 ITO, IZO, ZnO, 또는 In2O3 등의 투명 도전성 산화물(TCO), 카본 나노 튜브 필름 또는 투명한 도전성 폴리머와 같은 도전성 물질로 형성될 수 있다. 제2 전극(223)은 부화소(Ps)들에 공통인 공통전극으로서 기판(200) 전체에 형성될 수 있다.
패시베이션층(240)은 오목부(ED) 내의 발광 소자(ED)를 둘러싼다. 패시베이션층(240)은 뱅크(219)와 발광 소자(ED)를 커버한다. 패시베이션층(240)은 발광 소자(ED)의 상부, 예컨대 제2 컨택 전극(227)은 커버하지 않는 높이로 형성되어, 제2 컨택 전극(227)은 노출된다. 패시베이션층(240)은 유기 절연 물질을 포함할 수 있다. 예를 들어, 패시베이션층(240)은 아크릴, 폴리(메틸 메타크릴레이트)(PMMA), 벤조사이클로부텐(BCB), 폴리이미드, 아크릴레이트, 에폭시 및 폴리에스테르 등으로 형성될 수 있다. 패시베이션층(240) 상부에는 발광 소자(ED)의 노출된 제2 컨택 전극(227)과 전기적으로 연결되는 제2 전극(223)이 형성된다.
제1 전극(221) 및 제2 전극(223)에 전압이 인가됨에 따라, 발광 소자(ED)는 광을 방출하게 되고, 각 부화소(Ps)의 크기는 발광 소자(ED)가 배치되는 뱅크(219)의 오목부(RP)로 정의될 수 있다.
도 17 및 도 18은 제2 표시 패널(20)의 제2 표시 영역(DA2)의 일 예를 보여주는 평면도이다.
도 17을 참조하면, 제2 표시 영역(DA2)의 부화소(Ps)는 마이크로 또는 나노 사이즈의 무기 발광 다이오드로 구비된 복수의 발광 소자(275)에 의해서 구현될 수 있다. 발광 소자(275)는 제1전극(271)과 제2전극(273) 사이에 배치되어 광을 방출할 수 있다.
제1 전극(271)은 발광 소자(275)의 애노드(Anode) 전극이고, 제2 전극(273)은 발광 소자(275)의 캐소드(Cathode) 전극일 수 있다. 제1 전극(271)과 제2 전극(273)은 각각 제1 방향(x 방향)으로 연장되어 배치되는 전극 줄기부(271S, 273S)와 전극 줄기부(271S, 273S)에서 제1 방향(x 방향)과 교차하는 방향인 제2 방향(y 방향)으로 연장되어 분지되는 적어도 하나의 전극 가지부(271B, 273B)를 포함할 수 있다.
제1 전극(271)은 제1 방향(x 방향)으로 연장되어 배치되는 제1 전극 줄기부(271S)와 제1 전극 줄기부(271S)에서 분지되어 제2 방향(y 방향)으로 연장된 적어도 하나의 제1 전극 가지부(271B)를 포함할 수 있다.
제1 전극 줄기부(271S)는 제1 방향(x 방향)으로 인접한 부화소(Ps)를 구동하는 제1 전극 줄기부(271S)와 전기적으로 분리될 수 있다. 제1 전극 줄기부(271S)는 제1 방향(x 방향)으로 인접한 부화소(Ps)의 제1 전극 줄기부(271S)와 이격되어 배치될 수 있다. 제1 전극 줄기부(271S)는 제1 전극 콘택홀(CNTD)을 통해 박막 트랜지스터에 연결될 수 있다.
제1 전극 가지부(271B)는 제2 방향(y 방향)에서 제2 전극 줄기부(273S)와 이격되어 배치될 수 있다. 제1 전극 가지부(271B)는 제1 방향(x 방향)에서 제2 전극 가지부(273B)와 이격되어 배치될 수 있다.
제2 전극(273)은 제1 방향(x 방향)으로 연장되어 배치되는 제2 전극 줄기부(273S)와 제2 전극 줄기부(273S)에서 분지되고 제2 방향(y 방향)으로 연장된 제2 전극 가지부(273B)를 포함할 수 있다.
제2 전극 줄기부(273S)는 제1 방향(x 방향)으로 인접한 부화소(Ps)를 구동하는 제2 전극 줄기부(273S)와 연결될 수 있다. 제2 전극 가지부(273B)는 제2 방향(y방향)에서 제1 전극 줄기부(271S)와 이격되어 배치될 수 있다. 제2 전극 가지부(273B)는 제1 방향(x 방향)에서 제1 전극 가지부(271B)와 이격되어 배치될 수 있다. 제2 전극 가지부(273B)는 제1 방향(x 방향)에서 제1 전극 가지부(271B)들 사이에 배치될 수 있다.
도 17에서는 제1 전극 가지부(271B)와 제2 전극 가지부(273B)가 제2 방향(y 방향)으로 연장된 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 제1 전극 가지부(271B)와 제2 전극 가지부(273B) 각각은 부분적으로 곡률지거나, 절곡된 형태를 가질 수 있고, 도 18과 같이 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다.
도 18에서는 제2 전극(273)이 원 형태를 가지며, 제1 전극(271)이 제2 전극(273)을 둘러싸도록 배치되며, 제1 전극(271)과 제2 전극(273) 사이에 환형의 홀(HOL)이 형성되며, 제2 전극(273)이 제2 전극 콘택홀(CNTS)을 통해 캐소드 전압을 인가받는 것을 예시하였다. 도 18의 실시예의 경우 발광소자(275)는 다양한 방향으로 배열되는 바, 시야각에 따라 균일한 휘도가 제공될 수 있다.
한편, 제1 전극(271)과 제2 전극(273)의 적어도 일부 영역이 서로 이격되어 대향하도록 배치됨으로써, 제1 전극(271)과 제2 전극(273) 사이에 발광 소자(275)가 배치될 수 있는 공간이 형성된다면, 제1 전극 가지부(271B)와 제2 전극 가지부(273B) 각각은 어떠한 형태로도 형성 가능하다.
발광 소자(275)는 제1 전극(271)과 제2 전극(273) 사이에 배치될 수 있다. 발광 소자(275)의 일 단은 제1 전극(271)과 전기적으로 연결되고, 타 단은 제2 전극(273)과 전기적으로 연결될 수 있다. 복수의 발광 소자(275)들은 서로 이격되어 배치될 수 있다. 복수의 발광 소자(275)들은 실질적으로 서로 나란하게 정렬될 수 있다.
발광 소자(275)는 로드(rod), 와이어(wire), 튜브(tube) 등의 형상을 가질 수 있다. 예를 들어, 발광 소자(275)는 도 19과 같이 원통형 또는 로드(rod) 형태로 형성될 수 있다. 다만, 발광 소자(275)의 형태는 이에 한정되지 않으며, 발광 소자(275)는 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형태를 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형태를 가질 수 있다. 발광 소자(275)의 길이는 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(275)의 직경은 300㎚ 내지 700㎚의 범위를 갖고, 발광 소자(275)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다.
접촉 전극(274)은 제1 접촉 전극(274a)과 제2 접촉 전극(274b)을 포함할 수 있다. 제1 접촉 전극(274a)과 제2 접촉 전극(274b)은 제2 방향(y 방향)으로 연장된 형태를 가질 수 있다.
제1 접촉 전극(274a)은 제1 전극 가지부(271B) 상에 배치되며, 제1 전극 가지부(271B)에 연결될 수 있다. 제1 접촉 전극(274a)은 발광 소자(275)의 일 단과 접촉할 수 있다. 제1 접촉 전극(274a)은 제1 전극 가지부(271B)와 발광 소자(275) 사이에 배치될 수 있다. 이에 따라, 발광 소자(275)는 제1 접촉 전극(274a)을 통해 제1 전극(271)과 전기적으로 연결될 수 있다.
제2 접촉 전극(274b)은 제2 전극 가지부(273B) 상에 배치되며, 제2 전극 가지부(273B)에 연결될 수 있다. 제2 접촉 전극(274b)은 발광 소자(275)의 타 단과 접촉할 수 있다. 제2 접촉 전극(274b)은 제2 전극 가지부(273B)와 발광 소자(275) 사이에 배치될 수 있다. 이에 따라, 발광 소자(275)는 제2 접촉 전극(274b)을 통해 제2 전극(273)과 전기적으로 연결될 수 있다.
제1 접촉 전극(274a)의 폭(또는 제1 방향(x 방향)의 길이)은 제1 전극 가지부(271B)의 폭(또는 제1 방향(x 방향)의 길이)보다 크고, 제2 접촉 전극(274b)의 폭(또는 제1 방향(x 방향)의 길이)은 제2 전극 가지부(273B)의 폭(또는 제1 방향(x방향)의 길이)보다 클 수 있다.
외부 뱅크(235)들은 부화소(Ps)들 사이에 배치될 수 있다. 외부 뱅크(235)들은 제2 방향(y 방향)으로 길게 연장될 수 있다. 부화소(Ps)들 각각의 제1 방향(x 방향)의 길이는 외부 뱅크(235)들 사이의 거리로 정의될 수 있다.
도 19는 도 17 및 도 18의 발광 소자를 상세히 보여주는 사시도이다.
도 19를 참조하면, 발광 소자(275)는 제1 반도체층(275a), 제2 반도체층(275b), 활성층(275c), 전극층(275d) 및 절연막(275e)을 포함할 수 있다.
제1 반도체층(275a)은 제1 도전형을 갖는, 예컨대 n형 반도체일 수 있다. 제1 반도체층(275a)은 n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 예를 들어, 발광 소자(275)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(275a)은 AlxGayIn1 -x- yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 제1 반도체층(275a)은 Si, Ge, Sn 등과 같은 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 반도체층(275a)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체층(275b)은 제2 도전형을 갖는, 예컨대 p형 반도체일 수 있으며 제2 반도체층(275b)은 p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 예를 들어, 발광 소자(275)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(275b)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 제2 반도체층(275b)은 Mg, Zn, Ca, Se, Ba 등과 같은 제2 도전형 도펀트가 도핑될 수 있다. 예시적인 실시예에서, 제2 반도체층(275b)은 p형 Mg로 도핑된 p-GaN일 수 있다.
활성층(275c)은 제1 반도체층(275a)과 제2 반도체층(275b) 사이에 배치된다. 활성층(275c)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(275c)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 또는, 활성층(275c)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
활성층(275c)은 제1 반도체층(275a) 및 제2 반도체층(275b)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 활성층(275c)이 방출하는 광은 청색 파장대의 광으로 한정되지 않고, 적색, 녹색 파장대의 광을 방출할 수 있다. 예를 들어, 활성층(275c)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(275c)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예를 들어, 활성층(275c)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(275c)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
활성층(275c)에서 방출되는 광은 발광 소자(275)의 길이 방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 즉, 활성층(275c)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(275d)은 오믹(Ohmic) 접촉 전극이거나 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(275)는 적어도 하나의 전극층(275d)을 포함할 수 있다. 발광 소자(275)가 제1 전극(271) 또는 제2 전극(273)과 전기적으로 연결될 때, 전극층(275d)으로 인해 발광 소자(275)와 제1 전극(271) 또는 제2 전극(273) 사이의 저항은 감소될 수 있다. 전극층(275d)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나와 같이 도전 금속 물질을 포함할 수 있다. 또한, 전극층(275d)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(275d)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(275e)은 제1 반도체층(275a), 제2 반도체층(275b), 활성층(275c), 및 전극층(275d)의 외면을 둘러싸도록 배치된다. 절연막(275e)은 제1 반도체층(275a), 제2 반도체층(275b), 활성층(275c), 및 전극층(275d)을 보호하는 역할을 한다. 절연막(275e)은 발광 소자(275)의 길이 방향의 양 단부를 노출하도록 형성될 수 있다. 즉, 제1 반도체층(275a)의 일 단과 전극층(275d)의 일 단은 절연막(275e)에 의해 덮이지 않고 노출될 수 있다. 절연막(275e)은 활성층(275c)을 포함하여 제1 반도체층(275a)의 일부, 및 제2 반도체층(275b)의 일부의 외면만을 덮거나, 전극층(275d)의 일부의 외면만을 덮을 수 있다.
절연막(275e)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 절연막(275e)은 활성층(275c)이 발광 소자(275)에 전기 신호가 전달되는 제1 전극(271) 및 제2 전극(273)과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(275e)은 활성층(275c)을 포함하여 발광 소자(275)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
도 20은 도 17의 III-III'의 일 예를 보여주는 단면도이다.
도 20을 참조하면, 제2 표시 패널(20)은 기판(200) 상에 배치되는 박막 트랜지스터층(TFTL), 발광 소자층(EML)을 포함할 수 있다. 도 20의 박막 트랜지스터층(TFTL)은 도 16을 결부하여 설명한 바와 실질적으로 동일하다.
발광 소자층(EML)은 제1 내부 뱅크(231), 제2 내부 뱅크(233), 제1 전극(271), 제2 전극(273), 접촉 전극(274), 발광 소자(275), 제1 절연막(281), 제2 절연막(282), 및 제3 절연막(283)을 포함할 수 있다.
제1 내부 뱅크(231), 제2 내부 뱅크(233), 및 외부 뱅크(235)는 평탄화층(217) 상에 배치될 수 있다. 제1 내부 뱅크(231), 제2 내부 뱅크(233), 및 외부 뱅크(235)는 평탄화층(217)의 상면을 기준으로 돌출될 수 있다. 제1 내부 뱅크(231), 제2 내부 뱅크(233), 및 외부 뱅크(235)는 사다리꼴의 단면 형태를 가질 수 있으나, 이에 한정되지 않는다. 제1 내부 뱅크(231), 제2 내부 뱅크(233), 및 외부 뱅크(235)는 평탄화층(217)의 상면과 접하는 하면, 하면과 마주보는 상면, 상면과 하면 사이의 측면들을 포함할 수 있다. 제1 내부 뱅크(231)의 측면들, 제2 내부 뱅크(233)의 측면들, 및 제3 내부 뱅크(235)의 측면들은 경사지게 형성될 수 있다.
제1 내부 뱅크(231)와 제2 내부 뱅크(233)는 서로 이격되어 배치될 수 있다. 제1 내부 뱅크(231)와 제2 내부 뱅크(233)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 내부 뱅크(231) 상에는 제1 전극 가지부(271B)가 배치되고, 제2 내부 뱅크(233) 상에는 제2 전극 가지부(273B)가 배치될 수 있다. 제1 전극 가지부(271B)는 제1 전극 줄기부(271S)와 연결되고, 제1 전극 줄기부(271S)는 제1 전극 콘택홀(CNTD)에서 박막 트랜지스터(TFT)의 드레인 전극(D3)과 연결될 수 있다. 그러므로, 제1 전극(271)은 박막 트랜지스터(TFT)의 드레인 전극(D3)으로부터 전압을 인가받을 수 있다.
제1 전극(271)과 제2 전극(273)은 반사율이 높은 도전 물질을 포함할 수 있다. 예를 들어, 제1 전극(271)과 제2 전극(273)은 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이로 인해, 발광 소자(275)로부터 발광한 광 중에서 제1 전극(271)과 제2 전극(273)으로 진행하는 광은 제1 전극(271)과 제2 전극(273)에 의해 반사되어 발광 소자(275)의 상부로 진행할 수 있다.
제1 전극(271)과 제2 전극 가지부(273B) 상에는 제1 절연막(281)이 배치될 수 있다. 제1 절연막(281)은 제1 전극 줄기부(271S), 제1 내부 뱅크(231)의 측면들 상에 배치된 제1 전극 가지부(271B), 및 제2 내부 뱅크(233)의 측면들 상에 배치된 제2 전극 가지부(273B)를 덮도록 배치될 수 있다. 제1 내부 뱅크(231)의 상면 상에 배치된 제1 전극 가지부(271B)와 제2 내부 뱅크(233)의 상면 상에 배치된 제2 전극 가지부(273B)는 제1 절연막(281)에 의해 덮이지 않고 노출될 수 있다. 제1 절연막(281)은 외부 뱅크(235) 상에 배치될 수 있다. 제1 절연막(281)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
발광 소자(275)는 제1 내부 뱅크(231)와 제2 내부 뱅크(233) 사이에 배치되는 제1 절연막(281) 상에 배치될 수 있다. 발광 소자(275)의 일 단은 제1 내부 뱅크(231)와 인접하게 배치되고, 타 단은 제2 내부 뱅크(233)와 인접하게 배치될 수 있다.
발광 소자(275) 상에는 제2 절연막(282)이 배치될 수 있다. 제2 절연막(282)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 접촉 전극(274a)은 제1 절연막(281)에 의해 덮이지 않고 노출된 제1 전극 가지부(271B) 상에 배치되고, 발광 소자(275)의 일 단에 접촉될 수 있다. 제1 접촉 전극(274a)은 제2 절연막(282) 상에도 배치될 수 있다.
제1 접촉 전극(274a) 상에는 제3 절연막(283)이 배치될 수 있다. 제3 절연막(183)은 제1 접촉 전극(274a)과 제2 접촉 전극(274b)을 전기적으로 분리하기 위해 제1 접촉 전극(274a)을 덮도록 배치될 수 있다. 제3 절연막(283)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제2 접촉 전극(274b)은 제1 절연막(281)에 의해 덮이지 않고 노출된 제2 전극 가지부(273B) 상에 배치되고, 발광 소자(275)의 타 단에 접촉될 수 있다. 제2 접촉 전극(274b)은 제2 절연막(282)과 제3 절연막(283) 상에도 배치될 수 있다.
이와 같이, 제2 표시 영역(DA2)의 각 부화소(Ps)는 복수의 발광 소자(275)에 의해서 구현될 수 있다. 한편, 도 15 내지 도 20을 참조하여 설명한 부화소(Ps)를 구동하는 발광소자(ED, 275)는 제1 표시 패널(10)에도 적용될 수 있다.
도 21은 일 실시예에 따른 표시 장치의 일부를 나타내는 개략적인 단면도이다. 도 21에 있어서, 도 2와 동일한 참조부호는 동일 부재를 일컫는다.
도 21을 참조하면, 표시 장치는 표시 패널(10) 및 컴포넌트 칩(30)을 구비한다.
컴포넌트 칩(30)은 표시 패널(10)의 컴포넌트 영역(CA)에 대응되도록 배치될 수 있다. 컴포넌트 칩(30)은 기판(300) 및 상기 기판(300) 상에 배치된 복수의 컴포넌트(41, 43, 43)를 포함한다. 즉, 복수의 컴포넌트(41, 42, 43)들은 하나의 컴포넌트 칩(30)에 같이 형성될 수 있다. 기판(300)은 반도체 칩 패키지 기판일 수 있다. 예컨대, 기판(300)은 비정질 실리콘을 포함할 수 있다.
복수의 컴포넌트(41, 42, 43)은 제1컴포넌트(41), 제2컴포넌트(42), 및 제3컴포넌트(43)을 포함하며, 서로 다른 기능을 구비할 수 있다. 예컨대, 제1컴포넌트(41)는 촬상소자로 복수의 포토다이오드(PD)들의 어레이를 포함할 수 있다. 제2컴포넌트(42)는 적외선 센서일 수 있다. 제3컴포넌트(43)는 LED로 구비된 플래시일 수 있다. 각 컴포넌트들의 구동부(미도시)는 컴포넌트 칩(30) 외곽에 별도로 구비될 수 있다.
컴포넌트 칩(30) 상에는 이미지를 구현하는 복수의 발광소자들이 배치될 수 있다. 또는, 컴포넌트 칩(30)은 도 13A 및 13B를 예로 들어 설명한 제2표시패널(20)에 실장될 수 있다. 이 경우, 컴포넌트 칩(30)은 표시 패널(10)의 구동 상태에 따라서 표시 패널(10)에 대해서 상대적으로 이동 가능할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
10: 표시 패널
TAH: 개구영역
40: 컴포넌트
100: 기판
111: 버퍼층
111a: 제1버퍼층
111b: 제2버퍼층
112: 제1게이트절연층
113: 제2게이트절연층
115: 층간절연층
117: 평탄화층
119: 화소정의막
DISL: 표시요소층
123: 대향전극
150: 상부층
121, 121': 화소전극

Claims (20)

  1. 표시 장치에 있어서,
    제1 표시 요소들에 의해서 제1방향으로 광이 출사되어 이미지가 디스플레이되며, 메인표시영역 및 컴포넌트영역을 구비한 제1 표시 패널;
    상기 제1 표시 패널의 하부에 배치되며, 제2 표시 요소들에 의해서 상기 제1방향으로 광이 출사되어 이미지가 디스플레이되는 제2 표시 영역을 구비한 제2 표시 패널; 및
    상기 제1 표시 패널의 하부에 배치되며, 상기 표시 장치의 외부로부터 획득된 광을 수광하는 컴포넌트;를 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 제2표시 요소들은 상기 컴포넌트영역의 가장자리에 대응되도록 배치되며,
    상기 컴포넌트는 상기 컴포넌트영역에 중첩하여 배치된, 표시 장치.
  3. 제2항에 있어서,
    상기 제2 표시 패널에서 구현되는 이미지는 상기 컴포넌트영역에서 구현된 이미지와 연동되어 표시 되는, 표시 장치.
  4. 제1항에 있어서,
    상기 제2 표시 패널을 상기 제1 표시 패널에 대해서 상대적으로 이동시키는 이동 구동부; 및
    상기 이동 구동부를 제어하는 제어부;를 더 포함하며,
    상기 컴포넌트는 상기 제2 표시 패널에 실장되어 상기 제2 표시 영역의 일측에 배치된, 표시 장치.
  5. 제4항에 있어서,
    상기 이동 구동부는 상기 제어부의 명령에 의해,
    상기 컴포넌트 동작 시에 상기 컴포넌트가 상기 컴포넌트영역에 대응하도록 제2 표시 패널을 이동시키고,
    상기 컴포넌트의 비동작 시에는 상기 제2 표시 영역이 상기 컴포넌트영역에 대응하도록 제2 표시 패널을 이동시키는, 표시 장치.
  6. 제1항에 있어서,
    상기 컴포넌트영역은 제1컴포넌트영역 및 제2컴포넌트영역을 포함하며,
    상기 제1컴포넌트영역의 해상도 및 화소 배치 구조 중 적어도 하나는 상기 제2컴포넌트영역과 다른, 표시 장치.
  7. 제1항에 있어서,
    상기 제1 표시 요소들은 상기 컴포넌트영역에 배치된 제1 보조 표시 요소 및 제2 보조 표시 요소를 포함하며,
    상기 제1 보조 표시 요소의 제1 화소전극의 두께는 상기 제2 보조 표시 요소의 제2화소전극의 두께보다 크며, 상기 제1 화소전극은 반사막을 포함하는, 표시 장치.
  8. 제1항에 있어서,
    상기 제1 표시 요소들은 상기 컴포넌트영역에 배치된 제1 보조 표시 요소를 포함하고, 상기 제1 보조 표시 요소의 화소전극은 서로 다른 두께의 제1 화소전극부 및 제2 화소전극부를 포함하며,
    상기 제1 화소전극부는 제1투명전극층, 상기 반사막, 제2투명전극층이 적층되어 구비되며, 상기 제2 화소전극부는 상기 제1투명전극층이 연장되어 구비된, 표시 장치.
  9. 제1항에 있어서,
    상기 제2 표시 요소들은 무기 발광 다이오드로 구비되며, 상기 무기 발광 다이오드는 서로 다른 층에 구비된 제1 전극 및 제2 전극 사이에 배치된, 표시 장치.
  10. 제1항에 있어서,
    상기 제2 표시 요소들은 무기 발광 다이오드로 구비되며, 상기 무기 발광 다이오드는 동일층에 배치된 제1 전극 및 제2 전극 사이에 배치된, 표시 장치.
  11. 제1항에 있어서,
    상기 컴포넌트는 서로 다른 기능을 하는 제1컴포넌트 및 제2컴포넌트를 포함하며, 상기 제1컴포넌트와 상기 제2컴포넌트는 동일한 기판에 구비된, 표시 장치.
  12. 제1항에 있어서,
    상기 컴포넌트는 촬상소자, 적외선 센서, 태양전지, 및 플래시(flash)로 이루어진 그룹에서 선택된, 표시 장치.
  13. 제1항에 있어서,
    상기 메인표시영역의 해상도는 상기 컴포넌트영역의 해상도보다 큰, 표시 장치.
  14. 제1항에 있어서,
    상기 제1 표시 패널은, 기판 및 상기 기판과 상기 제1 표시 요소들 사이에 배치된 하부금속층을 포함하며,
    상기 하부금속층은 상기 컴포넌트영역의 적어도 일부에 대응한 하부-홀을 구비한, 표시 장치.
  15. 메인표시영역 및 컴포넌트영역을 포함하는 기판;
    상기 메인표시영역에 배치된 메인 표시 요소들; 및
    상기 컴포넌트영역에 배치된 보조 표시 요소들;을 포함하고,
    상기 보조 표시 요소들은 제1 보조 표시 요소들 및 제2 보조 표시 요소들을 포함하며,
    상기 제1 보조 표시 요소들의 제1 화소전극의 두께는 상기 제2 보조 표시 요소들의 제2 화소전극의 두께보다 크며, 상기 제1 화소전극은 반사막을 포함하는, 표시 패널.
  16. 제15항에 있어서,
    상기 메인 표시 요소들로 구현되는 메인 부화소들의 화소 배치 구조는 상기 보조 표시 요소들에 의해 구현되는 보조 부화소들의 화소 배치 구조와 동일한, 표시 패널.
  17. 제15항에 있어서,
    상기 제1 보조 표시 요소에 의해 구현되는 제1 부화소의 크기는, 상기 제1 부화소와 동일한 색을 내며 상기 제2 보조 표시 요소에 의해 구현되는 제2 부화소들의 크기보다 작은, 표시 패널.
  18. 제15항에 있어서,
    제1 보조 표시 요소들 및 제2 보조 표시 요소들은 일체로 구비되며,
    상기 제1화소전극은 제1투명전극층, 반사막, 제2투명전극층으로 구비되며,
    상기 제2화소전극은 상기 제1투명전극층이 연장되어 구비된, 표시 패널.
  19. 제15항에 있어서,
    상기 기판과 상기 제1 보조 표시 요소들 사이에 배치된 하부금속층;을 더 포함하고,
    상기 하부금속층은 상기 제2 보조 표시 요소들에 대응하는 하부-홀을 구비한, 표시 패널.
  20. 제15항에 있어서,
    상기 메인표시영역의 해상도는 상기 컴포넌트영역의 해상도에 비해서 큰, 표시 패널.
KR1020190170207A 2019-12-18 2019-12-18 표시 패널 및 이를 구비하는 표시 장치 KR20210078649A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190170207A KR20210078649A (ko) 2019-12-18 2019-12-18 표시 패널 및 이를 구비하는 표시 장치
US17/089,892 US11587999B2 (en) 2019-12-18 2020-11-05 Display panel including an extended display area and display device including the same
CN202011497850.9A CN113013201A (zh) 2019-12-18 2020-12-17 显示面板和包括显示面板的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190170207A KR20210078649A (ko) 2019-12-18 2019-12-18 표시 패널 및 이를 구비하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20210078649A true KR20210078649A (ko) 2021-06-29

Family

ID=76383645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190170207A KR20210078649A (ko) 2019-12-18 2019-12-18 표시 패널 및 이를 구비하는 표시 장치

Country Status (3)

Country Link
US (1) US11587999B2 (ko)
KR (1) KR20210078649A (ko)
CN (1) CN113013201A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11640068B2 (en) * 2020-06-30 2023-05-02 Lenovo (Beijing) Co., Ltd. Display module and electronic device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11832473B2 (en) 2019-06-26 2023-11-28 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
JP7386556B2 (ja) 2019-06-26 2023-11-27 オーティーアイ ルミオニクス インコーポレーテッド 光回折特性に関連する用途を備えた光透過領域を含む光電子デバイス
KR20220032399A (ko) * 2020-09-07 2022-03-15 엘지디스플레이 주식회사 표시장치 및 그의 제조방법
CN115298829B (zh) * 2021-01-05 2023-12-08 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
US20230017865A1 (en) * 2021-07-15 2023-01-19 GM Global Technology Operations LLC Full color microled display controlled by number of red green and blue leds
WO2023024901A1 (zh) * 2021-08-23 2023-03-02 京东方科技集团股份有限公司 显示基板和显示装置
KR20230048189A (ko) * 2021-10-01 2023-04-11 삼성디스플레이 주식회사 표시 장치
CN115985848A (zh) * 2023-02-27 2023-04-18 之江实验室 一种薄膜晶体管驱动的光电器件及制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244926B1 (ko) 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
US9182861B2 (en) 2012-01-12 2015-11-10 Synaptics Incoporated Single layer capacitive imaging sensors
US9773761B2 (en) 2013-07-09 2017-09-26 Psi Co., Ltd Ultra-small LED electrode assembly and method for manufacturing same
US20160182846A1 (en) 2014-12-22 2016-06-23 Google Inc. Monolithically integrated rgb pixel array and z pixel array
KR102637151B1 (ko) 2015-02-06 2024-02-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20170113066A (ko) 2016-03-24 2017-10-12 삼성전자주식회사 디스플레이를 가진 전자 장치 및 그의 이미지 표시 방법
KR101987196B1 (ko) 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
KR102645631B1 (ko) 2016-11-22 2024-03-08 삼성디스플레이 주식회사 벤디드 표시 장치
US10825839B2 (en) 2016-12-02 2020-11-03 Innolux Corporation Touch display device
US20190004640A1 (en) 2017-06-30 2019-01-03 Wuhan China Star Optoelectronics Semiconductor Dis play Technology Co., Ltd. Manufacturing method for organic light-emitting display and display device
KR20190009637A (ko) 2017-07-19 2019-01-29 엘지전자 주식회사 전자장치
JP2019078890A (ja) * 2017-10-25 2019-05-23 パナソニック液晶ディスプレイ株式会社 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11640068B2 (en) * 2020-06-30 2023-05-02 Lenovo (Beijing) Co., Ltd. Display module and electronic device

Also Published As

Publication number Publication date
US20210193769A1 (en) 2021-06-24
CN113013201A (zh) 2021-06-22
US11587999B2 (en) 2023-02-21

Similar Documents

Publication Publication Date Title
US11587999B2 (en) Display panel including an extended display area and display device including the same
US11877494B2 (en) Display apparatus having a number of the plurality of grooves overlapping a light emitting region
US11288998B2 (en) Display device having a first display area and a second display area having a transmission area
US11871601B2 (en) Display apparatus
US11957028B2 (en) Display panel and a display apparatus with conductive layer between TFT and substrate
US11844248B2 (en) Display panel and display apparatus including the same
US20210143231A1 (en) Display apparatus
US11849605B2 (en) Display device having pixel-defining layers
US11715426B2 (en) Display panel and display apparatus including the same
US11706961B2 (en) Display panel and display apparatus including the same
KR102448029B1 (ko) 표시 장치
CN113764484A (zh) 显示设备和电子设备
US20220045160A1 (en) Display panel and display apparatus including the same
US20230403892A1 (en) Display apparatus and method of manufacturing the same
CN114975530A (zh) 显示面板
US20230217758A1 (en) Display panel and electronic device including the same
US11930658B2 (en) Display apparatus and method of manufacturing the same
US20240147757A1 (en) Display apparatus
US20220285475A1 (en) Display panel and display apparatus including the same
KR20220042020A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220092732A (ko) 디스플레이 장치
KR20220021082A (ko) 표시 패널 및 이를 구비하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination