KR20210072099A - 서브블록 병합 후보를 위한 개별적인 병합 목록 및 비디오 코딩을 위한 인트라-인터 기술 조화 - Google Patents

서브블록 병합 후보를 위한 개별적인 병합 목록 및 비디오 코딩을 위한 인트라-인터 기술 조화 Download PDF

Info

Publication number
KR20210072099A
KR20210072099A KR1020217015040A KR20217015040A KR20210072099A KR 20210072099 A KR20210072099 A KR 20210072099A KR 1020217015040 A KR1020217015040 A KR 1020217015040A KR 20217015040 A KR20217015040 A KR 20217015040A KR 20210072099 A KR20210072099 A KR 20210072099A
Authority
KR
South Korea
Prior art keywords
block
video
bitstream
picture
intra
Prior art date
Application number
KR1020217015040A
Other languages
English (en)
Other versions
KR102573294B1 (ko
Inventor
로만 이고레비치 체르냐크
티모페이 미카일로비치 솔로비예프
세르게이 유리에비치 아이코닌
알렉산더 알렉산드로비치 카라부토브
장러 천
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Priority to KR1020237029209A priority Critical patent/KR20230128587A/ko
Publication of KR20210072099A publication Critical patent/KR20210072099A/ko
Application granted granted Critical
Publication of KR102573294B1 publication Critical patent/KR102573294B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/107—Selection of coding mode or of prediction mode between spatial and temporal predictive coding, e.g. picture refresh
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/109—Selection of coding mode or of prediction mode among a plurality of temporal predictive coding modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/105—Selection of the reference unit for prediction within a chosen coding or prediction mode, e.g. adaptive choice of position and number of pixels used for prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/11—Selection of coding mode or of prediction mode among a plurality of spatial predictive coding modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/184—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being bits, e.g. of the compressed video stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H04N19/463—Embedding additional information in the video signal during the compression process by compressing encoding parameters before transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors
    • H04N19/517—Processing of motion vectors by encoding
    • H04N19/52—Processing of motion vectors by encoding by predictive encoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
    • H04N19/82—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation involving filtering within a prediction loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/96—Tree coding, e.g. quad-tree coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 비디오 데이터를 비트스트림에 인코딩하고 비트스트림으로 수신되는 비디오 데이터를 디코딩하기 위한 방법 및 장치에 관한 것이다. 서브블록 병합 후보에 대한 개별적인 병합 목록 기술이 사용되는지 여부의 판정에 따라, 인트라 및 인터 모드의 다중 가설 예측을 사용할지 여부를 나타내는 제2 제어 플래그가 생성되어 조건부로만 전송된다. 한편, 제2 제어 플래그가 조건부로만 전송되더라도, 디코더는 인트라 및 인터 모드에 대한 다중 가설 예측과 서브블록 병합 후보에 대한 개별적인 병합 목록 기술의 사용을 결정할 수 있다.

Description

서브블록 병합 후보를 위한 개별적인 병합 목록 및 비디오 코딩을 위한 인트라-인터 기술 조화
본 출원(개시)의 실시예는 일반적으로 픽처 처리 분야, 그리고 더 상세하게는 2개의 방법을 서로 조화시키는 것에 관한 것이다. 더 구체적으로, 실시예는 서브블록 병합 후보에 대한 개별적인 병합 목록과 인트라 및 인터 모드 기술에 대한 다중 가설 예측(multi-hypothesis prediction)을 공동으로 사용하고 시그널링하는 방법을 제안한다.
비디오 코딩(비디오 인코딩 및 디코딩)은 광범위한 디지털 비디오 애플리케이션, 예를 들어 브로드캐스트 디지털 TV, 인터넷과 모바일 네트워크를 통한 비디오 전송, 화상 채팅, 화상 회의와 같은 실시간 대화 애플리케이션, DVD와 블루레이 디스크, 비디오 콘텐츠 획득 및 편집 시스템, 및 보안 애플리케이션의 캠코더에 사용된다.
비교적 짧은 비디오를 묘사하는 데 필요한 비디오 데이터의 양이 상당할 수 있고, 이로 인해 데이터가 스트리밍되거나 아니면 대역폭 용량이 제한된 통신 네트워크를 통해 통신할 때 어려움이 있을 수 있다. 따라서, 현대 통신 네트워크를 통해 전달되기 전에 일반적으로 비디오 데이터를 압축한다. 메모리 자원이 제한될 수 있기 때문에, 저장 장치에 비디오를 저장할 때 비디오의 크기도 문제가 될 수 있다. 비디오 압축 장치는 전송하거나 또는 저장하기 전에 소스에서 소프트웨어 및/또는 하드웨어를 이용하여 종종 비디오 데이터를 코딩함으로써, 디지털 비디오 이미지를 표현하는 데 필요한 데이터 양을 줄인다. 그런 다음, 압축된 데이터가 비디오 데이터를 디코딩하는 비디오 압축 해제 장치에 의해 목적지에서 수신된다. 네트워크 자원이 제한되고 또한 더 높은 비디오 품질에 대한 요구사항이 계속 늘어남에 따라, 화질을 거의 또는 전혀 희생하지 않고 압축률을 향상시키는 개선된 압축 및 압축 해제 기술이 바람직하다.
본 개시는 비디오를 인코딩 및 디코딩하기 위한 장치와 방법을 제공한다.
본 발명은, 서브블록 병합 후보에 대한 개별적인 병합 목록과 함께 인트라 및 인터 모드에 대한 다중 가설 예측(multi-hypothesis prediction)의 사용과 시그널링을 조화시키는 것을 목표로 한다.
전술한 목적과 기타 목적이 독립항의 주제에 의해 달성된다. 추가적인 구현 형태가 종속항, 설명, 및 도면으로부터 명백하다.
본 발명의 제1 양태에 따르면, 비디오 데이터를 비트스트림에 인코딩하는 방법이 제공된다. 상기 인코딩 방법은 제1 기술 및/또는 제2 기술을 사용하는 단계를 포함한다. 상기 제1 기술은 서브블록 병합 후보에 대한 개별적인 병합 목록을 사용하는 것을 포함한다. 상기 제2 기술은 인트라 및 인터 모드의 다중 가설 예측을 포함한다. 상기 인코딩 방법은, 코딩 블록에 대해, 상기 비트스트림으로 제1 제어 블록을 전송하는 단계, 및 상기 제1 기술이 상기 코딩 블록에 사용되는지 여부에 따라, 상기 비트스트림으로 제2 플래그를 전송하거나 또는 전송하지 않는 단계를 포함하고, 상기 제1 제어 플래그는 상기 제1 기술을 사용할지 여부를 나타낸다. 상기 제2 제어 플래그는 상기 제2 기술을 사용할지 여부를 나타낸다.
본 발명의 제2 양태에 따르면, 비트스트림으로 수신되는 비디오 데이터를 디코딩하는 방법이 제공된다. 상기 디코딩 방법은 제1 기술 및/또는 제2 기술을 사용하는 단계를 포함한다. 상기 제1 기술은 서브블록 병합 후보에 대한 개별적인 병합 목록을 사용하는 것을 포함한다. 상기 제2 기술은 인트라 및 인터 모드의 다중 가설 예측을 포함한다. 상기 디코딩 방법은, 코딩 블록에 대해, 상기 비트스트림으로부터 제1 제어 플래그를 수신하는 단계 - 상기 제1 제어 플래그는 상기 제1 기술을 사용할지 여부를 나타냄 -; 및 상기 제1 기술이 상기 코딩 블록에 사용되는지 여부에 따라, 상기 비트스트림으로부터 제2 제어 플래그를 수신하는 단계를 포함한다. 상기 제2 제어 플래그는 상기 제2 기술을 사용할지 여부를 나타낸다.
서브블록 병합 후보에 대한 개별적인 병합 목록 기술이 사용되는지 여부의 판정에 따라, 인트라 및 인터 모드의 다중 가설 예측을 사용할지 여부를 나타내는 제2 제어 플래그가 조건부로만 생성하여 전송하는 것이 본 발명의 독특한 접근법이다. 한편, 상기 디코더는, 상기 제2 제어 플래그가 조건부로만 전송되더라도 인트라 및 인터 모드의 다중 가설 예측과 서브블록 병합 후보에 대한 개별적인 병합 목록 기술의 사용을 결정할 수 있다.
제1 양태에 따른 인코딩 방법의 가능한 구현 형태에서, 상기 제1 기술이 상기 코딩 블록에 사용되지 않는 경우에만, 상기 제2 코딩 플래그가 전송된다.
이전 구현 또는 제1 양태에 따른 인코딩 방법의 가능한 구현 형태에서, 상기 코딩 블록이 병합 모드로 인용되면, 상기 제2 제어 플래그가 전송된다. 제1 양태의 이전 구현에 따른 인코딩 방법의 가능한 구현 형태에서, 상기 코딩 블록이 병합 모드로 코딩되지 않으면, 상기 제2 제어 플래그가 전송되지 않는다. 제1 양태의 이전 구현 또는 제1 양태의 인코딩 방법의 가능한 구현 형태에서, 상기 코딩 블록이 스킵 모드(skip mode)로 코딩되면, 상기 제2 제어 플래그가 전송된다. 제1 양태의 이전 구현의 가능한 구현 형태에서, 상기 코딩 블록이 스킵 모드 또는 병합 모드로 코딩되지 않으면, 상기 제2 제어 플래그가 전송되지 않는다.
그러므로, 본 발명의 특정 접근법에 따른 시그널링이 병합 모드, 또는 스킵 모드, 또는 병합 모드와 스킵 모드 양쪽으로 적용 가능하다.
제2 양태의 디코딩 방법의 가능한 구현 형태에서, 상기 제1 기술만이 사용되지 않고, 상기 제2 제어 플래그가 수신된다.
그러므로, 상기 디코더는, 상기 수신된 비트스트림에 상기 제2 제어 플래그가 존재한다는 것으로부터, 별도의 병합 목록 기술이 현재 코딩 블록에 사용되지 않는다는 것을 직접 추론할 수 있다. 따라서, 상기 제2 제어 플래그가 상기 수신된 비트스트림에 포함되지 않으면, 서브블록 후보에 대한 상기 별도의 병합 목록 기술을 사용할지 여부를 나타내는 상기 제1 제어 플래그에 대한 평가가 필요할 뿐이다.
제2 양태의 이전 구현 또는 제2 양태의 디코딩 방법의 가능한 구현 형태에서, 상기 코딩 블록이 병합 모드로 인코딩되면, 상기 제2 제어 플래그가 수신된다. 제2 양태의 이전 구현의 디코딩 방법의 가능한 구현 형태에서, 상기 코딩 블록이 병합 모드로 코딩되지 않으면, 상기 제2 제어 플래그가 수신되지 않는다. 제2 양태의 이전 구현 형태 또는 제2 양태의 디코딩 방법의 가능한 구현 형태에서, 상기 코딩 블록이 스킵 모드로 코딩되면, 제2 제어 플래그가 수신된다. 제2 양태의 이전 구현 형태에 따른 디코딩 방법의 가능한 구현 형태에 따르면, 상기 코딩 블록이 스킵 모드로 코딩되지 않으면, 상기 제2 제어 플래그가 수신되지 않는다.
청구 범위, 설명, 및 도면에 정의된 인코딩 방법과 디코딩 방법은 인코딩 장치와 디코딩 장치에 의해 각각 수행될 수 있다.
제3 양태에 따르면, 본 발명은 제1 양태의 구현 형태 중 어느 것에 대한 제1 양태의 방법을 수행하기 위한 처리 회로를 포함하는 인코더에 관한 것이다.
제4 양태에 따르면, 본 발명은 제2 양태의 구현 형태 중 어느 것에 대한 제1 양태의 방법을 수행하기 위한 디코더에 관한 것이다.
제5 양태에 따르면, 본 발명은 인코더에 관한 것이다. 상기 인코더는 하나 이상의 프로세서와, 상기 프로세서에 연결되는 비일시적 컴퓨터 판독가능 저장 매체로서 상기 프로세서에 의해 실행될 프로그래밍을 저장하는 비일시적 컴퓨터 판독가능 저장 매체를 포함한다. 상기 프로그래밍은, 상기 프로세서에 의해 실행될 때, 제1 양태 또는 제1 양태의 구현 형태 중 어느 것에 따른 인코딩 방법을 수행하기 위해 디코더를 구성한다.
제6 양태에 따르면, 본 발명은 디코더에 관한 것이다. 상기 디코더는 하나 이상의 프로세서와, 상기 프로세서에 연결되는 비일시적 컴퓨터 판독가능 저장 매체로서 상기 프로세서에 의해 실행될 프로그래밍을 저장하는 비일시적 컴퓨터 판독가능 저장 매체를 포함한다. 상기 프로그래밍은, 상기 프로세서에 의해 실행될 때, 제2 양태 또는 제2 양태의 구현 형태 중 어느 것에 따른 디코딩 방법을 수행하기 위해 상기 디코더를 구성한다.
제7 양태에 따르면, 본 발명은 비트스트림으로 비디오 데이터를 비디오 인코딩하기 위한 인코더에 관한 것이다, 상기 인코더는 제1 기술 및/또는 제2 기술을 수행하기 위한 수단을 포함한다. 상기 제1 기술은 서브블록 병합 후보에 대한 개별적인 병합 목록을 사용하는 것을 포함한다. 상기 제2 기술은 인트라 및 인터 모드의 다중 가설 예측을 포함한다. 상기 인코더는, 코딩 블록에 대해, 상기 비트스트림으로 제1 제어 블록을 전송하기 위한 수단과, 상기 제1 기술이 상기 코딩 블록에 사용되는지 여부에 따라, 상기 비트스트림으로 제2 플래그를 전송하거나 또는 전송하지 않기 위한 수단을 더 포함한다. 상기 제1 제어 플래그는 상기 제1 기술을 사용할지 여부를 나타낸다. 상기 제2 제어 플래그는 상기 제2 기술을 사용할지 여부를 나타낸다.
제8 양태에 따르면, 본 발명은 비트스트림으로 수신되는 비디오 데이터를 비디오 디코딩하기 위한 디코더에 관한 것이다. 상기 디코더는 제1 기술 및/또는 제2 기술을 수행하기 위한 수단을 포함한다. 상기 제1 기술은 서브블록 병합 후보에 대한 개별적인 병합 목록을 사용하는 것을 포함한다. 상기 제2 기술은 인트라 및 인터 모드의 다중 가설 예측을 포함한다. 상기 디코더는, 코딩 블록에 대해, 상기 비트스트림으로부터 상기 제1 제어 플래그를 수신하기 위한 수단 - 상기 제1 제어 플래그는 상기 제1 기술을 사용할지 여부를 나타냄 -; 및 상기 제1 기술이 상기 코딩 블록에 사용되는지 여부에 따라, 상기 비트스트림으로부터 제2 제어 플래그를 수신하기 위한 수단 - 상기 제2 제어 플래그는 상기 제2 기술을 사용할지 여부를 나타냄 -을 더 포함한다.
또 다른 양태에 따르면, 본 발명은 프로그램 코드를 싣고 있는 비일시적 컴퓨터 판독가능 매체에 관한 것이다. 상기 프로그램 코드는, 상기 컴퓨터 장치에 의해 실행될 때 상기 컴퓨터 장치로 하여금 제1 양태 또는 제2 양태에 따른 방법을 수행하게 한다.
인코더와 디코더의 가능한 구현 형태는 제1 양태와 제2 양태에 따른 방법의 가능한 구현 형태에 대응하는 제7 양태와 제6 양태의 인코더와 디코더이다.
비디오 스트림을 인코딩하거나 또는 디코딩하기 위한 장치가 프로세서와 메모리를 포함할 수 있다. 상기 메모리는 상기 프로세서로 하여금 상기 인코딩 또는 디코딩 방법을 수행하게 하는 명령을 저장한다.
본 명세서에 개시된 인코딩 방법 또는 디코딩 방법 각각에 대해, 컴퓨터 판독가능 저장 매체가 제안된다. 상기 컴퓨터 판독가능 저장 매체는, 실행될 때 하나 이상의 프로세서로 하여금 비디오 데이터를 인코딩하거나 또는 디코딩하게 하는 명령을 저장한다. 상기 명령은 하나 이상의 프로세서로 하여금 각각의 인코딩 또는 디코딩 방법을 수행하게 한다.
또한, 본 명세서에 개시된 인코딩 또는 디코딩 방법 각각에 대해, 컴퓨터 프로그램 제품이 제안된다. 상기 컴퓨터 프로그램 제품은 각각의 방법을 수행하기 위한 프로그램 코드를 포함한다.
아래의 첨부 도면과 설명에는 하나 이상의 실시예의 세부사항이 제시된다. 다른 특징, 목적, 및 이점들이 아래의 설명, 첨부 도면, 및 청구 범위로부터 명백해질 것이다.
이하, 첨부된 그림과 도면을 참조하여 본 발명의 실시예를 더 상세하게 설명한다.
도 1a는 본 발명의 실시예를 구현하도록 구성된 비디오 코딩 시스템의 예를 나타내는 블록도이다.
도 1b는 본 발명의 실시예를 구현하도록 구성된 비디오 코딩 시스템의 다른 예를 나타내는 블록도이다.
도 2는 본 발명의 실시예를 구현하도록 구성된 비디오 인코더의 예를 나타내는 블록도이다.
도 3은 본 발명의 실시예를 구현하도록 구성된 비디오 디코더의 예시적인 구조를 나타내는 블록도이다.
도 4는 인코딩 장치 또는 디코딩 장치의 예를 나타내는 블록도이다.
도 5는 인코딩 장치 또는 디코딩 장치의 다른 예를 나타내는 블록도이다.
도 6은 본 발명의 실시예에 따른 예시적인 인코딩 방법을 나타내는 흐름도이다.
도 7은 본 발명의 실시예에 따른 예시적인 디코딩 방법을 나타내는 흐름도이다.
이하, 달리 명시적으로 지정하지 않으면, 동일한 참조 부호가 동일하거나 또는 적어도 기능적으로 동등한 기능을 지칭한다.
다음의 설명에서, 본 개시의 일부를 구성하고, 예시로서 본 발명의 실시예의 특정 양태 또는 본 발명의 실시예가 사용될 수 있는 특정 양태을 나타내는 첨부 도면을 참조한다. 본 발명의 실시예가 다른 양태에 사용될 수 있고 도면에 도시되지 않은 구조적 변경이나 논리적 변경을 포함할 수 있다고 이해해야 한다. 그러므로, 다음의 상세한 설명은 제한적인 의미로 받아들여서는 안 되며, 본 발명의 범위는 첨부된 청구 범위에 의해 정의된다.
예를 들어, 설명된 방법과 관련된 개시가 또한 설명된 방법을 수행하도록 구성된 대응하는 장치 또는 시스템에 대해 참일 수 있고, 그 반대의 경우도 마찬가지라고 이해해야 한다. 예를 들어, 하나 또는 복수의 특정 방법 단계가 설명되면, 심지어 하나 이상의 유닛이 도면에 명시적으로 설명되거나 또는 도시되지 않더라도, 대응하는 장치가 전술한 하나 또는 복수의 방법 단계(예를 들어, 하나 또는 복수의 단계를 수행하는 하나의 유닛, 또는 복수의 단계 중 하나 이상을 각각 수행하는 복수의 유닛)의 기능을 수행하기 위해 하나 또는 복수의 유닛, 예들 들어 기능 유닛을 포함할 수 있다. 한편, 예를 들어, 특정 장치가 하나 또는 복수의 유닛, 예를 들어 기능 유닛에 기초하여 설명되면, 비록 하나 또는 복수의 단계가 명시적으로 설명되거나 또는 도면에 도시되지 않더라도, 대응하는 방법이 이러한 하나 또는 복수의 유닛(예를 들어, 하나 또는 복수의 유닛의 기능을 수행하는 하나의 단계, 또는 복수의 유닛 중 하나 이상의 기능을 각각 수행하는 복수의 단계)의 기능을 수행하기 위해 하나의 단계를 포함할 수 있다. 또한, 본 명세서에 설명된 다양한 예시적인 실시예 및/또는 양태의 특징이 특별히 달리 언급되지 않는 한 서로 결합될 수 있다고 이해해야 한다.
비디오 코딩은 일반적으로 비디오 또는 비디오 시퀀스를 형성하는 일련의 픽처(picture)를 처리하는 것을 말한다. 비디오 코딩 분야에서는 "픽처"라는 용어 대신에 "프레임" 또는 "이미지"라는 용어를 동의어로 사용할 수 있다. 비디오 코딩(또는 일반적으로 코딩)은 비디오 인코딩과 비디오 디코딩의 2개의 부분을 포함한다. 비디오 인코딩은 일반적으로, 소스 측에서 수행되고, (더 효율적인 저장 및/또는 전송을 위해) 비디오 픽처를 표현하는 데 필요한 데이터의 양을 (예를 들어, 압축에 의해) 줄이기 위해 원본 비디오 픽처를 처리하는 것을 포함한다. 비디오 디코딩은 목적지 측에서 수행되고, 일반적으로 비디오 픽처를 재구성하기 위해 인코더와 비교할 때 역처리를 포함한다. 비디오 픽처(또는 일반적으로 픽처)의 "코딩"을 참조하는 실시예는 비디오 픽처 또는 각각의 비디오 시퀀스의 "인코딩" 또는 "디코딩"과 관련되어 있다고 이해해야 한다. 인코딩 부분과 디코딩 부분의 조합을 코덱(Coding and Decoding, CODEC)이라고도 한다.
무손실 비디오 코딩의 경우, 원본 비디오 픽처가 재구성될 수 있다. 즉, 재구성된 비디오 픽처가 원본 비디오 픽처와 동일한 품질을 가지고 있다(저장 또는 전송 중에 전송 손실이나 기타 데이터 손실이 없다고 가정한다). 손실 비디오 코딩의 경우, 디코더에서 완전하게 재구성될 수 없는 비디오 픽처를 나타내는 데이터의 양을 줄이기 위해, 예를 들어 양자화에 의한 추가 압축이 수행된다. 즉, 원본 비디오 픽처의 품질과 비교할 때, 재구성된 비디오 픽처의 품질이 낮거나 또는 나쁘다.
여러 비디오 코딩 표준이 "손실 하이브리드 비디오 코덱"의 그룹에 속한다(즉, 샘플 영역의 공간 및 시간 예측과 변환 영역의 양자화를 적용하기 위한 2D 변환 코딩을 결합한다). 비디오 시퀀스의 각각의 픽처는 일반적으로 중첩하지 않는 블록의 집합으로 분할되고, 이 코딩은 일반적으로 블록 레벨에서 수행된다. 다르게 말하면, 인코더에서, 비디오가 일반적으로 처리되고, 즉 블록(비디오 블록) 레벨에서 인코딩되고, 예를 들어 공간(인트라 픽처) 예측 및/또는 시간(인터 픽처) 예측을 이용하여 예측 블록을 생성하고, 현재 블록(현재 처리되는/처리될 블록)에서 예측 블록을 차감하여 잔차 블록을 획득하며, 잔차 블록을 변환하고 변환 영역에서 잔차 블록을 양자화함으로써 전송될 데이터의 양을 줄이며(압축), 디코더에서, 인코더와 비교할 때 역처리가 인코딩되거나 압축된 블록에 적용되어 표현을 위한 현재 블록을 재구성한다. 또한, 인코더는 디코더 처리 루프를 복제함으로써, 인코더와 디코더가 모두 후속 블록을 처리하기 위한, 즉 코딩하기 위한 동일한 예측(예를 들어, 인트라 예측과 인터 예측) 및/또는 재구성을 생성할 것이다.
이하, 도 1 내지 도 3에 기초하여 비디오 코딩 시스템(10), 비디오 인코더(20), 및 비디오 디코더(30)의 실시예에 대해 설명한다.
도 1a는 예시적인 코딩 시스템(10), 예를 들어 본 출원의 기술을 이용할 수 있는 비디오 코딩 시스템(10)(또는 줄여서 코딩 시스템(10))을 개략적으로 나타내는 블록도이다. 비디오 코딩 시스템(10)의 비디오 인코더(20)(또는 줄여서 인코더(20)) 및 비디오 디코더(30)(또는 줄여서 디코더(30))는 본 출원에서 설명되는 다양한 예에 따른 기술을 수행하도록 구성될 수 있는 장치의 예를 나타낸다.
도 1a에 도시된 바와 같이, 코딩 시스템(10)은 인코딩된 픽처 데이터(21)를 예를 들어, 인코딩된 픽처 데이터(13)를 디코딩하는 목적지 장치(14)에 제공하도록 구성된 소스 장치(12)를 포함한다.
소스 장치(12)는 인코더(20)를 포함하고, 추가적으로, 즉 선택적으로, 픽처 소스(16), 전처리기(pre-processor, 18)(또는 전처리 유닛), 예를 들어 픽처 전처리기(18), 및 통신 인터페이스 또는 통신 유닛(22)을 포함할 수 있다.
픽처 소스(16)는 임의의 종류의 픽처 캡처 장치, 예를 들어 현실 세계 픽처를 캡처하기 위한 카메라 및/또는 임의의 종류의 픽처 생성 장치, 예를 들어 컴퓨터 애니메이션 픽처를 생성하기 위한 컴퓨터 그래픽 프로세서, 또는 현실 세계 픽처, 컴퓨터 생성 픽처(예를 들어, 스크린 콘텐츠, 가상 현실(virtual reality, VR) 픽처) 및/또는 이들의 임의의 조합(예를 들어, 증강 현실(augmented reality, AR) 픽처)을 획득하거나 및/또는 제공하기 위한 임의의 종류의 다른 장치일 수 있거나 또는 이들을 포함할 수 있다. 픽처 소스는 전술한 픽처 중 어느 것도 저장하는 임의의 종류의 메모리 또는 스토리지일 수 있다.
전처리기(18)와 전처리 유닛(18)에 의해 수행되는 처리와 구별하여, 픽처 또는 픽처 데이터(17)를 원시 픽처(raw picture) 또는 원시 픽처 데이터(17)라고도 할 수 있다.
전처리기(18)는 (원시) 픽처 데이터(17)를 수신하고, 픽처 데이터(17)에 대해 전처리를 수행하여 전처리된 픽처(19) 또는 전처리된 픽처 데이터(19)를 획득하도록 구성된다. 전처리기(18)에 의해 수행되는 전처리는, 예를 들어 트리밍(trimming), 또는 컬러 포맷 변환(예를 들어, RGB에서 YCbCr로 변환), 또는 컬러 보정, 또는 노이즈 제거(de-noising)를 포함할 수 있다. 전처리 유닛(18)이 선택적인 구성 요소일 수 있음을 이해할 수 있을 것이다.
비디오 인코더(20)는 전처리된 화상 데이터(19)를 수신하고 인코딩된 화상 데이터(21)를 제공하도록 구성된다(예를 들어, 도 2에 기초하여 추가 세부사항을 아래에서 설명할 것이다).
소스 장치(12)의 통신 인터페이스(22)는, 인코딩된 픽처 데이터(21)를 통신 채널(13)을 통해 수신하고, 저장 또는 직접 재구성을 위해, 인코딩된 픽처 데이터(21)(또는 인코딩된 픽처 데이터(21)의 임의의 추가 처리된 버전)를 다른 장치, 예를 들어 목적지 장치(14) 또는 임의의 다른 장치에 전송하도록 구성될 수 있다.
목적지 장치(14)는 디코더(30)(예를 들어, 비디오 디코더(30))를 포함하고, 추가적으로, 즉 선택적으로, 통신 인터페이스 또는 통신 유닛(28), 후처리기(post-processor, 32)(또는 후처리 유닛(32), 및 표시 장치(34)를 포함할 수 있다.
목적지 장치(14)의 통신 인터페이스(28)는, 예를 들어 소스 장치(12)로부터 직접 또는 임의의 다른 소스, 예를 들어 저장 장치, 예를 들어 인코딩된 픽처 데이터 저장 장치로부터 인코딩된 픽처 데이터(21)(또는 인코딩된 픽처 데이터(21)의 임의의 추가 처리된 버전)를 수신하고, 인코딩된 픽처 데이터(21)를 디코더(30)에 제공하도록 구성된다.
통신 인터페이스(22)와 통신 인터페이스(28)는 소스 장치(12)와 목적지 장치(14) 사이의 직접 통신 링크, 예를 들어 직접 유선 연결이나 무선 연결, 또는 임의의 종류의 네트워크, 예를 들어 유선 네트워크 또는 무선 네트워크 또는 이들의 임의의 조합, 또는 임의의 종류의 사설 및 공공 네트워크, 또는 이들의 임의의 종류의 조합을 통해, 인코딩된 픽처 데이터(21) 또는 인코딩된 데이터(13)를 송수신하도록 구성될 수 있다.
통신 인터페이스(22)는 예를 들어, 인코딩된 픽처 데이터(21)를 적절한 포맷으로, 예를 들어 패킷으로 패키징하거나, 및/또는 임의의 종류의 전송 인코딩 또는 처리를 이용하여, 통신 링크 또는 통신 네트워크를 통한 전송을 위해, 인코딩된 픽처 데이터를 처리하도록 구성될 수 있다.
통신 인터페이스(22)의 상대가 되는 통신 인터페이스(28)는, 예를 들어 전송된 데이터를 수신하고, 임의의 종류의 대응하는 전송 디코딩 또는 처리 및/또는 디패키징을 이용하여 전송 데이터를 처리함으로써, 인코딩된 픽처 데이터(21)를 획득하도록 구성될 수 있다.
통신 인터페이스(22)와 통신 인터페이스(28)는 모두 소스 장치(12)에서 목적지 장치(14)를 가리키는 도 1a의 통신 채널(13)에 대한 화살표로 표시되는 단방향 통신 인터페이스 또는 양방향 통신 인터페이스로 구성될 수 있고, 예를 들어 메시지를 송수신하여, 예를 들어 연결을 셋업하여, 통신 링크 및/또는 데이터 전송, 예를 들어 인코딩된 픽처 데이터 전송과 관련된 임의의 다른 정보를 수신확인(acknowledge)하고 교환하도록 구성될 수 있다.
디코더(30)는 인코딩된 픽처 데이터(21)를 수신하고, 디코딩된 픽처 데이터(31) 또는 디코딩된 픽처(31)를 제공하도록 구성된다(더 자세한 사항은 예를 들어, 도 3 또는 도 5에 기초하여 아래에서 설명할 것이다).
목적지 장치(14)의 후처리기(32)는 디코딩된 픽처 데이터(31)(재구성된 픽처 데이터라고도 함), 예를 들어 디코딩된 픽처(31)를 후처리하여 후처리된 픽처 데이터(33), 예를 들어 후처리된 픽처(33)를 획득하도록 구성된다. 후처리 유닛(32)에 의해 수행되는 전처리는, 예를 들어 컬러 포맷 변환(예를 들어, YCbCr에서 RGB로의 변환), 또는 색상 교정, 트리밍, 또는 재샘플링, 또는 예를 들어 표시를 위해, 예를 들어 표시 장치(34)에 의한 표시를 위해 디코딩된 픽처 데이터(31)를 준비하는 임의의 다른 처리를 포함할 수 있다.
목적지 장치(14)의 표시 장치(34)는 예를 들어, 사용자 또는 시청자에게 픽처를 표시하기 위한 후처리된 픽처 데이터(33)를 수신하도록 구성된다. 표시 장치(34)는 재구성된 픽처를 표현하기 위한 임의의 종류의 디스플레이, 예를 들어 통합 디스플레이 또는 외부 디스플레이 또는 모니터일 수 있거나 또는 이들을 포함한다. 디스플레이는, 예를 들어 액정 표시 장치(liquid crystal display, LCD), 또는 유기 발광 다이오드(organic light emitting diode, OLED) 디스플레이, 또는 플라즈마 디스플레이, 또는 프로젝터, 또는 마이크로 LED 디스플레이, 또는 실리콘 액정 표시 장치(liquid crystal on silicon, LCoS), 또는 디지털 광 프로세서(digital light processor, DLP), 또는 임의의 종류의 다른 디스플레이를 포함할 수 있다.
도 1a가 소스 장치(12)와 목적지 장치(14)를 개별적인 장치인 것으로 도시하고 있지만, 장치의 실시예는 또한 소스 장치(12)와 목적지 장치(14) 또는 소스 장치(12)와 목적지 장치(14)의 기능, 소스 장치(12) 또는 대응하는 기능, 및 목적지 장치(14) 또는 대응하는 기능을 포함할 수 있다. 이러한 실시예에서, 소스 장치(12) 또는 대응하는 기능, 그리고 목적지 장치(14) 또는 대응하는 기능은 동일한 하드웨어 및/또는 소프트웨어를 이용하여 또는 개별적인 하드웨어 및/또는 소프트웨어 또는 이들의 임의의 조합을 이용하여 구현될 수 있다.
이 설명에 기초하여 당업자에게 명백한 바와 같이, 도 1a에 도시된 소스 장치(12) 및/또는 목적지 장치(14) 내의 서로 다른 유닛 또는 기능의 기능의 존재와 (정확한 분할)이 실제 장치와 적용에 따라 달라질 수 있다.
인코더(20)(예를 들어, 비디오 인코더(20)) 또는 디코더(30)(예를 들어, 비디오 디코더(30)) 또는 인코더(20)와 디코더(30)는 모두 도 1b에 도시된 처리 회로, 예컨대 하나 이상의 마이크로프로세서, 또는 디지털 신호 처리 장치(digital signal processor, DSP), 또는 주문형 반도체(application-specific integrated circuit, ASIC), 또는 필드-프로그래머블 게이트 어레이(field-programmable gate array, FPGA), 또는 디스크리트 로직(discrete logic), 또는 하드웨어, 또는 전용 비디오 코딩, 또는 이들의 임의의 조합을 이용하여 구현될 수 있다. 인코더(20)는, 도 2의 인코더(20)에 대해 논의된 바와 같이 다양한 모듈 및/또는 본 명세서에서 설명된 임의의 다른 인코더 시스템 또는 서브시스템을 구현하기 위해 처리 회로(46)를 이용하여 구현될 수 있다. 디코더(30)는, 도 3의 디코더(30 및/또는 본 명세서에서 설명된 임의의 다른 디코더 시스템 또는 서브시스템에 대해 논의된 바와 같이 다양한 모듈을 구현하기 위해 처리 회로(46)를 이용하여 구현될 수 있다. 처리 회로는 후술하는 바와 같이 다양한 연산을 수행하도록 구성될 수 있다. 도 5에 도시된 바와 같이, 이러한 기술이 부분적으로 소프트웨어로 구현되면, 장치가 소프트웨어에 대한 명령을 적합한 비일시적 컴퓨터 판독가능 저장 매체에 저장할 수 있고, 하나 이상의 프로세서를 이용하여 하드웨어의 명령을 실행하여 본 개시의 기술을 수행할 있다. 비디오 인코더(20)와 비디오 디코더(30) 중 어느 하나가, 예를 들어 도 1b에 도시된 바와 같이 단일 장치 내의 결합된 인코더/디코더(CODEC)의 일부로서 통합될 수 있다.
소스 장치(12)와 목적지 장치(14)는 임의의 종류의 휴대용 또는 고정형 장치, 예를 들어 노트북이나 랩탑 컴퓨터, 휴대폰, 스마트폰, 태블릿이나 태블릿 컴퓨터, 카메라, 데스크탑 컴퓨터, 셋톱 박스, 텔레비전, 표시 장치, 디지털 미디어 플레이어, 비디오 게이밍 콘솔, 비디오 스트리밍 장치(예컨대 콘텐츠 서비스 서버 또는 콘텐츠 전송 서버), 브로드캐스트 수신기 장치, 또는 브로드캐스트 송신기 장치 등을 포함하는 광범위한 장치 중 어느 것도 포함할 수 있고, 어떠한 운영체제도 사용하지 않거나 또는 어떠한 종류의 운영체제도 사용할 수 있다. 경우에 따라, 소스 장치(12)와 목적지 장치(14)는 무선 통신용으로 장착될 수 있다. 따라서, 소스 장치(12)와 목적지 장치(14)는 무선 통신 장치일 수 있다.
경우에 따라, 도 1a에 도시된 비디오 코딩 시스템(10)은 예일 뿐이며, 본 출원의 기술이 반드시 인코딩 장치와 디코딩 장치 간의 임의의 데이터 통신을 포함하지는 않는 비디오 코딩 설정(예를 들어, 비디오 인코딩 또는 비디오 디코딩)에 적용될 수 있다. 다른 예에서, 데이터가 로컬 메모리로부터 검색되거나, 또는 네트워크 등을 통해 스트리밍되거나, 또는 기타 등등이다. 비디오 인코딩 장치가 데이터를 인코딩하여 메모리에 저장할 수 있거나, 및/또는 비디오 디코딩 장치가 메모리로부터 데이터를 검색하여 디코딩할 수 있다. 일부 예에서, 인코딩과 디코딩은 서로 통신하지 않지만 단순히 데이터를 메모리에 인코딩하거나 및/또는 메모리로부터 데이터를 검색하여 디코딩하는 장치에 의해 수행된다.
설명의 편의를 위해, 본 명세서에서는 고효율 비디오 코딩(High-Efficiency Video Coding, HEVC) 또는 다용도 비디오 코딩(Versatile Video coding, VVC)의 레퍼런스 소프트웨어, 및 ITU-T 비디오 코딩 전문가 그룹(Video Coding Experts Group, VCEG) 및 ISO/IEC 동화상 전문가 그룹(Motion Picture Experts Group, MPEG)의 JCT-VC(Joint Collaboration Team on Video Coding)에 의해 개발된 차세대 비디오 코딩 표준을 참조하여 본 발명의 실시예에 대해 설명한다. 당업자라면 본 발명의 실시예가 HEVC 또는 VVC로 제한되지 않는다고 이해할 것이다.
(인코더 및 인코딩 방법)
도 2는 본 출원의 기술을 구현하도록 구성된 예시적인 비디오 인코더(20)를 개략적으로 나타내는 블록도이다. 도 2의 예에서, 비디오 인코더(20)는 입력(201)(또는 입력 인터페이스(201)), 잔차 계산 유닛(residual calculation unit, 204), 변환 처리 유닛(206), 양자화 유닛(208), 역양자화 유닛(210), 역변환 처리 유닛(212), 재구성 유닛(214), 루프 필터 유닛(220), 디코딩된 픽처 버퍼(DPB, 230), 모드 선택 유닛(260), 엔트로피 인코딩 유닛(270), 및 출력(272)(또는 출력 인터페이스(272))를 포함한다. 모드 선택 유닛(260)은 인터 예측 유닛(244), 인트라 예측 유닛(254), 및 파티셔닝 유닛(262)을 포함할 수 있다. 인터 예측 유닛(244)은 움직임 추정 유닛과 움직임 보상 유닛(미도시)을 포함할 수 있다. 도 2에 도시된 비디오 인코더(20)는 하이브리드 비디오 인코더 또는 하이브리드 비디오 코덱에 따른 비디오 인코더라고도 할 수 있다.
잔차 계산 유닛(204), 변환 처리 유닛(206), 양자화 유닛(208), 모드 선택 유닛(260)은 인코더(20)의 순방향 신호 경로를 형성한다고 말할 수 있고, 역양자화 유닛(210), 역변환 처리 유닛(212), 재구성 유닛(214), 버퍼(216), 루프 필터(220), 디코딩된 픽처 버퍼(DPB, 230), 인터 예측 유닛(244), 및 인트라 예측 유닛(254)은 비디오 인코더(20)의 역방향 신호 경로를 형성한다고 말할 수 있다. 여기서, 비디오 인코더(20)의 역방향 신호 경로가 디코더의 신호 경로에 대응한다(도 3의 비디오 디코더(30)를 참조). 역양자화 유닛(210), 역변환 처리 유닛(212), 재구성 유닛(214), 루프 필터(220), 디코딩된 픽처 버퍼(DPB, 230), 인터 예측 유닛(244), 및 인트라 예측 유닛(254)은 비디오 인코더(20)의" 내장 디코더"라고 할 수 있다.
(픽처 & 픽처 파티셔닝(픽처 & 블록))
인코더(20)는, 예를 들어 입력(201)을 통해, 픽처(17)(또는 픽처 데이터(17)), 예를 들어 비디오 또는 비디오 시퀀스를 형성하는 픽처의 시퀀스의 픽처를 수신하도록 구성될 수 있다. 수신되는 픽처 또는 픽처 데이터도 전처리된 픽처(19)(또는 전처리된 픽처 데이터(19))일 수 있다. 단순화를 위해, 다음의 설명은 픽처(17)를 가리킨다. 픽처(17)를 현재 픽처 또는 코딩될 픽처(특히 비디오 코딩에서 현재 픽처를 다른 픽처와 구별하기 위해, 예를 들어 동일한 비디오 시퀀스, 즉 현재 픽처도 포함하는 비디오 시퀀스의 이전에 인코딩되거나 및/또는 디코딩된 픽처)라고도 할 수 있다.
(디지털) 픽처가 강도 값을 가진 샘플의 2차원 배열 또는 행렬로 간주될 수 있다. 배열 내의 샘플을 픽셀(픽처 요소(picture element)의 짧은 형태) 또는 펠(pel)이라고도 할 수 있다. 이 배열 또는 픽처의 수평 및 수직 방향(또는 축)의 샘플의 개수가 픽처의 크기 및/또는 해상도를 정의한다. 컬러를 표현하기 위해, 일반적으로 3개의 컬러 성분이 사용된다. 즉, 픽처는 3개의 샘플 배열을 나타내거나 포함할 수 있다. RBG 포맷 또는 컬러 공간에서, 픽처가 대응하는 적색, 녹색, 및 청색 샘플 배열을 포함한다. 하지만, 비디오 코딩에서, 각각의 화소가 보통 휘도와 크로미넌스 포맷(chrominance format)으로 또는 컬러 공간에서 예를 들어 Y로 표시된 휘도 성분(때로는 대신에 L이 사용됨)과 Cb와 Cr로 나타내는 2개의 크로미넌스 성분을 포함하는 YcbCr로 표현된다. 휘도(또는 줄여서 루마(luma)) 성분(Y)는 밝기 또는 (예를 들어, 그레이 스케일 픽처에서와 같이) 그레이 레벨 강도를 나타내고, 2개의 크로미넌스(또는 줄여서 크로마(chroma)) 성분(Cb와 Cr)은 색도(chromaticity) 또는 컬러 정보 성분을 나타낸다. 따라서, YCbCr 포맷의 픽처가 휘도 샘플 값(Y)의 휘도 샘플 배열, 및 크로미넌스 값(Cb와 Cr)의 2개의 크로미넌스 샘플 배열을 포함한다. RGB 포맷의 픽처가 YCbCr 포맷으로 전환되거나 또는 변환될 수 있고, 그 반대로도 마찬가지이다. 이 프로세스는 색상 변환 또는 전환으로 불린다. 픽처가 단색이면, 픽처가 휘도 샘플 배열만을 포함할 수 있다. 따라서, 픽처가 예를 들어, 단색 포맷의 루마 샘플의 배열이거나 또는 4:2:0, 4:2:2, 및 4:4:4 색상 포맷의 루마 샘플의 배열과 크로마 샘플의 2개의 대응하는 배열일 수 있다.
비디오 인코더(20)의 실시예는 픽처(17)를 복수의 (보통 중첩하지 않는) 픽처 블록(203)으로 분할하도록 구성된 픽처 파티셔닝 유닛(도 2에 도시되지 않음)을 포함할 수 있다. 이러한 블록을 루트 블록, 또는 매크로 블록(H.264/AVC)이나 코딩 트리 블록(coding tree block, CTB), 또는 코딩 트리 유닛(coding tree unit, CTU)(H.265/HEVC 및 VVC)이라고도 할 수 있다. 픽처 파티셔닝 유닛은 비디오 시퀀스와 블록 크기를 정의하는 대응하는 그리드에 대해 동일한 블록 크기를 사용하거나, 또는 픽처 또는 픽처의 부분집합이나 그룹 사이의 블록 크기를 변경하고, 각각의 픽처를 대응하는 블록으로 분할하도록 구성될 수 있다.
추가적인 실시예에서, 비디오 인코더는 픽처(17)의 블록(203), 예를 들어 픽처(17)를 형성하는 하나의 블록, 또는 여러 개의 블록, 또는 모든 블록을 직접 수신하도록 구성될 수 있다. 픽처 블록(203)을 현재 픽처 블록 또는 코딩될 픽처 블록이라고도 할 수 있다.
픽처(17)와 같이, 픽처 블록(203)은 픽처(17)보다 작은 크기이지만 다시 강도 값(샘플 값)을 가진 샘플의 2차원 배열이나 행렬이거나 또는 강도 값(샘플 값)을 가진 샘플의 2차원 배열이나 행렬로 간주될 수 있다. 다르게 말하면, 블록(203)은, 예를 들어 하나의 샘플 배열(예를 들어, 단색 픽처(17)의 경우 루마 배열, 또는 컬러 픽처의 경우 루마 배열이나 크로마 배열) 또는 3개의 샘플 배열(예를 들어, 컬러 픽처(17)의 경우 루마 배열과 2개의 크로마 배열) 또는 적용된 컬러 포맷에 따라 임의의 다른 개수의 배열 및/또는 임의의 다른 종류의 배열을 포함할 수 있다. 블록(203)의 수평 및 수직 방향(또는 축)의 샘플의 개수가 블록(203)의 크기를 정의한다. 따라서, 블록이 예를 들어, 샘플의 M×N(M열 × N행) 배열이거나, 또는 변환 계수의 M×N 배열일 수 있다.
도 2에 도시된 바와 같이, 비디오 인코더(20)의 실시예는 블록 단위로 픽처(17)를 인코딩하도록 구성될 수 있다. 예를 들어, 블록(203)마다 인코딩과 예측이 수행된다.
(잔차 계산)
잔차 계산 유닛(204)은, 픽처 블록(203)과 예측 블록(265)(예측 블록(265)에 관한 추가 세부사항은 나중에 제공됨)에 기초하여 잔차 블록(205)(잔차(205)라고도 함)을 계산하여, 예를 들어 픽처 블록(203)의 샘플 값에서 예측 블록(265)의 샘플 값을 샘플 단위(화소 단위)로 차감하여 예측 블록(265)을 계산함으로써, 샘플 영역에서 잔차 블록(205)을 획득하도록 구성될 수 있다.
(변환)
변환 처리 유닛(206)은 잔차 블록(205)의 샘플 값에 대해 변환, 예를 들어 이산 코사인 변환(discrete cosine transform, DCT) 또는 이산 사인 변환(discrete sine transform, DST)을 적용함으로써 변환 영역에서 변환 계수(207)를 획득하도록 구성될 수 있다. 변환 계수(207)는 변환 잔차 계수라고도 할 수 있고, 변환 영역에서 잔차 블록(205)을 나타낸다.
변환 처리 유닛(206)은 DCT/DST의 정수 근사치, 예컨대 H.265/HEV에 대해 지정된 변환을 적용하도록 구성될 수 있다. 직교 DCT 변환과 비교할 때, 이러한 정수 근사치는 일반적으로 특정 요인으로 스케일링된다. 순방향 변환과 역변환에 의해 처리되는 잔차 블록의 표준을 보존하기 위해, 추가적인 스케일링 요인이 변환 프로세스의 일부로서 적용된다. 스케일링 요인은 일반적으로 시프트 연산에 대한 2의 거듭제곱인 스케일링 요인, 변환 계수의 비트 깊이(bit depth), 정확도와 구현 비용 간의 균형 등 특정 제약 조건에 기초하여 선택된다. 특정 스케일링 요인은 예를 들어 역변환의 경우, 예를 들어 역변환 처리 유닛(212)(과 대응하는 역변환, 예를 들어, 비디오 디코더(30)의 역변환 처리 유닛(312))에 의해 그리고 순방향 변환에 대한 대응하는 스케일링 요인, 예를 들어 인코더(20)의 변환 처리 유닛(206)에 의해 그에 따라 지정될 수 있다.
비디오 인코더(20)(각각 변환 처리 유닛(206))의 실시예는, 예를 들어 비디오 디코더(30)가 디코딩을 위한 변환 파라미터를 수신하여 사용할 수 있도록 변환 파라미터, 예를 들어 변환의 유형 또는 변환을 출력하도록, 예를 들어 엔트로피 인코딩 유닛(270)을 통해 직접 또는 인코딩되거나 또는 압축되도록 구성될 수 있다.
(양자화)
양자화 유닛(208)은 변환 계수(207)를 양자화하여, 예를 들어 스칼라 양자화 또는 벡터 양자화를 적용하여 양자화 계수(209)를 획득하도록 구성될 수 있다. 양자화 계수(209)를 양자화된 변환 계수(209) 또는 양자화된 잔차 계수(209)라고도 할 수 있다.
양자화 프로세스는 변환 계수(207)의 일부 또는 전부와 연관된 비트 깊이를 감소시킬 수 있다. 예를 들어, n-비트 변환 계수가 양자화 중에 m-비트 변환 계수로 잘라 버려(round down)질 수 있다(n은 m보다 큼). 양자화의 정도가 양자화 파라미터(quantization parameter, QP)를 조정하여 수정될 수 있다. 예를 들어, 스칼라 양자화의 경우, 더 미세하거나 또는 거친 양자화를 달성하기 위해 다른 스케일링이 적용될 수 있다. 더 작은 양자화 스텝 크기가 더 미세한 양자화에 대응하고, 더 큰 양자화 스텝 크기가 더 거친 양자화에 대응한다. 적용 가능한 양자화 스텝 크기가 양자화 파라미터(QP)로 표시될 수 있다. 양자화 파라미터는 예를 들어, 적용 가능한 양자화 스텝 크기의 미리 정의된 집합에 대한 인덱스일 수 있다. 예를 들어, 작은 양자화 파라미터는 미세한 양자화(작은 양자화 스텝 크기)에 대응할 수 있고, 큰 양자화 파라미터는 거친 양자화(큰 양자화 스텝 크기)에 대응할 수 있거나 또는 그 반대일 수 있다. 양자화는 양자화 스텝 크기로 분할하는 것을 포함할 수 있고, 대응하는 및/또는 역양자화, 예를 들어 역양자화 유닛(210)에 의한 역양자화가 양자화 스텝 크기를 곱하는 것을 포함할 수 있다. 일부 표준, 예를 들어 HEVC에 따른 실시예가 양자화 파라미터를 이용하여 양자화 스텝 크기를 결정하도록 구성될 수 있다. 일반적으로 양자화 스텝 크기는 나눗셈을 포함하는 방정식의 고정 소수점 근사화를 이용하여 양자화 파라미터에 기초하여 계산될 수 있다. 추가적인 스케일링 요인이 양자화와 역양자화에 도입되어 잔차 블록의 표준을 복원할 수 있고, 잔차 블록의 표준은 양자화 스텝 크기와 양자화 파라미터에 대한 방정식의 고정 소수점 근사화에 사용되는 스케일링으로 인해 수정될 수 있다. 하나의 예시적인 구현에서, 역변환과 역양자화의 스케일링이 조합될 수 있다. 대안적으로, 맞춤형 양자화 테이블이 사용되어 인코더에서 디코더로, 예를 들어 비트스트림으로 시그널링될 수 있다. 양자화는 손실 연산이고, 양자화 스텝 크기가 증가함에 따라 손실이 증가한다.
비디오 인코더(20)(각각 양자화 유닛(208))의 실시예는, 예를 들어 비디오 디코더(30)가 디코딩을 위해 양자화 파라미터를 수신하여 적용할 수 있게끔, 양자화 파라미터(QP)를 출력하도록, 예를 들어 직접 또는 엔트로피 인코딩 유닛(270)을 통해 인코딩되도록 구성될 수 있다.
(역양자화)
역양자화 유닛(210)은 양자화 계수에 대해 양자화 유닛(208)의 역양자화를 적용함으로써, 예를 들어 양자화 유닛(208)에 기초하여 또는 양자화 유닛(208)과 동일한 양자화 스텝 크기를 이용하여 양자화 유닛(208)에 의해 적용되는 양자화 방식의 반대를 적용함으로써, 역양자화된 계수(211)를 획득하도록 구성된다. 역양자화된 계수(211)는 역양자화된 잔차 계수(211)라고도 할 수 있고, 일반적으로 양자화에 의한 손실로 인해 변환 계수와 동일하지는 않지만 변환 계수(207)에 대응한다.
(역변환)
역변환 처리 유닛(212)은 변환 처리 유닛(206)에 의해 적용되는 변환의 역변환, 예를 들어 역 이산 코사인 변환(discrete cosine transform, DCT) 또는 역 이산 사인 변환(discrete sine transform, DST) 또는 다른 역변환을 적용함으로써, 샘플 영역에서, 재구성된 잔차 블록(213)(또는 대응하는 역양자화된 계수(213))를 획득하도록 구성된다. 재구성된 잔차 블록(213)은 변환 블록(213)이라고도 할 수 있다.
(재구성)
재구성 유닛(214)(예를 들어, 가산기(adder) 또는 합산기(summer, 214))는 변환 블록(213)(즉, 재구성된 잔차 블록(213))을 예측 블록(265)에 더함으로써, 재구성된 잔차 블록(213)의 샘플 값과 예측 블록(265)의 샘플 값을 예를 들어 샘플마다 더함으로써, 샘플 영역에서, 재구성된 블록(215)을 획득하도록 구성된다.
(필터링)
루프 필터 유닛(220)(또는 줄여서 "루프 필터(220)")은 재구성된 블록(215)을 필터링하여 필터링된 블록(221)을 획득하거나, 또는 일반적으로, 재구성된 샘플을 필터링하여 필터링된 샘플을 획득하도록 구성된다. 루프 필터 유닛은, 예를 들어 픽셀 전환을 부드럽게 하거나 그렇지 않으면 비디오 품질을 개선하도록 구성된다. 루프 필터 유닛(220)은 하나 이상의 루프 필터, 예컨대 디블로킹 필터(de-blocking filter), 또는 샘플-적응형 오프셋(sample-adaptive offset, SAO) 필터, 또는 하나 이상의 다른 필터, 예를 들어 양방향 필터, 또는 적응형 루프 필터(adaptive loop filter, ALF), 또는 샤프닝(sharpning), 스무딩(smoothing) 필터나 협력 필터, 또는 이들의 임의의 조합을 포함할 수 있다. 루프 필터 유닛(220)이 도 2에 인루프 필터인 것으로 도시되어 있지만, 다른 구성에서, 루프 필터 유닛(220)은 포스트 루프 필터(post loop filter)로서 구현될 수 있다. 필터링된 블록(221)은 필터링되어 재구성된 블록(221)이라고도 할 수 있다.
비디오 인코더(20)(각각 루프 필터 유닛(220))의 실시예는, 예를 들어 디코더(30)가 디코딩을 위해 동일한 루프 필터 파라미터 또는 각각의 루프 필터 파라미터를 수신하여 적용할 수 있도록, 루프 필터 파라미터(예컨대, 샘플 적응형 오프셋 정보)를 출력하도록, 예를 들어 직접 출력하거나 또는 엔트로피 인코딩 유닛(270)을 통해 인코딩되도록 구성될 수 있다.
(디코딩된 픽처 버퍼)
디코딩된 픽처 버퍼(DPB, 230)는, 비디오 인코더(20)가 비디오 데이터를 인코딩하기 위한 참조 픽처, 또는 일반적으로 참조 픽처 데이터를 저장하는 메모리일 수 있다. DPB(230)는 다양한 메모리 장치, 예컨대 동기식 동적 램(synchronous DRAM, SDRAM), 또는 자기저항 RAM(magnetoresistive RAM, MRAM), 또는 저항성 RAM(resistive RAM, RRAM), 또는 다른 유형의 메모리 장치를 포함하는 동적 랜덤 액세스 메모리(dynamic random access memory, DRAM) 중 어느 것에 의해 형성될 수 있다. 디코딩된 픽처 버퍼(DPB, 230)는 하나 이상의 필터링된 블록(221)을 저장하도록 구성될 수 있다. 디코딩된 픽처 버퍼(230)는 추가적으로, 예를 들어 인터 예측을 위해, 이전에 필터링된 다른 블록, 예를 들어 동일한 현재 픽처 또는 서로 다른 픽처의 이전에 복원되어 필터링된 블록(221), 예를 들어 이전에 재구성된 픽처를 저장하도록 구성될 수 있고, 이전에 복원된, 즉 디코딩된 완전한 픽처(와 대응하는 참조 블록과 샘플) 및/또는 부분적으로 재구성된 현재 픽처(그리고 대응하는 참조 블록과 샘플)를 제공할 수 있다. 예를 들어, 재구성된 블록(215)이 루프 필터 유닛(220)에 의해 필터링되지 않으면, 디코딩된 픽처 버퍼(DPB, 230)는 하나 이상의 필터링되지 않고 재구성된 블록(215), 또는 일반적으로 필터링되지 않고 재구성된 샘플, 또는 재구성된 블록 또는 샘플의 임의의 다른 추가 처리된 버전을 저장하도록 구성될 수도 있다.
모드 선택(파티셔닝 & 예측)
모드 선택 유닛(260)은 파티셔닝 유닛(262), 인터 예측 유닛(244), 및 인트라 예측 유닛(254)을 포함하고, 이전에 디코딩된 하나의 픽처 또는 복수의 픽처로부터, 예를 들어 디코딩된 픽처 버퍼(230) 또는 다른 버퍼(예를 들어, 라인 버퍼(미도시))로부터 원래 픽처 데이터, 예를 들어 원래 블록(203)(현재 픽처(17)의 현재 블록(203)), 및 재구성된 픽처 데이터, 예를 들어 필터링되거나 및/또는 필터링되지 않고 재구성된 샘플 또는 동일한 (현재) 픽처의 블록을 수신하거나 획득하도록 구성된다. 재구성된 픽처 데이터는 예측, 예를 들어 인터-예측 또는 인트라-예측을 위한 참조 픽처 데이터로 사용되어 예측 블록(265)이나 예측자(predictor, 265)를 획득한다.
모드 선택 유닛(260)은 현재 블록 예측 모드에 대한 파티셔닝(파티셔닝 없음을 포함)과 예측 모드(예를 들어, 인트라 예측 또는 인터 예측 모드)를 결정하거나 또는 선택하고, 잔차 블록(205)의 계산과 재구성된 블록(215)의 재구성에 사용되는, 대응하는 예측 블록(265)을 생성하도록 구성될 수 있다.
모드 선택 유닛(260)의 실시예는 (예를 들어, 모드 선택 유닛(260)에 의해 지원되거나 또는 모드 선택 유닛(260)에 이용 가능한 것들로부터) 파티셔닝과 예측 모드를 선택하도록 구성될 수 있거나(이는 최상의 매칭 또는 다시 말해 최소 잔차(최소 잔차는 전송 또는 저장을 위한 더 나은 압축을 의미함), 또는 최소 시그널링 오버헤드(최소 시그널링 오버헤드는 전송 또는 저장을 위한 더 나은 압축을 의미함)을 제공하거나, 또는 양쪽을 모두 고려하거나 또는 양쪽의 균형을 유지한다. 모드 선택 유닛(260)은 레이트 왜곡 최적화(rate distortion optimization, RDO)에 기초하여 파티셔닝과 예측 모드를 결정하도록, 즉 최소 레이트 왜곡을 제공하는 예측 모드를 선택하도록 구성될 수 있다. 이 문맥의 "최상", "최소", "최적" 등과 같은 용어가 반드시 전반적인 "최상", "최소", "최적" 등을 의미하는 것은 아니지만 종료의 이행 또는 임계값을 초과하거나 또는 임계값 이하로 떨어지는 값과 같은 선택 기준 또는 잠재적으로 "차선의 선택"으로 이어지지만 복잡도와 처리 시간을 줄이는 다른 제한을 지칭할 수도 있다.
다시 말하면, 파티셔닝 유닛(262)은 블록(203)을 더 작은 블록 파티션 또는 서브블록(다시 블록을 형성함)으로 분할하도록 구성될 수 있다. 다르게 말하면, 파티셔닝 유닛(262)은 예를 들어, 쿼드-트리-파티셔닝(quad-tree-partitioning, QT), 또는 바이너리 파티셔닝(binary partitioning, BT)이나 트리플-트리-파티셔닝(TT), 또는 이들의 임의의 조합을 반복적으로 이용하여 블록(203)을 더 작은 블록 파티션이나 서브블록(다시 블록을 형성함)으로 분할하고, 예를 들어 블록 파티션이나 서브블록에 대한 예측을 수행하도록 구성될 수 있다. 여기서, 모드 선택은 분할된 블록(203)의 트리 구조의 선택을 포함하고, 예측 모드는 블록 파티션이나 서브블록 각각에 적용된다.
이하, 예시적인 비디오 인코더(20)에 의해 수행되는 분할(예를 들어, 분할 유닛(260)에 의한 분할)과 예측 처리(인터 예측 유닛(244)과 인트라 예측 유닛(254)에 의한 예측 처리)에 대해 더 상세하게 설명할 것이다.
(파티셔닝)
파티셔닝 유닛(262)은 현재 블록(203)을 더 작은 파티션, 예를 들어 정사각형이나 직사각형의 크기의 더 작은 블록으로 파티셔닝(또는 분할)하도록 구성된다. 이러한 더 작은 블록(서브블록이라고도 할 수 있음)은 추가적으로, 심지어 더 작은 파티션으로 분할될 수 있다. 이를 트리 파티셔닝 또는 계층적 트리 파티셔닝이라고도 한다. 여기서, 루트 블록은, 예를 들어, 종료 기준이 충족되었기 때문에, 예를 들어 최대 트리 깊이 또는 최소 블록 크기에 도달했기 때문에 파티셔닝이 종료될 때까지 예를 들어 루트 트리 레벨 0(계층 레벨 0, 깊이 0)에서 재귀적으로, 예를 들어 적어도 다음 하위 트리 레벨의 2개 이상의 블록, 예를 들어 트리 레벨 1(계층 레벨 1, 깊이 1)의 노드로 분할될 수 있고, 이러한 블록이 다음 하위 레벨, 예를 들어 트리 레벨 2(계층 레벨 2, 깊이 2)의 2개 이상의 블록으로 다시 분할될 수 있으며, 기타 등등이다. 추가로 파티셔닝되지 않는 블록을 트리의 리프 블록(leaf block) 또는 리프 노드라고 한다. 2개의 파티션으로의 파티셔닝을 이용하는 트리를 바이너리 트리(binary-tree)라고 하고, 3개의 파티션으로의 파티셔닝을 이용하는 트리를 티너리-트리(ternary-tree, TT)라고 하며, 4개의 파티션으로의 파티셔닝을 이용하는 트리를 쿼드-트리(quad-tree, QT)라고 한다.
앞서 언급한 바와 같이, 본 명세서에서 사용되는 "블록"이라는 용어가 픽처의 일부, 특히 정사각형 또는 직사각형 부분일 수 있다. 예를 들어, HEVC와 VVC를 참조하면, 이 블록은 코딩 트리 유닛(coding tree unit, CTU), 코딩 유닛(coding unit, CU), 예측 유닛(prediction unit, PU), 및 변환 유닛(transform unit, TU) 및/또는 대응하는 블록, 예를 들어 코딩 트리 블록(coding tree block, CTB), 또는 코딩 블록(coding block, CB), 또는 변환 블록(transform block, TB), 또는 예측 블록(prediction block, PB)일 수 있거나 또는 이러한 블록에 대응할 수 있다.
예를 들어, 코딩 트리 유닛(CTU)은 루마 샘플의 CTB, 또는 3개의 샘플 배열을 가진 픽처의 크로마 샘플의 2개의 대응하는 CTB, 또는 단색 픽처 또는 3개의 개별적인 컬러 평면과 샘플을 코딩하는 데 사용되는 구문 구조를 이용하여 코딩된 픽처의 샘플의 CTB일 수 있거나 또는 이러한 CTB를 포함할 수 있다. 따라서, CTB로의 컴포넌트의 분할이 파티셔닝일 수 있도록, 코딩 트리 블록(CTB)은 N의 일부 값에 대한 샘플의 N×N 블록일 수 있다. 코딩 유닛(CU)은 루마 샘플의 코딩 블록, 또는 3개의 샘플 배열을 가진 픽처의 크로마 샘플의 2개의 대응하는 코딩 블록, 또는 단색 픽처 또는 3개의 개별적인 컬러 평면과 샘플을 코딩하는 데 사용되는 구문 구조를 이용하여 코딩된 픽처의 샘플의 코딩 블록일 수 있거나 또는 이러한 코딩 블록을 포함할 수 있다. 따라서, 코딩 블록으로의 CTB의 분할이 파티셔닝일 수 있도록, 코딩 블록(CB)은 M과 N의 일부 값에 대한 샘플의 M×N 블록일 수 있다.
실시예에서, 예를 들어 HEVC에 따르면, 코딩 트리로 표시된 쿼드-트리 구조를 이용하여 코딩 트리 유닛(CTU)이 CU로 분할될 수 있다. 인터-픽처(시간) 예측 또는 인트라-픽처(공간) 예측을 이용하여 픽처 영역을 코딩할지 여부의 판정이 CU 레벨에서 이루어진다. 각각의 CU는 추가적으로, PU 분할 유형에 따라 1개, 또는 2개, 또는 4개의 PU로 분할될 수 있다. 하나의 PU 내부에서, 동일한 예측 프로세스가 적용되고, 적절한 정보가 PU 단위로 디코더에 전송된다. PU 분할 유형에 기초하여 예측 프로세스를 적용하여 잔차 블록을 획득한 후, CU가 CU에 대한 코딩 트리와 유사한 다른 쿼드트리 구조에 따라 변환 유닛(TU)으로 분할될 수 있다.
실시예에서, 예를 들어 현재 개발중인 최신 비디오 코딩 표준(다용도 비디오 코딩(Versatile Video Coding, VVC)라고 함)에 따르면, 쿼드-트리 및 이진 트리(Quad-tree and binary tree, QTBT) 분할이 코딩 블록을 분할하는 데 사용된다. QTBT 블록 구조에서, CU가 정사각형 또는 직사각형 모양을 가지고 있을 수 있다. 예를 들어, 코딩 트리 유닛(CTU)은 쿼드트리 구조에 의해 먼저 분할된다. 쿼드트리 리프 노드는 추가적으로, 이진 트리 또는 티너리(또는 트리플) 트리 구조에 의해 분할된다. 파티셔닝 트리 리프 노드를 코딩 유닛(CU)이라고 하며, 그 분할은 어떠한 추가 분할 없이도 예측 및 변환 처리에 사용된다. 이는 CU, PU, 및 TU가 QTBT 코딩 블록 구조에서 동일한 블록 크기를 가지고 있다는 것을 의미한다. 병렬로, 다중 파티션, 예를 들어 트리플 트리 파티션도 QTBT 블록 구조와 함께 사용하도록 제안되어 있다.
일 예에서, 비디오 인코더(20)의 모드 선택 유닛(260)은 본 명세서에 설명된 분할 기술의 어떠한 조합도 수행하도록 구성될 수 있다.
전술한 바와 같이, 비디오 인코더(20)는 (미리 결정된) 예측 모드의 집합으로부터 최상 예측 모드 또는 최적 예측 모드를 결정하거나 선택하도록 구성된다. 예측 모드의 집합은, 예를 들어 인트라 예측 모드 및/또는 인터 예측 모드를 포함할 수 있다.
(인트라-예측)
인트라 예측 모드의 집합은, 예를 들어 HEVC에 정의된 바와 같이, 35개의 다른 인트라 예측 모드, 예를 들어 DC(또는 평균) 모드와 평면 모드와 같은 비방향성 모드 또는 방향성 모드를 포함할 수 있거나, 또는 예를 들어 VVC에 정의된 바와 같이, 67개의 다른 인트라 예측 모드, 예를 들어 DC(또는 평균) 모드와 평면 모드와 같은 비방향성 모드 또는 방향성 모드를 포함할 수 있다.
인트라 예측 유닛(254)은 인트라 예측 모드의 집합의 인트라 예측 모드에 따라 동일한 현재 픽처의 이웃 블록의 재구성된 샘플을 이용하여 인트라 예측 블록(265)을 생성하도록 구성된다.
인트라 예측 유닛(254)(또는 일반적으로 모드 선택 유닛(260))은 추가적으로, 예를 들어 비디오 디코더(30)가 디코딩을 위해 예측 파라미터를 수신하여 사용할 수 있도록, 인코딩된 픽처 데이터(21)에 포함될 구문 요소(266)의 형태로 인트라 예측 파라미터(또는 일반적으로 블록에 대해 선택되는 인트라 예측 모드를 나타내는 정보)를 엔트로피 인코딩 유닛(270)에 출력하도록 구성된다.
(인터-예측)
인터 예측 모드 (또는 가능한 인터 예측 모드)의 집합은, 이용 가능한 참조 픽처(즉, 예를 들어 DBP(230)에 저장되는 적어도 부분적으로 디코딩된 이전의 픽처) 및 다른 인터-예측 파라미터, 예를 들어 전체 참조 픽처 또는 단지 참조 픽처의 일부, 예를 들어 현재 블록의 영역 주위의 검색 창 영역이 매칭되는 최상의 참조 블록을 검색하는 데 사용되는지 여부, 및/또는 예를 들어 화소 보간, 예를 들어 하프/세미-펠 및/또는 쿼터-펠 보간이 적용되거나, 또는 적용되지 않는지 여부에 따라 달라진다.
예측 모드 외에, 스킵 모드(skip mode) 및/또는 다이렉트 모드가 적용될 수 있다.
인터 예측 유닛(244)은 움직임 추정(motion estimation, ME) 유닛과 움직임 보상(motion compensation, MC) 유닛(모두 도 2에 도시되지 않음)을 포함할 수 있다. 움직임 추정 유닛은, 움직임 추정을 위해, 픽처 블록(203)(현재 픽처(17)의 현재 픽처 블록(203))와 디코딩된 픽처(231), 또는 재구성된 블록 중 적어도 하나 또는 복수의 이전에 재구성된 블록, 예를 들어 이전에 디코딩된 픽처(231) 중 하나 또는 복수의 다른/서로 다른 이전에 디코딩된 픽처(231)의 재구성된 블록을 수신하거나 획득하도록 구성될 수 있다. 예를 들어, 비디오 시퀀스는 현재 픽처와 이전에 디코딩된 픽처(231)를 포함할 수 있거나, 또는 다르게 말하면, 현재 픽처와 이전에 디코딩된 픽처(231)는 비디오 시퀀스를 형성하는 픽처의 시퀀스의 일부일 수 있거나 또는 비디오 시퀀스를 형성하는 픽처의 시퀀스를 형성할 수 있다.
인코더(20)은 예를 들어, 복수의 다른 픽처의 동일한 픽처 또는 서로 다른 픽처의 복수의 참조 블록으로부터 참조 블록을 선택하도록 구성될 수 있고, 참조 픽처(또는 참조 픽처 인덱스) 및/또는 참조 블록의 위치(x, y 좌표)와 현재 블록의 위치 사이의 오프셋(공간적 오프셋)을 인터 예측 파라미터로서 움직임 추정 유닛에 제공한다. 이 오프셋을 움직임 벡터(motion vector, MV)라고도 한다.
움직임 보상 유닛은 인터 예측 파라미터를 획득하도록, 예를 들어 인터 예측 파라미터를 수신하고, 인터 예측 파라미터에 기초하여 또는 인터 예측 파라미터를 이용하여 인터 예측을 수행하여 인터 예측 블록(265)을 획득하도록 구성된다. 움직임 보상 유닛에 의해 수행되는 움직임 보상은, 움직임 추정에 의해 결정된 움직임/블록 벡터에 기초하여 예측 블록을 가져오거나 생성하는 것, 경우에 따라 서브픽셀 정밀도로 보간을 수행하는 것을 포함할 수 있다. 보간 필터링은 알려진 픽셀 샘플로부터 추가 픽셀 샘플을 생성할 수 있기 때문에, 픽처 블록을 코딩하는 데 사용될 수 있는 후보 예측 블록의 개수를 잠재적으로 증가시킬 수 있다. 움직임 보상 유닛은, 현재 픽처 블록의 PU에 대한 움직임 벡터를 수신하면 참조 픽처 목록 중 하나에서 움직임 벡터가 가리키는 예측 블록을 찾을 수 있다.
비디오 슬라이스의 픽처 블록을 디코딩할 때, 움직임 보상 유닛은 비디오 디코더(30)에 의해 사용될 블록, 및 비디오 슬라이스와 연관된 구문 요소를 생성할 수도 있다.
(엔트로피 코딩)
엔트로피 인코딩 유닛(270)은, 예를 들어 비디오 디코더(30)가 디코딩을 위해 파라미터를 수신하여 사용할 수 있도록, 예를 들어 엔트로피 인코딩 알고리즘 또는 방식(예를 들어, 가변 길이 코딩(variable length coding, VLC) 방식, 콘텍스트 적응형 VLC 방식(context adaptive VLC scheme, CAVLC), 산술 코딩 방식, 이진화, 콘텍스트 적응형 바이너리 산술 코딩(context adaptive binary arithmetic coding, CABAC), 구문 기반의 콘텍스트-적응형 바이너리 산술 코딩(syntax-based context-adaptive binary arithmetic coding, SBAC), 확률 간격 파티셔닝 엔트로피(probability interval partitioning entropy, PIPE) 코딩 또는 다른 엔트로피 인코딩 방법론 또는 기술) 또는 양자화 계수(209)에 대한 우회(무압축), 인터 예측 파라미터, 인트라 예측 파라미터, 루프 필터 파라미터, 및/또는 다른 구문 요소를 적용함으로써, 출력(272)을 통해, 예를 들어 인코딩된 비트스트림(21)의 형태로 출력될 수 있는 인코딩된 픽처 데이터(21)를 획득하도록 구성될 수 있다. 인코딩된 비트스트림(21)은 비디오 디코더(30)에 전송될 수 있거나, 또는 나중에 비디오 디코더(30)에 의한 전송 또는 검색을 위해 메모리에 저장될 수 있다.
비디오 인코더(20)의 다른 구조적 변형이 비디오 스트림을 인코딩하는 데 사용될 수 있다. 예를 들어, 비변환 기반의 인코더(20)는 특정 블록 또는 프레임에 대해 변환 처리 유닛(206) 없이 잔차 신호를 직접 양자화할 수 있다. 다른 구현에서, 인코더(20)는 단일 유닛으로 결합되는 양자화 유닛(208)과 역양자화 유닛(210)을 가지고 있을 수 있다.
(디코더 및 디코딩 방법)
도 3은 본 출원의 기술을 구현하도록 구성된 비디오 디코더(30)의 예를 나타내는 도면이다. 비디오 디코더(30)는, 예를 들어 인코더(20)에 의해 인코딩되는 인코딩된 픽처 데이터(21)(예를 들어, 인코딩된 비트스트림(21))를 수신함으로써 디코딩된 픽처(331)를 획득하도록 구성된다. 인코딩된 픽처 데이터 또는 비트스트림은 인코딩된 픽처 데이터를 디코딩하기 위한 정보, 예를 들어 인코딩된 비디오 슬라이스와, 연관된 구문 요소의 픽처 블록을 나타내는 데이터를 포함한다.
도 3의 예에서, 디코더(30)는 엔트로피 디코딩 유닛(304), 역양자화 유닛(310), 역변환 처리 유닛(312), 재구성 유닛(314)(예를 들어, 가산기(314)), 루프 필터(320), 디코딩된 픽처 버퍼(DBP, 330), 인터 예측 유닛(344), 및 인트라 예측 유닛(354)을 포함한다. 인터 예측 유닛(344)은 움직임 보상 유닛일 수 있거나 또는 움직임 보상 유닛을 포함할 수 있다. 비디오 디코더(30)는, 일부 예에서, 도 2의 비디오 인코더(100)에 대해 설명된 인코딩 패스(encoding pass)와 일반적으로 반대인 디코딩 패스를 수행할 수 있다.
인코더(20)에 대해 설명한 바와 같이, 역양자화 유닛(210), 역변환 처리 유닛(212), 재구성 유닛(214), 루프 필터(220), 디코딩된 픽처 버퍼(DPB, 230), 인터 예측 유닛(344), 및 인트라 예측 유닛(354)은 비디오 인코더(20)의 "내장 디코더"를 형성한다고 말할 수 있다. 따라서, 역양자화 유닛(310)는 기능면에서 역양자화 유닛(110)과 동일할 수 있고, 역변환 처리 유닛(312)은 기능면에서 역변환 처리 유닛(212)과 동일할 수 있으며, 재구성 유닛(314)은 기능면에서 재구성 유닛(214)과 동일할 수 있고, 루프 필터(320)는 기능면에서 루프 필터(220)와 동일할 수 있으며, 디코딩된 픽처 버퍼(330)는 기능면에서 디코딩된 픽처 버퍼(230)와 동일할 수 있다. 따라서, 비디오(20) 인코더의 각각의 유닛과 기능에 대해 제공된 설명이 그에 따라 비디오 디코더(30)의 각각의 유닛과 기능에 적용될 수 있다.
(엔트로피 디코딩)
엔트로피 디코딩 유닛(304)은 비트스트림(21)(또는 일반적으로 인코딩된 픽처 데이터(21))을 파싱하고, 예를 들어 인코딩된 픽처 데이터(21)에 대해 엔트로피 디코딩을 수행하여, 예를 들어 양자화 계수(309) 및/또는 디코딩된 코딩 파라미터(도 3에 도시되지 않음)를 획득하도록, 예를 들어 인터 예측 파라미터(예를 들어, 참조 픽처 인덱스와 움직임 벡터), 인트라 예측 파라미터(예를 들어, 인트라 예측 모드 또는 인덱스), 변환 파라미터, 양자화 파라미터, 루프 필터 파라미터, 및/또는 다른 구문 요소 중 어느 것 또는 전부를 획득하도록 구성된다. 엔트로피 디코딩 유닛(304)은, 인코더(20)의 엔트로피 인코딩 유닛(270)과 관련하여 설명한 바와 같이, 디코딩 알고리즘이나 인코딩 방식에 대응하는 방식을 적용하도록 구성될 수 있다. 엔트로피 디코딩 유닛(304)은 추가적으로, 인터 예측 파라미터, 인트라 예측 파라미터 및/또는 다른 구문 요소를 모드 선택 유닛(360)에 제공하고 다른 파라미터를 디코더(30)의 다른 유닛에 제공하도록 구성될 수 있다. 비디오 디코더(30)는 비디오 슬라이스 레벨 및/또는 비디오 블록 레벨에서 구문 요소를 수신할 수 있다.
(역양자화)
역양자화 유닛(310)은 인코딩된 픽처 데이터(21)로부터 양자화 파라미터(quantization parameter, QP)(또는 일반적으로 역양자화와 관련된 정보)와 양자화 계수를 수신하도록 구성될 수 있다(예를 들어, 파싱 및/또는 디코딩에 의해, 예를 들어 엔트로피 디코딩 유닛(304))에 의해 그리고 양자화 파라미터에 기초하여 디코딩된 양자화 계수(309)에 대해 역양자화를 적용하여 역양자화 계수(311)(변환 계수(311)라고도 할 수 있음)를 획득한다). 역양자화 프로세스는, 양자화의 정도, 그리고 마찬가지로, 적용되어야 하는 역양자화의 정도를 결정하기 위해, 비디오 슬라이스 내의 각각의 비디오 블록에 대해 비디오 인코더(20)에 의해 사용되는 양자화 파라미터를 사용하는 것을 포함할 수 있다.
(역변환)
역변환 처리 유닛(312)은 역양자화된 계수(311)(변환 계수(311)라고도 함)를 수신하고, 역양자화된 계수(311)에 변환을 적용함으로써, 샘플 영역에서 재구성된 잔차 블록(213)을 획득하도록 구성될 수 있다. 재구성된 잔차 블록(313)은 변환 블록(313)이라고도 할 수 있다. 이 변환은 역변환, 예를 들어 역 DCT, 또는 역 DST, 또는 역 정수 변환, 또는 개념적으로 유사한 역변환 프로세스일 수 있다. 역변환 처리 유닛(312)은 추가적으로, 인코딩된 픽처 데이터(21)로부터 변환 파라미터 또는 대응하는 정보를 수신함으로써(예를 들어, 파싱 및/또는 디코딩에 의해, 예를 들어, 엔트로피 디코딩 유닛(304))에 의해) 역양자화 계수(311)에 적용될 변환을 결정하도록 구성될 수 있다.
(재구성)
재구성 유닛(314)(예를 들어, 가산기 또는 합산기(314))는, 재구성된 잔차 블록(313)을 예측 블록(365)에 더함으로써, 예를 들어, 재구성된 잔차 블록(313)의 샘플 값과 예측 블록(365)의 샘플 값을 더함으로써, 샘플 영역에서 재구성된 블록(315)을 획득하도록 구성될 수 있다.
(필터링)
(코딩 루프 내의 또는 코딩 루프 이후의) 루프 필터 유닛(320)은, 재구성된 블록(315)을 필터링하여 필터링된 블록(321)을 획득하여, 예를 들어 픽셀 전환을 평활화하거나 그렇지 않으면 비디오 품질을 개선하도록 구성된다. 루프 필터 유닛(320)은 하나 이상의 루프 필터, 예컨대 디블로킹 필터, 또는 샘플-적응형 오프셋(SAO) 필터, 또는 하나 이상의 다른 필터, 예를 들어 양방향 필터, 적응형 루프 필터(ALF), 샤프닝, 스무딩(smoothing) 필터 또는 협력 필터, 또는 이들의 임의의 조합을 포함할 수 있다. 루프 필터 유닛(320)이 도 3에 인루프 필터인 것으로 도시되어 있지만, 다른 구성에서, 루프 필터 유닛(320)이 포스트 루프 필터로서 구현될 수 있다.
(디코딩된 픽처 버퍼)
그런 다음, 픽처의 디코딩된 비디오 블록(321)이 디코딩된 픽처 버퍼(330)에 저장되고, 디코딩된 픽처(331)는 다른 픽처에 대한 후속 움직임 보상 및/또는 각각의 표시를 위한 참조 픽처로서 저장된다.
디코더(30)는 사용자에게 제공하거나 또는 사용자에게 보이도록, 예를 들어 디코딩된 픽처(311)을 출력(312)을 통해 출력하도록 구성된다.
(예측)
인터 예측 유닛(344)은 인터 예측 유닛(244)(특히, 움직임 보상 유닛)과 동일할 수 있고, 인트라 예측 유닛(354)은 기능면에서 인터 예측 유닛(254)과 동일할 수 있으며, 파티셔닝 및/또는 예측 파라미터 또는 인코딩된 픽처 데이터(21)로부터 수신된 각각의 정보에 기초하여 분할 및 파티셔닝 결정과 예측을 수행한다(예를 들어, 파싱 및/또는 디코딩에 의해, 예를 들어 엔트로피 디코딩 유닛(304)에 의해). 모드 선택 유닛(360)은 재구성된 픽처, (필터링되거나 또는 필터링되지 않은) 블록 또는 각각의 샘플에 기초하여 블록마다 예측(인트라 예측 또는 인터 예측)을 수행하여 예측 블록(365)을 획득하도록 구성될 수 있다.
비디오 슬라이스가 인트라 인코딩된(I) 슬라이스로서 인코딩될 때, 모드 선택 유닛(360)의 인트라 예측 유닛(354)은, 시그널링된 인트라 예측 모드와 현재 픽처의 이전에 디코딩된 블록으로부터의 데이터에 기초하여 현재 비디오 슬라이스의 픽처 블록을 위해 구성된 예측 블록(365)을 생성하도록 구성된다. 비디오 픽처가 인터 인코딩된(즉, B 또는 P) 슬라이스로서 인코딩될 때, 모드 선택 유닛(360)의 인터 예측 유닛(344)(예를 들어, 움직임 보상 유닛)은 엔트로피 디코딩 유닛(304)로부터 수신된 움직임 벡터, 및 다른 구문 요소에 기초하여 현재 비디오 슬라이스의 비디오 블록에 대한 예측 블록(365)을 생성하도록 구성된다. 인터 예측의 경우, 예측 블록은 참조 픽처 목록 중 하나의 목록에 있는 참조 픽처 중 하나로부터 생성될 수 있다. 비디오 디코더(30)는 DPB(330)에 저장된 참조 픽처에 기반한 디폴트 구성 기술을 이용하여 참조 프레임 목록, 즉 목록 0과 목록 1을 구성할 수 있다.
모드 선택 유닛(360)은 다른 구문 요소와 움직임 벡터를 파싱하여 현재 비디오 슬라이스의 비디오 블록에 대한 예측 정보를 결정하고, 예측 정보를 이용하여, 디코딩되는 현재 비디오 블록에 대한 예측 블록을 생성하도록 구성된다. 예를 들어, 모드 선택 유닛(360)은 수신된 구문 요소 중 일부를 이용하여 비디오 슬라이스의 비디오 블록, 인터 예측 슬라이스 유형(예를 들어, B 슬라이스, 또는 P 슬라이스, 또는 GPB 슬라이스), 슬라이스에 대한 참조 픽처 목록 중 하나 이상에 대한 구성 정보, 슬라이스에 대한 각각의 인터 인코딩된 비디오 블록에 대한 움직임 벡터, 슬라이스에 대한 각각의 인터 인코딩된 비디오 블록에 대한 인터 예측 상태, 및 다른 정보를 코딩하는 데 사용되는 예측 모드(예를 들어, 인트라 예측 또는 인터 예측)를 결정하여 현재 비디오 슬라이스의 비디오 블록을 디코딩한다.
비디오 디코더(30)의 다른 변형이 인코딩된 픽처 데이터(21)를 디코딩하는 데 사용될 수 있다. 예를 들어, 디코더(30)는 루프 필터링 유닛(320) 없이 출력 비디오 스트림을 생성할 수 있다. 예를 들어, 비변환 기반의 디코더(30)는 특정한 블록 또는 프레임에 대한 역변환 처리 유닛(312) 없이 잔차 신호를 직접 역양자화할 수 있다. 다른 구현에서, 비디오 디코더(30)는 단일 유닛으로 결합된 역양자화 유닛(310)과 역변환 처리 유닛(312)을 가지고 있을 수 있다.
인코더(20)와 디코더(30)에서, 현재 단계의 처리 결과가 추가로 처리된 후 다음 단계로 출력될 수 있다는 것을 이해해야 한다. 예를 들어, 보간 필터링, 또는 움직임 벡터 도출, 또는 루프 필터링 이후, 보간 필터링, 또는 움직임 벡터 도출, 또는 루프 필터링의 처리 결과에 대해 클립(Clip)이나 시프트(shift)와 같은 추가 연산이 수행될 수 있다.
추가 연산이 현재 블록의 도출된 움직임 벡터(아핀 모드의 제어점 움직임 벡터, 아핀, 평면, ATMVP(advanced temporal motion vector prediction) 모드에서의 서브블록 움직임 벡터와 시간 움직임 벡터 등을 포함하지만 이에 제한되지 않음)에 적용될 수 있다는 것을 유의해야 한다. 예를 들어, 움직임 벡터의 값이 그 표현 비트에 따라 미리 정의된 범위로 제한된다. 움직임 벡터의 대표 비트가 bitDepth이면, 그 범위가 -2^(bitDepth-1) ~ 2^(bitDepth-1) -1이다("^"는 지수를 의미한다). 예를 들어, bitDepth가 16으로 설정되면, 그 범위가 -32768 ~ 32767이고; bitDepth가 18로 설정되면, 그 범위가 -131072 ~ 131071이다. 본 명세서에서는 움직임 벡터를 제한하는 두 가지 방법을 제공한다.
방법 1: 플로우 연산으로 오버플로우 MSB(최상위 비트)를 제거
ux=　(　mvx+2bitDepth　) % 2bitDepth (1)
mvx　=　( ux >= 2bitDepth-1 ) ? (ux - 2bitDepth ) : ux (2)
uy=　(　mvy+2bitDepth　) % 2bitDepth (3)
mvy　=　( uy >= 2bitDepth-1 ) (uy - 2bitDepth ) : uy (4)
예를 들어, mvx의 값이 -32769이면, 수식 (1)과 수식 (2)를 적용한 후 결과 값이 32767이다. 컴퓨터 시스템에서, 음의 10진수가 2의 보수로 저장된다. -32769의 2의 보수가 1,0111,1111,1111,1111(17 비트)이면, 결과의 2의 보수가 0111,1111,1111,1111(10진수가 32767)일 수 있도록, MSB가 폐기되고, 이는 수식 (1)과 수식 (2)를 적용한 출력과 동일하다.
ux=　(　mvpx + mvdx +2bitDepth　) % 2bitDepth (5)
mvx　=　( ux >= 2bitDepth-1 ) (ux - 2bitDepth ) : ux (6)
uy=　(　mvpy + mvdy +2bitDepth　) % 2bitDepth (7)
mvy　=　( uy >= 2bitDepth-1 ) (uy - 2bitDepth ) : uy (8)
수식 (5) 내지 수식 (8)과 같이, 이러한 연산이 mvp(모션 벡터 예측자)와 mvd (모션 벡터 차이)를 합산하는 동안 적용될 수 있다.
방법 2: 값을 클리핑하여 오버플로 MSB를 제거
vx　= Clip3(-2bitDepth-1, 2bitDepth-1 -1, vx)
vy　= Clip3(-2bitDepth-1, 2bitDepth-1 -1, vy)
여기서, 함수(Clip3)의 정의가 다음과 같다.
Figure pct00001
도 4는 본 개시의 일 실시예에 따른 비디오 코딩 장치(400)를 개략적으로 나타내는 도면이다. 본 명세서에 설명된 바와 같이, 비디오 코딩 장치(400)는 개시된 실시예를 구현하기에 적합하다. 일 실시예에서, 비디오 코딩 장치(400)는 도 1a의 비디오 디코더(30)와 같은 디코더, 또는 도 1a의 비디오 인코더(20)와 같은 인코더일 수 있다.
비디오 코딩 장치(400)는 데이터를 수신하기 위한 인그레스 포트(ingress port, 410)(또는 입력 포트(410))와 수신기 유닛(Rx, 420); 데이터를 처리하는 프로세서, 또는 로직 유닛, 또는 중앙 처리 장치(central processing unit, CPU)(430); 데이터를 전송하기 위한 송신기 유닛(Tx, 440)과 이그레스 포트(egress port, 450)(또는 출력 포트(450); 및 데이터를 저장하기 위한 메모리(460)를 포함한다. 비디오 코딩 장치(400)는 또한 광 신호 또는 전기 신호의 송수신을 위해 수신 인그레스 포트(410), 수신기 유닛(420), 송신기 유닛(440), 및 송신 포트(450)에 연결된 광전(optical-to-electrical, OE) 구성 요소와 전광(electrical-to-optical, EO) 구성 요소를 포함할 수 있다.
프로세서(430)는 하드웨어와 소프트웨어에 의해 구현된다. 프로세서(430)는 하나 이상의 CPU 칩, 코어(예를 들어, 멀티코어 프로세서), FPGA, ASIC, 및 DSP로 구현될 수 있다. 프로세서(430)는 인그레스 포트(410), 수신기 유닛(420), 송신기 유닛(440), 이그레스 포트(450), 및 메모리(460)와 통신한다. 프로세서(430)는 코딩 모듈(470)을 포함한다. 코딩 모듈(470)은 전술한 개시된 실시예를 구현한다. 예를 들어, 코딩 모듈(470)은 다양한 코딩 연산을 구현하거나, 또는 처리하거나, 또는 준비하거나, 또는 제공한다. 따라서, 코딩 모듈(470)을 포함하는 것은, 비디오 코딩 장치(400)의 기능에 실질적인 개선을 제공하고 또한 비디오 코딩 장치(400)의 다른 상태로의 변환에 영향을 미친다. 대안적으로, 코딩 모듈(470)은 메모리(460)에 저장되는 명령으로서 프로세서(430)에 의해 실행되는 명령으로 구현된다.
메모리(460)는, 프로그램이 선택되어 실행될 때 이러한 프로그램을 저장하고 또한 프로그램 실행 중에 판독된 명령과 데이터를 저장하기 위해 하나 이상의 디스크, 테이프 드라이브, 및 솔리드 스테이트 드라이브(solid-state drive)를 포함할 수 있고, 오버플로우 데이터 저장 장치로서 사용될 수 있다. 메모리(460)는 예를 들어, 휘발성 및/또는 비휘발성일 수 있고, 읽기 전용 메모리(read-only memory, ROM), 랜덤 액세스 메모리(random access memory, RAM), TCAM(ternary content-addressable memory), 및/또는 정적 랜덤 액세스 메모리(static random-access memory, SRAM)일 수 있다.
도 5는 예시적인 실시예에 따른 도 1의 소스 장치(12)와 목적지 장치(14) 중 하나의 장치 또는 양쪽의 장치로서 사용될 수 있는 장치(500)의 단순화된 블록도이다.
장치(500)의 프로세서(502)는 중앙 처리 장치일 수 있다. 대안적으로, 프로세서(502)는 현재 존재하거나 또는 향후 개발될, 정보를 조작하거나 또는 처리할 수 있는 임의의 다른 유형의 장치 또는 복수의 장치일 수 있다. 개시된 구현이 도시된 바와 같이 단일 프로세서, 예를 들어 프로세서(502)로 실시될 수 있지만, 하나 이상의 프로세서를 사용하여 속도와 효율성의 이점이 얻어질 수 있다.
장치(500)의 메모리(504)는 일 구현의 읽기 전용 메모리(ROM) 장치 또는 랜덤 액세스 메모리(RAM) 장치일 수 있다. 임의의 다른 적절한 유형의 저장 장치가 메모리(504)로 사용될 수 있다. 메모리(504)는 버스(512)를 이용하여 프로세서(502)에 의해 액세스되는 코드와 데이터(506)를 포함할 수 있다. 메모리(504)는 운영체제(508)와 애플리케이션 프로그램(510)을 더 포함할 수 있고, 애플리케이션 프로그램(510)은 프로세서(502)로 하여금 본 명세서에 설명된 인코딩 방법과 디코딩 방법을 수행하게 하는 적어도 하나의 프로그램을 포함한다. 예를 들어, 애플리케이션 프로그램(510)은 본 명세서에 설명된 인코딩 방법과 디코딩 방법을 수행하는 비디오 코딩 애플리케이션을 더 포함하는 애플리케이션 1 내지 애플리케이션 N을 포함할 수 있다.
또한, 장치(500)는 디스플레이(518)와 같은 하나 이상의 출력 장치를 포함할 수 있다. 디스플레이(518)는, 일 예에서, 터치 입력을 감지하도록 작동 가능한 터치 감지 요소와 디스플레이를 결합하는 터치 감지 디스플레이일 수 있다. 디스플레이(518)는 버스(512)를 통해 프로세서(502)에 연결될 수 있다.
본 명세서에는 단일 버스로 도시되어 있지만, 장치(500)의 버스(512)가 복수의 버스로 구성될 수 있다. 또한, 보조 스토리지(514)는 장치(500)의 다른 구성 요소에 직접 연결될 수 있거나 또는 네트워크를 통해 액세스될 수 있고, 메모리 카드와 같은 단일 통합 유닛이나 복수의 메모리 카드와 같은 복수의 유닛을 포함할 수 있다. 따라서, 장치(500)는 매우 다양한 구성으로 구현될 수 있다.
최근 비디오 코딩이 발전함에 따라, 예측을 위한 더 정교한 기술과 기법이 등장하였다.
이러한 기술 중 하나가 다중 가설 예측(multi-hypothesis prediction)이다. 초기에는, 움직임 보상을 하나의 예측 신호를 가진 움직임 보상을 움직임 보상된 여러 개의 예측 신호의 선형 중첩으로 확장하기 위해 "다중 가설 예측"이라는 용어가 도입되었다. 더 최근에는, 이 접근법이 기존 예측 모드를 추가 병합 인덱싱된 예측(extra merge indexed prediction)과 결합하도록 일반화되었다. 이는 특히, 인트라 및 인터 모드의 다중 가설 예측(또는, 다르게 말하면, 인트라 및 인터 모드 결합, 예를 들어, JVET(Joint Video Experts Team), "CE10.1.1: Multi-hypothesis prediction for improving AMVP mode, skip or merge mode, and intra mode"(12차 회의: 마카오, CN, 2018년 10월 3일-12일)을 참조)라는 제목의 문서(JVET-L0100-v3)을 포함한다. 이 접근법은 하나의 인트라 예측과 하나의 병합 인덱싱된 예측을 결합하여 인트라 모드를 개선하기 위해 다중 가설 예측을 적용한다. 다르게 말하면, 인트라 및 인터 예측 블록 양쪽의 선형 조합이 사용된다.
다른 기술은 서브블록 병합 후보를 위한 개별적인 병합 목록(즉, 일반 병합 모드에 대한 병합 후보 목록과는 개별적인 병합 목록)을 블록 수준에서 도입하고 사용하는 것이다(예를 들어, JVET(Joint Video Experts Team), "CE4: Separate list for sub-block merge candidates (Test 4.2.8))"라는 제목의 문서(JVET-L0369-v2(12차 회의: 마카오, CN, 2018년 10월 3일-12일)을 참조). 이 기술은 특히 전술한 ATMVP 및 아핀 모드에 적용 가능하다.
인트라 및 인터 모드 사용에 대한 다중 가설 예측은 mh_intra_flag에 의해 제어되고, mh_intra_flag는 현재 블록에 대해 인트라 및 인터 모드에 대한 다중 가설 예측을 활성화할지 여부를 지정한다. 종래 기술에서, mh_intra_flag 플래그가 다음의 구문 표에 따라 merge_affine_flag에 따라 조건부로 전송된다.
Figure pct00002
따라서, mh_intra_flag는 merge_affine_flag가 0이라는 조건하에 조건부로 시그널링된다. 이는 mh_intra_flag와 아핀 병합의 공동 사용, 즉 인트라 및 인터 모드에 대한 다중 가설 예측이 비활성화된다는 것을 의미한다. 하지만, 이는 mh_intra_flag와 함께 ATMVP를 사용하게 할 수 있다.
최근에 서브블록 병합 후보에 대한 개별적인 병합 목록을 채택한 후, 아핀 병합 후보가 atmvp 병합 후보와 함께 결합되었고, 이러한 서브블록 후보의 사용이 merge_subblock_flag라는 새로 도입된 파라미터에 의해 제어된다. 더 이상 개별적인 merge_affine 플래그가 사용되지 않는다. 따라서, 이 구문은 병합 아핀 모드가 사용되지 않지만 atmvp가 더 오래 사용되는 경우를 결정하도록 허용하지 않는다. 본 발명의 프레임 워크에서는 서브 블록 병합 후보에 대한 개별적인 병합 목록이 있을 때 인트라 및 인터 모드를 결합하는 다중 가설 예측을 시그널링하는 새로운 방식이 개발되었다.
본 발명은, 코덱에서 서브블록 병합 후보에 대한 개별적인 병합 목록이 존재한다고 가정하여 인트라 및 인터 모드에 대한 다중 가설 예측을 사용하고 시그널링하는 복수의 방법을 제안한다. 본 개시에 포함되는 복수의 조화 방식이 가능하다. 또한, 스킵 모드(skip mode)의 경우 인트라 및 인터 모드에 대한 다중 가설 예측의 사용이 개시된다.
본 발명의 일반적인 일 양태에 따르면, 비디오 데이터를 비트스트림에 비디오 인코딩하는 방법 및 비트스트림으로 수신되는 비디오 데이터를 비디오 디코딩하는 방법이 제공된다.
비디오 인코딩 방법은 제1 기술 및/또는 제2 기술을 적용하는 단계를 포함한다. 제1 기술은 서브블록 병합 후보에 대한 개별적인 병합 목록을 사용하는 것을 포함한다. 제2 기술은 인트라 및 인터 모드의 다중 가설 예측을 포함한다. 비디오 인코딩 방법은, 비트스트림으로 제1 제어 플래그를 전송하는 단계와 비트스트림으로 제2 제어 플래그를 전송하는 단계를 포함한다. 여기서, 제1 제어 플래그는 제1 기술을 사용할지 여부를 나타내고, 제2 제어 플래그는 제2 기술을 사용할지 여부를 나타낸다.
비디오 디코딩 방법은 제1 기술 및/또는 제2 기술을 적용하는 단계를 포함한다. 제1 기술은 서브블록은 병합 후보에 대한 개별적인 병합 목록을 사용하는 것을 포함한다. 제2 기술은 인트라 및 인터 모드의 다중 가설 예측을 포함한다. 비디오 디코딩 방법은 비트스트림으로부터 제1 제어 플래그를 수신하는 단계와 비트스트림으로부터 제2 제어 플래그를 수신하는 단계를 포함한다. 여기서, 제1 제어 플래그는 제1 기술을 사용할지 여부를 나타내고, 제2 제어 플래그는 제2 기술을 사용할지 여부를 나타낸다.
실시예에 따르면, 인트라 및 인터 모드에 대한 다중 가설 예측 기술의 사용은, 서브블록 병합 후보 기술에 대한 개별 병합 목록의 사용과는 독립적으로 제어된다. 다르게 말하면, 이러한 실시예에서, 제1 제어 플래그(merge_subblock_flag)의 시그널링은 제2 제어 플래그(mh_intra_flag)의 시그널링과 독립적으로 수행된다.
일 실시예에서, 인트라 및 인터 모드에 대한 다중 가설 예측은 merge_subblock_flag에 의존하지 않고 시그널링되는 mh_intra_flag에 의해 제어된다. 이 경우, 인트라 및 인터 모드에 대한 다중 가설 예측은 아핀과 atmvp의 두 서브블록 모드에 대해서 뿐만 아니라 일반 병합에 대해서도 가능하다. 본 실시예에서는 아래의 구문 표가 mh_intra_flag를 시그널링하는 가능한 방법을 나타낸다.
Figure pct00003
위의 표에서, 인트라 모드와 인트라 모드를 결합하는 다중 가설 예측의 사용은 병합 모드의 코딩 블록으로 제한된다.
위의 표에서, 인트라 모드와 인트라 모드를 결합하는 다중 가설 예측의 사용이 병합 모드의 코딩 블록과 스킵 모드의 코딩 블록 모두에 적용될 수 있다.
본 발명의 일 실시예에서, 인트라 및 인터 모드에 대한 다중 가설 예측은 merge_subblock_flag에 기초하여 시그널링되는 mh_intra_flag에 의해 제어된다. 이 경우, 인트라 및 인터 모드에 대한 다중 가설 예측은 affine과 atmvp의 두 하위 블록 모드가 비활성화되는 경우에만 가능하다. 다르게 말하면, 인트라 및 인터 모드에 대한 다중 가설 예측은 일반 병합 모드에서 가능하지만, 인트라 및 인터 모드에 대한 다중 가설 예측과 서브 블록 병합 후보에 대한 개별적인 병합 목록의 조합이 비활성화된다. 본 실시예에서는 아래의 구문 표가 mh_intra_flag를 시그널링하는 가능한 방법을 나타낸다.
Figure pct00004
위 표에서, 인트라 모드와 인트라 모드를 결합하는 다중 가설 예측의 사용은 병합 모드의 코딩 블록으로 제한된다.
Figure pct00005
위의 표에서, 인트라 모드와 인트라 모드를 결합하는 다중 가설 예측의 사용은 병합 모드의 코딩 블록과 스킵 모드의 코딩 블록 모두에 적용될 수 있다.
전술한 실시예의 프레임 워크에서, 인코더는 서브블록 후보에 대한 개별적인 병합 목록이 비활성화되는 경우, 즉 merge_subblock_flag("제1 플래그")가 0인 경우에만 mh_intra_flag("제2 플래그", ciip_flag라고도 함)를 시그널링한다. 한편, mh_intra_flag가 포함된 비트스트림을 수신하는 디코더가 디폴트로 서브블록 후보에 대한 개별적인 병합 목록이 비활성화되어 있다고 결정한다.
이하, 도 6과 도 7의 흐름도를 참조하여 전술한 실시예에 따른 처리에 대해 설명할 것이다.
도 6은 본 발명의 일 실시예에 따른 인코더 측 프로세스를 나타내는 흐름도이다.
인코더 측 프로세스는 단계 S101에서 서브블록 후보에 대한 개별적인 병합 목록을 사용하는지 여부를 판정하는 것으로 시작한다. 그렇지 않으면(S101: 아니오), 처리가 단계 S103으로 진행한다. 단계 S103에서, 인트라 모드와 인터 모드를 결합하는 다중 가설 예측을 사용하는지 여부가 판정된다. 이 판정의 결과와 무관하게, 처리가 후속적으로 단계 S105로 진행한다. 단계 S105에서, mh_intra_flag가 비트스트림으로 시그널링될 파라미터로서 생성된다. 더 구체적으로, 인트라 및 인터 모드에 대한 다중 가설 예측을 사용하는 경우(S103: 예), mh_intra_flag에 값 "1"이 설정되고, 인트라 및 인터 플래그에 대한 다중 가설 예측이 사용되지 않으면(S103: 아니오), mh_intra_flag에 값 "0"이 설정된다(도면에는 도시되지 않음).
그 후, 처리가 단계 S107로 진행한다. 단계 S101에서 서브블록 후보에 대한 개별적인 병합 목록을 사용하는 것으로 결정된 경우(S101: 예), 처리가 단계 S101에서 단계 S107로 직접 진행한다.
단계 S107에서, 비트스트림으로 시그널링될 파라미터로서 merge_subblock_flag가 생성된다. 더 구체적으로, 개별적인 병합 목록을 이용하는 경우, 즉 이 흐름이 "S101:예"에서 진행하는 경우, merge_subblock_flaf에 값 "1"이 설정되고, 흐름이 "S101:아니오"에서 S103과 S105를 통해 나오는 경우, 즉 개별적인 병합 목록이 사용되지 않는 경우, merge_subblock_flag는 값 "0"으로 설정된다(도면에는 도시되지 않음).
따라서, 인트라 및 인터 모드에 대한 다중 가설 예측은 서브블록 후보에 대한 개별적인 병합 목록을 사용하지 않는 조건에서만 조건부로 사용된다. 따라서, merge_subblock_flag가 항상 생성되지만 인트라 및 인터 모드에 대한 개별적인 병합 목록을 사용하지 않는 경우에만, mh_intra_flag가 생성된다. 그런 다음, merge_subblock_flag를 포함하고 또한 조건부로(merge_subbock_flag가 0 인 경우) mh_intra_flag를 포함하는 비트스트림이 단계 S109에서 생성되고, 처리가 종료된다.
도 7은 본 발명의 일 실시예에 따른 디코더 측 처리를 나타내는 흐름도이다.
디코더 측 처리는 수신된 비트스트림이 파싱되는 단계 S201에서 시작된다. 후속 단계 S203에서, 비트스트림에 mh_intra_flag가 있는지 여부가 확인된다. 그렇다면(S203: 예), 처리가 단계 S207로 진행한다. 단계 S207에서, 파싱된 mh_intra_flag의 값에 따라, 인트라 및 인터 모드에 대한 다중 가설 예측이 디코딩에 사용될 것인지 여부를 판정하기 위해 mh_intra_flag를 평가한다. mh_intra_flag의 값이 1인 경우, 단계(S207: 예-> S211)에서 인트라 및 인터 모드에 대한 다중 가설 예측을 이용하여 디코딩을 수행하고, 처리를 종료한다. 그렇지 않으면, 즉 mh_intra_flag의 값이 0일 때(S207: 아니오), 다중 가설 예측이 사용되지 않는다(그리고 어느 것도 서브블록 후보에 대한 개별적인 병합 목록이 아니다).
한편, 단계 S203에서 mh_intra 플래그가 없다고 결정되면(S203: 아니오), 처리가 단계 S204로 진행한다. 단계 S204에서, 다음 단계(S205)에서 서브블록 후보에 대한 개별적인 병합 리스트를 사용할지 여부를 판정하기 위해, 비트스트림으로부터 수신된 subblock_merge_flag가 평가된다.
단계 S205에서, subblock_merge_flag의 값이 1이면, 개별적인 병합 목록을 사용하는 것으로 결정되고(S205: 예), 처리가 개별적인 병합 목록을 이용하여 디코딩을 수행하는 단계 S209로 진행한다. 그렇지 않으면, 즉 subblock_merge_flag의 값이 0이면(S205: 아니오), 개별적인 병합 목록을 사용하지 않고 (인트라 및 인터 모드에 대한 다중 가설 예측 없이) 디코딩을 수행하는 것이 결정되고, 처리 흐름이 종료된다.
따라서, 본 실시예에 따르면, 파싱된 비트스트림에 mh_intra_flag가 존재하기 때문에(S203: 예), 서브블록 후보에 대한 개별적인 병합 목록을 사용하지 않는다고 직접 추론된다.
다르게 말하면, 비트스트림에 mh_intra_flag가 포함되지 않은 경우에만, 항상 비트스트림에 포함되어 수신되는 merge_subblock_flag가 분석된다. 그러므로, 어쨌든 디코더 측에서는 단일 플래그를 평가할 필요가 있다.
더 일반적으로 말하면, 본 발명에 따르면, 인트라 및 인터 모드에 대한 다중 가설 예측 기술의 사용은 서브블록 병합 후보에 대한 개별적인 병합 목록 사용에 기초하여 제어된다. 더 구체적으로, 도 7의 실시예에 따르면, 인트라 및 인터 모드에 대한 다중 가설 예측 기술은 서브블록 병합 후보에 대한 개별 병합 목록 기술이 비활성화된 경우에만 사용될 수 있다.
전술한 실시예는 서브블록 병합 후보에 대한 개별적인 병합 목록으로 인트라 및 인터 모드에 대한 다중 가설 예측을 조화시킬 수 있다. 또한, 블록 스킵 모드에서 인트라 및 인터 모드에 대한 다중 가설 예측을 사용할 수 있게 하는 실시예는 추가적으로 기본 설계에 대한 코딩 이득을 달성할 수 있게 한다. 서브블록 병합 후보에 대한 개별적인 병합 목록을 사용하는 것에 기반한 mh_intra_flag의 조건부 시그널링을 포함하는 실시예는, 각각의 경우에 mh_intra_flag가 시그널링될 필요가 없으므로 시그널링 오버헤드를 줄이는 추가적인 이점을 가지고 있다.
(수학 연산자)
본 출원에 사용되는 수학 연산자는 C 프로그래밍 언어에 사용되는 연산자와 유사하다. 하지만, 정수 나눗셈과 산술 시프트 연산의 결과가 더 정확하게 정의되고, 지수 및 실수 나눗셈과 같은 추가 연산이 정의된다. 넘버링과 카운팅 규칙이 일반적으로 0에서 시작한다. 예를 들어, "제1"이 0 번째에 대응하고, "제2"가 1번째에 대응하며, 기타 등등이다.
(산술 연산자)
산술 연산자는 다음과 같이 정의된다.
+ 덧셈
- 뺄셈(2-인수 연산자) 또는 부정(단항 접두사 연산자)
* 행렬 곱셈을 포함하는 곱셈
xy 지수화. x를 y의 거듭 제곱으로 지정한다. 다른 맥락에서, 이러한 표기법은 지수로 해석하기 위한 것이 아닌 위첨자에 사용됨
/ 결과를 0으로 자르는 정수 나누기. 예를 들어, 7/4 및 -7/-4는 1로 잘리고, -7/4 및 7/-4는 -1로 잘림
÷ 잘림이나 반올림이 의도되지 않은 수학 방정식에서 나눗셈을 나타내는 데 사용됨
Figure pct00006
잘림이나 반올림이 의도되지 않은 수학 방정식에서 나눗셈을 나타내는 데 사용됨
Figure pct00007
i가 x에서 y까지의 모든 정수 값(y를 포함)을 취하는 f (i)의 합계
x % y 모듈러스(Modulus). x를 y로 나눈 나머지, x> = 0 및 y> 0인 정수 x와 정수 y에 대해서만 정의됨
(논리 연산자)
논리 연산자는 다음과 같이 정의된다.
x && y x와 y의 부울 논리 "and"
x || y x와 y의 부울 논리 "or"
! 부울 논리 "not"
x ? y : z x가 참이거나 또는 0이 아니면, y의 값으로 평가되고; 그렇지 않으면, z의 값으로 평가됨
(관계 연산자)
다음의 관계 연산자는 다음과 같이 정의된다:
> ~ 보다 큰
>= ~보다 크거나 같은
< ~보다 작은
<= ~보다 작거나 같은
=　= ~와 같은
!= ~와 같지 않은
관계 연산자가 값 "na"(해당 없음)가 지정된 구문 요소 또는 변수에 적용되면, 값 "na"는 구문 요소 또는 변수에 대한 고유한 값으로 취급된다. 값 "na"는 다른 값과 같지 않은 것으로 간주된다.
(비트 연산자)
비트 연산자는 다음과 같이 정의된다.
& 비트 단위 "and". 정수 인수에 대해 연산할 때, 정수 값의 2의 보수 표현에 대해 연산한다. 다른 인수보다 적은 비트를 포함하는 이진 인수에 대해 연산할 때, 0과 같은 더 많은 중요한 비트를 추가하여 짧은 인수가 확장된다.
| 비트 단위 "or". 정수 인수에 대해 연산할 때, 정수 값의 2의 보수 표현에 대해 연산한다. 다른 인수보다 적은 비트를 포함하는 이진 인수에 대해 연산할 때, 0과 같은 더 많은 중요한 비트를 추가하여 짧은 인수가 확장된다.
^ 비트 단위 "exclusive or". 정수 인수에 대해 연산할 때, 정수 값의 2의 보수 표현에 대해 연산한다. 다른 인수보다 적은 비트를 포함하는 이진 인수에 대해 연산할 때, 0과 같은 더 많은 중요한 비트를 추가하여 짧은 인수가 확장된다.
x >> y x를 y개의 이진수로 표현한 2의 보수 정수 표현의 산술 오른쪽 시프트. 이 함수는 y의 음이 아닌 정수 값에 대해서만 정의된다. 오른쪽 시프트의 결과로 MSB(최상위 비트)로 시프트된 비트들이 시프트 연산 이전의 x의 MSB와 동일한 값을 가지고 있다.
x << y x를 y 이진수로 표현한 2의 보수 정수 표현의 산술 왼쪽 시프트. 이 함수는 y의 음이 아닌 정수 값에 대해서만 정의된다. 왼쪽 시프트의 결과로 최하위 비트(LSB)로 시프트된 비트들의 값이 0이다.
(할당 연산자)
산술 연산자는 다음과 같이 정의된다.
= 할당 연산자
+　+ 증분한다. 즉, x + +는 x = x + 1과 동일하고; 배열 인덱스에 사용될 때, 증분 연산 전에는 변수 값으로 평가된다.
-　- 감분한다. 즉, x-　-는 x = x - 1과 동일하고; 배열 인덱스에서 사용될 때, 감소 연산 전에는 변수 값으로 평가된다.
+= 지정된 양만큼 증분한다. 즉, x + = 3은 x = x + 3과 동일하고, x += (-3)은 x = x + (-3)과 같다.
-= 지정된 양만큼 감분한다. 즉, x - = 3은 x = x - 3과 동일하고, x -= (*?*3)는 x = x - (-3)과 같다.
(범위 표기)
다음의 표기법이 값의 범위를 지정하는 데 사용된다
x = y..z x는 y에서 z까지의 정수 값을 취하고, x, y, z는 정수이며, z는 y보다 크다.
(수학 함수)
수학 함수가 다음과 같이 정의된다.
Figure pct00008
Asin( x ) -1.0 ~ 1.0 범위(포함)에 있는 인수 x에 대해 연산하는 삼각 역 사인 함수, 라디안 단위의 출력 값이 -π÷2 ~ π÷2의 범위(경계 포함)에 있음
Atan(　x　) 인수 x에 대해 연산하는 삼각 역 탄젠트 함수, 라디안 단위의 출력 값이 -π÷2 ~ π÷2의 범위(경계 포함)의 범위(경계 포함)에 있음
Figure pct00009
Ceil( x ) x보다 크거나 같은 가장 작은 정수
Clip1Y( x ) = Clip3( 0, ( 1 << BitDepthY ) - 1, x )
Clip1C( x ) = Clip3( 0, ( 1 << BitDepthC ) - 1, x )
Figure pct00010
Cos( x ) 라디안 단위의 인수 x에 대해 연산하는 삼각 코사인 함수
Floor( x ) x보다 작거나 같은 가장 큰 정수
Figure pct00011
Ln( x ) x의 자연 로그(밑이 e인 로그, e는 자연 로그 베이스 상수 2.718 281 828 ...)
Log2( x ) x의 밑이 2 인 로그.
Log10( x ) x의 밑이 10 인 로그
Figure pct00012
Figure pct00013
Round( x ) = Sign( x ) * Floor( Abs( x ) + 0.5 )
Figure pct00014
Sin( x ) 라디안 단위의 인수 x에 대해 연산하는 삼각 사인 함수
Figure pct00015
Swap( x, y ) = ( y, x )
Tan( x ) 라디안 단위의 인수 x에 대해 연산하는 삼각 탄젠트 함수
(연산의 우선 순위)
표현식의 우선 순위가 괄호를 사용하여 명시적으로 표시되지 않는 경우, 다음의 규칙이 적용된다.
- 우선 순위가 높은 연산이 우선 순위가 낮은 연산보다 먼저 평가된다.
- 우선 순위가 동일한 연산은 왼쪽에서 오른쪽으로 순차적으로 평가된다.
아래 표는 연산의 우선 순위를 가장 높은 것부터 가장 낮은 것까지 지정한다. 표에서 더 높은 위치가 더 높은 우선 순위를 나타낸다.
C 프로그래밍 언어에서도 사용되는 연산자의 경우, 본 명세서에서 사용되는 우선 순위가 C 프로그래밍 언어에서 사용되는 순서와 동일하다.
(표: 가장 높은 것(표 상단)부터 가장 낮은 것(표 하단)까지의 연산 우선 순위)
Figure pct00016
(논리 연산의 텍스트 설명)
이 텍스트에서, 다음의 형식으로 수학적으로 설명되는 논리 연산의 설명:
if (조건 0)
명령문 0
else if (조건 1)
명령문 1
...
else / * 나머지 상태에 관한 유익한 정보 * /
명령문 n
다음의 방식으로 설명될 수 있다:
... 다음과 같이 / ... 다음이 적용된다:
- If 조건 0, 명령문 0
- Otherwise, if 조건 1, 명령문 1
- ...
- Otherwise(나머지 상태에 대한 유익한 의견), 명령문 n
텍스트 내의 각각의 "If ... Otherwise, if ... Otherwise, ..." 명령문이 "... 다음과 같다" 또는 "... 다음이 적용된다"로 소개되고, 바로 뒤에는 "If ... "가 뒤따른다. "If ... Otherwise, if ... Otherwise, ..."의 마지막 조건은 항상 "Otherwise, ..."이다. 끼워 넣어진 "If ... Otherwise, if ... Otherwise, ..." 명령문은 맨 뒤의 "Otherwise, ..."와 함께 매칭되는 "... 다음과 같다 " 또는 "... 다음이 적용된다"에 의해 식별될 수 있다.
텍스트에서, 다음의 형식으로 수학적으로 설명되는 논리 연산의 설명:
if (조건 0a && 조건 0b)
명령문 0
else if (조건 1a | | 조건 1b)
명령문 1
...
else
명령문 n
은 다음의 방식으로 설명될 수 있다:
... 다음과 같다 / ... 다음이 적용된다:
- 다음 조건이 모두 참이면, 명령문 0:
- 조건 0a
- 조건 0b
- 그렇지 않고 다음 조건 중 하나 이상이 참이면, 명령문 1:
- 조건 1a
- 조건 1b
- ...
- 그렇지 않으면 명령문 n
텍스트에서, 다음의 형식으로 수학적으로 설명되는 논리 연산의 설명:
if (조건 0)
명령문 0
if (조건 1)
명령문 1
은 다음의 방식으로 설명될 수 있다.
조건 0이면, 명령문 0
조건 1이면, 명령문 1
예를 들어, 인코더(20)와 디코더(30)의 실시예와, 예를 들어 인코더(20)와 디코더(30)를 참조하여 본 명세서에서 설명되는 기능은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현되면, 이러한 기능은 컴퓨터 판독가능 매체에 저장되거나 또는 통신 매체를 통해 하나 이상의 명령이나 코드로 전송되고 하드웨어 기반의 처리 장치에 의해 실행될 수 있다. 컴퓨터 판독가능 매체는, 데이터 저장 매체, 또는 예를 들어 통신 프로토콜에 따라 한 장소에서 다른 장소로 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함하는 통신 매체와 같은 매체의 유형에 대응하는 컴퓨터 판독가능 저장 매체를 포함할 수 있다. 이와 같이, 컴퓨터 판독가능 매체는 일반적으로 (1) 비일시적인 컴퓨터 판독가능 저장 매체의 유형 또는 (2) 신호 또는 반송파와 같은 통신 매체에 대응할 수 있다. 데이터 저장 매체는, 본 개시에서 설명된 기술의 구현을 위해 명령, 코드, 및/또는 데이터 구조를 검색하기 위해 하나 이상의 컴퓨터 또는 하나 이상의 프로세서에 의해 액세스될 수 있는 임의의 이용 가능한 매체일 수 있다. 컴퓨터 프로그램 제품은 컴퓨터 판독가능 매체를 포함할 수 있다.
제한이 아닌 예로서, 이러한 컴퓨터 판독가능 저장 매체는 RAM, ROM, EEPROM, CD-ROM이나 다른 광 디스크 스토리지, 자기 디스크 스토리지, 또는 다른 자기 저장 장치, 플래쉬 메모리, 또는 명령이나 데이터 구조의 형태로 원하는 프로그램 코드를 저장하는 데 사용될 수 있는 임의의 다른 매체로서 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 연결을 컴퓨터 판독가능 매체라고 한다. 예를 들어, 명령이 웹사이트, 서버, 또는 다른 원격 소스로부터 동축 케이블, 광섬유 케이블, 연선tjwisted pair), 디지털 가입자 회선(digital subscriber lineDSL)을 이용하여 또는 적외선, 라디오, 및 마이크로파와 같은 무선 기술을 이용하여 전송되면, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 적외선, 라디오, 및 마이크로파와 같은 무선 기술이 매체의 정의에 포함된다. 하지만, 컴퓨터 판독가능 저장 매체와 데이터 저장 매체가 연결, 반송파, 신호, 또는 다른 일시적인 매체를 포함하지 않지만, 대신에 일시적, 유형의 저장 매체에 관한 것이라고 이해해야 한다. 디스크(Disk)와 디스크(disc)는, 본 명세서에서 사용된 바와 같이, 콤팩트 디스크(compact disc, CD), 레이저 디스크, 광 디스크, 디지털 다기능 디스크(digital versatile disc, DVD), 플로피 디스크, 및 블루레이 디스크를 포함한다. 디스크(disk)는 일반적으로 데이터를 자기적으로 재생하는 반면 디스크(disk)는 레이저를 사용하여 데이터를 광학적으로 재생한다. 위의 조합도 컴퓨터 판독가능 매체의 범위에 포함되어야 한다.
명령은 하나 이상의 프로세서, 예컨대 하나 이상의 디지털 신호 처리 장치(digital signal processor, DSP), 범용 마이크로프로세서, 주문형 반도체(application specific integrated circuit, ASIC), 필드 프로그래머블 로직 어레이(field programmable logic array, FPGA), 또는 기타 동등한 통합 논리 회로 또는 개별 논리 회로에 의해 실행될 수 있다. 따라서, 본 명세서에서 사용되는 "프로세서"와 같은 용어가 전술한 구조 또는 본 명세서에 설명된 기술의 구현에 적합한 어떤 다른 구조를 지칭할 수 있다. 또한, 일부 양태에서, 본 명세서에 설명된 기능은 인코딩과 디코딩을 위해 구성된 전용 하드웨어 및/또는 소프트웨어 모듈 내에 제공되거나 또는 결합된 코덱에 통합될 수 있다. 또한, 이러한 기술은 하나 이상의 회로 또는 논리 요소로 완전하게 구현될 수 있다.
본 개시의 기술은 무선 핸드세트, 집적회로(integrated circuit, IC) 또는 IC의 세트(예를 들어, 칩 세트)를 포함하는 매우 다양한 디바이스 또는 장치로 구현될 수 있다. 개시된 기술을 수행하도록 구성된 장치의 기능적 측면을 강조하기 위해 본 개시에서 다양한 구성 요소, 모듈, 또는 유닛에 대해 설명하였지만, 반드시 다른 하드웨어 유닛들에 의한 구현을 필요로 하는 것은 아니다. 오히려, 전술한 바와 같이, 다양한 유닛들이 코덱 하드웨어 유닛으로 결합되거나, 또는 적절한 소프트웨어 및/또는 펌웨어와 함께, 전술한 하나 이상의 프로세서를 포함하는 상호 작동하는 하드웨어 유닛의 집합으로 제공될 수 있다.

Claims (15)

  1. 비디오 데이터를 비트스트림(21)에 인코딩하는 방법으로서,
    상기 비디오 데이터를 비트스트림(21)에 인코딩하는 방법은 제1 기술 및/또는 제2 기술을 포함하고,
    상기 제1 기술(S101)은 서브블록 병합 후보에 대한 개별적인 병합 목록을 사용하는 것을 포함하고;
    상기 제2 기술(S103)은 인트라 및 인터 모드의 다중 가설 예측(multi-hypothesis prediction)을 포함하며;
    상기 비디오 데이터를 비트스트림(21)에 인코딩하는 방법은, 코딩 블록에 대해:
    상기 비트스트림(21)으로 제1 제어 플래그를 전송하는 단계(S107, S109) - 상기 제1 제어 플래그는 상기 제1 기술(S103)을 사용할지 여부를 나타냄 -; 및
    상기 제1 기술이 상기 코딩 블록에 사용되는지 여부(S101)에 따라, 상기 비트스트림(21)으로 제2 제어 플래그를 전송하거나 또는 전송하지 않는 단계(S105, S109) - 상기 제2 제어 플래그는 상기 제2 기술(S103)을 사용할지 여부를 나타냄 -
    를 포함하는 비디오 데이터를 비트스트림(21)에 인코딩하는 방법.
  2. 제1항에 있어서,
    상기 제1 기술이 상기 코딩 블록에 사용되지 않는 경우(S101: 아니요)에만, 상기 제2 제어 플래그가 전송되는, 비디오 데이터를 비트스트림(21)에 인코딩하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 코딩 블록이 병합 모드로 코딩되면, 상기 제2 제어 플래그가 전송되는, 비디오 데이터를 비트스트림(21)에 인코딩하는 방법.
  4. 제3항에 있어서,
    상기 코딩 블록이 병합 모드로 코딩되지 않으면, 상기 제2 제어 플래그가 전송되지 않는, 비디오 데이터를 비트스트림(21)에 인코딩하는 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 코딩 블록이 스킵 모드(skip mode)로 코딩되면, 상기 제2 제어 플래그가 전송되는, 비디오 데이터를 비트스트림(21)에 인코딩하는 방법.
  6. 제5항에 있어서,
    상기 코딩 블록이 스킵 모드 또는 병합 모드로 코딩되지 않으면, 상기 제2 제어 플래그가 전송되지 않는, 비디오 데이터를 비트스트림(21)에 인코딩하는 방법.
  7. 비트스트림(21)으로 수신되는 비디오 데이터를 디코딩하는 방법으로서,
    상기 비트스트림(21)으로 수신되는 비디오 데이터를 디코딩하는 방법은 제1 기술(S209) 및/또는 제2 기술(S211)을 사용하는 단계를 포함하고,
    상기 제1 기술(S209)은 서브블록 병합 후보에 대한 개별적인 병합 목록을 사용하는 것을 포함하며;
    상기 제2 기술(S211)은 인트라 및 인터 모드의 다중 가설 예측(multi-hypothesis prediction)을 포함하고;
    상기 비트스트림(21)으로 수신되는 비디오 데이터를 디코딩하는 방법은, 코딩 블록에 대해:
    상기 비트스트림(21)으로부터 제1 제어 플래그를 수신하는 단계(S201) - 상기 상기 제1 제어 플래그는 상기 제1 기술(S209)을 사용할지 여부(S205)를 나타냄 -; 및
    상기 제1 기술이 상기 코딩 블록에 사용되는지 여부(S209)에 따라, 상기 비트스트림(21)으로부터 제2 제어 플래그를 수신하는 단계(S201, S203) - 상기 제2 제어 플래그는 상기 제2 기술을 사용할지 여부(S203)를 나타냄 -
    를 포함하는 비트스트림(21)으로 수신되는 비디오 데이터를 디코딩하는 방법.
  8. 제7항에 있어서,
    상기 제1 기술이 사용되지 않는 경우에만, 상기 제2 제어 플래그가 수신되는, 비트스트림(21)으로 수신되는 비디오 데이터를 디코딩하는 방법.
  9. 제7항 또는 제8항에 있어서,
    상기 코딩 블록이 병합 모드로 코딩되면, 상기 제2 제어 플래그가 수신되는, 비트스트림(21)으로 수신되는 비디오 데이터를 디코딩하는 방법.
  10. 제9항에 있어서,
    상기 코딩 블록이 병합 모드로 코딩되지 않으면, 상기 제2 제어 플래그가 수신되지 않는, 비트스트림(21)으로 수신되는 비디오 데이터를 디코딩하는 방법.
  11. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 코딩 블록이 스킵 모드(skip mode)로 코딩되면, 상기 제2 제어 플래그가 수신되는, 비트스트림(21)으로 수신되는 비디오 데이터를 디코딩하는 방법.
  12. 제11항에 있어서,
    상기 코딩 블록이 스킵 모드 또는 병합 모드로 코딩되지 않으면, 상기 제2 제어 플래그가 수신되지 않는, 비트스트림(21)으로 수신되는 비디오 데이터를 디코딩하는 방법.
  13. 인코더로서,
    제1항 내지 제6항 중 어느 한 항의 비디오 데이터를 비트스트림(21)에 인코딩하는 방법을 수행하기 위한 처리 회로
    를 포함하는 인코더.
  14. 디코더로서,
    제7항 내지 제12항 중 어느 한 항의 비트스트림(21)으로 수신되는 비디오 데이터를 디코딩하는 방법을 수행하기 위한 처리 회로
    를 포함하는 디코더.
  15. 컴퓨터 프로그램으로서,
    컴퓨터(20, 30) 또는 프로세서(43, 430, 502) 상에서 실행될 때, 제1항 내지 제6항 중 어느 한 항의 비디오 데이터를 비트스트림(21)에 인코딩하는 방법과 제7항 내지 제12항 중 어느 한 항의 비트스트림(21)으로 수신되는 비디오 데이터를 디코딩하는 방법을 수행하기 위한 프로그램 코드
    를 포함하는 컴퓨터 프로그램
KR1020217015040A 2018-10-27 2019-10-25 서브블록 병합 후보를 위한 개별적인 병합 목록 및 비디오 코딩을 위한 인트라-인터 기술 조화 KR102573294B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237029209A KR20230128587A (ko) 2018-10-27 2019-10-25 서브블록 병합 후보를 위한 개별적인 병합 목록 및 비디오 코딩을 위한 인트라-인터 기술 조화

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862751552P 2018-10-27 2018-10-27
US62/751,552 2018-10-27
PCT/RU2019/050201 WO2020085956A1 (en) 2018-10-27 2019-10-25 Separate merge list and intra-inter techniques harmonization for video coding

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237029209A Division KR20230128587A (ko) 2018-10-27 2019-10-25 서브블록 병합 후보를 위한 개별적인 병합 목록 및 비디오 코딩을 위한 인트라-인터 기술 조화

Publications (2)

Publication Number Publication Date
KR20210072099A true KR20210072099A (ko) 2021-06-16
KR102573294B1 KR102573294B1 (ko) 2023-08-30

Family

ID=70331984

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237029209A KR20230128587A (ko) 2018-10-27 2019-10-25 서브블록 병합 후보를 위한 개별적인 병합 목록 및 비디오 코딩을 위한 인트라-인터 기술 조화
KR1020217015040A KR102573294B1 (ko) 2018-10-27 2019-10-25 서브블록 병합 후보를 위한 개별적인 병합 목록 및 비디오 코딩을 위한 인트라-인터 기술 조화

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237029209A KR20230128587A (ko) 2018-10-27 2019-10-25 서브블록 병합 후보를 위한 개별적인 병합 목록 및 비디오 코딩을 위한 인트라-인터 기술 조화

Country Status (11)

Country Link
US (3) US11381843B2 (ko)
EP (1) EP3861724A4 (ko)
JP (3) JP7132436B2 (ko)
KR (2) KR20230128587A (ko)
CN (2) CN113170096A (ko)
AU (2) AU2019368125B2 (ko)
BR (1) BR112021007509A2 (ko)
CA (1) CA3117627A1 (ko)
MX (1) MX2021004738A (ko)
SG (1) SG11202104046TA (ko)
WO (1) WO2020085956A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023055147A1 (ko) * 2021-09-29 2023-04-06 주식회사 윌러스표준기술연구소 Mhp(multi-hypothesis prediction)모드에 기초한 비디오 신호 처리 방법 및 이를 위한 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020057504A1 (en) * 2018-09-17 2020-03-26 Mediatek Inc. Methods and apparatuses of combining multiple predictors for block prediction in video coding systems
WO2020141766A1 (ko) * 2019-01-01 2020-07-09 엘지전자 주식회사 머지 데이터에 대한 정보를 코딩하는 방법 및 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140044179A1 (en) * 2012-08-07 2014-02-13 Qualcomm Incorporated Multi-hypothesis motion compensation for scalable video coding and 3d video coding

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101123285B1 (ko) * 2007-10-25 2012-03-20 니폰덴신뎅와 가부시키가이샤 동화상 스케일러블 부호화 방법 및 복호 방법, 그 장치, 그 프로그램 및 프로그램을 기록한 기록매체
KR101691199B1 (ko) * 2008-04-11 2016-12-30 톰슨 라이센싱 비디오 부호화 및 복호화에서의 템플릿 매칭 예측을 위한 방법 및 장치
CN105791859B (zh) * 2010-05-26 2018-11-06 Lg电子株式会社 用于处理视频信号的方法和设备
US9467689B2 (en) * 2010-07-08 2016-10-11 Dolby Laboratories Licensing Corporation Systems and methods for multi-layered image and video delivery using reference processing signals
US9143795B2 (en) * 2011-04-11 2015-09-22 Texas Instruments Incorporated Parallel motion estimation in video coding
RU2603552C2 (ru) * 2011-06-24 2016-11-27 Сан Пэтент Траст Способ декодирования изображения, способ кодирования изображения, устройство декодирования изображения, устройство кодирования изображения и устройство кодирования и декодирования изображения
TWI628950B (zh) 2011-06-27 2018-07-01 三星電子股份有限公司 影像解碼裝置
SG11201404509QA (en) * 2012-02-01 2014-08-28 Nokia Corp Method and apparatus for video coding
EP3456049B1 (en) * 2016-05-13 2022-05-04 VID SCALE, Inc. Systems and methods for generalized multi-hypothesis prediction for video coding
US20190335170A1 (en) * 2017-01-03 2019-10-31 Lg Electronics Inc. Method and apparatus for processing video signal by means of affine prediction
US10715827B2 (en) * 2017-01-06 2020-07-14 Mediatek Inc. Multi-hypotheses merge mode
CN111418214B (zh) * 2017-11-28 2021-06-29 华为技术有限公司 使用重建像素点的语法预测
CN112544082B (zh) * 2018-07-18 2023-12-15 寰发股份有限公司 一种视频编解码的帧间预测方法及装置
US20200120339A1 (en) * 2018-10-11 2020-04-16 Mediatek Inc. Intra Prediction For Multi-Hypothesis
US11381838B2 (en) * 2018-11-16 2022-07-05 Hfi Innovation Inc. Method and apparatus of improved merge with motion vector difference for video coding
CN113170099B (zh) * 2018-11-29 2024-03-29 北京字节跳动网络技术有限公司 块内拷贝模式和帧间预测工具之间的交互
US11115652B2 (en) * 2018-12-07 2021-09-07 Tencent America LLC Method and apparatus for further improved context design for prediction mode and coded block flag (CBF)
MX2021001607A (es) * 2018-12-07 2021-04-19 Huawei Tech Co Ltd Un codificador, un decodificador y metodos correspondientes de derivacion de la intensidad de limite del filtro de desbloqueo.
US11178414B2 (en) * 2019-02-27 2021-11-16 Mediatek Inc. Classification for multiple merge tools

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140044179A1 (en) * 2012-08-07 2014-02-13 Qualcomm Incorporated Multi-hypothesis motion compensation for scalable video coding and 3d video coding

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Chen (HUAWEI) H et al: "CE4-related: Combination of affine mode clean up and line buffer reduction", 124, MPEG Meeting, no.m45150, 2018-10-9. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023055147A1 (ko) * 2021-09-29 2023-04-06 주식회사 윌러스표준기술연구소 Mhp(multi-hypothesis prediction)모드에 기초한 비디오 신호 처리 방법 및 이를 위한 장치

Also Published As

Publication number Publication date
KR102573294B1 (ko) 2023-08-30
JP2022164747A (ja) 2022-10-27
EP3861724A1 (en) 2021-08-11
AU2019368125B2 (en) 2023-02-23
SG11202104046TA (en) 2021-05-28
US20240015334A1 (en) 2024-01-11
CA3117627A1 (en) 2020-04-30
JP7132436B2 (ja) 2022-09-06
US20220321921A1 (en) 2022-10-06
WO2020085956A1 (en) 2020-04-30
JP2024052891A (ja) 2024-04-12
KR20230128587A (ko) 2023-09-05
JP7448602B2 (ja) 2024-03-12
CN113473134B (zh) 2022-05-24
CN113473134A (zh) 2021-10-01
BR112021007509A2 (pt) 2021-07-27
EP3861724A4 (en) 2022-02-23
JP2022505893A (ja) 2022-01-14
CN113170096A (zh) 2021-07-23
US11381843B2 (en) 2022-07-05
AU2023202927B2 (en) 2024-02-08
AU2019368125A1 (en) 2021-05-27
AU2023202927A1 (en) 2023-06-01
MX2021004738A (es) 2021-06-04
US20210266602A1 (en) 2021-08-26
US11800152B2 (en) 2023-10-24

Similar Documents

Publication Publication Date Title
KR102431537B1 (ko) 루마 및 크로마 성분에 대한 ibc 전용 버퍼 및 디폴트 값 리프레싱을 사용하는 인코더, 디코더 및 대응하는 방법들
EP3932076B1 (en) An encoder, a decoder and corresponding methods for intra prediction
KR102616714B1 (ko) 광학 흐름 정제를 위한 조기 종료
AU2023202927B2 (en) Separate merge list for subblock merge candidates and intra-inter techniques harmonization for video coding
US20210321113A1 (en) Encoder, a decoder and corresponding methods using compact mv storage
KR20210139446A (ko) 인트라 스무딩을 위한 방법 및 장치
KR20210091322A (ko) 모드 및 크기 의존적 블록 레벨 제한의 방법 및 장치
AU2020206492B2 (en) Encoder, decoder, non-transitionary computer-readable medium and method of video coding a block of a picture
KR20210113367A (ko) 인트라 서브-파티션 코딩 모드를 위한 방법 및 장치
RU2821334C2 (ru) Кодер, декодер и соответствующие способы, использующие высокоуровневый флаг разрешения dct2
US11985322B2 (en) Encoder, a decoder and corresponding methods of filter modification on general intra prediction process
KR20210122800A (ko) 인트라 서브 파티션 코딩 모드 도구로부터 서브 파티션의 크기를 제한하는 인코더, 디코더 및 대응하는 방법
KR20210129180A (ko) 평면 모드를 위한 인트라 예측에 대한 복잡도 감소의 인코더, 디코더 및 대응하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant