KR20210063529A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20210063529A
KR20210063529A KR1020190151657A KR20190151657A KR20210063529A KR 20210063529 A KR20210063529 A KR 20210063529A KR 1020190151657 A KR1020190151657 A KR 1020190151657A KR 20190151657 A KR20190151657 A KR 20190151657A KR 20210063529 A KR20210063529 A KR 20210063529A
Authority
KR
South Korea
Prior art keywords
layer
light
thin film
pattern
substrate
Prior art date
Application number
KR1020190151657A
Other languages
English (en)
Inventor
김태성
조현민
여윤종
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190151657A priority Critical patent/KR20210063529A/ko
Priority to US16/900,294 priority patent/US11552279B2/en
Publication of KR20210063529A publication Critical patent/KR20210063529A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H01L27/323—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06K9/00006—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • H01L27/3244—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Image Input (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치 및 그 제조 방법이 제공된다. 표시 장치는 제1 기판, 상기 제1 기판 상에 배치된 배리어층, 상기 배리어층 상에 배치된 광학 패턴층으로서, 차광 패턴, 및 상기 차광 패턴을 관통하는 복수의 투광 패턴을 포함하는 광학 패턴층, 상기 광학 패턴층 상에 배치된 제1 박막 트랜지스터층, 상기 제1 박막 트랜지스터층 상부에 배치된 발광 소자층, 및 상기 제1 기판 하부에 배치되어 외부 물체로부터 반사된 광을 수신하는 지문 센서층을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다.
유기 발광 표시 장치는 전자와 정공의 재결합에 의해 빛을 발생하는 유기 발광 소자(OLED)를 이용하여 영상을 표시한다. 유기 발광 표시 장치는 빠른 응답속도를 가지면서, 휘도 및 시야각이 크고 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
최근에는 표시 장치에서 가장 넓은 면적을 차지하는 디스플레이 패널에 지문 인식을 위한 센서를 통합하여 일체화하는 기술에 관하여 연구와 개발이 진행되고 있다.
본 발명이 해결하고자 하는 과제는 지문 센서층을 포함한 표시 장치의 기판의 손상을 최소화할 수 있는 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치된 배리어층, 상기 배리어층 상에 배치된 광학 패턴층으로서, 차광 패턴, 및 상기 차광 패턴을 일 방향으로 관통하는 복수의 투광 패턴을 포함하는 광학 패턴층, 상기 광학 패턴층 상에 배치된 제1 박막 트랜지스터층, 상기 제1 박막 트랜지스터층 상부에 배치된 발광 소자층, 및 상기 제1 기판 하부에 배치되어 외부 물체로부터 반사된 광을 수신하는 지문 센서층을 포함한다.
상기 배리어층의 일면은 상기 제1 기판과 직접 접하고, 상기 배리어층의 타면은 상기 차광 패턴 및 상기 투광 패턴과 직접 접할 수 있다.
상기 배리어층은 SiOx, SiNx, 및 SiON 중 적어도 하나로 이루어질 수 있다.
상기 배리어층은 ITO, IZO, 및 IGZO 중 적어도 하나로 이루어진 표시 장치.
하기 수학식으로 표시되는 상기 투광 패턴의 종횡비는 7 이상일 수 있다.
투광 패턴의 종횡비 = 투광 패턴의 높이/ 투광 패턴의 선폭
상기 지문 센서층은, 상기 제1 기판 하부에 배치된 제2 박막 트랜지스터층, 상기 제2 박막 트랜지스터층과 전기적으로 연결된 수광 소자층, 및 상기 수광 소자층을 덮는 제2 박막 봉지층을 포함할 수 있다.
상기 수광 소자층은, 상기 제2 박막 트랜지스터층과 전기적으로 연결된 제1 전극, 상기 제1 전극 상에 배치되어 공통 전압을 수신하는 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 수광층을 포함할 수 있다.
상기 수광층은 상기 투광 패턴과 상기 일 방향으로 중첩할 수 있다.
상기 외부 물체로부터 반사된 광은 상기 배리어층 및 상기 투광 패턴을 통과하여 상기 수광층으로 제공될 수 있다.
상기 수광 소자층은 포토 트랜지스터(Photo Transistor) 또는 포토 다이오드(Photo Diode)를 포함할 수 있다.
상기 지문 센서층은 투명 접착 부재를 통해 상기 제1 기판의 하부에 부착될 수 있다.
상기 발광 소자층 상에 배치된 제1 박막 봉지층, 및 상기 제1 박막 봉지층 상에 배치된 커버 윈도우를 더 포함할 수 있다.
상기 제1 박막 봉지층과 상기 커버 윈도우 사이에 배치된 터치 센싱층을 더 포함할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 제1 기판 상에 광학 패턴층을 제공하는 단계, 상기 광학 패턴층 상에 표시 패널을 제공하는 단계, 및 상기 제1 기판 하부에 지문 센서층을 제공하는 단계를 포함하되, 상기 광학 패턴층을 제공하는 단계는, 제1 기판 상에 제1 하드 마스크를 제공하는 단계, 상기 제1 기판 상에 투광 물질층을 제공하는 단계, 상기 투광 물질층 상에 제2 하드 마스크를 제공하는 단계, 상기 투광 물질층을 에칭하여 복수의 투광 패턴을 형성하는 단계, 및 상기 제1 기판 상에 차광 물질층을 제공하여 차광 패턴을 형성하는 단계를 포함한다.
상기 제1 하드 마스크의 개구부는 상기 제2 하드 마스크와 중첩할 수 있다.
복수의 상기 투광 패턴을 형성하는 단계 이후에 상기 제1 하드 마스크 및 상기 제2 하드 마스크를 제거하는 단계를 더 포함하고, 상기 차광 패턴은 상기 제1 기판 상에 직접 형성될 수 있다. 상기 투광 물질층 및 상기 차광 물질층은 유기 물질을 포함할 수 있다.
상기 차광 물질층은 유기 차광 재료 및 금속 차광 재료 중 적어도 하나를 포함할 수 있다.
상기 표시 패널을 제공하는 단계는, 상기 광학 패턴층 상에 제1 박막 트랜지스터층을 제공하는 단계, 및 상기 제1 박막 트랜지스터층 상에 발광 소자층을 제공하는 단계를 포함할 수 있다.
상기 지문 센서층을 제공하는 단계는 상기 투광 패턴과 중첩하도록 수광 소자를 배치하는 단계를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치 및 그 제조 방법에 의하면, 표시 패널에서 출력되는 광을 이용하여 지문을 인식함으로써 별도의 광원 없이도 지문을 인식할 수 있게 된다.
실시예들에 따른 표시 장치 및 그 제조 방법에 의하면, 기판의 손상을 최소화하여 소자 내구성을 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 단면도이다.
도 3은 일 실시예에 따른 표시 장치에서, 반사된 광의 경로를 나타내는 사시도이다.
도 4는 일 실시예에 따른 표시 장치의 지문 화소와 센서 화소를 설명하는 도면이다.
도 5는 일 실시예에 따른 표시 장치의 광학 패턴층의 일 예를 나타내는 평면도이다.
도 6은 일 실시예에 따른 표시 장치의 광학 패턴층의 다른 예를 나타내는 평면도이다.
도 7은 일 실시예에 따른 표시 장치의 서브 화소들과 라인들의 연결 관계를 나타내는 도면이다.
도 8은 일 실시예에 따른 표시 장치의 지문 센서들과 라인들의 연결 관계를 나타내는 도면이다.
도 9는 일 실시예에 따른 표시 장치의 블록도이다.
도 10은 일 실시예에 따른 표시 장치의 지문 센서층을 나타내는 단면도이다.
도 11은 일 실시예에 따른 표시 장치를 상세히 나타내는 단면도이다.
도 12는 도 11의 표시 장치에서, 광의 반사 경로를 나타내는 단면도이다.
도 13은 다른 실시예에 따른 표시 장치를 상세히 나타내는 단면도이다.
도 14 내지 도 19는 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 20 내지 도 26은 다른 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
본 명세서에서, “상부”, “탑”, “상면”, "상면"은 표시 장치(10)를 기준으로 상부 방향, 즉 Z축 방향을 가리키고, “하부”, “바텀”, “하면”, "하면"은 표시 장치(10)를 기준으로 하부 방향, 즉 Z축 방향의 반대 방향을 가리킨다. 또한, “좌”, “우”, “상”, “하”는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, “좌”는 X축 방향의 반대 방향, “우”는 X축 방향, “상”은 Y축 방향, “하”는 Y축 방향의 반대 방향을 가리킨다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시하는 장치로서, 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 PC(Tablet PC), 및 스마트 워치(Smart Watch), 워치 폰(Watch Phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(Internet of Things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(10)는 제1 영역(DR1) 및 제2 영역(DR2)을 포함할 수 있다. 제1 영역(DR1)은 평탄하게 형성될 수 있고, 제2 영역(DR2)은 제1 영역(DR1)의 좌측 및 우측으로부터 연장될 수 있다. 예를 들어, 제2 영역(DR2)은 평탄하게 형성되거나 곡면으로 형성될 수 있다. 제2 영역(DR2)이 평탄하게 형성되는 경우, 제1 영역(DR1)과 제2 영역(DR2)이 이루는 각도는 둔각일 수 있다. 제2 영역(DR2)이 곡면으로 형성되는 경우, 제2 영역(DR2)은 일정한 곡률을 갖거나 변화하는 곡률을 가질 수 있다.
제2 영역(DR2)은 제1 영역(DR1)의 좌우측 각각에서 연장될 수 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 제2 영역(DR2)은 제1 영역(DR1)의 좌우측 중 어느 한 측에서만 연장될 수 있다. 다른 예를 들어, 제2 영역(DR2)은 제1 영역(DR1)의 좌우측뿐만 아니라 상하측 중 적어도 어느 하나에서 연장될 수 있다.
표시 장치(10)는 영상을 표시하는 표시 패널(100)을 포함한다. 표시 패널(100)은 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 화상을 표시하는 영역으로서, 복수의 서브 화소(SP)를 포함할 수 있다. 그리고, 표시 영역(DA)은 외부 환경을 검출하기 위한 검출 부재로 사용될 수 있다. 예를 들어, 표시 영역(DA)은 사용자의 지문 인식을 위한 지문 인식 영역에 해당할 수 있다. 따라서, 표시 영역(DA)은 복수의 서브 화소(SP) 및 복수의 지문 센서(FPS)를 포함할 수 있다. 표시 영역(DA)은 화상을 표시하는 동시에, 사용자의 지문을 인식하는 영역으로 사용될 수 있다. 예를 들어, 복수의 서브 화소(SP)가 배열된 표시 패널과 복수의 지문 센서(FPS)가 배열된 지문 센서층은 제3 방향(Z축 방향)으로 중첩될 수 있다.
비표시 영역(NDA)은 표시 패널(100)에서 표시 영역(DA)을 제외한 나머지 영역으로 정의될 수 있다. 예를 들어, 비표시 영역(NDA)은 스캔 라인들에 스캔 신호들을 인가하기 위한 스캔 구동부, 데이터 라인들과 표시 구동부를 연결하는 팬 아웃 라인들, 및 회로 보드와 접속되는 패드들을 포함할 수 있다.
예를 들어, 비표시 영역(NDA)은 불투명하게 형성될 수 있다. 비표시 영역(NDA)은 사용자에게 보여줄 수 있는 패턴이 형성된 데코층으로 형성될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 단면도이다.
도 2를 참조하면, 표시 장치(10)는 제1 기판(SUB1), 배리어층(BRL), 광학 패턴층(CML), 표시 패널(100), 커버 윈도우(CW), 및 지문 센서층(FPSL)을 포함할 수 있다.
제1 기판(SUB1)은 베이스 기판일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 제1 기판(SUB1)은 폴리에테르술폰(PolyEtherSulphone, PES), 폴리아크릴레이트(PolyACrylate, PAC), 폴리아릴레이트(PolyARylate, PAR), 폴리에테르이미드(PolyEtherImide, PEI), 폴리에틸렌 나프탈레이트(PolyEthylene Napthalate, PEN), 폴리에틸렌 테레프탈레이드(PolyEthylene Terepthalate, PET), 폴리페닐렌 설파이드(PolyPhenylene Sulfide, PPS), 폴리아릴레이트(PolyARylate, PAR), 폴리이미드(PolyImide, PI), 폴리카보네이트(PolyCarbonate, PC), 셀룰로오스 트리아세테이트(Cellulose TriAcetate, CTA), 셀룰로오스 아세테이트 프로피오네이트(Cellulose Acetate Propionate, CAP) 또는 이들의 조합으로 이루어질 수 있다.
예를 들어, 제1 기판(SUB1)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 제1 기판(SUB1)이 플렉서블 기판인 경우, 폴리이미드(PI)로 형성될 수 있지만, 반드시 이에 한정되는 것은 아니다.
배리어층(BRL)은 제1 기판(SUB1)의 상면을 덮을 수 있다. 배리어층(BRL)은 후술할 광학 패턴층(CML)을 형성하는 과정에서 제1 기판(SUB1)을 보호하는 역할을 할 수 있다.
배리어층(BRL)의 일면은 제1 기판(SUB1)과 직접 접하고, 배리어층(BRL)의 타면은 광학 패턴층(CML)과 직접 접할 수 있다.
배리어층(BRL)은 적어도 하나의 무기막을 포함할 수 있다. 예를 들어, 배리어층(BRL)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층과 같은 무기막을 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.
또한, 배리어층(BRL)은 투명 도전성 산화물로 이루어질 수 있다. 예를 들어, 배리어층(BRL)은 인듐주석산화물(ITO), 인듐아연산화물(IZO), 인듐갈륨아연산화물(IGZO), 인듐아연주석산화물(IZTO), 알루미늄징크옥사이드(AZO), 아연 산화물(ZnOx), 인듐 산화물(InOx), 주석 산화물(SnOx), 카드뮴 주석 산화물(CTO), 갈륨-도핑 아연 산화물(GZO), 아연주석산화물(ZTO) 및 인듐갈륨산화물(IGO) 중 적어도 하나로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다.
광학 패턴층(CML)은 배리어층(BRL) 상에 배치될 수 있다.
광학 패턴층(CML)은 사용자의 손가락(F)의 융선(FR)에서 반사된 광과 골(FV)에서 반사된 광을 구분하여 별개의 수광 소자에 제공하는 역할을 할 수 있다. 이를 위해, 광학 패턴층(CML)은 차광 패턴(BA)과 차광 패턴(BA)을 관통하는 복수의 투광 패턴(TA)을 포함할 수 있다.
차광 패턴(BA)은 유기 차광 재료 및 금속 차광 재료 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 유기 차광 재료는 카본 블랙(carbon black; CB) 및 티탄 블랙(titan black; TiBK) 중 적어도 하나를 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다. 또한, 상기 금속 차광 재료는 크롬, 크롬 산화물 및 크롬 질화물 중 적어도 하나를 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.
복수의 투광 패턴(TA)은 발광 소자층(EML)에서 방출된 제1 광(L1)이 사용자의 신체에 반사되어, 지문 센서층(FPSL)으로 진행하는 제2 광(L2)의 광학적 통로일 수 있다. 예를 들어, 복수의 투광 패턴(TA) 각각은 배리어층(BRL), 차광 패턴(BA)의 내벽, 및 백 플레인(BP)으로 둘러싸인 공간에 해당할 수 있다.
복수의 투광 패턴(TA)은 제1 박막 트랜지스터층(TFTL1)의 복수의 박막 트랜지스터와 중첩되지 않을 수 있고, 차광 패턴(BA)은 제1 박막 트랜지스터층(TFTL1)의 복수의 박막 트랜지스터와 중첩될 수 있다. 예를 들어, 복수의 투광 패턴(TA)은 제1 방향(X축 방향) 및 제2 방향(Y축 방향)을 따라 배열될 수 있다. 복수의 투광 패턴(TA) 각각의 크기는 제2 광(L2)의 경로에 따라 결정될 수 있다.
차광 패턴(BA) 및 투광 패턴(TA)에 대한 상세한 설명은 도 3 내지 도 7을 참조하여 후술하기로 한다.
표시 패널(100)은 광학 패턴층(CML) 상에 배치될 수 있다.
표시 패널(100)은 백 플레인(BP), 제1 박막 트랜지스터층(TFTL1), 발광 소자층(EML), 제1 박막 봉지층(TFEL1), 및 터치 센서층(TSL)을 포함할 수 있다.
백 플레인(BP)은 광학 패턴층(CML)의 상부에 배치되어 제1 박막 트랜지스터층(TFTL1)을 지지할 수 있다. 예를 들어, 백 플레인(BP)은 고분자 수지 등의 절연 물질로 이루어질 수 있다.
예를 들어, 백 플레인(BP)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 백 플레인(BP)이 플렉서블 기판인 경우, 폴리이미드(PI)로 형성될 수 있지만, 반드시 이에 한정되는 것은 아니다.
제1 박막 트랜지스터층(TFTL1)은 백 플레인(BP) 상에 배치될 수 있다. 제1 박막 트랜지스터층(TFTL1)은 복수의 서브 화소(SP) 각각을 구동시키는 적어도 하나의 박막 트랜지스터를 포함할 수 있다.
서브 화소(SP)의 적어도 하나의 박막 트랜지스터는 반도체층, 게이트 전극, 드레인 전극, 및 소스 전극을 포함할 수 있다. 예를 들어, 제1 박막 트랜지스터층(TFTL1)은 서브 화소(SP)의 적어도 하나의 박막 트랜지스터와 접속된 스캔 라인들, 데이터 라인들, 전원 라인들, 스캔 제어 라인들, 및 패드들과 데이터 라인들을 연결하는 라우팅 라인들을 더 포함할 수 있다.
발광 소자층(EML)은 제1 박막 트랜지스터층(TFTL1) 상에 배치될 수 있다. 발광 소자층(EML)은 제1 박막 트랜지스터층(TFTL1)의 적어도 하나의 박막 트랜지스터와 접속된 발광 소자를 포함할 수 있다.
발광 소자는 제1 전극, 발광층, 및 제2 전극을 포함할 수 있다. 예를 들어, 발광층은 유기 물질로 이루어진 유기 발광층일 수 있으나, 반드시 이에 한정되는 것은 아니다. 발광층이 유기 발광층에 해당하는 경우, 제1 박막 트랜지스터층(TFTL1)의 박막 트랜지스터가 발광 소자의 제1 전극에 소정의 전압을 인가하고, 발광 소자의 제2 전극이 공통 전압 또는 캐소드 전압을 수신하면, 정공과 전자 각각이 정공 수송층과 전자 수송층을 통해 유기 발광층으로 이동할 수 있고, 정공과 전자가 유기 발광층에서 서로 결합하여 광을 방출할 수 있다.
발광 소자층(EML)은 복수의 서브 화소(SP)를 정의하는 화소 정의막을 포함할 수 있다. 발광 소자의 제1 전극과 발광층은 화소 정의막에 의하여 서로 이격되고 절연될 수 있다.
제1 박막 봉지층(TFEL1)은 발광 소자층(EML) 상에 배치되어, 제1 박막 트랜지스터층(TFTL1)과 발광 소자층(EML)을 덮을 수 있다.
제1 박막 봉지층(TFEL1)은 발광 소자층(EML)에 산소 또는 수분이 침투하는 것을 방지할 수 있다. 이를 위해, 제1 박막 봉지층(TFEL1)은 적어도 하나의 무기막을 포함할 수 있다. 예를 들어, 제1 박막 봉지층(TFEL1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층과 같은 무기막을 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.
제1 박막 봉지층(TFEL1)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호할 수 있다. 이를 위해, 제1 박막 봉지층(TFEL1)은 적어도 하나의 유기막을 포함할 수 있다. 예를 들어, 제1 박막 봉지층(TFEL1)은 아크릴 수지(Acryl Resin), 에폭시 수지(Epoxy Resin), 페놀 수지(Phenolic Resin), 폴리아미드 수지(Polyamide Resin), 또는 폴리이미드 수지(Polyimide Resin)와 같은 유기막을 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.
터치 센서층(TSL)은 제1 박막 봉지층(TFEL1)의 상부에 배치될 수 있다. 터치 센서층(TSL)은 제1 박막 봉지층(TFEL1)의 상부에 바로 배치됨으로써, 터치 센서층(TSL)을 포함하는 별도의 터치 패널이 제1 박막 봉지층(TFEL1) 상에 부착되는 경우보다 표시 장치(10)의 두께를 줄일 수 있다.
터치 센서층(TSL)은 사용자의 터치를 감지하기 위한 터치 전극들, 및 패드들과 터치 전극들을 연결하는 터치 전극 라인들을 포함할 수 있다. 터치 센서층(TSL)의 터치 전극들은 표시 패널(100)의 표시 영역(DA)과 중첩되는 터치 감지 영역에 배치될 수 있다.
표시 패널(100) 상에는 커버 윈도우(CW)가 배치될 수 있다.
커버 윈도우(CW)는 표시 패널(100)의 터치 센서층(TSL) 상에 배치될 수 있다. 예를 들어, 커버 윈도우(CW)는 투명 접착 부재에 의해 터치 센서층(TSL) 상에 부착될 수 있다. 커버 윈도우(CW)는 사용자의 손가락(F)에 직접 접촉될 수 있다.
지문 센서층(FPSL)은 제1 기판(SUB1)의 하부에 배치될 수 있다. 제1 기판(SUB1)의 상면(또는 일면)은 배리어층(BRL)과 마주할 수 있고, 제1 기판(SUB1)의 하면(또는 타면)은 지문 센서층(FPSL)과 마주할 수 있다. 예를 들어, 지문 센서층(FPSL)의 상면(또는 일면)은 투명 접착 부재에 의해 제1 기판(SUB1)의 하면(또는 타면)에 부착될 수 있다.
지문 센서층(FPSL)은 도 1에 도시된 복수의 지문 센서(FPS)를 포함할 수 있다.
복수의 지문 센서(FPS)는 광학적 방식의 지문 센서일 수 있다. 예를 들어, 복수의 지문 센서(FPS)는 포토 다이오드(Photo Diode), CMOS 이미지 센서, CCD 카메라, 포토 트랜지스터(Photo Transistor) 등으로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다.
복수의 지문 센서(FPS)는 손가락(F)의 융선(FR)과 융선(FR) 사이의 골(FV)에 의해 반사된 광을 센싱하여 지문을 인식할 수 있다.
예를 들어, 사용자의 손가락(F)이 커버 윈도우(CW) 상에 접촉되면, 발광 소자층(EML)에서 출력된 제1 광(L1)은 손가락(F)의 융선(FR) 또는 골(FV)에 의하여 반사되고, 반사된 제2 광(L2)은 광학 패턴층(CML)의 투광 패턴(TA) 및 배리어층(BRL)을 통과하여 제1 기판(SUB1)의 하부에 배치된 지문 센서층(FPSL)에 도달할 수 있다. 지문 센서층(FPSL)의 지문 센서들(FPS)은 손가락(F)의 융선(FR)에서 반사된 제2 광(L2)과 손가락(F)의 골(FV)에서 반사된 제2 광(L2)을 구분하여, 사용자 지문의 패턴을 인식할 수 있다. 따라서, 광학 패턴층(CML)의 투광 패턴(TA)은 사용자의 손가락(F)에 의해 반사된 제2 광(L2)의 통로가 될 수 있다.
표시 장치(10)는 지문 센서층(FPSL)을 표시 패널(100)의 하부에 배치하여 공정을 간소화할 수 있고, 지문 센서들(FPS)이 제1 광(L1)이 출력되는 경로(예를 들어, 발광 소자층(EML)의 상면)에 배치되지 않으므로 해상도의 저하를 방지할 수 있다.
지문 센서층(FPSL)은 제2 기판(SUB2), 버퍼층(410), 제2 박막 트랜지스터층(TFTL2), 수광 소자층(PDL), 및 제2 박막 봉지층(TFEL2)을 포함할 수 있다.
제2 기판(SUB2)은 접착 부재(OCA)를 통해 제1 기판(SUB1)의 하부에 부착될 수 있다. 제2 기판(SUB2)의 상면(또는 일면)은 제1 기판(SUB1)의 하면(또는 타면)과 마주할 수 있다. 예를 들어, 접착 부재(OCA)는 광학용 투명 접착 부재(Optical Clear Adhesive)일 수 있으나, 반드시 이에 한정되는 것은 아니다. 제2 기판(SUB2)의 상면(또는 일면)은 접착 부재(OCA)에 의해 제1 기판(SUB1)의 하면(또는 타면)에 부착될 수 있다.
제2 기판(SUB2)은 베이스 기판일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 제2 기판(SUB2)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 제2 기판(SUB2)이 플렉서블 기판인 경우, 폴리이미드(PI)로 형성될 수 있지만, 반드시 이에 한정되는 것은 아니다.
버퍼층(410)은 제2 기판(SUB2)의 하면(또는 타면)에 배치될 수 있다. 버퍼층(410)은 공기 또는 수분의 침투를 방지할 수 있는 무기막으로 이루어질 수 있다. 예를 들어, 버퍼층(410)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 적어도 하나의 무기막이 교번하여 적층된 다중막으로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다.
제2 박막 트랜지스터층(TFTL2)은 제2 기판(SUB2) 또는 버퍼층(410)의 하면(또는 타면)에 배치될 수 있다. 제2 박막 트랜지스터층(TFTL2)의 상면(또는 일면)은 버퍼층(410)의 하면(또는 타면)과 마주할 수 있다.
제2 박막 트랜지스터층(TFTL2)은 복수의 지문 센서(FPS) 각각을 구동시키는 적어도 하나의 박막 트랜지스터를 포함할 수 있다. 지문 센서(FPS)의 적어도 하나의 박막 트랜지스터는 반도체층, 게이트 전극, 드레인 전극, 및 소스 전극을 포함할 수 있다. 예를 들어, 제2 박막 트랜지스터층(TFTL2)은 지문 센서(FPS)의 적어도 하나의 박막 트랜지스터와 접속된 스캔 라인들, 리드 아웃 라인들, 및 공통 전압 라인들을 더 포함할 수 있다.
수광 소자층(PDL)은 제2 박막 트랜지스터층(TFTL2)의 하면(또는 타면)에 배치될 수 있다. 수광 소자층(PDL)의 상면(또는 일면)은 제2 박막 트랜지스터층(TFTL2)의 하면(또는 타면)과 마주할 수 있다.
수광 소자층(PDL)은 제2 박막 트랜지스터층(TFTL2)의 적어도 하나의 박막 트랜지스터와 접속된 수광 소자를 포함할 수 있다. 수광 소자는 제1 전극, 수광층, 및 제2 전극을 포함할 수 있다. 예를 들어, 수광층은 유기 물질로 이루어진 유기 수광층일 수 있으나, 반드시 이에 한정되는 것은 아니다. 수광층이 유기 수광층에 해당하는 경우, 유기 수광층은 제2 광(L2)을 수신하여 정공과 전자를 결합할 수 있고, 제2 광(L2)의 에너지를 제1 전극과 제2 전극 사이에 형성되는 전기적 신호(전류 또는 전압)로 변환할 수 있다.
수광 소자층(PDL)은 복수의 지문 센서(FPS)를 정의하는 센서 정의막을 포함할 수 있다. 수광 소자의 제1 전극과 수광층은 센서 정의막에 의하여 서로 이격되고 절연될 수 있다.
제2 박막 봉지층(TFEL2)은 수광 소자층(PDL)의 하면(또는 타면)에 배치될 수 있다. 제2 박막 봉지층(TFEL2)의 상면(또는 일면)은 수광 소자층(PDL)의 하면(또는 타면)과 마주할 수 있다. 제2 박막 봉지층(TFEL2)은 수광 소자층(PDL)의 하면을 덮을 수 있고, 수광 소자층(PDL)에 산소 또는 수분이 침투하는 것을 방지할 수 있다. 예를 들어, 제2 박막 봉지층(TFEL2)은 적어도 하나의 무기막을 포함할 수 있다. 제2 박막 봉지층(TFEL2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층과 같은 무기막을 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.
제2 박막 봉지층(TFEL2)은 먼지와 같은 이물질로부터 수광 소자층(PDL)을 보호할 수 있다. 예를 들어, 제2 박막 봉지층(TFEL2)은 적어도 하나의 유기막을 포함할 수 있다. 제2 박막 봉지층(TFEL2)은 아크릴 수지(Acryl Resin), 에폭시 수지(Epoxy Resin), 페놀 수지(Phenolic Resin), 폴리아미드 수지(Polyamide Resin), 또는 폴리이미드 수지(Polyimide Resin)와 같은 유기막을 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.
한편, 도 2에서는 지문 센서층(FPSL)의 제2 기판(SUB2)이 제3 방향(Z축 방향)을 향하도록 배치된 경우를 예시하였으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 지문 센서층(FPSL)은 제2 박막 봉지층(TFEL2)이 제3 방향(Z축 방향)을 향하도록 배치될 수도 있다. 이 경우, 지문 센서층(FPSL)의 제2 박막 봉지층(TFEL2)이 제1 기판(SUB1)에 부착되거나, 별도의 기판을 더 구비하여, 상기 기판을 통해 제1 기판(SUB1)에 부착될 수도 있다.
도 3은 일 실시예에 따른 표시 장치에서, 반사된 광의 경로를 나타내는 사시도이다. 도 4는 일 실시예에 따른 표시 장치의 지문 화소와 센서 화소를 설명하는 도면이다.
도 3 및 도 4를 참조하면, 커버 윈도우(CW)는 복수의 지문 화소(FPP)와, 복수의 지문 화소(FPP) 각각을 둘러싸는 샘플링 영역(SPR)을 포함할 수 있다. 지문 센서층(FPSL)은 복수의 지문 센서(FPS)와, 복수의 지문 센서(FPS) 각각을 둘러싸는 센싱 영역(SSR)을 포함할 수 있다.
커버 윈도우(CW) 상의 하나의 지문 화소(FPP)는 지문 센서층(FPSL)의 적어도 하나의 지문 센서(FPS)에 대응될 수 있다. 예를 들어, 하나의 지문 화소(FPP)는 20 내지 30개의 지문 센서들(FPS)에 대응될 수 있으나, 반드시 이에 한정되는 것은 아니다. 커버 윈도우(CW) 상의 샘플링 영역(SPR)은 지문 센서층(FPSL)의 센싱 영역(SSR)에 대응될 수 있다.
복수의 지문 화소(FPP) 각각은 광학 패턴층(CML)의 하나의 투광 패턴(TA)에 대응될 수 있다. 예를 들어, 사용자의 손가락(F)이 커버 윈도우(CW) 상에 접촉되면, 복수의 샘플링 영역(SPR) 각각은 표시 패널(100)에서 출력된 제1 광(L1)을 반사할 수 있고, 복수의 샘플링 영역(SPR) 각각에서 반사된 제2 광(L2)은 광학 패턴층(CML)의 투광 패턴(TA)을 통과하여 지문 센서층(FPSL)의 센싱 영역(SSR)에 도달할 수 있다.
광학 패턴층(CML)의 복수의 투광 패턴(TA)은 사용자의 손가락(F)에 의해 반사된 제2 광(L2)의 통로가 될 수 있다. 따라서, 복수의 지문 센서(FPS)는 커버 윈도우(CW) 상의 샘플링 영역(SPR)에 접촉된 손가락(F)의 융선(FR)과, 융선(FR) 사이의 골(FV)에 의해 반사된 제2 광(L2)을 센싱할 수 있다.
표시 장치(10)는 지문 거리(OD)와 센서 거리(ID)의 비율에 따라, 사용자의 손가락(F)에 반사된 광을 지문 센서(FPS)를 통해 센싱할 수 있다. 여기서, 지문 거리(OD)는 사용자의 손가락(F)이 직접 접촉되는 커버 윈도우(CW)의 표면과 광학 패턴층(CML)의 투광 패턴(TA)의 중심점 사이의 거리에 해당할 수 있다. 센서 거리(ID)는 광학 패턴층(CML)의 투광 패턴(TA)의 중심점과 지문 센서층(FPSL)의 지문 센서(FPS) 사이의 거리에 해당할 수 있다. 예를 들어, 커버 윈도우(CW) 상의 지문 화소(FPP)의 일단에서 반사된 광은 투광 패턴(TA)의 중심점을 통과하여 지문 센서(FPS)의 타단에 도달할 수 있다. 그리고, 커버 윈도우(CW) 상의 지문 화소(FPP)의 타단에서 반사된 광은 투광 패턴(TA)의 중심점을 통과하여 지문 센서(FPS)의 일단에 도달할 수 있다. 따라서, 지문 화소(FPP)에 직접 접촉되는 지문의 형상과 지문 센서(FPS)에 맺히는 상은 180도의 차이를 가질 수 있다.
투광 패턴(TA)은 사용자의 손가락(F)의 융선(FR)에서 반사된 광과 골(FV)에서 반사된 광을 구분하여 별개의 지문 센서(FPS)에 제공하기 위해, 높은 종횡비를 갖도록 형성될 수 있다. 예를 들어, 하기 수학식 1로 표현되는 투광 패턴(TA)의 종횡비는 7 이상의 값을 가질 수 있다.
Figure pat00001
여기서, 투광 패턴(TA)의 선폭(r)은 투광 패턴(TA)의 제1 방향(X축 방향) 또는 제2 방향(Y축 방향)의 길이를 의미할 수 있다.
도 5는 일 실시예에 따른 표시 장치의 광학 패턴층의 일 예를 나타내는 평면도이다.
도 5를 참조하면, 광학 패턴층(CML)은 복수의 투광 패턴(TA)을 포함할 수 있다. 예를 들어, 복수의 투광 패턴(TA)의 평면 형상은 원에 해당할 수 있다. 복수의 투광 패턴(TA) 각각의 선폭(또는 지름)(r)은 3 내지 20um일 수 있으나, 반드시 이에 한정되는 것은 아니다.
복수의 투광 패턴(TA)은 제1 방향(X축 방향)으로 제1 피치(P1)를 갖도록 배열될 수 있다. 예를 들어, 제1 피치(P1)는 센서 거리(ID)의 1.3 내지 1.5 배 일 수 있고, 바람직하게는 센서 거리(ID)의 1.3 배일 수 있다.
복수의 투광 패턴(TA)은 제2 방향(Y축 방향)으로 제2 피치(P2)를 갖도록 배열될 수 있다. 예를 들어, 제2 피치(P2)는 제1 피치(P1)와 실질적으로 동일할 수 있다. 다른 예를 들어, 제2 피치(P2)는 제1 피치(P1)와 서로 다를 수 있다.
예를 들어, 복수의 투광 패턴(TA)은 제1 방향(X축 방향) 및 제2 방향(Y축 방향)을 따라 나란하게 배열될 수 있다. 다른 예를 들어, 복수의 투광 패턴(TA)은 제1 피치(P1) 및 제2 피치(P2)를 따라 배열되면서, 제1 방향(X축 방향) 및 제2 방향(Y축 방향)을 제외한 방향으로 정렬될 수도 있다.
예를 들어, 제1 피치(P1) 또는 제2 피치(P2)는 제1 박막 봉지층(TFEL1)의 두께에 비례할 수 있다. 제1 박막 봉지층(TFEL1)의 두께가 증가하면 지문 거리(OD)가 증가할 수 있고, 지문 화소(FPP)와 샘플링 영역(SPR)의 면적도 증가할 수 있다. 따라서, 복수의 투광 패턴(TA)의 제1 피치(P1) 또는 제2 피치(P2)는 지문 거리(OD)와 센서 거리(ID)의 비율을 조정하기 위하여, 제1 박막 봉지층(TFEL1)의 두께에 비례할 수 있다.
예를 들어, 제1 피치(P1) 또는 제2 피치(P2)는 발광 소자층(EML)의 발광 소자들 사이의 거리 또는 서브 화소들(SP) 사이의 거리에 비례할 수 있다. 발광 소자들 사이의 거리가 증가하면 손가락(F)에 반사된 제2 광들(L2) 사이의 거리도 증가할 수 있다. 따라서, 제1 피치(P1) 또는 제2 피치(P2)는 복수의 투광 패턴(TA)이 제2 광(L2)의 통로 역할을 수행하기 위하여, 발광 소자들 사이의 거리 또는 서브 화소들(SP) 사이의 거리에 비례할 수 있다.
도 6은 일 실시예에 따른 표시 장치의 광학 패턴층의 다른 예를 나타내는 평면도이다. 도 6의 투광 패턴(TA)은 도 5의 투광 패턴(TA)과 형상을 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 6을 참조하면, 복수의 투광 패턴(TA)의 평면 형상은 사각형에 해당할 수 있다. 복수의 투광 패턴(TA) 각각은 제1 방향(X축 방향)에서 제1 길이(d1)를 가질 수 있고, 제2 방향(Y축 방향)에서 제2 길이(d2)를 가질 수 있다. 예를 들어, 복수의 투광 패턴(TA) 각각의 제1 길이(d1)는 3 내지 20um일 수 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 복수의 투광 패턴(TA) 각각의 제2 길이(d2)는 제1 길이(d1)와 동일할 수 있다. 다른 예를 들어, 복수의 투광 패턴(TA) 각각의 제2 길이(d2)는 제1 길이(d1)와 서로 다를 수 있다.
한편, 복수의 투광 패턴(TA)의 형상은 도 5 및 도 6에 도시된 원 형상 및 사각 형상에 제한되지 않는다. 예를 들어, 복수의 투광 패턴(TA)은 타원 형상, 다각 형상 등 다양한 형상으로 이루어질 수 있다. 또한, 복수의 투광 패턴(TA)은 광학 패턴층(CML) 내에서 서로 다른 형상을 가질 수 있다.
상술한 실시예에 따르면, 표시 장치(10)는 지문 거리(OD)와 센서 거리(ID)의 비율을 조정하고, 광학 패턴층(CML)의 투광 패턴(TA)의 배열 및 형상을 조정함으로써, 지문 센서(FPS)의 감도를 향상시킬 수 있다.
도 7은 일 실시예에 따른 표시 장치의 서브 화소들과 라인들의 연결 관계를 나타내는 도면이다.
도 7을 참조하면, 표시 패널(100)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 복수의 서브 화소(SP), 서브 화소들(SP)에 접속되는 전압 공급 라인들(VL), 스캔 라인들(SL), 에미션 라인들(EL), 및 데이터 라인들(DL)을 포함할 수 있다.
서브 화소들(SP) 각각은 적어도 하나의 스캔 라인(SL), 적어도 하나의 데이터 라인(DL), 적어도 하나의 에미션 라인(EL), 및 적어도 하나의 전압 공급 라인(VL)과 접속될 수 있다. 도 7에서, 서브 화소들(SP) 각각은 2개의 스캔 라인(SL), 1개의 데이터 라인(DL), 1개의 에미션 라인(EL), 및 1개의 전압 공급 라인(VL)에 접속될 수 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 서브 화소들(SP) 각각은 3 이상의 스캔 라인들(SL)에 접속될 수도 있다.
서브 화소들(SP) 각각은 구동 트랜지스터, 적어도 하나의 스위칭 트랜지스터, 발광 소자, 및 커패시터를 포함할 수 있다.
구동 트랜지스터는 게이트 전극에 인가된 데이터 전압에 따라 발광 소자에 구동 전류를 공급함으로써 발광할 수 있다. 예를 들어, 구동 트랜지스터와 적어도 하나의 스위칭 트랜지스터는 박막 트랜지스터(Thin Film Transistor)일 수 있다.
발광 소자는 구동 트랜지스터의 구동 전류의 크기에 따라 소정의 휘도를 갖는 광을 방출할 수 있다. 예를 들어, 발광 소자는 제1 전극, 유기 발광층, 및 제2 전극을 포함하는 유기 발광 다이오드(Organic Light Emitting Diode)일 수 있다. 커패시터는 구동 트랜지스터의 게이트 전극에 인가된 데이터 전압을 일정하게 유지할 수 있다.
서브 화소들(SP)은 전압 공급 라인들(VL)을 통해 구동 전압(VDD)을 공급받을 수 있다. 여기에서, 구동 전압(VDD)은 서브 화소들(SP)의 발광 소자를 구동하기 위한 고전위 전압일 수 있다.
복수의 전압 공급 라인(VL)은 제1 방향(X축 방향)으로 서로 이격될 수 있고, 제2 방향(Y축 방향)으로 연장될 수 있다. 예를 들어, 복수의 전압 공급 라인(VL) 각각은 표시 영역(DA)에 배치된 서브 화소들(SP)의 열을 따라 배치될 수 있다. 복수의 전압 공급 라인(VL) 각각은 동일한 열에 배치된 서브 화소들(SP)과 접속될 수 있고, 서브 화소들(SP)에 구동 전압(VDD)을 공급할 수 있다.
스캔 라인들(SL)과 에미션 라인들(EL)은 제1 방향(X축 방향)으로 연장될 수 있고, 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 서로 이격될 수 있다. 스캔 라인들(SL)과 에미션 라인들(EL)은 서로 나란하게 형성될 수 있다.
데이터 라인들(DL)은 제1 방향(X축 방향)으로 서로 이격될 수 있고, 제2 방향(Y축 방향)으로 연장될 수 있다. 데이터 라인들(DL)은 전압 공급 라인(VL)과 나란하게 형성될 수 있다.
비표시 영역(NDA)은 스캔 라인들(SL)에 스캔 신호들을 인가하기 위한 스캔 구동부(300), 데이터 라인들(DL)과 표시 구동부(200)를 연결하는 팬 아웃 라인들(FL), 및 회로 보드와 접속되는 패드들(DP)을 포함할 수 있다. 패드들(DP)은 표시 구동부(200)보다 표시 패널(100)의 일측 가장자리에 인접하게 배치될 수 있다.
표시 구동부(200)는 패드들(DP)에 접속되어 디지털 비디오 데이터와 타이밍 신호들을 입력 받을 수 있다. 표시 구동부(200)는 디지털 비디오 데이터를 아날로그 정극성/부극성 데이터 전압들로 변환하여 팬 아웃 라인(FL)들을 통해 데이터 라인들(DL)에 공급할 수 있다.
표시 구동부(200)는 스캔 제어 신호를 생성하여 스캔 제어 라인들(SCL)을 통해 스캔 구동부(300)에 공급할 수 있다.
스캔 구동부(300)는 비표시 영역(NDA)의 일측에 배치될 수 있다. 스캔 구동부(300)는 스캔 제어 신호에 따라 스캔 신호들을 생성하기 위한 복수의 박막 트랜지스터를 포함할 수 있다. 스캔 구동부(300)는 스캔 제어 신호를 기초로 스캔 신호들을 서브 화소들(SP)에 공급하여, 데이터 전압들이 공급될 서브 화소들(SP)을 선택할 수 있다.
도 8은 일 실시예에 따른 표시 장치의 지문 센서들과 라인들의 연결 관계를 나타내는 도면이다.
도 8을 참조하면, 지문 센서층(FPSL)은 지문 인식 영역(FPA) 및 비지문 인식 영역(NFPA)을 포함할 수 있다.
지문 인식 영역(FPA)은 복수의 지문 센서(FPS), 지문 센서들(FPS)에 접속되는 복수의 스캔 라인(SCL), 복수의 리드 아웃 라인(ROL), 및 복수의 공통 전압 라인(VCL)을 포함할 수 있다. 예를 들어, 복수의 지문 센서(FPS) 각각의 이격 거리는 5 내지 50um일 수 있고, 커버 윈도우(CW) 상의 하나의 지문 화소는 지문 센서층(FPSL)의 20 내지 30개의 지문 센서들(FPS)에 대응될 수 있으나, 반드시 이에 한정되는 것은 아니다.
복수의 지문 센서(FPS) 각각은 스캔 라인들(SCL)을 통해 스캔 구동부(SCU)에 접속될 수 있고, 스캔 구동부(SCU)로부터 스캔 신호를 수신할 수 있다. 스캔 라인들(SCL)은 제1 방향(X축 방향)으로 연장될 수 있고, 제2 방향(Y축 방향)으로 서로 이격될 수 있다. 스캔 구동부(SCU)는 스캔 신호를 복수의 지문 센서(FPS) 각각에 공급함으로써, 리드 아웃 신호의 변화를 센싱할 지문 센서들(FPS)을 선택할 수 있다.
복수의 지문 센서(FPS) 각각은 리드 아웃 라인들(ROL)을 통해 센서 구동부(500)에 접속될 수 있고, 센서 구동부(500)에 리드 아웃 신호를 공급할 수 있다. 리드 아웃 라인들(ROL)은 제1 방향(X축 방향)으로 서로 이격될 수 있고, 제2 방향(Y축 방향)으로 연장될 수 있다.
비지문 인식 영역(NFPA)은 지문 인식 영역(FPA)의 외측에 배치될 수 있다. 비지문 인식 영역(NFPA)은 지문 인식 영역(FPA)을 제외한 나머지 영역으로 정의될 수 있다. 예를 들어, 스캔 구동부(SCU)는 비지문 인식 영역(NFPA)의 일측에 배치되어, 지문 인식 영역(FPA)까지 연장된 스캔 라인들(SCL)과 접속될 수 있다.
센서 구동부(500)는 비지문 인식 영역(NFPA)의 일측과 수직한 타측에 배치되어, 지문 인식 영역(NFPA)까지 연장된 리드 아웃 라인(ROL)과 접속될 수 있다. 센서 구동부(500)는 복수의 지문 센서(FPS)에 센싱 구동 전압을 공급할 수 있고, 사용자의 손가락(F) 터치에 의한 리드 아웃 신호를 수신하여 사용자 지문의 패턴을 인식할 수 있다.
예를 들어, 사용자의 손가락(F)이 커버 윈도우(CW) 상에 접촉된 경우, 스캔 신호를 수신한 지문 센서(FPS)의 리드 아웃 신호는 변경될 수 있다. 손가락(F)의 융선(FR)에 의하여 반사된 광을 수신한 지문 센서(FPS)의 리드 아웃 신호는 손가락(F)의 골(FV)에 의하여 반사된 광을 수신한 지문 센서(FPS)의 리드 아웃 신호와 서로 다를 수 있다. 센서 구동부(500)는 이러한 리드 아웃 신호의 차이를 구분하여 지문 센서(FPS)에 대응되는 커버 윈도우(CW)의 지문 화소에 손가락(F)의 융선(FR)이 접촉되었는지 또는 골(FV)이 접촉되었는지 판단할 수 있다. 따라서, 센서 구동부(500)는 리드 아웃 신호를 기초로 사용자 지문의 패턴을 인식할 수 있다.
비지문 인식 영역(NFPA)은 지문 센서층(FPSL)의 일측 가장자리에 배치된 지문 인식 패드들(FP)을 더 포함할 수 있다. 지문 인식 패드들(FP)은 센서 구동부(500)와 접속되어, 외부의 집적 회로로부터 인가되는 신호를 센서 구동부(500)에 공급할 수 있다.
도 9는 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 9를 참조하면, 표시 장치(10)는 표시 패널(100), 표시 구동부(200), 지문 센서층(FPSL), 및 센서 구동부(500)를 포함할 수 있다.
표시 구동부(200)는 영상 구동 신호를 표시 패널(100)에 공급하여, 표시 패널(100)의 영상 표시 동작을 제어할 수 있다. 표시 구동부(200)는 외부로부터 공급된 디지털 비디오 데이터와 타이밍 신호를 기초로 영상 구동 신호를 생성할 수 있다. 예를 들어, 표시 구동부(200)는 디지털 비디오 데이터와 타이밍 신호를 호스트(미도시)로부터 공급받을 수 있고, 타이밍 신호는 수직 동기 신호(Vertical Synchronization Signal), 수평 동기 신호(Horizontal Synchronization Signal), 클럭 신호(Clock Signal) 등을 포함할 수 있다. 또한, 영상 구동 신호는 스캔 신호, 에미션 신호, 및 데이터 신호 등을 포함할 수 있다.
센서 구동부(500)는 지문 센서층(FPSL)의 복수의 지문 센서(FPS)의 동작을 제어하여 사용자의 지문을 인식할 수 있다. 예를 들어, 센서 구동부(500)는 복수의 지문 센서(FPS)에 센싱 구동 전압을 공급할 수 있고, 손가락(F)의 터치에 의한 리드 아웃 신호를 수신할 수 있다. 지문 센서(FPS)는 손가락(F)의 융선(FR) 및 골(FV) 각각에서 반사된 광의 에너지를 기초로, 서로 다른 리드 아웃 신호를 센서 구동부(500)에 공급할 수 있다. 센서 구동부(500)는 커버 윈도우(CW)의 복수의 지문 화소 각각에 대응되는 리드 아웃 신호를 기초로 사용자의 지문을 인식할 수 있다.
도 10은 일 실시예에 따른 표시 장치의 지문 센서층을 나타내는 단면도이다. 여기에서, 도 10에 도시된 지문 센서층(FPSL)은 표시 패널(100)에 부착되기 전 지문 센서층(FPSL)을 형성하는 과정에 따라 도시될 수 있다. 예를 들어, 도 10에 도시된 지문 센서층(FPSL)은 상하 반전되어 표시 패널(100)의 하면에 부착될 수 있다. 다른 예를 들어, 지문 센서층(FPSL)은 표시 패널(100)의 하면에서 직접 형성될 수 있다.
도 10을 참조하면, 지문 센서층(FPSL)은 제2 기판(SUB2), 버퍼층(410), 제2 박막 트랜지스터층(TFTL2), 수광 소자층(PDL), 및 제2 박막 봉지층(TFTL2)을 포함할 수 있다.
제2 기판(SUB2)은 베이스 기판일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 제2 기판(SUB2)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 제2 기판(SUB2)이 플렉서블 기판인 경우, 폴리이미드(PI)로 형성될 수 있지만, 반드시 이에 한정되는 것은 아니다.
버퍼층(410)은 제1 버퍼층(411) 및 제2 버퍼층(412)을 포함할 수 있다. 제1 버퍼층(411)은 제2 기판(SUB2) 상에 마련될 수 있다. 제1 버퍼층(411)은 공기 또는 수분의 침투를 방지할 수 있는 무기막으로 이루어질 수 있다. 제1 버퍼층(411)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 적어도 하나의 무기막으로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다.
제2 버퍼층(412)은 제1 버퍼층(411) 상에 배치되고, 제1 버퍼층(411) 상에 패터닝된 차광 패턴(420)을 덮을 수 있다. 제2 버퍼층(412)은 공기 또는 수분의 침투를 방지할 수 있는 무기막으로 이루어질 수 있다. 예를 들어, 제2 버퍼층(412)은 제1 버퍼층(411)과 함께 지문 센서층(FPSL)의 수분 투습도를 향상시킬 수 있다.
차광 패턴(420)은 스위칭 트랜지스터(ST)와 중첩되도록 제1 및 제2 버퍼층(411, 412) 사이에 배치될 수 있다. 예를 들어, 차광 패턴(420)은 제1 버퍼층(411) 상에 광 흡수 물질을 증착한 후 노광 패터닝을 수행하여 형성될 수 있다. 차광 패턴(420)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 은(Ag) 등의 금속 또는 그들의 합금으로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다.
제2 박막 트랜지스터층(TFTL2)은 버퍼층(410) 상에 마련될 수 있다. 제2 박막 트랜지스터층(TFTL2)은 복수의 지문 센서(FPS) 각각을 구동시키는 스위칭 트랜지스터(ST)를 포함할 수 있다. 제2 박막 트랜지스터층(TFTL2)은 게이트 절연막(440), 층간 절연막(450), 보호층(460), 및 평탄화층(470)을 더 포함할 수 있다. 지문 센서(FPS)의 스위칭 트랜지스터(ST)는 반도체층(431), 게이트 전극(432), 소스 전극(433), 및 드레인 전극(434)을 포함할 수 있다.
반도체층(431)은 버퍼층(410) 상에 마련될 수 있다. 반도체층(431)은 게이트 전극(432), 소스 전극(433), 및 드레인 전극(434)과 중첩되도록 배치될 수 있다. 반도체층(431)은 소스 전극(433) 및 드레인 전극(434)과 직접 접촉될 수 있고, 게이트 절연막(440)을 사이에 두고 게이트 전극(432)과 마주할 수 있다.
게이트 전극(432)은 게이트 절연막(440) 상에 배치될 수 있다. 게이트 전극(432)은 게이트 절연막(440)을 사이에 두고, 반도체층(431)과 중첩될 수 있다.
소스 전극(433) 및 드레인 전극(434)은 층간 절연막(450) 상에서 서로 이격되어 배치될 수 있다. 소스 전극(433)은 게이트 절연막(440) 및 층간 절연막(450)에 마련된 제1 컨택홀을 통해 반도체층(431)의 일면과 접촉할 수 있다. 드레인 전극(434)은 게이트 절연막(440) 및 층간 절연막(450)에 마련된 제2 컨택홀을 통해 반도체층(431)의 타면과 접촉할 수 있다. 드레인 전극(434)은 보호층(460)의 제3 컨택홀을 통해 수광 소자(PD)의 제1 전극(481)과 직접 접촉될 수 있다.
게이트 절연막(440)은 반도체층(431) 상에 마련될 수 있다. 예를 들어, 게이트 절연막(440)은 반도체층(431) 및 버퍼층(410) 상에 배치될 수 있고, 반도체층(431)과 게이트 전극(432)을 절연시킬 수 있다. 게이트 절연막(440)은 소스 전극(433)이 관통하는 제1 컨택홀 및 드레인 전극(434)이 관통하는 제2 컨택홀을 포함할 수 있다.
층간 절연막(450)은 게이트 전극(432) 상에 배치될 수 있다. 예를 들어, 층간 절연막(450)은 소스 전극(433)이 관통하는 제1 컨택홀 및 드레인 전극(434)이 관통하는 제2 컨택홀을 포함할 수 있다. 여기에서, 층간 절연막(450)의 제1 컨택홀 및 제2 컨택홀 각각은 게이트 절연막(440)의 제1 컨택홀 또는 제2 컨택홀과 연결될 수 있다.
보호층(460)은 스위칭 트랜지스터(ST) 상에 마련되어, 스위칭 트랜지스터(ST)를 보호할 수 있다. 예를 들어, 보호층(460)은 수광 소자(PD)의 제1 전극(481)이 관통하는 제3 컨택홀을 포함할 수 있다.
평탄화층(470)은 보호층(460) 상에 마련되어, 스위칭 트랜지스터(ST)의 상면을 평탄화시킬 수 있다. 예를 들어, 평탄화층(470)은 수광 소자(PD)의 제1 전극(481)이 관통하는 제3 컨택홀을 포함할 수 있다. 여기에서, 보호층(460)의 제3 컨택홀과 평탄화층(470)의 제3 컨택홀은 수광 소자(PD)의 제1 전극(481)을 관통시키기 위하여 서로 연결될 수 있다.
수광 소자층(PDL)은 제2 박막 트랜지스터층(TFTL2) 상에 마련될 수 있다. 수광 소자층(PDL)은 제2 박막 트랜지스터층(TFTL2)의 스위칭 트랜지스터(ST)와 접속된 수광 소자(PD)를 포함할 수 있다. 수광 소자(PD)는 차광 패턴(420)과 중첩되지 않게 배치될 수 있다.
수광 소자(PD)는 제1 전극(481), 수광층(482), 및 제2 전극(483)을 포함할 수 있다.
제1 전극(481)은 평탄화층(470) 상에 마련될 수 있다. 예를 들어, 제1 전극(481)은 센서 정의막(490)에 의해 정의되는 수광 소자층(PDL)의 개구 영역과 중첩되게 배치될 수 있다. 그리고, 제1 전극(481)은 평탄화층(470)과 보호층(460)에 마련된 제3 컨택홀을 통해 스위칭 트랜지스터(ST)의 드레인 전극(434)에 접촉될 수 있다. 예를 들어, 제1 전극(481)은 투명 도전 물질로 이루어짐으로써 손가락(F)에 의하여 반사된 제2 광(L2)을 투과시킬 수 있고, 수광 소자(PD)의 애노드의 역할을 할 수 있다.
수광층(482)은 제1 전극(481) 상에 마련될 수 있다. 수광층(482)은 정공 주입층, 정공 수송층, 수광층, 전자 저지층, 전자 수송층, 전자 주입층 등을 포함할 수 있다. 예를 들어, 수광층(482)은 유기 물질로 이루어진 유기 수광층일 수 있으나, 반드시 이에 한정되는 것은 아니다. 수광층(482)이 유기 수광층에 해당하는 경우, 유기 수광층은 제2 광(L2)을 수신하여 정공과 전자를 결합할 수 있고, 제2 광(L2)의 에너지를 제1 전극(481)과 제2 전극(483) 사이에 형성되는 전기적 신호(전류 또는 전압)로 변환할 수 있다.
제2 전극(483)은 수광층(482) 상에 마련될 수 있다. 예를 들어, 제2 전극(483)은 지문 센서(FPS) 별로 구분되지 않고 전체 지문 센서(FPS)에 공통되는 전극 형태로 구현될 수 있다. 구동 전압이 제1 전극(481)에 인가되고 공통 전압이 제2 전극(483)에 인가되면, 정공과 전자는 수광층(482)으로 이동하여 서로 결합할 수 있다. 제2 전극(483)은 수광 소자(PD)의 캐소드의 역할을 할 수 있다.
수광 소자층(PDL)은 복수의 지문 센서(FPS)를 정의하는 센서 정의막(490)을 포함할 수 있다. 센서 정의막(490)은 평탄화층(470) 상에 마련될 수 있다. 센서 정의막(490)은 서로 인접한 제1 전극(481) 사이에 마련되어, 복수의 제1 전극(481)을 구획할 수 있다. 센서 정의막(490)은 서로 인접한 제1 전극(481)과 수광층(482)을 전기적으로 절연함으로써, 수광 소자층(PDL)의 개구 영역을 정의할 수 있다.
제2 박막 봉지층(TFEL2)은 수광 소자층(PDL) 상에 마련될 수 있다. 제2 박막 봉지층(TFEL2)은 수광 소자층(PDL)을 덮을 수 있고, 수광 소자층(PDL)에 산소 또는 수분이 침투하는 것을 방지할 수 있다. 예를 들어, 제2 박막 봉지층(TFEL2)은 적어도 하나의 무기막을 포함할 수 있다. 제2 박막 봉지층(TFEL2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층과 같은 무기막을 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.
제2 박막 봉지층(TFEL2)은 먼지와 같은 이물질로부터 수광 소자층(PDL)을 보호할 수 있다. 예를 들어, 제2 박막 봉지층(TFEL2)은 적어도 하나의 유기막을 포함할 수 있다. 제2 박막 봉지층(TFEL2)은 아크릴 수지(Acryl Resin), 에폭시 수지(Epoxy Resin), 페놀 수지(Phenolic Resin), 폴리아미드 수지(Polyamide Resin), 또는 폴리이미드 수지(Polyimide Resin)와 같은 유기막을 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 11은 일 실시예에 따른 표시 장치를 상세히 나타내는 단면도이다. 도 12는 도 11의 표시 장치에서, 광의 반사 경로를 나타내는 단면도이다. 도 11 및 도 12는 도 2의 표시 장치의 일부 구성을 상세히 나타낸 단면도로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 11 및 도 12의 지문 센서층(FPSL)은 도 10의 지문 센서층(FPSL)이 상하 반전되어 표시 패널(100)의 하면에 부착될 수 있다. 도 11 및 도 12을 참조하면, 표시 장치(10)는 제1 기판(SUB1), 광학 패턴층(CML), 표시 패널(100), 커버 윈도우(CW), 및 지문 센서층(FPSL)을 포함할 수 있다. 표시 패널(100)은 백 플레인(BP), 제1 박막 트랜지스터층(TFTL1), 발광 소자층(EML), 제1 박막 봉지층(TFEL1), 및 터치 센서층(TSL)을 포함할 수 있다. 터치 센서층(FPSL)은 제2 기판(SUB2), 버퍼층(410), 제2 박막 트랜지스터층(TFTL2), 수광 소자층(PDL), 및 제2 박막 봉지층(TFTL2)을 포함할 수 있다.
광학 패턴층(CML)은 복수의 투광 패턴(TA)을 포함할 수 있다. 복수의 투광 패턴(TA)은 발광 소자층(EML)에서 방출된 제1 광(L1)이 사용자의 신체에 반사되어, 지문 센서층(FPSL)으로 진행하는 제2 광(L2)의 광학적 통로일 수 있다. 이를 위해, 복수의 투광 패턴(TA)은 각각 수광 소자(PD)의 수광층(482)과 중첩하도록 배치될 수 있으나, 반드시 이에 한정되는 것은 아니다.
제1 박막 트랜지스터층(TFTL1)은 백 플레인(BP) 상에 배치될 수 있다. 제1 박막 트랜지스터층(TFTL1)은 복수의 서브 화소(SP) 각각을 구동시키는 적어도 하나의 박막 트랜지스터(110)를 포함할 수 있다.
제1 박막 트랜지스터층(TFTL1)은 게이트 절연막(120), 층간 절연막(130), 보호층(140), 및 평탄화층(150)을 더 포함할 수 있다. 적어도 하나의 박막 트랜지스터(110)는 반도체층(111), 게이트 전극(112), 소스 전극(113), 및 드레인 전극(114)을 포함할 수 있다.
반도체층(111)은 백 플레인(BP) 상에 마련될 수 있다. 반도체층(111)은 게이트 전극(112), 소스 전극(113), 및 드레인 전극(114)과 중첩되도록 배치될 수 있다. 반도체층(111)은 소스 전극(113) 및 드레인 전극(114)과 직접 접촉될 수 있고, 게이트 절연막(120)을 사이에 두고 게이트 전극(112)과 마주할 수 있다.
게이트 전극(112)은 게이트 절연막(120)의 상부에 배치될 수 있다. 게이트 전극(112)은 게이트 절연막(120)을 사이에 두고, 반도체층(111)과 중첩될 수 있다.
소스 전극(113) 및 드레인 전극(114)은 층간 절연막(130) 상에서 서로 이격되어 배치될 수 있다. 소스 전극(113)은 게이트 절연막(120) 및 층간 절연막(130)에 마련된 컨택홀을 통해 반도체층(111)의 일면과 접촉할 수 있다. 드레인 전극(114)은 게이트 절연막(120) 및 층간 절연막(130)에 마련된 컨택홀을 통해 반도체층(111)의 타면과 접촉할 수 있다. 드레인 전극(114)은 보호층(140)의 컨택홀을 통해 발광 소자(160)의 제1 전극(161)과 직접 접촉될 수 있다.
게이트 절연막(120)은 반도체층(111) 상에 마련될 수 있다. 예를 들어, 게이트 절연막(120)은 반도체층(111) 및 백 플레인(BP)의 상부에 배치될 수 있고, 반도체층(111)과 게이트 전극(112)을 절연시킬 수 있다. 게이트 절연막(120)은 소스 전극(113)이 관통하는 컨택홀 및 드레인 전극(114)이 관통하는 컨택홀을 포함할 수 있다.
층간 절연막(130)은 게이트 전극(112) 상에 배치될 수 있다. 예를 들어, 층간 절연막(130)은 소스 전극(113)이 관통하는 컨택홀 및 드레인 전극(114)이 관통하는 컨택홀을 포함할 수 있다. 여기에서, 층간 절연막(130)의 컨택홀은 게이트 절연막(120)의 컨택홀과 연결될 수 있다.
보호층(140)은 박막 트랜지스터(110) 상에 마련되어, 박막 트랜지스터(110)를 보호할 수 있다. 예를 들어, 보호층(140)은 발광 소자(160)의 제1 전극(161)이 관통하는 컨택홀을 포함할 수 있다.
평탄화층(150)은 보호층(140) 상에 마련되어, 박막 트랜지스터(110)의 상면을 평탄화시킬 수 있다. 예를 들어, 평탄화층(150)은 발광 소자(160)의 제1 전극(161)이 관통하는 컨택홀을 포함할 수 있다. 여기에서, 보호층(140)의 컨택홀과 평탄화층(150)의 컨택홀은 발광 소자(160)의 제1 전극(161)을 관통시키기 위하여 서로 연결될 수 있다.
발광 소자층(EML)은 제1 박막 트랜지스터층(TFTL1) 상에 마련될 수 있다. 발광 소자층(EML)은 제1 박막 트랜지스터층(TFTL1)의 박막 트랜지스터(110)와 접속된 발광 소자(160)를 포함할 수 있다.
발광 소자(160)는 제1 전극(161), 발광층(162), 및 제2 전극(163)을 포함할 수 있다.
제1 전극(161)은 평탄화층(150) 상에 마련될 수 있다. 예를 들어, 제1 전극(161)은 화소 정의막(170)에 의해 정의되는 발광 소자층(EML)의 개구 영역과 중첩되게 배치될 수 있다. 제1 전극(161)은 평탄화층(150)과 보호층(140)에 마련된 컨택홀을 통해 박막 트랜지스터(110)의 드레인 전극(114)에 접촉될 수 있다. 예를 들어, 제1 전극(161)은 발광 소자(160)의 양극(Anode)의 역할을 할 수 있다.
발광층(162)은 제1 전극(161) 상에 마련될 수 있다. 발광층(162)은 정공 주입층, 정공 수송층, 수광층, 전자 저지층, 전자 수송층, 전자 주입층 등을 포함할 수 있다. 예를 들어, 발광층(162)은 유기 물질로 이루어진 유기 발광층일 수 있으나, 반드시 이에 한정되는 것은 아니다. 발광층(162)이 유기 발광층에 해당하는 경우, 제1 박막 트랜지스터층(TFTL1)의 박막 트랜지스터(110)가 발광 소자(160)의 제1 전극(161)에 소정의 전압을 인가하고, 발광 소자(160)의 제2 전극(163)이 공통 전압 또는 캐소드 전압을 수신하면, 정공과 전자 각각이 정공 수송층과 전자 수송층을 통해 유기 발광층(162)으로 이동할 수 있고, 정공과 전자가 유기 발광층(162)에서 서로 결합하여 광을 방출할 수 있다.
제2 전극(163)은 발광층(162) 상에 마련될 수 있다. 예를 들어, 제2 전극(163)은 서브 화소(SP) 별로 구분되지 않고 전체 서브 화소(SP)에 공통되는 전극 형태로 구현될 수 있다.
발광 소자층(EML)은 복수의 서브 화소(SP)를 정의하는 화소 정의막(170)을 포함할 수 있다. 발광 소자(160)의 제1 전극(161)과 발광층(162)은 화소 정의막(170)에 의하여 서로 이격되고 절연될 수 있다.
이외 제1 박막 봉지층(TFEL1), 터치 센서층(TSL), 커버 윈도우(CW), 및 지문 센서층(FPSL)은 도 2 및 도 10을 참조하여 설명한 바 있으므로, 중복되는 내용은 생략한다.
상술한 실시예에 따르면, 표시 장치(10)는 제1 기판(SUB1)과 광학 패턴층(CML) 사이에 배리어층(BRL)을 배치함으로써 광학 패턴층(CML)을 형성하는 과정에서 제1 기판(SUB1)이 손상되는 것을 최소화할 수 있다. 따라서, 광학 특성을 개선하고, 소자 내구성을 향상시킬 수 있다.
이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 13은 다른 실시예에 따른 표시 장치를 상세히 나타내는 단면도이다. 도 13의 표시 장치(10_1)는 배리어층이 생략된다는 점에서 도 2의 표시 장치(10)와 상이하다.
도 13을 참조하면, 광학 패턴층(CML)은 제1 기판(SUB1) 상에 직접 배치될 수 있다. 제1 기판(SUB1)의 상면(또는 일면)은 광학 패턴층(CML)의 하면(또는 타면)과 마주할 수 있다. 제1 기판(SUB1)의 상면(또는 일면)은 광학 패턴층(CML)의 하면(또는 타면)과 직접 접할 수 있다.
상술한 실시예의 경우, 표시 장치(10_1)는 제1 기판(SUB1)과 광학 패턴층(CML) 사이에 배리어층이 생략되더라도, 광학 패턴층(CML)을 형성하는 과정에서 하드 마스크 등에 의해 제1 기판(SUB1)이 보호될 수 있다. 즉, 제1 기판(SUB1) 기판의 손상을 최소화할 수 있으므로, 광학 특성을 개선하고, 소자 내구성을 향상시킬 수 있다. 이에 대한 상세한 설명은 도 20 내지 도 26을 참조하여 후술하기로 한다.
계속해서, 상술한 실시예들에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 14 내지 도 19는 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다. 도 14 내지 도 19는 도 1 내지 도 12의 표시 장치를 제조하는 방법을 설명하기 위한 단면도들로서, 도 1 내지 도 12와 실질적으로 동일한 구성요소에 대해서는 동일한 부호로 나타내고 자세한 부호는 생략한다.
도 14를 참조하면, 먼저 제1 기판(SUB1) 상에 배리어층(BRL)을 형성한다. 배리어층(BRL)을 형성하는 단계는 예를 들어, 플라즈마 화학 기상 증착(PECVD) 에 의해 수행될 수 있다. 배리어층(BRL)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층과 같은 무기막으로 형성할 수 있으나, 반드시 이에 한정되는 것은 아니다. 제1 기판(SUB1) 상에 배리어층(BRL)을 형성함으로써 후속 공정에서 제1 기판(SUB1)이 손상되는 것을 최소화할 수 있다. 즉, 소자 내구성을 향상시킬 수 있다.
도 15를 참조하면, 이어서 배리어층(BRL) 상에 투광 물질층(TML)을 형성한다. 투광 물질층(TML)을 형성하는 단계는 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB)을 이용하여, 잉크젯 프린팅이나 스핀 코팅에 의해 수행될 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 16 및 도 17을 참조하면, 이어서 투광 물질층(TML) 상에 하드 마스크(HM)를 형성하고, 투광 물질층(TML)을 식각하여 복수의 투광 패턴(TA)을 형성한다. 하드 마스크(HM)는 투광 패턴(TA)을 정의하는 위치에 형성될 수 있다.
투광 물질층(TML)에 대한 식각이 진행되더라도, 제1 기판(SUB1)은 배리어층(BRL)에 의해 보호될 수 있다. 이에 따라, 식각 공정 마진이 증대될 수 있으므로, 공정 조건이 다양화될 수 있다. 아울러, 투광 패턴(TA)의 선폭이 감소되거나 두께가 증가하는 등 다양한 투광 패턴(TA) 모델이 적용될 수 있으므로, 지문 인식 성능을 향상시킬 수 있다.
도 18을 참조하면, 이어서 복수의 투광 패턴(TA) 사이의 공간에 차광 물질층을 형성하여 차광 패턴(BA)을 형성한다. 차광 패턴(BA)은 배리어층(BRL) 상에 직접 형성될 수 있다. 즉, 제1 기판(SUB1)은 배리어층(BRL)에 의해 보호될 수 있으므로, 차광 패턴(BA)과 제1 기판(SUB1) 사이에서 발생할 수 있는 아웃 개싱을 방지할 수 있다. 차광 패턴(BA)은 유기 차광 재료 및 금속 차광 재료를 이용하여 형성할 수 있다. 예를 들어, 상기 유기 차광 재료는 카본 블랙(carbon black; CB) 및 티탄 블랙(titan black; TiBK) 중 적어도 하나를 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다. 또한, 상기 금속 차광 재료는 크롬, 크롬 산화물 및 크롬 질화물 중 적어도 하나를 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다. 차광 패턴(BA)을 형성하는 단계는 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB)을 이용하여, 잉크젯 프린팅이나 스핀 코팅에 의해 수행될 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 19를 참조하면, 이어서 제1 기판(SUB1) 하부에 지문 센서층(FPSL)을 형성하고, 광학 패턴층(CML) 상에 표시 패널(100)을 형성하여 도 2와 같은 표시 장치를 완성한다.
상술한 실시예에 따른 표시 장치의 제조 방법에 의하면, 제1 기판(SUB1) 상에 배리어층(BRL)을 형성함으로써, 후속 공정에서 발생할 수 있는 제1 기판(SUB1)의 손상을 최소화할 수 있다.
이에 따라, 식각 공정 마진이 증대될 수 있으므로, 공정 조건이 다양화될 수 있다. 아울러, 투광 패턴(TA)의 선폭이 감소되거나 두께가 증가하는 등 다양한 투광 패턴(TA) 모델이 적용될 수 있으므로, 지문 인식 성능을 향상시킬 수 있다.
아울러, 제1 기판(SUB1)과 광학 패턴층(CML) 사이에 배리어층(BRL)이 배치됨으로써, 제1 기판(SUB1)과 광학 패턴층(CML) 사이에서 발생할 수 있는 아웃 개싱을 방지할 수 있으므로, 광학 특성 및 소자 내구성을 향상시킬 수 있다.
이하, 다른 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 20 내지 도 26은 다른 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다. 도 20 내지 도 26은 도 13의 표시 장치를 제조하는 방법을 설명하기 위한 단면도들로서, 도 13과 실질적으로 동일한 구성요소에 대해서는 동일한 부호로 나타내고 자세한 부호는 생략한다.
도 20을 참조하면, 먼저 제1 기판(SUB1) 상에 제1 하드 마스크(HM1)를 형성한다. 제1 하드 마스크(HM1)는 차광 패턴(BA)을 정의하는 위치에 형성될 수 있다. 제1 기판(SUB1) 상에 제1 하드 마스크(HM1)를 형성함으로써 후속 공정에서 제1 기판(SUB1)이 손상되는 것을 최소화할 수 있다. 즉, 소자 내구성을 향상시킬 수 있음은 앞서 설명한 바와 같다.
도 21을 참조하면, 이어서 제1 기판(SUB1) 및 제1 하드 마스크(HM1) 상에 투광 물질층(TML)을 형성한다. 투광 물질층(TML)을 형성하는 단계는 도 15를 참조하여 설명한 단계와 실질적으로 동일하거나 유사할 수 있으므로, 이에 대한 중복되는 내용은 생략한다.
도 22 및 도 23을 참조하면, 이어서 투광 물질층(TML) 상에 제2 하드 마스크(HM2)를 형성하고, 투광 물질층(TML)을 식각하여 복수의 투광 패턴(TA)을 형성한다. 제2 하드 마스크(HM2)는 투광 패턴(TA)을 정의하는 위치에 형성될 수 있다. 즉, 제2 하드 마스크(HM2)는 제1 하드 마스크(HM1)의 개구부와 중첩할 수 있다. 투광 물질층(TML)에 대한 식각이 진행되더라도, 제1 기판(SUB1)은 제1 하드 마스크(HM1)에 의해 보호될 수 있다. 이에 따라, 식각 공정 마진이 증대될 수 있으므로, 공정 조건이 다양화될 수 있다. 아울러, 투광 패턴(TA)의 선폭이 감소되거나 두께가 증가하는 등 다양한 투광 패턴(TA) 모델이 적용될 수 있으므로, 지문 인식 성능을 향상시킬 수 있음은 앞서 설명한 바와 같다.
도 24를 참조하면, 이어서 제1 하드 마스크(HM1) 및 제2 하드 마스크(HM2)를 제거한다. 다른 실시예에서, 제1 하드 마스크(HM1) 및 제2 하드 마스크(HM2)가 투명 하드 마스크일 경우, 제1 하드 마스크(HM1) 및 제2 하드 마스크(HM2)를 제거하는 단계는 생략될 수 있다.
도 25를 참조하면, 이어서 복수의 투광 패턴(TA) 사이의 공간에 차광 물질층을 형성하여 차광 패턴(BA)을 형성한다. 차광 패턴(BA)을 형성하는 단계는 도 18을 참조하여 설명한 단계와 실질적으로 동일하거나 유사할 수 있으므로, 이에 대한 중복되는 내용은 생략한다.
도 26을 참조하면, 이어서 제1 기판(SUB1) 하부에 지문 센서층(FPSL)을 형성하고, 광학 패턴층(CML) 상에 표시 패널(100)을 형성하여 도 13와 같은 표시 장치를 완성한다.
상술한 실시예에 따른 표시 장치의 제조 방법에 의하면, 제1 기판(SUB1) 상에 제1 하드 마스크(HM1)를 형성함으로써, 후속 공정에서 발생할 수 있는 제1 기판(SUB1)의 손상을 최소화할 수 있으므로, 광학 특성 및 소자 내구성을 향상시킬 수 있다.
아울러, 식각 공정 마진이 증대될 수 있으므로, 공정 조건이 다양화될 수 있다. 아울러, 투광 패턴(TA)의 선폭이 감소되거나 두께가 증가하는 등 다양한 투광 패턴(TA) 모델이 적용될 수 있으므로, 지문 인식 성능을 향상시킬 수 있음은 앞서 설명한 바와 같다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
SUB1: 제1 기판
CML: 광학 패턴층
FPSL: 지문 센서층
CW: 커버 윈도우
100: 표시 패널
200: 표시 구동부
300: 스캔 구동부
500: 센서 구동부

Claims (20)

  1. 제1 기판;
    상기 제1 기판 상에 배치된 배리어층;
    상기 배리어층 상에 배치된 광학 패턴층으로서, 차광 패턴, 및 상기 차광 패턴을 일 방향으로 관통하는 복수의 투광 패턴을 포함하는 광학 패턴층;
    상기 광학 패턴층 상에 배치된 제1 박막 트랜지스터층;
    상기 제1 박막 트랜지스터층 상부에 배치된 발광 소자층; 및
    상기 제1 기판 하부에 배치되어 외부 물체로부터 반사된 광을 수신하는 지문 센서층을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 배리어층의 일면은 상기 제1 기판과 직접 접하고, 상기 배리어층의 타면은 상기 차광 패턴 및 상기 투광 패턴과 직접 접하는 표시 장치.
  3. 제1 항에 있어서,
    상기 배리어층은 SiOx, SiNx, 및 SiON 중 적어도 하나로 이루어진 표시 장치.
  4. 제1 항에 있어서,
    상기 배리어층은 ITO, IZO, 및 IGZO 중 적어도 하나로 이루어진 표시 장치.
  5. 제1 항에 있어서,
    하기 수학식으로 표현되는 상기 투광 패턴의 종횡비는 7 이상인 표시 장치.
    투광 패턴의 종횡비 = 투광 패턴의 높이/ 투광 패턴의 선폭
    여기서, 상기 투광 패턴의 선폭은 상기 일 방향과 교차하는 타 방향으로의 상기 투광 패턴의 길이를 의미할 수 있다.
  6. 제1 항에 있어서,
    상기 지문 센서층은,
    상기 제1 기판 하부에 배치된 제2 박막 트랜지스터층;
    상기 제2 박막 트랜지스터층과 전기적으로 연결된 수광 소자층; 및
    상기 수광 소자층을 덮는 제2 박막 봉지층을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 수광 소자층은, 상기 제2 박막 트랜지스터층과 전기적으로 연결된 제1 전극;
    상기 제1 전극 상에 배치되어 공통 전압을 수신하는 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치된 수광층을 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 수광층은 상기 투광 패턴과 상기 일 방향으로 중첩하는 표시 장치.
  9. 제7 항에 있어서,
    상기 외부 물체로부터 반사된 광은 상기 배리어층 및 상기 투광 패턴을 통과하여 상기 수광층으로 제공되는 표시 장치.
  10. 제6 항에 있어서,
    상기 수광 소자층은 포토 트랜지스터(Photo Transistor) 또는 포토 다이오드(Photo Diode)를 포함하는 표시 장치.
  11. 제1 항에 있어서,
    상기 지문 센서층은 투명 접착 부재를 통해 상기 제1 기판의 하부에 부착되는 표시 장치.
  12. 제1 항에 있어서,
    상기 발광 소자층 상에 배치된 제1 박막 봉지층; 및
    상기 제1 박막 봉지층 상에 배치된 커버 윈도우를 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 박막 봉지층과 상기 커버 윈도우 사이에 배치된 터치 센싱층을 더 포함하는 표시 장치.
  14. 제1 기판 상에 광학 패턴층을 제공하는 단계;
    상기 광학 패턴층 상에 표시 패널을 제공하는 단계; 및
    상기 제1 기판 하부에 지문 센서층을 제공하는 단계를 포함하되,
    상기 광학 패턴층을 제공하는 단계는,
    제1 기판 상에 제1 하드 마스크를 제공하는 단계;
    상기 제1 기판 상에 투광 물질층을 제공하는 단계;
    상기 투광 물질층 상에 제2 하드 마스크를 제공하는 단계;
    상기 투광 물질층을 에칭하여 복수의 투광 패턴을 형성하는 단계; 및
    상기 제1 기판 상에 차광 물질층을 제공하여 차광 패턴을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 제1 하드 마스크의 개구부는 상기 제2 하드 마스크와 중첩하는 표시 장치의 제조 방법.
  16. 제14 항에 있어서,
    복수의 상기 투광 패턴을 형성하는 단계 이후에 상기 제1 하드 마스크 및 상기 제2 하드 마스크를 제거하는 단계를 더 포함하고,
    상기 차광 패턴은 상기 제1 기판 상에 직접 형성되는 표시 장치의 제조 방법.
  17. 제14 항에 있어서,
    상기 투광 물질층 및 상기 차광 물질층은 유기 물질을 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 차광 물질층은 유기 차광 재료 및 금속 차광 재료 중 적어도 하나를 포함하는 표시 장치의 제조 방법.
  19. 제14 항에 있어서,
    상기 표시 패널을 제공하는 단계는,
    상기 광학 패턴층 상에 제1 박막 트랜지스터층을 제공하는 단계; 및
    상기 제1 박막 트랜지스터층 상에 발광 소자층을 제공하는 단계를 포함하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 지문 센서층을 제공하는 단계는 상기 투광 패턴과 중첩하도록 수광 소자를 배치하는 단계를 포함하는 표시 장치의 제조 방법.
KR1020190151657A 2019-11-22 2019-11-22 표시 장치 및 그 제조 방법 KR20210063529A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190151657A KR20210063529A (ko) 2019-11-22 2019-11-22 표시 장치 및 그 제조 방법
US16/900,294 US11552279B2 (en) 2019-11-22 2020-06-12 Display device including optical pattern layer on fingerprint sensor layer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190151657A KR20210063529A (ko) 2019-11-22 2019-11-22 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210063529A true KR20210063529A (ko) 2021-06-02

Family

ID=75975122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190151657A KR20210063529A (ko) 2019-11-22 2019-11-22 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US11552279B2 (ko)
KR (1) KR20210063529A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210067373A (ko) * 2019-11-29 2021-06-08 엘지디스플레이 주식회사 터치 표시장치 및 그의 제조방법
KR20210086143A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 터치 디스플레이 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017129126A1 (en) 2016-01-31 2017-08-03 Shenzhen GOODIX Technology Co., Ltd. Under-screen optical sensor module for on-screen fingerprint sensing
US10056439B2 (en) * 2015-12-11 2018-08-21 Gingy Technologies Inc. Image capturing apparatus
US10268884B2 (en) 2016-01-29 2019-04-23 Synaptics Incorporated Optical fingerprint sensor under a display
JP2018154880A (ja) 2017-03-17 2018-10-04 株式会社東芝 コリメータおよび処理装置
JP6936120B2 (ja) * 2017-11-20 2021-09-15 株式会社ジャパンディスプレイ 表示装置
US11073712B2 (en) * 2018-04-10 2021-07-27 Apple Inc. Electronic device display for through-display imaging
CN110992889B (zh) * 2018-09-28 2022-06-03 乐金显示有限公司 包括光接收像素区域的显示设备

Also Published As

Publication number Publication date
US20210159466A1 (en) 2021-05-27
US11552279B2 (en) 2023-01-10

Similar Documents

Publication Publication Date Title
US11469279B2 (en) Display device
US10749140B2 (en) Organic light-emitting display device
US11501556B2 (en) Display device
EP3258358B1 (en) Integrated touch display with a single layered capacitive touch panel
US10754461B2 (en) Display device with integrated touch screen
US11758795B2 (en) Display device and manufacturing method thereof
US9773914B2 (en) Optical sensing device and fabricating method thereof
US9991465B2 (en) Display device having crack prevention portion
US10963086B2 (en) Display device including a touch sensor and a method of manufacturing the same
US20230052435A1 (en) Sensing part and display device including the same
EP3598283B1 (en) Touch display panel, touch display device, and driving method thereof
US11075252B2 (en) Display device
KR20160000980A (ko) 디스플레이 장치
US11468704B2 (en) Fingerprint sensor and display device including the same
KR20210012086A (ko) 표시 장치
KR20210047996A (ko) 표시 장치
US11552279B2 (en) Display device including optical pattern layer on fingerprint sensor layer and method of manufacturing the same
US11928281B2 (en) Electronic device
US20230083578A1 (en) Substrate, display panel and display device comprising the same
US11797136B2 (en) Electronic device
US20230309353A1 (en) Display panel and display device
US20230200186A1 (en) Display device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination