KR20210062552A - 무정전 전력 공급 장치 효율을 위한 전력 손실 핸들링 - Google Patents

무정전 전력 공급 장치 효율을 위한 전력 손실 핸들링 Download PDF

Info

Publication number
KR20210062552A
KR20210062552A KR1020200112906A KR20200112906A KR20210062552A KR 20210062552 A KR20210062552 A KR 20210062552A KR 1020200112906 A KR1020200112906 A KR 1020200112906A KR 20200112906 A KR20200112906 A KR 20200112906A KR 20210062552 A KR20210062552 A KR 20210062552A
Authority
KR
South Korea
Prior art keywords
indicator
power
memory
voltage
processor
Prior art date
Application number
KR1020200112906A
Other languages
English (en)
Inventor
치아-훙 에스. 쿠오
필립 레왈더
아릭 기혼
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20210062552A publication Critical patent/KR20210062552A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/062—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for AC powered loads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Power Sources (AREA)

Abstract

공급 전력의 중단 시에 CPU 전력을 감소시키기 위한 메커니즘들 및 방법들이 설명된다. 일부 실시예들에서, 장치는 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 표시자를 수신하는 입력을 포함할 수 있다. 장치는 프로세서 전력 소비 레벨을 감소시키기 위한 표시자를 제공하는 출력을 포함할 수 있다. 장치는 또한 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 표시자에 기초하여 프로세서 전력 레벨을 감소시키기 위한 표시자를 확립하는 회로를 포함할 수 있다.

Description

무정전 전력 공급 장치 효율을 위한 전력 손실 핸들링{HANDLING LOSS OF POWER FOR UNINTERRUPTIBLE POWER SUPPLY EFFICIENCY}
컴퓨터 시스템들은 종종 주거 고객들 또는 비즈니스 고객들과 같은 최종 사용자들에게 송신되고 분배되는 전력을 받아들인다. 실제적인 이유로, 이러한 전력은 보통 교류(Alternating Current, AC) 형태로 전달된다. 그에 따라, 최종 사용자는 전기 콘센트(electrical outlet)와 같은 AC 전원에 의해 컴퓨터 시스템에 전력을 공급할 수 있다.
이러한 전력의 송신은 때때로 예컨대 정전 동안에는 중단(interrupt)될 수 있다. 그러한 일이 일어나면, 무정전 전력 공급 장치(Uninterruptible Power Supply, UPS)가 백업 전원을 제공할 수 있다.
한편, 컴퓨터 시스템들은 지속적 또는 비휘발성 원거리 메모리(persistent or non-volatile far memory)로서 인텔 Optane™을 사용하는 지속적 메모리 기술들을 통합할 수 있다. (Optane™은 캘리포니아주 산타 클라라의 인텔 코포레이션의 상표이다.) 지속적 메모리를 포함하는 시스템들은 분산형 전원이 중단되는 이벤트들을 경험할 수 있고, 이어서 UPS가 휘발성 근거리 메모리 내의 수정된 지속적 메모리 콘텐츠를 원거리 메모리로 플러시(flush)하기 위해 에너지 소스를 제공함으로써, 손실로부터 데이터를 보호할 수 있다.
본 개시내용의 실시예들은 아래에 주어지는 상세한 설명으로부터 그리고 본 개시내용의 다양한 실시예들의 첨부 도면들로부터 더 충분히 이해될 것이다. 그러나, 도면들은 설명 및 이해를 돕기 위한 것이지만, 그것들은 단지 도움이고, 그 안에 도시된 특정 실시예들로 본 개시내용을 제한하는 것으로 간주되어서는 안 된다.
도 1은 본 개시내용의 일부 실시예들에 따른, 전력 손실 통지의 시나리오를 예시한다.
도 2는 본 개시내용의 일부 실시예들에 따른, 전력 손실 검출 및 후속 프로세서 스로틀링을 위한 흐름도를 예시한다.
도 3은 본 개시내용의 일부 실시예들에 따른, 전력 손실의 통지 시에 프로세서 전력을 감소시키기 위한 메커니즘들을 예시한다.
도 4는 본 개시내용의 일부 실시예들에 따른, 전력 손실의 통지 시에 프로세서 전력을 감소시키기 위한 방법들을 예시한다.
도 5는 일부 실시예들에 따른, 전력 손실의 통지 시에 프로세서 전력을 감소시키기 위한 메커니즘들을 갖는 컴퓨터 시스템 또는 컴퓨팅 디바이스를 예시한다.
이하의 설명에서는, 본 개시내용의 실시예들의 더 철저한 설명을 제공하기 위해 다수의 세부사항이 논의된다. 그러나, 본 기술분야의 통상의 기술자에게는, 본 개시내용의 실시예들이 이러한 구체적인 세부사항들 없이도 실시될 수 있다는 점이 명백할 것이다. 다른 경우들에서는, 본 개시내용의 실시예들을 불명료하게 하는 것을 회피하기 위해서, 잘 알려진 구조들 및 디바이스들이, 상세하게 도시되기보다는, 블록도 형태로 도시된다.
실시예들의 대응 도면들에서, 신호들은 라인들로 표현된다는 점을 유의한다. 일부 라인들은 더 많은 수의 구성 신호 경로들을 표시하기 위해 더 두꺼울 수 있고, 및/또는 정보 흐름의 방향을 표시하기 위해 하나 이상의 단부에서 화살표를 가질 수 있다. 이러한 표시들은 제한하려는 것이 아니다. 오히려, 라인들은 회로 또는 논리 유닛의 더 쉬운 이해를 촉진하기 위해 하나 이상의 예시적인 실시예와 관련하여 사용된다. 설계 요구들 또는 선호도들에 의해 지시되는 바와 같이, 임의의 표현된 신호는 어느 한 방향으로 이동할 수 있고 임의의 적합한 타입의 신호 방식으로 구현될 수 있는 하나 이상의 신호를 실제로 포함할 수 있다.
본 명세서 전체에 걸쳐 그리고 청구항들에서, "접속된(connected)"이라는 용어는, 임의의 중간 디바이스들 없이, 접속되는 사물들 사이의 직접적인 전기적, 기계적, 또는 자기적 접속을 의미한다. "결합된(coupled)"이라는 용어는, 접속되는 사물들 사이의 직접적인 전기적, 기계적, 또는 자기적 접속 또는 하나 이상의 수동 또는 능동 중간 디바이스들을 통한 간접적인 접속을 의미한다. "회로" 또는 "모듈"이라는 용어는, 원하는 기능을 제공하기 위해 서로 협력하도록 배열되는 하나 이상의 수동 및/또는 능동 컴포넌트를 지칭할 수 있다. "신호"라는 용어는 적어도 하나의 전류 신호, 전압 신호, 자기 신호, 또는 데이터/클록 신호를 지칭할 수 있다. 단수 표현("a", "an" 및 "the")의 의미는 복수 참조를 포함한다. "에서(in)"의 의미는 "내에(in)" 및 "상에(on)"를 포함한다.
"실질적으로(substantially)", "가까운(close)", "대략(approximately)", "근처의(near)", 및 "약(about)"이라는 용어들은 일반적으로 목표 값의 +/- 10% 내에 있는 것을 지칭한다. 달리 명시되지 않는 한, 공통 대상을 설명하기 위해 서수 형용사들 "제1(first)", "제2(second)", 및 "제3(third)" 등을 사용하는 것은, 유사한 물체들의 상이한 사례들이 지칭되는 것임을 표시할 뿐이며, 그렇게 설명된 물체들이 시간적으로, 공간적으로, 순위로, 또는 임의의 다른 방식으로, 주어진 시퀀스로 있어야 함을 암시하도록 의도되지 않는다.
그렇게 사용되는 용어들은 적절한 상황 하에서 교환가능하여, 본 명세서에 설명되는 본 발명의 실시예들이, 예를 들어, 본 명세서에 예시되거나 다른 방식으로 설명된 것들과는 다른 배향들로 동작할 수 있다는 것을 이해해야 한다.
상세한 설명과 청구항들에서 "좌측", "우측", "정면", "후면", "최상부(top)", "최하부(bottom)", "위에", "아래에" 등의 용어들은, 있다면, 설명의 목적들로 사용되며 반드시 영구적인 상대 위치들을 설명하기 위한 것은 아니다.
본 개시내용의 목적을 위해, 구문 "A 및/또는 B"와 "A 또는 B"는 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시내용의 목적을 위해, 구문 "A, B, 및/또는 C"는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
또한, 본 개시내용에서 논의되는 조합 로직 및 순차 로직의 다양한 요소들은 (AND 게이트들, OR 게이트들, 또는 XOR 게이트들과 같은) 물리 구조들, 또는 논의 중인 로직의 부울 등가물(Boolean equivalent)들인 논리 구조들을 구현하는 디바이스들의 합성된 또는 다른 방식으로 최적화된 컬렉션들 둘 다에 관한 것일 수 있다.
교류(AC) 전력과 같은 컴퓨터 시스템들에 송신되고 분배되는 전력이 중단될 수 있다. 그러한 이벤트들에서는, 무정전 전력 공급 장치(Uninterruptible Power Supply, UPS)가 갑작스런 전력 손실을 방지하고, 손실로부터 데이터를 보호하도록 컴퓨터 시스템에 전력을 공급하여 동작 상태로 유지하기 위해 백업 전원을 제공하는 배터리로서 작용할 수 있다. UPS(예를 들어, 시스템의 섀시의 외부에 있을 수 있는 오프라인 UPS) 또는 플랫폼 배터리를 활용하는 컴퓨터 시스템들은 클라이언트 데스크톱 시스템들, 랩톱 시스템들, 워크스테이션들, 및 서버들을 포함할 수 있다.
UPS를 활용하는 컴퓨터 시스템의 경우, AC 전원이 UPS에 전력을 제공할 수 있고, UPS는 컴퓨터 시스템의 전력 공급 유닛(Power Supply Unit, PSU)에 전력을 제공할 수 있다. UPS 자체는 AC 전원이 또한 충전하고 있는 배터리를 가질 수 있다. 정상 동작에서는, 스탠바이 UPS가 PSU에 AC 전원을 공급할 수 있다. (비교해 보면, 연속적인 UPS가 연속적으로 충전되고 있을 수 있는 배터리로부터 PSU에 전력을 공급할 수 있다.) 갑작스런 전력 손실이 일어나면, 스탠바이 UPS는 배터리로부터 PSU에 전력을 공급하는 것으로 전이(transition)할 수 있다.
한편, 컴퓨터 시스템은 또한 시스템의 아키텍처에서 중앙 프로세서 유닛(CPU)에 더 가까울 수 있는 "근거리 메모리"(예를 들어, 동적 랜덤 액세스 메모리(Dynamic Random Access Memory, DRAM)) 및 CPU로부터 더 멀리 있을 수 있는 "원거리 메모리"를 통합할 수 있다. 일부 시스템들에서, 근거리 메모리는 DRAM과 같은 휘발성 메모리를 포함할 수 있다. 일부 시스템들에서, 원거리 메모리는 Optane™ 기반 메모리와 같은 비휘발성 메모리를 포함할 수 있다.
컴퓨터 시스템들은 지속적 메모리 모델을 구현하는데 있어서 근거리 메모리 및 원거리 메모리를 사용할 수 있다. 이러한 모델에서, 근거리 메모리는 DRAM에 의해 캐싱될 수 있고 근거리 메모리 내의 데이터는 "지속적"인 것으로 표시될 수 있다. 또한, 근거리 메모리의 콘텐츠는 "더티(dirty)"해질 수 있다(예를 들어, 그 값들이 원거리 메모리의 대응하는 부분들에 저장된 값들에 대해 변경되었다).
AC 전력 손실의 경우에, 지속적 메모리 모델을 구현하는 컴퓨터 시스템들은 (CPU 캐시 플러시들에 부가하여) 지속적인 것으로 표시된 임의의 더티 근거리 메모리를 원거리 메모리로 "플러시" 백(back) - 즉, 원거리 메모리로 라이트 백(write back) - 하도록 배치될 수 있다. 예를 들어, AC 전력 손실 시에, 시스템은, 지속적인 것으로 표시된 근거리 메모리의 부분들 - 예컨대, 비교적 큰 용량을 가질 수 있는 DRAM 캐시 또는 DDR(Double Data Rate) 캐시의 콘텐츠 - 을 Optane™ 원거리 메모리로 플러시하도록 배치될 수 있다. 지속적 메모리는 성능을 향상시키기 위해 프로세서에 가까운 큰 휘발성 캐시(예를 들어, DDR 캐시)를 통합할 수 있다.
지속적 메모리 모델을 구현하는 컴퓨터 시스템들에서 UPS를 사용하면, 그에 의해 CPU 캐시들 및 근거리 메모리의 상태 및/또는 콘텐츠를 보호할 수 있는데, 그렇지 않으면 AC 전력 손실 시에 플러시를 완료하기에 충분한 잔류 에너지가 없을 수 있기 때문이다. 지속적 메모리를 지원하는 일부 컴퓨팅 시스템 설계들은 플랫폼 피크 전력(예를 들어, PSU에 의해 컴퓨터 시스템에 공급되는 피크 전력량)을 지원하도록 정격화된(rated) UPS를 통합할 수 있다. 예를 들어, 1000 와트(W) 정격 PSU를 통합하는 예시적인 설계는 1000 W 정격 UPS를 통합할 수 있다. "전체 크기(full size)" UPS(예를 들어, PSU의 전체 전력 정격(full power rating) 당 피크 전력을 연속적으로 공급하도록 정격화된 UPS)의 단점은, 추가적인 BOM(Bill-of-Materials) 비용들을 OEM(Original Equipment Manufacturer)들에 추가할 수 있다는 점이다.
그러나, UPS는 일시적으로 "과부하"되어 명목상 정격인 양보다 더 많은 양의 전력을 공급할 수 있다. 현대의 UPS 설계들은 1 내지 10초일 수 있는 시간 윈도우(window of time)에 대해 정격 연속 최대 전력(PMAX)의 125% 내지 150%를 지원할 수 있다. 예를 들어, 일부 설계들에서, UPS는 연속 정격 전력의 140%까지 일시적으로 과부하될 수 있다. 그 결과, 더 낮은 연속-전력 정격 UPS는 전체 크기 UPS의 전력을 일시적으로 공급할 수 있다.
1000 W PSU를 통합하는 이전의 예시적인 설계로 돌아가면, 715 W의 연속 전력을 위해 정격화된 UPS가 1000 W를 일시적으로 공급하도록 동작가능할 수 있다. 더 작은 크기의 UPS(예를 들어, 더 낮은 정격의 연속 전력을 갖는 UPS)가 전체 크기 UPS보다 훨씬 저렴할 수 있기 때문에, 더 작은 크기의 UPS를 사용하면 OEM들에 대한 BOM 비용들을 비교적 감소시킬 수 있다(250 W PSU들을 갖는 시스템들에 대해 대략 $7로부터 1000 W PSU들을 갖는 시스템들에 대해 대략 $10까지).
따라서, 본 명세서에 개시된 다양한 실시예들에서, 지속적 메모리를 구현하는 컴퓨터 시스템들의 경우, UPS는 그것이 서빙(serve)하는 PSU의 전력-공급 정격(power-supply rating)보다 더 낮은 전력-공급 정격을 가질 수 있다. AC 전력 손실 이벤트 시에, UPS는 PSU의 전력-공급 정격과 매칭시키기 위해, 그 자신의 전력-공급 정격을 초과하여 PSU에 전력을 일시적으로 공급할 수 있다. 그 후, AC 전력 손실 이벤트에 응답하여, CPU의 전력 소비가 감소(예를 들어, 스로틀링)될 수 있다. 예를 들어, CPU는 그것의 전력 레벨 4(PL4)가 더 낮은 주파수로 낮아지면 그것의 전력 소비를 "폴드백(fold back)"하거나 감소시킬 수 있다. CPU의 전력의 스로틀링은 UPS가 전력-공급 정격을 초과하여 일시적으로 전력을 공급하고 있는 시간 윈도우 내에서 일어날 수 있다.
이어서, 시간 윈도우의 끝에서, CPU의 전력의 스로틀링이 완료될 수 있고, UPS는 전력-공급 정격에 따라 전력을 공급할 수 있고, 그 후 이것은 스로틀링된 CPU의 감소된 전력 소비를 고려하여 시스템의 전력 소비를 충족시키기에 충분할 수 있다. 일부 실시예들에서, 시간 윈도우는 적어도 공급된 AC 전력의 단일 사이클만큼 길 수 있다. 60 헤르츠로 공급되는 AC 전력의 경우, 시간 윈도우는 적어도 16.6 밀리초(ms)일 수 있다. 50 헤르츠로 공급되는 AC 전력의 경우, 시간 윈도우는 적어도 20 ms일 수 있다.
이 시간 윈도우 동안 및/또는 이후에, 시스템은 "지속적"인 것으로 표시된 임의의 더티 근거리 메모리를 원거리 메모리로 플러시 백(flush back)하도록 적절히 전력을 공급받을 수 있다. 플러시는 유리하게도 스로틀링된 CPU에 충분한 전력을 제공할 수 있는 더 효율적이고 더 비용 효율적인 UPS에 의해 지원될 수 있다. 플러시 후에, 컴퓨터 시스템은 그 후 셧다운될 수 있다. AC 전력이 후속하여 시스템에 복원될 때, CPU는 안정적일 것으로 예상될 수 있는데, 그 이유는 플러시가 메모리의 지속성(persistence)을 유지할 것이기 때문이다.
더 작은 크기의 UPS(예를 들어, 더 낮은 연속-전력 정격을 갖는 UPS)가 PSU가 무한한 시간량 동안 시스템에 제공할 수 있는 전체 전력을 공급하지 않을 수 있기 때문에, 부하는 유한한 시간량 내에 폴드백되거나 감소되어야 한다. 이것은 결국 2가지의 조합에 의해 가능하게 될 수 있다. 첫째, 설계는 AC 손실 이벤트에 후속하는 그 특정된 시간량 동안(예를 들어, 전력이 UPS의 내부 배터리로부터 실행하는 것으로 폴드백될 때까지) 그의 연속-전력 정격을 초과하여 전력을 공급하도록 동작가능한 UPS를 포함할 수 있다. 둘째, 설계는 (예를 들어, 전압이 AC를 통해 공급되는 것으로부터 UPS의 배터리의 직류(DC) 출력을 통해 공급되는 것으로 전이할) AC 손실 이벤트에 후속하는 특정된 시간 내에서 UPS 연속 전력 한계 아래로 전력을 드롭(예를 들어, 폴드백)시키는 방법을 제공할 수 있다.
상기한 것에 기초하여, 본 명세서에서 논의되는 메커니즘들 및 방법들을 지원하기 위해 감소된 크기의 UPS에 대한 유효 UPS 전력을 표시하는 수학식은 다음과 같을 수 있다:
Figure pat00001
여기서: Pplatform_max는 플랫폼의 최대 전력 소비(예를 들어, PSU의 전체 전력 정격)일 수 있고; PdGFX_max는 고전력 제3자 그래픽 카드의 최대 전력 소비일 수 있다. 위의 수학식에서, PdGFX_max는 완전성을 위해 포함된다. 그러나, 통합된 그래픽이 사용되는 소비자 시스템들에서, PdGFX_max는 0 와트일 수 있다는 점에 유의한다. 더욱이, 일부 실시예들에서, Pplatform_max는 그래픽 카드 및/또는 다른 추가적인 컴포넌트들의 전력 소비를 이미 포함할 수 있다.
공급 전력의 중단 시에 CPU 전력을 감소시키기 위한 메커니즘들 및 방법들이 본 명세서에 개시된다. 이것은 지속적 메모리 데이터 내구성(persistent memory data durability)을 지원하기 위해 더 비싼 전체 크기 UPS의 사용을 회피하면서, 근거리 메모리 회로들(또는 디바이스들)로부터 원거리 메모리 회로들(또는 디바이스들)로의 지속적 메모리의 플러싱을 유리하게 용이하게 할 수 있다. 이것은, 결국, 유리하게는 (예를 들어, OEM들에 대한) 상당한 BOM 비용들을 절감할 수 있다.
일부 실시예들에서, 지속적 메모리는 근거리 메모리로부터 원거리 메모리로 플러시되지 않을 수 있다. 이러한 실시예들은 더 비싼 전체 크기 UPS의 사용을 여전히 유리하게 회피할 수 있으며, 이는 결국 유리하게는 상당한 BOM 비용들을 절감할 수 있다.
도 1은 본 개시내용의 일부 실시예들에 따른, 전력 손실 통지의 시나리오를 예시한다. UPS로의 AC 손실의 통지 및 후속하는 AC 전력으로부터의 전환의 흐름을 도시하는 시나리오(100)는 AC 라인 상태(112), UPS 출력 상태(114), 전력 손실 표시자(116), 및 시스템 부하 상태(118)를 포함한다.
AC 손실 이벤트(120) 이전의 선행 시간(122)에서, AC 라인 상태(112)는 진동 전압(예를 들어, 정현파 전압)을 가질 수 있다. 밑에 있는 AC 라인은 UPS에 결합될 수 있으며, UPS는 AC 라인, 또는 (예를 들어, 스탠바이 UPS에서) AC 라인에 의해 충전된 배터리로부터 선택된 출력을 가질 수 있다. 따라서, 선행 시간(122)에서, UPS는 AC 라인 상태를 UPS 출력으로 통과시키도록 선택할 수 있다(그리고 UPS 출력 상태(114)는 AC 라인 상태(112)를 반영할 수 있다). 그 시간 프레임에서, 시스템 부하 상태(118)는 최대에서 PPEAK 전력 소비(132)일 수 있다.
AC 손실 이벤트(120)의 발생 시에, UPS는 그의 배터리로부터 도출된 진동 전압을 UPS 출력으로 통과시키도록 선택하는 것으로 전환할 수 있다. 그 프로세스는 10 ms 이하일 수 있는 TSWITCHOVER 시간(124) 이후에 완료될 수 있다. 한편, AC 손실 이벤트(120)에서 AC 전력의 중단은 전력 손실 표시자(116) 상의 AC 손실 메시지(117)의 전달을 트리거할 수 있다.
AC 손실 이벤트(120)에 후속하여 - 예를 들어, AC 손실 메시지(117)의 수신 시에 - , 컴퓨터 시스템은 CPU 전력 소비(및, 따라서, 컴퓨터 시스템의 전력 소비)를 스로틀링하기 위한 폴드백 프로세스(fold back process)를 개시할 수 있다. 또한, 20 ms 이하일 수 있는 TFOLDBACK 시간(126)을 지나, UPS 상의 총 부하는 PPEAK 전력 소비(132)로부터 PFOLDBACK 전력 소비(138)로 폴드백(또는 스로틀링)될 수 있다.
따라서, TFOLDBACK 시간(126) 이후의 후속 시간(128)에서, UPS는 그의 배터리로부터 도출된 진동 전압을 UPS 출력으로 통과시키도록 선택할 수 있다. 그 시간 프레임에서, 컴퓨터 시스템의 전력 소비는 최대에서 PFOLDBACK 전력 소비(138)일 수 있다.
일부 실시예들에서, 선행 시간(122)에서, 허용가능한 UPS 출력 전력은 AC 상에 있을 때, DC 상에 있을 때(예를 들어, UPS의 배터리 상에 있을 때)와 동일한 최대 연속 전력으로 제한되지 않을 수 있다. 예를 들어, AC 상에 있을 때, 출력 전력은 단지 AC 입력으로부터 출력 콘센트(output outlet)로의 와이어들에 의해 제한될 수 있다. 일부 실시예들에서, 후속 시간(128)에서, PFOLDBACK 전력 소비(138)는 배터리 상에 있을 때 최대 허용가능한 연속 전력 이하일 수 있다. 일부 실시예들에 대해, 시스템 부하를 공급하는 PSU는 예를 들어 50 헤르츠 AC를 지원하기 위해 적어도 20 ms 동안 AC 전력의 하나의 전체 사이클이 손실되더라도 규정 내의 그의 출력을 지속하도록 동작가능할 수 있다. (도 1은 50 헤르츠로 교류하는(alternating) AC 라인 상태(112) 및 UPS 출력 상태(114)를 도시하지만, 일부 실시예들에서는, AC 라인 상태(112) 및/또는 UPS 출력 상태(114)는 다른 주파수로 교류할 수 있다).
기성품(off-the-shelf) UPS 디바이스들은 범용 직렬 버스(USB) 접속을 통해 컴퓨터 시스템에 호스팅될 수 있고, 운영 체제 환경에서 휴먼 인터페이스 디바이스(Human Interface Device, HID) 인터페이스 및 드라이버를 지원할 수 있다. 일부 실시예들에서, AC 손실 메시지는 USB 메시지(예컨대, HID로서 UPS와 관련된 USB 메시지)일 수 있다. 따라서, USB-기반 UPS를 일례로서 사용하여, AC 전력 손실 이벤트의 검출은 인박스 HID 미니포트 드라이버(inbox HID miniport driver)를 통해 컴퓨터 시스템에 통신될 수 있다.
일부 실시예들에서, 소프트웨어 메커니즘은 AC 손실 이벤트 시에 프로세서 주파수들 및/또는 코어 주파수들을 더 낮추도록 컴퓨터 시스템(예를 들어, pCode 펌웨어에 의해 실행될 수 있는 전력 제어기 또는 P-유닛)의 전력 에이전트에 통지할 수 있다. CPU 스로틀링을 개시하기 위한 예시적인 소프트웨어 흐름은 다음과 같이 설명될 수 있다:
Figure pat00002
AC 손실 표시가 전력 에이전트에 전송되면, 그것은 PL4를 낮출 수 있다. 또한, 일부 실시예들에서, AC 손실을 사용자에게 통지하기 위해 경고 메시지가 디스플레이될 수 있다.
기성품 USB-기반 UPS 디바이스들은 USB HID 사양들을 준수할 수 있고, 그에 따라 예를 들어 USB HID 메시징을 통해 운영 체제(OS)에 대한 다양한 종류의 통신들을 지원할 수 있다. 이러한 메시징은 "AC 존재" 표시자, "배터리 존재" 표시자, "배터리 충전" 및/또는 "배터리 방전" 표시자, "배터리 완전 충전 용량" 및/또는 "배터리 잔여 용량" 표시자, 및/또는 "셧다운 임박" 표시자를 포함할 수 있다.
도 2는 본 개시내용의 일부 실시예들에 따른, 전력 손실 검출 및 후속 프로세서 스로틀링을 위한 흐름도를 예시한다. 흐름(200)은 UPS 부분(210), OS 부분(220), 전력 에이전트 부분(230), 및 CPU 부분(240)을 포함할 수 있다.
UPS 부분(210)에서, 컴퓨터 시스템을 위한 UPS는 AC 손실 이벤트를 검출할 수 있다. OS 부분(220)에서, UPS는 AC 손실 이벤트를 컴퓨터 시스템의 OS에 통신할 수 있다. 예를 들어, 제1 OS 부분(221)에서, AC 손실 이벤트를 표시하는 USB HID 메시지가 OS의 클라이언트 드라이버에 통신될 수 있다. 제2 OS 부분(222)에서, 클라이언트 드라이버는 OS의 배터리 드라이버에 대한 AC 손실 이벤트를 확인할 수 있다. 그 후, 제3 OS 부분(223)에서, 배터리 드라이버는 차례로 AC 손실 이벤트를 OS의 전력 엔진 플러그인 드라이버(power engine plugin driver)에 통신할 수 있다.
전력 에이전트 부분(230)에서, OS는 AC 손실 이벤트를 컴퓨터 시스템의 전력 에이전트(230)(예를 들어, 전력 제어기 또는 P-유닛)에 통신할 수 있고, 전력 에이전트는 그 후 더티 지속적 근거리 메모리 콘텐츠를 원거리 메모리로 플러시하는 것을 개시할 수 있다. CPU 부분(240)에서, 전력 에이전트는 (예컨대 프로세서 주파수를 스로틀링함으로써) 프로세서 전력을 스로틀링할 수 있고, 그에 의해 UPS 상의 CPU 부하를 감소시킬 수 있다.
도 3은 본 개시내용의 일부 실시예들에 따른, 전력 손실의 통지 시에 프로세서 전력을 감소시키기 위한 메커니즘들을 예시한다. 설계(300)는 UPS(310) 및 컴퓨터 시스템(320)을 포함할 수 있다. UPS(310)가 컴퓨터 시스템(320) 외부에 있는 것으로서 도시되어 있지만, 일부 실시예들에서, 그것은 컴퓨터 시스템(320) 내에 위치할 수 있다.
컴퓨터 시스템(320)은 AC 손실 핸들링 회로(AC loss handling circuitry)(330), 하나 이상의 전압 조절기 디바이스(342), 하나 이상의 프로세서(344), 하나 이상의 근거리 메모리 회로(346), 및 하나 이상의 원거리 메모리 회로(348)를 포함할 수 있다. AC 손실 핸들링 회로(330)는 전력 손실의 표시자를 수신하는 입력(예를 들어, USB 인터페이스) 및 프로세서 전력 소비 레벨을 감소시키기 위한 표시자를 제공하는 출력을 가질 수 있다. 일부 실시예들에서, AC 손실 핸들링 회로는 P-유닛 또는 전력 제어기의 일부일 수 있다. 일부 실시예들에 대해, 시그널링은 인터페이스 상의 UPS(310)로부터 수신되어, AC 손실 핸들링 회로(330)에 대한 입력을 생성하도록 처리될 수 있다.
조절기 디바이스들(342)은 PSU를 포함할 수 있다. 일부 실시예들에서, 조절기 디바이스들(342)은 전압 조절기 모듈(예를 들어, 마더보드 상에, 또는 프로세서와 동일한 패키지 또는 다이 내에 있음)을 포함할 수 있다. 일부 실시예들에서, AC 손실 핸들링 회로(330)는 프로세서 전력 소비 레벨의 감소를 조절기 디바이스들(342)에 표시할 수 있다. 일부 실시예들에서, AC 손실 핸들링 회로(330)는 프로세서 전력 소비 레벨의 감소를 프로세서들(344)에 표시할 수 있다.
프로세서들(344)은 근거리 메모리 회로들(346) 및/또는 원거리 메모리 회로들(348)과 인터페이스할 수 있는 메모리 제어기 회로를 포함할 수 있다. 일부 실시예들에서, 메모리 제어기 회로는 프로세서들(344)과 패키지 레벨 또는 다이 레벨에서 통합될 수 있고, 다른 실시예들에서, 메모리 제어기 회로는 패키지 레벨 또는 다이 레벨 외부의 프로세서들(344)과 통합될 수 있다. 일부 실시예들에서, 근거리 메모리 회로들(346)은 원거리 메모리 회로들(348)에 결합되어 그와 통신할 수 있다.
일부 실시예들에서, 공급 전압이 중단되었다는 표시자는, "지속적"인 것으로 표시된 더티 근거리 메모리 콘텐츠(예를 들어, 근거리 메모리 회로들(346)의 콘텐츠)가 원거리 메모리(즉, 원거리 메모리 회로들(348))로 플러시되어야 한다는 표시자를 동반하거나 그의 어써션(assertion)을 초래할 수 있다. 다른 실시예들에서는, 근거리 메모리 콘텐츠를 원거리 메모리로 플러시하는 것이 일어나지 않을 수 있다.
따라서, 다양한 실시예들에서, (컴퓨터 시스템(300)과 같은) 컴퓨터 시스템은 시스템에 대한 공급 전압이 중단되었다는 표시자를 수신하는 입력을 갖는 장치(예컨대, AC 손실 핸들링 회로(330)), 및 프로세서 전력 소비 레벨을 감소시키기 위한 표시자를 제공하는 출력을 포함할 수 있다. 장치는 또한 시스템에 대한 공급 전압이 중단되었다는 표시자에 기초하여 프로세서 전력 레벨을 감소시키기 위한 표시자를 확립(establish)하는 회로를 가질 수 있다.
다양한 실시예들에서, 시스템에 대한 공급 전압이 중단되었다는 표시자는 AC 손실 메시지를 포함할 수 있다. 일부 실시예들에 대해, 공급 전압은 AC 전압일 수 있다. 일부 실시예들에서, 시스템에 대한 공급 전압이 중단되었다는 표시자는 공급 전압이 무-전압 레벨(no-voltage level)로 떨어졌다는 표시자를 포함할 수 있다.
일부 실시예들에 대해, 프로세서 전력 소비 레벨을 감소시키기 위한 표시자는 프로세서 주파수를 스로틀링하기 위한 표시자를 포함할 수 있다. 일부 실시예들에서, 프로세서 전력 소비 레벨을 감소시키기 위한 표시자는 제1 메모리의 콘텐츠의 적어도 일부를 제2 메모리로 플러시하기 위한 표시자를 포함할 수 있다. 다양한 실시예들에서, 제1 메모리는 근거리 메모리(예를 들어, DRAM 또는 DDR 캐시 디바이스)를 포함할 수 있고, 제2 메모리는 원거리 메모리(예를 들어, Optane™ 메모리 디바이스)를 포함할 수 있고, 어느 하나 또는 둘 다는 지속적 메모리를 포함할 수 있다.
일부 실시예들에서, 공급 전압은 제1 크기의 전력에 대응할 수 있다(예를 들어, RMS(root-mean-square) 크기와 같은, 제1 크기의 전력에 대응하는 AC 전압). UPS는 시스템에 대한 공급 전압이 중단되었다는 표시자에 후속하는 미리 결정된 시간 길이 동안 시스템에 제1 크기(예를 들어, PPEAK 전력 소비(132)의 크기)의 전력을 갖는 전압을 공급할 수 있고, UPS는 미리 결정된 시간 길이에 후속하여 시스템에 제2 크기(예를 들어, PFOLDBACK 전력 소비(138)의 크기)의 전력을 갖는 전압을 공급할 수 있으며, 제1 크기는 제2 크기보다 크다.
일부 실시예들에서, 제1 크기는 제2 크기보다 적어도 40 퍼센트 더 클 수 있다. 일부 실시예들에 대해, 미리 결정된 시간 길이는 20 밀리초 이하일 수 있다.
대안적으로, 다양한 실시예들에서, (컴퓨터 시스템(300)과 같은) 컴퓨터 시스템은 시스템에 공급되는 AC 전압이 정지되었다는 제1 표시자를 수신하는 입력을 갖는 장치(예컨대, AC 손실 핸들링 회로(330)), 및 제1 메모리의 콘텐츠의 적어도 일부를 제2 메모리로 플러시하기 위한 제2 표시자를 제공하는 출력을 포함할 수 있다. 장치는 또한 제1 표시자에 기초하여 제2 표시자를 확립하는 회로를 가질 수 있다.
일부 실시예들에서, 제1 표시자는 (예를 들어, USB를 통해 UPS에 통지된 AC 손실 검출 이벤트에 기초하여) AC 손실 메시지를 포함할 수 있다. 일부 실시예들에 대해, 제2 표시자는 프로세서 전력 소비 레벨을 감소시키기 위한 표시자, 또는 프로세서 주파수를 스로틀링하기 위한 표시자 중 적어도 하나를 포함할 수 있다.
다양한 실시예들에서, 제1 메모리는 근거리 메모리(예를 들어, DRAM 또는 DDR 캐시 디바이스)를 포함할 수 있고, 제2 메모리는 원거리 메모리(예를 들어, Optane™ 메모리 디바이스)를 포함할 수 있고, 어느 하나 또는 둘 다는 지속적 메모리를 포함할 수 있다.
일부 실시예들에서, 시스템에 공급되는 AC 전압은 (RMS 크기와 같은) 제1 크기의 전력에 대응할 수 있다. UPS는 시스템에 대한 공급 전압이 중단되었다는 표시자에 후속하는 미리 결정된 시간 길이 동안 시스템에 제1 크기의 전력을 갖는 전압을 공급할 수 있고, UPS는 미리 결정된 시간 길이에 후속하여 시스템에 제2 크기의 전력을 갖는 전압을 공급할 수 있으며, 제1 크기는 제2 크기보다 크다.
일부 실시예들에서, 제1 크기는 제2 크기보다 적어도 40 퍼센트 더 클 수 있다. 일부 실시예들에 대해, 미리 결정된 시간 길이는 20 밀리초 이하일 수 있다.
도 4는 본 개시내용의 일부 실시예들에 따른, 전력 손실의 통지 시에 프로세서 전력을 감소시키기 위한 방법들을 예시한다. 방법(400)은 수신(410), 제공(420), 및 확립(430)을 포함할 수 있다. 수신(410)에서, 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 표시자가 수신될 수 있다. 제공(420)에서, 프로세서 전력 소비 레벨을 감소시키기 위한 표시자가 (예를 들어, 하나 이상의 전압 조절기 및/또는 하나 이상의 프로세서에) 제공될 수 있다. 확립(430)에서, 프로세서 전력 레벨을 감소시키기 위한 표시자는 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 표시자에 기초하여 확립될 수 있다.
일부 실시예들에서, 공급 전압은 AC 전압일 수 있다. 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 표시자는 AC 손실 메시지를 포함할 수 있고, 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 표시자는 공급 전압이 무-전압 레벨로 떨어졌다는 표시자를 포함할 수 있다.
일부 실시예들에 대해, 프로세서 전력 소비 레벨을 감소시키기 위한 표시자는 프로세서 주파수를 스로틀링하기 위한 표시자를 포함할 수 있다. 일부 실시예들에서, 프로세서 전력 소비 레벨을 감소시키기 위한 표시자는 제1 메모리의 콘텐츠의 적어도 일부를 제2 메모리로 플러시하기 위한 표시자를 포함할 수 있다. 제1 메모리는 근거리 메모리(예를 들어, DRAM 또는 DDR 캐시 디바이스)를 포함할 수 있고, 제2 메모리는 원거리 메모리(예를 들어, Optane™ 메모리 디바이스)를 포함할 수 있고, 어느 하나 또는 둘 다는 지속적 메모리를 포함할 수 있다.
일부 실시예들에서, 공급 전압은 제1 크기의 전력에 대응할 수 있다. UPS는 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 표시자에 후속하는 미리 결정된 시간 길이 동안 시스템에 제1 크기의 전력을 갖는 전압을 공급하도록 동작가능할 수 있고, UPS는 미리 결정된 시간 길이에 후속하여 컴퓨터 시스템에 제2 크기의 전력을 갖는 전압을 공급하도록 동작가능할 수 있으며, 제1 크기는 제2 크기보다 크다. 일부 실시예들에 대해, 제1 크기는 제2 크기보다 적어도 40 퍼센트 더 클 수 있다. 일부 실시예들에서, 미리 결정된 시간 길이는 20 밀리초 이하일 수 있다.
도 4를 참조한 흐름도에서의 액션들은 특정 순서로 도시되지만, 액션들의 순서는 수정될 수 있다. 따라서, 예시된 실시예들은 상이한 순서로 수행될 수 있고, 일부 액션들은 병렬로 수행될 수 있다. 도 4에 열거된 액션들 및/또는 동작들 중 일부는 특정 실시예들에 따라 선택적(optional)이다. 제시된 액션들의 넘버링은 명료성을 위한 것이며, 다양한 액션들이 일어나야 하는 동작들의 순서를 규정하도록 의도되지 않는다. 부가적으로, 다양한 흐름들로부터의 동작들이 다양한 조합으로 활용될 수 있다.
일부 실시예들에서, 장치는 도 4의 방법들의 다양한 액션들 및/또는 동작들을 수행하기 위한 수단을 포함할 수 있다.
또한, 일부 실시예들에서, 머신 판독가능 저장 매체는, 실행될 때, 하나 이상의 프로세서로 하여금, 도 4의 방법을 포함하는 동작을 수행하게 하는 실행가능 명령어들을 가질 수 있다. 이러한 머신 판독가능 저장 매체는 자기 저장 매체(예를 들어, 자기 테이프들 또는 자기 디스크들), 광학 저장 매체(예를 들어, 광학 디스크들), 전자 저장 매체(예를 들어, 종래의 하드 디스크 드라이브들, 고체 상태 디스크 드라이브들, 또는 플래시 메모리 기반 저장 매체), 또는 임의의 다른 유형의(tangible) 저장 매체 또는 비일시적 저장 매체와 같은 다양한 저장 매체들 중 임의의 것을 포함할 수 있다.
도 5는 일부 실시예들에 따른, 전력 손실의 통지 시에 프로세서 전력을 감소시키기 위한 메커니즘들을 갖는 컴퓨터 시스템 또는 컴퓨팅 디바이스를 예시한다. 임의의 다른 도면의 요소들과 동일한 참조 번호들(또는 명칭들)을 갖는 도 5의 요소들은 기술된 것과 유사한 임의의 방식으로 동작하거나 기능할 수 있지만, 이에 제한되지 않는다는 점을 주목한다.
일부 실시예들에서, 디바이스(500)는 컴퓨팅 태블릿, 모바일폰 또는 스마트폰, 랩톱, 데스크톱, 사물 인터넷(Internet-of-Things, IOT) 디바이스, 서버, 웨어러블 디바이스, 셋톱 박스, 무선-가능 이-리더(wireless-enabled e-reader) 등과 같은 적절한 컴퓨팅 디바이스를 포함할 수 있다. 특정 컴포넌트들은 일반적으로 도시되고, 이러한 디바이스의 모든 컴포넌트들이 디바이스(500)에 도시되는 것은 아니라는 점이 이해될 것이다. 다양한 실시예들에서, 디바이스(500)는 컴퓨터 시스템(320)을 포함할 수 있다.
일부 실시예들에서, 디바이스(500)는 SoC(System-on-Chip)(501)를 포함할 수 있다. SoC(501)의 예시적인 경계는 도 5에서 점선들을 사용하여 도시되며, 일부 예시적인 컴포넌트들은 SoC(501) 내에 포함되는 것으로서 도시된다. 그러나, SoC(501)는 디바이스(500)의 임의의 적절한 컴포넌트들을 포함할 수 있다.
일부 실시예들에서, 디바이스(500)는 프로세서(504)를 포함할 수 있다. 프로세서(504)는 마이크로프로세서들, 애플리케이션 프로세서들, 마이크로컨트롤러들, 프로그램가능 로직 디바이스들, 처리 코어들, 또는 다른 처리 수단과 같은 하나 이상의 물리 디바이스를 포함할 수 있다. 프로세서(504)에 의해 수행되는 처리 동작들은 애플리케이션들 및/또는 디바이스 기능들이 차례로 실행되는 운영 체제 또는 운영 플랫폼의 실행을 포함할 수 있다. 처리 동작들은 인간 사용자 또는 다른 디바이스들과의 I/O(입력/출력)에 관련된 동작들, 전력 관리에 관련된 동작들, 컴퓨팅 디바이스(500)를 다른 디바이스에 접속하는 것에 관련된 동작들, 및/또는 그와 유사한 것을 포함할 수 있다. 처리 동작들은 또한 오디오 I/O 및/또는 디스플레이 I/O에 관련된 동작들을 포함할 수 있다.
일부 실시예들에서, 프로세서(504)는 다수의 처리 코어들(508a, 508b, 및 508c)(코어들로도 지칭됨)을 포함할 수 있다. 3개의 코어(508a, 508b, 및 508c)가 도 5에 도시되어 있지만, 프로세서(504)는 임의의 적절한 수의 코어들, 예를 들어, 수십개의 코어들 또는 심지어 수백개의 코어들을 포함할 수 있다. 코어들(508a, 508b, 및/또는 508c)은 단일 집적 회로(IC) 칩 상에 구현될 수 있다. 더욱이, 칩은 하나 이상의 공유 및/또는 전용 캐시, 버스 또는 인터커넥션, 그래픽 및/또는 메모리 제어기, 및/또는 다른 컴포넌트를 포함할 수 있다. 다양한 실시예들에서, 프로세서(504)는 하나 이상의 프로세서(344)를 포함할 수 있다.
일부 실시예들에서, 프로세서(504)는 캐시(506)를 포함할 수 있다. 일부 실시예들에서, 캐시(506)의 섹션들은 개별적인 코어들에 전용될 수 있다(예를 들어, 캐시(506)의 제1 섹션은 코어(508a)에 전용될 수 있고, 캐시(506)의 제2 섹션은 코어(508b)에 전용될 수 있고, 기타등등일 수 있다). 일부 실시예들에서, 캐시(506)의 하나 이상의 섹션은 코어들 중 2개 이상 사이에서 공유될 수 있다. 캐시(506)는 상이한 레벨들, 예를 들어, 레벨 1(L1) 캐시, 레벨 2(L2) 캐시, 레벨 3(L3) 캐시 등으로 분할될 수 있다.
일부 실시예들에서, 코어들(508a, 508b, 및/또는 508c)은 코어에 의한 실행을 위해 명령어들(조건부 분기들을 갖는 명령어들을 포함함)을 페치하기 위한 페치 유닛(fetch unit)을 포함할 수 있다. 명령어들은 (각종의 저장 디바이스들 중 임의의 것을 포함할 수 있는) 메모리(530)로부터 페치될 수 있다. 코어들(508a, 508b, 및/또는 508c)은 페치된 명령어를 디코딩하는 디코드 유닛을 또한 포함할 수 있다. 일부 실시예들에 대해, 디코드 유닛은 페치된 명령어를 복수의 마이크로-연산들(micro-operations)로 디코딩할 수 있다. 코어들(508a, 508b, 및/또는 508c)은 디코딩된 명령어들을 저장하는 것과 연관된 다양한 연산들을 수행하는 스케줄 유닛을 또한 포함할 수 있다. 일부 실시예들에서, 스케줄 유닛은, 명령어들이 디스패치(dispatch)될 준비가 될 때까지, 예를 들어, 디코딩된 명령어의 모든 소스 값들이 이용가능해질 때까지, 디코드 유닛으로부터의 데이터를 유지(hold)할 수 있다. 일부 실시예들에 대해, 스케줄 유닛은 실행을 위해 실행 유닛에 디코딩된 명령어들을 스케줄링 및/또는 발행(또는 디스패치)할 수 있다.
실행 유닛은, 그것들이 디코딩(예를 들어, 디코드 유닛에 의해) 및 디스패치(예를 들어, 스케줄 유닛에 의해)된 후에 디스패치된 명령어들을 실행할 수 있다. 일부 실시예들에서, 실행 유닛은 하나보다 많은 타입의 실행 유닛(예컨대, 이미징 계산 유닛, 그래픽 계산 유닛, 범용 계산 유닛 등)을 포함할 수 있다. 실행 유닛은 또한 덧셈, 뺄셈, 곱셈, 및/또는 나눗셈과 같은 다양한 산술 연산들을 수행할 수 있고, 하나 이상의 산술 논리 유닛(arithmetic logic unit, ALU)을 포함할 수 있다. 일부 실시예들에 대해, 코-프로세서(도시되지 않음)가 실행 유닛과 함께 다양한 산술 연산들을 수행할 수 있다.
또한, 실행 유닛은 명령어들을 비순차적으로(out-of-order) 실행할 수 있다. 따라서, 일부 실시예들에서, 코어들(508a, 508b, 및/또는 508c)은 비순차적 프로세서 코어를 포함할 수 있다. 코어들(508a, 508b, 및/또는 508c)은 또한 리타이어먼트 유닛(retirement unit)을 포함할 수 있다. 리타이어먼트 유닛은 실행된 명령어들이 커밋(commit)된 후에 실행된 명령어들을 리타이어(retire)할 수 있다. 일부 실시예들에 대해, 실행된 명령어들의 리타이어먼트는 프로세서 상태가 명령어들의 실행으로부터 커밋되는 것, 명령어들에 의해 사용된 물리 레지스터들이 할당-해제되는 것 등을 초래할 수 있다. 코어들(508a, 508b, 및/또는 508c)은 또한 하나 이상의 버스를 통해 코어의 컴포넌트들과 다른 컴포넌트들 사이의 통신을 가능하게 하는 버스 유닛을 포함할 수 있다. 코어들(508a, 508b, 및/또는 508c)은 (할당된 앱 우선순위들 및/또는 서브시스템 상태들(모드들) 연관과 관련된 값들과 같은) 코어의 다양한 컴포넌트들에 의해 액세스되는 데이터를 저장하는 하나 이상의 레지스터를 추가적으로 포함할 수 있다.
일부 실시예들에서, 디바이스(500)는 디바이스(500)가 외부 디바이스들과 통신할 수 있게 하기 위해 하드웨어 디바이스들(예를 들어, 무선 및/또는 유선 커넥터들 및 통신 하드웨어) 및/또는 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들 등)을 포함할 수 있는 하나 이상의 접속성 회로(connectivity circuitry)(531)를 포함할 수 있다. 디바이스(500)는 다른 컴퓨팅 디바이스들, 무선 액세스 포인트들 또는 기지국들 등과 같은 외부 디바이스들로부터 분리될 수 있다.
일부 실시예들에서, 접속성 회로들(531)은 다수의 상이한 타입들의 접속성(예를 들어, 접속성 프로토콜들)을 지향하는 회로들을 포함할 수 있다. 일반화하기 위해, 접속성 회로들(531)은 셀룰러 접속성 회로, 무선 접속성 회로 등을 포함할 수 있다. 접속성 회로들(531)의 셀룰러 접속성 회로들은 일반적으로 예컨대 GSM(global system for mobile communications) 또는 그 변형들 또는 파생물들을 통해, CDMA(code division multiple access) 또는 그 변형들 또는 파생물들을 통해, TDM(time division multiplexing) 또는 그 변형들 또는 파생물들을 통해, 3GPP(3rd Generation Partnership Project) UMTS(Universal Mobile Telecommunications Systems) 시스템 또는 그 변형들 또는 파생물들을 통해, 3GPP LTE(Long-Term Evolution) 시스템 또는 그 변형들 또는 파생물들을 통해, 3GPP LTE-A(LTE-Advanced) 시스템 또는 그 변형들 또는 파생물들을 통해, 5G(Fifth Generation) 무선 시스템 또는 그 변형들 또는 파생물들을 통해, 5G 모바일 네트워크 시스템 또는 그 변형들 또는 파생물들을 통해, 5G NR(New Radio) 시스템 또는 그 변형들 또는 파생물들을 통해, 또는 다른 셀룰러 서비스 표준들을 통해, 무선 캐리어들에 의해 제공되는 셀룰러 네트워크 접속성(cellular network connectivity)을 지칭할 수 있다.
접속성 회로들(531)의 무선 접속성 회로들(또는 무선 인터페이스들)은 일반적으로 셀룰러가 아닌 무선 접속성을 지칭할 수 있고, 개인 영역 네트워크들(예컨대, 블루투스, 근접장(Near Field) 등), 로컬 영역 네트워크들(예컨대, Wi-Fi), 광역 네트워크들(예컨대, WiMax), 및/또는 다른 무선 통신을 포함할 수 있다. 일부 실시예들에 대해, 접속성 회로들(531)은, 시스템 실시예가 무선 디바이스 내로(예를 들어, 셀폰 또는 개인용 디지털 보조기기 내로) 통합될 수 있도록, 유선 또는 무선 인터페이스와 같은 네트워크 인터페이스를 포함할 수 있다.
일부 실시예들에서, 디바이스(500)는 하나 이상의 I/O 디바이스와의 상호작용에 관련된 하드웨어 디바이스들 및/또는 소프트웨어 컴포넌트들을 나타낼 수 있는 제어 허브(532)를 포함할 수 있다. 제어 허브(532)는 칩셋, 플랫폼 제어 허브(Platform Control Hub, PCH), 및/또는 이와 유사한 것일 수 있다. 제어 허브(532)를 통해, 프로세서(504)는 디스플레이(522)(또는 하나 이상의 디스플레이), 하나 이상의 주변 디바이스(524), 하나 이상의 저장 디바이스(528), 하나 이상의 다른 외부 디바이스(529) 등과 통신할 수 있다.
제어 허브(532)는, 사용자가 시스템과 상호작용할 수 있는 디바이스(500)에 접속하는 추가적인 디바이스들에 대한 하나 이상의 접속 포인트를 제공할 수 있다. 일부 실시예들에서, 디바이스(500)(예를 들어, 외부 디바이스들(529))에 부착될 수 있는 디바이스들은 마이크로폰 디바이스들, 스피커 또는 스테레오 시스템들, 오디오 디바이스들, 비디오 시스템들 또는 다른 디스플레이 디바이스들, 키보드 또는 키패드 디바이스들, 및/또는 카드 판독기들 또는 다른 디바이스들과 같은 특정 애플리케이션들과 함께 사용하기 위한 다른 I/O 디바이스들을 포함할 수 있다.
위에서 언급된 바와 같이, 제어 허브(532)는 오디오 디바이스들, 디스플레이(522) 등과 상호작용할 수 있다. 일부 실시예들에서, 마이크로폰 또는 다른 오디오 디바이스를 통한 입력은 디바이스(500)의 하나 이상의 애플리케이션 또는 기능에 대한 입력 또는 커맨드를 제공할 수 있다. 추가로, 오디오 출력이 디스플레이 출력 대신 또는 디스플레이 출력에 더하여 제공될 수 있다. 일부 실시예들에 대해, 디스플레이(522)가 터치 스크린을 포함하는 경우, 디스플레이(522)는 또한, 제어 허브(532)에 의해 적어도 부분적으로 관리될 수 있는 입력 디바이스로서 작용할 수 있다. 제어 허브(532)에 의해 관리되는 I/O 기능들을 제공하기 위한 추가적인 버튼들 또는 스위치들이 컴퓨팅 디바이스(500) 상에 또한 존재할 수 있다. 일부 실시예들에서, 제어 허브(532)는 가속도계들, 카메라들, 광 센서들 또는 다른 환경 센서들, 또는 디바이스(500)에 포함될 수 있는 다른 하드웨어와 같은 디바이스들을 관리할 수 있다. 입력은 직접 사용자 상호작용의 일부일 수 있고, 또한 시스템에 환경 입력을 제공하여 동작들(예컨대, 잡음에 대한 필터링, 밝기 검출에 대한 디스플레이들의 조정, 카메라에 대한 플래시의 적용, 또는 다른 특징들)에 영향을 줄 수 있다.
일부 실시예들에서, 제어 허브(532)는 임의의 적절한 통신 프로토콜, 예를 들어, PCIe(Peripheral Component Interconnect Express), USB(Universal Serial Bus), 선더볼트(Thunderbolt), HDMI(High Definition Multimedia Interface), 파이어와이어(Firewire) 등을 사용하여 다양한 디바이스들에 결합될 수 있다.
일부 실시예들에서, 디스플레이(522)는 사용자가 디바이스(500)와 상호작용하기 위한 시각적 및/또는 촉각적 디스플레이를 제공하는 하드웨어 컴포넌트들(예를 들어, 디스플레이 디바이스들) 및 소프트웨어 컴포넌트들(예를 들어, 드라이버들)을 나타낼 수 있다. 디스플레이(522)는 디스플레이를 사용자에게 제공하기 위해 사용되는 디스플레이 인터페이스, 디스플레이 스크린, 및/또는 하드웨어 디바이스를 포함할 수 있다. 일부 실시예들에서, 디스플레이(522)는 사용자에게 출력과 입력 둘 다를 제공하는 터치 스크린(또는 터치 패드) 디바이스를 포함할 수 있다. 일부 실시예들에서, 디스플레이(522)는 프로세서(504)와 직접 통신할 수 있다. 디스플레이(522)는 (예를 들어, 모바일 전자 디바이스 또는 랩톱 디바이스에서와 같이) 내부 디스플레이 디바이스 또는 디스플레이 인터페이스(예를 들어, DisplayPort 등)를 통해 부착된 외부 디스플레이 디바이스일 수 있다. 일부 실시예들에 대해, 디스플레이(522)는 가상 현실(VR) 애플리케이션들 또는 증강 현실(AR) 애플리케이션들에서 사용하기 위한 입체 디스플레이 디바이스(stereoscopic display device)와 같은 헤드-장착형 디스플레이(head mounted display, HMD)일 수 있다.
일부 실시예들에서, 프로세서(504)에 더하여(또는 그 대신에), 디바이스(500)는 그래픽 처리 유닛(GPU)(도면에 도시되지 않음)을 포함할 수 있다. GPU는 디스플레이(522) 상에 콘텐츠를 디스플레이하는 하나 이상의 양태를 제어할 수 있는 하나 이상의 그래픽 처리 코어를 포함할 수 있다.
일부 실시예들에 대해, 제어 허브(532)는 예를 들어 주변 디바이스들(524)에 대한 주변장치 접속들을 이루기 위한 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들 등)뿐만 아니라, 하드웨어 인터페이스들 및 커넥터들을 포함할 수 있다.
디바이스(500)는 다른 컴퓨팅 디바이스들에 대한 주변 디바이스일 수 있을 뿐만 아니라 그에 접속된 주변 디바이스들을 가질 수 있다는 점이 이해될 것이다. 디바이스(500)는 디바이스(500) 상의 콘텐츠의 관리(예를 들어, 콘텐츠의 다운로딩 및/또는 업로딩, 변경, 및/또는 동기화)와 같은 목적을 위해 다른 컴퓨팅 디바이스들에 접속하기 위한 "도킹(docking)" 커넥터를 가질 수 있다. 추가로, 도킹 커넥터는 컴퓨팅 디바이스(500)가 콘텐츠 출력을 제어할 수 있게 하는 특정 주변장치들에(예를 들어, 시청각 시스템들 및/또는 다른 시스템들에) 디바이스(500)가 접속할 수 있게 할 수 있다.
사유 도킹 커넥터(proprietary docking connector) 또는 다른 사유 접속 하드웨어에 추가하여, 디바이스(500)는 공통 또는 표준 기반 커넥터들을 통해 주변장치 접속들을 이룰 수 있다. 이러한 커넥터들은 USB(Universal Serial Bus) 커넥터(다수의 상이한 하드웨어 인터페이스 중 임의의 것을 포함할 수 있음), DisplayPort 커넥터 또는 MDP(MiniDisplayPort) 커넥터, HDMI(High Definition Multimedia Interface) 커넥터, 파이어와이어 커넥터, 또는 다른 타입들의 커넥터들을 포함할 수 있다.
일부 실시예들에서, 접속성 회로들(531)은 예를 들어 프로세서(504)에 직접 결합되는 것에 부가하여, 또는 그 대신에, 제어 허브(532)에 결합될 수 있다. 일부 실시예들에서, 디스플레이(522)는 예를 들어 프로세서(504)에 직접 결합되는 것에 부가하여, 또는 그 대신에, 제어 허브(532)에 결합될 수 있다.
일부 실시예들에서, 디바이스(500)는 메모리 인터페이스(534)를 통해 프로세서(504)에 결합될 수 있는 메모리(530)를 포함할 수 있다. 메모리(530)는 디바이스(500)에 정보를 저장하기 위한 메모리 디바이스들을 포함할 수 있다. 메모리 디바이스들은 비휘발성 메모리 디바이스들(메모리 디바이스에 대한 전력이 중단되는 경우 상태가 변경되지 않을 수 있음) 및/또는 휘발성 메모리 디바이스들(메모리 디바이스에 대한 전력이 중단되는 경우 상태가 불확정적일 수 있거나 손실될 수 있음)을 포함할 수 있다. 메모리(530)는 DRAM(dynamic random access memory) 디바이스, SRAM(static random access memory) 디바이스, 플래시 메모리 디바이스, 상 변화 메모리 디바이스, 또는 다른 메모리 디바이스(예를 들어, 프로세스 메모리로서 역할을 하기에 적합한 성능을 갖는 메모리 디바이스)를 포함할 수 있다. 일부 실시예들에서, 메모리(530)는, 하나 이상의 프로세서(예를 들어, 프로세서(504))가 애플리케이션 또는 프로세스를 실행할 때 사용하기 위한 데이터 및 명령어들을 저장하기 위해, 디바이스(500)에 대한 시스템 메모리로서 동작할 수 있다. 메모리(530)는 애플리케이션 데이터, 사용자 데이터, 음악, 사진들, 문서들, 또는 다른 데이터와, 디바이스(500)의 애플리케이션들 및 기능들의 실행과 관련된 시스템 데이터(장기적이든지 또는 일시적이든지)를 저장할 수 있다.
다양한 실시예들 및 예들의 요소들은 또한 컴퓨터 실행가능 명령어들(예를 들어, 본 명세서에서 논의되는 임의의 다른 프로세스들을 구현하기 위한 명령어들)을 저장하기 위한 머신 판독가능 매체(예를 들어, 메모리(530))로서 제공될 수 있다. 머신 판독가능 매체(예를 들어, 메모리(530))는, 플래시 메모리, 광학 디스크들, CD-ROM들, DVD ROM들, RAM들, EPROM들, EEPROM들, 자기 또는 광학 카드들, 상 변화 메모리(phase change memory, PCM), 또는 전자적 또는 컴퓨터 실행가능 명령어들을 저장하기에 적합한 다른 타입들의 머신 판독가능 매체를 포함할 수 있으며, 이에 제한되지 않는다. 본 개시내용의 일부 실시예들은 원격 컴퓨터(예를 들어, 서버)로부터 요청 컴퓨터(예를 들어, 클라이언트)에게 통신 링크(예를 들어, 모뎀 또는 네트워크 접속)를 통해 데이터 신호들에 의해 전송될 수 있는 컴퓨터 프로그램(예를 들어, BIOS)으로서 다운로드될 수 있다. 다양한 실시예들에서, 캐시(506) 및/또는 메모리(530)는 하나 이상의 근거리 메모리 회로(346) 및/또는 하나 이상의 원거리 메모리 회로(348)를 포함할 수 있다.
일부 실시예들에서, 디바이스(500)의 하나 이상의 측정 회로 및/또는 센서는 예를 들어 디바이스(500)의 다양한 컴포넌트들의 온도를 측정하기 위한 온도 측정 회로들(540)을 포함할 수 있다. 일부 실시예들에서, 온도 측정 회로들(540)은, 온도가 측정되고 모니터링되는 다양한 컴포넌트들에 내장되거나, 결합되거나 부착될 수 있다. 일부 실시예들에 대해, 온도 측정 회로들(540)은 코어들(508a, 508b, 508c), 전압 조절기(514), 메모리(530), SoC(501)의 마더보드, 및/또는 디바이스(500)의 임의의 다른 적절한 컴포넌트 중 하나 이상의(또는 그 내의) 온도들을 측정할 수 있다.
일부 실시예들에서, 디바이스(500)의 측정 회로들 및/또는 센서들은 예를 들어 디바이스(500)의 하나 이상의 컴포넌트에 의해 소비되는 전력을 측정하기 위한 하나 이상의 전력 측정 회로(542)를 포함할 수 있다. 일부 실시예들에 대해, 전력 측정 회로들(542)은 전력, 전압, 및/또는 전류를 측정할 수 있다. 일부 실시예들에서, 전력 측정 회로들(542)은 전력, 전압, 및/또는 전류 소비가 측정되고 모니터링되는 다양한 컴포넌트들에 내장, 결합, 또는 부착될 수 있다. 일부 실시예들에 대해, 전력 측정 회로들(542)은: 전압 조절기(514)(하나 이상의 전압 조절기를 포함할 수 있음)에 의해 공급되는 전력, 전압, 및/또는 전류; SoC(501)에 공급되는 전력; 디바이스(500)에 공급되는 전력; 디바이스(500)의 프로세서(504)(또는 임의의 다른 컴포넌트)에 의해 소비되는 전력; 기타등등을 측정할 수 있다.
일부 실시예들에서, 디바이스(500)는 전압 조절기(514) 내의 하나 이상의 전압 조절기 회로를 포함할 수 있다. 전압 조절기(514)는 적절한 전압 레벨들에서 신호들을 생성할 수 있으며, 이 신호들은 디바이스(500)의 임의의 적절한 컴포넌트들을 동작시키기 위해 공급될 수 있다. 예로서, 전압 조절기(514)는 디바이스(500)의 프로세서(504)에 하나 이상의 신호(예를 들어, 전압 신호)를 공급하는 것으로서 도시되어 있다. 일부 실시예들에서, 전압 조절기(514)는 하나 이상의 전압 식별(Voltage Identification, VID) 신호를 수신할 수 있고, VID 신호들에 기초하여 적절한 레벨들에서 (예를 들어, 프로세서(504)에) 전압 신호들을 생성한다. 다양한 타입의 VR들이 전압 조절기(514)에 대해 활용될 수 있다. 일부 실시예들에서, 전압 조절기(514)는 "벅(buck)" 전압 조절기, "부스트" 전압 조절기, 벅 및 부스트 전압 조절기들의 조합, 저 드롭아웃(low dropout, LDO) 조절기들, 스위칭 DC-DC 조절기들 등을 포함할 수 있다. 벅 전압 조절기들은 1보다 작은 비율로 입력 전압이 출력 전압으로 변환되는 전력 전달 애플리케이션들(power delivery applications)에서 사용될 수 있다. 부스트 전압 조절기들은 1보다 큰 비율로 입력 전압이 출력 전압으로 변환되는 전력 전달 애플리케이션들에서 사용될 수 있다. 일부 실시예들에서, 각각의 프로세서 코어는, 전력 제어 유닛(Power Control Unit, PCU)(510a), PCU(510b), 및/또는 PMIC(Power Management Integrated Circuit)(512)에 의해 제어될 수 있는, 그 자신의 전압 조절기를 가질 수 있다. 일부 실시예들에서, 각각의 코어는 전력 관리를 위한 효율적인 제어를 제공하기 위해 분산된 LDO들의 네트워크를 가질 수 있다. LDO들은 디지털, 아날로그, 또는 디지털 또는 아날로그 LDO들의 조합일 수 있다.
일부 실시예들에서, 디바이스(500)는 클록 생성기(516) 내의 하나 이상의 클록 생성기 회로를 포함할 수 있다. 클록 생성기(516)는 적절한 주파수 레벨들에서 클록 신호들을 생성하고, 이 클록 신호들은 디바이스(500)의 임의의 적절한 컴포넌트들에 공급될 수 있다. 예로서, 클록 생성기(516)는 디바이스(500)의 프로세서(504)에 클록 신호들을 공급하는 것으로서 도시되어 있다. 일부 실시예들에서, 클록 생성기(516)는 하나 이상의 주파수 식별(Frequency Identification, FID) 신호를 수신할 수 있고, FID 신호들에 기초하여, 적절한 주파수에서 클록 신호들을 생성할 수 있다.
일부 실시예들에서, 디바이스(500)는 디바이스(500)의 다양한 컴포넌트들에 전력을 공급하는 배터리(518)를 포함할 수 있다. 예로서, 배터리(518)는 프로세서(504)에 전력을 공급하는 것으로서 도시되어 있다. 도면들에 도시되지 않았지만, 디바이스(500)는 예를 들어 교류(AC) 어댑터로부터 수신된 AC 전원에 기초하여 배터리를 재충전하기 위한 충전 회로를 포함할 수 있다.
일부 실시예들에서, 디바이스(500)는 PCU(510a) 및/또는 PCU(510b)(전력 관리 유닛(Power Management Unit, PMU), 전력 제어기 등이라고도 지칭될 수 있음)를 포함할 수 있다. 일부 실시예들에서, PCU(510a)는 PCU(510a)로 라벨링된 점선 박스를 사용하여 상징적으로 도시된 바와 같이, 코어들(508a, 508b, 및/또는 508c) 중 하나 이상에 의해 구현될 수 있다. 일부 실시예들에 대해, PCU(510b)는 PCU(510b)로 라벨링된 점선 박스를 사용하여 상징적으로 도시된 바와 같이, 코어들 외부에 구현될 수 있다. PCU(510a) 및/또는 PCU(510b)는 디바이스(500)에 대한 다양한 전력 관리 동작들을 구현할 수 있다. PCU(510a) 및/또는 PCU(510b)는 디바이스(500)에 대한 다양한 전력 관리 동작들을 구현하기 위해 하드웨어 인터페이스들, 하드웨어 회로들, 커넥터들, 레지스터들 등뿐만 아니라, 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함할 수 있다. 일부 실시예들에서, PCU(510a) 및/또는 PCU(510b)는 AC 손실 핸들링 회로(330)를 포함할 수 있다.
일부 실시예들에서, 디바이스(500)는 예를 들어 디바이스(500)에 대한 다양한 전력 관리 동작들을 구현하기 위해 PMIC(512)를 포함할 수 있다. 일부 실시예들에서, PMIC(512)는 재구성가능 전력 관리 IC(Reconfigurable Power Management IC, RPMIC) 및/또는 IMVP(Intel® Mobile Voltage Positioning)일 수 있다. 일부 실시예들에서, PMIC는 프로세서(504)와는 별개의 IC 칩 내에 있을 수 있다. PMIC는 디바이스(500)에 대한 다양한 전력 관리 동작들을 구현할 수 있다. PMIC(512)는 디바이스(500)에 대한 다양한 전력 관리 동작들을 구현하기 위해 하드웨어 인터페이스들, 하드웨어 회로들, 커넥터들, 레지스터들 등뿐만 아니라, 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함할 수 있다.
일부 실시예들에 대해, 디바이스(500)는 PCU(510a), PCU(510b), 및/또는 PMIC(512)를 포함할 수 있다. 일부 실시예들에서, PCU(510a), PCU(510b), 및/또는 PMIC(512) 중 어느 하나는 디바이스(500)에 없을 수 있고, 따라서 이들 컴포넌트들은 점선을 사용하여 도시되어 있다.
디바이스(500)의 다양한 전력 관리 동작들은 PCU(510a), PCU(510b), PMIC(512)에 의해, 또는 이들의 조합에 의해 수행될 수 있다. 일부 실시예들에 대해, PCU(510a), PCU(510b), 및/또는 PMIC(512)는 디바이스(500)의 다양한 컴포넌트들에 대한 전력 상태(예를 들어, P-상태)를 선택할 수 있다. 일부 실시예들에서, PCU(510a), PCU(510b), 및/또는 PMIC(512)는 (예를 들어, ACPI(Advanced Configuration and Power Interface) 사양에 따라) 디바이스(500)의 다양한 컴포넌트들에 대한 전력 상태를 선택할 수 있다. 일부 실시예들에서, 예를 들어, PCU(510a), PCU(510b), 및/또는 PMIC(512)는 디바이스(500)의 다양한 컴포넌트들이 슬립 상태, 활성 상태, 적절한 C 상태(예를 들어, ACPI 사양에 따라 C0 상태, 또는 다른 적절한 C 상태) 등으로 전이하게 할 수 있다.
일부 실시예들에 대해, PCU(510a), PCU(510b), 및/또는 PMIC(512)는 전압 조절기(514)에 의해 출력되는 전압 및/또는 클록 생성기에 의해 출력되는 클록 신호의 주파수를, 예를 들어, 각각, VID 신호들 및/또는 FID 신호들을 출력하는 것에 의해 제어할 수 있다. 일부 실시예들에서, PCU(510a), PCU(510b), 및/또는 PMIC(512)는 배터리 전력 사용, 배터리(518)의 충전, 및 전력 절약 동작에 관련된 특징들을 제어할 수 있다.
클록 생성기(516)는 위상 고정 루프(phase locked loop, PLL), 주파수 고정 루프(frequency locked loop, FLL), 또는 임의의 적절한 클록 소스를 포함할 수 있다. 일부 실시예들에서, 프로세서(504)의 각각의 코어는 그 자신의 클록 소스를 가질 수 있다. 이와 같이, 각각의 코어는 다른 코어의 동작 주파수와 무관한 주파수에서 동작할 수 있다. 일부 실시예들에서, PCU(510a), PCU(510b), 및/또는 PMIC(512)는 적응적 또는 동적 주파수 스케일링 또는 조정을 수행할 수 있다. 일부 실시예들에 대해, 프로세서 코어의 클록 주파수는, 코어가 그것의 최대 전력 소비 임계 또는 한계에서 동작하고 있지 않다면 증가될 수 있다. 일부 실시예들에서, PCU(510a), PCU(510b), 및/또는 PMIC(512)는 프로세서의 각각의 코어의 동작 조건을 결정할 수 있고, PCU(510a), PCU(510b), 및/또는 PMIC(512)가 코어가 타겟 성능 레벨 아래로 동작하고 있다고 결정할 때 코어 클록킹 소스(core clocking source)(예를 들어, 그 코어의 PLL)가 잠금 손실 없이 그 코어의 주파수 및/또는 전력 공급 전압을 기회적으로 조정할 수 있다. 일부 실시예들에서, 코어가 그 코어에 대해(또는 프로세서(504)에 대해) 할당되는 총 전류보다 적은 전력 공급 레일(power supply rail)로부터 전류를 인출하고 있다면, PCU(510a), PCU(510b) 및/또는 PMIC(512)는, 예를 들어, 클록 주파수 및/또는 전력 공급 전압 레벨을 증가시킴으로써, 그 코어에 대한(또는 프로세서(504)에 대한) 전력 인출을 일시적으로 증가시킬 수 있고, 따라서 코어 또는 프로세서(504)는 더 높은 성능 레벨로 수행할 수 있다. 따라서, 다양한 실시예들에서, 전압 및/또는 주파수는 제품 신뢰성을 위반하지 않고 프로세서(504)에 대해 일시적으로 증가될 수 있다.
일부 실시예들에 대해, PCU(510a), PCU(510b), 및/또는 PMIC(512)는, 예를 들어, 전력 측정 회로들(542), 온도 측정 회로들(540)로부터의 측정들, 배터리(518)의 충전 레벨, 및/또는 전력 관리를 위해 사용될 수 있는 임의의 다른 적절한 정보를 수신하는 것에 적어도 부분적으로 기초하여 전력 관리 동작들을 수행할 수 있다. 그 목적을 위해, PMIC(512)는 시스템 또는 플랫폼의 전력 및/또는 열적 거동에 영향을 미치는 하나 이상의 팩터의 다양한 값들 및/또는 그의 변동들을 감지 및/또는 검출하기 위해 하나 이상의 센서에 통신가능하게 결합될 수 있다. 하나 이상의 팩터의 예는 전류, 전압 드룹(voltage droop), 온도, 동작 주파수, 동작 전압, 전력 소비, 코어-간 통신 활동 등을 포함할 수 있다. 이러한 팩터들 중 하나 이상에 대한 센서들은 컴퓨팅 시스템(예를 들어, 디바이스(500)의 컴퓨팅 시스템)의 하나 이상의 컴포넌트 또는 로직/IP 블록들에 물리적으로 근접하게(및/또는 그에 열적으로 접촉하거나 그에 열적으로 결합되어) 제공될 수 있다. 추가로, 일부 실시예들에서, 센서(들)는 PCU(510a), PCU(510b), 및/또는 PMIC(512)가 센서들 중 하나 이상에 의해 검출된 값(들)에 적어도 부분적으로 기초하여 프로세서 코어 에너지를 관리할 수 있게 하기 위해 PCU(510a), PCU(510b), 및/또는 PMIC(512)에 직접 결합될 수 있다.
(소프트웨어 스택의 모든 요소가 도시되지는 않지만) 디바이스(500)의 예시적인 소프트웨어 스택이 또한 도시된다. 다양한 실시예들에서, 프로세서(504)는 애플리케이션 프로그램들(550), 운영 체제(OS)(552), 하나 이상의 전력 관리(PM) 특정 애플리케이션 프로그램(예를 들어, 일반적으로 PM 애플리케이션(558)이라고 지칭됨), 및/또는 이와 유사한 것을 실행할 수 있다. PM 애플리케이션들(558)은 PCU(510a), PCU(510b), 및/또는 PMIC(512)에 의해 또한 실행될 수 있다. OS(552)는 또한 하나 이상의 PM 애플리케이션(556a, 556b, 556c) 등을 포함할 수 있다. OS(552)는 또한 다양한 드라이버들(554a, 554b, 554c) 등을 포함할 수 있으며, 그 중 일부는 전력 관리 목적들을 위해 특정될 수 있다. 일부 실시예들에서, 디바이스(500)는 BIOS(Basic Input/Output System)(520)를 추가로 포함할 수 있다. BIOS(520)는 OS(552)와 (예를 들어, 드라이버들(554a, 554b, 554c 등) 중 하나 이상을 통해) 통신할 수 있고, 프로세서(504)와 통신할 수 있고, 기타등등일 수 있다.
다양한 실시예들에서, PM 애플리케이션들(558), OS(552)가 포함하는 드라이버들(예를 들어, 드라이버들(554a, 554b, 554c 등)), OS(552)가 포함하는 PM 애플리케이션들(예를 들어, PM 애플리케이션들(556a, 556b, 556c 등)), BIOS(520) 등 중 하나 이상은 전력 관리 특정 작업들을 구현하는 데 사용될 수 있다. 예를 들어, 이러한 컴포넌트들은 디바이스(500)의 다양한 컴포넌트들의 전압 및/또는 주파수를 제어하고, 웨이크-업 상태, 슬립 상태, 및/또는 디바이스(500)의 다양한 컴포넌트들의 임의의 다른 적절한 전력 상태를 제어하고, 배터리 전력 사용을 제어하고, 배터리(518)의 충전을 제어하고, 전력 절약 동작에 관련된 특징들을 제어하는 등등을 위해 사용될 수 있다.
본 명세서에서 "실시예", "일 실시예", "일부 실시예들", 또는 "다른 실시예들"이라는 언급은, 실시예들과 관련하여 설명된 특정한 특징, 구조, 또는 특성이, 반드시 모든 실시예가 아니라, 적어도 일부 실시예들에 포함된다는 것을 의미한다. "실시예, "일 실시예", 또는 "일부 실시예들"의 다양한 등장들은 모두가 반드시 동일한 실시예들을 지칭하는 것일 필요는 없다. 명세서에서 컴포넌트, 특징, 구조, 또는 특성이 "포함될 수도(may, might)", 또는 "포함될 수(could)" 있다고 진술하는 경우에, 그 특정 컴포넌트, 특징, 구조, 또는 특성이 포함되도록 요구되는 것은 아니다. 본 명세서 또는 청구항이 단수("a" 또는 "an") 요소를 언급하는 경우에, 그것이 요소들 중 단지 하나만이 존재한다는 것을 의미하는 것은 아니다. 명세서 또는 청구항들에서, "추가적인" 요소를 언급하는 경우에, 그것이 하나보다 많은 추가적인 요소가 존재한다는 것을 배제하는 것은 아니다.
게다가, 특정 특징들, 구조들, 기능들, 또는 특성들이 하나 이상의 실시예에서 임의의 적당한 방식으로 조합될 수 있다. 예를 들어, 2개의 실시예와 연관된 특정한 특징들, 구조들, 기능들, 또는 특성들이 상호 배타적이지 않은 어디에서든 제1 실시예는 제2 실시예와 조합될 수 있다.
본 개시내용은 그 구체적인 실시예들과 함께 설명되었지만, 이러한 실시예들의 많은 대안들, 수정들, 및 변형들은 전술한 설명에 비추어 본 기술분야의 통상의 기술자에게 명백할 것이다. 예를 들어, 다른 메모리 아키텍처들, 예를 들어, DRAM(Dynamic RAM)은 논의된 실시예들을 사용할 수 있다. 본 개시내용의 실시예들은 첨부된 청구항들의 폭넓은 범위 내에 들어가는 것으로 이러한 모든 대안, 수정, 및 변형을 포괄하도록 의도된다.
또한, 집적 회로(IC) 칩들 및 다른 컴포넌트들로의 잘 알려진 전력/접지 접속들은, 설명 및 논의를 간단히 하고 개시내용을 불명료하게 하지 않기 위해, 제시된 도면들 내에 도시될 수 있거나 또는 도시되지 않을 수 있다. 또한, 배열들은 본 개시내용을 불명료하게 하는 것을 회피하기 위해 블록도 형태로 도시될 수 있고, 또한 이러한 블록도 배열들의 구현과 관련한 구체사항들이 본 개시내용이 구현될 플랫폼에 크게 종속된다(즉, 이러한 구체사항들이 본 기술분야의 통상의 기술자의 시야 내에서 양호해야 한다)는 사실을 고려하여 도시될 수 있다. 본 개시내용의 예시적인 실시예들을 설명하기 위해 구체적인 세부사항들(예를 들어, 회로들)이 제시되어 있지만, 본 기술분야의 통상의 기술자에게는 본 개시내용이 이러한 구체적인 세부사항들 없이, 또는 이러한 구체적인 세부사항들을 변경하여 실시될 수 있다는 점이 명백해야 한다. 따라서, 설명은 제한적인 것 대신에 예시적인 것으로 간주되어야 한다.
다음의 예들은 추가의 실시예들과 관련된다. 이 예들에서의 구체사항들은 하나 이상의 실시예에서 어디에서든 사용될 수 있다. 본 명세서에 설명된 장치의 모든 선택적 특징들은 방법 또는 프로세스와 관련하여 또한 구현될 수 있다.
예 1은 장치를 제공하며, 이 장치는: 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 표시자를 수신하는 입력; 프로세서 전력 소비 레벨을 감소시키기 위한 표시자를 제공하는 출력; 및 상기 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 표시자에 기초하여 상기 프로세서 전력 레벨을 감소시키기 위한 표시자를 확립하는 회로를 포함한다.
예 2에서, 예 1의 장치에 있어서, 상기 공급 전압은 AC 전압이다.
예 3에서, 예 1 내지 예 2 중 어느 하나의 장치에 있어서, 상기 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 상기 표시자는 AC 손실 메시지를 포함한다.
예 4에서, 예 1 내지 예 3 중 어느 하나의 장치에 있어서, 상기 컴퓨터 시스템에 대한 상기 공급 전압이 중단되었다는 상기 표시자는 상기 공급 전압이 무-전압 레벨로 떨어졌다는 표시자를 포함한다.
예 5에서, 예 1 내지 예 4 중 어느 하나의 장치에 있어서, 상기 프로세서 전력 소비 레벨을 감소시키기 위한 표시자는 프로세서 주파수를 스로틀링하기 위한 표시자를 포함한다.
예 6에서, 예 1 내지 예 5 중 어느 하나의 장치에 있어서, 상기 프로세서 전력 소비 레벨을 감소시키기 위한 표시자는 제1 메모리의 콘텐츠의 적어도 일부를 제2 메모리로 플러시하기 위한 표시자를 포함한다.
예 7에서, 예 6의 장치에 있어서, 상기 제1 메모리는 지속적 메모리이다.
예 8에서, 예 1 내지 예 7 중 어느 하나의 장치에 있어서, 상기 공급 전압은 제1 크기의 전력에 대응하고; UPS가 상기 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 표시자에 후속하는 미리 결정된 시간 길이 동안 상기 제1 크기의 전력을 갖는 전압을 상기 컴퓨터 시스템에 공급하고; 상기 UPS는 상기 미리 결정된 시간 길이에 후속하여 제2 크기의 전력을 갖는 전압을 상기 컴퓨터 시스템에 공급하고, 상기 제1 크기는 상기 제2 크기보다 크다.
예 9에서, 예 8의 장치에 있어서, 상기 제1 크기는 상기 제2 크기보다 적어도 40 퍼센트 더 크다.
예 10에서, 예 8 내지 예 9 중 어느 하나의 장치에 있어서, 상기 미리 결정된 시간 길이는 20 밀리초 이하이다.
예 11은 장치를 제공하며, 이 장치는: 시스템에 공급되는 AC 전압이 정지되었다는 제1 표시자를 수신하는 입력; 제1 메모리의 콘텐츠의 적어도 일부를 제2 메모리로 플러시하기 위한 제2 표시자를 제공하는 출력; 상기 제1 표시자에 기초하여 상기 제2 표시자를 확립하는 회로를 포함한다.
예 12에서, 예 11의 장치에 있어서, 상기 제1 표시자는 AC 손실 메시지를 포함한다.
예 13에서, 예 11 내지 예 12 중 어느 하나의 장치에 있어서, 상기 제2 표시자는: 프로세서 전력 소비 레벨을 감소시키기 위한 표시자, 또는 프로세서 주파수를 스로틀링하기 위한 표시자 중 적어도 하나를 포함한다.
예 14에서, 예 11 내지 예 13 중 어느 하나의 장치에 있어서, 상기 제1 메모리는 지속적 메모리이다.
예 15에서, 예 11 내지 예 14 중 어느 하나의 장치에 있어서, 상기 시스템에 공급되는 AC 전압은 제1 크기의 전력에 대응하고; UPS가 상기 시스템에 대한 공급 전압이 중단되었다는 표시자에 후속하는 미리 결정된 시간 길이 동안 상기 제1 크기의 전력을 갖는 전압을 상기 시스템에 공급하고; 상기 UPS는 상기 미리 결정된 시간 길이에 후속하여 제2 크기의 전력을 갖는 전압을 상기 시스템에 공급하고, 상기 제1 크기는 상기 제2 크기보다 크다.
예 16에서, 예 15의 장치에 있어서, 상기 제1 크기는 상기 제2 크기보다 적어도 40 퍼센트 더 크다.
예 17에서, 예 15 내지 예 16 중 어느 하나의 장치에 있어서, 상기 미리 결정된 시간 길이는 20 밀리초 이하이다.
예 18은 메모리, 상기 메모리에 결합된 프로세서, UPS, 상기 프로세서가 다른 디바이스와 통신할 수 있게 하는 무선 인터페이스, 및 컴포넌트를 포함하는 시스템을 제공하고, 상기 컴포넌트는: 상기 시스템에 공급되는 AC 전압이 중단되었다는 표시자를 수신하는 입력; 프로세서 전력 소비 레벨을 감소시키기 위한 표시자를 상기 프로세서에 제공하는 출력; 및 상기 시스템에 대한 상기 AC 전압이 중단되었다는 표시자에 기초하여 상기 프로세서 전력 레벨을 감소시키기 위한 표시자를 확립하는 회로를 포함한다.
예 19에서, 예 18의 시스템에 있어서, 상기 시스템에 대한 공급 전압이 중단되었다는 표시자는 상기 공급 전압이 무-전압 레벨로 떨어졌다는 표시자, 또는 AC 손실 메시지 중 적어도 하나를 포함하고; 상기 프로세서 전력 소비 레벨을 감소시키기 위한 표시자는: 프로세서 주파수를 스로틀링하기 위한 표시자, 또는 상기 메모리의 콘텐츠의 적어도 일부를 추가적인 메모리로 플러시하기 위한 표시자 중 적어도 하나를 포함하고; 상기 제1 메모리는 지속적 메모리이다.
예 20에서, 예 18 내지 예 19 중 어느 하나의 시스템에 있어서, 상기 시스템에 공급되는 AC 전압은 제1 크기의 전력에 대응하고; UPS가 상기 시스템에 대한 공급 전압이 중단되었다는 표시자에 후속하는 미리 결정된 시간 길이 동안 상기 제1 크기의 전력을 갖는 전압을 상기 시스템에 공급하고; 상기 UPS는 상기 미리 결정된 시간 길이에 후속하여 제2 크기의 전력을 갖는 전압을 상기 시스템에 공급하고; 상기 제1 크기는 상기 제2 크기보다 적어도 40 퍼센트 더 크다.
예 21은 방법을 제공하며, 이 방법은: 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 표시자를 수신하는 단계; 프로세서 전력 소비 레벨을 감소시키기 위한 표시자를 제공하는 단계; 및 상기 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 표시자에 기초하여 상기 프로세서 전력 레벨을 감소시키기 위한 표시자를 확립하는 단계를 포함한다.
예 22에서, 예 21의 방법에 있어서, 상기 공급 전압은 AC 전압이고; 상기 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 상기 표시자는 AC 손실 메시지를 포함하고; 상기 컴퓨터 시스템에 대한 상기 공급 전압이 중단되었다는 상기 표시자는 상기 공급 전압이 무-전압 레벨로 떨어졌다는 표시자를 포함한다.
예 23에서, 예 21 내지 예 22 중 어느 하나의 방법에 있어서, 상기 프로세서 전력 소비 레벨을 감소시키기 위한 표시자는 프로세서 주파수를 스로틀링하기 위한 표시자를 포함하고; 상기 프로세서 전력 소비 레벨을 감소시키기 위한 표시자는 제1 메모리의 콘텐츠의 적어도 일부를 제2 메모리로 플러시하기 위한 표시자를 포함하고; 상기 제1 메모리는 지속적 메모리이다.
예 24에서, 예 21 내지 예 23 중 어느 하나의 방법에 있어서, 상기 공급 전압은 제1 크기의 전력에 대응하고; UPS가 상기 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 표시자에 후속하는 미리 결정된 시간 길이 동안 상기 제1 크기의 전력을 갖는 전압을 상기 컴퓨터 시스템에 공급하고; 상기 UPS는 상기 미리 결정된 시간 길이에 후속하여 제2 크기의 전력을 갖는 전압을 상기 컴퓨터 시스템에 공급하고, 상기 제1 크기는 상기 제2 크기보다 크고; 상기 제1 크기는 상기 제2 크기보다 적어도 40 퍼센트 더 크고; 상기 미리 결정된 시간 길이는 20 밀리초 이하이다.
독자가 본 기술적 개시내용의 속성 및 요점을 확인할 수 있게 할 요약서가 제공된다. 이 요약서는 청구항들의 범위나 의미를 한정하는 데 사용되지 않을 것이라는 이해와 함께 제출된다. 다음의 청구항들은 이로써 상세한 설명에 포함되며, 각각의 청구항은 별개의 실시예로서 자립한다.

Claims (20)

  1. 장치로서,
    컴퓨터 시스템에 대한 공급 전압(supply voltage)이 중단되었다는 표시자를 수신하는 입력;
    프로세서 전력 소비 레벨을 감소시키기 위한 표시자를 제공하는 출력; 및
    상기 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 표시자에 기초하여 상기 프로세서 전력 레벨을 감소시키기 위한 표시자를 확립(establish)하는 회로
    를 포함하는, 장치.
  2. 제1항에 있어서,
    상기 공급 전압은 교류(Alternating Current, AC) 전압인, 장치.
  3. 제1항에 있어서,
    상기 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 상기 표시자는 AC 손실 메시지를 포함하는, 장치.
  4. 제1항에 있어서,
    상기 컴퓨터 시스템에 대한 상기 공급 전압이 중단되었다는 상기 표시자는 상기 공급 전압이 무-전압 레벨(no-voltage level)로 떨어졌다는 표시자를 포함하는, 장치.
  5. 제1항에 있어서,
    상기 프로세서 전력 소비 레벨을 감소시키기 위한 표시자는 프로세서 주파수를 스로틀링(throttle)하기 위한 표시자를 포함하는, 장치.
  6. 제1항에 있어서,
    상기 프로세서 전력 소비 레벨을 감소시키기 위한 표시자는 제1 메모리의 콘텐츠의 적어도 일부를 제2 메모리로 플러시(flush)하기 위한 표시자를 포함하는, 장치.
  7. 제6항에 있어서,
    상기 제1 메모리는 지속적 메모리(persistent memory)인, 장치.
  8. 제1항에 있어서,
    상기 공급 전압은 제1 크기의 전력에 대응하고;
    무정전 전력 공급 장치(Uninterruptible Power Supply, UPS)가 상기 컴퓨터 시스템에 대한 공급 전압이 중단되었다는 표시자에 후속하는 미리 결정된 시간 길이 동안 상기 제1 크기의 전력을 갖는 전압을 상기 컴퓨터 시스템에 공급하고;
    상기 UPS는 상기 미리 결정된 시간 길이에 후속하여 제2 크기의 전력을 갖는 전압을 상기 컴퓨터 시스템에 공급하고, 상기 제1 크기는 상기 제2 크기보다 큰, 장치.
  9. 제8항에 있어서,
    상기 제1 크기는 상기 제2 크기보다 적어도 40 퍼센트 더 큰, 장치.
  10. 제8항에 있어서,
    상기 미리 결정된 시간 길이는 20 밀리초 이하인, 장치.
  11. 장치로서,
    시스템에 공급되는 교류(AC) 전압이 정지되었다는 제1 표시자를 수신하는 입력;
    제1 메모리의 콘텐츠의 적어도 일부를 제2 메모리로 플러시하기 위한 제2 표시자를 제공하는 출력;
    상기 제1 표시자에 기초하여 상기 제2 표시자를 확립하는 회로
    를 포함하는, 장치.
  12. 제11항에 있어서,
    상기 제1 표시자는 AC 손실 메시지를 포함하는, 장치.
  13. 제11항에 있어서,
    상기 제2 표시자는: 프로세서 전력 소비 레벨을 감소시키기 위한 표시자, 또는 프로세서 주파수를 스로틀링하기 위한 표시자 중 적어도 하나를 포함하는, 장치.
  14. 제11항에 있어서,
    상기 제1 메모리는 지속적 메모리인, 장치.
  15. 제11항에 있어서,
    상기 시스템에 공급되는 AC 전압은 제1 크기의 전력에 대응하고;
    무정전 전력 공급 장치(Uninterruptible Power Supply, UPS)가 상기 시스템에 대한 공급 전압이 중단되었다는 표시자에 후속하는 미리 결정된 시간 길이 동안 상기 제1 크기의 전력을 갖는 전압을 상기 시스템에 공급하고;
    상기 UPS는 상기 미리 결정된 시간 길이에 후속하여 제2 크기의 전력을 갖는 전압을 상기 시스템에 공급하고, 상기 제1 크기는 상기 제2 크기보다 큰, 장치.
  16. 제15항에 있어서,
    상기 제1 크기는 상기 제2 크기보다 적어도 40 퍼센트 더 큰, 장치.
  17. 제15항에 있어서,
    상기 미리 결정된 시간 길이는 20 밀리초 이하인, 장치.
  18. 메모리, 상기 메모리에 결합된 프로세서, 무정전 전력 공급 장치(Uninterruptible Power Supply, UPS), 상기 프로세서가 다른 디바이스와 통신할 수 있게 하는 무선 인터페이스, 및 컴포넌트를 포함하는 시스템으로서,
    상기 컴포넌트는:
    상기 시스템에 공급되는 교류(AC) 전압이 중단되었다는 표시자를 수신하는 입력;
    프로세서 전력 소비 레벨을 감소시키기 위한 표시자를 상기 프로세서에 제공하는 출력; 및
    상기 시스템에 공급되는 상기 AC 전압이 중단되었다는 표시자에 기초하여 상기 프로세서 전력 레벨을 감소시키기 위한 표시자를 확립하는 회로
    를 포함하는, 시스템.
  19. 제18항에 있어서,
    상기 시스템에 대한 공급 전압이 중단되었다는 표시자는 상기 공급 전압이 무-전압 레벨로 떨어졌다는 표시자, 또는 AC 손실 메시지 중 적어도 하나를 포함하고;
    상기 프로세서 전력 소비 레벨을 감소시키기 위한 표시자는: 프로세서 주파수를 스로틀링하기 위한 표시자, 또는 상기 메모리의 콘텐츠의 적어도 일부를 추가적인 메모리로 플러시하기 위한 표시자 중 적어도 하나를 포함하고;
    상기 제1 메모리는 지속적 메모리인, 시스템.
  20. 제18항에 있어서,
    상기 시스템에 공급되는 AC 전압은 제1 크기의 전력에 대응하고;
    무정전 전력 공급 장치(Uninterruptible Power Supply, UPS)가 상기 시스템에 대한 공급 전압이 중단되었다는 표시자에 후속하는 미리 결정된 시간 길이 동안 상기 제1 크기의 전력을 갖는 전압을 상기 시스템에 공급하고;
    상기 UPS는 상기 미리 결정된 시간 길이에 후속하여 제2 크기의 전력을 갖는 전압을 상기 시스템에 공급하고;
    상기 제1 크기는 상기 제2 크기보다 적어도 40 퍼센트 더 큰, 시스템.
KR1020200112906A 2019-11-20 2020-09-04 무정전 전력 공급 장치 효율을 위한 전력 손실 핸들링 KR20210062552A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/689,644 US11237610B2 (en) 2019-11-20 2019-11-20 Handling loss of power for uninterruptible power supply efficiency
US16/689,644 2019-11-20

Publications (1)

Publication Number Publication Date
KR20210062552A true KR20210062552A (ko) 2021-05-31

Family

ID=75907562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200112906A KR20210062552A (ko) 2019-11-20 2020-09-04 무정전 전력 공급 장치 효율을 위한 전력 손실 핸들링

Country Status (3)

Country Link
US (1) US11237610B2 (ko)
KR (1) KR20210062552A (ko)
CN (1) CN112825012A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022032339A (ja) * 2020-08-11 2022-02-25 富士通株式会社 電力制御装置、及び、電力制御方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3711557B2 (ja) * 2003-08-21 2005-11-02 オムロン株式会社 情報処理装置および方法、記録媒体、並びにプログラム
US7966511B2 (en) * 2004-07-27 2011-06-21 Intel Corporation Power management coordination in multi-core processors
US7689851B2 (en) * 2006-10-27 2010-03-30 Hewlett-Packard Development Company, L.P. Limiting power state changes to a processor of a computer device
US9793752B1 (en) * 2010-06-28 2017-10-17 Amazon Technologies, Inc. Reserve power system for data center
US8713363B2 (en) * 2010-09-29 2014-04-29 Xyratex Technology Limited Power supply system for a data storage system and a method of controlling a power supply
KR101548769B1 (ko) * 2011-04-29 2015-09-11 삼성전기주식회사 적층형 캐패시터 및 그 제조방법
US9608440B2 (en) * 2011-11-08 2017-03-28 Eaton Corporation Methods and apparatus for determining power distribution system topology using disturbance detection
US9541991B2 (en) * 2012-12-14 2017-01-10 Intel Corporation Method and apparatus for managing computing system power
US20140181546A1 (en) * 2012-12-24 2014-06-26 Alan D. Hallberg Method and apparatus for power resource protection
US9553483B2 (en) * 2013-03-01 2017-01-24 Toshiba Corporation System and method for limiting inrush current in solid state drives
WO2014141486A1 (ja) * 2013-03-15 2014-09-18 富士電機株式会社 無停電電源装置
US9871406B1 (en) * 2013-12-18 2018-01-16 Amazon Technologies, Inc. Reserve power system transfer switches for data center
US9509158B2 (en) * 2013-12-31 2016-11-29 Lite-On, Inc. Power supply configuration system and method
US9047076B1 (en) * 2013-12-31 2015-06-02 Victor K. J. Lee Uninterruptable power supply system and method
US10275004B2 (en) * 2014-06-04 2019-04-30 Intel Corporation Data center management
JP6296608B2 (ja) * 2014-06-26 2018-03-20 Fdk株式会社 無停電電源装置
US10447072B2 (en) * 2014-12-19 2019-10-15 Eaton Intelligent Power Limited Power systems and methods using voltage waveform signaling
US11063467B2 (en) * 2015-08-24 2021-07-13 Hewlett Packard Enterprise Development Lp Power delivery monitor and control with an uninterruptible power supply
US10409349B2 (en) * 2016-02-19 2019-09-10 Microsoft Technology Licensing, Llc Remediating power loss at a server
US10175299B2 (en) * 2016-03-01 2019-01-08 Eaton Intelligent Power Limited Apparatus and methods for monitoring auxiliary contact status
US10613611B2 (en) * 2016-06-15 2020-04-07 Intel Corporation Current control for a multicore processor
US10599503B2 (en) * 2016-07-28 2020-03-24 Dell Products L.P. Triggering power loss protection on solid-state storage devices
JP6790686B2 (ja) * 2016-09-30 2020-11-25 オムロン株式会社 制御装置、制御方法およびプログラム
US10452115B2 (en) * 2016-10-26 2019-10-22 Seagate Technology Llc Removable power loss protection module
US10474550B2 (en) * 2017-05-03 2019-11-12 Vmware, Inc. High availability for persistent memory
US10872018B2 (en) * 2018-01-30 2020-12-22 Quanta Computer Inc. Memory data preservation solution
US11262828B2 (en) * 2018-04-26 2022-03-01 Dell Products L.P. Systems and methods for communicating power state information from an external energy storage device (EESD) to an information handling system
US10852796B2 (en) * 2018-10-22 2020-12-01 Dell Products L.P. System and method of managing throttling of information handling systems
US11262829B2 (en) * 2019-05-29 2022-03-01 Hewlett Packard Enterprise Development Lp Power supply having a threshold indicator to perform a shutdown operation based on voltage of a bulk capacitor

Also Published As

Publication number Publication date
US11237610B2 (en) 2022-02-01
CN112825012A (zh) 2021-05-21
US20210149469A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
US20190086994A1 (en) Transition of an input / output port in a suspend mode from a high-current mode
US11762450B2 (en) USB Type-C subsystem power management
US11703927B2 (en) Leakage degradation control and measurement
EP4184287A1 (en) Role detection for usb-based charging
EP3923120A1 (en) Fast dynamic capacitance, frequency, and/or voltage throttling apparatus and method
EP3945426B1 (en) Low latency fine grain system-on-chip throttling apparatus and method on usb type-c port
KR20220040376A (ko) 프로세서 피크 전류 제어 장치 및 방법
US11237610B2 (en) Handling loss of power for uninterruptible power supply efficiency
EP4227768A1 (en) Role detection for usb-based charging
CN113625859A (zh) 智能预测处理器空闲时间的装置及方法
US20240047986A1 (en) Electrical decoupling power delivery resources to improve efficiency of a low power state
US20230096154A1 (en) Apparatus and method for isolating and discharging a battery
EP3930137A1 (en) Power negotiation sequence to improve user experience and battery life
US20230088725A1 (en) Device, method and system to indicate an amount of a load current provided by power supply units
US20230198568A1 (en) Antenna switching system
US20230305615A1 (en) Opportunistic battery charging with a programmable power adapter
US20220300051A1 (en) Battery heat balancing apparatus and method during peak mode
US20230315658A1 (en) Power supply communications via a shared channel for performance management
US20230291220A1 (en) Electronic circuit with hybrid power sources
US12009747B2 (en) Device, method and system for programming a power supply to facilitate dynamic performance tuning
US11340683B2 (en) Power management circuitry for controlling a power state transition based on a predetermined time limit
US20240134440A1 (en) Multi-core processor frequency limit determination
EP3999938A1 (en) Dynamic energy performance preference based on workloads using an adaptive algorithm
CN115865057A (zh) 识别和校正时钟占空比的技术
CN114665457A (zh) 用于对电力供应源编程以促进动态性能调优的设备和方法

Legal Events

Date Code Title Description
A201 Request for examination