KR20210061013A - 전력 증폭기의 바이어스 제어 장치 및 방법 - Google Patents

전력 증폭기의 바이어스 제어 장치 및 방법 Download PDF

Info

Publication number
KR20210061013A
KR20210061013A KR1020190148733A KR20190148733A KR20210061013A KR 20210061013 A KR20210061013 A KR 20210061013A KR 1020190148733 A KR1020190148733 A KR 1020190148733A KR 20190148733 A KR20190148733 A KR 20190148733A KR 20210061013 A KR20210061013 A KR 20210061013A
Authority
KR
South Korea
Prior art keywords
bias
voltage
signal
bias voltage
reference voltage
Prior art date
Application number
KR1020190148733A
Other languages
English (en)
Other versions
KR102287657B1 (ko
Inventor
양영구
신재경
오성재
오한식
이강윤
황금철
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020190148733A priority Critical patent/KR102287657B1/ko
Publication of KR20210061013A publication Critical patent/KR20210061013A/ko
Application granted granted Critical
Publication of KR102287657B1 publication Critical patent/KR102287657B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전력 증폭기의 바이어스 제어 장치 및 방법에 관한 것으로, 전력 증폭기로 입력되는 무선 주파수 입력 신호의 포락선을 추출하여 포락선 신호를 생성하는 포락선 생성부, 제1 및 제2 기준 전압에 따라 제1 및 제2 바이어스 전압을 생성하는 제1 바이어스 전압 생성부, 제1 및 제2 바이어스 전압을 이용하여 제3 바이어스 전압을 생성하는 제2 바이어스 전압 생성부, 포락선 신호, 제3 내지 제5 기준 전압 및 제3 바이어스 전압에 따라 제1 및 제2 스위칭 제어 신호를 생성하는 바이어스 전압 제어부, 및 제1 및 제2 스위칭 제어 신호에 따라 제1 내지 제3 바이어스 전압 중 어느 하나를 바이어스 인가단에 출력하는 스위칭부를 포함한다.

Description

전력 증폭기의 바이어스 제어 장치 및 방법{BIAS CONTROL APPARATUS AND METHOD OF POWER AMPLIFIER}
본 발명은 전력 증폭기의 바이어스 제어 장치 및 방법에 관한 것으로서, 보다 상세하게는 전력 증폭기의 출력 전력 구간에 따라 최적화된 3가지 바이어스 전압 레벨로 전력 증폭기의 바이어스를 제어하는 전력 증폭기의 바이어스 제어 장치 및 방법에 관한 기술이다.
무선통신 기술이 발달함에 따라 대용량의 데이터를 전송하기 위해 신호의 전송 속도와 대역폭이 증가하였다. 이에 따라, 변조 신호는 높은 PAPR(Peak to Average Power Ratio)을 가진다. 이와 같이 높은 PAPR을 가지는 변조 신호를 사용하는 시스템에 전력 증폭기를 이용할 경우 낮은 평균 출력 구간에서 많은 시간동안 동작되기 때문에 평균 효율이 낮아진다.
이에, 전력 증폭기의 평균 효율을 높이기 위해 전력 증폭기의 공급 바이어스를 변조하거나, 부하를 변조하여 효율을 향상시키는 방법을 사용하고 있다. 바이어스 변조 방법은 모바일용 전력 증폭기에 주로 이용되는 방법이고, 부하 변조 방법은 기지국용 전력 증폭기에 주로 이용되는 방법이다. 바이어스 변조 방법은 연속 바이어스 변조 기법 또는 불연속 바이어스 변조 기법으로 구분되며, 불연속 바이어스 변조 기법은 연속 바이어스 변조 기법에 비해 회로가 비교적 간단하고, 구현이 용이하다.
본 발명은 전력 증폭기의 출력 전력 구간에 따라 최적화된 3가지 바이어스 전압 레벨로 전력 증폭기의 바이어스를 제어하여 효율을 향상시킬 수 있는 전력 증폭기의 바이어스 제어 장치 및 방법을 제공하고자 한다.
상기 목적을 달성하기 위해, 본 발명에서 제공하는 전력 증폭기의 바이어스 제어 장치는, 전력 증폭기로 입력되는 무선 주파수 입력 신호의 포락선을 추출하여 포락선 신호를 생성하는 포락선 생성부; 제1 및 제2 기준 전압에 따라 제1 및 제2 바이어스 전압을 생성하는 제1 바이어스 전압 생성부; 상기 제1 및 제2 바이어스 전압을 이용하여 제3 바이어스 전압을 생성하는 제2 바이어스 전압 생성부; 상기 포락선 신호, 제3 내지 제5 기준 전압 및 상기 제3 바이어스 전압에 따라 제1 및 제2 스위칭 제어 신호를 생성하는 바이어스 전압 제어부; 및 상기 제1 및 제2 스위칭 제어 신호에 따라 상기 제1 내지 제3 바이어스 전압 중 어느 하나를 바이어스 인가단에 출력하는 스위칭부를 포함한다.
일 실시예에 있어서, 상기 바이어스 전압 제어부는 상기 포락선 신호가 상기 제3 기준 전압보다 작은 구간 동안 상기 제1 바이어스 전압을 상기 바이어스 인가단으로 출력시키는 것을 특징으로 한다.
일 실시예에 있어서, 상기 바이어스 전압 제어부는 상기 포락선 신호가 상기 제4 기준전압보다 큰 구간 동안 상기 제2 바이어스 전압을 상기 바이어스 인가단으로 출력시키는 것을 특징으로 한다.
일 실시예에 있어서, 상기 바이어스 전압 제어부는 상기 포락선 신호가 상기 제3 기준전압보다 크고, 상기 제4 기준전압보다 작은 구간 동안 상기 제3 바이어스 전압을 상기 바이어스 인가단으로 출력시키는 것을 특징으로 한다.
일 실시예에 있어서, 상기 바이어스 전압 제어부는 상기 포락선 신호가 상기 제3 기준전압보다 크고, 상기 제4 기준전압보다 작은 구간 동안 상기 제5 기준전압에 따라 상기 제3 바이어스 전압의 전압 레벨을 제어하는 것을 특징으로 한다.
일 실시예에 있어서, 상기 제2 바이어스 전압 생성부는 상기 포락선 신호가 상기 제3 기준전압보다 크고, 상기 제4 기준전압보다 작은 구간 동안 상기 제1 바이어스 전압의 인가단과 상기 바이어스 인가단 사이에 충전 경로를 형성하거나 상기 바이어스 인가단과 상기 제2 바이어스 전압의 인가단 사이에 방전 경로를 형성하여 상기 제3 바이어스 전압을 상기 제5 기준전압의 레벨로 유지시키는 것을 특징으로 한다.
일 실시예에 있어서, 상기 제5 기준 전압은 상기 제1 및 제2 바이어스 전압 간의 평균 전압 레벨인 것을 특징으로 한다.
일 실시예에 있어서, 상기 제2 바이어스 전압 생성부는 상기 제1 및 제2 바이어스 전압의 인가단 사이에 연결되어 있는 캐패시터를 포함하는 것을 특징으로 한다.
일 실시예에 있어서, 상기 제4 기준전압은 상기 제3 기준전압보다 큰 전압 레벨인 것을 특징으로 한다.
일 실시예에 있어서, 상기 바이어스 전압 제어부는 상기 포락선 신호와 상기 제4 기준전압을 비교하여 제1 선택신호를 출력하는 제1 비교기; 상기 제1 선택신호에 따라 상기 제3 기준전압 및 상기 제4 기준전압 중 어느 하나를 선택적으로 출력하는 제1 멀티 플렉서; 상기 제1 멀티 플렉서의 출력과 상기 포락선 신호를 비교하여 제2 선택 신호를 출력하는 제2 비교기; 상기 제3 바이어스 전압과 상기 제5 기준전압을 비교하여 제3 선택 신호를 출력하는 제3 비교기; 상기 제2 선택 신호와 상기 제3 선택 신호의 반전 신호를 논리합 연산하는 제1 논리합 게이트; 상기 제2 선택 신호와 상기 제3 선택 신호를 논리합 연산하는 제2 논리합 게이트; 상기 제2 선택 신호와 상기 제3 선택 신호를 논리곱 연산하는 제1 논리곱 게이트; 상기 제2 선택 신호와 상기 제3 선택 신호의 반전 신호를 논리곱 연산하는 제2 논리곱 게이트; 상기 제1 선택 신호에 따라 상기 제2 논리합 게이트와 상기 제1 논리곱 게이트의 출력 신호 중 어느 하나를 상기 제1 스위칭 제어 신호로 출력하는 제2 멀티 플렉서; 및 상기 제1 선택 신호에 따라 상기 제1 논리합 게이트와 상기 제2 논리곱 게이트의 출력 신호 중 어느 하나를 상기 제2 스위칭 제어 신호로 출력하는 제3 멀티플렉서를 포함하는 것을 특징으로 한다.
일 실시예에 있어서, 상기 스위칭부는 상기 제1 및 제2 바이어스 전압 인가단 사이에 직렬 연결된 제1 내지 제4 스위치를 포함하는 것을 특징으로 한다.
일 실시예에 있어서, 상기 제1 및 제2 스위치는 상기 제1 바이어스 전압 인가단과 상기 바이어스 인가단 사이에 직렬 연결되어 있고, 상기 제3 및 제4 스위치는 상기 바이어스 인가단과 상기 제2 바이어스 전압 인가단 사이에 직렬 연결되어 있고, 상기 제1 및 제4 스위치는 상기 제1 스위칭 제어 신호에 의해 제어되고, 상기 제2 및 제3 스위치는 상기 제2 스위칭 제어 신호에 의해 제어되는 것을 특징으로 한다.
또한, 본 발명에서 제공하는 전력 증폭기의 바이어스 제어 방법은, 전력 증폭기로 입력되는 무선 주파수 입력 신호의 포락선을 추출하여 포락선 신호를 생성하는 단계; 제1 및 제2 기준 전압에 따라 제1 및 제2 바이어스 전압을 생성하는 단계; 상기 제1 및 제2 바이어스 전압을 이용하여 제3 바이어스 전압을 생성하는 단계; 및 상기 포락선 신호, 제3 및 제4 기준전압에 따라 상기 제1 내지 제3 바이어스 전압 중 어느 하나를 바이어스 인가단으로 출력시키되, 상기 제3 바이어스 전압이 상기 바이어스 인가단으로 출력되는 동안 제5 기준전압에 따라 상기 제3 바이어스 전압의 전압 레벨을 제어하는 단계를 포함한다.
일 실시예에 있어서, 상기 제1 내지 제3 바이어스 전압 중 어느 하나를 상기 바이어스 인가단으로 출력시키는 단계는 상기 포락선 신호가 상기 제3 기준전압보다 작은 구간 동안 상기 제1 바이어스 전압을 상기 바이어스 인가단에 출력시키는 단계; 상기 포락선 신호가 상기 제4 기준전압보다 큰 구간 동안 상기 제2 바이어스 전압을 상기 바이어스 인가단으로 출력시키는 단계; 및 상기 포락선 신호가 상기 제3 기준전압보다 크고, 상기 제4 기준전압보다 작은 구간 동안 상기 제3 바이어스 전압을 상기 바이어스 인가단으로 출력시키는 단계를 포함하는 것을 특징으로 한다.
일 실시예에 있어서, 상기 제3 바이어스 전압의 전압 레벨을 제어하는 단계는 상기 포락선 신호가 상기 제3 기준전압보다 크고, 상기 제4 기준전압보다 작은 구간 동안 상기 제1 바이어스 전압의 인가단과 상기 바이어스 인가단 사이에 충전 경로를 형성하거나 상기 바이어스 인가단과 상기 제2 바이어스 전압의 인가단 사이에 방전 경로를 형성하여 상기 제3 바이어스 전압을 상기 제5 기준전압의 레벨로 유지시키는 것을 특징으로 한다.
일 실시예에 있어서, 상기 제5 기준전압은 상기 제1 및 제2 바이어스 전압 간의 평균 전압 레벨인 것을 특징으로 한다.
본 발명의 전력 증폭기의 바이어스 제어 장치 및 방법은 전력 증폭기의 출력 전력 구간에 따라 최적화된 3가지 바이어스 전압 레벨로 전력 증폭기의 바이어스를 제어하여 간단한 구조로 전력 효율을 향상시킬 수 있다.
도 1은 전력 증폭기의 바이어스 제어 장치를 도시한 회로도이다.
도 2는 도 1에 도시된 바이어스 제어 장치의 동작을 설명하는 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 전력 증폭기의 바이어스 제어 장치를 도시한 회로도이다.
도 4는 무선 주파수 입력 신호 및 포락선 신호를 도시한 도면이다.
도 5는 도 3에 도시된 바이어스 전압 제어부의 상세 회로도이다.
도 6은 도 3에 도시된 스위칭부의 동작을 설명하기 위해 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 전력 증폭기의 바이어스 제어 방법을 설명하기 위해 도시한 파형도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 설명하되, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 한편 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 또한 상세한 설명을 생략하여도 본 기술 분야의 당업자가 쉽게 이해할 수 있는 부분의 설명은 생략하였다.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
상술한 예시적인 시스템에서, 방법들은 일련의 단계 또는 블록으로써 순서도를 기초로 설명되고 있지만, 본 발명은 단계들의 순서에 한정되는 것은 아니며, 어떤 단계는 상술한 바와 다른 단계와 다른 순서로 또는 동시에 발생할 수 있다.
또한, 당업자라면 순서도에 나타낸 단계들이 배타적이지 않고, 다른 단계가 포함되거나 순서도의 하나 또는 그 이상의 단계가 본 발명의 범위에 영향을 미치지 않고 삭제될 수 있음을 이해할 수 있을 것이다.
도 1은 전력 증폭기의 바이어스 제어 장치를 도시한 회로도이다.
도 1을 참조하면, 전력 증폭기(AMP)는 변조된 무선 주파수 입력 신호(RFIN)와 바이어스 인가단(TB)으로 제1 또는 제2 바이어스 전압(VDD_H, VDD_L)을 공급받아 증폭된 무선 주파수 출력 신호(RFOUT)를 출력한다.
바이어스 제어 장치(100)는 제1 및 제2 기준 전압(VREF1, VREF2)에 따라 전원전압(VDD)으로부터 제1 및 제2 바이어스 전압(VDD_H, VDD_L)을 생성하고, 무선 주파수 입력 신호(RFIN)로부터 추출된 포락선 신호(VENV) 및 제3 기준 전압(VREF3)에 따라 제1 및 제2 바이어스 전압(VDD_H, VDD_L) 중 어느 하나를 전력 증폭기(AMP)의 바이어스 인가단(TB)에 바이어스 전압(VTB)으로 공급한다. 여기에서, 바이어스 인가단(TB)은 드레인 단자 또는 콜렉터 단자일 수 있다.
바이어스 제어 장치(100)는 바이어스 전압 생성부(110) 및 스위칭부(120)를 포함한다. 바이어스 전압 생성부(110)는 이중 출력 DC-DC 변환기로서, 제1 및 제2 기준 전압(VREF1, VREF2)에 따라 전원전압(VDD)으로부터 제1 및 제2 바이어스 전압(VDD_H, VDD_L)을 생성한다.
스위칭부(120)는 제3 기준 전압(VREF3) 및 포락선 신호(RFE)의 크기에 따라 제1 및 제2 바이어스 전압(VDD_H, VDD_L) 중 어느 하나를 전력 증폭기(AMP)의 바이어스 인가단(TB)으로 출력한다.
스위칭부(120)는 비교기(122), 스위칭 드라이버(124), 제1 및 제2 스위치(126, 128)를 포함한다. 비교기(122)는 제3 기준 전압(VREF3)과 포락선 신호(VENV)의 크기를 비교하여 출력한다. 스위칭 드라이버(124)는 비교기(122)의 비교 결과에 따라 스위치(126)를 제어한다. 제1 스위치(126)는 스위칭 드라이버(124)에 의해 제어되어 제1 바이어스 전압(VDD_H)을 전력 증폭기(AMP)의 바이어스 인가단(TB)으로 출력한다. 제2 스위치(128)는 스위칭 드라이버(124)에 의해 제어되어 제2 바이어스 전압(VDD_L)을 전력 증폭기(AMP)의 바이어스 인가단(TB)으로 출력한다.
도 2는 도 1에 도시된 바이어스 제어 장치의 동작을 설명하는 타이밍도이다.
도 2에서, t1 시점에 포락선 신호(VENV)가 제3 기준전압(VREF3) 보다 작으면 제2 스위치(128)가 턴 온되어 제2 바이어스 전압(VDD_L)이 전력 증폭기(AMP)의 바이어스 인가단(TB)에 바이어스 전압(VTB)으로 출력된다.
이 상태에서, t2 시점에 포락선 신호(VENV)가 제3 기준전압(VREF3) 보다 커지면 제1 스위치(126)가 턴 온되어 제1 바이어스 전압(VDD_H)이 전력 증폭기(AMP)의 바이어스 인가단(TB)에 바이어스 전압(VTB)으로 출력된다.
이와 같은 방식으로 바이어스 제어 장치(100)는 포락선 신호(VENV)가 제3 기준 전압(VREF3) 보다 큰 구간에서는 높은 레벨의 제1 바이어스 전압(VDD_H)을 출력하고, 포락선 신호(VENV)가 제3 기준 전압(VREF3) 보다 작은 구간에서는 상대적으로 낮은 레벨의 제2 바이어스 전압(VDD_L)을 출력한다.
전력 증폭기(AMP)는 바이어스 인가단(TB)으로 입력되는 전압에 따라 출력 전력 및 효율이 결정되기 때문에 일정한 크기의 바이어스 전압을 인가하면 출력 전력이 낮은 경우 낭비되는 전력이 크다. 그러나, 상기와 같이 바이어스 전압을 동적으로 인가하면 출력 전력이 낮은 경우 낭비되는 전력을 감소시켜 효율이 향상될 수 있다.
도 3은 본 발명의 일 실시예에 따른 전력 증폭기의 바이어스 제어 장치를 도시한 회로도이고, 도 4는 무선 주파수 입력 신호 및 포락선 신호를 도시한 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 전력 증폭기의 바이어스 제어 장치(200)는 전력 증폭기(AMP)의 바이어스 인가단(TB)에 연결되어 제1 내지 제3 바이어스 전압(VDD_H, VDD_L, VDD_M) 중 어느 하나를 출력한다. 전력 증폭기(AMP)는 변조된 무선 주파수 입력 신호(RFIN)를 입력 받아 증폭하여 무선 주파수 출력 신호(RFOUT)를 출력한다. 여기에서, 바이어스 인가단(TB)은 전력 증폭기(AMP)의 바이어스를 제어하는 단자, 예를 들어 드레인 단자 또는 콜렉터 단자일 수 있다.
바이어스 제어 장치(200)는 제1 바이어스 전압 생성부(210), 포락선 생성부(220), 제2 바이어스 전압 생성부(230). 바이어스 전압 제어부(240) 및 스위칭부(250)를 포함한다. 제1 바이어스 전압 생성부(210)는 제1 및 제2 기준전압(VREF11, VREF12)에 따라 전원전압(VDD)으로부터 제1 및 제2 바이어스 전압(VDD_H, VDD_L)을 생성한다.
포락선 생성부(220)는 무선 주파수 입력 신호(RFIN)의 포락선을 추출하여 포락선 신호(VENV)를 생성한다. 여기에서, 무선 주파수 입력 신호(RFIN)는 도 4에 도시된 바와 같이, I(In-phase) 신호와 Q(Quadrature) 신호가 결합된 폴라(polar) 신호이며, 포락선 신호(VENV)는 무선 주파수 입력 신호(RFIN)의 진폭 신호를 의미하며, 출력 전력의 제곱근에 비례한다.
제2 바이어스 전압 생성부(230)는 제1 및 제2 바이어스 전압(VDD_H, VDD_L)을 이용하여 제3 바이어스 전압(VCAP)을 생성한다. 제2 바이어스 전압 생성부(230)는 제1 및 제2 스위칭 제어 신호(CONT1, CONT2)에 따라 제1 바이어스 전압(VDD_H) 인가단과 바이어스 인가단(TB) 간에 충전 경로를 형성하거나, 바이어스 인가단(TB)과 제2 바이어스 전압(VDD_L) 간에 방전 경로를 형성하여 제3 바이어스 전압(VCAP)을 생성한다. 여기에서, 제3 바이어스 전압(VCAP)은 제5 기준전압(VREF15)에 대응하는 전압 레벨로 제어된다.
이를 위해, 제2 바이어스 전압 생성부(220)는 제1 바이어스 전압(VDD_H) 인가단과 제2 바이어스 전압(VDD_L) 인가단 사이에 연결된 캐패시터(C1)를 포함할 수 있다. 구체적으로, 캐패시터(C1)는 제1 및 제2 스위치(242, 244) 간의 연결 노드(N1)와 제3 및 제4 스위치(246, 248) 간의 연결 노드(N2) 사이에 연결될 수 있다. 제3 바이어스 전압(VCAP)은 캐패시터(C1) 양단에 충전되는 충전 전압으로서, 캐패시터(C1)의 충방전 동작에 의해 제5 기준전압(VREF15)의 전압 레벨로 유지된다. 여기에서, 제5 기준전압(VREF15)은 제1 및 제2 바이어스 전압(VDD_H, VDD_L)의 평균 전압 레벨(VDD_M)을 갖는다.
바이어스 전압 제어부(240)는 포락선 신호(VENV), 제3 바이어스 전압(VCAP) 및 제3 내지 제5 기준 전압(VREF13~VREF15)에 따라 제1 및 제2 스위칭 제어 신호(CONT1, CONT2)를 생성한다. 여기에서, 제4 기준전압(VREF14)은 제3 기준전압(VREF13) 보다 큰 전압 레벨을 갖는다.
바이어스 전압 제어부(240)는 포락선 신호(VENV)가 제3 기준전압(VREF13) 보다 작은 구간 동안은 제1 바이어스 전압(VDD_H)을 바이어스 인가단(TB)으로 출력시키고, 포락선 신호(VENV)가 제4 기준전압(VREF13) 보다 큰 구간 동안은 제2 바이어스 전압(VDD_L)을 바이어스 인가단(TB)으로 출력시킨다.
바이어스 전압 제어부(240)는 포락선 신호(VENV)가 제3 기준전압(VREF13) 보다 크고, 제4 기준전압(VREF13) 보다 작은 구간 동안은 제3 바이어스 전압(VCAP)을 바이어스 인가단(TB)으로 출력시칸다.
이를 위해, 바이어스 전압 제어부(240)는 포락선 신호(VENV)가 제3 기준전압(VREF13) 보다 작은 구간 동안 제1 및 제2 스위칭 제어 신호(CONT1, CONT2)를 논리 로우'0'로 출력하고, 포락선 신호(VENV)가 제4 기준전압(VREF13) 보다 큰 구간 동안은 제1 및 제2 스위칭 제어 신호(CONT1, CONT2)를 논리 하이'1'로 출력한다.
바이어스 전압 제어부(240)는 포락선 신호(VENV)가 제3 기준전압(VREF13) 보다 크고, 제4 기준전압(VREF13) 보다 작은 구간 동안은 제3 바이어스 전압(VCAP)에 따라 제1 및 제2 스위칭 제어 신호(CONT1, CONT2)를 논리 로우 '0' 또는 논리 하이 '1'로 출력한다.
스위칭부(250)는 제1 및 제2 스위칭 제어 신호(CONT1, CONT2)에 따라 스위칭 동작하여 제1 내지 제3 바이어스 전압(VDD_H, VDD_M, VDD_L) 중 어느 하나를 전력 증폭기(AMP)의 바이어스 인가단(TB)으로 출력한다. 스위칭부(250)는 제1 바이어스 전압(VDD_H) 인가단과 제2 바이어스 전압(VDD_L) 인가단 사이에 직렬 연결된 제1 내지 제4 스위치(252, 254, 256, 258)를 포함한다.
제1 및 제2 스위치(252, 254)는 제1 바이어스 전압(VDD_H) 인가단과 바이어스 인가단(TB) 사이에 직렬 연결되어 있고, 제3 및 제4 스위치(256, 258)는 바이어스 인가단(TB)과 제2 바이어스 전압(VDD_L) 인가단 사이에 직렬 연결되어 있다.
여기에서, 제1 및 제3 스위치(252, 256)는 제1 스위칭 제어 신호(CONT1)에 따라 스위칭 동작하고, 제2 및 제4 스위치(254, 258)는 제2 스위칭 제어 신호(CONT2)에 따라 스위칭 동작한다. 제1 및 제2 스위치(252, 254)는 PMOS 트랜지스터를 포함하고, 제3 및 제4 스위치(256, 258)는 NMOS 트랜지스터를 포함할 수 있다.
도 5는 도 3에 도시된 바이어스 전압 제어부의 상세 회로도이다.
도 5를 참조하면, 바이어스 전압 제어부(240)는 제1 내지 제3 멀티 플렉서(MUX1~MUX3), 제1 내지 제3 비교기(COMP1~COMP3), 제1 내지 제3 인버터(INV1~INV3), 제1 및 제2 논리합 게이트(OR1, OR2), 제1 및 제2 논리곱 게이트(AND1, AND2)를 포함한다.
제1 멀티 플렉서(MUX1)는 제1 선택 신호(V1)에 따라 제3 기준전압(VREF13) 및 제4 기준전압(VREF14) 중 어느 하나를 선택적으로 출력한다. 제2 멀티 플렉서(MUX2)는 제1 선택 신호(V1)에 따라 제2 논리합 게이트(OR2)의 출력 신호와 제1 논리곱 게이트(AND1)의 출력 신호 중 어느 하나를 제1 스위칭 제어신호(CONT1)로 출력한다. 제3 멀티 플렉서(MUX3)는 제1 선택 신호(V1)에 따라 제1 논리합 게이트(OR1)의 출력 신호와 제2 논리곱 게이트(AND2)의 출력 신호 중 어느 하나를 제2 스위칭 제어신호(CONT2)로 출력한다.
제1 비교기(COMP1)는 포락선 신호(VENV)와 제4 기준전압(VREF14)을 비교하여 제1 선택신호(V1)를 출력한다. 제2 비교기(COMP2)는 제1 멀티플렉서(MUX1)의 출력 신호와 포락선 신호(VENV)를 비교하여 제2 선택 신호(V2)를 출력한다. 제3 비교기(COMP3)는 제3 바이어스 전압(VCAP)과 제5 기준 전압(VREF15)을 비교하여 제3 선택 신호(V3)를 출력한다.
제1 및 제2 인버터(INV1, INV2)는 제3 선택신호(V3)를 반전하여 출력한다. 제3 인버터(INV3)는 제2 인버터(INV2)의 출력 신호를 반전하여 출력한다. 제1 논리합 게이트(OR1)는 제2 선택신호(V2)와 제1 인버터(INV1)의 출력 신호를 논리합 연산하여 출력한다. 제2 논리합 게이트(OR2)는 제2 선택신호(V2)와 제3 선택신호(V3)를 논리합 연산하여 출력한다.
제1 논리곱 게이트(AND1)는 제2 선택신호(V2)와 제3 인버터(INV3)의 출력 신호를 논리곱 연산하여 출력한다. 제2 논리곱 게이트(AND2)는 제2 선택신호(V2)와 제2 인버터(INV2)의 출력 신호를 논리곱 연산하여 출력한다.
상기와 같은 구성을 갖는 바이어스 전압 제어부(240)의 동작을 아래의 [표 1]및 [표 2]를 참조하여 설명하면 다음과 같다.
V1
포락선>VREF14 1
포락선<VREF14 0
V2
V1=0 V1=1
포락선>VREF13 0 포락선>VREF14 0
포락선<VREF13 1 포락선<VREF14 1
V3
VDD_M>VREF15 1
VDD_M>VREF15 0
V1 V2 V3 VCONT1 VCONT2
0 0 0 0 1
0 0 1 1 0
0 1 0 1 1
0 1 1 1 1
1 0 0 0 0
1 0 1 0 0
1 1 0 0 1
1 1 1 1 0
먼저 제1 비교기(COMP1)는 포락선 신호(VENV)와 제4 기준전압(VREF14)을 비교하여 제1 선택신호(V1)를 출력한다. 제1 비교기(COMP1)는 포락선 신호(VENV)가 제4 기준전압(VREF14) 보다 큰 구간 동안 제1 선택신호(V1)를 논리 하이 신호 '1'로 출력하고, 포락선 신호(VENV)가 제4 기준전압(VREF14) 보다 작은 구간 동안 제1 선택신호(V1)를 논리 로우 신호 '0'로 출력한다.
그러면, 제1 멀티 플렉서(MUX1)는 선택 신호(V1)에 따라 제3 기준전압(VREF13) 및 제4 기준전압(VREF14) 중 어느 하나를 선택적으로 출력한다. 제1 멀티 플렉서(MUX1)는 제1 선택신호(V1)가 논리 로우 신호 '0'일 때 제3 기준전압(VREF13)을 출력하고, 제1 선택신호(V1)가 논리 하이 신호 '1'일 때 제4 기준전압(VREF14)을 출력한다.
제2 비교기(COMP2)는 제1 멀티플렉서(MUX1)의 출력 신호와 포락선 신호(VENV)를 비교하여 제2 선택 신호(V2)를 출력한다. 제2 비교기(COMP2)는 포락선 신호(VENV)가 제1 멀티플렉서(MUX1)의 출력 신호 보다 큰 구간 동안 제2 선택 신호(V2)를 논리 로우 신호 '0'로 출력하고, 포락선 신호(VENV)가 제1 멀티플렉서(MUX1)의 출력 신호 보다 작은 구간 동안 제2 선택 신호(V2)를 논리 하이 신호 '1'로 출력한다.
제3 비교기(COMP3)는 제3 바이어스 전압(VCAP)과 제5 기준 전압(VREF15)를 비교하여 제3 선택 신호(V3)를 출력한다. 제3 비교기(COMP3)는 제3 바이어스 전압(VCAP)이 제5 기준 전압(VREF15) 보다 큰 구간 동안 제3 선택 신호(V3)를 논리 하이 신호 '1'로 출력하고, 제3 바이어스 전압(VCAP)이 제5 기준 전압(VREF15) 보다 작은 구간 동안 제3 선택 신호(V3)를 논리 로우 신호 '0'로 출력한다.
제1 논리합 게이트(OR1)는 제2 선택신호(V2)와 제3 선택신호(V3)의 반전 신호를 논리합 연산하여 출력하고, 제2 논리합 게이트(OR2)는 제2 선택신호(V2)와 제3 선택신호(V3)를 논리합 연산하여 출력한다.
제1 논리곱 게이트(AND1)는 제2 선택신호(V2)와 제3 선택신호(V3)를 논리곱 연산하여 출력하고, 제2 논리곱 게이트(AND2)는 제2 선택신호(V2)와 제3 선택신호(V3)의 반전 신호를 논리곱 연산하여 출력한다.
제2 멀티 플렉서(MUX2)는 제1 선택 신호(V1)에 따라 제2 논리합 게이트(OR2)의 출력 신호와 제1 논리곱 게이트(AND1)의 출력 신호 중 어느 하나를 제1 스위칭 제어신호(CONT1)로 출력한다. 제2 멀티 플렉서(MUX2)는 제1 선택신호(V1)가 논리 로우 신호 '0'일 때 제2 논리합 게이트(OR2)의 출력 신호를 제1 스위칭 제어신호(CONT1)로 출력하고, 제1 선택신호(V1)가 논리 하이 신호 '1'일 때 제1 논리곱 게이트(AND1)의 출력 신호를 제1 스위칭 제어신호(CONT1)로 출력한다.
제3 멀티 플렉서(MUX3)는 선택 신호(V1)에 따라 제1 논리합 게이트(OR1)의 출력 신호와 제2 논리곱 게이트(AND2)의 출력 신호 중 어느 하나를 제2 스위칭 제어신호(CONT2)로 출력한다. 제3 멀티 플렉서(MUX3)는 제1 선택신호(V1)가 논리 로우 신호 '0'일 때 제1 논리합 게이트(OR1)의 출력 신호를 제2 스위칭 제어신호(CONT2)로 출력하고, 제1 선택신호(V1)가 논리 하이 신호 '1'일 때 제2 논리곱 게이트(AND2)의 출력 신호를 제2 스위칭 제어신호(CONT2)로 출력한다.
도 6은 도 3에 도시된 스위칭부의 동작을 설명하기 위해 도시한 도면이다.
도 6의 (a)에서, 제1 및 제2 스위칭 제어신호(CONT1, CONT2)가 논리 로우 신호 '0'일 때 제1 및 제2 스위치(252, 254)가 턴 온되어 바이어스 인가단(TB)으로 제1 바이어스 전압(VDD_H)이 출력된다.
(b)에서, 제1 스위칭 제어신호(CONT1)가 논리 로우 신호 '0'이고, 제2 스위칭 제어신호(CONT2)가 논리 하이 신호 '1'일 때 제1 및 제3 스위치(252, 256)가 턴 온되어 바이어스 인가단(TB)으로 제1 바이어스 전압(VDD_H)과 제3 바이어스 전압(VCAP) 간의 차이에 대응하는 전압이 출력된다.
(c)에서, 제1 스위칭 제어신호(CONT1)가 논리 하이 신호 '1'이고, 제2 스위칭 제어신호(CONT2)가 논리 로우 신호 '0'일 때 제2 및 제4 스위치(254, 258)가 턴 온되어 바이어스 인가단(TB)으로 제2 바이어스 전압(VDD_L)과 제3 바이어스 전압(VCAP) 간의 합에 대응하는 전압이 출력된다.
(d)에서, 제1 및 제2 스위칭 제어신호(CONT1, CONT2)가 논리 하이 신호 '1'일 때 제3 및 제4 스위치(256, 258)가 턴 온되어 바이어스 인가단(TB)으로 제2 바이어스 전압(VDD_L)이 출력된다.
도 7은 본 발명의 일 실시예에 따른 전력 증폭기의 바이어스 제어 방법을 설명하기 위해 도시한 파형도이다.
도 7을 참조하면, 시점 t11에, 포락선 신호(VENV)가 제3 기준전압(VREF13) 보다 작은 구간(T1) 동안 제1 선택신호(V1)는 논리 로우 신호 '0'로 출력되고, 제2 선택신호(V2)는 논리 하이 신호 '1'로 출력된다. 그러면, 제3 선택신호(V3)와 무관하게 제1 및 제2 스위칭 제어신호(CONT1, CONT2)가 논리 하이 신호 '1'로 출력되고, 제3 및 제4 스위치(256, 258)가 턴 온되어 바이어스 인가단(TB)으로 제2 바이어스 전압(VDD_L)이 출력된다.
시점 t12에, 포락선 신호(VENV)가 제3 기준전압(VREF13) 보다 커지고, 제4 기준전압(VREF14) 보다 작은 구간(T2) 동안 제1 선택신호(V1)는 논리 로우 신호 '0'로 출력되고, 제2 선택신호(V2)도 논리 로우 신호 '0'로 출력된다.
이때, 제3 바이어스 전압(VCAP)이 제3 바이어스 전압(VDD_M) 보다 큰 경우 제3 선택신호(V3)는 논리 하이 신호'1'가 된다. 이에 따라, 제1 스위칭 제어신호(CONT1)가 논리 하이 신호 '1'이고, 제2 스위칭 제어신호(CONT2)가 논리 로우 신호 '0'으로 출력된다. 그러면, 제2 및 제4 스위치(254, 258)가 턴 온되어 캐패시터(C1)의 일단이 바이어스 인가단(TB)에 접속되고, 타단이 제2 바이어스 전압(VDD_L) 인가단에 접속되어 바이어스 인가단(TB)으로부터 제2 바이어스 전압(VDD_L) 인가단 방향으로 방전 경로가 형성된다. 그러면, 바이어스 인가단(TB)으로 제2 바이어스 전압(VDD_L)과 제3 바이어스 전압(VCAP) 간의 합에 대응하는 전압이 출력된다.
이 상태에서, 캐패시터(C1)가 방전되기 시작하여 제3 바이어스 전압(VCAP)이 점점 감소한다. 캐패시터(C1)의 방전이 일정 시간동안 유지되면 제3 바이어스 전압(VCAP)이 제5 기준전압(VREF15) 보다 작아지고, 제3 선택 신호(V3)가 논리 로우 신호 '0'로 전환된다. 이에 따라, 제1 스위칭 제어신호(CONT1)가 논리 로우 신호 '0'으로 출력되고, 제2 스위칭 제어신호(CONT2)가 논리 하이 신호 '1'로 출력된다.
그 다음, 제1 및 제3 스위치(252, 256)가 턴 온되어 캐패시터(C1)의 일단이 제1 바이어스 전압(VDD_H) 인가단에 접속되고, 타단이 바이어스 인가단(TB)에 접속되어 제1 바이어스 전압(VDD_H) 인가단으로부터 바이어스 인가단(TB) 방향으로 충전 경로가 형성된다. 그러면, 바이어스 인가단(TB)으로 제1 바이어스 전압(VDD_H)과 제3 바이어스 전압(VCAP) 간의 차이에 대응하는 전압이 출력된다.
이와 같은 캐패시터(C1)의 충방전 동작에 의해 제3 바이어스 전압(VCAP)은 제5 바이어스 전압(VREF15)과 비슷한 전압 레벨로 유지된다. 제3 바이어스 전압(VCAP)이 제5 바이어스 전압(VREF15)과 동일한 전압 레벨이 되면, 제2 바이어스 전압(VDD_L)과 제3 바이어스 전압(VCAP) 간의 합에 대응하는 전압 및 제1 바이어스 전압(VDD_H)과 제3 바이어스 전압(VCAP) 간의 차이에 대응하는 전압 각각은 제1 바이어스 전압(VDD_H)과 제2 바이어스 전압(VDD_L) 간의 평균 전압 레벨인 제3 바이어스 전압(VDD_M)로 수렴한다.
즉, 포락선 신호(VENV)가 제3 기준전압(VREF13) 보다 커지고, 제4 기준전압(VREF14) 보다 작은 구간(T2) 동안 바이어스 인가단(TB)으로 제1 바이어스 전압(VDD_H)과 제2 바이어스 전압(VDD_L) 간의 평균 전압 레벨인 제3 바이어스 전압(VDD_M)이 출력된다.
그 다음, 시점 t13에, 포락선 신호(VENV)가 제4 기준전압(VREF14) 보다 큰 구간(T3) 동안 제1 선택신호(V1)는 논리 하이 신호 '1'로 출력되고, 제2 선택신호(V2)는 논리 로우 신호 '0'로 출력된다. 그러면, 제3 선택신호(V3)와 무관하게 제1 및 제2 스위칭 제어신호(CONT1, CONT2)가 논리 로우 신호 '0'로 출력되고, 제1 및 제2 스위치(252, 254)가 턴 온되어 바이어스 인가단(TB)으로 제1 바이어스 전압(VDD_H)이 출력된다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 전력 증폭기의 바이어스 제어 방법은 포락선 신호(VENV)가 제3 기준전압(VREF13) 보다 작은 구간(T1), 제3 기준전압(VREF13) 보다 커지고, 제4 기준전압(VREF14) 보다 작은 구간(T2) 및 제4 기준전압(VREF14) 보다 큰 구간(T3)으로 3개의 구간으로 분류하고, 각 구간에 대응하는 3가지 전압 레벨(VDD_H, VDD_M, VDD_L)의 바이어스 전압(VTB)을 전력 증폭기(AMP)의 바이어스 인가단(TB)으로 출력한다.
즉, 전력 증폭기(AMP)의 출력 전력 구간에 따라 최적화된 3가지 바이어스 전압 레벨(VDD_H, VDD_M, VDD_L)로 전력 증폭기(AMP)의 바이어스를 제어하기 때문에 2가지 바이어스 전압 레벨(VDD_H, VDD_L)로 전력 증폭기(AMP)의 바이어스를 제어하는 방법에 비해 전력 효율이 향상된다.
100, 200: 바이어스 제어 장치
110: 바이어스 전압 생성부
120: 스위칭부
210: 제1 바이어스 전압 생성부
220: 포락선 생성부
230: 제2 바이어스 전압 생성부
240: 바이어스 전압 제어부
250: 스위칭부

Claims (16)

  1. 전력 증폭기로 입력되는 무선 주파수 입력 신호의 포락선을 추출하여 포락선 신호를 생성하는 포락선 생성부;
    제1 및 제2 기준 전압에 따라 제1 및 제2 바이어스 전압을 생성하는 제1 바이어스 전압 생성부;
    상기 제1 및 제2 바이어스 전압을 이용하여 제3 바이어스 전압을 생성하는 제2 바이어스 전압 생성부;
    상기 포락선 신호, 제3 내지 제5 기준 전압 및 상기 제3 바이어스 전압에 따라 제1 및 제2 스위칭 제어 신호를 생성하는 바이어스 전압 제어부; 및
    상기 제1 및 제2 스위칭 제어 신호에 따라 상기 제1 내지 제3 바이어스 전압 중 어느 하나를 바이어스 인가단에 출력하는 스위칭부를 포함하는 전력 증폭기의 바이어스 제어 장치.
  2. 제1항에 있어서, 상기 바이어스 전압 제어부는
    상기 포락선 신호가 상기 제3 기준 전압보다 작은 구간 동안 상기 제1 바이어스 전압을 상기 바이어스 인가단으로 출력시키는 것을 특징으로 하는 전력 증폭기의 바이어스 제어 장치.
  3. 제1항에 있어서, 상기 바이어스 전압 제어부는
    상기 포락선 신호가 상기 제4 기준전압보다 큰 구간 동안 상기 제2 바이어스 전압을 상기 바이어스 인가단으로 출력시키는 것을 특징으로 하는 전력 증폭기의 바이어스 제어 장치.
  4. 제1항에 있어서, 상기 바이어스 전압 제어부는
    상기 포락선 신호가 상기 제3 기준전압보다 크고, 상기 제4 기준전압보다 작은 구간 동안 상기 제3 바이어스 전압을 상기 바이어스 인가단으로 출력시키는 것을 특징으로 하는 전력 증폭기의 바이어스 제어 장치.
  5. 제4항에 있어서, 상기 바이어스 전압 제어부는
    상기 포락선 신호가 상기 제3 기준전압보다 크고, 상기 제4 기준전압보다 작은 구간 동안 상기 제5 기준전압에 따라 상기 제3 바이어스 전압의 전압 레벨을 제어하는 것을 특징으로 하는 전력 증폭기의 바이어스 제어 장치.
  6. 제5항에 있어서, 상기 제2 바이어스 전압 생성부는
    상기 포락선 신호가 상기 제3 기준전압보다 크고, 상기 제4 기준전압보다 작은 구간 동안 상기 제1 바이어스 전압의 인가단과 상기 바이어스 인가단 사이에 충전 경로를 형성하거나 상기 바이어스 인가단과 상기 제2 바이어스 전압의 인가단 사이에 방전 경로를 형성하여 상기 제3 바이어스 전압을 상기 제5 기준전압의 레벨로 유지시키는 것을 특징으로 하는 전력 증폭기의 바이어스 제어 장치.
  7. 제6항에 있어서,
    상기 제5 기준 전압은 상기 제1 및 제2 바이어스 전압 간의 평균 전압 레벨인 것을 특징으로 하는 전력 증폭기의 바이어스 제어 장치.
  8. 제6항에 있어서, 상기 제2 바이어스 전압 생성부는
    상기 제1 및 제2 바이어스 전압의 인가단 사이에 연결되어 있는 캐패시터를 포함하는 것을 특징으로 하는 전력 증폭기의 바이어스 제어 장치.
  9. 제1항에 있어서,
    상기 제4 기준전압은 상기 제3 기준전압보다 큰 전압 레벨인 것을 특징으로 하는 전력 증폭기의 바이어스 제어 장치.
  10. 제1항에 있어서, 상기 바이어스 전압 제어부는
    상기 포락선 신호와 상기 제4 기준전압을 비교하여 제1 선택신호를 출력하는 제1 비교기;
    상기 제1 선택신호에 따라 상기 제3 기준전압 및 상기 제4 기준전압 중 어느 하나를 선택적으로 출력하는 제1 멀티 플렉서;
    상기 제1 멀티 플렉서의 출력과 상기 포락선 신호를 비교하여 제2 선택 신호를 출력하는 제2 비교기;
    상기 제3 바이어스 전압과 상기 제5 기준전압을 비교하여 제3 선택 신호를 출력하는 제3 비교기;
    상기 제2 선택 신호와 상기 제3 선택 신호의 반전 신호를 논리합 연산하는 제1 논리합 게이트;
    상기 제2 선택 신호와 상기 제3 선택 신호를 논리합 연산하는 제2 논리합 게이트;
    상기 제2 선택 신호와 상기 제3 선택 신호를 논리곱 연산하는 제1 논리곱 게이트;
    상기 제2 선택 신호와 상기 제3 선택 신호의 반전 신호를 논리곱 연산하는 제2 논리곱 게이트;
    상기 제1 선택 신호에 따라 상기 제2 논리합 게이트와 상기 제1 논리곱 게이트의 출력 신호 중 어느 하나를 상기 제1 스위칭 제어 신호로 출력하는 제2 멀티 플렉서; 및
    상기 제1 선택 신호에 따라 상기 제1 논리합 게이트와 상기 제2 논리곱 게이트의 출력 신호 중 어느 하나를 상기 제2 스위칭 제어 신호로 출력하는 제3 멀티플렉서를 포함하는 것을 특징으로 하는 전력 증폭기의 바이어스 제어 장치.
  11. 제1항에 있어서, 상기 스위칭부는
    상기 제1 및 제2 바이어스 전압 인가단 사이에 직렬 연결된 제1 내지 제4 스위치를 포함하는 것을 특징으로 하는 전력 증폭기의 바이어스 제어 장치.
  12. 제11항에 있어서,
    상기 제1 및 제2 스위치는 상기 제1 바이어스 전압 인가단과 상기 바이어스 인가단 사이에 직렬 연결되어 있고, 상기 제3 및 제4 스위치는 상기 바이어스 인가단과 상기 제2 바이어스 전압 인가단 사이에 직렬 연결되어 있고, 상기 제1 및 제4 스위치는 상기 제1 스위칭 제어 신호에 의해 제어되고, 상기 제2 및 제3 스위치는 상기 제2 스위칭 제어 신호에 의해 제어되는 것을 특징으로 하는 전력 증폭기의 바이어스 제어 장치.
  13. 전력 증폭기로 입력되는 무선 주파수 입력 신호의 포락선을 추출하여 포락선 신호를 생성하는 단계;
    제1 및 제2 기준 전압에 따라 제1 및 제2 바이어스 전압을 생성하는 단계;
    상기 제1 및 제2 바이어스 전압을 이용하여 제3 바이어스 전압을 생성하는 단계; 및
    상기 포락선 신호, 제3 및 제4 기준전압에 따라 상기 제1 내지 제3 바이어스 전압 중 어느 하나를 바이어스 인가단으로 출력시키되, 상기 제3 바이어스 전압이 상기 바이어스 인가단으로 출력되는 동안 제5 기준전압에 따라 상기 제3 바이어스 전압의 전압 레벨을 제어하는 단계를 포함하는 전력 증폭기의 바이어스 제어 방법.
  14. 제13항에 있어서, 상기 제1 내지 제3 바이어스 전압 중 어느 하나를 상기 바이어스 인가단으로 출력시키는 단계는
    상기 포락선 신호가 상기 제3 기준전압보다 작은 구간 동안 상기 제1 바이어스 전압을 상기 바이어스 인가단에 출력시키는 단계;
    상기 포락선 신호가 상기 제4 기준전압보다 큰 구간 동안 상기 제2 바이어스 전압을 상기 바이어스 인가단으로 출력시키는 단계; 및
    상기 포락선 신호가 상기 제3 기준전압보다 크고, 상기 제4 기준전압보다 작은 구간 동안 상기 제3 바이어스 전압을 상기 바이어스 인가단으로 출력시키는 단계를 포함하는 것을 특징으로 하는 전력 증폭기의 바이어스 제어 방법.
  15. 제13항에 있어서, 상기 제3 바이어스 전압의 전압 레벨을 제어하는 단계는
    상기 포락선 신호가 상기 제3 기준전압보다 크고, 상기 제4 기준전압보다 작은 구간 동안 상기 제1 바이어스 전압의 인가단과 상기 바이어스 인가단 사이에 충전 경로를 형성하거나 상기 바이어스 인가단과 상기 제2 바이어스 전압의 인가단 사이에 방전 경로를 형성하여 상기 제3 바이어스 전압을 상기 제5 기준전압의 레벨로 유지시키는 것을 특징으로 하는 전력 증폭기의 바이어스 제어 방법.
  16. 제15항에 있어서,
    상기 제5 기준전압은 상기 제1 및 제2 바이어스 전압 간의 평균 전압 레벨인 것을 특징으로 하는 전력 증폭기의 바이어스 제어 방법.
KR1020190148733A 2019-11-19 2019-11-19 전력 증폭기의 바이어스 제어 장치 및 방법 KR102287657B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190148733A KR102287657B1 (ko) 2019-11-19 2019-11-19 전력 증폭기의 바이어스 제어 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190148733A KR102287657B1 (ko) 2019-11-19 2019-11-19 전력 증폭기의 바이어스 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20210061013A true KR20210061013A (ko) 2021-05-27
KR102287657B1 KR102287657B1 (ko) 2021-08-09

Family

ID=76135741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190148733A KR102287657B1 (ko) 2019-11-19 2019-11-19 전력 증폭기의 바이어스 제어 장치 및 방법

Country Status (1)

Country Link
KR (1) KR102287657B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150125130A (ko) * 2014-04-29 2015-11-09 성균관대학교산학협력단 적응식 가변 바이어스 전압을 공급하는 동적 바이어스 변조기 및 이를 이용한 전력 증폭 장치
KR101664732B1 (ko) * 2015-08-07 2016-10-12 성균관대학교산학협력단 다중 출력 전압을 생성하는 동적 바이어스 변조기 및 이를 이용한 전력 증폭 장치
KR20180048076A (ko) * 2016-11-02 2018-05-10 삼성전자주식회사 전원 변조기 및 이를 포함하는 통신 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150125130A (ko) * 2014-04-29 2015-11-09 성균관대학교산학협력단 적응식 가변 바이어스 전압을 공급하는 동적 바이어스 변조기 및 이를 이용한 전력 증폭 장치
KR101664732B1 (ko) * 2015-08-07 2016-10-12 성균관대학교산학협력단 다중 출력 전압을 생성하는 동적 바이어스 변조기 및 이를 이용한 전력 증폭 장치
KR20180048076A (ko) * 2016-11-02 2018-05-10 삼성전자주식회사 전원 변조기 및 이를 포함하는 통신 장치

Also Published As

Publication number Publication date
KR102287657B1 (ko) 2021-08-09

Similar Documents

Publication Publication Date Title
US8897724B2 (en) Method for controlling fast tracking power supply, fast tracking power supply, and system
US10985743B2 (en) Low-power-consumption high-speed zero-current switch
KR100618216B1 (ko) 펄스폭 변조기와 그에 따른 로딩시스템
EP2332251B1 (en) Pulse-width modulation with selective pulse-elimination
CN111146770B (zh) GaN功率器件的保护电路
US7796971B2 (en) Mixer/DAC chip and method
TWI591948B (zh) 電壓產生器
Paek et al. 20.7 An RF-PA supply modulator achieving 83% efficiency and− 136dBm/Hz noise for LTE-40MHz and GSM 35dBm applications
US7483281B2 (en) Multi-channel power converter with switching frequency modulation circuit for power saving
Cousinard et al. 13.7 A 0.23 mm 2 digital power amplifier with hybrid time/amplitude control achieving 22.5 dBm at 28% PAE for 802.11 g
CN113411072B (zh) 脉宽调制模块、音频功放电路及电子设备
US9634625B2 (en) Radio frequency transmitter with extended power range and related radio frequency transmission method
KR102287657B1 (ko) 전력 증폭기의 바이어스 제어 장치 및 방법
EP1630926B1 (en) Power switching device in mobile communication terminal
CN114513179B (zh) 一种高压驱动器及其驱动方法
TW201427352A (zh) 功率放大裝置及應用該功率放大裝置之無線信號傳送器
US20090011723A1 (en) Transmitting apparatus
JPH06196955A (ja) 電力増幅装置
US10990147B2 (en) Power control circuit and semiconductor apparatus including the power control circuit
KR20000076971A (ko) 전력 증폭기를 포함하는 전자 장치
CN112803764A (zh) 射频系统、射频系统的供电方法以及电子设备
Martelius et al. A 30-dBm class-D power amplifier with on/off logic for an integrated tri-phasing transmitter in 28-nm CMOS
WO2012111100A1 (ja) 増幅装置
JP2019110523A (ja) スイッチドキャパシタ電力増幅器の改善又は関連
US9331674B2 (en) Multi-phase signal generator and multi-phase signal generating method thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant