KR20210058331A - Automatic offset adjustment appartus for adjusting offset signal of resistive flow sensor - Google Patents

Automatic offset adjustment appartus for adjusting offset signal of resistive flow sensor Download PDF

Info

Publication number
KR20210058331A
KR20210058331A KR1020190145652A KR20190145652A KR20210058331A KR 20210058331 A KR20210058331 A KR 20210058331A KR 1020190145652 A KR1020190145652 A KR 1020190145652A KR 20190145652 A KR20190145652 A KR 20190145652A KR 20210058331 A KR20210058331 A KR 20210058331A
Authority
KR
South Korea
Prior art keywords
input
binary search
output
receiving
reference voltage
Prior art date
Application number
KR1020190145652A
Other languages
Korean (ko)
Other versions
KR102292597B1 (en
Inventor
고형호
이정훈
Original Assignee
(주) 텔로팜
충남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 텔로팜, 충남대학교산학협력단 filed Critical (주) 텔로팜
Priority to KR1020190145652A priority Critical patent/KR102292597B1/en
Publication of KR20210058331A publication Critical patent/KR20210058331A/en
Application granted granted Critical
Publication of KR102292597B1 publication Critical patent/KR102292597B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01F—MEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F1/00—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow
    • G01F1/56—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow by using electric or magnetic effects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01F—MEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F15/00—Details of, or accessories for, apparatus of groups G01F1/00 - G01F13/00 insofar as such details or appliances are not adapted to particular types of such apparatus

Landscapes

  • Physics & Mathematics (AREA)
  • Fluid Mechanics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

The present invention relates to an automatic offset adjusting device for adjusting an offset signal of a resistive flow sensor. The automatic offset adjusting device according to an embodiment comprises: a current generating unit for generating a current of a predetermined size; a resistance sensing unit heated through the generated current and having a sensing resistor whose resistance value changes based on heat loss according to a change in a flow rate (sap flow) of a plant; a measurement amplifying unit for receiving an input voltage corresponding to the generated current and the changed resistance value, and outputting an amplified signal corresponding to the input voltage; and an offset removing unit that generates a reference voltage corresponding to an offset signal included in the amplified signal and feeds back the generated reference voltage to an input of the measurement amplifying unit.

Description

저항형 유량 센서의 오프셋 신호 조절을 위한 자동 오프셋 조절장치 {AUTOMATIC OFFSET ADJUSTMENT APPARTUS FOR ADJUSTING OFFSET SIGNAL OF RESISTIVE FLOW SENSOR}{AUTOMATIC OFFSET ADJUSTMENT APPARTUS FOR ADJUSTING OFFSET SIGNAL OF RESISTIVE FLOW SENSOR}

저항형 유량 센서의 오프셋 신호 조절을 위한 자동 오프셋 조절 장치에 관한 것으로, 보다 상세하게는 저항형 유량 센서의 오프셋 성분을 자동으로 교정하여 고민감도로 저항-디지털 변환을 수행하는 기술적 사상에 관한 것이다.It relates to an automatic offset control device for adjusting an offset signal of a resistance type flow sensor, and more particularly, to a technical idea of performing resistance-digital conversion with high sensitivity by automatically calibrating an offset component of a resistance type flow sensor.

기존 저항형 유량 센서는 주로 휘트스톤 브리지(wheatstone bridge) 방식 또는 풍속계(anemometer) 방식을 이용하여 유량 변화를 계측하며, 이 경우 센서 오프셋 신호가 함께 증폭되어 높은 이득(gain)으로 신호를 증폭할 경우 출력이 포화 (saturation)되어 큰 이득으로 신호를 증폭하기가 어렵다. Existing resistance type flow sensors mainly measure the flow rate change using a wheatstone bridge method or an anemometer method, and in this case, when the sensor offset signal is amplified together and amplifies the signal with high gain. It is difficult to amplify the signal with a large gain due to the saturation of the output.

또한, 기존 저항형 유량 센서는 높은 이득으로 증폭하고자 할 경우에 오프셋 신호를 제거한 후 영점 조정(zero-point calibration) 과정을 거쳐 신호를 증폭하여야 하는 문제가 있다.In addition, in the case of amplification with high gain, the existing resistance type flow sensor has a problem in that the signal must be amplified through a zero-point calibration process after removing the offset signal.

한국등록특허 제10-1573101호, "유량 센서 시스템"Korean Patent Registration No. 10-1573101, "Flow sensor system"

본 발명은 저항형 센서의 오프셋 신호를 기존의 수동 오프셋 조절 과정 없이 이진 검색에 기반하여 자동으로 제거할 수 있는 자동 오프셋 조절 장치를 제공하고자 한다. An object of the present invention is to provide an automatic offset adjustment device capable of automatically removing an offset signal of a resistive sensor based on a binary search without a conventional manual offset adjustment process.

또한, 본 발명은 오프셋 제거 이후, 높은 이득으로 신호를 증폭하여 높은 신호대잡음비를 획득할 수 있는 자동 오프셋 조절 장치를 제공하고자 한다.In addition, the present invention is to provide an automatic offset adjustment device capable of obtaining a high signal-to-noise ratio by amplifying a signal with a high gain after removing the offset.

일실시예에 따른 자동 오프셋 조절장치는 기설정된 크기의 전류를 생성하는 전류 생성부와, 생성된 전류를 통해 가열되고, 식물체의 유량(sap flow) 변화에 따른 열 손실에 기초하여 저항 값이 변화하는 감지 저항을 구비하는 저항 센싱부와, 생성된 전류 및 변화된 저항 값에 대응되는 입력 전압을 수신하여, 입력 전압에 대응되는 증폭 신호를 출력하는 계측 증폭부 및 증폭 신호에 포함된 오프셋(offset) 신호에 대응되는 기준 전압을 생성하고, 생성된 기준 전압을 계측 증폭부의 입력으로 피드백(feed-back)하는 오프셋 제거부를 포함할 수 있다.The automatic offset control device according to an embodiment is heated by a current generation unit that generates a current of a preset size and the generated current, and a resistance value changes based on heat loss according to a change in the sap flow of the plant. A resistance sensing unit having a sensing resistor that receives the generated current and an input voltage corresponding to the changed resistance value, and a measurement amplification unit that outputs an amplified signal corresponding to the input voltage, and an offset included in the amplified signal. It may include an offset removing unit that generates a reference voltage corresponding to the signal and feeds back the generated reference voltage to an input of the measurement amplification unit.

일측에 따르면, 자동 오프셋 조절장치는 계측 증폭부의 출력단과 연결되는 저역 통과 필터(low pass filter, LPF)를 더 포함할 수 있다. According to one side, the automatic offset control device may further include a low pass filter (LPF) connected to the output terminal of the measurement amplification unit.

일측에 따르면, 계측 증폭부는 입력 전압 및 기준 전압을 입력으로 수신하는 입력 초퍼(chopper)와, 입력 초퍼의 출력을 입력으로 수신하는 제1 비반전 증폭기와 제2 비반전 증폭기와, 제1 비반전 증폭기와 제2 비반전 증폭기의 출력을 입력으로 수신하는 반전 증폭기 및 반전 증폭기의 출력을 입력으로 수신하는 출력 초퍼를 포함할 수 있다. According to one side, the measurement amplification unit includes an input chopper receiving an input voltage and a reference voltage as inputs, a first non-inverting amplifier and a second non-inverting amplifier receiving an output of the input chopper as inputs, and a first non-inverting amplifier. It may include an inverting amplifier receiving an output of the amplifier and the second non-inverting amplifier as an input, and an output chopper receiving an output of the inverting amplifier as an input.

일측에 따르면, 오프셋 제거부는 증폭 신호를 입력으로 수신하는 비교기(comparator)와, 비교기의 출력을 입력으로 수신하는 이진 검색 회로(binary search logic) 및 이진 검색 회로의 출력을 입력으로 수신하고, 수신한 이진 검색 회로의 출력에 대응하여 기준 전압의 크기를 조절하는 디지털-아날로그 변환기(digital-to-analog converter, DAC)를 포함할 수 있다. According to one side, the offset removal unit receives a comparator that receives an amplified signal as an input, a binary search logic that receives the output of the comparator as an input, and the output of the binary search circuit as an input, It may include a digital-to-analog converter (DAC) that adjusts the level of the reference voltage in response to the output of the binary search circuit.

일측에 따르면, 이진 검색 회로는 디지털-아날로그 변환기에서 기설정된 횟수만큼 반복하여 기준 전압의 크기가 조절되도록 제어할 수 있다. According to one side, the binary search circuit may control the level of the reference voltage to be adjusted by repeating a predetermined number of times in the digital-to-analog converter.

일측에 따르면, 이진 검색 회로는 이진 검색 회로는 비교기의 출력에 대응되어 크기가 증가하는 기설정된 카운터 변수의 값이 디지털-아날로그 변환기의 해상도에 대응되는 비트 값을 초과하면, 이진 검색 종료 신호를 생성할 수 있다. According to one side, the binary search circuit generates a binary search end signal when the value of the preset counter variable increasing in size corresponding to the output of the comparator exceeds the bit value corresponding to the resolution of the digital-to-analog converter. can do.

일측에 따르면, 디지털-아날로그 변환기는 생성된 이진 검색 종료 신호를 수신하면, 이진 검색 종료 신호에 대응되는 일정한 크기의 기준 전압을 출력할 수 있다. According to one side, when receiving the generated binary search end signal, the digital-to-analog converter may output a reference voltage of a predetermined size corresponding to the binary search end signal.

일측에 따르면, 계측 증폭부는 입력 전압 및 일정한 크기의 기준 전압을 수신하여 오프셋이 제거된 증폭 신호를 출력할 수 있다. According to one side, the measurement amplification unit may receive an input voltage and a reference voltage having a predetermined size and output an amplified signal from which the offset is removed.

일측에 따르면, 자동 오프셋 조절장치는 오프셋이 제거된 증폭 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 더 포함할 수 있다.According to one side, the automatic offset control device may further include an analog-to-digital converter (ADC) for converting the amplified signal from which the offset is removed into a digital signal.

일측에 따르면, 이진 검색 회로는 복수의 D-플립플롭(DFF)들로 구성되는 D-플립플롭 어레이를 포함할 수 있다.According to one side, the binary search circuit may include a D-flip-flop array composed of a plurality of D-flip-flops (DFFs).

다른 실시예에 따른 자동 오프셋 조절장치는 기설정된 크기의 전류를 생성하는 전류 생성부와, 생성된 전류를 통해 가열되고, 식물체의 유량(sap flow) 변화에 따른 열 손실에 기초하여 저항 값이 변화하는 감지 저항을 구비하는 저항 센싱부와, 복수의 초퍼(chopper), 복수의 비반전 증폭기 및 반전 증폭기를 포함하는 증폭 회로를 구비하고, 생성된 전류 및 변화된 저항 값에 대응되는 입력 전압을 수신하며, 수신한 입력 전압에 대응되는 증폭 회로의 동작을 통해 고주파 노이즈가 제거된 증폭 신호를 출력하는 계측 증폭부 및 증폭 신호에 포함된 오프셋(offset) 신호에 대응되는 기준 전압을 생성하고, 생성된 기준 전압을 계측 증폭부의 입력으로 피드백(feed-back)하는 오프셋 제거부를 포함하고, 오프셋 제거부는 증폭 신호를 입력으로 수신하는 비교기(comparator)와, 비교기의 출력에 대응되어 크기가 증가하는 기설정된 카운터 변수(k, 여기서 k는 0 이상의 정수)의 값이 기설정된 비트 값을 초과하면, 이진 검색 종료 신호를 생성하는 이진 검색 회로(binary search logic) 및 이진 검색 종료 신호를 수신하면, 이진 검색 종료 신호에 대응되는 크기의 기준 전압을 생성하는 디지털-아날로그 변환기(digital-to-analog converter, DAC)를 포함할 수 있다. The automatic offset control device according to another embodiment has a current generation unit that generates a current of a preset size, and is heated through the generated current, and a resistance value changes based on heat loss according to a change in the sap flow of the plant. A resistance sensing unit having a sensing resistor that is configured to, and an amplifying circuit including a plurality of choppers, a plurality of non-inverting amplifiers, and an inverting amplifier, and receiving a generated current and an input voltage corresponding to the changed resistance value, and , A measurement amplification unit that outputs an amplified signal from which high-frequency noise is removed through the operation of an amplifying circuit corresponding to the received input voltage, and a reference voltage corresponding to the offset signal included in the amplified signal, and the generated reference Includes an offset removal unit that feedbacks voltage to the input of the measurement amplifier, and the offset removal unit receives a comparator that receives an amplified signal as an input, and a preset counter variable whose size increases in response to the output of the comparator. When the value of (k, where k is an integer greater than or equal to 0) exceeds a preset bit value, when a binary search logic generating a binary search end signal and a binary search end signal are received, the binary search end signal is A digital-to-analog converter (DAC) that generates a reference voltage having a corresponding size may be included.

다른 실시예에 따른 기설정된 비트 값은 디지털-아날로그 변환기의 해상도에 대응되는 비트 값일 수 있다. The preset bit value according to another embodiment may be a bit value corresponding to the resolution of the digital-to-analog converter.

일측에 따르면, 자동 오프셋 조절장치는 계측 증폭부의 출력단과 연결되는 저역 통과 필터(low pass filter, LPF)를 더 포함할 수 있다. According to one side, the automatic offset control device may further include a low pass filter (LPF) connected to the output terminal of the measurement amplification unit.

일측에 따르면, 계측 증폭부는 입력 전압 및 기준 전압을 입력으로 수신하는 입력 초퍼(chopper)와, 입력 초퍼의 출력을 입력으로 수신하는 제1 비반전 증폭기와 제2 비반전 증폭기와, 제1 비반전 증폭기와 제2 비반전 증폭기의 출력을 입력으로 수신하는 반전 증폭기 및 반전 증폭기의 출력을 입력으로 수신하는 출력 초퍼를 포함할 수 있다. According to one side, the measurement amplification unit includes an input chopper receiving an input voltage and a reference voltage as inputs, a first non-inverting amplifier and a second non-inverting amplifier receiving an output of the input chopper as inputs, and a first non-inverting amplifier. It may include an inverting amplifier receiving an output of the amplifier and the second non-inverting amplifier as an input, and an output chopper receiving an output of the inverting amplifier as an input.

일측에 따르면, 이진 검색 회로는 이진 검색 종료 신호가 생성될 때까지 기준 전압의 크기가 조절되도록 디지털-아날로그 변환기를 제어할 수 있다. According to one side, the binary search circuit may control the digital-to-analog converter so that the level of the reference voltage is adjusted until the binary search end signal is generated.

일측에 따르면, 계측 증폭부는 입력 전압 및 이진 검색 종료 신호에 대응되는 크기의 기준 전압을 수신하여 오프셋이 제거된 증폭 신호를 출력할 수 있다. According to one side, the measurement amplification unit may receive an input voltage and a reference voltage having a magnitude corresponding to the binary search end signal and output an amplified signal from which the offset is removed.

일측에 따르면, 자동 오프셋 조절장치는 오프셋이 제거된 증폭 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 더 포함할 수 있다. According to one side, the automatic offset control device may further include an analog-to-digital converter (ADC) for converting the amplified signal from which the offset is removed into a digital signal.

일측에 따르면, 이진 검색 회로는 복수의 D-플립플롭(DFF)들로 구성되는 D-플립플롭 어레이를 포함할 수 있다. According to one side, the binary search circuit may include a D-flip-flop array composed of a plurality of D-flip-flops (DFFs).

일실시예에 따른 자동 오프셋 조절방법은 전류 생성부에서 기설정된 크기의 전류를 생성하여, 생성된 전류를 통해 저항 센싱부에 구비된 감지 저항이 가열되고, 식물체의 유량(sap flow) 변화에 따른 열 손실에 기초하여 가열된 감지 저항의 저항 값이 변화하는 단계와, 계측 증폭부에서 생성된 전류 및 변화된 저항 값에 대응되는 입력 전압을 수신하여, 입력 전압에 대응되는 증폭 신호를 출력하는 단계 및 오프셋 제거부에서 증폭 신호에 포함된 오프셋(offset) 신호에 대응되는 기준 전압을 생성하고, 생성된 기준 전압을 계측 증폭부의 입력으로 피드백(feed-back)하는 단계를 포함할 수 있다. The automatic offset control method according to an embodiment generates a current of a preset size in the current generation unit, the sensing resistor provided in the resistance sensing unit is heated through the generated current, and according to the change in the sap flow of the plant. Changing the resistance value of the heated sensing resistor based on the heat loss, receiving a current generated by the measurement amplification unit and an input voltage corresponding to the changed resistance value, and outputting an amplified signal corresponding to the input voltage; and The offset removal unit may include generating a reference voltage corresponding to an offset signal included in the amplified signal, and feedbacking the generated reference voltage to an input of the measurement amplification unit.

일측에 따르면, 피드백 하는 단계는 비교기(comparator)에서, 증폭 신호를 입력으로 수신하는 단계와, 이진 검색 회로(binary search logic)에서 비교기의 출력을 입력으로 수신하는 단계 및 디지털-아날로그 변환기(digital-to-analog converter, DAC)에서 이진 검색 회로의 출력을 입력으로 수신하고, 수신한 이진 검색 회로의 출력에 대응하여 기준 전압의 크기를 조절하는 단계를 더 포함할 수 있다. According to one side, the step of feeding back includes receiving an amplified signal as an input in a comparator, receiving an output of the comparator as an input in a binary search logic, and a digital-to-analog converter. A to-analog converter (DAC) may further include receiving an output of the binary search circuit as an input, and adjusting a magnitude of the reference voltage in response to the received output of the binary search circuit.

일측에 따르면, 비교기의 출력을 입력으로 수신하는 단계는 비교기의 출력에 대응되어 크기가 증가하는 기설정된 카운터 변수의 값이 디지털-아날로그 변환기의 해상도에 대응되는 비트 값을 초과하면, 이진 검색 종료 신호를 생성하고, 기준 전압의 크기를 조절하는 단계는 생성된 이진 검색 종료 신호를 수신하면, 이진 검색 종료 신호에 대응되는 일정한 크기의 기준 전압을 출력할 수 있다.According to one side, the step of receiving the output of the comparator as an input is a binary search end signal when the value of the preset counter variable whose size increases in response to the output of the comparator exceeds the bit value corresponding to the resolution of the digital-to-analog converter. In the step of generating and adjusting the level of the reference voltage, upon receiving the generated binary search end signal, a reference voltage having a predetermined size corresponding to the binary search end signal may be output.

일실시예에 따르면, 저항형 센서의 오프셋 신호를 기존의 수동 오프셋 조절 과정 없이 이진 검색에 기반하여 자동으로 제거할 수 있다. According to an embodiment, the offset signal of the resistive sensor may be automatically removed based on a binary search without a conventional manual offset adjustment process.

일실시예에 따르면, 오프셋 제거 이후, 높은 이득으로 신호를 증폭하여 높은 신호대잡음비를 획득할 수 있다.According to an embodiment, after removing the offset, a high signal-to-noise ratio may be obtained by amplifying a signal with a high gain.

도 1은 일실시예에 따른 자동 오프셋 조절장치를 설명하기 위한 도면이다.
도 2는 일실시예에 따른 자동 오프셋 조절장치의 구현예를 설명하기 위한 도면이다.
도 3a 내지 도 3b는 일실시예에 따른 이진 검색 회로의 구현예를 설명하기 위한 도면이다.
도 4는 일실시예에 따른 이진 검색 회로의 동작예를 설명하기 위한 도면이다.
도 5는 일실시예에 따른 자동 오프셋 조절방법을 설명하기 위한 도면이다.1 is a view for explaining an automatic offset adjustment device according to an embodiment.
2 is a view for explaining an implementation example of an automatic offset adjustment device according to an embodiment.
3A to 3B are diagrams for explaining an implementation example of a binary search circuit according to an embodiment.
4 is a diagram illustrating an operation example of a binary search circuit according to an embodiment.
5 is a view for explaining an automatic offset adjustment method according to an embodiment.

이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.Hereinafter, various embodiments of the present document will be described with reference to the accompanying drawings.

실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.The embodiments and terms used therein are not intended to limit the technology described in this document to a specific embodiment, and should be understood to include various changes, equivalents, and/or substitutes for the corresponding embodiment.

하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.In the following description of various embodiments, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the invention, a detailed description thereof will be omitted.

그리고 후술되는 용어들은 다양한 실시 예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, terms to be described later are terms defined in consideration of functions in various embodiments, which may vary according to the intention or custom of users or operators. Therefore, the definition should be made based on the contents throughout the present specification.

도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.In connection with the description of the drawings, similar reference numerals may be used for similar elements.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.Singular expressions may include plural expressions unless the context clearly indicates otherwise.

본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.In this document, expressions such as "A or B" or "at least one of A and/or B" may include all possible combinations of items listed together.

"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.Expressions such as "first," "second," "first," or "second," can modify the corresponding elements regardless of their order or importance, and to distinguish one element from another It is used only and does not limit the corresponding components.

어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.When any (eg, first) component is referred to as being “(functionally or communicatively) connected” or “connected” to another (eg, second) component, a component is referred to as the other component. It may be directly connected to the element, or may be connected through another element (eg, a third element).

본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.In the present specification, "configured to" (configured to)" is changed to "suitable to," "having the ability to," "to," "to," "suitable for" in hardware or software according to the situation, for example, ," "made to," "can do," or "designed to" can be used interchangeably.

어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.In some situations, the expression "a device configured to" may mean that the device "can" along with other devices or parts.

예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.For example, the phrase “a processor configured (or configured) to perform A, B, and C” means a dedicated processor (eg, an embedded processor) for performing the operation, or by executing one or more software programs stored in a memory device. , May mean a general-purpose processor (eg, a CPU or an application processor) capable of performing the corresponding operations.

또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.In addition, the term'or' means an inclusive OR'inclusive or' rather than an exclusive OR'exclusive or'.

즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.That is, unless stated otherwise or unless clear from context, the expression'x uses a or b'means any one of natural inclusive permutations.

상술한 구체적인 실시예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다.In the above-described specific embodiments, constituent elements included in the invention are expressed in the singular or plural according to the presented specific embodiments.

그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시 예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.However, the singular or plural expression is selected appropriately for the situation presented for convenience of description, and the above-described embodiments are not limited to the singular or plural constituent elements, and even constituent elements expressed in plural are composed of the singular or However, even if it is a component expressed in a singular number, it can be composed of pluralities.

한편 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 다양한 실시 예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.Meanwhile, although specific embodiments have been described in the description of the present invention, various modifications are possible without departing from the scope of the technical idea included in the various embodiments.

그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention is limited to the described embodiments and should not be defined, and should be defined by the claims and equivalents as well as the claims to be described later.

도 1은 일실시예에 따른 자동 오프셋 조절장치를 설명하기 위한 도면이다. 1 is a view for explaining an automatic offset adjustment device according to an embodiment.

도 1을 참조하면, 일실시예에 따른 자동 오프셋 조절장치(100)는 저항형 유량 센서의 오프셋 성분을 자동으로 교정하여 고민감도로 저항-디지털 변환을 수행할 수 있다. Referring to FIG. 1, the automatic offset control apparatus 100 according to an embodiment may perform resistance-digital conversion with high sensitivity by automatically calibrating an offset component of a resistance type flow sensor.

구체적으로, 자동 오프셋 조절장치(100)는 식물체의 초소형 관수 유량 측정 장치 등에 구비되는 식물체의 유량(sap flow) 센서에서 저항의 변화를 계측할 때, 센서 자체의 산포 및 주변 온도 변화 등으로 인한 오프셋 변화를 제거하여 높은 민감도로 저항-디지털 변환을 수행하고, 이를 통하여 높은 신호 대 잡음비(signal to noise ratio, SNR)를 획득할 수 있다. Specifically, the automatic offset control device 100 is an offset due to dispersion of the sensor itself and changes in ambient temperature when measuring a change in resistance in a sap flow sensor provided in a micro-irrigation flow measurement device of a plant. By removing the change, resistance-to-digital conversion is performed with high sensitivity, and through this, a high signal to noise ratio (SNR) can be obtained.

보다 구체적으로, 자동 오프셋 조절장치(100)는 전류원을 이용하여 저항형 센서를 가열하고, 저항형 센서에 인가되는 식물체의 유량 변화에 따른 열손실에 기초한 저항 변화를 아날로그 전처리용 계측 증폭기를 통하여 증폭하며, 증폭된 신호에 포함되는 오프셋 성분으로 인한 신호의 포화를 막기 위하여 자동 오프셋 교정 기법을 적용할 수 있다. More specifically, the automatic offset control device 100 heats the resistance-type sensor using a current source, and amplifies the resistance change based on the heat loss according to the change in the flow rate of the plant applied to the resistance-type sensor through an analog preprocessing instrumentation amplifier. In addition, an automatic offset correction technique can be applied to prevent saturation of the signal due to the offset component included in the amplified signal.

이를 위해, 자동 오프셋 조절장치(100)는 전류 생성부(110), 저항 센싱부(120), 계측 증폭부(130) 및 오프셋 제거부(140)를 포함할 수 있다. To this end, the automatic offset control device 100 may include a current generation unit 110, a resistance sensing unit 120, a measurement amplification unit 130, and an offset removal unit 140.

구체적으로, 일실시예에 따른 전류 생성부(110)는 기설정된 크기의 전류를 생성할 수 있다. Specifically, the current generation unit 110 according to an embodiment may generate a current of a preset size.

일실시예에 따른 저항 센싱부(120)는 전류 생성부(110)를 통해 생성된 전류에 의해 가열되고, 식물체의 유량(sap flow) 변화에 따른 열 손실에 기초하여 저항 값이 변화하는 감지 저항을 구비할 수 있다. The resistance sensing unit 120 according to an embodiment is heated by the current generated through the current generating unit 110, and the resistance value is changed based on the heat loss according to the change in the sap flow of the plant. It can be provided.

일실시예에 따른 계측 증폭부(130)는 전류 생성부(110)를 통해 생성된 전류 및 감지 저항의 변화된 저항 값에 대응되는 입력 전압을 수신하여 증폭 신호를 출력할 수 있다. The measurement amplification unit 130 according to an embodiment may receive a current generated through the current generation unit 110 and an input voltage corresponding to a changed resistance value of the sense resistor and output an amplified signal.

일실시예에 따른 오프셋 제거부(140)는 증폭 신호에 포함된 오프셋(offset) 신호에 대응되는 기준 전압을 생성하고, 생성된 기준 전압을 계측 증폭부의 입력으로 피드백(feed-back)할 수 있다. The offset removal unit 140 according to an embodiment may generate a reference voltage corresponding to an offset signal included in the amplified signal, and feedback the generated reference voltage to an input of the measurement amplification unit. .

일측에 따르면, 오프셋 제거부(140)는 계측 증폭부(130)로부터 출력되는 증폭 신호를 입력으로 하는 이진 검색 과정을 수행하고, 이진 검색 과정에 대응되는 기준 전압을 계측 증폭부(130)로 피드백할 수 있으며, 계측 증폭부(130)는 피드백된 기준 전압에 기초하여 오프셋이 제거된 증폭 신호를 출력할 수 있다. According to one side, the offset removal unit 140 performs a binary search process in which an amplified signal output from the measurement amplification unit 130 is input as an input, and a reference voltage corresponding to the binary search process is fed back to the measurement amplification unit 130 In addition, the measurement amplification unit 130 may output an amplified signal from which the offset is removed based on the fed back reference voltage.

일측에 따르면, 자동 오프셋 조절장치(100)는 오프셋이 제거된 증폭 신호를 입력으로 수신하여 디지털 신호로 변환하는 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 더 포함할 수 있다. According to one side, the automatic offset control device 100 may further include an analog-to-digital converter (ADC) that receives the amplified signal from which the offset is removed as an input and converts it into a digital signal.

결국, 본 발명을 이용하면, 저항형 센서의 오프셋 신호를 기존의 수동 오프셋 조절 과정 없이 이진 검색에 기반하여 자동으로 제거할 수 있으며, 높은 이득으로 신호를 증폭하여 높은 신호대잡음비를 획득할 수 있다.Consequently, by using the present invention, the offset signal of the resistive sensor can be automatically removed based on a binary search without a conventional manual offset adjustment process, and a high signal-to-noise ratio can be obtained by amplifying the signal with a high gain.

일실시예에 따른 자동 오프셋 조절장치(100)의 세부 구성은 이후 실시예 도 2를 통해 보다 구체적으로 설명하기로 한다. The detailed configuration of the automatic offset adjustment device 100 according to an embodiment will be described in more detail with reference to FIG. 2 in the following embodiment.

도 2는 일실시예에 따른 자동 오프셋 조절장치의 구현예를 설명하기 위한 도면이다.2 is a view for explaining an implementation example of an automatic offset adjustment device according to an embodiment.

다시 말해, 도 2는 도 1을 통해 설명한 일실시예에 따른 자동 오프셋 조절장치에 관한 예시를 설명하는 도면으로, 이후 도 2를 통해 설명하는 내용 중 도 1을 통해 설명하는 내용과 중복되는 설명은 생략하기로 한다. In other words, FIG. 2 is a diagram for explaining an example of an automatic offset adjustment device according to an embodiment described with reference to FIG. 1, and a description overlapping with the content described through FIG. 1 among the contents described with reference to FIG. 2 is I will omit it.

도 2를 참조하면, 일실시예에 따른 자동 오프셋 조절장치(200)는 전류 생성부(210), 저항 센싱부(220), 계측 증폭부(230) 및 오프셋 제거부(240)를 포함할 수 있다. Referring to FIG. 2, the automatic offset adjusting device 200 according to an embodiment may include a current generating unit 210, a resistance sensing unit 220, a measurement amplifying unit 230, and an offset removing unit 240. have.

또한, 자동 오프셋 조절장치(200)는 계측 증폭부(230)의 출력단과 연결되는 저역 통과 필터(low pass filter, LPF)(250) 및 저역 통과 필터(250)의 출력단과 연결되는 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 더 포함할 수 있다. In addition, the automatic offset control device 200 includes a low pass filter (LPF) 250 connected to the output terminal of the measurement amplification unit 230 and an analog-to-digital converter connected to the output terminal of the low pass filter 250. (analog-to-digital converter, ADC) may be further included.

구체적으로, 일실시예에 따른 전류 생성부(210)는 기설정된 크기의 전류를 생성할 수 있다. Specifically, the current generation unit 210 according to an embodiment may generate a current having a preset size.

예를 들면, 전류 생성부(210)는 서로 병렬로 연결되는 복수의 전류원과, 복수의 전류원 각각에 연결되는 복수의 스위칭 소자를 포함할 수 있으며, 복수의 스위칭 소자 각각은 온(on)/오프(off) 동작을 제어하여 기설정된 크기의 전류를 생성할 수 있다. For example, the current generation unit 210 may include a plurality of current sources connected in parallel with each other, and a plurality of switching elements connected to each of the plurality of current sources, and each of the plurality of switching elements is on/off. By controlling the (off) operation, a current of a preset size can be generated.

일실시예에 따른 저항 센싱부(220)는 전류 생성부(210)를 통해 생성된 전류를 통해 가열되고, 식물체의 유량(sap flow) 변화에 따른 열 손실에 기초하여 저항 값이 변화하는 감지 저항(RSAP)을 구비할 수 있다. The resistance sensing unit 220 according to an embodiment is heated through the current generated through the current generating unit 210, and the resistance value is changed based on heat loss according to the change in the sap flow of the plant. (R SAP ) can be provided.

다시 말해, 감지 저항(RSAP)은 전류 생성부(210)로부터 인가되는 전류에 기초하여 가열되고, 가열된 상태에서 식물체의 유량 변화에 대응하여 열손실이 발생될 수 있다. In other words, the sensing resistor R SAP is heated based on the current applied from the current generating unit 210, and heat loss may occur in response to a change in the flow rate of the plant in the heated state.

일실시예에 따른 계측 증폭부(230)는 전류 생성부(210)를 통해 생성된 전류 및 감지 저항(RSAP)의 변화된 저항 값에 대응되는 입력 전압(VIN)을 수신하여, 입력 전압(VIN)에 대응되는 증폭 신호를 출력할 수 있다. The measurement amplification unit 230 according to an embodiment receives the current generated through the current generation unit 210 and the input voltage VIN corresponding to the changed resistance value of the sense resistance R SAP, and the input voltage VIN An amplified signal corresponding to) can be output.

구체적으로, 계측 증폭부(230)는 초기 구동 시에, 오프셋 제거부(240)로부터 기설정된 크기의 기준 전압(VDAC)을 수신할 수 있으며, 수신한 입력 전압(VIN) 및 기준 전압(VDAC)의 차이에 기초하여 증폭 신호를 생성할 수 있다. Specifically, the measurement amplification unit 230 may receive a reference voltage (VDAC) of a preset size from the offset removal unit 240 during initial driving, and the received input voltage (VIN) and reference voltage (VDAC) An amplified signal may be generated based on the difference of.

보다 구체적으로, 계측 증폭부(230)는 복수의 초퍼(chopper), 복수의 비반전 증폭기 및 반전 증폭기를 포함하는 증폭 회로를 구비하고, 전류 생성부(210)를 통해 생성된 전류 및 감지 저항(RSAP)의 변화된 저항 값에 대응되는 입력 전압을 수신하며, 수신한 입력 전압에 대응되는 증폭 회로의 동작을 통해 고주파 노이즈가 제거된 증폭 신호를 출력할 수 있다.More specifically, the measurement amplification unit 230 is provided with an amplification circuit including a plurality of choppers, a plurality of non-inverting amplifiers, and inverting amplifiers, and a current generated through the current generating unit 210 and a sense resistor ( R SAP ) receives an input voltage corresponding to the changed resistance value, and outputs an amplified signal from which high frequency noise is removed through an operation of an amplifying circuit corresponding to the received input voltage.

일측에 따르면, 계측 증폭부(230)는 입력 전압(VIN) 및 기준 전압(VDAC)을 입력으로 수신하는 입력 초퍼(chopper)(231)와, 입력 초퍼의 출력을 입력으로 수신하는 제1 비반전 증폭기(232)와 제2 비반전 증폭기(233), 제1 비반전 증폭기(232)와 제2 비반전 증폭기(233)의 출력을 입력으로 수신하는 반전 증폭기(234) 및 반전 증폭기(234)의 출력을 입력으로 수신하는 출력 초퍼(235)를 포함할 수 있다.According to one side, the measurement amplification unit 230 includes an input chopper 231 receiving an input voltage VIN and a reference voltage VDAC as inputs, and a first non-inverting unit receiving an output of the input chopper as an input. The inverting amplifier 234 and the inverting amplifier 234 receiving the outputs of the amplifier 232 and the second non-inverting amplifier 233, the first non-inverting amplifier 232 and the second non-inverting amplifier 233 as inputs. It may include an output chopper 235 for receiving an output as an input.

예를 들면, 제1 비반전 증폭기(232)와 제2 비반전 증폭기(233)는 입력 초퍼(231)로부터 차동 신호(VIN+, VIN-)를 각각 입력 받고, 입력받은 차동 신호를 증폭하여 출력할 수 있다. For example, the first non-inverting amplifier 232 and the second non-inverting amplifier 233 receive differential signals VIN+ and VIN- from the input chopper 231, respectively, and amplify and output the received differential signals. I can.

보다 구체적으로, 제1 비반전 증폭기(232)와 제2 비반전 증폭기(233)는 차동쌍(differential-pair)으로 연결되고, 출력단과 연결되는 복수의 저항 소자(R1, Rf1) 및 캐패시터 소자(Cf1, Cf2)를 구비할 수 있다. More specifically, the first non-inverting amplifier 232 and the second non-inverting amplifier 233 are connected in a differential-pair, and a plurality of resistance elements R 1 and R f1 connected to the output terminal and a capacitor Devices C f1 and C f2 may be provided.

한편, 반전 증폭기(234)는 제1 비반전 증폭기(232)와 제2 비반전 증폭기(233)의 출력을 증폭하여 출력 초퍼(235)로 전달할 수 있다. Meanwhile, the inverting amplifier 234 may amplify the outputs of the first non-inverting amplifier 232 and the second non-inverting amplifier 233 and transmit the amplified outputs to the output chopper 235.

예를 들면, 반전 증폭기(234)는 입출력 단자를 통해 복수의 저항 소자(R2, R3, Rf2)와 연결될 수 있다.For example, the inverting amplifier 234 may be connected to a plurality of resistance elements R 2 , R 3 , and R f2 through an input/output terminal.

보다 구체적으로, 반전 증폭기(234)의 양의 입력 단자는 저항(R2)을 통해 제1 비반전 증폭기(232)의 출력 신호를 입력받고, 반전 증폭기(234)의 양의 입력 단자와 음의 출력 단자 사이에 저항(Rf2)이 위치하여 피드백 회로를 형성할 수 있다. More specifically, the positive input terminal of the inverting amplifier 234 receives the output signal of the first non-inverting amplifier 232 through the resistor R 2, and the positive input terminal and the negative input terminal of the inverting amplifier 234 A resistance R f2 may be positioned between the output terminals to form a feedback circuit.

마찬가지로 반전 증폭기(234)의 음의 입력 단자는 양의 입력 단자와 대칭적으로 구현되는데, 반전 증폭기(234)의 음의 입력 단자는 저항(R3)을 통해 제2 비반전 증폭기(233)의 출력 신호를 입력받고, 반전 증폭기(234)의 음의 입력 단자와 반전 증폭기(234)의 양의 출력 단자 사이에 저항(Rf2)이 위치하여 피드백 회로를 형성할 수 있다. Similarly, the reverse negative input terminal of the amplifier 234 is implemented as a positive input terminal and symmetrically, the inverting amplifier 234, the negative input terminal of the second non-inverting amplifier 233 via a resistor (R 3) of the When an output signal is received, a resistance R f2 is positioned between a negative input terminal of the inverting amplifier 234 and a positive output terminal of the inverting amplifier 234 to form a feedback circuit.

한편, 입력 단자에 형성된 두 저항(R2, R3)은 같은 저항값(Ra)을 가지고, 피드백 루프에 형성된 두 저항(Rf2) 역시 같은 저항값(Rb)을 가지며, 제1 비반전 증폭기(232)와 제2 비반전 증폭기(233)의 차동 출력에 오프셋 성분이 없다고 가정하면, 반전 증폭기(234)의 이득은 (Rb/Ra)가 될 수 있다. Meanwhile, the two resistors R 2 and R 3 formed in the input terminal have the same resistance value R a , and the two resistors R f2 formed in the feedback loop also have the same resistance value R b . Assuming that there is no offset component in the differential outputs of the inverting amplifier 232 and the second non-inverting amplifier 233, the gain of the inverting amplifier 234 may be (R b /R a ).

즉, 일실시예에 따른 계측 증폭부(230)는 초퍼 안정화(chopper stabilization) 구조로 설계되어 저잡음 구동을 구현할 수 있다. That is, the measurement amplification unit 230 according to an exemplary embodiment is designed in a chopper stabilization structure to implement low-noise driving.

한편, 계측 증폭부(230)는 초퍼의 동작으로 고주파 노이즈를 제거할 수 있으며, 저역 통과 필터(250)는 아날로그-디지털 변환기(260)의 앤티 앨리어싱(anti-aliasing)을 지원할 수 있다.Meanwhile, the measurement amplification unit 230 may remove high frequency noise by an operation of a chopper, and the low pass filter 250 may support anti-aliasing of the analog-to-digital converter 260.

일실시예에 따른 오프셋 제거부(240)는 증폭 신호에 포함된 오프셋(offset) 신호에 대응되는 기준 전압(VDAC)을 생성하고, 생성된 기준 전압(VDAC)을 계측 증폭부(230)의 입력으로 피드백(feed-back)할 수 있다. The offset removal unit 240 according to an embodiment generates a reference voltage VDAC corresponding to an offset signal included in the amplified signal, and measures the generated reference voltage VDAC as an input of the amplification unit 230 You can do feedback.

일측에 따르면, 오프셋 제거부(240)는 증폭 신호를 입력으로 수신하는 비교기(comparator, COMP)(241), 비교기(241)의 출력을 입력으로 수신하는 이진 검색 회로(binary search logic)(242) 및 이진 검색 회로(242)의 출력을 입력으로 수신하고, 수신한 이진 검색 회로(242)의 출력에 대응하여 기준 전압(VDAC)의 크기를 조절하는 디지털-아날로그 변환기(digital-to-analog converter, DAC)(243)를 포함할 수 있다. According to one side, the offset removal unit 240 includes a comparator (COM) 241 receiving an amplified signal as an input, and a binary search logic 242 receiving the output of the comparator 241 as an input. And a digital-to-analog converter that receives the output of the binary search circuit 242 as an input and adjusts the size of the reference voltage VDAC in response to the output of the received binary search circuit 242. DAC) 243 may be included.

예를 들면, 이진 검색 회로(242)는 복수의 D-플립플롭(DFF)들로 구성되는 D-플립플롭 어레이를 포함할 수 있다.For example, the binary search circuit 242 may include a D-flip-flop array composed of a plurality of D-flip-flops (DFF).

일측에 따르면, 오프셋 제거부(240)는 '오프셋 자동 보정 단계'와 '신호 계측 단계'의 두 가지 모드로 구분하여 동작할 수 있다. According to one side, the offset removal unit 240 may operate in two modes: an'offset automatic correction step' and a'signal measurement step'.

예를 들면, 오프셋 자동 보정 단계에서는, 저역 통과 필터(250)를 통과한 증폭 신호가 출력 노드(OUTP, OUTN)를 통해 비교기(241)의 입력으로 수신될 수 있고, 입력된 증폭 신호에 따른 비교기(241)의 출력 값으로 이진 검색 회로(242)의 출력 값을 업데이트할 수 있으며, 업데이트된 이진 검색 회로(242)의 출력 값으로 디지털-아날로그 변환기(243)를 구동하여 기준 전압(VDAC)의 크기를 결정할 수 있다. For example, in the offset automatic correction step, the amplified signal passing through the low-pass filter 250 may be received as an input of the comparator 241 through the output nodes OUTP and OUTN, and a comparator according to the input amplified signal The output value of the binary search circuit 242 can be updated with the output value of 241, and the digital-analog converter 243 is driven with the output value of the updated binary search circuit 242 to increase the reference voltage VDAC. You can decide the size.

다음으로, 계측 증폭부(230)에서 입력 전압(VIN) 및 크기가 결정된 기준 전압(VDAC)을 수신하여 증폭 신호를 출력하고, 다시 오프셋 제거부(240)에서 출력된 증폭신호를 이용하여 기준 전압(VDAC)의 크기를 재결정하는 과정을 기설정된 횟수만큼 반복 수행하여 기준 전압(VDAC)이 입력 전압(VIN)을 추종하게 되면, 계측 증폭부(230)는 오프셋이 제거된 증폭 신호를 출력하고, 신호 계측 단계로 진입할 수 있다. Next, the measurement amplification unit 230 receives the input voltage VIN and the determined reference voltage VDAC, outputs an amplified signal, and uses the amplified signal output from the offset removal unit 240 to obtain a reference voltage. When the process of re-determining the size of (VDAC) is repeatedly performed a predetermined number of times and the reference voltage (VDAC) follows the input voltage (VIN), the measurement amplification unit 230 outputs an amplified signal from which the offset is removed, You can enter the signal measurement phase.

한편, 신호 계측 단계에서 오프셋 제거부(240)는 기준 전압(VDAC)이 일정한 크기를 유지되며, 이 상태에서 식물체의 유량 변화에 따른 입력 전압(VIN)의 변화를 계측할 수 있다. Meanwhile, in the signal measurement step, the offset removing unit 240 maintains a constant level of the reference voltage VDAC, and in this state, it is possible to measure the change in the input voltage VIN according to the change in the flow rate of the plant.

구체적으로, 오프셋 자동 보정 단계에서 이진 검색 회로(242)는 디지털-아날로그 변환기(243)에서 기설정된 횟수만큼 반복하여 기준 전압(243)의 크기가 조절되도록 제어할 수 있다. 보다 구체적으로, 이진 검색 회로(242)는 이진 검색 종료 신호가 생성될 때까지 기준 전압의 크기가 조절되도록 디지털-아날로그 변환기(243)를 제어할 수 있다.Specifically, in the offset automatic correction step, the binary search circuit 242 may control the size of the reference voltage 243 to be adjusted by repeating the digital-analog converter 243 a predetermined number of times. More specifically, the binary search circuit 242 may control the digital-to-analog converter 243 so that the level of the reference voltage is adjusted until the binary search end signal is generated.

다시 말해, 이진 검색 회로(242)는 계측 증폭부(230)에서의 증폭 동작 및 오프셋 제거부(240)에서의 기준 전압(VDAC) 결정 동작을 기설정된 횟수만큼 반복하여 수행할 수 있다.In other words, the binary search circuit 242 may repeatedly perform an amplification operation in the measurement amplification unit 230 and a determination operation of the reference voltage VDAC in the offset removal unit 240 a predetermined number of times.

일측에 따르면, 이진 검색 회로(242)는 비교기(241)의 출력에 대응되어 크기가 증가하는 기설정된 카운터 변수(k, 여기서 k는 0 이상의 정수)의 값이 디지털-아날로그 변환기(243)의 해상도에 대응되는 기설정된 비트 값(N, 여기서 N은 1 이상의 정수)을 초과하면, 이진 검색 종료 신호를 생성할 수 있다. According to one side, the binary search circuit 242 corresponds to the output of the comparator 241 and increases the size of a preset counter variable (k, where k is an integer greater than or equal to 0). The resolution of the digital-to-analog converter 243 When it exceeds a preset bit value (N, where N is an integer greater than or equal to 1) corresponding to, a binary search end signal may be generated.

또한, 디지털-아날로그 변환기(243)는 생성된 이진 검색 종료 신호를 수신하면, 이진 검색 종료 신호에 대응되는 일정한 크기의 기준 전압(VDAC)을 생성 및 출력할 수 있다. Also, when receiving the generated binary search end signal, the digital-to-analog converter 243 may generate and output a reference voltage VDAC having a predetermined size corresponding to the binary search end signal.

보다 구체적인 예를 들면, 오프셋 자동 보정 단계에서 이진 검색 회로(242)는 디지털-아날로그 변환기(243)가 N-비트의 해상도로 구현되고, 기준 전압(VDAC) 결정 동작이 반복 수행되는 동안, 비교기(241)의 동작에 대응하여 기설정된 카운터 변수(k)의 값을 '1'씩 증가시킬 수 있으며, 증가되는 카운터 변수(k)의 값이 디지털-아날로그 변환기(243)의 비트 값(N)을 초과하면 이진 검색 종료 신호를 생성할 수 있다. For a more specific example, while the digital-to-analog converter 243 is implemented with an N-bit resolution in the offset automatic correction step, and the reference voltage VDAC determination operation is repeatedly performed, the comparator ( In response to the operation of 241), the preset counter variable k value can be increased by '1', and the incremented counter variable k value is the bit value N of the digital-analog converter 243. If exceeded, a binary search end signal can be generated.

또한, 신호 계측 단계에서 디지털-아날로그 변환기(243)는 이진 검색 종료 신호를 수신하면, 이진 검색 종료 신호를 수신하기 직전에 출력된 크기의 기준 전압(VDAC)을 전압의 크기 변화 없이 계측 증폭부(230)로 출력할 수 있다. In addition, in the signal measurement step, when receiving the binary search end signal, the digital-analog converter 243 measures the reference voltage (VDAC) of the magnitude output immediately before receiving the binary search end signal without changing the magnitude of the voltage. 230).

일측에 따르면, 계측 증폭부(230)는 입력 전압(VIN) 및 이진 검색 종료 신호에 대응되는 일정한 크기의 기준 전압을 수신하여 오프셋이 제거된 증폭 신호를 출력할 수 있다. According to one side, the measurement amplification unit 230 may receive the input voltage VIN and a reference voltage having a predetermined size corresponding to the binary search end signal and output an amplified signal from which the offset is removed.

한편, 아날로그-디지털 변환기(260)는 오프셋이 제거된 증폭 신호를 입력으로 수신하여, 오프셋이 제거된 증폭 신호를 디지털 신호로 변환 할 수 있다. Meanwhile, the analog-to-digital converter 260 may receive an amplified signal from which the offset is removed as an input, and convert the amplified signal from which the offset is removed into a digital signal.

다시 말해, 아날로그-디지털 변환기(260)는 신호 계측 단계에서 계측된 식물체의 유량 변화에 따른 입력 전압(VIN)의 변화에 따른 신호를 디지털 신호로 변환하여 외부로 출력할 수 있다. In other words, the analog-to-digital converter 260 may convert a signal according to the change in the input voltage VIN according to the change in the flow rate of the plant measured in the signal measurement step into a digital signal and output it to the outside.

도 3a 내지 도 3b는 일실시예에 따른 이진 검색 회로의 구현예를 설명하기 위한 도면이다. 3A to 3B are diagrams for explaining an implementation example of a binary search circuit according to an embodiment.

다시 말해, 도 3a 내지 도 3b는 도 1 내지 도 2를 통해 설명한 일실시예에 따른 자동 오프셋 조절장치의 이진 검색 회로에 관한 예시를 설명하는 도면으로, 이후 도 3a 내지 도 3b를 통해 설명하는 내용 중 도 1 내지 도 2를 통해 설명한 내용과 중복되는 설명은 생략하기로 한다.In other words, FIGS. 3A to 3B are diagrams for explaining an example of a binary search circuit of an automatic offset adjusting device according to an embodiment described with reference to FIGS. 1 to 2, and contents described later with reference to FIGS. 3A to 3B Among the descriptions overlapping with those described with reference to FIGS. 1 to 2 will be omitted.

도 3a 내지 도 3b를 참조하면, 참조부호 310은 일실시예에 따른 자동 오프셋 조절장치에 구비되는 이진 검색 회로의 예시를 나타내고, 참조부호 320은 이진 검색 회로의 구동을 위한 타이밍도를 나타낸다. 3A to 3B, reference numeral 310 denotes an example of a binary search circuit provided in the automatic offset adjusting device according to an embodiment, and reference numeral 320 denotes a timing diagram for driving the binary search circuit.

참조부호 310 내지 320에 따르면, 이진 검색 회로는 복수의 D-플립플롭(DFF)들로 구성되는 D-플립플롭 어레이(310)를 포함할 수 있으며, D-플립플롭 어레이(310)는 제1 로우(311) 및 제2 로우(312)로 구분될 수 있다. According to reference numerals 310 to 320, the binary search circuit may include a D-flip-flop array 310 composed of a plurality of D-flip-flops (DFF), and the D-flip-flop array 310 is a first It may be divided into a row 311 and a second row 312.

또한, D-플립플롭 어레이(310)는 구동을 위해 외부로부터 인가되는 클록 신호(CLK)와 SC(start of conversion) 신호 및 일실시예에 따른 자동 오프셋 조절장치에 구비된 비교기의 출력신호(COMP)를 입력으로 수신하여 동작할 수 있다.In addition, the D-flip-flop array 310 includes a clock signal CLK and a start of conversion (SC) signal applied from the outside for driving, and an output signal COMP of a comparator provided in the automatic offset control device according to an embodiment. ) Is received as an input and can be operated.

일측에 따르면, D-플립플롭 어레이(310)의 제1 로우(311)는 쉬프트 레지스터 형태로 구현되어, 카운터 변수(k)로서의 역할을 수행할 수 있다. According to one side, the first row 311 of the D-flip-flop array 310 is implemented in the form of a shift register, and may serve as a counter variable k.

이때, 각 D-플립플롭은 asynchronous SET (SET) 및 asynchronous RESET (RST) 신호를 가지는 D-플립플롭일 수 있다. In this case, each D-flip-flop may be a D-flip-flop having an asynchronous SET (SET) and asynchronous RESET (RST) signal.

일측에 따르면, 제1 로우(311)는 '오프셋 자동 보정 단계'에서 D-플립플롭 어레이(310)의 SC 신호가 'high'가 되면, 제1 로우(311)의 첫번째 D-플립플롭의 출력(Q)이 'high'가 되며, 제1 로우(311)의 나머지 D-플립플롭의 출력(Q)은 모두 'low'가 될 수 있다. According to one side, when the SC signal of the D-flip-flop array 310 becomes'high' in the'offset automatic correction step', the first row 311 is output of the first D-flip-flop of the first row 311 (Q) may become'high', and all outputs Q of the remaining D-flip-flops of the first row 311 may be'low'.

D-플립플롭 어레이(310)의 제2 로우(312)는 비교기의 출력신호(COMP)를 업데이트하는 역할을 하며, 비교기의 출력신호(COMP)가 'high'일 경우, 비교기의 출력신호(COMP) 값을 D-플립플롭에 업데이트하고, 비교기의 출력신호(COMP)가 'low'일 경우, 비교기의 출력신호(COMP) 값을 업데이트하지 않고, 'low' 상태를 계속 유지할 수 있다. The second row 312 of the D-flip-flop array 310 serves to update the output signal COMP of the comparator, and when the output signal COMP of the comparator is'high', the output signal COMP of the comparator is ) Value is updated to the D-flip-flop and the output signal COMP of the comparator is'low', the value of the output signal COMP of the comparator is not updated, and the'low' state can be maintained.

이후, 제2 로우(312)는 마지막으로 비교기의 출력신호(COMP)가 입력되면, 최종적으로 이진 검색 종료 신호(end of conversion, EOC)가 'high'로 발생되어 이진 검색(binart search)가 종료되었음을 통보할 수 있으며, 이후부터는 '신호 계측 단계'에 진입할 수 있다. Thereafter, when the output signal COMP of the comparator is finally input to the second row 312, the binary search end signal (end of conversion, EOC) is finally generated as'high', and the binary search is terminated. It can be notified that it has been completed, and after that, the'signal measurement stage' can be entered.

도 4는 일실시예에 따른 이진 검색 회로의 동작예를 설명하기 위한 도면이다. 4 is a diagram illustrating an operation example of a binary search circuit according to an embodiment.

다시 말해, 도 4는 도 1 내지 도 3b를 통해 설명한 일실시예에 따른 자동 오프셋 조절장치의 이진 검색 회로에 관한 예시를 설명하는 도면으로, 이후 도 4를 통해 설명하는 내용 중 도 1 내지 도 3b를 통해 설명한 내용과 중복되는 설명은 생략하기로 한다. In other words, FIG. 4 is a diagram for explaining an example of a binary search circuit of an automatic offset adjusting device according to an embodiment described with reference to FIGS. 1 to 3B, and FIGS. 1 to 3B of the contents described with reference to FIG. 4. Descriptions that are overlapping with those described through will be omitted.

도 4를 참조하면, 410 단계에서 일실시예에 따른 이진 검색 회로는 초기화 모드에 진입할 수 있다. Referring to FIG. 4, in step 410, a binary search circuit according to an embodiment may enter an initialization mode.

구체적으로, 410 단계에서 일실시예에 따른 이진 검색 회로는 디지털-아날로그 변환기가 N-비트의 해상도로 구현되고, 이진 검색 회로의 구동을 위해 외부로부터 인가되는 SC(start of conversion) 신호가 'high'가 되면 초기화 모드로 진입할 수 있다.Specifically, in step 410, in the binary search circuit according to an embodiment, a digital-to-analog converter is implemented with an N-bit resolution, and a start of conversion (SC) signal applied from the outside for driving the binary search circuit is'high. When it becomes', you can enter the initialization mode.

또한, 초기화 모드에서 이진 검색 회로는 가장 상위 비트(most significant bit, MSB)를 'high'로 설정하고, 나머지 비트들(least significant bits, LSBs)은 'low'로 설정할 수 있으며, 카운터 변수(k)는 '0'으로 설정할 수 있다. In addition, in the initialization mode, the binary search circuit can set the most significant bit (MSB) to'high' and the remaining bits (LSBs) to'low', and the counter variable (k ) Can be set to '0'.

다음으로, 420 단계에서 일실시예에 따른 이진 검색 회로는 비교기의 출력신호를 수신하고, 수신한 비교기의 출력신호가 'high'인 경우 MSB-k번째 비트를 'high'로 설정하고(430 단계), 수신한 비교기의 출력신호가 'low'인 경우 MSB-k번째 비트를 'low'로 설정(440 단계)할 수 있다. Next, in step 420, the binary search circuit according to an embodiment receives the output signal of the comparator, and when the received output signal of the comparator is'high', sets the MSB-kth bit to'high' (step 430 ), when the received output signal of the comparator is'low', the MSB-kth bit may be set to'low' (step 440).

다음으로, 450 단계에서 일실시예에 따른 이진 검색 회로는 카운터 변수(k)의 값이 디지털-아날로그 변환기의 비트 값(N)보다 작으면, 카운터 변수(k)의 크기를 '1' 증가(460 단계)시키고, MSB-k 번째 비트를 'high'로 설정(470 단계)하며, 420 단계를 재수행할 수 있다. Next, in step 450, the binary search circuit according to an embodiment increases the size of the counter variable k by '1' when the value of the counter variable k is less than the bit value N of the digital-analog converter ( Step 460), the MSB-k-th bit is set to'high' (step 470), and step 420 may be performed again.

즉, 일실시예에 따른 이진 검색 회로는 카운터 변수(k) 값이 디지털-아날로그 변환기의 비트 값(N)에 도달할때까지 420 단계 내지 470 단계를 반복 수행(이진 검색 과정)하여 계측 증폭부로부터 출력되는 증폭 신호가 '0'에 가까워지는 값을 찾아나갈 수 있다.That is, the binary search circuit according to an embodiment repeats steps 420 to 470 until the value of the counter variable k reaches the bit value N of the digital-to-analog converter (binary search process) to measure the amplification unit. You can find the value that the amplified signal outputted from is close to '0'.

한편, 480단계에서 일실시예에 따른 이진 검색 회로는 카운터 변수(k) 값이 디지털-아날로그 변환기의 비트 값(N)에 도달하면, 최종적으로 이진 검색 종료 신호(end of conversion, EOC)를 'high'로 출력하고 동작을 종료할 수 있다. On the other hand, in step 480, when the value of the counter variable k reaches the bit value N of the digital-analog converter, the binary search circuit according to an embodiment finally sends a binary search end signal (end of conversion, EOC) to ' You can print it as'high' and end the operation.

도 5는 일실시예에 따른 자동 오프셋 조절방법을 설명하기 위한 도면이다.5 is a view for explaining an automatic offset adjustment method according to an embodiment.

다시 말해, 도 5는 도 1 내지 도 4를 통해 설명한 일실시예에 따른 자동 오프셋 조절장치의 동작 방법에 관한 것으로, 이후 도 5를 통해 설명하는 내용 중 도 1 내지 도 4를 통해 설명한 내용과 중복되는 설명은 생략하기로 한다. In other words, FIG. 5 relates to a method of operating an automatic offset adjustment device according to an embodiment described with reference to FIGS. 1 to 4, and overlaps with the content described with reference to FIGS. 1 to 4 among the contents described with reference to FIG. 5. Description will be omitted.

510 단계에서 일실시예에 따른 자동 오프셋 조절방법은 전류 생성부에서 기설정된 크기의 전류를 생성하여, 생성된 전류를 통해 저항 센싱부에 구비된 감지 저항이 가열되고, 식물체의 유량(sap flow) 변화에 따른 가열된 감지 저항의 열 손실에 기초하여 가열된 감지 저항의 저항 값이 변화할 수 있다. In step 510, the automatic offset control method according to an embodiment generates a current of a preset size in the current generation unit, and the sensing resistor provided in the resistance sensing unit is heated through the generated current, and the flow rate of the plant (sap flow) The resistance value of the heated sense resistor may be changed based on the heat loss of the heated sense resistor according to the change.

다음으로, 520 단계에서 일실시예에 따른 자동 오프셋 조절방법은 계측 증폭부에서 생성된 전류 및 변화된 저항 값에 대응되는 입력 전압을 수신하여, 입력 전압에 대응되는 증폭 신호를 출력할 수 있다. Next, in step 520, the automatic offset control method according to an embodiment may receive a current generated by the measurement amplification unit and an input voltage corresponding to the changed resistance value, and output an amplified signal corresponding to the input voltage.

다음으로, 530 단계에서 일실시예에 따른 자동 오프셋 조절방법은 오프셋 제거부에서 증폭 신호에 포함된 오프셋(offset) 신호에 대응되는 기준 전압을 생성하고, 생성된 기준 전압을 계측 증폭부의 입력으로 피드백(feed-back)할 수 있다. Next, in step 530, the automatic offset control method according to an embodiment generates a reference voltage corresponding to an offset signal included in the amplified signal in the offset removal unit, and feedback the generated reference voltage to the input of the measurement amplification unit. You can (feed-back).

구체적으로, 531 단계에서 일실시예에 따른 자동 오프셋 조절방법은 비교기(comparator)에서 증폭 신호를 입력으로 수신할 수 있다. Specifically, in step 531, the automatic offset adjustment method according to an embodiment may receive an amplified signal as an input from a comparator.

다음으로, 532 단계에서 일실시예에 따른 자동 오프셋 조절방법은 이진 검색 회로(binary search logic)에서 비교기의 출력을 입력으로 수신할 수 있다. Next, in step 532, the automatic offset adjustment method according to an embodiment may receive an output of the comparator as an input in a binary search logic.

일측에 따르면, 532 단계에서 일실시예에 따른 자동 오프셋 조절방법은 비교기의 출력에 대응되어 크기가 증가하는 기설정된 카운터 변수의 값이 디지털-아날로그 변환기의 해상도에 대응되는 비트 값을 초과하면, 이진 검색 종료 신호를 생성할 수 있다. According to one side, in step 532, in the automatic offset adjustment method according to an embodiment, when the value of the preset counter variable whose size increases in response to the output of the comparator exceeds the bit value corresponding to the resolution of the digital-to-analog converter, the binary It is possible to generate a search end signal.

다음으로, 533 단계에서 일실시예에 따른 자동 오프셋 조절방법은 디지털-아날로그 변환기(digital-to-analog converter, DAC)에서 이진 검색 회로의 출력을 입력으로 수신하고, 수신한 이진 검색 회로의 출력에 대응하여 기준 전압의 크기를 조절할 수 있다. Next, in step 533, the automatic offset adjustment method according to an embodiment receives the output of the binary search circuit as an input from a digital-to-analog converter (DAC), and outputs the received binary search circuit. Correspondingly, the magnitude of the reference voltage can be adjusted.

일측에 따르면, 533 단계에서 일실시예에 따른 자동 오프셋 조절방법은 이진 검색 종료 신호를 수신하면, 이진 검색 종료 신호에 대응되는 일정한 크기의 기준 전압을 출력할 수 있다. According to one side, in step 533, the automatic offset adjustment method according to an embodiment may output a reference voltage having a predetermined size corresponding to the binary search end signal when a binary search end signal is received.

또한, 533 단계에서 일실시예에 따른 자동 오프셋 조절방법은 이진 검색 종료 신호를 수신하지 않으면, 오프셋(offset) 신호에 대응되는 기준 전압을 피드백하여 520 단계를 재수행할 수 있다. In addition, in step 533, if the binary search end signal is not received, step 520 may be performed again by feeding back a reference voltage corresponding to the offset signal.

결국, 본 발명을 이용하면, 저항형 센서의 오프셋 신호를 기존의 수동 오프셋 조절 과정 없이 이진 검색에 기반하여 자동으로 제거할 수 있다. Consequently, using the present invention, the offset signal of the resistive sensor can be automatically removed based on a binary search without a conventional manual offset adjustment process.

또한, 본 발명은 오프셋 제거 이후, 높은 이득으로 신호를 증폭하여 높은 신호대잡음비를 획득할 수 있다. In addition, according to the present invention, after the offset is removed, a high signal-to-noise ratio can be obtained by amplifying a signal with a high gain.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described by the limited drawings, various modifications and variations can be made from the above description to those of ordinary skill in the art. For example, the described techniques are performed in a different order from the described method, and/or components such as systems, structures, devices, circuits, etc. described are combined or combined in a form different from the described method, or other components Alternatively, even if substituted or substituted by an equivalent, an appropriate result can be achieved.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and those equivalent to the claims also fall within the scope of the claims to be described later.

100: 자동 오프셋 조절장치 110: 전류 생성부
120: 저항 센싱부 130: 계측 증폭부
140: 오프셋 제거부100: automatic offset control device 110: current generation unit
120: resistance sensing unit 130: measurement amplification unit
140: offset removal unit

Claims (20)

기설정된 크기의 전류를 생성하는 전류 생성부;
상기 생성된 전류를 통해 가열되고, 식물체의 유량(sap flow) 변화에 따른 열 손실에 기초하여 저항 값이 변화하는 감지 저항을 구비하는 저항 센싱부;
복수의 초퍼(chopper), 복수의 비반전 증폭기 및 반전 증폭기를 포함하는 증폭 회로를 구비하고, 상기 생성된 전류 및 상기 변화된 저항 값에 대응되는 입력 전압을 수신하며, 상기 수신한 입력 전압에 대응되는 상기 증폭 회로의 동작을 통해 고주파 노이즈가 제거된 증폭 신호를 출력하는 계측 증폭부 및
상기 증폭 신호에 포함된 오프셋(offset) 신호에 대응되는 기준 전압을 생성하고, 상기 생성된 기준 전압을 상기 계측 증폭부의 입력으로 피드백(feed-back)하는 오프셋 제거부
를 포함하고,
상기 오프셋 제거부는,
상기 증폭 신호를 입력으로 수신하는 비교기(comparator);
상기 비교기의 출력에 대응되어 크기가 증가하는 기설정된 카운터 변수의 값이 기설정된 비트 값을 초과하면, 이진 검색 종료 신호를 생성하는 이진 검색 회로(binary search logic) 및
상기 이진 검색 종료 신호를 수신하면, 상기 이진 검색 종료 신호에 대응되는 크기의 기준 전압을 생성하는 디지털-아날로그 변환기(digital-to-analog converter, DAC)
를 포함하며,
상기 기설정된 비트 값은 상기 디지털-아날로그 변환기의 해상도에 대응되는 비트 값인
자동 오프셋 조절장치.A current generator for generating a current of a predetermined size;
A resistance sensing unit that is heated through the generated current and has a sensing resistor whose resistance value is changed based on heat loss according to a change in a sap flow of the plant;
A plurality of choppers, a plurality of non-inverting amplifiers, and an amplifying circuit including an inverting amplifier, receiving the generated current and an input voltage corresponding to the changed resistance value, and receiving the input voltage corresponding to the received input voltage. Measurement amplification unit for outputting an amplified signal from which high-frequency noise has been removed through the operation of the amplifying circuit, and
An offset removal unit that generates a reference voltage corresponding to an offset signal included in the amplified signal and feeds back the generated reference voltage to an input of the measurement amplification unit.
Including,
The offset removal unit,
A comparator for receiving the amplified signal as an input;
When a value of a preset counter variable that increases in size corresponding to the output of the comparator exceeds a preset bit value, a binary search logic for generating a binary search end signal, and
When receiving the binary search end signal, a digital-to-analog converter (DAC) that generates a reference voltage having a magnitude corresponding to the binary search end signal
Including,
The preset bit value is a bit value corresponding to the resolution of the digital-analog converter.
Automatic offset adjustment. 제1항에 있어서,
상기 계측 증폭부의 출력단과 연결되는 저역 통과 필터(low pass filter, LPF)를 더 포함하는
자동 오프셋 조절장치.The method of claim 1,
Further comprising a low pass filter (LPF) connected to the output terminal of the measurement amplification unit
Automatic offset adjustment. 제1항에 있어서,
상기 계측 증폭부는,
상기 입력 전압 및 상기 기준 전압을 입력으로 수신하는 입력 초퍼(chopper);
상기 입력 초퍼의 출력을 입력으로 수신하는 제1 비반전 증폭기와 제2 비반전 증폭기;
상기 제1 비반전 증폭기와 상기 제2 비반전 증폭기의 출력을 입력으로 수신하는 반전 증폭기 및
상기 반전 증폭기의 출력을 입력으로 수신하는 출력 초퍼
를 포함하는 자동 오프셋 조절장치.The method of claim 1,
The measurement amplification unit,
An input chopper receiving the input voltage and the reference voltage as inputs;
A first non-inverting amplifier and a second non-inverting amplifier receiving an output of the input chopper as an input;
An inverting amplifier receiving outputs of the first non-inverting amplifier and the second non-inverting amplifier as inputs, and
Output chopper receiving the output of the inverting amplifier as an input
Automatic offset adjustment device comprising a. 제1항에 있어서,
상기 이진 검색 회로는,
상기 이진 검색 종료 신호가 생성될 때까지 상기 기준 전압의 크기가 조절되도록 상기 디지털-아날로그 변환기를 제어하는
자동 오프셋 조절장치.The method of claim 1,
The binary search circuit,
Controlling the digital-to-analog converter so that the magnitude of the reference voltage is adjusted until the binary search end signal is generated
Automatic offset adjustment. 제1항에 있어서,
상기 계측 증폭부는,
상기 입력 전압 및 상기 이진 검색 종료 신호에 대응되는 크기의 기준 전압을 수신하여 오프셋이 제거된 증폭 신호를 출력하는
자동 오프셋 조절장치.The method of claim 1,
The measurement amplification unit,
Receiving the input voltage and a reference voltage having a magnitude corresponding to the binary search end signal and outputting an amplified signal from which the offset is removed
Automatic offset adjustment. 제1항에 있어서,
상기 오프셋이 제거된 증폭 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 더 포함하는
자동 오프셋 조절장치.The method of claim 1,
Further comprising an analog-to-digital converter (ADC) converting the amplified signal from which the offset is removed into a digital signal
Automatic offset adjustment. 제1항에 있어서,
상기 이진 검색 회로는,
복수의 D-플립플롭(DFF)들로 구성되는 D-플립플롭 어레이를 포함하는
자동 오프셋 조절장치.The method of claim 1,
The binary search circuit,
Including a D-flip-flop array consisting of a plurality of D-flip-flops (DFF)
Automatic offset adjustment. 기설정된 크기의 전류를 생성하는 전류 생성부;
상기 생성된 전류를 통해 가열되고, 식물체의 유량(sap flow) 변화에 따른 열 손실에 기초하여 저항 값이 변화하는 감지 저항을 구비하는 저항 센싱부;
상기 생성된 전류 및 상기 변화된 저항 값에 대응되는 입력 전압을 수신하여, 상기 입력 전압에 대응되는 증폭 신호를 출력하는 계측 증폭부 및
상기 증폭 신호에 포함된 오프셋(offset) 신호에 대응되는 기준 전압을 생성하고, 상기 생성된 기준 전압을 상기 계측 증폭부의 입력으로 피드백(feed-back)하는 오프셋 제거부
를 포함하는 자동 오프셋 조절장치.A current generator for generating a current of a predetermined size;
A resistance sensing unit that is heated through the generated current and has a sensing resistor whose resistance value is changed based on heat loss according to a change in a sap flow of the plant;
A measurement amplification unit configured to receive the generated current and an input voltage corresponding to the changed resistance value and output an amplified signal corresponding to the input voltage; and
An offset removal unit that generates a reference voltage corresponding to an offset signal included in the amplified signal and feeds back the generated reference voltage to an input of the measurement amplification unit.
Automatic offset adjustment device comprising a. 제8항에 있어서,
상기 계측 증폭부의 출력단과 연결되는 저역 통과 필터(low pass filter, LPF)를 더 포함하는
자동 오프셋 조절장치.The method of claim 8,
Further comprising a low pass filter (LPF) connected to the output terminal of the measurement amplification unit
Automatic offset adjustment. 제8항에 있어서,
상기 계측 증폭부는,
상기 입력 전압 및 상기 기준 전압을 입력으로 수신하는 입력 초퍼(chopper);
상기 입력 초퍼의 출력을 입력으로 수신하는 제1 비반전 증폭기와 제2 비반전 증폭기;
상기 제1 비반전 증폭기와 상기 제2 비반전 증폭기의 출력을 입력으로 수신하는 반전 증폭기 및
상기 반전 증폭기의 출력을 입력으로 수신하는 출력 초퍼
를 포함하는 자동 오프셋 조절장치.The method of claim 8,
The measurement amplification unit,
An input chopper receiving the input voltage and the reference voltage as inputs;
A first non-inverting amplifier and a second non-inverting amplifier receiving an output of the input chopper as an input;
An inverting amplifier receiving outputs of the first non-inverting amplifier and the second non-inverting amplifier as inputs, and
Output chopper receiving the output of the inverting amplifier as an input
Automatic offset adjustment device comprising a. 제8항에 있어서,
상기 오프셋 제거부는,
상기 증폭 신호를 입력으로 수신하는 비교기(comparator);
상기 비교기의 출력을 입력으로 수신하는 이진 검색 회로(binary search logic) 및
상기 이진 검색 회로의 출력을 입력으로 수신하고, 상기 수신한 이진 검색 회로의 출력에 대응하여 상기 기준 전압의 크기를 조절하는 디지털-아날로그 변환기(digital-to-analog converter, DAC)
를 포함하는 자동 오프셋 조절장치.The method of claim 8,
The offset removal unit,
A comparator for receiving the amplified signal as an input;
Binary search logic for receiving the output of the comparator as an input, and
A digital-to-analog converter (DAC) that receives the output of the binary search circuit as an input and adjusts the magnitude of the reference voltage in response to the output of the received binary search circuit
Automatic offset adjustment device comprising a. 제11항에 있어서,
상기 이진 검색 회로는,
상기 디지털-아날로그 변환기에서 기설정된 횟수만큼 반복하여 상기 기준 전압의 크기가 조절되도록 제어하는
자동 오프셋 조절장치.The method of claim 11,
The binary search circuit,
Controlling the level of the reference voltage to be adjusted by repeating a predetermined number of times in the digital-to-analog converter
Automatic offset adjustment. 제11항에 있어서,
상기 이진 검색 회로는,
상기 비교기의 출력에 대응되어 크기가 증가하는 기설정된 카운터 변수의 값이 상기 디지털-아날로그 변환기의 해상도에 대응되는 비트 값을 초과하면, 이진 검색 종료 신호를 생성하는
자동 오프셋 조절장치.The method of claim 11,
The binary search circuit,
When the value of the preset counter variable whose size increases in response to the output of the comparator exceeds the bit value corresponding to the resolution of the digital-analog converter, a binary search end signal is generated.
Automatic offset adjustment. 제13항에 있어서,
상기 디지털-아날로그 변환기는,
상기 생성된 이진 검색 종료 신호를 수신하면, 상기 이진 검색 종료 신호에 대응되는 일정한 크기의 기준 전압을 출력하는
자동 오프셋 조절장치.The method of claim 13,
The digital-to-analog converter,
Upon receiving the generated binary search end signal, outputting a reference voltage of a predetermined size corresponding to the binary search end signal
Automatic offset adjustment. 제14항에 있어서,
상기 계측 증폭부는,
상기 입력 전압 및 상기 일정한 크기의 기준 전압을 수신하여 오프셋이 제거된 증폭 신호를 출력하는
자동 오프셋 조절장치.The method of claim 14,
The measurement amplification unit,
Receiving the input voltage and the reference voltage of the constant magnitude and outputting an amplified signal from which the offset is removed
Automatic offset adjustment. 제15항에 있어서,
상기 오프셋이 제거된 증폭 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 더 포함하는
자동 오프셋 조절장치.The method of claim 15,
Further comprising an analog-to-digital converter (ADC) converting the amplified signal from which the offset is removed into a digital signal
Automatic offset adjustment. 제11항에 있어서,
상기 이진 검색 회로는,
복수의 D-플립플롭(DFF)들로 구성되는 D-플립플롭 어레이를 포함하는
자동 오프셋 조절장치.The method of claim 11,
The binary search circuit,
Including a D-flip-flop array consisting of a plurality of D-flip-flops (DFF)
Automatic offset adjustment. 전류 생성부에서, 기설정된 크기의 전류를 생성하여, 상기 생성된 전류를 통해 저항 센싱부에 구비된 감지 저항이 가열되고, 식물체의 유량(sap flow) 변화에 따른 열 손실에 기초하여 상기 가열된 감지 저항의 저항 값이 변화하는 단계;
계측 증폭부에서, 상기 생성된 전류 및 상기 변화된 저항 값에 대응되는 입력 전압을 수신하여, 상기 입력 전압에 대응되는 증폭 신호를 출력하는 단계 및
오프셋 제거부에서, 상기 증폭 신호에 포함된 오프셋(offset) 신호에 대응되는 기준 전압을 생성하고, 상기 생성된 기준 전압을 상기 계측 증폭부의 입력으로 피드백(feed-back)하는 단계
를 포함하는 자동 오프셋 조절방법.In the current generation unit, a current of a predetermined size is generated, the sensing resistor provided in the resistance sensing unit is heated through the generated current, and the heated Changing a resistance value of the sense resistor;
In the measurement amplification unit, receiving an input voltage corresponding to the generated current and the changed resistance value, and outputting an amplified signal corresponding to the input voltage; and
Generating a reference voltage corresponding to an offset signal included in the amplified signal, and feeding back the generated reference voltage to an input of the measurement amplifier
Automatic offset adjustment method comprising a. 제18항에서,
상기 피드백 하는 단계는,
비교기(comparator)에서, 상기 증폭 신호를 입력으로 수신하는 단계;
이진 검색 회로(binary search logic)에서, 상기 비교기의 출력을 입력으로 수신하는 단계 및
디지털-아날로그 변환기(digital-to-analog converter, DAC)에서, 상기 이진 검색 회로의 출력을 입력으로 수신하고, 상기 수신한 이진 검색 회로의 출력에 대응하여 상기 기준 전압의 크기를 조절하는 단계
를 더 포함하는 자동 오프셋 조절방법.In paragraph 18,
The step of feedback is,
Receiving the amplified signal as an input in a comparator;
In a binary search logic, receiving an output of the comparator as an input, and
In a digital-to-analog converter (DAC), receiving the output of the binary search circuit as an input, and adjusting the level of the reference voltage in response to the received output of the binary search circuit
Automatic offset adjustment method further comprising a. 제19항에서,
상기 비교기의 출력을 입력으로 수신하는 단계는,
상기 비교기의 출력에 대응되어 크기가 증가하는 기설정된 카운터 변수의 값이 상기 디지털-아날로그 변환기의 해상도에 대응되는 비트 값을 초과하면, 이진 검색 종료 신호를 생성하고,
상기 기준 전압의 크기를 조절하는 단계는,
상기 생성된 이진 검색 종료 신호를 수신하면, 상기 이진 검색 종료 신호에 대응되는 일정한 크기의 기준 전압을 출력하는
자동 오프셋 조절방법.
In paragraph 19,
Receiving the output of the comparator as an input,
When a value of a preset counter variable whose size increases in response to the output of the comparator exceeds a bit value corresponding to the resolution of the digital-analog converter, a binary search end signal is generated, and
Adjusting the magnitude of the reference voltage,
Upon receiving the generated binary search end signal, outputting a reference voltage of a predetermined size corresponding to the binary search end signal
Automatic offset adjustment method.
KR1020190145652A 2019-11-14 2019-11-14 Automatic offset adjustment appartus for adjusting offset signal of resistive flow sensor KR102292597B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190145652A KR102292597B1 (en) 2019-11-14 2019-11-14 Automatic offset adjustment appartus for adjusting offset signal of resistive flow sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190145652A KR102292597B1 (en) 2019-11-14 2019-11-14 Automatic offset adjustment appartus for adjusting offset signal of resistive flow sensor

Publications (2)

Publication Number Publication Date
KR20210058331A true KR20210058331A (en) 2021-05-24
KR102292597B1 KR102292597B1 (en) 2021-08-24

Family

ID=76152868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190145652A KR102292597B1 (en) 2019-11-14 2019-11-14 Automatic offset adjustment appartus for adjusting offset signal of resistive flow sensor

Country Status (1)

Country Link
KR (1) KR102292597B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102616224B1 (en) * 2023-07-19 2023-12-20 주식회사 만나테크놀로지 Flowmeter resistant to environmental changes and flow measurement method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016452A (en) * 2000-06-29 2002-01-18 Kubota Corp Amplifier circuit
KR101573101B1 (en) 2008-07-08 2015-11-30 필립모리스 프로덕츠 에스.에이. A flow sensor system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016452A (en) * 2000-06-29 2002-01-18 Kubota Corp Amplifier circuit
KR101573101B1 (en) 2008-07-08 2015-11-30 필립모리스 프로덕츠 에스.에이. A flow sensor system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102616224B1 (en) * 2023-07-19 2023-12-20 주식회사 만나테크놀로지 Flowmeter resistant to environmental changes and flow measurement method

Also Published As

Publication number Publication date
KR102292597B1 (en) 2021-08-24

Similar Documents

Publication Publication Date Title
US10715169B1 (en) Coarse-fine gain-tracking loop and method of operating
US8446220B2 (en) Method and apparatus for increasing the effective resolution of a sensor
US9897635B2 (en) Sensor circuit
US10840866B2 (en) Amplifier circuit arrangement and method to calibrate the same
KR20100072976A (en) Apparatus for controlling a db-linear gain in analog circuit and amplifier thereof
JP5106614B2 (en) Constant envelope signal generation circuit, power amplification device, and communication device
US7924202B2 (en) Integrated circuit device and electronic instrument
US7042373B2 (en) Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof
KR102292597B1 (en) Automatic offset adjustment appartus for adjusting offset signal of resistive flow sensor
JP5656029B2 (en) A / D converter and A / D conversion correction method
AU756364B2 (en) Floating-point analog-to-digital converter
US7196649B2 (en) Reprogrammable distributed reference ladder for analog-to-digital converters
CN111587532B (en) sensor device
WO2016208422A1 (en) Pressure measurement device, pressure measurement method, and program
US10746594B1 (en) Thermopile bias method for low voltage infrared readout integrated circuits
JP2010085319A (en) Sensor signal detection circuit, ratiometric correction circuit, and sensor device
JP2015154352A (en) sensitivity adjustment circuit
Ko et al. Low-Noise Chopper-Stabilized Resistive Readout Integrated Circuit with Ripple Rejection Loop
KR20070105195A (en) Temperature sensor
JP2018017516A (en) Light detection circuit and bias setting method thereof
Kim et al. Low noise resistive analog front-end with automatic offset calibration loop
US11293809B1 (en) Thermopile bias method for low voltage infrared readout integrated circuits
JP2004320553A (en) Compensating circuit
JP2019092103A (en) Instrumentation amplifier
US11012086B2 (en) Analog-to-digital converter for converting analog signals input from a plurality of sensors

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant