JP2015154352A

JP2015154352A - sensitivity adjustment circuit

Info

Publication number: JP2015154352A
Application number: JP2014027800A
Authority: JP
Inventors: 敏彰江上; Toshiaki Egami
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2014-02-17
Filing date: 2014-02-17
Publication date: 2015-08-24

Abstract

PROBLEM TO BE SOLVED: To provide a sensitivity adjustment circuit which secures linearity in a wide range if element dispersion exists in a sensitivity adjustment amount.SOLUTION: A variable gain amplifier 11 adjusts a gain according to a gain adjustment voltage VG. An input switchover unit 13 switches a signal input to variable gain amplifier 11 between an input voltage Vin and a first adjustment voltage VA1. An output voltage Vout of the variable gain amplifier 11 and a second adjustment voltage VA2 are input to an amplifier 12. A sample/hold part 14 includes a first sample/hold switch 14a for sample/hold switching and a first capacitance element C1, and samples/holds the output of the amplifier 12 to generate a gain adjustment voltage.

Description

本発明は、感度調整回路に関し、より詳細には、感度調整量に対して素子ばらつきがあっても広範囲に線形性を確保するようにした感度調整回路に関する。特に、圧力センサ、温度センサ、加速度センサ、角速度センサ、磁気センサなどの感度調整回路に適用できる。 The present invention relates to a sensitivity adjustment circuit, and more particularly to a sensitivity adjustment circuit that ensures linearity over a wide range even if there is element variation with respect to the sensitivity adjustment amount. In particular, the present invention can be applied to sensitivity adjustment circuits such as pressure sensors, temperature sensors, acceleration sensors, angular velocity sensors, and magnetic sensors.

従来から、各種センサデバイス等からの入力信号に対する出力信号の感度を調整する方法として、様々な技術がある。
特許文献１には、電源電圧変動および温度変動に対してセンサの感度を調整する回路に関するもので、温度センサ１１７と、供給電圧１０６と、温度センサ１１７及び供給電圧１０６からの信号を信号処理するマイコン３と、マイコン３からのアナログ信号によりゲイン調整回路１１５と、温度補正１１６とを備える回路が開示されている。
また、特許文献２には、センサからの信号を入力し、可変抵抗回路および演算増幅器を有する可変利得増幅回路と、この可変利得増幅回路に温度変動感度調整電圧を与える第１電圧供給手段と、可変利得増幅回路に電源電圧変動感度調整電圧を与える第２電圧供給手段とを備えた感度調整回路が開示されている。可変利得増幅回路は、温度変動感度調整電圧及び電源電圧変動感度調整電圧に基づいて、電源電圧変動及び温度変動に対してセンサの感度を調整する。 Conventionally, there are various techniques for adjusting the sensitivity of an output signal with respect to an input signal from various sensor devices.
Patent Document 1 relates to a circuit that adjusts the sensitivity of a sensor with respect to power supply voltage fluctuation and temperature fluctuation, and performs signal processing on a temperature sensor 117, a supply voltage 106, and signals from the temperature sensor 117 and the supply voltage 106. A circuit including a microcomputer 3, a gain adjustment circuit 115 and a temperature correction 116 by an analog signal from the microcomputer 3 is disclosed.
Further, Patent Document 2 inputs a signal from a sensor, a variable gain amplifier circuit having a variable resistance circuit and an operational amplifier, and a first voltage supply means for giving a temperature fluctuation sensitivity adjustment voltage to the variable gain amplifier circuit; There is disclosed a sensitivity adjustment circuit including a second voltage supply means for supplying a power supply voltage fluctuation sensitivity adjustment voltage to the variable gain amplifier circuit. The variable gain amplifier circuit adjusts the sensitivity of the sensor with respect to the power supply voltage fluctuation and the temperature fluctuation based on the temperature fluctuation sensitivity adjustment voltage and the power supply voltage fluctuation sensitivity adjustment voltage.

特開平１１−４４５４０号公報Japanese Patent Laid-Open No. 11-44540 特開２０１０−１４７６６３号公報JP 2010-147663 A

しかしながら、従来の感度調整回路では、以下のような課題があった。
上述した特許文献１では、ＡＤＣとＤＡＣを用いているため、感度調整量が離散的になる。一般的にセンサは、広い調整範囲と感度調整量に関して線形性を必要とする。そのため、離散的な場合、線形性が不十分である。または、十分な調整範囲で調整するためには、ＡＤＣとＤＡＣのｂｉｔ数を増やす必要があり回路が大規模になってしまう。
また、上述した特許文献２の感度調整回路では、連続的な調整になってはいるが、閾値電圧ＶＲ等の素子のミスマッチにより、感度調整に対して非線形性が生じてしまうという問題がある。 However, the conventional sensitivity adjustment circuit has the following problems.
In Patent Document 1 described above, since the ADC and the DAC are used, the sensitivity adjustment amount is discrete. In general, a sensor requires linearity with respect to a wide adjustment range and sensitivity adjustment amount. Therefore, in the discrete case, the linearity is insufficient. Or, in order to adjust within a sufficient adjustment range, it is necessary to increase the number of bits of ADC and DAC, resulting in a large-scale circuit.
Further, although the sensitivity adjustment circuit of Patent Document 2 described above is a continuous adjustment, there is a problem that nonlinearity occurs in the sensitivity adjustment due to mismatch of elements such as the threshold voltage VR.

本発明は、このような問題を鑑みてなされたもので、その目的とするところは、感度調整量に対して素子ばらつきがあっても広範囲に線形性を確保する感度調整回路を提供することにある。 The present invention has been made in view of such problems, and an object of the present invention is to provide a sensitivity adjustment circuit that ensures linearity over a wide range even if there is element variation with respect to the sensitivity adjustment amount. is there.

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、利得調整電圧（ＶＧ）に基づいて利得が調整される可変利得増幅器（１１，３１）と、前記可変利得増幅器（１１，３１）に入力する信号を、入力電圧（Ｖｉｎ）と第１調整電圧（ＶＡ１）とで切り替える入力切替部（１３，３３）と、前記可変利得増幅器（１１，３１）の出力電圧（Ｖｏｕｔ）と第２調整電圧（ＶＡ２）が入力される増幅器（１２，３２）と、前記増幅器（１２，３２）の出力をサンプル／ホールドして利得調整電圧（ＶＧ）を生成するサンプル／ホールド部（１４，３４）とを備え、利得調整区間では、前記入力切替部（１３，３３）を切り替えて前記可変利得増幅器（１１，３１）に前記第１調整電圧（ＶＡ１）が入力されて、前記サンプル／ホールド部（１４，３４）が前記増幅器（１２，３２）の出力をサンプル／ホールドし、測定区間では、前記入力切替部（１３，３３）を切り替えて前記可変利得増幅器（１１，３１）に前記入力電圧（Ｖｉｎ）が入力されて、前記サンプル／ホールド部（１４，３４）がホールドした前記利得調整電圧（ＶＧ）に基づいて入力電圧（Ｖｉｎ）が調整されて出力されることを特徴とする感度調整回路である。（全実施例；図２，図６，図９） The present invention has been made to achieve such an object, and the invention according to claim 1 includes a variable gain amplifier (11, 31) whose gain is adjusted based on a gain adjustment voltage (VG). , An input switching unit (13, 33) for switching a signal input to the variable gain amplifier (11, 31) between an input voltage (Vin) and a first adjustment voltage (VA1), and the variable gain amplifier (11, 31). ) To which the output voltage (Vout) and the second adjustment voltage (VA2) are input, and the output of the amplifier (12, 32) is sampled / held to generate the gain adjustment voltage (VG) And a sample / hold unit (14, 34) for switching, the input switching unit (13, 33) is switched in the gain adjustment section, and the first adjustment voltage (VA1) is supplied to the variable gain amplifier (11, 31). Entered, The sample / hold unit (14, 34) samples / holds the output of the amplifier (12, 32). In the measurement period, the input switching unit (13, 33) is switched to switch the variable gain amplifier (11, 31). ) Is input to the input voltage (Vin), and the input voltage (Vin) is adjusted and output based on the gain adjustment voltage (VG) held by the sample / hold unit (14, 34). This is a characteristic sensitivity adjustment circuit. (All examples; FIG. 2, FIG. 6, FIG. 9)

また、請求項２に記載の発明は、請求項１に記載の発明において、前記サンプル／ホールド部（１４，３４）は、サンプル／ホールドを切り替える第１サンプル／ホールドスイッチ（１４ａ）と、第１容量素子（Ｃ１）とを備えていることを特徴とする。（実施例１，２；図２，図６）
また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記測定区間において、前記可変利得増幅器（１１，３１）の利得が、第２調整電圧（ＶＡ２）／第１調整電圧（ＶＡ１）に比例する利得であることを特徴とする。 According to a second aspect of the present invention, in the first aspect of the present invention, the sample / hold unit (14, 34) includes a first sample / hold switch (14a) for switching the sample / hold, And a capacitor element (C1). (Examples 1 and 2; FIGS. 2 and 6)
According to a third aspect of the present invention, in the first or second aspect of the present invention, in the measurement section, the gain of the variable gain amplifier (11, 31) is a second adjusted voltage (VA2) / first. The gain is proportional to the adjustment voltage (VA1).

また、請求項４に記載の発明は、請求項１乃至３のいずれかに記載の発明において、前記測定区間において、前記入力電圧（Ｖｉｎ）が、第２調整電圧（ＶＡ２）／第１調整電圧（ＶＡ１）に比例する利得で調整されて出力されることを特徴とする。
また、請求項５に記載の発明は、請求項２に記載の発明において、前記サンプル／ホールド部（１４，３４）は、前記第１容量素子（Ｃ１）とローパスフィルタ（ＬＰＦ）を形成する第１抵抗素子（Ｒ１）をさらに備えていることを特徴とする。 According to a fourth aspect of the present invention, in the invention according to any one of the first to third aspects, the input voltage (Vin) is a second adjustment voltage (VA2) / first adjustment voltage in the measurement section. The output is adjusted with a gain proportional to (VA1).
According to a fifth aspect of the present invention, in the second aspect of the present invention, the sample / hold unit (14, 34) includes a first low-pass filter (LPF) and the first capacitive element (C1). It further includes a one-resistance element (R1).

また、請求項６に記載の発明は、請求項１乃至５のいずれかに記載の発明において、第１調整電圧生成回路（２１）と、第２調整電圧生成回路（２２）とをさらに備え、前記第１調整電圧生成回路（２１）は、第１調整電圧（ＶＡ１）を生成し、前記第２調整電圧生成回路（２２）は、第２調整電圧（ＶＡ２）を生成することを特徴とする。（実施例１；図１）
また、請求項７に記載の発明は、請求項６に記載の発明において、前記第１調整電圧生成回路（２１）が、温度センサ（４１）であり、前記第２調整電圧生成回路（２２）が、電源電圧依存電圧供給回路（４２）であることを特徴とする。（実施例２；図５） The invention according to claim 6 is the invention according to any one of claims 1 to 5, further comprising a first adjustment voltage generation circuit (21) and a second adjustment voltage generation circuit (22), The first adjustment voltage generation circuit (21) generates a first adjustment voltage (VA1), and the second adjustment voltage generation circuit (22) generates a second adjustment voltage (VA2). . (Example 1; FIG. 1)
According to a seventh aspect of the invention, in the sixth aspect of the invention, the first adjustment voltage generation circuit (21) is a temperature sensor (41), and the second adjustment voltage generation circuit (22). Is a power supply voltage dependent voltage supply circuit (42). (Example 2; FIG. 5)

また、請求項８に記載の発明は、利得調整電圧（ＶＧ）に基づいて利得が調整される可変利得増幅器（５１）と、前記可変利得増幅器（５１）に入力する信号を、入力電圧（Ｖｉｎ）と第１調整電圧（ＶＡ１）とで切り替える入力切替部（５３）と、前記可変利得増幅器（５１）の出力電圧（Ｖｏｕｔ）と第２調整電圧（ＶＡ２）が入力される増幅器（５２）と、前記増幅器（５２）の入力極性を切り替える極性切替部（５５）と、前記増幅器（５２）の出力をサンプル／ホールドして利得調整電圧を生成するサンプル／ホールド部（５４）とを備え、第１利得調整区間では、前記可変利得増幅器（５１）に前記第１調整電圧（ＶＡ１）が入力され、前記増幅器（５２）に第２調整電圧（ＶＡ２）が入力され、前記サンプル／ホールド部（５４）が前記増幅器（５２）の第１出力をサンプル／ホールドし、第２利得調整区間では、前記可変利得増幅器（５１）に極性が反転した前記第１調整電圧（ＶＡ１）が入力され、前記増幅器（５２）に極性が反転した第２調整電圧（ＶＡ２）が入力され、前記増幅器（５２）の入力極性が切り替えられ、前記サンプル／ホールド部（５４）が前記増幅器（５２）の第２出力をサンプル／ホールドし、測定区間では、前記可変利得増幅器（５１）に前記入力電圧（Ｖｉｎ）が入力されて、前記サンプル／ホールド部（５４）がホールドした前記第１出力及び第２出力を平均化した利得調整電圧（ＶＧ）に基づいて入力電圧が調整されて出力されることを特徴とする感度調整回路である。（実施例３；図９）
また、請求項９に記載の発明は、請求項８に記載の発明において、前記サンプル／ホールド部（５４）は、第１調整区間でサンプル／ホールドを切り替える、第１サンプル／ホールドスイッチ（５４−１）と第２サンプル／ホールドスイッチ（５４−２）及び第１容量素子（Ｃ１）と、第２調整区間でサンプル／ホールドを切り替える、第３サンプル／ホールドスイッチ（５４−３）と第４サンプル／ホールドスイッチ（５４−４）及び第２容量素子（Ｃ２）とを備えていることを特徴とする。 According to an eighth aspect of the present invention, a variable gain amplifier (51) whose gain is adjusted based on a gain adjustment voltage (VG) and a signal input to the variable gain amplifier (51) are input voltage (Vin). ) And the first adjustment voltage (VA1), an input switching unit (53), an output voltage (Vout) of the variable gain amplifier (51), and an amplifier (52) to which the second adjustment voltage (VA2) is input. A polarity switching unit (55) for switching the input polarity of the amplifier (52), and a sample / hold unit (54) for sampling / holding the output of the amplifier (52) to generate a gain adjustment voltage. In the one gain adjustment section, the first adjustment voltage (VA1) is input to the variable gain amplifier (51), the second adjustment voltage (VA2) is input to the amplifier (52), and the sample / hold unit (5 ) Samples / holds the first output of the amplifier (52), and in the second gain adjustment section, the variable voltage amplifier (51) receives the first adjustment voltage (VA1) whose polarity is inverted, and the amplifier The second adjustment voltage (VA2) whose polarity is inverted is input to (52), the input polarity of the amplifier (52) is switched, and the sample / hold unit (54) outputs the second output of the amplifier (52). In the measurement period, the input voltage (Vin) is input to the variable gain amplifier (51), and the first output and the second output held by the sample / hold unit (54) are averaged in the measurement period. The sensitivity adjustment circuit is characterized in that the input voltage is adjusted and output based on the gain adjustment voltage (VG). (Example 3; FIG. 9)
The invention according to claim 9 is the first sample / hold switch (54-) according to the invention according to claim 8, wherein the sample / hold unit (54) switches the sample / hold in the first adjustment section. 1), the second sample / hold switch (54-2) and the first capacitor element (C1), and the third sample / hold switch (54-3) and the fourth sample for switching the sample / hold in the second adjustment section. / Hold switch (54-4) and a second capacitor element (C2).

また、請求項１０に記載の発明は、請求項８又は９に記載の発明において、前記第１調整区間では、第１サンプル／ホールドスイッチ（５４−１）と第２サンプル／ホールドスイッチ（５４−２）とで、第１容量素子（Ｃ１）に前記増幅器（５２）の第１出力をサンプル/ホールドし、前記第２調整区間では、第３サンプル／ホールドスイッチ（５４−３）と第４サンプル／ホールドスイッチ（５４−４）とで、第２容量素子（Ｃ２）に前記増幅器（５２）の第２出力をサンプル/ホールドし、前記測定区間では、第２サンプル／ホールドスイッチ（５４−２）と第４サンプル／ホールドスイッチ（５４−４）で、前記第１容量素子（Ｃ１）及び前記第２容量素子（Ｃ２）がホールドした前記第１出力及び第２出力を平均化して利得調整電圧（ＶＧ）を生成することを特徴とする。 Further, in the invention described in claim 10, in the invention described in claim 8 or 9, in the first adjustment section, the first sample / hold switch (54-1) and the second sample / hold switch (54- 2), the first output of the amplifier (52) is sampled / held in the first capacitive element (C1), and the third sample / hold switch (54-3) and the fourth sample in the second adjustment period. / Hold switch (54-4) samples / holds the second output of the amplifier (52) to the second capacitor element (C2), and the second sample / hold switch (54-2) in the measurement section. And a fourth sample / hold switch (54-4) that averages the first output and the second output held by the first capacitor element (C1) and the second capacitor element (C2) to obtain a gain adjustment voltage ( And generating a G).

また、請求項１１に記載の発明は、請求項８，９又は１０に記載の発明において、第１調整電圧生成回路と、第２調整電圧生成回路とをさらに備え、前記第１調整電圧生成回路は、第１調整区間では、第１調整電圧（ＶＡ１）を生成し、第２調整区間では、極性が反転した第１調整電圧（ＶＡ１）を生成し、前記第２調整電圧生成回路は、第１調整区間では、第２調整電圧（ＶＡ２）を生成し、第２調整区間では、極性が反転した第２調整電圧（ＶＡ２）を生成することを特徴とする。
また、請求項１２に記載の発明は、請求項１乃至１１のいずれかに記載の発明において、前記第１調整電圧（ＶＡ１）は、温度依存電圧であり、前記第２調整電圧（ＶＡ２）は、電源電圧依存電圧であることを特徴とする。 The invention according to claim 11 is the invention according to claim 8, 9 or 10, further comprising a first adjustment voltage generation circuit and a second adjustment voltage generation circuit, and the first adjustment voltage generation circuit. Generates a first adjustment voltage (VA1) in the first adjustment interval, generates a first adjustment voltage (VA1) having a reversed polarity in the second adjustment interval, and the second adjustment voltage generation circuit includes: The second adjustment voltage (VA2) is generated in one adjustment section, and the second adjustment voltage (VA2) having a reversed polarity is generated in the second adjustment section.
The invention according to claim 12 is the invention according to any one of claims 1 to 11, wherein the first adjustment voltage (VA1) is a temperature-dependent voltage, and the second adjustment voltage (VA2) is The power supply voltage-dependent voltage.

本発明によれば、感度調整量に対して素子ばらつきがあっても広範囲に線形性を確保する感度調整回路を実現することができる。
また、感度調整回路に第１調整電圧を供給する第１調整電圧生成回路と、感度調整回路に第２調整電圧を供給する第２調整電圧生成回路とを備え、第１調整電圧と第２調整電圧を基に、入力信号に対する出力信号の感度を調整することができる。
また、第１調整電圧及び第２調整電圧を、それぞれ温度補正するための温度依存調整電圧、電源電圧依存性を持たせるための電源電圧依存調整電圧とすることで、入力信号に対して、電源電圧依存性と温度補正を行うことができる。 According to the present invention, it is possible to realize a sensitivity adjustment circuit that ensures linearity over a wide range even if there is an element variation with respect to the sensitivity adjustment amount.
A first adjustment voltage generation circuit for supplying a first adjustment voltage to the sensitivity adjustment circuit; and a second adjustment voltage generation circuit for supplying a second adjustment voltage to the sensitivity adjustment circuit. Based on the voltage, the sensitivity of the output signal relative to the input signal can be adjusted.
Further, the first adjustment voltage and the second adjustment voltage are respectively a temperature-dependent adjustment voltage for temperature correction and a power-supply voltage-dependent adjustment voltage for providing power supply voltage dependency, so that a power supply can be supplied to an input signal. Voltage dependence and temperature correction can be performed.

本発明に係る感度調整回路の実施形態１を説明するためのブロック図である。It is a block diagram for demonstrating Embodiment 1 of the sensitivity adjustment circuit which concerns on this invention. 図１に示した実施形態１に基づいた実施例１を説明するための感度調整回路の回路構成図である。It is a circuit block diagram of the sensitivity adjustment circuit for demonstrating Example 1 based on Embodiment 1 shown in FIG. 図２に示した実施例１におけるゲイン調整時の感度調整回路を示す回路構成図である。FIG. 3 is a circuit configuration diagram illustrating a sensitivity adjustment circuit at the time of gain adjustment in the first embodiment illustrated in FIG. 2. 図２に示した実施例１における測定時の感度調整回路を示す回路構成図である。FIG. 3 is a circuit configuration diagram showing a sensitivity adjustment circuit at the time of measurement in Example 1 shown in FIG. 2. 本発明に係る感度調整回路の実施形態２を説明するためのブロック図である。It is a block diagram for demonstrating Embodiment 2 of the sensitivity adjustment circuit which concerns on this invention. 図５に示した実施形態２に基づいた実施例２を説明するための感度調整回路の回路構成図である。It is a circuit block diagram of the sensitivity adjustment circuit for demonstrating Example 2 based on Embodiment 2 shown in FIG. 図６に示した実施例２におけるゲイン調整時の感度調整回路を示す回路構成図である。FIG. 7 is a circuit configuration diagram illustrating a sensitivity adjustment circuit at the time of gain adjustment in the second embodiment illustrated in FIG. 6. 図６に示した実施例２における測定時の感度調整回路を示す回路構成図である。It is a circuit block diagram which shows the sensitivity adjustment circuit at the time of the measurement in Example 2 shown in FIG. 本発明に係る感度調整回路の実施形態３を説明するためのブロック図である。It is a block diagram for demonstrating Embodiment 3 of the sensitivity adjustment circuit which concerns on this invention. 図９に示した感度調整回路の動作を説明するためのタイミングチャートを示す図である。It is a figure which shows the timing chart for demonstrating operation | movement of the sensitivity adjustment circuit shown in FIG. 図９に示した実施例３におけるゲイン調整時（１回目）の感度調整回路を示す回路構成図である。FIG. 10 is a circuit configuration diagram illustrating a sensitivity adjustment circuit at the time of gain adjustment (first time) in the third embodiment illustrated in FIG. 9. 図９に示した実施例３におけるゲイン調整時（２回目）の感度調整回路を示す回路構成図である。FIG. 10 is a circuit configuration diagram showing a sensitivity adjustment circuit at the time of gain adjustment (second time) in the embodiment 3 shown in FIG. 9. 図９に示した実施例３における測定時の感度調整回路を示す回路構成図である。It is a circuit block diagram which shows the sensitivity adjustment circuit at the time of the measurement in Example 3 shown in FIG. 図１１に示した第１調整電圧を温度依存調整電圧としたときの本実施形態３におけるコモン電圧に対する＋温度依存調整電圧（ゲイン調整１回目）を生成する回路図である。FIG. 12 is a circuit diagram for generating a + temperature-dependent adjustment voltage (first gain adjustment) with respect to a common voltage in Embodiment 3 when the first adjustment voltage shown in FIG. 11 is a temperature-dependent adjustment voltage. 図１１に示した第１調整電圧を温度依存調整電圧としたときの本実施形態３におけるコモン電圧に対する−温度依存調整電圧（ゲイン調整２回目）を生成する回路図である。FIG. 12 is a circuit diagram for generating a −temperature-dependent adjustment voltage (second gain adjustment) for a common voltage in the third embodiment when the first adjustment voltage shown in FIG. 11 is a temperature-dependent adjustment voltage. 第２調整電圧を電源電圧依存調整電圧としたときの本実施形態３におけるコモン電圧に対する±電源電圧依存調整電圧を生成する回路図である。It is a circuit diagram which produces | generates the +/- power supply voltage dependence adjustment voltage with respect to the common voltage in this Embodiment 3 when a 2nd adjustment voltage is made into a power supply voltage dependence adjustment voltage. 本発明の感度調整回路の使用例の一例を示す回路構成図である。It is a circuit block diagram which shows an example of the usage example of the sensitivity adjustment circuit of this invention. 本発明の感度調整回路の使用例の他の一例を示す回路構成図である。It is a circuit block diagram which shows another example of the usage example of the sensitivity adjustment circuit of this invention.

以下、図面を参照して本発明の各実施形態について説明する。
＜実施形態１＞
図１は、本発明に係る感度調整回路の実施形態１を説明するためのブロック図である。図中符号１０は感度調整回路、２１は第１調整電圧生成回路、２２は第２調整電圧生成回路を示している。
本実施形態１の感度調整回路は、異なる２つの調整電圧に対して感度を調整する感度調整回路であって、入力電圧Ｖｉｎを入力し、出力電圧Ｖｏｕｔを出力する感度調整回路１０と、この感度調整回路１０に第１調整電圧ＶＡ１を供給する第１調整電圧生成回路２１と、感度調整回路１０に第２調整電圧ＶＡ２を供給する第２調整電圧生成回路２２とを備えている。 Hereinafter, each embodiment of the present invention will be described with reference to the drawings.
<Embodiment 1>
FIG. 1 is a block diagram for explaining a first embodiment of a sensitivity adjustment circuit according to the present invention. In the figure, reference numeral 10 denotes a sensitivity adjustment circuit, 21 denotes a first adjustment voltage generation circuit, and 22 denotes a second adjustment voltage generation circuit.
The sensitivity adjustment circuit according to the first embodiment is a sensitivity adjustment circuit that adjusts sensitivity with respect to two different adjustment voltages. The sensitivity adjustment circuit 10 inputs an input voltage Vin and outputs an output voltage Vout. A first adjustment voltage generation circuit 21 that supplies the first adjustment voltage VA1 to the adjustment circuit 10 and a second adjustment voltage generation circuit 22 that supplies the second adjustment voltage VA2 to the sensitivity adjustment circuit 10 are provided.

つまり、感度調整回路１０は、入力信号Ｖｉｎに対して感度を調整して出力する。第１調整電圧生成回路２１は、第１調整電圧ＶＡ１を感度調整回路１０に供給する。また、第２調整電圧生成回路２２は、第２調整電圧ＶＡ２を感度調整回路１０に供給する。
感度調整回路１０は、第１調整電圧ＶＡ１と第２調整電圧ＶＡ２を基に、入力信号Ｖｉｎに対する出力信号Ｖｏｕｔの感度を調整することができる。 That is, the sensitivity adjustment circuit 10 adjusts the sensitivity with respect to the input signal Vin and outputs it. The first adjustment voltage generation circuit 21 supplies the first adjustment voltage VA1 to the sensitivity adjustment circuit 10. The second adjustment voltage generation circuit 22 supplies the second adjustment voltage VA2 to the sensitivity adjustment circuit 10.
The sensitivity adjustment circuit 10 can adjust the sensitivity of the output signal Vout with respect to the input signal Vin based on the first adjustment voltage VA1 and the second adjustment voltage VA2.

図２は、図１に示した実施形態１に基づいた実施例１を説明するための感度調整回路の回路構成図である。図中符号１１は可変利得増幅器（ＶＧＡ；ｖａｒｉａｂｌｅｇａｉｎａｍｐｌｉｆｉｅｒ）、１２は増幅器（ａｍｐ）、１３は入力切替部（ＳＷ）、１４はサンプル／ホールド部、１４ａはサンプル／ホールドスイッチ（Ｓ／Ｈ＿ＳＷ）を示している。
可変利得増幅器（ＶＧＡ）１１は、利得調整電圧ＶＧに基づいて利得が調整される。入力切替部（ＳＷ）１３は、可変利得増幅器１１に入力する信号を、入力電圧Ｖｉｎと第１調整電圧ＶＡ１とで切り替える。 FIG. 2 is a circuit configuration diagram of a sensitivity adjustment circuit for explaining Example 1 based on Embodiment 1 shown in FIG. In the figure, reference numeral 11 is a variable gain amplifier (VGA), 12 is an amplifier (amp), 13 is an input switching unit (SW), 14 is a sample / hold unit, and 14a is a sample / hold switch (S / H_SW). Is shown.
The gain of the variable gain amplifier (VGA) 11 is adjusted based on the gain adjustment voltage VG. The input switching unit (SW) 13 switches a signal input to the variable gain amplifier 11 between the input voltage Vin and the first adjustment voltage VA1.

増幅器１２は、可変利得増幅器１１の出力電圧Ｖｏｕｔと第２調整電圧ＶＡ２が入力される。サンプル／ホールド部１４は、サンプル／ホールドを切り替える第１サンプル／ホールドスイッチ１４ａと第１容量素子Ｃ１とを備え、増幅器１２の出力をサンプル／ホールドして利得調整電圧を生成する。
このような構成により、利得調整区間では、入力切替部１３を切り替えて可変利得増幅器１１に第１調整電圧ＶＡ１が入力されて、サンプル／ホールド部１４が増幅器１２の出力をサンプル／ホールドする。 The amplifier 12 receives the output voltage Vout of the variable gain amplifier 11 and the second adjustment voltage VA2. The sample / hold unit 14 includes a first sample / hold switch 14a that switches between sample / hold and a first capacitive element C1, and samples / holds the output of the amplifier 12 to generate a gain adjustment voltage.
With such a configuration, in the gain adjustment section, the input switching unit 13 is switched to input the first adjustment voltage VA1 to the variable gain amplifier 11, and the sample / hold unit 14 samples / holds the output of the amplifier 12.

測定区間では、入力切替部１３を切り替えて可変利得増幅器１１に入力電圧Ｖｉｎが入力されて、サンプル／ホールド部１４がホールドした利得調整電圧ＶＧに基づいて入力電圧Ｖｉｎが調整されて出力される。
また、測定区間において、可変利得増幅器１１の利得が、第２調整電圧ＶＡ２／第１調整電圧ＶＡ１に比例する利得である。また、測定区間において、入力電圧Ｖｉｎが、第２調整電圧ＶＡ２／第１調整電圧ＶＡ１に比例する利得で調整されて出力される。
また、サンプル／ホールド部１４は、第１容量素子Ｃ１とローパスフィルタＬＰＦを形成する第１抵抗素子Ｒ１をさらに備えている。 In the measurement interval, the input switching unit 13 is switched to input the input voltage Vin to the variable gain amplifier 11, and the input voltage Vin is adjusted and output based on the gain adjustment voltage VG held by the sample / hold unit 14.
In the measurement section, the gain of the variable gain amplifier 11 is a gain proportional to the second adjustment voltage VA2 / the first adjustment voltage VA1. In the measurement interval, the input voltage Vin is adjusted and output with a gain proportional to the second adjustment voltage VA2 / first adjustment voltage VA1.
The sample / hold unit 14 further includes a first resistance element R1 that forms a low-pass filter LPF with the first capacitance element C1.

このように、本実施例１の感度調整回路は、可変利得増幅回路（ＶＧＡ）１１と増幅器１２と、切り替えスイッチ１３とＳ／Ｈスイッチ（サンプル／ホールドスイッチ）１４ａとを備えている。また、電圧を保持するための容量素子Ｃ１と、増幅器１２のノイズを低減するための、容量素子Ｃ１とフィルタを形成する抵抗素子Ｒ１とを備えている。
ＶＧＡ１１は、ＶＧＡゲイン調整電圧に応じて、ＶＧＡ１１の入出力のゲインを決定する。入力切り替えスイッチ１３は、入力信号Ｖｉｎと第１調整電圧ＶＡ１とを切り替えてＶＧＡ１１の入力に電圧を供給する。 As described above, the sensitivity adjustment circuit according to the first embodiment includes the variable gain amplifier circuit (VGA) 11, the amplifier 12, the changeover switch 13, and the S / H switch (sample / hold switch) 14a. Further, a capacitive element C1 for holding a voltage, a capacitive element C1 for reducing noise of the amplifier 12, and a resistive element R1 forming a filter are provided.
The VGA 11 determines the input / output gain of the VGA 11 according to the VGA gain adjustment voltage. The input changeover switch 13 switches the input signal Vin and the first adjustment voltage VA1 and supplies a voltage to the input of the VGA 11.

増幅器１２は、ＶＧＡ１１の出力と第２調整電圧ＶＡ２の差を増幅して出力する。Ｓ／Ｈ＿ＳＷ１４ａは、感度調整回路１０のループの形成と切断を切り替える。
図３は、図２に示した実施例１におけるゲイン調整時の感度調整回路を示す回路構成図である。以下に、感度調整回路１０のゲイン調整時の動作について説明する。
入力切り替えスイッチ１３は、第１調整電圧ＶＡ１を選択してＶＧＡ１１の入力とする。Ｓ／Ｈ＿ＳＷ１４ａがＯＮとなり、増幅器１２の出力がＶＧＡゲイン調整電圧ＶＧとなる。この時、感度調整回路１０で形成されるフィードバックループにより、ＶＧＡ１１の出力が、第２調整電圧ＶＡ２となるようにＶＧＡゲイン調整電圧ＶＧが決定される。 The amplifier 12 amplifies and outputs the difference between the output of the VGA 11 and the second adjustment voltage VA2. The S / H_SW 14a switches between formation and disconnection of the loop of the sensitivity adjustment circuit 10.
FIG. 3 is a circuit configuration diagram showing a sensitivity adjustment circuit at the time of gain adjustment in the first embodiment shown in FIG. Hereinafter, an operation at the time of gain adjustment of the sensitivity adjustment circuit 10 will be described.
The input changeover switch 13 selects the first adjustment voltage VA1 and inputs it to the VGA 11. The S / H_SW 14a is turned on, and the output of the amplifier 12 becomes the VGA gain adjustment voltage VG. At this time, the VGA gain adjustment voltage VG is determined by the feedback loop formed by the sensitivity adjustment circuit 10 so that the output of the VGA 11 becomes the second adjustment voltage VA2.

具体的には、ＶＧＡ１１の出力が、増幅器１２の反転入力端子に入力され、第２調整電圧ＶＡ２が増幅器１２の非反転入力端子に入力される。ＶＧＡ１１の出力が、第２調整電圧ＶＡ２よりも高い場合、増幅器１２の出力電圧が低下するため、ＶＧＡゲイン調整電圧ＶＧが低下する。それによって、ＶＧＡ１１の出力が、第２調整電圧ＶＡ２となるようにＶＧＡゲイン調整電圧ＶＧが決定される。
そして、ＶＧＡ１１では、入力される第１調整電圧ＶＡ１を、ＶＧＡゲイン調整電圧ＶＧに応じたＶＧＡゲイン倍で出力することから、下記の式が成り立つ。 Specifically, the output of the VGA 11 is input to the inverting input terminal of the amplifier 12, and the second adjustment voltage VA <b> 2 is input to the non-inverting input terminal of the amplifier 12. When the output of the VGA 11 is higher than the second adjustment voltage VA2, the output voltage of the amplifier 12 is decreased, so that the VGA gain adjustment voltage VG is decreased. Thereby, the VGA gain adjustment voltage VG is determined so that the output of the VGA 11 becomes the second adjustment voltage VA2.
The VGA 11 outputs the input first adjustment voltage VA1 at a VGA gain multiple corresponding to the VGA gain adjustment voltage VG, and therefore the following equation is established.

ＶＧＡの出力＝第２調整電圧ＶＡ２
ＶＧＡの出力＝第１調整電圧ＶＡ１×ＶＧＡゲイン
ＶＧＡゲイン＝第２調整電圧ＶＡ２／第１調整電圧ＶＡ１
以上の通り、ＶＧＡ１１のＶＧＡゲインが、第２調整電圧ＶＡ２／第１調整電圧ＶＡ１となるＶＧＡゲイン調整電圧ＶＧを容量素子Ｃ１に保持することができる。
図４は、図２に示した実施例１における測定時の感度調整回路を示す回路構成図である。以下に、測定時の動作について説明する。 Output of VGA = second adjustment voltage VA2
VGA output = first adjustment voltage VA1 × VGA gain VGA gain = second adjustment voltage VA2 / first adjustment voltage VA1
As described above, the VGA gain adjustment voltage VG in which the VGA gain of the VGA 11 becomes the second adjustment voltage VA2 / first adjustment voltage VA1 can be held in the capacitive element C1.
FIG. 4 is a circuit configuration diagram showing a sensitivity adjustment circuit at the time of measurement in the embodiment 1 shown in FIG. The operation during measurement will be described below.

入力切り替えスイッチ１３は、入力信号Ｖｉｎを選択して、ＶＧＡ１１の入力とする。Ｓ／Ｈ＿ＳＷ１４ａはＯＦＦされ、増幅器１２の出力と、ＶＧＡゲイン調整電圧ＶＧは切断される。そのため、上述した図３で調整されたＶＧＡゲイン調整電圧ＶＧが、接地電圧ＶＳＳとの間に接続された容量素子Ｃ１によって保持されている。
ＶＧＡ１１は、入力信号電圧ＶｉｎをＶＧＡゲイン倍して出力し、そのＶＧＡゲインは、容量素子Ｃ１によって保持されたＶＧＡゲイン調整電圧ＶＧに応じて決まるため、ＶＧＡ１１の出力信号Ｖｏｕｔは、下記の通りとなる。 The input selector switch 13 selects the input signal Vin and uses it as an input to the VGA 11. The S / H_SW 14a is turned off, and the output of the amplifier 12 and the VGA gain adjustment voltage VG are disconnected. Therefore, the VGA gain adjustment voltage VG adjusted in FIG. 3 described above is held by the capacitive element C1 connected to the ground voltage VSS.
The VGA 11 multiplies the input signal voltage Vin by VGA gain, and the VGA gain is determined according to the VGA gain adjustment voltage VG held by the capacitive element C1, so the output signal Vout of the VGA 11 is as follows: Become.

出力信号電圧＝ＶＧＡゲイン×入力信号電圧Ｖｉｎ
＝第２調整電圧ＶＡ２／第１調整電圧ＶＡ１×入力信号電圧Ｖｉｎ
以上の通り、ゲイン調整時に生成したＶＧＡゲイン調整電圧ＶＧを保持しておくことによって、入力信号Ｖｉｎに対して、ＶＧＡゲイン倍（第２調整電圧ＶＡ２／第１調整電圧ＶＡ１）された出力信号Ｖｏｕｔを生成することができる。
この調整では、ＶＧＡゲインを決定する際にフィードバックループを組んでいるため、ＶＧＡ１１の非線形性、あるいはＶＧＡ１１の内部の素子ばらつきなどがあっても、フィードバックループによって、それらも含めてＶＧＡゲイン＝第２調整電圧ＶＡ２／第１調整電圧ＶＡ１となるように調整する。 Output signal voltage = VGA gain x input signal voltage Vin
= Second adjustment voltage VA2 / first adjustment voltage VA1 × input signal voltage Vin
As described above, by holding the VGA gain adjustment voltage VG generated during gain adjustment, the output signal Vout multiplied by VGA gain (second adjustment voltage VA2 / first adjustment voltage VA1) with respect to the input signal Vin. Can be generated.
In this adjustment, since a feedback loop is formed when determining the VGA gain, even if there is a nonlinearity of the VGA 11 or an element variation in the VGA 11, the feedback loop includes the VGA gain = second. The adjustment voltage VA2 / the first adjustment voltage VA1 is adjusted.

フィードバックループを使ってゲインをＶＧＡゲイン＝第２調整電圧ＶＡ２／第１調整電圧ＶＡ１になるように追い込むため（ゲイン調整時）、感度調整に対して線形性を確保することができる。
また、フィードバックループを切断した後（Ｓ／Ｈ＿ＳＷ１４ａをオフした後）、容量素子Ｃ１があることでＶＧＡゲインを一定に保持することができる。それによって、感度調整量に対してＶＧＡ１１の非線形性、ＶＧＡ１１の素子ばらつきがあっても広範囲に線形性を確保できる。また、感度調整量に対して連続的に補正を行うことができる。
以上は、入力信号Ｖｉｎに対して、ＶＧＡゲイン倍（第２調整電圧ＶＡ２／第１調整電圧ＶＡ１）された出力信号Ｖｏｕｔを生成することができる感度調整回路の実施形態１について説明したが、次に、実施形態２について説明する。 Since the feedback loop is used to drive the gain so that VGA gain = second adjustment voltage VA2 / first adjustment voltage VA1 (during gain adjustment), linearity can be ensured for sensitivity adjustment.
Further, after the feedback loop is cut (after S / H_SW 14a is turned off), the presence of the capacitive element C1 makes it possible to keep the VGA gain constant. As a result, the linearity can be ensured over a wide range even if there is non-linearity of the VGA 11 and element variations of the VGA 11 with respect to the sensitivity adjustment amount. Further, the sensitivity adjustment amount can be continuously corrected.
The first embodiment of the sensitivity adjustment circuit that can generate the output signal Vout multiplied by VGA gain (second adjustment voltage VA2 / first adjustment voltage VA1) with respect to the input signal Vin has been described above. Next, Embodiment 2 will be described.

＜実施形態２＞
図５は、本発明に係る感度調整回路の実施形態２を説明するためのブロック図である。図中符号３０は感度調整回路、４１は温度センサ、４２は電源電圧依存電圧供給回路を示している。
本実施形態２の感度調整回路は、電源電圧変動及び温度変動に対して感度を調整する感度調整回路であって、入力電圧Ｖｉｎを入力し、出力電圧Ｖｏｕｔを出力する感度調整回路３０と、この感度調整回路３０に温度依存調整電圧ＶＴを供給する温度センサ４１と、感度調整回路１０に電源電圧依存調整電圧ＶＤを供給する電源電圧依存電圧供給回路４２とを備えている。 <Embodiment 2>
FIG. 5 is a block diagram for explaining a second embodiment of the sensitivity adjustment circuit according to the present invention. In the figure, reference numeral 30 denotes a sensitivity adjustment circuit, 41 denotes a temperature sensor, and 42 denotes a power supply voltage dependent voltage supply circuit.
The sensitivity adjustment circuit according to the second embodiment is a sensitivity adjustment circuit that adjusts sensitivity to power supply voltage fluctuation and temperature fluctuation. The sensitivity adjustment circuit 30 inputs an input voltage Vin and outputs an output voltage Vout. A temperature sensor 41 that supplies a temperature-dependent adjustment voltage VT to the sensitivity adjustment circuit 30 and a power supply voltage-dependent voltage supply circuit 42 that supplies a power supply voltage-dependent adjustment voltage VD to the sensitivity adjustment circuit 10 are provided.

つまり、本実施形態２は、実施形態１における第１調整電圧生成回路として温度センサ４１を、第２調整電圧生成回路として電源電圧依存電圧供給回路４２を備えている。
第１調整電圧は、温度依存調整電圧であり、入力信号Ｖｉｎに対して温度補正するための電圧である。第２調整電圧は、電源電圧依存調整電圧であり、入力信号Ｖｉｎに対して電源電圧依存性を持たせるための電圧である。よって、感度調整回路の出力としては、下記の通りとなる。 That is, the second embodiment includes the temperature sensor 41 as the first adjustment voltage generation circuit in the first embodiment and the power supply voltage dependent voltage supply circuit 42 as the second adjustment voltage generation circuit.
The first adjustment voltage is a temperature-dependent adjustment voltage and is a voltage for correcting the temperature of the input signal Vin. The second adjustment voltage is a power supply voltage dependent adjustment voltage, and is a voltage for making the input signal Vin have power supply voltage dependency. Therefore, the output of the sensitivity adjustment circuit is as follows.

出力信号電圧＝電源電圧依存調整電圧ＶＤ／温度依存調整電圧ＶＴ×入力信号電圧
第１調整電圧ＶＡ１及び第２調整電圧ＶＡ２を、それぞれ温度補正するための温度依存調整電圧ＶＴ、電源電圧依存性を持たせるための電源電圧依存調整電圧ＶＤとすることで、入力信号Ｖｉｎに対して、電源電圧依存性と温度補正を行うことができる。
例えば、入力信号Ｖｉｎに温度依存性がある場合、温度依存調整電圧ＶＴを、周囲・環境温度に基づく同様の温度依存性を持った電圧とすることで、入力信号Ｖｉｎ／温度依存調整電圧ＶＴによって、温度補正を行うことができることがわかる。
また、入力信号Ｖｉｎに電源電圧依存性をもたせたい場合、電源電圧依存調整電圧ＶＤを、電源電圧依存性をもった電圧とすることで、入力信号Ｖｉｎ×電源電圧依存調整電圧ＶＤによって、電源電圧依存性をもたせることができることがわかる。 Output signal voltage = Power supply voltage dependent adjustment voltage VD / Temperature dependent adjustment voltage VT × Input signal voltage The first adjustment voltage VA1 and the second adjustment voltage VA2 are temperature-dependent adjustment voltage VT and power supply voltage dependency for temperature correction, respectively. By using the power supply voltage dependent adjustment voltage VD for providing the input signal Vin, the power supply voltage dependency and temperature correction can be performed on the input signal Vin.
For example, when the input signal Vin is temperature-dependent, the temperature-dependent adjustment voltage VT is set to a voltage having the same temperature dependency based on the ambient / environment temperature, so that the input signal Vin / temperature-dependent adjustment voltage VT It can be seen that temperature correction can be performed.
When it is desired to make the input signal Vin dependent on the power supply voltage, the power supply voltage dependent adjustment voltage VD is set to a voltage having the power supply voltage dependence, so that the input signal Vin × the power supply voltage dependent adjustment voltage VD It can be seen that dependency can be given.

図６は、図５に示した実施形態２に基づいた実施例２を説明するための感度調整回路の回路構成図である。図中符号３１は可変利得増幅器（ＶＧＡ；ｖａｒｉａｂｌｅｇａｉｎａｍｐｌｉｆｉｅｒ）、３２は増幅器（ａｍｐ）、３３は入力切替部（ＳＷ）、３４はサンプル／ホールド部、３４ａはサンプル／ホールドスイッチ（Ｓ／Ｈ＿ＳＷ）を示している。
可変利得増幅器（ＶＧＡ）３１は、利得調整電圧ＶＧに基づいて利得が調整される。入力切替部（ＳＷ）３３は、可変利得増幅器３１に入力する信号を、入力電圧Ｖｉｎと温度依存調整電圧ＶＴとで切り替える。 FIG. 6 is a circuit configuration diagram of a sensitivity adjustment circuit for explaining Example 2 based on Embodiment 2 shown in FIG. In the figure, reference numeral 31 is a variable gain amplifier (VGA), 32 is an amplifier (amp), 33 is an input switching unit (SW), 34 is a sample / hold unit, 34a is a sample / hold switch (S / H_SW) Is shown.
The gain of the variable gain amplifier (VGA) 31 is adjusted based on the gain adjustment voltage VG. The input switching unit (SW) 33 switches a signal input to the variable gain amplifier 31 between the input voltage Vin and the temperature dependent adjustment voltage VT.

増幅器３２は、可変利得増幅器３１の出力電圧Ｖｏｕｔと電源電圧依存調整電圧ＶＤが入力される。サンプル／ホールド部３４は、サンプル／ホールドを切り替える第１サンプル／ホールドスイッチ（Ｓ／Ｈ＿ＳＷ）３４ａと、第１容量素子Ｃ１とを備え、増幅器３２の出力をサンプル／ホールドして利得調整電圧を生成する。
このような構成により、利得調整区間では、入力切替部３３を切り替えて可変利得増幅器３１に温度依存調整電圧ＶＴが入力されて、サンプル／ホールド部３４が増幅器３２の出力をサンプル／ホールドする。 The amplifier 32 receives the output voltage Vout of the variable gain amplifier 31 and the power supply voltage dependent adjustment voltage VD. The sample / hold unit 34 includes a first sample / hold switch (S / H_SW) 34a for switching between sample / hold and a first capacitor C1, and samples / holds the output of the amplifier 32 to generate a gain adjustment voltage. To do.
With such a configuration, in the gain adjustment section, the input switching unit 33 is switched and the temperature dependent adjustment voltage VT is input to the variable gain amplifier 31, and the sample / hold unit 34 samples / holds the output of the amplifier 32.

測定区間では、入力切替部３３を切り替えて可変利得増幅器３１に入力電圧Ｖｉｎが入力されて、サンプル／ホールド部３４がホールドした利得調整電圧ＶＧに基づいて入力電圧Ｖｉｎが調整されて出力される。
また、測定区間において、可変利得増幅器３１の利得が、電源電圧依存調整電圧ＶＤ／温度依存調整電圧ＶＴに比例する利得である。また、測定区間において、入力電圧Ｖｉｎが、電源電圧依存調整電圧ＶＤ／温度依存調整電圧ＶＴに比例する利得で調整されて出力される。
また、サンプル／ホールド部３４は、第１容量素子Ｃ１とローパスフィルタＬＰＦを形成する第１抵抗素子Ｒ１をさらに備えている。 In the measurement section, the input switching unit 33 is switched to input the input voltage Vin to the variable gain amplifier 31, and the input voltage Vin is adjusted and output based on the gain adjustment voltage VG held by the sample / hold unit 34.
In the measurement section, the gain of the variable gain amplifier 31 is a gain proportional to the power supply voltage dependent adjustment voltage VD / temperature dependent adjustment voltage VT. In the measurement interval, the input voltage Vin is adjusted and output with a gain proportional to the power supply voltage dependent adjustment voltage VD / temperature dependent adjustment voltage VT.
The sample / hold unit 34 further includes a first resistance element R1 that forms a low-pass filter LPF with the first capacitance element C1.

図７は、図６に示した実施例２におけるゲイン調整時の感度調整回路を示す回路構成図である。以下に、感度調整回路３０のゲイン調整時の動作について説明する。
入力切り替えスイッチ３３は、温度依存調整電圧ＶＴを選択してＶＧＡ３１の入力とする。Ｓ／Ｈ＿ＳＷ３４ａがＯＮとなり、増幅器３２の出力がＶＧＡゲイン調整電圧（コントロール電圧）ＶＧとなる。この時、感度調整回路３０で形成されるフィードバックループにより、ＶＧＡ３１の出力が、電源電圧依存調整電圧ＶＤとなるようにＶＧＡゲイン調整電圧ＶＧが決定される。 FIG. 7 is a circuit configuration diagram showing a sensitivity adjustment circuit at the time of gain adjustment in the second embodiment shown in FIG. Hereinafter, an operation at the time of gain adjustment of the sensitivity adjustment circuit 30 will be described.
The input changeover switch 33 selects the temperature dependent adjustment voltage VT and inputs it to the VGA 31. The S / H_SW 34a is turned on, and the output of the amplifier 32 becomes the VGA gain adjustment voltage (control voltage) VG. At this time, the VGA gain adjustment voltage VG is determined by the feedback loop formed by the sensitivity adjustment circuit 30 so that the output of the VGA 31 becomes the power supply voltage dependent adjustment voltage VD.

具体的には、ＶＧＡ３１の出力が、増幅器３２の反転入力端子に入力され、電源電圧依存調整電圧ＶＤが増幅器３２の非反転入力端子に入力される。ＶＧＡ３１の出力が、電源電圧依存調整電圧ＶＤよりも高い場合、増幅器３２の出力電圧が低下するため、ＶＧＡゲイン調整電圧ＶＧが低下する。それによって、ＶＧＡ３１の出力が、電源電圧依存調整電圧ＶＤとなるようにＶＧＡゲイン調整電圧ＶＧが決定される。
そして、ＶＧＡ３１では、入力される温度依存調整電圧ＶＴを、ＶＧＡゲイン調整電圧ＶＧに応じたＶＧＡゲイン倍で出力することから、下記の式が成り立つ。 Specifically, the output of the VGA 31 is input to the inverting input terminal of the amplifier 32, and the power supply voltage dependent adjustment voltage VD is input to the non-inverting input terminal of the amplifier 32. When the output of the VGA 31 is higher than the power supply voltage dependent adjustment voltage VD, the output voltage of the amplifier 32 is lowered, so that the VGA gain adjustment voltage VG is lowered. Thereby, the VGA gain adjustment voltage VG is determined so that the output of the VGA 31 becomes the power supply voltage dependent adjustment voltage VD.
The VGA 31 outputs the input temperature-dependent adjustment voltage VT at a VGA gain multiple corresponding to the VGA gain adjustment voltage VG, so that the following equation is established.

ＶＧＡの出力＝電源電圧依存調整電圧ＶＤ
ＶＧＡの出力＝温度依存調整電圧ＶＴ×ＶＧＡゲイン
ＶＧＡゲイン＝電源電圧依存調整電圧ＶＤ／温度依存調整電圧ＶＴ
以上の通り、ＶＧＡ３１のＶＧＡゲインが、電源電圧依存調整電圧ＶＤ／温度依存調整電圧ＶＴとなるＶＧＡゲイン調整電圧ＶＧを容量素子Ｃ１に保持することができる。 VGA output = power supply voltage dependent adjustment voltage VD
VGA output = temperature dependent adjustment voltage VT × VGA gain VGA gain = power supply voltage dependent adjustment voltage VD / temperature dependent adjustment voltage VT
As described above, the VGA gain adjustment voltage VG in which the VGA gain of the VGA 31 becomes the power supply voltage dependent adjustment voltage VD / temperature dependent adjustment voltage VT can be held in the capacitive element C1.

図８は、図６に示した実施例２における測定時の感度調整回路を示す回路構成図である。以下に、測定時の動作について説明する。
入力切り替えスイッチ３３は、入力信号Ｖｉｎを選択して、ＶＧＡ３１の入力とする。Ｓ／Ｈ＿ＳＷ３４ａはＯＦＦされ、増幅器３２の出力と、ＶＧＡゲイン調整電圧ＶＧは切断される。そのため、上述した図７で調整されたＶＧＡゲイン調整電圧ＶＧが、接地電圧ＶＳＳとの間に接続された容量素子Ｃ１によって保持されている。
ＶＧＡ３１は、入力信号電圧ＶｉｎをＶＧＡゲイン倍して出力し、そのＶＧＡゲインは、容量素子Ｃ１によって保持されたＶＧＡゲイン調整電圧ＶＧに応じて決まるため、ＶＧＡ３１の出力信号Ｖｏｕｔは、下記の通りとなる。 FIG. 8 is a circuit configuration diagram showing a sensitivity adjustment circuit at the time of measurement in the second embodiment shown in FIG. The operation during measurement will be described below.
The input changeover switch 33 selects the input signal Vin and inputs it to the VGA 31. The S / H_SW 34a is turned off, and the output of the amplifier 32 and the VGA gain adjustment voltage VG are disconnected. Therefore, the VGA gain adjustment voltage VG adjusted in FIG. 7 described above is held by the capacitive element C1 connected to the ground voltage VSS.
The VGA 31 outputs the input signal voltage Vin multiplied by the VGA gain, and the VGA gain is determined according to the VGA gain adjustment voltage VG held by the capacitive element C1, so the output signal Vout of the VGA 31 is as follows: Become.

出力信号電圧＝ＶＧＡゲイン×入力信号電圧Ｖｉｎ
＝電源電圧依存調整電圧ＶＤ／温度依存調整電圧ＶＴ×入力信号電圧Ｖｉｎ
以上の通り、ゲイン調整時に生成したＶＧＡゲイン調整電圧ＶＧを保持しておくことによって、入力信号Ｖｉｎに対して、ＶＧＡゲイン倍（電源電圧依存調整電圧ＶＤ／温度依存調整電圧ＶＴ）された出力信号Ｖｏｕｔを生成することができる。
この調整では、ＶＧＡゲインを決定する際にフィードバックループを組んでいるため、ＶＧＡ３１の非線形性、あるいはＶＧＡ３１の内部の素子ばらつきなどがあっても、フィードバックループによって、それらも含めてＶＧＡゲイン＝電源電圧依存調整電圧ＶＤ／温度依存調整電圧ＶＴとなるように調整する。 Output signal voltage = VGA gain x input signal voltage Vin
= Power supply voltage dependent adjustment voltage VD / Temperature dependent adjustment voltage VT x Input signal voltage Vin
As described above, by holding the VGA gain adjustment voltage VG generated at the time of gain adjustment, the output signal multiplied by VGA gain (power supply voltage dependent adjustment voltage VD / temperature dependent adjustment voltage VT) with respect to the input signal Vin. Vout can be generated.
In this adjustment, a feedback loop is formed when determining the VGA gain. Therefore, even if there is nonlinearity of the VGA 31 or variations in elements inside the VGA 31, the feedback loop includes VGA gain = power supply voltage. Adjustment is made so that the dependence adjustment voltage VD / temperature dependence adjustment voltage VT.

フィードバックループを使ってゲインをＶＧＡゲイン＝電源電圧依存調整電圧ＶＤ／温度依存調整電圧ＶＴになるように追い込むため（ゲイン調整時）、感度調整に対して線形性を確保することができる。
また、フィードバックループを切断した後（Ｓ／Ｈ＿ＳＷ３４をオフした後）、容量素子Ｃ１があることでＶＧＡゲインを一定に保持することができる。それによって、感度調整量に対してＶＧＡ３１の非線形性、ＶＧＡ３１の素子ばらつきがあっても広範囲に線形性を確保できる。また、感度調整量に対して連続的に補正を行うことができる。 Since the feedback loop is used to drive the gain so that VGA gain = power supply voltage-dependent adjustment voltage VD / temperature-dependent adjustment voltage VT (at the time of gain adjustment), linearity can be ensured for sensitivity adjustment.
Further, after the feedback loop is cut (after S / H_SW 34 is turned off), the VGA gain can be kept constant by the presence of the capacitive element C1. Thereby, even if there is a non-linearity of the VGA 31 and variations in the elements of the VGA 31 with respect to the sensitivity adjustment amount, the linearity can be secured in a wide range. Further, the sensitivity adjustment amount can be continuously corrected.

＜実施形態３＞
本実施形態３の感度調整回路は、異なる２つの調整電圧に対して感度を調整する感度調整回路であって、入力電圧Ｖｉｎを入力し、出力電圧Ｖｏｕｔを出力する感度調整回路と、この感度調整回路に第１調整電圧ＶＡ１を供給する第１調整電圧生成回路と、感度調整回路に第２調整電圧ＶＡ２を供給する第２調整電圧生成回路とを備えている。つまり、実施形態１と同様な構成を有している。 <Embodiment 3>
The sensitivity adjustment circuit according to the third embodiment is a sensitivity adjustment circuit that adjusts sensitivity with respect to two different adjustment voltages. The sensitivity adjustment circuit receives an input voltage Vin and outputs an output voltage Vout. The circuit includes a first adjustment voltage generation circuit that supplies a first adjustment voltage VA1 to the circuit, and a second adjustment voltage generation circuit that supplies a second adjustment voltage VA2 to the sensitivity adjustment circuit. That is, it has the same configuration as that of the first embodiment.

そして、感度調整回路は、第１調整電圧ＶＡ１と第２調整電圧ＶＡ２を基に、入力信号Ｖｉｎに対する出力信号Ｖｏｕｔの感度を調整する。上述した実施形態１との相違は、図９に基づいて後述するが、サンプル／ホールド部５４が、サンプル／ホールドを切り替える第１サンプル／ホールドスイッチ５４−１乃至５４−４と第１容量素子Ｃ１及び第２容量素子Ｃ２とを備えている点である。 The sensitivity adjustment circuit adjusts the sensitivity of the output signal Vout with respect to the input signal Vin based on the first adjustment voltage VA1 and the second adjustment voltage VA2. Although the difference from the first embodiment will be described later with reference to FIG. 9, the sample / hold unit 54 includes first sample / hold switches 54-1 to 54-4 for switching the sample / hold and the first capacitor C1. And a second capacitive element C2.

図９は、本発明に係る感度調整回路の実施形態３を説明するためのブロック図である。図中符号５０は感度調整回路、５１は可変利得増幅器（ＶＧＡ）、５２は増幅器（ａｍｐ）、５３は入力切替部（ＳＷ）、５４はサンプル／ホールド部、５４−１乃至５４−４は第１乃至第４サンプル／ホールドスイッチ（Ｓ／Ｈ＿ＳＷ）、５５は極性切替部を示している。
本実施形態３の感度調整回路は、入力電圧Ｖｉｎを入力し、出力電圧Ｖｏｕｔを出力する感度調整回路５０と、この感度調整回路５０に第１調整電圧ＶＡ１を供給する第１調整電圧生成回路と、感度調整回路５０に第２調整電圧ＶＡ２を供給する第２調整電圧生成回路とを備えている。 FIG. 9 is a block diagram for explaining a third embodiment of the sensitivity adjustment circuit according to the present invention. In the figure, reference numeral 50 is a sensitivity adjustment circuit, 51 is a variable gain amplifier (VGA), 52 is an amplifier (amp), 53 is an input switching unit (SW), 54 is a sample / hold unit, and 54-1 to 54-4 are first circuits. 1st to 4th sample / hold switch (S / H_SW), 55 denotes a polarity switching unit.
The sensitivity adjustment circuit according to the third embodiment includes a sensitivity adjustment circuit 50 that receives an input voltage Vin and outputs an output voltage Vout, and a first adjustment voltage generation circuit that supplies the first adjustment voltage VA1 to the sensitivity adjustment circuit 50. And a second adjustment voltage generation circuit that supplies the second adjustment voltage VA2 to the sensitivity adjustment circuit 50.

可変利得増幅器５１は、利得調整電圧ＶＧに基づいて利得が調整される。入力切替部５３は、可変利得増幅器５１に入力する信号を、入力電圧Ｖｉｎと第１調整電圧ＶＡ１とで切り替える。
また、増幅器５２は、可変利得増幅器５１の出力電圧Ｖｏｕｔと第２調整電圧ＶＡ２が入力される。また、極性切替部５５は、増幅器５２の入力極性を切り替える。また、サンプル／ホールド部５４は、増幅器５２の出力をサンプル／ホールドして利得調整電圧を生成する。 The gain of the variable gain amplifier 51 is adjusted based on the gain adjustment voltage VG. The input switching unit 53 switches the signal input to the variable gain amplifier 51 between the input voltage Vin and the first adjustment voltage VA1.
The amplifier 52 receives the output voltage Vout of the variable gain amplifier 51 and the second adjustment voltage VA2. The polarity switching unit 55 switches the input polarity of the amplifier 52. The sample / hold unit 54 samples / holds the output of the amplifier 52 to generate a gain adjustment voltage.

このような構成により、第１利得調整区間では、可変利得増幅器５１に第１調整電圧ＶＡ１が入力され、増幅器５２に第２調整電圧ＶＡ２が入力され、サンプル／ホールド部５４が増幅器５２の第１出力をサンプル／ホールドする。
また、第２利得調整区間では、可変利得増幅器５１に極性が反転した第１調整電圧ＶＡ１が入力され、増幅器５２に極性が反転した第２調整電圧ＶＡ２が入力され、増幅器５２の入力極性が切り替えられ、サンプル／ホールド部５４が増幅器５２の第２出力をサンプル／ホールドする。 With this configuration, in the first gain adjustment section, the first adjustment voltage VA1 is input to the variable gain amplifier 51, the second adjustment voltage VA2 is input to the amplifier 52, and the sample / hold unit 54 is the first gain of the amplifier 52. Sample / hold the output.
In the second gain adjustment period, the variable gain amplifier 51 receives the first adjustment voltage VA1 with the inverted polarity, the amplifier 52 receives the second adjustment voltage VA2 with the inverted polarity, and the input polarity of the amplifier 52 is switched. Then, the sample / hold unit 54 samples / holds the second output of the amplifier 52.

測定区間では、可変利得増幅器５１に入力電圧Ｖｉｎが入力されて、サンプル／ホールド部５４がホールドした第１出力及び第２出力を平均化した利得調整電圧ＶＧに基づいて入力電圧Ｖｉｎが調整されて出力される。
また、サンプル／ホールド部５４は、第１調整区間でサンプル／ホールドを切り替える、第１サンプル／ホールドスイッチ５４−１と第２サンプル／ホールドスイッチ５４−２及び第１容量素子Ｃ１とを備え、また、第２調整区間でサンプル／ホールドを切り替える、第３サンプル／ホールドスイッチ５４−３と第４サンプル／ホールドスイッチ５４−４及び第２容量素子Ｃ２とを備えている。 In the measurement period, the input voltage Vin is input to the variable gain amplifier 51, and the input voltage Vin is adjusted based on the gain adjustment voltage VG obtained by averaging the first output and the second output held by the sample / hold unit 54. Is output.
The sample / hold unit 54 includes a first sample / hold switch 54-1, a second sample / hold switch 54-2, and a first capacitor C1, which switch the sample / hold in the first adjustment section. The third sample / hold switch 54-3, the fourth sample / hold switch 54-4, and the second capacitor element C2 are provided for switching the sample / hold in the second adjustment section.

可変利得増幅器５１と増幅器５２との間に、第２サンプル／ホールドスイッチ５４−２と第１容量素子Ｃ１と第１抵抗素子Ｒ１と第１サンプル／ホールドスイッチ５４−１とが順次接続され、これに並列に、第４サンプル／ホールドスイッチ５４−４と第２容量素子Ｃ２と第２抵抗素子Ｒ２と第３サンプル／ホールドスイッチ５４−３とが順次接続されている。
また、第１調整区間では、第１サンプル／ホールドスイッチ５４−１と第２サンプル／ホールドスイッチ５４−２とで、第１容量素子Ｃ１に増幅器５２の第１出力をサンプル／ホールドし、第２調整区間では、第３サンプル／ホールドスイッチ５４−３と第４サンプル／ホールドスイッチ５４−４とで、第２容量素子Ｃ２に増幅器５２の第２出力をサンプル／ホールドする。 Between the variable gain amplifier 51 and the amplifier 52, a second sample / hold switch 54-2, a first capacitor element C1, a first resistance element R1, and a first sample / hold switch 54-1 are sequentially connected. In parallel, the fourth sample / hold switch 54-4, the second capacitor element C2, the second resistance element R2, and the third sample / hold switch 54-3 are sequentially connected.
In the first adjustment period, the first sample / hold switch 54-1 and the second sample / hold switch 54-2 sample / hold the first output of the amplifier 52 to the first capacitor C1, In the adjustment section, the third sample / hold switch 54-3 and the fourth sample / hold switch 54-4 sample / hold the second output of the amplifier 52 in the second capacitive element C2.

測定区間では、第２サンプル／ホールドスイッチ５４−２と第４サンプル／ホールドスイッチ５４−４で、第１容量素子Ｃ１及び第２容量素子Ｃ２がホールドした第１出力及び第２出力を平均化して利得調整電圧ＶＧを生成する。
また、第１調整電圧生成回路と、第２調整電圧生成回路とを備え、第１調整電圧生成回路は、第１調整区間では、第１調整電圧ＶＡ１を生成し、第２調整区間では、極性が反転した第１調整電圧ＶＡ１を生成する。第２調整電圧生成回路は、第１調整区間では、第２調整電圧ＶＡ２を生成し、第２調整区間では、極性が反転した第２調整電圧ＶＡ２を生成する。 In the measurement period, the first output and the second output held by the first capacitive element C1 and the second capacitive element C2 are averaged by the second sample / hold switch 54-2 and the fourth sample / hold switch 54-4. A gain adjustment voltage VG is generated.
The first adjustment voltage generation circuit includes a first adjustment voltage generation circuit and a second adjustment voltage generation circuit. The first adjustment voltage generation circuit generates the first adjustment voltage VA1 in the first adjustment section, and the polarity in the second adjustment section. The first adjustment voltage VA1 is generated by inverting. The second adjustment voltage generation circuit generates the second adjustment voltage VA2 in the first adjustment section, and generates the second adjustment voltage VA2 whose polarity is inverted in the second adjustment section.

例えば、第１調整電圧ＶＡ１は、温度依存電圧であり、第２調整電圧ＶＡ２は、電源電圧依存電圧として調整を行うことができる。
つまり、本実施形態３の感度調整回路５０は、可変利得増幅回路（ＶＧＡ）５１と増幅器５２と切り替えスイッチ５３とサンプル／ホールド部５４とを備えている。サンプル／ホールド部５４は、第１Ｓ／Ｈスイッチ（サンプル／ホールドスイッチ）５４−１と第２Ｓ／Ｈスイッチ（サンプル／ホールドスイッチ）５４−２と第３Ｓ／Ｈスイッチ（サンプル／ホールドスイッチ）５４−３と第４Ｓ／Ｈスイッチ（サンプル／ホールドスイッチ）５４−４とを備えている。 For example, the first adjustment voltage VA1 can be adjusted as a temperature-dependent voltage, and the second adjustment voltage VA2 can be adjusted as a power supply voltage-dependent voltage.
That is, the sensitivity adjustment circuit 50 according to the third embodiment includes a variable gain amplifier circuit (VGA) 51, an amplifier 52, a changeover switch 53, and a sample / hold unit 54. The sample / hold unit 54 includes a first S / H switch (sample / hold switch) 54-1, a second S / H switch (sample / hold switch) 54-2, and a third S / H switch (sample / hold switch) 54-. 3 and a fourth S / H switch (sample / hold switch) 54-4.

さらに、電圧を保持するための第１容量素子Ｃ１と第２容量素子Ｃ２、増幅器５２のノイズを低減するための第１容量素子Ｃ１とフィルタを形成する第１抵抗素子Ｒ１、第２容量素子Ｃ２とフィルタを形成する第２抵抗素子Ｒ２とを備えている。また、増幅器５２に接続され、入力極性を切り替える極性切替部（ＳＷ）５５を備えている。
本実施形態３は、ＶＧＡ５１から生じる、特に、低周波の１／ｆノイズを低減するために、ゲイン調整時において極性切替してサンプル／ホールドを行うものである。以下に、具体的な動作について説明する。 Furthermore, the first capacitor element C1 and the second capacitor element C2 for holding the voltage, the first capacitor element C1 for reducing the noise of the amplifier 52, and the first resistor element R1 and the second capacitor element C2 that form a filter. And a second resistance element R2 forming a filter. In addition, a polarity switching unit (SW) 55 that is connected to the amplifier 52 and switches the input polarity is provided.
In the third embodiment, in order to reduce the low frequency 1 / f noise generated from the VGA 51, the polarity is switched at the time of gain adjustment, and sampling / holding is performed. The specific operation will be described below.

図１０は、図９に示した感度調整回路の動作を説明するためのタイミングチャートを示す図である。この図１０に示すように時間軸において３つの状態、つまり、第１ゲイン調整区間と第２ゲイン調整区間と測定区間との３つの状態を繰り返している。
まず、上述した感度調整回路（ゲイン調整時）の説明と同様で、ゲイン調整１回目の動作を行い、その結果をサンプリングしホールドする。
次に、第１調整電圧及び第２調整電圧を反転しゲイン調整２回目を行う、その際ゲイン調整１回目の結果は、ホールド状態のまま、第１容量素子Ｃ１に保持されている。
最後の測定動作時では、ゲイン調整で２回行ったサンプリング結果を平均化してホールドし、ＶＧＡゲイン調整電圧とする。以下、各動作について具体的に説明する。 FIG. 10 is a timing chart for explaining the operation of the sensitivity adjustment circuit shown in FIG. As shown in FIG. 10, three states on the time axis, that is, three states of the first gain adjustment section, the second gain adjustment section, and the measurement section are repeated.
First, similarly to the description of the sensitivity adjustment circuit (at the time of gain adjustment), the first gain adjustment operation is performed, and the result is sampled and held.
Next, the first adjustment voltage and the second adjustment voltage are inverted and the second gain adjustment is performed. At this time, the result of the first gain adjustment is held in the first capacitive element C1 while being held.
At the time of the last measurement operation, the sampling results obtained twice by gain adjustment are averaged and held to obtain a VGA gain adjustment voltage. Each operation will be specifically described below.

図１１は、図９に示した実施例３におけるゲイン調整時（１回目）の感度調整回路を示す回路構成図である。まず、感度調整回路５０のゲイン調整時の動作について説明する。以下に１回目のゲイン調整時について説明する。
入力切り替えスイッチ５３は、第１調整電圧（コモン電圧ＶＣ＋第１調整電圧ＶＡ１）を選択してＶＧＡ５１の入力とする。なお、この１回目調整時では、ＶＧＡ５１に入力する第１調整電圧として、コモン電圧ＶＣに対して正転の第１調整電圧（＋第１調整電圧ＶＡ１）とする。 FIG. 11 is a circuit configuration diagram showing a sensitivity adjustment circuit at the time of gain adjustment (first time) in the third embodiment shown in FIG. First, the operation at the time of gain adjustment of the sensitivity adjustment circuit 50 will be described. The first gain adjustment will be described below.
The input changeover switch 53 selects the first adjustment voltage (common voltage VC + first adjustment voltage VA1) and inputs it to the VGA 51. In the first adjustment, the first adjustment voltage input to the VGA 51 is the first adjustment voltage (+ first adjustment voltage VA1) that is normal to the common voltage VC.

第１Ｓ／Ｈスイッチ５４−１と第２Ｓ／Ｈスイッチ５４−２はＯＮであり、第１のフィードバックループが形成され、増幅器５２の出力がＶＧＡゲイン調整電圧となる。また、第３Ｓ／Ｈスイッチ５４−３と第４Ｓ／Ｈスイッチ５４−４はＯＦＦであり、第２のフィードバックループは形成されていない。
この時、感度調整回路５０で形成される第１のフィードバックループにより、ＶＧＡ５１の出力が、第２調整電圧である、コモン電圧ＶＣに対して正転の第２調整電圧（＋第２調整電圧ＶＡ２）となるように、ＶＧＡゲイン調整電圧が決定される。そして、ＶＧＡ５１では、入力される第１調整電圧（コモン電圧ＶＣに対して＋第１調整電圧ＶＡ１）を、ＶＧＡゲイン調整電圧に応じたＶＧＡゲイン倍で出力することから、下記の式が成り立つ。 The first S / H switch 54-1 and the second S / H switch 54-2 are ON, a first feedback loop is formed, and the output of the amplifier 52 becomes the VGA gain adjustment voltage. Further, the third S / H switch 54-3 and the fourth S / H switch 54-4 are OFF, and the second feedback loop is not formed.
At this time, due to the first feedback loop formed by the sensitivity adjustment circuit 50, the output of the VGA 51 is a second adjustment voltage (+ second adjustment voltage VA2) that is normal to the common voltage VC, which is the second adjustment voltage. ), The VGA gain adjustment voltage is determined. Then, the VGA 51 outputs the input first adjustment voltage (+ the first adjustment voltage VA1 with respect to the common voltage VC) at a VGA gain multiple corresponding to the VGA gain adjustment voltage, and thus the following equation is established.

ＶＧＡ出力＝コモン電圧ＶＣに対して＋第２調整電圧ＶＡ２
ＶＧＡ出力＝コモン電圧ＶＣに対して＋第１調整電圧ＶＡ１×ＶＧＡゲイン
ＶＧＡゲイン＝（＋第２調整電圧ＶＡ２）／（＋第１調整電圧ＶＡ１）
以上の通り、ＶＧＡ５１のＶＧＡゲインが、（＋第２調整電圧ＶＡ２）／（＋第１調整電圧ＶＡ１）となるＶＧＡゲイン調整電圧を第１容量素子Ｃ１に保持することができる。 VGA output = common voltage VC + second adjustment voltage VA2
VGA output = common voltage VC + first adjustment voltage VA1 × VGA gain VGA gain = (+ second adjustment voltage VA2) / (+ first adjustment voltage VA1)
As described above, the VGA gain adjustment voltage at which the VGA gain of the VGA 51 is (+ second adjustment voltage VA2) / (+ first adjustment voltage VA1) can be held in the first capacitor element C1.

図１２は、図９に示した実施例３におけるゲイン調整時（２回目）の感度調整回路を示す回路構成図である。以下に、２回目のゲイン調整時について説明する。
入力切り替えスイッチ５３は、第１調整電圧（コモン電圧ＶＣ−第１調整電圧ＶＡ１）を選択してＶＧＡ５１の入力とする。なお、この２回目調整時では、ＶＧＡ５１に入力する第１調整電圧として、コモン電圧ＶＣに対して反転の第１調整電圧（−第１調整電圧ＶＡ１）とする。
第３Ｓ／Ｈスイッチ５４−３と第４Ｓ／Ｈスイッチ５４−４はＯＮであり、第２のフィードバックループが形成され、増幅器５２の出力がＶＧＡゲイン調整電圧となる。また、第１Ｓ／Ｈスイッチ５４−１と第２Ｓ／Ｈスイッチ５４−２はＯＦＦであり、第１のフィードバックループは形成されていない。 FIG. 12 is a circuit configuration diagram showing a sensitivity adjustment circuit at the time of gain adjustment (second time) in the third embodiment shown in FIG. The second gain adjustment will be described below.
The input changeover switch 53 selects the first adjustment voltage (common voltage VC−first adjustment voltage VA1) and inputs it to the VGA 51. In the second adjustment, the first adjustment voltage input to the VGA 51 is the first adjustment voltage (-first adjustment voltage VA1) that is inverted with respect to the common voltage VC.
The third S / H switch 54-3 and the fourth S / H switch 54-4 are ON, a second feedback loop is formed, and the output of the amplifier 52 becomes the VGA gain adjustment voltage. Further, the first S / H switch 54-1 and the second S / H switch 54-2 are OFF, and the first feedback loop is not formed.

このとき、第１容量素子Ｃ１は、１回目のゲイン調整時のＶＧＡゲイン調整電圧を保持する。極性切替により、増幅器５２の入力の極性を、ゲイン調整時１回目から反転させる。
この時、感度調整回路５０で形成される第２のフィードバックループにより、ＶＧＡ５１の出力が、第２調整電圧である、コモン電圧ＶＣに対して反転の第２調整電圧（−第２調整電圧ＶＡ２）となるように、ＶＧＡゲイン調整電圧が決定される。そして、ＶＧＡ５１では、入力される第１調整電圧（コモン電圧ＶＣに対して−第１調整電圧ＶＡ１）を、ＶＧＡゲイン調整電圧に応じたＶＧＡゲイン倍で出力することから、下記の式が成り立つ。 At this time, the first capacitive element C1 holds the VGA gain adjustment voltage at the time of the first gain adjustment. By switching the polarity, the polarity of the input of the amplifier 52 is reversed from the first time during gain adjustment.
At this time, by the second feedback loop formed by the sensitivity adjustment circuit 50, the output of the VGA 51 is a second adjustment voltage, which is the second adjustment voltage (−second adjustment voltage VA2) that is inverted with respect to the common voltage VC. The VGA gain adjustment voltage is determined so that The VGA 51 outputs the input first adjustment voltage (-first adjustment voltage VA1 with respect to the common voltage VC) at a VGA gain multiple corresponding to the VGA gain adjustment voltage, and thus the following equation is established.

ＶＧＡ出力＝コモン電圧ＶＣに対して−第２調整電圧ＶＡ２
ＶＧＡ出力＝コモン電圧ＶＣに対して−第１調整電圧ＶＡ１×ＶＧＡゲイン
ＶＧＡゲイン＝（−第２調整電圧ＶＡ２）／（−第１調整電圧ＶＡ１）
以上の通り、ＶＧＡ５１のＶＧＡゲインが、（−第２調整電圧ＶＡ２）／（−第１調整電圧ＶＡ１）となるＶＧＡゲイン調整電圧を第２容量素子Ｃ２に保持することができる。 VGA output = common voltage VC−second adjustment voltage VA2
VGA output = common voltage VC−first adjustment voltage VA1 × VGA gain VGA gain = (− second adjustment voltage VA2) / (− first adjustment voltage VA1)
As described above, the VGA gain adjustment voltage at which the VGA gain of the VGA 51 is (−second adjustment voltage VA2) / (− first adjustment voltage VA1) can be held in the second capacitor element C2.

図１３は、図９に示した実施例３における測定時の感度調整回路を示す回路構成図である。以下に、測定時の動作について説明する。
入力切り替えスイッチ５３は、入力信号を選択してＶＧＡ５１の入力とする。
第１Ｓ／Ｈスイッチ５４−１と第３Ｓ／Ｈスイッチ５４−３はＯＦＦとなり、増幅器５２の出力とＶＧＡゲイン調整電圧は切断される。
また、第２Ｓ／Ｈスイッチ５４−２と第４Ｓ／Ｈスイッチ５４−４はＯＮとなり、第１容量素子Ｃ１に保持されたＶＧＡゲイン調整電圧と、第２容量素子Ｃ２に保持されたＶＧＡゲイン調整電圧の平均値となるように、ＶＧＡゲインが決定され、その平均した電圧が、接地電圧ＶＳＳとの間に接続された第１容量素子Ｃ１及び第２容量素子Ｃ２によって保持される。出力信号電圧＝ＶＧＡゲイン×入力信号電圧である。 FIG. 13 is a circuit configuration diagram showing a sensitivity adjustment circuit at the time of measurement in the third embodiment shown in FIG. The operation during measurement will be described below.
The input changeover switch 53 selects an input signal and inputs it to the VGA 51.
The first S / H switch 54-1 and the third S / H switch 54-3 are turned OFF, and the output of the amplifier 52 and the VGA gain adjustment voltage are disconnected.
Further, the second S / H switch 54-2 and the fourth S / H switch 54-4 are turned on, and the VGA gain adjustment voltage held in the first capacitor element C1 and the VGA gain adjustment held in the second capacitor element C2. The VGA gain is determined so as to be an average value of the voltage, and the averaged voltage is held by the first capacitor element C1 and the second capacitor element C2 connected to the ground voltage VSS. Output signal voltage = VGA gain × input signal voltage.

このとき、図１０及び図１１で調整されたＶＧＡゲイン調整電圧が、接地電圧ＶＳＳとの間に接続された第１容量素子Ｃ１及び第２容量素子Ｃ２によって保持されているため、
ＶＧＡゲイン＝（（＋第２調整電圧ＶＡ２）／（＋第１調整電圧ＶＡ１）＋（−第２調整電圧ＶＡ２）／（−第１調整電圧ＶＡ１））／２＝（第２調整電圧ＶＡ２）／（第１調整電圧ＶＡ１）
結局、出力信号電圧＝（第２調整電圧ＶＡ２）／（第１調整電圧ＶＡ１）×入力信号電圧となる。 At this time, the VGA gain adjustment voltage adjusted in FIGS. 10 and 11 is held by the first capacitor element C1 and the second capacitor element C2 connected to the ground voltage VSS.
VGA gain = ((+ second adjustment voltage VA2) / (+ first adjustment voltage VA1) + (− second adjustment voltage VA2) / (− first adjustment voltage VA1)) / 2 = (second adjustment voltage VA2) / (First adjustment voltage VA1)
Eventually, output signal voltage = (second adjustment voltage VA2) / (first adjustment voltage VA1) × input signal voltage.

本実施形態３の動作概要に示したようなサンプルホールド動作を行うことによって、ＶＧＡ５１から生じるフリッカーノイズに対して、（Ｚ^−１−１）／２の伝達関数で示されるフィルタがかかることとなる。
上述した通り、ゲイン調整時１回目とゲイン調整時２回目で、各容量素子に保持されたＶＧＡゲイン調整電圧が、測定時に平均化されることによって、ゲイン調整時１回目と２回目でＶＧＡから生じるフリッカーノイズが（Ｚ^−１−１）／２の伝達関数で示されるハイパスフィルタで除去されることとなる。 By performing the sample and hold operation as shown in the operation outline of the third embodiment, a filter represented by a transfer function of (Z ⁻¹ −1) / 2 is applied to the flicker noise generated from the VGA 51. .
As described above, the VGA gain adjustment voltage held in each capacitor element is averaged during measurement at the first gain adjustment and the second gain adjustment, so that the VGA gain adjustment voltage is obtained from the VGA at the first and second gain adjustment. The generated flicker noise is removed by a high-pass filter represented by a transfer function of (Z ⁻¹ −1) / 2.

ここで、Ｚは、Ｚ変換によるものであり、ゲイン調整時１回目と２回目のサンプリング時間に関連する。
ＶＧＡ５１から生じる低帯域のフリッカーノイズ（１／ｆノイズ）については、上述したサンプル／ホールド動作を行うことによって、測定時には、疑似的なハイパスフィルタによって、ＶＧＡ出力が除去されることとなる。これによって、調整回路の出力信号におけるノイズ成分を低減することができるのである。 Here, Z is due to Z conversion, and is related to the first and second sampling times during gain adjustment.
For the low-band flicker noise (1 / f noise) generated from the VGA 51, the VGA output is removed by the pseudo high-pass filter at the time of measurement by performing the above-described sample / hold operation. As a result, the noise component in the output signal of the adjustment circuit can be reduced.

図１４は、図１１に示した第１調整電圧を温度依存調整電圧としたときの本実施形態３におけるコモン電圧に対する＋温度依存調整電圧（ゲイン調整１回目）を生成する回路図である。
図１５は、図１１に示した第１調整電圧を温度依存調整電圧としたときの本実施形態３におけるコモン電圧に対する−温度依存調整電圧（ゲイン調整２回目）を生成する回路図である。
ゲイン調整１回目では、図１４に示すように、温度依存調整電圧とコモン電圧が抵抗分割された電圧が増幅器５２の非反転入力端子に入力され、接地電圧ＶＳＳと増幅器５２の出力が抵抗分割された電圧が増幅器５２の反転入力端子に入力される。このとき、増幅器５２の出力は、コモン電圧に対して＋温度依存調整電圧となる。
一方、ゲイン調整２回目では、図１５に示すように、温度依存調整電圧と増幅器５２の出力が抵抗分割された電圧が増幅器５２の反転入力端子に入力され、接地電圧ＶＳＳとコモン電圧が抵抗分割された電圧が増幅器５２のも非反転入力端子に入力される。このとき、増幅器５２の出力は、コモン電圧に対して−温度依存調整電圧となる。 FIG. 14 is a circuit diagram for generating a + temperature-dependent adjustment voltage (first gain adjustment) for the common voltage in the third embodiment when the first adjustment voltage shown in FIG. 11 is a temperature-dependent adjustment voltage.
FIG. 15 is a circuit diagram for generating a −temperature dependent adjustment voltage (second gain adjustment) for the common voltage in the third embodiment when the first adjustment voltage shown in FIG. 11 is a temperature dependent adjustment voltage.
In the first gain adjustment, as shown in FIG. 14, a voltage obtained by resistance-dividing the temperature-dependent adjustment voltage and the common voltage is input to the non-inverting input terminal of the amplifier 52, and the ground voltage VSS and the output of the amplifier 52 are resistance-divided. The voltage is input to the inverting input terminal of the amplifier 52. At this time, the output of the amplifier 52 becomes a + temperature dependent adjustment voltage with respect to the common voltage.
On the other hand, in the second gain adjustment, as shown in FIG. 15, the temperature-dependent adjustment voltage and the voltage obtained by resistance-dividing the output of the amplifier 52 are input to the inverting input terminal of the amplifier 52, and the ground voltage VSS and the common voltage are resistance-divided. The amplified voltage is also input to the non-inverting input terminal of the amplifier 52. At this time, the output of the amplifier 52 becomes a −temperature dependent adjustment voltage with respect to the common voltage.

図１６は、第２調整電圧を電源電圧依存調整電圧としたときの本実施形態３におけるコモン電圧に対する±電源電圧依存調整電圧を生成する回路図である。電源から抵抗素子による電圧分割により生成している。
図１７は、本発明の感度調整回路の使用例の一例を示す回路構成図で、圧力センサからの出力信号を、回路で補正、増幅などして出力する回路図である。図１７に示すＧ１段、Ｇ２段、Ｇ３段では、圧力センサからの出力信号を増幅、オフセット補正及びセンサの感度ばらつきの補正を行っている。補正された出力を、サンプルホールド動作し、バッファから出力している。 FIG. 16 is a circuit diagram for generating a ± power supply voltage dependent adjustment voltage with respect to the common voltage in the third embodiment when the second adjustment voltage is a power supply voltage dependent adjustment voltage. It is generated from the power supply by voltage division by a resistance element.
FIG. 17 is a circuit configuration diagram showing an example of use of the sensitivity adjustment circuit of the present invention, and is a circuit diagram for outputting an output signal from the pressure sensor after correcting and amplifying the signal by the circuit. In the G1, G2, and G3 stages shown in FIG. 17, the output signal from the pressure sensor is amplified, offset correction, and sensor sensitivity variation correction are performed. The corrected output is sampled and held and output from the buffer.

本発明の感度調整回路は、センサの温度感度を補正し、出力に電源電圧依存性を持たせるために使用されている。
感度調整回路の入力は、具体例に示したように第１調整電圧供給手段として温度センサを、第２調整電圧供給手段として電源電圧に依存する電圧を供給する回路を使用している。温度変動に対して感度調整回路でゲインを調整することでセンサ感度の温度変動に対して、補正を行い、出力を一定に保つ回路となっている。また、電源電圧に比例した出力になる回路となっている。 The sensitivity adjustment circuit of the present invention is used to correct the temperature sensitivity of the sensor and to make the output dependent on the power supply voltage.
As shown in the specific example, the input of the sensitivity adjustment circuit uses a temperature sensor as the first adjustment voltage supply means and a circuit that supplies a voltage depending on the power supply voltage as the second adjustment voltage supply means. By adjusting the gain with respect to the temperature fluctuation by the sensitivity adjustment circuit, the temperature fluctuation of the sensor sensitivity is corrected and the output is kept constant. In addition, the circuit has an output proportional to the power supply voltage.

図１８は、本発明の感度調整回路の使用例示す回路構成図で、圧力センサからの信号をチョッパスイッチでチョッパ周波数に変調し、その入力信号に対して、感度調整回路で感度調整などを行い、後段で復調する形態を示す回路図である。
この場合、例えば、感度調整回路のＶＧＡから生じる低周波領域の１／ｆノイズと、センサ入力信号とを周波数帯域で分離することができるため、好適である。 FIG. 18 is a circuit configuration diagram showing an example of use of the sensitivity adjustment circuit of the present invention. A signal from a pressure sensor is modulated to a chopper frequency by a chopper switch, and sensitivity adjustment is performed on the input signal by a sensitivity adjustment circuit. FIG. 3 is a circuit diagram showing a form of demodulation in a subsequent stage.
In this case, for example, 1 / f noise in the low frequency region generated from the VGA of the sensitivity adjustment circuit and the sensor input signal can be separated in the frequency band, which is preferable.

１温度センサ
２電源
３マイコン
４感度調整回路
５入力端子
６出力端子
７，８アナログディジタル変換器（ＡＤＣ）
９ディジタルアナログ変換器（ＤＡＣ）
１０，３０，５０感度調整回路
２１第１調整電圧生成回路
２２第２調整電圧生成回路
１１，３１，５１可変利得増幅器（ＶＧＡ）
１２，３２，５２増幅器（ａｍｐ）
１３，３３，５３入力切替部（ＳＷ）
１４，３４，５４サンプル／ホールド部
１４ａ，３４ａサンプル／ホールドスイッチ（Ｓ／Ｈ＿ＳＷ）
４１温度センサ
４２電源電圧依存電圧供給回路
５４−１乃至５４−４第１乃至第４サンプル／ホールドスイッチ
５５極性切替部 1 Temperature Sensor 2 Power Supply 3 Microcomputer 4 Sensitivity Adjustment Circuit 5 Input Terminal 6 Output Terminals 7 and 8 Analog to Digital Converter (ADC)
9 Digital-to-analog converter (DAC)
10, 30, 50 Sensitivity adjustment circuit 21 First adjustment voltage generation circuit 22 Second adjustment voltage generation circuit 11, 31, 51 Variable gain amplifier (VGA)
12, 32, 52 Amplifier (amp)
13, 33, 53 Input switching unit (SW)
14, 34, 54 Sample / hold section 14a, 34a Sample / hold switch (S / H_SW)
41 Temperature Sensor 42 Power Supply Voltage Dependent Voltage Supply Circuits 54-1 to 54-4 First to Fourth Sample / Hold Switches 55 Polarity Switching Unit

Claims

A variable gain amplifier whose gain is adjusted based on a gain adjustment voltage;
An input switching unit that switches a signal input to the variable gain amplifier between an input voltage and a first adjustment voltage;
An amplifier to which an output voltage of the variable gain amplifier and a second adjustment voltage are input;
A sample / hold unit that samples / holds the output of the amplifier to generate a gain adjustment voltage;
In the gain adjustment interval, the input switching unit is switched to input the first adjustment voltage to the variable gain amplifier, and the sample / hold unit samples / holds the output of the amplifier,
In the measurement period, the input switching unit is switched to input the input voltage to the variable gain amplifier, and the input voltage is adjusted and output based on the gain adjustment voltage held by the sample / hold unit. A characteristic sensitivity adjustment circuit.

The sensitivity adjustment circuit according to claim 1, wherein the sample / hold unit includes a first sample / hold switch that switches between sample / hold and a first capacitor.

3. The sensitivity adjustment circuit according to claim 1, wherein the gain of the variable gain amplifier is a gain proportional to the second adjustment voltage / the first adjustment voltage in the measurement section.

4. The sensitivity adjustment circuit according to claim 1, wherein in the measurement section, the input voltage is adjusted and output with a gain proportional to the second adjustment voltage / the first adjustment voltage. 5.

The sensitivity adjustment circuit according to claim 2, wherein the sample / hold unit further includes a first resistance element that forms a low-pass filter with the first capacitance element.

The circuit further comprises a first adjustment voltage generation circuit and a second adjustment voltage generation circuit, wherein the first adjustment voltage generation circuit generates a first adjustment voltage, and the second adjustment voltage generation circuit generates a second adjustment voltage. The sensitivity adjustment circuit according to claim 1, wherein the sensitivity adjustment circuit is generated.

The sensitivity adjustment circuit according to claim 6, wherein the first adjustment voltage generation circuit is a temperature sensor, and the second adjustment voltage generation circuit is a power supply voltage dependent voltage supply circuit.

A variable gain amplifier whose gain is adjusted based on a gain adjustment voltage;
An input switching unit that switches a signal input to the variable gain amplifier between an input voltage and a first adjustment voltage;
An amplifier to which an output voltage of the variable gain amplifier and a second adjustment voltage are input;
A polarity switching unit for switching the input polarity of the amplifier;
A sample / hold unit that samples / holds the output of the amplifier to generate a gain adjustment voltage;
In the first gain adjustment period, the first adjustment voltage is input to the variable gain amplifier, the second adjustment voltage is input to the amplifier, and the sample / hold unit samples / holds the first output of the amplifier,
In the second gain adjustment period, the variable gain amplifier is supplied with the first adjustment voltage with the polarity reversed, the amplifier is supplied with the second adjustment voltage with the polarity reversed, the input polarity of the amplifier is switched, A sample / hold section samples / holds the second output of the amplifier;
In the measurement period, the input voltage is input to the variable gain amplifier, and the input voltage is adjusted based on the gain adjustment voltage obtained by averaging the first output and the second output held by the sample / hold unit. A sensitivity adjustment circuit.

The sample / hold unit is
A first sample / hold switch, a second sample / hold switch, and a first capacitive element that switch the sample / hold in the first adjustment interval;
The sensitivity adjustment circuit according to claim 8, further comprising: a third sample / hold switch, a fourth sample / hold switch, and a second capacitance element that switch the sample / hold in the second adjustment section.

In the first adjustment section, the first sample / hold switch and the second sample / hold switch sample / hold the first output of the amplifier to the first capacitive element,
In the second adjustment section, the third sample / hold switch and the fourth sample / hold switch sample / hold the second output of the amplifier to the second capacitance element,
In the measurement period, the second sample / hold switch and the fourth sample / hold switch average the first output and the second output held by the first capacitive element and the second capacitive element to obtain a gain adjustment voltage. 10. The sensitivity adjustment circuit according to claim 8, wherein the sensitivity adjustment circuit is generated.

A first adjustment voltage generation circuit; and a second adjustment voltage generation circuit.
The first adjustment voltage generation circuit generates a first adjustment voltage in the first adjustment section, and generates a first adjustment voltage having a reversed polarity in the second adjustment section,
10. The second adjustment voltage generation circuit generates a second adjustment voltage in the first adjustment section, and generates a second adjustment voltage having a reversed polarity in the second adjustment section. Or the sensitivity adjustment circuit of 10.

The sensitivity adjustment circuit according to claim 1, wherein the first adjustment voltage is a temperature-dependent voltage, and the second adjustment voltage is a power supply voltage-dependent voltage.