JP2019092103A - Instrumentation amplifier - Google Patents
Instrumentation amplifier Download PDFInfo
- Publication number
- JP2019092103A JP2019092103A JP2017220920A JP2017220920A JP2019092103A JP 2019092103 A JP2019092103 A JP 2019092103A JP 2017220920 A JP2017220920 A JP 2017220920A JP 2017220920 A JP2017220920 A JP 2017220920A JP 2019092103 A JP2019092103 A JP 2019092103A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- amplifier
- offset adjustment
- resistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Abstract
Description
この発明は、入力された差動信号に含まれるオフセット成分を調整する計装アンプに関する。 The present invention relates to an in-amp for adjusting an offset component included in an input differential signal.
計装アンプは、図8に示すように、センサ(トルクセンサ又は圧力センサ等)であるホイートストンブリッジ回路等に接続され、ホイートストンブリッジ回路等から入力された差動信号を増幅する増幅器である。計装アンプは、コモンモード成分を除去して信号成分のみを増幅するため、原理的にコモンモードが発生するホイートストンブリッジ回路への接続に適している。この計装アンプは、差動アンプ及びシングルエンドアンプを備えている。 As shown in FIG. 8, the in-amp is an amplifier connected to a Wheatstone bridge circuit or the like that is a sensor (a torque sensor or a pressure sensor or the like) to amplify a differential signal input from the Wheatstone bridge circuit or the like. The instrumentation amplifier is suitable for connection to a Wheatstone bridge circuit in which the common mode is generated in principle, since the common mode component is removed and only the signal component is amplified. This instrumentation amplifier comprises a differential amplifier and a single-ended amplifier.
一方、トルクセンサは、スマートロボットの力制御に使用されるが、トルクセンサの組立又はスマートロボットの組立の際に生じる応力の影響を受ける。その結果、トルクセンサにより検出されるトルクが、実際のトルクより大きくなり、すなわちオフセットが大きくなる。
これに対し、ホイートストンブリッジ回路等から入力された差動信号に含まれるオフセット成分を計装アンプで調整する場合、図9に示すように、一般的に、シングルエンドアンプにオフセット調整回路を接続する方法が取られる。この場合、差動アンプで信号成分と共にオフセット成分も増幅されるため、計装アンプのゲインをあまり大きく取れないという課題がある。
On the other hand, the torque sensor is used for force control of the smart robot, but is affected by the stress generated during the assembly of the torque sensor or the smart robot. As a result, the torque detected by the torque sensor becomes larger than the actual torque, that is, the offset becomes larger.
On the other hand, when the offset component included in the differential signal input from the Wheatstone bridge circuit or the like is adjusted by the in-amp, generally, the offset adjustment circuit is connected to the single end amplifier as shown in FIG. The way is taken. In this case, since the offset component is also amplified together with the signal component by the differential amplifier, there is a problem that the gain of the instrumentation amplifier can not be made very large.
この発明は、上記のような課題を解決するためになされたもので、オフセット調整機能を有し、且つ、ゲインを大きく取ることが可能な計装アンプを提供することを目的としている。 The present invention has been made to solve the problems as described above, and it is an object of the present invention to provide an instrumentation amplifier having an offset adjustment function and capable of taking a large gain.
この発明に係る計装アンプは、入力された差動信号を増幅する差動アンプと、差動アンプに入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、入力されたオフセット調整信号にバイアスをかけるバイアス電圧生成回路と、差動アンプに接続され、バイアス電圧生成回路によりバイアスがかけられたオフセット調整信号により、差動アンプに入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路とを備え、バイアス電圧生成回路に入力されるオフセット調整信号は、互いに極性が異なり絶対値が同一である2つの信号から構成されたことを特徴とする。 An instrumentation amplifier according to the present invention includes a differential amplifier for amplifying an input differential signal, and a voltage of a common mode component included in the differential signal input to the differential amplifier as a bias voltage, and an input offset The offset component included in the differential signal input to the differential amplifier is connected to the bias voltage generation circuit that biases the adjustment signal and the offset adjustment signal connected to the differential amplifier and biased by the bias voltage generation circuit. The offset adjustment signal input to the bias voltage generation circuit is characterized by comprising two signals having different polarities and the same absolute value.
この発明によれば、上記のように構成したので、オフセット調整機能を有し、且つ、ゲインを大きく取ることが可能である。 According to the present invention, as configured as described above, it is possible to have an offset adjustment function and to take a large gain.
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態1.
図1はこの発明の実施の形態1に係る計装アンプ(増幅器)1の構成例を示す図である。図1では、計装アンプ1が接続されるホイートストンブリッジ回路2も図示されている。
計装アンプ1は、センサ(トルクセンサ又は圧力センサ等)であるホイートストンブリッジ回路2等に接続され、ホイートストンブリッジ回路2等から入力された差動信号に対し、コモンモード成分を除去して信号成分の増幅を行う。また、計装アンプ1は、差動信号に含まれるオフセット成分を調整する機能も有している。以下では、計装アンプ1がホイートストンブリッジ回路2に接続された場合を示す。この計装アンプ1は、図1に示すように、差動アンプ11、差動ADC12、オフセット調整回路13及びバイアス電圧生成回路14を備えている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a view showing a configuration example of an in-amp (amplifier) 1 according to
The
差動アンプ11は、ホイートストンブリッジ回路2から入力された差動信号を増幅する。この差動アンプ11は、オペアンプ1101,1102、帰還抵抗1103,1104及びゲイン設定抵抗1105を有している。
The
オペアンプ1101は、非反転入力端子が、ホイートストンブリッジ回路2が有する一対の出力端子のうちの一方に接続されている。なお、オペアンプ1101の非反転入力端子に入力される信号の電圧をVi1とし、オペアンプ1101の出力端子から出力される信号の電圧をVo1とする。
The non-inverting input terminal of the
オペアンプ1102は、非反転入力端子が、ホイートストンブリッジ回路2が有する一対の出力端子のうちの他方に接続されている。なお、オペアンプ1102の非反転入力端子に入力される信号の電圧をVi2とし、オペアンプ1102の出力端子から出力される信号の電圧をVo2とする。
The non-inverting input terminal of the
帰還抵抗1103は、一端がオペアンプ1101の反転入力端子に接続され、他端がオペアンプ1101の出力端子に接続されている。なお、帰還抵抗1103の抵抗値をRfとする。
One end of the
帰還抵抗1104は、一端がオペアンプ1102の反転入力端子に接続され、他端がオペアンプ1102の出力端子に接続されている。なお、帰還抵抗1104の抵抗値をRfとする。
One end of the
ゲイン設定抵抗1105は、一端がオペアンプ1101の反転入力端子及び帰還抵抗1103の一端に接続され、他端がオペアンプ1102の反転入力端子及び帰還抵抗1104の一端に接続されている。なお、ゲイン設定抵抗1105の抵抗値をRgとする。
One end of the
差動ADC(アナログデジタルコンバータ)12は、差動アンプ11から入力された差動信号を差分信号に変換する。差動ADC12は、非反転入力端子がオペアンプ1101の出力端子及び帰還抵抗1103の他端に接続され、反転入力端子がオペアンプ1102の出力端子及び帰還抵抗1104の他端に接続されている。
The differential ADC (analog-digital converter) 12 converts the differential signal input from the
オフセット調整回路13は、差動アンプ11に接続され、入力されたオフセット調整信号により、ホイートストンブリッジ回路2から差動アンプ11に入力される差動信号に含まれるオフセット成分を調整する。このオフセット調整回路13は、調整抵抗1301,1302を有している。
The
調整抵抗1301は、一端がオペアンプ1101の反転入力端子、帰還抵抗1103の一端及びゲイン設定抵抗1105の一端に接続されている。なお、調整抵抗1301の他端に入力される信号の電圧をVt1とし、調整抵抗1301の抵抗値をRtとする。
One end of the
調整抵抗1302は、一端がオペアンプ1102の反転入力端子、帰還抵抗1104の一端及びゲイン設定抵抗1105の他端に接続されている。なお、調整抵抗1302の他端に入力される信号の電圧をVt2とし、調整抵抗1302の抵抗値をRtとする。
One end of the
この調整抵抗1301に入力される信号及び調整抵抗1302に入力される信号は、差動信号であるオフセット調整信号を構成する。このオフセット調整信号の電圧は、ホイートストンブリッジ回路2から入力される差動信号に含まれるオフセット成分の電圧の3倍である。
The signal input to the
バイアス電圧生成回路14は、ホイートストンブリッジ回路2から差動アンプ11に入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、オフセット調整回路13に入力されるオフセット調整信号にバイアスをかける。このバイアス電圧生成回路14は、オペアンプ1401〜1404及び抵抗1405〜1411を有している。
The bias
オペアンプ1401は、非反転入力端子が、ホイートストンブリッジ回路2が有する一対の出力端子のうちの一方に接続され、反転入力端子が出力端子に接続されている。
オペアンプ1402は、非反転入力端子が、ホイートストンブリッジ回路2が有する一対の出力端子のうちの他方に接続され、反転入力端子が出力端子に接続されている。
The non-inverting input terminal of the
The non-inverting input terminal of the
抵抗1405は、一端がオペアンプ1401の出力端子に接続されている。
抵抗1406は、一端がオペアンプ1402の出力端子に接続されている。
抵抗1407は、一端が抵抗1405の他端及び抵抗1406の他端に接続され、他端がグランドに接続されている。
One end of the
One end of the
One end of the
オペアンプ1403は、非反転入力端子が抵抗1405の他端、抵抗1406の他端及び抵抗1407の一端に接続され、出力端子が調整抵抗1301の他端に接続されている。
オペアンプ1404は、非反転入力端子が抵抗1405の他端、抵抗1406の他端及び抵抗1407の一端に接続され、出力端子が調整抵抗1302の他端に接続されている。
The non-inverting input terminal of the
The non-inverting input terminal of the
抵抗1408は、一端がオペアンプ1403の反転入力端子に接続され、他端が調整抵抗1301の他端及びオペアンプ1403の出力端子に接続されている。
抵抗1409は、一端がオペアンプ1404の反転入力端子に接続され、他端が調整抵抗1302の他端及びオペアンプ1404の出力端子に接続されている。
One end of the
One end of the
抵抗1410は、一端がオペアンプ1403の反転入力端子及び抵抗1408の一端に接続されている。なお、抵抗1410の他端に入力される信号の電圧をVt1’とする。
抵抗1411は、一端がオペアンプ1404の反転入力端子及び抵抗1409の一端に接続されている。なお、抵抗1411の他端に入力される信号の電圧をVt2’とする。
One end of the
One end of the
この抵抗1410に入力される信号及び抵抗1411に入力される信号は、差動信号であるオフセット調整信号を構成する。また、抵抗1410に入力される信号及び抵抗1411に入力される信号は、互いに極性が異なり絶対値が同一(略同一の意味を含む)である。このオフセット調整信号の電圧は、ホイートストンブリッジ回路2から入力される差動信号に含まれるオフセット成分の電圧の3倍である。
なお、抵抗1410に入力される信号及び抵抗1411に入力される信号は、例えば、図9に示されるようなトリマ抵抗を用いて生成してもよいし、DAC(デジタルアナログコンバータ)を用いて生成してもよい。
The signal input to the
Note that the signal input to the
次に、上記のように構成された計装アンプ1によるオフセット調整の原理について、図2を参照しながら説明する。図2に示す計装アンプ1では、差動ADC12及びバイアス電圧生成回路14の図示を省略している。
この図2に示すように、帰還抵抗1103を流れる電流をIf1とし、ゲイン設定抵抗1105を流れる電流をIg1とし、調整抵抗1301を流れる電流をIt1とする。また、帰還抵抗1104を流れる電流をIf2とし、調整抵抗1302を流れる電流をIt2とする。
Next, the principle of the offset adjustment by the
As shown in FIG. 2, the current flowing through the
まず、図2に示すa点についての回路方程式を解くと、下式(1)〜(4)が得られる。
If1=−(It1+Ig1) (1)
If1=(Vo1−Vi1)/Rf (2)
It1=(Vt1−Vi1)/Rt (3)
Ig1=(Vi2−Vi1)/Rg (4)
First, solving the circuit equation for the point a shown in FIG. 2 gives the following equations (1) to (4).
If1 =-(It1 + Ig1) (1)
If1 = (Vo1-Vi1) / Rf (2)
It1 = (Vt1-Vi1) / Rt (3)
Ig1 = (Vi2-Vi1) / Rg (4)
式(1)に対し、式(2)〜(4)を代入すると、下式(5),(6)を経て、下式(7)が得られる。
(Vo1−Vi1)/Rf=−{(Vt1−Vi1)/Rt+(Vi2−Vi1)/Rg} (5)
(Vo1−Vi1)=−Rf×{(Vt1−Vi1)/Rt+(Vi2−Vi1)/Rg}
=−{(Rf/Rt)×(Vt1−Vi1)+(Rf/Rg)×(Vi2−Vi1)} (6)
Vo1=Vi1−(Rf/Rt)×Vt1+(Rf/Rt)×Vi1−(Rf/Rg)×Vi2+(Rf/Rg)×Vi1 (7)
If Formulas (2) to (4) are substituted into Formula (1), the following Formula (7) is obtained through the following Formulas (5) and (6).
(Vo1-Vi1) / Rf =-{(Vt1-Vi1) / Rt + (Vi2-Vi1) / Rg} (5)
(Vo1-Vi1) =-Rf * {(Vt1-Vi1) / Rt + (Vi2-Vi1) / Rg}
=-{(Rf / Rt) x (Vt1-Vi1) + (Rf / Rg) x (Vi2-Vi1)} (6)
Vo1 = Vi1- (Rf / Rt) * Vt1 + (Rf / Rt) * Vi1- (Rf / Rg) * Vi2 + (Rf / Rg) * Vi1 (7)
式(7)を更に整理すると、下式(8)が得られる。
Vo1={1+(Rf/Rt)+(Rf/Rg)}×Vi1−(Rf/Rg)×Vi2−(Rf/Rt)×Vt1 (8)
If the equation (7) is further organized, the following equation (8) is obtained.
Vo1 = {1+ (Rf / Rt) + (Rf / Rg)} * Vi1- (Rf / Rg) * Vi2- (Rf / Rt) * Vt1 (8)
図2に示すb点についても同様に回路方程式を解いて整理すると、下式(9)が得られる。
Vo2={1+(Rf/Rt)+(Rf/Rg)}×Vi2−(Rf/Rg)×Vi1−(Rf/Rt)×Vt2 (9)
Similarly, for the point b shown in FIG. 2, the following equation (9) can be obtained by solving and arranging the circuit equation.
Vo2 = {1+ (Rf / Rt) + (Rf / Rg)} * Vi2- (Rf / Rg) * Vi1- (Rf / Rt) * Vt2 (9)
ここで、最終的に必要な出力信号は電圧Vo1と電圧Vo2との差であるため、式(8),(9)の差分を取ると、下式(10)が得られる。
Vo1−Vo2={{1+(Rf/Rt)+(Rf/Rg)}×Vi1−(Rf/Rg)×Vi2−(Rf/Rt)×Vt1}−{{1+(Rf/Rt)+(Rf/Rg)}×Vi2−(Rf/Rg)×Vi1−(Rf/Rt)×Vt2}(10)
Here, since the finally required output signal is the difference between the voltage Vo1 and the voltage Vo2, taking the difference between the equations (8) and (9) gives the following equation (10).
Vo1-Vo2 = {{1+ (Rf / Rt) + (Rf / Rg)} * Vi1- (Rf / Rg) * Vi2- (Rf / Rt) * Vt1}-{{1+ (Rf / Rt) + (Rf) / Rg)} * Vi2- (Rf / Rg) * Vi1- (Rf / Rt) * Vt2} (10)
式(10)を整理すると、下式(11)が得られる。
Vo1−Vo2={1+2×(Rf/Rg)+(Rf/Rt)}×Vi1−{1+2×(Rf/Rg)+(Rf/Rt)}×Vi2−(Rf/Rt)×(Vt1−Vt2)
={1+2×(Rf/Rg)+(Rf/Rt)}×(Vi1−Vi2)−(Rf/Rt)×(Vt1−Vt2) (11)
The following equation (11) is obtained by arranging the equation (10).
Vo1-Vo2 = {1 + 2 * (Rf / Rg) + (Rf / Rt)} * Vi1- {1 + 2 * (Rf / Rg) + (Rf / Rt)} * Vi2- (Rf / Rt) * (Vt1-Vt2) )
= {1 + 2 x (Rf / Rg) + (Rf / Rt)} x (Vi1-Vi2)-(Rf / Rt) x (Vt1-Vt2) (11)
ここで、Rt=Rgとすると、式(11)は下式(12)となる。
Vo1−Vo2={1+3×(Rf/Rg)}×(Vi1−Vi2)−(Rf/Rg)×(Vt1−Vt2) (12)
Here, when Rt = Rg, equation (11) becomes the following equation (12).
Vo1-Vo2 = {1 + 3 * (Rf / Rg)} * (Vi1-Vi2)-(Rf / Rg) * (Vt1-Vt2) (12)
次に、ホイートストンブリッジ回路2から差動アンプ11に入力される差動信号について、図3に示すホイートストンブリッジ回路2の等価回路を参照しながら考える。
図3において、Vs1,Vs2は差動アンプ11に入力される差動信号に含まれる信号成分の電圧を表し、Voffは当該差動信号に含まれるオフセット成分の電圧を表し、Vcomは当該差動信号に含まれるコモンモード成分の電圧を表す。
ここで、差動アンプ11に入力される差動信号の電圧Vi1,Vi2はそれぞれ下式(13),(14)で表される。
Vi1=Vs1+Voff+Vcom (13)
Vi2=Vs2+Vcom (14)
Next, the differential signal input from the
In FIG. 3, Vs1 and Vs2 represent voltages of signal components included in the differential signal input to the
Here, voltages Vi1 and Vi2 of differential signals input to the
Vi1 = Vs1 + Voff + Vcom (13)
Vi2 = Vs2 + Vcom (14)
式(12)に式(13),(14)を代入すると、下式(15)が得られる。
Vo1−Vo2={1+3×(Rf/Rg)}×{(Vs1+Voff+Vcom)−(Vs2+Vcom)}−(Rf/Rg)×(Vt1−Vt2)
={1+3×(Rf/Rg)}×{(Vs1−Vs2)+Voff}−(Rf/Rg)×(Vt1−Vt2)
={1+3×(Rf/Rg)}×(Vs1−Vs2)+{1+3×(Rf/Rg)}×Voff−(Rf/Rg)×(Vt1−Vt2) (15)
Substituting the equations (13) and (14) into the equation (12) gives the following equation (15).
Vo1-Vo2 = {1 + 3 * (Rf / Rg)} * {(Vs1 + Voff + Vcom)-(Vs2 + Vcom)}-(Rf / Rg) * (Vt1-Vt2)
= {1 + 3 x (Rf / Rg)} x {(Vs 1-Vs 2) + Voff}-(Rf / Rg) x (Vt 1-Vt 2)
= {1 + 3 x (Rf / Rg)} x (Vs 1-Vs 2) + {1 + 3 x (Rf / Rg)} x Voff-(Rf / Rg) x (Vt 1-Vt 2) (15)
式(15)はオフセット調整前の差動アンプ11から出力される差動信号を示している。そして、式(15)では、{1+3×(Rf/Rg)}×Voffのように、オフセット成分が増幅されている。そこで、オフセット調整回路13を用いて下式(16)で表される電圧(Vt1−Vt2)のオフセット調整信号を差動アンプ11に注入する。
(Vt1−Vt2)=3×Voff (16)
Expression (15) shows the differential signal output from the
(Vt1−Vt2) = 3 × Voff (16)
すなわち、式(15)に式(16)を代入することで下式(17)が得られる。よって、計装アンプ1は、差動アンプ11に入力される差動信号に対し、オフセット成分は増幅せずに信号成分のみを増幅することができる。
Vo1−Vo2={1+3×(Rf/Rg)}×(Vs1−Vs2)+{1+3×(Rf/Rg)}×Voff−3×(Rf/Rg)×Voff
={1+3×(Rf/Rg)}×(Vs1−Vs2)+Voff (17)
That is, the following equation (17) is obtained by substituting the equation (16) into the equation (15). Thus, the
Vo1-Vo2 = {1 + 3 * (Rf / Rg)} * (Vs1-Vs2) + {1 + 3 * (Rf / Rg)} * Voff-3 * (Rf / Rg) * Voff
= {1 + 3 x (Rf / Rg)} x (Vs1-Vs2) + Voff (17)
また、オフセット調整回路13を用いることで、下式(18),(19)に示すように、従来の計装アンプに対してゲインを大きくすることができる。なお、式(18),(19)において、G1は実施の形態1に係る計装アンプ1におけるゲインを表し、G2は従来の計装アンプにおけるゲインを表す。
G1=1+3×(Rf/Rg) (18)
G2=1+2×(Rf/Rg) (19)
Further, by using the offset
G1 = 1 + 3 × (Rf / Rg) (18)
G2 = 1 + 2 × (Rf / Rg) (19)
一方、オフセット調整回路13に入力されるオフセット調整信号は、式(16)を満足していればどのような値でもよいわけではない。
On the other hand, the offset adjustment signal input to the offset
式(7)を変形することで、下式(20)が得られる。
Vo1=Vi1−(Rf/Rg)×(Vi2−Vi1)−(Rf/Rt)×(Vt1−Vi1) (20)
この式(20)から、(Vt1−Vi1)の値が大きいと、オペアンプ1101から出力される信号の電圧Vo1が飽和する可能性があることが分かる。オペアンプ1102から出力される信号の電圧Vo2についても同様である。
By transforming equation (7), the following equation (20) is obtained.
Vo1 = Vi1- (Rf / Rg) * (Vi2-Vi1)-(Rf / Rt) * (Vt1-Vi1) (20)
From this equation (20), it can be understood that the voltage Vo1 of the signal output from the
そこで、バイアス電圧生成回路14を用い、ホイートストンブリッジ回路2から差動アンプ11に入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、オフセット調整回路13に入力されるオフセット調整信号にバイアスをかける。この際、バイアス電圧生成回路14において、抵抗1405〜1411の抵抗値を最適化することで、下式(21),(22)で表される電圧Vt1,Vt2を得る。これにより、(Vt1−Vi1)及び(Vt2−Vi2)を小さくさせることができ、差動アンプ11から出力される信号の電圧Vo1,Vo2の飽和を回避することができる。なお、式(21),(22)においてVBはバイアス電圧であり、下式(23)で表される。
Vt1=VB−Vt1’ (21)
Vt2=VB−Vt2’ (22)
VB=(Vi1+Vi2)/2 (23)
Therefore, using the bias
Vt1 = VB−Vt1 ′ (21)
Vt2 = VB−Vt2 ′ (22)
VB = (Vi1 + Vi2) / 2 (23)
このように、オフセット調整回路13及びバイアス電圧生成回路14を用いて式(16),(21),(22)を満足する電圧のオフセット調整信号を差動アンプ11に入力することで、差動アンプ11に入力される差動信号に含まれるオフセット成分は増幅せずに信号成分のみを増幅できる。一方、オフセット調整信号の入力方法を工夫することで、ゲインを更に大きく取ることができる。
As described above, by using the offset
以下では、説明を簡略化するため、差動アンプ11に入力される差動信号に含まれる信号成分については省略する。すなわち、式(13),(14)は下式(24),(25)のようになる。
Vi1=Voff+Vcom(24)
Vi2=Vcom (25)
Hereinafter, in order to simplify the description, signal components included in the differential signal input to the
Vi1 = Voff + Vcom (24)
Vi2 = Vcom (25)
また、式(23)に式(24),(25)を代入すると、下式(26)が得られる。
VB=(Vi1+Vi2)/2=Vcom+(Voff/2) (26)
Further, substituting Formulas (24) and (25) into Formula (23), the following Formula (26) is obtained.
VB = (Vi1 + Vi2) / 2 = Vcom + (Voff / 2) (26)
また、式(21),(22)に式(26)を代入すると、下式(27),(28)が得られる。
Vt1={Vcom+(Voff/2)}−Vt1’ (27)
Vt2={Vcom+(Voff/2)}−Vt2’ (28)
Further, when equation (26) is substituted into equations (21) and (22), the following equations (27) and (28) are obtained.
Vt1 = {Vcom + (Voff / 2)}-Vt1 '(27)
Vt2 = {Vcom + (Voff / 2)}-Vt2 '(28)
そして、式(8)に、式(24),(25),(27)を代入すると、下式(29)が得られる。
Vo1={1+(Rf/Rt)+(Rf/Rg)}×(Voff+Vcom)−(Rf/Rg)×Vcom−(Rf/Rt)×{{Vcom+(Voff/2)}−Vt1’}
={1+(Rf/Rt)+(Rf/Rg)}×Voff+{1+(Rf/Rt)}×Vcom−(Rf/Rt)×Vcom−(Rf/Rt)×(Voff/2)+(Rf/Rt)×Vt1’
={1+(1/2)×(Rf/Rt)+(Rf/Rg)}×Voff+Vcom+(Rf/Rt)×Vt1’ (29)
And if Formula (24), (25), (27) is substituted in Formula (8), the following Formula (29) will be obtained.
Vo1 = {1+ (Rf / Rt) + (Rf / Rg)} * (Voff + Vcom)-(Rf / Rg) * Vcom- (Rf / Rt) * {{Vcom + (Voff / 2)}-Vt1 '}
= {1 + (Rf / Rt) + (Rf / Rg)} x Voff + {1 + (Rf / Rt)} x Vcom-(Rf / Rt) x Vcom-(Rf / Rt) x (Voff / 2) + (Rf) / Rt) × Vt1 ′
= {1 + (1/2) x (Rf / Rt) + (Rf / Rg)} x Voff + Vcom + (Rf / Rt) x Vt 1 '(29)
ここで、Rg=Rt=Rとおくと、式(29)は下式(30)となる。
Vo1={1+(1/2)×(Rf/R)+(Rf/R)}×Voff+Vcom+(Rf/R)×Vt1’
={1+(3/2)×(Rf/R)}×Voff+Vcom+(Rf/R)×Vt1’ (30)
Here, when Rg = Rt = R, the equation (29) becomes the following equation (30).
Vo1 = {1+ (1/2) * (Rf / R) + (Rf / R)} * Voff + Vcom + (Rf / R) * Vt1 '
= {1 + (3/2) x (Rf / R)} x Voff + Vcom + (Rf / R) x Vt1 '(30)
同様に、式(9)に、式(24),(25),(28)を代入すると、下式(31)が得られる。
Vo2={1+(Rf/Rt)+(Rf/Rg)}×Vcom−(Rf/Rg)×(Voff+Vcom)−(Rf/Rt)×{{Vcom+(Voff/2)}−Vt2’}
={1+(Rf/Rt)}×Vcom−(Rf/Rg)×Voff−(Rf/Rt)×Vcom−(Rf/Rt)×(Voff/2)+(Rf/Rt)×Vt2’
=Vcom−{(Rf/Rg)+(1/2)×(Rf/Rt)}×Voff+(Rf/Rt)×Vt2’ (31)
Similarly, substituting Formulas (24), (25), and (28) into Formula (9), the following Formula (31) is obtained.
Vo2 = {1+ (Rf / Rt) + (Rf / Rg)} * Vcom- (Rf / Rg) * (Voff + Vcom)-(Rf / Rt) * {{Vcom + (Voff / 2)}-Vt2 '}
= {1 + (Rf / Rt)} x Vcom-(Rf / Rg) x Voff-(Rf / Rt) x Vcom-(Rf / Rt) x (Voff / 2) + (Rf / Rt) x Vt 2 '
= Vcom-{(Rf / Rg) + (1/2) x (Rf / Rt)} x Voff + (Rf / Rt) x Vt 2 '(31)
ここで、Rg=Rt=Rとおくと、式(31)は下式(32)となる。
Vo2=Vcom−{(Rf/R)+(1/2)×(Rf/R)}×Voff+(Rf/R)×Vt2’
=Vcom−(3/2)×(Rf/R)×Voff+(Rf/R)×Vt2’ (32)
Here, if it is set as Rg = Rt = R, a formula (31) will become the following formula (32).
Vo2 = Vcom-{(Rf / R) + (1/2) * (Rf / R)} * Voff + (Rf / R) * Vt2 '
= Vcom-(3/2) x (Rf / R) x Voff + (Rf / R) x Vt 2 '(32)
ここで、式(16)を満足するように、例えば、電圧Vt1’=0とし、電圧Vt2’=3×Voffとしたとする。この場合、式(30),(32)は下式(33),(34)となり、差動アンプ11から出力される信号の電圧Vo1,Vo2に、オフセット成分を増幅した電圧が重畳してしまう。
Vo1=(1+(3/2)×(Rf/R))×Voff+Vcom (33)
Vo2=Vcom−(3/2)×(Rf/R)×Voff+3×(Rf/R)×Voff
=(3/2)×(Rf/R)×Voff+Vcom (34)
Here, for example, it is assumed that the voltage Vt1 ′ = 0 and the voltage Vt2 ′ = 3 × Voff so as to satisfy the equation (16). In this case, the equations (30) and (32) become the following equations (33) and (34), and the voltage obtained by amplifying the offset component is superimposed on the voltages Vo1 and Vo2 of the signals output from the
Vo1 = (1+ (3/2) × (Rf / R)) × Voff + Vcom (33)
Vo2 = Vcom− (3/2) × (Rf / R) × Voff + 3 × (Rf / R) × Voff
= (3/2) x (Rf / R) x Voff + Vcom (34)
そして、式(33),(34)の差分(Vo1−Vo2)を取るとオフセット成分が調整されることになるが、そもそも電圧Vo1,Vo2の出力レンジが狭くなるため、あまりゲインを大きく取ることができない。 If the difference (Vo1-Vo2) between the equations (33) and (34) is taken, the offset component will be adjusted, but the output range of the voltages Vo1 and Vo2 becomes narrow in the first place, so a large gain should be taken I can not
そこで、オフセット調整信号を均等(略均等の意味を含む)に分割し、電圧Vt1’,Vt2’を互いに極性が異なり絶対値が同一である値とする。すなわち、電圧Vt1’,Vt2’を、下式(35),(36)を満足する値とする。
Vt1’=−(3/2)×Voff (35)
Vt2’=(3/2)×Voff (36)
Therefore, the offset adjustment signal is divided equally (including substantially equal meaning), and voltages Vt1 ′ and Vt2 ′ are set to values having different polarities and the same absolute value. That is, the voltages Vt1 ′ and Vt2 ′ are set to values satisfying the following equations (35) and (36).
Vt1 ′ = − (3/2) × Voff (35)
Vt2 '= (3/2) x Voff (36)
これにより、式(30),(32)は下式(37),(38)となり、差動アンプ11から出力される信号の電圧Vo1,Vo2から、オフセット成分を増幅した電圧を調整できる。これにより、オフセット調整信号を均等に分割しない場合に対し、ゲインを大きく取ることができる。
Vo1={1+(3/2)×(Rf/R)}×Voff+Vcom−(3/2)×(Rf/R)×Voff
=Voff+Vcom(37)
Vo2=Vcom−(3/2)×(Rf/R)×Voff+(3/2)×(Rf/R)×Voff
=Vcom (38)
Accordingly, the equations (30) and (32) become the following equations (37) and (38), and the voltage obtained by amplifying the offset component can be adjusted from the voltages Vo1 and Vo2 of the signals output from the
Vo1 = {1+ (3/2) * (Rf / R)} * Voff + Vcom- (3/2) * (Rf / R) * Voff
= Voff + Vcom (37)
Vo2 = Vcom− (3/2) × (Rf / R) × Voff + (3/2) × (Rf / R) × Voff
= Vcom (38)
この発明の実施の形態1に係る計装アンプ1によるオフセット調整のシミュレーション結果例を図4,5に示す。図4はオフセット調整信号を均等に分割しない場合を示し、図5はオフセット調整信号を均等に分割した場合を示している。ここでは、差動アンプ11に入力される差動信号を30mVppの1KHz正弦波とし、当該差動信号に含まれるオフセット成分の電圧を100mVとし、当該差動信号に含まれるコモンモード成分の電圧を2.5Vとし、計装アンプ1のゲインを46倍としている。オフセット成分の電圧が100mVであるため、式(16)から、300mVのオフセット調整信号を注入している。なお図4,5において、符号401,501が差動アンプ11に入力される差動信号を示し、符号402,502がオフセット成分の電圧を示し、符号403,503が電圧Vo1を示し、符号404,504が電圧Vo2を示し、符号405,505が差動アンプ11から出力される差動信号を示している。
Examples of simulation results of offset adjustment by the
図4に示すように、オフセット調整信号を均等に分割しない場合には、電圧Vo1,Vo2に、オフセット成分を増幅した電圧が重畳してしまい、電源電圧付近(+5V)で飽和してアンプとして機能していないことがわかる。
それに対し、図5に示すように、オフセット調整信号を均等に分割した場合には、電圧Vo1,Vo2に、オフセット成分を増幅した電圧がなく、コモンモード付近(+2.5V)で変化するため、アンプとして正常に機能している。また、飽和電圧までまだ余裕があるため、更にゲインを大きく取ることができる。
As shown in FIG. 4, when the offset adjustment signal is not divided evenly, the voltage obtained by amplifying the offset component is superimposed on the voltages Vo1 and Vo2, and it saturates near the power supply voltage (+5 V) and functions as an amplifier I understand that I did not.
On the other hand, as shown in FIG. 5, when the offset adjustment signal is divided equally, there is no voltage obtained by amplifying the offset component in the voltages Vo1 and Vo2, and the voltage changes near the common mode (+2.5 V). It functions normally as an amplifier. Further, since there is still a margin to the saturation voltage, the gain can be further increased.
なお、差動信号に含まれるコモンモード成分の電圧をバイアス電圧とする方法としては、図1に示す回路に限らず、例えば図6に示す回路を用いてもよい。なお図6では、差動ADC12の図示を省略している。
図6では、図1に示す計装アンプ1からオペアンプ1401及び抵抗1405を取除いている。
The method of using the voltage of the common mode component contained in the differential signal as the bias voltage is not limited to the circuit shown in FIG. 1, but may use, for example, the circuit shown in FIG. In FIG. 6, the
In FIG. 6, the
以上のように、この実施の形態1によれば、入力された差動信号を増幅する差動アンプ11と、差動アンプ11に入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、入力されたオフセット調整信号にバイアスをかけるバイアス電圧生成回路14と、差動アンプ11に接続され、バイアス電圧生成回路14によりバイアスがかけられたオフセット調整信号により、差動アンプ11に入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路13とを備え、バイアス電圧生成回路14に入力されるオフセット調整信号は、互いに極性が異なり絶対値が同一である2つの信号から構成されたので、差動アンプ11に入力された差動信号に対し、オフセット成分は増幅せずに信号成分のみを増幅可能となる。また、実施の形態1に係る計装アンプ1では、差動アンプ11にオフセット調整回路13を接続することで、従来のようにシングルエンドアンプにオフセット調整回路を接続した場合に対し、ゲインを大きく取ることが可能となる。更に、オフセット調整信号が均等に分割されることで、ゲインを更に大きく取ることが可能となる。
As described above, according to the first embodiment, the
また、差動アンプ11の後段に差動ADC12を接続することで、従来のようなシングルエンドアンプを省略することができる。これにより、差動信号のまま処理を行うことができ、耐ノイズ性能が向上する。
Further, by connecting the
なお図1では、差動ADC12を用いた場合を示しているが、これに限らず、図7に示すように、差動ADC12に代えてシングルエンドアンプ15を用いてもよい。
シングルエンドアンプ15は、差動アンプ11から入力された差動信号をシングルエンド信号に変換する。このシングルエンドアンプ15は、オペアンプ1501、入力抵抗1502〜1504及び帰還抵抗1505を有している。
Although FIG. 1 shows the case where the
The
入力抵抗1502は、一端がオペアンプ1101の出力端子及び帰還抵抗1103の他端に接続され、他端がオペアンプ1501の非反転入力端子に接続されている。
入力抵抗1503は、一端がオペアンプ1102の出力端子及び帰還抵抗1104の他端に接続され、他端がオペアンプ1501の反転入力端子に接続されている。
One end of the
One end of the
入力抵抗1504は、一端がオペアンプ1501の非反転入力端子及び入力抵抗1502の他端に接続され、他端がグランドに接続されている。
帰還抵抗1505は、一端がオペアンプ1501の反転入力端子及び入力抵抗1503の他端に接続され、他端がオペアンプ1501の出力端子に接続されている。
One end of the
One end of the
なお図7に示すバイアス電圧生成回路14を図6に示すバイアス電圧生成回路14に変更してもよい。
The bias
なお、本願発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。 In the present invention, within the scope of the invention, modifications of optional components of the embodiment or omission of optional components of the embodiment is possible.
1 計装アンプ
2 ホイートストンブリッジ回路
11 差動アンプ
12 差動ADC
13 オフセット調整回路
14 バイアス電圧生成回路
15 シングルエンドアンプ
1101,1102 オペアンプ
1103,1104 帰還抵抗
1105 ゲイン設定抵抗
1301,1302 調整抵抗
1401〜1404 オペアンプ
1405〜1411 抵抗
1501 オペアンプ
1502〜1504 入力抵抗
1505 帰還抵抗
1
13 Offset
Claims (3)
前記差動アンプに入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、入力されたオフセット調整信号にバイアスをかけるバイアス電圧生成回路と、
前記差動アンプに接続され、前記バイアス電圧生成回路によりバイアスがかけられたオフセット調整信号により、前記差動アンプに入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路とを備え、
前記バイアス電圧生成回路に入力されるオフセット調整信号は、互いに極性が異なり絶対値が同一である2つの信号から構成された
ことを特徴とする増幅器。 A differential amplifier that amplifies the input differential signal,
A bias voltage generation circuit that sets a voltage of a common mode component included in a differential signal input to the differential amplifier as a bias voltage and biases the input offset adjustment signal;
An offset adjustment circuit connected to the differential amplifier and configured to adjust an offset component included in the differential signal input to the differential amplifier by the offset adjustment signal biased by the bias voltage generation circuit;
The offset adjustment signal input to the bias voltage generation circuit is composed of two signals having different polarities and the same absolute value.
ことを特徴とする請求項1記載の増幅器。 The amplifier according to claim 1, wherein the voltage of the offset adjustment signal input to the bias voltage generation circuit is three times the voltage of the offset component included in the differential signal input to the differential amplifier. .
ことを特徴とする請求項1又は請求項2記載の増幅器。 The amplifier according to claim 1, further comprising: a differential analog-to-digital converter that converts a differential signal amplified by the differential amplifier into a differential signal.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017220920A JP2019092103A (en) | 2017-11-16 | 2017-11-16 | Instrumentation amplifier |
PCT/JP2018/036816 WO2019097870A1 (en) | 2017-11-16 | 2018-10-02 | Instrumentation amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017220920A JP2019092103A (en) | 2017-11-16 | 2017-11-16 | Instrumentation amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019092103A true JP2019092103A (en) | 2019-06-13 |
Family
ID=66539567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017220920A Pending JP2019092103A (en) | 2017-11-16 | 2017-11-16 | Instrumentation amplifier |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2019092103A (en) |
WO (1) | WO2019097870A1 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4515241B2 (en) * | 2004-12-16 | 2010-07-28 | Okiセミコンダクタ株式会社 | Output amplifier circuit and sensor device using the same |
US9385673B2 (en) * | 2014-02-14 | 2016-07-05 | Analog Devices Global | Amplifier with offset compensation |
JP2015177205A (en) * | 2014-03-13 | 2015-10-05 | ヤマハ株式会社 | offset cancellation circuit |
-
2017
- 2017-11-16 JP JP2017220920A patent/JP2019092103A/en active Pending
-
2018
- 2018-10-02 WO PCT/JP2018/036816 patent/WO2019097870A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2019097870A1 (en) | 2019-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101127891B1 (en) | Output amplifier circuit and sensor device using the same | |
US8446220B2 (en) | Method and apparatus for increasing the effective resolution of a sensor | |
ITTO20090495A1 (en) | PREAMPLIFIER CIRCUIT FOR A CAPACITIVE MICRO-ELECTROMECHANICAL ACOUSTIC TRANSDUCER | |
EP2996244A1 (en) | Two differential amplifier configuration | |
WO2014203525A1 (en) | Amplifier circuit and amplifier-circuit chip | |
KR101377916B1 (en) | Operational amplifier | |
JPH05175762A (en) | Gain adjustment circuit for operational amplifier | |
WO2019097870A1 (en) | Instrumentation amplifier | |
JP6257019B2 (en) | Magnetic sensor | |
WO2019097871A1 (en) | Instrumentation amplifier | |
JP5440521B2 (en) | Sensitivity temperature compensation circuit | |
JP5284875B2 (en) | Offset voltage correction circuit | |
JP2008544725A (en) | Variable gain amplifier with improved temperature compensation and gain linearity | |
KR20230170901A (en) | Linearization of magnetic sensor output based on continuous correction of high-order voltage output components | |
EP2878927B1 (en) | Sensor circuit for measuring a physical quantity | |
JP6512826B2 (en) | Differential amplifier | |
JP2010085319A (en) | Sensor signal detection circuit, ratiometric correction circuit, and sensor device | |
JP6357182B2 (en) | Sensor device | |
JPH08340222A (en) | Offset cancel circuit and offset cancel system using the circuit | |
US8390488B2 (en) | Non-linearity correction that is independent of input common mode, temperature variation, and process variation | |
JP2004320553A (en) | Compensating circuit | |
JP2644774B2 (en) | Amplifier circuit | |
JP6358133B2 (en) | Gas concentration sensor signal processing device | |
JP2004356874A (en) | Sensor input unit | |
CN117639673A (en) | Fully differential amplifier |