JP2015177205A - offset cancellation circuit - Google Patents

offset cancellation circuit Download PDF

Info

Publication number
JP2015177205A
JP2015177205A JP2014049618A JP2014049618A JP2015177205A JP 2015177205 A JP2015177205 A JP 2015177205A JP 2014049618 A JP2014049618 A JP 2014049618A JP 2014049618 A JP2014049618 A JP 2014049618A JP 2015177205 A JP2015177205 A JP 2015177205A
Authority
JP
Japan
Prior art keywords
output
voltage
converter
resistor
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014049618A
Other languages
Japanese (ja)
Inventor
秀和 小野
Hidekazu Ono
秀和 小野
吉田 智昭
Tomoaki Yoshida
智昭 吉田
雅人 宮崎
Masahito Miyazaki
雅人 宮崎
利夫 前嶋
Toshio Maejima
利夫 前嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2014049618A priority Critical patent/JP2015177205A/en
Publication of JP2015177205A publication Critical patent/JP2015177205A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To cancel an offset voltage, generated due to variation of resistive elements constituting a bridge circuit excellently, while reducing the noise contained in an output signal.SOLUTION: An offset cancellation circuit 9 includes a resistor 15 connected, respectively, between inverted input terminals of an operational amplifier 11 becoming first amplification means, and an operational amplifier 12 becoming second amplification means; and a voltage type DA converter 6 connected across the resistor 15 at its both ends. The voltage type DA converter 6 cancels the offset voltage from the output signals Vop, Von of the operational amplifier 11 becoming first amplification means, and operational amplifier 12 becoming second amplification means, by generating a potential difference depending on an offset voltage, contained in the first and second output signals Vip, Vin outputted from a bridge sensor 3, by dividing a predetermined reference voltage Vref, and applying the voltage across the resistor 15 at its both ends.

Description

本発明は、複数の抵抗素子がブリッジ接続されて構成されるブリッジ型センサーのオフセット電圧をキャンセルするオフセットキャンセル回路に関する。   The present invention relates to an offset cancel circuit that cancels an offset voltage of a bridge-type sensor configured by bridge-connecting a plurality of resistance elements.

従来、複数のGMR素子(巨大磁気抵抗効果素子)がブリッジ接続された磁気センサーが知られている(例えば特許文献1)。GMR素子は、ピンド層の固定された磁化方向に対し、外部磁場に応じてフリー層の磁化方向が相対的に回転することによって電気抵抗が変化する。この電気的特性に着目すると、GMR素子は磁気抵抗素子の一種であり、複数のGMR素子でブリッジ回路を構成すれば、そのブリッジ回路の2つの中点ノードの電位バランスの変化で外部磁場を検知することができる。   Conventionally, a magnetic sensor in which a plurality of GMR elements (giant magnetoresistive elements) are bridge-connected is known (for example, Patent Document 1). In the GMR element, the electric resistance changes as the magnetization direction of the free layer rotates relative to the fixed magnetization direction of the pinned layer according to the external magnetic field. Focusing on this electrical characteristic, the GMR element is a kind of magnetoresistive element. If a bridge circuit is composed of a plurality of GMR elements, an external magnetic field is detected by a change in potential balance at two midpoint nodes of the bridge circuit. can do.

ところが、磁気抵抗素子の抵抗値にはバラツキがあるため、外部磁場が作用していない状態であっても、ブリッジ回路における2つの中点ノードの電位差がゼロにはならず、オフセット電圧が発生する。そのため、磁気センサーの出力で外部磁場を測定する際には、そのオフセット電圧をキャンセルする必要がある。   However, since the resistance values of the magnetoresistive elements vary, even when the external magnetic field is not acting, the potential difference between the two midpoint nodes in the bridge circuit does not become zero, and an offset voltage is generated. . Therefore, when measuring the external magnetic field with the output of the magnetic sensor, it is necessary to cancel the offset voltage.

図7は、従来のオフセットキャンセル回路としてそれぞれ異なる2つの構成例を示す図である。図7(a)のオフセットキャンセル回路91は、4つの磁気抵抗素子81,82,83,84がブリッジ接続されて構成される磁気センサー80と、2つのオペアンプ86,87と3つの抵抗88,89,90によって構成されるアンプ部85との間に設けられ、2つの電流源92,93を備えて構成される。これら電流源92,93は、ブリッジ回路における2つの中点ノードa,bのそれぞれに対して予め設定された定電流I1,I2を流すことにより、中点ノードa,b間に現れるオフセット電圧Voffをキャンセルする。すなわち、各磁気抵抗素子81,82,83,84の抵抗値のバラツキは予め測定しておくことが可能であるため、オフセットキャンセル回路91は、その予め測定したバラツキに基づいて各電流源92,93で発生させる電流I1,I2を調整することにより、抵抗値のバラツキに応じた電圧降下をブリッジ回路内に生じさせてオフセット電圧Voffをキャンセルする。   FIG. 7 is a diagram showing two different configuration examples as a conventional offset cancel circuit. The offset cancel circuit 91 of FIG. 7A includes a magnetic sensor 80 configured by bridge-connecting four magnetoresistive elements 81, 82, 83, and 84, two operational amplifiers 86 and 87, and three resistors 88 and 89. , 90 is provided between the amplifier unit 85 and two current sources 92, 93. These current sources 92 and 93 cause an offset voltage Voff appearing between the midpoint nodes a and b by flowing preset constant currents I1 and I2 to the two midpoint nodes a and b in the bridge circuit, respectively. Cancel. That is, since the variation in the resistance value of each of the magnetoresistive elements 81, 82, 83, and 84 can be measured in advance, the offset cancel circuit 91 uses the current sources 92, By adjusting the currents I1 and I2 generated at 93, a voltage drop corresponding to the variation of the resistance value is caused in the bridge circuit to cancel the offset voltage Voff.

一方、図7(b)のオフセットキャンセル回路94は、アンプ部85の2つのオペアンプ86,87の反転入力端子間に接続された抵抗90に対して一定の電流を流すための2つの電流源95,96を備えて構成される。このオフセットキャンセル回路94は、ブリッジ回路における2つの中点ノードa,b間に現れるオフセット電圧Voffに応じた電流Iを抵抗90に流すことにより、オフセット電圧Voffをキャンセルする。   On the other hand, the offset cancel circuit 94 shown in FIG. 7B has two current sources 95 for supplying a constant current to the resistor 90 connected between the inverting input terminals of the two operational amplifiers 86 and 87 of the amplifier unit 85. , 96. The offset cancel circuit 94 cancels the offset voltage Voff by causing a current I corresponding to the offset voltage Voff appearing between the two midpoint nodes a and b in the bridge circuit to flow through the resistor 90.

特開2007−212275号公報JP 2007-212275 A

ところで、図7(a)のオフセットキャンセル回路91の場合、2つの電流源92,93において定電流I1,I2を発生させるための内部抵抗と、その定電流I1,I2を流す各磁気抵抗素子81,82,83,84とが異なる材質である。そのため、磁気抵抗素子81,82,83,84の温度特性と、各電流源92,93における内部抵抗の温度特性とが互いに異なり、温度が変化すると、各電流源92,93で発生する電流I1,I2が各磁気抵抗素子81,82,83,84の抵抗値のバラツキを解消するための適切な電流値から外れてしまう。それ故、図7(a)のオフセットキャンセル回路91では、任意の温度域で抵抗値のバラツキに応じた電圧降下をブリッジ回路内で適切に発生させることが困難であり、ある特定の温度域でしかオフセット電圧Voffを良好にキャンセルすることができないという問題がある。   In the meantime, in the case of the offset cancel circuit 91 of FIG. 7A, the internal resistance for generating the constant currents I1 and I2 in the two current sources 92 and 93, and the magnetoresistive elements 81 through which the constant currents I1 and I2 flow. , 82, 83, 84 are different materials. Therefore, the temperature characteristics of the magnetoresistive elements 81, 82, 83, 84 and the temperature characteristics of the internal resistances of the current sources 92, 93 are different from each other, and when the temperature changes, the current I1 generated in the current sources 92, 93 , I2 deviates from an appropriate current value for eliminating variations in resistance values of the magnetoresistive elements 81, 82, 83, 84. Therefore, in the offset cancel circuit 91 of FIG. 7A, it is difficult to appropriately generate a voltage drop corresponding to the variation in the resistance value in an arbitrary temperature range, and in a certain temperature range. However, there is a problem that the offset voltage Voff cannot be canceled satisfactorily.

これに対し、図7(b)のオフセットキャンセル回路94では、電流源95,96において定電流Iを発生させるために設けられる内部抵抗と、定電流Iが流れる抵抗90とを同じ材質で形成することができるため、互いの温度特性を等しくすることができる。そのため、図7(b)のオフセットキャンセル回路94は、温度が変化した場合であっても抵抗90において常に一定の電圧降下を生じさせることができ、オフセット電圧Voffを良好にキャンセルすることが可能である。   On the other hand, in the offset cancel circuit 94 in FIG. 7B, the internal resistance provided for generating the constant current I in the current sources 95 and 96 and the resistance 90 through which the constant current I flows are formed of the same material. Therefore, the temperature characteristics of each other can be made equal. Therefore, the offset cancel circuit 94 in FIG. 7B can always cause a constant voltage drop in the resistor 90 even when the temperature changes, and can cancel the offset voltage Voff satisfactorily. is there.

一方、図7(a)及び(b)のいずれの回路構成においても、電流源92,93,95,96には電流型DAコンバータが使用されており、定電流を発生させるためにMOSトランジスタで構成されるカレントミラー回路が含まれるため、MOSトランジスタのフリッカーノイズがアンプ部85の出力信号Vop,Vonに含まれてしまうという問題がある。フリッカーノイズを低減するためには、MOSトランジスタの面積を大きくする必要があり、スマートフォンなどの小型の情報機器に実装するための小型化が難しくなる。   On the other hand, in any of the circuit configurations of FIGS. 7A and 7B, current source DA converters are used for the current sources 92, 93, 95, and 96, and a MOS transistor is used to generate a constant current. Since the configured current mirror circuit is included, there is a problem that flicker noise of the MOS transistor is included in the output signals Vop and Von of the amplifier unit 85. In order to reduce flicker noise, it is necessary to increase the area of the MOS transistor, which makes it difficult to reduce the size for mounting on a small information device such as a smartphone.

また電流源92,93,95,96はいずれも磁気センサー80の電源電圧Vrefと同じ電圧Vrefで動作する。電源電圧Vrefは、外部から供給される電圧である。このような構成では、電源電圧Vrefが変動すると、それに応じて磁気センサー80における各中点ノードa,bの電圧が変化するのに対し、各電流源92,93,95,96から出力される電流I1,I2,Iは変わらないため、アンプ部85からの出力信号Vop,Vonに電源電圧Vrefの変動に応じたノイズが含まれるという問題がある。   Further, all of the current sources 92, 93, 95, and 96 operate at the same voltage Vref as the power supply voltage Vref of the magnetic sensor 80. The power supply voltage Vref is a voltage supplied from the outside. In such a configuration, when the power supply voltage Vref changes, the voltages at the respective midpoint nodes a and b in the magnetic sensor 80 change accordingly, whereas the current sources 92, 93, 95, and 96 output them. Since the currents I1, I2, and I do not change, there is a problem that the output signals Vop and Von from the amplifier unit 85 include noise according to the fluctuation of the power supply voltage Vref.

本発明は、上記従来の問題点を解決することを目的としてなされたものであり、ブリッジ回路を構成する各抵抗素子の温度特性の影響を受けることなく、各抵抗素子のバラツキによって発生するオフセット電圧を良好にキャンセルでき、しかもアンプ部の出力信号に含まれるノイズを低減できるようにしたオフセットキャンセル回路を提供することを目的とする。   The present invention has been made for the purpose of solving the above-described conventional problems, and is not affected by the temperature characteristics of each resistance element constituting the bridge circuit, and is generated by the variation of each resistance element. It is an object of the present invention to provide an offset cancel circuit that can cancel well and reduce noise included in an output signal of an amplifier unit.

上記目的を達成するため、本発明は、第1に、複数の抵抗素子がブリッジ接続されて構成され、所定の基準電圧に基づいて動作するブリッジ型センサーの出力信号に含まれるオフセット電圧をキャンセルするオフセットキャンセル回路であって、負帰還路に第1の抵抗が介挿され、前記ブリッジ型センサーから出力される第1の出力信号を非反転入力端子に入力して増幅する第1の増幅手段と、負帰還路に第2の抵抗が介挿され、前記ブリッジ型センサーから出力される第2の出力信号を非反転入力端子に入力して増幅する第2の増幅手段と、前記第1の増幅手段の反転入力端子と前記第2の増幅手段の反転入力端子との間に接続される第3の抵抗と、前記第3の抵抗の両端に対して接続される電圧型DAコンバータと、を備え、前記電圧型DAコンバータが、前記所定の基準電圧を分圧することによって前記ブリッジ型センサーから出力される前記第1及び第2の出力信号に含まれるオフセット電圧に応じた電位差を発生させて前記第3の抵抗の両端に印加することにより、前記第1及び第2の増幅手段の出力信号から前記オフセット電圧をキャンセルする構成を解決手段として採用する。   In order to achieve the above object, the present invention firstly cancels an offset voltage included in an output signal of a bridge-type sensor configured by a plurality of resistance elements being bridge-connected and operating based on a predetermined reference voltage. An offset cancel circuit, wherein a first resistor is inserted in a negative feedback path, and a first output means for amplifying a first output signal output from the bridge-type sensor by inputting it to a non-inverting input terminal; A second amplifying means for interpolating a second output signal outputted from the bridge-type sensor to a non-inverting input terminal, and a first amplifying means; A third resistor connected between the inverting input terminal of the means and the inverting input terminal of the second amplifying means, and a voltage type DA converter connected to both ends of the third resistor. The voltage type An A converter divides the predetermined reference voltage to generate a potential difference corresponding to an offset voltage included in the first and second output signals output from the bridge-type sensor, so that the third resistor A configuration in which the offset voltage is canceled from the output signals of the first and second amplifying means by applying to both ends is adopted as the solving means.

また本発明は、第2に、上記第1の構成において、前記電圧型DAコンバータの一方の出力端子に接続される第1の出力抵抗と、前記電圧型DAコンバータの他方の出力端子に接続される第2の出力抵抗と、を更に備え、前記電圧型DAコンバータは、前記第1の出力抵抗と前記第2の出力抵抗とを介して前記電位差を前記第3の抵抗の両端に印加する構成を解決手段として採用する。   According to the second aspect of the present invention, in the first configuration, the first output resistor connected to one output terminal of the voltage type DA converter and the other output terminal of the voltage type DA converter are connected. And a voltage-type DA converter that applies the potential difference to both ends of the third resistor via the first output resistor and the second output resistor. Is adopted as a solution.

また本発明は、第3に、上記第1又は第2の構成において、前記電圧型DAコンバータが、R2Rラダー型DAコンバータである構成を解決手段として採用する。   Thirdly, the present invention adopts a configuration in which the voltage type DA converter is an R2R ladder type DA converter in the first or second configuration as a solving means.

さらに本発明は、第4に、上記第3の構成において、前記第1の抵抗と、前記第2の抵抗と、前記第3の抵抗と、前記R2Rラダー型DAコンバータに含まれる抵抗とが同じ材料で形成される構成を解決手段として採用する。   Furthermore, according to the fourth aspect of the present invention, in the third configuration, the first resistor, the second resistor, the third resistor, and the resistor included in the R2R ladder DA converter are the same. A configuration formed of a material is adopted as a solution.

本発明によれば、電圧型DAコンバータが、所定の基準電圧を分圧することによってブリッジ型センサーから出力される第1及び第2の出力信号に含まれるオフセット電圧に応じた電位差を発生させて第1の増幅手段と第2の増幅手段との間に接続される第3の抵抗の両端に印加することにより、第1及び第2の増幅手段の出力信号からオフセット電圧をキャンセルするため、ブリッジ型センサーにおけるブリッジ接続された各抵抗素子の温度特性の影響を受けることなく、各抵抗素子のバラツキによって発生するオフセット電圧を良好にキャンセルでき、しかも第1及び第2の増幅手段の出力信号に含まれるノイズを低減することも可能である。   According to the present invention, the voltage-type DA converter generates a potential difference corresponding to the offset voltage included in the first and second output signals output from the bridge-type sensor by dividing a predetermined reference voltage. Bridge type to cancel the offset voltage from the output signals of the first and second amplifying means by applying across the third resistor connected between the one amplifying means and the second amplifying means The offset voltage generated by the variation of each resistance element can be canceled satisfactorily without being affected by the temperature characteristics of each resistance element bridge-connected in the sensor, and is included in the output signals of the first and second amplification means. It is also possible to reduce noise.

オフセットキャンセルと信号増幅とを行うオフセットキャンセル回路を含むセンサー回路の一構成例を示す回路図である。It is a circuit diagram which shows one structural example of the sensor circuit containing the offset cancellation circuit which performs offset cancellation and signal amplification. 電圧型DAコンバータの構成例を示す図である。It is a figure which shows the structural example of a voltage type DA converter. 電圧型DAコンバータに含まれるバッファの一構成例を示す図である。It is a figure which shows one structural example of the buffer contained in a voltage type DA converter. 第1及び第2のDAコンバータの出力電圧を示す図である。It is a figure which shows the output voltage of the 1st and 2nd DA converter. 第1及び第2のDAコンバータの等価回路を示す図である。It is a figure which shows the equivalent circuit of the 1st and 2nd DA converter. オフセットキャンセル回路の等価回路を示す図である。It is a figure which shows the equivalent circuit of an offset cancellation circuit. 従来のオフセットキャンセル回路の構成例を示す図である。It is a figure which shows the structural example of the conventional offset cancellation circuit.

以下、本発明に関する好ましい実施形態について図面を参照しつつ詳細に説明する。尚、以下に説明する実施形態において互いに共通する部材には同一符号を付しており、それらについての重複する説明は省略する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. In the embodiments described below, members that are common to each other are denoted by the same reference numerals, and redundant descriptions thereof are omitted.

図1は、本発明に関するオフセットキャンセルと信号増幅とを行うオフセットキャンセル回路9を含むセンサー回路1の一構成例を示す回路図である。このセンサー回路1は、センサー部2と、オフセットキャンセル回路9と、ADコンバータ5とを備えて構成される。   FIG. 1 is a circuit diagram showing a configuration example of a sensor circuit 1 including an offset cancellation circuit 9 that performs offset cancellation and signal amplification according to the present invention. The sensor circuit 1 includes a sensor unit 2, an offset cancel circuit 9, and an AD converter 5.

センサー部2は、互いに直交する3軸方向の外部磁場を検知するために3つの磁気センサー3a,3b,3cを備えており、各磁気センサー3a,3b,3cがそれぞれ異なる方向の外部磁場を検知するように構成される。このセンサー部2は、3つの磁気センサー3a,3b,3cを時分割で1つずつ順に測定モードへと移行させ、測定モードにある各磁気センサー3a,3b,3cからの出力信号を一対の出力端子A,Bから出力する。各磁気センサー3a,3b,3cは、外部電源から供給される基準電圧Vrefに基づいて動作する。   The sensor unit 2 includes three magnetic sensors 3a, 3b, and 3c for detecting external magnetic fields in three axial directions orthogonal to each other, and the magnetic sensors 3a, 3b, and 3c detect external magnetic fields in different directions. Configured to do. The sensor unit 2 sequentially shifts the three magnetic sensors 3a, 3b, and 3c to the measurement mode one by one in a time division manner, and outputs a pair of output signals from the magnetic sensors 3a, 3b, and 3c in the measurement mode. Output from terminals A and B. Each magnetic sensor 3a, 3b, 3c operates based on a reference voltage Vref supplied from an external power source.

磁気センサー3aは、GMR素子などの磁気抵抗素子で構成される4つの抵抗素子8a,8b,8c,8dがブリッジ接続されたブリッジ型センサー3を構成し、抵抗素子8aと8bとの接続点が基準電圧Vrefに接続され、抵抗素子8cと抵抗素子8dとの接続点が接地される。そして抵抗素子8bと8dとの接続点、及び、抵抗素子8aと8cとの接続点がブリッジ回路の2つの中点ノードa,bを形成する。磁気センサー3aは、それら2つの中点ノードa,bのそれぞれを一対の出力端子A,Bに接続するためのスイッチS1,S1を備えている。   The magnetic sensor 3a constitutes a bridge-type sensor 3 in which four resistance elements 8a, 8b, 8c, and 8d constituted by magnetoresistive elements such as GMR elements are bridge-connected, and a connection point between the resistance elements 8a and 8b is Connected to the reference voltage Vref, the connection point between the resistance element 8c and the resistance element 8d is grounded. The connection point between the resistance elements 8b and 8d and the connection point between the resistance elements 8a and 8c form two middle point nodes a and b of the bridge circuit. The magnetic sensor 3a includes switches S1 and S1 for connecting the two midpoint nodes a and b to a pair of output terminals A and B, respectively.

同様に、磁気センサー3bは、GMR素子などの磁気抵抗素子で構成される4つの抵抗素子8e,8f,8g,8hがブリッジ接続されたブリッジ型センサー3を構成しており、ブリッジ回路の2つの中点ノードa,bを出力端子A,Bに接続するためのスイッチS2,S2を備えている。さらに、磁気センサー3cについても、同様であり、4つの抵抗素子8i,8j,8k,8mがブリッジ接続されたブリッジ型センサー3を構成しており、ブリッジ回路の2つの中点ノードa,bを出力端子A,Bに接続するためのスイッチS3,S3を備えている。   Similarly, the magnetic sensor 3b includes a bridge-type sensor 3 in which four resistance elements 8e, 8f, 8g, and 8h formed of magnetoresistance elements such as GMR elements are bridge-connected. Switches S2 and S2 for connecting the midpoint nodes a and b to the output terminals A and B are provided. Further, the same applies to the magnetic sensor 3c, and a bridge type sensor 3 in which four resistance elements 8i, 8j, 8k, and 8m are bridge-connected is formed, and two midpoint nodes a and b of the bridge circuit are formed. Switches S3 and S3 for connecting to output terminals A and B are provided.

センサー部2は、磁気センサー3a,3b,3cに設けられた各スイッチS1,S2,S3を択一的に閉状態とすることにより、各磁気センサー3a,3b,3cを順に測定モードへと移行させる。各磁気センサー3a,3b,3cは、測定モードになると、基準電圧Vrefを各抵抗素子で分圧した中点ノードa,bの電位を出力端子A,Bへ出力する。このとき、各磁気センサー3a,3b,3cに外部磁場が作用していれば、その外部磁場に応じてブリッジ回路を構成する各磁気抵抗素子の抵抗値が変化するため、2つの出力端子A,B間に外部磁場に応じた電位差が発生する。ただし、センサー部2の出力端子A,Bから出力される出力信号には、外部磁場に応じた電位差だけでなく、ブリッジ回路を構成する各磁気抵抗素子の抵抗値のバラツキによるオフセット電圧Voffが含まれる。   The sensor unit 2 sequentially switches each magnetic sensor 3a, 3b, 3c to the measurement mode by alternately closing the switches S1, S2, S3 provided on the magnetic sensors 3a, 3b, 3c. Let When each magnetic sensor 3a, 3b, 3c enters the measurement mode, it outputs the potential of the midpoint nodes a, b obtained by dividing the reference voltage Vref by each resistance element to the output terminals A, B. At this time, if an external magnetic field is applied to each magnetic sensor 3a, 3b, 3c, the resistance value of each magnetoresistive element constituting the bridge circuit changes according to the external magnetic field, so that the two output terminals A, A potential difference corresponding to the external magnetic field is generated between B. However, the output signals output from the output terminals A and B of the sensor unit 2 include not only a potential difference according to the external magnetic field but also an offset voltage Voff due to variations in resistance values of the magnetoresistive elements constituting the bridge circuit. It is.

オフセットキャンセル回路9は、センサー部2の一対の出力端子A,Bから出力される出力信号に含まれるオフセット電圧Voffをキャンセルし、外部磁場に応じた信号成分だけを増幅して出力する回路である。このオフセットキャンセル回路9は、センサー部2から出力される出力信号を増幅するアンプ部4と、電圧型DAコンバータ6と、電圧型DAコンバータ6の一方の出力端子に接続される第1の出力抵抗16と、電圧型DAコンバータ6の他方の出力端子に接続される第2の出力抵抗17と、電圧型DAコンバータ6を制御する制御回路7とを備えて構成される。これら各部のうち、少なくともアンプ部4と出力抵抗16,17と電圧型DAコンバータ6とはCMOSプロセスによって同一の半導体チップ上に形成される。尚、2つの出力抵抗16,17の抵抗値は同じである。   The offset cancel circuit 9 is a circuit that cancels the offset voltage Voff included in the output signal output from the pair of output terminals A and B of the sensor unit 2 and amplifies and outputs only the signal component corresponding to the external magnetic field. . The offset cancel circuit 9 includes an amplifier unit 4 that amplifies an output signal output from the sensor unit 2, a voltage type DA converter 6, and a first output resistor connected to one output terminal of the voltage type DA converter 6. 16, a second output resistor 17 connected to the other output terminal of the voltage type DA converter 6, and a control circuit 7 that controls the voltage type DA converter 6. Among these units, at least the amplifier unit 4, the output resistors 16 and 17, and the voltage type DA converter 6 are formed on the same semiconductor chip by a CMOS process. Note that the resistance values of the two output resistors 16 and 17 are the same.

アンプ部4は、センサー部2から出力端子Aに出力される出力信号を増幅する第1の増幅手段となるオペアンプ11と、センサー部2から出力端子Bに出力される出力信号を増幅する第2の増幅手段となるオペアンプ12とを備え、これらオペアンプ11,12によりインスツルメンテーションアンプを構成する。すなわち、オペアンプ11は、その出力端子と反転入力端子とを接続する負帰還路に第1の抵抗13が介挿されており、センサー部2から出力端子Aに出力される第1の出力信号Vipが非反転入力端子に入力され、出力信号Vopを出力する。また、オペアンプ12は、その出力端子と反転入力端子とを接続する負帰還路に第2の抵抗14が介挿されており、センサー部2から出力端子Bに出力される第2の出力信号Vinが非反転入力端子に入力され、出力信号Vonを出力する。尚、第1及び第2の抵抗13,14の抵抗値は、互いに等しい抵抗値に設定される。またアンプ部4は、第3の抵抗15を備えており、この第3の抵抗15を介してオペアンプ11の反転入力端子とオペアンプ12の反転入力端子とが互いに接続されている。この第3の抵抗15の抵抗値を、第1及び第2の抵抗13,14の抵抗値と異なる値にして適宜調整することにより、アンプ部4における信号増幅率を所定倍率に設定することができる。   The amplifier unit 4 is an operational amplifier 11 serving as a first amplification unit that amplifies an output signal output from the sensor unit 2 to the output terminal A, and a second amplifier that amplifies the output signal output from the sensor unit 2 to the output terminal B. And an operational amplifier 12 as an amplification means. The operational amplifiers 11 and 12 constitute an instrumentation amplifier. That is, the operational amplifier 11 includes a first resistor 13 inserted in a negative feedback path connecting the output terminal and the inverting input terminal, and the first output signal Vip output from the sensor unit 2 to the output terminal A. Is input to the non-inverting input terminal and outputs an output signal Vop. Further, the operational amplifier 12 has a second resistor 14 inserted in a negative feedback path connecting the output terminal and the inverting input terminal, and the second output signal Vin output from the sensor unit 2 to the output terminal B. Is input to the non-inverting input terminal and outputs an output signal Von. Note that the resistance values of the first and second resistors 13 and 14 are set to equal resistance values. The amplifier unit 4 includes a third resistor 15, and the inverting input terminal of the operational amplifier 11 and the inverting input terminal of the operational amplifier 12 are connected to each other via the third resistor 15. By appropriately adjusting the resistance value of the third resistor 15 to be different from the resistance values of the first and second resistors 13 and 14, the signal amplification factor in the amplifier unit 4 can be set to a predetermined magnification. it can.

電圧型DAコンバータ6は、制御回路7から出力される所定ビット数の制御信号CNTに応じた出力電圧V1,V2を生成し、第3の抵抗15の両端に対して出力電圧V1,V2を印加する。この電圧型DAコンバータ6は、センサー部2と同様、外部電源から供給される基準電圧Vrefに基づいて動作する。すなわち、電圧型DAコンバータ6は、制御信号CNTに応じて基準電圧Vrefを分圧することにより、2つの出力端子に、センサー部2から出力される第1及び第2の出力信号Vip,Vinに含まれるオフセット電圧Voffに応じた電位差を発生させる。電圧型DAコンバータ6は、その電位差を第3の抵抗15の両端に印加することにより、オフセット電圧Voffに応じた電流を第3の抵抗15だけに流すことができ、第3の抵抗15において電圧降下を生じさせることでオペアンプ11,12の出力信号Vop,Vonからオフセット電圧Voffをキャンセルする。   The voltage type DA converter 6 generates output voltages V1 and V2 corresponding to a control signal CNT having a predetermined number of bits output from the control circuit 7, and applies the output voltages V1 and V2 to both ends of the third resistor 15. To do. This voltage type DA converter 6 operates based on a reference voltage Vref supplied from an external power source, as in the sensor unit 2. That is, the voltage type DA converter 6 divides the reference voltage Vref according to the control signal CNT, so that it is included in the first and second output signals Vip and Vin output from the sensor unit 2 at the two output terminals. A potential difference corresponding to the offset voltage Voff generated is generated. The voltage type DA converter 6 applies a potential difference to both ends of the third resistor 15, thereby allowing a current corresponding to the offset voltage Voff to flow only through the third resistor 15. By causing a drop, the offset voltage Voff is canceled from the output signals Vop and Von of the operational amplifiers 11 and 12.

制御回路7は、センサー部2の動作を制御すると共に、電圧型DAコンバータ6において生じさせる電位差を制御する回路である。すなわち、制御回路7は、センサー部2の各スイッチS1,S2,S3を切り替えて3つの磁気センサー3a,3b,3cを時分割で1つずつ順に測定モードへと移行させると共に、各磁気センサー3a,3b,3cが測定モードにあるときには、その磁気センサーの抵抗素子のバラツキによるオフセット電圧Voffをキャンセルさせるための制御信号CNTを生成して電圧型DAコンバータ6に出力することにより、電圧型DAコンバータ6にオフセット電圧Voffに応じた電位差を生じさせるように制御する。   The control circuit 7 is a circuit that controls the operation of the sensor unit 2 and also controls the potential difference generated in the voltage type DA converter 6. That is, the control circuit 7 switches each of the switches S1, S2, and S3 of the sensor unit 2 to shift the three magnetic sensors 3a, 3b, and 3c to the measurement mode one by one in a time-division manner, and each magnetic sensor 3a. , 3b and 3c are in the measurement mode, a control signal CNT for canceling the offset voltage Voff due to variations in the resistance elements of the magnetic sensor is generated and output to the voltage DA converter 6 to thereby generate the voltage DA converter 6 is controlled to generate a potential difference corresponding to the offset voltage Voff.

この制御回路7は、例えば製品の出荷前に、センサー部2に外部磁場が作用していない状態で、磁気センサー3a,3b,3cのそれぞれにおける各抵抗素子8a〜8mの抵抗値のバラツキによるオフセット電圧Voffを予め測定し、その測定値を保持しておく。例えば、制御回路7は、センサー部2に外部磁場が作用していない状態でのADコンバータ5の出力信号DSに基づき、各磁気センサー3a,3b,3cのオフセット電圧Voffを保持しておく。そして製品の出荷後、外部磁場を測定するときには、予め測定しておいた各磁気センサー3a,3b,3cのオフセット電圧Voffに基づき、制御信号CNTを生成して電圧型DAコンバータ6に出力する。   This control circuit 7 is, for example, an offset due to variations in resistance values of the resistance elements 8a to 8m in each of the magnetic sensors 3a, 3b, and 3c in a state where an external magnetic field is not applied to the sensor unit 2 before shipment of the product. The voltage Voff is measured in advance and the measured value is held. For example, the control circuit 7 holds the offset voltage Voff of each of the magnetic sensors 3 a, 3 b, 3 c based on the output signal DS of the AD converter 5 when no external magnetic field is applied to the sensor unit 2. When the external magnetic field is measured after the product is shipped, the control signal CNT is generated based on the offset voltage Voff of each magnetic sensor 3a, 3b, 3c measured in advance and is output to the voltage type DA converter 6.

ADコンバータ5は、オフセットキャンセル回路9のアンプ部4から出力される出力信号Vop,Vonの電位差を所定ビット数のデジタル信号に変換し、出力信号DSを出力する。この出力信号DSは、センサー回路1から外部へ出力される信号となる。   The AD converter 5 converts the potential difference between the output signals Vop and Von output from the amplifier unit 4 of the offset cancel circuit 9 into a digital signal having a predetermined number of bits, and outputs an output signal DS. The output signal DS is a signal output from the sensor circuit 1 to the outside.

次に電圧型DAコンバータ6について詳しく説明する。電圧型DAコンバータ6は、図2(a),(b)に示すように第1及び第2のDAコンバータ6a,6bを備えており、第1のDAコンバータ6aの出力電圧V1を出力抵抗16を介して第3の抵抗15の一端に印加し、第2のDAコンバータ6bの出力電圧V2を出力抵抗17を介して第3の抵抗15の他端に印加する。   Next, the voltage type DA converter 6 will be described in detail. The voltage type DA converter 6 includes first and second DA converters 6a and 6b as shown in FIGS. 2A and 2B, and the output voltage V1 of the first DA converter 6a is output to the output resistor 16 as shown in FIG. Is applied to one end of the third resistor 15, and the output voltage V 2 of the second DA converter 6 b is applied to the other end of the third resistor 15 via the output resistor 17.

第1のDAコンバータ6aは、図2(a)に示すように、R2Rラダー型DAコンバータとして構成され、制御回路7から出力される制御信号CNTの各ビット信号が入力されるバッファ部21を備えている。バッファ部21は、制御信号CNTのビット数に応じた複数のバッファ22を有している。図3は、バッファ22の一構成例を示す図である。バッファ22は、P型MOSトランジスタ25とN型MOSトランジスタ26とによって構成される第1のインバータ22a、及び、P型MOSトランジスタ27とN型MOSトランジスタ28とによって構成される第2のインバータ22bを備えて構成される。このバッファ22は、入力信号であるビット信号bitNが「1」のときには出力信号Voutとして基準電圧Vrefを出力し、ビット信号bitNが「0」のときには出力信号Voutとして接地電圧(0V)を出力する。つまり、バッファ部21は複数のバッファ22のそれぞれがビット信号に応じて基準電圧Vref又は接地電圧を出力する。そのため、第1のDAコンバータ6aは、制御信号CNTに応じて基準電圧Vrefを分圧した出力信号V1を出力する。   As shown in FIG. 2A, the first DA converter 6a is configured as an R2R ladder type DA converter, and includes a buffer unit 21 to which each bit signal of the control signal CNT output from the control circuit 7 is input. ing. The buffer unit 21 has a plurality of buffers 22 corresponding to the number of bits of the control signal CNT. FIG. 3 is a diagram illustrating a configuration example of the buffer 22. The buffer 22 includes a first inverter 22a composed of a P-type MOS transistor 25 and an N-type MOS transistor 26, and a second inverter 22b composed of a P-type MOS transistor 27 and an N-type MOS transistor 28. It is prepared for. The buffer 22 outputs the reference voltage Vref as the output signal Vout when the bit signal bitN that is the input signal is “1”, and outputs the ground voltage (0 V) as the output signal Vout when the bit signal bitN is “0”. . That is, in the buffer unit 21, each of the plurality of buffers 22 outputs the reference voltage Vref or the ground voltage according to the bit signal. Therefore, the first DA converter 6a outputs an output signal V1 obtained by dividing the reference voltage Vref according to the control signal CNT.

第2のDAコンバータ6bは、図2(b)に示すように、第1のDAコンバータ6aと同様にR2Rラダー型DAコンバータとして構成される。この第2のDAコンバータ6bは、上記と同様のバッファ部21の前段に、制御信号CNTを反転させる反転部23を有している。反転部23は、制御回路7から出力される制御信号CNTの各ビット信号を反転させる複数のインバータ24を備えている。そしてバッファ部21は複数のバッファ22のそれぞれが制御信号CNTの各ビットが反転した信号に基づいて基準電圧Vref又は接地電圧を出力する。そのため、第2のDAコンバータ6bは、制御信号CNTの各ビットが反転した信号に応じて基準電圧Vrefを分圧した出力信号V2を出力する。   The 2nd DA converter 6b is comprised as a R2R ladder type DA converter like the 1st DA converter 6a, as shown in FIG.2 (b). The second DA converter 6b has an inversion unit 23 that inverts the control signal CNT in the preceding stage of the buffer unit 21 similar to the above. The inverting unit 23 includes a plurality of inverters 24 that invert each bit signal of the control signal CNT output from the control circuit 7. The buffer unit 21 outputs the reference voltage Vref or the ground voltage based on a signal obtained by inverting each bit of the control signal CNT in each of the plurality of buffers 22. Therefore, the second DA converter 6b outputs an output signal V2 obtained by dividing the reference voltage Vref according to a signal obtained by inverting each bit of the control signal CNT.

図4は、第1及び第2のDAコンバータ6a,6bのそれぞれの出力電圧V1,V2を示す図である。第1及び第2のDAコンバータ6a,6bは、いずれも接地電圧(0V)から基準電圧Vrefの範囲内で制御信号CNTに応じた出力信号V1,V2を出力する。出力信号V1は制御信号CNTの値の増加に伴って増加し、出力信号V2は制御信号CNTの値の増加に伴って減少する。図4に示すように制御信号CNTが中間値のとき、第1及び第2のDAコンバータ6a,6bの出力信号V1,V2は、基準電圧Vrefの中間電圧(Vref/2)となって互いに等しくなる。センサー部2から一対の出力端子A,Bに出力される出力信号にオフセット電圧Voffが含まれていない場合、制御回路7は、制御信号CNTを中間値にして出力することにより、電圧型DAコンバータ6から出力される2つの出力信号は(Vref/2)の同電位となり、第3の抵抗15の両端には電位差が生じない。これに対し、センサー部2から一対の出力端子A,Bに出力される出力信号にオフセット電圧Voffが含まれている場合、制御回路7は、そのオフセット電圧Voffに応じた制御信号CNTを出力することにより、電圧型DAコンバータ6から出力される2つの出力信号が中間電圧(Vref/2)から外れてそれぞれ異なる電圧となり、第3の抵抗15の両端にオフセット電圧Voffに応じた電位差を生じさせることができる。   FIG. 4 is a diagram showing output voltages V1 and V2 of the first and second DA converters 6a and 6b, respectively. Each of the first and second DA converters 6a and 6b outputs output signals V1 and V2 corresponding to the control signal CNT within the range of the ground voltage (0V) to the reference voltage Vref. The output signal V1 increases as the value of the control signal CNT increases, and the output signal V2 decreases as the value of the control signal CNT increases. As shown in FIG. 4, when the control signal CNT has an intermediate value, the output signals V1 and V2 of the first and second DA converters 6a and 6b become an intermediate voltage (Vref / 2) of the reference voltage Vref and are equal to each other. Become. When the output signal output from the sensor unit 2 to the pair of output terminals A and B does not include the offset voltage Voff, the control circuit 7 outputs the control signal CNT as an intermediate value, thereby outputting the voltage type DA converter. The two output signals output from 6 have the same potential of (Vref / 2), and no potential difference occurs between both ends of the third resistor 15. On the other hand, when the output signal output from the sensor unit 2 to the pair of output terminals A and B includes the offset voltage Voff, the control circuit 7 outputs the control signal CNT corresponding to the offset voltage Voff. As a result, the two output signals output from the voltage-type DA converter 6 deviate from the intermediate voltage (Vref / 2) and become different voltages, and a potential difference corresponding to the offset voltage Voff is generated at both ends of the third resistor 15. be able to.

図5は、第1及び第2のDAコンバータ6a,6bの等価回路を示す図である。第1のDAコンバータ6aは、上述したようにR2Rラダー型DAコンバータとして構成されるため、図5(a)に示すように制御信号CNTに応じて出力電圧Voutを変化させる電圧源31aに対し、抵抗値Rの抵抗32aが接続された構成と等価である。電圧源31aの出力電圧Voutは、Vref/2+ΔVとなり、制御信号CNTに応じてΔVを変化させる。また第2のDAコンバータ6bも同様であり、図5(b)に示すように制御信号CNTに応じて出力電圧Voutを変化させる電圧源31bに対し、抵抗値Rの抵抗32bが接続された構成と等価である。電圧源31bの出力電圧Voutは、Vref/2−ΔVとなり、制御信号CNTに応じてΔVを変化させる。   FIG. 5 is a diagram showing an equivalent circuit of the first and second DA converters 6a and 6b. Since the first DA converter 6a is configured as an R2R ladder type DA converter as described above, the voltage source 31a that changes the output voltage Vout according to the control signal CNT as shown in FIG. This is equivalent to a configuration in which a resistor 32a having a resistance value R is connected. The output voltage Vout of the voltage source 31a becomes Vref / 2 + ΔV, and ΔV is changed according to the control signal CNT. The same applies to the second DA converter 6b. As shown in FIG. 5B, a resistor 32b having a resistance value R is connected to a voltage source 31b that changes the output voltage Vout according to the control signal CNT. Is equivalent to The output voltage Vout of the voltage source 31b is Vref / 2−ΔV, and ΔV is changed according to the control signal CNT.

図5に示す等価回路を適用すると、図1に示すオフセットキャンセル回路9は、図6に示す回路構成と等価である。すなわち、上述した電圧型DAコンバータ6は、制御回路7によって出力電圧Voutが制御される2つの電圧源31a,31bを備える電圧調整部31と、2つの電圧源31a,31bのそれぞれに接続される抵抗32a,32bとを備え、抵抗32aが第3の抵抗15の一端に、抵抗32bが第3の抵抗15の他端に接続された構成と等価である。尚、図6では図5の抵抗32a,32bと図1の出力抵抗16,17を合成して新たな抵抗32a,32bとし、図5の抵抗32a,32bの抵抗値と図1の出力抵抗16,17の抵抗値との合計をR3として示している。ただし、図5に示した抵抗32a,32bの抵抗値をR3に調整し、図1に示した出力抵抗16,17を省略しても良い。   When the equivalent circuit shown in FIG. 5 is applied, the offset cancel circuit 9 shown in FIG. 1 is equivalent to the circuit configuration shown in FIG. That is, the voltage type DA converter 6 described above is connected to each of the voltage adjusting unit 31 including the two voltage sources 31a and 31b whose output voltage Vout is controlled by the control circuit 7, and the two voltage sources 31a and 31b. This is equivalent to a configuration in which the resistors 32 a and 32 b are provided, the resistor 32 a is connected to one end of the third resistor 15, and the resistor 32 b is connected to the other end of the third resistor 15. In FIG. 6, the resistors 32a and 32b of FIG. 5 and the output resistors 16 and 17 of FIG. 1 are combined to form new resistors 32a and 32b, and the resistance values of the resistors 32a and 32b of FIG. 5 and the output resistor 16 of FIG. , 17 and the total resistance value are shown as R3. However, the resistance values of the resistors 32a and 32b shown in FIG. 5 may be adjusted to R3, and the output resistors 16 and 17 shown in FIG. 1 may be omitted.

外部磁場がない状態において、図6に示すように、各磁気センサー3a,3b,3cにおける抵抗素子が抵抗値R1,R2(ただし、R1≠R2)であり、これら抵抗値R1,R2によるオフセット電圧Voffが出力端子A,Bに現れる場合を仮定してオフセットキャンセル回路9の動作について説明する。この場合、出力端子Aの第1の出力信号Vip及び出力端子Bの第2の出力信号Vinは、それぞれ次の式1及び式2によって表される。   In the absence of an external magnetic field, as shown in FIG. 6, the resistance elements in the magnetic sensors 3a, 3b, 3c have resistance values R1, R2 (where R1 ≠ R2), and the offset voltage due to these resistance values R1, R2 The operation of the offset cancel circuit 9 will be described assuming that Voff appears at the output terminals A and B. In this case, the first output signal Vip of the output terminal A and the second output signal Vin of the output terminal B are expressed by the following expressions 1 and 2, respectively.

Figure 2015177205
Figure 2015177205

一方、アンプ部4においてそれら第1及び第2の出力信号Vip,Vinを10倍に増幅させる場合、図6に示すように、第1及び第2の抵抗13,14は抵抗値9R4となり、第3の抵抗15は抵抗値2R4となる。このとき、アンプ部4におけるノードP1について次の式3が成立し、ノードP2について式4が成立する。   On the other hand, when the amplifier unit 4 amplifies the first and second output signals Vip and Vin by 10 times, the first and second resistors 13 and 14 have a resistance value 9R4 as shown in FIG. 3 has a resistance value 2R4. At this time, the following Expression 3 is satisfied for the node P1 in the amplifier unit 4, and Expression 4 is satisfied for the node P2.

Figure 2015177205
Figure 2015177205

上記式3及び式4において(Vref/2+ΔV)は、電圧源31aの出力電圧である。また(Vref/2−ΔV)は、電圧源31bの出力電圧である。これら式3及び式4に基づいて演算を行うと、次の式5が得られる。   In the above formulas 3 and 4, (Vref / 2 + ΔV) is the output voltage of the voltage source 31a. Further, (Vref / 2−ΔV) is an output voltage of the voltage source 31b. When calculation is performed based on these equations 3 and 4, the following equation 5 is obtained.

Figure 2015177205
Figure 2015177205

上記式5において、右辺が0になると、アンプ部4の出力信号Vop,VonがVop=Vonとなり、アンプ部4の出力信号Vop,Vonからオフセット電圧Voffがキャンセルされる。そこで、式1及び式2を用いて、式5の右辺が0になるときの、ΔVを算出すると、次の式6が得られる。   In the above formula 5, when the right side becomes 0, the output signals Vop and Von of the amplifier unit 4 become Vop = Von, and the offset voltage Voff is canceled from the output signals Vop and Von of the amplifier unit 4. Therefore, when ΔV is calculated when the right side of Expression 5 becomes 0 using Expression 1 and Expression 2, the following Expression 6 is obtained.

Figure 2015177205
Figure 2015177205

つまり、電圧調整部31は、式6に基づく出力電圧((Vref/2+ΔV)及び(Vref/2−ΔV))を出力することにより、各磁気センサー3a,3b,3cの抵抗素子のバラツキによるオフセット電圧Voffをキャンセルすることが可能である。尚、アンプ部4における増幅率が10倍とは異なる場合、式6における右辺各項の係数が上記式6とは異なる値となる。   In other words, the voltage adjusting unit 31 outputs the output voltages ((Vref / 2 + ΔV) and (Vref / 2−ΔV)) based on Expression 6, thereby offsetting the resistance elements of the magnetic sensors 3a, 3b, and 3c due to variations. It is possible to cancel the voltage Voff. When the amplification factor in the amplifier unit 4 is different from 10 times, the coefficient of each term on the right side in Equation 6 is different from that in Equation 6.

上記式6に基づいて各抵抗の温度特性を分析する。上記式6における右辺の各項は、いずれも同じ材質の抵抗比となっている。すなわち、(1+9R4/10R3)の第1項において、抵抗R3及びR4は同一のポリシリコン材料によって形成される抵抗であり、温度変化係数が互いに等しいため、温度が変化しても、(1+9R4/10R3)の値は変わらない。これは、(10R3/18R4)の第2項においても同様である。また、((R1−R2)/(R1+R2))の第3項において、抵抗R1及びR2は同一材料の磁気抵抗素子によって形成される抵抗であり、温度変化係数が互いに等しいため、温度が変化しても、((R1−R2)/(R1+R2))の値は変わらない。したがって、本実施形態のオフセットキャンセル回路9は、温度が変化する場合であっても、オフセット電圧VoffをキャンセルするためのΔVの値は変わらないため、任意の温度域においてオフセット電圧Voffを良好にキャンセルすることが可能である。   Based on Equation 6, the temperature characteristics of each resistor are analyzed. Each term on the right side in Equation 6 is a resistance ratio of the same material. That is, in the first term of (1 + 9R4 / 10R3), the resistors R3 and R4 are resistors formed of the same polysilicon material, and the temperature change coefficients are equal to each other, so that even if the temperature changes, (1 + 9R4 / 10R3) ) Value does not change. The same applies to the second term of (10R3 / 18R4). In the third term of ((R1-R2) / (R1 + R2)), resistors R1 and R2 are resistors formed by magnetoresistive elements of the same material, and the temperature change coefficients are equal to each other, so that the temperature changes. However, the value of ((R1-R2) / (R1 + R2)) does not change. Therefore, the offset cancel circuit 9 of the present embodiment cancels the offset voltage Voff satisfactorily in an arbitrary temperature range because the value of ΔV for canceling the offset voltage Voff does not change even when the temperature changes. Is possible.

また上述した電圧型DAコンバータ6は、MOSトランジスタ25,26,27,28を用いているものの、それらMOSトランジスタ25,26,27,28を単なるスイッチング素子として使用し、電流源として使用していないため、フリッカーノイズの影響がでない構成となっている。それ故、MOSトランジスタ25,26,27,28の面積を大きくする必要はなく、回路規模を小型化することが可能である。   Moreover, although the voltage type DA converter 6 described above uses MOS transistors 25, 26, 27, and 28, these MOS transistors 25, 26, 27, and 28 are used as mere switching elements and are not used as current sources. Therefore, the configuration is not affected by flicker noise. Therefore, it is not necessary to increase the area of the MOS transistors 25, 26, 27, and 28, and the circuit scale can be reduced.

さらに上述した電圧型DAコンバータ6は、各磁気センサー3a,3b,3cが動作する基準電圧Vrefと同じ基準電圧Vrefを分圧してオフセット電圧Voffをキャンセルする。そのため、外部電源から供給される基準電圧Vrefが変動し、各磁気センサー3a,3b,3cにおける中点ノードa,bの電圧が変化した場合であっても、電圧型DAコンバータ6は、基準電圧Vrefの変動に連動させて分圧値を変化させることが可能であり、アンプ部4の出力信号Vop,Vonに基準電圧Vrefの変動によるノイズが出ない構成である。   Further, the voltage type DA converter 6 described above divides the same reference voltage Vref as the reference voltage Vref at which each of the magnetic sensors 3a, 3b, 3c operates to cancel the offset voltage Voff. Therefore, even if the reference voltage Vref supplied from the external power source fluctuates and the voltages at the midpoint nodes a and b in the magnetic sensors 3a, 3b and 3c change, the voltage type DA converter 6 The divided voltage value can be changed in conjunction with the change in Vref, and the output signals Vop and Von of the amplifier unit 4 do not generate noise due to the change in the reference voltage Vref.

以上のように、本実施形態のオフセットキャンセル回路9は、負帰還路に第1の抵抗13が介挿され、センサー部2から出力される第1の出力信号Vipを非反転入力端子に入力して増幅する第1の増幅手段となるオペアンプ11と、負帰還路に第2の抵抗14が介挿され、センサー部2から出力される第2の出力信号Vinを非反転入力端子に入力して増幅する第2の増幅手段となるオペアンプ12と、オペアンプ11の反転入力端子とオペアンプ12の反転入力端子との間に接続される第3の抵抗15と、第3の抵抗15の両端に接続される電圧型DAコンバータ6とを備えている。そして電圧型DAコンバータ6は、所定の基準電圧Vrefを分圧することによってセンサー部2から出力される第1及び第2の出力信号Vip,Vinに含まれるオフセット電圧Voffに応じた電位差を発生させて第3の抵抗15の両端に印加することにより、第1の増幅手段となるオペアンプ11及び第2の増幅手段となるオペアンプ12の出力信号Vop,Vonからオフセット電圧Voffをキャンセルする。このようなオフセットキャンセル回路9は、センサー部2においてブリッジ回路を構成する各抵抗素子の温度特性の影響を受けることなく、各抵抗素子のバラツキによって発生するオフセット電圧Voffを良好にキャンセルすることが可能である。またフリッカーノイズや基準電圧Vrefの変動に伴うノイズを低減することが可能であり、アンプ部4の出力信号Vop,Vonにノイズが含まれることを抑制することも可能である。さらにノイズを低減するために回路規模を大きくする必要がないため、スマートフォンなどの小型の情報機器に実装する回路としても適している。   As described above, in the offset cancel circuit 9 of the present embodiment, the first resistor 13 is inserted in the negative feedback path, and the first output signal Vip output from the sensor unit 2 is input to the non-inverting input terminal. An operational amplifier 11 serving as a first amplifying means to be amplified and a second resistor 14 inserted in the negative feedback path, and a second output signal Vin output from the sensor unit 2 is input to the non-inverting input terminal. An operational amplifier 12 serving as a second amplification means to be amplified, a third resistor 15 connected between the inverting input terminal of the operational amplifier 11 and the inverting input terminal of the operational amplifier 12, and both ends of the third resistor 15 are connected. The voltage type DA converter 6 is provided. The voltage type DA converter 6 generates a potential difference corresponding to the offset voltage Voff included in the first and second output signals Vip and Vin output from the sensor unit 2 by dividing a predetermined reference voltage Vref. By applying the voltage to both ends of the third resistor 15, the offset voltage Voff is canceled from the output signals Vop and Von of the operational amplifier 11 serving as the first amplification means and the operational amplifier 12 serving as the second amplification means. Such an offset cancel circuit 9 can satisfactorily cancel the offset voltage Voff generated by the variation of each resistance element without being affected by the temperature characteristics of each resistance element constituting the bridge circuit in the sensor unit 2. It is. Further, it is possible to reduce flicker noise and noise associated with fluctuations in the reference voltage Vref, and it is also possible to suppress the inclusion of noise in the output signals Vop and Von of the amplifier unit 4. Furthermore, since it is not necessary to increase the circuit scale in order to reduce noise, it is also suitable as a circuit to be mounted on a small information device such as a smartphone.

また上述したオフセットキャンセル回路9は、電圧型DAコンバータ6の一方の出力端子に接続される第1の出力抵抗16と、電圧型DAコンバータ6の他方の出力端子に接続される第2の出力抵抗17とを備えており、電圧型DAコンバータ6は、オフセット電圧Voffに応じて発生させた電位差を、第1の出力抵抗16及び第2の出力抵抗17を介して第3の抵抗15の両端に印加する。このような構成により、例えば電圧型DAコンバータ6が上述したようなR2Rラダー型DAコンバータではなく、一般的な電圧型DAコンバータであってもオフセット電圧Voffを良好にキャンセルすることができるようになる。つまり、理想的な電圧型DAコンバータは、一般に出力インピーダンスがゼロであるため、図1に示したように電圧型DAコンバータ6の一対の出力端子のそれぞれに出力抵抗16,17を接続することが必要となり、それらの出力抵抗16,17を接続することによりオフセット電圧Voffをキャンセルすることができるようになる。   The offset cancel circuit 9 described above includes a first output resistor 16 connected to one output terminal of the voltage type DA converter 6 and a second output resistor connected to the other output terminal of the voltage type DA converter 6. The voltage type DA converter 6 applies a potential difference generated according to the offset voltage Voff to both ends of the third resistor 15 via the first output resistor 16 and the second output resistor 17. Apply. With such a configuration, for example, even if the voltage type DA converter 6 is not the R2R ladder type DA converter as described above but a general voltage type DA converter, the offset voltage Voff can be canceled satisfactorily. . That is, since an ideal voltage type DA converter generally has an output impedance of zero, it is possible to connect output resistors 16 and 17 to each of a pair of output terminals of the voltage type DA converter 6 as shown in FIG. The offset voltage Voff can be canceled by connecting these output resistors 16 and 17.

また出力抵抗16,17を設けることにより、出力抵抗16,17の抵抗値を変更すれば、上記(式6)における(R3/R4)の比を比較的簡単に調整することができる。そのため、(式6)におけるΔVの全体スケールを比較的簡単に調整することができるという利点もある。すなわち、オフセット電圧Voffは基準電圧Vrefと比較して小さいため、電圧型DAコンバータ6の出力電圧V1,V2は図4に示したように0〜Vrefまでの広範囲な値を採り得るものである必要はなく、Vref/2を中心に一定の範囲内(例えば±Vref/4)の値を採り得るものであれば良い。このような出力電圧V1,V2の範囲は(R3/R4)の比を調整することにより変更可能であるため、出力抵抗16,17の抵抗値により(R3/R4)の比を調整できるようにすれば、回路設計が行い易くなる。   If the resistance values of the output resistors 16 and 17 are changed by providing the output resistors 16 and 17, the ratio of (R3 / R4) in (Expression 6) can be adjusted relatively easily. Therefore, there is an advantage that the entire scale of ΔV in (Expression 6) can be adjusted relatively easily. That is, since the offset voltage Voff is smaller than the reference voltage Vref, the output voltages V1 and V2 of the voltage type DA converter 6 must be capable of taking a wide range of values from 0 to Vref as shown in FIG. There is no limitation as long as it can take a value within a certain range (for example, ± Vref / 4) around Vref / 2. Since such a range of the output voltages V1 and V2 can be changed by adjusting the ratio of (R3 / R4), the ratio of (R3 / R4) can be adjusted by the resistance values of the output resistors 16 and 17. This makes it easier to design the circuit.

また電圧型DAコンバータ6を、上述したようにR2Rラダー型DAコンバータとして構成する場合には、R2Rラダー型DAコンバータに含まれる各抵抗を、第1乃至第3の抵抗13,14,15のそれぞれと同じ材料で形成することにより、温度変化などの影響を受けにくいオフセットキャンセル回路9を構成することが可能である。また第1の出力抵抗16と第2の出力抵抗17とを設ける構成においては、第1の出力抵抗16及び第2の出力抵抗17についても第1乃至第3の抵抗13,14,15と同じ材料で形成することが好ましい。   Further, when the voltage type DA converter 6 is configured as an R2R ladder type DA converter as described above, the resistors included in the R2R ladder type DA converter are respectively connected to the first to third resistors 13, 14, 15. By using the same material, it is possible to configure the offset cancel circuit 9 that is not easily affected by temperature changes. In the configuration in which the first output resistor 16 and the second output resistor 17 are provided, the first output resistor 16 and the second output resistor 17 are the same as the first to third resistors 13, 14, 15. It is preferable to form with a material.

以上、本発明の一実施形態について説明したが、本発明は上述した内容に限定されるものではない。   As mentioned above, although one Embodiment of this invention was described, this invention is not limited to the content mentioned above.

例えば、上記実施形態においては、ブリッジ型センサー3の一例として、磁気センサー3a,3b,3cを例示した。しかし、上述したオフセットキャンセル回路9の適用範囲は、必ずしも磁気センサーに限られない。例えばブリッジ型センサー3は、圧力センサーであっても良いし、他のセンサーであっても良い。すなわち、上述したオフセットキャンセル回路9は、複数の抵抗素子がブリッジ接続されて構成される任意のブリッジ型センサー3の出力信号に含まれるオフセット電圧Voffをキャンセルすることが可能である。   For example, in the above embodiment, the magnetic sensors 3a, 3b, and 3c are illustrated as an example of the bridge-type sensor 3. However, the application range of the offset cancel circuit 9 described above is not necessarily limited to a magnetic sensor. For example, the bridge sensor 3 may be a pressure sensor or another sensor. That is, the offset cancel circuit 9 described above can cancel the offset voltage Voff included in the output signal of an arbitrary bridge-type sensor 3 configured by connecting a plurality of resistance elements in a bridge configuration.

また上記実施形態においては、センサー部2に、互いに直交する3軸方向の外部磁場を検知するために3つの磁気センサー3a,3b,3cが設けられる場合を例示したが、センサー部2は3軸方向の外部磁場を検知可能であることは必要でない。つまり、センサー部2には、少なくとも1つのブリッジ型センサー3が設けられていればよい。   Moreover, in the said embodiment, although the case where the sensor part 2 was provided with the three magnetic sensors 3a, 3b, and 3c in order to detect the external magnetic field of the triaxial direction orthogonal to each other was illustrated, the sensor part 2 has three axes. It is not necessary to be able to detect an external magnetic field in the direction. In other words, the sensor unit 2 only needs to be provided with at least one bridge-type sensor 3.

1…センサー回路、2…センサー部、3…ブリッジ型センサー、3a,3b,3c…磁気センサー、4…アンプ部、5…ADコンバータ、6…電圧型DAコンバータ、7…制御回路、8a〜8m…抵抗素子、9…オフセットキャンセル回路、11…オペアンプ(第1の増幅手段)、12…オペアンプ(第2の増幅手段)、13…第1の抵抗、14…第2の抵抗、15…第3の抵抗、16…出力抵抗(第1の出力抵抗)、17…出力抵抗(第2の出力抵抗)、S1,S2,S3…スイッチ。   DESCRIPTION OF SYMBOLS 1 ... Sensor circuit, 2 ... Sensor part, 3 ... Bridge type sensor, 3a, 3b, 3c ... Magnetic sensor, 4 ... Amplifier part, 5 ... AD converter, 6 ... Voltage type DA converter, 7 ... Control circuit, 8a-8m DESCRIPTION OF SYMBOLS ... Resistance element, 9 ... Offset cancellation circuit, 11 ... Operational amplifier (first amplification means), 12 ... Operational amplifier (second amplification means), 13 ... First resistance, 14 ... Second resistance, 15 ... Third 16, output resistance (first output resistance), 17, output resistance (second output resistance), S 1, S 2, S 3, switch.

Claims (4)

複数の抵抗素子がブリッジ接続されて構成され、所定の基準電圧に基づいて動作するブリッジ型センサーの出力信号に含まれるオフセット電圧をキャンセルするオフセットキャンセル回路であって、
負帰還路に第1の抵抗が介挿され、前記ブリッジ型センサーから出力される第1の出力信号を非反転入力端子に入力して増幅する第1の増幅手段と、
負帰還路に第2の抵抗が介挿され、前記ブリッジ型センサーから出力される第2の出力信号を非反転入力端子に入力して増幅する第2の増幅手段と、
前記第1の増幅手段の反転入力端子と前記第2の増幅手段の反転入力端子との間に接続される第3の抵抗と、
前記第3の抵抗の両端に対して接続される電圧型DAコンバータと、
を備え、
前記電圧型DAコンバータは、前記所定の基準電圧を分圧することによって前記ブリッジ型センサーから出力される前記第1及び第2の出力信号に含まれるオフセット電圧に応じた電位差を発生させて前記第3の抵抗の両端に印加することにより、前記第1及び第2の増幅手段の出力信号から前記オフセット電圧をキャンセルすることを特徴とするオフセットキャンセル回路。
An offset cancel circuit configured to bridge a plurality of resistance elements and cancel an offset voltage included in an output signal of a bridge-type sensor that operates based on a predetermined reference voltage,
A first amplifying unit, wherein a first resistor is inserted in a negative feedback path, and a first output signal output from the bridge-type sensor is input to a non-inverting input terminal for amplification;
A second amplifying unit, wherein a second resistor is inserted in the negative feedback path, and a second output signal output from the bridge-type sensor is input to a non-inverting input terminal and amplified;
A third resistor connected between the inverting input terminal of the first amplifying means and the inverting input terminal of the second amplifying means;
A voltage type DA converter connected to both ends of the third resistor;
With
The voltage type DA converter generates a potential difference according to an offset voltage included in the first and second output signals output from the bridge type sensor by dividing the predetermined reference voltage, thereby generating the third difference. An offset cancel circuit that cancels the offset voltage from the output signals of the first and second amplifying means by applying the voltage across the resistor.
前記電圧型DAコンバータの一方の出力端子に接続される第1の出力抵抗と、
前記電圧型DAコンバータの他方の出力端子に接続される第2の出力抵抗と、
を更に備え、
前記電圧型DAコンバータは、前記第1の出力抵抗と前記第2の出力抵抗とを介して前記電位差を前記第3の抵抗の両端に印加することを特徴とする請求項1に記載のオフセットキャンセル回路。
A first output resistor connected to one output terminal of the voltage type DA converter;
A second output resistor connected to the other output terminal of the voltage type DA converter;
Further comprising
2. The offset cancellation according to claim 1, wherein the voltage type DA converter applies the potential difference to both ends of the third resistor via the first output resistor and the second output resistor. circuit.
前記電圧型DAコンバータは、R2Rラダー型DAコンバータであることを特徴とする請求項1又は2に記載のオフセットキャンセル回路。   The offset cancel circuit according to claim 1, wherein the voltage type DA converter is an R2R ladder type DA converter. 前記第1の抵抗と、前記第2の抵抗と、前記第3の抵抗と、前記R2Rラダー型DAコンバータに含まれる抵抗とが同じ材料で形成されることを特徴とする請求項3に記載のオフセットキャンセル回路。   The said 1st resistance, the said 2nd resistance, the said 3rd resistance, and the resistance contained in the said R2R ladder type DA converter are formed with the same material, The Claim 3 characterized by the above-mentioned. Offset cancel circuit.
JP2014049618A 2014-03-13 2014-03-13 offset cancellation circuit Pending JP2015177205A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014049618A JP2015177205A (en) 2014-03-13 2014-03-13 offset cancellation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014049618A JP2015177205A (en) 2014-03-13 2014-03-13 offset cancellation circuit

Publications (1)

Publication Number Publication Date
JP2015177205A true JP2015177205A (en) 2015-10-05

Family

ID=54256029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014049618A Pending JP2015177205A (en) 2014-03-13 2014-03-13 offset cancellation circuit

Country Status (1)

Country Link
JP (1) JP2015177205A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019097871A1 (en) * 2017-11-16 2019-05-23 アズビル株式会社 Instrumentation amplifier
WO2019097870A1 (en) * 2017-11-16 2019-05-23 アズビル株式会社 Instrumentation amplifier

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846515A (en) * 1994-07-28 1996-02-16 Sanyo Electric Co Ltd D/a converter
JPH08240499A (en) * 1995-01-03 1996-09-17 Motorola Inc Sensor circuit and compensation method
JP2006174122A (en) * 2004-12-16 2006-06-29 Oki Electric Ind Co Ltd Output amplifier circuit, and sensor device using the same
JP2010171863A (en) * 2009-01-26 2010-08-05 Sanyo Electric Co Ltd Voltage regulation circuit
JP2012129687A (en) * 2010-12-14 2012-07-05 Ricoh Co Ltd A/d converter
JP2013021439A (en) * 2011-07-08 2013-01-31 New Japan Radio Co Ltd Successive approximation ad conversion method and device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846515A (en) * 1994-07-28 1996-02-16 Sanyo Electric Co Ltd D/a converter
JPH08240499A (en) * 1995-01-03 1996-09-17 Motorola Inc Sensor circuit and compensation method
JP2006174122A (en) * 2004-12-16 2006-06-29 Oki Electric Ind Co Ltd Output amplifier circuit, and sensor device using the same
JP2010171863A (en) * 2009-01-26 2010-08-05 Sanyo Electric Co Ltd Voltage regulation circuit
JP2012129687A (en) * 2010-12-14 2012-07-05 Ricoh Co Ltd A/d converter
JP2013021439A (en) * 2011-07-08 2013-01-31 New Japan Radio Co Ltd Successive approximation ad conversion method and device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019097871A1 (en) * 2017-11-16 2019-05-23 アズビル株式会社 Instrumentation amplifier
WO2019097870A1 (en) * 2017-11-16 2019-05-23 アズビル株式会社 Instrumentation amplifier

Similar Documents

Publication Publication Date Title
JP4515241B2 (en) Output amplifier circuit and sensor device using the same
JP5827759B2 (en) Amplifier circuit and amplifier circuit IC chip
EP2784521B1 (en) Sensor apparatus and method
JP6180752B2 (en) Sensor device
KR101918338B1 (en) Sensor device
US9000824B2 (en) Offset cancel circuit
CN111693187B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP2020148699A5 (en)
JP2010136039A (en) Signal amplifier and magnetic sensor device
JP2015177205A (en) offset cancellation circuit
US20120198946A1 (en) Pressure-sensitive amplifier stage
JP5129302B2 (en) Sensor threshold value determination circuit
JP5371505B2 (en) Temperature compensation circuit and acceleration or angular velocity sensor
JP6586853B2 (en) Current source circuit and detection circuit
US9116028B2 (en) Thermal flow sensor and method of generating flow rate detection signal by the thermal flow sensor
JP2015021881A (en) Current detection sensor
EP2878927B1 (en) Sensor circuit for measuring a physical quantity
JP5856557B2 (en) Sensor threshold value determination circuit
JP6357182B2 (en) Sensor device
JP2016086230A (en) Sensor device
JP5944669B2 (en) Sensor threshold value determination circuit
JP2016194462A (en) Sensor device
JP6339388B2 (en) Sensor threshold value determination circuit
JP2014207611A (en) Instrumentation amplifier
JP2014102095A (en) Sensor threshold decision circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180710