KR20210052970A - Method and apparatus for detecting clock frequency - Google Patents
Method and apparatus for detecting clock frequency Download PDFInfo
- Publication number
- KR20210052970A KR20210052970A KR1020190138668A KR20190138668A KR20210052970A KR 20210052970 A KR20210052970 A KR 20210052970A KR 1020190138668 A KR1020190138668 A KR 1020190138668A KR 20190138668 A KR20190138668 A KR 20190138668A KR 20210052970 A KR20210052970 A KR 20210052970A
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- signal
- converted
- value
- clock
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
Abstract
Description
본 발명은 클럭 신호의 주파수를 검출하는 장치 및 그 방법에 관한 것이다.The present invention relates to an apparatus and method for detecting the frequency of a clock signal.
주지하고 있는 바와 같이, 유도탄과 같은 경성 실시간 시스템(hard real-time system)은 작업의 시작이나 완료에 대한 시간의 정확성과 예측성을 보장해 주어야 한다.As is well known, a hard real-time system such as a guided missile must ensure the accuracy and predictability of the time for the start or completion of a task.
이와 같은 실시간 시스템은 통상적으로 디지털 컴퓨터로 구현되며, 작업의 실행 주기나 실행 시간은 클럭 신호의 주파수로 결정된다. 따라서 클럭 신호의 주파수 변화는 시스템의 특성 변화를 의미한다.Such a real-time system is typically implemented with a digital computer, and the execution cycle or execution time of a task is determined by the frequency of a clock signal. Therefore, a change in the frequency of the clock signal means a change in the characteristics of the system.
하지만 디지털 컴퓨터는 클럭 신호에 따라 상대적으로 동작하는 시스템이기 때문에 자체적으로 주파수의 변화를 감지하여 정상 동작 유무를 판단할 수 없다.However, since a digital computer is a system that operates relatively according to a clock signal, it cannot detect a change in frequency by itself to determine whether or not it operates normally.
일 실시예에 따른 해결하고자 하는 과제는, 필터의 필터링 감쇄구간의 선형 특성을 이용하여 클럭 신호의 주파수를 검출하는 클럭 주파수 검출 장치 및 방법을 제공하는 것이다.A problem to be solved according to an embodiment is to provide a clock frequency detection apparatus and method for detecting a frequency of a clock signal by using a linear characteristic of a filtering attenuation section of a filter.
해결하고자 하는 과제는 이상에서 언급한 것으로 제한되지 않으며, 언급되지 않은 또 다른 해결하고자 하는 과제는 아래의 기재로부터 본 발명이 속하는 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The problem to be solved is not limited to those mentioned above, and another problem to be solved that is not mentioned will be clearly understood by those of ordinary skill in the art to which the present invention belongs from the following description.
제 1 관점에 따른 클럭 주파수 검출 장치는, 필터링 감쇄구간 대역의 신호로 변환된 클럭 신호를 필터링하여 주파수의 변화에 따라 진폭이 달라지는 신호를 출력하는 필터부와, 상기 필터부의 출력 신호의 피크 전압을 검출하여 직류 전압 값으로 변환하는 피크 전압 검출부와, 아날로그 값인 상기 직류 전압 값을 디지털 값으로 변환하여 출력하는 신호 변환부와, 상기 변환된 디지털 값으로부터 주파수를 검출하는 주파수 검출부를 포함한다.A clock frequency detection apparatus according to a first aspect includes a filter unit configured to output a signal whose amplitude varies according to a change in frequency by filtering a clock signal converted into a signal of a filtering attenuation interval band, and a peak voltage of the output signal of the filter unit. And a peak voltage detection unit that detects and converts the DC voltage value, a signal conversion unit that converts the DC voltage value, which is an analog value, to a digital value and outputs a digital value, and a frequency detection unit that detects a frequency from the converted digital value.
여기서, 상기 클럭 신호를 기 설정 비율로 분주시켜 상기 필터링 감쇄구간 대역의 신호로 변환하여 상기 필터부에 제공하는 분주부를 더 포함할 수 있다.Here, the clock signal may be divided at a preset ratio, converted into a signal of the filtering attenuation period band, and a divider provided to the filter unit may be further included.
상기 주파수 검출부는, 상기 변환된 디지털 값을 기 저장된 룩-업 테이블과 비교한 결과에 기초하여 상기 주파수를 검출할 수 있다.The frequency detector may detect the frequency based on a result of comparing the converted digital value with a pre-stored look-up table.
상기 주파수 검출부에 의한 상기 주파수의 검출 결과에 기초하여 상기 분주부의 분주 비율을 조절하는 조절부를 더 포함할 수 있다.It may further include a control unit for adjusting the division ratio of the division unit based on the frequency detection result by the frequency detection unit.
제 2 관점에 따른 클럭 주파수 검출 장치의 클럭 주파수 검출 방법은, 필터링 감쇄구간 대역의 신호로 변환된 클럭 신호를 필터링하여 주파수의 변화에 따라 진폭이 달라지는 신호를 생성하는 단계와, 상기 생성된 신호의 피크 전압을 검출하여 직류 전압 값으로 변환하는 단계와, 아날로그 값인 상기 변환된 직류 전압 값을 디지털 값으로 변환하는 단계와, 상기 변환된 디지털 값으로부터 주파수를 검출하는 단계를 포함한다.The clock frequency detection method of the clock frequency detection apparatus according to the second aspect includes the steps of generating a signal whose amplitude varies according to a change in frequency by filtering a clock signal converted into a signal of a filtering attenuation interval band, and Detecting a peak voltage and converting it into a DC voltage value, converting the converted DC voltage value, which is an analog value, to a digital value, and detecting a frequency from the converted digital value.
여기서, 상기 클럭 신호를 기 설정 비율로 분주시켜 상기 필터링 감쇄구간 대역의 신호로 변환하는 단계를 더 포함할 수 있다.Here, it may further include the step of dividing the clock signal at a preset ratio and converting the signal into the filtering attenuation period band.
상기 주파수를 검출할 때에, 상기 변환된 디지털 값을 기 저장된 룩-업 테이블과 비교한 결과에 기초하여 상기 주파수를 검출할 수 있다.When detecting the frequency, the frequency may be detected based on a result of comparing the converted digital value with a pre-stored look-up table.
상기 주파수의 검출 결과에 기초하여 상기 분주의 비율을 조절하는 단계를 더 포함할 수 있다.It may further include the step of adjusting the ratio of the division based on the detection result of the frequency.
제 3 관점에 따른 컴퓨터 프로그램을 저장하고 있는 컴퓨터 판독 가능 기록매체는, 상기 컴퓨터 프로그램은, 프로세서에 의해 실행되면, 필터링 감쇄구간 대역의 신호로 변환된 클럭 신호를 필터링하여 주파수의 변화에 따라 진폭이 달라지는 신호를 생성하는 단계와, 상기 생성된 신호의 피크 전압을 검출하여 직류 전압 값으로 변환하는 단계와, 아날로그 값인 상기 변환된 직류 전압 값을 디지털 값으로 변환하는 단계와, 상기 변환된 디지털 값으로부터 주파수를 검출하는 단계를 포함하는 방법을 상기 프로세서가 수행하도록 하기 위한 명령어를 포함한다.The computer-readable recording medium storing the computer program according to the third aspect, when executed by a processor, filters the clock signal converted into a signal in the filtering attenuation interval band, and the amplitude is changed according to the change in frequency. Generating a different signal, detecting the peak voltage of the generated signal and converting it into a DC voltage value, converting the converted DC voltage value, which is an analog value, to a digital value, and from the converted digital value And instructions for causing the processor to perform a method comprising detecting a frequency.
제 4 관점에 따른 컴퓨터 판독 가능 기록매체에 저장되어 있는 컴퓨터 프로그램은, 상기 컴퓨터 프로그램은, 프로세서에 의해 실행되면, 필터링 감쇄구간 대역의 신호로 변환된 클럭 신호를 필터링하여 주파수의 변화에 따라 진폭이 달라지는 신호를 생성하는 단계와, 상기 생성된 신호의 피크 전압을 검출하여 직류 전압 값으로 변환하는 단계와, 아날로그 값인 상기 변환된 직류 전압 값을 디지털 값으로 변환하는 단계와, 상기 변환된 디지털 값으로부터 주파수를 검출하는 단계를 포함하는 방법을 상기 프로세서가 수행하도록 하기 위한 명령어를 포함한다.In the computer program stored in the computer-readable recording medium according to the fourth aspect, the computer program, when executed by a processor, filters a clock signal converted into a signal in a filtering attenuation interval band, and has an amplitude according to a change in frequency. Generating a different signal, detecting the peak voltage of the generated signal and converting it into a DC voltage value, converting the converted DC voltage value, which is an analog value, to a digital value, and from the converted digital value And instructions for causing the processor to perform a method comprising detecting a frequency.
일 실시예에 따르면, 필터의 필터링 감쇄구간의 선형 특성을 이용하여 클럭 신호의 주파수를 검출할 수 있다. 이러한 클럭 신호 주파수 검출 기술은 작업의 실행 주기나 실행 시간을 클럭 신호의 주파수로 결정하는 디지털 컴퓨터에 적용할 경우에 해당 디지털 컴퓨터가 주파수의 변화를 감지하여 정상 동작 유무를 판단할 수 있는 효과가 있다.According to an embodiment, the frequency of the clock signal may be detected by using a linear characteristic of the filtering attenuation period of the filter. When such a clock signal frequency detection technology is applied to a digital computer that determines the execution cycle or execution time of a task as the frequency of the clock signal, the digital computer has the effect of detecting a change in frequency to determine the normal operation. .
도 1은 일 실시예에 따른 클럭 주파수 검출 장치의 구성도이다.
도 2는 일 실시예에 따른 클럭 주파수 검출 장치에서 수행하는 클럭 주파수 검출 방법을 설명하기 위한 흐름도이다.
도 3은 RC 필터를 예시한 것이다.
도 4는 RC 필터의 필터링 감쇄구간을 예시한 것이다.
도 5는 주파수에 따른 RC 필터의 통과 특성을 나타낸 그래프이다.
도 6은 각각의 주파수에 대한 피크 전압 검출에 의한 출력 DC 값을 예시한 그래프이다.1 is a block diagram of an apparatus for detecting a clock frequency according to an exemplary embodiment.
2 is a flowchart illustrating a clock frequency detection method performed by the clock frequency detection apparatus according to an exemplary embodiment.
3 illustrates an RC filter.
4 illustrates a filtering attenuation period of an RC filter.
5 is a graph showing a pass characteristic of an RC filter according to a frequency.
6 is a graph illustrating an output DC value by detecting a peak voltage for each frequency.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범주는 청구항에 의해 정의될 뿐이다.Advantages and features of the present invention, and a method of achieving them will become apparent with reference to the embodiments described below in detail together with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only these embodiments make the disclosure of the present invention complete, and those skilled in the art to which the present invention pertains. It is provided to fully inform the person of the scope of the invention, and the scope of the invention is only defined by the claims.
본 발명의 실시예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명은 본 발명의 실시예들을 설명함에 있어 실제로 필요한 경우 외에는 생략될 것이다. 그리고 후술되는 용어들은 본 발명의 실시예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In describing the embodiments of the present invention, detailed descriptions of known functions or configurations will be omitted except when actually necessary in describing the embodiments of the present invention. In addition, terms to be described later are terms defined in consideration of functions in an embodiment of the present invention, which may vary according to the intention or custom of users or operators. Therefore, the definition should be made based on the contents throughout the present specification.
본 명세서에서 단수의 표현은 문맥상 명백하게 다름을 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, 포함하다’또는‘구성하다’ 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In the present specification, expressions in the singular include plural expressions unless the context clearly indicates otherwise. In the present application, terms such as'comprise' or'comprise' are intended to designate the existence of features, numbers, steps, actions, components, parts, or a combination thereof described in the specification, but one or more other features. It is to be understood that the presence or addition of elements or numbers, steps, actions, components, parts, or combinations thereof, does not preclude in advance.
또한, 본 발명의 실시예에서, 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적인 연결뿐 아니라, 다른 매체를 통한 간접적인 연결의 경우도 포함한다. 또한 어떤 부분이 어떤 구성 요소를 포함한다는 의미는, 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있다는 것을 의미한다.In addition, in the embodiment of the present invention, when a part is connected to another part, this includes not only a direct connection but also an indirect connection through another medium. In addition, the meaning that a part includes a certain component means that other components may be further included rather than excluding other components unless specifically stated to the contrary.
도 1은 일 실시예에 따른 클럭 주파수 검출 장치의 구성도이다.1 is a block diagram of an apparatus for detecting a clock frequency according to an exemplary embodiment.
도 1에 나타낸 바와 같이 클럭 주파수 검출 장치(100)는 필터부(110), 피크 전압 검출부(120), 신호 변환부(130) 및 주파수 검출부(140)를 포함하며, 분주부(150) 및/또는 조절부(160)를 더 포함할 수 있다.As shown in FIG. 1, the clock
분주부(150)는 클럭 신호를 기 설정 비율로 분주시켜 필터부(110)의 필터링 감쇄구간 대역의 신호로 변환하여 필터부(110)에 제공한다.The
필터부(110)는 분주부(150)로부터 제공되는 필터링 감쇄구간 대역의 신호로 변환된 클럭 신호를 필터링하여 주파수의 변화에 따라 진폭이 달라지는 신호를 출력한다.The
피크 전압 검출부(120)는 필터부(110)의 출력 신호의 피크 전압을 검출하여 직류 전압 값으로 변환한다.The peak
신호 변환부(130)는 아날로그 값인 피크 전압 검출부(120)의 직류 전압 값을 디지털 값으로 변환하여 출력한다.The
주파수 검출부(140)는 신호 변환부(130)에 의하여 변환된 디지털 값으로부터 주파수를 검출한다. 예를 들어, 주파수 검출부(140)는 신호 변환부(130)에 의하여 변환된 디지털 값을 기 저장된 룩-업 테이블(Look Up Table)과 비교한 결과에 기초하여 주파수를 검출할 수 있다.The
조절부(160)는 주파수 검출부(140)에 의한 주파수의 검출 결과에 기초하여 분주부(150)의 분주 비율을 조절한다.The
도 2는 일 실시예에 따른 클럭 주파수 검출 장치에서 수행하는 클럭 주파수 검출 방법을 설명하기 위한 흐름도이다.2 is a flowchart illustrating a clock frequency detection method performed by the clock frequency detection apparatus according to an exemplary embodiment.
도 2를 참조하면, 클럭 주파수 검출 방법은 필터링 감쇄구간 대역의 신호로 변환된 클럭 신호를 필터링하여 주파수의 변화에 따라 진폭이 달라지는 신호를 생성하는 단계(S220)를 포함한다. 여기서, 클럭 주파수 검출 방법은 클럭 신호를 기 설정 비율로 분주시켜 필터링 감쇄구간 대역의 신호로 변환하는 단계(S210)를 더 포함할 수 있다.Referring to FIG. 2, the method of detecting a clock frequency includes generating a signal whose amplitude varies according to a change in frequency by filtering a clock signal converted into a signal of a filtering attenuation interval band (S220). Here, the clock frequency detection method may further include a step (S210) of dividing the clock signal into a signal of a filtering attenuation interval band by dividing the clock signal at a preset ratio.
그리고, 클럭 주파수 검출 방법은 단계 S220에서 생성된 신호의 피크 전압을 검출하여 직류 전압 값으로 변환하는 단계(S230)를 더 포함한다.The clock frequency detection method further includes detecting the peak voltage of the signal generated in step S220 and converting it into a DC voltage value (S230).
또, 클럭 주파수 검출 방법은 단계 S230에서 변환된 아날로그 값인 직류 전압 값을 디지털 값으로 변환하는 단계(S240)를 더 포함한다.In addition, the clock frequency detection method further includes a step (S240) of converting the DC voltage value, which is an analog value converted in step S230, into a digital value.
또, 클럭 주파수 검출 방법은 단계 S240에서 변환된 디지털 값으로부터 주파수를 검출하는 단계(S250)를 더 포함한다. 여기서, 주파수를 검출할 때에, 단계 S240에서 변환된 디지털 값을 기 저장된 룩-업 테이블과 비교한 결과에 기초하여 주파수를 검출할 수 있다.In addition, the clock frequency detection method further includes a step (S250) of detecting a frequency from the digital value converted in step S240. Here, when detecting the frequency, the frequency may be detected based on a result of comparing the digital value converted in step S240 with a pre-stored look-up table.
또, 클럭 주파수 검출 방법은 단계 S250의 주파수의 검출 결과에 기초하여, 클럭 신호를 필터링 감쇄구간 대역의 신호로 변환하기 위한 분주의 비율을 조절하는 단계(S260)를 더 포함할 수 있다.In addition, the clock frequency detection method may further include adjusting a frequency division ratio for converting the clock signal into a signal in the filtering attenuation interval band (S260) based on the detection result of the frequency in step S250.
도 3은 RC 필터를 예시한 것이고, 도 4는 RC 필터의 필터링 감쇄구간을 예시한 것이며, 도 5는 주파수에 따른 RC 필터의 통과 특성을 나타낸 그래프이고, 도 6은 각각의 주파수에 대한 피크 전압 검출에 의한 출력 DC 값을 예시한 그래프이다.3 illustrates an RC filter, FIG. 4 illustrates a filtering attenuation period of the RC filter, FIG. 5 is a graph showing a pass characteristic of an RC filter according to a frequency, and FIG. 6 is a peak voltage for each frequency. This is a graph showing the output DC value by detection.
이하, 도 1 내지 도 6을 참조하여 일 실시예에 따른 클럭 주파수 검출 장치(100)에서 수행하는 클럭 주파수 검출 방법에 대하여 자세히 살펴보기로 한다.Hereinafter, a clock frequency detection method performed by the clock
먼저, 클럭 주파수 검출 장치(100)의 분주부(150)는 클럭 신호를 기 설정 비율로 분주시켜 필터부(110)에 의한 필터링 감쇄구간 대역의 신호로 변환하고, 변환된 필터링 감쇄구간 대역의 신호를 필터부(110)에 제공한다(S210).First, the frequency divider 150 of the clock
여기서, 필터부(110)는 저역통과필터(Low Pass Filter, LPF)나 고역통과필터(High Pass Filter, HPF)가 모두 이용될 수 있다. 이러한 필터부(110)를 도 3에 예시한 바와 같은 RC 필터로 구현할 경우에 필터부(110)는 도 4에 예시한 바와 같은 필터링 감쇄구간을 갖는 특성을 나타낸다. 예를 들어, 분주부(150)는 클럭 신호가 도 4에 표시한 감쇄구간의 신호로 변환될 수 있는 비율로 클럭 신호를 분주시킬 수 있다.Here, the
그러면, 필터부(110)는 분주부(150)에 의해 필터링 감쇄구간 대역의 신호로 변환된 클럭 신호를 필터링하여 주파수의 변화에 따라 진폭이 달라지는 신호를 생성 및 출력한다(S220). 도 5는 주파수에 따른 RC 필터의 통과 특성을 나타낸 그래프이다.Then, the
다음으로, 피크 전압 검출부(120)는 단계 S220에서 필터부(110)에 의하여 생성 및 출력되는 신호의 피크 전압을 검출하여 직류 전압 값으로 변환한다(S230). 여기서, 주파수에 따라 필터부(110)에 의하여 감쇠하는 정도가 다르기 때문에 피크 전압 검출부(120)를 통하여 해당 주파수 신호의 피크 전압을 감지하면, 이후 주파수 검출부(140)에 의한 주파수 검출이 가능해 진다. 도 6은 각각의 주파수에 대한 피크 전압 검출부(120)의 출력 DC 값을 예시한 그래프로서, 주파수에 따라 피크 전압 값이 달라지는 것을 확인할 수 있다. 주파수가 낮을수록 더 큰 피크 전압 값을 가지며, 주파수가 높을수록 점점 더 피크 전압 값이 낮아짐을 확인할 수 있다.Next, the peak
이어서, 신호 변환부(130)는 단계 S230에서 피크 전압 검출부(120)에 의해 변환된 아날로그 값인 직류 전압 값을 디지털 값으로 변환하여 주파수 검출부(140)에 제공한다(S240).Subsequently, the
그러면, 주파수 검출부(140)는 단계 S240에서 변환된 디지털 값으로부터 주파수를 검출할 수 있다(S250). 여기서, 주파수 검출부(140)는 주파수를 검출할 때에, 단계 S240에서 변환된 디지털 값을 기 저장된 룩-업 테이블과 비교한 결과에 기초하여 주파수를 검출할 수 있다.Then, the
다음으로, 조절부(160)는 단계 S250에 의한 주파수 검출부(140)의 주파수의 검출 결과에 기초하여, 클럭 신호를 필터링 감쇄구간 대역의 신호로 변환하기 위한 분주부(150)의 분주의 비율을 조절한다(S260). 이렇게 주파수 검출부(140)에 의한 주파수 검출 결과를 피드백 하여 분주기(150)의 분주 비율을 조절함으로써, 디지털 컴퓨터 등의 시스템에서 원하는 동작 주파수를 얻을 수 있고, 이를 통하여 정상 동작 여부를 알 수 있다.Next, the
지금까지 설명한 바와 같이 본 발명의 실시예에 따르면, 필터의 필터링 감쇄구간의 선형 특성과 포락선 검출(envelop detector)을 이용하여 클럭 신호의 주파수를 검출할 수 있다. 이러한 클럭 신호 주파수 검출 기술은 작업의 실행 주기나 실행 시간을 클럭 신호의 주파수로 결정하는 디지털 컴퓨터에 적용할 경우에 해당 디지털 컴퓨터가 주파수의 변화를 감지하여 정상 동작 유무를 판단할 수 있다.As described so far, according to the exemplary embodiment of the present invention, the frequency of a clock signal can be detected using a linear characteristic of a filtering attenuation section of a filter and an envelope detector. When such a clock signal frequency detection technology is applied to a digital computer that determines an execution period or execution time of a task as the frequency of a clock signal, the digital computer can detect a change in frequency to determine whether or not it operates normally.
본 발명에 첨부된 흐름도의 각 단계의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수도 있다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도의 각 단계에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 기록매체에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 기록매체에 저장된 인스트럭션들은 흐름도의 각 단계에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도의 각 단계에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.Combinations of each step in the flowchart attached to the present invention may be performed by computer program instructions. Since these computer program instructions can be mounted on the processor of a general purpose computer, special purpose computer or other programmable data processing equipment, the instructions executed by the processor of the computer or other programmable data processing equipment are the functions described in each step of the flowchart. Will create a means of doing things. These computer program instructions can also be stored on a computer-usable or computer-readable recording medium that can be directed to a computer or other programmable data processing equipment to implement a function in a specific manner, so that the computer-readable or computer-readable medium. It is also possible to produce an article of manufacture containing instruction means for performing the functions described in each step of the flow chart with instructions stored on the recording medium. Since computer program instructions can also be mounted on a computer or other programmable data processing equipment, a series of operating steps are performed on a computer or other programmable data processing equipment to create a computer-executable process to create a computer or other programmable data processing equipment. It is also possible for the instructions to perform the processing equipment to provide steps for executing the functions described in each step of the flowchart.
또한, 각 단계는 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실시예들에서는 단계들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 실시예에서 언급된 단계들이 수행되는 순서가 변경될 수도 있고, 잇달아 도시되어 있는 두 개의 단계들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 단계들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.In addition, each step may represent a module, segment, or part of code that contains one or more executable instructions for executing the specified logical function(s). In addition, it should be noted that in some alternative embodiments, the functions mentioned in the steps may occur out of order. For example, the order in which the steps mentioned in the embodiments are performed may be changed, in fact, two steps shown in succession may be performed substantially simultaneously, or the steps may sometimes be performed in the reverse order according to the corresponding function. It is possible.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present invention, and those of ordinary skill in the art to which the present invention pertains will be able to make various modifications and variations without departing from the essential characteristics of the present invention. Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain the technical idea, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.
100: 클럭 주파수 검출 장치 110: 필터부
120: 피크 전압 검출부 130: 신호 변환부
140: 주파수 검출부 150: 분주부
160: 조절부100: clock frequency detection device 110: filter unit
120: peak voltage detection unit 130: signal conversion unit
140: frequency detection unit 150: division unit
160: control unit
Claims (10)
상기 필터부의 출력 신호의 피크 전압을 검출하여 직류 전압 값으로 변환하는 피크 전압 검출부와,
아날로그 값인 상기 직류 전압 값을 디지털 값으로 변환하여 출력하는 신호 변환부와,
상기 변환된 디지털 값으로부터 주파수를 검출하는 주파수 검출부를 포함하는
클럭 주파수 검출 장치.A filter unit for outputting a signal whose amplitude varies according to a change in frequency by filtering the clock signal converted into a signal in the filtering attenuation interval band;
A peak voltage detection unit that detects a peak voltage of the output signal of the filter unit and converts it into a DC voltage value,
A signal conversion unit converting the DC voltage value, which is an analog value, into a digital value and outputting a digital value,
Including a frequency detection unit for detecting a frequency from the converted digital value
Clock frequency detection device.
상기 클럭 신호를 기 설정 비율로 분주하여 상기 필터링 감쇄구간 대역의 신호로 변환시켜 상기 필터부에 제공하는 분주부를 더 포함하는
클럭 주파수 검출 장치.The method of claim 1,
Further comprising a divider for dividing the clock signal at a preset ratio and converting it into a signal of the filtering attenuation period band and providing the filter to the filter.
Clock frequency detection device.
상기 주파수 검출부는, 상기 변환된 디지털 값을 기 저장된 룩-업 테이블과 비교한 결과에 기초하여 상기 주파수를 검출하는
클럭 주파수 검출 장치.The method of claim 1,
The frequency detection unit detects the frequency based on a result of comparing the converted digital value with a pre-stored look-up table.
Clock frequency detection device.
상기 주파수 검출부에 의한 상기 주파수의 검출 결과에 기초하여 상기 분주부의 분주 비율을 조절하는 조절부를 더 포함하는
클럭 주파수 검출 장치.The method of claim 2,
Further comprising an adjustment unit for adjusting the division ratio of the dividing unit based on the detection result of the frequency by the frequency detection unit
Clock frequency detection device.
필터링 감쇄구간 대역의 신호로 변환된 클럭 신호를 필터링하여 주파수의 변화에 따라 진폭이 달라지는 신호를 생성하는 단계와,
상기 생성된 신호의 피크 전압을 검출하여 직류 전압 값으로 변환하는 단계와,
아날로그 값인 상기 변환된 직류 전압 값을 디지털 값으로 변환하는 단계와,
상기 변환된 디지털 값으로부터 주파수를 검출하는 단계를 포함하는
클럭 주파수 검출 방법.As a clock frequency detection method of a clock frequency detection device,
Generating a signal whose amplitude varies according to a change in frequency by filtering the clock signal converted into a signal in the filtering attenuation interval band;
Detecting the peak voltage of the generated signal and converting it into a DC voltage value,
Converting the converted DC voltage value, which is an analog value, into a digital value,
And detecting a frequency from the converted digital value.
Clock frequency detection method.
상기 클럭 신호를 기 설정 비율로 분주시켜 상기 필터링 감쇄구간 대역의 신호로 변환하는 단계를 더 포함하는
클럭 주파수 검출 방법.The method of claim 5,
Dividing the clock signal by a preset ratio and converting the signal of the filtering attenuation period band
Clock frequency detection method.
상기 주파수를 검출할 때에, 상기 변환된 디지털 값을 기 저장된 룩-업 테이블과 비교한 결과에 기초하여 상기 주파수를 검출하는
클럭 주파수 검출 방법.The method of claim 5,
When detecting the frequency, detecting the frequency based on a result of comparing the converted digital value with a pre-stored look-up table
Clock frequency detection method.
상기 주파수의 검출 결과에 기초하여 상기 분주의 비율을 조절하는 단계를 더 포함하는
클럭 주파수 검출 방법.The method of claim 6,
Further comprising the step of adjusting the ratio of the division based on the detection result of the frequency
Clock frequency detection method.
상기 컴퓨터 프로그램은, 프로세서에 의해 실행되면,
필터링 감쇄구간 대역의 신호로 변환된 클럭 신호를 필터링하여 주파수의 변화에 따라 진폭이 달라지는 신호를 생성하는 단계와,
상기 생성된 신호의 피크 전압을 검출하여 직류 전압 값으로 변환하는 단계와,
아날로그 값인 상기 변환된 직류 전압 값을 디지털 값으로 변환하는 단계와,
상기 변환된 디지털 값으로부터 주파수를 검출하는 단계를 포함하는 방법을 상기 프로세서가 수행하도록 하기 위한 명령어를 포함하는
컴퓨터 판독 가능한 기록매체.As a computer-readable recording medium storing a computer program,
When the computer program is executed by a processor,
Generating a signal whose amplitude varies according to a change in frequency by filtering the clock signal converted into a signal in the filtering attenuation interval band;
Detecting the peak voltage of the generated signal and converting it into a DC voltage value,
Converting the converted DC voltage value, which is an analog value, into a digital value,
Comprising instructions for causing the processor to perform a method comprising detecting a frequency from the converted digital value
Computer-readable recording medium.
상기 컴퓨터 프로그램은, 프로세서에 의해 실행되면,
필터링 감쇄구간 대역의 신호로 변환된 클럭 신호를 필터링하여 주파수의 변화에 따라 진폭이 달라지는 신호를 생성하는 단계와,
상기 생성된 신호의 피크 전압을 검출하여 직류 전압 값으로 변환하는 단계와,
아날로그 값인 상기 변환된 직류 전압 값을 디지털 값으로 변환하는 단계와,
상기 변환된 디지털 값으로부터 주파수를 검출하는 단계를 포함하는 방법을 상기 프로세서가 수행하도록 하기 위한 명령어를 포함하는
컴퓨터 프로그램.As a computer program stored on a computer-readable recording medium,
When the computer program is executed by a processor,
Generating a signal whose amplitude varies according to a change in frequency by filtering the clock signal converted into a signal in the filtering attenuation interval band;
Detecting the peak voltage of the generated signal and converting it into a DC voltage value,
Converting the converted DC voltage value, which is an analog value, into a digital value,
Comprising instructions for causing the processor to perform a method comprising detecting a frequency from the converted digital value
Computer program.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190138668A KR102271363B1 (en) | 2019-11-01 | 2019-11-01 | Method and apparatus for detecting clock frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190138668A KR102271363B1 (en) | 2019-11-01 | 2019-11-01 | Method and apparatus for detecting clock frequency |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210052970A true KR20210052970A (en) | 2021-05-11 |
| KR102271363B1 KR102271363B1 (en) | 2021-07-01 |
Family
ID=75915035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190138668A KR102271363B1 (en) | 2019-11-01 | 2019-11-01 | Method and apparatus for detecting clock frequency |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102271363B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10198355A (en) * | 1996-12-27 | 1998-07-31 | Roland Corp | Frequency detector |
| US20080232526A1 (en) * | 2007-03-23 | 2008-09-25 | Kaczynski Brian J | Digital signal processing employing a clock frequency which is always a constant integer multiple of the fundamental frequency of an input analog signal |
| KR20110029774A (en) * | 2009-09-16 | 2011-03-23 | 세원텔레텍 주식회사 | Apparatus for searching radio frequency |
| JP2012047578A (en) * | 2010-08-26 | 2012-03-08 | Tokyo Kensetsu Consultant:Kk | Frequency measurement device, frequency measurement method, speed measurement device, and speed measurement method |
| JP2015175717A (en) * | 2014-03-14 | 2015-10-05 | 三菱電機株式会社 | Frequency measuring device, frequency measuring method, and program |
| KR20190022864A (en) | 2016-11-18 | 2019-03-06 | 그리 일렉트릭 어플라이언시즈, 인코포레이티드 오브 주하이 | Clock Compensation Circuit, Clock Circuit and Microcontroller |
-
2019
- 2019-11-01 KR KR1020190138668A patent/KR102271363B1/en active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10198355A (en) * | 1996-12-27 | 1998-07-31 | Roland Corp | Frequency detector |
| US20080232526A1 (en) * | 2007-03-23 | 2008-09-25 | Kaczynski Brian J | Digital signal processing employing a clock frequency which is always a constant integer multiple of the fundamental frequency of an input analog signal |
| KR20110029774A (en) * | 2009-09-16 | 2011-03-23 | 세원텔레텍 주식회사 | Apparatus for searching radio frequency |
| JP2012047578A (en) * | 2010-08-26 | 2012-03-08 | Tokyo Kensetsu Consultant:Kk | Frequency measurement device, frequency measurement method, speed measurement device, and speed measurement method |
| JP2015175717A (en) * | 2014-03-14 | 2015-10-05 | 三菱電機株式会社 | Frequency measuring device, frequency measuring method, and program |
| KR20190022864A (en) | 2016-11-18 | 2019-03-06 | 그리 일렉트릭 어플라이언시즈, 인코포레이티드 오브 주하이 | Clock Compensation Circuit, Clock Circuit and Microcontroller |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102271363B1 (en) | 2021-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9362875B2 (en) | Signal envelope processing | |
| US8259974B2 (en) | Configuration and method for detecting feedback in hearing devices | |
| JP4625867B2 (en) | Digital PLL device | |
| MX2022007818A (en) | Unit testing of components of dataflow graphs. | |
| US9478235B2 (en) | Voice signal processing device and voice signal processing method | |
| CN112752186A (en) | Earphone wearing state detection method and device and earphone | |
| KR20210052970A (en) | Method and apparatus for detecting clock frequency | |
| CN110543206A (en) | current and voltage regulating method, device, equipment and storage medium | |
| JP6759329B2 (en) | FSK decoding using envelope comparison in the digital domain | |
| JP2006187003A (en) | Three-channel state-variable compression circuit | |
| US8134420B2 (en) | Communication apparatus and signal processing method thereof | |
| JP6466578B2 (en) | Power converter and output current noise reduction method thereof | |
| US9923646B1 (en) | Combination low-pass filter | |
| US20190181819A1 (en) | Automatic gain control apparatus and automatic gain control method | |
| KR101494515B1 (en) | Digital phase-locked loop circuitry | |
| US8258870B2 (en) | System and method for digital control of amplifier gain with reduced zipper noise | |
| US9203388B2 (en) | Method for generating clock for system operating at rising edge | |
| KR101110817B1 (en) | Filter circuit and integrated circuit including the same | |
| US20220294425A1 (en) | Filter circuit | |
| JP2010130550A (en) | Clock generating apparatus, and jitter reducing method in the same | |
| US20160036405A1 (en) | Improved dynamic compressor with "release" feature | |
| US8842852B1 (en) | Audio dynamics processing control system with exponential release response | |
| KR950012430A (en) | Mute Circuit and Mute Control Method of Digital Device | |
| JP2016100850A (en) | Peak cut circuit | |
| JP4455850B2 (en) | Inverter output voltage correction device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right |