KR20210050785A - Solar cell and solar cell module with the same - Google Patents

Solar cell and solar cell module with the same Download PDF

Info

Publication number
KR20210050785A
KR20210050785A KR1020190135239A KR20190135239A KR20210050785A KR 20210050785 A KR20210050785 A KR 20210050785A KR 1020190135239 A KR1020190135239 A KR 1020190135239A KR 20190135239 A KR20190135239 A KR 20190135239A KR 20210050785 A KR20210050785 A KR 20210050785A
Authority
KR
South Korea
Prior art keywords
finger
solar cell
busbars
semiconductor substrate
finger portion
Prior art date
Application number
KR1020190135239A
Other languages
Korean (ko)
Inventor
이대용
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020190135239A priority Critical patent/KR20210050785A/en
Publication of KR20210050785A publication Critical patent/KR20210050785A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0508—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module the interconnection means having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

An embodiment of the present invention relates to a solar cell which comprises: a semiconductor substrate; and an electrode electrically connected to the semiconductor substrate through a conductive area, wherein the electrode includes a plurality of finger lines extended in a first direction and a plurality of busbars connecting the finger lines in a second direction. The busbars include a pair of first busbars disposed respectively on the outermost area in the first direction and a plurality of second busbars interposed between the pair of the first busbars. The finger lines are disposed respectively on a first area between both ends of the semiconductor substrate and the first busbar to include a first finger unit having a first length in the first direction and a second finger unit disposed on a second area between the pair of the first busbars, wherein the first finger unit has different thickness from the second finger unit. According to the present invention, an increase in line resistance of an electrode interposed between wiring materials disposed on the outermost area and an edge of a semiconductor substrate can be effectively prevented.

Description

태양전지 및 이를 구비한 태양전지 모듈{SOLAR CELL AND SOLAR CELL MODULE WITH THE SAME}Solar cell and solar cell module equipped with it {SOLAR CELL AND SOLAR CELL MODULE WITH THE SAME}

본 발명은 태양전지 및 이를 구비한 태양전지 모듈에 관한 것으로, 좀더 상세하게는, 전극 구조를 개선한 태양전지 및 이를 구비한 태양전지 모듈에 관한 것이다.The present invention relates to a solar cell and a solar cell module having the same, and more particularly, to a solar cell having an improved electrode structure and a solar cell module having the same.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다. Recently, as existing energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing. Among them, solar cells are in the spotlight as a next-generation battery that converts solar energy into electrical energy.

이러한 태양전지는 복수 개가 리본에 의하여 직렬 또는 병렬로 연결되고, 복수의 태양전지를 보호하기 위한 패키징(packaging) 공정에 의하여 태양전지 모듈의 형태로 제조된다. A plurality of such solar cells are connected in series or in parallel by a ribbon, and are manufactured in the form of solar cell modules by a packaging process for protecting a plurality of solar cells.

그런데, 1.5mm 정도의 큰 폭을 가지는, 솔더가 코팅된 리본을 사용하여 태양전지를 연결하게 되면, 리본의 큰 폭에 의하여 광 손실 등이 발생할 수 있으므로 태양전지에 배치되는 리본의 개수를 줄여야 한다. 반면, 캐리어의 이동 거리를 줄이기 위하여 리본의 개수를 증가시키면 저항은 낮아지지만, 쉐이딩 손실에 의하여 출력이 크게 저하될 수 있다.However, if the solar cells are connected using a ribbon coated with solder, which has a width of about 1.5 mm, light loss may occur due to the large width of the ribbon, so the number of ribbons disposed in the solar cell must be reduced. . On the other hand, if the number of ribbons is increased to reduce the moving distance of the carrier, the resistance decreases, but the output may be greatly reduced due to shading loss.

이러한 문제점을 해결하기 위해, 리본에 비해 선폭이 매우 작은 와이어 형상의 배선재를 이용하여 이웃한 태양전지를 전기적으로 연결하는 방안이 연구되고 있다.In order to solve this problem, a method of electrically connecting neighboring solar cells using a wire-shaped wiring material having a very small line width compared to a ribbon has been studied.

그런데, 전극 구조의 설계 상 최외곽에 배치된 배선재와 반도체 기판의 모서리 사이에 배치된 전극의 길이가 배선재 사이에 배치된 전극의 길이의 1/2보다 길게 형성된 경우에는 최외곽에 배치된 배선재와 반도체 기판의 모서리 사이에 배치된 전극의 라인 저항이 상승하여 출력 손실이 발생하는 문제점이 있다.However, in the design of the electrode structure, when the length of the electrode disposed between the outermost wiring material and the edge of the semiconductor substrate is longer than 1/2 of the length of the electrode disposed between the wiring materials, the outermost wiring material and the There is a problem in that the line resistance of the electrodes disposed between the edges of the semiconductor substrate increases, resulting in an output loss.

본 발명이 해결하고자 하는 과제는 최외곽에 배치된 배선재와 반도체 기판의 모서리 사이에 배치된 전극의 라인 저항이 증가하는 것을 효과적으로 방지할 수 있는 태양전지 및 이를 구비한 태양전지 모듈을 제공하는 것이다.An object of the present invention is to provide a solar cell capable of effectively preventing an increase in line resistance of an electrode disposed between an outermost wiring material and an edge of a semiconductor substrate, and a solar cell module having the same.

본 발명의 일 실시 예에 따른 태양전지는, 반도체 기판; 및 도전형 영역을 통해 상기 반도체 기판과 전기적으로 연결되는 전극을 포함하고, 상기 전극은, 제1 방향으로 연장된 복수의 핑거 라인과, 상기 제1 방향과 교차하는 제2 방향으로 연장되고 상기 제1 방향을 따라 등간격으로 위치하며 상기 제2 방향으로 상기 복수의 핑거 라인을 연결하는 복수의 버스바를 포함한다.A solar cell according to an embodiment of the present invention includes: a semiconductor substrate; And an electrode electrically connected to the semiconductor substrate through a conductivity type region, wherein the electrode includes a plurality of finger lines extending in a first direction, and extending in a second direction crossing the first direction, and the second It includes a plurality of bus bars positioned at equal intervals along one direction and connecting the plurality of finger lines in the second direction.

여기에서, 상기 복수의 버스바는 상기 제1 방향으로 최외곽에 각각 위치하는 한 쌍의 제1 버스바와, 상기 한 쌍의 제1 버스바 사이에 위치하는 복수의 제2 버스바를 포함하며, 상기 복수의 핑거 라인 각각은, 상기 반도체 기판의 양쪽 끝과 상기 제1 버스바 사이의 제1 영역에 위치하며 상기 제1 방향으로 제1 길이를 갖는 제1 핑거부와, 상기 한 쌍의 제1 버스바 사이의 제2 영역에 위치하는 제2 핑거부를 포함하고, 상기 제1 핑거부는 상기 제2 핑거부와 다른 두께로 형성된다.Here, the plurality of busbars include a pair of first busbars respectively positioned at the outermost sides in the first direction, and a plurality of second busbars positioned between the pair of first busbars, and the Each of the plurality of finger lines includes a first finger portion positioned in a first region between both ends of the semiconductor substrate and the first bus bar and having a first length in the first direction, and the pair of first buses And a second finger portion positioned in a second region between the bars, and the first finger portion has a thickness different from that of the second finger portion.

상기 제2 영역은 상기 복수의 제2 버스바에 의해 복수의 제3 영역으로 분할될 수 있다.The second area may be divided into a plurality of third areas by the plurality of second bus bars.

이때, 상기 제2 핑거부는 상기 복수의 제2 버스바에 의해 복수 개로 구분되어 상기 복수의 제3 영역에 각각 위치할 수 있고, 상기 제1 핑거부의 제1 두께(T1)는 상기 제2 핑거부의 제2 두께(T2)보다 두꺼울 수 있다.In this case, the second finger portion may be divided into a plurality of pieces by the plurality of second busbars and may be respectively located in the plurality of third areas, and a first thickness T1 of the first finger portion is a first thickness of the second finger portion. 2 It may be thicker than the thickness (T2).

복수 개로 구분된 상기 제2 핑거부 각각은 상기 제1 방향으로 상기 제1 길이보다 짧은 제2 길이(L2)로 각각 형성되는 2개의 유닛을 포함하며, 상기 제1 핑거부의 상기 제1 두께(T1)는 아래의 식을 만족할 수 있다.Each of the second finger portions divided into a plurality includes two units each formed with a second length L2 shorter than the first length in the first direction, and the first thickness T1 of the first finger portion ) Can satisfy the following equation.

T1≥T2*(L1/L2)T1≥T2*(L1/L2)

상기 2개의 제1 핑거부와 상기 복수의 제2 핑거부는 상기 제1 방향을 따라 일렬로 형성될 수 있으며, 상기 2개의 제1 핑거부의 선폭과 상기 복수의 제2 핑거부의 선폭은 서로 동일할 수 있다.The two first finger portions and the plurality of second finger portions may be formed in a line along the first direction, and the line widths of the two first finger portions and the line widths of the plurality of second finger portions may be the same. have.

상기 제1 핑거부의 상기 제1 두께는 상기 제1 방향을 따라 일정하게 형성되지 않을 수 있다.The first thickness of the first finger portion may not be uniformly formed along the first direction.

상기 반도체 기판은 모서리에 챔퍼 영역을 가질 수 있고, 상기 한 쌍의 제1 버스바는 상기 반도체 기판의 상기 제1 방향 양쪽 끝에서부터 상기 챔퍼의 제1 방향 폭 이상의 제1 간격으로 각각 위치할 수 있다.The semiconductor substrate may have a chamfer region at a corner, and the pair of first busbars may be positioned at a first interval equal to or greater than a width of the chamfer from both ends of the semiconductor substrate in the first direction. .

상기 버스바 사이의 간격은 상기 제1 간격보다 작을 수 있고, 상기 제2 버스바의 개수는 5개 이상일 수 있다.The spacing between the busbars may be smaller than the first spacing, and the number of the second busbars may be 5 or more.

이러한 구성의 태양전지를 복수 개 구비한 태양전지 모듈은 전면 기판; 상기 전면 기판과 마주하는 후면 기판; 상기 전면 기판과 상기 후면 기판 사이에 위치하고, 상기 복수의 태양전지들을 감싸고 있는 밀봉재를 더 포함할 수 있다.A solar cell module having a plurality of solar cells of this configuration includes: a front substrate; A rear substrate facing the front substrate; A sealing material disposed between the front substrate and the rear substrate and surrounding the plurality of solar cells may be further included.

상기 복수의 배선들은 각각 상기 복수의 버스바에 일대 일로 대응하여 위치할 수 있고, 상기 복수의 배선들의 폭은 각각 250㎛ 내지 500㎛일 수 있다. Each of the plurality of wires may be positioned to correspond to the plurality of bus bars on a one-to-one basis, and the widths of the plurality of wires may be 250 μm to 500 μm, respectively.

상기 복수의 배선들의 단면은 라운드진 부분을 포함할 수 있다.Cross-sections of the plurality of wires may include rounded portions.

본 실시 예에 따른 태양전지 및 이를 포함하는 태양전지 모듈에서는, 얇은 선폭의 버스바 및/또는 와이어 형태의 배선을 사용하여 광 손실을 최소화할 수 있고, 버스바 및/또는 배선의 개수를 늘려 캐리어의 이동 경로를 줄일 수 있다. 이에 의하여 태양전지의 효율 및 태양전지 모듈의 출력을 향상할 수 있다.In the solar cell and the solar cell module including the same according to the present embodiment, light loss can be minimized by using a thin line width busbar and/or wire-type wiring, and the number of busbars and/or wiring is increased to Can reduce the path of movement. Accordingly, the efficiency of the solar cell and the output of the solar cell module can be improved.

또한, 본 발명의 실시 예에서는 전극 구조를 위치에 따라 다르게 구성함으로써 일부 영역에서의 전극의 라인 저항 상승으로 인한 출력 손실을 보상할 수 있다.In addition, in an embodiment of the present invention, by configuring the electrode structure differently depending on the location, it is possible to compensate for the output loss due to an increase in the line resistance of the electrode in some regions.

도 1은 본 발명의 실시 예에 따른 태양전지 모듈을 도시한 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ 선을 따라 잘라서 본 단면도이다.
도 3은 본 발명의 실시 예에 따른 태양전지 모듈에 구비된 태양전지 및 이에 연결된 배선의 일 예를 나타내는 단면도이다.
도 4는 도 1에 도시한 태양전지 모듈에 포함되며 배선에 의하여 연결되는 제1 태양전지와 제2 태양전지를 개략적으로 도시한 사시도이다.
도 5는 도 4에 도시한 태양전지의 전면 평면도이다.
도 6은 도 5의 "A"부분 확대도이다.
도 7은 도 6의 Ⅶ-Ⅶ 선을 따라 잘라서 본 단면도이다.
도 8은 버스바(또는 배선)의 개수와 핑거 라인의 제2 핑거부의 유닛의 제2 길이와의 관계를 나타내는 그래프이다.
도 9는 버스바(또는 배선)의 위치에 따른 출력 손실(power loss)을 나타내는 그래프이다.1 is a perspective view showing a solar cell module according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1.
3 is a cross-sectional view illustrating an example of a solar cell provided in a solar cell module according to an embodiment of the present invention and a wiring connected thereto.
4 is a perspective view schematically illustrating a first solar cell and a second solar cell included in the solar cell module shown in FIG. 1 and connected by wiring.
5 is a front plan view of the solar cell shown in FIG. 4.
6 is an enlarged view of part “A” of FIG. 5.
7 is a cross-sectional view taken along the line VII-VII of FIG. 6.
8 is a graph showing a relationship between the number of bus bars (or wirings) and a second length of a unit of a second finger portion of a finger line.
9 is a graph showing power loss according to a location of a bus bar (or wiring).

이하에서는 첨부한 도면을 참조하여 본 발명의 실시 예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시 예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, it goes without saying that the present invention is not limited to these embodiments and may be modified in various forms.

도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 상세한 설명에서 설명하는 수치 범위와 상관없이 선택적으로 구성요소의 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다. In the drawings, in order to clearly and briefly describe the present invention, illustration of parts irrelevant to the description is omitted, and the same reference numerals are used for identical or extremely similar parts throughout the specification. In the drawings, in order to make the description more clear, the thickness and width of the components are selectively enlarged or reduced regardless of the numerical range described in the detailed description. The thickness and width of the present invention are shown in the drawings. Not limited to bars.

그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다. In addition, when a certain part "includes" another part throughout the specification, the other part is not excluded and other parts may be further included unless otherwise stated. Further, when a part such as a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the case where the other part is "directly above", but also the case where the other part is located in the middle. When a part such as a layer, a film, a region, or a plate is "directly over" another part, it means that no other part is located in the middle.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 따른 태양전지 및 태양전지 모듈을 상세하게 설명한다.Hereinafter, a solar cell and a solar cell module according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 태양전지 모듈을 도시한 사시도이고, 도 2는 도 1의 Ⅱ-Ⅱ 선을 따라 잘라서 본 단면도이다. 1 is a perspective view showing a solar cell module according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1.

도 1 및 도 2를 참조하면, 본 실시 예에 따른 태양전지 모듈(100)은 복수의 태양전지(150)와, 복수의 태양전지(150)를 전기적으로 연결하는 배선(142)을 포함한다. 1 and 2, the solar cell module 100 according to the present embodiment includes a plurality of solar cells 150 and a wiring 142 electrically connecting the plurality of solar cells 150.

그리고 태양전지 모듈(100)은 복수의 태양전지(150)와 이를 연결하는 배선(142)를 둘러싸서 밀봉하는 밀봉재(130)와, 밀봉재(130) 위에서 태양전지(150)의 전면에 위치하는 전면 기판(110)과, 밀봉재(130) 위에서 태양전지(150)의 후면에 위치하는 후면 기판(120)을 포함한다. 이를 좀더 상세하게 설명한다. In addition, the solar cell module 100 includes a sealing material 130 that surrounds and seals a plurality of solar cells 150 and a wiring 142 connecting the same, and a front surface positioned on the front surface of the solar cell 150 on the sealing material 130. It includes a substrate 110 and a rear substrate 120 positioned on the rear surface of the solar cell 150 on the sealing material 130. This will be described in more detail.

먼저, 태양전지(150)는 광전 변환부 및 상기 광전 변환부에 전기적으로 연결되어 전류를 수집하여 전달하는 전극을 포함한다. First, the solar cell 150 includes a photoelectric conversion unit and an electrode electrically connected to the photoelectric conversion unit to collect and transmit current.

복수 개의 태양전지(150)는 배선(142)에 의하여 전기적으로 연결(직렬 또는 병렬로)되는데, 복수 개의 배선(142)이 이웃한 두 개의 태양전지(150)를 전기적으로 연결한다. The plurality of solar cells 150 are electrically connected (series or parallel) by the wiring 142, and the plurality of wirings 142 electrically connect the adjacent two solar cells 150.

버스 리본(145)은 배선(142)에 의하여 연결되어 복수의 태양전지가 하나의 열(列)을 형성하는 스트링의 배선(142) 양 끝단을 각각 연결하며, 알려진 다양한 것들이 이 버스 리본(145)로 사용될 수 있다.The bus ribbon 145 is connected by a wiring 142 to connect both ends of the wiring 142 of a string in which a plurality of solar cells form one row, and various known ones are the bus ribbon 145 Can be used as

밀봉재(130)는 버스 리본(145)에 의해 연결된 다수의 스트링 전면에 위치하는 제1 밀봉재(131)와, 후면에 위치하는 제2 밀봉재(132)를 포함한다. The sealing material 130 includes a first sealing material 131 located on the front side of a plurality of strings connected by the bus ribbon 145 and a second sealing material 132 located on the rear side.

제1 밀봉재(131)와 제2 밀봉재(132)는 수분과 산소의 유입을 방지하기 위해 투광성 및 접착성을 가지는 절연 물질로 구성될 수 있다. The first sealing material 131 and the second sealing material 132 may be formed of an insulating material having light-transmitting properties and adhesive properties in order to prevent the inflow of moisture and oxygen.

일 예로, 제1 밀봉재(131)와 제2 밀봉재(132)로 에틸렌초산비닐 공중합체 수지(EVA), 폴리비닐부티랄, 규소 수지, 에스테르계 수지, 올레핀계 수지 등이 사용될 수 있다. For example, ethylene vinyl acetate copolymer resin (EVA), polyvinyl butyral, silicon resin, ester resin, olefin resin, etc. may be used as the first sealing material 131 and the second sealing material 132.

후면 기판(120), 제2 밀봉재(132), 태양전지(150), 제1 밀봉재(131), 전면 기판(110)은 라미네이션 공정에 의해 일체화되어 태양전지 모듈(100)을 구성한다.The rear substrate 120, the second sealant 132, the solar cell 150, the first sealant 131, and the front substrate 110 are integrated by a lamination process to constitute the solar cell module 100.

전면 기판(110)은 제1 밀봉재(131) 위에 위치하여 태양전지 모듈(100)의 전면을 구성하고, 후면 기판(120)은 제2 밀봉재(132) 아래에 위치하여 태양전지(150)의 후면을 구성한다. The front substrate 110 is positioned above the first sealing material 131 to constitute the front surface of the solar cell module 100, and the rear substrate 120 is positioned below the second sealing material 132 to form the rear surface of the solar cell 150. Configure.

전면 기판(110) 및 후면 기판(120)은 각기 외부의 충격, 습기, 자외선 등으로부터 태양전지(150)를 보호할 수 있는 절연 물질로 구성될 수 있다. Each of the front substrate 110 and the rear substrate 120 may be formed of an insulating material capable of protecting the solar cell 150 from external shock, moisture, and ultraviolet rays.

전면 기판(110)은 광이 투과할 수 있는 투광성 물질로 구성되고, 후면 기판(120)은 투광성 물질, 비투광성 물질, 또는 반사 물질 등으로 구성되는 시트로 구성될 수 있다. The front substrate 110 may be made of a light-transmitting material through which light can pass, and the rear substrate 120 may be made of a sheet made of a light-transmitting material, a non-transmitting material, or a reflective material.

일 예로, 전면 기판(110)은 유리 기판이고, 후면 기판(120)은 필름 또는 시트 형태의 수지이다. For example, the front substrate 110 is a glass substrate, and the rear substrate 120 is a resin in the form of a film or sheet.

후면 기판(120)은 TPT(Tedlar/PET/Tedlar) 타입을 가지거나, 또는 베이스 필름(예를 들어, 폴리에틸렌테레프탈레이트(PET))의 적어도 일면에 형성된 폴리불화비닐리덴(poly vinylidene fluoride, PVDF) 수지층을 포함할 수 있다. The rear substrate 120 has a TPT (Tedlar/PET/Tedlar) type, or a polyvinylidene fluoride (PVDF) formed on at least one surface of a base film (eg, polyethylene terephthalate (PET)) It may include a resin layer.

이하, 도 3을 참조로, 본 발명의 실시 예에 따른 태양전지 모듈에 사용되는 태양전지의 한 실시예 및 이에 연결된 배선의 일 예를 설명한다.Hereinafter, an embodiment of a solar cell used in a solar cell module according to an embodiment of the present invention and an example of a wiring connected thereto will be described with reference to FIG. 3.

도 3은 도 1의 태양전지 모듈에 포함되는 태양전지의 한 실시예 및 이에 연결된 배선의 일 예를 도시한 부분 단면도이다.3 is a partial cross-sectional view illustrating an embodiment of a solar cell included in the solar cell module of FIG. 1 and an example of a wiring connected thereto.

도 3을 참조하면, 태양전지(150)는 챔퍼(chamfer)를 구비한 의사형 웨이퍼로 형성된 반도체 기판(10)과, 반도체 기판(10)의 내부 또는 외부에 형성되는 도전형 영역(20, 30)과, 도전형 영역(20, 30)에 연결되는 전극(42, 44)을 포함한다. Referring to FIG. 3, the solar cell 150 includes a semiconductor substrate 10 formed of a pseudo-type wafer having a chamfer, and conductive regions 20 and 30 formed inside or outside the semiconductor substrate 10. ) And electrodes 42 and 44 connected to the conductive regions 20 and 30.

본 실시예에서는 반도체 기판(10)이 의사형 웨이퍼로 형성된 것을 예로 들어 설명하지만, 반도체 기판(10)은 풀 스퀘어(full square) 형태로 챔퍼가 없는 웨이퍼로 형성될 수도 있다.In this embodiment, the semiconductor substrate 10 is described as an example formed of a pseudo-type wafer, but the semiconductor substrate 10 may be formed as a wafer without chamfer in a full square (full square) shape.

도전형 영역(20, 30)은 불순물 형태에 따라 제1 도전형 영역(20, 일 예로 p+ 영역)과 제2 도전형 영역(30, 일 예로 n+ 영역)으로 나뉜다. The conductivity-type regions 20 and 30 are divided into a first conductivity-type region 20 (for example, a p+ region) and a second conductivity-type region 30 (for example, an n+ region) according to an impurity type.

전극(42, 44)은 제1 도전형 영역(20)에 연결되는 제1 전극(42) 및 제2 도전형 영역(30)에 연결되는 제2 전극(44)을 포함한다.The electrodes 42 and 44 include a first electrode 42 connected to the first conductivity type region 20 and a second electrode 44 connected to the second conductivity type region 30.

반도체 기판(10)은 제1 또는 제2 도전형 불순물을 도전형 영역(20, 30)보다 낮은 농도로 포함할 수 있다. The semiconductor substrate 10 may include the first or second conductivity type impurities at a lower concentration than the conductivity type regions 20 and 30.

일 예로, 반도체 기판(10)은 제2 도전형을 가질 수 있다. 이 반도체 기판(10)은 단일 결정질 반도체(예를 들어, 단일 단결정 또는 다결정 반도체, 일 예로, 단결정 또는 다결정 실리콘, 특히 단결정 실리콘)로 구성될 수 있다. For example, the semiconductor substrate 10 may have a second conductivity type. This semiconductor substrate 10 may be composed of a single crystalline semiconductor (eg, single single crystal or polycrystalline semiconductor, for example, single crystal or polycrystalline silicon, particularly single crystal silicon).

바람직한 한 형태에서, 반도체 기판(10)은 결정성이 높아 결함이 적어 전기적 특성이 우수한 단결정 실리콘으로 형성되는데, 단결정 실리콘으로 형성된 반도체 기판(10)은 모서리에 챔퍼(chamfer)(도 4, 13)를 구비한 의사형 웨이퍼일 수 있다.In a preferred form, the semiconductor substrate 10 is formed of single crystal silicon having excellent electrical properties due to high crystallinity and low defects, and the semiconductor substrate 10 formed of single crystal silicon has a chamfer at the corner (Figs. 4 and 13). It may be a pseudo-type wafer provided with.

그리고 반도체 기판(10)의 전면 및 후면에는 반사를 최소화할 수 있는 텍스쳐링(texturing) 구조를 구비할 수 있다. In addition, a texturing structure capable of minimizing reflection may be provided on the front and rear surfaces of the semiconductor substrate 10.

반도체 기판(10)의 일면(일 예로, 전면) 쪽에는 제1 도전형 영역(20)이 형성되고, 다른 면(일 예로 후면) 쪽에는 제2 도전형 영역(30)이 형성된다. 이때, 제1 및 제2 도전형 영역(20, 30)은 불순물이 반도체 기판보다 고농도의 도핑 농도를 가진다.A first conductivity type region 20 is formed on one surface (for example, the front) side of the semiconductor substrate 10, and a second conductivity type region 30 is formed on the other surface (for example, the rear surface) side. In this case, the first and second conductivity-type regions 20 and 30 have a doping concentration higher than that of the semiconductor substrate in which impurities are present.

제1 및 제2 도전형 영역(20, 30) 중 반도체 기판(10)과 다른 도전형을 가지는 하나의 영역은 에미터 영역을 구성한다. 에미터 영역은 반도체 기판(10)과 p-n 접합을 형성하여 광전 변환에 의하여 캐리어를 생성한다. One of the first and second conductivity-type regions 20 and 30 having a conductivity type different from that of the semiconductor substrate 10 constitutes an emitter region. The emitter region forms a p-n junction with the semiconductor substrate 10 to generate carriers by photoelectric conversion.

제1 및 제2 도전형 영역(20, 30) 중 반도체 기판(10)과 동일한 도전형을 가지는 다른 하나는 전계(surface field) 영역을 구성한다. 전계 영역은 반도체 기판(10)의 표면에서 재결합에 의하여 캐리어가 손실되는 것을 방지하는 전계를 형성한다. The other of the first and second conductivity type regions 20 and 30 having the same conductivity type as the semiconductor substrate 10 constitutes a surface field region. The electric field region forms an electric field that prevents carrier loss due to recombination on the surface of the semiconductor substrate 10.

반도체 기판(10)의 표면 위에는 제1 및 제2 패시베이션막(22, 32), 반사 방지막(24) 등의 절연막이 형성될 수 있다. An insulating film such as first and second passivation films 22 and 32 and an anti-reflection film 24 may be formed on the surface of the semiconductor substrate 10.

좀더 구체적으로는, 반도체 기판(10)의 전면 위에, 좀더 정확하게는 반도체 기판(10)에 형성된 제1 도전형 영역(20) 위에 제1 패시베이션막(22)이 형성(일 예로, 접촉)되고, 제1 패시베이션막(22) 위에 반사 방지막(24)이 형성(일 예로, 접촉)될 수 있다. More specifically, a first passivation film 22 is formed (for example, in contact) on the front surface of the semiconductor substrate 10, and more precisely, on the first conductivity type region 20 formed in the semiconductor substrate 10, An antireflection layer 24 may be formed (for example, contact) on the first passivation layer 22.

그리고 반도체 기판(10)의 후면 위에, 좀더 정확하게는 반도체 기판(10)에 형성된 제2 도전형 영역(30) 위에 제2 패시베이션막(32)이 형성(일 예로, 접촉)될 수 있다. In addition, a second passivation layer 32 may be formed (for example, contact) on the rear surface of the semiconductor substrate 10, more precisely, on the second conductivity type region 30 formed in the semiconductor substrate 10.

제1 패시베이션막(22) 또는 제2 패시베이션막(32)은 반도체 기판(10)에 접촉하여 형성되어 반도체 기판(10)의 전면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. The first passivation film 22 or the second passivation film 32 is formed in contact with the semiconductor substrate 10 to passivate defects existing in the entire surface or the bulk of the semiconductor substrate 10.

반사 방지막(24)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시켜 p-n 접합까지 도달되는 광량을 증가시킬 수 있다.The antireflection layer 24 may increase the amount of light reaching the p-n junction by reducing the reflectance of light incident on the front surface of the semiconductor substrate 10.

제1 패시베이션막(22), 반사 방지막(24) 및 제2 패시베이션막(32)은 다양한 물질로 형성될 수 있다. The first passivation layer 22, the antireflection layer 24, and the second passivation layer 32 may be formed of various materials.

일례로, 제1 패시베이션막(22), 반사 방지막(24) 또는 제2 패시베이션막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, 실리콘 탄화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. For example, the first passivation film 22, the antireflection film 24, or the second passivation film 32 is a silicon nitride film, a silicon nitride film containing hydrogen, a silicon oxide film, a silicon oxynitride film, an aluminum oxide film, a silicon carbide film, MgF 2 , ZnS, TiO 2 and CeO 2 It may have a single layer or a multilayer structure in which two or more layers are combined.

제1 전극(42)은 제1 도전형 영역(20)에 전기적으로 연결(일 예로, 접촉 형성)되고, 제2 전극(44)은 제2 도전형 영역(30)에 전기적으로 연결(일 예로, 접촉 형성)된다. The first electrode 42 is electrically connected to the first conductivity type region 20 (for example, contact is formed), and the second electrode 44 is electrically connected to the second conductivity type region 30 (for example, , Contact is formed).

제1 및 제2 전극(42, 44)은 다양한 도전성 물질(일 예로, 금속)로 형성되며, 출력 손실을 줄이기 위해 위치에 따라 두께가 서로 다르다. 이에 대해서는 자세히 후술한다.The first and second electrodes 42 and 44 are formed of various conductive materials (eg, metal), and have different thicknesses according to positions to reduce output loss. This will be described in detail later.

이와 같이 본 실시 예에서는 태양전지(150)의 제1 및 제2 전극(42, 44)이 서로 동일한 패턴으로 형성된다. 따라서, 태양전지(150)는 반도체 기판(10)의 전면 및 후면으로 광이 입사될 수 있는 양면 수광형(bi-facial) 구조를 가질 수 있다.As described above, in this embodiment, the first and second electrodes 42 and 44 of the solar cell 150 are formed in the same pattern. Accordingly, the solar cell 150 may have a bi-facial structure in which light may be incident on the front and rear surfaces of the semiconductor substrate 10.

하지만, 태양전지(150)는 한면 수광형(mono-facial) 구조를 가질 수도 있다.However, the solar cell 150 may have a mono-facial structure.

이 경우, 반도체 기판(10)의 후면에 위치하는 제2 전극은 반도체 기판의 후면을 전체적으로 커버하도록 형성될 수 있다.In this case, the second electrode positioned on the rear surface of the semiconductor substrate 10 may be formed to cover the entire rear surface of the semiconductor substrate.

상술한 태양전지(150)는 제1 전극(42) 또는 제2 전극(44) 위에 접합(일 예로, 솔더링)하는 배선(142)에 의하여 이웃한 태양전지(150)와 전기적으로 연결되는데, 이에 대해서는 도 1 내지 도 3과 함께 도 4를 참조하여 좀더 상세하게 설명한다.The solar cell 150 described above is electrically connected to the neighboring solar cell 150 by a wiring 142 that is bonded (for example, soldered) on the first electrode 42 or the second electrode 44. This will be described in more detail with reference to FIG. 4 along with FIGS. 1 to 3.

도 4는 도 1에 도시한 태양전지 모듈(100)에 포함되며 배선(142)에 의하여 연결되는 제1 태양전지(151)와 제2 태양전지(152)를 개략적으로 도시한 사시도이다. 4 is a perspective view schematically illustrating a first solar cell 151 and a second solar cell 152 included in the solar cell module 100 shown in FIG. 1 and connected by a wiring 142.

도 4에서 제1 및 제2 태양전지(151, 152)는 반도체 기판(10)과 전극(42, 44)을 위주로 개략적으로만 도시하였다. In FIG. 4, the first and second solar cells 151 and 152 are only schematically illustrated mainly with the semiconductor substrate 10 and the electrodes 42 and 44.

도 4에 도시한 바와 같이, 복수 개의 태양전지(150) 중에서 서로 이웃한 두 개의 태양전지(150)(일 예로, 제1 태양전지(151)와 제2 태양전지(152))는 복수의 배선(142)에 의해 전기적으로 연결된다. As shown in FIG. 4, two solar cells 150 adjacent to each other among a plurality of solar cells 150 (for example, a first solar cell 151 and a second solar cell 152) are provided with a plurality of wirings. It is electrically connected by 142.

이때, 배선(142)은 제1 태양전지(151)의 전면에 위치한 제1 전극(42)과 제2 태양전지(152)의 후면에 위치한 제2 전극(44)을 연결한다. In this case, the wiring 142 connects the first electrode 42 located on the front side of the first solar cell 151 and the second electrode 44 located on the rear side of the second solar cell 152.

이하의 설명에서는 제1 태양전지와 제2 태양전지만을 가지고 설명하나, 배선(142)에 의한 태양전지의 연결은 다른 태양전지들에서도 동일하게 적용된다.In the following description, only the first solar cell and the second solar cell are described, but the connection of the solar cell by the wiring 142 is equally applied to other solar cells.

본 실시 예에서 배선(142)은 위치에 따라 3개의 파트로 구분할 수가 있다. 제1 파트는 제1 태양전지(151)의 전면에서 제1 전극(42)에 연결되는 부분, 제2 파트는 제2 태양전지(152)의 후면에서 제2 전극(44)에 연결되는 부분, 제3 파트는 제1 태양전지(151)와 제2 태양전지(152) 사이에서 제1 파트와 제2 파트를 연결하는 부분으로 나눌 수 있다.In this embodiment, the wiring 142 may be divided into three parts according to its location. The first part is a part connected to the first electrode 42 from the front side of the first solar cell 151, the second part is a part connected to the second electrode 44 from the back side of the second solar cell 152, The third part may be divided into a part connecting the first part and the second part between the first solar cell 151 and the second solar cell 152.

이에 의하여 배선(142)은 제1 태양전지(151)의 일부 영역에서 제1 태양전지(151)를 가로지른 후에 제2 태양전지(152)의 일부 영역에서 제2 태양전지(152)를 가로질러 위치한다. Accordingly, the wiring 142 crosses the first solar cell 151 in a partial region of the first solar cell 151 and then crosses the second solar cell 152 in a partial region of the second solar cell 152. Located.

배선(142)은 제1 및 제2 전극(42, 44)에서 버스바(도 5의 42b) 위에서 버스바(42b)에 접촉 및 접합하면서 버스바(42b)를 따라 길게 이어지도록 배치된다.The wiring 142 is disposed to extend along the bus bar 42b while contacting and bonding to the bus bar 42b on the bus bar (42b in FIG. 5) at the first and second electrodes 42 and 44.

이에 의해 배선(142)과 제1 및 제2 전극(42, 44)이 연속적으로 접촉되도록 하여 접합 결합 강도 및 접촉 저항을 줄일 수 있다.Accordingly, since the wiring 142 and the first and second electrodes 42 and 44 are in continuous contact, the bonding strength and contact resistance may be reduced.

각 태양전지(150)의 일면을 기준으로, 배선(142)은 복수 개 구비되어 이웃한 태양전지(150)의 전기적 연결 특성을 향상한다. 특히, 이 실시 예에서는 배선(142)이 기존에 사용되던 상대적으로 넓은 폭(예를 들어, 1mm 내지 2mm)을 가지는 리본보다 작은 폭을 가지는 와이어로 구성되어, 각 태양전지(150)의 일면 기준으로 기존의 리본의 개수(예를 들어, 2개 내지 5개)보다 많은 개수의 배선(142)를 사용한다. A plurality of wirings 142 are provided based on one surface of each solar cell 150 to improve electrical connection characteristics of the adjacent solar cells 150. In particular, in this embodiment, the wiring 142 is composed of a wire having a smaller width than a ribbon having a relatively wide width (eg, 1mm to 2mm) used in the past, and is based on one side of each solar cell 150 As a result, a larger number of wires 142 than the number of ribbons (eg, 2 to 5) are used.

일 예로, 배선(142)은 금속으로 이루어진 코어층(도 3의 참조부호 142a, 이하 동일)과, 코어층(142a)의 표면에 얇은 두께로 코팅되며 솔더 물질을 포함하여 전극(42, 44)과 솔더링이 가능하도록 하는 솔더층(도 3의 참조부호 142b, 이하 동일)을 포함한다. As an example, the wiring 142 is coated with a thin thickness on the surface of a core layer made of metal (reference numeral 142a in FIG. 3, hereinafter the same) and the core layer 142a, and includes a solder material. And a solder layer (reference numeral 142b in FIG. 3, the same hereinafter) that enables over-soldering.

일 예로, 코어층(142a)은 Ni, Cu, Ag, Al을 주요 물질(일 예로, 50wt% 이상 포함되는 물질, 좀더 구체적으로 90wt% 이상 포함되는 물질)로 포함할 수 있다. 솔더층(142b)은 Pb, Sn, SnIn, SnBi, SnPb, SnPbAg, SnCuAg, SnCu 등의 물질을 주요 물질로 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 코어층(142a) 및 솔더층(142b)이 다양한 물질을 포함할 수 있다. For example, the core layer 142a may include Ni, Cu, Ag, and Al as major materials (eg, a material containing 50 wt% or more, more specifically, a material containing 90 wt% or more). The solder layer 142b may include materials such as Pb, Sn, SnIn, SnBi, SnPb, SnPbAg, SnCuAg, and SnCu as a main material. However, the present invention is not limited thereto, and the core layer 142a and the solder layer 142b may include various materials.

이와 같이 이 실시 예에서는 기존의 리본보다 작은 폭을 가지는 와이어를 사용하기 때문에, 리본에 의해 그늘져 생기는 쉐이딩 로스(shading loss)를 줄일 수 있다. 또한, 이 실시 예의 배선(142)은 기존의 리본보다 많은 개수를 사용하기 때문에, 배선(142)에 수집되는 캐리어의 이동거리를 줄여 라이프 타임(life time)이 작은 캐리어를 효과적으로 수집할 수 있다. As described above, in this embodiment, since a wire having a width smaller than that of the existing ribbon is used, it is possible to reduce shading loss caused by the ribbon. In addition, since the wiring 142 of this embodiment uses a larger number than the conventional ribbon, carriers having a small life time can be effectively collected by reducing the moving distance of carriers collected in the wiring 142.

또한, 본 실시 예에 따른 배선(142)은 라운드진 부분을 포함할 수 있다. 즉, 배선(142)의 단면은 원형, 타원형, 또는 곡선으로 이루어진 면을 가진다. 이에 의하여 배선(142)이 반사 또는 난반사를 유도할 수 있다. 그러나, 본 발명이 이에 한정되고자 함은 아니고, 배선(142)은 사각형 등의 다각형의 형상을 가질 수 있으며 그 외의 다양한 형상을 가질 수 있다.In addition, the wiring 142 according to the present exemplary embodiment may include a rounded portion. That is, the cross section of the wiring 142 has a circular, elliptical, or curved surface. Accordingly, the wiring 142 may induce reflection or diffuse reflection. However, the present invention is not intended to be limited thereto, and the wiring 142 may have a polygonal shape such as a square, and may have various other shapes.

본 실시 예에서 배선(142)은 폭(또는 직경)이 1mm 미만, 바람직하게는 250um 내지 500um이다. 참고로, 여기서 말하는 배선(142)의 폭은 배선(142)이 제1 또는 제2 전극(42, 44)에 접합되기 전, 단독으로 존재할 때의 폭을 의미한다. In this embodiment, the wiring 142 has a width (or diameter) of less than 1mm, preferably 250um to 500um. For reference, the width of the wiring 142 here refers to the width when the wiring 142 is alone, before being bonded to the first or second electrodes 42 and 44.

바람직한 한 형태에서, 배선(142)은 솔더층(도 3의 142b)을 녹여 제1 또는 제2 전극(42, 44)에 직접 결합시키는 솔더링에 의해 제1 또는 제2 전극(42, 44)에 직접 접합된다.In one preferred form, the wiring 142 is attached to the first or second electrodes 42, 44 by soldering that melts the solder layer (142b in FIG. 3) and directly bonds them to the first or second electrodes 42, 44. It is directly bonded.

배선(142)의 폭이 250um 미만이면, 배선(142)의 강도가 충분하지 않을 수 있고, 전극(42, 44)의 연결 면적이 매우 적어 접촉 저항이 너무 크고, 원하는 충분한 결합 강도를 얻을 수 없다. If the width of the wiring 142 is less than 250 μm, the strength of the wiring 142 may not be sufficient, and the contact resistance is too large because the connection area of the electrodes 42 and 44 is very small, and a desired sufficient bonding strength cannot be obtained. .

배선(142)의 폭이 1mm 이상이면, 배선(142)의 비용이 증가하고 배선(142)이 태양전지(150)의 전면으로 입사되는 광의 입사를 방해하여 광 손실(shading loss)이 너무 크게 증가한다. If the width of the wiring 142 is 1 mm or more, the cost of the wiring 142 increases, and the wiring 142 interferes with the incidence of light incident on the front surface of the solar cell 150, so that the shading loss increases too much. do.

이 같은 점을 고려했을 때, 바람직하게 배선의 폭은 250um 내지 500um이다Considering this point, the width of the wiring is preferably 250um to 500um.

본 실시 예에서, 제1 태양전지(151)와 제2 태양전지(152)를 연결하는데 사용되는 배선(142)의 개수는 태양전지의 어느 한 면 기준으로 10개 이상, 바람직하게 10개 내지 20개이다.In this embodiment, the number of wirings 142 used to connect the first solar cell 151 and the second solar cell 152 is 10 or more, preferably 10 to 20 based on any one side of the solar cell. It's a dog.

그러나, 본 발명이 이에 한정되고자 함은 아니고 후술되는 제1 및 제2 전극(42, 44)의 폭, 피치(전극과 전극 사이의 거리), 개수와 같은 변수들에 의해 변경될 수 있다. 일 예로, 제1 및 제2 전극(42, 44)의 폭이 작아지면, 배선(142)의 개수는 커져야 하고, 폭이 커지면 배선(142)의 개수는 작아져야 한다.However, the present invention is not intended to be limited thereto and may be changed by variables such as width, pitch (distance between electrodes and electrodes), and number of the first and second electrodes 42 and 44 to be described later. For example, when the widths of the first and second electrodes 42 and 44 decrease, the number of wirings 142 should increase, and when the width increases, the number of wirings 142 should decrease.

이하, 도 1 내지 도 4와 함께 도 5를 참조하여 이상 설명한 배선(142)이 부착되는 태양전지(150)의 전극(42, 44)의 일 예를 상세하게 설명한다. Hereinafter, an example of the electrodes 42 and 44 of the solar cell 150 to which the wiring 142 described above is attached will be described with reference to FIG. 5 together with FIGS. 1 to 4.

이하에서는 도 5를 참조하여 제1 전극(42)을 기준으로 상세하게 설명하나, 제1 및 제2 전극(42, 44) 중 어느 하나의 전극이 이하의 설명에 해당하면 족하다. 제1 및 제2 전극(42, 44) 중 다른 하나의 전극은 이하의 전극과 동일할 수도 있고, 이하의 전극과 동일 또는 유사한 형상을 가지되 크기, 간격, 피치 등이 다를 수도 있고, 이하의 전극과 전혀 다른 형상을 가질 수도 있다. Hereinafter, description will be made in detail based on the first electrode 42 with reference to FIG. 5, but it is sufficient if any one of the first and second electrodes 42 and 44 corresponds to the following description. The other one of the first and second electrodes 42 and 44 may be the same as the following electrodes, or have the same or similar shape as the following electrodes, but may have different sizes, intervals, pitches, etc. It may have a completely different shape from the electrode.

도 5는 도 4에 도시한 태양전지의 전면 평면도로, 제1 전극(42)을 위주로 도시하였다.FIG. 5 is a front plan view of the solar cell shown in FIG. 4, mainly showing the first electrode 42.

도 1 내지 도 5를 참조하면, 본 실시 예에서 제1 전극(42)은, 제1 방향(도면의 가로 방향)으로 연장되며 서로 평행하게 위치하는 복수의 핑거 라인(42a)과, 핑거 라인(42a)과 교차(일 예로, 직교)하는 제2 방향(도면의 세로 방향)으로 형성되어 핑거 라인(42a)에 전기적으로 연결되며 배선(142)이 연결 또는 부착되는 복수의 버스바(42b)를 포함한다.1 to 5, in the present embodiment, the first electrode 42 extends in a first direction (a horizontal direction in the drawing) and is positioned parallel to each other, a plurality of finger lines 42a, and a finger line ( 42a) and formed in a second direction (vertical direction in the drawing) intersecting (for example, orthogonal), electrically connected to the finger line 42a, and a plurality of bus bars 42b to which the wiring 142 is connected or attached. Includes.

복수의 핑거 라인(42a)은 제2 방향으로 균일한 폭 및 피치를 가지면서 서로 떨어져 있다. 이 핑거 라인(42a)은 후술하는 바와 같이 위치에 따라 두께가 서로 다르게 구성되는데, 이에 대해서는 후술한다.The plurality of finger lines 42a are separated from each other while having a uniform width and pitch in the second direction. The finger lines 42a have different thicknesses according to their positions as described later, which will be described later.

복수의 버스바(42b)는 이웃한 태양전지(150)와의 연결을 위한 배선(142)이 위치하는 부분에 대응하도록 위치할 수 있다. 이러한 버스바(42b)는 배선(142)에 일대일 대응하도록 구비된다. 이에 따라 본 실시 예에서 태양전지(150)의 일면을 기준으로 버스바(42b)는 배선(142)과 동일한 개수로 구비된다. The plurality of bus bars 42b may be positioned to correspond to a portion where the wiring 142 for connection with the adjacent solar cell 150 is positioned. The bus bar 42b is provided to correspond to the wiring 142 one-to-one. Accordingly, in the present embodiment, the bus bars 42b are provided in the same number as the wirings 142 based on one surface of the solar cell 150.

본 실시 예에서 버스바(42b)는, 라인부(421)와, 라인부(421)보다 큰 폭을 가지며 라인부(421)에서 간격을 두고 선택적으로 위치하는 복수의 패드부(423)를 포함할 수 있다.In this embodiment, the bus bar 42b includes a line portion 421 and a plurality of pad portions 423 that have a larger width than the line portion 421 and are selectively positioned at intervals from the line portion 421. can do.

하지만, 버스바(42b)는 패드부(423)를 구비하지 않고 라인부(421)로만 구성될 수도 있다. However, the bus bar 42b may not be provided with the pad portion 423 and may be composed of only the line portion 421.

라인부(421)는 복수의 핑거 라인(42a) 및 패드부(423)를 연결하여 일부 핑거 라인(42a)이 단선될 경우 캐리어가 우회할 수 있는 경로를 제공한다. The line part 421 connects the plurality of finger lines 42a and the pad part 423 to provide a path through which a carrier can bypass when some of the finger lines 42a are disconnected.

제1 방향에서 측정된 라인부(421)의 선폭은 패드부(423) 및 배선(142)의 폭보다 작고, 제2 방향에서 측정된 핑거 라인(42a)의 선폭과 같거나 클 수 있다. The line width of the line portion 421 measured in the first direction may be smaller than the width of the pad portion 423 and the wiring 142, and may be equal to or greater than the line width of the finger line 42a measured in the second direction.

이 같은 라인부(421)는 라인부(421)의 폭이 얇아 배선(142)이 접합되거나, 라인부(421)에 배선(142)이 접합되지 않고 배선(142)이 라인부(421) 위에 위치만 할 수 있다. The line portion 421 has a thin width of the line portion 421 so that the wiring 142 is bonded, or the wiring 142 is not bonded to the line portion 421 and the wiring 142 is on the line portion 421. You can only position.

제1 방향에서 측정된 패드부(423)의 폭은 제1 방향에서 측정된 라인부(421)의 선폭 및 제2 방향에서 측정된 핑거 라인(42a)의 선폭보다 각각 크고, 또한 배선(142)과 비교해서 배선(142)의 폭과 같거나 클 수 있다. The width of the pad part 423 measured in the first direction is larger than the line width of the line part 421 measured in the first direction and the line width of the finger line 42a measured in the second direction, respectively, and the wiring 142 Compared to, it may be equal to or greater than the width of the wiring 142.

그리고 제2 방향에서 측정된 패드부(423)의 길이는 제2 방향에서 측정된 핑거 라인(42a)의 선폭보다 크다. 이러한 패드부(423)에 의하여 배선(142)과 버스바(42b)의 부착력을 향상시키고 접촉 저항을 줄일 수 있다. In addition, the length of the pad portion 423 measured in the second direction is greater than the line width of the finger line 42a measured in the second direction. The pad portion 423 may improve adhesion between the wiring 142 and the bus bar 42b and reduce contact resistance.

본 발명에서는 이처럼 얇은 폭의 버스바(42b) 및 와이어 형태의 배선(142)을 사용하여 광 손실을 최소화할 수 있고, 버스바(42b) 및 배선(142)의 개수를 늘려 캐리어의 이동 경로를 줄일 수 있다. 이에 의하여 태양전지(150)의 효율 및 태양전지 모듈(100)의 출력을 향상할 수 있다.In the present invention, the light loss can be minimized by using the thin busbar 42b and the wire-shaped wiring 142, and the number of busbars 42b and the wiring 142 is increased to reduce the movement path of the carrier. Can be reduced. Accordingly, the efficiency of the solar cell 150 and the output of the solar cell module 100 may be improved.

한편, 단결정 실리콘 웨이퍼는 결정성이 높아 결함이 적고 전기적 특성이 우수하나, 결정이 한 방향으로 성장되어 있기 때문에 결정 성장 방향에 따른 충격에 쉽게 깨지는 단점을 가진다. 특히, 단결정 실리콘 웨이퍼는 결정의 성장 방향이 대각선 방향이라 챔퍼(13)에 가해지는 충격에 쉽게 깨지기 때문에 태양전지 모듈 제조 시 주의가 필요하다.On the other hand, the single crystal silicon wafer has a high crystallinity, has few defects, and has excellent electrical characteristics, but has a disadvantage of being easily broken by impacts depending on the crystal growth direction because the crystal is grown in one direction. In particular, since the single crystal silicon wafer has a crystal growth direction in a diagonal direction, it is easily broken by an impact applied to the chamfer 13, so care must be taken when manufacturing a solar cell module.

참고로, 태양전지에 사용되는 단결정 실리콘 웨이퍼는, 원통 모양으로 성장된 잉곳을 대략 4각형 모양이 되도록 블록화한 후 이를 슬라이싱(slicing)해서 만들어진다. 그런데, 블록화하는 과정에서 쉽게 깨지는 것을 방지할 목적으로 완전한 4각형 모양(full square) 대신 4각형의 각 모서리는 경사져 있는(원통형 잉곳의 호에 해당하는) 의사 사각형 모양이 되도록 가공된다. For reference, a single crystal silicon wafer used in a solar cell is made by slicing the ingot grown in a cylindrical shape by blocking it to have an approximately square shape. However, instead of a full square shape, each corner of a square is processed to have an inclined (corresponding to the arc of a cylindrical ingot) in a pseudo-rectangular shape for the purpose of preventing it from being easily broken in the process of blocking.

그리고, 태양전지에서 생산한 캐리어를 출력 손실없이 효과적으로 수집하기 위해서는 태양전지의 한 면에 배치되는 복수의 배선들이 균등하게 배치되어야 하고, 이에 맞춰 배선(142)과 접합/접촉되는 버스바(42) 역시 균일한 간격을 이루도록 배치되어야 한다.And, in order to effectively collect the carriers produced by the solar cell without loss of output, a plurality of wirings disposed on one side of the solar cell must be evenly arranged, and accordingly, the bus bar 42 that is bonded/contacted with the wiring 142 It should also be arranged so as to achieve even spacing.

한편, 출력 손실은 수집되는 전류의 제곱에 저항 값을 곱한 값을 갖는다. 이처럼 출력 손실이 전류의 제곱에 비례하다 보니, 전류의 양이 한쪽으로 편중되는 경우에, 그로 인한 출력 손실이 제곱으로 커지게 된다. 때문에, 배선(200)은 태양전지의 너비를 배선의 개수 + 1로 나눈 간격만큼 떨어트려 배선 사이의 간격을 모두 균일하게 배치하는 것이 바람직하다.On the other hand, the output loss is obtained by multiplying the square of the collected current by the resistance value. In this way, since the output loss is proportional to the square of the current, when the amount of the current is biased to one side, the resulting output loss becomes square. Therefore, it is preferable that the wiring 200 is spaced apart by an interval obtained by dividing the width of the solar cell by the number of wirings + 1 to uniformly arrange the intervals between the wirings.

그런데, 본 발명의 일 실시 예에서, 배선(142)은 1개의 태양전지 전면 또는 후면에 대해 바람직하게 7개 이상, 더욱 바람직하게는 10개 내지 20개가 사용되므로, 태양전지의 너비를 배선의 개수 + 1로 나눈 간격만큼 배선을 떨어트려 배선 사이의 간격을 모두 균일하게 배치하는 경우에는 최외곽 배선이 챔퍼(13)를 가로지르도록 위치하게 된다. However, in an embodiment of the present invention, since preferably 7 or more, more preferably 10 to 20 wires are used for the front or rear of one solar cell, the width of the solar cell is determined by the number of wires. When the wirings are separated by an interval divided by + 1 and all the intervals between the wirings are evenly arranged, the outermost wiring is positioned so as to cross the chamfer 13.

일 예로, 소위 M4로 지칭되는 웨이퍼의 사이즈(가로×세로)는 16.17(cm) × 16.17(cm)이고, 챔퍼의 가로 및 세로 크기는 1.49(cm)이다. For example, the size of the wafer, so-called M4 (width x height) is 16.17 (cm) x 16.17 (cm), and the horizontal and vertical dimensions of the chamfer are 1.49 (cm).

따라서, 12개의 배선(142)이 태양전지의 어느 한 면에 배치된다고 가정했을 때, 배선(142)과 대응하는 위치로 배치된 버스바(42b) 사이의 간격은 1.24(cm)인 것이 바람직하다.Therefore, assuming that 12 wirings 142 are arranged on either side of the solar cell, it is preferable that the interval between the wiring 142 and the bus bar 42b arranged at a corresponding position is 1.24 (cm). .

그런데, 챔퍼의 가로 및 세로 크기는 1.49(cm)이므로, 12개의 버스바(42b) 중 최외곽에 배치되는 2개의 버스바(챔퍼(13)에 가장 가깝게 위치하는, 이하 제1 버스바라 하고 도면번호 42b1을 사용하며, 제1 버스바 사이에 위치하는 버스바들을 제2 버스바라고 하고 도면번호 42b2를 사용함)는 챔퍼(13)가 형성된 영역에 위치해야 한다.By the way, since the horizontal and vertical dimensions of the chamfer are 1.49 (cm), two busbars (located closest to the chamfer 13) disposed at the outermost of the 12 busbars 42b (hereinafter referred to as the first busbar) The number 42b1 is used, and the busbars positioned between the first busbars are referred to as the second busbars, and the reference number 42b2 is used) to be located in the area where the chamfer 13 is formed.

따라서, 제1 버스바가 챔퍼 영역에 위치하는 경우에는 배선(142)을 태양전지(150)에 연결시키는 과정에서 서로 다른 극성의 전극에 연결된 배선들이 서로 접촉하거나, 라미네이션 공정 중에 챔퍼(13)에 충격이 가해져 태양전지가 파손되는 문제가 발생할 우려가 있다.Therefore, when the first busbar is located in the chamfer area, the wirings connected to electrodes of different polarities contact each other in the process of connecting the wiring 142 to the solar cell 150, or impact the chamfer 13 during the lamination process. There is a fear that a problem of damage to the solar cell may occur due to this application.

이 같은 점을 고려해서, 이 실시 예에서는 반도체 기판(10)의 끝(10a, 10b)에서 제1 버스바(42b1) 사이의 제1 간격(W1)을 제1 방향으로 챔퍼(13)의 폭(C1) 이상으로 형성한다. In consideration of this, in this embodiment, the first distance W1 between the ends 10a and 10b of the semiconductor substrate 10 and the first bus bar 42b1 is the width of the chamfer 13 in the first direction. (C1) or more.

이에 따르면, 제1 버스바(42b1)는 반도체 기판(10)의 끝(10a, 10b)에서 챔퍼의 폭(C1) 이상만큼 반도체 기판(10) 안쪽으로 오프셋(offset)한 상태로 위치하게 된다.Accordingly, the first bus bar 42b1 is positioned in a state offset from the ends 10a and 10b of the semiconductor substrate 10 to the inside of the semiconductor substrate 10 by the width C1 or more of the chamfer.

본 발명의 일 실시 예에서, 한 쌍의 제1 버스바(42b1)는 반도체 기판(10)의 양쪽 끝에서 각각 제1 간격(W1)만큼 떨어져 위치하는 반면, 제1 버스바(42b1) 사이에 위치하는 복수의 제2 버스바(42b2)는 제1 간격(W1)보다 작은 제2 간격(W2)만큼씩 이웃한 것과 떨어져 위치한다.In an embodiment of the present invention, a pair of first busbars 42b1 are positioned at both ends of the semiconductor substrate 10 apart by a first distance W1, whereas between the first busbars 42b1 The plurality of positioned second bus bars 42b2 are positioned apart from neighboring ones by a second interval W2 smaller than the first interval W1.

여기서, 제2 간격(W2)는 한 쌍의 제1 버스바(42b1) 사이의 간격을 제2 버스바(42b2)의 개수만큼 균등 분할한 값이다. 즉, 제2 간격(W2)은 다음과 같이 구할 수 있다.Here, the second interval W2 is a value obtained by equally dividing the interval between the pair of first bus bars 42b1 by the number of second bus bars 42b2. That is, the second interval W2 can be obtained as follows.

W2 = (반도체 기판의 전체 길이(L) - 2×W1) ÷(제2 버스바의 개수 + 1)W2 = (total length of semiconductor substrate (L)-2×W1) ÷ (number of second busbars + 1)

결과적으로, 제2 간격(W2)은 제1 간격(W1)보다 작다. 바람직한 한 형태에서 제2 버스바(42b2)는 제1 버스바(42b1) 사이에서 제2 간격(W2)을 가지며 균일하게 위치한다. As a result, the second interval W2 is smaller than the first interval W1. In a preferred form, the second bus bar 42b2 has a second gap W2 between the first bus bars 42b1 and is uniformly positioned.

이에 따라, 복수의 제2 버스바를 통해 동일한 출력을 얻을 수 있다. 하지만, 반도체 기판의 양쪽 끝과 제1 버스바 사이의 제1 간격(W1)은 제2 버스바 사이의 제2 간격(W2)보다 크다.Accordingly, the same output can be obtained through a plurality of second busbars. However, the first gap W1 between both ends of the semiconductor substrate and the first bus bar is greater than the second gap W2 between the second bus bars.

한편, 본 출원인의 실험에 따르면, 도 9에 도시한 바와 같이 최외곽에 배치된 한 쌍의 제1 버스바에서 급격하게 출력 손실이 일어나는 것을 확인할 수가 있었고, 제1 영역 내에서 제1 버스바(42a)에 바로 이웃한 부분에서 전류량이 급격히 증가하는 것으로 조사되었다.On the other hand, according to the applicant's experiment, it was possible to confirm that the power loss occurred rapidly in the pair of first busbars arranged at the outermost as shown in FIG. 9, and the first busbar ( It was investigated that the amount of current increased rapidly in the part immediately adjacent to 42a).

이하, 이 같은 출력 손실을 보상하는 전극의 구성에 대해 자세히 알아본다. 본 발명에 따르면, 제1 영역(S1, S13)에 배치되는 전극의 두께를 제2 영역(S2 내지 S12)에 배치되는 전극의 두께와 서로 다르게 구성하여 출력 손실을 보상한다.Hereinafter, the configuration of an electrode that compensates for such an output loss will be described in detail. According to the present invention, the thickness of the electrodes disposed in the first regions S1 and S13 is different from the thickness of the electrodes disposed in the second regions S2 to S12 to compensate for the output loss.

도 6의 실시 예에서, 핑거 라인(42a)은 실질적으로 균일한 폭(D1)을 갖는 제1 핑거부(42a1)와 제2 핑거부(42a2)를 포함하며, 제1 핑거부(42a1)와 제2 핑거부(42a2)는 제1 방향을 따라 일렬(또는 직선)로 형성된다. In the embodiment of FIG. 6, the finger line 42a includes a first finger portion 42a1 and a second finger portion 42a2 having a substantially uniform width D1, and the first finger portion 42a1 and The second finger portions 42a2 are formed in a line (or straight line) along the first direction.

반도체 기판(10)은 버스바(42b)의 위치에 따라 한 쌍의 제1 영역(S1, S13) 및 제1 영역 사이에 위치하는 제2 영역으로 분할되며, 제2 영역은 다시 복수의 3 영역(S2 내지 S12)으로 분할이 된다. 제1 영역(S1, S13)은 제1 방향으로 반도체 기판(10) 양쪽 끝(10a, 10b)에서 제1 버스바(42b1) 까지의 영역을 말하며, 챔퍼(13)의 너비(C1)보다 큰 제1 너비(W1)를 갖는다.The semiconductor substrate 10 is divided into a pair of first regions S1 and S13 and a second region positioned between the first region according to the position of the bus bar 42b, and the second region is again a plurality of three regions. It is divided into (S2 to S12). The first regions S1 and S13 are regions from both ends 10a and 10b of the semiconductor substrate 10 to the first bus bar 42b1 in the first direction, and are larger than the width C1 of the chamfer 13. It has a first width W1.

그리고, 복수의 제3 영역(S2 내지 S12)은 제1 영역(S1, S13) 사이로, 복수의 제2 버스바(42b2)에 의해 각각 구획된 영역으로, 바람직한 한 형태에서 모두 균일한 제2 너비(W2)를 갖는다. 이에, 각각의 제3 영역(S2 내지 S12)에서 제2 버스바(42b2)에 의해 수집되는 전류량이 동일하다. In addition, the plurality of third areas S2 to S12 are areas divided between the first areas S1 and S13 and each divided by the plurality of second bus bars 42b2, and have a uniform second width in all of the preferred shapes. It has (W2). Accordingly, the amount of current collected by the second bus bar 42b2 in each of the third regions S2 to S12 is the same.

본 실시 예에서, 제1 버스바(42b1)에서 출력 손실이 발생하는 것을 방지하기 위해, 제1 핑거부(42a1)의 제1 두께(T1)는 제2 핑거부(42a2)의 제2 두께(T2)보다 두껍게 형성된다.In this embodiment, in order to prevent an output loss from occurring in the first bus bar 42b1, the first thickness T1 of the first finger portion 42a1 is the second thickness of the second finger portion 42a2 ( It is formed thicker than T2).

버스바(42b)와 핑거 라인(42a)은 도전성 입자, 예 은(Ag) 입자를 포함하는 도전성 페이스트를 스크린 인쇄법으로 인쇄한 후 열처리하는 것에 의해 형성할 수 있다.The bus bar 42b and the finger line 42a may be formed by heat-treating after printing a conductive paste containing conductive particles, eg silver (Ag) particles, by a screen printing method.

따라서, 스크린 인쇄법을 이용하는 경우, 제1 핑거부(42a1)와 제2 핑거부(42a2)를 동시에 인쇄한 후, 제1 영역(S1, S3)에만 도전성 페이스트를 적어도 1회 이상 더 인쇄하는 것에 의해 제1 핑거부(42a1)의 제1 두께(T1)를 제2 핑거부(42a2)의 제2 두께(T2)보다 두껍게 형성할 수 있다.Therefore, in the case of using the screen printing method, after simultaneously printing the first finger portion 42a1 and the second finger portion 42a2, printing the conductive paste at least one more time only in the first regions S1 and S3 Accordingly, the first thickness T1 of the first finger portion 42a1 may be formed to be thicker than the second thickness T2 of the second finger portion 42a2.

그리고 제1 핑거부(42a1)의 제1 두께(T1)는 제1 방향을 따라 일정하게 형성되지 않을 수 있다.In addition, the first thickness T1 of the first finger portion 42a1 may not be uniformly formed along the first direction.

즉, 도 7에 도시한 바와 같이, 제1 핑거부(42a1)는 제1 버스바(42b1)과 인접한 영역에서 점차적으로 두께가 얇아지는 형상으로 형성될 수 있다.That is, as shown in FIG. 7, the first finger portion 42a1 may be formed in a shape that gradually decreases in thickness in a region adjacent to the first bus bar 42b1.

제1 핑거부(42a1)는 각각 상기 제1 방향으로 제1 길이(L1)로 형성되고, 상기 제2 핑거부는 상기 제1 방향으로 상기 제1 길이보다 짧은 제2 길이(L2)로 각각 형성되는 2개의 유닛을 포함한다. Each of the first finger portions 42a1 is formed with a first length L1 in the first direction, and the second finger portions are formed with a second length L2 shorter than the first length in the first direction. It contains 2 units.

그런데, 도 8에 도시한 바와 같이 버스바(또는 배선)의 개수가 7개 이상인 경우에는 각 유닛의 제2 길이(L2)보다 제1 핑거부(42a1)의 제1 길이(L1)가 커지게 된다.However, as shown in FIG. 8, when the number of bus bars (or wirings) is 7 or more, the first length L1 of the first finger portion 42a1 is greater than the second length L2 of each unit. do.

따라서, 버스바의 개수가 7개 이상인 태양전지, 또는 배선의 개수가 7개 이상인 태양전지 모듈에서는 제1 핑거부(42a1)의 제1 두께(T1)가 아래의 식을 만족하도록 제1 핑거부(42a1)를 형성함으로써 제1 버스바(42b1)에서 출력 손실이 발생하는 것을 방지한다.Therefore, in a solar cell having 7 or more busbars, or a solar cell module having 7 or more wirings, the first finger portion may have a first thickness T1 of the first finger portion 42a1 to satisfy the following equation. Forming (42a1) prevents an output loss from occurring in the first busbar (42b1).

T1≥T2*(L1/L2)T1≥T2*(L1/L2)

복수의 제3 영역(S2 내지 S12)에서 제2 핑거부(42a2) 사이의 거리인 피치는 제1 영역(S1, S13)에서 제1 핑거부(42a1) 사이의 거리인 피치와 실질적으로 동일하다. 본 명세서에서, 피치는 제2 방향으로 이웃한 핑거부 사이의 거리로, 이웃하고 있는 두 핑거부의 각각의 중심 사이의 거리이다. The pitch, which is the distance between the second finger portions 42a2 in the plurality of third areas S2 to S12, is substantially the same as the pitch, which is the distance between the first finger portions 42a1 in the first areas S1 and S13. . In the present specification, the pitch is a distance between adjacent finger portions in the second direction, and is a distance between the centers of each of two adjacent finger portions.

이와 같이, 이와 같이 출력 손실이 많이 일어나는 제1 영역(S1, S13)에 배치된 제1 핑거부(42a1)의 두께를 제2 핑거부(42a2)의 두께보다 두껍게 형성하면, 제1 버스바(42b1)에서 발생하는 출력 손실을 방지할 수 있다.In this way, if the thickness of the first finger portion 42a1 disposed in the first regions S1 and S13 where the output loss occurs is thicker than the thickness of the second finger portion 42a2, the first bus bar ( 42b1) output loss can be prevented.

도시하지는 않았지만, 제1 핑거부(42a1)는 제1 버스바(42b1)에서 반도체 기판(10)의 끝(10a 10b)을 향할수록 점진적으로 폭이 감소하는 형상으로 형성될 수도 있다.Although not shown, the first finger portion 42a1 may be formed in a shape that gradually decreases in width from the first bus bar 42b1 toward the end 10a 10b of the semiconductor substrate 10.

즉, 제1 핑거부(42a1)는 제1 버스바(42b1)에 연결되는 부분에서 최대 폭을 가지고, 반대쪽 끝에서 최소 폭을 가질 수 있다.That is, the first finger portion 42a1 may have a maximum width at a portion connected to the first bus bar 42b1 and a minimum width at the opposite end.

본 발명이 이에 한정되지 않고, 제1 핑거부(42a1)가 반도체 기판의 끝을 향할수록 단계적으로 폭이 감소한다거나, 제1 버스바(42b1)에 이웃한 곳에서만 제1 폭(D1)을 갖고, 나머지 부분은 제1 폭에 비해 감소한 제2 폭을 갖는 등의 변형도 가능하다. The present invention is not limited thereto, and the width of the first finger portion 42a1 gradually decreases toward the end of the semiconductor substrate, or has a first width D1 only in a portion adjacent to the first bus bar 42b1. , The remaining portion may have a second width that is reduced compared to the first width, and so on.

그리고 도시하지는 않았지만, 제2 핑거부(42a2)는 제3 영역(S2 내지 S12) 중에서 적어도 하나의 영역이 다른 영역의 제2 핑거부보다 두껍게 형성될 수 있다.Also, although not shown, at least one of the third regions S2 to S12 may be formed to be thicker than the second finger part of the other region of the second finger portion 42a2.

한 예로, S2 영역과 S12 영역의 제2 핑거부(42a2)는 다른 제3 영역(S3 내지 S11)의 제2 핑거부(42a2)보다 두껍게 형성될 수 있으며, 이 경우, S2 영역과 S12 영역의 제2 핑거부(42a2)의 두께는 제1 두께(T1)과 제2 두께(T2) 사이의 두께일 수 있다.As an example, the second finger portions 42a2 of the S2 and S12 regions may be formed thicker than the second finger 42a2 of the other third regions S3 to S11. In this case, the S2 and S12 regions The thickness of the second finger portion 42a2 may be a thickness between the first thickness T1 and the second thickness T2.

그리고 도시하지는 않았지만, 제1 핑거부(42a1)의 제1 두께(T1)는 제2 핑거부(42a2)의 제2 두께(T2)보다 두꺼운 범위 내에서 제1 방향을 따라 두께가 변할 수 있다.Further, although not shown, the first thickness T1 of the first finger portion 42a1 may vary in thickness along the first direction within a range that is thicker than the second thickness T2 of the second finger portion 42a2.

그리고 도시하지는 않았지만, 본 발명의 전극 구조는 서로 다른 극성의 전하를 수집하는 제1 및 제2 전극이 모두 반도체 기판의 후면에 형성되는 후면 접합 태양전지에도 적용이 가능하다.And although not shown, the electrode structure of the present invention can be applied to a rear junction solar cell in which both first and second electrodes for collecting charges of different polarities are formed on the rear surface of a semiconductor substrate.

이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements by those skilled in the art using the basic concept of the present invention defined in the following claims are also present. It belongs to the scope of rights of

10: 반도체 기판 20, 30: 도전형 영역
42, 44: 전극 42a: 핑거 라인
42b: 버스바 142: 배선10: semiconductor substrate 20, 30: conductivity type region
42, 44: electrode 42a: finger line
42b: busbar 142: wiring

Claims (20)

반도체 기판; 및
도전형 영역을 통해 상기 반도체 기판과 전기적으로 연결되는 전극을 포함하고,
상기 전극은,
제1 방향으로 연장된 복수의 핑거 라인과,
상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 제1 방향을 따라 등간격으로 위치하며, 상기 제2 방향으로 상기 복수의 핑거 라인을 연결하는 복수의 버스바를 포함하고,
상기 복수의 버스바는 상기 제1 방향으로 최외곽에 각각 위치하는 한 쌍의 제1 버스바와, 상기 한 쌍의 제1 버스바 사이에 위치하는 복수의 제2 버스바를 포함하며,
상기 복수의 핑거 라인 각각은, 상기 반도체 기판의 양쪽 끝과 상기 제1 버스바 사이의 제1 영역에 위치하며 상기 제1 방향으로 제1 길이를 갖는 제1 핑거부와, 상기 한 쌍의 제1 버스바 사이의 제2 영역에 위치하는 제2 핑거부를 포함하고, 상기 제1 핑거부는 상기 제2 핑거부와 다른 두께로 형성되는 태양전지.A semiconductor substrate; And
Including an electrode electrically connected to the semiconductor substrate through a conductive region,
The electrode,
A plurality of finger lines extending in the first direction,
A plurality of busbars extending in a second direction crossing the first direction, positioned at equal intervals along the first direction, and connecting the plurality of finger lines in the second direction,
The plurality of busbars include a pair of first busbars respectively positioned at the outermost sides in the first direction, and a plurality of second busbars positioned between the pair of first busbars,
Each of the plurality of finger lines includes a first finger portion positioned in a first region between both ends of the semiconductor substrate and the first bus bar and having a first length in the first direction, and the pair of first A solar cell comprising a second finger portion positioned in a second region between the bus bars, wherein the first finger portion has a thickness different from that of the second finger portion. 제1항에서,
상기 제2 영역은 상기 복수의 제2 버스바에 의해 복수의 제3 영역으로 분할되는 태양전지.In claim 1,
The second area is divided into a plurality of third areas by the plurality of second bus bars. 제2항에서,
상기 제2 핑거부는 상기 복수의 제2 버스바에 의해 복수 개로 구분되어 상기 복수의 제3 영역에 각각 위치하고, 상기 제1 핑거부의 제1 두께(T1)는 상기 제2 핑거부의 제2 두께(T2)보다 두꺼운 태양전지.In paragraph 2,
The second finger portion is divided into a plurality of pieces by the plurality of second busbars and is respectively located in the plurality of third areas, and a first thickness T1 of the first finger portion is a second thickness T2 of the second finger portion Thicker solar cells. 제3항에서,
복수 개로 구분된 상기 제2 핑거부 각각은 상기 제1 방향으로 상기 제1 길이보다 짧은 제2 길이(L2)로 각각 형성되는 2개의 유닛을 포함하며,
상기 제1 핑거부의 상기 제1 두께(T1)는 아래의 식을 만족하는 태양전지.
T1≥T2*(L1/L2)In paragraph 3,
Each of the second finger portions divided into a plurality includes two units each formed with a second length L2 shorter than the first length in the first direction,
The first thickness (T1) of the first finger part satisfies the following equation.
T1≥T2*(L1/L2) 제4항에서,
상기 2개의 제1 핑거부와 상기 복수의 제2 핑거부는 상기 제1 방향을 따라 일렬로 형성되는 태양전지.In claim 4,
A solar cell in which the two first finger portions and the plurality of second finger portions are formed in a line along the first direction. 제4항에서,
상기 2개의 제1 핑거부의 선폭과 상기 복수의 제2 핑거부의 선폭은 서로 동일한 태양전지.In claim 4,
A solar cell in which the line widths of the two first finger portions and the line widths of the plurality of second finger portions are the same. 제4항에서,
상기 제1 핑거부의 상기 제1 두께는 상기 제1 방향을 따라 일정하게 형성되지 않는 태양전지.In claim 4,
The first thickness of the first finger portion is not uniformly formed along the first direction. 제4항에서,
상기 반도체 기판은 모서리에 챔퍼 영역을 가지고,
상기 한 쌍의 제1 버스바는 상기 반도체 기판의 상기 제1 방향 양쪽 끝에서부터 상기 챔퍼의 제1 방향 폭 이상의 제1 간격으로 각각 위치하는 태양전지.In claim 4,
The semiconductor substrate has a chamfer region at an edge,
The pair of first busbars are each positioned at a first interval of a width equal to or greater than a width of the chamfer from both ends of the semiconductor substrate in the first direction. 제8항에서,
상기 버스바 사이의 간격은 상기 제1 간격보다 작은 태양전지.In clause 8,
A solar cell having a spacing between the busbars smaller than the first spacing. 제1항 내지 제9항 중 어느 한 항에서,
상기 제2 버스바의 개수는 5개 이상인 태양전지.In any one of claims 1 to 9,
The number of the second busbar is 5 or more solar cells. 전면 기판;
상기 전면 기판과 마주하는 후면 기판;
상기 전면 기판과 상기 후면 기판 사이에 위치하고, 복수의 배선들에 의해 전기적으로 연결된 복수의 태양전지들; 및,
상기 전면 기판과 상기 후면 기판 사이에 위치하고, 상기 복수의 태양전지들을 감싸고 있는 밀봉재
를 포함하고,
상기 복수의 태양전지들 각각은, 반도체 기판, 및 도전형 영역을 통해 상기 반도체 기판과 전기적으로 연결되는 전극을 포함하고,
상기 전극은,
제1 방향으로 연장된 복수의 핑거 라인과,
상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 제1 방향을 따라 등간격으로 위치하며, 상기 제2 방향으로 상기 복수의 핑거 라인을 연결하는 복수의 버스바를 포함하고,
상기 복수의 버스바는 상기 제1 방향으로 최외곽에 각각 위치하는 한 쌍의 제1 버스바와, 상기 한 쌍의 제1 버스바 사이에 위치하는 복수의 제2 버스바를 포함하며,
상기 복수의 핑거 라인 각각은, 상기 반도체 기판의 양쪽 끝과 상기 제1 버스바 사이 의 제1 영역에 위치하며 상기 제1 방향으로 제1 길이를 갖는 제1 핑거부와, 상기 한 쌍의 제1 버스바 사이의 제2 영역에 위치하는 제2 핑거부를 포함하고, 상기 제1 핑거부는 상기 제2 핑거부와 다른 두께로 형성되는 태양전지 모듈.Front substrate;
A rear substrate facing the front substrate;
A plurality of solar cells positioned between the front substrate and the rear substrate and electrically connected by a plurality of wires; And,
A sealing material located between the front substrate and the rear substrate and surrounding the plurality of solar cells
Including,
Each of the plurality of solar cells includes a semiconductor substrate and an electrode electrically connected to the semiconductor substrate through a conductive region,
The electrode,
A plurality of finger lines extending in the first direction,
A plurality of busbars extending in a second direction crossing the first direction, positioned at equal intervals along the first direction, and connecting the plurality of finger lines in the second direction,
The plurality of busbars include a pair of first busbars respectively positioned at the outermost sides in the first direction, and a plurality of second busbars positioned between the pair of first busbars,
Each of the plurality of finger lines includes a first finger portion positioned in a first region between both ends of the semiconductor substrate and the first bus bar and having a first length in the first direction, and the pair of first A solar cell module comprising a second finger portion positioned in a second region between bus bars, wherein the first finger portion has a thickness different from that of the second finger portion. 제11항에서,
상기 복수의 배선들은 각각 상기 복수의 버스바에 일대 일로 대응하여 위치하는 태양전지 모듈.In clause 11,
Each of the plurality of wirings is positioned to correspond to the plurality of bus bars on a one-to-one basis. 제12항에서,
상기 복수의 배선들의 폭은 각각 250㎛ 내지 500㎛인 태양전지 모듈. In claim 12,
Each of the plurality of wirings has a width of 250 μm to 500 μm. 제13항에서,
상기 복수의 배선들의 단면은 라운드진 부분을 포함하는 태양전지 모듈.In claim 13,
A solar cell module including a rounded cross section of the plurality of wires. 제11항 내지 제14항 중 어느 한 항에서,
상기 제2 영역은 상기 복수의 제2 버스바에 의해 복수의 제3 영역으로 분할되는 태양전지 모듈.In any one of claims 11 to 14,
The second area is divided into a plurality of third areas by the plurality of second bus bars. 제15항에서,
상기 제2 핑거부는 상기 복수의 제2 버스바에 의해 복수 개로 구분되어 상기 복수의 제3 영역에 각각 위치하고, 상기 제1 핑거부의 제1 두께(T1)는 상기 제2 핑거부의 제2 두께(T2)보다 두꺼운 태양전지 모듈.In paragraph 15,
The second finger portion is divided into a plurality of pieces by the plurality of second busbars and is respectively located in the plurality of third areas, and a first thickness T1 of the first finger portion is a second thickness T2 of the second finger portion Thicker solar cell module. 제16항에서,
복수 개로 구분된 상기 제2 핑거부 각각은 상기 제1 방향으로 상기 제1 길이보다 짧은 제2 길이(L2)로 각각 형성되는 2개의 유닛을 포함하며,
상기 제1 핑거부의 상기 제1 두께(T1)는 아래의 식을 만족하는 태양전지 모듈.
T1≥T2*(L1/L2)In paragraph 16,
Each of the second finger portions divided into a plurality includes two units each formed with a second length L2 shorter than the first length in the first direction,
The first thickness (T1) of the first finger part satisfies the following equation.
T1≥T2*(L1/L2) 제17항에서,
상기 2개의 제1 핑거부와 상기 복수의 제2 핑거부는 상기 제1 방향을 따라 일렬로 형성되는 태양전지 모듈.In paragraph 17,
The solar cell module wherein the two first finger portions and the plurality of second finger portions are formed in a line along the first direction. 제17항에서,
상기 반도체 기판은 모서리에 챔퍼 영역을 가지고,
상기 한 쌍의 제1 버스바는 상기 반도체 기판의 상기 제1 방향 양쪽 끝에서부터 상기 챔퍼의 제1 방향 폭 이상의 제1 간격으로 각각 위치하는 태양전지 모듈.In paragraph 17,
The semiconductor substrate has a chamfer region at an edge,
The pair of first busbars are each positioned at a first interval of a width equal to or greater than a width of the chamfer from both ends of the semiconductor substrate in the first direction. 제17항에서,
상기 2개의 제1 핑거부의 선폭과 상기 복수의 제2 핑거부의 선폭은 서로 동일한 태양전지 모듈.In paragraph 17,
The line width of the two first finger portions and the line width of the plurality of second finger portions are the same as each other.
KR1020190135239A 2019-10-29 2019-10-29 Solar cell and solar cell module with the same KR20210050785A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190135239A KR20210050785A (en) 2019-10-29 2019-10-29 Solar cell and solar cell module with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190135239A KR20210050785A (en) 2019-10-29 2019-10-29 Solar cell and solar cell module with the same

Publications (1)

Publication Number Publication Date
KR20210050785A true KR20210050785A (en) 2021-05-10

Family

ID=75917175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190135239A KR20210050785A (en) 2019-10-29 2019-10-29 Solar cell and solar cell module with the same

Country Status (1)

Country Link
KR (1) KR20210050785A (en)

Similar Documents

Publication Publication Date Title
KR102286290B1 (en) Solar cell and solar cell panel including the same
US11843062B2 (en) Solar cell and solar cell panel including the same
JP6804485B2 (en) Solar panel
EP3324445B1 (en) Solar cell and solar cell panel including the same
KR102367366B1 (en) Method for manufacturing a solar cell panel
US11462652B2 (en) Solar cell and solar cell panel including the same
JP6505642B2 (en) Solar cell and solar cell panel including the same
KR102576589B1 (en) Solar cell and solar cell panel including the same
US20200135953A1 (en) Solar cell module and methods for fabricating the same
KR101838969B1 (en) Solar cell panel
US11569394B2 (en) Solar cell and solar cell panel including the same
KR20200051112A (en) Solar cell panel and method for manufacturing the same
KR101890288B1 (en) Solar cell and solar cell panel including the same
KR102397973B1 (en) Solar cell and solar cell panel including the same
KR102397996B1 (en) Solar cell panel and method for manufacturing the same
KR20210050785A (en) Solar cell and solar cell module with the same
KR101816154B1 (en) Solar cell and solar cell panel including the same
CN113287203A (en) Solar cell panel
KR20180044445A (en) Solar cell and solar cell panel including the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal