KR20210038527A - Heat treatment method and heat treatment apparatus - Google Patents

Heat treatment method and heat treatment apparatus Download PDF

Info

Publication number
KR20210038527A
KR20210038527A KR1020210041961A KR20210041961A KR20210038527A KR 20210038527 A KR20210038527 A KR 20210038527A KR 1020210041961 A KR1020210041961 A KR 1020210041961A KR 20210041961 A KR20210041961 A KR 20210041961A KR 20210038527 A KR20210038527 A KR 20210038527A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
temperature
substrate
flash
temperature profile
Prior art date
Application number
KR1020210041961A
Other languages
Korean (ko)
Other versions
KR102412541B1 (en
Inventor
다카히로 기타자와
마오 오모리
가즈히코 후세
Original Assignee
가부시키가이샤 스크린 홀딩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 스크린 홀딩스 filed Critical 가부시키가이샤 스크린 홀딩스
Publication of KR20210038527A publication Critical patent/KR20210038527A/en
Application granted granted Critical
Publication of KR102412541B1 publication Critical patent/KR102412541B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/0003—Radiation pyrometry, e.g. infrared or optical thermometry for sensing the radiant heat transfer of samples, e.g. emittance meter
    • G01J5/0007—Radiation pyrometry, e.g. infrared or optical thermometry for sensing the radiant heat transfer of samples, e.g. emittance meter of wafers or semiconductor substrates, e.g. using Rapid Thermal Processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

The present invention provides a heat treatment method and a heat treatment device, which detects cracks in a substrate during flash light irradiation with a simple configuration. For this purpose, a surface of a semiconductor wafer is rapidly heated by irradiation with flash light. A temperature profile is acquired by measuring the surface temperature of the semiconductor wafer after the flash light irradiation at regular intervals, and accumulating them sequentially. From the temperature profile, an average value and a standard deviation are each calculated as a characteristic value. It is determined that the semiconductor wafer is cracked when an average value of the temperature profile deviates from the range of ±5σ from a total average of temperature profiles of a plurality of semiconductor wafers or when a standard deviation of the temperature profile deviates from the range of 5σ from the total average thereof of the plurality of semiconductor wafers.

Description

열처리 방법 및 열처리 장치{HEAT TREATMENT METHOD AND HEAT TREATMENT APPARATUS}Heat treatment method and heat treatment device {HEAT TREATMENT METHOD AND HEAT TREATMENT APPARATUS}

본 발명은, 반도체 웨이퍼 등의 박판형상 정밀 전자 기판(이하, 간단히 「기판」이라 칭한다)에 플래시광을 조사함으로써 그 기판을 가열하는 열처리 방법 및 열처리 장치에 관한 것이다.The present invention relates to a heat treatment method and a heat treatment apparatus for heating a thin plate-like precision electronic substrate such as a semiconductor wafer (hereinafter, simply referred to as "substrate") by irradiating a flash light to the substrate.

반도체 디바이스의 제조 프로세스에 있어서, 불순물 도입은 반도체 웨이퍼 내에 pn 접합을 형성하기 위한 필수의 공정이다. 현재, 불순물 도입은, 이온 주입법과 그 후의 어닐링법에 의해서 이루어지는 것이 일반적이다. 이온 주입법은, 붕소(B), 비소(As), 인(P)이라고 하는 불순물의 원소를 이온화시키고 고가속 전압으로 반도체 웨이퍼에 충돌시켜 물리적으로 불순물 주입을 행하는 기술이다. 주입된 불순물은 어닐링 처리에 의해서 활성화된다. 이때에, 어닐링 시간이 몇 초 정도 이상이면, 주입된 불순물이 열에 의해서 깊게 확산되어, 그 결과 접합 깊이가 요구보다 너무 깊어져서 양호한 디바이스 형성에 지장을 줄 우려가 있다.In a semiconductor device manufacturing process, impurity introduction is an essential step for forming a pn junction in a semiconductor wafer. Currently, impurity introduction is generally performed by an ion implantation method and an annealing method thereafter. The ion implantation method is a technique in which impurity elements such as boron (B), arsenic (As), and phosphorus (P) are ionized and collided with a semiconductor wafer at a high acceleration voltage to physically implant impurities. The implanted impurities are activated by an annealing treatment. At this time, if the annealing time is about several seconds or more, the implanted impurities are deeply diffused by heat, and as a result, the junction depth becomes too deep than required, and there is a fear that it may interfere with the formation of a good device.

그래서, 매우 단시간에 반도체 웨이퍼를 가열하는 어닐링 기술로서, 최근 플래시 램프 어닐링(FLA)이 주목되고 있다. 플래시 램프 어닐링은, 크세논 플래시 램프(이하, 간단히 「플래시 램프」라고 할 때에는 크세논 플래시 램프를 의미한다)를 사용하여 반도체 웨이퍼의 표면에 플래시광을 조사함으로써, 불순물이 주입된 반도체 웨이퍼의 표면만을 매우 단시간(수밀리초 이하)에 승온시키는 열처리 기술이다.Therefore, flash lamp annealing (FLA) has recently attracted attention as an annealing technique for heating a semiconductor wafer in a very short time. Flash lamp annealing is performed by irradiating the surface of a semiconductor wafer with flash light using a xenon flash lamp (hereinafter simply referred to as a ``flash lamp'', meaning a xenon flash lamp), so that only the surface of the semiconductor wafer with impurities implanted is very high. It is a heat treatment technology that raises the temperature in a short time (less than a few milliseconds).

크세논 플래시 램프의 방사 분광 분포는 자외역으로부터 근적외역이며, 종래의 할로겐 램프보다 파장이 짧고, 실리콘의 반도체 웨이퍼의 기초 흡수대와 거의 일치하고 있다. 따라서, 크세논 플래시 램프로부터 반도체 웨이퍼에 플래시광을 조사했을 때에는, 투과광이 적고 반도체 웨이퍼를 급속히 승온하는 것이 가능하다. 또, 수밀리초 이하의 매우 단시간의 플래시광 조사이면, 반도체 웨이퍼의 표면 근방만을 선택적으로 승온할 수 있는 것도 판명되어 있다. 이로 인해, 크세논 플래시 램프에 의한 매우 단시간의 승온이면, 불순물을 깊게 확산시키지 않고, 불순물 활성화만을 실행할 수 있는 것이다.The radiation spectral distribution of the xenon flash lamp is in the ultraviolet to near-infrared region, has a shorter wavelength than that of a conventional halogen lamp, and substantially coincides with the basic absorption band of a silicon semiconductor wafer. Therefore, when the semiconductor wafer is irradiated with flash light from a xenon flash lamp, there is little transmitted light and it is possible to rapidly increase the temperature of the semiconductor wafer. In addition, it has also been found that only the vicinity of the surface of the semiconductor wafer can be selectively heated by irradiation with flash light for a very short time of several milliseconds or less. For this reason, if the temperature is raised for a very short time by the xenon flash lamp, only impurity activation can be performed without deep diffusion of impurities.

이러한 플래시 램프를 사용한 열처리 장치에 있어서는, 매우 높은 에너지를 갖는 플래시광을 순간적으로 반도체 웨이퍼의 표면에 조사하기 때문에, 순식간에 반도체 웨이퍼의 표면 온도가 급속히 상승하는 한편으로 이면 온도는 그 정도까지는 상승하지 않는다. 이로 인해, 반도체 웨이퍼의 표면에만 급격한 열팽창이 생겨 반도체 웨이퍼가 상면이 볼록하게 휘도록 변형된다. 그리고, 다음 순간에는 반동으로 반도체 웨이퍼가 하면이 볼록하게 휘도록 변형되고 있었다.In a heat treatment apparatus using such a flash lamp, since flash light having very high energy is instantaneously irradiated onto the surface of the semiconductor wafer, the surface temperature of the semiconductor wafer rapidly increases, while the back surface temperature does not rise to that extent. Does not. For this reason, rapid thermal expansion occurs only on the surface of the semiconductor wafer, and the semiconductor wafer is deformed so that the upper surface thereof is convexly bent. Then, at the next moment, the semiconductor wafer was deformed so that the lower surface thereof was convexly bent due to recoil.

반도체 웨이퍼가 상면이 볼록하게 변형되었을 때에는, 웨이퍼의 단 가장자리부가 서셉터에 충돌한다. 반대로, 반도체 웨이퍼가 하면이 볼록하게 변형되었을 때에는, 웨이퍼의 중앙부가 서셉터에 충돌하게 되어 있었다. 그 결과, 서셉터에 충돌한 충격에 의해서 반도체 웨이퍼가 깨진다고 하는 문제가 있었다.When the semiconductor wafer is deformed so that its upper surface is convex, the end edge of the wafer collides with the susceptor. On the contrary, when the lower surface of the semiconductor wafer was convexly deformed, the central portion of the wafer was to collide with the susceptor. As a result, there has been a problem that the semiconductor wafer is broken by an impact impinging on the susceptor.

플래시 가열시에 웨이퍼 깨짐이 생겼을 때에는, 그 깨짐을 신속히 검출하고 후속의 반도체 웨이퍼의 투입을 정지함과 더불어, 챔버 내의 청소를 행할 필요가 있다. 또, 웨이퍼 깨짐에 의해서 발생한 파티클이 챔버 외로 비산하여 후속의 반도체 웨이퍼에 부착되는 등의 폐해를 방지하는 관점에서도, 플래시 가열 직후의 챔버의 반출입구를 개방하기 전에 챔버 내에서 반도체 웨이퍼의 깨짐을 검출하는 것이 바람직하다.When a wafer breakage occurs during flash heating, it is necessary to quickly detect the breakage, stop the subsequent loading of the semiconductor wafer, and perform cleaning in the chamber. In addition, from the viewpoint of preventing harmful effects such as particles generated by wafer breakage scatter outside the chamber and adhere to subsequent semiconductor wafers, breakage of semiconductor wafers within the chamber is detected before opening the delivery inlet of the chamber immediately after flash heating. It is desirable to do it.

이로 인해, 예를 들어 특허 문헌 1에는, 플래시 가열 처리를 행하는 챔버에 마이크로폰을 설치하여, 반도체 웨이퍼가 깨질 때의 소리를 검지함으로써 웨이퍼 깨짐을 판정하는 기술이 개시되어 있다. 또, 특허 문헌 2에는, 반도체 웨이퍼의 반송 경로에 광학 센서를 설치하여, 반도체 웨이퍼의 윤곽 형상을 측정함으로써 웨이퍼 깨짐을 검출하는 기술이 개시되어 있다. 또한, 특허 문헌 3에는, 반도체 웨이퍼로부터의 반사광을 도광 로드에 의해서 수광하여, 그 반사광의 강도로부터 웨이퍼 깨짐을 검출하는 기술이 개시되어 있다.For this reason, for example, Patent Literature 1 discloses a technique for determining wafer breakage by installing a microphone in a chamber for performing flash heat treatment and detecting a sound when the semiconductor wafer is broken. In addition, Patent Document 2 discloses a technique for detecting a broken wafer by providing an optical sensor in a conveyance path of a semiconductor wafer and measuring the contour shape of the semiconductor wafer. Further, Patent Document 3 discloses a technique of receiving light reflected from a semiconductor wafer by a light guide rod, and detecting a broken wafer from the intensity of the reflected light.

일본국 특허공개 2009-231697호 공보Japanese Patent Publication No. 2009-231697 일본국 특허공개 2013-247128호 공보Japanese Patent Application Publication No. 2013-247128 일본국 특허공개 2015-130423호 공보Japanese Patent Publication No. 2015-130423

그러나, 특허 문헌 1에 개시된 기술에서는, 반도체 웨이퍼가 깨진 음향만을 추출하기 위한 필터링이 어렵다고하는 문제가 있었다. 또, 특허 문헌 2에 개시된 기술에서는, 반도체 웨이퍼를 반송하는 반송 로봇의 핸드의 형상에 제한을 주어 버린다고 하는 문제가 있었다. 또한, 특허 문헌 3에 개시된 기술에서는, 도광 로드를 회전시키는 공정이 플래시광 조사의 전후로 2회 필요하기 때문에, 스루풋이 악화된다고 하는 문제가 있었다.However, in the technique disclosed in Patent Document 1, there is a problem that it is difficult to filter for extracting only the broken sound of the semiconductor wafer. Further, in the technique disclosed in Patent Document 2, there is a problem in that the shape of the hand of the transfer robot that transfers the semiconductor wafer is limited. Further, in the technique disclosed in Patent Document 3, since the step of rotating the light guide rod is required twice before and after irradiation with flash light, there is a problem that the throughput is deteriorated.

본 발명은, 상기 과제를 감안하여 이루어진 것이며, 플래시광 조사시에 있어서의 기판의 깨짐을 간이한 구성으로 검출할 수 있는 열처리 방법 및 열처리 장치를 제공하는 것을 목적으로 한다.The present invention has been made in view of the above problems, and an object of the present invention is to provide a heat treatment method and a heat treatment apparatus capable of detecting a crack in a substrate at the time of irradiation with flash light with a simple configuration.

상기 과제를 해결하기 위해, 청구항 1의 발명은, 기판에 플래시광을 조사함으로써 그 기판을 가열하는 열처리 방법에 있어서, 플래시 램프로부터 기판의 표면에 플래시광을 조사하는 플래시광 조사 공정과, 상기 플래시광을 조사한 후의 소정 기간의 상기 기판의 표면 온도를 측정하여 온도 프로파일을 취득하는 온도 측정 공정과, 상기 온도 프로파일을 해석하여 상기 기판의 깨짐을 검출하는 검출 공정을 구비하는 것을 특징으로 한다.In order to solve the above problem, the invention of claim 1 is a heat treatment method for heating the substrate by irradiating flash light onto the substrate, the flash light irradiation step of irradiating the flash light onto the surface of the substrate from a flash lamp, and the flash A temperature measurement step of obtaining a temperature profile by measuring the surface temperature of the substrate for a predetermined period after irradiation with light, and a detection step of analyzing the temperature profile to detect cracking of the substrate.

또, 청구항 2의 발명은, 기판에 플래시광을 조사함으로써 그 기판을 가열하는 열처리 방법에 있어서, 플래시 램프로부터 기판의 표면에 플래시광을 조사하는 플래시광 조사 공정과, 상기 플래시광의 조사를 개시하고 나서 소정 기간의 상기 기판의 표면 온도를 측정하여 온도 프로파일을 취득하는 온도 측정 공정과, 상기 온도 프로파일을 해석하여 상기 기판의 깨짐을 검출하는 검출 공정을 구비하는 것을 특징으로 한다.In addition, in the invention of claim 2, in the heat treatment method for heating the substrate by irradiating the substrate with flash light, the flash light irradiation step of irradiating the surface of the substrate with the flash light from the flash lamp and the irradiation of the flash light are initiated. Then, a temperature measurement step of measuring the surface temperature of the substrate for a predetermined period of time to obtain a temperature profile, and a detection step of analyzing the temperature profile to detect cracks of the substrate.

또, 청구항 3의 발명은, 청구항 1 또는 청구항 2의 발명에 따르는 열처리 방법에 있어서, 상기 검출 공정에서는, 상기 온도 프로파일의 특성값이 소정 범위로부터 벗어나 있을 때에 상기 기판이 깨져 있다고 판정하는 것을 특징으로 한다.In addition, the invention of claim 3 is characterized in that in the heat treatment method according to the invention of claim 1 or 2, in the detection step, it is determined that the substrate is broken when the characteristic value of the temperature profile deviates from a predetermined range. do.

또, 청구항 4의 발명은, 청구항 3의 발명에 따르는 열처리 방법에 있어서, 상기 특성값은, 상기 온도 프로파일의 평균값 및 표준 편차이며, 상기 검출 공정에서는, 상기 온도 프로파일의 평균값이 소정 범위로부터 벗어나 있거나, 또는, 상기 온도 프로파일의 표준 편차가 소정 범위로부터 벗어나 있을 때에 상기 기판이 깨져 있다고 판정하는 것을 특징으로 한다.In addition, in the invention of claim 4, in the heat treatment method according to the invention of claim 3, the characteristic value is an average value and a standard deviation of the temperature profile, and in the detection step, the average value of the temperature profile deviates from a predetermined range or Or, when the standard deviation of the temperature profile deviates from a predetermined range, it is characterized in that it is determined that the substrate is broken.

또, 청구항 5의 발명은, 청구항 4의 발명에 따르는 열처리 방법에 있어서, 상기 검출 공정에서는, 상기 온도 프로파일의 평균값이 ±5σ의 범위로부터 벗어나 있을 때, 또는, 상기 프로파일의 표준 편차가 5σ의 범위를 초과하고 있을 때에 상기 기판이 깨져 있다고 판정하는 것을 특징으로 한다.Further, in the invention of claim 5, in the heat treatment method according to the invention of claim 4, in the detection step, when the average value of the temperature profile is out of the range of ±5σ, or the standard deviation of the profile is in the range of 5σ When it exceeds, it is characterized in that it is determined that the substrate is broken.

또, 청구항 6의 발명은, 청구항 3의 발명에 따르는 열처리 방법에 있어서, 상기 검출 공정은, 상기 특성값을 선택하고 설정하는 공정을 포함하는 것을 특징으로 한다.In addition, the invention of claim 6 is characterized in that, in the heat treatment method according to the invention of claim 3, the detection step includes a step of selecting and setting the characteristic value.

또, 청구항 7의 발명은, 청구항 2의 발명에 따르는 열처리 방법에 있어서, 상기 검출 공정에서는, 상기 플래시광의 조사를 개시하고 나서 상기 기판의 표면 온도가 승온을 계속하는 시간이 상기 플래시 램프의 플래시광 조사 시간과 소정값 이상 괴리하는 경우에는 상기 기판이 깨져 있다고 판정하는 것을 특징으로 한다.Further, according to the invention of claim 7, in the heat treatment method according to the invention of claim 2, in the detection step, the time during which the surface temperature of the substrate continues to rise after starting the irradiation of the flash light is the flash light of the flash lamp. It is characterized in that it is determined that the substrate is broken when the irradiation time is separated by a predetermined value or more.

또, 청구항 8의 발명은, 청구항 1 또는 청구항 2의 발명에 따르는 열처리 방법에 있어서, 상기 검출 공정에서는, 상기 기판보다 전에 처리된 기판의 표면 온도를 측정하여 취득된 기준 온도 프로파일과 상기 온도 프로파일을 비교하여 상기 기판의 깨짐을 판정하는 것을 특징으로 한다.In addition, in the invention of claim 8, in the heat treatment method according to the invention of claim 1 or 2, in the detection step, the reference temperature profile and the temperature profile obtained by measuring the surface temperature of the substrate treated before the substrate are determined. It characterized in that it is compared to determine the crack of the substrate.

또, 청구항 9의 발명은, 청구항 1 또는 청구항 2의 발명에 따르는 열처리 방법에 있어서, 상기 온도 측정 공정에서는, 상기 기판의 표면으로부터 방사된 파장 5㎛ 이상 6.5μm 이하의 적외광의 강도로부터 상기 기판의 표면 온도를 측정하는 것을 특징으로 한다.In addition, in the heat treatment method according to the invention of claim 1 or 2, according to the invention of claim 9, in the temperature measurement step, the substrate is obtained from the intensity of infrared light having a wavelength of 5 μm or more and 6.5 μm or less radiated from the surface of the substrate. Characterized in that it measures the surface temperature of.

또, 청구항 10의 발명은, 기판에 플래시광을 조사함으로써 그 기판을 가열하는 열처리 장치에 있어서, 기판을 수용하는 챔버와, 상기 챔버에 수용된 상기 기판의 표면에 플래시광을 조사하는 플래시 램프와, 상기 기판의 표면으로부터 방사된 적외광을 수광하여 당해 표면의 온도를 측정하는 방사 온도계와, 상기 플래시 램프로부터 플래시광을 조사한 후의 소정 기간에 상기 방사 온도계에 의해서 측정된 상기 기판의 표면 온도의 온도 프로파일을 취득하는 프로파일 취득부와, 상기 온도 프로파일을 해석하여 상기 기판의 깨짐을 검출하는 해석부를 구비하는 것을 특징으로 한다.In addition, the invention of claim 10 is a heat treatment apparatus for heating the substrate by irradiating flash light onto the substrate, comprising: a chamber accommodating a substrate; a flash lamp irradiating a flash light onto the surface of the substrate accommodated in the chamber; A radiation thermometer for measuring the temperature of the surface by receiving infrared light radiated from the surface of the substrate, and a temperature profile of the surface temperature of the substrate measured by the radiation thermometer in a predetermined period after irradiation of the flash light from the flash lamp And a profile acquisition unit for acquiring and an analysis unit for analyzing the temperature profile to detect cracks in the substrate.

또, 청구항 11의 발명은, 기판에 플래시광을 조사함으로써 그 기판을 가열하는 열처리 장치에 있어서, 기판을 수용하는 챔버와, 상기 챔버에 수용된 상기 기판의 표면에 플래시광을 조사하는 플래시 램프와, 상기 기판의 표면으로부터 방사된 적외광을 수광하여 당해 표면의 온도를 측정하는 방사 온도계와, 상기 플래시 램프로부터 플래시광의 조사를 개시하고 나서의 소정 기간에 상기 방사 온도계에 의해서 측정된 상기 기판의 표면 온도의 온도 프로파일을 취득하는 프로파일 취득부와, 상기 온도 프로파일을 해석하여 상기 기판의 깨짐을 검출하는 해석부를 구비하는 것을 특징으로 한다.In addition, the invention of claim 11 is a heat treatment apparatus for heating the substrate by irradiating flash light onto the substrate, comprising: a chamber accommodating a substrate; a flash lamp irradiating a flash light onto a surface of the substrate accommodated in the chamber; A radiation thermometer that receives infrared light radiated from the surface of the substrate to measure the temperature of the surface, and the surface temperature of the substrate measured by the radiation thermometer in a predetermined period after starting irradiation of the flash light from the flash lamp And a profile acquisition unit that acquires a temperature profile of, and an analysis unit that analyzes the temperature profile and detects cracking of the substrate.

또, 청구항 12의 발명은, 청구항 10 또는 청구항 11의 발명에 따르는 열처리 장치에 있어서, 상기 해석부는, 상기 온도 프로파일의 특성값이 소정 범위로부터 벗어나 있을 때에 상기 기판이 깨져 있다고 판정하는 것을 특징으로 한다.Further, the invention of claim 12 is characterized in that in the heat treatment apparatus according to the invention of claim 10 or 11, the analysis unit determines that the substrate is broken when the characteristic value of the temperature profile is out of a predetermined range. .

또, 청구항 13의 발명은, 청구항 12의 발명에 따르는 열처리 장치에 있어서, 상기 특성값은, 상기 온도 프로파일의 평균값 및 표준 편차이며, 상기 해석부는, 상기 온도 프로파일의 평균값이 소정 범위로부터 벗어나 있거나, 또는, 상기 온도 프로파일의 표준 편차가 소정 범위로부터 벗어나 있을 때에 상기 기판이 깨져 있다고 판정하는 것을 특징으로 한다.In addition, in the invention of claim 13, in the heat treatment apparatus according to the invention of claim 12, the characteristic value is an average value and a standard deviation of the temperature profile, and the analysis unit includes the average value of the temperature profile deviating from a predetermined range, Alternatively, it is characterized in that it is determined that the substrate is broken when the standard deviation of the temperature profile is out of a predetermined range.

또, 청구항 14의 발명은, 청구항 13의 발명에 따르는 열처리 장치에 있어서, 상기 해석부는, 상기 온도 프로파일의 평균값이 ±5σ의 범위로부터 벗어나 있을 때, 또는, 상기 프로파일의 표준 편차가 5σ의 범위를 초과하고 있을 때에 상기 기판이 깨져 있다고 판정하는 것을 특징으로 한다.In addition, in the invention of claim 14, in the heat treatment apparatus according to the invention of claim 13, the analysis unit includes, when the average value of the temperature profile is out of the range of ±5σ, or the standard deviation of the profile is within the range of 5σ. When it exceeds, it is characterized in that it is determined that the substrate is broken.

또, 청구항 15의 발명은, 청구항 12의 발명에 따르는 열처리 장치에 있어서, 상기 특성값을 설정하는 설정부를 더 구비하는 것을 특징으로 한다.Further, the invention of claim 15 is characterized in that, in the heat treatment apparatus according to the invention of claim 12, further comprising a setting unit for setting the characteristic value.

또, 청구항 16의 발명은, 청구항 11의 발명에 따르는 열처리 장치에 있어서, 상기 해석부는, 상기 플래시광의 조사를 개시하고 나서 상기 기판의 표면 온도가 승온을 계속하는 시간이 상기 플래시 램프의 플래시광 조사 시간과 소정값 이상 괴리하는 경우에는 상기 기판이 깨져 있다고 판정하는 것을 특징으로 한다.In addition, in the invention of claim 16, in the heat treatment apparatus according to the invention of claim 11, the analysis unit includes, after the start of irradiation of the flash light, the time during which the surface temperature of the substrate continues to rise is the flash light irradiation of the flash lamp. It is characterized in that it is determined that the substrate is broken when the time is separated by a predetermined value or more.

또, 청구항 17의 발명은, 청구항 10 또는 청구항 11의 발명에 따르는 열처리 장치에 있어서, 상기 해석부는, 상기 기판보다 전에 처리된 기판의 표면 온도를 측정하여 취득된 기준 온도 프로파일과 상기 온도 프로파일을 비교하여 상기 기판의 깨짐을 판정하는 것을 특징으로 한다.In addition, in the invention of claim 17, in the heat treatment apparatus according to the invention of claim 10 or 11, the analysis unit compares the temperature profile with a reference temperature profile obtained by measuring the surface temperature of the substrate treated before the substrate. Thus, it is characterized in that the crack of the substrate is determined.

또, 청구항 18의 발명은, 청구항 10 또는 청구항 11의 발명에 따르는 열처리 장치에 있어서, 상기 방사 온도계는, 상기 기판의 표면으로부터 방사된 파장 5㎛ 이상 6.5㎛ 이하의 적외광의 강도로부터 상기 기판의 표면 온도를 측정하는 것을 특징으로 한다.In addition, the invention of claim 18, in the heat treatment apparatus according to the invention of claim 10 or 11, wherein the radiation thermometer is applied from the intensity of infrared light having a wavelength of 5 μm or more and 6.5 μm or less radiated from the surface of the substrate. It is characterized by measuring the surface temperature.

청구항 1 내지 청구항 9의 발명에 의하면, 플래시광을 조사한 후 또는 플래시광의 조사를 개시하고 나서 소정 기간의 기판의 표면 온도를 측정하여 취득된 온도 프로파일을 해석하여 기판의 깨짐을 검출하기 때문에, 플래시광 조사시에 있어서의 기판의 깨짐을 간이한 구성으로 검출할 수 있다.According to the inventions of claims 1 to 9, since the crack of the substrate is detected by analyzing the obtained temperature profile by measuring the surface temperature of the substrate for a predetermined period after irradiation with flash light or after starting the flash light irradiation, the flash light Cracks in the substrate during irradiation can be detected with a simple configuration.

특히, 청구항 2의 발명에 의하면, 플래시광의 조사를 개시하고 나서의 온도 프로파일로부터 기판의 깨짐을 검출하고 있기 때문에, 플래시광 조사 중의 기판의 깨짐을 보다 확실히 검출할 수 있다.In particular, according to the invention of claim 2, since the crack of the substrate is detected from the temperature profile after the start of the flash light irradiation, the crack of the substrate during the flash light irradiation can be detected more reliably.

특히, 청구항 4의 발명에 의하면, 온도 프로파일의 평균값이 소정 범위로부터 벗어나 있거나, 또는, 온도 프로파일의 표준 편차가 소정 범위로부터 벗어나 있을 때에 기판이 깨져 있다고 판정하기 때문에, 깨짐 판정의 정밀도를 향상시킬 수 있다.In particular, according to the invention of claim 4, it is determined that the substrate is broken when the average value of the temperature profile deviates from the predetermined range or the standard deviation of the temperature profile deviates from the predetermined range, so that the accuracy of the crack determination can be improved. have.

청구항 10 내지 청구항 18의 발명에 의하면, 플래시 램프로부터 플래시광을 조사한 후 또는 플래시광의 조사를 개시하고 나서의 소정 기간에 방사 온도계에 의해서 측정된 기판의 표면 온도의 온도 프로파일을 해석하여 기판의 깨짐을 검출하기 때문에, 플래시광 조사시에 있어서의 기판의 깨짐을 간이한 구성으로 검출할 수 있다.According to the inventions of claims 10 to 18, cracking of the substrate is determined by analyzing the temperature profile of the surface temperature of the substrate measured by the radiation thermometer after irradiation of the flash light from the flash lamp or a predetermined period after the irradiation of the flash light is started. Because of the detection, it is possible to detect a crack in the substrate during irradiation of the flash light with a simple configuration.

특히, 청구항 11의 발명에 의하면, 플래시광의 조사를 개시하고 나서의 온도 프로파일로부터 기판의 깨짐을 검출하고 있기 때문에, 플래시광 조사 중의 기판의 깨짐을 보다 확실히 검출할 수 있다.In particular, according to the invention of claim 11, since the crack of the substrate is detected from the temperature profile after starting the irradiation of the flash light, the crack of the substrate during the irradiation of the flash light can be detected more reliably.

특히, 청구항 13의 발명에 의하면, 온도 프로파일의 평균값이 소정 범위로부터 벗어나 있거나, 또는, 온도 프로파일의 표준 편차가 소정 범위로부터 벗어나 있을 때에 기판이 깨져 있다고 판정하기 때문에, 깨짐 판정의 정밀도를 향상시킬 수 있다.In particular, according to the invention of claim 13, it is determined that the substrate is broken when the average value of the temperature profile deviates from the predetermined range or the standard deviation of the temperature profile deviates from the predetermined range, so that the accuracy of the crack determination can be improved. have.

도 1은 본 발명에 따르는 열처리 장치의 구성을 도시하는 종단면도이다.
도 2는 유지부의 전체 외관을 도시하는 사시도이다.
도 3은 서셉터의 평면도이다.
도 4는 서셉터의 단면도이다.
도 5는 이재 기구의 평면도이다.
도 6은 이재 기구의 측면도이다.
도 7은 복수의 할로겐 램프의 배치를 도시하는 평면도이다.
도 8은 상부 방사 온도계의 주요부를 구비하는 고속 방사 온도계 유닛의 구성을 도시하는 블럭도이다.
도 9는 반도체 웨이퍼의 처리 순서를 도시하는 플로차트이다.
도 10은 플래시광 조사시에 있어서의 반도체 웨이퍼의 표면 온도의 온도 프로파일의 일례를 도시하는 도이다.
도 11은 온도 프로파일의 평균값에 의거하는 깨짐 판정을 설명하기 위한 도이다.
도 12는 온도 프로파일의 표준 편차에 의거하는 깨짐 판정을 설명하기 위한 도이다.
도 13은 상부 방사 온도계의 광축과 반도체 웨이퍼의 주면이 이루는 각도가 반도체 웨이퍼의 겉보기 방사율에 주는 영향을 도시하는 도이다.
도 14는 반도체 웨이퍼의 승온 계속 시간에 의거하는 깨짐 판정을 설명하기 위한 도이다.1 is a longitudinal sectional view showing the configuration of a heat treatment apparatus according to the present invention.
2 is a perspective view showing the overall appearance of the holding portion.
3 is a plan view of a susceptor.
4 is a cross-sectional view of a susceptor.
5 is a plan view of the transfer mechanism.
6 is a side view of the transfer mechanism.
7 is a plan view showing an arrangement of a plurality of halogen lamps.
Fig. 8 is a block diagram showing the configuration of a high-speed radiation thermometer unit including a main part of an upper radiation thermometer.
9 is a flowchart showing the processing procedure of the semiconductor wafer.
10 is a diagram showing an example of a temperature profile of a surface temperature of a semiconductor wafer at the time of irradiation with flash light.
11 is a diagram for explaining a crack determination based on an average value of a temperature profile.
12 is a diagram for explaining a crack determination based on a standard deviation of a temperature profile.
13 is a diagram showing an effect of an angle formed between an optical axis of an upper radiation thermometer and a main surface of a semiconductor wafer on an apparent emissivity of a semiconductor wafer.
Fig. 14 is a diagram for explaining a crack determination based on the heating duration of the semiconductor wafer.

이하, 도면을 참조하면서 본 발명의 실시 형태에 대해 상세하게 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

＜제1 실시 형태＞<First embodiment>

도 1은, 본 발명에 따르는 열처리 장치(1)의 구성을 도시하는 종단면도이다. 도 1의 열처리 장치(1)는, 기판으로서 원판 형상의 반도체 웨이퍼(W)에 대해서 플래시광 조사를 행함으로써 그 반도체 웨이퍼(W)를 가열하는 플래시 램프 어닐링 장치이다. 처리 대상이 되는 반도체 웨이퍼(W)의 사이즈는 특별히 한정되는 것은 아니나, 예를 들어 φ300mm나 φ450mm이다(본 실시 형태에서는 φ300mm). 열처리 장치(1)에 반입되기 전의 반도체 웨이퍼(W)에는 불순물이 주입되어 있고, 열처리 장치(1)에 의한 가열 처리에 의해서 주입된 불순물의 활성화 처리가 실행된다. 또한, 도 1 및 이후의 각 도면에 있어서는, 이해의 용이를 위해, 필요에 따라서 각 부의 치수나 수를 과장하거나 또는 간략화하여 그리고 있다.1 is a longitudinal sectional view showing the configuration of a heat treatment apparatus 1 according to the present invention. The heat treatment apparatus 1 of FIG. 1 is a flash lamp annealing apparatus that heats the semiconductor wafer W by irradiating a disk-shaped semiconductor wafer W as a substrate with flash light. The size of the semiconductor wafer W to be processed is not particularly limited, but is, for example, φ300mm or φ450mm (φ300mm in this embodiment). Impurities are implanted into the semiconductor wafer W before being carried into the heat treatment apparatus 1, and the implanted impurities are activated by heat treatment by the heat treatment apparatus 1. In addition, in each drawing of FIG. 1 and the following, for ease of understanding, the size and number of each part are exaggerated or simplified as needed.

열처리 장치(1)는, 반도체 웨이퍼(W)를 수용하는 챔버(6)와, 복수의 플래시 램프(FL)를 내장하는 플래시 가열부(5)와, 복수의 할로겐 램프(HL)를 내장하는 할로겐 가열부(4)를 구비한다. 챔버(6)의 상측에 플래시 가열부(5)가 설치됨과 더불어, 하측에 할로겐 가열부(4)가 설치되어 있다. 또, 열처리 장치(1)는, 챔버(6)의 내부에, 반도체 웨이퍼(W)를 수평 자세로 유지하는 유지부(7)와, 유지부(7)와 장치 외부 사이에서 반도체 웨이퍼(W)의 수도(受渡)를 행하는 이재 기구(10)를 구비한다. 또한, 열처리 장치(1)는, 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)에 설치된 각 동작 기구를 제어하여 반도체 웨이퍼(W)의 열처리를 실행시키는 제어부(3)를 구비한다.The heat treatment apparatus 1 includes a chamber 6 accommodating a semiconductor wafer W, a flash heating unit 5 incorporating a plurality of flash lamps FL, and a halogen containing a plurality of halogen lamps HL. It has a heating part (4). In addition to the flash heating unit 5 installed on the upper side of the chamber 6, the halogen heating unit 4 is provided on the lower side. In addition, the heat treatment apparatus 1 includes a holding portion 7 for holding the semiconductor wafer W in a horizontal position inside the chamber 6, and a semiconductor wafer W between the holding portion 7 and the outside of the apparatus. It is provided with a transfer mechanism (10) for performing the water supply (受渡). In addition, the heat treatment apparatus 1 includes a control unit 3 that controls the halogen heating unit 4, the flash heating unit 5, and the respective operating mechanisms provided in the chamber 6 to perform heat treatment of the semiconductor wafer W. Equipped.

챔버(6)는, 통형상의 챔버 측부(61)의 상하에 석영제의 챔버창을 장착하여 구성되어 있다. 챔버 측부(61)는 상하가 개구된 개략 통 형상을 갖고 있고, 상측 개구에는 상측 챔버창(63)이 장착되어 폐색되며, 하측 개구에는 하측 챔버창(64)이 장착되어 폐색되고 있다. 챔버(6)의 천정부를 구성하는 상측 챔버창(63)은, 석영에 의해서 형성된 원판 형상 부재이며, 플래시 가열부(5)로부터 출사된 플래시광을 챔버(6) 내에 투과하는 석영창으로서 기능한다. 또, 챔버(6)의 마루부를 구성하는 하측 챔버창(64)도, 석영에 의해서 형성된 원판 형상 부재이며, 할로겐 가열부(4)로부터의 광을 챔버(6) 내에 투과하는 석영창으로서 기능한다.The chamber 6 is configured by attaching a quartz chamber window above and below the cylindrical chamber side portion 61. The chamber side portion 61 has a schematic cylindrical shape with an upper and lower opening, an upper chamber window 63 is attached to the upper opening to be closed, and a lower chamber window 64 is attached to the lower opening to be closed. The upper chamber window 63 constituting the ceiling of the chamber 6 is a disk-shaped member formed of quartz, and functions as a quartz window that transmits the flash light emitted from the flash heating unit 5 into the chamber 6. . Further, the lower chamber window 64 constituting the floor of the chamber 6 is also a disk-shaped member formed of quartz, and functions as a quartz window that transmits light from the halogen heating unit 4 into the chamber 6. .

또, 챔버 측부(61)의 내측의 벽면의 상부에는 반사링(68)이 장착되고, 하부에는 반사링(69)이 장착되어 있다. 반사링(68, 69)은, 모두 원환형상으로 형성되어 있다. 상측의 반사링(68)은, 챔버 측부(61)의 상측으로부터 끼워넣음으로써 장착된다. 한편, 하측의 반사링(69)은, 챔버 측부(61)의 하측으로부터 끼워넣어 도시 생략된 비스로 고정함으로써 장착된다. 즉, 반사링(68, 69)은, 모두 착탈 자유롭게 챔버 측부(61)에 장착되는 것이다. 챔버(6)의 내측 공간, 즉 상측 챔버창(63), 하측 챔버창(64), 챔버 측부(61) 및 반사링(68, 69)에 의해서 둘러싸이는 공간이 열처리 공간(65)으로서 규정된다.Further, a reflective ring 68 is mounted on the upper part of the inner wall of the chamber side 61, and a reflective ring 69 is mounted at the lower part. Both of the reflective rings 68 and 69 are formed in an annular shape. The upper reflective ring 68 is attached by fitting it from the upper side of the chamber side 61. On the other hand, the reflective ring 69 on the lower side is fitted by fitting it from the lower side of the chamber side 61 and fixing it with screws (not shown). That is, the reflective rings 68 and 69 are both attached to the chamber side 61 freely and detachably. The inner space of the chamber 6, that is, the space surrounded by the upper chamber window 63, the lower chamber window 64, the chamber side 61 and the reflective rings 68, 69 is defined as the heat treatment space 65. .

챔버 측부(61)에 반사링(68, 69)이 장착됨으로써, 챔버(6)의 내벽면에 오목부(62)가 형성된다. 즉, 챔버 측부(61)의 내벽면 중 반사링(68, 69)이 장착되어 있지 않은 중앙 부분과, 반사링(68)의 하단면과, 반사링(69)의 상단면으로 둘러싸인 오목부(62)가 형성된다. 오목부(62)는, 챔버(6)의 내벽면에 수평 방향을 따라서 원환형상으로 형성되고, 반도체 웨이퍼(W)를 유지하는 유지부(7)를 위요한다. 챔버 측부(61) 및 반사링(68, 69)은, 강도와 내열성이 뛰어난 금속 재료(예를 들어, 스테인리스스틸)로 형성되어 있다.By mounting the reflective rings 68 and 69 on the chamber side 61, the recess 62 is formed on the inner wall surface of the chamber 6. That is, of the inner wall surface of the chamber side 61, the central portion of which the reflective rings 68 and 69 are not attached, the lower end of the reflective ring 68, and the concave portion surrounded by the upper end of the reflective ring 69 ( 62) is formed. The concave portion 62 is formed in an annular shape along the horizontal direction on the inner wall surface of the chamber 6, and serves as a holding portion 7 for holding the semiconductor wafer W. The chamber side portion 61 and the reflective rings 68 and 69 are made of a metal material (for example, stainless steel) excellent in strength and heat resistance.

또, 챔버 측부(61)에는, 챔버(6)에 대해서 반도체 웨이퍼(W)의 반입 및 반출을 행하기 위한 반송 개구부(로구)(66)가 형성되어 있다. 반송 개구부(66)는, 게이트 밸브(185)에 의해서 개폐 가능하게 되어 있다. 반송 개구부(66)는 오목부(62)의 외주면에 연통 접속되어 있다. 이로 인해, 게이트 밸브(185)가 반송 개구부(66)를 개방하고 있을 때에는, 반송 개구부(66)로부터 오목부(62)를 통과하여 열처리 공간(65)으로의 반도체 웨이퍼(W)의 반입 및 열처리 공간(65)으로부터의 반도체 웨이퍼(W)의 반출을 행할 수 있다. 또, 게이트 밸브(185)가 반송 개구부(66)를 폐쇄하면 챔버(6) 내의 열처리 공간(65)이 밀폐 공간이 된다.Moreover, in the chamber side part 61, the conveyance opening part (rogate) 66 for carrying in and carrying out the semiconductor wafer W with respect to the chamber 6 is formed. The conveyance opening 66 can be opened and closed by a gate valve 185. The conveyance opening 66 is connected in communication with the outer peripheral surface of the concave portion 62. For this reason, when the gate valve 185 is opening the conveyance opening 66, carrying the semiconductor wafer W into the heat treatment space 65 through the concave part 62 from the conveyance opening 66 and heat treatment The semiconductor wafer W can be carried out from the space 65. Further, when the gate valve 185 closes the conveyance opening 66, the heat treatment space 65 in the chamber 6 becomes a closed space.

또한, 챔버 측부(61)에는, 관통 구멍(61a) 및 관통 구멍(61b)이 뚫려 있다. 관통 구멍(61a)은, 후술하는 서셉터(74)에 유지된 반도체 웨이퍼(W)의 상면으로부터 방사된 적외광을 상부 방사 온도계(25)의 적외선 센서(91)로 이끌기 위한 원통형상의 구멍이다. 한편, 관통 구멍(61b)은, 반도체 웨이퍼(W)의 하면으로부터 방사된 적외광을 하부 방사 온도계(20)로 이끌기 위한 원통형상의 구멍이다. 관통 구멍(61a) 및 관통 구멍(61b)은, 그들 관통 방향의 축이 서셉터(74)에 유지된 반도체 웨이퍼(W)의 주면과 교차하듯이, 수평 방향에 대해서 경사하여 설치되어 있다. 관통 구멍(61a)의 열처리 공간(65)을 향하는 측의 단부에는, 상부 방사 온도계(25)가 측정 가능한 파장 영역의 적외광을 투과시키는 플루오르화칼슘 재료로 이루어지는 투명창(26)이 장착되어 있다. 또, 관통 구멍(61b)의 열처리 공간(65)을 향하는 측의 단부에는, 하부 방사 온도계(20)가 측정 가능한 파장 영역의 적외광을 투과시키는 플루오르화바륨 재료로 이루어지는 투명창(21)이 장착되어 있다.Further, the chamber side portion 61 is provided with a through hole 61a and a through hole 61b. The through hole 61a is a cylindrical hole for guiding the infrared light radiated from the upper surface of the semiconductor wafer W held in the susceptor 74 to be described later to the infrared sensor 91 of the upper radiation thermometer 25. . On the other hand, the through hole 61b is a cylindrical hole for guiding the infrared light radiated from the lower surface of the semiconductor wafer W to the lower radiation thermometer 20. The through-hole 61a and the through-hole 61b are provided to be inclined with respect to the horizontal direction so that their through-direction axes intersect the main surface of the semiconductor wafer W held by the susceptor 74. At the end of the through hole 61a on the side facing the heat treatment space 65, a transparent window 26 made of a calcium fluoride material that transmits infrared light in a wavelength range in which the upper radiation thermometer 25 can be measured is mounted. . In addition, a transparent window 21 made of barium fluoride material that transmits infrared light in a wavelength range in which the lower radiation thermometer 20 can be measured is mounted at the end of the through hole 61b on the side facing the heat treatment space 65 Has been.

또, 챔버(6)의 내벽 상부에는 열처리 공간(65)에 처리 가스를 공급하는 가스 공급 구멍(81)이 형성되어 있다. 가스 공급 구멍(81)은, 오목부(62)보다 상측 위치에 형성되어 있고, 반사링(68)에 설치되어 있어도 된다. 가스 공급 구멍(81)은 챔버(6)의 측벽 내부에 원환형상으로 형성된 완충 공간(82)을 개재하여 가스 공급관(83)에 연통 접속되어 있다. 가스 공급관(83)은 처리 가스 공급원(85)에 접속되어 있다. 또, 가스 공급관(83)의 경로 도중에는 밸브(84)가 끼워져 있다. 밸브(84)가 개방되면, 처리 가스 공급원(85)으로부터 완충 공간(82)에 처리 가스가 송급된다. 완충 공간(82)에 유입된 처리 가스는, 가스 공급 구멍(81)보다 유체 저항이 작은 완충 공간(82) 내로 퍼지도록 흘러 가스 공급 구멍(81)으로부터 열처리 공간(65) 내로 공급된다. 처리 가스로는, 예를 들어 질소(N2) 등의 불활성 가스, 또는, 수소(H2), 암모니아(NH3) 등의 반응성 가스, 혹은 그들을 혼합한 혼합 가스를 이용할 수 있다(본 실시 형태에서는 질소 가스).Further, a gas supply hole 81 for supplying a processing gas to the heat treatment space 65 is formed on the inner wall of the chamber 6. The gas supply hole 81 is formed at a position above the concave portion 62, and may be provided in the reflective ring 68. The gas supply hole 81 is connected in communication with the gas supply pipe 83 via a buffer space 82 formed in an annular shape inside the side wall of the chamber 6. The gas supply pipe 83 is connected to a processing gas supply source 85. In addition, a valve 84 is fitted in the middle of the path of the gas supply pipe 83. When the valve 84 is opened, the processing gas is supplied from the processing gas supply source 85 to the buffer space 82. The processing gas flowing into the buffer space 82 flows so as to spread into the buffer space 82 having a smaller fluid resistance than the gas supply hole 81 and is supplied from the gas supply hole 81 into the heat treatment space 65. As the processing gas, for example, an inert gas such as nitrogen (N 2 ), a reactive gas such as hydrogen (H 2 ) or ammonia (NH 3 ), or a mixed gas obtained by mixing them can be used (in this embodiment, Nitrogen gas).

한편, 챔버(6)의 내벽 하부에는 열처리 공간(65) 내의 기체를 배기하는 가스 배기 구멍(86)이 형성되어 있다. 가스 배기 구멍(86)은, 오목부(62)보다 하측 위치에 형성되어 있고, 반사링(69)에 설치되어 있어도 된다. 가스 배기 구멍(86)은 챔버(6)의 측벽 내부에 원환형상으로 형성된 완충 공간(87)을 개재하여 가스 배기관(88)에 연통 접속되어 있다. 가스 배기관(88)은 배기부(190)에 접속되어 있다. 또, 가스 배기관(88)의 경로 도중에는 밸브(89)가 끼워져 있다. 밸브(89)가 개방되면, 열처리 공간(65)의 기체가 가스 배기 구멍(86)으로부터 완충 공간(87)을 거쳐 가스 배기관(88)으로 배출된다. 또한, 가스 공급 구멍(81) 및 가스 배기 구멍(86)은, 챔버(6)의 둘레 방향을 따라서 복수 설치되어 있어도 되고, 슬릿형상인 것이어도 된다. 또, 처리 가스 공급원(85) 및 배기부(190)는, 열처리 장치(1)에 설치된 기구여도 되고, 열처리 장치(1)가 설치되는 공장의 유틸리티여도 된다.On the other hand, a gas exhaust hole 86 for exhausting gas in the heat treatment space 65 is formed under the inner wall of the chamber 6. The gas exhaust hole 86 is formed at a position lower than the concave portion 62, and may be provided in the reflective ring 69. The gas exhaust hole 86 is connected in communication with the gas exhaust pipe 88 through a buffer space 87 formed in an annular shape inside the side wall of the chamber 6. The gas exhaust pipe 88 is connected to the exhaust part 190. Further, a valve 89 is fitted in the middle of the path of the gas exhaust pipe 88. When the valve 89 is opened, the gas in the heat treatment space 65 is discharged from the gas exhaust hole 86 through the buffer space 87 to the gas exhaust pipe 88. Further, a plurality of gas supply holes 81 and gas exhaust holes 86 may be provided along the circumferential direction of the chamber 6 or may have a slit shape. Moreover, the processing gas supply source 85 and the exhaust part 190 may be a mechanism provided in the heat treatment apparatus 1, and may be a utility of a factory in which the heat treatment apparatus 1 is installed.

또, 반송 개구부(66)의 선단에도 열처리 공간(65) 내의 기체를 배출하는 가스 배기관(191)이 접속되어 있다. 가스 배기관(191)은 밸브(192)를 개재하여 배기부(190)에 접속되어 있다. 밸브(192)를 개방함으로써, 반송 개구부(66)를 개재하여 챔버(6) 내의 기체가 배기된다.Further, a gas exhaust pipe 191 for discharging gas in the heat treatment space 65 is also connected to the front end of the conveyance opening 66. The gas exhaust pipe 191 is connected to the exhaust unit 190 via a valve 192. By opening the valve 192, the gas in the chamber 6 is exhausted through the conveyance opening 66.

도 2는, 유지부(7)의 전체 외관을 도시하는 사시도이다. 유지부(7)는, 기대링(71), 연결부(72) 및 서셉터(74)를 구비하여 구성된다. 기대링(71), 연결부(72) 및 서셉터(74)는 모두 석영으로 형성되어 있다. 즉, 유지부(7)의 전체가 석영으로 형성되어 있다.2 is a perspective view showing the overall appearance of the holding portion 7. The holding part 7 is comprised with the base ring 71, the connection part 72, and the susceptor 74. The base ring 71, the connection part 72, and the susceptor 74 are all made of quartz. That is, the entire holding part 7 is made of quartz.

기대링(71)은 원환형상으로부터 일부가 결락된 원호 형상의 석영 부재이다. 이 결락 부분은, 후술하는 이재 기구(10)의 이재 아암(11)과 기대링(71)의 간섭을 막기 위해서 설치되어 있다. 기대링(71)은 오목부(62)의 저면에 올려놓여짐으로써, 챔버(6)의 벽면에 지지되게 된다(도 1 참조). 기대링(71)의 상면에, 그 원환 형상의 둘레 방향을 따라서 복수의 연결부(72)(본 실시 형태에서는 4개)가 세워져 설치된다. 연결부(72)도 석영의 부재이며, 용접에 의해서 기대링(71)에 고착된다.The base ring 71 is an arc-shaped quartz member partially missing from the annular shape. This missing portion is provided to prevent interference between the transfer arm 11 and the base ring 71 of the transfer mechanism 10 described later. The base ring 71 is placed on the bottom surface of the concave portion 62 and is supported on the wall surface of the chamber 6 (see Fig. 1). On the upper surface of the base ring 71, a plurality of connecting portions 72 (four in the present embodiment) are erected and installed along the circumferential direction of the annular shape. The connecting portion 72 is also a member of quartz, and is fixed to the base ring 71 by welding.

서셉터(74)는 기대링(71)에 설치된 4개의 연결부(72)에 의해서 지지된다. 도 3은, 서셉터(74)의 평면도이다. 또, 도 4는, 서셉터(74)의 단면도이다. 서셉터(74)는, 유지 플레이트(75), 가이드링(76) 및 복수의 기판 지지핀(77)을 구비한다. 유지 플레이트(75)는, 석영으로 형성된 대략 원형의 평판형상 부재이다. 유지 플레이트(75)의 직경은 반도체 웨이퍼(W)의 직경보다 크다. 즉, 유지 플레이트(75)는, 반도체 웨이퍼(W)보다 큰 평면 사이즈를 갖는다.The susceptor 74 is supported by the four connecting portions 72 installed on the base ring 71. 3 is a plan view of the susceptor 74. 4 is a cross-sectional view of the susceptor 74. The susceptor 74 includes a holding plate 75, a guide ring 76, and a plurality of substrate support pins 77. The holding plate 75 is a substantially circular flat plate member made of quartz. The diameter of the holding plate 75 is larger than the diameter of the semiconductor wafer W. That is, the holding plate 75 has a larger planar size than the semiconductor wafer W.

유지 플레이트(75)의 상면 주연부에 가이드링(76)이 설치되어 있다. 가이드링(76)은, 반도체 웨이퍼(W)의 직경보다 큰 내경을 갖는 원환 형상의 부재이다. 예를 들어, 반도체 웨이퍼(W)의 직경이 φ300mm인 경우, 가이드링(76)의 내경은 φ320mm이다. 가이드링(76)의 내주는, 유지 플레이트(75)로부터 상방을 향해서 넓어지는 테이퍼면으로 되어 있다. 가이드링(76)은, 유지 플레이트(75)와 동일한 석영으로 형성된다. 가이드링(76)은, 유지 플레이트(75)의 상면에 용착하도록 해도 되고, 별도 가공한 핀 등에 의해서 유지 플레이트(75)에 고정하도록 해도 된다. 혹은, 유지 플레이트(75)와 가이드링(76)을 일체의 부재로서 가공하도록 해도 된다.A guide ring 76 is provided at the periphery of the upper surface of the retaining plate 75. The guide ring 76 is an annular member having an inner diameter larger than the diameter of the semiconductor wafer W. For example, when the diameter of the semiconductor wafer W is φ300mm, the inner diameter of the guide ring 76 is φ320mm. The inner periphery of the guide ring 76 is a tapered surface that widens upward from the holding plate 75. The guide ring 76 is formed of the same quartz as the holding plate 75. The guide ring 76 may be welded to the upper surface of the retaining plate 75, or may be fixed to the retaining plate 75 by means of a separately processed pin or the like. Alternatively, the holding plate 75 and the guide ring 76 may be processed as an integral member.

유지 플레이트(75)의 상면 중 가이드링(76)보다 내측의 영역이 반도체 웨이퍼(W)를 유지하는 평면형상의 유지면(75a)이 된다. 유지 플레이트(75)의 유지면(75a)에는, 복수의 기판 지지핀(77)이 세워져 설치되어 있다. 본 실시 형태에 있어서는, 유지면(75a)의 외주원(가이드링(76)의 내주원)과 동심원의 둘레 상을 따라서 30°마다 합계 12개의 기판 지지핀(77)이 세워져 설치되어 있다. 12개의 기판 지지핀(77)을 배치한 원의 지름(대향하는 기판 지지핀(77)간의 거리)은 반도체 웨이퍼(W)의 지름보다 작고, 반도체 웨이퍼(W)의 지름이 φ300mm이면 φ270mm~φ280mm(본 실시 형태에서는 φ270mm)이다. 각각의 기판 지지핀(77)은 석영으로 형성되어 있다. 복수의 기판 지지핀(77)은, 유지 플레이트(75)의 상면에 용접에 의해서 설치하도록 해도 되고, 유지 플레이트(75)와 일체로 가공하도록 해도 된다.A region of the upper surface of the holding plate 75 inside the guide ring 76 becomes the planar holding surface 75a for holding the semiconductor wafer W. On the holding surface 75a of the holding plate 75, a plurality of substrate support pins 77 are erected and provided. In this embodiment, a total of 12 substrate support pins 77 are erected every 30 degrees along the outer circumference of the holding surface 75a (inner circumference of the guide ring 76) and the concentric circle. The diameter of the circle in which 12 substrate support pins 77 are arranged (distance between the opposing substrate support pins 77) is smaller than the diameter of the semiconductor wafer W, and if the diameter of the semiconductor wafer W is φ 300 mm, it is φ 270 mm to φ 280 mm. (In this embodiment, it is 270 mm). Each of the substrate support pins 77 is made of quartz. The plurality of substrate support pins 77 may be provided on the upper surface of the holding plate 75 by welding, or may be processed integrally with the holding plate 75.

도 2로 돌아와, 기대링(71)에 세워져 설치된 4개의 연결부(72)와 서셉터(74)의 유지 플레이트(75)의 주연부가 용접에 의해서 고착된다. 즉, 서셉터(74)와 기대링(71)은 연결부(72)에 의해서 고정적으로 연결되어 있다. 이러한 유지부(7)의 기대링(71)이 챔버(6)의 벽면에 지지됨으로써, 유지부(7)가 챔버(6)에 장착된다. 유지부(7)가 챔버(6)에 장착된 상태에 있어서는, 서셉터(74)의 유지 플레이트(75)는 수평 자세(법선이 연직 방향과 일치하는 자세)가 된다. 즉, 유지 플레이트(75)의 유지면(75a)은 수평면이 된다.Returning to Fig. 2, the four connecting portions 72 erected and installed on the base ring 71 and the peripheral portion of the holding plate 75 of the susceptor 74 are fixed by welding. That is, the susceptor 74 and the base ring 71 are fixedly connected by the connection part 72. Since the base ring 71 of the holding part 7 is supported on the wall surface of the chamber 6, the holding part 7 is mounted on the chamber 6. When the holding part 7 is attached to the chamber 6, the holding plate 75 of the susceptor 74 is in a horizontal posture (a posture in which the normal line coincides with the vertical direction). That is, the holding surface 75a of the holding plate 75 becomes a horizontal surface.

챔버(6)에 반입된 반도체 웨이퍼(W)는, 챔버(6)에 장착된 유지부(7)의 서셉터(74) 위에 수평 자세로 올려놓여져 유지된다. 이때, 반도체 웨이퍼(W)는 유지 플레이트(75) 상에 세워져 설치된 12개의 기판 지지핀(77)에 의해서 지지되고 서셉터(74)에 유지된다. 보다 엄밀하게는, 12개의 기판 지지핀(77)의 상단부가 반도체 웨이퍼(W)의 하면에 접촉하여 당해 반도체 웨이퍼(W)를 지지한다. 12개의 기판 지지핀(77)의 높이(기판 지지핀(77)의 상단으로부터 유지 플레이트(75)의 유지면(75a)까지의 거리)는 균일하기 때문에, 12개의 기판 지지핀(77)에 의해서 반도체 웨이퍼(W)를 수평 자세로 지지할 수 있다.The semiconductor wafer W carried into the chamber 6 is placed and held in a horizontal position on the susceptor 74 of the holding portion 7 mounted in the chamber 6. At this time, the semiconductor wafer W is supported by 12 substrate support pins 77 erected and installed on the holding plate 75 and held by the susceptor 74. More precisely, the upper ends of the twelve substrate support pins 77 contact the lower surface of the semiconductor wafer W to support the semiconductor wafer W. Since the height of the 12 substrate support pins 77 (the distance from the upper end of the substrate support pin 77 to the holding surface 75a of the holding plate 75) is uniform, the 12 substrate support pins 77 The semiconductor wafer W can be supported in a horizontal position.

또, 반도체 웨이퍼(W)는 복수의 기판 지지핀(77)에 의해서 유지 플레이트(75)의 유지면(75a)으로부터 소정의 간격을 두고 지지된다. 기판 지지핀(77)의 높이보다 가이드링(76)의 두께가 두껍다. 따라서, 복수의 기판 지지핀(77)에 의해서 지지된 반도체 웨이퍼(W)의 수평 방향의 위치 벗어남은 가이드링(76)에 의해서 방지된다.Further, the semiconductor wafer W is supported by a plurality of substrate support pins 77 from the holding surface 75a of the holding plate 75 at a predetermined interval. The thickness of the guide ring 76 is thicker than the height of the substrate support pin 77. Accordingly, deviation of the position of the semiconductor wafer W supported by the plurality of substrate support pins 77 in the horizontal direction is prevented by the guide ring 76.

또, 도 2 및 도 3에 도시하는 바와 같이, 서셉터(74)의 유지 플레이트(75)에는, 상하에 관통하여 개구부(78)가 형성되어 있다. 개구부(78)는, 하부 방사 온도계(20)가 반도체 웨이퍼(W)의 하면으로부터 방사되는 방사광(적외광)을 수광하기 위해서 설치되어 있다. 즉, 하부 방사 온도계(20)가 개구부(78) 및 챔버 측부(61)의 관통 구멍(61b)에 장착된 투명창(21)을 개재하여 반도체 웨이퍼(W)의 하면으로부터 방사된 광을 수광하여 당해 반도체 웨이퍼(W)의 온도를 측정한다. 또한, 서셉터(74)의 유지 플레이트(75)에는, 후술하는 이재 기구(10)의 리프트핀(12)이 반도체 웨이퍼(W)의 수도를 위해서 관통하는 4개의 관통 구멍(79)이 뚫려 있다.In addition, as shown in Figs. 2 and 3, the holding plate 75 of the susceptor 74 is formed with an opening 78 penetrating upward and downward. The opening 78 is provided so that the lower radiation thermometer 20 receives radiation (infrared light) radiated from the lower surface of the semiconductor wafer W. That is, the lower radiation thermometer 20 receives the light radiated from the lower surface of the semiconductor wafer W through the transparent window 21 mounted in the opening 78 and the through hole 61b of the chamber side 61 The temperature of the semiconductor wafer W is measured. Further, in the holding plate 75 of the susceptor 74, four through holes 79 through which the lift pins 12 of the transfer mechanism 10 to be described later pass through for water supply of the semiconductor wafer W are formed. .

도 5는, 이재 기구(10)의 평면도이다. 또, 도 6은, 이재 기구(10)의 측면도이다. 이재 기구(10)는, 2개의 이재 아암(11)을 구비한다. 이재 아암(11)은, 대체로 원환형상의 오목부(62)를 따르는 원호 형상으로 되어 있다. 각각의 이재 아암(11)에는 2개의 리프트핀(12)이 세워져 설치되어 있다. 이재 아암(11) 및 리프트핀(12)은 석영으로 형성되어 있다. 각 이재 아암(11)은 수평 이동 기구(13)에 의해서 회동 가능하게 되어 있다. 수평 이동 기구(13)는, 한 쌍의 이재 아암(11)을 유지부(7)에 대해서 반도체 웨이퍼(W)의 이재를 행하는 이재 동작 위치(도 5의 실선 위치)와 유지부(7)에 유지된 반도체 웨이퍼(W)와 평면에서 봤을 때 겹치지 않는 퇴피 위치(도 5의 이점쇄선 위치) 사이에서 수평 이동시킨다. 수평 이동 기구(13)로는, 개별의 모터에 의해서 각 이재 아암(11)을 각각 회동시키는 것이어도 되고, 링크 기구를 이용하여 1개의 모터에 의해서 한 쌍의 이재 아암(11)을 연동시켜 회동시키는 것이어도 된다.5 is a plan view of the transfer mechanism 10. In addition, FIG. 6 is a side view of the transfer mechanism 10. The transfer mechanism 10 includes two transfer arms 11. The disparate arm 11 has a generally circular arc shape along an annular concave portion 62. Two lift pins 12 are erected and installed on each of the displaced arms 11. The displaced arm 11 and the lift pin 12 are made of quartz. Each transfer arm 11 is rotatable by the horizontal movement mechanism 13. The horizontal movement mechanism 13 holds the pair of transfer arms 11 to the transfer operation position (solid line position in Fig. 5) and the holding unit 7 for transferring the semiconductor wafer W to the holding unit 7. It is moved horizontally between the held semiconductor wafer W and the retracted position that does not overlap when viewed from the plane (the position of the double-dashed line in Fig. 5). As the horizontal movement mechanism 13, each of the disparate arms 11 may be rotated by a separate motor, or a pair of displaced arms 11 are interlocked and rotated by a single motor using a link mechanism. It may be.

또, 한 쌍의 이재 아암(11)은, 승강 기구(14)에 의해서 수평 이동 기구(13)와 함께 승강 이동된다. 승강 기구(14)가 한 쌍의 이재 아암(11)을 이재 동작 위치에서 상승시키면, 합계 4개의 리프트핀(12)이 서셉터(74)에 뚫린 관통 구멍(79)(도 2, 3 참조)을 통과하여, 리프트핀(12)의 상단이 서셉터(74)의 상면으로부터 뚫고 나온다. 한편, 승강 기구(14)가 한 쌍의 이재 아암(11)을 이재 동작 위치에서 하강시켜 리프트핀(12)을 관통 구멍(79)으로부터 빼내고, 수평 이동 기구(13)가 한 쌍의 이재 아암(11)을 열도록 이동시키면 각 이재 아암(11)이 퇴피 위치로 이동한다. 한 쌍의 이재 아암(11)의 퇴피 위치는, 유지부(7)의 기대링(71)의 바로 위다. 기대링(71)은 오목부(62)의 저면에 올려놓여져 있기 때문에, 이재 아암(11)의 퇴피 위치는 오목부(62)의 내측이 된다. 또한, 이재 기구(10)의 구동부(수평 이동 기구(13) 및 승강 기구(14))가 설치되어 있는 부위의 근방에도 도시 생략된 배기 기구가 설치되어 있고, 이재 기구(10)의 구동부 주변의 분위기가 챔버(6)의 외부에 배출되도록 구성되어 있다.In addition, the pair of transfer arms 11 is moved up and down together with the horizontal movement mechanism 13 by the lifting mechanism 14. When the lifting mechanism 14 raises the pair of transfer arms 11 from the transfer operation position, a total of four lift pins 12 are drilled in the susceptor 74 through holes 79 (see Figs. 2 and 3). Passing through, the upper end of the lift pin 12 pierces from the upper surface of the susceptor 74. On the other hand, the lifting mechanism 14 lowers the pair of transfer arms 11 from the transfer operation position, pulls the lift pin 12 out of the through hole 79, and the horizontal movement mechanism 13 moves the pair of transfer arms 11 When moved to open 11), each transfer arm 11 moves to the retracted position. The retracted position of the pair of transfer arms 11 is just above the base ring 71 of the holding part 7. Since the base ring 71 is placed on the bottom surface of the concave portion 62, the retracted position of the transfer arm 11 is inside the concave portion 62. In addition, an exhaust mechanism (not shown) is also provided in the vicinity of the portion where the drive unit (horizontal movement mechanism 13 and the lifting mechanism 14) of the transfer mechanism 10 is installed, and around the drive unit of the transfer mechanism 10 It is configured so that the atmosphere is discharged to the outside of the chamber 6.

도 1로 돌아와, 챔버(6)의 상방에 설치된 플래시 가열부(5)는, 하우징(51)의 내측에, 복수 개(본 실시 형태에서는 30개)의 크세논 플래시 램프(FL)로 이루어지는 광원과, 그 광원의 상방을 덮도록 설치된 리플렉터(52)를 구비하여 구성된다. 또, 플래시 가열부(5)의 하우징(51)의 저부에는 램프광 방사창(53)이 장착되어 있다. 플래시 가열부(5)의 마루부를 구성하는 램프광 방사창(53)은, 석영에 의해서 형성된 판형상의 석영창이다. 플래시 가열부(5)가 챔버(6)의 상방에 설치됨으로써, 램프광 방사창(53)이 상측 챔버창(63)과 서로 대향하게 된다. 플래시 램프(FL)는 챔버(6)의 상방으로부터 램프광 방사창(53) 및 상측 챔버창(63)을 개재하여 열처리 공간(65)에 플래시광을 조사한다.Returning to Fig. 1, the flash heating unit 5 installed above the chamber 6 is inside the housing 51, a light source comprising a plurality of (30 in this embodiment) xenon flash lamps FL, and , And a reflector 52 provided so as to cover the upper side of the light source. Further, a lamp light emitting window 53 is mounted on the bottom of the housing 51 of the flash heating unit 5. The lamp light emission window 53 constituting the floor of the flash heating unit 5 is a plate-shaped quartz window formed of quartz. The flash heating unit 5 is installed above the chamber 6 so that the lamp light emitting window 53 faces the upper chamber window 63. The flash lamp FL irradiates the flash light to the heat treatment space 65 from above the chamber 6 through the lamp light emission window 53 and the upper chamber window 63.

복수의 플래시 램프(FL)는, 각각이 길이가 긴 원통형상을 갖는 봉형 램프이며, 각각의 길이 방향이 유지부(7)에 유지되는 반도체 웨이퍼(W)의 주면을 따라서(즉 수평 방향을 따라서) 서로 평행이 되도록 평면형상으로 배열되어 있다. 따라서, 플래시 램프(FL)의 배열에 의해서 형성되는 평면도 수평면이다.The plurality of flash lamps FL are rod-shaped lamps each having a long cylindrical shape, and each longitudinal direction is along the main surface of the semiconductor wafer W held in the holding part 7 (that is, along the horizontal direction). ) They are arranged in a flat shape so that they are parallel to each other. Therefore, it is a plan view horizontal plane formed by the arrangement of the flash lamps FL.

크세논 플래시 램프(FL)는, 그 내부에 크세논 가스가 봉입되고 그 양단부에 콘덴서에 접속된 양극 및 음극이 배치된 봉형의 유리관(방전관)과, 그 유리관의 외주면 상에 부설된 트리거 전극을 구비한다. 크세논 가스는 전기적으로는 절연체이기 때문에, 콘덴서에 전하가 축적되어 있었다고 해도 통상의 상태에서는 유리관 내에 전기는 흐르지 않는다. 그러나, 트리거 전극에 고전압을 인가하여 절연을 파괴한 경우에는, 콘덴서에 축적된 전기가 유리관 내에 순식간에 흘러, 그때의 크세논의 원자 혹은 분자의 여기에 의해서 광이 방출된다. 이러한 크세논 플래시 램프(FL)에 있어서는, 미리 콘덴서에 축적되어 있던 정전 에너지가 0.1밀리세컨드 내지 100밀리세컨드라고 하는 매우 짧은 광펄스로 변환되기 때문에, 할로겐 램프(HL)와 같은 연속 점등의 광원에 비해 매우 강한 광을 조사할 수 있다고 하는 특징을 갖는다. 즉, 플래시 램프(FL)는, 1초 미만의 매우 짧은 시간에 순간적으로 발광하는 펄스 발광 램프이다. 또한, 플래시 램프(FL)의 발광 시간은, 플래시 램프(FL)에 전력 공급을 행하는 램프 전원의 코일 상수에 의해서 조정할 수 있다.The xenon flash lamp FL includes a rod-shaped glass tube (discharge tube) in which xenon gas is enclosed in its interior and an anode and a cathode connected to a condenser are disposed at both ends thereof, and a trigger electrode provided on the outer circumferential surface of the glass tube. . Since xenon gas is an insulator electrically, electricity does not flow in the glass tube in a normal state, even if charges have been accumulated in the capacitor. However, when insulation is destroyed by applying a high voltage to the trigger electrode, electricity accumulated in the capacitor flows into the glass tube in an instant, and light is emitted by the excitation of atoms or molecules of xenon at that time. In such a xenon flash lamp (FL), electrostatic energy previously accumulated in the capacitor is converted into a very short optical pulse of 0.1 milliseconds to 100 milliseconds, compared to a light source of continuous lighting such as a halogen lamp (HL). It has the characteristic that it can irradiate very strong light. That is, the flash lamp FL is a pulsed light emitting lamp that emits instantaneously in a very short time of less than 1 second. In addition, the light emission time of the flash lamp FL can be adjusted by the coil constant of the lamp power supply supplying power to the flash lamp FL.

또, 리플렉터(52)는, 복수의 플래시 램프(FL)의 상방에 그들 전체를 덮도록 설치되어 있다. 리플렉터(52)의 기본적인 기능은, 복수의 플래시 램프(FL)로부터 출사된 플래시광을 열처리 공간(65)측에 반사한다고 하는 것이다. 리플렉터(52)는 알루미늄 합금판으로 형성되어 있고, 그 표면(플래시 램프(FL)를 향하는 측의 면)은 블라스트 처리에 의해서 조면화 가공이 실시되어 있다.Further, the reflector 52 is provided above the plurality of flash lamps FL so as to cover all of them. The basic function of the reflector 52 is to reflect the flash light emitted from the plurality of flash lamps FL to the heat treatment space 65 side. The reflector 52 is formed of an aluminum alloy plate, and its surface (the surface facing the flash lamp FL) is roughened by blasting.

챔버(6)의 하방에 설치된 할로겐 가열부(4)는, 하우징(41)의 내측에 복수 개(본 실시 형태에서는 40개)의 할로겐 램프(HL)를 내장하고 있다. 할로겐 가열부(4)는, 복수의 할로겐 램프(HL)에 의해서 챔버(6)의 하방으로부터 하측 챔버창(64)을 개재하여 열처리 공간(65)으로의 광조사를 행하여 반도체 웨이퍼(W)를 가열하는 광조사부이다.The halogen heating unit 4 provided below the chamber 6 has a plurality of (40 in this embodiment) halogen lamps HL built into the housing 41. The halogen heating unit 4 irradiates the semiconductor wafer W with light from the lower side of the chamber 6 to the heat treatment space 65 by means of a plurality of halogen lamps HL through the lower chamber window 64. It is a light irradiation part that heats.

도 7은, 복수의 할로겐 램프(HL)의 배치를 도시하는 평면도이다. 40개의 할로겐 램프(HL)는 상하 2단으로 나누어서 배치되어 있다. 유지부(7)에 가까운 상단에 20개의 할로겐 램프(HL)가 배치됨과 더불어, 상단보다 유지부(7)로부터 먼 하단에도 20개의 할로겐 램프(HL)가 배치되어 있다. 각 할로겐 램프(HL)는, 길이가 긴 원통 형상을 갖는 봉형 램프이다. 상단, 하단 모두 20개의 할로겐 램프(HL)는, 각각의 길이 방향이 유지부(7)에 유지되는 반도체 웨이퍼(W)의 주면을 따라서(즉 수평 방향을 따라서) 서로 평행이 되도록 배열되어 있다. 따라서, 상단, 하단 모두 할로겐 램프(HL)의 배열에 의해서 형성되는 평면은 수평면이다.7 is a plan view showing an arrangement of a plurality of halogen lamps HL. Forty halogen lamps HL are arranged in two upper and lower stages. In addition to the 20 halogen lamps HL arranged at the upper end close to the holding part 7, 20 halogen lamps HL are also arranged at the lower end far from the holding part 7 than the upper end. Each halogen lamp HL is a rod-shaped lamp having a long cylindrical shape. Twenty halogen lamps HL in both the upper and lower ends are arranged so that their respective longitudinal directions are parallel to each other along the main surface of the semiconductor wafer W held in the holding portion 7 (ie, along the horizontal direction). Accordingly, a plane formed by the arrangement of the halogen lamps HL at both the top and bottom is a horizontal plane.

또, 도 7에 도시하는 바와 같이, 상단, 하단 모두 유지부(7)에 유지되는 반도체 웨이퍼(W)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역에 있어서의 할로겐 램프(HL)의 배치 밀도가 높아지고 있다. 즉, 상하단 모두, 램프 배열의 중앙부보다 주연부가 할로겐 램프(HL)의 배치 피치가 짧다. 이로 인해, 할로겐 가열부(4)로부터의 광조사에 의한 가열시에 온도 저하가 생기기 쉬운 반도체 웨이퍼(W)의 주연부에 의해서 많은 광량의 조사를 행할 수 있다.In addition, as shown in FIG. 7, the arrangement density of the halogen lamp HL in a region facing the peripheral portion rather than a region facing the central portion of the semiconductor wafer W held in the holding portion 7 at both the upper and lower ends. Is rising. That is, in both the upper and lower ends, the arrangement pitch of the halogen lamp HL is shorter in the peripheral portion than in the central portion of the lamp arrangement. For this reason, it is possible to irradiate a large amount of light by the peripheral portion of the semiconductor wafer W, which tends to cause a decrease in temperature during heating by light irradiation from the halogen heating portion 4.

또, 상단의 할로겐 램프(HL)로 이루어지는 램프군과 하단의 할로겐 램프(HL)로 이루어지는 램프군이 격자형상으로 교차하도록 배열되어 있다. 즉, 상단에 배치된 20개의 할로겐 램프(HL)의 길이 방향과 하단에 배치된 20개의 할로겐 램프(HL)의 길이 방향이 서로 직교하도록 합계 40개의 할로겐 램프(HL)가 배치되어 있다.Further, the lamp group consisting of the upper halogen lamp HL and the lamp group consisting of the lower halogen lamp HL are arranged so as to intersect in a lattice shape. That is, a total of 40 halogen lamps HL are arranged so that the longitudinal directions of the 20 halogen lamps HL disposed at the top and the longitudinal directions of the 20 halogen lamps HL disposed at the lower end are orthogonal to each other.

할로겐 램프(HL)는, 유리관 내부에 배치된 필라멘트에 통전함으로써 필라멘트를 백열화시켜 발광시키는 필라멘트 방식의 광원이다. 유리관의 내부에는, 질소나 아르곤 등의 불활성 가스에 할로겐 원소(요오드, 브롬 등)를 미량 도입한 기체가 봉입되어 있다. 할로겐 원소를 도입함으로써, 필라멘트의 파손을 억제하면서 필라멘트의 온도를 고온으로 설정하는 것이 가능해진다. 따라서, 할로겐 램프(HL)는, 통상의 백열 전구에 비해 수명이 길고 또한 강한 광을 연속적으로 조사할 수 있다고 하는 특성을 갖는다. 즉, 할로겐 램프(HL)는 적어도 1초 이상 연속하여 발광하는 연속 점등 램프이다. 또, 할로겐 램프(HL)는 봉형 램프이기 때문에 장수명이며, 할로겐 램프(HL)를 수평 방향을 따르게 하여 배치함으로써 상방의 반도체 웨이퍼(W)로의 방사 효율이 뛰어난 것이 된다.The halogen lamp HL is a filament type light source that causes light to emit light by incandescent light by energizing a filament disposed inside a glass tube. Inside the glass tube, a gas obtained by introducing a trace amount of a halogen element (iodine, bromine, etc.) into an inert gas such as nitrogen or argon is enclosed. By introducing a halogen element, it becomes possible to set the temperature of the filament to a high temperature while suppressing breakage of the filament. Therefore, the halogen lamp HL has a characteristic that it has a longer life and can continuously irradiate strong light compared to a normal incandescent light bulb. That is, the halogen lamp HL is a continuous lighting lamp that continuously emits light for at least 1 second or more. Further, since the halogen lamp HL is a rod-shaped lamp, it has a long life, and by arranging the halogen lamp HL along the horizontal direction, the radiation efficiency to the upper semiconductor wafer W is excellent.

또, 할로겐 가열부(4)의 하우징(41) 내에도, 2단의 할로겐 램프(HL)의 하측에 리플렉터(43)가 설치되어 있다(도 1). 리플렉터(43)는, 복수의 할로겐 램프(HL)로부터 출사된 광을 열처리 공간(65)의 측에 반사한다.Further, in the housing 41 of the halogen heating section 4, a reflector 43 is provided under the two-stage halogen lamp HL (Fig. 1). The reflector 43 reflects the light emitted from the plurality of halogen lamps HL to the side of the heat treatment space 65.

제어부(3)는, 열처리 장치(1)에 설치된 상기의 여러 가지의 동작 기구를 제어한다. 제어부(3)의 하드웨어로서의 구성은 일반적인 컴퓨터와 동일하다. 즉, 제어부(3)는, 각종 연산 처리를 행하는 회로인 CPU, 기본 프로그램을 기억하는 판독 전용의 메모리인 ROM, 각종 정보를 기억하는 읽고 쓰기 자유로운 메모리인 RAM 및 제어용 소프트웨어나 데이터 등을 기억해 두는 자기 디스크를 구비하고 있다.제어부(3)의 CPU가 소정의 처리 프로그램을 실행함으로써 열처리 장치(1)에 있어서의 처리가 진행된다.The control unit 3 controls the above-described various operating mechanisms provided in the heat treatment apparatus 1. The configuration of the control unit 3 as hardware is the same as that of a general computer. That is, the control unit 3 includes a CPU that is a circuit that performs various arithmetic processing, a ROM that is a read-only memory that stores basic programs, a RAM that is a free-to-read memory that stores various information, and a magnetic that stores control software and data. A disk is provided. The CPU of the control unit 3 executes a predetermined processing program, so that the processing in the heat treatment apparatus 1 proceeds.

또, 도 1에 도시하는 바와 같이 열처리 장치(1)는, 상부 방사 온도계(25) 및 하부 방사 온도계(20)를 구비한다. 상부 방사 온도계(25)는, 플래시 램프(FL)로부터 플래시광이 조사된 순간의 반도체 웨이퍼(W)의 상면의 급격한 온도 변화를 측정하기 위한 고속 방사 온도계이다.Further, as shown in FIG. 1, the heat treatment apparatus 1 includes an upper radiation thermometer 25 and a lower radiation thermometer 20. The upper radiation thermometer 25 is a high-speed radiation thermometer for measuring a sudden change in temperature of the upper surface of the semiconductor wafer W at the moment when the flash light is irradiated from the flash lamp FL.

도 8은, 상부 방사 온도계(25)의 주요부를 포함하는 고속 방사 온도계 유닛(90)의 구성을 도시하는 블럭도이다. 상부 방사 온도계(25)의 적외선 센서(91)는, 그 광축이 관통 구멍(61a)의 관통 방향의 축과 일치하도록, 챔버 측부(61)의 외벽면에 장착되어 있다. 적외선 센서(91)는, 서셉터(74)에 유지된 반도체 웨이퍼(W)의 상면으로부터 방사된 적외광을 플루오르화칼슘의 투명창(26)을 개재하여 수광한다. 적외선 센서(91)는, InSb(인듐안티몬)의 광학 소자를 구비하고 있고, 그 측정 파장역은 5㎛~6.5㎛이다. 플루오르화칼슘의 투명창(26)은 적외선 센서(91)의 측정 파장역의 적외광을 선택적으로 투과한다. InSb 광학 소자는, 수광한 적외광의 강도에 따라 저항이 변화한다. InSb 광학 소자를 구비한 적외선 센서(91)는, 응답 시간이 매우 짧고 샘플링 간격이 현저하게 단시간(예를 들어, 약 40마이크로세컨드)의 고속 측정이 가능하다. 적외선 센서(91)는 고속 방사 온도계 유닛(90)과 전기적으로 접속되어 있고, 수광에 응답하여 생긴 신호를 고속 방사 온도계 유닛(90)에 전달한다.8 is a block diagram showing the configuration of a high-speed radiation thermometer unit 90 including a main part of the upper radiation thermometer 25. The infrared sensor 91 of the upper radiation thermometer 25 is mounted on the outer wall surface of the chamber side portion 61 so that its optical axis coincides with the axis in the penetrating direction of the through hole 61a. The infrared sensor 91 receives infrared light radiated from the upper surface of the semiconductor wafer W held by the susceptor 74 through the transparent window 26 made of calcium fluoride. The infrared sensor 91 includes an InSb (indium antimony) optical element, and its measurement wavelength range is 5 µm to 6.5 µm. The calcium fluoride transparent window 26 selectively transmits infrared light in the measurement wavelength range of the infrared sensor 91. In the InSb optical element, the resistance changes according to the intensity of the received infrared light. The infrared sensor 91 provided with the InSb optical element has a very short response time and a remarkably short sampling interval (for example, about 40 microseconds) of high-speed measurement. The infrared sensor 91 is electrically connected to the high-speed radiation thermometer unit 90 and transmits a signal generated in response to light reception to the high-speed radiation thermometer unit 90.

고속 방사 온도계 유닛(90)은, 신호 변환 회로(92), 증폭 회로(93), A/D 컨버터(94), 온도 변환부(95), 특성값 산정부(96) 및 기억부(97)를 구비한다. 신호 변환 회로(92)는, 적외선 센서(91)의 InSb 광학 소자에서 발생한 저항 변화를 전류 변화, 전압 변화의 순으로 신호 변환을 행하여, 최종적으로 취급이 용이한 전압의 신호로 변환하여 출력하는 회로이다. 신호 변환 회로(92)는, 예를 들어 오피 앰프를 이용하여 구성된다. 증폭 회로(93)는, 신호 변환 회로(92)로부터 출력된 전압 신호를 증폭하여 A/D 컨버터(94)에 출력한다. A/D 컨버터(94)는, 증폭 회로(93)에 의해서 증폭된 전압 신호를 디지털 신호로 변환한다.The high-speed radiation thermometer unit 90 includes a signal conversion circuit 92, an amplification circuit 93, an A/D converter 94, a temperature conversion unit 95, a characteristic value calculation unit 96, and a storage unit 97. It is equipped with. The signal conversion circuit 92 is a circuit that converts the resistance change generated in the InSb optical element of the infrared sensor 91 in the order of current change and voltage change, and finally converts and outputs a voltage signal that is easy to handle. to be. The signal conversion circuit 92 is configured using, for example, an operational amplifier. The amplifier circuit 93 amplifies the voltage signal output from the signal conversion circuit 92 and outputs it to the A/D converter 94. The A/D converter 94 converts the voltage signal amplified by the amplifying circuit 93 into a digital signal.

온도 변환부(95) 및 특성값 산정부(96)는, 고속 방사 온도계 유닛(90)의 CPU(도시 생략)가 소정의 처리 프로그램을 실행함으로써 실현되는 기능 처리부이다. 온도 변환부(95)는, A/D 컨버터(94)로부터 출력된 신호, 즉 적외선 센서(91)가 수광한 적외광의 강도를 나타내는 신호에 소정의 연산 처리를 행하여 온도로 변환한다. 온도 변환부(95)에 의해서 구해진 온도가 반도체 웨이퍼(W)의 상면의 온도이다. 또한, 적외선 센서(91), 신호 변환 회로(92), 증폭 회로(93), A/D 컨버터(94), 및, 온도 변환부(95)에 의해서 상부 방사 온도계(25)가 구성된다. 하부 방사 온도계(20)도, 상부 방사 온도계(25)와 대체로 동일한 구성을 구비하는데, 고속 측정에 대응하고 있지 않아도 된다.The temperature conversion unit 95 and the characteristic value calculation unit 96 are functional processing units realized by the CPU (not shown) of the high-speed radiation thermometer unit 90 executing a predetermined processing program. The temperature conversion unit 95 converts a signal output from the A/D converter 94, that is, a signal indicating the intensity of the infrared light received by the infrared sensor 91, into a temperature by performing a predetermined calculation process. The temperature obtained by the temperature conversion unit 95 is the temperature of the upper surface of the semiconductor wafer W. Further, the upper radiation thermometer 25 is constituted by the infrared sensor 91, the signal conversion circuit 92, the amplification circuit 93, the A/D converter 94, and the temperature conversion unit 95. The lower radiation thermometer 20 also has substantially the same configuration as the upper radiation thermometer 25, but does not have to cope with high-speed measurement.

또, 온도 변환부(95)는, 취득한 온도 데이터를 기억부(97)에 기억한다. 기억부(97)로는, 자기 디스크나 메모리 등의 공지의 기억 매체를 이용할 수 있다. 일정 간격으로 샘플링한 온도 데이터를 온도 변환부(95)가 차례로 기억부(97)에 축적함으로써, 반도체 웨이퍼(W)의 상면의 온도의 시간 변화를 나타내는 온도 프로파일이 취득된다.Further, the temperature conversion unit 95 stores the acquired temperature data in the storage unit 97. As the storage unit 97, a known storage medium such as a magnetic disk or a memory can be used. The temperature data sampled at regular intervals is sequentially stored in the storage unit 97 by the temperature conversion unit 95, so that a temperature profile indicating a temporal change in the temperature of the upper surface of the semiconductor wafer W is obtained.

도 8에 도시하는 바와 같이, 고속 방사 온도계 유닛(90)은 열처리 장치(1) 전체의 콘트롤러인 제어부(3)와 전기적으로 접속되어 있다. 제어부(3)는, 깨짐 판정부(31)를 구비한다. 깨짐 판정부(31)는, 제어부(3)의 CPU가 소정의 처리 프로그램을 실행함으로써 실현되는 기능 처리부이다. 고속 방사 온도계 유닛(90)의 특성값 산정부(96) 및 제어부(3)의 깨짐 판정부(31)의 처리 내용에 대해서는 추가로 후술한다.As shown in FIG. 8, the high-speed radiation thermometer unit 90 is electrically connected to the control part 3 which is a controller of the heat treatment apparatus 1 whole. The control unit 3 includes a crack determination unit 31. The breakage determination unit 31 is a function processing unit realized by the CPU of the control unit 3 executing a predetermined processing program. Details of the processing of the characteristic value calculation unit 96 of the high-speed radiation thermometer unit 90 and the crack determination unit 31 of the control unit 3 will be described later.

또, 제어부(3)에는 표시부(32) 및 입력부(33)가 접속되어 있다. 제어부(3)는, 표시부(32)에 여러 가지의 정보를 표시한다. 입력부(33)는, 열처리 장치(1)의 오퍼레이터가 제어부(3)에 여러 가지의 커멘드나 파라미터를 입력하기 위한 기기이다. 오퍼레이터는 입력부(33)로부터 반도체 웨이퍼(W)의 처리 조건을 기술한 처리 레시피의 조건 설정을 행할 수도 있다. 표시부(32) 및 입력부(33)로는, 예를 들어, 열처리 장치(1)의 외벽에 설치된 액정의 터치 패널을 채용할 수 있다.Further, a display unit 32 and an input unit 33 are connected to the control unit 3. The control unit 3 displays various types of information on the display unit 32. The input unit 33 is a device for the operator of the heat treatment apparatus 1 to input various commands and parameters to the control unit 3. The operator can also set the conditions of the processing recipe describing the processing conditions of the semiconductor wafer W from the input unit 33. As the display unit 32 and the input unit 33, for example, a liquid crystal touch panel installed on the outer wall of the heat treatment apparatus 1 may be employed.

상기의 구성 이외에도 열처리 장치(1)는, 반도체 웨이퍼(W)의 열처리시에 할로겐 램프(HL) 및 플래시 램프(FL)로부터 발생하는 열에너지에 의한 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)의 과잉인 온도 상승을 방지하기 위해, 여러가지 냉각용의 구조를 구비하고 있다. 예를 들어, 챔버(6)의 벽체에는 수냉관(도시 생략)이 설치되어 있다. 또, 할로겐 가열부(4) 및 플래시 가열부(5)는, 내부에 기체류를 형성하고 배열하는 공랭 구조로 되어 있다. 또, 상측 챔버창(63)과 램프광 방사창(53)의 간극에도 공기가 공급되고, 플래시 가열부(5) 및 상측 챔버창(63)을 냉각한다.In addition to the above configuration, the heat treatment apparatus 1 includes a halogen heating unit 4 and a flash heating unit 5 by thermal energy generated from the halogen lamp HL and the flash lamp FL during heat treatment of the semiconductor wafer W. And various cooling structures in order to prevent excessive temperature rise of the chamber 6. For example, a water cooling pipe (not shown) is installed on the wall of the chamber 6. Further, the halogen heating unit 4 and the flash heating unit 5 have an air-cooled structure in which gas flows are formed and arranged therein. In addition, air is also supplied to the gap between the upper chamber window 63 and the lamp light emitting window 53 to cool the flash heating unit 5 and the upper chamber window 63.

다음에, 열처리 장치(1)에 있어서의 반도체 웨이퍼(W)의 처리 순서에 대해 설명한다. 도 9는, 반도체 웨이퍼(W)의 처리 순서를 도시하는 플로차트이다. 여기서 처리 대상이 되는 반도체 웨이퍼(W)는 이온 주입법에 의해서 불순물(이온)이 첨가된 반도체 기판이다. 그 불순물의 활성화가 열처리 장치(1)에 의한 플래시광 조사 가열 처리(어닐링)에 의해서 실행된다. 이하에 설명하는 열처리 장치(1)의 처리 순서는, 제어부(3)가 열처리 장치(1)의 각 동작 기구를 제어함으로써 진행된다.Next, the processing procedure of the semiconductor wafer W in the heat treatment apparatus 1 will be described. 9 is a flowchart showing the processing procedure of the semiconductor wafer W. Here, the semiconductor wafer W to be processed is a semiconductor substrate to which impurities (ions) are added by an ion implantation method. The activation of the impurities is performed by flash light irradiation heat treatment (annealing) by the heat treatment apparatus 1. The processing sequence of the heat treatment apparatus 1 described below is advanced by the control unit 3 controlling each operation mechanism of the heat treatment apparatus 1.

우선, 급기를 위한 밸브(84)가 개방됨과 더불어, 배기용의 밸브(89, 192)가 개방되고 챔버(6) 내에 대한 급배기가 개시된다. 밸브(84)가 개방되면, 가스 공급 구멍(81)으로부터 열처리 공간(65)에 질소 가스가 공급된다. 또, 밸브(89)가 개방되면, 가스 배기 구멍(86)으로부터 챔버(6) 내의 기체가 배기된다. 이것에 의해서, 챔버(6) 내의 열처리 공간(65)의 상부로부터 공급된 질소 가스가 하방으로 흘러, 열처리 공간(65)의 하부로부터 배기된다.First, while the valve 84 for supply air is opened, the valves 89 and 192 for exhaust air are opened, and supply and exhaust to the inside of the chamber 6 is started. When the valve 84 is opened, nitrogen gas is supplied from the gas supply hole 81 to the heat treatment space 65. Further, when the valve 89 is opened, the gas in the chamber 6 is exhausted from the gas exhaust hole 86. As a result, nitrogen gas supplied from the upper portion of the heat treatment space 65 in the chamber 6 flows downward and is exhausted from the lower portion of the heat treatment space 65.

또, 밸브(192)가 개방됨으로써, 반송 개구부(66)로부터도 챔버(6) 내의 기체가 배기된다. 또한, 도시 생략된 배기 기구에 의해서 이재 기구(10)의 구동부 주변의 분위기도 배기된다. 또한, 열처리 장치(1)에 있어서의 반도체 웨이퍼(W)의 열처리시에는 질소 가스가 열처리 공간(65)에 계속적으로 공급되고 있고, 그 공급량은 처리 공정에 따라 적당히 변경된다.Moreover, when the valve 192 is opened, the gas in the chamber 6 is also exhausted from the conveyance opening 66. Further, the atmosphere around the drive unit of the transfer mechanism 10 is also exhausted by an exhaust mechanism not shown. In addition, at the time of heat treatment of the semiconductor wafer W in the heat treatment apparatus 1, nitrogen gas is continuously supplied to the heat treatment space 65, and the supply amount thereof is appropriately changed according to the treatment process.

계속해서, 게이트 밸브(185)가 열려 반송 개구부(66)가 개방되고, 장치 외부의 반송 로봇에 의해서 반송 개구부(66)를 개재하여 처리 대상이 되는 반도체 웨이퍼(W)가 챔버(6) 내의 열처리 공간(65)에 반입된다(단계 S1). 이때에는, 반도체 웨이퍼(W)의 반입에 수반하여 장치 외부의 분위기를 말려들게 할 우려가 있으나, 챔버(6)에는 질소 가스가 계속 공급되고 있기 때문에, 반송 개구부(66)로부터 질소 가스가 유출되고, 그러한 외부 분위기의 말려듬을 최소한으로 억제할 수 있다.Subsequently, the gate valve 185 is opened, the transfer opening 66 is opened, and the semiconductor wafer W to be processed is heat-treated in the chamber 6 through the transfer opening 66 by a transfer robot outside the apparatus. It is carried into the space 65 (step S1). At this time, there is a concern that the atmosphere outside the device may be entrained with the transport of the semiconductor wafer W, but since nitrogen gas is continuously supplied to the chamber 6, nitrogen gas flows out from the conveyance opening 66. , It is possible to minimize the disturbance of such external atmosphere.

반송 로봇에 의해서 반입된 반도체 웨이퍼(W)는 유지부(7)의 바로 윗 위치까지 진출하여 정지한다. 그리고, 이재 기구(10)의 한 쌍의 이재 아암(11)이 퇴피 위치로부터 이재 동작 위치에 수평 이동하여 상승함으로써, 리프트핀(12)이 관통 구멍(79)을 지나 서셉터(74)의 유지 플레이트(75)의 상면으로부터 뚫고 나와 반도체 웨이퍼(W)를 수취한다. 이때, 리프트핀(12)은 기판 지지핀(77)의 상단보다 상방에까지 상승한다.The semiconductor wafer W carried in by the transfer robot advances to the position immediately above the holding part 7 and stops. Then, the pair of transfer arms 11 of the transfer mechanism 10 horizontally move and rise from the retracted position to the transfer operation position, so that the lift pin 12 passes through the through hole 79 and the susceptor 74 is held. It pierces from the upper surface of the plate 75 and receives the semiconductor wafer W. At this time, the lift pin 12 rises above the upper end of the substrate support pin 77.

반도체 웨이퍼(W)가 리프트핀(12)에 올려놓여진 후, 반송 로봇이 열처리 공간(65)으로부터 퇴출하고, 게이트 밸브(185)에 의해서 반송 개구부(66)가 폐쇄된다. 그리고, 한 쌍의 이재 아암(11)이 하강함으로써, 반도체 웨이퍼(W)는 이재 기구(10)로부터 유지부(7)의 서셉터(74)에 수도되고 수평 자세로 하방으로부터 유지된다. 반도체 웨이퍼(W)는, 유지 플레이트(75) 상에 세워져 설치된 복수의 기판 지지핀(77)에 의해서 지지되고 서셉터(74)에 유지된다. 또, 반도체 웨이퍼(W)는, 패턴 형성이 이루어져 불순물이 주입된 표면이 상면으로서 유지부(7)에 유지된다. 복수의 기판 지지핀(77)에 의해서 지지된 반도체 웨이퍼(W)의 이면(표면과는 반대측의 주면)과 유지 플레이트(75)의 유지면(75a) 사이에는 소정의 간격이 형성된다. 서셉터(74)의 하방에까지 하강한 한 쌍의 이재 아암(11)은 수평 이동 기구(13)에 의해서 퇴피 위치, 즉 오목부(62)의 내측에 퇴피한다.After the semiconductor wafer W is put on the lift pin 12, the transfer robot is removed from the heat treatment space 65, and the transfer opening 66 is closed by the gate valve 185. Then, as the pair of transfer arms 11 descend, the semiconductor wafer W is transferred from the transfer mechanism 10 to the susceptor 74 of the holding portion 7 and is held in a horizontal position from below. The semiconductor wafer W is supported by a plurality of substrate support pins 77 erected and installed on the holding plate 75 and held by the susceptor 74. In addition, the semiconductor wafer W is patterned and the surface to which the impurities are implanted is held in the holding portion 7 as an upper surface. A predetermined gap is formed between the rear surface (a main surface opposite to the surface) of the semiconductor wafer W supported by the plurality of substrate support pins 77 and the holding surface 75a of the holding plate 75. The pair of transfer arms 11 descending to the lower side of the susceptor 74 are retracted by the horizontal movement mechanism 13 to the retracted position, that is, inside the recessed portion 62.

반도체 웨이퍼(W)가 석영으로 형성된 유지부(7)의 서셉터(74)에 의해서 수평 자세로 하방으로부터 유지된 후, 할로겐 가열부(4)의 40개의 할로겐 램프(HL)가 일제히 점등하여 예비 가열(어시스트 가열)이 개시된다(단계 S2). 할로겐 램프(HL)로부터 출사된 할로겐광은, 석영으로 형성된 하측 챔버창(64) 및 서셉터(74)를 투과하여 반도체 웨이퍼(W)의 하면에 조사된다. 할로겐 램프(HL)로부터의 광조사를 받음으로써 반도체 웨이퍼(W)가 예비 가열되고 온도가 상승한다. 또한, 이재 기구(10)의 이재 아암(11)은 오목부(62)의 내측에 퇴피하고 있기 때문에, 할로겐 램프(HL)에 의한 가열의 장해가 될 일은 없다.After the semiconductor wafer (W) is held from the bottom in a horizontal position by the susceptor 74 of the holding part 7 made of quartz, 40 halogen lamps HL of the halogen heating part 4 are simultaneously lit and reserved. Heating (assisted heating) is started (step S2). Halogen light emitted from the halogen lamp HL passes through the lower chamber window 64 and susceptor 74 made of quartz and is irradiated to the lower surface of the semiconductor wafer W. By receiving light irradiation from the halogen lamp HL, the semiconductor wafer W is preheated and the temperature rises. In addition, since the transfer arm 11 of the transfer mechanism 10 is retracted inside the concave portion 62, there is no obstacle to heating by the halogen lamp HL.

할로겐 램프(HL)에 의한 예비 가열을 행할 때에는, 반도체 웨이퍼(W)의 온도가 하부 방사 온도계(20)에 의해서 측정되고 있다. 즉, 서셉터(74)에 유지된 반도체 웨이퍼(W)의 하면으로부터 개구부(78)를 개재하여 방사된 적외광을 투명창(21)을 통해 하부 방사 온도계(20)가 수광하여 승온 중의 웨이퍼 온도를 측정한다. 측정된 반도체 웨이퍼(W)의 온도는 제어부(3)에 전달된다. 제어부(3)는, 할로겐 램프(HL)로부터의 광조사에 의해서 승온하는 반도체 웨이퍼(W)의 온도가 소정의 예비 가열 온도(T1)에 도달했는지의 여부를 감시하면서, 할로겐 램프(HL)의 출력을 제어한다. 즉, 제어부(3)는, 하부 방사 온도계(20)에 의한 측정값에 의거하여, 반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)가 되도록 할로겐 램프(HL)의 출력을 피드백 제어한다. 이와 같이, 하부 방사 온도계(20)는, 예비 가열시에 있어서의 반도체 웨이퍼(W)의 온도 제어를 위한 방사 온도계이다. 예비 가열 온도(T1)는, 반도체 웨이퍼(W)에 첨가된 불순물이 열에 의해서 확산될 우려가 없는, 200℃ 내지 800℃ 정도, 바람직하게는 350℃ 내지 600℃ 정도가 된다(본 실시 형태에서는 600℃).When preheating by the halogen lamp HL is performed, the temperature of the semiconductor wafer W is measured by the lower radiation thermometer 20. That is, the infrared light emitted from the lower surface of the semiconductor wafer W held in the susceptor 74 through the opening 78 is received by the lower radiation thermometer 20 through the transparent window 21, and the wafer temperature during heating. Measure The measured temperature of the semiconductor wafer W is transmitted to the control unit 3. The control unit 3 monitors whether the temperature of the semiconductor wafer W heated by light irradiation from the halogen lamp HL has reached a predetermined preheating temperature T1, while monitoring the Control the output. That is, the control unit 3 feedback-controls the output of the halogen lamp HL so that the temperature of the semiconductor wafer W becomes the preheating temperature T1 based on the measured value by the lower radiation thermometer 20. In this way, the lower radiation thermometer 20 is a radiation thermometer for controlling the temperature of the semiconductor wafer W during preheating. The preheating temperature T1 is about 200°C to 800°C, preferably about 350°C to 600°C, without fear of diffusion of impurities added to the semiconductor wafer W by heat (in this embodiment, 600 ℃).

반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에 도달한 후, 제어부(3)는 반도체 웨이퍼(W)를 그 예비 가열 온도(T1)에 잠시 유지한다. 구체적으로는, 하부 방사 온도계(20)에 의해서 측정되는 반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에 도달한 시점에서 제어부(3)가 할로겐 램프(HL)의 출력을 조정하여, 반도체 웨이퍼(W)의 온도를 거의 예비 가열 온도(T1)에 유지하고 있다.After the temperature of the semiconductor wafer W reaches the preheating temperature T1, the control unit 3 temporarily holds the semiconductor wafer W at the preheating temperature T1. Specifically, when the temperature of the semiconductor wafer W measured by the lower radiation thermometer 20 reaches the preheating temperature T1, the control unit 3 adjusts the output of the halogen lamp HL, The temperature of the wafer W is maintained substantially at the preheating temperature T1.

이러한 할로겐 램프(HL)에 의한 예비 가열을 행함으로써, 반도체 웨이퍼(W)의 전체를 예비 가열 온도(T1)로 균일하게 승온하고 있다. 할로겐 램프(HL)에 의한 예비 가열의 단계에 있어서는, 보다 방열이 생기기 쉬운 반도체 웨이퍼(W)의 주연부의 온도가 중앙부보다 저하하는 경향이 있는데, 할로겐 가열부(4)에 있어서의 할로겐 램프(HL)의 배치 밀도는, 기판(W)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역이 높아지고 있다. 이로 인해, 방열이 생기기 쉬운 반도체 웨이퍼(W)의 주연부에 조사되는 광량이 많아지며, 예비 가열 단계에 있어서의 반도체 웨이퍼(W)의 면내 온도 분포를 균일한 것으로 할 수 있다.By performing the preheating by the halogen lamp HL, the entire semiconductor wafer W is uniformly heated to the preheating temperature T1. In the step of preheating by the halogen lamp (HL), the temperature of the peripheral portion of the semiconductor wafer W, which is more likely to generate heat radiation, tends to be lower than that of the central portion, but the halogen lamp (HL) in the halogen heating portion (4) The arrangement density of) is higher in the region facing the peripheral portion than the region facing the central portion of the substrate W. For this reason, the amount of light irradiated to the periphery of the semiconductor wafer W, where heat radiation is likely to occur, increases, and the in-plane temperature distribution of the semiconductor wafer W in the preheating step can be made uniform.

반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에 도달한 후, 플래시 램프(FL)로부터의 플래시광 조사를 행하기 직전에 상부 방사 온도계(25)에 의한 반도체 웨이퍼(W)의 표면 온도의 측정을 개시한다(단계 S3). 가열되는 반도체 웨이퍼(W)의 표면으로부터는 그 온도에 따른 강도의 적외광이 방사되고 있다. 반도체 웨이퍼(W)의 표면으로부터 방사된 적외광은 투명창(26)을 투과하여 상부 방사 온도계(25)의 적외선 센서(91)에 의해서 수광된다.After the temperature of the semiconductor wafer W reaches the preheating temperature T1, the surface temperature of the semiconductor wafer W by the upper radiation thermometer 25 immediately before irradiation with flash light from the flash lamp FL The measurement of is started (step S3). Infrared light having an intensity depending on the temperature is radiated from the surface of the semiconductor wafer W to be heated. Infrared light emitted from the surface of the semiconductor wafer W passes through the transparent window 26 and is received by the infrared sensor 91 of the upper radiation thermometer 25.

적외선 센서(91)의 InSb 광학 소자에는, 수광한 적외광의 강도에 따른 저항 변화가 발생한다. 적외선 센서(91)의 InSb 광학 소자에 생긴 저항 변화는 신호 변환 회로(92)에 의해서 전압 신호로 변환된다. 신호 변환 회로(92)로부터 출력된 전압 신호는, 증폭 회로(93)에 의해서 증폭된 후, A/D 컨버터(94)에 의해서 컴퓨터가 취급하기에 적절한 디지털 신호로 변환된다. 그리고, A/D 컨버터(94)로부터 출력된 신호에 온도 변환부(95)가 소정의 연산 처리를 실시하여 온도 데이터로 변환한다. 즉, 상부 방사 온도계(25)는, 가열되는 반도체 웨이퍼(W)의 표면으로부터 방사된 적외광을 수광하여, 그 적외광의 강도로부터 반도체 웨이퍼(W)의 표면 온도를 측정하는 것이다.In the InSb optical element of the infrared sensor 91, a resistance change occurs according to the intensity of the received infrared light. The change in resistance generated in the InSb optical element of the infrared sensor 91 is converted into a voltage signal by the signal conversion circuit 92. The voltage signal output from the signal conversion circuit 92 is amplified by the amplifying circuit 93 and then converted into a digital signal suitable for a computer to handle by the A/D converter 94. Then, the temperature conversion unit 95 performs predetermined arithmetic processing on the signal output from the A/D converter 94 to convert it into temperature data. That is, the upper radiation thermometer 25 receives infrared light radiated from the surface of the semiconductor wafer W to be heated, and measures the surface temperature of the semiconductor wafer W from the intensity of the infrared light.

본 실시 형태에 있어서는, 상부 방사 온도계(25)가 InSb 광학 소자를 이용한 고속 방사 온도계이며, 상부 방사 온도계(25)는 40마이크로세컨드의 매우 짧은 샘플링 간격으로 반도체 웨이퍼(W)의 표면 온도를 측정한다. 그리고, 상부 방사 온도계(25)는, 일정 간격으로 측정한 반도체 웨이퍼(W)의 표면 온도의 데이터를 차례로 기억부(97)에 축적한다.In this embodiment, the upper radiation thermometer 25 is a high-speed radiation thermometer using an InSb optical element, and the upper radiation thermometer 25 measures the surface temperature of the semiconductor wafer W at a very short sampling interval of 40 microseconds. . Then, the upper radiation thermometer 25 sequentially accumulates data of the surface temperature of the semiconductor wafer W measured at regular intervals in the storage unit 97.

반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에 도달하여 소정 시간이 경과한 시점에서 플래시 가열부(5)의 플래시 램프(FL)가 서셉터(74)에 유지된 반도체 웨이퍼(W)의 표면에 플래시광 조사를 행한다(단계 S4). 이때, 플래시 램프(FL)로부터 방사되는 플래시광의 일부는 직접 챔버(6) 내로 향하고, 다른 일부는 일단 리플렉터(52)에 의해서 반사되고 나서 챔버(6) 내로 향하며, 이들 플래시광의 조사에 의해서 반도체 웨이퍼(W)의 플래시 가열이 행해진다.The semiconductor wafer W in which the flash lamp FL of the flash heating unit 5 is held in the susceptor 74 when a predetermined time has elapsed since the temperature of the semiconductor wafer W reaches the preheating temperature T1 Flash light is irradiated on the surface of (step S4). At this time, a part of the flash light emitted from the flash lamp FL is directly directed into the chamber 6, and the other part is once reflected by the reflector 52 and then directed into the chamber 6, and the semiconductor wafer is irradiated with these flash lights. (W) flash heating is performed.

플래시 가열은, 플래시 램프(FL)로부터의 플래시광(섬광) 조사에 의해서 행해지기 때문에, 반도체 웨이퍼(W)의 표면 온도를 단시간에 상승시킬 수 있다. 즉, 플래시 램프(FL)로부터 조사되는 플래시광은, 미리 콘덴서에 축적되어 있던 정전 에너지가 매우 짧은 광펄스로 변환된, 조사 시간이 0.1밀리세컨드 이상 100밀리세컨드 이하 정도의 매우 짧고 강한 섬광이다. 그리고, 플래시 램프(FL)로부터의 플래시광 조사에 의해서 플래시 가열되는 반도체 웨이퍼(W)의 표면 온도는, 순간적으로 1000℃ 이상의 처리 온도(T2)까지 상승하고, 반도체 웨이퍼(W)에 주입된 불순물이 활성화된 후, 표면 온도가 급속히 하강한다. 이와 같이, 열처리 장치(1)에서는, 반도체 웨이퍼(W)의 표면 온도를 매우 단시간에 승강할 수 있기 때문에, 반도체 웨이퍼(W)에 주입된 불순물의 열에 의한 확산을 억제하면서 불순물의 활성화를 행할 수 있다. 또한, 불순물의 활성화에 필요한 시간은 그 열확산에 필요한 시간에 비해 매우 짧기 때문에, 0.1밀리세컨드 내지 100밀리세컨드 정도의 확산이 생기지 않는 단시간이어도 활성화는 완료된다.Since flash heating is performed by irradiation of flash light (flash) from the flash lamp FL, the surface temperature of the semiconductor wafer W can be increased in a short time. That is, the flash light irradiated from the flash lamp FL is a very short and strong flash having an irradiation time of about 0.1 milliseconds or more and 100 milliseconds or less, which has been converted into a very short light pulse of electrostatic energy previously accumulated in the capacitor. Then, the surface temperature of the semiconductor wafer W, which is flash heated by irradiation of flash light from the flash lamp FL, instantaneously increases to a processing temperature T2 of 1000°C or higher, and impurities injected into the semiconductor wafer W After activation, the surface temperature drops rapidly. As described above, in the heat treatment apparatus 1, since the surface temperature of the semiconductor wafer W can be raised and lowered in a very short time, it is possible to activate the impurities while suppressing diffusion of the impurities injected into the semiconductor wafer W due to heat. have. Further, since the time required for the activation of the impurities is very short compared to the time required for the thermal diffusion, activation is completed even in a short time in which diffusion of about 0.1 milliseconds to 100 milliseconds does not occur.

플래시 가열에 의해서 반도체 웨이퍼(W)의 표면 온도가 급속히 상승하고 하강할 때에도, 그 표면 온도는 상부 방사 온도계(25)에 의해서 측정되고 있다. 상부 방사 온도계(25)는 40마이크로 세컨드의 매우 짧은 샘플링 간격으로 반도체 웨이퍼(W)의 표면 온도를 측정하기 때문에, 플래시광 조사시에 반도체 웨이퍼(W)의 표면 온도가 급격하게 변화해도, 그 변화에 추종하는 것이 가능하다. 예를 들어, 반도체 웨이퍼(W)의 표면 온도가 4밀리세컨드로 승강온했다고 해도, 상부 방사 온도계(25)는 그 사이에 100점의 온도 데이터를 취득할 수 있다. 상부 방사 온도계(25)는, 플래시 램프(FL)가 플래시광을 조사하고 나서 미리 설정된 소정 기간(예를 들어, 120밀리세컨드) 동안, 반도체 웨이퍼(W)의 표면 온도를 측정하여 온도 데이터를 취득한다. 그리고, 상부 방사 온도계(25)는, 취득한 반도체 웨이퍼(W)의 표면 온도의 데이터를 차례로 기억부(97)에 축적한다. 이것에 의해서, 플래시광 조사시에 있어서의, 반도체 웨이퍼(W)의 표면 온도의 온도 프로파일이 작성되게 된다(단계 S5).Even when the surface temperature of the semiconductor wafer W rapidly rises and falls by flash heating, the surface temperature is measured by the upper radiation thermometer 25. Since the upper radiation thermometer 25 measures the surface temperature of the semiconductor wafer W at a very short sampling interval of 40 microseconds, even if the surface temperature of the semiconductor wafer W changes rapidly during irradiation with flash light, the change It is possible to follow up on. For example, even if the surface temperature of the semiconductor wafer W rises and falls in 4 milliseconds, the upper radiation thermometer 25 can acquire 100 points of temperature data in the meantime. The upper radiation thermometer 25 measures the surface temperature of the semiconductor wafer W for a predetermined period (eg, 120 milliseconds) after the flash lamp FL irradiates the flash light to obtain temperature data. do. Then, the upper radiation thermometer 25 sequentially accumulates data of the surface temperature of the semiconductor wafer W obtained in the storage unit 97. Thereby, a temperature profile of the surface temperature of the semiconductor wafer W at the time of irradiation with flash light is created (step S5).

도 10은, 플래시광 조사시에 있어서의 반도체 웨이퍼(W)의 표면 온도의 온도 프로파일의 일례를 도시하는 도이다. 도 10에 도시하는 것은, 플래시광 조사시에 반도체 웨이퍼(W)가 깨지지 않고, 정상으로 플래시 가열 처리가 행해진 경우의 온도 프로파일예이다. 시각(t0)에 플래시 램프(FL)가 발광하여 반도체 웨이퍼(W)의 표면에 플래시광이 조사되고, 순간적으로 반도체 웨이퍼(W)의 표면 온도가 예비 가열 온도(T1)로부터 처리 온도(T2)에까지 상승하고 나서 급속히 하강한다. 그 후, 도 10에 도시하는 바와 같이, 반도체 웨이퍼(W)의 표면의 측정 온도가 미소한 진폭으로 변동한다. 이러한 측정 온도의 미소한 변동이 생기는 것은, 플래시광 조사 후에 서셉터(74) 상에서 반도체 웨이퍼(W)가 진동하는 것에 기인하는 것이라고 생각된다. 즉, 플래시광 조사시에는, 매우 조사 시간이 짧고 높은 에너지를 갖는 플래시광을 반도체 웨이퍼(W)의 표면에 조사하기 때문에, 반도체 웨이퍼(W)의 표면의 온도는 순간적으로 1000℃ 이상의 처리 온도(T2)에까지 상승하는 한편, 그 순간의 이면의 온도는 예비 가열 온도(T1)로부터 그다지 상승하지 않는다. 따라서, 반도체 웨이퍼(W)의 표면에만 급격한 열팽창이 생기고, 이면은 거의 열팽창하지 않기 때문에, 반도체 웨이퍼(W)가 표면이 볼록해지도록 순간적으로 휜다. 그리고, 다음의 순간에는, 그 휨이 돌아오도록 반도체 웨이퍼(W)가 변형하고, 이러한 거동을 반복함으로써 반도체 웨이퍼(W)가 서셉터(74) 상에서 진동한다. 상부 방사 온도계(25)의 적외선 센서(91)는, 반도체 웨이퍼(W)의 비스듬한 상방에 설치되어 있기 때문에, 반도체 웨이퍼(W)가 진동하면 적외선 센서(91)로부터 본 웨이퍼 표면의 방사율이 변동하게 되며, 그 결과 상부 방사 온도계(25)에 의한 측정 온도가 미소하게 변동하는 것이다. 또한, 반도체 웨이퍼(W)의 진동에 기인하여 상부 방사 온도계(25)에 의한 측정 온도는 변동하고 있지만, 실제의 반도체 웨이퍼(W)의 표면 온도가 변동하고 있는 것은 아니다.10 is a diagram showing an example of a temperature profile of the surface temperature of the semiconductor wafer W at the time of irradiation with flash light. 10 shows an example of a temperature profile in the case where the semiconductor wafer W is not broken at the time of irradiation with flash light, and flash heat treatment is normally performed. At time t0, the flash lamp FL emits light and the surface of the semiconductor wafer W is irradiated with flash light, and the surface temperature of the semiconductor wafer W momentarily changes from the preheating temperature T1 to the processing temperature T2. It rises to E and then falls rapidly. After that, as shown in FIG. 10, the measurement temperature of the surface of the semiconductor wafer W fluctuates with a minute amplitude. It is considered that the occurrence of such minute fluctuations in the measurement temperature is due to the vibration of the semiconductor wafer W on the susceptor 74 after irradiation with the flash light. That is, at the time of irradiation with flash light, since flash light having a very short irradiation time and high energy is irradiated onto the surface of the semiconductor wafer W, the temperature of the surface of the semiconductor wafer W is instantaneously at a processing temperature of 1000°C or higher ( While rising to T2), the temperature of the back surface at that moment does not rise much from the preheating temperature T1. Therefore, since rapid thermal expansion occurs only on the surface of the semiconductor wafer W, and the rear surface hardly expands, the semiconductor wafer W instantaneously bends so that the surface becomes convex. Then, at the next moment, the semiconductor wafer W deforms so that the warp returns, and the semiconductor wafer W vibrates on the susceptor 74 by repeating this behavior. Since the infrared sensor 91 of the upper radiation thermometer 25 is installed obliquely above the semiconductor wafer W, when the semiconductor wafer W vibrates, the emissivity of the wafer surface viewed from the infrared sensor 91 fluctuates. As a result, the temperature measured by the upper radiation thermometer 25 slightly fluctuates. In addition, although the measurement temperature by the upper radiation thermometer 25 fluctuates due to vibration of the semiconductor wafer W, the actual surface temperature of the semiconductor wafer W does not fluctuate.

플래시광 조사시에 반도체 웨이퍼(W)가 깨지지 않고, 정상으로 플래시 가열 처리가 행해진 경우에는, 높은 재현성으로 도 10에 도시하는 온도 프로파일이 얻어진다. 한편, 플래시광 조사시에 반도체 웨이퍼(W)에 깨짐이 발생한 경우에는, 온도 프로파일에 이상인 측정 데이터가 출현하게 된다. 그래서, 제1 실시 형태에 있어서는, 온도 프로파일을 통계적으로 해석하여 이상인 측정 데이터를 식별함으로써 반도체 웨이퍼(W)의 깨짐을 검출하고 있다.When the semiconductor wafer W is not broken at the time of irradiation with flash light and flash heat treatment is normally performed, the temperature profile shown in Fig. 10 is obtained with high reproducibility. On the other hand, when cracking occurs in the semiconductor wafer W during irradiation with flash light, measurement data abnormal in the temperature profile appears. Therefore, in the first embodiment, cracking of the semiconductor wafer W is detected by statistically analyzing the temperature profile and identifying abnormal measurement data.

플래시 가열 처리가 종료된 후, 작성된 온도 프로파일로부터 특성값 산정부(96)가 특성값을 산정한다(단계 S6). 특성값은, 온도 프로파일을 통계 처리할 때의 통계량이며, 본 실시 형태에 있어서는 온도 프로파일의 평균값 및 표준 편차이다. 구체적으로는, 특성값 산정부(96)는, 시각(t1)부터 시각(t2)의 기간 내에 있어서의 온도 프로파일의 평균값 및 표준 편차를 특성값으로서 산정한다. 산정 기간의 초기인 시각(t1)은, 예를 들어 플래시 램프(FL)가 발광한 시각(t0)으로부터 30밀리세컨드 경과 후이다. 산정 기간의 초기인 시각(t1)을 플래시 램프(FL)가 발광하는 시각(t0)보다 늦추는 것은, 플래시 가열에 의한 반도체 웨이퍼(W)의 표면 온도의 승강을 산정 기간에 포함하면 특성값에 영향을 주기 때문이다. 또, 산정 기간의 종기인 시각(t2)은, 예를 들어 플래시 램프(FL)가 발광한 시각(t0)으로부터 100밀리세컨드 경과 후이다. 따라서, 특성값 산정부(96)가 특성값을 산정하는 산정 기간(t2-t1)은 70밀리세컨드이며, 플래시광 조사 후에 반도체 웨이퍼(W)의 표면 온도가 안정된 기간이다.After the flash heating process is finished, the characteristic value calculation unit 96 calculates the characteristic value from the created temperature profile (step S6). The characteristic value is a statistic at the time of statistical processing of a temperature profile, and in this embodiment, it is an average value and a standard deviation of a temperature profile. Specifically, the characteristic value calculation unit 96 calculates the average value and the standard deviation of the temperature profile in the period from time t1 to time t2 as characteristic values. The time t1, which is the initial stage of the calculation period, is 30 milliseconds after the elapse of, for example, the time t0 at which the flash lamp FL emits light. Delaying the time t1, which is the beginning of the calculation period, than the time t0 at which the flash lamp FL emits light, affects the characteristic value when the increase and decrease of the surface temperature of the semiconductor wafer W by flash heating is included in the calculation period. Because it gives. Further, the time t2, which is the end of the calculation period, is 100 milliseconds after the elapse of, for example, the time t0 at which the flash lamp FL emits light. Accordingly, the calculation period t2-t1 in which the characteristic value calculation unit 96 calculates the characteristic value is 70 milliseconds, and is a period in which the surface temperature of the semiconductor wafer W is stable after irradiation with the flash light.

다음에, 특성값 산정부(96)에 의해서 산정된 특성값에 의거하여, 제어부(3)의 깨짐 판정부(31)가 반도체 웨이퍼(W)의 깨짐 판정을 행한다(단계 S7). 깨짐 판정부(31)는, 온도 프로파일의 특성값이 소정의 범위로부터 벗어나 있는지의 여부를 판정하여 깨짐 판정을 행한다. 도 11은, 온도 프로파일의 평균값에 의거하는 깨짐 판정을 설명하기 위한 도이다. 도 11은, 복수 장의 반도체 웨이퍼(W)에 플래시광을 조사하여 작성한 온도 프로파일의 평균값을 플롯한 것이다. 또한, 온도 프로파일의 평균값은, 상기와 마찬가지로, 시각(t1)부터 시각(t2)까지의 산정 기간 내에 있어서의 온도 프로파일의 평균값이며, 이후 「프로파일 평균값」으로 칭한다.Next, based on the characteristic value calculated by the characteristic value calculation unit 96, the crack determination unit 31 of the control unit 3 determines the crack of the semiconductor wafer W (step S7). The crack determination unit 31 determines whether or not the characteristic value of the temperature profile deviates from a predetermined range, and performs a crack determination. 11 is a diagram for explaining a crack determination based on an average value of a temperature profile. 11 is a plot of an average value of a temperature profile created by irradiating a plurality of semiconductor wafers W with flash light. In addition, the average value of the temperature profile is the average value of the temperature profile in the calculation period from time t1 to time t2, similarly to the above, and is hereinafter referred to as "profile average value".

도 11의 횡축에는, 복수의 반도체 웨이퍼(W)마다의 데이터점을 나타내고, 도 11의 종축에는 온도 프로파일의 평균값을 나타낸다. 상방 관리 한계값(U1)은, 복수의 반도체 웨이퍼(W)의 프로파일 평균값의 총 평균에 그들 복수의 반도체 웨이퍼(W)의 프로파일 평균값의 표준 편차(σ)를 5배한 값을 가산한 것이다. 한편, 하방 관리 한계값(L1)은, 복수의 반도체 웨이퍼(W)의 프로파일 평균값의 총 평균으로부터 그들 복수의 반도체 웨이퍼(W)의 프로파일 평균값의 표준 편차(σ)를 5배한 값을 감산한 것이다. 즉, 도 11의 점선에 끼인 범위가 프로파일 평균값의 총 평균으로부터 ±5σ의 범위이다.The horizontal axis of FIG. 11 shows the data points for each of the plurality of semiconductor wafers W, and the vertical axis of FIG. 11 shows the average value of the temperature profile. The upper control limit value U1 is obtained by adding a value obtained by multiplying the standard deviation σ of the profile average values of the plurality of semiconductor wafers W to the total average of the profile average values of the plurality of semiconductor wafers W. On the other hand, the downward control limit value L1 is a value obtained by subtracting a value obtained by multiplying the standard deviation (σ) of the profile average values of the plurality of semiconductor wafers W from the total average of the profile average values of the plurality of semiconductor wafers W. . That is, the range sandwiched by the dotted line in Fig. 11 is a range of ±5σ from the total average of the profile average values.

깨짐 판정부(31)는, 어느 반도체 웨이퍼(W)에 플래시광을 조사했을 때에 얻어진 온도 프로파일의 평균값이 프로파일 평균값의 총 평균으로부터 ±5σ의 범위 내에 들어가 있을 때는 반도체 웨이퍼(W)가 깨져 있지 않다고 판정하고, 당해 범위로부터 벗어나 있을 때에는 반도체 웨이퍼(W)가 깨져 있다고 판정한다. 도 11에 도시하는 예에서는, 데이터점(A1)으로 나타내는 반도체 웨이퍼(W)의 프로파일 평균값이 상방 관리 한계값(U1)보다 커지고 있다. 또, 데이터점(A2)으로 나타내는 반도체 웨이퍼(W)의 프로파일 평균값이 하방 관리 한계값(L1)보다 작아지고 있다. 즉, 데이터점(A1, A2)으로 나타내는 반도체 웨이퍼(W)의 프로파일 평균값이 프로파일 평균값의 총 평균으로부터 ±5σ의 범위로부터 벗어나 있고, 깨짐 판정부(31)는 이들 2장의 반도체 웨이퍼(W)가 깨져 있다고 판정한다.The crack determination unit 31 states that the semiconductor wafer W is not broken when the average value of the temperature profile obtained when a certain semiconductor wafer W is irradiated with flash light falls within the range of ±5σ from the total average of the profile average values. It is determined, and when it is out of the range, it is determined that the semiconductor wafer W is broken. In the example shown in FIG. 11, the profile average value of the semiconductor wafer W indicated by the data point A1 is larger than the upper control limit value U1. Moreover, the profile average value of the semiconductor wafer W indicated by the data point A2 is smaller than the lower control limit value L1. In other words, the profile average value of the semiconductor wafer W indicated by the data points A1 and A2 is out of the range of ±5σ from the total average of the profile average values, and the break determination unit 31 determines that the two semiconductor wafers W are Determined to be broken.

한편, 도 12는, 온도 프로파일의 표준 편차에 의거하는 깨짐 판정을 설명하기 위한 도이다. 도 12는, 복수 장의 반도체 웨이퍼(W)에 플래시광을 조사하여 작성한 온도 프로파일의 표준 편차를 플롯한 것이다. 또한, 온도 프로파일의 표준 편차란, 상기와 마찬가지로, 시각(t1)부터 시각(t2)까지의 산정 기간 내에 있어서의 온도 프로파일의 표준 편차이며, 이후 「프로파일 표준 편차」라고 칭한다.On the other hand, Fig. 12 is a diagram for explaining a crack determination based on a standard deviation of a temperature profile. 12 is a plot of the standard deviation of a temperature profile created by irradiating a plurality of semiconductor wafers W with flash light. In addition, the standard deviation of the temperature profile is the standard deviation of the temperature profile within the calculation period from the time t1 to the time t2, similarly to the above, and is hereinafter referred to as "profile standard deviation".

도 12의 횡축에는, 복수의 반도체 웨이퍼(W)마다의 데이터점을 나타내고, 도 12의 종축에는 온도 프로파일의 표준 편차를 나타낸다. 상방 관리 한계값(U2)은, 복수의 반도체 웨이퍼(W)의 프로파일 표준 편차의 총 평균에 그들 복수의 반도체 웨이퍼(W)의 프로파일 표준 편차의 표준 편차(σ)를 5배한 값을 가산한 것이다. 즉, 도 12의 점선보다 아래의 범위가 프로파일 표준 편차의 총 평균으로부터 5σ의 범위이다. 또한, 프로파일 표준 편차에 대해서는, 가장 측정 온도의 변동이 적을 때가 0이며, 하방 관리 한계값의 개념은 존재하지 않는다.The horizontal axis of FIG. 12 shows the data points for each of the plurality of semiconductor wafers W, and the vertical axis of FIG. 12 shows the standard deviation of the temperature profile. The upper control limit value U2 is obtained by adding a value obtained by multiplying the standard deviation σ of the profile standard deviations of the plurality of semiconductor wafers W to the total average of the profile standard deviations of the plurality of semiconductor wafers W. . That is, the range below the dotted line in Fig. 12 is a range of 5σ from the total average of the profile standard deviations. In addition, with respect to the profile standard deviation, when the fluctuation of the measured temperature is the smallest is 0, there is no concept of a lower control limit value.

깨짐 판정부(31)는, 어느 반도체 웨이퍼(W)에 플래시광을 조사했을 때에 얻어진 온도 프로파일의 표준 편차가 프로파일 표준 편차의 총 평균으로부터 5σ의 범위 내에 들어가 있을 때에는 반도체 웨이퍼(W)가 깨져 있지 않다고 판정하고, 당해 범위로부터 벗어나 있을 때에는 반도체 웨이퍼(W)가 깨져 있다고 판정한다. 도 12에 도시하는 예에서는, 데이터점(B1)으로 나타내는 반도체 웨이퍼(W)의 프로파일 표준 편차가 상방 관리 한계값(U2)보다 커져 있다. 즉, 데이터점(B1)으로 나타내는 반도체 웨이퍼(W)의 프로파일 표준 편차가 프로파일 표준 편차의 총 평균으로부터 5σ의 범위로부터 벗어나 있고, 깨짐 판정부(31)는 당해 반도체 웨이퍼(W)가 깨져 있다고 판정한다.The crack determination unit 31 determines that the semiconductor wafer W is not broken when the standard deviation of the temperature profile obtained when a semiconductor wafer W is irradiated with flash light falls within a range of 5σ from the total average of the profile standard deviations. It is determined that it is not, and when it is out of the range, it is determined that the semiconductor wafer W is broken. In the example shown in FIG. 12, the profile standard deviation of the semiconductor wafer W indicated by the data point B1 is larger than the upper control limit value U2. That is, the profile standard deviation of the semiconductor wafer W indicated by the data point B1 is out of the range of 5σ from the total average of the profile standard deviations, and the crack determination unit 31 determines that the semiconductor wafer W is broken. do.

또, 깨짐 판정부(31)는, 2개의 특성값인 평균값과 표준 편차에 대해 「OR 판정」을 행한다. 즉, 깨짐 판정부(31)는, 어느 반도체 웨이퍼(W)에 대한 온도 프로파일의 평균값이 프로파일 평균값의 총 평균으로부터 ±5σ의 범위로부터 벗어나 있을 때, 또는, 당해 온도 프로파일의 표준 편차가 프로파일 표준 편차의 총 평균으로부터 5σ의 범위로부터 벗어나 있을 때에 그 반도체 웨이퍼(W)가 깨져 있다고 판정한다. 이와 같이 하고 있는 것은, 어느 한쪽의 특성값에만 대한 판정에서는, 실제로는 반도체 웨이퍼(W)가 깨져 있음에도 불구하고, 깨져 있지 않다고 판정될 우려가 있기 때문이다. 예를 들어, 반도체 웨이퍼(W)에 깨짐이 생긴 결과로서 플래시광 조사 후의 측정 온도가 안정되고 통상보다 현저하게 높은 온도(또는 낮은 온도)가 된 경우에는, 평균값에 대한 판정이면 깨져 있다고 판정되지만, 표준 편차에 대한 판정에서는 깨져 있지 않다고 판정될 우려가 있다. 반대로, 반도체 웨이퍼(W)에 깨짐이 생긴 결과로서 플래시광 조사 후의 측정 온도가 통상의 온도를 사이에 두고 크게 상하로 변동한 경우에는, 표준 편차에 대한 판정이면 깨져 있다고 판정되지만, 평균값에 대한 판정에서는 깨져 있지 않다고 판정될 우려가 있다. 따라서, 평균값과 표준 편차에 대해 「OR 판정」을 행함으로써, 깨짐의 검출 정밀도를 높일 수 있다.In addition, the crack determination unit 31 performs "OR determination" with respect to the average value and the standard deviation, which are two characteristic values. That is, when the average value of the temperature profile for a certain semiconductor wafer W is out of the range of ±5σ from the total average value of the profile average value, or the standard deviation of the temperature profile is the profile standard deviation It is determined that the semiconductor wafer W is broken when it is out of the range of 5σ from the total average of. This is because in the determination of only one of the characteristic values, even though the semiconductor wafer W is actually broken, there is a possibility that it may be determined that the semiconductor wafer W is not broken. For example, as a result of cracking in the semiconductor wafer W, when the measurement temperature after irradiation with flash light is stable and becomes significantly higher (or lower) than usual, it is determined that it is broken if it is determined by the average value, There is a concern that it will be judged not to be broken in the judgment of the standard deviation. On the contrary, if the measured temperature after flash light irradiation as a result of cracking in the semiconductor wafer W fluctuates greatly up and down with a normal temperature in between, it is determined that it is broken if it is a standard deviation, but it is determined based on the average value. There is a concern that it will be judged not to be broken. Therefore, by performing "OR determination" on the average value and the standard deviation, it is possible to improve the detection accuracy of cracks.

도 9로 돌아와, 깨짐 판정부(31)가 플래시광 조사 후의 반도체 웨이퍼(W)가 깨져 있다고 판정했을 때에는, 단계 S8로부터 단계 S9로 진행되어, 제어부(3)가 열처리 장치(1)에 있어서의 처리를 중단하고, 챔버(6)에 반도체 웨이퍼(W)를 반출입 하는 반송계의 동작도 정지한다. 또, 제어부(3)가 표시부(32)에 웨이퍼 깨짐 발생의 경고를 발보하도록 해도 된다. 반도체 웨이퍼(W)의 깨짐이 발생했을 때에는, 챔버(6) 내에 파티클이 발생하고 있기 때문에, 챔버(6)를 개방하여 청소 작업을 행한다.Returning to FIG. 9, when the crack determination unit 31 determines that the semiconductor wafer W after irradiation of the flash light is broken, the process proceeds from step S8 to step S9, and the control unit 3 returns to the heat treatment apparatus 1 The processing is stopped, and the operation of the transport system for carrying the semiconductor wafer W into and out of the chamber 6 is also stopped. In addition, the control unit 3 may issue a warning to the display unit 32 of the occurrence of wafer breakage. When the semiconductor wafer W is broken, since particles are generated in the chamber 6, the chamber 6 is opened to perform a cleaning operation.

한편, 깨짐 판정부(31)가 플래시광 조사 후의 반도체 웨이퍼(W)가 깨져있지 않다고 판정했을 때에는, 단계 S8로부터 단계 S10으로 진행되어, 반도체 웨이퍼(W)의 반출 처리가 행해진다. 구체적으로는, 플래시 가열 처리가 종료된 후, 소정 시간 경과 후에 할로겐 램프(HL)가 소등된다. 이것에 의해서, 반도체 웨이퍼(W)가 예비 가열 온도(T1)로부터 급속히 강온한다. 강온 중의 반도체 웨이퍼(W)의 온도는 하부 방사 온도계(20)에 의해서 측정되고, 그 측정 결과는 제어부(3)에 전달된다. 제어부(3)는, 하부 방사 온도계(20)의 측정 결과보다 반도체 웨이퍼(W)의 온도가 소정 온도까지 강온했는지의 여부를 감시한다. 그리고, 반도체 웨이퍼(W)의 온도가 소정 이하에까지 강온한 후, 이재 기구(10)의 한 쌍의 이재 아암(11)이 다시 퇴피 위치로부터 이재 동작 위치에 수평 이동하여 상승함으로써, 리프트핀(12)이 서셉터(74)의 상면으로부터 뚫고 나와 열처리 후의 반도체 웨이퍼(W)를 서셉터(74)로부터 수취한다. 계속해서, 게이트 밸브(185)에 의해서 폐쇄되어 있던 반송 개구부(66)가 개방되고, 리프트핀(12) 상에 올려놓여진 반도체 웨이퍼(W)가 장치 외부의 반송 로봇에 의해서 반출되며, 열처리 장치(1)에 있어서의 반도체 웨이퍼(W)의 가열 처리가 완료된다.On the other hand, when the crack determination unit 31 determines that the semiconductor wafer W after irradiation with the flash light is not cracked, the process proceeds from step S8 to step S10, and the semiconductor wafer W is carried out. Specifically, after the flash heating process is finished, the halogen lamp HL is turned off after a predetermined period of time has elapsed. Thereby, the temperature of the semiconductor wafer W rapidly decreases from the preheating temperature T1. The temperature of the semiconductor wafer W during the temperature fall is measured by the lower radiation thermometer 20, and the measurement result is transmitted to the control unit 3. The control unit 3 monitors whether or not the temperature of the semiconductor wafer W has decreased to a predetermined temperature from the measurement result of the lower radiation thermometer 20. Then, after the temperature of the semiconductor wafer W is lowered to a predetermined level or less, the pair of transfer arms 11 of the transfer mechanism 10 moves horizontally from the retracting position to the transfer operation position and rises, thereby increasing the lift pin 12 ) Penetrates from the upper surface of the susceptor 74 to receive the heat-treated semiconductor wafer W from the susceptor 74. Subsequently, the transfer opening 66 closed by the gate valve 185 is opened, and the semiconductor wafer W placed on the lift pin 12 is carried out by a transfer robot outside the apparatus, and a heat treatment apparatus ( The heating treatment of the semiconductor wafer W in 1) is completed.

본 실시 형태에 있어서는, 플래시광 조사 후의 반도체 웨이퍼(W)의 표면 온도를 상부 방사 온도계(25)에 의해서 측정하여 온도 프로파일을 취득하고, 그 온도 프로파일의 평균값이 프로파일 평균값의 총 평균으로부터 ±5σ의 범위로부터 벗어나 있을 때, 또는, 당해 온도 프로파일의 표준 편차가 프로파일 표준 편차의 총 평균으로부터 5σ의 범위로부터 벗어나 있을 때에 반도체 웨이퍼(W)가 깨져 있다고 판정하고 있다. 즉, 열처리 장치(1)에 웨이퍼 깨짐 검출을 위한 특별한 하드웨어 구성을 추가하지 않고, 플래시광 조사시에 있어서의 반도체 웨이퍼(W)의 깨짐을 간이한 구성으로 검출하고 있는 것이다. 또, 간단한 통계 연산 처리에 의해서 반도체 웨이퍼(W)의 깨짐을 검출하고 있기 때문에, 스루풋을 저하시킬 염려도 없다.In this embodiment, the surface temperature of the semiconductor wafer W after irradiation with flash light is measured with the upper radiation thermometer 25 to obtain a temperature profile, and the average value of the temperature profile is ±5σ from the total average of the profile average values. It is determined that the semiconductor wafer W is broken when out of the range, or when the standard deviation of the temperature profile is out of the range of 5? from the total average of the profile standard deviations. In other words, the heat treatment apparatus 1 does not have a special hardware configuration for detecting wafer cracks, and the semiconductor wafer W is detected with a simple configuration at the time of irradiation with flash light. In addition, since cracks in the semiconductor wafer W are detected by simple statistical calculation processing, there is no fear of lowering the throughput.

또, 본 실시 형태에 있어서는, 온도 프로파일의 평균값과 표준 편차에 대해서 「OR 판정」을 행하고 있기 때문에, 플래시광 조사시에 있어서의 반도체 웨이퍼(W)의 깨짐을 높은 정밀도로 검출할 수 있다.In addition, in the present embodiment, since "OR determination" is performed on the average value and standard deviation of the temperature profile, it is possible to detect the breakage of the semiconductor wafer W at the time of irradiation with flash light with high accuracy.

또, 본 실시 형태에 있어서는, 상부 방사 온도계(25)의 측정 파장역이 5㎛ 이상 6.5㎛ 이하이다. 즉, 상부 방사 온도계(25)는, 반도체 웨이퍼(W)의 표면으로부터 방사된 파장 5㎛ 이상 6.5㎛ 이하의 적외광의 강도로부터 반도체 웨이퍼(W)의 표면 온도를 측정하고 있다. 반도체 웨이퍼(W)의 깨짐의 발생의 유무에 상관없이, 반도체 웨이퍼(W)의 표면 온도 자체에는 큰 변동은 생기지 않는다. 반도체 웨이퍼(W)에 깨짐이 발생했을 때에, 온도 프로파일에 이상인 측정 데이터가 출현하는 것은, 깨진 파편이 정상시와는 상이한 거동(물리적 운동)을 하고 있기 때문이라고 생각된다. 구체적으로는, 상부 방사 온도계(25)의 광축과 깨진 파편이 이루는 각도가 정상시와는 상이한 값이 됨으로써, 반도체 웨이퍼(W)의 겉보기 방사율이 크게 변화한 결과로서 이상인 측정 데이터가 얻어지는 것이다. 따라서, 깨짐을 정밀도 좋게 검출하기 위해서는, 상부 방사 온도계(25)에 의한 온도 측정은 반도체 웨이퍼(W)와의 각도 변화에 대해서는 민감할 필요가 있다. 한편, 반도체 웨이퍼(W)의 표면에는 여러 가지의 패턴이나 박막이 형성되어 있는 경우가 많다. 반도체 웨이퍼(W)의 방사율은 이들 패턴이나 박막에 의해서도 영향을 받는 것인데, 깨짐 검출의 관점에서는, 상부 방사 온도계(25)에 의한 온도 측정은 패턴이나 막종의 변화의 영향은 받기 어려운 것이 바람직하다.Moreover, in this embodiment, the measurement wavelength range of the upper radiation thermometer 25 is 5 micrometers or more and 6.5 micrometers or less. That is, the upper radiation thermometer 25 measures the surface temperature of the semiconductor wafer W from the intensity of infrared light having a wavelength of 5 µm or more and 6.5 µm or less radiated from the surface of the semiconductor wafer W. Regardless of the occurrence of cracks in the semiconductor wafer W, no large fluctuation occurs in the surface temperature itself of the semiconductor wafer W. When cracking occurs in the semiconductor wafer W, the reason why abnormal measurement data appears in the temperature profile is considered to be because the broken fragments behave differently from normal (physical motion). Specifically, when the angle formed by the optical axis of the upper radiation thermometer 25 and the broken fragments becomes a value different from that of normal, abnormal measurement data is obtained as a result of a large change in the apparent emissivity of the semiconductor wafer W. Therefore, in order to accurately detect cracks, the temperature measurement by the upper radiation thermometer 25 needs to be sensitive to the change in the angle with the semiconductor wafer W. On the other hand, in many cases, various patterns and thin films are formed on the surface of the semiconductor wafer W. The emissivity of the semiconductor wafer W is also affected by these patterns or thin films, but from the viewpoint of crack detection, it is preferable that the temperature measurement with the upper radiation thermometer 25 is not affected by changes in the pattern or film type.

도 13은, 상부 방사 온도계(25)의 광축과 반도체 웨이퍼(W)의 주면이 이루는 각도가 반도체 웨이퍼(W)의 겉보기 방사율에 주는 영향을 도시하는 도이다. 반도체 웨이퍼(W)의 상면에 막두께가 상이한 2종류의 박막을 형성하고, 상부 방사 온도계(25)의 광축과 반도체 웨이퍼(W)의 주면이 이루는 각도가 15°와 90°인 각각의 경우의 겉보기 방사율을 동 도면에 도시한다. 또, 도 13에는, 상부 방사 온도계(25)의 측정 파장역(5㎛~6.5㎛)에서의 반도체 웨이퍼(W)의 겉보기 방사율을 나타낸다.FIG. 13 is a diagram showing the influence of the angle formed by the optical axis of the upper radiation thermometer 25 and the main surface of the semiconductor wafer W on the apparent emissivity of the semiconductor wafer W. As shown in FIG. In each case, two types of thin films having different film thicknesses are formed on the upper surface of the semiconductor wafer W, and the angles between the optical axis of the upper radiation thermometer 25 and the main surface of the semiconductor wafer W are 15° and 90°. The apparent emissivity is shown in the figure. 13 shows the apparent emissivity of the semiconductor wafer W in the measurement wavelength range (5 µm to 6.5 µm) of the upper radiation thermometer 25.

도 13에 도시하는 바와 같이, 5㎛ 이상 6.5㎛ 이하의 파장역에서는, 상부 방사 온도계(25)의 광축과 반도체 웨이퍼(W)의 주면의 이루는 각도가 변화하면 겉보기 방사율이 크게 변화하고 있다. 이것은, 상부 방사 온도계(25)의 측정 파장역의 범위에 있어서는, 상부 방사 온도계(25)에 의한 온도 측정이 반도체 웨이퍼(W)와의 각도 변화에 대해서는 민감한 것을 나타내고 있다. 따라서, 반도체 웨이퍼(W)에 깨짐이 발생하여 깨진 파편과 상부 방사 온도계(25)의 각도가 조금이라도 정상시와 상이하면, 겉보기 방사율이 변화하여 이상인 측정 데이터가 얻어진다. 그 결과, 반도체 웨이퍼(W)의 깨짐이 정밀도 좋게 검출되게 된다. 한편, 각도 변화에 의한 영향에 비해 박막의 막두께에 의한 방사율로의 영향은 작다. 이것은, 상부 방사 온도계(25)에 의한 온도 측정은 패턴이나 막종의 변화의 영향은 받기 어려운 것을 나타내고 있다. 즉, 패턴이나 막종의 영향의 배제와 각도 변화에 대한 민감함을 양립하기 위해서, 상부 방사 온도계(25)의 측정 파장역이 5㎛ 이상 6.5㎛ 이하인 것은 적합하다.As shown in Fig. 13, in the wavelength range of 5 µm or more and 6.5 µm or less, when the angle formed between the optical axis of the upper radiation thermometer 25 and the main surface of the semiconductor wafer W changes, the apparent emissivity changes significantly. This indicates that in the range of the measurement wavelength range of the upper radiation thermometer 25, the temperature measurement by the upper radiation thermometer 25 is sensitive to a change in the angle with the semiconductor wafer W. Therefore, if the semiconductor wafer W is cracked and the angle of the broken fragment and the upper radiation thermometer 25 is slightly different from the normal time, the apparent emissivity changes and abnormal measurement data is obtained. As a result, cracks in the semiconductor wafer W are detected with high precision. On the other hand, the influence of the film thickness of the thin film on the emissivity is small compared to the effect of the angle change. This indicates that the temperature measurement by the upper radiation thermometer 25 is difficult to be affected by changes in patterns and film types. That is, in order to achieve both the exclusion of the influence of the pattern or the film type and the sensitivity to the angle change, it is preferable that the upper radiation thermometer 25 has a measurement wavelength range of 5 μm or more and 6.5 μm or less.

또, 본 실시 형태에 있어서는, 상부 방사 온도계(25)가 반도체 웨이퍼(W)의 비스듬한 상방에 설치되어 있고, 상부 방사 온도계(25)의 광축과 반도체 웨이퍼(W)의 주면과의 이루는 각도가 비교적 작다. 이로 인해, 상부 방사 온도계(25)의 검출 범위는 반도체 웨이퍼(W)의 상면의 비교적 넓은 범위에 걸쳐서, 반도체 웨이퍼(W)의 깨짐을 검출하기 쉽다.In addition, in this embodiment, the upper radiation thermometer 25 is installed obliquely above the semiconductor wafer W, and the angle formed between the optical axis of the upper radiation thermometer 25 and the main surface of the semiconductor wafer W is relatively small. For this reason, the detection range of the upper radiation thermometer 25 is over a relatively wide range of the upper surface of the semiconductor wafer W, so that it is easy to detect the crack of the semiconductor wafer W.

＜제2 실시 형태＞<2nd embodiment>

다음에, 본 발명의 제2 실시 형태에 대해 설명한다. 제2 실시 형태의 열처리 장치(1)의 구성은 제1 실시 형태와 완전히 동일하다. 또, 제2 실시 형태의 열처리 장치(1)에 있어서의 반도체 웨이퍼(W)의 처리 순서도 제1 실시 형태와 대체로 동일하다. 제2 실시 형태가 제1 실시 형태와 상위한 것은 온도 프로파일에 있어서의 특성값의 산정 기간이다.Next, a second embodiment of the present invention will be described. The configuration of the heat treatment apparatus 1 of the second embodiment is exactly the same as that of the first embodiment. In addition, the processing procedure of the semiconductor wafer W in the heat treatment apparatus 1 according to the second embodiment is also substantially the same as in the first embodiment. The difference between the second embodiment and the first embodiment is the calculation period of the characteristic value in the temperature profile.

제2 실시 형태에 있어서는, 플래시 램프(FL)가 플래시광의 조사를 개시한 도 10의 시각(t0)을 산정 기간의 초기로 하고 있다. 즉, 제2 실시 형태에서는, 플래시광의 조사를 개시하고 나서 소정 기간을 산정 기간으로 하고 있고, 플래시 가열에 의한 반도체 웨이퍼(W)의 표면 온도의 승강을 특성값의 산정 기간에 포함시키고 있는 것이다. 특성값의 산정 방법 및 특성값에 의거하는 반도체 웨이퍼(W)의 깨짐의 판정 방법은 제1 실시 형태와 동일하다. 플래시광 조사 기간을 포함하는 온도 프로파일의 평균값이 프로파일 평균값의 총 평균으로부터 ±5σ의 범위로부터 벗어나 있을 때, 또는, 당해 온도 프로파일의 표준 편차가 프로파일 표준 편차의 총 평균으로부터 5σ의 범위로부터 벗어나 있을 때에 반도체 웨이퍼(W)가 깨져 있다고 판정하고 있다.In the second embodiment, the time t0 in Fig. 10 when the flash lamp FL starts irradiation of the flash light is set as the beginning of the calculation period. In other words, in the second embodiment, the predetermined period after the start of irradiation of the flash light is set as the calculation period, and the increase and decrease of the surface temperature of the semiconductor wafer W by flash heating is included in the calculation period of the characteristic value. The method of calculating the characteristic value and the method of determining the breakage of the semiconductor wafer W based on the characteristic value are the same as those of the first embodiment. When the average value of the temperature profile including the flash light irradiation period is out of the range of ±5σ from the total average of the profile average values, or when the standard deviation of the temperature profile is out of the range of 5σ from the total average of the profile standard deviations. It is determined that the semiconductor wafer W is broken.

도 10으로부터 명백하듯이, 플래시 가열에 의한 반도체 웨이퍼(W)의 표면 온도의 승강은 온도 프로파일의 평균값, 표준 편차 등의 특성값에 큰 영향을 준다. 그러나, 반도체 웨이퍼(W)가 깨지지 않고 정상으로 처리된 경우에는, 플래시 가열에 의한 반도체 웨이퍼(W)의 표면 온도의 승강 패턴은 높은 재현성을 갖고 있고, 온도 프로파일의 특성값 자체는 안정된 것이 된다(특성값의 표준 편차는 제1 실시 형태와 동일한 정도로 작다). 따라서, 제1 실시 형태와 마찬가지로, 반도체 웨이퍼(W)에 깨짐이 발생하여 온도 프로파일에 이상인 측정 데이터가 출현한 경우에는, 온도 프로파일의 특성값이 소정의 범위로부터 벗어나게 된다. 이로 인해, 온도 프로파일의 특성값이 소정의 범위로부터 벗어나 있는지의 여부를 판정함으로써 반도체 웨이퍼(W)의 깨짐 판정을 행할 수 있다.As is apparent from Fig. 10, the increase or decrease of the surface temperature of the semiconductor wafer W by flash heating has a great influence on the characteristic values such as the average value of the temperature profile and the standard deviation. However, when the semiconductor wafer W is normally processed without being broken, the rising/falling pattern of the surface temperature of the semiconductor wafer W by flash heating has high reproducibility, and the characteristic value of the temperature profile itself becomes stable ( The standard deviation of the characteristic value is as small as that of the first embodiment). Therefore, as in the first embodiment, when cracking occurs in the semiconductor wafer W and abnormal measurement data appears in the temperature profile, the characteristic value of the temperature profile deviates from a predetermined range. For this reason, it is possible to determine the breakage of the semiconductor wafer W by determining whether or not the characteristic value of the temperature profile deviates from a predetermined range.

오히려, 제2 실시 형태에 있어서는, 플래시광 조사 기간도 특성값의 산정 기간에 포함시키고 있기 때문에, 플래시광 조사 중에 반도체 웨이퍼(W)에 깨짐이 발생하여 이상인 측정 데이터가 얻어졌을 때에도, 온도 프로파일의 특성값이 소정의 범위로부터 벗어나게 된다. 이로 인해, 플래시광 조사 중에 있어서의 반도체 웨이퍼(W)의 깨짐을 보다 확실히 검출할 수 있다. 특히, 플래시 램프(FL)의 조사 시간이 비교적 긴(6밀리세컨드 이상) 경우에는, 플래시광의 조사 중에 반도체 웨이퍼(W)가 깨질 염려가 있고, 제2 실시 형태와 같이 플래시광 조사 기간도 특성값의 산정 기간에 포함시키는 것이 적합하다.Rather, in the second embodiment, since the flash light irradiation period is also included in the calculation period of the characteristic value, even when cracking occurs in the semiconductor wafer W during flash light irradiation and abnormal measurement data is obtained, the temperature profile is The characteristic value deviates from the predetermined range. For this reason, the breakage of the semiconductor wafer W during irradiation of the flash light can be detected more reliably. In particular, when the irradiation time of the flash lamp FL is relatively long (6 milliseconds or more), the semiconductor wafer W may be broken during irradiation of the flash light, and as in the second embodiment, the flash light irradiation period is also a characteristic value. It is appropriate to include in the calculation period of.

특성값의 산정 기간을 제1 실시 형태와 같이 플래시광을 조사한 후의 소정 기간으로 할지, 제2 실시 형태와 같이 플래시광의 조사를 개시하고 나서의 소정 기간으로 할지는 열처리 장치(1)의 오퍼레이터가 입력부(33)로부터 적당히 입력하여 설정할 수 있다.The operator of the heat treatment apparatus 1 determines whether the period for calculating the characteristic value is a predetermined period after irradiation of the flash light as in the first embodiment or a predetermined period after starting the irradiation of the flash light as in the second embodiment. It can be set by inputting it appropriately from 33).

＜제3 실시 형태＞<3rd embodiment>

다음에, 본 발명의 제3 실시 형태에 대해 설명한다. 제3 실시 형태의 열처리 장치(1)의 구성은 제1 실시 형태와 완전히 동일하다. 또, 제3 실시 형태의 열처리 장치(1)에 있어서의 반도체 웨이퍼(W)의 처리 순서도 제1 실시 형태와 대체로 동일하다. 제3 실시 형태가 제1 실시 형태와 상위한 것은, 온도 프로파일에 의거하는 반도체 웨이퍼(W)의 깨짐의 판정 방법이다.Next, a third embodiment of the present invention will be described. The configuration of the heat treatment apparatus 1 of the third embodiment is exactly the same as that of the first embodiment. In addition, the processing procedure of the semiconductor wafer W in the heat treatment apparatus 1 according to the third embodiment is also substantially the same as in the first embodiment. The difference between the third embodiment and the first embodiment is a method of determining the breakage of the semiconductor wafer W based on a temperature profile.

제1 실시 형태와 마찬가지로, 플래시 램프(FL)에 의한 플래시광 조사를 행하기 전부터 상부 방사 온도계(25)에 의한 반도체 웨이퍼(W)의 표면 온도의 측정을 개시한다. 플래시 램프(FL)로부터의 플래시광 조사가 개시되고 반도체 웨이퍼(W)의 표면 온도가 급속히 상승할 때에도, 그 표면 온도는 상부 방사 온도계(25)에 의해서 측정되고 있다. 기술한 바와 같이, 상부 방사 온도계(25)는 40마이크로세컨드의 매우 짧은 샘플링 간격으로 반도체 웨이퍼(W)의 표면 온도를 측정하기 때문에, 플래시광 조사시에 반도체 웨이퍼(W)의 표면 온도가 급격하게 변화해도, 그 변화에 추종하는 것이 가능하다. 상부 방사 온도계(25)는, 취득한 반도체 웨이퍼(W)의 표면 온도의 데이터를 차례로 기억부(97)에 축적한다. 이것에 의해서, 플래시광 조사시에 있어서의, 반도체 웨이퍼(W)의 표면 온도의 온도 프로파일이 작성된다.As in the first embodiment, measurement of the surface temperature of the semiconductor wafer W by the upper radiation thermometer 25 is started before the flash light irradiation with the flash lamp FL is performed. Even when the flash light irradiation from the flash lamp FL is started and the surface temperature of the semiconductor wafer W rises rapidly, the surface temperature is measured by the upper radiation thermometer 25. As described, since the upper radiation thermometer 25 measures the surface temperature of the semiconductor wafer W at a very short sampling interval of 40 microseconds, the surface temperature of the semiconductor wafer W rapidly increases when irradiated with flash light. Even if it changes, it is possible to keep up with the change. The upper radiation thermometer 25 sequentially accumulates data on the surface temperature of the semiconductor wafer W obtained in the storage unit 97. Thereby, a temperature profile of the surface temperature of the semiconductor wafer W at the time of irradiation with flash light is created.

제3 실시 형태에서는, 플래시 램프(FL)가 플래시광의 조사를 개시하고 나서 반도체 웨이퍼(W)의 표면 온도가 승온을 계속하는 시간에 의거하여 반도체 웨이퍼(W)의 깨짐을 판정한다. 도 14는, 반도체 웨이퍼(W)의 승온 계속 시간에 의거하는 깨짐 판정을 설명하기 위한 도이다. 도 14에 도시하는 것은, 도 10과 동일하게, 플래시광 조사시에 있어서의 반도체 웨이퍼(W)의 표면 온도의 온도 프로파일이다. 시각(t0)에 플래시 램프(FL)가 발광하여 플래시광 조사가 개시되는 것과 거의 동시에, 반도체 웨이퍼(W)의 표면 온도가 예비 가열 온도(T1)로부터 승온을 개시한다. 플래시광 조사 중에 반도체 웨이퍼(W)가 깨지지 않고, 정상으로 플래시 가열 처리가 행해진 경우, 플래시 램프(FL)의 플래시광 조사 시간(f)(플래시 램프(FL)의 발광 시간)과 반도체 웨이퍼(W)의 표면 온도가 승온을 계속하는 시간(d)은 대체로 일치한다.In the third embodiment, cracking of the semiconductor wafer W is determined based on the time during which the surface temperature of the semiconductor wafer W continues to increase temperature after the flash lamp FL starts irradiation of the flash light. 14 is a diagram for explaining a crack determination based on the heating duration of the semiconductor wafer W. FIG. 14 is a temperature profile of the surface temperature of the semiconductor wafer W at the time of irradiation with flash light, similarly to FIG. 10. At the time t0, the flash lamp FL emits light and the flash light irradiation is started. Almost at the same time, the surface temperature of the semiconductor wafer W starts to rise from the preheating temperature T1. When the semiconductor wafer W is not broken during the flash light irradiation, and the flash heat treatment is normally performed, the flash light irradiation time f of the flash lamp FL (the light emission time of the flash lamp FL) and the semiconductor wafer W The time (d) during which the surface temperature of) continues to rise is approximately the same.

그런데, 플래시광 조사 중에 반도체 웨이퍼(W)가 깨진 경우, 플래시 램프(FL)의 플래시광 조사 시간(f)과 반도체 웨이퍼(W)의 표면 온도가 승온을 계속하는 시간(d)에 괴리가 생긴다. 통상은, 도 14에 도시하는 바와 같이, 반도체 웨이퍼(W)의 표면 온도의 승온 계속 시간(d)이 플래시광 조사 시간(f)보다 짧아진다. 제3 실시 형태에 있어서는, 깨짐 판정부(31)는, 플래시광의 조사를 개시하고 나서 반도체 웨이퍼(W)의 표면 온도가 승온을 계속하는 시간(d)이 플래시 램프(FL)의 플래시광 조사 시간(f)과 소정값 이상 괴리하는 경우에는, 반도체 웨이퍼(W)가 깨졌다고 판정한다. 예를 들어, 승온 계속 시간(d)이 플래시광 조사 시간(f)과 ±10% 이상 괴리하는 경우에는, 반도체 웨이퍼(W)가 깨졌다고 판정된다.By the way, when the semiconductor wafer W is broken during the flash light irradiation, a difference occurs between the flash light irradiation time f of the flash lamp FL and the time d during which the surface temperature of the semiconductor wafer W continues to rise. . Normally, as shown in FIG. 14, the heating duration (d) of the surface temperature of the semiconductor wafer (W) becomes shorter than the flash light irradiation time (f). In the third embodiment, the time (d) for the surface temperature of the semiconductor wafer W to continue raising the temperature after starting the flash light irradiation in the crack determination unit 31 is the flash light irradiation time of the flash lamp FL When (f) is separated from the predetermined value or more, it is determined that the semiconductor wafer W is broken. For example, when the temperature rising duration d deviates from the flash light irradiation time f by ±10% or more, it is determined that the semiconductor wafer W is broken.

제3 실시 형태에 있어서는, 처리 대상으로 되어 있는 반도체 웨이퍼(W)의 표면 온도의 온도 프로파일만으로부터 플래시광 조사시에 있어서의 당해 반도체 웨이퍼(W)의 깨짐을 검출하고 있다. 따라서, 제1 실시 형태와 같이, 다수의 반도체 웨이퍼(W)의 온도 프로파일을 작성하고, 그들 특성값을 산정하여 관리 한계값을 구하는 공정이 불필요해진다.In the third embodiment, cracking of the semiconductor wafer W at the time of irradiation with flash light is detected from only the temperature profile of the surface temperature of the semiconductor wafer W to be processed. Accordingly, as in the first embodiment, a step of creating temperature profiles of a plurality of semiconductor wafers W, calculating their characteristic values, and obtaining a management limit value becomes unnecessary.

플래시 램프(FL)의 플래시광 조사 시간(f)은, 플래시 램프(FL)의 회로 중에 절연 게이트 바이폴러 트랜지스터(IGBT)를 장착하여 플래시 램프(FL)로의 통전을 온 오프 제어하거나, 플래시 램프(FL)에 전력 공급을 행하는 램프 전원의 코일 상수에 의해서 조정할 수 있다. 상기 서술한 바와 같이, 플래시광 조사 시간(f)을 비교적 길게(6밀리세컨드 이상) 한 경우에는, 플래시광의 조사 중에 반도체 웨이퍼(W)가 깨질 염려가 있다. 제3 실시 형태의 깨짐 판정 방법은, 이러한 경우에 적합하다.The flash light irradiation time f of the flash lamp FL is controlled by on-off control of energization to the flash lamp FL by mounting an insulated gate bipolar transistor IGBT in the circuit of the flash lamp FL, or It can be adjusted by the coil constant of the lamp power supply supplying power to FL). As described above, when the flash light irradiation time f is relatively long (6 milliseconds or more), there is a fear that the semiconductor wafer W may be broken during irradiation of the flash light. The crack determination method of the third embodiment is suitable in such a case.

＜변형예＞<modification example>

이상, 본 발명의 실시 형태에 대해 설명했는데, 이 발명은 그 취지를 일탈하지 않는 한에 있어서 상기 서술한 것 이외에 여러 가지의 변경을 행하는 것이 가능하다. 예를 들어, 상기 실시 형태에 있어서는, 온도 프로파일의 특성값으로서 평균값 및 표준 편차를 이용하고 있었는데, 이것에 한정되는 것이 아니며, 다른 통계량을 이용해도 된다. 예를 들어, 온도 프로파일의 특성값으로서, 평균값을 대신하여 중앙값을 이용하고, 표준 편차를 대신하여 최대값과 최소값의 차인 레인지를 이용하도록 해도 된다.As mentioned above, although the embodiment of this invention was demonstrated, this invention can make various changes other than the above-mentioned thing, as long as it does not deviate from the gist. For example, in the above embodiment, the average value and the standard deviation were used as the characteristic values of the temperature profile, but are not limited thereto, and other statistics may be used. For example, as a characteristic value of the temperature profile, a median value may be used instead of the average value, and a range, which is the difference between the maximum value and the minimum value, may be used instead of the standard deviation.

또, 온도 프로파일의 특성값으로서, 예를 들어 온도 프로파일의 파형의 최대값, 최소값을 이용하도록 해도 된다. 온도 프로파일의 파형을 주기적인 정현파로서 파악할 수 있으면, 그 파의 주기, 주파수, 진폭 등을 특성값으로서 채용하도록 해도 된다. 혹은, 온도 프로파일의 파형을 펄스파로 간주한다면, 특성값으로서 듀티비, 반값 전체 폭, 반값 반폭, 최대 기울기 등을 이용하도록 해도 된다. 또한, 특성값으로서 온도 프로파일을 미분한 미분 파형의 평균값, 표준 편차, 중앙값, 레인지, 최대값, 최소값이나 파형의 적분값 등을 이용하도록 해도 된다.Further, as the characteristic value of the temperature profile, for example, the maximum value and the minimum value of the waveform of the temperature profile may be used. As long as the waveform of the temperature profile can be grasped as a periodic sine wave, the period, frequency, amplitude, etc. of the wave may be employed as characteristic values. Alternatively, if the waveform of the temperature profile is regarded as a pulse wave, a duty ratio, full width at half value, half width at half value, maximum slope, etc. may be used as characteristic values. Further, as a characteristic value, an average value, a standard deviation, a median value, a range, a maximum value, a minimum value or an integral value of the waveform may be used as the characteristic value of the differential waveform obtained by differentiating the temperature profile.

웨이퍼 깨짐의 판정에 사용하는 특성값은 2개에 한정되는 것이 아니며, 상기 서술한 여러 가지의 특성값의 3개 이상이어도 되고, 1개뿐이어도 된다. 웨이퍼 깨짐의 판정에 사용하는 특성값의 수가 많아질수록 판정 정밀도는 향상하지만, 연산 처리에 필요로 하는 시간은 길어진다.The characteristic values used for the determination of the wafer breakage are not limited to two, and three or more of the various characteristic values described above may be used, or only one may be used. The determination accuracy improves as the number of characteristic values used for the determination of the wafer breakage increases, but the time required for the calculation process increases.

또, 웨이퍼 깨짐의 판정에 복수의 특성값을 이용하는 경우에는, 그들의 「OR 판정」에 한정되는 것이 아니며, 다른 논리 연산(예를 들어, AND, XOR 등)에 의한 판정을 행하도록 해도 된다. 무엇보다, 판정 정밀도를 높이는 관점에서는, 상기 실시 형태와 동일한 「OR 판정」이 바람직하다.In addition, in the case of using a plurality of characteristic values for the determination of the wafer breakage, it is not limited to these "OR determinations", and determination by other logical operations (for example, AND, XOR, etc.) may be performed. Above all, from the viewpoint of increasing the determination accuracy, the same "OR determination" as in the above embodiment is preferable.

웨이퍼 깨짐의 판정에 어느 특성값을 몇 개 사용할지는, 오퍼레이터가 입력부(33)로부터 적당히 선택하여 처리 레시피 상에 설정할 수 있다. 또, 복수의 특성값을 이용하는 경우에는, 오퍼레이터가 입력부(33)로부터 「OR 판정」으로 할지 「AND 판정」으로 할지도 선택하여 설정할 수 있다. 이것에 의해서, 특성값을 변경하는 경우에도, 열처리 장치(1)마다 개조나 소프트웨어의 업그레이드가 불필요해진다.The operator can select appropriately from the input unit 33 and set on the processing recipe as to which characteristic value to be used for the determination of the wafer breakage. In addition, in the case of using a plurality of characteristic values, the operator can select and set from the input unit 33 whether it is "OR determination" or "AND determination". Thereby, even when the characteristic value is changed, modification or software upgrade for each heat treatment apparatus 1 becomes unnecessary.

또, 상기 실시 형태에 있어서는, 관리 한계값을 5σ의 범위로 하고 있었는데, 이를 대신하여 보다 일반적인 3σ로 해도 된다.In addition, in the above-described embodiment, the control limit value was in the range of 5 sigma, but instead of this, a more general 3 sigma may be used.

또, 열처리 장치(1)에 있어서의 반도체 웨이퍼(W)의 처리를 거듭할 때마다 새로운 온도 프로파일이 얻어지기 때문에, 웨이퍼 깨짐 판정에 이용하는 관리 한계값을 재계산하여 순차 갱신하도록 해도 된다. 예를 들어, 동일 처리 조건으로 처리된 반도체 웨이퍼(W)에 대한 바로 옆 10000개의 온도 프로파일에 의거하여 관리 한계값을 산정하도록 해도 된다. 이와 같이 하면, 장치 부품의 경년 열화 등에 의해서 온도 프로파일이 변화했다고 해도, 그 변화에 추종하여 최적인 관리 한계값을 설정할 수 있다.In addition, since a new temperature profile is obtained each time the semiconductor wafer W is processed in the heat treatment apparatus 1, the control limit value used for the wafer breakage determination may be recalculated and updated sequentially. For example, the control limit value may be calculated based on the temperature profile of 10,000 immediately adjacent to the semiconductor wafer W processed under the same processing conditions. In this way, even if the temperature profile changes due to the aging deterioration of the device parts or the like, it is possible to set the optimum control limit value in accordance with the change.

또, 처리 대상이 되는 반도체 웨이퍼(W)와 동일 처리 조건으로 직전(혹은 수장 전)에 처리된 반도체 웨이퍼(W)의 표면 온도를 측정하여 취득된 온도 프로파일을 기준 온도 프로파일로 하고, 그 기준 온도 프로파일과 당해 처리 대상의 반도체 웨이퍼(W)의 온도 프로파일을 비교하여 반도체 웨이퍼(W)의 깨짐을 판정하도록 해도 된다. 또한, 이 수법을 채용하는 경우에는, 그 직전(혹은 수장 전)의 반도체 웨이퍼(W)가 깨지지 않고 정상으로 처리된 것을 전제로 한다. 이와 같이 하면, 제3 실시 형태와 마찬가지로, 다수의 반도체 웨이퍼(W)의 온도 프로파일을 작성하여 관리 한계값을 구하는 공정을 불요로 할 수 있다.In addition, the temperature profile obtained by measuring the surface temperature of the semiconductor wafer W processed immediately before (or before storing) under the same processing conditions as the semiconductor wafer W to be processed is used as the reference temperature profile, and the reference temperature The profile and the temperature profile of the semiconductor wafer W to be processed may be compared to determine the breakage of the semiconductor wafer W. Further, in the case of employing this method, it is assumed that the semiconductor wafer W immediately before (or before the storage) has been processed normally without being broken. In this way, similarly to the third embodiment, the step of creating a temperature profile of a plurality of semiconductor wafers W and obtaining a control limit value can be made unnecessary.

또, 반도체 웨이퍼(W)의 표면 온도의 프로파일을 작성하는 것을 대신하여, 온도로 변환하기 전의 적외선 센서(91)의 출력값(즉, 반도체 웨이퍼(W)의 표면으로부터 방사되는 적외광의 강도)의 프로파일을 작성하여 웨이퍼 깨짐 판정에 사용하도록 해도 된다.In addition, instead of creating a profile of the surface temperature of the semiconductor wafer W, the output value of the infrared sensor 91 before conversion to temperature (that is, the intensity of the infrared light radiated from the surface of the semiconductor wafer W) You may create a profile and use it for wafer breakage determination.

또, 상기 실시 형태에 있어서는, 상부 방사 온도계(25)를 반도체 웨이퍼(W)의 비스듬한 상방에 설치함으로써 상부 방사 온도계(25)의 검출 범위(시야)를 넓히고 있었는데, 이것을 대신하여, 상부 방사 온도계(25)와 반도체 웨이퍼(W)의 거리를 길게 함으로써 반도체 웨이퍼(W)의 상면에 있어서의 상부 방사 온도계(25)의 검출 범위를 넓히도록 해도 된다. 또한, 복수의 방사 온도계를 설치하거나, 혹은 방사 온도계에 복수의 적외선 센서를 설치함으로써 반도체 웨이퍼(W)의 상면에 있어서의 검출 범위를 넓히도록 해도 된다.In addition, in the above embodiment, by installing the upper radiation thermometer 25 obliquely above the semiconductor wafer W, the detection range (field of view) of the upper radiation thermometer 25 was widened. Instead, the upper radiation thermometer ( By increasing the distance between the semiconductor wafer W 25 and the semiconductor wafer W, the detection range of the upper radiation thermometer 25 on the upper surface of the semiconductor wafer W may be widened. Further, a plurality of radiation thermometers may be provided, or a plurality of infrared sensors may be provided in the radiation thermometer to widen the detection range on the upper surface of the semiconductor wafer W.

또, 상기 실시 형태에 있어서는, 플래시 가열부(5)에 30개의 플래시 램프(FL)를 구비하도록 하고 있었는데, 이것에 한정되는 것이 아니며, 플래시 램프(FL)의 개수는 임의가 수로 할 수 있다. 또, 플래시 램프(FL)는 크세논 플래시 램프에 한정되는 것이 아니며, 크립톤 플래시 램프여도 된다. 또, 할로겐 가열부(4)에 구비하는 할로겐 램프(HL)의 개수도 40개에 한정되는 것이 아니며, 임의의 수로 할 수 있다.In addition, in the above-described embodiment, the flash heating unit 5 is provided with 30 flash lamps FL, but the number of flash lamps FL is not limited thereto, and the number of flash lamps FL can be any number. In addition, the flash lamp FL is not limited to a xenon flash lamp, and may be a krypton flash lamp. In addition, the number of halogen lamps HL provided in the halogen heating section 4 is not limited to 40, and may be any number.

또, 상기 실시 형태에 있어서는, 1초 이상 연속하여 발광하는 연속 점등 램프로서 필라멘트 방식의 할로겐 램프(HL)를 이용하여 반도체 웨이퍼(W)의 예비 가열을 행하고 있었는데, 이것에 한정되는 것이 아니며, 할로겐 램프(HL)를 대신하여 방전형의 아크 램프(예를 들어, 크세논 아크 램프)를 연속 점등 램프로서 이용하여 예비 가열을 행하도록 해도 된다.In addition, in the above embodiment, the semiconductor wafer W was preheated using a filament type halogen lamp HL as a continuous lighting lamp that continuously emits light for 1 second or more, but is not limited thereto. In place of the lamp HL, a discharge type arc lamp (for example, a xenon arc lamp) may be used as a continuous lighting lamp to perform preliminary heating.

또, 상기 실시 형태에 있어서는, 할로겐 램프(HL)로부터의 광조사에 의해서 반도체 웨이퍼(W)의 예비 가열을 행하도록 하고 있었는데, 이것을 대신하여 반도체 웨이퍼(W)를 유지하는 서셉터를 핫 플레이트 상에 올려놓고, 그 핫 플레이트로부터의 열전도에 의해서 반도체 웨이퍼(W)를 예비 가열하도록 해도 된다.Further, in the above embodiment, the semiconductor wafer W is preheated by light irradiation from the halogen lamp HL. Instead, a susceptor holding the semiconductor wafer W is placed on a hot plate. It may be placed on and preheated the semiconductor wafer W by heat conduction from the hot plate.

또, 열처리 장치(1)에 의해서 처리 대상이 되는 기판은 반도체 웨이퍼에 한정되는 것이 아니며, 액정 표시 장치 등의 플랫 패널 디스플레이에 이용하는 유리 기판이나 태양 전지용의 기판이어도 된다. 또, 본 발명에 따르는 기술은, 고유전율 게이트 절연막(High-k막)의 열처리, 금속과 실리콘의 접합, 혹은 폴리실리콘의 결정화에 적용하도록 해도 된다.In addition, the substrate to be processed by the heat treatment apparatus 1 is not limited to a semiconductor wafer, and may be a glass substrate used for a flat panel display such as a liquid crystal display device or a substrate for a solar cell. Further, the technique according to the present invention may be applied to heat treatment of a high-k gate insulating film (High-k film), bonding of metal and silicon, or crystallization of polysilicon.

1: 열처리 장치 3: 제어부
4: 할로겐 가열부 5: 플래시 가열부
6: 챔버 7: 유지부
10: 이재 기구 20: 하부 방사 온도계
25: 상부 방사 온도계 31: 깨짐 판정부
33: 입력부 63: 상측 챔버창
64: 하측 챔버창 65: 열처리 공간
74: 서셉터 75: 유지 플레이트
77: 기판 지지핀 90: 고속 방사 온도계 유닛
91: 적외선 센서 95: 온도 변환부
96: 특성값 산정부 FL: 플래시 램프
HL: 할로겐 램프 W: 반도체 웨이퍼1: heat treatment unit 3: control unit
4: halogen heating unit 5: flash heating unit
6: chamber 7: holding part
10: transfer mechanism 20: lower radiation thermometer
25: upper radiation thermometer 31: crack determination unit
33: input unit 63: upper chamber window
64: lower chamber window 65: heat treatment space
74: susceptor 75: holding plate
77: board support pin 90: high-speed radiation thermometer unit
91: infrared sensor 95: temperature conversion unit
96: characteristic value calculation unit FL: flash lamp
HL: halogen lamp W: semiconductor wafer

Claims (7)

기판에 플래시광을 조사함으로써 그 기판을 가열하는 열처리 방법으로서,
플래시 램프로부터 기판의 표면에 플래시광을 조사하는 플래시광 조사 공정과,
상기 플래시광의 조사를 개시하고부터 상기 기판의 표면 온도의 승강 기간을 포함하는 소정 기간의 상기 기판의 표면 온도를 측정하여 온도 프로파일을 취득하는 온도 측정 공정과,
상기 온도 프로파일을 해석하여 상기 기판의 깨짐을 검출하는 검출 공정을 구비하는 것을 특징으로 하는 열처리 방법.As a heat treatment method for heating the substrate by irradiating the substrate with flash light,
A flash light irradiation step of irradiating a flash light onto the surface of a substrate from a flash lamp,
A temperature measurement step of obtaining a temperature profile by measuring the surface temperature of the substrate for a predetermined period including a rising/falling period of the surface temperature of the substrate from the start of irradiation of the flash light;
And a detection step of analyzing the temperature profile to detect cracking of the substrate. 청구항 1에 있어서,
상기 검출 공정은, 상기 온도 프로파일의 특성값이 소정 범위로부터 벗어나 있을 때에 상기 기판이 깨져 있다고 판정하는 것을 특징으로 하는 열처리 방법.The method according to claim 1,
In the detection step, when the characteristic value of the temperature profile deviates from a predetermined range, it is determined that the substrate is broken. 청구항 2에 있어서,
상기 특성값은, 상기 온도 프로파일의 평균값 및 표준 편차이며,
상기 검출 공정에서는, 상기 온도 프로파일의 평균값이 소정 범위로부터 벗어나 있거나, 또는, 상기 온도 프로파일의 표준 편차가 소정 범위로부터 벗어나 있을 때에 상기 기판이 깨져 있다고 판정하는 것을 특징으로 하는 열처리 방법.The method according to claim 2,
The characteristic value is an average value and a standard deviation of the temperature profile,
In the detection step, it is determined that the substrate is broken when an average value of the temperature profile deviates from a predetermined range, or a standard deviation of the temperature profile deviates from a predetermined range. 청구항 3에 있어서,
상기 검출 공정에서는, 상기 온도 프로파일의 평균값이 ±5σ의 범위로부터 벗어나 있을 때, 또는, 상기 프로파일의 표준 편차가 5σ의 범위를 초과하고 있을 때에 상기 기판이 깨져 있다고 판정하는 것을 특징으로 하는 열처리 방법.The method of claim 3,
In the detection step, it is determined that the substrate is broken when the average value of the temperature profile is out of the range of ±5?, or when the standard deviation of the profile exceeds the range of 5?. 기판에 플래시광을 조사함으로써 그 기판을 가열하는 열처리 방법으로서,
플래시 램프로부터 기판의 표면에 플래시광을 조사하는 플래시광 조사 공정과,
상기 플래시광을 조사한 후의 소정 기간의 상기 기판의 표면 온도를 측정하여 온도 프로파일을 취득하는 온도 측정 공정과,
상기 온도 프로파일을 해석하여 상기 기판의 깨짐을 검출하는 검출 공정을 구비하고,
상기 검출 공정에서는, 상기 온도 프로파일의 특성값이 소정 범위로부터 벗어나 있을 때에 상기 기판이 깨져 있다고 판정하는 것을 특징으로 하는 열처리 방법.As a heat treatment method for heating the substrate by irradiating the substrate with flash light,
A flash light irradiation step of irradiating a flash light onto the surface of a substrate from a flash lamp,
A temperature measurement step of obtaining a temperature profile by measuring the surface temperature of the substrate for a predetermined period after irradiation with the flash light;
A detection process of analyzing the temperature profile to detect cracking of the substrate,
In the detection step, when the characteristic value of the temperature profile deviates from a predetermined range, it is determined that the substrate is broken. 청구항 5에 있어서,
상기 특성값은, 상기 온도 프로파일의 평균값 및 표준 편차이며,
상기 검출 공정에서는, 상기 온도 프로파일의 평균값이 소정 범위로부터 벗어나 있거나, 또는, 상기 온도 프로파일의 표준 편차가 소정 범위로부터 벗어나 있을 때에 상기 기판이 깨져 있다고 판정하는 것을 특징으로 하는 열처리 방법.The method of claim 5,
The characteristic value is an average value and a standard deviation of the temperature profile,
In the detection step, it is determined that the substrate is broken when an average value of the temperature profile deviates from a predetermined range, or a standard deviation of the temperature profile deviates from a predetermined range. 청구항 6에 있어서,
상기 검출 공정에서는, 상기 온도 프로파일의 평균값이 ±5σ의 범위로부터 벗어나 있을 때, 또는, 상기 프로파일의 표준 편차가 5σ의 범위를 초과하고 있을 때에 상기 기판이 깨져 있다고 판정하는 것을 특징으로 하는 열처리 방법.The method of claim 6,
In the detection step, it is determined that the substrate is broken when the average value of the temperature profile is out of the range of ±5?, or when the standard deviation of the profile exceeds the range of 5?.
KR1020210041961A 2017-03-03 2021-03-31 Heat treatment method and heat treatment apparatus KR102412541B1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2017-040210 2017-03-03
JP2017040210 2017-03-03
JP2017235948A JP7265314B2 (en) 2017-03-03 2017-12-08 Heat treatment method and heat treatment apparatus
JPJP-P-2017-235948 2017-12-08
KR1020180024533A KR102354609B1 (en) 2017-03-03 2018-02-28 Heat treatment method and heat treatment apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180024533A Division KR102354609B1 (en) 2017-03-03 2018-02-28 Heat treatment method and heat treatment apparatus

Publications (2)

Publication Number Publication Date
KR20210038527A true KR20210038527A (en) 2021-04-07
KR102412541B1 KR102412541B1 (en) 2022-06-23

Family

ID=63590074

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020180024533A KR102354609B1 (en) 2017-03-03 2018-02-28 Heat treatment method and heat treatment apparatus
KR1020210041961A KR102412541B1 (en) 2017-03-03 2021-03-31 Heat treatment method and heat treatment apparatus
KR1020220006371A KR102452243B1 (en) 2017-03-03 2022-01-17 Heat treatment method and heat treatment apparatus

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180024533A KR102354609B1 (en) 2017-03-03 2018-02-28 Heat treatment method and heat treatment apparatus

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220006371A KR102452243B1 (en) 2017-03-03 2022-01-17 Heat treatment method and heat treatment apparatus

Country Status (3)

Country Link
JP (2) JP7265314B2 (en)
KR (3) KR102354609B1 (en)
TW (2) TWI712787B (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210272827A1 (en) * 2018-06-25 2021-09-02 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus
JP7245675B2 (en) * 2019-03-07 2023-03-24 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method and heat treatment apparatus
JP7307563B2 (en) * 2019-03-18 2023-07-12 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method and heat treatment apparatus
JP7312020B2 (en) * 2019-05-30 2023-07-20 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method and heat treatment apparatus
JP7372066B2 (en) * 2019-07-17 2023-10-31 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method and heat treatment equipment
JP7372074B2 (en) * 2019-08-07 2023-10-31 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method
JP7370763B2 (en) * 2019-08-22 2023-10-30 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method and heat treatment equipment
JP7460394B2 (en) 2020-02-28 2024-04-02 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method
JP7461214B2 (en) 2020-05-19 2024-04-03 株式会社Ｓｃｒｅｅｎホールディングス heat treatment equipment
CN113034480B (en) * 2021-04-01 2023-12-19 艾德领客(上海)数字技术有限公司 Blast furnace damage analysis method based on artificial intelligence and image processing
CN113984779B (en) * 2021-12-24 2022-04-19 苏州康代智能科技股份有限公司 PCB through hole detection equipment
JP2024041146A (en) 2022-09-14 2024-03-27 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method and heat treatment device
KR102602641B1 (en) * 2023-02-15 2023-11-16 (주)아인테크놀러지 Apparatus for inspection crack of a substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0152355B1 (en) * 1994-03-24 1998-12-01 가나이 쓰토무 Plasma processing method and its device
US20040038455A1 (en) * 2002-06-05 2004-02-26 Kla-Tencor Technologies, Corporation Use of overlay diagnostics for enhanced automatic process control
JP2009231697A (en) 2008-03-25 2009-10-08 Dainippon Screen Mfg Co Ltd Heat treatment equipment
JP2013247128A (en) 2012-05-23 2013-12-09 Dainippon Screen Mfg Co Ltd Thermal treatment apparatus, and method of determining presence or absence of poor shape of treated substrate
US20150092814A1 (en) * 2013-10-01 2015-04-02 Infineon Technologies Ag Method of examining a substrate and corresponding device
JP2015130423A (en) 2014-01-08 2015-07-16 株式会社Ｓｃｒｅｅｎホールディングス Thermal treatment device and thermal treatment method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4641154B2 (en) * 2004-05-28 2011-03-02 大日本スクリーン製造株式会社 Heat treatment equipment
JP4940635B2 (en) * 2005-11-14 2012-05-30 東京エレクトロン株式会社 Heating device, heat treatment device and storage medium
JP4531690B2 (en) * 2005-12-08 2010-08-25 東京エレクトロン株式会社 Heat treatment device
JP5875759B2 (en) * 2010-10-14 2016-03-02 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ Heat treatment method and heat treatment apparatus
JP5819633B2 (en) * 2011-05-13 2015-11-24 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment apparatus and heat treatment method
JP5951241B2 (en) * 2011-12-07 2016-07-13 株式会社Ｓｃｒｅｅｎホールディングス Heat treatment method and heat treatment apparatus
JP6083404B2 (en) * 2014-03-17 2017-02-22 信越半導体株式会社 Semiconductor substrate evaluation method
CN108352341B (en) * 2015-12-30 2021-11-30 玛特森技术公司 Substrate breakage detection in thermal processing systems

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0152355B1 (en) * 1994-03-24 1998-12-01 가나이 쓰토무 Plasma processing method and its device
US20040038455A1 (en) * 2002-06-05 2004-02-26 Kla-Tencor Technologies, Corporation Use of overlay diagnostics for enhanced automatic process control
JP2009231697A (en) 2008-03-25 2009-10-08 Dainippon Screen Mfg Co Ltd Heat treatment equipment
JP2013247128A (en) 2012-05-23 2013-12-09 Dainippon Screen Mfg Co Ltd Thermal treatment apparatus, and method of determining presence or absence of poor shape of treated substrate
US20150092814A1 (en) * 2013-10-01 2015-04-02 Infineon Technologies Ag Method of examining a substrate and corresponding device
JP2015130423A (en) 2014-01-08 2015-07-16 株式会社Ｓｃｒｅｅｎホールディングス Thermal treatment device and thermal treatment method

Also Published As

Publication number Publication date
KR20180101225A (en) 2018-09-12
JP2022081666A (en) 2022-05-31
TW202120916A (en) 2021-06-01
KR102354609B1 (en) 2022-01-21
TW201839382A (en) 2018-11-01
TWI712787B (en) 2020-12-11
JP7403566B2 (en) 2023-12-22
KR20220012389A (en) 2022-02-03
JP7265314B2 (en) 2023-04-26
KR102412541B1 (en) 2022-06-23
KR102452243B1 (en) 2022-10-07
TWI830964B (en) 2024-02-01
JP2018148201A (en) 2018-09-20

Similar Documents

Publication Publication Date Title
KR20210038527A (en) Heat treatment method and heat treatment apparatus
JP5819633B2 (en) Heat treatment apparatus and heat treatment method
US20210327771A1 (en) Heat treatment method and heat treatment apparatus of light irradiation type
KR102236434B1 (en) Heat treatment method and heat treatment apparatus
JP5855353B2 (en) Heat treatment apparatus and heat treatment method
KR102463486B1 (en) Heat treatment method and heat treatment apparatus
KR20200138051A (en) Heat treatment method and heat treatment apparatus
KR102395731B1 (en) Heat treatment method and heat treatment apparatus
US20210272827A1 (en) Heat treatment method and heat treatment apparatus
JP2017009450A (en) Heat treatment apparatus and heat treatment method
KR20220165198A (en) Heat treatment method and heat treatment apparatus
JP7180022B2 (en) Heat treatment method and heat treatment apparatus
JP7017480B2 (en) Heat treatment method and heat treatment equipment
JP7013337B2 (en) Heat treatment method and heat treatment equipment
JP2024037213A (en) Heat treatment method and heat treatment device

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant