KR20210036898A - Bonding apparatus of semiconductor chip - Google Patents

Bonding apparatus of semiconductor chip Download PDF

Info

Publication number
KR20210036898A
KR20210036898A KR1020210038983A KR20210038983A KR20210036898A KR 20210036898 A KR20210036898 A KR 20210036898A KR 1020210038983 A KR1020210038983 A KR 1020210038983A KR 20210038983 A KR20210038983 A KR 20210038983A KR 20210036898 A KR20210036898 A KR 20210036898A
Authority
KR
South Korea
Prior art keywords
correction
bonding
chip
semiconductor chip
substrate
Prior art date
Application number
KR1020210038983A
Other languages
Korean (ko)
Other versions
KR102379168B1 (en
Inventor
석승대
김상윤
김희재
신재봉
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140122936A external-priority patent/KR102238649B1/en
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210038983A priority Critical patent/KR102379168B1/en
Publication of KR20210036898A publication Critical patent/KR20210036898A/en
Priority to KR1020220030327A priority patent/KR20220035085A/en
Application granted granted Critical
Publication of KR102379168B1 publication Critical patent/KR102379168B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75841—Means for moving parts of the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/81169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/8118—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

According to the technical idea of the present invention, a semiconductor chip bonding device comprises: a bonding head adsorbing and holding a semiconductor chip; a bonding stage on which a substrate on which the semiconductor chip is mounted is disposed and a process of mounting and bonding the semiconductor chip on the substrate is performed; a first camera acquiring position information of the semiconductor chip by imaging the semiconductor chip; a second camera acquiring position information of the substrate by imaging the substrate on which the semiconductor chip is mounted; a correction device structure formed on one side of a side surface of the bonding stage and having a chip for correction and a substrate for correction; and a bonding control unit gripping the chip for correction with the bonding head and mounting the chip for correction on the substrate for correction to control the correction of a bonding position.

Description

반도체 칩 본딩 장치{Bonding apparatus of semiconductor chip} Semiconductor chip bonding apparatus TECHNICAL FIELD

본 발명은 반도체 칩 본딩 장치에 관한 것으로, 특히 반도체 칩의 본딩 위치를 보정하는 보정 장치를 구비하는 반도체 칩 본딩 장치에 관한 것이다. The present invention relates to a semiconductor chip bonding apparatus, and more particularly, to a semiconductor chip bonding apparatus including a correction apparatus for correcting a bonding position of a semiconductor chip.

반도체 칩 본딩 공정에 있어서 낮은 전력 소모와 빠른 구동 속도를 위해 반도체 칩 혹은 반도체 패키지는 종래의 와이어 본딩에 의한 접점간 연결방식에서 플립칩 혹은 관통 전극에 의한 연결 방식으로 변화하고 있다. 이에 따라 기존 와이어 본딩을 통한 접점간 연결 방식에서는 수십 μm의 본딩 정밀도로도 반도체 칩 본딩 공정이 충분했지만, 범프와 패드간 직접적으로 접촉이 이루어지는 플립칩, 특히 관통 전극 칩의 본딩은 수 μm의 고정밀 본딩이 요구된다. 또한 접합 방식에 있어서 금속을 직접적으로 연결하기 때문에 더 높은 온도와 압력을 요구하고 있다. 고정밀도를 가진 반도체 칩 본딩 장치에 있어서 이러한 온도 등 환경의 미세한 변화는 정밀도를 저해할 수 있는 요소가 될 수 있다. In the semiconductor chip bonding process, for low power consumption and fast driving speed, a semiconductor chip or a semiconductor package is changing from a conventional connection between contacts by wire bonding to a connection by flip chips or through electrodes. Accordingly, in the conventional method of connecting contacts through wire bonding, the semiconductor chip bonding process was sufficient even with a bonding accuracy of several tens of μm, but the bonding of flip chips, especially through electrode chips, in which the bumps and pads are in direct contact, is highly accurate. Bonding is required. In addition, since the metal is directly connected in the bonding method, higher temperature and pressure are required. In a semiconductor chip bonding apparatus having high precision, such a small change in the environment such as temperature can be a factor that may impair the accuracy.

본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 반도체 칩이 기판 상에 본딩되는 위치를 보정하기 위한 보정용 칩과 보정용 기판을 구비하여 반도체 칩 본딩 과정에서 장치의 정지 및 온도의 변화없이 실시간으로 본딩 위치를 보정할 수 있는 반도체 칩 본딩 장치를 제공하려는데 있다. The technical problem to be achieved by the technical idea of the present invention is to provide a correction chip and a correction substrate for correcting the position at which the semiconductor chip is bonded on the substrate, so that the bonding position in real time without stopping the device and changing the temperature during the semiconductor chip bonding process. It is an object to provide a semiconductor chip bonding device capable of correcting.

상기 과제를 해결하기 위하여 본 발명의 기술적 사상은, 반도체 칩을 흡착하여 파지하는 본딩 헤드; 상기 반도체 칩이 실장되는 기판이 배치되고, 상기 반도체 칩을 상기 기판에 실장하고 본딩하는 공정이 수행되는 본딩 스테이지; 상기 반도체 칩을 촬상하여 상기 반도체 칩의 위치 정보를 획득하는 제1 카메라; 상기 반도체 칩이 실장되는 기판을 촬상하여 상기 기판의 위치 정보를 획득하는 제2 카메라; 상기 본딩 스테이지의 측면부 일측에 형성되고, 보정용 칩과 보정용 기판을 구비하는 보정 장치 구조체; 및 상기 본딩 헤드로 상기 보정용 칩을 파지하고, 상기 보정용 기판에 실장하여 본딩 위치 보정을 제어하는 본딩 제어부를 포함하고, 상기 보정 장치 구조체는 상기 본딩 스테이지와 일체로 이동되는, 반도체 칩 본딩 장치를 제공한다.In order to solve the above problems, the technical idea of the present invention includes: a bonding head for adsorbing and holding a semiconductor chip; A bonding stage on which a substrate on which the semiconductor chip is mounted is disposed, and a process of mounting and bonding the semiconductor chip to the substrate is performed; A first camera that captures an image of the semiconductor chip and acquires location information of the semiconductor chip; A second camera for obtaining positional information of the substrate by photographing the substrate on which the semiconductor chip is mounted; A correction device structure formed on one side of a side surface of the bonding stage and including a correction chip and a correction substrate; And a bonding control unit configured to hold the correction chip with the bonding head and mount on the correction substrate to control bonding position correction, wherein the correction device structure is integrally moved with the bonding stage. do.

또한, 본 발명의 기술적 사상은 상기 과제를 해결하기 위하여, 반도체 칩을 본딩하는 단계 및 칩 실장 위치를 보정하는 단계를 포함하고, 상기 반도체 칩을 본딩하는 단계는 본딩 헤드로 반도체 칩을 흡착 파지하여 본딩 스테이지 상에 배치되는 반도체 기판 상에 실장하는 단계를 포함하고, 상기 칩 실장 위치를 보정하는 단계는, 상기 본딩 헤드가 보정용 칩의 상부와 마주보도록 상기 본딩 헤드를 이동하는 단계, 상기 본딩 헤드로 상기 보정용 칩을 흡착하여 파지하는 단계, 제1 카메라로 상기 보정용 칩을 촬상하여 상기 보정용 칩의 위치 정보를 획득하는 단계, 상기 본딩 스테이지의 일측면에 형성된 보정용 기판을 기 설정된 위치로 이동하는 단계, 제2 카메라로 상기 보정용 기판의 실장 위치를 촬상하여 상기 보정용 기판의 실장 위치 정보를 획득하는 단계, 상기 본딩 헤드로 상기 보정용 칩을 상기 보정용 기판의 실장 위치에 실장하는 단계, 상기 보정용 칩이 상기 보정용 기판의 실장 위치 상에 정확히 실장되었는지 판단하는 단계, 및 보정 오프셋 값을 계산하는 단계를 포함하고, 상기 보정용 기판을 기 설정된 위치로 이동하는 단계에서, 상기 보정용 기판은, 상기 본딩 스테이지의 일측면에 연결된 보정 장치 구조체를 통해 상기 본딩 스테이지와 일체로 이동하는, 반도체 칩 본딩 장치의 동작 방법을 제공한다.In addition, in order to solve the above problems, the technical idea of the present invention includes bonding a semiconductor chip and correcting a chip mounting position, and the bonding of the semiconductor chip is performed by adsorbing and holding the semiconductor chip with a bonding head. Mounting on a semiconductor substrate disposed on a bonding stage, and the step of correcting the chip mounting position includes: moving the bonding head so that the bonding head faces an upper portion of the correction chip, to the bonding head Adsorbing and holding the correction chip, obtaining positional information of the correction chip by photographing the correction chip with a first camera, moving the correction substrate formed on one side of the bonding stage to a preset position, Obtaining mounting position information of the correction substrate by photographing the mounting position of the correction substrate with a second camera, mounting the correction chip at the mounting position of the correction substrate with the bonding head, the correction chip for the correction Determining whether the substrate is correctly mounted on the mounting position, and calculating a correction offset value, wherein in the step of moving the correction substrate to a preset position, the correction substrate is disposed on one side of the bonding stage. It provides a method of operating a semiconductor chip bonding device, which moves integrally with the bonding stage through a connected correction device structure.

본 발명의 기술적 사상에 의한 반도체 칩 본딩 장치는 반도체 칩이 본딩되는 위치를 보정할 수 있는 보정 장치를 포함함으로써, 상기 본딩 장치의 정지 및 온도의 변화없이 주기적으로 위치 정밀도의 점검 및 보정을 할 수 있다. 또한, 반도체 칩 본딩 장치 내부의 온도를 하강시킬 필요가 없어 작업 시간이 단축될 수 있고, 반도체 칩 본딩 불량을 사전에 예방할 수 있다. The semiconductor chip bonding device according to the technical idea of the present invention includes a correction device capable of correcting the position to which the semiconductor chip is bonded, so that the position accuracy can be periodically checked and corrected without stopping the bonding device and changing the temperature. have. In addition, since there is no need to lower the temperature inside the semiconductor chip bonding device, the working time can be shortened, and a semiconductor chip bonding failure can be prevented in advance.

도 1은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치의 사시도이다.
도 2는 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치의 일부 구성 요소를 확대하여 도시한 사시도이다.
도 3은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치의 구성 요소인 보정 장치 구조체의 사시도이다.
도 4는 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치의 평면도이다.
도 5는 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치의 본딩 방법을 도시한 순서도이다.
도 6은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치의 일부 구성 요소를 확대하여 도시한 사시도이다.
도 7은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치의 보정 방법을 순차적으로 도시한 순서도이다.
도 8은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치의 일부 구성 요소를 확대하여 도시한 평면도이다. 1 is a perspective view of a semiconductor chip bonding apparatus according to an embodiment of the inventive concept.
2 is an enlarged perspective view of some components of a semiconductor chip bonding apparatus according to an embodiment of the inventive concept.
3 is a perspective view of a correction device structure, which is a component of a semiconductor chip bonding device according to an embodiment of the inventive concept.
4 is a plan view of a semiconductor chip bonding apparatus according to an embodiment of the inventive concept.
5 is a flowchart illustrating a bonding method of a semiconductor chip bonding apparatus according to an embodiment of the inventive concept.
6 is an enlarged perspective view of some components of a semiconductor chip bonding apparatus according to an embodiment of the inventive concept.
7 is a flowchart sequentially illustrating a method of calibrating a semiconductor chip bonding apparatus according to an exemplary embodiment according to the inventive concept.
8 is an enlarged plan view illustrating some components of a semiconductor chip bonding apparatus according to an embodiment of the inventive concept.

본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시 예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 과장되거나 축소될 수 있다. In order to fully understand the configuration and effects of the present invention, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms and various changes may be added. However, the description of the embodiments is provided to complete the disclosure of the present invention, and to completely inform the scope of the invention to those of ordinary skill in the art to which the present invention pertains. Components in the accompanying drawings may be exaggerated or reduced for convenience of description.

어떤 구성 요소가 다른 구성 요소에 "상에" 있다거나 "접하여" 있다고 기재된 경우, 다른 구성 요소에 상에 직접 맞닿아 있거나 또는 연결되어 있을 수 있지만, 중간에 또 다른 구성 요소가 존재할 수 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소의 "바로 위에" 있다거나 "직접 접하여" 있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 등도 마찬가지로 해석될 수 있다. When a component is described as being "on" or "adjacent" to another component, it should be understood that it may be directly in contact with or connected to another component, but another component may exist in the middle. something to do. On the other hand, when a component is described as being "directly above" or "directly" of another component, it may be understood that another component does not exist in the middle. Other expressions describing the relationship between components, for example, "between" and "directly," may likewise be interpreted.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms may be used only for the purpose of distinguishing one component from another component. For example, without departing from the scope of the present invention, a first element may be referred to as a second element, and similarly, a second element may be referred to as a first element.

단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다. Singular expressions include plural expressions, unless the context clearly indicates otherwise. Terms such as "comprises" or "have" are used to designate the presence of features, numbers, steps, actions, components, parts, or a combination thereof described in the specification, and one or more other features or numbers, It may be interpreted that steps, actions, components, parts, or combinations thereof may be added.

본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.Terms used in the embodiments of the present invention may be interpreted as meanings commonly known to those of ordinary skill in the art, unless otherwise defined.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. Hereinafter, the present invention will be described in detail by describing a preferred embodiment of the present invention with reference to the accompanying drawings.

도 1은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치(1000)의 사시도이다. 도 1에서 상기 반도체 칩 본딩 장치(1000)의 구성 요소들은 설명의 편의를 위해 도식화되어 일부 구성 요소가 실제의 형태와 달리 생략되거나 과장되어 도시될 수 있다. 1 is a perspective view of a semiconductor chip bonding apparatus 1000 according to an embodiment of the inventive concept. In FIG. 1, components of the semiconductor chip bonding apparatus 1000 are schematically illustrated for convenience of description, and some components may be omitted or exaggerated differently from an actual shape.

도 1을 참조하면, 상기 반도체 칩 본딩 장치(1000)는 베이스부(110), 제1 이송 장치(120), 제2 이송 장치(130), 웨이퍼 공급부(200), 칩 공급부(300), 본딩 헤드(400), 본딩 스테이지(500), 보정 장치 구조체(600), 제1 카메라(C1) 및 제2 카메라(C2)를 포함할 수 있다. 본 발명의 일 실시예에서, 상기 반도체 칩 본딩 장치(1000)는 상기 제1 이송 장치(120) 및 상기 제2 이송 장치(130)를 제어하여, 상기 보정 장치 구조체(600)로 반도체 칩의 실장 위치를 보정하는 제어부를 포함할 수 있다. Referring to FIG. 1, the semiconductor chip bonding apparatus 1000 includes a base unit 110, a first transfer unit 120, a second transfer unit 130, a wafer supply unit 200, a chip supply unit 300, and bonding. A head 400, a bonding stage 500, a correction device structure 600, a first camera C1 and a second camera C2 may be included. In one embodiment of the present invention, the semiconductor chip bonding device 1000 controls the first transfer device 120 and the second transfer device 130 to mount the semiconductor chip as the correction device structure 600. It may include a control unit for correcting the position.

베이스부(110)는 반도체 칩 본딩 장치(1000)를 지지하는 고정부로서, 상기 베이스부(110) 상에는 제1 이송 장치(120), 제2 이송 장치(130), 웨이퍼 공급부(200), 칩 공급부(300), 본딩 스테이지(500), 보정 장치 구조체(600) 및 제1 카메라(C1)가 배치될 수 있다. The base part 110 is a fixing part supporting the semiconductor chip bonding device 1000, and on the base part 110, a first transfer device 120, a second transfer device 130, a wafer supply part 200, and a chip The supply unit 300, the bonding stage 500, the correction device structure 600, and the first camera C1 may be disposed.

제1 이송 장치(120)는 본딩 스테이지(500) 및 보정 장치 구조체(600)를 이동시키는 이송 수단으로, 상기 베이스부(110) 상에 형성될 수 있다. 상기 제1 이송 장치(120)는 샤프트 모터(Shaft motor)를 포함할 수 있다. 상기 제1 이송 장치(120)는 상기 베이스부(110) 상에서 제1 방향(X 방향)으로 연장될 수 있다. 상기 제1 이송 장치(120)는 샤프트 모터를 구동하여 상기 본딩 스테이지(500) 및 상기 보정 장치 구조체(600)를 상기 제1 방향(X 방향)으로 이동시킬 수 있다. 본 발명의 일 실시예에서, 상기 제1 이송 장치(120)는 상기 본딩 스테이지(500) 및 상기 보정 장치 구조체(600)를 본딩 헤드(400)가 형성된 위치, 즉 반도체 칩의 피탑재 위치로 이동시킬 수 있고, 상기 본딩 헤드(400)와 상기 제1 방향(X 방향)으로 반대되는 위치로 이격되도록 이동시킬 수 있다. The first transfer device 120 is a transfer means for moving the bonding stage 500 and the correction device structure 600, and may be formed on the base portion 110. The first transfer device 120 may include a shaft motor. The first transfer device 120 may extend on the base unit 110 in a first direction (X direction). The first transfer device 120 may drive a shaft motor to move the bonding stage 500 and the correction device structure 600 in the first direction (X direction). In one embodiment of the present invention, the first transfer device 120 moves the bonding stage 500 and the correction device structure 600 to a position where the bonding head 400 is formed, that is, a position to be mounted on a semiconductor chip. The bonding head 400 may be moved to be spaced apart from the bonding head 400 in a position opposite to the first direction (X direction).

제2 이송 장치(130)는 본딩 헤드(400) 및 제2 카메라(C2)를 이동시키는 이송 수단으로, 베이스부(110) 상에 형성될 수 있다. 상기 제2 이송 장치(130)는 샤프트 모터(Shaft motor)를 포함할 수 있다. 상기 제2 이송 장치(130)는 상기 베이스부(110) 상에서 제1 방향(X 방향)과 수직하는 제2 방향(Y 방향)으로 연장될 수 있다. 상기 제2 이송 장치(130)는 샤프트 모터를 구동하여 상기 본딩 헤드(400) 및 상기 제2 카메라(C2)를 이동시킬 수 있다. 본 발명의 일 실시예에서, 상기 제2 이송 장치(130)는 상기 본딩 헤드(400) 및 상기 제2 카메라(C2)를 각각 독립적으로 이동시킬 수 있다. 상기 제2 이송 장치(130)는 상기 본딩 헤드(400)를 본딩 스테이지(500)가 이동되는 위치, 즉 반도체 칩의 피탑재 위치로 이동시킬 수 있고, 상기 본딩 스테이지(500)와 상기 제2 방향(Y 방향)으로 이격되도록 이동시킬 수 있다. 본 발명의 일 실시예에서, 상기 제1 이송 장치(120) 및 상기 제2 이송 장치(130)는 갠트리(gantry) 구조로 형성될 수 있다. The second transfer device 130 is a transfer means for moving the bonding head 400 and the second camera C2 and may be formed on the base portion 110. The second transfer device 130 may include a shaft motor. The second transfer device 130 may extend in a second direction (Y direction) perpendicular to a first direction (X direction) on the base unit 110. The second transfer device 130 may move the bonding head 400 and the second camera C2 by driving a shaft motor. In an embodiment of the present invention, the second transfer device 130 may independently move the bonding head 400 and the second camera C2. The second transfer device 130 may move the bonding head 400 to a position where the bonding stage 500 is moved, that is, a position to be mounted on a semiconductor chip, and the bonding stage 500 and the second direction It can be moved to be spaced apart in (Y direction). In an embodiment of the present invention, the first transfer device 120 and the second transfer device 130 may be formed in a gantry structure.

웨이퍼 공급부(200)는 웨이퍼 스테이지(210), 반도체 칩(230)을 구비하는 반도체 웨이퍼(220)를 포함할 수 있다. 상기 웨이퍼 스테이지(210)는 상기 반도체 웨이퍼(220)을 보관하고, 지지할 수 있다. 상기 반도체 웨이퍼(220)에는 반도체 소자가 형성되어 있을 수 있다. 각각의 단위 반도체 칩(230)은 상기 반도체 웨이퍼(220)가 쏘잉(sawing) 머신으로 절단되어 형성될 수 있다. 상기 반도체 웨이퍼(220)의 절단 공정은 반도체 칩 본딩 장치(1000)와 별개의 장치에서 이루어질 수 있다. The wafer supply unit 200 may include a wafer stage 210 and a semiconductor wafer 220 including a semiconductor chip 230. The wafer stage 210 may store and support the semiconductor wafer 220. A semiconductor device may be formed on the semiconductor wafer 220. Each unit semiconductor chip 230 may be formed by cutting the semiconductor wafer 220 with a sawing machine. The cutting process of the semiconductor wafer 220 may be performed in an apparatus separate from the semiconductor chip bonding apparatus 1000.

칩 공급부(300)는 칩 픽커(chip picker, 310), 칩 운송부(320) 및 제3 이송 장치(330)를 포함할 수 있다. 상기 칩 픽커(310)는 반도체 칩(230)을 하나씩 흡착하여 파지할 수 있다. 상기 칩 픽커(310)는 상기 반도체 칩(230)의 상면과 하면이 180° 반전되도록 회전시킬 수 있다. 상기 칩 픽커(310)는 상기 칩 운송부(320)에 상기 반도체 칩(230)을 전달할 수 있다. 상기 칩 운송부(320)는 상기 반도체 칩(230)을 본딩 헤드(400)에 전달할 수 있다. 상기 칩 운송부(320)는 제3 이송 장치(330)에 연결될 수 있다. 상기 제3 이송 장치(330)는 상기 칩 운송부(320)를 상기 본딩 헤드(400)에 인접하도록 이동시킬 수 있다.The chip supply unit 300 may include a chip picker 310, a chip transport unit 320, and a third transport device 330. The chip picker 310 may adsorb and hold the semiconductor chips 230 one by one. The chip picker 310 may be rotated so that the top and bottom surfaces of the semiconductor chip 230 are inverted by 180°. The chip picker 310 may deliver the semiconductor chip 230 to the chip transport unit 320. The chip transport unit 320 may transfer the semiconductor chip 230 to the bonding head 400. The chip transport unit 320 may be connected to a third transport device 330. The third transfer device 330 may move the chip transfer unit 320 to be adjacent to the bonding head 400.

본딩 헤드(400)는 본딩 픽커(bonding picker, 410), 흡착 헤드(420) 및 연결 부재(430)을 포함할 수 있다. 본 발명의 일 실시예에서, 상기 본딩 헤드(400)는 동일한 구조를 갖는 한 쌍으로 구비될 수 있고, 상기 한 쌍의 본딩 헤드(400)는 제2 이송 장치(130)에 연결될 수 있다. 상기 본딩 픽커(410)는 진공 흡착력을 이용하여 반도체 칩(230)을 파지할 수 있다. 상기 본딩 픽커(410)는 제3 방향(Z 방향)으로 이동할 수 있다. 상기 흡착 헤드(420)는 상기 반도체 칩(230)을 파지하는 매개체 역할을 하고, 상기 반도체 칩(230)의 외곽 측면부를 둘러싸는 형태로 형성될 수 있다. 본 발명의 일 실시예에서, 상기 흡착 헤드(420)는 콜릿(collet)일 수 있다. 상기 연결 부재(430)는 상기 본딩 피커(410)를 제2 이송 장치(130)와 연결할 수 있다. 상기 본딩 헤드(400)는 상기 제2 이송 장치(130)에 연결되어 제2 방향(Y 방향)으로 이동할 수 있다. 상기 본딩 헤드(400)는 상기 제2 이송 장치(130)에 의해 본딩 스테이지(500) 상으로 이동할 수 있고, 상기 본딩 픽커(410)로 파지된 반도체 칩(230)을 제3 방향(Z 방향)으로 승강이 가능하여 상기 본딩 스테이지(500) 상에 실장할 수 있다. The bonding head 400 may include a bonding picker 410, an adsorption head 420, and a connection member 430. In an embodiment of the present invention, the bonding heads 400 may be provided as a pair having the same structure, and the pair of bonding heads 400 may be connected to the second transfer device 130. The bonding picker 410 may grip the semiconductor chip 230 using a vacuum adsorption force. The bonding picker 410 may move in a third direction (Z direction). The adsorption head 420 may serve as a medium for gripping the semiconductor chip 230 and may be formed to surround an outer side surface of the semiconductor chip 230. In one embodiment of the present invention, the adsorption head 420 may be a collet. The connection member 430 may connect the bonding picker 410 to the second transfer device 130. The bonding head 400 may be connected to the second transfer device 130 to move in a second direction (Y direction). The bonding head 400 may be moved onto the bonding stage 500 by the second transfer device 130, and the semiconductor chip 230 held by the bonding picker 410 is moved in a third direction (Z direction). As it can be moved up and down, it can be mounted on the bonding stage 500.

본딩 스테이지(500) 상에는 반도체 칩(230)이 실장되는 피탑재 영역이 포함하는 반도체 기판(510)이 형성될 수 있다. 상기 본딩 스테이지(500)는 제1 이송 장치(120)에 연결되어 상기 제1 이송 장치(120)를 따라 제1 방향(X 방향)으로 이동할 수 있다. 본 발명의 일 실시예에서, 상기 반도체 기판(510)은 인쇄회로기판(Printed Circuit Board, PCB)일 수 있다. A semiconductor substrate 510 including an area to be mounted on which the semiconductor chip 230 is mounted may be formed on the bonding stage 500. The bonding stage 500 may be connected to the first transfer device 120 and move in a first direction (X direction) along the first transfer device 120. In one embodiment of the present invention, the semiconductor substrate 510 may be a printed circuit board (PCB).

보정 장치 구조체(600)는 본딩 스테이지(500)의 일측면에 고정되어 연결될 수 있다. 상기 보정 장치 구조체(600)는 상기 본딩 스테이지(500)의 측면 중 제1 방향(X 방향) 쪽에 형성될 수 있다. 상기 보정 장치 구조체(600)는 보정용 칩(600C), 보정용 기판(600S), 고정부(610) 및 몸체부(620, 도 2 및 도 3 참조)를 포함할 수 있다. 상기 보정 장치 구조체(600)에 대한 상세한 설명은 도 2 및 도 3에서 후술하도록 한다. The correction device structure 600 may be fixed to and connected to one side of the bonding stage 500. The correction device structure 600 may be formed in a first direction (X direction) of side surfaces of the bonding stage 500. The correction device structure 600 may include a correction chip 600C, a correction substrate 600S, a fixing part 610 and a body part 620 (see FIGS. 2 and 3 ). A detailed description of the correction device structure 600 will be described later in FIGS. 2 and 3.

제1 카메라(C1)는 본딩 헤드(400)의 이동 경로의 하부에 형성될 수 있다. 즉, 상기 제1 카메라(C1)는 제2 이송 장치(130)의 하부에 형성될 수 있다. 상기 제1 카메라(C1)는 베이스부(110)에서 상기 본딩 헤드(400)를 향하도록 렌즈부가 배치되어 상방향 촬영이 가능한 업루킹(up-looking) 카메라일 수 있다. 상기 제1 카메라(C1)는 상기 본딩 헤드(400)에 흡착되어 파지된 반도체 칩(230)을 촬상하여 위치 정보를 획득할 수 있다. 구체적으로 상기 제1 카메라(C1)는 흡착 헤드(420)의 중심과 상기 반도체 칩(230)의 중심이 일치하는지 여부, 상기 흡착 헤드(420)의 중심이 상기 반도체 칩(230)의 중심으로부터 이탈된 거리, 상기 흡착 헤드(420)에 대해 상기 반도체 칩(230)의 이탈된 각도 등을 촬영하여 정보를 획득할 수 있다. 상기 제1 카메라(C1)는 이동되는 반도체 칩(230)의 하면의 1 지점의 영역 촬상 만으로도 초기 입력된 반도체 칩(230)의 위치 정보에 기초하여 상기 반도체 칩(230)의 틀어짐 정도 및 특정 방향으로의 변위량을 판단할 수도 있지만, 바람직하게는 2 지점 이상의 영역을 촬상함으로써 보다 정확한 이미지를 추출할 수 있다. 본 발명의 일 실시예에서, 상기 제1 카메라(C1)는 TDI(Time Delayed Integration) 카메라일 수 있다. The first camera C1 may be formed below the moving path of the bonding head 400. That is, the first camera C1 may be formed under the second transfer device 130. The first camera C1 may be an up-looking camera in which a lens unit is disposed so as to face the bonding head 400 from the base unit 110 so that an upward image is possible. The first camera C1 may acquire location information by capturing an image of the semiconductor chip 230 that is adsorbed and held by the bonding head 400. Specifically, the first camera C1 determines whether the center of the adsorption head 420 matches the center of the semiconductor chip 230, and the center of the adsorption head 420 deviates from the center of the semiconductor chip 230. The information may be obtained by photographing a set distance and an angle of separation of the semiconductor chip 230 with respect to the adsorption head 420. The first camera C1 is based on the position information of the semiconductor chip 230 initially inputted by only capturing an area of one point on the lower surface of the semiconductor chip 230 to be moved, and the degree of distortion and a specific direction of the semiconductor chip 230. Although it is possible to determine the amount of displacement to, a more accurate image can be extracted preferably by imaging two or more regions. In an embodiment of the present invention, the first camera C1 may be a Time Delayed Integration (TDI) camera.

제2 카메라(C2)는 제2 이송 장치(130)에 연결되고, 본딩 헤드(400)와 이격되어 형성될 수 있다. 상기 제2 카메라(C2)의 렌즈부는 본딩 스테이지(500)를 향하도록 형성될 수 있다. 상기 제2 카메라(C2)는 상기 제2 이송 장치(130)에 연결되어 제2 방향(Y 방향)으로 이동될 수 있다. 상기 제2 카메라(C2)는 상기 본딩 스테이지(500) 상에서 반도체 기판(510)을 촬상하여 반도체 칩(230)이 실장될 반도체 기판(510)의 본딩 위치 정보를 획득할 수 있다. The second camera C2 may be connected to the second transfer device 130 and may be formed to be spaced apart from the bonding head 400. The lens portion of the second camera C2 may be formed to face the bonding stage 500. The second camera C2 may be connected to the second transfer device 130 and may be moved in a second direction (Y direction). The second camera C2 may acquire the bonding position information of the semiconductor substrate 510 on which the semiconductor chip 230 is to be mounted by photographing the semiconductor substrate 510 on the bonding stage 500.

본 발명의 기술적 사상에 의한 반도체 칩 본딩 장치(1000)는 보정 장치 구조체(600)를 구비하는데에 특징이 있다. 구체적으로, 상기 반도체 칩 본딩 장치(1000)는 본딩 스테이지(500)의 일측면에 고정되어 연결되는 보정 장치 구조체(600)를 포함할 수 있다. 상기 반도체 칩 본딩 장치(1000)는 상기 보정 장치 구조체(600)의 보정용 칩(600C)과 보정용 기판(600S)를 사용하여 실시간으로 반도체 칩의 본딩 위치를 보정할 수 있어, 장치를 정지할 필요가 없고, 장치 자체의 온도를 낮추는 등 별도의 공정을 생략할 수 있다. 상기 보정 과정에 대한 상세한 설명은 도 4 내지 도 6에서 후술하기로 한다.The semiconductor chip bonding apparatus 1000 according to the technical idea of the present invention is characterized by having a correction device structure 600. Specifically, the semiconductor chip bonding apparatus 1000 may include a correction device structure 600 fixed to and connected to one side of the bonding stage 500. The semiconductor chip bonding device 1000 can correct the bonding position of the semiconductor chip in real time using the correction chip 600C and the correction substrate 600S of the correction device structure 600, so it is necessary to stop the device. There is no separate process, such as lowering the temperature of the device itself, can be omitted. A detailed description of the correction process will be described later in FIGS. 4 to 6.

도 2는 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치(1000)의 구성 요소 일부, 즉 본딩 스테이지(500)와 보정 장치 구조체(600)를 확대하여 도시한 사시도이고, 도 3은 보정 장치 구조체(600)의 사시도이다. 2 is a perspective view showing an enlarged view of some of the components of the semiconductor chip bonding apparatus 1000 according to an embodiment of the inventive concept, that is, the bonding stage 500 and the correction device structure 600, and FIG. 3 is It is a perspective view of the correction device structure 600.

도 2를 참조하면, 본딩 스테이지(500)의 상면에는 반도체 기판(510)이 형성되고, 보정 장치 구조체(600)는 상기 본딩 스테이지(500)의 일 측면에 고정되어 연결될 수 있다. 상기 반도체 기판(510)은 세라믹 기판, 인쇄회로기판(PCB), 유기 기판 및 인터포저 기판 중에서 선택되는 적어도 하나를 기반으로 형성될 수 있다. 본 발명의 일 실시예에서, 상기 반도체 기판(510)은 인쇄회로기판일 수 있다. 보정 장치 구조체(600)는 본딩 스테이지(500)의 제1 방향(X 방향)으로의 일 측면에 연결되어 배치될 수 있다. 상기 보정 장치 구조체(600)와 상기 본딩 스테이지(500)는 연결부(622)를 매개로 서로 연결될 수 있다. 상기 본딩 스테이지(500)와 상기 보정 장치 구조체(600)는 제1 이송 장치(120, 도 1 참조)에 연결되어 일체로 이동될 수 있다.Referring to FIG. 2, a semiconductor substrate 510 is formed on an upper surface of the bonding stage 500, and a correction device structure 600 may be fixed to and connected to one side of the bonding stage 500. The semiconductor substrate 510 may be formed based on at least one selected from a ceramic substrate, a printed circuit board (PCB), an organic substrate, and an interposer substrate. In an embodiment of the present invention, the semiconductor substrate 510 may be a printed circuit board. The correction device structure 600 may be connected to and disposed on one side of the bonding stage 500 in the first direction (X direction). The correction device structure 600 and the bonding stage 500 may be connected to each other through a connection part 622. The bonding stage 500 and the correction device structure 600 may be connected to the first transfer device 120 (refer to FIG. 1) to be moved integrally.

도 2 및 도 3을 참조하면, 보정 장치 구조체(600)는 고정부(610), 몸체부(620), 연결부(622), 진공 발생부(630), 냉각부(640), 보정용 칩(600C) 및 보정용 기판(600S)을 포함할 수 있다.2 and 3, the correction device structure 600 includes a fixing part 610, a body part 620, a connection part 622, a vacuum generator 630, a cooling part 640, and a correction chip 600C. ) And a correction substrate 600S.

몸체부(620)는 연결부(622)와 일체로 형성될 수 있다. 상기 연결부(622)는 본딩 스테이지(500)의 일측면부와 연결되어 고정될 수 있다. 상기 연결부(622)를 매개로 상기 본딩 스테이지(500)와 상기 몸체부(620)가 연결될 수 있다. The body part 620 may be integrally formed with the connection part 622. The connection part 622 may be connected to and fixed to one side of the bonding stage 500. The bonding stage 500 and the body part 620 may be connected to each other through the connection part 622.

고정부(610)는 몸체부(620) 상에 형성되고, 보정용 칩(600C) 및 보정용 기판(600S)을 진공으로 흡착하여 지지할 수 있다. 상기 고정부(610)의 상면과 상기 보정용 기판(600S)의 하면 사이에는 흡착 홀(610H)이 복수개 형성될 수 있다. 본 발명의 일 실시예에서, 상기 보정용 기판(600S)은 글래스 지그일 수 있고, 상기 보정용 기판(600S)은 투명 재질로 형성될 수 있는바, 상기 흡착 홀(610H)이 상기 보정용 기판(600S)을 통해 드러나보일 수 있다. 상기 흡착 홀(610H)은 진공 발생부(630)에서 발생된 진공으로 인한 공기압이 통과되는 개구부로써, 상기 흡착 홀(610H)은 상기 고정부(610) 내부에 형성된 공간과 연결되고, 냉각 배관부와 연결되어 진공 발생부(630)로 연통될 수 있다. 상기 흡착 홀(610H)은 상기 진공 발생부(630)와 연통되어 접속됨으로써, 상기 흡착 홀(610H)에 진공 흡인력을 전달할 수 있고, 따라서 상기 고정부(610)는 상기 보정용 기판(600S)을 흡착 지지할 수 있다. The fixing part 610 is formed on the body part 620, and may support the correction chip 600C and the correction substrate 600S by vacuum adsorption. A plurality of adsorption holes 610H may be formed between the upper surface of the fixing part 610 and the lower surface of the correction substrate 600S. In an embodiment of the present invention, the correction substrate 600S may be a glass jig, and the correction substrate 600S may be formed of a transparent material, and the suction hole 610H is the correction substrate 600S. It can be revealed through. The adsorption hole 610H is an opening through which air pressure due to vacuum generated in the vacuum generator 630 passes, and the adsorption hole 610H is connected to a space formed inside the fixing part 610, and a cooling pipe part It may be connected to and communicated with the vacuum generator 630. The adsorption hole 610H is connected in communication with the vacuum generator 630 to transmit a vacuum suction force to the adsorption hole 610H, and thus the fixing part 610 adsorbs the correction substrate 600S. I can support it.

고정부(610)의 상면과 보정용 기판(600S)의 제2 방향(Y 방향)으로의 양측면부에는 보정용 기판 고정 부재(612)가 형성될 수 있다. 상기 보정용 기판 고정 부재(612)는 상기 보정용 기판(600S)의 양측면부에 인접하여 상기 보정용 기판(600S)을 고정하여 지지할 수 있다. A correction substrate fixing member 612 may be formed on the upper surface of the fixing part 610 and on both side surfaces of the correction substrate 600S in the second direction (Y direction). The correction substrate fixing member 612 may be adjacent to both side surfaces of the correction substrate 600S to fix and support the correction substrate 600S.

보정용 기판(600S)은 고정부(610) 상에 흡착되어 지지될 수 있다. 상기 보정용 기판(600S)은 글래스(glass) 또는 수지 재질 예컨대, 투명 수지 재질로 형성될 수 있다. 본 발명의 일 실시예에서, 상기 보정용 기판(600S)은 글래스 지그(Glass jig)일 수 있다. 상기 보정용 기판(600S)에는 보정 기준점 마크(Fiducial mark, FM)이 표시될 수 있다(도 8 참조).The correction substrate 600S may be adsorbed and supported on the fixing part 610. The correction substrate 600S may be formed of glass or a resin material, for example, a transparent resin material. In an embodiment of the present invention, the correction substrate 600S may be a glass jig. A fiducial mark (FM) may be displayed on the correction substrate 600S (see FIG. 8).

상기 보정용 기판(600S)은 제2 방향(Y 방향)으로 연장되는 형태로 형성될 수 있다. 상기 보정용 기판(600S) 상에는 보정용 칩(600C)이 상기 제2 방향(Y 방향)으로 일렬로 배치될 수 있다. 본 발명의 일 실시예에서, 상기 보정용 기판(600S) 상에는 보정용 칩 실장 영역(600A)이 상기 제2 방향(Y 방향)으로 일렬로 형성될 수 있다(도 6 및 도 8 참조).The correction substrate 600S may be formed to extend in a second direction (Y direction). On the correction substrate 600S, the correction chips 600C may be arranged in a line in the second direction (Y direction). In an embodiment of the present invention, the correction chip mounting regions 600A may be formed in a row in the second direction (Y direction) on the correction substrate 600S (see FIGS. 6 and 8 ).

보정용 칩(600C)은 고정부(610) 상에 제2 방향(Y 방향)으로 나란히 배열될 수 있다. 상기 보정용 칩(600C)은 상기 고정부(610) 상에서 진공으로 흡착 지지될 수 있다. 상기 보정용 칩(600C)은 상기 고정부(610)에서 탈착될 수 있다. 상기 보정용 칩(600C)은 복수개로 형성될 수 있다. 상기 보정용 칩(600C)은 글래스 또는 투명 수지 재질로 형성될 수 있다. 상기 보정용 칩(600C)은 보정용 기판(600S)과 동일한 재질로 형성될 수 있다. 본 발명의 일 실시예에서, 상기 보정용 칩(600C)은 글래스 지그로 이루어질 수 있다. 상기 보정용 칩(600C)과 상기 고정부(610) 사이에는 보정용 칩 지지 부재(614)가 개재될 수 있다. 상기 보정용 칩 지지 부재(614)는 상기 보정용 칩(600C)의 각 측면 주위를 둘러싸도록 형성될 수 있다. 상기 보정용 칩 지지 부재(614)는 상기 보정용 칩(600C)이 제1 방향(X 방향) 및 제2 방향(Y 방향)으로 정렬되도록 상기 보정용 칩(600C)을 고정하여 지지할 수 있다. The correction chips 600C may be arranged side by side in the second direction (Y direction) on the fixing part 610. The correction chip 600C may be suction-supported by vacuum on the fixing part 610. The correction chip 600C may be detached from the fixing part 610. The correction chip 600C may be formed in plural. The correction chip 600C may be formed of glass or a transparent resin material. The correction chip 600C may be formed of the same material as the correction substrate 600S. In an embodiment of the present invention, the correction chip 600C may be made of a glass jig. A correction chip support member 614 may be interposed between the correction chip 600C and the fixing part 610. The correction chip support member 614 may be formed to surround each side surface of the correction chip 600C. The correction chip support member 614 may fix and support the correction chip 600C so that the correction chip 600C is aligned in a first direction (X direction) and a second direction (Y direction).

진공 발생부(630)는 몸체부(620)의 하부 및 연결부(622)의 측면부에 인접하여 형성될 수 있다. 상기 진공 발생부(630)는 몸체부(620)의 내부에 형성된 냉각용 배관부를 통해 냉각부(640)와 연결될 수 있다. 상기 진공 발생부(630)는 냉각부(640)에 흐르는 냉각용 유체를 회수하여 진공을 발생시킬 수 있다. 상기 진공 발생부(630)에서 발생되는 진공으로 보정용 칩(600C) 및 보정용 기판(600S)을 흡착하여 고정 지지할 수 있다. 본 발명의 일 실시예에서, 상기 진공 발생부(630)는 -70kPa의 진공을 발생시킬 수 있다. The vacuum generator 630 may be formed adjacent to a lower portion of the body portion 620 and a side portion of the connection portion 622. The vacuum generating part 630 may be connected to the cooling part 640 through a cooling pipe part formed in the body part 620. The vacuum generator 630 may generate a vacuum by recovering the cooling fluid flowing through the cooling unit 640. The correction chip 600C and the correction substrate 600S may be fixedly supported by adsorbing the correction chip 600C and the correction substrate 600S with the vacuum generated by the vacuum generator 630. In an embodiment of the present invention, the vacuum generator 630 may generate a vacuum of -70 kPa.

냉각부(640)는 고정부(610)의 하면과 몸체부(620)의 상면 사이에 형성될 수 있다. 상기 냉각부(640)는 원기둥의 배관 형태로 형성될 수 있다. 상기 냉각부(640)는 상기 고정부(610) 내부에 형성된 냉각 배관부를 따라서 흐르는 냉각용 유체를 포함할 수 있다. 상기 냉각용 유체는 상기 고정부(610) 내부의 냉각 배관부를 따라 흐르면서 본딩 스테이지(500)에서 발생한 열이 보정 장치 구조체(600)에 전달되는 것을 방지할 수 있다.The cooling part 640 may be formed between the lower surface of the fixing part 610 and the upper surface of the body part 620. The cooling unit 640 may be formed in a cylindrical pipe shape. The cooling part 640 may include a cooling fluid flowing along a cooling pipe part formed in the fixing part 610. The cooling fluid may prevent heat generated in the bonding stage 500 from being transferred to the correction device structure 600 while flowing along the cooling pipe portion inside the fixing part 610.

도 4는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 칩 본딩 장치(1000)의 본딩 공정 및 보정 공정을 설명하기 위해 일부 구성 요소를 도시한 평면도이다. 도 4에서는 설명의 편의를 위해 일부 구성 요소가 실제의 형태와 달리 생략되거나 과장되어 도시될 수 있다. 도 5는 상기 반도체 칩 본딩 장치(1000)의 반도체 칩 본딩 공정을 순서대로 도시한 순서도이다. FIG. 4 is a plan view illustrating some components to explain a bonding process and a correction process of the semiconductor chip bonding apparatus 1000 according to an exemplary embodiment according to the inventive concept. In FIG. 4, for convenience of description, some components may be omitted or exaggerated differently from an actual form. 5 is a flowchart sequentially illustrating a semiconductor chip bonding process of the semiconductor chip bonding apparatus 1000.

도 4 및 도 5를 참조하면, 상기 반도체 칩 본딩 장치(1000)는 칩 본딩 공정(A) 및 본딩 위치 보정 공정(B, 도 6 및 도 7 참조)를 수행할 수 있다. 4 and 5, the semiconductor chip bonding apparatus 1000 may perform a chip bonding process (A) and a bonding position correction process (B, see FIGS. 6 and 7 ).

칩 본딩 공정(A)은 쏘잉(sawing) 머신을 사용하여 복수의 단위 반도체 칩(230)으로 절단된 반도체 웨이퍼(220)에서 상기 각각의 반도체 칩(230)을 흡착 파지하여 반도체 기판(510)의 실장 영역에 상기 반도체 칩(230)을 실장시키는 공정이다. 상기 칩 본딩 공정(A)은 칩 픽커(310)로 상기 반도체 칩(230)의 상부면을 흡착하는 방식으로 파지하는 단계(A1), 상기 반도체 칩(230)의 상부면 및 하부면이 반전되도록 상기 칩 픽커(310)를 상하로 180°만큼 회전시키는 반전 단계(A2), 상기 칩 픽커(310)를 사용하여 상기 칩 픽커(310)에 파지된 반도체 칩(230)을 본딩 헤드(400)에 전달하는 단계(A3), 상기 반도체 칩(230)의 픽업 위치를 검사하는 단계(A4), 상기 본딩 헤드(400)를 본딩 스테이지(500)로 이동시키고 상기 본딩 스테이지(500) 상에 형성된 반도체 기판(510)의 실장 위치를 파악하는 단계(A5) 및 상기 반도체 칩(230)을 실장하는 본딩 단계(A6)를 포함할 수 있다.In the chip bonding process (A), each of the semiconductor chips 230 is adsorbed and held from the semiconductor wafer 220 cut into a plurality of unit semiconductor chips 230 using a sawing machine, thereby forming the semiconductor substrate 510. This is a process of mounting the semiconductor chip 230 in a mounting area. The chip bonding process (A) is a step of gripping the upper surface of the semiconductor chip 230 with a chip picker 310 (A1), so that the upper and lower surfaces of the semiconductor chip 230 are reversed. Inversion step (A2) of rotating the chip picker 310 up and down by 180°, and the semiconductor chip 230 held by the chip picker 310 is attached to the bonding head 400 by using the chip picker 310. Transferring (A3), inspecting the pickup position of the semiconductor chip 230 (A4), a semiconductor substrate formed on the bonding stage 500 by moving the bonding head 400 to the bonding stage 500 A step (A5) of determining the mounting position of the 510 and a bonding step (A6) of mounting the semiconductor chip 230 may be included.

구체적으로, 웨이퍼 스테이지(210)에 보관된 반도체 웨이퍼(220)를 쏘잉 머신으로 절단하여 개별적인 단위 반도체 칩(230)을 형성할 수 있다. 상기 반도체 웨이퍼(220)가 절단되는 공정은 칩 픽커로 반도체 칩(230)을 흡착 파지하는 단계(A1) 이전에 수행될 수 있다. 상기 반도체 칩(230)은 칩 픽커(310)에 의해 칩 운송부(320)로 전달될 수 있다. 상기 칩 픽커(310)는 플립 헤드(Flip-head)를 포함할 수 있다. 상기 칩 픽커(310)는 상기 반도체 칩(230)의 상하면을 180° 반전하여 상기 칩 운송부(320)로 전달할 수 있다. 상기 칩 운송부(320)는 제3 이송 장치(330)에 연결되어 제1 방향(X 방향)으로 본딩 헤드(400) 쪽으로 이동할 수 있다. 상기 제3 이송 장치(330)는 샤프트 모터를 포함할 수 있고, 상기 샤프트 모터의 구동에 의해 상기 칩 운송부(320)를 본딩 헤드(400) 쪽으로 이동시킬 수 있다. Specifically, the semiconductor wafer 220 stored in the wafer stage 210 may be cut with a sawing machine to form an individual unit semiconductor chip 230. The process of cutting the semiconductor wafer 220 may be performed before the step (A1) of adsorbing and holding the semiconductor chip 230 with a chip picker. The semiconductor chip 230 may be transferred to the chip transport unit 320 by a chip picker 310. The chip picker 310 may include a flip-head. The chip picker 310 may invert the upper and lower surfaces of the semiconductor chip 230 by 180° and transfer it to the chip transport unit 320. The chip transport unit 320 may be connected to the third transport device 330 and move toward the bonding head 400 in a first direction (X direction). The third transport device 330 may include a shaft motor, and may move the chip transport unit 320 toward the bonding head 400 by driving the shaft motor.

본딩 헤드(400)는 본딩 픽커(410), 흡착 헤드(420) 및 연결 부재(430)를 포함할 수 있다. 상기 본딩 픽커(410)는 진공부 및 가열부를 포함할 수 있다. 상기 진공부에서 발생하는 진공으로 인해 상기 본딩 헤드(400)는 칩 운송부(320)에서 전달된 반도체 칩(230)을 흡착하여 파지할 수 있다. 상기 본딩 픽커(410)와 상기 반도체 칩(230) 사이에는 흡착 헤드(420)가 개재될 수 있다. 상기 본딩 헤드(400)는 제2 이송 장치(130)에 연결되어 제2 방향(Y 방향)으로 이동될 수 있다. 이 때 제1 카메라(C1)에 의해 상기 반도체 칩(230)의 위치가 촬상되고, 상기 반도체 칩(230)의 위치 정보가 획득될 수 있다. The bonding head 400 may include a bonding picker 410, an adsorption head 420, and a connection member 430. The bonding picker 410 may include a vacuum unit and a heating unit. Due to the vacuum generated by the vacuum unit, the bonding head 400 may adsorb and hold the semiconductor chip 230 transferred from the chip transport unit 320. An adsorption head 420 may be interposed between the bonding picker 410 and the semiconductor chip 230. The bonding head 400 may be connected to the second transfer device 130 and moved in a second direction (Y direction). In this case, the location of the semiconductor chip 230 may be captured by the first camera C1, and location information of the semiconductor chip 230 may be obtained.

본딩 스테이지(500)는 제1 이송 장치(120)에 연결되어 제1 방향(X 방향)으로 이동될 수 있다. 상기 본딩 스테이지(500) 상에는 반도체 기판(510)이 배치될 수 있다. 상기 반도체 기판(510) 상에는 반도체 칩 실장 영역(510A)가 형성될 수 있다. 상기 본딩 스테이지(500)는 상기 반도체 칩 실장 영역(510A)에 본딩 헤드(400)가 중첩되도록 이동될 수 있다. 이 때 제2 카메라(C2)는 상기 반도체 칩 실장 영역(510A)을 촬상하여 상기 반도체 칩 실장 영역(510A)의 위치 정보를 획득할 수 있다. 상기 제2 카메라(C2)는 제2 이송 장치(130)와 연결되어 제2 방향(Y 방향)으로 이동되어 상기 반도체 칩 실장 영역(510A)을 촬상할 수 있다. The bonding stage 500 may be connected to the first transfer device 120 and moved in a first direction (X direction). A semiconductor substrate 510 may be disposed on the bonding stage 500. A semiconductor chip mounting region 510A may be formed on the semiconductor substrate 510. The bonding stage 500 may be moved so that the bonding head 400 overlaps the semiconductor chip mounting area 510A. In this case, the second camera C2 may acquire location information of the semiconductor chip mounting region 510A by capturing the semiconductor chip mounting region 510A. The second camera C2 is connected to the second transfer device 130 and is moved in a second direction (Y direction) to capture an image of the semiconductor chip mounting area 510A.

본딩 헤드(400)는 제3 방향(Z 방향)으로 하강시켜 반도체 칩(230)을 반도체 기판(510)의 반도체 칩 실장 영역(510A)에 실장할 수 있다. 상기 본딩 헤드(400)는 상기 반도체 칩(230)을 가압하여 압접시킬 수 있다. 상기 반도체 칩(230)이 압접되면, 본딩 헤드(400)는 본딩 스테이지(500)를 가열하여 가열 가압 본딩을 할 수 있다. The bonding head 400 may descend in the third direction (Z direction) to mount the semiconductor chip 230 on the semiconductor chip mounting region 510A of the semiconductor substrate 510. The bonding head 400 may press and contact the semiconductor chip 230. When the semiconductor chip 230 is press-contacted, the bonding head 400 may heat the bonding stage 500 to perform heat-press bonding.

전술한 반도체 칩 본딩 공정(A)을 반복적으로 실시하는 경우 반도체 칩 본딩 장치(1000)의 온도가 상승할 수 있고, 제1 이송 장치(120) 및 제2 이송 장치(130)가 샤프트 모터에 의해 이동되는바, 본딩의 정밀도가 저하될 수 있다. 따라서, 고정밀 본딩 공정을 위해서는 상기와 같은 온도, 동작 부정확성 등의 외부 환경의 변화에 의한 미세한 변화를 보정할 수 있는 수단이 필요하다. When the above-described semiconductor chip bonding process (A) is repeatedly performed, the temperature of the semiconductor chip bonding apparatus 1000 may increase, and the first transfer device 120 and the second transfer device 130 are As it is moved, the precision of bonding may be deteriorated. Accordingly, for a high-precision bonding process, a means capable of correcting minute changes caused by changes in external environments such as temperature and operation inaccuracy as described above is required.

도 6은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치(1000)의 일부 구성 요소를 확대하여 도시한 사시도이다. 도 6에서 일부 구성 요소는 설명의 편의를 위해서 생략되고, 과장되어 도시될 수 있다. 도 7은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치(1000)의 보정 공정(B1 내지 B10)을 순차적으로 도시한 순서도이다.6 is an enlarged perspective view of some components of the semiconductor chip bonding apparatus 1000 according to an embodiment of the inventive concept. In FIG. 6, some components may be omitted for convenience of description and may be exaggerated. 7 is a flowchart sequentially showing the correction processes B1 to B10 of the semiconductor chip bonding apparatus 1000 according to an embodiment of the inventive concept.

도 6 및 도 7을 참조하면, 칩 실장 위치 보정 공정(B1 내지 B10)은 칩 본딩 공정(A)을 수행하는 과정에 이어 순차적으로 수행될 수 있고, 실시간으로 동시에 수행될 수도 있다. 상기 칩 실장 위치 보정 공정(B1 내지 B10)은 상기 칩 본딩 공정(A)이 수행되는 중에 주기적으로 수행될 수 있다. 예컨대, 상기 칩 본딩 공정(A)을 몇 분 이상 수행 또는 반도체 칩(230)을 몇 개 이상 본딩한 이후 등의 조건 하에 상기 칩 실장 위치 보정 공정(B1 내지 B10)이 수행될 수 있다.6 and 7, the process of correcting the chip mounting position (B1 to B10) may be sequentially performed following the process of performing the chip bonding process (A), or may be performed simultaneously in real time. The chip mounting position correction process (B1 to B10) may be periodically performed while the chip bonding process (A) is being performed. For example, the chip mounting position correction processes B1 to B10 may be performed under conditions such as performing the chip bonding process (A) for several minutes or more or after bonding several or more semiconductor chips 230.

칩 실장 위치 보정 공정(B1 내지 B10)은 보정 장치 구조체(600)를 기설정된 위치로 이동하는 단계(B1), 본딩 헤드(400)를 이동하여 보정용 칩(600C)의 상부에 위치하는 단계(B2), 상기 본딩 헤드(400)로 보정용 칩(600C)을 흡착하여 파지하는 단계(B3), 제1 카메라(C1)로 상기 보정용 칩(600C)을 촬상하여 상기 보정용 칩(600C)의 위치 정보를 획득하는 단계(B4), 보정용 기판(600S)을 기설정된 위치로 이동하는 단계(B5), 제2 카메라(C2)로 상기 보정용 기판(600S)을 촬상하여 보정용 기판(600S) 상의 실장 위치(600Sx)에 대한 위치 정보를 획득하는 단계(B6), 상기 본딩 헤드(400)로 상기 보정용 칩(600C)을 상기 보정용 기판(600S)에 실장하는 단계(B7), 상기 보정용 칩(600C)이 상기 보정용 기판(600S) 상의 실장 위치(600Sx)에 정확히 실장되었는지 판단하는 단계(B8), 보정용 오프셋 값을 계산하는 단계(B9) 및 계산된 오프셋 값을 적용하는 단계(B10)를 포함할 수 있다.The chip mounting position correction process (B1 to B10) is a step of moving the correction device structure 600 to a preset position (B1), and a step of moving the bonding head 400 to be positioned above the correction chip 600C (B2). ), the step of adsorbing and gripping the correction chip 600C with the bonding head 400 (B3), the position information of the correction chip 600C by photographing the correction chip 600C with the first camera C1 Acquiring (B4), moving the correction substrate (600S) to a preset position (B5), the mounting position (600Sx) on the correction substrate (600S) by photographing the correction substrate (600S) with a second camera (C2) ) Obtaining location information for (B6), mounting the correction chip 600C on the correction substrate 600S with the bonding head 400 (B7), and the correction chip 600C for the correction It may include determining whether or not it is accurately mounted at the mounting position 600Sx on the substrate 600S (B8), calculating an offset value for correction (B9), and applying the calculated offset value (B10).

구체적으로, 상기 보정 장치 구조체(600)를 기설정된 위치로 이동될 수 있다. 상기 기설정된 위치는 본딩 헤드(400)의 흡착 헤드(420)와 보정용 칩(600C)이 동일한 축으로 중첩되는 위치를 의미할 수 있다. 즉, 상기 보정용 칩(600C)의 위쪽에 상기 흡착 헤드(420)가 배치될 수 있다. 상기 보정 장치 구조체(600)는 본딩 스테이지(500)의 일측면부에 연결되어 제1 이송 장치(120)에 의해 상기 본딩 스테이지(500)와 동시에 이동될 수 있다. 상기 보정 장치 구조체(600)는 제1 방향(X 방향)으로 이동될 수 있다.Specifically, the correction device structure 600 may be moved to a preset position. The preset position may mean a position where the adsorption head 420 of the bonding head 400 and the correction chip 600C overlap with the same axis. That is, the adsorption head 420 may be disposed above the correction chip 600C. The correction device structure 600 may be connected to one side of the bonding stage 500 and may be moved simultaneously with the bonding stage 500 by the first transfer device 120. The correction device structure 600 may be moved in a first direction (X direction).

연결 부재(430)는 승강 모터를 포함할 수 있다. 상기 연결 부재(430)는 상기 승강 모터의 구동으로 본딩 피커(410)를 제3 방향(Z 방향)으로 하강시켜 보정용 칩(600C) 상에 위치시킬 수 있다. 상기 본딩 피커(410)는 상기 보정용 칩(600C)을 흡착하여 파지할 수 있다. The connection member 430 may include an elevating motor. The connection member 430 may lower the bonding picker 410 in a third direction (Z direction) by driving the lifting motor to be positioned on the correction chip 600C. The bonding picker 410 may adsorb and hold the correction chip 600C.

연결 부재(430)는 본딩 피커(410)를 제3 방향(Z 방향)으로 위쪽으로 상승시키고, 제1 카메라(C1) 쪽으로 이동될 수 있다. 상기 연결 부재(430)를 포함하는 본딩 헤드(400)는 제2 이송 장치(130)와 연결되어 제2 방향(Y 방향)으로 이동될 수 있다. 상기 제1 카메라(C1)는 상기 보정용 칩(600C)을 촬상하여 상기 보정용 칩(600C)의 위치 정보를 획득할 수 있다. The connection member 430 may raise the bonding picker 410 upward in the third direction (Z direction) and may be moved toward the first camera C1. The bonding head 400 including the connection member 430 may be connected to the second transfer device 130 and may be moved in a second direction (Y direction). The first camera C1 may acquire location information of the correction chip 600C by photographing the correction chip 600C.

이후, 보정 장치 구조체(600)는 보정용 기판(600S)이 본딩 헤드(400)의 하부에 위치하도록 제1 방향(X 방향)으로 이동될 수 있다. 이 때 제2 카메라(C2)는 제2 이송 장치(130)에 의해 제2 방향(Y 방향)으로 이동하여 상기 보정용 기판(600S)을 촬상하여 상기 보정용 기판(600S)의 실장 위치(600Sx)에 대한 위치 정보를 획득할 수 있다.Thereafter, the correction device structure 600 may be moved in the first direction (X direction) so that the correction substrate 600S is located under the bonding head 400. At this time, the second camera C2 moves in the second direction (Y direction) by the second transfer device 130 to capture the correction substrate 600S, and is positioned at the mounting position 600Sx of the correction substrate 600S. It is possible to obtain the location information for.

본딩 헤드(400)는 제2 이송 장치(130)로 이동되어 파지된 보정용 칩(600C)을 보정용 기판(600S)의 실장 위치(600Sx)에 실장할 수 있다. 상기 보정용 기판(600S) 상의 실장 위치(600Sx)는 제2 방향(Y 방향)으로 일렬로 나란히 배열될 수 있다. 도 6에는 상기 실장 위치(600Sx)가 5개로 도시되었으나 이는 설명의 편의를 위한 것이지 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 상기 실장 위치(600Sx)에 보정용 칩(600C)이 복수개 실장될 수 있다. 실장된 보정용 칩(600C)간 거리를 계산하여 상기 보정용 칩(600C)이 정확하게 상기 실장 위치(600Sx)에 실장되었는지 파악할 수 있다. The bonding head 400 may mount the correction chip 600C that has been moved to the second transfer device 130 and gripped in the mounting position 600Sx of the correction substrate 600S. The mounting positions 600Sx on the correction substrate 600S may be arranged in a line in a second direction (Y direction). In FIG. 6, the mounting positions 600Sx are shown as five, but this is for convenience of description, and the technical idea of the present invention is not limited thereto. A plurality of correction chips 600C may be mounted at the mounting position 600Sx. By calculating the distance between the mounted correction chips 600C, it is possible to determine whether the correction chip 600C is accurately mounted at the mounting position 600Sx.

보정용 칩(600C)과 보정용 기판(600S)의 실장 위치(600Sx)에는 보정 기준점 마크(FM)가 표시될 수 있다(도 8 참조). The correction reference point mark FM may be displayed at the mounting position 600Sx of the correction chip 600C and the correction substrate 600S (see FIG. 8 ).

반도체 칩 본딩 장치(1000)는 제어부를 포함할 수 있다. 상기 제어부는 제1 이송 장치(120) 및 제2 이송 장치(130)를 제어하여 본딩 헤드(400) 및 보정 장치 구조체(600)를 이동량을 미리 설정하여 제어할 수 있다. 또한, 제1 카메라(C1) 및 제2 카메라(C2)에서 촬상된 보정용 칩(600C) 및 보정용 기판(600S)의 실장 위치(600Sx)의 위치 정보를 획득하여 기억할 수 있다. The semiconductor chip bonding apparatus 1000 may include a control unit. The controller may control the first transfer device 120 and the second transfer device 130 to control the bonding head 400 and the correction device structure 600 by presetting a movement amount. In addition, position information of the mounting position 600Sx of the correction chip 600C and the correction substrate 600S captured by the first and second cameras C1 and C2 may be acquired and stored.

또한, 제어부는 보정용 칩(600C)의 칩 기준점 마크(FM1, 도 8 참조)가 상기 실장 위치(600Sx)의 기판 기준점 마크(FM2, 도 8 참조)에 정확히 일치하도록 실장되었는지 파악하여 보정 오프셋 값을 계산하는 알고리즘을 수행할 수 있다. 구체적으로, 제어부는 제1 카메라(C1)로 촬상한 칩 기준점 마크(FM1)에 수반되는 이동량을 파악하여 이를 제2 카메라(C2)로 촬상한 기판 기준점 마크(FM2)와 비교하여 편차량을 인식하여 보정 오프셋 값을 계산할 수 있다. 상기 칩 기준점 마크(FM1) 및 상기 기판 기준점 마크(FM2)를 통한 보정 오프셋 값 계산을 통한 칩 실장 위치 보정 방법은 도 8의 설명 부분에서 후술하도록 한다.In addition, the control unit determines whether the chip reference point mark (FM1, see FIG. 8) of the correction chip 600C is mounted to exactly match the substrate reference point mark (FM2, see FIG. 8) of the mounting position 600Sx, and calculates the correction offset value. Algorithms to calculate can be performed. Specifically, the control unit detects the amount of movement accompanying the chip reference point mark FM1 captured by the first camera C1 and compares it with the substrate reference point mark FM2 captured by the second camera C2 to recognize the amount of deviation. The correction offset value can be calculated. A method of correcting a chip mounting position by calculating a correction offset value through the chip reference point mark FM1 and the substrate reference point mark FM2 will be described later in the description of FIG. 8.

칩 실장 위치 보정 공정(B1 내지 B9)이 수행되고 나면, 상기 보정 오프셋 값을 칩 본딩 공정(A)에 적용할 수 있다. 본 발명의 기술적 사상에 의한 반도체 칩 본딩 장치(1000)는 보정 장치 구조체(600)를 본딩 스테이지(500)의 일측면에 배치하여 구성함으로써, 상기 반도체 칩 본딩 장치(1000)로 칩 본딩 공정(A)을 수행하는 도중 또는 주기적으로 반도체 칩의 본딩 정밀도를 파악할 수 있다. 상기 반도체 칩 본딩 장치(1000)는 반도체 칩(230)이 실장 위치에 정확하게 실장되지 않는 경우 즉각적으로 제어부를 통해 보정 오프셋 값을 반영할 수 있다. 또한, 상기 반도체 칩 본딩 장치(1000)는 보정용 칩(600C)을 사용한 칩 실장 위치 보정 공정을 상기 반도체 칩 본딩 장치(1000)와 동일한 조건 및 동일한 환경에서 수행할 수 있어 정밀도를 높일 수 있고, 상기 반도체 칩 본딩 장치(1000) 내부의 온도를 내릴 필요가 없어 상기 보정 공정의 수행 시간을 절감시킬 수 있다. After the chip mounting position correction process (B1 to B9) is performed, the correction offset value may be applied to the chip bonding process (A). In the semiconductor chip bonding apparatus 1000 according to the technical idea of the present invention, a correction device structure 600 is disposed on one side of the bonding stage 500 to form a chip bonding process using the semiconductor chip bonding apparatus 1000 (A The bonding precision of the semiconductor chip can be checked during execution of () or periodically. When the semiconductor chip 230 is not accurately mounted at a mounting position, the semiconductor chip bonding apparatus 1000 may immediately reflect a correction offset value through a control unit. In addition, the semiconductor chip bonding apparatus 1000 can perform a chip mounting position correction process using the correction chip 600C under the same conditions and the same environment as the semiconductor chip bonding apparatus 1000, thereby increasing precision, and the Since there is no need to lower the temperature inside the semiconductor chip bonding apparatus 1000, it is possible to reduce the time required to perform the correction process.

도 8은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치(1000)의 구성 요소인 보정용 칩(600C), 보정용 기판(600S) 및 고정부(610)를 확대하여 도시한 평면도이다. 8 is a plan view showing an enlarged view of a correction chip 600C, a correction substrate 600S, and a fixing part 610, which are components of the semiconductor chip bonding apparatus 1000 according to an embodiment of the inventive concept.

도 8을 참조하면, 보정용 칩(600C) 및 보정용 기판(600S)은 고정부(610) 상에 고정되어 지지될 수 있다. 본 발명의 일 실시예에서, 상기 고정부(610)는 상기 보정용 칩(600C) 및 상기 보정용 기판(600S)을 진공 발생부(630, 도 2 참조)에서 발생한 진공으로 흡착하여 지지할 수 있다. 상기 보정용 칩(600C) 및 상기 보정용 기판(600S)은 글래스 또는 투명 수지 재질로 형성될 수 있다. Referring to FIG. 8, the correction chip 600C and the correction substrate 600S may be fixed and supported on the fixing part 610. In one embodiment of the present invention, the fixing part 610 may support the correction chip 600C and the correction substrate 600S by adsorbing it with a vacuum generated by the vacuum generator 630 (see FIG. 2 ). The correction chip 600C and the correction substrate 600S may be formed of glass or a transparent resin material.

보정용 칩(600C)은 보정용 기판(600S)의 측면과 제1 방향(X 방향)으로 이격되어 제2 방향(Y 방향)으로 배열될 수 있다. 상기 보정용 칩(600C) 상에는 칩 기준점 마크(FM1)가 형성될 수 있다. 상기 칩 기준점 마크(FM1)는 상기 보정용 칩(600C)의 상면에 형성될 수 있고, 제1 카메라(C1, 도 1 및 도 4 참조)와 마주보는 일면에 표시될 수 있으며, 상기 보정용 칩(600C)의 내부에 형성될 수도 있다. The correction chip 600C may be spaced apart from a side surface of the correction substrate 600S in a first direction (X direction) and arranged in a second direction (Y direction). A chip reference point mark FM1 may be formed on the correction chip 600C. The chip reference point mark FM1 may be formed on the upper surface of the correction chip 600C, and may be displayed on one surface facing the first camera C1 (see FIGS. 1 and 4), and the correction chip 600C ) May be formed inside.

상기 칩 기준점 마크(FM1)는 원형의 점 형태를 가질 수 있다. 그러나, 상기 칩 기준점 마크(FM1)의 형태가 원형에 한정되는 것은 아니고, 십자, 다각형 또는 이들의 조합 중 어느 하나의 형상을 가질 수 있다. 본 발명의 일 실시예에서, 상기 칩 기준점 마크(FM1)는 원형과 십자의 조합으로 형성될 수 있다. 상기 칩 기준점 마크(FM1)는 복수개로 형성된 보정용 칩(600C) 간 이격된 거리를 포함하는 상대적 위치 정보를 산출하는 기준점이 될 수 있다. 상기 칩 기준점 마크(FM1)가 원형, 십자 또는 다각형의 조합으로 형성되는 경우 상기 칩 기준점 마크(FM1)의 중심을 기준으로 하여 보정용 칩(600C) 간의 상대적 위치 정보를 산출할 수 있다. The chip reference point mark FM1 may have a circular dot shape. However, the shape of the chip reference point mark FM1 is not limited to a circular shape, and may have a shape of a cross, a polygon, or a combination thereof. In an embodiment of the present invention, the chip reference point mark FM1 may be formed in a combination of a circle and a cross. The chip reference point mark FM1 may be a reference point for calculating relative position information including a spaced distance between the plurality of correction chips 600C. When the chip reference point mark FM1 is formed in a combination of a circle, a cross, or a polygon, relative position information between the correction chips 600C may be calculated based on the center of the chip reference point mark FM1.

보정용 기판(600S) 상에는 복수의 실장 위치(600Sx)가 형성될 수 있다. 본 발명의 일 실시예에서, 상기 복수의 실장 위치(600Sx)는 5개로 형성될 수 있다. 다만, 상기 복수의 실장 위치(600Sx)의 개수가 5개로 한정되는 것은 아니다. 상기 복수의 실장 위치(600Sx) 상에는 보정용 칩(600C)이 실장될 수 있다. 상기 복수의 실장 위치(600Sx)의 형태 및 크기는 상기 보정용 칩(600C)의 형태 및 크기와 동일할 수 있다. 상기 복수의 실장 위치(600Sx) 각각에는 기판 기준점 마크(FM2)가 형성될 수 있다. 상기 기판 기준점 마크(FM2)는 상기 복수의 실장 위치(600Sx) 각각의 중앙부에 형성될 수 있다. A plurality of mounting positions 600Sx may be formed on the correction substrate 600S. In one embodiment of the present invention, the plurality of mounting positions 600Sx may be formed in five. However, the number of the plurality of mounting positions 600Sx is not limited to five. The correction chip 600C may be mounted on the plurality of mounting positions 600Sx. The shape and size of the plurality of mounting positions 600Sx may be the same as the shape and size of the correction chip 600C. A substrate reference point mark FM2 may be formed at each of the plurality of mounting positions 600Sx. The substrate reference point mark FM2 may be formed at the center of each of the plurality of mounting positions 600Sx.

복수의 실장 위치(600Sx) 상에는 정상 실장칩(600Ca) 및 오 실장칩(600Cb1, 600Cb2)이 실장될 수 있다. 상기 정상 실장칩(600Ca)은 상기 복수의 실장 위치(600Sx) 각각에 정확하게 실장된 칩을 의미할 수 있다. 상기 정상 실장은 칩 기준점 마크(FM1)와 기판 기준점 마크(FM2)가 정확히 일치하는 것을 의미할 수 있다. 상기 정상 실장칩(600Ca) 사이는 소정 거리(d)만큼 이격될 수 있다. 본 발명의 일 실시예에서, 상기 이격 거리(d)는 10mm일 수 있다. A normal mounting chip 600Ca and an incorrect mounting chip 600Cb1 and 600Cb2 may be mounted on the plurality of mounting positions 600Sx. The normal mounting chip 600Ca may mean a chip accurately mounted in each of the plurality of mounting positions 600Sx. The normal mounting may mean that the chip reference point mark FM1 and the substrate reference point mark FM2 exactly match. The normal mounting chips 600Ca may be spaced apart by a predetermined distance d. In one embodiment of the present invention, the separation distance (d) may be 10mm.

오 실장칩(600Cb1, 600Cb2)은 복수의 실장 위치(600Sx) 각각에 부정확하게 실장된 칩을 의미할 수 있다. 제1 오 실장칩(600Cb1)의 칩 기준점 마크(FM1)는 기판 기준점 마크(FM2)와 제1 방향(X 방향)으로 제1 정렬 편차(d1)만큼, 제2 방향(Y 방향)으로 제2 정렬 편차(d2)만큼 이격될 수 있다. 제2 오 실장칩(600Cb2)의 칩 기준점 마오 실장칩(600Cb1, 600Cb2)은 복수의 실장 위치(600Sx) 각각에 부정확하게 실장된 크(FM1)는 상기 기판 기준점 마크(FM2)와 상기 제2 방향(Y 방향)으로 제3 정렬 편차(d3)만큼 이격될 수 있다. The erroneous mounting chips 600Cb1 and 600Cb2 may mean a chip that is incorrectly mounted in each of the plurality of mounting positions 600Sx. The chip reference point mark FM1 of the first mis-mounting chip 600Cb1 is a second alignment difference d1 in the first direction (X direction) with the substrate reference point mark FM2, and the second direction (Y direction) is It can be spaced apart by the alignment deviation d2. The chip reference point of the second Oh mounting chip 600Cb2 The Mao mounting chip 600Cb1, 600Cb2 is a size FM1 incorrectly mounted at each of the plurality of mounting positions 600Sx, the reference point mark FM2 and the second direction. It may be spaced apart by a third alignment deviation d3 (in the Y direction).

본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치(1000)는 보정용 기판(600S)에 보정용 칩(600C)을 실장하고, 오 실장칩(600Cb1, 600Cb2)의 정렬 편차값, 즉 제1 정렬 편차(d1) 내지 제3 정렬 편차(d3)를 파악하여 본딩 위치를 보정할 수 있다. 구체적으로, 본딩 헤드(400, 도 6 참조)로 보정용 칩(600C)을 파지하고, 보정용 칩(600C)을 보정용 기판(600S)에 실장하여, 실장 위치(600Sx)에 정확하게 실장되었는지 파악한 이후, 오 실장칩(600Cb1, 600Cb2)의 경우 상기 제1 정렬 편차(d1) 내지 상기 제3 정렬 편차(d3)을 상쇄하여 제거할 수 있는 보정 오프셋 값을 계산하여 본딩 공정(A, 도 5 참조)에 반영할 수 있다. 보정 오프셋 값은 상기 반도체 칩 본딩 장치(1000)로 칩 본딩 공정(A)을 수행하는 도중 또는 주기적으로 수행될 수 있다. 따라서, 보정 오프셋 값의 반영으로 상기 반도체 칩 본딩 장치(1000)의 본딩 공정(A)의 본딩 정밀도 및 정확도를 높일 수 있다. In the semiconductor chip bonding apparatus 1000 according to an embodiment of the inventive concept, the correction chip 600C is mounted on the correction substrate 600S, and the alignment deviation value of the mis-mounted chips 600Cb1 and 600Cb2, that is, the first The bonding position may be corrected by grasping the alignment deviation d1 to the third alignment deviation d3. Specifically, after grasping the correction chip 600C with the bonding head 400 (refer to FIG. 6), mounting the correction chip 600C on the correction substrate 600S, and grasping whether it is correctly mounted at the mounting position 600Sx, In the case of mounting chips (600Cb1, 600Cb2), a correction offset value that can be removed by offsetting the first alignment deviation (d1) to the third alignment deviation (d3) is calculated and reflected in the bonding process (A, see Fig. 5). can do. The correction offset value may be performed periodically or during the chip bonding process A with the semiconductor chip bonding apparatus 1000. Accordingly, bonding accuracy and accuracy of the bonding process (A) of the semiconductor chip bonding apparatus 1000 may be improved by reflecting the correction offset value.

이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다.In the above, embodiments of the present invention have been described with reference to the accompanying drawings, but those of ordinary skill in the art to which the present invention pertains can be implemented in other specific forms without changing the technical spirit or essential features. You can understand that there is. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not limiting.

110: 베이스부, 120: 제1 이송 장치, 130: 제2 이송 장치, 200: 웨이퍼 공급부, 210: 웨이퍼 스테이지, 220: 반도체 웨이퍼, 230: 반도체 칩, 300: 칩 공급부, 310: 칩 픽커, 320: 칩 운송부, 330: 제3 이송 장치, 400: 본딩 헤드, 410: 본딩 픽커, 420: 흡착 헤드, 430: 연결 부재, 500: 본딩 스테이지, 510: 반도체 기판, 510A: 반도체 칩 실장 영역, 600: 보정 장치 구조체, 600S: 보정용 기판, 600C: 보정용 칩, 610: 고정부, 612: 보정용 기판 고정 부재, 614: 보정용 칩 지지 부재, 620: 몸체부, 622: 연결부, 630: 진공 발생부, 640: 냉각부, 1000: 반도체 칩 본딩 장치Reference Numerals 110: base unit, 120: first transfer unit, 130: second transfer unit, 200: wafer supply unit, 210: wafer stage, 220: semiconductor wafer, 230: semiconductor chip, 300: chip supply unit, 310: chip picker, 320 : Chip transport unit, 330: third transfer device, 400: bonding head, 410: bonding picker, 420: adsorption head, 430: connecting member, 500: bonding stage, 510: semiconductor substrate, 510A: semiconductor chip mounting area, 600 : Correction device structure, 600S: correction substrate, 600C: correction chip, 610: fixing portion, 612: correction substrate fixing member, 614: correction chip support member, 620: body portion, 622: connection portion, 630: vacuum generating portion, 640 : Cooling unit, 1000: semiconductor chip bonding device

Claims (10)

반도체 칩을 흡착하여 파지하는 본딩 헤드;
상기 반도체 칩이 실장되는 기판이 배치되고, 상기 반도체 칩을 상기 기판에 실장하고 본딩하는 공정이 수행되는 본딩 스테이지;
상기 반도체 칩을 촬상하여 상기 반도체 칩의 위치 정보를 획득하는 제1 카메라;
상기 반도체 칩이 실장되는 기판을 촬상하여 상기 기판의 위치 정보를 획득하는 제2 카메라;
상기 본딩 스테이지의 측면부 일측에 형성되고, 보정용 칩과 보정용 기판을 구비하는 보정 장치 구조체; 및
상기 본딩 헤드로 상기 보정용 칩을 파지하고, 상기 보정용 기판에 실장하여 본딩 위치 보정을 제어하는 본딩 제어부를 포함하고,
상기 보정 장치 구조체는 상기 본딩 스테이지와 일체로 이동되는, 반도체 칩 본딩 장치.A bonding head for adsorbing and holding a semiconductor chip;
A bonding stage on which a substrate on which the semiconductor chip is mounted is disposed, and a process of mounting and bonding the semiconductor chip to the substrate is performed;
A first camera that captures an image of the semiconductor chip and acquires location information of the semiconductor chip;
A second camera for obtaining positional information of the substrate by photographing the substrate on which the semiconductor chip is mounted;
A correction device structure formed on one side of a side surface of the bonding stage and including a correction chip and a correction substrate; And
And a bonding control unit that grips the correction chip with the bonding head and mounts on the correction substrate to control bonding position correction,
The correction device structure is integrally moved with the bonding stage, a semiconductor chip bonding device. 제1 항에 있어서,
상기 보정 장치 구조체는 제1 방향으로 이동하고,
상기 제2 카메라는 상기 제1 방향에 수직하는 제2 방향으로 이동하는 것을 특징으로 하는 반도체 칩 본딩 장치.The method of claim 1,
The correction device structure moves in a first direction,
Wherein the second camera moves in a second direction perpendicular to the first direction. 제2 항에 있어서,
상기 보정 장치 구조체는 상기 제1 방향으로 상기 본딩 스테이지의 일측면에 연결된 것을 특징으로 하는 반도체 칩 본딩 장치. The method of claim 2,
Wherein the correction device structure is connected to one side of the bonding stage in the first direction. 제1 항에 있어서,
상기 보정 장치 구조체는 상기 보정용 칩 및 상기 보정용 기판이 배치되고 고정되는 고정부, 및 상기 본딩 스테이지의 일측면에 연결되는 몸체부를 포함하는 것을 특징으로 하는 반도체 칩 본딩 장치.The method of claim 1,
Wherein the correction device structure includes a fixing portion on which the correction chip and the correction substrate are disposed and fixed, and a body portion connected to one side of the bonding stage. 제4 항에 있어서,
상기 보정 장치 구조체는, 상기 몸체부와 일체로 형성되고 상기 몸체부로부터 돌출된 구조를 갖는 연결부를 통해 상기 본딩 스테이지에 연결된 것을 특징으로 하는 반도체 칩 본딩 장치.The method of claim 4,
The correction device structure is connected to the bonding stage through a connection portion formed integrally with the body portion and having a structure protruding from the body portion. 제1 항에 있어서,
상기 보정용 칩은 복수 개인 것을 특징으로 하는 반도체 칩 본딩 장치.The method of claim 1,
The semiconductor chip bonding device, characterized in that the plurality of correction chips. 반도체 칩을 본딩하는 단계 및 칩 실장 위치를 보정하는 단계를 포함하고,
상기 반도체 칩을 본딩하는 단계는 본딩 헤드로 반도체 칩을 흡착 파지하여 본딩 스테이지 상에 배치되는 반도체 기판 상에 실장하는 단계를 포함하고,
상기 칩 실장 위치를 보정하는 단계는,
상기 본딩 헤드가 보정용 칩의 상부와 마주보도록 상기 본딩 헤드를 이동하는 단계,
상기 본딩 헤드로 상기 보정용 칩을 흡착하여 파지하는 단계,
제1 카메라로 상기 보정용 칩을 촬상하여 상기 보정용 칩의 위치 정보를 획득하는 단계,
상기 본딩 스테이지의 일측면에 형성된 보정용 기판을 기 설정된 위치로 이동하는 단계,
제2 카메라로 상기 보정용 기판의 실장 위치를 촬상하여 상기 보정용 기판의 실장 위치 정보를 획득하는 단계,
상기 본딩 헤드로 상기 보정용 칩을 상기 보정용 기판의 실장 위치에 실장하는 단계,
상기 보정용 칩이 상기 보정용 기판의 실장 위치 상에 정확히 실장되었는지 판단하는 단계, 및
보정 오프셋 값을 계산하는 단계를 포함하고,
상기 보정용 기판을 기 설정된 위치로 이동하는 단계에서, 상기 보정용 기판은, 상기 본딩 스테이지의 일측면에 연결된 보정 장치 구조체를 통해 상기 본딩 스테이지와 일체로 이동하는, 반도체 칩 본딩 장치의 동작 방법. Including the step of bonding the semiconductor chip and the step of correcting the chip mounting position,
The bonding of the semiconductor chip includes the step of adsorbing and holding the semiconductor chip with a bonding head and mounting it on a semiconductor substrate disposed on a bonding stage,
The step of correcting the chip mounting position,
Moving the bonding head so that the bonding head faces an upper portion of the correction chip,
Adsorbing and gripping the correction chip with the bonding head,
Capturing the correction chip with a first camera to obtain location information of the correction chip,
Moving the correction substrate formed on one side of the bonding stage to a preset position,
Obtaining mounting position information of the correction substrate by photographing the mounting position of the correction substrate with a second camera,
Mounting the correction chip at a mounting position of the correction substrate with the bonding head,
Determining whether the correction chip is accurately mounted on the mounting position of the correction substrate, and
Calculating a correction offset value,
In the step of moving the correction substrate to a preset position, the correction substrate is integrally moved with the bonding stage through a correction device structure connected to one side of the bonding stage. 제7 항에 있어서,
상기 보정 오프셋 값은 상기 보정용 칩에 형성된 기준점 마크와 상기 보정용 기판에 형성된 기준점 마크 사이에 이격된 거리를 바탕으로 계산되는 것을 특징으로 하는 반도체 칩 본딩 장치의 동작 방법.The method of claim 7,
The correction offset value is calculated based on a distance spaced apart between a reference point mark formed on the correction chip and a reference point mark formed on the correction substrate. 제7 항에 있어서,
상기 보정 오프셋 값을 상기 반도체 칩을 본딩하는 단계에 적용하는 것을 특징으로 하는 반도체 칩 본딩 장치의 동작 방법.The method of claim 7,
The method of operating a semiconductor chip bonding apparatus, wherein the correction offset value is applied to the bonding step of the semiconductor chip. 제7 항에 있어서,
상기 칩 실장 위치를 보정하는 단계는,
상기 반도체 칩을 본딩하는 단계에 이어 순차적으로 수행되는 제1 케이스,
상기 반도체 칩을 본딩하는 단계와 실시간으로 동시에 수행되는 제2 케이스, 및
상기 반도체 칩을 본딩하는 단계 중에 주기적으로 수행되는 제3 케이스 중 어느 하나의 케이스로 수행되는 것을 특징으로 하는 반도체 칩 본딩 장치의 동작 방법.The method of claim 7,
The step of correcting the chip mounting position,
A first case sequentially performed following the step of bonding the semiconductor chip,
A second case performed simultaneously with the bonding of the semiconductor chip in real time, and
The method of operating a semiconductor chip bonding apparatus, characterized in that it is performed in any one of a third case periodically performed during the bonding of the semiconductor chip.
KR1020210038983A 2014-09-16 2021-03-25 Bonding apparatus of semiconductor chip KR102379168B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210038983A KR102379168B1 (en) 2014-09-16 2021-03-25 Bonding apparatus of semiconductor chip
KR1020220030327A KR20220035085A (en) 2021-03-25 2022-03-10 Bonding apparatus of semiconductor chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140122936A KR102238649B1 (en) 2014-09-16 2014-09-16 Bonding apparatus of semiconductor chip
KR1020210038983A KR102379168B1 (en) 2014-09-16 2021-03-25 Bonding apparatus of semiconductor chip

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140122936A Division KR102238649B1 (en) 2014-09-16 2014-09-16 Bonding apparatus of semiconductor chip

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220030327A Division KR20220035085A (en) 2021-03-25 2022-03-10 Bonding apparatus of semiconductor chip

Publications (2)

Publication Number Publication Date
KR20210036898A true KR20210036898A (en) 2021-04-05
KR102379168B1 KR102379168B1 (en) 2022-03-29

Family

ID=80995500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210038983A KR102379168B1 (en) 2014-09-16 2021-03-25 Bonding apparatus of semiconductor chip

Country Status (1)

Country Link
KR (1) KR102379168B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4231340A4 (en) * 2021-12-24 2024-03-13 Hubei 3D Semiconductor Integrated Innovation Center Co., Ltd. Bonding system and bonding compensation method
EP4227979A4 (en) * 2021-12-24 2024-04-10 Hubei 3D Semiconductor Integrated Innovation Center Co., Ltd. Bonding system and bonding method
CN118553650A (en) * 2024-07-24 2024-08-27 深圳市德沃先进自动化有限公司 Measuring method, control device and chip bonding system for chip multidimensional data

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227048A (en) * 2007-03-12 2008-09-25 Matsushita Electric Ind Co Ltd Component mounting apparatus, calibration method of component mounting apparatus, component mounting line, and calibration method of component mounting apparatus in component mounting line
JP2010153562A (en) * 2008-12-25 2010-07-08 Shibuya Kogyo Co Ltd Bonding device
US20120149198A1 (en) * 2009-08-26 2012-06-14 Siltronic Ag Method for producing a semiconductor wafer
KR20140054728A (en) * 2012-10-29 2014-05-09 한미반도체 주식회사 Calibration method of electronic device mounting apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227048A (en) * 2007-03-12 2008-09-25 Matsushita Electric Ind Co Ltd Component mounting apparatus, calibration method of component mounting apparatus, component mounting line, and calibration method of component mounting apparatus in component mounting line
JP2010153562A (en) * 2008-12-25 2010-07-08 Shibuya Kogyo Co Ltd Bonding device
US20120149198A1 (en) * 2009-08-26 2012-06-14 Siltronic Ag Method for producing a semiconductor wafer
KR20140054728A (en) * 2012-10-29 2014-05-09 한미반도체 주식회사 Calibration method of electronic device mounting apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4231340A4 (en) * 2021-12-24 2024-03-13 Hubei 3D Semiconductor Integrated Innovation Center Co., Ltd. Bonding system and bonding compensation method
EP4227979A4 (en) * 2021-12-24 2024-04-10 Hubei 3D Semiconductor Integrated Innovation Center Co., Ltd. Bonding system and bonding method
CN118553650A (en) * 2024-07-24 2024-08-27 深圳市德沃先进自动化有限公司 Measuring method, control device and chip bonding system for chip multidimensional data

Also Published As

Publication number Publication date
KR102379168B1 (en) 2022-03-29

Similar Documents

Publication Publication Date Title
KR102238649B1 (en) Bonding apparatus of semiconductor chip
KR20210036898A (en) Bonding apparatus of semiconductor chip
JP6470088B2 (en) Bonding apparatus and bonding method
KR101404516B1 (en) Calibration method of electronic device mounting apparatus
JP5344145B2 (en) Method for aligning electronic component and substrate in bonding apparatus
WO2012140975A1 (en) Component-mounting device
JP6673794B2 (en) Thermocompression bonding equipment
JP2019102771A (en) Electronic component mounting device and electronic component mounting method
KR20140022582A (en) Flip chip bonding apparatus and calibration method thereof
JP5077936B2 (en) Mounting apparatus and mounting method
KR20220035085A (en) Bonding apparatus of semiconductor chip
JP2000150970A (en) Light emitting device bonding method and equipment
JP2000183404A (en) Light emitting element array and method and apparatus for bonding it
KR102604485B1 (en) Apparatus And System
KR101422401B1 (en) Apparatus for bonding light-emitting device chips
KR101360007B1 (en) Flip chip bonding apparatus
KR101372379B1 (en) Method for inspecting PCB of semiconductor packages
JP6422819B2 (en) Image recognition apparatus and image recognition method
KR20220084744A (en) Bonding apparatus and calibration method thereof
JP5008931B2 (en) How to assemble precision parts
KR102220338B1 (en) Apparatus and method of bonding chips
WO2024203417A1 (en) Mounting apparatus
KR101325634B1 (en) Method for inspecting pcb of semiconductor packages
JP2021121014A (en) Mounting device for electronic component
KR20230110478A (en) Electronic component bonding apparatus

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant