KR20210036232A - Pixel and Display comprising pixels - Google Patents

Pixel and Display comprising pixels Download PDF

Info

Publication number
KR20210036232A
KR20210036232A KR1020190139742A KR20190139742A KR20210036232A KR 20210036232 A KR20210036232 A KR 20210036232A KR 1020190139742 A KR1020190139742 A KR 1020190139742A KR 20190139742 A KR20190139742 A KR 20190139742A KR 20210036232 A KR20210036232 A KR 20210036232A
Authority
KR
South Korea
Prior art keywords
signal
voltage
voltage signal
pixel
emission period
Prior art date
Application number
KR1020190139742A
Other languages
Korean (ko)
Other versions
KR102260511B1 (en
Inventor
이재훈
장진웅
Original Assignee
주식회사 사피엔반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 사피엔반도체 filed Critical 주식회사 사피엔반도체
Priority to EP20869701.1A priority Critical patent/EP3971877A4/en
Priority to PCT/KR2020/012331 priority patent/WO2021060751A1/en
Priority to US17/763,429 priority patent/US11817041B2/en
Publication of KR20210036232A publication Critical patent/KR20210036232A/en
Application granted granted Critical
Publication of KR102260511B1 publication Critical patent/KR102260511B1/en
Priority to US18/464,429 priority patent/US20230419889A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

The present embodiments relate to a pixel and to a display device including the same. The display device of the present invention includes: a display unit including a plurality of pixels; a signal control unit generating a first voltage signal and a second voltage signal; a column driver connected to each of the pixels and configured to transmit the first voltage signal to the pixel through a column line; and a row driver connected to each of the pixels and configured to transmit the second voltage signal to the pixel through a row line. The signal control unit is configured to generate the second voltage signal such that a voltage level of the second voltage signal increases to a preset level value or more during a non-emission period of the pixel. According to the present invention, static power can be minimized in the display device implemented through a reduced contact point.

Description

픽셀 및 이를 포함하는 표시장치{Pixel and Display comprising pixels}Pixel and display comprising pixels

본 실시예들은 픽셀 및 이를 포함하는 표시장치에 관한 것이다.The present embodiments relate to a pixel and a display device including the same.

정보화 사회가 발전함에 따라 화상을 표시하는 표시장치에 대한 요구가 증가하고 있으며, 액정 표시장치(Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Device), 유기발광 표시장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 표시 장치가 활용되고 있다. 최근 마이크로 발광 다이오드(μLED)를 이용한 표시장치(이하, "마이크로 표시장치"라고 함)에 대한 관심도 높아지고 있다.As the information society develops, the demand for display devices that display images is increasing. Liquid Crystal Display Device, Plasma Display Device, Organic Light Emitting Display Device Various types of display devices such as, etc. are being used. Recently, interest in a display device using a micro light emitting diode (μLED) (hereinafter referred to as "micro display device") is also increasing.

VR(Virtual Reality), AR(Augmented Reality), MR(Mixed Reality) 기술을 위해 우수한 표시장치 특성이 요구되면서, micro LED on Silicon 또는 AMOLED on 실리콘(Silicon)의 개발이 증가 추세이며, 특히 고해상도 구현을 위하여 픽셀 사이즈 최소화에 대한 요구가 증가하고 있다.As excellent display device characteristics are required for VR (Virtual Reality), AR (Augmented Reality), and MR (Mixed Reality) technologies, the development of micro LED on Silicon or AMOLED on Silicon is increasing. To this end, there is an increasing demand for minimizing the pixel size.

이에 반도체에 픽셀(Pixel) 회로를 구성하는 경우, 픽셀 회로와 라인 간 연결되는 접점의 수가 많을수록 전사(Pick & Place) 수율 및 효율이 감소하게 되고 대형 사이즈 표시장치의 구현이 어려울 수 있다. 이에 전사(Pick & Place)의 효율을 향상시키기 위해서 필요한 접점 수를 최소화하기 위한 표시장치 구조를 위한 연구가 진행되고 있다.Accordingly, in the case of configuring a pixel circuit in a semiconductor, as the number of contact points connected between the pixel circuit and the line increases, the pick & place yield and efficiency decrease, and it may be difficult to implement a large size display device. Accordingly, research for a display device structure to minimize the number of contact points required to improve pick & place efficiency is being conducted.

한편, 종래에는 픽셀 회로에 신호와 파워가 분리되어 입력되고, 파워 온(Power on) 이후 지속적으로 전원이 공급됨으로, 픽셀 회로의 스태틱(Static) 전류는 지속적으로 흐르게 구성되어 있다. 즉, 종래의 픽셀 회로는 스태틱(Static) 전류를 소모하는 구조로 구현되어 있어서, 높은 해상도에서 전력 소비를 급격하게 증가시키는 요인이 된다는 문제점이 있다.Meanwhile, in the related art, since a signal and power are separately input to a pixel circuit, and power is continuously supplied after power on, a static current of the pixel circuit is configured to continuously flow. That is, since the conventional pixel circuit is implemented in a structure that consumes a static current, there is a problem that it becomes a factor that rapidly increases power consumption at a high resolution.

본 발명은 상술한 필요성에 따른 것으로, 픽셀 회로에서 소비 전력을 최적화할 수 있는 구동 방법을 이용하는 표시장치를 제공하는 것을 목적으로 한다.The present invention is in accordance with the above-described necessity, and an object of the present invention is to provide a display device using a driving method capable of optimizing power consumption in a pixel circuit.

또한, 본 발명은 픽셀 회로에 대한 접점의 수를 감소시키기 위한 표시장치를 제공하는 것을 목적으로 한다.It is also an object of the present invention to provide a display device for reducing the number of contacts to a pixel circuit.

그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.However, these problems are exemplary, and the scope of the present invention is not limited thereby.

본 발명의 일 실시 예에 따른 표시장치에 있어서, 복수의 픽셀을 포함하는 표시부; 제1 전압 신호 및 제2 전압 신호를 생성하는 신호제어부; 상기 픽셀 각각에 연결되어 컬럼(column) 라인을 통해 상기 픽셀로 상기 제1 전압 신호를 전달하는 컬럼 드라이버; 및 상기 픽셀 각각에 연결되어 로우(row) 라인을 통해 상기 픽셀로 상기 제2 전압 신호를 전달하는 로우 드라이버;를 포함하고, 상기 신호제어부는 상기 픽셀의 비발광 기간에 상기 제2 전압 신호의 전압 레벨이 기설정된 레벨값 이상 상승하도록 상기 제2 전압 신호를 생성할 수 있다. A display device according to an embodiment of the present invention includes: a display unit including a plurality of pixels; A signal control unit that generates a first voltage signal and a second voltage signal; A column driver connected to each of the pixels to transmit the first voltage signal to the pixel through a column line; And a row driver connected to each of the pixels to transmit the second voltage signal to the pixel through a row line, wherein the signal controller comprises a voltage of the second voltage signal during a non-emission period of the pixel. The second voltage signal may be generated so that the level rises above a preset level value.

또한, 상기 제1 전압 신호는 전원 전압에 제1 신호가 중첩된 것이고, 상기 제2 전압 신호는 접지 전압에 제2 신호가 중첩된 것일 수 있다. In addition, the first voltage signal may be a power voltage and a first signal superimposed, and the second voltage signal may be a ground voltage and a second signal superimposed.

또한, 상기 제1 신호는 아날로그 데이터 신호이고, 상기 제2 신호는 스위치 클락 신호이고, 상기 신호제어부는 기설정된 듀티비(duty ratio)를 기초로 상기 픽셀의 비발광 기간에 상기 제2 전압 신호의 전압 레벨이 기설정된 레벨값 이상 상승하도록 상기 제2 전압 신호를 생성할 수 있다. In addition, the first signal is an analog data signal, the second signal is a switch clock signal, and the signal control unit applies the second voltage signal during the non-emission period of the pixel based on a preset duty ratio. The second voltage signal may be generated so that the voltage level rises above a preset level value.

또한, 상기 제1 신호는 데이터 생성을 위한 신호이고, 상기 제2 신호는 클락 생성 신호이고, 상기 신호제어부는 상기 기설정된 듀티비(duty ratio)를 기초로 상기 픽셀의 비발광 기간에 상기 제2 전압 신호의 전압 레벨이 기설정된 레벨값 이상 상승하도록 상기 제2 전압 신호를 생성할 수 있다. In addition, the first signal is a signal for data generation, the second signal is a clock generation signal, and the signal controller is the second signal in the non-emission period of the pixel based on the preset duty ratio. The second voltage signal may be generated so that the voltage level of the voltage signal rises above a preset level value.

또한, 상기 기설정된 레벨값은 상기 제1 전압 신호의 최소 레벨 값 미만이고, 상기 제2 전압 신호의 최대 레벨 값 이상일 수 있다. Further, the preset level value may be less than the minimum level value of the first voltage signal and may be greater than the maximum level value of the second voltage signal.

또한, 상기 비발광 기간은 상기 픽셀의 프레임 기간 중 데이터 기입 기간 및 발광 기간을 제외한 기간일 수 있다. In addition, the non-emission period may be a period excluding a data writing period and a light emission period of the frame period of the pixel.

전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.Other aspects, features, and advantages other than those described above will become apparent from the detailed contents, claims, and drawings for carrying out the following invention.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 감소된 접점을 통해 구현된 표시장치에서 스태틱(Static) 파워를 최소화할 수 있다.According to an embodiment of the present invention made as described above, static power can be minimized in a display device implemented through a reduced contact point.

또한, 본 발명에 따르면, 전압 신호의 변화를 이용하여 픽셀 회로의 초기화가 가능할 수 있다. Further, according to the present invention, it is possible to initialize the pixel circuit by using a change in the voltage signal.

물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.Of course, the scope of the present invention is not limited by these effects.

도 1은 본 발명의 일 실시예에 따른 표시장치의 제조 공정을 개략적으로 나타낸 도면이다.
도 2는 종래의 픽셀회로에 연결되는 접점을 설명하기 위한 표시장치의 구성요소를 도시한다.
도 3은 4개의 접점을 이용한 아날로그 구동 픽셀회로의 타이밍 다이어그램을 도시한다.
도 4는 본 발명의 일 실시예에 따른 표시장치의 구성요소를 개략적으로 도시한 블록도이다.
도 5는 본 발명의 일 실시예에 따른 신호제어부의 구성요소를 설명하기 위한 블록도이다.
도 6은 본 발명의 일 실시예에 따른 픽셀회로에 연결되는 접점이 감소된 표시장치를 도시한다.
도 7은 본 발명의 일 실시예에 따른 표시장치의 아날로그 구동 픽셀 회로의 타이밍 다이어그램을 도시한다.
도 8은 본 발명의 일 실시예에 따른 전력 소비를 최소화하는 표시장치의 아날로그 구동 픽셀 회로의 타이밍 다이어그램을 도시한다.
도 9는 본 발명의 일 실시예에 따른 전력 소비를 최소화하는 표시장치의 디지털 구동 픽셀 회로의 타이밍 다이어그램을 도시한다.
도 10은 본 발명의 일 실시예에 따른 전력 소비를 최소화하는 표시장치의 아날로그 구동 픽셀 회로의 타이밍 다이어그램을 도시한다.1 is a schematic diagram illustrating a manufacturing process of a display device according to an exemplary embodiment of the present invention.
2 shows components of a display device for explaining a contact point connected to a conventional pixel circuit.
3 shows a timing diagram of an analog driving pixel circuit using four contacts.
4 is a block diagram schematically illustrating components of a display device according to an exemplary embodiment of the present invention.
5 is a block diagram illustrating components of a signal control unit according to an embodiment of the present invention.
6 illustrates a display device with reduced contact points connected to a pixel circuit according to an exemplary embodiment of the present invention.
7 is a timing diagram of an analog driving pixel circuit of a display device according to an exemplary embodiment of the present invention.
8 is a timing diagram of an analog driving pixel circuit of a display device minimizing power consumption according to an embodiment of the present invention.
9 is a timing diagram of a digital driving pixel circuit of a display device minimizing power consumption according to an embodiment of the present invention.
10 is a timing diagram of an analog driving pixel circuit of a display device that minimizes power consumption according to an embodiment of the present invention.

이하, 본 개시의 다양한 실시예가 첨부된 도면과 연관되어 기재된다. 본 개시의 다양한 실시예는 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들이 도면에 예시되고 관련된 상세한 설명이 기재되어 있다. 그러나 이는 본 개시의 다양한 실시예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 개시의 다양한 실시예의 사상 및 기술 범위에 포함되는 모든 변경 및/또는 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용되었다.Hereinafter, various embodiments of the present disclosure will be described in connection with the accompanying drawings. Various embodiments of the present disclosure may be subjected to various changes and may have various embodiments, and specific embodiments are illustrated in the drawings and related detailed descriptions are described. However, this is not intended to limit the various embodiments of the present disclosure to specific embodiments, and it should be understood that all changes and/or equivalents or substitutes included in the spirit and scope of the various embodiments of the present disclosure are included. In connection with the description of the drawings, similar reference numerals have been used for similar elements.

본 개시의 다양한 실시예에서, "포함하다." 또는 "가지다." 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In various embodiments of the present disclosure, "includes." Or "have." The terms such as, etc. are intended to designate the existence of features, numbers, steps, actions, components, parts, or a combination of them described in the specification, and one or more other features or numbers, steps, actions, components, parts, or It is to be understood that the possibility of the presence or addition of those combinations thereof is not preliminarily excluded.

본 개시의 다양한 실시예에서 "또는" 등의 표현은 함께 나열된 단어들의 어떠한, 그리고 모든 조합을 포함한다. 예를 들어, "A 또는 B"는, A를 포함할 수도, B를 포함할 수도, 또는 A 와 B 모두를 포함할 수도 있다.In various embodiments of the present disclosure, expressions such as "or" include any and all combinations of words listed together. For example, "A or B" may include A, may include B, or may include both A and B.

본 개시의 다양한 실시예에서 사용된 "제1", "제2", "첫째", 또는 "둘째" 등의 표현들은 다양한 실시예들의 다양한 구성요소들을 수식할 수 있지만, 해당 구성요소들을 한정하지 않는다. 예를 들어, 상기 표현들은 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않으며, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 수 있다. Expressions such as "first", "second", "first", or "second" used in various embodiments of the present disclosure may modify various elements of various embodiments, but do not limit the corresponding elements. Does not. For example, the expressions do not limit the order and/or importance of corresponding components, and may be used to distinguish one component from another component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 새로운 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. When a component is referred to as being "connected" or "connected" to another component, the component is directly connected to or may be connected to the other component, but the component and It should be understood that new other components may exist between the other components.

본 개시의 실시 예에서 "모듈", "유닛", "부(part)" 등과 같은 용어는 적어도 하나의 기능이나 동작을 수행하는 구성요소를 지칭하기 위한 용어이며, 이러한 구성요소는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 또한, 복수의 "모듈", "유닛", "부(part)" 등은 각각이 개별적인 특정한 하드웨어로 구현될 필요가 있는 경우를 제외하고는, 적어도 하나의 모듈이나 칩으로 일체화되어 적어도 하나의 프로세서로 구현될 수 있다.In an embodiment of the present disclosure, terms such as "module", "unit", "part" are terms used to refer to components that perform at least one function or operation, and these components are hardware or software. It may be implemented or may be implemented as a combination of hardware and software. In addition, a plurality of "modules", "units", "parts", etc., are integrated into at least one module or chip, and at least one processor, except when each needs to be implemented as individual specific hardware. Can be implemented as

일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 개시의 다양한 실시예에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Terms as defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related technology, and ideal or excessively formal unless explicitly defined in various embodiments of the present disclosure. It is not interpreted in meaning.

이하에서, 첨부된 도면을 이용하여 본 발명의 다양한 실시 예들에 대하여 구체적으로 설명한다. Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 표시장치의 제조 공정을 개략적으로 나타낸 도면이다.1 is a schematic diagram illustrating a manufacturing process of a display device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 일 실시예에 따른 표시장치(30)는 발광소자 어레이(10) 및 구동회로 기판(20)을 포함할 수 있다. 발광소자 어레이(10)는 구동회로 기판(20)과 결합될 수 있다.Referring to FIG. 1, a display device 30 according to an exemplary embodiment may include a light emitting device array 10 and a driving circuit board 20. The light emitting device array 10 may be coupled to the driving circuit board 20.

발광소자 어레이(10)는 복수의 발광소자들을 포함할 수 있다. 발광소자는 발광다이오드(LED)일 수 있다. 반도체 웨이퍼(SW) 상에 복수의 발광다이오드들을 성장시킴으로써 적어도 하나의 발광소자 어레이(10)들이 제조될 수 있다. 따라서, 발광다이오드를 개별적으로 구동회로 기판(20)에 이송할 필요없이 발광소자 어레이(10)를 구동회로 기판(20)과 결합함으로써 표시장치(30)가 제조될 수 있다.The light emitting device array 10 may include a plurality of light emitting devices. The light emitting device may be a light emitting diode (LED). At least one light emitting device array 10 may be manufactured by growing a plurality of light emitting diodes on the semiconductor wafer SW. Accordingly, the display device 30 can be manufactured by combining the light emitting device array 10 with the driving circuit board 20 without the need to individually transfer the light emitting diodes to the driving circuit board 20.

구동회로 기판(20)에는 발광소자 어레이(10) 상의 발광다이오드 각각에 대응하는 픽셀회로가 배열될 수 있다. 발광소자 어레이(10) 상의 발광다이오드와 구동회로 기판(20) 상의 픽셀회로는 전기적으로 연결되어 픽셀(PX)을 구성할수 있다.Pixel circuits corresponding to each of the light emitting diodes on the light emitting device array 10 may be arranged on the driving circuit board 20. The light emitting diodes on the light emitting device array 10 and the pixel circuits on the driving circuit board 20 may be electrically connected to form a pixel PX.

도 2는 종래의 픽셀회로에 연결되는 접점을 설명하기 위한 표시장치의 구성요소를 도시한다. 2 shows components of a display device for describing a contact point connected to a conventional pixel circuit.

도 2를 참조하면, 종래의 표시장치에 포함된 각각의 픽셀회로는 픽앤플레이스(Pick & Place)에 필요한 접점은 4개다. 예를 들어, 종래의 픽셀회로는 VCC 전압, GND 전압, 로우 라인(또는 스캔/클럭 라인) 및 컬럼 라인(또는 데이터 라인)과 각각 연결되기 위하여 4개의 접점을 필요로 할 수 있다. Referring to FIG. 2, each pixel circuit included in a conventional display device has four contact points required for pick & place. For example, a conventional pixel circuit may require four contact points to be connected to a VCC voltage, a GND voltage, a row line (or scan/clock line), and a column line (or data line), respectively.

이와 같이 접점의 수가 많을 경우, 제조수율 및 전사효율에 악영향을 줄 수 있고, 또한 픽셀 사이즈(Pixel Size) 축소가 어렵기 때문에 원가를 증가시키는 원인이 될 수 있다.When the number of contact points is large as described above, manufacturing yield and transfer efficiency may be adversely affected, and it may be a cause of an increase in cost because it is difficult to reduce the pixel size.

도 3은 4개의 접점을 이용한 아날로그 구동 픽셀회로의 타이밍 다이어그램을 도시한다. 3 shows a timing diagram of an analog driving pixel circuit using four contacts.

도 3을 참조하면, 픽셀 회로는 전력 라인을 통해 전원 전압(VCC) 및 접지 전압(GND)이 공급 받을 수 있고, 컬럼(column) 라인을 통해 아날로그 데이터 및 로우(row) 라인을 통해 스위치 클락 신호를 수신할 수 있다. 이때 픽셀 회로는 표시장치(30)의 픽셀 각각을 구동하기 위해 포함된 회로구성일 수 있다. Referring to FIG. 3, the pixel circuit may receive a power supply voltage (VCC) and a ground voltage (GND) through a power line, and a switch clock signal through analog data and a row line through a column line. Can be received. In this case, the pixel circuit may be a circuit configuration included to drive each pixel of the display device 30.

이때, 스위치 클락 신호는 아날로그 데이터 신호에 포함된 레드(R), 그린(G) 및 블루(B) 데이터에 대한 신호를 각각 대응하는 서브 픽셀에 기입(write) 또는 프로그래밍하기 위한 클락을 포함할 수 있다. 이때, 레드(R), 그린(G) 및 블루(B) 데이터에 대한 신호는 각각 대응되는 발광 소자에 인가하는 전압 레벨(예로 256 RGB 레벨)을 조절하여 조도를 조절할 수 있다. In this case, the switch clock signal may include a clock for writing or programming signals for red (R), green (G), and blue (B) data included in the analog data signal to corresponding subpixels, respectively. have. In this case, the signal for red (R), green (G), and blue (B) data may be adjusted by adjusting a voltage level (for example, 256 RGB level) applied to a corresponding light emitting device, respectively.

제1 컬럼(column) 라인을 통해 수신되는 아날로그 데이터 신호에 포함된 레드(R), 그린(G) 및 블루(B) 데이터는 스위치 클락 신호에 대응하여 제1 라인의 픽셀 회로에 기입(write)될 수 있다. Red (R), green (G), and blue (B) data included in the analog data signal received through the first column line are written to the pixel circuit of the first line in response to the switch clock signal. Can be.

스위치 클락 신호는 픽셀 회로에 기입된 아날로그 데이터를 기초로 발광하도록 제어하기 위한 에미션(emission) 클락을 포함할 수 있다. 픽셀 회로는 에미션 클락에 응답하여 아날로그 데이터에 대응하도록 발광 소자(LED)를 발광하도록 제어할 수 있다. The switch clock signal may include an emission clock for controlling to emit light based on analog data written in the pixel circuit. The pixel circuit may control the light emitting element (LED) to emit light to correspond to analog data in response to the emission clock.

한편, 종래의 픽셀 회로는 제1 라인에 대한 프레임 기간 동안 지속적으로 스태틱 전류를 포함하는 출력 전류를 인가한다. 즉, 종래의 픽셀 회로는 데이터 신호와 파워(VCC/GND)가 각각 분리되어 입력됨에 따라, 파워 온(Power on) 이후 지속적으로 전원이 공급된다. 이에 따라, 발광 기간 이후 픽셀 회로에는 스태틱(Static) 전류가 지속적으로 흐른다. Meanwhile, the conventional pixel circuit continuously applies an output current including a static current during a frame period for the first line. That is, in the conventional pixel circuit, as the data signal and the power (VCC/GND) are separately input, power is continuously supplied after power on. Accordingly, a static current continuously flows through the pixel circuit after the light emission period.

상술한 바와 같이 종래의 픽셀 회로는 스태틱(Static) 전류를 소모하는 구조로 구현되어 있어서, 높은 해상도에서 전력 소비를 급격하게 증가시키는 요인이 된다는 문제점이 있다.As described above, since the conventional pixel circuit is implemented in a structure that consumes a static current, there is a problem that it becomes a factor that rapidly increases power consumption at a high resolution.

도 4는 본 발명의 일 실시예에 따른 표시장치의 구성요소를 개략적으로 도시한 블록도이다. 4 is a block diagram schematically illustrating components of a display device according to an exemplary embodiment of the present invention.

도 4를 참조하면, 표시장치(30)는 픽셀부(110) 및 구동부(120)를 포함할 수 있다.Referring to FIG. 4, the display device 30 may include a pixel unit 110 and a driving unit 120.

픽셀부(110)는 1 내지 2m 그레이 스케일들을 표시할 수 있는 m 비트 디지털 영상신호를 사용하여 영상을 표시할 수 있다. 픽셀부(110)는 소정 패턴, 예를 들어, 매트릭스 형, 지그재그 형 등 다양한 패턴으로 배열된 복수의 픽셀(PX)들을 포함할 수 있다. 픽셀(PX)은 하나의 색을 방출하며, 예를 들어, 적색, 청색, 녹색, 백색 중 하나의 색을 방출할 수 있다. 픽셀(PX)은 적색, 청색, 녹색, 백색 외의 다른 색을 방출할 수도 있다.The pixel unit 110 may display an image using an m-bit digital image signal capable of displaying 1 to 2m gray scales. The pixel unit 110 may include a plurality of pixels PX arranged in various patterns such as a predetermined pattern, for example, a matrix type and a zigzag type. The pixel PX emits one color and, for example, may emit one color of red, blue, green, and white. The pixel PX may emit colors other than red, blue, green, and white.

픽셀(PX)은 발광소자를 포함할 수 있다. 발광소자는 자발광소자일 수 있다. 예를 들어, 발광소자는 발광다이오드(LED)일 수 있다. 발광소자는 마이크로 내지 나노 단위 크기의 발광다이오드(LED)일 수 있다. 발광소자는 단일 피크 파장을 발광하거나, 복수의 피크 파장을 발광할 수 있다.The pixel PX may include a light emitting device. The light emitting device may be a self-luminous device. For example, the light emitting device may be a light emitting diode (LED). The light emitting device may be a light emitting diode (LED) having a micro to nano unit size. The light emitting device may emit light with a single peak wavelength or may emit light with a plurality of peak wavelengths.

픽셀(PX)은 발광소자와 연결된 픽셀회로를 더 포함할 수 있다. 픽셀회로는 적어도 하나의 박막 트랜지스터 및 적어도 하나의 커패시터 등을 포함할 수 있다. 픽셀회로는 기판 상의 반도체 적층 구조에 의해 구현될 수 있다.The pixel PX may further include a pixel circuit connected to the light emitting device. The pixel circuit may include at least one thin film transistor and at least one capacitor. The pixel circuit may be implemented by a semiconductor stack structure on a substrate.

픽셀(PX)은 프레임 단위로 동작할 수 있다. 하나의 프레임(Frame)은 복수의 서브프레임들로 구성될 수 있다. 각 서브프레임은 데이터 기입 기간 및 발광 기간을 포함할 수 있다. 데이터 기입 기간에 소정 비트의 디지털 데이터가 픽셀(PX)에 인가되어 저장될 수 있다. 발광 기간에 저장된 소정 비트의 디지털 데이터가 클럭 신호에 동기되어 판독되고, 디지털 데이터는 PWM 신호로 변환되어 픽셀(PX)은 계조를 표현할 수 있다. 서브프레임의 발광 기간은 디지털 데이터의 각 비트에 할당된 시간의 합일 수 있다.The pixel PX may operate in a frame unit. One frame may be composed of a plurality of subframes. Each subframe may include a data writing period and a light emission period. Digital data of a predetermined bit may be applied to the pixel PX and stored during the data writing period. Digital data of a predetermined bit stored in the light emission period is read in synchronization with a clock signal, and the digital data is converted into a PWM signal, so that the pixel PX can express grayscale. The light emission period of the subframe may be a sum of times allocated to each bit of digital data.

구동부(120)는 픽셀부(110)를 구동 및 제어할 수 있다. 본 발명의 일 실시예에 따른 구동부(120)는 신호제어부(121), 컬럼(column) 구동부(122) 및 로우(row) 구동부(123)를 포함할 수 있다. The driving unit 120 may drive and control the pixel unit 110. The driving unit 120 according to an embodiment of the present invention may include a signal control unit 121, a column driving unit 122, and a row driving unit 123.

신호제어부(121)는 컬럼 구동부(122) 및 로우 구동부(123)를 통해서 픽셀부(110)로 전송하기 위한 신호를 생성 및 제어할 수 있다. 본 발명의 일 실시예에 따르면, 신호제어부(121)는 제1 전압 신호 및 제2 전압 신호를 생성할 수 있고, 이를 컬럼 구동부(122) 및 로우 구동부(123)로 전송할 수 있다. The signal control unit 121 may generate and control a signal for transmission to the pixel unit 110 through the column driving unit 122 and the row driving unit 123. According to an embodiment of the present invention, the signal control unit 121 may generate a first voltage signal and a second voltage signal, and may transmit them to the column driver 122 and the row driver 123.

일예로, 제1 전압 신호는 VCC 전압에 제1 신호가 중첩된 신호일 수 있고, 제2 전압 신호는 접지 전압에 제2 신호가 중첩된 신호일 수 있다. 이때, 제1 신호는 데이터를 생성하기 위한 신호일 수 있고, 제2 신호는 클락을 생성하기 위한 신호일 수 있다. 다만, 이는 예시에 불과하며, 제1 신호는 클락을 생성하기 위한 신호일 수 있고, 제2 신호는 접지 전압에 데이터를 생성하기 위한 신호일 수 있다. 또한, 제1 신호는 아날로그 데이터 신호일 수 있고, 제2 신호는 스위치 클락일 수 있다. For example, the first voltage signal may be a signal in which the first signal is superimposed on the VCC voltage, and the second voltage signal may be a signal in which the second signal is superimposed on the ground voltage. In this case, the first signal may be a signal for generating data, and the second signal may be a signal for generating a clock. However, this is only an example, and the first signal may be a signal for generating a clock, and the second signal may be a signal for generating data at a ground voltage. Also, the first signal may be an analog data signal, and the second signal may be a switch clock.

본 발명의 일 실시예에 따른 신호제어부(121)는 상기 제1 전압 신호 및 제2 전압 신호가 공급되는 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨을 기설정된 레벨값 이상 상승하도록 제2 전압 신호를 생성할 수 있다.The signal control unit 121 according to an embodiment of the present invention increases the voltage level of the second voltage signal by more than a preset level value during the non-emission period of the pixel 111 to which the first voltage signal and the second voltage signal are supplied. The second voltage signal may be generated to be performed.

구체적으로, 신호제어부(121)는 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨을 제1 값 이상 제2 값 미만이 되도록 제2 전압 신호를 생성할 수 있다. 일 실시예에 따르면, 제1 값은 픽셀(111)의 비발광 기간을 제외한 나머지 기간 동안의 제2 전압 신호 레벨 중 최대 전압 레벨일 수 있고, 제2 값은 전체 프레임 기간 동안의 제1 전압 신호 레벨 중 최소 전압 레벨일 수 있다. Specifically, the signal control unit 121 may generate the second voltage signal so that the voltage level of the second voltage signal is greater than or equal to the first value and less than the second value during the non-emission period of the pixel 111. According to an embodiment, the first value may be a maximum voltage level among the second voltage signal levels for a period other than the non-emission period of the pixel 111, and the second value is the first voltage signal for the entire frame period. It may be the minimum voltage level among the levels.

예를 들어, 제1 전압 신호가 전체 프레임 기간 중 18V 내지 24V 사이의 값을 가지고, 제2 전압 신호가 비발광 기간을 제외한 나머지 기간 동안 2V 내지 8V의 값을 가지는 경우, 제1 값은 8V이고, 제2 값은 18V일 수 있다. 신호 제어부(121)는 비발광 기간 동안 제2 전압 신호의 전압 레벨을 8V 이상 18V 미만이 되도록 제2 전압 신호를 생성할 수 있다. For example, when the first voltage signal has a value between 18V and 24V during the entire frame period, and the second voltage signal has a value between 2V and 8V for the rest of the period excluding the non-emission period, the first value is 8V. , The second value may be 18V. The signal controller 121 may generate the second voltage signal so that the voltage level of the second voltage signal is 8V or more and less than 18V during the non-emission period.

본 발명의 일 실시예에 따르면, 신호제어부(121)는 스태틱(static) 전류로 인한 낭비되는 전류가 최소화되도록 비발광 기간 동안 제2 전압 신호의 전압 레벨을 생성 및 출력할 수 있다. According to an embodiment of the present invention, the signal control unit 121 may generate and output the voltage level of the second voltage signal during the non-emission period so that wasted current due to a static current is minimized.

일예로, 신호제어부(121)는 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨과 상기 제2 값과의 차이가 기설정된 값보다 작도록 제2 전압 신호를 생성할 수 있다. 이때, 기설정된 값은 제1 값과 제2 값 간 차이의 50%에 해당하는 값일 수도 있으나, 이는 일예에 불과할 뿐, 실시예에 따라 다양할 수 있음은 물론이다. For example, the signal controller 121 may generate the second voltage signal such that a difference between the voltage level of the second voltage signal and the second value during the non-emission period of the pixel 111 is less than a preset value. In this case, the preset value may be a value corresponding to 50% of the difference between the first value and the second value, but this is only an example and may vary according to exemplary embodiments.

구체적으로, 제1 값이 8V, 제2 값이 18V이고, 기설정된 값이 제1 값과 제2 값 간 차이의 50% 으로 설정된 경우, 기설정된 값은 5V일 수 있다. 즉, 신호제어부(121)는 비발광 기간 동안 제2 전압 신호의 전압 레벨을 13V 이상 18V 미만 중 어느 한 값이 되도록 제2 전압 신호를 생성할 수 있다. Specifically, when the first value is 8V, the second value is 18V, and the preset value is set to 50% of the difference between the first value and the second value, the preset value may be 5V. That is, the signal control unit 121 may generate the second voltage signal so that the voltage level of the second voltage signal becomes any one of 13V or more and less than 18V during the non-emission period.

이때, 비발광 기간은 상기 픽셀의 프레임 기간 중 데이터 기입 기간 및 발광 기간을 제외한 기간일 수 있다. 한편, 신호제어부(121)는 기설정된 프레임 듀티비(duty ratio)를 기초로 비발광 기간에 대응하는 제2 전압 신호를 생성할 수 있다. 즉, 신호제어부(121)는 데이터 기입 기간을 제외한 기간 중 기설정된 듀티비(duty ratio)에 대응하는 기간을 발광 기간으로 판단하고, 이외의 기간에 대응하는 제2 전압 신호의 전압 레벨을 상승시킬 수 있다. In this case, the non-emission period may be a period excluding a data writing period and a light emission period among the frame periods of the pixel. Meanwhile, the signal controller 121 may generate a second voltage signal corresponding to a non-emission period based on a preset frame duty ratio. That is, the signal control unit 121 determines a period corresponding to a preset duty ratio among the periods excluding the data writing period as the light emission period, and increases the voltage level of the second voltage signal corresponding to the period other than the data writing period. I can.

구체적으로, 신호제어부(121)는 기설정된 듀티비에 대응하는 기간 동안 PWM 클락 신호를 생성하여 발광소자의 발광을 제어하고, 나머지 기간 동안 제2 전압 신호의 전압 레벨이 기설정된 레벨값 이상 상승하도록 상기 제2 전압 신호를 생성할 수 있다. Specifically, the signal control unit 121 generates a PWM clock signal for a period corresponding to a preset duty ratio to control light emission of the light emitting device, and increases the voltage level of the second voltage signal by a preset level value or more for the remaining period. The second voltage signal may be generated.

컬럼 구동부(122) 및 로우 구동부(123)는 컬럼 라인(CL1 내지 CLm) 및 로우 라인(RL1 내지 RLn)을 통해 상기 제1 전압 신호 및 제2 전압 신호를 픽셀부(110)로 전달할 수 있다. 픽셀(111)에 포함된 픽셀회로는 제1 전압 신호 및 제2 전압 신호에 대응하는 데이터 및 클락을 생성할 수 있다. The column driver 122 and the row driver 123 may transmit the first voltage signal and the second voltage signal to the pixel unit 110 through column lines CL1 to CLm and row lines RL1 to RLn. The pixel circuit included in the pixel 111 may generate data and clocks corresponding to the first voltage signal and the second voltage signal.

도 5는 본 발명의 일 실시예에 따른 신호제어부의 구성요소를 설명하기 위한 블록도이다.5 is a block diagram illustrating components of a signal control unit according to an embodiment of the present invention.

도 5를 참조하면, 본 발명의 신호제어부(121)는 제어부(124), 전원부(125) 및 신호생성부(126)를 포함할 수 있다. Referring to FIG. 5, the signal control unit 121 of the present invention may include a control unit 124, a power supply unit 125, and a signal generation unit 126.

제어부(124)는 전원부(125) 및 신호생성부(126)를 제어해서 데이터 신호를 포함하는 제1 전압 신호 및 클락 신호를 포함하는 제2 전압 신호를 생성할 수 있다. 본 발명의 제1 전압 신호는 전원 전압에 제1 신호가 중첩된 것이고, 상기 제2 전압 신호는 접지 전압에 제2 신호가 중첩된 것일 수 있다. The control unit 124 may control the power supply unit 125 and the signal generation unit 126 to generate a first voltage signal including a data signal and a second voltage signal including a clock signal. The first voltage signal of the present invention may be a power voltage and a first signal superimposed on it, and the second voltage signal may be a ground voltage and a second signal superimposed.

일 실시예에 따르면, 제1 전압 신호는 전원 전압에 데이터를 생성하기 위한 신호를 중첩한 것이고, 제2 전압 신호는 접지 전압에 클락을 생성하기 위한 신호를 중첩한 것일 수 있다. 다만, 이는 일 예에 불과하고, 제1 전압 신호는 전원 전압에 클락을 생성하기 위한 신호를 중첩한 것이고, 제2 전압 신호는 접지 전압에 데이터를 생성하기 위한 신호를 중첩한 것일 수 있다. 또 다른 예로, 제1 전압 신호는 전원 전압에 데이터를 중첩된 것이고, 제2 전압 신호는 접지 전압에 스위치 클락 신호가 중첩된 것일 수 있다. According to an embodiment, the first voltage signal may be a signal for generating data superimposed on a power voltage, and the second voltage signal may be a signal for generating a clock superimposed on a ground voltage. However, this is only an example, and the first voltage signal may be a signal for generating a clock superimposed on the power voltage, and the second voltage signal may be a signal for generating data superimposed on a ground voltage. As another example, the first voltage signal may be a power supply voltage and data superimposed, and the second voltage signal may be a ground voltage and a switch clock signal superimposed.

구체적으로, 제어부(124)는 전원 전압(VCC) 및 접지 전압(GND)을 출력하도록 전원부(125)를 제어할 수 있다. 제어부(124)는 전원 전압(VCC) 및 접지 전압(GND) 각각에 제1 신호(예로, 클락을 생성하기 위한 신호) 및 제2 신호(예로, 데이터를 생성하기 위한 신호)를 중첩하도록 신호생성부(126)를 제어할 수 있다.Specifically, the controller 124 may control the power supply 125 to output the power voltage VCC and the ground voltage GND. The control unit 124 generates a signal to superimpose a first signal (eg, a signal for generating a clock) and a second signal (eg, a signal for generating data) on each of the power supply voltage VCC and the ground voltage GND. The unit 126 can be controlled.

이때, 클락을 생성하기 위한 신호 및 데이터를 생성하기 위한 신호는 픽셀(111)에 포함된 픽셀회로에서의 기설정된 규칙에 따라 감지될 수 있고, 픽셀회로는 기설정된 규칙에 대응하여 데이터 및 클락을 생성할 수 있다. In this case, a signal for generating a clock and a signal for generating data may be detected according to a preset rule in the pixel circuit included in the pixel 111, and the pixel circuit may generate data and clock in response to the preset rule. Can be generated.

본 발명의 일 실시예에 따르면, 상기 제1 신호는 아날로그 데이터 신호이고, 상기 제2 신호는 스위치 클락 신호일 수 있다. 이때, 제2 신호는 데이터 기입기간 및 발광기간에 대응하는 스위치 클락일 수 있고, 픽셀회로는 이에 대응하여 동작을 수행할 수 있다.According to an embodiment of the present invention, the first signal may be an analog data signal, and the second signal may be a switch clock signal. In this case, the second signal may be a switch clock corresponding to the data writing period and the light emitting period, and the pixel circuit may perform an operation corresponding thereto.

도 6은 본 발명의 일 실시예에 따른 픽셀회로에 연결되는 접점이 감소된 표시장치를 도시한다.6 illustrates a display device with reduced contact points connected to a pixel circuit according to an exemplary embodiment of the present invention.

도 6을 참조하면, 본 발명의 표시부(110)의 픽셀(111)은 로우 구동부(123)와 연결된 로우 라인(RL)과 연결되는 접점 및 컬럼 구동부(122)와 연결된 컬럼 라인(CL)과 연결되는 접점을 포함할 수 있다. Referring to FIG. 6, the pixel 111 of the display unit 110 of the present invention is connected to a contact connected to the row line RL connected to the row driving unit 123 and a column line CL connected to the column driving unit 122. It may include a contact point.

컬럼 구동부(122)는 제1 전압 신호를 픽셀(111)로 전송할 수 있고, 로우 구동부(123)는 제2 전압 신호를 픽셀(111)로 전송할 수 있다. 예를 들어, 컬럼 구동부(122)는 전원 전압(VCC)에 데이터 생성 신호가 중첩된 신호를 픽셀(111)로 전송할 수 있고, 로우 구동부(123)는 접지 전압(GND)에 클락 생성 신호가 중첩된 신호를 픽셀(111)로 전송할 수 있다. 다른 실시예로 컬럼 구동부(122)는 전원 전압(VCC)에 클락 생성 신호가 중첩된 신호를 픽셀(111)로 전송할 수 있고, 로우 구동부(123)는 접지 전압(GND)에 데이터 생성 신호가 중첩된 신호를 픽셀(111)로 전송할 수 있다.The column driver 122 may transmit a first voltage signal to the pixel 111, and the row driver 123 may transmit a second voltage signal to the pixel 111. For example, the column driver 122 may transmit a signal in which the data generation signal is superimposed on the power voltage VCC to the pixel 111, and the row driver 123 is the clock generation signal superimposed on the ground voltage GND. The resulting signal may be transmitted to the pixel 111. In another embodiment, the column driver 122 may transmit a signal in which the clock generation signal is superimposed on the power voltage VCC to the pixel 111, and the row driver 123 has the data generation signal superimposed on the ground voltage GND. The resulting signal may be transmitted to the pixel 111.

또 다른 실시예로, 컬럼 구동부(122)는 접지 전압(GND)에 데이터 생성 신호가 중첩된 신호를 픽셀(111)로 전송할 수 있고, 로우 구동부(123)는 전원 전압(VCC)에 클락 생성 신호가 중첩된 신호를 픽셀(111)로 전송할 수 있다. 다른 실시예로 컬럼 구동부(122)는 접지 전압(GND)에 클락 생성 신호가 중첩된 신호를 픽셀(111)로 전송할 수 있고, 로우 구동부(123)는 전원 전압(VCC)에 데이터 생성 신호가 중첩된 신호를 픽셀(111)로 전송할 수 있다.In another embodiment, the column driver 122 may transmit a signal in which the data generation signal is superimposed on the ground voltage GND to the pixel 111, and the row driver 123 may transmit a clock generation signal to the power voltage VCC. The overlapped signal may be transmitted to the pixel 111. In another embodiment, the column driver 122 may transmit a signal in which the clock generation signal is superimposed on the ground voltage GND to the pixel 111, and the row driver 123 is the data generation signal superimposed on the power voltage VCC. The resulting signal may be transmitted to the pixel 111.

즉, 본 발명의 표시장치(30)는 데이터 신호 및 클락 신호를 전원 전압 및 접지 전압과 중첩하여 전송함으로써, 데이터 및/또는 클락 신호를 위한 별도의 라인을 줄일 수 있고, 종래의 표시장치보다 감소된 접점을 통해 구현될 수 있다. That is, the display device 30 of the present invention transmits the data signal and the clock signal by superimposing the power voltage and the ground voltage, thereby reducing separate lines for data and/or clock signals, and is reduced compared to a conventional display device. It can be implemented through the contact point.

도 7은 본 발명의 일 실시예에 따른 표시장치의 아날로그 구동 픽셀 회로의 타이밍 다이어그램을 도시한다.7 is a timing diagram of an analog driving pixel circuit of a display device according to an exemplary embodiment of the present invention.

도 7을 참조하면, 픽셀 회로는 컬럼(column) 라인을 통해 제1 전압 신호 및 로우(row) 라인을 통해 제2 전압 신호를 수신할 수 있다. 본 발명의 일 실시예에 따르면, 제1 전압 신호는 아날로그 데이터가 중첩된 전원 전압(VCC)일 수 있고, 제2 전압 신호는 스위치 클락 신호가 중첩된 접지 전압(GND)일 수 있다. Referring to FIG. 7, the pixel circuit may receive a first voltage signal through a column line and a second voltage signal through a row line. According to an embodiment of the present invention, the first voltage signal may be a power voltage VCC in which analog data is superimposed, and the second voltage signal may be a ground voltage GND in which the switch clock signal is superimposed.

아날로그 데이터는 레드(R), 그린(G) 및 블루(B) 각각에 대한 조도 조절을 위해 각각의 전압 레벨에 대한 정보를 포함할 수 있다. 스위치 클락 신호는 아날로그 데이터 신호에 포함된 레드(R), 그린(G) 및 블루(B) 데이터에 대한 신호 각각 대응하는 서브픽셀에 상기 아날로그 데이터를 기입(write) 또는 프로그래밍하기 위한 클락을 포함할 수 있다. 이때, 레드(R), 그린(G) 및 블루(B) 데이터에 대한 신호는 각각 대응되는 발광 소자에 인가하는 전압 레벨(예로 256 RGB 레벨)을 조절하여 조도를 조절할 수 있다. The analog data may include information on each voltage level in order to adjust illuminance for each of red (R), green (G), and blue (B). The switch clock signal includes a clock for writing or programming the analog data in subpixels respectively corresponding to signals for red (R), green (G) and blue (B) data included in the analog data signal. I can. In this case, the signal for red (R), green (G), and blue (B) data may be adjusted by adjusting a voltage level (for example, 256 RGB level) applied to a corresponding light emitting device, respectively.

제1 컬럼(column) 라인을 통해 수신되는 제1 전압 신호에 포함된 레드(R), 그린(G) 및 블루(B) 데이터는 스위치 클락 신호에 대응하여 제1 라인의 픽셀 회로에 기입(write)될 수 있다. The red (R), green (G) and blue (B) data included in the first voltage signal received through the first column line is written to the pixel circuit of the first line in response to the switch clock signal. ) Can be.

스위치 클락 신호는 픽셀 회로에 기입된 아날로그 데이터를 기초로 발광하도록 제어하기 위한 에미션(emission) 클락을 포함할 수 있다. 픽셀 회로는 에미션 클락에 응답하여 아날로그 데이터에 대응하도록 발광 소자(LED)를 발광하도록 제어할 수 있다. The switch clock signal may include an emission clock for controlling to emit light based on analog data written in the pixel circuit. The pixel circuit may control the light emitting element (LED) to emit light to correspond to analog data in response to the emission clock.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 픽셀 회로에서 신호 전달에 필요한 접점의 수를 절감할 수 있다. 즉, 단순화한 접점 구조로 전사(Pick & Place)의 수율 및 효율 증가가 가능할 수 있다. According to an embodiment of the present invention made as described above, it is possible to reduce the number of contacts required for signal transmission in the pixel circuit. That is, it is possible to increase the yield and efficiency of pick & place with a simplified contact structure.

도 8은 본 발명의 일 실시예에 따른 전력 소비를 최소화하는 표시장치의 아날로그 구동 픽셀 회로의 타이밍 다이어그램을 도시한다.8 is a timing diagram of an analog driving pixel circuit of a display device minimizing power consumption according to an embodiment of the present invention.

도 7에서 상술한 바와 같이, 픽셀 회로는 제1 컬럼 라인(Col.1)을 통해 제1 전압 신호 및 제1 로우 라인(Row 1)을 통해 제2 전압 신호를 수신할 수 있다. 본 발명의 일 실시예에 따르면, 제1 전압 신호는 아날로그 데이터가 중첩된 전원 전압(VCC)일 수 있고, 제2 전압 신호는 스위치 클락 신호가 중첩된 접지 전압(GND)일 수 있다.As described above in FIG. 7, the pixel circuit may receive a first voltage signal through the first column line Col. 1 and a second voltage signal through the first row line Row 1. According to an embodiment of the present invention, the first voltage signal may be a power voltage VCC in which analog data is superimposed, and the second voltage signal may be a ground voltage GND in which the switch clock signal is superimposed.

제1 컬럼 라인(Col.1)을 통해 수신된 제1 라인(1st Line)에 대응하는 아날로그 데이터는 스위치 클락 신호에 따라 제1 라인에 포함된 커패시터(1st Line Storage Capacitor)에 기입(write)될 수 있다. 이후, 스위치 클락 신호에 포함된 에미션(emission) 클락에 따라 아날로그 데이터는 발광될 수 있다. The analog data corresponding to the first line (1 st Line) received through the first column line (Col.1 ) is written to a capacitor (1 st Line Storage Capacitor) included in the first line according to the switch clock signal. ) Can be. Thereafter, analog data may be emitted according to an emission clock included in the switch clock signal.

한편, 본 발명의 일 실시예에 따르면, 제1 전압 신호 및 제2 전압 신호가 공급되는 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨은 기설정된 레벨값 이상 상승할 수 있다. 이에 따라, 아날로그 데이터에 대응하는 발광을 위한 제1 라인 출력 전류(1st Line Output current)는 비발광 기간 동안 흐르지 않을 수 있다.Meanwhile, according to an embodiment of the present invention, the voltage level of the second voltage signal may rise above a preset level value during a non-emission period of the pixel 111 to which the first voltage signal and the second voltage signal are supplied. Accordingly, the first line output current for light emission corresponding to the analog data (1 st Line Output current) can not flow during the non-emitting period.

이때, 비발광 기간은 픽셀의 프레임 기간 중 데이터 기입 기간 및 발광 기간을 제외한 기간일 수 있다. 도 8을 참조하면, 한 주기 프레임(V_Sync 기준) 중 데이터 기입 기간(PGM) 및 발광 기간(On-duty Period)을 제외한 기간이 비발광 기간일 수 있다. In this case, the non-emission period may be a period excluding the data writing period and the light emission period among the frame periods of the pixels. Referring to FIG. 8, a period excluding a data write period (PGM) and an on-duty period of one periodic frame (based on V_Sync) may be a non-emission period.

한편, 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨은 제1 값 이상 제2 값 미만이 되도록 상승할 수 있다. 일 실시예에 따르면, 제1 값은 픽셀(111)의 비발광 기간을 제외한 나머지 기간 동안의 제2 전압 신호 레벨 중 최대 전압 레벨일 수 있고, 제2 값은 전체 프레임 기간 동안의 제1 전압 신호 레벨 중 최소 전압 레벨일 수 있다. Meanwhile, during the non-emission period of the pixel 111, the voltage level of the second voltage signal may increase to be greater than or equal to the first value and less than the second value. According to an embodiment, the first value may be a maximum voltage level among the second voltage signal levels for a period other than the non-emission period of the pixel 111, and the second value is the first voltage signal for the entire frame period. It may be the minimum voltage level among the levels.

예를 들어, 도 8의 실시예에서 전원 전압(VCC)이 18V, 아날로그 데이터에 대한 전압 신호의 전압 폭이 6V인 경우, 제1 전압 신호는 전체 프레임 기간 중 18V 내지 24V 사이의 값을 가진다. 또한, 접지 전압(GND)이 2V를 가지고, 스위치 클락 전압 신호 전압 폭이 6V인 경우, 제2 전압 신호는 비발광 기간을 제외한 나머지 기간 동안 2V 내지 8V의 값을 가진다. 이 경우, 제1 값은 8V이고, 제2 값은 18V일 수 있고, 비발광 기간 동안 제2 전압 신호의 전압 레벨은 8V 이상 18V 미만으로 상승될 수 있다. For example, in the embodiment of FIG. 8, when the power supply voltage VCC is 18V and the voltage width of the voltage signal for analog data is 6V, the first voltage signal has a value between 18V and 24V during the entire frame period. In addition, when the ground voltage GND is 2V and the switch clock voltage signal voltage width is 6V, the second voltage signal has a value of 2V to 8V for the remaining periods excluding the non-emission period. In this case, the first value may be 8V, the second value may be 18V, and the voltage level of the second voltage signal may increase from 8V to less than 18V during the non-emission period.

본 발명의 일 실시예에 따르면, 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨과 상기 제2 값과의 차이가 기설정된 값보다 작도록 제2 전압 신호가 상승될 수 있다. 이때, 기설정된 값은 제1 값과 제2 값간 차이의 50%에 해당하는 값일 수도 있으나, 이는 일예에 불과할 뿐, 실시예에 따라 다양할 수 있음은 물론이다. According to an embodiment of the present invention, during a non-emission period of the pixel 111, the second voltage signal may be increased so that a difference between the voltage level of the second voltage signal and the second value is less than a preset value. In this case, the preset value may be a value corresponding to 50% of the difference between the first value and the second value, but this is only an example and may vary according to exemplary embodiments.

구체적으로, 제1 값이 8V, 제2 값이 18V이고, 기설정된 값이 제1 값과 제2 값간 차이의 50%으로 설정된 경우, 기설정된 값은 5V일 수 있다. 즉, 신호제어부(121)는 비발광 기간 동안 제2 전압 신호의 전압 레벨을 13V이상 18V 미만 중 어느 한 값이 되도록 제2 전압 신호를 생성할 수 있다. Specifically, when the first value is 8V, the second value is 18V, and the preset value is set to 50% of the difference between the first value and the second value, the preset value may be 5V. That is, the signal control unit 121 may generate the second voltage signal so that the voltage level of the second voltage signal becomes any one of 13V or more and less than 18V during the non-emission period.

상술한 실시예에 따르면, 비발광 기간 동안 전원 전압(VCC)과 접지 전압(GND) 간 차이가 줄어들고, 제1 라인 출력 전류(1st Line Output current)는 비발광 기간 동안 흐르지 않을 수 있다. 이에 따라, 본 발명에 따르면 비발광 기간 동안의 스태틱(static) 전류로 인한 낭비되는 전류가 최소화될 수 있다. According to the above-described embodiment, the difference between the power voltage VCC and the ground voltage GND during the non-emission period may be reduced, and the first line output current 1 st Line Output current may not flow during the non-emission period. Accordingly, according to the present invention, wasted current due to static current during a non-emission period can be minimized.

도 9는 본 발명의 일 실시예에 따른 전력 소비를 최소화하는 표시장치의 디지털 구동 픽셀 회로의 타이밍 다이어그램을 도시한다.9 is a timing diagram of a digital driving pixel circuit of a display device minimizing power consumption according to an embodiment of the present invention.

도 9를 참조하면, 픽셀 회로는 제1 컬럼 라인(Col. 1)을 통해 제1 전압 신호 및 제1 로우 라인(Row 1)을 통해 제2 전압 신호를 수신할 수 있다. 본 발명의 일 실시예에 따르면, 제1 전압 신호는 디지털 데이터 생성 신호가 중첩된 전원 전압(VCC)일 수 있고, 제2 전압 신호는 클락 생성 신호가 중첩된 접지 전압(GND)일 수 있다. Referring to FIG. 9, the pixel circuit may receive a first voltage signal through a first column line Col. 1 and a second voltage signal through a first row line Row 1. According to an embodiment of the present invention, the first voltage signal may be a power voltage VCC in which digital data generation signals are superimposed, and the second voltage signal may be a ground voltage GND in which the clock generation signal is superimposed.

본 발명의 일 실시예에 따른 픽셀 회로는 컬럼 라인(CL) 및 로우 라인(RL)을 통해 수신한 신호를 기초로 각각 데이터 및 클락을 생성할 수 있다. 구체적으로, 픽셀 회로는 데이터 생성 신호 및 클락 생성 신호가 모듈레이션된 전원 전압 및 접지 전압을 기초로 기설정된 규칙에 따라 데이터 및 클락을 생성할 수 있다.The pixel circuit according to the exemplary embodiment of the present invention may generate data and clocks, respectively, based on signals received through the column line CL and the row line RL. Specifically, the pixel circuit may generate data and a clock according to a preset rule based on a power voltage and a ground voltage in which the data generation signal and the clock generation signal are modulated.

상기 규칙은 픽셀 회로가 로우 라인(RL)을 통한 제2 전압 신호, 즉 접지 전압(GND)이 일정할 때, 컬럼 라인(CL)을 통한 제1 전압 신호, 즉 신호가 중첩된 전원 전압(VCC)의 상대적인 전압 변화를 감지하는 것일 수 있다. 또한, 상기 규칙은 픽셀 회로가 컬럼 라인(CL)을 통한 제1 전압 신호가 일정할 때, 로우 라인(RL)을 통한 제2 전압 신호의 상대적인 전압 변화를 감지 것일 수 있다. 또한, 상기 규칙은 픽셀 회로가 컬럼 라인(CL)을 통한 제1 전압 신호와 로우 라인(RL)을 통한 제2 전압 신호의 상대적인 전압 변화를 감지하는 것일 수 있다.The rule is that when the pixel circuit has a second voltage signal through the row line RL, that is, the ground voltage GND, the first voltage signal through the column line CL, that is, the power supply voltage VCC in which the signal is superimposed. ) May be to detect a relative voltage change. In addition, the rule may be that the pixel circuit detects a relative voltage change of the second voltage signal through the row line RL when the first voltage signal through the column line CL is constant. In addition, the rule may be that the pixel circuit detects a relative voltage change between the first voltage signal through the column line CL and the second voltage signal through the row line RL.

픽셀 회로는 감지된 상기 규칙에 따라 프로그래밍 수행(Program time), 에미션 수행(Emission time), 초기 설정(Initial setting), 데이터 신호 생성 및 클락 신호 생성 등 다양한 동작을 수행할 수 있다. The pixel circuit may perform various operations such as program time, emission time, initial setting, data signal generation, and clock signal generation according to the detected rule.

도 9를 참조하면, 픽셀 회로는 기설정된 규칙에 의해 제1 라인에 대응하는 제1 라인 데이터(1st Line Data) 및 제1 라인에 대응하는 클락 신호(1st Line Write & Gray CLK)를 생성할 수 있다. 제1 라인 데이터(1st Line Data)는 클락 신호(1st Line Write & Gray CLK)에 따라 기입(write)될 수 있고, 에미션(emission) 될 수 있다. Referring to FIG. 9, the pixel circuit generates first line data (1 st Line Data) corresponding to a first line and a clock signal (1 st Line Write & Gray CLK) corresponding to the first line according to a preset rule. can do. The first line data (1 st Line Data) may be written according to the clock signal (1 st Line Write & Gray CLK) and may be emitted.

한편, 본 발명의 일 실시예에 따르면, 제1 전압 신호 및 제2 전압 신호가 공급되는 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨은 기설정된 레벨값 이상 상승할 수 있다.Meanwhile, according to an embodiment of the present invention, the voltage level of the second voltage signal may rise above a preset level value during a non-emission period of the pixel 111 to which the first voltage signal and the second voltage signal are supplied.

이때, 비발광 기간은 픽셀의 프레임 기간 중 데이터 기입 기간 및 발광 기간을 제외한 기간일 수 있다. 도 9를 참조하면, 한 주기 프레임(V_Sync 기준) 중 데이터 기입 기간(PGM) 및 발광 기간을 제외한 기간이 비발광 기간일 수 있다. In this case, the non-emission period may be a period excluding the data writing period and the light emission period among the frame periods of the pixels. Referring to FIG. 9, a period excluding the data writing period PGM and the light emission period among one periodic frame (based on V_Sync) may be a non-emission period.

한편, 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨은 제1 값 이상 제2 값 미만이 되도록 상승할 수 있다. 일 실시예에 따르면, 제1 값은 픽셀(111)의 비발광 기간을 제외한 나머지 기간 동안의 제2 전압 신호 레벨 중 최대 전압 레벨일 수 있고, 제2 값은 전체 프레임 기간 동안의 제1 전압 신호 레벨 중 최소 전압 레벨일 수 있다. Meanwhile, during the non-emission period of the pixel 111, the voltage level of the second voltage signal may increase to be greater than or equal to the first value and less than the second value. According to an embodiment, the first value may be a maximum voltage level among the second voltage signal levels for a period other than the non-emission period of the pixel 111, and the second value is the first voltage signal for the entire frame period. It may be the minimum voltage level among the levels.

본 발명의 일 실시예에 따르면, 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨과 상기 제2 값과의 차이가 기설정된 값보다 작도록 제2 전압 신호가 상승될 수 있다. 이때, 기설정된 값은 제1 값과 제2 값간 차이의 50%에 해당하는 값일 수도 있으나, 이는 일예에 불과할 뿐, 실시예에 따라 다양할 수 있음은 물론이다. According to an embodiment of the present invention, during a non-emission period of the pixel 111, the second voltage signal may be increased so that a difference between the voltage level of the second voltage signal and the second value is less than a preset value. In this case, the preset value may be a value corresponding to 50% of the difference between the first value and the second value, but this is only an example and may vary according to exemplary embodiments.

상술한 실시예에 따르면, 비발광 기간 동안 제2 전압 신호의 전압 레벨이 제1 전압 신호와 상대적으로 차이가 작아지기 때문에, 비발광 기간 동안의 스태틱(static) 전류로 인한 낭비되는 전류가 최소화될 수 있다. According to the above-described embodiment, since the voltage level of the second voltage signal during the non-emission period is relatively smaller than the first voltage signal, the wasted current due to the static current during the non-emission period can be minimized. I can.

상술한 실시예에 따르면, 비발광 기간 동안 전원 전압(VCC)과 접지 전압(GND) 간 차이가 줄어들고, 제1 라인 출력 전류(1st Line Output current)는 비발광 기간 동안 흐르지 않을 수 있다. 이에 따라, 본 발명에 따르면 비발광 기간 동안의 스태틱(static) 전류로 인한 낭비되는 전류가 최소화될 수 있다. According to the above-described embodiment, the difference between the power voltage VCC and the ground voltage GND during the non-emission period may be reduced, and the first line output current 1 st Line Output current may not flow during the non-emission period. Accordingly, according to the present invention, wasted current due to static current during a non-emission period can be minimized.

도 10은 본 발명의 일 실시예에 따른 전력 소비를 최소화하는 표시장치의 아날로그 구동 픽셀 회로의 타이밍 다이어그램을 도시한다.10 is a timing diagram of an analog driving pixel circuit of a display device that minimizes power consumption according to an embodiment of the present invention.

도 7 내지 도 9에서는 접점을 최소화하기 위해 컬럼 라인(column) 및 로우 라인(row) 중 각각 선택적으로 전원 전압(VCC) 및 접지 전압(GND)이 중첩된 실시예를 도시하였다. 7 to 9 illustrate an embodiment in which the power voltage VCC and the ground voltage GND are selectively overlapped among column lines and row lines, respectively, in order to minimize contact points.

한편, 본 발명의 또 다른 실시예에 따르면, 표시장치(30)는 전원 전압(VCC) 및 접지 전압(GND) 중 하나의 전압만을 컬럼 라인(column) 및 로우 라인(row) 중 적어도 하나에 중첩하여 전송할 수 있다. 예를 들어, 전력 인가 상판을 통해서 접점의 수를 감소시키는 실시예의 경우, 3개의 접점을 통해 전력 전압(VCC), 접지 전압(GND), 데이터 및 클락을 픽셀 회로로 전달할 수 있다. Meanwhile, according to another embodiment of the present invention, the display device 30 overlaps only one of the power voltage VCC and the ground voltage GND on at least one of a column line and a row line. Can be transmitted. For example, in the case of reducing the number of contacts through the power application upper plate, the power voltage VCC, the ground voltage GND, data, and clock may be transmitted to the pixel circuit through the three contacts.

도 10을 참조하면, 픽셀 회로는 제1 컬럼 라인(Col. 1)을 통해 제1 전압 신호를 수신할 수 있고, 제1 로우 라인(Row 1)을 통해 제2 전압 신호를 수신할 수 있다. 이때, 제1 전압 신호는 아날로그 데이터만을 포함하는 신호일 수 있고, 제2 전압 신호는 스위치 클락 신호가 중첩된 접지 전압(GND)일 수 있다. 나아가 본 실시예에서는 전원 전압(VCC)은 별도의 접점을 통해서 픽셀 회로로 전송될 수 있다. Referring to FIG. 10, the pixel circuit may receive a first voltage signal through a first column line Col. 1 and a second voltage signal through a first row line Row 1. In this case, the first voltage signal may be a signal including only analog data, and the second voltage signal may be a ground voltage GND in which the switch clock signal is overlapped. Furthermore, in this embodiment, the power voltage VCC may be transmitted to the pixel circuit through a separate contact point.

본 실시예의 경우에도, 제1 전압 신호 및 제2 전압 신호가 공급되는 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨은 기설정된 레벨값 이상 상승할 수 있다. 이에 따라, 아날로그 데이터에 대응하는 발광을 위한 제1 라인 출력 전류(1st Line Output current)는 비발광 기간 동안 흐르지 않을 수 있다.Even in the case of the present embodiment, the voltage level of the second voltage signal may rise above a preset level during the non-emission period of the pixel 111 to which the first voltage signal and the second voltage signal are supplied. Accordingly, the first line output current for light emission corresponding to the analog data (1 st Line Output current) can not flow during the non-emitting period.

이때, 비발광 기간은 픽셀의 프레임 기간 중 데이터 기입 기간 및 발광 기간을 제외한 기간일 수 있다. 도 10을 참조하면, 한 주기 프레임(V_Sync 기준) 중 데이터 기입 기간(PGM) 및 발광 기간(On-duty Period)을 제외한 기간이 비발광 기간일 수 있다. In this case, the non-emission period may be a period excluding the data writing period and the light emission period among the frame periods of the pixels. Referring to FIG. 10, a period excluding a data writing period (PGM) and an on-duty period of one periodic frame (based on V_Sync) may be a non-emission period.

한편, 픽셀(111)의 비발광 기간 동안 제2 전압 신호의 전압 레벨은 제1 값 이상 제2 값 미만이 되도록 상승할 수 있다. 일 실시예에 따르면, 제1 값은 픽셀(111)의 비발광 기간을 제외한 나머지 기간 동안의 제2 전압 신호 레벨 중 최대 전압 레벨일 수 있고, 제2 값은 전체 프레임 기간 동안의 전원 전압(VCC) 중 최소 전압 레벨일 수 있다. Meanwhile, during the non-emission period of the pixel 111, the voltage level of the second voltage signal may increase to be greater than or equal to the first value and less than the second value. According to an embodiment, the first value may be a maximum voltage level among the second voltage signal levels for a period other than the non-emission period of the pixel 111, and the second value is the power supply voltage VCC for the entire frame period. ) May be the minimum voltage level.

상술한 실시예에 따르면, 비발광 기간 동안 전원 전압(VCC)과 접지 전압(GND) 간 차이가 줄어들고, 제1 라인 출력 전류(1st Line Output current)는 비발광 기간 동안 흐르지 않을 수 있다. 이에 따라, 본 발명에 따르면 비발광 기간 동안의 스태틱(static) 전류로 인한 낭비되는 전류가 최소화될 수 있다. According to the above-described embodiment, the difference between the power voltage VCC and the ground voltage GND during the non-emission period may be reduced, and the first line output current 1 st Line Output current may not flow during the non-emission period. Accordingly, according to the present invention, wasted current due to static current during a non-emission period can be minimized.

상술한 바와 같이, 도 8 내지 도 10의 실시예의 표시장치(30)는 픽셀(111)의 비발광 기간 중 제2 전압 신호를 기설정된 값 이상 상승시킬 수 있다. 이때, 제2 전압 신호는 일예에 불과하고, 표시장치(30)는 실시예에 따라 제1 전압 신호가 접지 전압(GND)과 중첩된 경우, 제1 전압 신호를 비발광 기간 중 기설정된 값 이상 상승시킬 수 있음은 물론이다. As described above, the display device 30 of the exemplary embodiment of FIGS. 8 to 10 may increase the second voltage signal by a predetermined value or more during the non-emission period of the pixel 111. At this time, the second voltage signal is only an example, and according to the embodiment, when the first voltage signal overlaps the ground voltage GND, the first voltage signal is equal to or greater than a preset value during the non-emission period. Of course, it can be raised.

본 발명의 일 실시예에 따른 표시장치(30)는 하나의 프레임 기간(V_Sync 기준 1주기)이 종료되면, 제2 전압 신호의 전압 레벨을 제2 신호의 전압 레벨로 다시 하강시킬 수 있다. 이때, 제2 신호는 접지 전압(GND)일 수 있다. When one frame period (one period based on V_Sync) ends, the display device 30 according to an exemplary embodiment of the present invention may lower the voltage level of the second voltage signal back to the voltage level of the second signal. In this case, the second signal may be the ground voltage GND.

한편, 본 발명의 일 실시예에 따른 표시장치(30)는 제2 전압 신호의 전압 레벨이 상기 기설정된 값보다 작아지는 경우, 픽셀 회로를 초기화시킬 수 있다. Meanwhile, the display device 30 according to an embodiment of the present invention may initialize the pixel circuit when the voltage level of the second voltage signal is smaller than the preset value.

구체적으로, 본 발명의 일 실시예에 따른 픽셀 회로는 POR 생성부(미도시)를 포함할 수 있다. 이때, POR 생성부는 예측가능하고 표준화된 전압을 제공하기 위한 회로구성일 수 있다. POR 생성부는 발광 소자가 항상 동일한 조건에서 발광을 수행할 수 있도록 기준 전류(reference current)를 제공할 수 있다. Specifically, the pixel circuit according to an embodiment of the present invention may include a POR generator (not shown). In this case, the POR generator may be a circuit configuration for providing a predictable and standardized voltage. The POR generator may provide a reference current so that the light emitting device can always emit light under the same conditions.

본 발명의 픽셀 회로는 제2 전압 신호의 전압 레벨이 기설정된 값 이상의 전압 레벨에서 상기 기설정된 값 이하의 전압 레벨로 변경되는 것으로 감지하면, 픽셀 회로를 초기화하도록 상기 POR 생성부를 제어할 수 있다. The pixel circuit of the present invention may control the POR generator to initialize the pixel circuit when it is detected that the voltage level of the second voltage signal is changed from a voltage level equal to or greater than a preset value to a voltage level equal to or lower than the preset value.

이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As described above, the present invention has been described with reference to the embodiments shown in the drawings, but these are only exemplary, and those of ordinary skill in the art will understand that various modifications and equivalent other embodiments are possible therefrom. . Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

10: 발광소자 어레이
20: 구동회로 기판
30: 표시장치
120: 구동부
121: 신호제어부
122: 컬럼 구동부
123: 로우 구동부
124: 제어부
125: 전원부
126: 신호생성부10: light emitting element array
20: driver circuit board
30: display device
120: drive unit
121: signal control unit
122: column driver
123: row drive
124: control unit
125: power supply
126: signal generation unit

Claims (6)

표시장치에 있어서,
복수의 픽셀을 포함하는 표시부;
제1 전압 신호 및 제2 전압 신호를 생성하는 신호제어부;
상기 픽셀 각각에 연결되어 컬럼(column) 라인을 통해 상기 픽셀로 상기 제1 전압 신호를 전달하는 컬럼 드라이버; 및
상기 픽셀 각각에 연결되어 로우(row) 라인을 통해 상기 픽셀로 상기 제2 전압 신호를 전달하는 로우 드라이버;를 포함하고,
상기 신호제어부는 상기 픽셀의 비발광 기간에 상기 제2 전압 신호의 전압 레벨이 기설정된 레벨값 이상 상승하도록 상기 제2 전압 신호를 생성하는 표시장치. In the display device,
A display unit including a plurality of pixels;
A signal control unit that generates a first voltage signal and a second voltage signal;
A column driver connected to each of the pixels to transmit the first voltage signal to the pixel through a column line; And
A row driver connected to each of the pixels to transmit the second voltage signal to the pixel through a row line; and
The signal control unit generates the second voltage signal so that the voltage level of the second voltage signal rises above a preset level value during a non-emission period of the pixel. 제1항에 있어서,
상기 제1 전압 신호는 전원 전압에 제1 신호가 중첩된 것이고, 상기 제2 전압 신호는 접지 전압에 제2 신호가 중첩된 것인 표시장치. The method of claim 1,
The first voltage signal is a power source voltage and a first signal superimposed, and the second voltage signal is a ground voltage and a second signal superposed. 제2항에 있어서,
상기 제1 신호는 아날로그 데이터 신호이고, 상기 제2 신호는 스위치 클락 신호이고,
상기 신호제어부는 기설정된 듀티비(duty ratio)를 기초로 상기 픽셀의 비발광 기간에 상기 제2 전압 신호의 전압 레벨이 기설정된 레벨값 이상 상승하도록 상기 제2 전압 신호를 생성하는 표시장치.The method of claim 2,
The first signal is an analog data signal, the second signal is a switch clock signal,
The signal control unit generates the second voltage signal so that the voltage level of the second voltage signal increases by more than a preset level value during a non-emission period of the pixel based on a preset duty ratio. 제2항에 있어서,
상기 제1 신호는 데이터 생성을 위한 신호이고, 상기 제2 신호는 클락 생성 신호이고,
상기 신호제어부는 상기 기설정된 듀티비(duty ratio)를 기초로 상기 픽셀의 비발광 기간에 상기 제2 전압 신호의 전압 레벨이 기설정된 레벨값 이상 상승하도록 상기 제2 전압 신호를 생성하는 표시장치.The method of claim 2,
The first signal is a signal for data generation, the second signal is a clock generation signal,
The signal control unit generates the second voltage signal so that the voltage level of the second voltage signal increases by more than a preset level value during a non-emission period of the pixel based on the preset duty ratio. 제1항에 있어서,
상기 기설정된 레벨값은 상기 제1 전압 신호의 최소 레벨 값 미만이고, 상기 제2 전압 신호의 최대 레벨 값 이상인 표시장치.The method of claim 1,
The preset level value is less than the minimum level value of the first voltage signal and is greater than or equal to the maximum level value of the second voltage signal. 제1항에 있어서,
상기 비발광 기간은 상기 픽셀의 프레임 기간 중 데이터 기입 기간 및 발광 기간을 제외한 기간인 표시장치.The method of claim 1,
The non-emission period is a period excluding a data writing period and a light emission period among the frame periods of the pixels.
KR1020190139742A 2015-09-25 2019-11-04 Pixel and Display comprising pixels KR102260511B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP20869701.1A EP3971877A4 (en) 2019-09-25 2020-09-11 Pixels and display apparatus comprising same
PCT/KR2020/012331 WO2021060751A1 (en) 2019-09-25 2020-09-11 Pixels and display apparatus comprising same
US17/763,429 US11817041B2 (en) 2019-09-25 2020-09-11 Pixels and display apparatus comprising same
US18/464,429 US20230419889A1 (en) 2015-09-25 2023-09-11 Pixels and display apparatus comprising same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20190118384 2019-09-25
KR1020190118384 2019-09-25

Publications (2)

Publication Number Publication Date
KR20210036232A true KR20210036232A (en) 2021-04-02
KR102260511B1 KR102260511B1 (en) 2021-06-07

Family

ID=73786500

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020190139741A KR102249441B1 (en) 2019-09-25 2019-11-04 Pixel and Display comprising pixels
KR1020190139742A KR102260511B1 (en) 2015-09-25 2019-11-04 Pixel and Display comprising pixels
KR1020200030387A KR102259863B1 (en) 2015-09-25 2020-03-11 Pixel and Display comprising pixels
KR1020200037068A KR102189930B1 (en) 2015-09-25 2020-03-26 Pixel and Display comprising pixels

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020190139741A KR102249441B1 (en) 2019-09-25 2019-11-04 Pixel and Display comprising pixels

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020200030387A KR102259863B1 (en) 2015-09-25 2020-03-11 Pixel and Display comprising pixels
KR1020200037068A KR102189930B1 (en) 2015-09-25 2020-03-26 Pixel and Display comprising pixels

Country Status (1)

Country Link
KR (4) KR102249441B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102389188B1 (en) * 2021-03-05 2022-04-21 주식회사 센소니아 Display device with improved ease of manufacture and driving method of the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080001870A (en) * 2006-06-30 2008-01-04 엘지전자 주식회사 Light emitting display and method for driving the same
WO2019008262A1 (en) * 2017-07-04 2019-01-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Led display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058093B1 (en) * 2004-07-09 2011-08-24 삼성전자주식회사 Organic light emitting display
TW201108186A (en) * 2009-08-20 2011-03-01 Ene Technology Inc LED display system and related control method
TW201430809A (en) * 2013-01-11 2014-08-01 Sony Corp Display panel, pixel chip, and electronic apparatus
KR101942466B1 (en) * 2018-06-28 2019-04-17 주식회사 사피엔반도체 Pixel and Display comprising pixels

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080001870A (en) * 2006-06-30 2008-01-04 엘지전자 주식회사 Light emitting display and method for driving the same
WO2019008262A1 (en) * 2017-07-04 2019-01-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Led display device

Also Published As

Publication number Publication date
KR20210036241A (en) 2021-04-02
KR102189930B1 (en) 2020-12-11
KR102260511B1 (en) 2021-06-07
KR102259863B1 (en) 2021-06-07
KR102249441B1 (en) 2021-05-10
KR20210036231A (en) 2021-04-02

Similar Documents

Publication Publication Date Title
US11645975B2 (en) Pixel driving circuit
TWI801494B (en) Display panel
TWI820083B (en) Display panel and method for driving the display panel
US20210049957A1 (en) Pixel and display device including the same
KR102260511B1 (en) Pixel and Display comprising pixels
KR102257302B1 (en) Display
KR102131266B1 (en) Pixel and Display comprising pixels
KR102147402B1 (en) Pixel and Display comprising pixels
KR102256737B1 (en) Pixel and Display comprising pixels
KR20210053821A (en) Pixel and Display comprising pixels
CN111083855B (en) Data driving circuit suitable for micro LED
CN111179818A (en) Micro LED display device
US11817041B2 (en) Pixels and display apparatus comprising same
KR102249440B1 (en) Digital Gamma Correction Display and the Driving Method thereof
KR102399370B1 (en) Pixel and Display comprising pixels
US11735106B2 (en) Display device
US20240062714A1 (en) Pixel and display apparatus of which static power consumption is reduced
KR20210142949A (en) μLED DISPLAY DEVICE AND CONTROL METHOD THEREOF
KR20200093941A (en) Data driver
KR20200085250A (en) Micro Display
CN117136400A (en) LED display pixel

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right