KR20210036099A - 표시 패널, 상기 표시 패널을 포함하는 표시 장치 및 상기 표시 패널의 제조 방법 - Google Patents

표시 패널, 상기 표시 패널을 포함하는 표시 장치 및 상기 표시 패널의 제조 방법 Download PDF

Info

Publication number
KR20210036099A
KR20210036099A KR1020190118114A KR20190118114A KR20210036099A KR 20210036099 A KR20210036099 A KR 20210036099A KR 1020190118114 A KR1020190118114 A KR 1020190118114A KR 20190118114 A KR20190118114 A KR 20190118114A KR 20210036099 A KR20210036099 A KR 20210036099A
Authority
KR
South Korea
Prior art keywords
layer
disposed
electrode
display panel
light conversion
Prior art date
Application number
KR1020190118114A
Other languages
English (en)
Inventor
이정은
김철호
김남국
최성우
이환건
문영균
이지훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190118114A priority Critical patent/KR20210036099A/ko
Publication of KR20210036099A publication Critical patent/KR20210036099A/ko

Links

Images

Classifications

    • H01L27/3246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3211—
    • H01L27/322—
    • H01L51/5203—
    • H01L51/5237—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 패널이 개시된다. 표시 패널은, 광을 출력하는 하부 기판 및 하부 기판 상에 배치되는 상부 기판을 포함하고, 상부 기판은, 하부 기판 상에 배치되고, 하부 기판으로부터 출력된 광을 변환하는 제1광 변환층, 제1광 변환층 상에 배치되고, 제1광 변환층으로부터 출력된 광을 투과시키는 제1컬러 필터층 및 하부 기판 상에 배치되고, 제1광 변환층과 제1컬러 필터층을 에워싸도록 형성되는 제1기판을 포함한다.

Description

표시 패널, 상기 표시 패널을 포함하는 표시 장치 및 상기 표시 패널의 제조 방법{DISPLAY PANEM, DISPLAY APPARATUS INCLUDING THE DISPLAY PANEM AND MANUFACTURING METHOD OF THE DISPLAY}
본 개시는 발광 소자를 포함하는 표시 패널, 상기 표시 패널을 포함하는 표시 장치 및 상기 표시 패널의 제조 방법에 관한 것이다.
표시 장치는 영상을 구현하기 위한 표시 패널을 포함한다. 상기 표시 패널은 광을 방출하는 발광층을 포함할 수 있고, 특정한 색을 구현하기 위해 광 변환층과 컬러 필터층을 더 포함할 수 있다.
한편, 서로 다른 색을 구현하는 광 변환층과 컬러 필터층 사이에서 광이 새어나가는 빛샘 현상이 일어나지 않도록 상기 광 변환층과 컬러 필터층을 색 별로 분리시킬 필요가 있다.
본 개시가 해결하고자 하는 과제는 발광층을 분리하는 뱅크를 이용하여 광 변환층 및 컬러 필터층을 분리함으로써, 하나의 뱅크 구조로 발광층, 광 변환층 및 컬러 필터층 모두를 분리시킬 수 있는 표시 패널, 상기 표시 패널을 포함하는 표시 장치 및 상기 표시 패널의 제조 방법을 제공하는 것에 있다.
본 개시의 실시 예들에 따른 표시 패널은, 기판, 기판 상에 배치되고 표시 패널을 제어하기 위한 구동 소자층, 구동 소자층 상에 배치된 제1전극, 구동 소자층 위에 배치되고 제1전극을 분리시키기 위한 뱅크층, 제1전극 상에 배치되어 광을 출력하기 위한 발광층, 발광층 상에 배치되는 제2전극, 제2전극 상에 배치되고 출력된 광을 변환하는 광 변환층 및 광 변환층 상에 배치되고 광 변환층으로부터 변환된 광을 선택적으로 투과시키는 컬러 필터층을 포함하고, 뱅크층의 높이는 발광층의 높이보다 크고, 발광층, 광 변환층 및 컬러 필터층은 뱅크층 사이에 배치된다.
본 개시의 실시 예들에 따른 표시 장치는, 커버 윈도우, 커버 윈도우 아래에 배치되고, 광을 방출하는 표시 패널 및 커버 윈도우 및 표시 패널을 수용하기 위한 백 커버를 포함하고, 표시 패널은, 기판, 기판 상에 배치되고 표시 패널을 제어하기 위한 구동 소자층, 구동 소자층 상에 배치된 제1전극, 구동 소자층 위에 배치되고 제1전극을 분리시키기 위한 뱅크층, 제1전극 상에 배치되어 광을 출력하기 위한 발광층, 발광층 상에 배치되는 제2전극, 제2전극 상에 배치되고 출력된 광을 변환하는 광 변환층 및 광 변환층 상에 배치되고 광 변환층으로부터 변환된 광을 선택적으로 투과시키는 컬러 필터층을 포함하고, 뱅크층의 높이는 발광층의 높이보다 크고, 발광층, 광 변환층 및 컬러 필터층은 뱅크층 사이에 배치된다.
본 개시의 실시 예들에 따른 표시 패널의 제조 방법은, 기판 상에 구동 소자층을 형성하는 단계, 구동 소자층 상에 제1전극을 형성하는 단계, 제1전극 상에 뱅크층을 형성하는 단계, 광을 출력하는 발광층을 뱅크층 사이에 형성하는 단계, 발광층 상에 제2전극을 형성하는 단계, 출력된 광을 변환하는 광 변환층을 제2전극 상에 형성하는 단계, 광 변환층으로부터 변환된 광을 선택적으로 투과시키는 컬러 필터층을 광 변환층 상에 형성하는 단계를 포함하고, 뱅크층의 높이는 발광층의 높이보다 크고, 발광층, 광 변환층 및 컬러 필터층은 뱅크층 사이에 배치된다.
본 개시의 실시 예들에 따르면, 하나의 뱅크층의 형성에 따라 발광층, 광 변환층 및 컬러 필터층 모두가 분리될 수 있는 효과가 있다.
본 개시의 실시 예들에 따르면, 발광층을 분리시키기 위한 뱅크(또는 격벽)이외에 광 변환층 및 컬러 필터층을 분리시키기 위한 별도의 뱅크를 추가적으로 형성할 필요가 없는 효과가 있다.
본 개시의 실시 예들에 따르면, 표시 패널의 제조 비용 및 제조 시간이 감소될 수 있다.
도 1은 본 개시의 실시 예들에 따른 표시 패널을 포함하는 표시 장치를 나타낸다.
도 2는 본 개시의 실시 예들에 따른 표시 패널을 나타낸다.
도 3은 본 개시의 실시 예들에 다른 구동 소자층을 나타낸다.
도 4는 본 개시의 실시 예들에 따른 표시 패널의 제조 방법을 나타내는 플로우 차트이다.
도 5 내지 도 14는 본 개시의 실시 예들에 따른 표시 패널의 제조 방법을 설명하기 위한 도면이다.
도 15 및 도 16은 본 개시의 실시 예들에 따른 표시 패널에 포함되는 층들의 표면을 나타내는 도면이다.
이하, 첨부된 도면들을 참조하여 본 개시의 실시 예들을 설명한다.
도 1은 본 개시의 실시 예들에 따른 표시 장치를 나타낸다. 도 1을 참조하면, 표시 장치(1000)는 커버 윈도우(10), 표시 패널(20) 및 백 커버(30)를 포함할 수 있다.
표시 장치(1000)는 이미지 또는 영상을 표시할 수 있는 장치일 수 있다. 예컨대, 표시 장치(1000)는 TV, 스마트 폰(smartphone), 태블릿 PC(tablet personal computer), 이동 전화기(mobile phone), 화상 전화기, 전자북 리더기(e-book reader), 컴퓨터(computer), 카메라(camera), 또는 웨어러블 장치(wearable device) 등을 의미할 수 있으나, 이에 한정되지 않는다.
커버 윈도우(10)는 표시 패널(20)로부터 출력되는 광을 투과시켜 외부로 표시할 수 있다. 실시 예들에 따라, 커버 윈도우(10)는 표시 패널(20)로부터 제공되는 광을 투과시키는 투광 영역(TA) 및 광을 투과시키지 않는 차광 영역(BA)을 포함할 수 있다. 예컨대, 차광 영역(BA)은 베젤일 수 있다.
실시 예들에 따라, 커버 윈도우(10)는 투광 영역(TA)만을 포함할 수 있다. 이 경우, 표시 패널(20)로부터 출력되는 광은 커버 윈도우(10)의 모든 면을 통해 출력될 수 있다.
커버 윈도우(10)는 투명한 재질일 수 있다. 실시 예들에 따라, 커버 윈도우(10)는 유리, 플라스틱, 사파이어, 크리스탈 또는 필름 등일 수 있으나, 이에 한정되는 것은 아니며, 표시 패널(20)로부터 출력되는 광을 투과시킬 수 있는 임의의 재질일 수 있다.
표시 패널(20)은 커버 윈도우(10) 아래에 배치될 수 있다. 표시 패널(20)에서 출력되는 광은 커버 윈도우(10)를 통해 출력될 수 있다.
표시 패널(20)은 광이 출력되는 복수의 화소 영역들(PA)을 포함할 수 있다. 후술하는 바와 같이, 하나의 화소 영역(PA)은 적어도 하나의 광 변환층 및 적어도 하나의 컬러 필터층을 포함할 수 있다. 예컨대, 하나의 화소 영역(PA)은 적색광, 녹색광 및 청색광 중 어느 하나 및 이들의 조합을 출력할 수 있다.
백 커버(30)는 표시 장치(1000)의 최하단에 배치되고, 커버 윈도우(10) 및 표시 패널(20)을 수용할 수 있다. 실시 예들에 따라, 백 커버(30)는 커버 윈도우(10)와 결합되어 표시 패널(20)을 수용할 수 있다.
백 커버(30)는 강성을 갖는 물질로 구성될 수 있다.
도 2는 본 개시의 실시 예들에 따른 표시 패널을 나타낸다. 도 2는 도 1에 도시된 화소 영역(PA)의 단면도를 나타낼 수 있다. 도 2를 참조하면, 표시 패널(20)은 기판(110), 구동 소자층(120), 제1전극(130), 발광층(EML), 제2전극(140), 제1봉지층(150), 광 변환층(CVL), 제2봉지층(160) 및 컬러 필터층(CFL)을 포함할 수 있다. 표시 패널(20)에 따르면, 구동 소자층(120)의 제어에 따라 발광층(EML)이 광을 방출하고, 발광층(EML)으로부터 방출된 광이 광 변환층(CVL)에 의해 변환되고, 변환된 광이 컬러 필터층(CFL)을 지나 외부로 방출될 수 있다.
실시 예들에 따라, 표시 패널(20)은 컬러 필터층(CFL) 상에 배치되는 평탄화층(170)을 더 포함할 수 있다.
기판(110)은 베이스 기판으로서, 유리, 석영, 세라믹, 또는 플라스틱 등의 절연성 물질을 포함할 수 있다.
구동 소자층(120)은 기판(110) 상에 배치될 수 있다. 구동 소자층(120)은 표시 패널(20)을 구동하기 위한 구동 소자를 포함할 수 있다. 실시 예들에 따라, 구동 소자층은 박막 트랜지스터(thin film transistor (TFT))를 포함할 수 있다.
구동 소자층(120)은 산화물 반도체 물질 또는 다결정 실리콘으로 이루어지는 반도체층, 상기 반도체층 상에 배치되는 게이트 절연막, 상기 게이트 절연막 상에 형성되는 게이트 전극, 상기 게이트 전극 상에 배치되는 층간 절연막 및 상기 층간 절연막 상에 형성되는 소스 전극과 드레인 전극을 포함하는 박막 트랜지스터를 포함할 수 있다.
실시 예들에 따라, 기판(110)과 구동 소자층(120) 사이에 버퍼층이 배치될 수 있다. 즉, 표시 패널(20)은 기판(110) 상에 배치되는 버퍼층을 더 포함할 수 있고, 구동 소자층(120)은 버퍼층 상에 배치될 수 있다.
버퍼층은 기판(110)을 통해 외부로부터 수분 또는 기체가 침투하는 것을 방지할 수 있다. 실시 예들에 따라, 버퍼층은 무기 물질을 포함할 수 있다. 예컨대, 버퍼층은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산질화막(SiON), 티타늄 산화막(TiOx), 및 알루미늄 산화막(AlOx) 중 어느 하나를 포함할 수 있다. 예컨대, 버퍼층은 복수의 층들이 적층된 다중 층(multiple layers)일 수 있다.
제1전극(130)은 구동 소자층(120)상에 배치될 수 있다. 제1전극(130)은 구동 소자층(120)과 전기적으로 연결될 수 있다. 예컨대, 제1전극(130)은 제1전극(130) 및 구동 소자층(120) 사이에 형성된 컨택홀(hole)을 통해 구동 소자층(120)에 포함된 박막 트랜지스터의 소스 전극 또는 드레인 전극과 연결될 수 있다.
제1전극(130)은 정공(hole)을 주입할 수 있는 양극(anode)일 수 있다. 실시 예들에 따라, 제1전극(130)은 발광층(EML)으로 정공을 제공할 수 있다.
실시 예들에 따라, 제1전극(130)은 알루미늄(Al), 티타늄(Ti), 은(Ag) 등의 금속 물질, 인듐-틴-옥사이드(indium-tin-oxide (ITO)) 또는 인듐-징크-옥사이드(indium-zinc-oxide (IZO))와 같은 투명 도전성 물질 및 이들의 조합을 포함할 수 있다.
뱅크층(BNL)은 구동 소자층(120) 위에 배치되어 발광 영역(EA)을 정의할 수 있다. 실시 예들에 따라, 뱅크층(BNL)은 제1전극(130), 발광층(EM), 광 변환층(CVL) 및 컬러 필터층(CFL)을 물리적으로 분리할 수 있다. 예컨대, 제1전극(130), 발광층(EM), 광 변환층(CVL) 및 컬러 필터층(CFL)은 뱅크층(BNL)에 의해 끊어질 수 있다.
즉, 뱅크층(BNL)은 제1전극(130) 및 발광층(EML)을 복수 개의 영역으로 구분함으로써 발광 영역(EA)을 정의할 수 있다. 이에 따라, 발광층(EML)은 뱅크층(BNL)에 의해 구획된 발광 영역(EA)으로 광을 출력할 수 있다.
뱅크층(BNL)은 발광층(EML) 및 광 변환층(CVL) 보다 높게 배치될 수 있다. 실시 예들에 따라, 뱅크층(BNL)의 상면(US1)은 발광층(EML)의 상면(US2)보다 높게 배치될 수 있고, 광 변환층(CVL)의 상면(US3)보다 높게 배치될 수 있다.
또한, 뱅크층(BNL)은 발광층(EML), 광 변환층(CVL) 및 컬러 필터층(CFL) 중 적어도 하나와 수평 방향으로 중첩되도록 배치될 수 있다.
뱅크층(BNL)은 뱅크들(BN1~BN4)을 포함할 수 있다. 뱅크들(BN1~BN4) 각각은 발광층(EML), 광 변환층(CVL) 및 컬러 필터층(CFL) 사이에 배치될 수 있다. 뱅크들(BN1~BN4)이 배치됨으로써 발광층(EML), 광 변환층(CVL) 및 컬러 필터층(CFL)은 뱅크들(BN1~BN4)에 의해 분리될 수 있다.
뱅크층(BNL)은 발광층(EML), 광 변환층(CVL) 및 컬러 필터층(CFL)으로부터 출력되는 광을 차단 또는 흡수하여 광이 유출되는 현상(빛샘 현상)을 방지할 수 있다. 예컨대, 뱅크층(BNL)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어질 수 있다. 예컨대, 뱅크층(BNL)은 광을 차단할 수 있는 물질(예컨대, 유색 물질)로 이루어질 수 있다.
비록 도 2에는 뱅크들(BN1~BN4) 각각이 사다리꼴(tapered) 형태로 도시되어 있으나, 본 개시의 실시 예들이 뱅크들(BN1~BN4)의 형태에 한정되는 것은 아니다. 예컨대, 뱅크들(BN1~BN4) 각각은 평행사변형, 직사각형, 삼각형, 타원형 등 다양한 형태를 가질 수 있다. 즉, 뱅크들(BN1~BN4)은 구동 소자층(120)으로부터 수직 방향으로 연장되는 임의의 구조(또는 형태)를 가질 수 있다. 본 개시의 실시 예들에 따르면, 광 변환층(CVL) 및 컬러 필터층(CFL)을 분리시키기 위해 추가의 격벽을 형성할 필요 없이, 구동 소자층(120) 상에 배치된 뱅크층(BNL)을 이용하여 광 변환층(CVL) 및 컬러 필터층(CFL)을 분리시킬 수 있는 효과가 있다.
발광층(EML)은 제1전극(130) 및 제2전극(140) 사이에 배치될 수 있고, 발광층(EML)은 뱅크층(BNL)에 의해 분리될 수 있다. 즉, 발광층(EML)은 뱅크층(BNL) 사이에 배치될 수 있고, 뱅크층(BNL) 상에는 발광층(EML)이 배치되지 않을 수 있다.
발광층(EML)은 발광 영역들(EM1~EM3)을 포함할 수 있고, 발광 영역들(EM1~EM3)은 뱅크층(BNL)에 의해 이격될 수 있다. 예컨대, 발광층(EML)은 뱅크층(BNL)에 의해 분리되어 발광 영역들(EM1~EM3)의 측면은 뱅크층(BLN)과 접촉될 수 있다.
발광층(EML)은 구동 소자층(120)의 제어에 따라 외부로 광을 방출할 수 있다. 예컨대, 발광층(EML)은 백색광 또는 청색광을 출력할 수 있으나, 이에 한정되는 것은 아니다. 발광층(EML)은 유기 OLED(organic LED)를 포함할 수 있으나, 이에 한정되는 것은 아니며, 광을 출력할 수 있는 임의의 소자를 포함할 수 있다.
실시 예들에 따라, 발광층(EML)은 액상 물질을 도포하는 프린팅 공정에 따라 형성될 수 있다. 예컨대, 상기 프린팅 공정은 잉크젯 프린팅, 스크린 프린팅, 스프레이 프린팅, 스핀 코팅 또는 슬릿 코팅일 수 있으나, 이에 한정되는 것은 아니다.
제2전극(140)은 발광층(EML) 및 뱅크층(BNL) 상에 배치될 수 있다. 실시 예들에 따라, 제2전극(140)은 뱅크층(BNL) 및 발광층(EML)의 표면을 따라 배치될 수 있다. 상술한 바와 같이, 뱅크층(BNL)은 발광층(EML) 보다 높게 형성되어 있으므로, 제2전극(140)은 뱅크층(BNL) 및 발광층(EML)의 표면을 따라 오목부를 형성할 수 있다. 상기 오목부는 뱅크들(BN1~BN4) 사이 및 발광 영역들(EM1~EM3) 상에 형성될 수 있다. 상기 오목부에는 광 변환층(CVL) 및 컬러 필터층(CFL)이 배치될 수 있다.
제2전극(140)은 구동 소자층(120)과 전기적으로 연결될 수 있다. 실시 예들에 따라, 제2전극(140)은 별도의 비아 또는 컨택홀을 통해 구동 소자층(120)과 전기적으로 연결될 수 있다.
제2전극(140)은 전자(EMectron)를 주입할 수 있는 음극(cathode)일 수 있다. 실시 예들에 따라, 제2전극(140)은 발광층(EML)으로 전자를 제공할 수 있다. 예컨대, 제2전극(140)은 알루미늄(Al), 티타늄(Ti), 은(Ag) 등의 금속 물질, 인듐-틴-옥사이드(indium-tin-oxide (ITO)) 또는 인듐-징크-옥사이드(indium-zinc-oxide (IZO))와 같은 투명 도전성 물질 및 이들의 조합을 포함할 수 있다.
실시 예들에 따라, 발광층(EML)은 발광 물질들을 포함하고, 발광층(EML)에서 제1전극(130)으로부터 주입된 정공과 제2전극(140)으로부터 주입된 전자가 만나고, 상기 정공과 상기 전자의 결합에 따라 광이 발생할 수 있다. 실시 예들에 따라, 발광층(EML)은 제1전극(130) 상에 배치되어 제1전극(130)으로부터 정공이 주입되는 정공주입층(hole injection layer (HIL), 상기 정공주입층 상에 배치되어 주입된 정공의 이동을 돕는 정공수송층(hole transporting layer (HTL)), 제2전극(140) 상에 배치되어 제2전극(140)으로부터 전자가 주입되는 전자주입층(electron injection layer (EIL)), 상기 전자주입층으로부터 주입된 전자의 이동을 돕는 전자수송층(electron transporting layer (ETL)) 및 상기 정공수송층 및 상기 전자수송층 사이에 배치되는 발광 물질층을 포함할 수 있다. 예컨대, 발광 물질층은 유기 발광 물질 또는 양자 점과 같은 발광 물질을 포함할 수 있다.
실시 예들에 따라, 제1전극(130), 발광층(EML) 및 제2전극(140)은 자발광 소자를 구성할 수 있다. 예컨대, 자발광 소자는 유기 발광 다이오드(organic light emitting diode (OLED)) 소자, 양자점 발광 다이오드(quantum dot light emitting diode) 또는 마이크로 LED(micro LED)일 수 있으나, 이에 한정되는 것은 아니다.
제1봉지층(150)은 제2전극(140) 및 광 변환층(CVL) 사이에 배치될 수 있다. 또한, 제1봉지층(150)은 제2전극(140)의 표면을 따라 제2전극(140)상에 배치될 수 있다. 실시 예들에 따라, 제1봉지층(150)은 뱅크들(BN1~BN4) 사이에서 오목부를 형성할 수 있고, 상기 오목부에는 광 변환층(CVL)이 배치될 수 있다. 예컨대, 제1봉지층(150)은 광 변환층(CVL)과 접촉되어 광 변환층(CVL)을 에워쌀 수 있다.
제1봉지층(150)은 외부 수분이나 공기가 제2전극(140) 또는 발광층(EML)로 침투하는 것을 방지할 수 있다. 예컨대, 제1봉지층(150)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산질화막(SiON), 티타늄 산화막(TiOx), 및 알루미늄 산화막(AlOx) 중 어느 하나의 무기층을 포함할 수 있다. 또한, 제1봉지층(150)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리 아미드 수지(polyamide resin), 폴리 이미드 수지(polyimide resin) 및 불소 수지 중 적어도 하나의 물질을 포함하는 유기층을 더 포함할 수 있다. 상기 무기층과 상기 유기층은 교번하여 적층될 수 있고, 상기 유기층의 높이는 상기 무기층의 높이보다 더 높을 수 있다.
제1봉지층(150)은 표면의 적어도 일부가 소수성으로 형성될 수 있다. 예를 들어, 제1봉지층(150)은 유기 절연물에 불소(F)와 같은 소수성 물질을 혼합한 용액을 도포한 후 포토리소그라피 공정을 통해 형성될 수 있다. 실시 예들에 따라, 제1봉지층(150)의 상부 표면이 소수성 성질을 가지며 나머지 부분은 친수성 성질을 가질 수 있으나, 이에 한정되는 것은 아니다. 제1봉지층(150)은 전체 부분이 소수성을 가질 수도 있다.
실시 예들에 따라, 제1봉지층(150)은 생략될 수 있다. 예컨대, 제2전극(140)의 표면 처리를 통해 제1봉지층(150)의 기능이 달성되는 경우, 제1봉지층(150)은 생략될 수 있다.
광 변환층(CVL)은 뱅크층(BNL)에 의해 정의된 발광 영역(EA)에 배치될 수 있다. 또한, 광 변환층(CVL)은 제1봉지층(150) 상에 배치될 수 있다. 실시 예들에 따라, 광 변환층(CVL)은 제1봉지층(150)에 의해 형성된 오목부에 배치될 수 있다. 예컨대, 광 변환층(CVL)은 제2전극(140)에 의해 둘러싸일 수 있다.
광 변환층(CVL)은 뱅크층(BNL)(및 제2전극(140))에 의해 물리적으로 이격될 수 있다.
광 변환층(CVL)은 광 변환 영역들(CV1~CV3)을 포함할 수 있고, 광 변환 영역들(CV1~CV3)은 뱅크층(BNL)(및 제2전극(140))에 의해 이격될 수 있다. 예컨대, 광 변환 영역들(CV1~CV3)의 측면은 제2전극(140)과 접촉될 수 있다.
본 개시의 실시 예들에 따르면 광 변환층(CVL)을 분리시키기 위한 별도의 격벽 형성 없이, 발광층(EML)을 분리시키는 뱅크층(BNL)에 의해 광 변환층(CVL) 또한 분리될 수 있다. 즉, 하나의 뱅크층(BNL)으로 발광층(EML) 및 광 변환층(CVL) 모두가 분리될 수 있으므로 표시 패널(20)의 제조 공정을 단순화할 수 있는 효과가 있다.
광 변환층(CVL)은 발광층(EML)으로부터 출력되는 광을 변환하고, 변환된 광을 출력할 수 있다. 실시 예들에 따라, 광 변환층(CVL)은 발광층(EML)로부터 출력되는 광을 적색광, 녹색광 및 청색광 중 어느 하나로 변환할 수 있다. 예컨대, 광 변환 영역들(CV1~CV3) 각각은 대응하는 발광 영역들(EM1~EM3) 각각으로부터 출력된 광을 변환하고, 변환된 광을 출력할 수 있다.
광 변환층(CVL)은 복수의 변환 입자들(CP)을 포함할 수 있다. 실시 예들에 따라, 광 변환층(CVL)은 복수의 변환 입자들(CP) 및 복수의 변환 입자들(CP)을 위한 용매(solvent)를 포함할 수 있다. 상기 용매는 투명할 수 있다. 복수의 변환 입자들(CP) 각각은 입사되는 광의 일부를 흡수하고 변환된 광을 출력하거나, 또는 입사되는 광을 투과시킬 수 있다. 복수의 변환 입자들(CP)로 광이 입사될 때, 복수의 변환 입자들(CP)은 입사되는 광에 포함된 에너지를 이용하여 입사되는 광의 일부를 변환시키고, 변환된 광을 출력할 수 있다. 예컨대, 변환 입자(CP)는 양자점(quantum dot)일 수 있다.
실시 예들에 따라, 광 변환층(CVL)에 포함된 변환 입자들(CP) 각각으로부터 출력되는 광의 색은 서로 다를 수 있다. 실시 예들에 따라, 광 변환 영역들(CV1~CV3) 각각은 발광층(EML)으로부터 출력되는 광을 서로 다른 파장대의 광으로 변환하여 출력할 수 있다.
제2봉지층(160)은 광 변환층(CVL) 및 컬러 필터층(CFL) 사이에 배치될 수 있다. 또한, 제2봉지층(160)은 광 변환층(CVL) 및 제1봉지층(150) 상에 배치되어, 광 변환층(CVL) 및 제1봉지층(150) 모두와 접촉될 수 있다. 실시 예들에 따라, 제2봉지층(160)은 뱅크들(BN1~BN4) 사이에서 오목부를 형성할 수 있고, 상기 오목부에는 컬러 필터층(CFL)이 배치될 수 있다. 예컨대, 제2봉지층(160)은 컬러 필터층(CFL)과 접촉되어 컬러 필터층(CFL)을 에워쌀 수 있다.
제2봉지층(160)은 외부 수분이나 공기가 침투하는 것을 방지할 수 있고, 광 변환층(CVL)과 컬러 필터층(CFL) 사이의 접촉을 차단할 수 있다. 실시 예들에 따라, 제2봉지층(160)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산질화막(SiON), 티타늄 산화막(TiOx), 및 알루미늄 산화막(AlOx) 중 어느 하나의 무기층을 포함할 수 있고, 복수의 무기층들이 교번하여 적층된 다중막으로 형성될 수 있다.
제2봉지층(160)은 표면의 적어도 일부가 소수성으로 형성될 수 있다. 예를 들어, 제2봉지층(160)은 유기 절연물에 불소(F)와 같은 소수성 물질을 혼합한 용액을 도포한 후 포토리소그라피 공정을 통해 형성될 수 있다. 실시 예들에 따라, 제2봉지층(160)의 상부 표면이 소수성 성질을 가지며 나머지 부분은 친수성 성질을 가질 수 있으나, 이에 한정되는 것은 아니다. 제2봉지층(160)은 전체 부분이 소수성을 가질 수도 있다.
실시 예들에 따라, 제2봉지층(160)은 생략될 수 있다. 예컨대, 광 변환층(CVL)의 표면 처리를 통해 제2봉지층(160)의 기능이 달성되는 경우, 제2봉지층(160)은 생략될 수 있다.
컬러 필터층(CFL)은 뱅크층(BNL)에 의해 정의된 발광 영역(EA)에 배치될 수 있다. 또한, 컬러 필터층(CFL)은 제2봉지층(160) 상에 배치될 수 있다. 실시 예들에 따라, 컬러 필터층(CFL)은 제2봉지층(160)에 의해 형성된 오목부에 배치될 수 있다.
컬러 필터층(CFL)은 컬러 필터들(CF1~CF3)을 포함할 수 있고, 컬러 필터들(CF1~CF3)은 뱅크층(BNL)(및 뱅크층(BNL) 위에 적층된 다른 층들(140~160))에 의해 이격될 수 있다. 예컨대, 컬러 필터들(CF1~CF3)의 측면은 제2봉지층(160)과 접촉될 수 있다.
컬러 필터층(CFL)은 광 변환층(CVL)으로부터 출력되는 광을 투과시킬 수 있다. 실시 예들에 따라, 컬러 필터층(CFL)은 특정 파장대의 광을 투과시키고, 상기 특정 파장대가 아닌 다른 파장대의 광은 흡수하거나 차단할 수 있다. 예컨대, 컬러 필터층(CFL)은 각각은 적색광, 녹색광 및 청색광 중 어느 하나를 투과시킬 수 있다.
컬러 필터층(CFL)의 컬러 필터들(CF1~CF3) 각각은 대응하는 광 변환 영역들(CV1~CV3)으로부터 출력된 광을 투과시킬 수 있다. 예컨대, 제1컬러 필터(CF1)는 제1광 변환 영역(CV1)으로부터 출력되는 광을 투과시킬 수 있고, 제2컬러 필터(CF2)는 제2광 변환 영역(CV2)으로부터 출력되는 광을 투과시킬 수 있고, 제3컬러 필터(CF3)는 제3광 변환 영역(CV3)으로부터 출력되는 광을 투과시킬 수 있다.
본 개시의 실시 예들에 따르면 컬러 필터층(CFL)을 분리시키기 위한 별도의 격벽 형성 없이, 발광층(EML)을 분리시키는 뱅크층(BNL)에 의해 컬러 필터층(CFL) 또한 분리될 수 있다. 즉, 하나의 뱅크층(BNL)의 형성에 따라 발광층(EML), 광 변환층(CVL) 및 컬러 필터층(CFL) 모두가 분리될 수 있으므로 표시 패널(20)의 제조 공정을 단순화할 수 있는 효과가 있다.
평탄화층(170)은 컬러 필터층(CFL) 및 제2봉지층(160) 상에 배치될 수 있다. 실시 예들에 따라, 평탄화층(170)은 컬러 필터층(CFL) 상에 배치되어 컬러 필터층(CFL)을 보호하고, 컬러 필터층(CFL)의 표면을 평탄화할 수 있다.
예컨대, 평탄화층(170)은 유기 절연막 및 무기 절연막 중 적어도 하나를 포함하고, 컬러 필터층(CFL)의 표면 상에 형성되어 컬러 필터층(CFL)의 표면을 평탄화할 수 있다.
예컨대, 평탄화층(170)은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 필름 또는 투명 폴리이미드(polyimide) 필름과 같은 플라스틱 필름일 수 있고, 점착제를 통해 컬러 필터층(CFL) 상에 부착되어 컬러 필터층(CFL)을 평탄화할 수 있다.
비록 도 2에는 컬러 필터층(CFL)의 높이가 제2봉지층(160)의 높이보다 낮은 것으로 도시되어 있으나, 본 개시의 실시 예들이 컬러 필터층(CFL)의 높이에 한정되는 것은 아니다. 예컨대, 컬러 필터층(CFL)은 제2봉지층(160) 보다 높게 형성될 수도 있다.
도 3은 본 개시의 실시 예들에 따른 구동 소자층을 나타낸다. 도 1 내지 도 3을 참조하면, 표시 패널(20)은 기판(110) 및 구동 소자층(120)을 포함할 수 있다.
구동 소자층(120)은 화소를 구성하는 회로 소자들(예를 들어, 트랜지스터 및 커패시터 등) 및 배선들을 포함할 수 있다.
기판(110) 상에는 광 차단층(LS) 및 구동 전압(예컨대, 저전위 구동 전압)이 인가되는 전원 라인(PL)이 배치될 수 있다. 광 차단층(LS)은 트랜지스터(T)의 액티브 패턴(ACT), 특히, 채널(CH)과 평면상에서 중첩되도록 배치되어, 외부광으로부터 산화물 반도체 소자를 보호할 수 있다. 본 명세서에서는, 기판(110) 상에 전원 라인(PL)이 배치되는 것으로 설명하나, 본 실시 예가 이로써 한정되지 않는다. 즉, 다양한 실시 예에서 전원 라인(PL)은 화소에 임의의 신호 또는 전원을 인가하기 위한 임의의 전극층으로 대체될 수 있다.
버퍼층(BUF)은 광 차단층(LS) 및 전원 라인(PL)을 커버하도록 기판(110) 상에 배치된다. 버퍼층(BUF)은 기판(110)으로부터 이온이나 불순물이 확산되는 것을 방지하고, 수분 침투를 차단할 수 있다. 또한, 버퍼층(BUF)은 기판(110)의 표면 평탄도를 향상시킬 수 있다. 버퍼층(BUF)은 산화물 및 질화물 등의 무기물, 유기물 또는 유무기 복합물을 포함할 수 있으며, 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 버퍼층(BUF)은 실리콘 옥사이드(silicon oxide), 실리콘 나이트라이드(silicon nitride), 실리콘 옥사이드로 이루어진 삼중층 이상의 구조를 가질 수 있다.
버퍼층(BUF) 상에는 액티브 패턴(ACT)이 형성될 수 있다. 액티브 패턴(ACT)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 실리콘계 반도체 물질로는 비정질 실리콘(Amorphous Silicon) 또는 다결정 실리콘(Polycrystalline Silicon)이 이용될 수 있다. 산화물계 반도체 물질로는 4원계 금속 산화물인 인듐 주석 갈륨 아연 산화물(InSnGaZnO), 3원계 금속 산화물인 인듐 갈륨 아연 산화물(InGaZnO), 인듐 주석 아연 산화물(InSnZnO), 인듐 알루미늄 아연 산화물(InAlZnO), 주석 갈륨 아연 산화물(SnGaZnO), 알루미늄 갈륨 아연 산화물(AlGaZnO), 주석 알루미늄 아연 산화물(SnAlZnO), 2원계 금속 산화물인 인듐 아연 산화물(InZnO), 주석 아연 산화물(SnZnO), 알루미늄 아연 산화물(AlZnO), 아연 마그네슘 산화물(ZnMgO), 주석 마그네슘 산화물(SnMgO), 인듐 마그네슘 산화물(InMgO), 인듐 갈륨 산화물(InGaO), 인듐 산화물(InO), 주석 산화물(SnO), 아연 산화물(ZnO) 등이 이용될 수 있다.
액티브 패턴(ACT)은 p형 또는 n형의 불순물을 포함하는 소스 영역(SR)과 드레인 영역(DR), 및 소스 영역(SR) 및 드레인 영역(DR) 사이에 형성된 채널(CH)을 포함할 수 있다.
게이트 절연층(GI)은 후술되는 게이트 전극(GE) 및 제1 연결 전극(CN1)이 형성될 영역에 대응하여 배치될 수 있다. 예를 들어, 게이트 절연층(GI)은 액티브 패턴(ACT)의 채널(CH) 상에 형성될 수 있다. 또한, 게이트 절연층(GI)은 버퍼층(BUF) 상에서 전원 라인(PL)과 인접하거나 적어도 일 영역이 중첩되게 형성될 수 있다. 게이트 절연층(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.
게이트 절연층(GI) 상에는 제1 도전층이 배치될 수 있다. 제1 도전층은 제1 게이트층일 수 있다.
제1 도전층은 게이트 전극(GE)을 포함할 수 있다. 게이트 전극(GE)은 액티브 패턴(ACT)의 채널(CH)에 대응하는 위치에 배치될 수 있다. 게이트 전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트 전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(GE)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
제1 도전층은 제1 연결 전극(CN1)을 더 포함할 수 있다. 제1 연결 전극(CN1)은 전원 라인(PL)과 인접하거나 적어도 일 영역이 중첩되게 배치될 수 있다. 제1 연결 전극(CN1)은 게이트 전극(GE)과 동일한 물질로 구성되고, 게이트 전극(GE)과 동일한 공정을 통해 형성될 수 있으나, 본 개시의 실시 예들이 이에 한정되는 것은 아니다.
제1 도전층 상에는 층간 절연층(ILD)이 형성될 수 있다. 층간 절연층(ILD)은 제1 도전층을 구성하는 게이트 전극(GE)과 제1 연결 전극(CN1)을 커버한다. 층간 절연층(ILD)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다.
다양한 실시 예에서, 층간 절연층(ILD)은 다층으로 구성될 수 있고, 다층의 층간 절연층(ILD)들 사이에 도전층들이 더 형성될 수 있다. 층간 절연층(ILD)들 사이에 형성되는 도전층들은, 예를 들어 트랜지스터(T)의 보조 게이트 전극과 같은 회로 소자의 전극들 및 구동 라인들을 더 포함할 수 있다.
층간 절연층(ILD) 상에는 제2 도전층이 형성될 수 있다. 제2 도전층은 소스-드레인층일 수 있다.
제2 도전층은 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 층간 절연층(ILD) 상에 소정 간격 이격되어 배치된다. 소스 전극(SE) 및 드레인 전극(DE)은 층간 절연층(ILD)을 관통하는 컨택홀을 통해 액티브 패턴(ACT)의 소스 영역(SR) 및 드레인 영역(DR)에 각각 연결될 수 있다.
소스 전극(SE) 및 드레인 전극(DE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
소스 전극(SE), 드레인 전극(DE), 게이트 전극(GE) 및 이들에 대응되는 액티브 패턴(ACT)은 트랜지스터(T)를 구성할 수 있다. 트랜지스터(T)는 예를 들어, 구동 트랜지스터(DT) 또는 스위칭 트랜지스터(ST)일 수 있다. 도 4에서는, 드레인 전극(DE)이 발광 소자(LD)의 제1 전극(AE)에 연결되는 구동 트랜지스터(DT)가 예로써 도시되었다.
제2 도전층은 제2 연결 전극(CN2)을 더 포함할 수 있다. 제2 연결 전극(CN2)은 층간 절연층(ILD) 및 버퍼층(BUF)을 관통하는 컨택홀을 통해 전원 라인(PL)과 접속된다. 도시되진 않았지만, 제2 연결 전극(CN2)은 층간 절연층(ILD)을 관통하는 컨택홀을 통해 제1 연결 전극(CN1)과 더 접속될 수 있다. 제2 연결 전극(CN2)은 소스 전극(SE) 및 드레인 전극(DE)과 동일한 물질로 구성될 수 있으며, 단일층 또는 다중층으로 형성될 수 있다.
제2 도전층 상에는 패시베이션막(PAS)이 형성될 수 있다. 패시베이션막(PAS)은 하부의 소자들을 보호하기 위한 절연막으로, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다.
패시베이션막(PAS) 상에는 오버코트층(OC)이 형성될 수 있다. 오버코트층(OC)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 구성될 수 있다.
다양한 실시 예에서, 패시베이션막(PAS)과 오버코트층(OC) 중 어느 하나는 생략될 수 있다.
제1전극(130)은 오버코트층(OC) 상에 형성된다. 제1전극(130)은 투과형 전극 또는 반사형 전극일 수 있다. 예를 들어, 표시 패널(20)이 배면 발광형인 경우 제1전극(130)은 투과형 전극일 수 있고, 표시 패널(20)이 전면 발광형인 경우 제1전극(130)은 반사형 전극일 수 있다.
제1전극(130)은 오버코트층(OC)과 패시베이션막(PAS)을 관통하는 비아홀을 통해 트랜지스터(T)의 드레인 전극(DE)과 연결된다. 제1전극(130)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명 도전 물질로 구성될 수 있다. 제1전극(130)이 반사형 전극일 때, 제1전극(130)은 반사층을 포함할 수 있다. 반사층은 알루미늄(Al), 구리(Cu), 은(Ag), 니켈(Ni) 또는 이들의 합금으로 이루어질 수 있다. 일 실시 예에서, 반사층은 APC(은/팔라듐/구리 합금)로 구성될 수 있다.
뱅크(BN)는 오버코트층(OC) 상에 형성될 수 있다. 뱅크(BN)는 화소의 발광 영역(EA)을 정의하는 화소 정의막일 수 있다. 뱅크(BN)는 제1전극(130)의 일부 영역, 예를 들어 중심부를 노출하되, 나머지 영역, 예를 들어 가장자리를 커버하도록 형성될 수 있다. 노출된 제1전극(130)의 면적은, 충분한 개구율을 확보할 수 있도록, 가능한 최대치로 설계하는 것이 바람직할 수 있다. 뱅크(BN)에 의해 커버되지 않은 제1전극(130)의 노출 영역이 화소의 발광 영역(EA)으로 정의될 수 있다.
뱅크(BN)는 표면의 적어도 일부가 소수성으로 형성될 수 있다. 예를 들어, 뱅크(BN)는 유기 절연물에 불소(F)와 같은 소수성 물질을 혼합한 용액을 도포한 후 포토리소그라피 공정을 통해 형성될 수 있다. 포토리소그라피 공정 시 조사되는 광에 의해 불소와 같은 소수성 물질이 뱅크(BN)의 상부로 이동할 수 있고, 그에 따라, 뱅크(BN)의 상부 표면이 소수성 성질을 가지며 나머지 부분은 친수성 성질을 가질 수 있다. 다만, 본 실시 예의 기술적 사상은 이로써 한정되지 않으며, 뱅크(BN)는 전체 부분이 소수성을 가질 수도 있다. 상기와 같은 소수성 뱅크(BN)는 이후에 발광층(EML)이 잉크젯 공정을 통해 형성될 때, 화소 영역(PA)들 사이에서 잉크가 섞이지 않도록 하는 댐(dam) 역할을 수행할 수 있다.
도 4는 본 개시의 실시 예들에 따른 표시 패널의 제조 방법을 나타내는 플로우 차트이고, 도 5 내지 도 11은 본 개시의 실시 예들에 따른 표시 패널의 제조 방법을 나타낸다. 도 4 내지 도 11을 참조하여 표시 패널의 제조 방법을 설명한다.
도 5에 도시된 바와 같이, 표시 패널(20)을 제조하기 위해 기판(110) 상에 구동 소자층(120)을 형성한다(S1010). 실시 예들에 따라, 반도체층, 상기 반도체층 상에 배치되는 게이트 절연막, 상기 게이트 절연막 상에 형성되는 게이트 전극, 상기 게이트 전극 상에 배치되는 층간 절연막 및 상기 층간 절연막 상에 형성되는 소스 전극과 드레인 전극을 포함하는 박막 트랜지스터를 형성함으로써 구동 소자층(120)을 형성할 수 있다. 예컨대, 구동 소자층(120)은 증착 또는 패터닝 기법에 의해 형성될 수 있다.
실시 예들에 따라, 구동 소자층(120)의 형성 전에 기판(110)과 구동 소자층(120) 사이에 버퍼층이 더 형성될 수 있다.
도 6에 도시된 바와 같이, 구동 소자층(120) 상에 제1전극(130)을 형성한다(S1020). 실시 예들에 따라, 제1전극(130)은 금속 물질 및 투명 도전성 물질을 이용하여 형성될 수 있다.
도 7에 도시된 바와 같이, 구동 소자층(120) 상에 뱅크층(BNL)을 형성한다(S1030). 실시 예들에 따라, 뱅크층(BNL)은 제1전극(130)을 패터닝하여 형성될 수 있고, 이에 따라 제1전극(130)의 측면이 노출될 수 있다.
뱅크층(BNL)의 표면(예컨대, 뱅크들(BN1~BN4)의 측면)의 특성을 조절할 수 있다. 실시 예들에 따라, 뱅크층(BNL)의 표면의 특성이 친수성 및 소수성 중 어느 하나의 특성을 띄도록 상기 표면을 처리할 수 있다. 예컨대, 플라즈마 표면 처리 또는 SAM(self assembly monolayer) 처리를 통해 뱅크층(BNL)의 표면의 특성을 조절할 수 있다.
도 8에 도시된 바와 같이, 제1전극(130) 상에 발광층(EML)을 형성한다(S1040). 실시 예들에 따라, 발광층(EML)은 뱅크층(BNL) 사이에 형성되어 뱅크층(BNL)에 의해 분리될 수 있다.
또한, 발광층(EML)의 상면(US2)은 뱅크층(BNL)의 상면(US1)보다 낮게 배치될 수 있다. 이에 따라, 본 개시의 실시 예들에 따른 뱅크층(BNL)은 발광층(EML)을 분리시킬 수 있다.
발광층(EML)은 액상 물질을 도포하는 프린팅 공정에 따라 형성될 수 있다. 상기 액상 물질이 도포된 후 경화됨으로써 발광층(EML)이 형성될 수 있다. 예컨대, 상기 프린팅 공정은 잉크젯 프린팅, 스크린 프린팅, 스프레이 프린팅, 스핀 코팅 또는 슬릿 코팅일 수 있으나, 이에 한정되는 것은 아니다. 한편, 발광층(EML)이 프린팅 공정에 따라 형성될 때, 발광층(EML)의 표면의 형태는 뱅크층(BNL)의 특성에 따라 달라질 수 있다. 예컨대, 발광층(EML)의 표면의 형태는 뱅크층(BNL)의 특성에 따라 오목하거나, 평탄하거나 또는 볼록할 수 있다.
도 9에 도시된 바와 같이, 발광층(EML) 및 뱅크층(BNL) 상에 제2전극(140)을 형성한다(S1050). 실시 예들에 따라, 제2전극(140)은 알루미늄(Al), 티타늄(Ti), 은(Ag) 등의 금속 물질, 인듐-틴-옥사이드(indium-tin-oxide (ITO)) 또는 인듐-징크-옥사이드(indium-zinc-oxide (IZO))와 같은 투명 도전성 물질을 이용하여 형성될 수 있다.
실시 예들에 따라, 제2전극(140)은 뱅크층(BNL)과 발광층(EML) 상에 증착되어 형성될 수 있으나, 이에 한정되는 것은 아니다.
앞서 설명한 바와 같이, 뱅크층(BNL)은 발광층(EML) 보다 높게 형성되어 있으므로, 제2전극(140)은 뱅크층(BNL) 및 발광층(EML)의 표면을 따라 오목부를 형성할 수 있다.
도 10에 도시된 바와 같이, 제2전극(140) 상에 제1봉지층(150)을 형성한다(S1060). 실시 예들에 따라, 제1봉지층(150)은 제2전극(140)의 표면을 따라 형성될 수 있고, 이에 따라, 제2전극(140)과 마찬가지로 오목부를 형성할 수 있다.
실시 예들에 따라, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON), 티타늄 산화물(TiOx), 알루미늄 산화물(AlOx), 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리 아미드 수지(polyamide resin), 폴리 이미드 수지(polyimide resin) 및 불소 수지 중 적어도 하나를 이용하여 제1봉지층(150)을 형성할 수 있다.
실시 예들에 따라, 제1봉지층(150)의 표면의 특성이 친수성 및 소수성 중 어느 하나의 특성을 띄도록 상기 표면을 처리할 수 있다. 예컨대, 플라즈마 표면 처리 또는 SAM(self assembly monolayer) 처리를 통해 제1봉지층(150)의 표면의 특성을 조절할 수 있다.
도 11에 도시된 바와 같이, 제1봉지층(150) 상에 광 변환층(CVL)을 형성한다(S1070). 실시 예들에 따라, 광 변환층(CVL)은 제1봉지층(150)에 의해 형성된 오목부 내에 형성될 수 있다. 이에 따라, 광 변환층(CVL)의 광 변환 영역들(CV1~CV3) 각각은 서로 이격될 수 있다. 예컨대, 광 변환 영역들(CV1~CV3)의 측면은 제1봉지층(150)과 접촉될 수 있다. 상술한 바와 같이, 제1봉지층(150)의 오목부는 뱅크층(BNL)이 발광층(EML)보다 높게 배치됨에 따라 형성된 것이므로, 결과적으로, 광 변환층(CVL)은 뱅크층(BNL)에 의해 분리된다.
광 변환층(CVL)은 액상 물질을 도포하는 프린팅 공정에 따라 형성될 수 있다. 예컨대, 복수의 변환 입자들(CP)을 포함하는 액상 물질을 도포함으로써 광 변환층(CVL)을 형성할 수 있다. 상기 액상 물질이 도포된 후 경화됨으로써 광 변환층(CVL)이 형성될 수 있다. 예컨대, 상기 프린팅 공정은 잉크젯 프린팅, 스크린 프린팅, 스프레이 프린팅, 스핀 코팅 또는 슬릿 코팅일 수 있으나, 이에 한정되는 것은 아니다. 한편, 광 변환층(CVL)이 프린팅 공정에 따라 형성될 때, 광 변환층(CVL)의 표면의 형태는 제1봉지층(150)의 특성에 따라 달라질 수 있다. 예컨대, 광 변환층(CVL)의 표면의 형태는 제1봉지층(150)의 특성에 따라 오목하거나, 평탄하거나 또는 볼록할 수 있다.
도 12에 도시된 바와 같이, 광 변환층(CVL) 상에 제2봉지층(160)을 형성한다(S1080). 실시 예들에 따라, 제2봉지층(160)은 제1봉지층(150) 및 광 변환층(CVL)의 표면을 따라 형성될 수 있고, 이에 따라, 오목부를 형성할 수 있다.
실시 예들에 따라, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON), 티타늄 산화물(TiOx), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 이용하여 제2봉지층(160)을 형성할 수 있다.
실시 예들에 따라, 제2봉지층(160)의 표면의 특성이 친수성 및 소수성 중 어느 하나의 특성을 띄도록 상기 표면을 처리할 수 있다. 예컨대, 플라즈마 표면 처리 또는 SAM(self assembly monolayer) 처리를 통해 제2봉지층(160)의 표면의 특성을 조절할 수 있다.
도 13에 도시된 바와 같이, 제2봉지층(160) 상에 컬러 필터층(CFL)을 형성한다(S1090). 실시 예들에 따라, 컬러 필터층(CFL)은 제2봉지층(160)에 의해 형성된 오목부 내에 형성될 수 있다. 이에 따라, 컬러 필터층(CFL)의 컬러 필터들(CF1~CF3) 각각은 서로 이격될 수 있다. 예컨대, 컬러 필터들(CF1~CF3)의 측면은 제2봉지층(160)과 접촉될 수 있다. 상술한 바와 같이, 제2봉지층(160)의 오목부는 뱅크층(BNL)이 발광층(EML)보다 높게 배치됨에 따라 형성된 것이므로, 결과적으로, 컬러 필터층(CFL)은 뱅크층(BNL)에 의해 분리된다.
컬러 필터층(CFL)은 액상 물질을 도포하는 프린팅 공정에 따라 형성될 수 있다. 액상 물질이 도포된 후 경화됨으로써 컬러 필터층(CFL)이 형성될 수 있다. 예컨대, 상기 프린팅 공정은 잉크젯 프린팅, 스크린 프린팅, 스프레이 프린팅, 스핀 코팅 또는 슬릿 코팅일 수 있으나, 이에 한정되는 것은 아니다. 한편, 컬러 필터층(CFL)이 프린팅 공정에 따라 형성될 때, 컬러 필터층(CFL)의 표면의 형태는 제2봉지층(160)의 특성에 따라 달라질 수 있다. 예컨대, 컬러 필터층(CFL)의 표면의 형태는 제2봉지층(160)의 특성에 따라 오목하거나, 평탄하거나 또는 볼록할 수 있다.
도 14에 도시된 바와 같이, 컬러 필터층(CFL) 상에 평탄화층(170)을 형성한다(S1100). 실시 예들에 따라, 평탄화층(170)은 컬러 필터층(CFL) 상에 배치되어 광학 필터층(CFL)의 표면을 평탄화할 수 있다.
본 개시의 실시 예들에 따르면 발광층(EML)을 분리시키는 뱅크층(BNL)이 발광층(EML) 보다 높게 형성되고, 이러한 뱅크층(BNL)의 구조로 인해 광 변환층(CVL) 및 컬러 필터층(CFL) 또한 분리될 수 있다. 즉, 하나의 뱅크층(BNL)의 형성에 따라 발광층(EML), 광 변환층(CVL) 및 컬러 필터층(CFL) 모두가 분리될 수 있으므로 표시 패널(20)의 제조 공정을 단순화할 수 있는 효과가 있다.
도 15 및 도 16은 본 개시의 실시 예들에 따른 표시 패널에 포함되는 층들의 표면을 나타내는 도면이다. 도 15 및 도 16를 참조하면, 프린팅 공정에 따라 형성된 용액층(SL) 및 용액층(SL) 측면에 배치되는 측벽(SW)이 예시적으로 도시되어 있다.
실시 예들에 따라, 표시 패널(20)의 층들 중 용액층(SL)은 프린팅 공정에 따라 형성된 층들을 의미하고, 측벽(SW)은 용액층(SL)과 맞닿을 수 있는 층들을 의미한다. 예컨대, 용액층(SL)은 발광층(EML), 광 변환층(CVL) 및 컬러 필터층(CFL) 중 어느 하나를 나타낼 수 있고, 측벽(SW)은 이들 층들과 맞닿을 수 있는 뱅크층(BNL), 제1봉지층(150) 및 제2봉지층(160) 중 어느 하나를 나타낼 수 있다.
용액 공정에 의해 용액층(SL)이 형성될 때, 유기 용액과 측벽(SW) 사이의 장력에 의해 용액층(SL)의 중심 영역과 측벽(SW)에 인접한 가장자리 영역 사이에서 용액층(SL)의 높이 차이가 발생할 수 있다.
도 15에 도시된 바와 같이, 용액층(SL)은 중심부의 높이가 측벽(SW)과 접하는 부분의 높이보다 높은, 볼록한 형태로 형성될 수 있다. 실시 예들에 따라, 측벽(SW)의 표면이 소수성인 경우 용액층(SL)은 중심부의 높이가 측벽(SW)과 접하는 부분의 높이보다 크도록 형성될 수 있다. 예컨대, 용액층(SL)은 중심부에서 높이가 가장 높고 측벽(SW)과 접하는 부분에서 높이가 가장 낮을 수 있다.
도 16에 도시된 바와 같이, 용액층(SL)은 중심부의 높이가 측벽(SW)과 접하는 부분의 높이보다 낮은 오목한 형태로 형성될 수 있다. 예컨대, 용액층(SL)은 중심부에서 높이가 가장 낮고, 측벽(SW)과 접하는 부분에서 높이가 가장 높을 수 있다. 실시 예들에 따라, 측벽(SW)의 표면이 친수성인 경우 용액층(SL)은 중심부의 높이가 측벽(SW)과 접하는 부분의 높이보다 작도록 형성될 수 있다. 예컨대, 용액층(SL)은 중심부에서 높이가 가장 낮고 측벽(SW)과 접하는 부분에서 높이가 가장 높을 수 있다.
또한, 실시 예들에 따라 용액층(SL)의 두께 균일도 향상을 위한 구조들(예를 들어, 친수성 뱅크 등)이 배치될 수 있고, 용액층(SL)은 균일한 높이를 가질 수도 있다.
본 개시는 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
20: 표시 패널 110: 기판
120: 구동 소자층 130: 제1전극
EML: 발광층 BNL: 뱅크층
CVL: 광 변환층 CFL: 컬러 필터층
140: 제2전극 150: 제1봉지층
160: 제2봉지층 170: 평탄화층

Claims (20)

  1. 표시 패널에 있어서,
    기판;
    상기 기판 상에 배치되고 상기 표시 패널을 제어하기 위한 구동 소자층;
    상기 구동 소자층 상에 배치된 제1전극;
    상기 구동 소자층 위에 배치되고 상기 제1전극을 분리시키기 위한 뱅크층;
    상기 제1전극 상에 배치되어 광을 출력하기 위한 발광층;
    상기 발광층 상에 배치되는 제2전극;
    상기 제2전극 상에 배치되고 출력된 광을 변환하는 광 변환층; 및
    상기 광 변환층 상에 배치되고 상기 광 변환층으로부터 변환된 광을 선택적으로 투과시키는 컬러 필터층을 포함하고,
    상기 뱅크층의 높이는 상기 발광층의 높이보다 크고,
    상기 발광층, 상기 광 변환층 및 상기 컬러 필터층은 상기 뱅크층 사이에 배치되는,
    표시 패널.
  2. 제1항에 있어서,
    상기 구동 소자층은 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 포함하는,
    표시 패널.
  3. 제1항에 있어서,
    상기 제1전극의 측면은 상기 뱅크층에 의해 노출되는,
    표시 패널.
  4. 제1항에 있어서,
    상기 제2전극은 상기 뱅크층 및 상기 발광층의 표면을 따라 배치되어 오목부를 형성하고,
    상기 광 변환층은 상기 오목부 내에 배치되는,
    표시 패널
  5. 제1항에 있어서,
    상기 표시 패널은 상기 제2전극과 상기 광 변환층 사이에 배치되는 제1봉지층을 더 포함하는,
    표시 패널.
  6. 제5항에 있어서,
    상기 제1봉지층은 상기 광 변환층과 접촉되고, 상기 광 변환층을 에워싸도록 배치되는,
    표시 패널.
  7. 제4항에 있어서,
    상기 컬러 필터층은 상기 오목부 내에 배치되는,
    표시 패널.
  8. 제1항에 있어서,
    상기 표시 패널은 상기 광 변환층과 상기 컬러 필터층 사이에 배치되는 제2봉지층을 더 포함하는,
    표시 패널.
  9. 제8항에 있어서,
    상기 제2봉지층은 상기 광 변환층과 접촉되고, 상기 광 변환층을 에워싸도록 배치되는,
    표시 패널.
  10. 제1항에 있어서,
    상기 뱅크층은 두 개의 뱅크들을 포함하고,
    상기 발광층, 상기 광 변환층 및 상기 컬러 필터 각각은 상기 두 개의 뱅크들 사이에 배치되어 분리되는,
    표시 패널.
  11. 제1항에 있어서,
    상기 컬러 필터층 상에 배치되는 평탄화층을 더 포함하는,
    표시 패널.
  12. 커버 윈도우;
    상기 커버 윈도우 아래에 배치되고, 광을 방출하는 표시 패널; 및
    상기 커버 윈도우 및 상기 표시 패널을 수용하기 위한 백 커버를 포함하고,
    상기 표시 패널은,
    기판;
    상기 기판 상에 배치되고 상기 표시 패널을 제어하기 위한 구동 소자층;
    상기 구동 소자층 상에 배치된 제1전극;
    상기 구동 소자층 위에 배치되고 상기 제1전극을 분리시키기 위한 뱅크층;
    상기 제1전극 상에 배치되어 광을 출력하기 위한 발광층;
    상기 발광층 상에 배치되는 제2전극;
    상기 제2전극 상에 배치되고 출력된 광을 변환하는 광 변환층; 및
    상기 광 변환층 상에 배치되고 상기 광 변환층으로부터 변환된 광을 선택적으로 투과시키는 컬러 필터층을 포함하고,
    상기 뱅크층의 높이는 상기 발광층의 높이보다 크고,
    상기 발광층, 상기 광 변환층 및 상기 컬러 필터층은 상기 뱅크층 사이에 배치되는,
    표시 장치.
  13. 제12항에 있어서,
    상기 제2전극은 상기 뱅크층 및 상기 발광층의 표면을 따라 배치되어 오목부를 형성하고,
    상기 광 변환층 및 상기 컬러 필터층은 상기 오목부 내에 배치되는,
    표시 장치.
  14. 제12항에 있어서,
    상기 표시 패널은 상기 제2전극과 상기 광 변환층 사이에 배치되는 제1봉지층을 더 포함하고,
    상기 제1봉지층은 상기 광 변환층과 접촉되고, 상기 광 변환층을 에워싸도록 배치되는,
    표시 장치.
  15. 제12항에 있어서,
    상기 표시 패널은 상기 광 변환층과 상기 컬러 필터층 사이에 배치되는 제2봉지층을 더 포함하고,
    상기 제2봉지층은 상기 광 변환층과 접촉되고, 상기 광 변환층을 에워싸도록 배치되는,
    표시 장치.
  16. 표시 패널의 제조 방법에 있어서,
    기판 상에 구동 소자층을 형성하는 단계;
    상기 구동 소자층 상에 제1전극을 형성하는 단계;
    상기 제1전극 상에 뱅크층을 형성하는 단계;
    광을 출력하는 발광층을 상기 뱅크층 사이에 형성하는 단계;
    상기 발광층 상에 제2전극을 형성하는 단계;
    출력된 광을 변환하는 광 변환층을 상기 제2전극 상에 형성하는 단계;
    상기 광 변환층으로부터 변환된 광을 선택적으로 투과시키는 컬러 필터층을 상기 광 변환층 상에 형성하는 단계를 포함하고,
    상기 뱅크층의 높이는 상기 발광층의 높이보다 크고,
    상기 발광층, 상기 광 변환층 및 상기 컬러 필터층은 상기 뱅크층 사이에 배치되는,
    표시 패널의 제조 방법.
  17. 제16항에 있어서, 상기 제2전극을 형성하는 단계는,
    상기 제2전극이 상기 뱅크층 및 상기 발광층의 표면을 따라 오목부를 형성하도록 상기 제2전극을 형성하는 단계를 포함하고,
    상기 광 변환층 및 상기 컬러 필터층은 상기 오목부 내에 배치되도록 형성되는,
    표시 패널의 제조 방법.
  18. 제16항에 있어서, 상기 표시 패널의 제조 방법은,
    제1봉지층을 상기 제2전극 상에 형성하는 단계를 더 포함하고,
    상기 광 변환층을 형성하는 단계는,
    상기 제1봉지층에 의해 에워싸이도록 상기 광 변환층을 상기 제1봉지층 상에 형성하는 단계를 포함하는,
    표시 패널의 제조 방법.
  19. 제16항에 있어서, 상기 표시 패널의 제조 방법은,
    제2봉지층을 상기 광 변환층 상에 형성하는 단계를 더 포함하고,
    상기 컬러 필터층을 형성하는 단계는,
    상기 제2봉지층에 의해 에워싸이도록 상기 컬러 필터층을 상기 제2봉지층 상에 형성하는 단계를 포함하는,
    표시 패널의 제조 방법.
  20. 제16항에 있어서,
    상기 발광층, 상기 광 변환층 및 상기 컬러 필터층은 프린팅 공법에 따라 형성되는,
    표시 패널의 제조 방법.
KR1020190118114A 2019-09-25 2019-09-25 표시 패널, 상기 표시 패널을 포함하는 표시 장치 및 상기 표시 패널의 제조 방법 KR20210036099A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190118114A KR20210036099A (ko) 2019-09-25 2019-09-25 표시 패널, 상기 표시 패널을 포함하는 표시 장치 및 상기 표시 패널의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190118114A KR20210036099A (ko) 2019-09-25 2019-09-25 표시 패널, 상기 표시 패널을 포함하는 표시 장치 및 상기 표시 패널의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210036099A true KR20210036099A (ko) 2021-04-02

Family

ID=75466624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190118114A KR20210036099A (ko) 2019-09-25 2019-09-25 표시 패널, 상기 표시 패널을 포함하는 표시 장치 및 상기 표시 패널의 제조 방법

Country Status (1)

Country Link
KR (1) KR20210036099A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116435296A (zh) * 2023-06-12 2023-07-14 惠科股份有限公司 显示面板及其制备方法和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116435296A (zh) * 2023-06-12 2023-07-14 惠科股份有限公司 显示面板及其制备方法和显示装置
CN116435296B (zh) * 2023-06-12 2023-10-24 惠科股份有限公司 显示面板及其制备方法和显示装置

Similar Documents

Publication Publication Date Title
KR102456072B1 (ko) 유기 발광 디스플레이 장치와, 이의 제조 방법
CN109216581B (zh) 具有低折射率层和高折射率层的显示装置
EP3471145B1 (en) Display panel and method of fabricating the same
US10224383B2 (en) Organic light-emitting display apparatus including pixel defining layer having first and second inclination portions and method of manufacturing the same
US10497902B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US11430841B2 (en) Array substrate having light wave partition grooves and display device
KR101454752B1 (ko) 유기발광다이오드표시장치 및 그 제조 방법
US9755009B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR102504436B1 (ko) 유기 발광 표시 장치
KR20160100135A (ko) 유기 발광 디스플레이 장치와, 이의 제조 방법
US10163992B2 (en) Large area mirror display and method of manufacturing the same
US11563064B2 (en) Array substrate, display device, and method for fabricating an array substrate
KR20150012503A (ko) 유기 발광 표시 장치 및 그 제조방법
KR102525343B1 (ko) 유기 발광 표시 장치
EP3316312B1 (en) Display device having emitting areas
KR20220061080A (ko) 표시 장치
US20140312312A1 (en) Organic light-emitting display device and method of manufacturing the same
KR20210036099A (ko) 표시 패널, 상기 표시 패널을 포함하는 표시 장치 및 상기 표시 패널의 제조 방법
US20230180537A1 (en) Light emitting display device
KR20210036100A (ko) 표시 패널, 상기 표시 패널을 포함하는 표시 장치 및 상기 표시 패널의 제조 방법
KR20220064481A (ko) 디스플레이 장치
US20240081130A1 (en) Display device
CN116437746A (zh) 电致发光显示器
KR20150040661A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination