KR20210025145A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20210025145A
KR20210025145A KR1020190104261A KR20190104261A KR20210025145A KR 20210025145 A KR20210025145 A KR 20210025145A KR 1020190104261 A KR1020190104261 A KR 1020190104261A KR 20190104261 A KR20190104261 A KR 20190104261A KR 20210025145 A KR20210025145 A KR 20210025145A
Authority
KR
South Korea
Prior art keywords
layer
encapsulation layer
disposed
encapsulation
film
Prior art date
Application number
KR1020190104261A
Other languages
English (en)
Inventor
김현
김선호
이선희
기성훈
장철민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190104261A priority Critical patent/KR20210025145A/ko
Priority to US16/985,969 priority patent/US20210066656A1/en
Priority to CN202010855072.XA priority patent/CN112436035A/zh
Publication of KR20210025145A publication Critical patent/KR20210025145A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H01L51/5256—
    • H01L27/32—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치 및 그 제조 방법이 제공된다. 표시 장치는 기판, 상기 기판 상에 배치된 발광 소자층, 상기 발광 소자층 상에 배치된 제1 봉지층, 상기 제1 봉지층 상에 배치된 제2 봉지층으로서, 제1 막, 상기 제1 막 상에 배치된 제2 막, 및 상기 제1 막과 상기 제2 막 사이에 배치된 제3 막을 포함하는 제2 봉지층, 및 상기 제1 봉지층의 측면과 상기 제2 봉지층의 측면을 덮는 버퍼층을 포함하고, 상기 제2 봉지층의 측면은 상기 제1 봉지층의 측면보다 내측에 배치되고, 상기 제3 막의 측면은 상기 제1 막의 측면과 상기 제2 막의 측면보다 내측에 배치된다.

Description

표시 장치 및 그 제조 방법 {DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다. 그 중 유기 발광 표시 장치는 자발광 소자로서 우수한 시야각을 가져 차세대 표시 장치로 주목받고 있다.
다만, 유기 발광 표시 장치는 외부의 수분이나 산소 등에 의해 열화되는 특성을 가지므로, 외부의 수분이나 산소 등으로부터 발광 소자를 보호하기 위하여 발광 소자를 밀봉한다. 최근에는, 유기 발광 표시 장치의 박형화 및/또는 플렉서블화를 위하여, 발광 소자를 밀봉하는 수단으로 복수 개의 무기막 또는 유기막과 무기막을 포함하는 복수 개의 층으로 구성된 박막 봉지(TFE; thin film encapsulation)가 이용되고 있다.
본 발명이 해결하고자 하는 과제는 봉지층의 벤딩 특성을 향상시킴과 동시에 투습 경로를 효과적으로 차단할 수 있는 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 봉지층의 벤딩 특성을 향상시킴과 동시에 투습 경로를 효과적으로 차단할 수 있는 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속한 기술분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 발광 소자층, 상기 발광 소자층 상에 배치된 제1 봉지층과 제2 봉지층, 및 상기 제1 봉지층과 상기 제2 봉지층을 덮는 버퍼층을 포함하고, 상기 제2 봉지층은 제1 막, 상기 제1 막 상에 배치된 제2 막, 및 상기 제1 막과 상기 제2 막 사이에 배치된 제3 막을 포함하되, 상기 제3 막의 측면은 상기 제1 막의 측면과 상기 제2 막의 측면보다 내측에 배치된다.
상기 제2 봉지층의 측면은 상기 제1 봉지층의 측면보다 내측에 배치될 수 있다.
상기 제2 봉지층은 상기 버퍼층과 상기 제1 봉지층 사이에 배치되고, 상기 버퍼층은 상기 제2 막과 직접 접할 수 있다.
상기 제1 봉지층은 상기 버퍼층과 상기 제2 봉지층 사이에 배치되고, 상기 제1 봉지층은 상기 제2 막과 직접 접할 수 있다.
상기 제1 막과 상기 제2 막은 SiNx으로 이루어지고, 상기 제3 막은 SiOCx으로 이루어질 수 있다.
상기 제3 막의 두께는 상기 제1 막의 두께 및 상기 제2 막의 두께보다 두꺼울 수 있다.
상기 제2 막은 상기 제3 막의 측면을 덮을 수 있다.
상기 제2 막은 상기 제1 막의 측면과 직접 접할 수 있다.
상기 제1 봉지층과 상기 제2 봉지층 사이에 배치되는 제3 봉지층을 더 포함할 수 있다.
상기 제3 봉지층의 측면은 상기 제2 봉지층의 측면보다 내측에 배치될 수 있다.
상기 제3 막의 단부와 상기 제1 막의 단부 사이의 영역으로 정의되는 제1 영역 및 상기 버퍼층의 단부와 상기 제3 막의 단부 사이의 영역으로 정의되는 제2 영역을 더 포함하고, 상기 제2 영역의 일 방향으로의 길이는 아래의 수학식에 따라 정의될 수 있다.
Figure pat00001
Figure pat00002
여기서,
Figure pat00003
는 상기 제2 영역의 일 방향의 길이를 나타내고,
Figure pat00004
는 상기 제1 영역의 일 방향의 길이를 나타내고,
Figure pat00005
는 상기 버퍼층의 일 방향의 길이를 나타내고,
Figure pat00006
는 상기 제1 봉지층의 일 방향의 길이를 나타내고,
Figure pat00007
는 상기 제2 봉지층의 일 방향의 길이를 나타내고,
Figure pat00008
는 상기 제3 봉지층의 일 방향의 길이를 나타낸다.
상기 제1 영역의 일 방향의 길이는 상기 제2 영역의 일 방향의 길이보다 짧을 수 있다.
상기 제3 봉지층의 두께는 상기 제1 봉지층의 두께 및 상기 제2 봉지층의 두께보다 두껍고, 상기 제3 봉지층과 상기 제2 막은 서로 다른 탄소 화합물을 포함할 수 있다.
상기 기판은 복수의 화소를 포함하고, 상기 발광 소자층은 제1 전극, 상기 제1 전극 상에 배치되고, 상기 화소를 정의하는 개구부를 포함하는 화소 정의막, 상기 제1 전극과 상기 화소 정의막 상에 배치된 발광층, 및 상기 발광층 상에 배치된 제2 전극을 포함할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 기판을 준비하는 단계, 상기 기판 상에 발광 소자층을 형성하는 단계, 상기 발광 소자층 상에 제1 마스크를 이용하여 제1 봉지층을 형성하는 단계, 및 상기 제1 봉지층 상에 제2 마스크를 이용하여 제2 봉지층을 형성하는 단계를 포함하고, 상기 제2 봉지층을 형성하는 단계는 제1 막, 상기 제1 막 상에 배치된 제2 막, 상기 제1 막과 상기 제2 막 사이에 배치된 제3 막을 형성하는 단계를 포함하고, 상기 제1 마스크의 단부는 상기 제2 마스크의 단부보다 외측에 배치된다.
상기 제2 봉지층은 플라즈마 기상 증착(PECVD)에 의해 형성되고, 상기 제1 막과 상기 제2 막은 제1 가스를 이용하여 증착되고, 상기 제3 막은 제2 가스를 이용하여 증착될 수 있다.
상기 제1 가스는 SiH4를 포함하고, 상기 제2 가스는 HMDSO를 포함할 수 있다.
상기 제2 봉지층 상에 버퍼층 마스크를 이용하여 버퍼층을 형성하는 단계를 더 포함하고, 상기 버퍼층 마스크의 단부는 상기 제1 마스크의 단부보다 외측에 배치될 수 있다.
상기 제1 봉지층을 형성하는 단계와 상기 제2 봉지층을 형성하는 단계 사이에 제3 마스크를 이용하여 제3 봉지층을 형성하는 단계를 더 포함하고, 상기 제3 마스크의 단부는 상기 제2 마스크의 단부보다 내측에 배치될 수 있다.
상기 발광 소자층을 형성하는 단계는 제1 전극을 형성하는 단계, 상기 제1 전극 상에 발광층을 형성하는 단계, 상기 발광층 상에 제2 전극을 형성하는 단계, 및 상기 제2 전극 상에 캡핑층을 형성하는 단계를 포함할 수 있다.
일 실시예에 따른 표시 장치는 제2 봉지층이 서로 다른 물질을 포함하는 복수의 무기막으로 구성되어, 봉지층의 벤딩 특성을 향상시킬 수 있다.
또한, 제2 봉지층이 제1 봉지층 및 버퍼층에 의해 밀봉되어 투습 경로가 효과적으로 차단될 수 있다. 따라서, 발광 소자의 수명 및 신뢰성을 개선할 수 있으므로, 표시 장치의 표시 품질을 향상시킬 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 표시 장치의 측면도이다.
도 3은 도 1의 Ⅲ-Ⅲ' 선을 기준으로 자른 단면도이다.
도 4는 도 3의 A 영역의 확대도이다.
도 5는 도 4의 B 영역의 확대도이다.
도 6은 다른 실시예에 따른 표시 장치의 확대도이다.
도 7은 도 6의 C 영역의 확대도이다.
도 8은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계를 나타내는 순서도이다.
도 9 내지 도 16은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 공정 단계별 단면도들이다.
도 17은 일 실시예에 따른 제2 봉지층의 제조 방법의 공정 단계를 나타내는 순서도이다.
도 18 내지 도 20은 일 실시예에 따른 제2 봉지층의 제조 방법을 나타내는 공정 단계별 단면도들이다.
도 21은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 개념도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다른 형태로 구현될 수도 있다. 즉, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
본 명세서에서, 제1 방향(DR1)은 Y축 방향을 가리키고, 제2 방향(DR2)은 X축 방향을 가리키고, 제3 방향(DR3)은 Z축 방향을 가리킨다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 표시 장치의 측면도이다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 동영상이나 정지영상을 표시하는 장치로서, 표시 장치(1)는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 및 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(1)는 표시 패널(10)을 포함할 수 있다. 표시 패널(10)은 폴리이미드 등과 같은 가요성 고분자 물질을 포함하는 플렉서블 기판일 수 있다. 이에 따라, 표시 패널(10)은 휘어지거나, 절곡되거나, 접히거나, 말릴 수 있다.
표시 패널(10)은 화면을 표시하는 부분인 표시 영역(DA) 및 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다.
표시 패널(10)은 메인 영역(MR)과 메인 영역(MR)의 일측에 연결된 벤딩 영역(BR)을 포함할 수 있다. 표시 패널(10)은 벤딩 영역(BR)과 연결된 서브 영역(SR)을 더 포함할 수 있다. 서브 영역(SR)은 표시 패널(10)이 벤딩된 후 메인 영역(MR)과 두께 방향으로 중첩할 수 있다.
메인 영역(MR)은 표시 영역(DA)을 포함할 수 있다. 메인 영역(MR)의 표시 영역(DA)의 주변 에지 부분은 비표시 영역(NDA)일 수 있다.
메인 영역(MR)은 표시 장치(1)의 평면상 외형과 유사한 형상을 가질 수 있다. 메인 영역(MR)은 일면에 위치한 평탄 영역일 수 있다. 그러나, 이에 제한되는 것은 아니며, 메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 휘어져 곡면을 이루거나 수직 방향으로 절곡될 수도 있다.
메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 곡면을 이루거나 절곡되어 있는 경우, 해당 에지에도 표시 영역(DA)이 배치될 수도 있다. 그러나, 이에 제한되지 않고 곡면 또는 절곡된 에지는 화면을 표시하지 않는 비표시 영역(NDA)이 배치되거나, 표시 영역(DA)과 비표시 영역(NDA)이 함께 배치될 수도 있다.
메인 영역(MR)의 비표시 영역(NDA)은 표시 영역(DA)의 외측 경계로부터 표시 패널(10)의 에지까지의 영역에 놓일 수 있다. 메인 영역(MR)의 비표시 영역(NDA)에는 표시 영역(DA)에 신호를 인가하기 위한 신호 배선(DL), 연결 배선(DM)이나 구동 회로들이 배치될 수 있다. 또한, 메인 영역(MR)의 비표시 영역(NDA)에는 최외곽 블랙 매트릭스가 배치될 수 있지만, 이에 제한되는 것은 아니다.
벤딩 영역(BR)은 메인 영역(MR)에 연결된다. 예를 들어, 벤딩 영역(BR)은 메인 영역(MR)의 일 단변을 통해 연결될 수 있다. 벤딩 영역(BR)에서 표시 패널(10)은 제3 방향(DR3)의 반대 방향, 즉, 표시면의 반대 방향으로 곡률을 가지고 벤딩될 수 있다. 표시 패널(10)이 벤딩 영역(BR)에서 벤딩됨에 따라 표시 패널(10)의 면이 반전될 수 있다. 즉, 상부를 향하는 표시 패널(10)의 일면이 벤딩 영역(BR)을 통해 외측을 항하였다가 다시 하부를 향하도록 변경될 수 있다.
서브 영역(SR)은 벤딩 영역(BR)으로부터 연장된다. 서브 영역(SR)은 벤딩이 완료된 이후부터 시작하여 메인 영역(MR)과 평행한 방향으로 연장될 수 있다. 서브 영역(SR)은 표시 패널(10)의 제3 방향(DR3), 즉, 두께 방향으로 메인 영역(MR)과 중첩할 수 있다. 서브 영역(SR)은 메인 영역(MR) 에지의 비표시 영역(NDA)과 중첩하고, 나아가 메인 영역(MR)의 표시 영역(DA)과 중첩할 수 있다.
표시 패널(10)의 서브 영역(SR) 상에는 구동칩(20)(또는, 구동칩이 배치되고, 구동칩과 전기적으로 연결되는 패드부)이 배치될 수 있다. 구동칩(20)은 화소(PX)의 구동에 필요한 구동 신호를 생성하여 표시 영역(DA)에 정의된 화소(PX)에 제공할 수 있다. 예를 들어, 구동칩(20)은 화소(PX)의 발광 휘도를 결정하는 데이터 신호를 생성할 수 있다. 이 경우, 구동칩(20)은 연결 배선(DM) 및 신호 배선(DL)을 통해 화소(PX)에 데이터 신호를 제공할 수 있다.
구동칩(20)은 이방성 도전 필름을 통해 표시 패널(10) 상에 부착되거나, 초음파 접합 본딩을 통해 표시 패널(10) 상에 부착될 수 있다. 구동칩(20)의 제2 방향(DR2)의 폭은 표시 패널(10)의 제2 방향(DR2)의 폭보다 작을 수 있다.
표시 패널(10)의 서브 영역(SR) 측면에는 구동 기판(30)이 연결될 수 있다. 서브 영역(SR) 측면에는 패드부가 마련되고, 상기 패드부 상에 구동 기판(30)이 연결될 수 있다. 구동 기판(30)은 연성 인쇄회로기판이나 필름일 수 있다.
도 3은 도 1의 Ⅲ-Ⅲ' 선을 기준으로 자른 단면도이다. 도 4는 도 3의 A 영역의 확대도이다. 도 5는 도 4의 B 영역의 확대도이다.
도 3 및 도 4를 참조하면, 표시 장치(1)는 기판(SUB), 박막 트랜지스터층(TFTL), 발광 소자층(EML), 봉지층(TFEL), 및 센싱층(TSL)을 포함할 수 있다.
기판(SUB)은 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있는 플렉서블 기판일 수 있다. 플렉서블 기판의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다.
기판(SUB) 상에는 박막 트랜지스터층(TFTL)이 배치될 수 있다. 박막 트랜지스터층(TFTL)은 표시 영역(DA)과 비표시 영역(NDA)에 배치될 수 있다.
박막 트랜지스터층(TFTL)은 반도체층(ACT), 제1 절연층(IL1), 제1 도전층(110), 제2 절연층(IL2), 제2 도전층(120), 제3 절연층(IL3), 및 제4 절연층(IL4)을 포함할 수 있다.
상술한 각 층들은 단일막으로 이루어질 수 있지만, 복수의 막을 포함하는 적층막으로 이루어질 수도 있다. 각 층들 사이에는 다른 층이 더 배치될 수도 있다.
반도체층(ACT)은 기판(SUB) 상에 배치될 수 있다. 또한, 반도체층(ACT)과 기판(SUB) 사이에는 버퍼막이 더 배치될 수 있다.
버퍼막은 불순물 이온이 확산되는 것을 방지하고, 수분의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼막은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
반도체층(ACT)은 화소들의 복수의 트랜지스터의 채널을 이룬다. 반도체층(ACT)은 다결정 실리콘을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다.
반도체층(ACT)이 다결정 실리콘으로 이루어지는 경우, 반도체층(ACT)에 이온을 도핑하는 경우, 이온 도핑된 반도체층(ACT)은 도전성을 가질 수 있다. 이로 인해, 반도체층(ACT)은 복수의 트랜지스터의 채널 영역뿐만 아니라 소스 영역과 드레인 영역을 포함할 수 있다. 상기 소스 영역 및 상기 드레인 영역은 각 채널 영역의 양 옆에 연결되어 있을 수 있다.
다른 실시예에서, 반도체층(ACT)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘이나, 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 예를 들어, 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수 있다. 일 실시예에서, 반도체층(ACT)은 ITZO(인듐, 주석, 티타늄을 포함하는 산화물)나 IGZO(인듐, 갈륨, 주석을 포함하는 산화물)를 포함할 수 있다.
반도체층(ACT) 상에는 제1 절연층(IL1)이 배치된다. 제1 절연층(IL1)은 대체로 기판(SUB)의 전체 면에 걸쳐 배치될 수 있다. 제1 절연층(IL1)은 게이트 절연 기능을 갖는 게이트 절연막일 수 있다. 제1 절연층(IL1)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 절연층(IL1)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 제1 절연층(IL1)은 단일막 또는 서로 다른 물질의 적층막으로 이루어진 다층막일 수 있다.
제1 절연층(IL1) 상에는 제1 도전층(110)이 배치된다. 제1 도전층(110)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층(110)은 단일막 또는 다층막일 수 있다. 제1 도전층(110)은 상술한 제1 팬아웃 배선(F1)의 제1 메인 팬아웃 배선(111), 제1 서브 팬아웃 배선(112), 트랜지스터의 게이트 전극 및 유지 커패시터의 제1 전극을 포함할 수 있다.
제1 도전층(110) 상에는 제2 절연층(IL2)이 배치된다. 제2 절연층(IL2)은 기판(SUB) 전면에 걸쳐 배치될 수 있다. 제2 절연층(IL2)은 제1 도전층(110)과 제2 도전층(120)을 절연시키는 역할을 한다.
제2 절연층(IL2)은 층간 절연막일 수 있다. 제2 절연층(IL2)은 상술한 제1 절연층(IL1)과 동일한 물질을 포함하거나, 제1 절연층(IL1)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다.
제2 절연층(IL2) 상에는 제3 절연층(IL3)이 배치될 수 있다. 제2 절연층(IL2)과 제3 절연층(IL3) 사이에는 도전층이 배치될 수 있다. 상기 도전층은 유지 커패시터의 상부 전극 및/또는 초기화 전압 라인 등을 포함할 수 있다. 제3 절연층(IL3)은 상술한 제1 절연층(IL1)과 동일한 물질을 포함하거나, 제1 절연층(IL1)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다.
제3 절연층(IL3) 상에는 제2 도전층(120)이 배치된다. 제2 도전층(120)은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제3 도전층(130)은 단일막 또는 다층막일 수 있다. 예를 들어, 제2 도전층(120)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다. 제2 도전층(120)은 신호 배선, 전원 라인(VSS), 소스 전극(121) 및 드레인 전극(122)을 포함할 수 있다. 소스 전극(121) 및 드레인 전극(122)은 제3 절연층(IL3), 제2 절연층(IL2) 및 제1 절연층(IL1)을 관통하는 컨택홀을 통해 각각 반도체층(ACT)의 소스 영역 및 드레인 영역과 접속될 수 있다.
제4 절연층(IL4)은 제2 도전층(120)을 덮는다. 제4 절연층(IL4)은 비아층일 수 있다. 제4 절연층(IL4)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 배치될 수 있다. 발광 소자층(EML)은 표시 영역(DA)에 배치될 수 있다. 다만, 이에 제한되는 것은 아니며, 발광 소자층(EML)은 비표시 영역(NDA)에도 배치될 수 있다.
발광 소자층(EML)은 제1 전극(131), 제1 전극(131)을 노출하는 개구부를 포함하는 화소 정의막(PDL), 화소 정의막(PDL)의 개구부 내에 배치된 발광층(132), 발광층(132)과 화소 정의막(PDL) 상에 배치된 제2 전극(133), 및 캡핑층(CPL)을 포함할 수 있다.
제1 전극(131)은 제4 절연층(IL4) 상에 배치된다. 제1 전극(131)은 이에 제한되는 것은 아니지만 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 일함수가 높은층이 반사성 물질층보다 위층에 배치되어 발광층(132)에 가깝게 배치될 수 있다. 제1 전극(131)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있으나, 이에 제한되는 것은 아니다. 화소들의 애노드 전극은 제1 전극(131)으로 이루어질 수 있다. 애노드 전극은 제4 절연층(IL4)을 관통하는 컨택홀을 통해 드레인 전극(DE)과 연결될 수 있다.
제1 전극(131) 상에는 화소 정의막(PDL)이 배치된다. 화소 정의막(PDL)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질이나 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(baenzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 화소 정의막(PDL)은 단일막 또는 서로 다른 물질의 적층막으로 이루어진 다층막일 수 있다.
화소 정의막(PDL)은 제1 전극(131)을 노출하는 개구부를 포함할 수 있다. 상기 개구부는 각 화소(PX)의 발광 영역을 정의할 수 있다.
화소 정의막(PDL)의 개구부 내에는 발광층(132)이 배치된다. 발광층(132)은 유기 발광층, 정공 주입/수송층, 전자 주입/수송층을 포함할 수 있다.
발광층(132)과 화소 정의막(PDL) 상에는 제2 전극(133)이 배치된다. 캐소드 전극은 제2 전극(133)으로 이루어질 수 있다. 캐소드 전극은 표시 영역(DA) 전체에 걸쳐 배치될 수 있다. 제2 전극(133)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)과 같은 일함수가 작은 물질층을 포함할 수 있다. 제2 전극(133)은 상기 일함수가 작은 물질층 상에 배치된 투명 금속 산화물층을 더 포함할 수 있다. 제2 전극(133)의 측면은 비표시 영역(NDA)에 배치될 수 있다.
제2 전극(133) 상에는 캡핑층(CPL)이 배치된다. 캡핑층(CPL)은 표시 영역(DA)과 비표시 영역(NDA)에 걸쳐 형성될 수 있다. 캡핑층(CPL)은 a-NPD, NPB, TPD, m-MTDATA, Alq3, CuPc로 이루어진 군에서 선택된 하나 이상의 물질을 포함하여 이루어질 수 있다. 캡핑층(CPL)은 발광 소자를 보호하는 역할을 할 수 있다. 또한, 캡핑층(CPL)은 발광층(132)으로부터 제공된 빛을 효율적으로 가이드하는 역할을 수행할 수 있다. 캡핑층(CPL)의 측면은 비표시 영역(NDA)에 배치될 수 있다. 캡핑층(CPL)의 측면은 제2 전극(133)의 측면보다 내측에 배치될 수 있다. 본 명세서에서 내측에 배치된다 함은 표시 영역(DA)의 중앙부에 상대적으로 가깝게 배치된다는 것을 의미하며, 외측에 배치된다 함은 기판(SUB)의 최외곽 가장자리와 상대적으로 가깝게 배치된다는 것을 의미할 수 있다. 이에 따라, 캡핑층(CPL)은 제2 전극(133)의 측면을 포함한 일부를 노출시킬 수 있다.
발광 소자층(EML) 상에는 봉지층(TFEL)이 배치될 수 있다. 봉지층(TFEL)은 표시 영역(DA)과 비표시 영역(NDA) 모두에 배치될 수 있다. 구체적으로, 봉지층(TFEL)은 표시 영역(DA)과 비표시 영역(NDA)의 발광 소자층(EML)을 덮으며, 비표시 영역(NDA)의 박막 트랜지스터층(TFTL)을 덮을 수 있다.
봉지층(TFEL)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 할 수 있다. 또한, 봉지층(TFEL)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하는 역할을 할 수 있다.
봉지층(TFEL)은 제1 봉지층(TFE1), 제2 봉지층(TFE1), 및 제1 봉지층(TFE1)과 제2 봉지층(TFE2) 사이에 배치된 제3 봉지층(TFE3)을 포함할 수 있다. 상술한 각 층들은 단일막으로 이루어질 수 있지만, 복수의 막을 포함하는 적층막으로 이루어질 수도 있다. 각 층들 사이에는 다른 층이 더 배치될 수도 있다.
제1 봉지층(TFE1)은 캡핑층(CPL) 상에 배치될 수 있다. 제1 봉지층(TFE1)은 기판(SUB)의 전면 상에 배치될 수 있다. 제1 봉지층(TFE1)은 무기막일 수 있다. 상기 무기막은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 또는 실리콘 옥시나이트라이드(SiONx)를 포함할 수 있으나, 이에 제한되는 것은 아니다. 제1 봉지층(TFE1)의 두께는 10000Å일 수 있다. 제1 봉지층(TFE1)의 측면은 비표시 영역(NDA)에 배치될 수 있다. 제1 봉지층(TFE1)의 측면은 제2 전극(133)의 측면보다 외측에 배치될 수 있다. 이에 따라, 제1 봉지층(TFE1)은 캡핑층(CPL)에 의해 노출된 캐소드 전극(133)의 일면과 직접 접할 수 있다. 또한, 제1 봉지층(TFE1)은 제2 절연층(IL2)의 일면과 직접 접할 수 있다.
제2 봉지층(TFE2)은 제1 봉지층(TFE1) 상에 배치될 수 있다. 제2 봉지층(TFE2)은 기판(SUB)의 전면 상에 배치될 수 있다. 제2 봉지층(TFE2)의 측면은 비표시 영역(NDA)에 배치될 수 있다. 제2 봉지층(TFE2)의 측면은 제1 봉지층(TFE1)의 측면과 제2 전극(133)의 측면 사이에 배치될 수 있다. 제2 봉지층(TFE2)의 일면은 제1 봉지층(TFE1)의 일면과 직접 접할 수 있다.
제2 봉지층(TFE2)은 서로 다른 물질을 포함하는 복수의 무기막으로 구성될 수 있다. 제2 봉지층(TFE2)의 층간 구성에 대한 상세한 설명을 위해 도 5가 참조된다.
도 5를 참조하면, 제2 봉지층(TFE2)은 제1 막(210), 제1 막(210) 상에 배치된 제2 막(220), 및 제1 막(210)과 제2 막(220) 사이에 배치된 제3 막(230)을 포함할 수 있다.
제1 막(210)은 제1 봉지층(TFE1) 상에 배치될 수 있다. 제1 막(210)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 할 수 있다. 이를 위해, 제1 막(210)은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 또는 실리콘 옥시나이트라이드(SiONx)를 포함할 수 있다.
제1 막(210)의 두께(T210)는 제1 봉지층(TFE1)의 두께보다 작을 수 있다. 제1 막(210)의 두께(T210)는 약 2000Å일 수 있다.
제1 막(210)의 측면은 비표시 영역(NDA)에 배치될 수 있다. 제1 막(210)의 측면은 제1 봉지층(TFE1)의 측면보다 내측에 배치될 수 있다. 제1 막(210)은 제1 봉지층(TFE1)의 측면을 포함한 일부를 노출시킬 수 있다. 제1 막(210)은 제1 봉지층(TFE1)의 일면과 직접 접할 수 있다.
제2 막(220)은 제1 막(210) 상에 배치될 수 있다. 제2 막(220)은 제1 막(210)과 함께 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 할 수 있다. 이에 따라, 제2 봉지층(TFE2)의 투습 지연 성능이 향상될 수 있다. 제2 막(220)은 제1 막(210)과 동일한 물질을 포함하거나, 제1 막(210)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다.
제2 막(220)의 두께(T220)는 제1 막(210)의 두께(T210)와 실질적으로 동일할 수 있다. 즉, 제2 막(220)의 두께(T220)는 약 2000Å일 수 있다.
제2 막(220)의 측면은 비표시 영역(NDA)에 배치될 수 있다. 제2 막(220)의 측면은 제1 봉지층(TFE1)의 측면보다 내측에 배치될 수 있다. 제2 막(220)의 단부 즉, 제2 막(220)의 가장자리는 제1 막(210)의 단부와 정렬될 수 있다. 제2 막(220)의 일면은 제1 막(210)의 측면과 직접 접할 수 있다.
제3 막(230)은 제1 막(210)과 제2 막(220) 사이에 배치될 수 있다. 제3 막(230)은 제1 막(210) 및/또는 제2 막(220)을 구성하는 물질과 다른 물질로 이루어질 수 있다. 예를 들어, 제3 막(230)은 실리콘 옥시카본(SiOCx)을 포함할 수 있다. 실리콘 옥시카본(SiOCx)의 탄소 함유량에 따라, 제3 막(230)의 특성을 조절할 수 있다. 예를 들어, 탄소 함유량이 높아지는 경우, 제3 막(230)은 유기물에 가까운 특성을 가지게 되며, 경도가 낮아질 수 있다. 이 경우, 제3 막(230)의 흐름성이 향상되어 쉽게 변형될 수 있다. 즉, 제3 막(230)에 의해 봉지층(TFEL)의 벤딩 특성이 향상될 수 있다. 다만, 제3 막(230)의 구성 물질이 상술한 바에 제한되는 아니며, 제2 봉지층(TFE2)의 벤딩 특성을 향상시킬 수 있는 물질 중 선택하여 적용 가능할 것이다.
제3 막(230)의 두께(T230)는 제1 막(210)의 두께(T210) 및/또는 제2 막(220)의 두께(T220)보다 클 수 있다. 예를 들어, 제3 막(230)의 두께(T230)는 약 4000Å일 수 있다.
제3 막(230)의 측면은 비표시 영역(NDA)에 배치될 수 있다. 제3 막(230)의 측면은 제1 봉지층(TFE1)의 측면보다 내측에 배치될 수 있다. 또한, 제3 막(230)의 측면은 제1 막(210)의 측면 및/또는 제2 막(220)의 측면보다 내측에 배치될 수 있다. 이에 따라, 제3 막(230)의 측면은 제2 막(220)에 의해 덮일 수 있다. 또한, 제3 막(230)의 상면은 제2 막(220)과 직접 접하고, 제3 막(230)의 하면은 제1 막(210)과 직접 접할 수 있다. 즉, 제3 막(230)은 제1 막(210) 및/또는 제2 막(220)에 의해 밀봉될 수 있다. 이 경우, 제3 막(230)을 통한 수분 투습 경로가 차단될 수 있다.
제3 막(230)의 단부는 제1 막(210) 및/또는 제2 막(220)의 단부보다 내측에 배치될 수 있다. 제3 막(230)의 단부와 제1 막(210) 및/또는 제2 막(220)의 단부 사이의 영역은 제1 영역(A1)으로 정의될 수 있다. 즉, 제1 영역(A1)은 제3 막(230)이 배치되지 않는 영역일 수 있다. 제1 영역(A1)은 제3 막(230)과 비중첩할 수 있다. 제1 영역(A1)에서 제1 막(210)은 제1 봉지층(TFE1)과 직접 접할 수 있다. 또한, 제1 영역(A1)에서 제1 막(210)은 제2 막(220)과 직접 접할 수 있다. 즉, 제3 막(230)은 제1 막(210) 및/또는 제2 막(220)에 의해 밀봉될 수 있다.
제1 영역(A1)의 일 방향의 길이는 약 5μm 일 수 있다. 제1 영역(A1)의 일 방향의 길이는 제1 막(210), 제2 막(220), 및 제3 막(230)을 형성하는 물질의 확산성에 따라 조절될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
한편, 도 5에서는 제2 봉지층(TFE2)이 제1 막(210), 제2 막(220), 및 제3 막(230)으로 구성된 경우를 예시하였으나, 제2 봉지층(TFE2)의 적층 구조가 이에 제한되는 것은 아니다. 예를 들어, 제2 봉지층(TFE2)은 복수의 무기막을 더 포함하여 5층 또는 7층의 적층 구조로 형성될 수 있다.
제2 봉지층(TFE2)이 5층 구조로 구성되는 경우, 제3 막(230) 상에 제4 막 및 제5 막이 더 배치될 수 있다.
제4 막은 제3 막(230)과 함께 제2 봉지층(TFE2)의 벤딩 특성을 향상시키는 역할을 할 수 있다. 이를 위해, 제4 막은 제3 막(230)과 동일한 물질을 포함하거나, 제3 막(230)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다. 또한, 제5 막은 제1 막(210) 및 제2 막(220)과 함께 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 할 수 있다. 이에 따라, 제2 봉지층(TFE2)의 투습 지연 성능이 향상될 수 있다. 이를 위해, 제5 막은 제1 막(210) 및/또는 제2 막(220)과 동일한 물질을 포함하거나, 제1 막(210) 및/또는 제2 막(220)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다.
또한, 제2 봉지층(TFE2)이 7층 구조로 구성되는 경우, 제5 막 상에 제6막 및 제7 막이 더 배치될 수 있다.
제6 막은 제3 막(230) 및 제4 막과 함께 제2 봉지층(TFE2)의 벤딩 특성을 향상시키는 역할을 할 수 있다. 이를 위해, 제6 막은 제3 막(230) 및/또는 제4 막과 동일한 물질을 포함하거나, 제3 막(230)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다. 또한, 제7 막은 제1 막(210), 제2 막(220), 제5 막과 함께 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 할 수 있다. 이에 따라, 제2 봉지층(TFE2)의 투습 지연 성능이 향상될 수 있다. 이를 위해, 제7 막은 제1 막(210), 제2 막(220) 및/또는 제6 막과 동일한 물질을 포함하거나, 제1 막(210), 제2 막(220) 및/또는 제6 막의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다.
상술한 바와 같이, 제2 봉지층(TFE2)이 실리콘 나이트라이드(SiNx) 등을 포함하는 제1 막(210) 및 제2 막(220)을 포함하고, 실리콘 옥시카본(SiOCx)을 포함하는 제3 막(230)을 포함하는 경우, 제2 봉지층(TFE2)의 벤딩 특성을 향상시킴과 동시에 투습 경로를 차단할 수 있다. 따라서, 발광 소자의 수명 및 신뢰성을 개선할 수 있으며, 표시 장치(1)의 표시 품질을 개선할 수 있다.
다시 도 4를 참조하면, 제1 봉지층(TFE1)과 제2 봉지층(TFE2) 사이에는 제3 봉지층(TFE3)이 배치된다.
제3 봉지층(TFE3)은 화소 정의막(PDL)에 의한 단차를 평탄화하는 역할을 할 수 있다. 제3 봉지층(TFE3)의 두께는 제1 봉지층(TFE1) 및/또는 제2 봉지층(TFE2)의 두께보다 클 수 있다. 예를 들어, 제3 봉지층(TFE3)의 두께는 약 30000
Figure pat00009
일 수 있다. 제3 봉지층(TFE3)은 유기막일 수 있다. 상기 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
제3 봉지층(TFE3)의 측면은 제1 봉지층(TFE1) 및/또는 제2 봉지층(TFE2)의 측면보다 내측에 배치될 수 있다. 이에 따라, 제3 봉지층(TFE3)의 측면은 제2 봉지층(TFE2)에 의해 덮일 수 있다. 또한, 제3 봉지층(TFE3)의 상면은 제2 봉지층(TFE2)과 직접 접하고, 제3 봉지층(TFE3)의 하면은 제1 봉지층(TFE1)과 직접 접할 수 있다. 즉, 제3 봉지층(TFE3)은 제1 봉지층(TFE1) 및/또는 제2 봉지층(TFE2)에 의해 밀봉되도록 배치될 수 있다. 이 경우, 제3 봉지층(TFE3)을 통한 투습 경로가 차단될 수 있다.
봉지층(TFEL)은 광학 조절층(OL)을 더 포함할 수 있다. 광학 조절층(OL)은 발광 소자층(EML)과 제1 봉지층(TFE1) 사이에 배치될 수 있다. 광학 조절층(OL)의 일면은 캡핑층(CPL)과 접하고, 광학 조절층(OL)의 타면은 제1 봉지층(TFE1)과 직접 접할 수 있다.
광학 조절층(OL)은 발광층(132)에서 생성되어 제2 전극(133)을 통과한 광이 흡수되는 것을 최소화하여 소자 효율을 향상시키는 역할을 할 수 있다. 광학 조절층(OL)은 제2 전극(133)보다 높을 굴절율을 가질 수 있다. 이에 따라, 광학 조절층(OL)과 제2 전극(133) 간의 굴절율 차이로 인한 광취출 효과를 높일 수 있다. 광학 조절층(OL)은 LiF, MgF2 또는 CaF2을 포함할 수 있다.
봉지층(TFEL) 상에는 센싱층(TSL)이 배치될 수 있다. 센싱층(TSL)이 봉지층(TFEL) 상에 바로 배치됨으로써, 센싱층(TSL)을 포함하는 별도의 터치 패널이 봉지층(TFEL) 상에 부착되는 경우보다 표시 장치(1)의 두께를 줄일 수 있다.
센싱층(TSL)은 버퍼층(TBF), 센싱 도전층(TCL), 및 센싱 절연층(TIL)을 포함할 수 있다. 센싱층(TSL)은 자기 정전 용량(self-capacitance) 방식 또는 상호 정전 용량(mutual capacitance) 방식으로 사용자의 터치를 감지할 수 있다.
상술한 각 층들은 단일막으로 이루어질 수 있지만, 복수의 막을 포함하는 적층막으로 이루어질 수도 있다. 각 층들 사이에는 다른 층이 더 배치될 수도 있다.
버퍼층(TBF)은 제2 봉지층(TFE2) 상에 배치될 수 있다. 버퍼층(TBF)은 크랙을 방지하고, 센싱 감도를 향상시키는 역할을 할 수 있다. 또한, 버퍼층(TBF)은 봉지층(TFEL)과 함께 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 할 수 있다. 버퍼층(TBF)은 제1 봉지층(TFE1)과 동일한 물질을 포함하거나, 제1 봉지층(TFE1)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다. 예를 들어, 버퍼층(TBF)은 무기막일 수 있다. 상기 무기막은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 또는 실리콘 옥시나이트라이드(SiONx)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
버퍼층(TBF)의 측면은 제1 봉지층(TFE1)의 측면 및/또는 제2 봉지층(TFE2)의 측면보다 외측에 배치될 수 있다. 이에 따라, 버퍼층(TBF)은 제1 봉지층(TFE1)의 측면 및 제2 봉지층(TFE2)의 측면을 덮을 수 있다. 즉, 제1 봉지층(TFE1) 및 제2 봉지층(TFE2)은 버퍼층(TBF)에 의해 밀봉될 수 있다. 이 경우, 수분 투습 경로가 더욱 효과적으로 차단될 수 있다. 또한, 버퍼층(TBF)의 측면이 제1 봉지층(TFE1)의 측면보다 외측에 배치됨에 따라, 버퍼층(TBF)은 제2 절연층(IL2)과 직접 접할 수 있다. 이에 따라, 버퍼층(TBF)과 제2 절연층(IL2) 간의 충분한 접촉 면적을 확보할 수 있으므로, 버퍼층(TBF)과 기판(SUB) 간의 안정적인 접착을 유지할 수 있다.
버퍼층(TBF)의 단부는 봉지층(TFEL)의 단부보다 외측에 배치될 수 있다. 구체적으로, 버퍼층(TBF)의 단부는 제2 봉지층(TFE2)의 제3 막(230)의 단부보다 외측에 배치될 수 있다. 버퍼층(TBF)의 단부와 제3 막(230)의 단부 사이의 영역은 제2 영역(A2)으로 정의될 수 있다. 즉, 제2 영역(A2)은 제3 막(230)이 배치되지 않는 영역일 수 있다. 제2 영역(A2)은 제3 막(230)과 비중첩할 수 있다. 제2 영역(A2)에서 제1 봉지층(TFE1)은 제2 봉지층(TFE2)의 제1 막(210)과 접하고, 제1 막(210)은 제2 막(220)과 직접 접할 수 있다. 또한, 제2 영역(A2)에서 제1 봉지층(TFE1) 및 제2 봉지층(TFE2)의 상면 및 측면은 버퍼층(TBF)과 직접 접할 수 있다. 즉, 버퍼층(TBF)은 제1 봉지층(TFE1) 및 제2 봉지층(TFE2)을 밀봉할 수 있다. 이에 따라, 제2 봉지층(TFE2) 특히, 제3 막(230)을 통한 투습 경로를 더욱 효과적으로 차단할 수 있다.
제2 영역(A2)의 일 방향의 길이는 다음의 수학식 1에 기초하여 결정될 수 있다.
Figure pat00010
Figure pat00011
여기서,
Figure pat00012
는 제2 영역(A2)의 일 방향의 길이를 나타내고,
Figure pat00013
는 제1 영역(A1)의 일 방향의 길이를 나타내고,
Figure pat00014
는 버퍼층(TBF)의 일 방향의 길이를 나타내고,
Figure pat00015
는 제1 봉지층(TFE1)의 일 방향의 길이를 나타내고,
Figure pat00016
는 제2 봉지층(TFE2)의 일 방향의 길이를 나타내고,
Figure pat00017
는 제3 봉지층(TFE3)의 일 방향의 길이를 나타낸다.
일 실시예에서, 제2 영역(A2)의 일 방향의 길이는 투습 방지를 위해 80μm 이상일 수 있다. 또한, 제2 영역(A2)의 일 방향의 길이는 130 μm 이상일 수 있으나, 이에 제한되는 것은 아니다.
버퍼층(TBF) 상에는 센싱 도전층(TCL)이 배치된다. 센싱 도전층(TCL)은 몰리브덴, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 센싱 도전층(TCL)은 사용자의 터치를 감지하기 위한 복수의 센싱 전극 및 패드와 센싱 전극을 연결하는 센싱 라인을 포함할 수 있다.
센싱 도전층(TCL) 상에는 센싱 절연층(TIL)이 배치된다. 센싱 절연층(TIL)은 기판(SUB) 전면에 걸쳐 배치되어 센싱 도전층(TCL)을 덮도록 배치될 수 있다. 센싱 절연층(TIL)은 센싱 도전층(TCL)을 절연시키는 역할을 할 수 있다. 센싱 절연층(TIL)은 버퍼층(TBF)과 직접 접할 수 있다.
센싱 절연층(TIL)은 유기막 및/또는 무기막을 포함할 수 있다. 상기 유기막은 예를 들어, 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 상기 무기막은 예를 들어, 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다.
상술한 바와 같이, 버퍼층(TBF)의 측면이 봉지층(TFEL)의 측면보다 외측에 배치되는 경우, 버퍼층(TBF)은 봉지층(TFEL)을 밀봉할 수 있다. 이에 따라, 제2 봉지층(TFE2) 특히, 제3 막(230)을 통한 투습 경로가 더욱 효과적으로 차단될 수 있다. 아울러, 버퍼층(TBF)과 제2 절연층(IL2) 간의 충분한 접촉 면적을 확보할 수 있으므로, 버퍼층(TBF)과 기판(SUB) 간의 안정적인 접착을 유지할 수 있다.
이하에서는 본 발명의 다른 실시예에 다른 표시 장치에 대해 설명한다. 이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 6은 다른 실시예에 따른 표시 장치의 확대도이다. 도 7은 도 6의 C 영역의 확대도이다.
도 6 및 도 7을 참조하면, 본 실시예에 따른 표시 장치는 제1 봉지층(TFE1')이 제2 봉지층(TFE2') 상에 배치된다는 점에서 도 1 내지 도 5의 실시예와 상이하다.
즉, 제1 봉지층(TFE1')은 센싱층(TSL)과 제3 봉지층(TFE3) 사이에 배치될 수 있다. 제1 봉지층(TFE1')의 일면은 센싱층(TSL)의 버퍼층(TBF)과 접하고, 제1 봉지층(TFE1')의 타면은 제3 봉지층(TFE3) 및 제2 봉지층(TFE2')과 접할 수 있다. 1 봉지층(TFE1')의 측면은 제2 봉지층(TFE2')의 측면보다 외측에 배치될 수 있다. 이에 따라, 제2 봉지층(TFE2')의 측면은 제1 봉지층(TFE1')에 의해 덮일 수 있다.
이외 제1 봉지층(TFE1')은 도 1 내지 도 5를 참조하여 설명한 제1 봉지층(TFE1)과 실질적으로 동일하거나 유사하므로 중복되는 내용은 생략한다.
제2 봉지층(TFE2')은 발광 소자층(EML)과 제3 봉지층(TFE3) 사이에 배치될 수 있다. 제2 봉지층(TFE2')의 일면은 제3 봉지층(TFE3)과 접하고, 제2 봉지층(TFE2')의 타면은 발광 소자층(EML) 및 제2 절연층(IL2)과 접할 수 있다. 이에 따라, 제2 봉지층(TFE2')과 제2 절연층(IL2) 간의 충분한 접촉 면적을 확보할 수 있으므로, 제2 봉지층(TFE2')과 기판(SUB) 간의 안정적인 접착을 유지할 수 있다.
제2 봉지층(TFE2')은 서로 다른 물질을 포함하는 복수의 무기막으로 구성될 수 있다. 제2 봉지층(TFE2')의 층간 구성에 대한 상세한 설명을 위해 도 7가 참조된다.
도 7을 참조하면, 제2 봉지층(TFE2')은 제1 막(310), 제1 막(310) 상에 배치된 제2 막(320), 및 제1 막(310)과 제2 막(320) 사이에 배치된 제3 막(330)을 포함할 수 있다.
제1 막(310)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 할 수 있다. 이를 위해, 제1 막(310)은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 또는 실리콘 옥시나이트라이드(SiONx)를 포함할 수 있다.
제1 막(310)의 두께(T310)는 제1 봉지층(TFE1')의 두께보다 작을 수 있다. 제1 막(310)의 두께(T310)는 약 2000Å일 수 있다.
제1 막(310)의 측면은 비표시 영역(NDA)에 배치될 수 있다. 제1 막(310)의 측면은 제1 봉지층(TFE1')의 측면보다 내측에 배치될 수 있다.
제2 막(320)은 제1 막(310) 상에 배치될 수 있다. 제2 막(320)은 제1 막(310)과 함께 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 할 수 있다. 이에 따라, 제2 봉지층(TFE2')의 투습 지연 성능이 향상될 수 있다. 제2 막(320)은 제1 막(310)과 동일한 물질을 포함하거나, 제1 막(310)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다.
제2 막(320)의 두께(T320)는 제1 막(310)의 두께(T310)와 실질적으로 동일할 수 있다. 즉, 제2 막(320)의 두께(T320)는 약 2000Å일 수 있다.
제2 막(320)의 측면은 비표시 영역(NDA)에 배치될 수 있다. 제2 막(320)의 측면은 제1 봉지층(TFE1')의 측면보다 내측에 배치될 수 있다. 제2 막(320)의 단부 즉, 제2 막(320)의 가장자리는 제1 막(310)의 단부와 정렬될 수 있다. 제2 막(320)의 일면은 제1 막(310)의 측면과 직접 접할 수 있다.
제3 막(330)은 제1 막(310)과 제2 막(320) 사이에 배치될 수 있다. 제3 막(330)은 제1 막(310) 및/또는 제2 막(320)을 구성하는 물질과 다른 물질로 이루어질 수 있다. 예를 들어, 제3 막(330)은 실리콘 옥시카본(SiOCx)을 포함할 수 있다. 실리콘 옥시카본(SiOCx)의 탄소 함유량에 따라, 제3 막(330)의 특성을 조절할 수 있다. 제3 막(330)의 탄소 함유량이 높아지는 경우, 제3 막(330)은 유기물에 가까운 특성을 가지게 되며, 경도가 낮아질 수 있다. 이 경우, 제3 막(330)의 흐름성이 향상되어 쉽게 변형될 수 있다. 즉, 제3 막(330)에 의해 봉지층(TFEL)의 벤딩 특성이 향상될 수 있음은 앞서 설명한 바와 같다.
제3 막(330)의 두께(T330)는 제1 막(310)의 두께(T310) 및/또는 제2 막(320)의 두께(T320)보다 클 수 있다. 예를 들어, 제3 막(330)의 두께(T330)는 약 4000Å일 수 있다.
제3 막(330)의 측면은 제1 봉지층(TFE1)의 측면보다 내측에 배치될 수 있다. 또한, 제3 막(330)의 측면은 제1 막(310)의 측면 및/또는 제2 막(320)의 측면보다 내측에 배치될 수 있다. 이에 따라, 제3 막(330)의 측면은 제2 막(320)에 의해 덮일 수 있다. 또한, 제3 막(330)의 상면은 제2 막(320)과 직접 접하고, 제3 막(330)의 하면은 제1 막(310)과 직접 접할 수 있다. 즉, 제3 막(330)은 제1 막(310) 및/또는 제2 막(320)에 의해 밀봉될 수 있다. 이 경우, 제3 막(330)을 통한 수분 투습 경로가 차단될 수 있음은 앞서 설명한 바와 같다.
제3 막(330)의 단부는 제1 막(310) 및/또는 제2 막(320)의 단부보다 내측에 배치될 수 있다. 제3 막(330)의 단부와 제1 막(310) 및/또는 제2 막(320)의 단부 사이의 영역은 제1 영역(A1)으로 정의될 수 있다. 즉, 제1 영역(A1)은 제3 막(330)이 배치되지 않는 영역일 수 있다. 제1 영역(A1)은 제3 막(330)과 비중첩할 수 있다. 제1 영역(A1)에서 제1 막(310)과 제2 막(320)은 직접 접할 수 있다. 즉, 제3 막(330)은 제1 막(310) 및/또는 제2 막(320)에 의해 밀봉될 수 있다.
제1 영역(A1)의 일 방향의 길이는 약 5μm 일 수 있다. 제1 영역(A1)의 일 방향의 길이는 제1 막(310), 제2 막(320), 및 제3 막(330)을 형성하는 물질의 확산성에 따라 조절될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
상술한 바와 같이, 제2 봉지층(TFE2')이 실리콘 나이트라이드(SiNx) 등을 포함하는 제1 막(310) 및 제2 막(320)을 포함하고, 실리콘 옥시카본(SiOCx)을 포함하는 제3 막(330)을 포함하는 경우, 제2 봉지층(TFE2')의 벤딩 특성을 향상시킴과 동시에 투습 경로를 차단할 수 있다. 따라서, 발광 소자의 수명 및 신뢰성을 개선할 수 있으며, 표시 장치의 표시 품질을 개선할 수 있음은 앞서 설명한 바와 같다.
다시 도 6를 참조하면, 제1 봉지층(TFE1')과 제2 봉지층(TFE2') 사이에는 제3 봉지층(TFE3')이 배치된다.
제3 봉지층(TFE3)의 측면은 제1 봉지층(TFE1') 및/또는 제2 봉지층(TFE2')의 측면보다 내측에 배치될 수 있다. 이에 따라, 제3 봉지층(TFE3)의 측면은 제1 봉지층(TFE2')에 의해 덮일 수 있다. 또한, 제3 봉지층(TFE3)의 상면은 제1 봉지층(TFE1')과 직접 접하고, 제3 봉지층(TFE3)의 하면은 제2 봉지층(TFE2')과 직접 접할 수 있다. 즉, 제3 봉지층(TFE3)은 제1 봉지층(TFE1') 및/또는 제2 봉지층(TFE2')에 의해 밀봉되도록 배치될 수 있다. 이 경우, 제3 봉지층(TFE3)을 통한 투습 경로가 차단될 수 있다.
이외 제3 봉지층(TFE3')은 도 1 내지 도 5를 참조하여 설명한 제3 봉지층(TFE3)과 실질적으로 동일하거나 유사하므로 중복되는 내용은 생략한다.
봉지층(TFEL')은 광학 조절층(OL)을 더 포함할 수 있다. 광학 조절층(OL)은 발광 소자층(EML)과 제2 봉지층(TFE2') 사이에 배치될 수 있다. 광학 조절층(OL)의 일면은 캡핑층(CPL)과 접하고, 광학 조절층(OL)의 타면은 제2 봉지층(TFE2')과 직접 접할 수 있다.
이외 광학 조절층(OL)은 도 1 내지 도 5를 참조하여 설명한 바 있으므로, 중복되는 내용은 생략한다.
봉지층(TFEL') 상에는 센싱층(TSL)이 배치될 수 있다. 센싱층(TSL)이 봉지층(TFEL') 상에 바로 배치됨으로써, 센싱층(TSL)을 포함하는 별도의 터치 패널이 봉지층(TFEL') 상에 부착되는 경우보다 표시 장치의 두께를 줄일 수 있다.
센싱층(TSL)은 버퍼층(TBF), 센싱 도전층(TCL), 및 센싱 절연층(TIL)을 포함할 수 있다.
버퍼층(TBF)은 제1 봉지층(TFE1') 상에 배치될 수 있다. 버퍼층(TBF)은 봉지층(TFEL')과 함께 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 할 수 있다. 버퍼층(TBF)은 제1 봉지층(TFE1')과 동일한 물질을 포함하거나, 제1 봉지층(TFE1')의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다.
버퍼층(TBF)의 측면은 제1 봉지층(TFE1')의 측면 및/또는 제2 봉지층(TFE2')의 측면보다 외측에 배치될 수 있다. 이에 따라, 버퍼층(TBF)은 제1 봉지층(TFE1')의 측면을 덮을 수 있다. 즉, 제1 봉지층(TFE1')은 버퍼층(TBF)에 의해 밀봉될 수 있다. 이 경우, 수분 투습 경로가 더욱 효과적으로 차단될 수 있다. 또한, 버퍼층(TBF)의 측면이 제1 봉지층(TFE1')의 측면보다 외측에 배치됨에 따라, 버퍼층(TBF)은 제2 절연층(IL2)과 직접 접할 수 있다. 이에 따라, 버퍼층(TBF)과 제2 절연층(IL2) 간의 충분한 접촉 면적을 확보할 수 있으므로, 버퍼층(TBF)과 기판(SUB) 간의 안정적인 접착을 유지할 수 있음은 앞서 설명한 바와 같다.
버퍼층(TBF)의 단부는 봉지층(TFEL')의 단부보다 외측에 배치될 수 있다. 구체적으로, 버퍼층(TBF)의 단부는 제2 봉지층(TFE2')의 제3 막(330)의 단부보다 외측에 배치될 수 있다. 버퍼층(TBF)의 단부와 제3 막(330)의 단부 사이의 영역은 제2 영역(A2)으로 정의될 수 있다. 즉, 제2 영역(A2)은 제3 막(330)이 배치되지 않는 영역일 수 있다. 제2 영역(A2)은 제3 막(330)과 비중첩할 수 있다. 제2 영역(A2)에서 제1 봉지층(TFE1')의 상면 및 측면은 버퍼층(TBF)과 직접 접할 수 있다. 또한, 제2 영역(A2)에서 제1 봉지층(TFE1')은 제2 봉지층(TFE2')의 제1 막(310) 및 제2 막(320)과 접할 수 있다. 즉, 버퍼층(TBF)은 제1 봉지층(TFE1') 및 제2 봉지층(TFE2')을 밀봉할 수 있다. 이에 따라, 제2 봉지층(TFE2') 특히, 제3 막(330)을 통한 투습 경로를 더욱 효과적으로 차단할 수 있다. 이외 제2 영역(A2)은 도 5를 참조하여 설명한 바 있으므로, 중복되는 내용은 생략한다.
상술한 바와 같이, 버퍼층(TBF)의 측면이 봉지층(TFEL')의 측면보다 외측에 배치되는 경우, 버퍼층(TBF)은 봉지층(TFEL')을 밀봉할 수 있다. 이에 따라, 제2 봉지층(TFE2') 특히, 제3 막(330)을 통한 투습 경로가 더욱 효과적으로 차단될 수 있음은 앞서 설명한 바와 같다.
계속해서, 상술한 바와 같은 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다. 다양한 실시예에 따른 표시 장치들 중에서, 도 1 내지 도 5의 표시 장치를 제조하는 방법을 예로 하여 설명하기로 한다. 도 1 및 도 5와 실질적으로 동일한 구성요소에 대해서는 동일한 부호로 나타내고 자세한 부호를 생략한다.
도 8은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계를 나타내는 순서도이다. 도 9 내지 도 16은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 공정 단계별 단면도들이다.
도 8을 참조하면, 일 실시예에 따른 표시 장치의 제조 방법은 기판(SUB)을 준비하는 단계(S1), 기판(SUB) 상에 발광 소자층(EML)을 형성하는 단계(S2), 발광 소자층(EML) 상에 캡핑층(CPL)을 형성하는 단계(S3), 캡핑층(CPL) 상에 제1 봉지층(TFE1)을 형성하는 단계(S4), 제1 봉지층(TFE1) 상에 제3 봉지층(TFE3)을 형성하는 단계(S5), 제1 봉지층(TFE1) 및 제3 봉지층(TFE3) 상에 제2 봉지층(TFE1)을 형성하는 단계(S6), 제2 봉지층(TFE2) 상에 버퍼층(TBF)을 형성하는 단계(S7), 및 버퍼층(TBF) 상에 센싱 도전층(TCL) 및 센싱 절연층(TIL)을 형성하는 단계(S8)를 포함한다.
먼저, 도 8 및 도 9를 참조하면, 기판(SUB)을 준비한다(S1). 기판(SUB) 상에는 박막 트랜지스터층(TFTL), 및 발광 소자층(EML) 중 일부가 형성될 수 있다. 도 9에서는 설명의 편의를 위해 발광 소자층(EML) 중 제1 전극(131), 발광층(132), 및 화소 정의막(PDL)이 형성된 경우를 예시하였다. 기판(SUB), 박막 트랜지스터층(TFTL), 제1 전극(131), 발광층(132), 및 화소 정의막(PDL)은 도 1 내지 도 7을 참조하여 설명한 바 있으므로, 중복되는 내용은 생략한다.
이어서, 도 8 및 도 10을 참조하면, 기판(SUB) 상에 발광 소자층(EML)을 형성한다(S2). 도 10에서는 설명의 편의를 위해 발광 소자층(EML) 중 제2 전극(133)을 형성하는 단계를 예시하였다.
제2 전극(133)을 형성하는 단계는 화학기상증착(CVD) 방식으로 진행될 수 있다. 구체적으로, 기판(SUB)에 소스를 제공하는 소스부(S)는 기판(SUB)과 대향하도록 배치될 수 있다. 소스부(S)와 기판(SUB) 사이에는 마스크가 배치될 수 있다. 일 실시예에서 상기 마스크는 미세 슬릿 마스크일 수 있다. 다시 말하면, 마스크는 소스부(S)로부터 제공되는 물질을 차단하는 차단부와 개방부를 포함할 수 있다. 또한, 개방부는 복수의 패턴을 포함할 수 있다. 본 명세서에서 마스크의 단부라 함은 개방부의 최외곽 경계를 의미하며, 이하에서 설명하는 여러 마스크는 이와 같은 의미로 사용될 수 있다.
다시 도 10을 참조하면, 소스부(S)와 기판(SUB) 사이에는 제2 전극 마스크(M133)가 배치될 수 있다. 제2 전극 마스크(M133)가 배치된 채로 소스부(S)가 증착 물질을 제공하면 기판(SUB) 상에는 제2 전극(133)이 형성될 수 있다.
제2 전극 마스크(M133)의 단부(M1)는 비표시 영역(NDA)에 배치될 수 있다. 제2 전극 마스크(M133)의 단부(M1)는 제2 전극(133)의 단부보다 내측에 배치될 수 있다. 이는 제2 전극 마스크(M133)가 기판(SUB)으로부터 이격됨으로써 증착 물질이 옆으로 퍼지는 현상에 기인할 수 있다. 다만, 이에 제한되는 것은 아니며, 제2 전극(133)의 단부는 제2 전극 마스크(M133)의 단부와 일치되어 양자가 서로 정렬될 수도 있다.
이어서, 도 8 및 도 11을 참조하면, 발광 소자층(EML) 상에 캡핑층(CPL)을 형성한다(S3).
캡핑층(CPL)을 형성하는 단계는 화학기상증착(CVD) 방식으로 진행될 수 있다.
소스부(S)와 기판(SUB) 사이에는 캡핑층 마스크(MCPL)가 배치될 수 있다. 캡핑층 마스크(MCPL)가 배치된 채로 소스부(S)가 증착 물질을 제공하면 발광 소자층(EML) 상에는 캡핑층(CPL)이 형성될 수 있다.
캡핑층 마스크(MCPL)의 단부(M2)는 비표시 영역(NDA)에 배치될 수 있다. 캡핑층 마스크(MCPL)의 단부(M2)는 캡핑층(CPL)의 단부보다 내측에 배치될 수 있다. 이는 앞서 설명한 바와 같이 증착 공정에서 캡핑층 마스크(MCPL)가 기판(SUB)으로부터 이격됨으로써 증착 물질이 퍼지는 현상에 기인할 수 있다. 다만, 이에 제한되는 것은 아니며, 캡핑층(CPL)의 단부는 캡핑층 마스크(MCPL)의 단부(M2)와 일치되어 양자가 서로 정렬될 수도 있다.
이어서, 도 8 및 도 12를 참조하면, 캡핑층(CPL) 상에 제1 봉지층(TFE1)을 형성한다(S4).
제1 봉지층(TFE1)을 형성하는 단계는 화학기상증착(CVD) 방식으로 진행될 수 있다.
소스부(S)와 기판(SUB) 사이에는 제1 봉지층 마스크(MTFE1)가 배치될 수 있다. 제1 봉지층 마스크(MTFE1)가 배치된 채로 소스부(S)가 증착 물질을 제공하면 캡핑층(CPL) 상에 제1 봉지층(TFE1)이 형성될 수 있다.
제1 봉지층 마스크(MTFE1)의 단부(M3)는 비표시 영역(NDA)에 배치될 수 있다. 제1 봉지층 마스크(MTFE1)의 단부(M3)는 제1 봉지층(TFE1)의 단부보다 내측에 배치될 수 있다. 이는 앞서 설명한 바와 같이 증착 공정에서 제1 봉지층 마스크(MTFE1)가 기판(SUB)으로부터 이격됨으로써 증착 물질이 퍼지는 현상에 기인할 수 있다. 다만, 이에 제한되는 것은 아니며, 제1 봉지층(TFE1)의 단부는 제1 봉지층 마스크(MTFE1)의 단부(M3)와 일치되어 양자가 서로 정렬될 수도 있다.
이어서, 도 8 및 도 13을 참조하면, 제1 봉지층(TFE1) 상에 제3 봉지층(TFE3)을 형성한다(S5).
기판(SUB) 상에 제3 봉지층 마스크(TFE3)가 배치될 수 있다. 제3 봉지층 마스크(TFE3)가 배치된 채로 액체 상태의 모노머를 기상 증착한 후 자외선(UV)으로 경화시켜 폴리머를 형성하여 제3 봉지층(TFE3)을 형성할 수 있다. 상기 폴리머는 예를 들어, 펜타브로모페닐 알크릴레이트[pentabromophenyl acrylate], 2-(9H-카바졸-9일) 에틸메타크릴레이트[2-(9H-Carbazol-9-yl) ethyl methacrylate], N-비닐카바졸[N-vinylcarbazole], 비스(메타크릴로일티오페닐) 설파이드[Bis (methacryloylthiophenyl) sulfide] 및 지르코늄 아크릴레이트[zirconium acrylate]로 이루어진 군에서 선택된 적어도 하나의 모노머의 중합에 의하여 만들어질 수 있다.
제3 봉지층 마스크(TFE3)의 단부(M4)는 비표시 영역(NDA)에 배치될 수 있다. 제3 봉지층 마스크(TFE3)의 단부(M4)는 제3 봉지층(TFE3)의 단부보다 외측에 배치될 수 있다. 다만, 이에 제한되는 것은 아니며, 제3 봉지층(TFE3)의 단부는 제3 봉지층 마스크(TFE3)의 단부(M4)와 일치되어 양자가 서로 정렬될 수도 있다.
이어서, 도 8 및 도 14를 참조하면, 제1 봉지층(TFE1) 및 제3 봉지층(TFE3) 상에 제2 봉지층(TFE1)을 형성한다(S6).
제2 봉지층(TFE2)을 형성하는 단계는 플라즈마-화학기상증착(PECVD) 방식으로 진행될 수 있다.
제2 봉지층(TFE2)을 형성하는 단계에 대한 상세한 설명을 위해 도 17 내지 도 20이 참조된다.
도 17은 일 실시예에 따른 제2 봉지층의 제조 방법의 공정 단계를 나타내는 순서도이다. 도 18 내지 도 20은 일 실시예에 따른 제2 봉지층의 제조 방법을 나타내는 공정 단계별 단면도들이다.
도 17을 참조하면, 제2 봉지층(TFE2)을 형성하는 단계(S6)는 제1 가스(G1)를 이용하여 제1 막(210)을 형성하는 단계(S61), 제2 가스(G2)를 이용하여 제1 막(210) 상에 제3 막(230)을 형성하는 단계(S62), 제1 가스(G1)를 이용하여 제3 막(230) 상에 제2 막(220)을 형성하는 단계(S63)를 포함할 수 있다.
먼저, 도 17 및 도 18을 참조하면, 소스부(S)와 기판(SUB) 사이에는 제2 봉지층 마스크(TFE2)가 배치될 수 있다. 제2 봉지층 마스크(TFE2)가 배치된 상태로 소스부(S)가 제1 가스(G1)를 제공하면 제1 봉지층(TFE1) 및 제3 봉지층(TFE3) 상에 제1 막(210)이 형성될 수 있다. 제1 가스(G1)는 실란(SiH4) 기체를 포함할 수 있다.
제2 봉지층 마스크(TFE2)의 단부(M5)는 비표시 영역(NDA)에 배치될 수 있다. 제2 봉지층 마스크(TFE2)가 기판(SUB)으로부터 이격됨으로써 제1 가스(G1)가 제2 봉지층 마스크(TFE2)의 단부(M5)로부터 확산될 수 있다. 이에 따라, 제1 막(210)의 단부는 제2 봉지층 마스크(TFE2)의 단부(M5)보다 외측에 배치될 수 있다. 다만, 이에 제한되는 것은 아니며, 제1 막(210)의 단부는 제2 봉지층 마스크(TFE2)의 단부(M5)와 일치되어 양자가 서로 정렬될 수도 있다.
이어서, 도 17 및 도 19를 참조하면, 제2 봉지층 마스크(TFE2)가 배치된 상태로 소스부(S)가 제2 가스(G2)를 제공하면 제1 막(210) 상에 제3 막(230)을 형성할 수 있다.
제2 가스(G2)는 Hexamethyldisiloxane(HMDSO) 및/또는 산소(O2) 기체를 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 실리콘 옥시카본(SiOCx)을 형성할 수 있는 반응 가스 내에서 다양하게 적용 가능하다.
Hexamethyldisiloxane(HMDSO)은 실란(SiH4)에 비해 확산성이 낮아 제3 막(230)의 단부는 제1 막(210)의 단부보다 내측에 배치될 수 있다. 상술한 바와 같이, 제1 막(210)의 단부로부터 제3 막(230)의 단부까지의 거리(도 5의 제1 영역(A1))는 약 5μm 일 수 있다.
제2 봉지층 마스크(TFE2)의 단부(M5)는 제3 막(230)의 단부보다 내측에 배치될 수 있다. 다만, 이에 제한되는 것은 아니며, 제3 막(230)의 단부는 제2 봉지층 마스크(TFE2)의 단부(M5)와 일치되어 양자가 서로 정렬될 수도 있다.
이어서, 도 17 및 도 20을 참조하면, 제2 봉지층 마스크(TFE2)가 배치된 상태로 소스부(S)가 제1 가스(G1)를 제공하면 제3 막(230) 상에 제2 막(220)이 형성될 수 있다. 제2 가스(G2)는 도 18를 참조하여 설명한 바 있으므로, 중복되는 내용은 생략한다.
제2 봉지층 마스크(TFE2)의 단부(M5)는 제2 막(220)의 단부보다 내측에 배치될 수 있다. 다만, 이에 제한되는 것은 아니며, 제2 막(220)의 단부는 제2 봉지층 마스크(TFE2)의 단부(M5)와 일치되어 양자가 서로 정렬될 수도 있다.
상술한 제2 봉지층(TFE2)의 제1 막 내지 제3 막(210, 220, 230)은 연속적으로 형성될 수 있다. 이 경우, 공정 단계를 보다 단순화할 수 있으며, 이에 따라 경제성을 확보할 수 있다.
이어서, 도 8 및 도 15를 참조하면, 제2 봉지층(TFE2) 상에 버퍼층(TBF)을 형성한다(S7).
버퍼층(TBF)을 형성하는 단계는 화학기상증착(CVD) 방식으로 진행될 수 있다.
소스부(S)와 기판(SUB) 사이에는 버퍼층 마스크(MBF)가 배치될 수 있다. 버퍼층 마스크(MBF)가 배치된 채로 소스부(S)가 증착 물질을 제공하면 제2 봉지층(TFE2) 상에는 버퍼층(TBF)이 형성될 수 있다.
버퍼층 마스크(MBF)의 단부(M6)는 비표시 영역(NDA)에 배치될 수 있다. 버퍼층 마스크(MBF)의 단부(M6)는 버퍼층(TBF)의 단부보다 내측에 배치될 수 있다. 다만, 이에 제한되는 것은 아니며, 버퍼층(TBF)의 단부는 버퍼층 마스크(MBF)의 단부(M6)와 일치되어 양자가 서로 정렬될 수도 있다.
이어서, 도 8 및 도 16을 참조하면, 버퍼층(TBF) 상에 센싱 도전층(TCL) 및 센싱 절연층(TIL)을 형성하여 도 4와 같은 표시 장치가 완성된다(S8).
센싱 도전층(TCL) 및 센싱 절연층(TIL)을 형성하는 단계는 화학기상증착(CVD) 방식으로 진행될 수 있다. 센싱 도전층(TCL) 및 센싱 절연층(TIL)은 도 1 내지 도 7을 참조하여 설명한 바 있으므로, 중복되는 내용은 생략한다.
도 21은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 개념도이다.
도 21은 기판(SUB) 상에 배치되는 제2 전극 마스크(M133), 캡핑층 마스크(MCPL), 제1 봉지층 마스크(MTFE1), 제3 봉지층 마스크(MTFE3), 제2 봉지층 마스크(MTFE2), 및 버퍼층 마스크(MTBF)의 상대적인 관계를 도시한다.
도 21을 참조하면, 제3 봉지층 마스크(MTFE3)의 단부(M4)는 제1 봉지층 마스크(MTFE1)의 단부(M3) 및 제2 봉지층 마스크(MTFE2)의 단부(M5)보다 내측에 배치될 수 있다. 이에 따라, 제3 봉지층(TFE3)은 제1 봉지층(TFE1) 및 제2 봉지층(TFE2)에 의해 밀봉될 수 있다. 따라서, 제3 봉지층(TFE3)을 통한 수분 투습 경로가 차단될 수 있음은 앞서 설명한 바와 같다.
또한, 제2 봉지층 마스크(MTFE2)의 단부(M5)는 제1 봉지층 마스크(MTFE1)의 단부(M3)보다 내측에 배치될 수 있다. 이에 따라, 제2 봉지층(TFE2)은 제1 봉지층(TFE1)에 의해 밀봉될 수 있다. 즉, 제2 봉지층(TFE2) 특히, 제3 막(230)을 통한 투습 경로가 더욱 효과적으로 차단될 수 있음은 앞서 설명한 바와 같다.
또한, 제1 봉지층 마스크(MTFE1)의 단부(M3)는 버퍼층 마스크(MTBF)의 단부(M6)보다 내측에 배치될 수 있다. 따라서, 제1 봉지층(TFE1)은 버퍼층(TBF)에 의해 밀봉될 수 있다. 따라서, 봉지층(TFTL)을 통한 투습 경로를 더욱 효과적으로 차단될 수 있음은 앞서 설명한 바와 같다.
도 21의 관계를 갖는 마스크를 사용하는 경우, 도 4의 실시예에서 설명한 표시 장치(1)를 구현할 수 있다.
본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
1: 표시 장치
10: 표시 패널
20: 구동칩
30: 구동 기판
MR: 메인 영역
BR: 벤딩 영역
SR: 서브 영역
SUB: 기판
TFTL: 박막 트랜지스터층
EML: 발광 소자층
TFEL: 봉지층
TSL: 센싱층
TFE1: 제1 봉지층
TFE2: 제2 봉지층
TFE3: 제3 봉지층
TBF: 버퍼층

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 발광 소자층;
    상기 발광 소자층 상에 배치된 제1 봉지층과 제2 봉지층; 및
    상기 제1 봉지층과 상기 제2 봉지층을 덮는 버퍼층을 포함하고,
    상기 제2 봉지층은 제1 막, 상기 제1 막 상에 배치된 제2 막, 및 상기 제1 막과 상기 제2 막 사이에 배치된 제3 막을 포함하되,
    상기 제3 막의 측면은 상기 제1 막의 측면과 상기 제2 막의 측면보다 내측에 배치되는 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 봉지층의 측면은 상기 제1 봉지층의 측면보다 내측에 배치되는 표시 장치.
  3. 제2 항에 있어서,
    상기 제2 봉지층은 상기 버퍼층과 상기 제1 봉지층 사이에 배치되고,
    상기 버퍼층은 상기 제2 막과 직접 접하는 표시 장치.
  4. 제2 항에 있어서,
    상기 제1 봉지층은 상기 버퍼층과 상기 제2 봉지층 사이에 배치되고,
    상기 제1 봉지층은 상기 제2 막과 직접 접하는 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 막과 상기 제2 막은 SiNx으로 이루어지고,
    상기 제3 막은 SiOCx으로 이루어진 표시 장치.
  6. 제1 항에 있어서,
    상기 제3 막의 두께는 상기 제1 막의 두께 및 상기 제2 막의 두께보다 두꺼운 표시 장치.
  7. 제1 항에 있어서,
    상기 제2 막은 상기 제3 막의 측면을 덮는 표시 장치.
  8. 제7 항에 있어서,
    상기 제2 막은 상기 제1 막의 측면과 직접 접하는 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 봉지층과 상기 제2 봉지층 사이에 배치되는 제3 봉지층을 더 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제3 봉지층의 측면은 상기 제2 봉지층의 측면보다 내측에 배치되는 표시 장치.
  11. 제9 항에 있어서,
    상기 제3 막의 단부와 상기 제1 막의 단부 사이의 영역으로 정의되는 제1 영역 및 상기 버퍼층의 단부와 상기 제3 막의 단부 사이의 영역으로 정의되는 제2 영역을 더 포함하고,
    상기 제2 영역의 일 방향으로의 길이는 아래의 수학식에 따라 정의되는 표시 장치.
    Figure pat00018

    Figure pat00019

    여기서,
    Figure pat00020
    는 상기 제2 영역의 일 방향의 길이를 나타내고,
    Figure pat00021
    는 상기 제1 영역의 일 방향의 길이를 나타내고,
    Figure pat00022
    는 상기 버퍼층의 일 방향의 길이를 나타내고,
    Figure pat00023
    는 상기 제1 봉지층의 일 방향의 길이를 나타내고,
    Figure pat00024
    는 상기 제2 봉지층의 일 방향의 길이를 나타내고,
    Figure pat00025
    는 상기 제3 봉지층의 일 방향의 길이를 나타낸다.
  12. 제11 항에 있어서,
    상기 제1 영역의 일 방향의 길이는 상기 제2 영역의 일 방향의 길이보다 짧은 표시 장치.
  13. 제9 항에 있어서,
    상기 제3 봉지층의 두께는 상기 제1 봉지층의 두께 및 상기 제2 봉지층의 두께보다 두껍고,
    상기 제3 봉지층과 상기 제2 막은 서로 다른 탄소 화합물을 포함하는 표시 장치.
  14. 제1 항에 있어서,
    상기 기판은 복수의 화소를 포함하고,
    상기 발광 소자층은 제1 전극, 상기 제1 전극 상에 배치되고, 상기 화소를 정의하는 개구부를 포함하는 화소 정의막, 상기 제1 전극과 상기 화소 정의막 상에 배치된 발광층, 및 상기 발광층 상에 배치된 제2 전극을 포함하는 표시 장치.
  15. 기판을 준비하는 단계;
    상기 기판 상에 발광 소자층을 형성하는 단계;
    상기 발광 소자층 상에 제1 마스크를 이용하여 제1 봉지층을 형성하는 단계; 및
    상기 제1 봉지층 상에 제2 마스크를 이용하여 제2 봉지층을 형성하는 단계를 포함하고,
    상기 제2 봉지층을 형성하는 단계는 제1 막, 상기 제1 막 상에 배치된 제2 막, 상기 제1 막과 상기 제2 막 사이에 배치된 제3 막을 형성하는 단계를 포함하고,
    상기 제1 마스크의 단부는 상기 제2 마스크의 단부보다 외측에 배치되는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 제2 봉지층은 플라즈마 기상 증착(PECVD)에 의해 형성되고,
    상기 제1 막과 상기 제2 막은 제1 가스를 이용하여 증착되고,
    상기 제3 막은 제2 가스를 이용하여 증착되는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 제1 가스는 SiH4를 포함하고,
    상기 제2 가스는 HMDSO를 포함하는 표시 장치의 제조 방법.
  18. 제15 항에 있어서,
    상기 제2 봉지층 상에 버퍼층 마스크를 이용하여 버퍼층을 형성하는 단계를 더 포함하고,
    상기 버퍼층 마스크의 단부는 상기 제1 마스크의 단부보다 외측에 배치되는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 봉지층을 형성하는 단계와 상기 제2 봉지층을 형성하는 단계 사이에 제3 마스크를 이용하여 제3 봉지층을 형성하는 단계를 더 포함하고,
    상기 제3 마스크의 단부는 상기 제2 마스크의 단부보다 내측에 배치되는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 발광 소자층을 형성하는 단계는 제1 전극을 형성하는 단계, 상기 제1 전극 상에 발광층을 형성하는 단계, 상기 발광층 상에 제2 전극을 형성하는 단계, 및 상기 제2 전극 상에 캡핑층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
KR1020190104261A 2019-08-26 2019-08-26 표시 장치 및 그 제조 방법 KR20210025145A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190104261A KR20210025145A (ko) 2019-08-26 2019-08-26 표시 장치 및 그 제조 방법
US16/985,969 US20210066656A1 (en) 2019-08-26 2020-08-05 Display device and method of manufacturing the same
CN202010855072.XA CN112436035A (zh) 2019-08-26 2020-08-24 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190104261A KR20210025145A (ko) 2019-08-26 2019-08-26 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210025145A true KR20210025145A (ko) 2021-03-09

Family

ID=74680233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190104261A KR20210025145A (ko) 2019-08-26 2019-08-26 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20210066656A1 (ko)
KR (1) KR20210025145A (ko)
CN (1) CN112436035A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230180584A1 (en) * 2020-08-17 2023-06-08 Boe Technology Group Co., Ltd. Display panel

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634402A (zh) * 2019-08-28 2019-12-31 武汉华星光电半导体显示技术有限公司 显示面板及其折弯方法及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107452893B (zh) * 2016-05-31 2020-04-14 乐金显示有限公司 有机发光显示装置
JP2018022624A (ja) * 2016-08-04 2018-02-08 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法
KR20180047536A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 유기발광 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230180584A1 (en) * 2020-08-17 2023-06-08 Boe Technology Group Co., Ltd. Display panel
US11832501B2 (en) * 2020-08-17 2023-11-28 Boe Technology Group Co., Ltd. Display panel

Also Published As

Publication number Publication date
CN112436035A (zh) 2021-03-02
US20210066656A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
US11832502B2 (en) Display device including dummy pixels in a non-display area
US11723230B2 (en) Display panel
US10976853B2 (en) Display device
US10672911B2 (en) Thin film transistor substrate and display panel having the same
US10249692B2 (en) Display device and method of manufacturing the same
KR20210008240A (ko) 표시 장치
CN106024690B (zh) 静电吸盘系统
US20190252639A1 (en) Display device and manufacturing method thereof
US11392255B2 (en) Display device with single wire and double wire stacked structure in the non-display area
US20210391400A1 (en) Display apparatus
KR20210056468A (ko) 센싱 유닛과 그를 포함하는 표시 장치
US20210083012A1 (en) Display apparatus
US20210066656A1 (en) Display device and method of manufacturing the same
KR20230047291A (ko) 디스플레이 장치 및 그 제조방법
KR20220060009A (ko) 표시 장치
KR20210113487A (ko) 표시 장치
US20230371345A1 (en) Display panel and method of manufacturing display panel
CN219843922U (zh) 显示装置
US11985868B2 (en) Display apparatus
US20220399525A1 (en) Display device and method of manufacturing the same
US20220392983A1 (en) Display apparatus and method of manufacturing the same
US20240074242A1 (en) Display apparatus
US20240065031A1 (en) Light emitting display device
US20230172011A1 (en) Display apparatus
KR20210138826A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal