KR20210024439A - 레지스턴스 측정을 위한 회로 - Google Patents

레지스턴스 측정을 위한 회로 Download PDF

Info

Publication number
KR20210024439A
KR20210024439A KR1020207027529A KR20207027529A KR20210024439A KR 20210024439 A KR20210024439 A KR 20210024439A KR 1020207027529 A KR1020207027529 A KR 1020207027529A KR 20207027529 A KR20207027529 A KR 20207027529A KR 20210024439 A KR20210024439 A KR 20210024439A
Authority
KR
South Korea
Prior art keywords
circuit
sigma
paths
capacitor
output terminals
Prior art date
Application number
KR1020207027529A
Other languages
English (en)
Other versions
KR102456768B1 (ko
Inventor
알베르토 마치오니
모니카 스치파니
지우세페 파세티
Original Assignee
에이엠에스 센서스 유케이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이엠에스 센서스 유케이 리미티드 filed Critical 에이엠에스 센서스 유케이 리미티드
Publication of KR20210024439A publication Critical patent/KR20210024439A/ko
Application granted granted Critical
Publication of KR102456768B1 publication Critical patent/KR102456768B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/30—Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/44—Modifications of instruments for temperature compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

저항성 소자의 미지의 레지스턴스 측정용 회로는 저항성 소자(VBE1, VBE2)의 레지스턴스에 의존하는 차동 전압을 생성하는 센서 회로 및 차동 기준 전압(VBE3, VBE4)을 생성하는 기준 회로 및 제1 스테이지(400)를 포함하는 시그마-델타 컨버터를 포함하며, 제1 커패시터(C2P)는 센서 회로의 출력 단자들 중 하나에 선택적으로 결합되고 제2 커패시터(C1P)는 기준 회로의 출력 단자들 중 하나에 결합된다. 회로는 로그적으로 압축된 값들을 생성한다.

Description

레지스턴스 측정을 위한 회로
본 개시는 전자 회로에 관한 것이다. 특히, 본 개시는 저항성 소자의 레지스턴스(resistance)의 온도 보상 측정을 위한 전자 회로에 관한 것이다.
저항성 소자의 미지의 레지스턴스의 측정은 전자 시스템들에서 널리 사용되는 동작이다. 유량계들 및, 특히, 특정 가스 또는 특정 가스들의 농도를 측정하는 가스 센서 측정 시스템들은 종종 저항성 소자(resistive element)의 레지스턴스의 측정에 기초한다. 레지스턴스 측정은 종종 바이폴라 다이오드의 pn-접합 또는 바이폴라 트랜지스터의 이미터-베이스 경로를 통한 전류 흐름의 결정을 이용한다. 그러나, 다이오드를 통한 전류는 온도에 의존한다.
따라서, 레지스턴스의 측정을 위한 종래의 회로들은 보드 상의 온도 센서를 사용하고 온도 센서로부터의 값으로 측정된 값을 보상한다. 보상은 수치적으로 계산될 수 있으며 수치 프로세서를 필요로 한다. 종래의 접근법은 온도 센서 및 프로세서를 위한 시스템에 추가적인 복잡성을 추가한다.
덜 복잡하고, 높은 정확도를 갖고 빠른 측정을 허용하는 저항성 소자의 미지의 레지스턴스의 온도 보상 측정을 위한 회로에 대한 필요성이 존재한다.
본 개시의 목적은 종래의 회로들보다 덜 복잡한 저항성 소자의 레지스턴스를 측정하기 위한 회로를 제공하는 것이다.
본 개시의 다른 목적은 빠르게 동작하는 정확한 온도 보상 디지털 출력 값을 제공하는 레지스턴스를 측정하기 위한 회로를 제공하는 것이다.
위에 설명된 목적들 중 하나 이상을 달성하는 레지스턴스 측정용 회로는: 측정될 레지스턴스를 갖는 저항성 소자; 저항성 소자의 레지스턴스에 의존하는 차동 전압을 생성하는 센서 회로 - 센서 회로는: 다이오드 소자 및 출력 단자를 각각 포함하는 제1 및 제2 경로를 포함하되, 제1 및 제2 경로들 중 하나는 저항성 소자를 포함함 -; 차동 기준 전압을 생성하는 기준 회로 - 기준 회로는: 전류 소스 및 다이오드 소자를 각각 포함하는 제1 및 제2 경로를 포함하되, 전류 소스들은 실질적으로 상이한 전류를 제공하도록 구성됨 -; 제1 및 제2 출력 단자 - 제1 출력 단자는 기준 회로의 제1 및 제2 경로들 중 하나로부터의 전압을 선택적으로 제공하도록 구성되고 제2 출력 단자는 기준 회로의 제1 및 제2 경로들 중 다른 하나로부터의 전압을 선택적으로 제공하도록 구성됨 -; 제1 스테이지 및 하류에 연결된 제2 스테이지를 포함하는 시그마-델타 컨버터 회로 - 제1 스테이지는: 제1 및 제2 커패시터 및 적분 소자(integration element)를 포함하되, 제1 커패시터는 센서 회로의 출력 단자들 중 하나에 선택적으로 결합되고 제2 커패시터는 기준 회로의 제1 및 제2 출력 단자들 중 하나에 결합됨 -; 및 측정될 레지스턴스에 의존하는 비트스트림(bitstream)을 제공하도록 구성되는 출력 단자를 포함하는 제2 스테이지를 포함한다.
설명에 따르면, 베이스 및 콜렉터가 단락된(short-circuited) 트랜지스터 일 수 있는 바이폴라 다이오드의 pn-접합에 걸친 전압(VBE)은 (방정식 1)이라는 것이 잘 알려져 있다:
Figure pct00001
전압(VBE)은 이미터 전류(IE)에 의존하고 측정의 동적 범위가 로그 압축(logarithmic compression)에 의해 확대되도록 로그화된다. 용어 KT/q는 온도 의존성을 나타낸다.
공지된 전압이 미지의 레지스턴스(RX)에 걸쳐 강제되는 경우, 결과 전류는 베이스-이미터 전압(VBE1)이 (방정식 2)인 바이폴라 트랜지스터를 통해 흐른다:
Figure pct00002
동일한 원리가 공지된 기준 레지스턴스(RREF)에 적용되는 경우, 제2 전압은 다음과 같이 (방정식 3)으로서 획득될 수 있다:
Figure pct00003
본 개시에 따른 회로는 전압 차이(
Figure pct00004
)를 사용한다. 또한 본 개시에 따르면, 회로는 전류(I1, I2)가 2개의 동일한 트랜지스터들을 통해 진행하는, N = I1/I2 또는 I1　=　N　*　I2인, 공지된 비율의 2개의 전류들에 의해 생성되는 차이(
Figure pct00005
)(방정식 4)를 사용한다:
Figure pct00006
Figure pct00007
사이의 비율은 미지의 레지스턴스(RX)가 다음과 같이 (방정식 5)로서 획득될 수 있도록 온도에 의존하지 않으며:
Figure pct00008
(방정시 6)을 야기한다:
Figure pct00009
본 개시에 따른 회로는
Figure pct00010
및
Figure pct00011
와 같은 2개의 전압들 사이의 비율을 디지털 워드(digital word)로 변환하기 위해 특정 입력 구조를 갖는 시그마-델타 아날로그-디지털(analog-to-digital) 변조기 또는 컨버터와 같은 시그마-델타 컨버터를 사용한다. 이 경우, 단지 하나의 아날로그-디지털(ADC) 변환이 요구되며 이는 본질적으로 시그마-델타 컨버터의 입력 스테이지에서 차동 베이스 이미터 전압들의 필요한 분할(required division)을 수행한다. 본 회로의 장점으로서, 온도 의존성은 위의 방정식들로부터 수집될 수 있음에 따라 신호 처리로부터 제거된다. 시그마-델타 컨버터를 통한 ADC 변환은 직접적으로 온도-보상되는 디지털 출력 신호를 제공한다. 그 결과, 온도 센서들 및 그 출력 신호들의 사용은 쓸모없게 된다. 계산은 온도 신호의 수치 처리가 쓸모없게 됨에 따라 빠르다. 시그마-델타 ADC는 미지의 레지스턴스의 값(Rx)이 방정식 6에 따라 계산될 수 있는 값(X)(방정식 5)를 전달한다. 값(X) 뿐만 아니라 전압 차이들(
Figure pct00012
및
Figure pct00013
)은 측정의 동적 범위가 확대될 수 있도록 로그적으로(logarithmically) 압축된다.
일 실시예에 따르면, 저항성 소자의 미지의 레지스턴스를 측정하기 위한 회로는 센서 회로부, 기준 회로부 및 시그마-델타 컨버터 회로부를 포함한다.
센서 회로부는 센서 회로가 바이폴라 트랜지스터의 베이스 이미터 경로와 같은 다이오드 소자를 각각 포함하는 제1 및 제2 경로를 포함한다는 점에서, 저항성 소자의 미지의 레지스턴스에 의존하는 차동 전압을 생성한다. 바이폴라 트랜지스터들은 동일하거나 적어도 공지된 면적비(area ratio)를 가져야 한다. 두 경로들의 트랜지스터들의 이미터들에서의 차동 전압은 저항성 소자의 미지의 레지스턴스에 의존하는 차동 전압(
Figure pct00014
)이다.
그러나, 기준 회로는 실질적으로 상이한 전류 구동 능력의 전류 소스를 각각 포함하는 제1 및 제2 경로들을 포함한다. 전류 소스들은 그들이 N = I1/I2 또는 I1 = N * I2의 비율의 전류들을 생성하도록 설계되는 MOS 트랜지스터들일 수 있다. 이것은 1 : N과 같은 비율에서 트랜지스터들의 게이트들의 폭들을 적절하게 치수화함으로써 획득될 수 있다. 실제로, 전류 소스들은 입력 경로에서 기준 전류 소스를 갖는 전류 미러 회로(current mirror circuit)의 출력 경로들일 수 있다. 기준 회로의 실질적으로 상이한 전류 소스들은 전류들을 2개의 동일한 기준 트랜지스터들의 2개의 베이스 이미터 경로들에 제공한다. 동일한 트랜지스터들 대신에, 공지된 면적비를 갖는 트랜지스터를 사용하는 것이 가능하다. 결과적으로, 바이폴라 트랜지스터들의 이미터들에서의 전압(
Figure pct00015
)은 전류들의 공지된 비율 N에 의존한다.
센서 회로 및 기준 회로 각각으로부터의 차동 출력 전압들(
Figure pct00016
및
Figure pct00017
)은 시그마-델타 컨버터의 입력 스테이지에 공급된다. 특히,
Figure pct00018
및
Figure pct00019
전압들은 시그마-델타 컨버터의 입력 스테이지에서 대응하는 제1 및 제2 커패시터들에 인가된다. 시그마-델타 아날로그-디지털(ADC) 컨버터의 시계방향 동작 동안 충전 및 방전 동작들은 아래에서 본원에 보다 상세히 설명되는 바와 같이,
Figure pct00020
의 분할(division)을 수행한다,
시그마-델타 ADC의 입력 스테이지의 제1 및 제2 커패시터들 상의 전하들은 시그마-델타 변조기의 잘 알려진 동작 개념에 따라 적분 커패시터(integration capacitor)에 공급된다. 시그마-델타 ADC의 제2 스테이지는 적분 동작으로부터 디지털 비트스트림을 생성하기 위해 적어도 비교기(comparator)를 포함한다. 추가적인 적분기를 각각 포함하는 하나 이상의 추가적인 스테이지들이 시그마-델타 ADC에 포함될 수 있다. 시그마-델타 ADC의 출력에서, 디지털 비트스트림이 생성되며 이는 용어
Figure pct00021
를 나타내고 따라서 미지의 저항의 레지스턴스(RX)를 나타낸다. 본 개시에 따른 시그마-델타 ADC의 구조는 측정 프로세스의 효율을 증가시키고 변환 시간을 감소시키는
Figure pct00022
와
Figure pct00023
사이의 비율의 직접 변환을 허용한다. 추가 온도 센서는 요구되지 않는다. 전압 비율들의 직접 변환은 샘플 레이트(sample rate)의 증가를 초래한다. 하나의 변환만이 수행되기 때문에, 가스의 농도를 측정하는 가스 측정 회로와 같은 측정 회로에 대해 중요한 것인 회로의 전류 소비가 낮다. 정확도는 추가 온도 측정 및 수치 계산에서 그것의 사용이 필요하지 않기 때문에 종래의 회로들과 비교할 때 증가된다.
보다 상세하게, 센서 회로는 p-채널 MOS 트랜지스터 및 트랜지스터의 소스와 게이트 사이의 피드백 루프를 각각 포함하는 2개의 경로들을 포함한다. 피드백 루프는 증폭기를 포함한다.
기준 회로(reference circuit)는, 보다 상세하게, 시그마-델타 ADC의 입력 스테이지가 전체 피드백을 안정되게 만드는 극성을 갖는 시그마-델타 컨버터의 출력에 따라 구동되도록 2개의 전류 경로들을 교차-연결하는 스위치들을 포함한다. 비트스트림이 극성을 변화시킬 때마다, 기준 회로의 제1 및 제2 경로들 사이의 교차 연결은 상보 상태(complementary state)로 스위칭된다.
기준 회로의 제1 및 제2 경로들에 직접 포함되는 스위칭가능 교차-연결에 대한 대안으로서, 기준 회로의 제1 및 제2 경로들의 바이폴라 트랜지스터들의 이미터들에서의 출력 신호들은 교차-연결 회로를 통해 라우팅된다.
시그마-델타 ADC의 입력 스테이지에서, 보다 상세하게, 센서 회로의 제1 및 제2 경로들의 출력 단자들에 연결되는 제1 커패시터는 스위치들이 교대로 인에이블되도록 위상 시프트된 제어 신호들에 의해 제어되는 각각의 스위치들을 포함한다. 더욱이, 시그마-델타 ADC의 입력 스테이지의 제1 및 제2 커패시터들은 스위치에 의해 적분 커패시터에 연결되고 다른 스위치를 통해 공통 모드 전압(common mode voltage)에 연결된다. 이러한 스위치들은 또한 그들이 교대로 인에이블되도록 위상 시프트된 제어 신호들에 의해 제어된다. 시그마-델타 ADC는 증폭기의 입력 및 출력 사이에 연결되는 적분 커패시터를 포함한다. 증폭기의 출력 노드는 출력 비트스트림을 생성하기 위해 비교기를 포함하는 시그마-델타 ADC의 하류에 연결된 제2 스테이지로 포워딩된다. 적어도 하나의 다른 적분 소자가 또한 제2 스테이지에 포함될 수 있다.
시그마-델타 ADC는 완전 차동 방식으로 동작하도록 구성된다. 이것은 시그마-델타 ADC가 커패시터들 및 적분 소자 상류에 연결되는 스위치들에 관한 동일한 구조를 갖는 다른 신호 브랜치를 포함하는 반면, 적분 소자의 증폭기가 그러한 신호 브랜치에 대해 상보적인 동작을 수행한다는 것을 의미한다.
상술한 일반적인 설명 및 상술한 상세 설명 둘 다는 단순히 예시적이고, 청구항들의 본질 및 특징을 이해하기 위해 개요 또는 프레임워크를 제공하도록 의도된다는 것이 이해되어야 한다. 첨부 도면들은 추가적인 이해을 제공하기 위해 포함되고, 본 설명에 적분되고, 그것의 일부를 구성한다. 도면들은 하나 이상의 실시예들을 예시하고, 설명과 함께 다양한 실시예들의 원리들 및 동작들을 설명하는 역할을 한다.
도면에서:
도 1은 레지스턴스 측정을 위한 회로의 하이 레벨 블록도를 도시하고;
도 2는 일 실시예에 따른 센서 회로의 개략도를 도시하고;
도 3은 일 실시예에 따른 기준 회로의 개략도를 도시하고;
도 4a 및 도 4b는 본 개시의 원리에 따른 시그마-델타 컨버터의 제1 및 제2 스테이지들을 도시하고;
도 5a 및 도 5b는 제1 동작 상태 및 제2 동작 상태 각각에 따른 시그마-델타 컨버터의 제1 스테이지에서 스위치들의 스위칭 상태들을 도시하고;
도 6은 도 4a, 도 4b, 도 5a 및 도 5b에 도시된 바와 같은 시그마-델타 컨버터를 동작시키기 위해 사용되는 신호들을 도시하고;
도 7은 도 4a, 도 4b 및 도 5a, 도 5b의 시그마-델타 컨버터의 등가 기능 블록도를 도시한다.
이제, 본 개시는 본 개시의 실시예들을 도시하는 첨부 도면을 참조하여 이하에서 보다 완전히 설명될 것이다. 그러나, 본 개시는 많은 상이한 형태들로 구현될 수 있고 본원에 진술되는 실시예들에 제한되는 것으로서 해석되지 않아야 한다. 오히려, 이러한 실시예들은 본 개시가 당업자에게 본 개시의 범위를 완전히 전달하도록 제공된다. 도면들은 반드시 축적에 따라 도시되는 것은 아니지만 본 개시를 명확하게 설명하도록 구성된다. 도면들 중 상이한 도면들의 동일한 소자들은 동일한 참조 부호들에 의해 표시된다.
도 1은 본 개시의 원리들에 따른 레지스턴스를 측정하기 위한 회로의 최상위 블록도를 도시한다. 회로 블록(110)은 레지스턴스가 측정될 저항성 소자(resistive element)를 포함한다. 블록(110)은
Figure pct00024
센서이다. 블록(110)은 공지된 기준 저항 기준 저항 및 측정될 미지의 저항에 의존하는 전압 차이를 생성한다. 블록(120)은 2개의 실질적으로 상이한 전류들에 의존하는 전압 차이를 생성하는
Figure pct00025
기준 회로이다. 블록들(110 및 120)로부터의 출력 전압들은 블록들(110, 120)로부터의 전압들 사이의 분할을 나타내는 비트스트림을 생성하는 시그마-델타 아날로그-디지털(ADC) 컨버터(130)에 입력된다. 시그마-델타 컨버터(130)로부터의 비트스트림은 측정될 저항성 소자의 레지스턴스 값을 나타내는 디지털 출력 값을 생성하는 디지털 머신(140)에서 평가된다. 디지털 머신 블록(140)은 저역 통과 필터링 및 비트스트림을 디지털 처리 수단에 의해 더 처리될 수 있는 디지털 워드로 변환시키는 것과 같은 동작을 수행한다. 이러한 처리 수단은 시그마-델타 ADC로부터 획득되는 값(X)으로부터 방정식 6에 따라 레지스턴스 값(Rx)을 계산하기 위해 프로세서를 포함한다.
이제 도 2를 참조하면, 블록(110)의 상세 개략 회로도가 도시된다. 도 2의
Figure pct00026
센서는 전압(VDD)과 접지 전위(ground potential) 사이에 2개의 회로 경로들을 포함한다. 좌측편 제1 경로는 미지의, 가변 레지스턴스의 저항(210), p-채널 트랜지스터(211) 및 그 베이스 및 콜렉터 단자들이 단락된 바이폴라 트랜지스터(213)를 포함한다. MOS 트랜지스터(211)의 드레인 단자는 기준 전위(VREF)를 수신하고 MOS 트랜지스터(211)의 게이트를 제어하는 제어 신호를 출력하는 증폭기(212)에 공급된다. 가스 농도 센서에서, 저항(210)의 레지스턴스는 저항이 받는 가스에 의존하여 가변될 수 있다.
Figure pct00027
센서의 우측편 제2 경로는 공지된, 고정 레지스턴스의 저항(220)을 포함한다. MOS 트랜지스터(211), 증폭기(222) 및 바이폴라 트랜지스터(223)의 모든 다른 소자들(소자들)은 제1 경로의 소자들에 대응한다. 특히, 트랜지스터들(213 및 223)는 동일한 트랜지스터들 이거나 공지된 면적비를 갖는다.
Figure pct00028
출력 전압은 트랜지스터들(213, 223)의 이미터 단자들에 연결되는 출력 단자들에서 획득된다. 센서 회로는 공지된 전압을 미지의 센서 저항(210) 및 기준 저항(220)에 걸쳐 강제한다. 상기 저항들을 통해 흐르는 전류들은 바이폴라 트랜지스터들(213, 223)을 통해 라우팅된다. 이미터 베이스 전압들은 시그마-델타 컨버터(130)로 출력된다.
이제 도 3을 참조하면,
Figure pct00029
기준 회로의 상세화된 개략적 회로도가 도시된다. 회로는 실질적으로 상이한 전류들을 전달하는 PMOS 트랜지스터(311)를 포함하는 제1 전류 경로 및 PMOS 트랜지스터(321)를 포함하는 제2 회로 경로를 포함한다. 특히, 트랜지스터(311)는 전류(I)를 전달하고 트랜지스터(321)는 전류(N * I)를 전달한다. 전류 소스들(311, 321)은 그 입력 경로가 PMOS 트랜지스터(330)를 포함하는 전류 미러 회로(current mirror circuit)의 출력 경로이다. 트랜지스터(330)는 정전류 소스(331)로부터 정전류(I)를 공급받는다. 전류 소스들(311, 321)의 전류들은 그 베이스 및 콜렉터 단자들이 단락된 바이폴라 트랜지스터들(312, 322) 중 어느 하나를 통해 라우팅된다. 바이폴라 트랜지스터들(312, 322)은 동일하거나 공지된 면적비를 갖는다. 스위치들(340, 341, 342, 343)은 스위치들(340 및 341)이 상보적으로 제어되도록 스위치 신호(CX) 및 반전 스위치 신호(CXN)에 따라 트랜지스터(322) 또는 트랜지스터(312)로 전류를 라우팅하도록 제공된다. 동일한 방식으로, 스위치들(343 및 342)은 상보적으로 제어된다. 전압 차이(
Figure pct00030
)는 트랜지스터들(312, 322)의 이미터 단자들에서 획득될 수 있다.
Figure pct00031
는 제어 신호(CX, CXN)에 의존하여 극성을 변화시킨다. 전류 소스들은 동일한 바이폴라 트랜지스터들(312, 322)을 통해 전류(I 또는 N * I)를 강제한다. 상기 전류들 사이의 비율은 제어 신호들(CX, CXN)에 따라 1:N 또는 N:1이다. 이미터 베이스 전압 차이(
Figure pct00032
)는 시그마-델타 컨버터(130)로 출력된다.
이제 도 4a 및 도 4b를 참조하면, 2차 시그마-델타 ADC의 상세화된 개략적 회로도가 도시된다. 도 4a는 본 개시의 원리들에 따라 적응되는 ADC의 제1, 입력 스테이지(400)를 도시한다. 도 4b는 표준화되고 당업자에게 공지된 ADC의 제2, 출력 스테이지(450)를 도시한다. 시그마-델타 ADC는 그것이 포지티브 및 네거티브 신호 브랜치(branch)를 갖는다는 점에서, 완전 차동으로 구성된다.
도 4a에서, 포지티브 신호 브랜치는 상부 부분(410)으로서 도시되고 네거티브 신호 브랜치는 하부 부분(420)으로서 도시된다. ADC의 입력에 근접한 소자들은 포지티브 및 네거티브 브랜치들(410, 420)에서 동일하지만, 차동 증폭기(430)는 포지티브 및 네거티브 브랜치들에 대해 역으로 동작한다. 하기와 같이, 차동 신호 브랜치들 중 하나만이 보다 상세하게 설명된다. 센서 회로로부터의 전압 차이(
Figure pct00033
)는 제1 커패시터(C2P)에 공급된다. 전압들(VBE1 또는 VBE2) 중 어느 하나는 위상-시프트된 제어 신호들(P1 및 P2)에 의해 교대로 동작되는 스위치들을 통해 커패시터(C2P)에 공급된다(도 6 참조). 기준 회로(120)로부터의 전압(VBE3)은 제2 커패시터(C1P)에 공급된다. 전압(VBE3)은 제어 신호(CX, CXN)에 따라 전류 소스(311) 또는 전류 소스(321)로부터의 전류에 의해 생성된다는 점이 주목되어야 한다. 커패시터들(C2P, C1P)은 신호(P2)에 의해 제어되는 각각의 스위치를 통해 합산 노드(summing node)(411)에 연결된다. 시그마-델타 처리를 동작시키기 위해, 커패시터들(C2P, C1P)은 또한 신호(P1)에 의해 제어되는 스위치를 통해 공통 모드 전압(common mode voltage; VCM)에 연결된다. 합산 노드(411)는 적분 증폭기(430)의 포지티브 입력 및 네거티브 출력에 연결되는 적분 커패시터(CINTP)에 연결된다. 적분 증폭기(430)의 출력에서, 출력 신호(OUTP)는 제2 스테이지(450)로 제공 및 포워딩된다.
도 4b에 도시된 바와 같이, 제2 스테이지(450)는 다른 적분 커패시터(CINT2P)를 갖는 다른 적분 증폭기(451)를 포함한다. 적분 증폭기(451)의 상류 및 하류에는 신호(P1)에 의해 제어되는 스위치들에 의해 적분 증폭기에 연결되는 추가적인 커패시터들(C3P 및 C4P) 각각이 제공된다. 커패시터들은 또한 신호들(P1, P2)에 의해 제어되는 스위치들을 통해 공통 모드 전압(VCM)에 연결될 수 있다. 제2 스테이지(450)의 출력 측면에서, 포지티브 및 네거티브 브랜치들을 서로 비교하고 비교기(455)에 의해 이루어지는 비교에 따라 "0" 및 "1"의 비트스트림(bitstream; BS)을 생성하는 차동 비교기(455)가 제공된다.
이제 도 5a 및 도 5b를 참조하면, 스위치들의 상태는 제어 신호(P1)가 활성(도 5a) 또는 제어 신호(P2)가 활성(도 5b)일 때 도시된다. 동작의 기본 원리는 전하 전달 사이클에 기초한다. 전하 전달 사이클은 2개의 교호(alternate)하는, 비-중첩 위상들(P1 및 P2)을 사용하는 2-위상 프로세스이다. 신호(P2)의 활성 위상(active phase)은 신호(P1)의 활성 위상에 대해 위상-시프트된다. 위상(P1)(도 5a) 동안, 전압은 신호(P1)가 대응하는 스위치들을 폐쇄하고 커패시터들(C1P, C2P)을 공통 모드 전압(VCM)에 그리고 또한 센서 회로의 전압(VBE1) 및 기준 회로의 전압(VBE3)에 연결시킨다는 점에서 전달 커패시터들(C1P 및 C2P)(및 네거티브 브랜치의 C1N, C2N)에 걸쳐 강제된다. 위상(P2)(도 5B) 동안, 전하는 출력들을 조정함으로써 입력 전압을 일정하게 유지시키는 적분기(integrator)로 전달된다. 대응하는 스위치들은 커패시터들(C1P, C2P)이 적분 커패시터(CINTP)에 연결되는 합산 노드(411)에 연결된다는 점에서 신호(P2)에 의해 폐쇄된다. 결과 전달 전류들(I)은 도 5b에서 화살표들로서 도시된다. 위상(P2)의 종단에서, 전하는 포지티브 브랜치에 대한 적분 커패시터(CINTP) 및 네거티브 브랜치에 대한 CINTN에 걸쳐 출현한다.
일 예로서, 커패시터(C2P)에 의해 전달되는 전하는 다음과 같이 계산될 수 있다.
위상(P1)에서, 그것의 전하는 다음과 같다
Q1 = C2P(VBE1 - VCM).
위상(P2)에서, 전하는 다음과 같으며
Q2 = C2P(VBE2 - VCM),
적분기 입력들은 항상 일시적인 후에 VCM으로 다시 돌아간다는 점을 고려한다.
전하의 차이는 적분기 커패시터(CINTP)로만 흐를 수 있으며:
ΔQ = C2P(VBE2 - VBE1)
이 증분 전하는 다음에 의해 커패시터(CINTP)에 걸쳐 전압을 변화시키며:
ΔV = C2P(VBE2 - VBE1)/CINTP
결과적으로, 전체 사이클은 K*(VBE2 - VBE1)를 적분기 출력 전압(OUTP)에 추가시키는 것과 등가이며,
여기서, K는 커패시터 비율이다
K = C2P/CINTP.
동일한 고려들이 차동 회로의 네거티브 브랜치에 대해 행하여 질 수 있고, 적분기의 대응하는 출력 전압(OUTN)은 다음에 의해 변화될 것이다
-K*(VBE2 - VBE1).
전하 전달은 공통 모드 전압(VCM)에 대해 대칭이다. VBE3에 연결되는 브랜치는 VBE3가 위상(P1 및 P2) 사이에서 그것의 값을 변화시키는 것을 고려할 때, 동일한 방식으로 작동한다. VBE4를 공급받는 네거티브 브랜치는 이전에 설명된 바와 같이, VBE3 브랜치에 대해 대칭이고 대향 전하들을 적분기에 전달한다.
이제 도 7을 참조하면, 모든 포지티브 및 네거티브 브랜치가
Figure pct00034
및 커패시터 비율에 의존하는 전하를 운반하며, 시그마-델타 ADC의 동작이 도 7에 도시된 바와 같이, 등가 회로로 모델링될 수 있다는 것을 고려한다. 전체 전달 기능은 Z-변환을 사용하여 모델링될 수 있고 저역 통과 형태를 갖는다. 그 대신, 비교기로 인한 양자화 잡음은 고역 통과 형태로 출력에 존재한다. 비트스트림에 적용되는 디지털 필터는 고역 통과 노이즈를 제거하는 반면 샘플 레이트를 감소시키고 비트 폭을 증가시킨다.
시그마-델타 ADC는 디지털 신호 처리에서 잘 이해된 회로이며, 여기서, 입력 스테이지의 설계 및 센서 회로(110)와 기준 회로(120)에 대한 그것의 연결은 본 개시의 원리들에 적응된다는 점이 주목되어야 한다.
도 6은 위에 설명된 회로들, 특히 도 4a, 도 4b 및 도 5a, 도 5b에 도시되는 회로들에서 발생하는 신호들을 도시한다. 디바이스의 전체 기능을 트리거하는 클록 신호(CLK)가 도시된다. 교호하는, 비중첩 위상 제어 신호들(P1, P2)은 이로부터 생성된다. 비교기(455)의 출력에서 생성되는 비트스트림(BS)에 의존하여, 제어 신호(CX)는 비트스트림(BS)이 "0"으로부터 "1"로 또는 "1"로부터 "0"으로 스위칭할 때 생성된다. 이 경우, 스위치들(340, ..., 343)은 전류를 트랜지스터(311)로부터 트랜지스터들(312 또는 322) 중 하나로 또는 전류를 트랜지스터(321)로부터 트랜지스터들(312, 322) 중 다른 하나로 라우팅하도록 동작된다. 도 6은 신호(CX)를 포함하며, 여기서, 제어 신호(CXN)(도 6에 미도시됨)는 CX의 역 신호(inverse signal)이다.
동적 소자 매칭 회로는 전류 비율(1　:　N)의 정밀도를 증가시키기 위해 (도 3에 미도시된) 기준 생성 회로(120)에 포함될 수 있다. 더욱이, 신호들(CX, CXN)의 피드백 경로는 또한 트랜지스터들(312, 322) 및 VBE3 또는 VBE4의 적절한 극성을 선택하기 위한 신호들(CX, CXN)을 스위칭하는 비트스트림에 의해 제어되는 단자들(VBE3, VBE4)에 연결되는 교차-연결 회로에서의 고정 전류들(I1, I2)을 사용하여 구현될 수 있다.
본 개시는 저항성 소자의 미지의 레지스턴스에 의존하는 전압 차이를 하류에 연결된 디지털 계산 수단에 의해 처리될 수 있는 디지털 값으로 직접 변환하는 회로를 설명한다. 측정은 로그 압축이 수행됨에 따라 광범위한 범위에 대해 동작된다. 적합하게 구성된 입력 스테이지를 갖는 시그마-델타 컨버터를 사용함으로써, 미지의 레지스턴스 및 기준 전압 차이에 의존하는 전압 차이 사이의 즉각적인 분할이 매우 효과적인 방식으로 수행된다. 분할을 사용할 시에, 출력 값은 본질적으로 온도-보상된다. 본원에 개시된 회로들에 따른 변환은 그것이 측정의 더 높은 정확도를 달성하는 동안 종래의 솔루션들과 비교하여 시간 및 에너지 효율적이다.
다양한 수정들 및 변형들은 첨부된 청구항들에 놓여 있는 바와 같은 본 개시의 사상 또는 범위로부터 벗어나는 것 없이 이루어질 수 있다는 것이 당업자에게 명백할 것이다. 본 개시의 사상 및 물질을 통합하는 개시된 실시예들의 수정들, 조합들, 서브-조합들 및 변형들이 당업자에게 발생할 수 있으므로, 본 개시는 첨부된 청구항들의 범위 내의 모든 것을 포함하는 것으로 해석되어야 한다.

Claims (15)

  1. 레지스턴스 측정용 회로에 있어서,
    측정될 레지스턴스를 갖는 저항성 소자(211);
    상기 저항성 소자의 상기 레지스턴스에 의존하는 차동 전압(
    Figure pct00035
    )을 생성하는 센서회로(110) - 상기 센서 회로(110)는:
    다이오드 소자(213, 223) 및 출력 단자(VBE1, VBE2)를 각각 포함하는 제1 및 제2 경로를 포함하되, 상기 제1 및 제2 경로들 중 하나는 상기 저항성 소자(211)를 포함함 -;
    차동 기준 전압(
    Figure pct00036
    )을 생성하기 위한 기준 회로(120) - 상기 기준 회로는:
    전류 소스(331, 321) 및 다이오드 소자(312, 322)를 각각 포함하는 제1 및 제2 경로 - 상기 전류 소스들은 실질적으로 상이한 전류를 공급하도록 구성됨 -;
    제1 및 제2 출력 단자(VBE3, VBE4) - 상기 제1 출력 단자(VBE3)는 상기 기준 회로의 상기 제1 및 제2 경로들 중 하나로부터의 전압을 선택적으로 공급하도록 구성되고 상기 제2 출력 단자(VBE4)는 상기 기준 회로의 상기 제1 및 제2 경로들 중 다른 하나로부터의 전압을 선택적으로 공급하도록 구성됨 -를 포함함 -;
    제1 스테이지(400) 및 하류에 연결된 제2 스테이지(450)를 포함하는 시그마-델타 컨버터 회로(130) - 상기 제1 스테이지는:
    제1 및 제2 커패시터(C2P, C1P) 및 적분 소자(integration element)(430) - 상기 제1 커패시터(C2P)는 상기 센서 회로(110)의 상기 출력 단자들(VBE1, VBE2) 중 하나에 선택적으로 결합되고 상기 제2 커패시터(C1P)는 상기 기준 회로(120)의 상기 제1 및 제2 출력 단자들(VBE3, VBE4) 중 하나에 결합됨 -를 포함함 -; 및
    상기 측정될 레지스턴스에 의존하여 비트스트림(bitstream; BS)을 제공하도록 구성되는 출력 단자를 포함하는 제2 스테이지(450)를 포함하는, 회로.
  2. 제1항에 있어서,
    상기 센서 회로(110)에서, 상기 제1 및 제2 경로들의 상기 다이오드들(213, 223)은 동일하게 구성된 다이오드들이거나 공지된 면적비를 갖고 상기 제1 및 제2 경로들 중 다른 하나는 기준 저항(220)을 포함하는, 회로.
  3. 제1항 또는 제2항에 있어서,
    상기 센서 회로(110)에서, 상기 제1 및 제2 경로들은 각각 트랜지스터(211, 221) 및 피드백 루프를 포함하며, 상기 피드백 루프(212, 222)는 상기 트랜지스터(211, 221)의 소스 및 게이트 사이에 결합되는, 회로.
  4. 제3항에 있어서,
    상기 센서 회로(110)에서, 상기 다이오드들(213, 223)은 서로 연결되는 베이스 및 콜렉터 단자들을 갖는 pnp-트랜지스터로 각각 형성되며, 상기 트랜지스터들(211, 221)은 p-채널-MOS-트랜지스터로 각각 구성되고 상기 피드백 루프는 증폭기(212, 222)를 포함하는, 회로.
  5. 제1항 내지 제4항에 있어서,
    상기 기준 회로(120)에서, 상기 제1 및 제2 경로들의 상기 전류 소스들은 MOS-트랜지스터(331, 321)로 각각 구성되며, 상기 MOS-트랜지스터들은 실질적으로 상이한 전류를 제공하도록 구성되는, 회로.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 기준 회로(120)에서, 상기 제1 및 제2 경로들은 스위치들(340, 341, 342, 343)에 의해 서로 교차 연결되되, 상기 스위치들은 상기 시그마-델타 컨버터의 상기 출력 단자에서의 비트스트림(BS)에 의존하는 신호(CX, CXN)에 의해 제어되며, 상기 제1 및 제2 출력 단자들(VBE3, VBE4)은 상기 제1 및 제2 경로들의 상기 다이오드 소자들(312, 322) 중 하나에 연결되는, 회로.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 기준 회로(120)에서, 상기 제1 및 제2 출력 단자들(VBE3, VBE4)은 상기 제1 및 제2 경로들의 상기 다이오드 소자들(312, 322)에 교차-연결되는, 회로.
  8. 제6항 또는 제7항에 있어서,
    상기 기준 회로(120)에서, 상기 MOS-트랜지스터들(331, 321)은 전류 미러 회로의 출력 경로에 포함되되, 상기 전류 미러 회로의 입력 경로(330)는 기준 전류 소스(331)를 포함하는, 회로.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 시그마-델타 컨버터 회로(130)에서, 상기 제1 커패시터(C2P)는 각각의 스위치들을 통해 상기 센서 회로(110)의 상기 제1 및 제2 경로들의 상기 출력 단자들(VBE1, VBE2)에 연결되며, 상기 스위치들은 위상 시프트된 제어 신호들(P1, P2)을 위한 제어 단자들을 포함하는, 회로.
  10. 제9항에 있어서,
    상기 시그마-델타 컨버터 회로(130)에서, 상기 제1 및 제2 커패시터들(C2P, C1P)은 스위치를 통해 상기 적분 소자(430)에 그리고 다른 스위치를 통해 공통 모드 전압(VCM)을 위한 단자에 각각 연결되며, 상기 스위치 및 상기 다른 스위치는 상기 위상 시프트된 제어 신호들(P1, P2)을 위한 제어 단자를 포함하는, 회로.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 시그마-델타 컨버터 회로(130)에서, 상기 적분 소자는 그 입력 및 출력 단자들이 적분 커패시터(CINTP)에 의해 연결되는 증폭기를 포함하는, 회로.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 시그마-델타 컨버터 회로의 상기 제1 스테이지(400)는 차동 구성이며, 이는:
    제3 및 제4 커패시터(C2N, C1N) 및 다른 적분 소자를 더 포함하되, 상기 제3커패시터는 상기 센서 회로(110)의 상기 출력 단자들(VBE1, VBE2) 중 하나에 선택적으로 결합되고 상기 제4 커패시터는 상기 기준 회로의 상기 제1 및 제2 출력 단자들 중 다른 하나(VBE4)에 결합되는, 회로.
  13. 제1항에 있어서,
    상기 시그마-델타 컨버터는 제1 브랜치(410)를 포함하되, 상기 제1 브랜치(410)는:
    상기 센서 회로(110)의 상기 출력 단자들(VBE1, VBE2) 중 하나에 연결되는 제1 및 제2 입력 단자;
    상기 제1 및 제2 입력 단자들이 상기 제1 커패시터(C2P)의 단자에 연결되는 제1 및 제2 스위치;
    상기 제1 커패시터의 다른 단자가 상기 적분 소자(430)에 연결되는 제3 스위치;
    기준 전위(VCM)를 위한 단자가 상기 제1 커패시터(C2P)의 다른 단자에 연결되는 제4 스위치;
    상기 기준 회로(120)에 연결되는 제3 입력 단자 - 상기 제3 입력 단자는 상기 제2 커패시터(C1P)의 단자에 연결됨 -;
    상기 제2 커패시터(C1P)의 다른 단자가 상기 적분 소자(430)에 연결되는 제5 스위치;
    상기 기준 전위(VCM)를 위한 단자가 상기 제2 커패시터(C1P)의 다른 단자에 연결되는 제6 스위치를 포함하며,
    상기 제1, 제4 및 제6 스위치들은 제어 신호(P1)에 의해 제어되고 상기 제2, 제3 및 제5 스위치들은 위상 시프트되는 제어 신호(P2)에 의해 제어되는, 회로.
  14. 제13항에 있어서,
    상기 시그마-델타 컨버터(130)는 상기 제1 브랜치와 동일한 제2 브랜치(420)를 더 포함하되, 상기 제1 브랜치(410)의 상기 제3 입력 단자는 상기 기준 회로의 상기 출력 단자들(VBE3) 중 하나에 연결되고 상기 제2 브랜치(420)의 상기 제3 입력 단자는 상기 기준 회로의 출력 단자들(VBE4) 중 다른 하나에 연결되는, 회로.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 시그마-델타 컨버터의 상기 제2 스테이지(450)는 적어도 하나의 다른 적분 소자(451) 및 비교기(455)를 포함하되, 상기 시그마-델타 컨버터의 상기 출력을 형성하는 상기 비교기의 출력은 상기 저항성 소자(210)의 상기 레지스턴스를 나타내는 상기 비트스트림(BS)을 제공하도록 구성되는, 회로.
KR1020207027529A 2018-03-29 2019-03-12 레지스턴스 측정을 위한 회로 KR102456768B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18165049.0A EP3546956B1 (en) 2018-03-29 2018-03-29 Circuit for measuring a resistance
EP18165049.0 2018-03-29
PCT/EP2019/056149 WO2019185347A1 (en) 2018-03-29 2019-03-12 Circuit for measuring a resistance

Publications (2)

Publication Number Publication Date
KR20210024439A true KR20210024439A (ko) 2021-03-05
KR102456768B1 KR102456768B1 (ko) 2022-10-21

Family

ID=61868250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207027529A KR102456768B1 (ko) 2018-03-29 2019-03-12 레지스턴스 측정을 위한 회로

Country Status (5)

Country Link
US (1) US11789054B2 (ko)
EP (1) EP3546956B1 (ko)
KR (1) KR102456768B1 (ko)
CN (1) CN112513649A (ko)
WO (1) WO2019185347A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3629477B1 (en) 2018-09-25 2023-05-10 Sciosense B.V. Circuit arrangement and sensor arrangements including the same
EP3661060A1 (en) 2018-11-27 2020-06-03 ams AG Sigma-delta analog-to-digital converter and sensor arrangements including the same
GB2580988B (en) 2019-03-19 2022-04-13 Oxford Nanopore Tech Ltd Current measurement apparatus, molecular entity sensing apparatus, method of measuring a current, method of sensing a molecular entity
CN114295885B (zh) * 2021-12-29 2023-10-13 东莞市长工微电子有限公司 电流检测电路及驱动装置
US11881874B2 (en) * 2022-02-17 2024-01-23 Invensense, Inc. Motion sensor with sigma-delta analog-to-digital converter having resistive continuous-time digital-to-analog converter feedback for improved bias instability

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010045789A (ko) * 1999-11-08 2001-06-05 윤종용 기준전압을 단순화한 시그마 델타 변환기
KR20110119571A (ko) * 2010-04-27 2011-11-02 로무 가부시키가이샤 전류 생성 회로 및 이를 이용한 기준 전압 회로
KR20140140506A (ko) * 2013-05-29 2014-12-09 인텔 아이피 코포레이션 온도 측정 시스템을 위한 입력 스테이지
KR20160040887A (ko) * 2014-10-06 2016-04-15 주식회사 엘지화학 배터리 셀 내부 저항 측정 장치 및 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1500695A (en) * 1974-03-06 1978-02-08 Solartron Electronic Group Apparatus for producing an electrical output signal having a parameter which is linearly representative of the value of an unknown resistance
US5453682A (en) 1994-01-27 1995-09-26 Newport Electronics, Inc. Wide-range thermistor meter
US5481218A (en) * 1994-09-30 1996-01-02 Telefonaktiebolaget Lm Ericsson Logarithmic converter
US6304108B1 (en) * 2000-07-14 2001-10-16 Micrel, Incorporated Reference-corrected ratiometric MOS current sensing circuit
US7126509B2 (en) * 2003-07-17 2006-10-24 Massachusetts Institute Of Technology Micropower logarithmic analog to digital conversion system and method with offset and temperature compensation
GB2405701A (en) * 2003-09-03 2005-03-09 Seiko Epson Corp Differential current sensing circuit
JP2008271503A (ja) * 2007-03-26 2008-11-06 Matsushita Electric Ind Co Ltd 参照電流回路
DE102009023354B3 (de) * 2009-05-29 2010-12-02 Austriamicrosystems Ag Schaltungsanordnung und Verfahren zur Temperaturmessung
US8680840B2 (en) * 2010-02-11 2014-03-25 Semiconductor Components Industries, Llc Circuits and methods of producing a reference current or voltage
US9453886B2 (en) * 2011-04-21 2016-09-27 Renesas Electronics Corporation Switch circuit, selection circuit, and voltage measurement device
DE102011107089B4 (de) * 2011-07-11 2013-06-06 Austriamicrosystems Ag Spannungsversorgungsanordnung und Verfahren zur Spannungsversorgung einer elektrischen Last
US8864377B2 (en) * 2012-03-09 2014-10-21 Hong Kong Applied Science & Technology Research Institute Company Limited CMOS temperature sensor with sensitivity set by current-mirror and resistor ratios without limiting DC bias
US9726696B2 (en) * 2012-09-21 2017-08-08 Matthew Powell Precision reference circuit and related method
US8947101B2 (en) * 2013-01-04 2015-02-03 Linear Technology Corporation Method and system for measuring the resistance of a resistive structure
CN103954824B (zh) * 2014-05-07 2016-08-24 嘉兴中润微电子有限公司 高压压差检测电路
US9804036B2 (en) * 2014-06-19 2017-10-31 Infineon Technologies Ag Temperature sensor calibration
ITUB20160548A1 (it) * 2016-02-08 2017-08-08 St Microelectronics Srl Interfaccia di sensore resistivo
JP2018025427A (ja) * 2016-08-09 2018-02-15 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ 温度測定回路
CN106052857B (zh) * 2016-08-22 2017-12-01 成都三零嘉微电子有限公司 一种具有温度补偿功能的光电检测电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010045789A (ko) * 1999-11-08 2001-06-05 윤종용 기준전압을 단순화한 시그마 델타 변환기
KR20110119571A (ko) * 2010-04-27 2011-11-02 로무 가부시키가이샤 전류 생성 회로 및 이를 이용한 기준 전압 회로
KR20140140506A (ko) * 2013-05-29 2014-12-09 인텔 아이피 코포레이션 온도 측정 시스템을 위한 입력 스테이지
KR20160040887A (ko) * 2014-10-06 2016-04-15 주식회사 엘지화학 배터리 셀 내부 저항 측정 장치 및 방법

Also Published As

Publication number Publication date
KR102456768B1 (ko) 2022-10-21
EP3546956A1 (en) 2019-10-02
EP3546956B1 (en) 2020-10-14
US11789054B2 (en) 2023-10-17
US20210011066A1 (en) 2021-01-14
CN112513649A (zh) 2021-03-16
WO2019185347A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
KR102456768B1 (ko) 레지스턴스 측정을 위한 회로
CN108007594B (zh) 一种温度检测电路和方法
US9857814B2 (en) On-chip supply generator using dynamic circuit reference
CN102486414B (zh) 温度传感器电路
Wang et al. High-accuracy circuits for on-chip capacitive ratio testing and sensor readout
KR910021044A (ko) 아날로그/디지탈 변환기
CN109813455B (zh) 一种cmos温度传感器
JP2015190799A (ja) 温度測定装置、集積回路および温度測定方法
GB2125995A (en) Improvements in or relating to circuits including a transconductance element
JP2010056889A (ja) 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法
EP0085697A1 (en) HIGH SPEED CMOS COMPARATOR CIRCUIT.
CN113125920B (zh) 工艺传感器
Dimitropoulos et al. A low-power/low-noise readout circuit for integrated capacitive sensors
Fasoli et al. A general circuit for resistive bridge sensors with bitstream output
US7863945B2 (en) Current converting method, transconductance amplifier and filter circuit using the same
US9577661B2 (en) Voltage-controlled oscillator and analog-digital converter
JP2007251463A (ja) 半導体集積回路装置
KR100284632B1 (ko) 공통-모드 신호 센서
Safari et al. A New Architecture Proposal of Half-wave Precision Rectifier using a Single VCII.
US9479144B2 (en) Extended range ring oscillator using scalable feedback
CN112567236A (zh) 传感器装置和用于传感器测量的方法
US6417702B1 (en) Multi-mode current-to-voltage converter
US11855660B2 (en) Sigma-delta analog-to-digital converter and sensor arrangements including the same
JPH0121647B2 (ko)
Huang et al. A high precision CMOS temperature sensor for MEMS oscillator

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant