KR20210023699A - Method of processing substrate, device manufacturing method, and plasma processing apparatus - Google Patents

Method of processing substrate, device manufacturing method, and plasma processing apparatus Download PDF

Info

Publication number
KR20210023699A
KR20210023699A KR1020200100009A KR20200100009A KR20210023699A KR 20210023699 A KR20210023699 A KR 20210023699A KR 1020200100009 A KR1020200100009 A KR 1020200100009A KR 20200100009 A KR20200100009 A KR 20200100009A KR 20210023699 A KR20210023699 A KR 20210023699A
Authority
KR
South Korea
Prior art keywords
substrate
plasma
chamber
upper electrode
gas
Prior art date
Application number
KR1020200100009A
Other languages
Korean (ko)
Inventor
유스케 아오키
도시카츠 도바나
신야 모리키타
사토루 나카무라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210023699A publication Critical patent/KR20210023699A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

A disclosed method of processing a substrate includes (a) providing a substrate in a chamber of a plasma processing device. The substrate has a patterned organic mask. The method further includes (b) generating plasma from a processing gas in the chamber in a state where the substrate is accommodated in the chamber. The method further includes (c) periodically applying a pulsed negative direct-current voltage to an upper electrode of the plasma processing device, during execution of generating plasma (that is, the above (b)). In applying the pulsed negative direct-current voltage, ions from the plasma are supplied to the upper electrode, so that a silicon-containing material which is released from the upper electrode is deposited on the substrate. The present invention suppresses shape non-uniformity of a pattern of the organic mask and shrinkage of the organic mask.

Description

기판을 처리하는 방법, 디바이스 제조 방법, 및 플라즈마 처리 장치{METHOD OF PROCESSING SUBSTRATE, DEVICE MANUFACTURING METHOD, AND PLASMA PROCESSING APPARATUS}A method of processing a substrate, a device manufacturing method, and a plasma processing apparatus TECHNICAL FIELD [0001]

본 개시의 예시적 실시형태는, 기판을 처리하는 방법, 디바이스 제조 방법, 및 플라즈마 처리 장치에 관한 것이다.Exemplary embodiments of the present disclosure relate to a method of processing a substrate, a method of manufacturing a device, and a plasma processing apparatus.

전자 디바이스의 제조에 있어서는, 패터닝된 유기 마스크를 갖는 기판이 플라즈마를 이용하여 처리되는 경우가 있다. 일본 공개특허공보 2017-98455호, 일본 공개특허공보 2014-96499호, 및 일본 공개특허공보 2006-270019호는, 유기 마스크를 개질(改質)하기 위한 플라즈마 처리를 개시하고 있다. 이들 문헌에 기재된 플라즈마 처리에서는, 용량 결합형의 플라즈마 처리 장치가 이용된다. 용량 결합형의 플라즈마 처리 장치는, 챔버, 기판 지지기, 및 상부 전극을 구비한다. 기판 지지기는, 챔버 내에 마련되어 있다. 상부 전극은, 기판 지지기의 상방에 마련되어 있다. 챔버 내에서는 처리 가스로부터 플라즈마가 생성된다. 그리고, 상부 전극에 음극성의 직류 전압이 인가된다. 그 결과, 플라즈마로부터의 양이온이 상부 전극에 충돌하여, 2차 전자 및/또는 실리콘이 상부 전극으로부터 방출된다. 방출된 2차 전자 및/또는 실리콘은, 유기 마스크를 개질한다.In the manufacture of electronic devices, there are cases where a substrate having a patterned organic mask is processed using plasma. JP 2017-98455 A, JP 2014-96499 A, and JP 2006-270019 A disclose plasma treatment for modifying an organic mask. In the plasma processing described in these documents, a capacitively coupled plasma processing apparatus is used. A capacitively coupled plasma processing apparatus includes a chamber, a substrate support, and an upper electrode. The substrate support is provided in the chamber. The upper electrode is provided above the substrate support. In the chamber, plasma is generated from the processing gas. Then, a negative DC voltage is applied to the upper electrode. As a result, cations from the plasma collide with the upper electrode, and secondary electrons and/or silicon are released from the upper electrode. The emitted secondary electrons and/or silicon modify the organic mask.

본 개시는, 유기 마스크의 플라즈마 처리에 있어서 유기 마스크의 패턴의 형상 불균일 및 유기 마스크의 축소를 억제하는 기술을 제공한다.The present disclosure provides a technique for suppressing non-uniform shape of the pattern of the organic mask and the reduction of the organic mask in the plasma treatment of the organic mask.

일 예시적 실시형태에 있어서, 기판을 처리하는 방법이 제공된다. 방법은, (a) 플라즈마 처리 장치의 챔버 내에, 패터닝된 유기 마스크를 갖는 기판을 제공하는 공정을 포함한다. 방법은, (b) 챔버 내에 기판이 수용된 상태로, 챔버 내에서 처리 가스로부터 플라즈마를 생성하는 공정을 더 포함한다. 방법은, (c) 상기 (b)의 실행 중에, 플라즈마 처리 장치의 상부 전극에 주기적으로 펄스상(pulse狀)의 음극성의 직류 전압을 인가하는 공정을 더 포함한다. (c)에서는, 플라즈마로부터의 이온이 상부 전극에 공급되고, 상부 전극으로부터 방출되는 실리콘 함유물이 기판 상에 퇴적된다.In one exemplary embodiment, a method of processing a substrate is provided. The method includes (a) providing a substrate having a patterned organic mask in a chamber of a plasma processing apparatus. The method further includes (b) generating a plasma from the processing gas in the chamber while the substrate is accommodated in the chamber. The method further includes a step of (c) periodically applying a pulsed negative polarity DC voltage to the upper electrode of the plasma processing apparatus during the execution of (b). In (c), ions from plasma are supplied to the upper electrode, and silicon-containing substances emitted from the upper electrode are deposited on the substrate.

일 예시적 실시형태에 의하면, 유기 마스크의 플라즈마 처리에 있어서, 유기 마스크의 패턴의 형상 불균일 및 유기 마스크의 축소를 억제하는 것이 가능해진다.According to an exemplary embodiment, in the plasma treatment of the organic mask, it becomes possible to suppress the shape non-uniformity of the pattern of the organic mask and the reduction of the organic mask.

도 1은, 일 예시적 실시형태에 관한 기판을 처리하는 방법의 흐름도이다.
도 2의 (a) 및 도 2의 (b)는, 일례의 기판의 부분 확대 단면도이다.
도 3은, 일 예시적 실시형태에 관한 플라즈마 처리 장치를 개략적으로 나타내는 도이다.
도 4는, 도 3에 나타내는 플라즈마 처리 장치의 직류 전원 장치의 구성의 일례를 나타내는 도이다.
도 5는, 일 예시적 실시형태에 관한 플라즈마 처리 장치에 있어서의 고주파 전력 및 직류 전원 장치의 출력 전압의 일례를 나타내는 타이밍 차트이다.
도 6의 (a), 도 6의 (b), 도 6의 (c), 및 도 6의 (d)는, 도 1에 나타내는 방법에 있어서의 각 처리 후의 일례의 기판의 부분 확대 단면도이다.Fig. 1 is a flow chart of a method for processing a substrate according to an exemplary embodiment.
2A and 2B are partially enlarged cross-sectional views of an example substrate.
3 is a diagram schematically showing a plasma processing apparatus according to an exemplary embodiment.
4 is a diagram showing an example of a configuration of a DC power supply of the plasma processing apparatus shown in FIG. 3.
5 is a timing chart showing an example of a high frequency power and an output voltage of a DC power supply in a plasma processing device according to an exemplary embodiment.
6(a), 6(b), 6(c), and 6(d) are partially enlarged cross-sectional views of a substrate as an example after each treatment in the method shown in FIG. 1.

이하, 다양한 예시적 실시형태에 대하여 설명한다.Hereinafter, various exemplary embodiments will be described.

일 예시적 실시형태에 있어서, 기판을 처리하는 방법이 제공된다. 방법은, (a) 플라즈마 처리 장치의 챔버 내에, 패터닝된 유기 마스크를 갖는 기판을 제공하는 공정을 포함한다. 방법은, (b) 챔버 내에 기판이 수용된 상태로, 챔버 내에서 처리 가스로부터 플라즈마를 생성하는 공정을 더 포함한다. 방법은, (c) 상기 (b)의 실행 중에, 플라즈마 처리 장치의 상부 전극에 주기적으로 펄스상의 음극성의 직류 전압을 인가하는 공정을 더 포함한다. (c)에서는, 플라즈마로부터의 이온이 상부 전극에 공급되고, 상부 전극으로부터 방출되는 실리콘 함유물이 기판 상에 퇴적한다.In one exemplary embodiment, a method of processing a substrate is provided. The method includes (a) providing a substrate having a patterned organic mask in a chamber of a plasma processing apparatus. The method further includes (b) generating a plasma from the processing gas in the chamber while the substrate is accommodated in the chamber. The method further includes a step of (c) periodically applying a pulsed negative DC voltage to the upper electrode of the plasma processing apparatus during the execution of (b). In (c), ions from plasma are supplied to the upper electrode, and silicon-containing substances emitted from the upper electrode are deposited on the substrate.

챔버 내의 플라즈마로부터 상부 전극에 충돌하는 이온의 에너지는, 상부 전극에 인가되는 전압의 주파수가 낮을수록, 높아지는 경향이 있다. 상기 실시형태에 관한 방법에서는, 챔버 내의 플라즈마로부터 상부 전극에 충돌하는 이온의 에너지는, 상부 전극에 펄스상의 음극성의 직류 전압이 인가되는 주기의 역수인 주파수(이하, "펄스 주파수"라고 함)에 의존한다. 펄스 주파수는, 고주파 전력의 주파수보다 낮은 주파수로 설정될 수 있다. 따라서, 상기 실시형태에 관한 방법에서는, 상부 전극에 높은 에너지를 가진 이온을 충돌시킬 수 있다. 그 결과, 상부 전극으로부터 비교적 다량의 실리콘 함유물을 방출시켜, 기판에 공급할 수 있다. 상기 실시형태에 관한 방법에 의하면, 비교적 다량의 실리콘 함유물을 기판 상에 퇴적시킬 수 있으므로, 유기 마스크의 패턴의 형상 불균일 및 유기 마스크의 축소를 억제하는 것이 가능하다.The energy of ions impinging on the upper electrode from the plasma in the chamber tends to increase as the frequency of the voltage applied to the upper electrode decreases. In the method according to the above embodiment, the energy of ions impinging on the upper electrode from the plasma in the chamber is at a frequency (hereinafter referred to as "pulse frequency") which is the reciprocal of the period at which the pulsed negative DC voltage is applied to the upper electrode. Depends. The pulse frequency may be set to a frequency lower than the frequency of the high frequency power. Therefore, in the method according to the above embodiment, ions having high energy can collide with the upper electrode. As a result, a relatively large amount of silicon-containing material can be released from the upper electrode and supplied to the substrate. According to the method according to the above embodiment, since a relatively large amount of silicon-containing material can be deposited on the substrate, it is possible to suppress the shape non-uniformity of the pattern of the organic mask and the reduction of the organic mask.

일 예시적 실시형태에 있어서, 처리 가스는, 아르곤 가스, 수소 가스, 및 질소 가스 중 적어도 1개를 포함하고 있어도 된다. 처리 가스는, 아르곤 가스와 수소 가스의 혼합 가스여도 된다.In one exemplary embodiment, the processing gas may contain at least one of argon gas, hydrogen gas, and nitrogen gas. The processing gas may be a mixed gas of argon gas and hydrogen gas.

일 예시적 실시형태에 있어서, 일주기 내에서 펄스상의 음극성의 직류 전압이 인가되는 시간이 차지하는 비율인 듀티비는, 0.2 이상, 0.5 이하여도 된다.In one exemplary embodiment, the duty ratio, which is a ratio of the time during which the pulsed negative DC voltage is applied, may be 0.2 or more and 0.5 or less within one period.

일 예시적 실시형태에 있어서, 펄스상의 음극성의 직류 전압이 상부 전극에 인가되는 주기의 역수인 주파수는, 플라즈마를 생성하기 위한 고주파 전력의 주파수보다 낮아도 된다. 예를 들면, 이 주파수는, 400kHz 이상, 1MHz 이하여도 된다.In one exemplary embodiment, the frequency, which is the reciprocal of the period in which the pulsed negative DC voltage is applied to the upper electrode, may be lower than the frequency of the high frequency power for generating plasma. For example, this frequency may be 400 kHz or more and 1 MHz or less.

일 예시적 실시형태에 있어서, 펄스상의 음극성의 직류 전압의 절댓값은, 500V 이상, 1200V 이하여도 된다.In one exemplary embodiment, the absolute value of the pulsed negative polarity DC voltage may be 500 V or more and 1200 V or less.

일 예시적 실시형태에 있어서, 기판은, 막을 더 갖고 있어도 된다. 유기 마스크는, 막 상에 마련될 수 있다. 이 실시형태에 있어서, 방법은, (d) 챔버 내에서 다른 처리 가스로부터 생성되는 플라즈마를 이용하여, 막을 에칭하는 공정을 더 포함하고 있어도 된다.In one exemplary embodiment, the substrate may further have a film. The organic mask may be provided on the film. In this embodiment, the method may further include (d) a step of etching the film using plasma generated from another processing gas in the chamber.

일 예시적 실시형태에 있어서, 상기의 (b)와 (d)는, 동일한 플라즈마 처리 장치로 실행되어도 되고, 다른 플라즈마 처리 장치로 실행되어도 된다.In one exemplary embodiment, the above (b) and (d) may be performed by the same plasma processing apparatus or by different plasma processing apparatuses.

일 예시적 실시형태에 있어서, 상기의 (b), (c), 및 (d)를 포함하는 시퀀스가, 복수 회 반복되어도 된다.In an exemplary embodiment, the sequence including (b), (c), and (d) described above may be repeated a plurality of times.

다른 예시적 실시형태에 있어서는, 디바이스 제조 방법이 제공된다. 디바이스 제조 방법은, 패터닝된 유기 마스크를 갖는 기판을, 상술한 실시형태 중 어느 하나의 방법에 의하여 처리하는 것을 포함한다.In another exemplary embodiment, a device manufacturing method is provided. The device manufacturing method includes treating a substrate having a patterned organic mask by any one of the above-described embodiments.

다른 예시적 실시형태에 있어서는, 플라즈마 처리 장치가 제공된다. 플라즈마 처리 장치는, 챔버, 기판 지지기, 고주파 전원, 상부 전극, 직류 전원 장치, 및 제어부를 구비한다. 기판 지지기는, 챔버 내에 마련되어 있다. 고주파 전원은, 챔버 내에서 플라즈마를 생성하기 위하여 고주파 전력을 발생시키도록 구성되어 있다. 상부 전극은, 기판 지지기의 상방에 마련되어 있다. 직류 전원 장치는, 상부 전극에 접속되어 있다. 제어부는, 고주파 전원 및 직류 전원 장치를 제어하도록 구성되어 있다. 제어부는, 이하의 (a), (b), 및 (c)를 포함하는 처리를 실행하도록 구성되어 있다. (a)는, 챔버 내에, 패터닝된 유기 마스크를 갖는 기판을 제공하는 것을 포함한다. (b)는, 고주파 전력을 공급하도록 고주파 전원을 제어함으로써, 챔버 내에서 처리 가스로부터 플라즈마를 생성하는 것을 포함한다. (c)는, (b)의 실행 중에, 직류 전원 장치에 대한 제어에 의하여 상부 전극에 주기적으로 펄스상의 음극성의 직류 전압을 인가하여, 플라즈마로부터의 이온을 상부 전극에 공급하고, 상부 전극으로부터 방출되는 실리콘 함유물을 기판 상에 퇴적시키는 것을 포함한다.In another exemplary embodiment, a plasma processing apparatus is provided. The plasma processing apparatus includes a chamber, a substrate support, a high-frequency power supply, an upper electrode, a DC power supply, and a control unit. The substrate support is provided in the chamber. The high-frequency power source is configured to generate high-frequency power in order to generate plasma in the chamber. The upper electrode is provided above the substrate support. The DC power supply is connected to the upper electrode. The control unit is configured to control a high frequency power supply and a DC power supply. The control unit is configured to execute processing including the following (a), (b), and (c). (a) includes providing, in the chamber, a substrate having a patterned organic mask. (b) includes generating plasma from the processing gas in the chamber by controlling the high-frequency power source so as to supply the high-frequency power. (c) is, during the execution of (b), a pulsed negative DC voltage is periodically applied to the upper electrode under control of the DC power supply, ions from the plasma are supplied to the upper electrode, and discharged from the upper electrode. And depositing the resulting silicon inclusions onto the substrate.

일 예시적 실시형태에 있어서는, 직류 전원 장치는, 가변 직류 전원 및 스위칭 디바이스를 포함해도 된다.In one exemplary embodiment, the DC power supply may include a variable DC power supply and a switching device.

이하, 도면을 참조하여 다양한 예시적 실시형태에 대하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.Hereinafter, various exemplary embodiments will be described in detail with reference to the drawings. In addition, in each drawing, it is assumed that the same reference numerals are attached to the same or corresponding parts.

도 1은, 일 예시적 실시형태에 관한 기판을 처리하는 방법의 흐름도이다. 도 1에 나타내는 방법(이하, "방법 MT"라고 함)은, 유기 마스크를 갖는 기판을 처리하는 것을 포함한다. 도 2의 (a)는, 일례의 기판의 부분 확대 단면도이다. 도 2의 (a)에 나타내는 기판(W)은, 유기 마스크(OM)를 갖는다. 일 실시형태에 있어서, 기판(W)은, 막(MF) 및 하지 영역(UR, 下地領域)을 더 가질 수 있다. 막(MF)은, 하지 영역(UR) 상에 마련되어 있다. 유기 마스크(OM)는, 막(MF) 상에 마련되어 있다. 유기 마스크(OM)는, 유기 재료로 형성되어 있으며, 패터닝되어 있다. 유기 마스크(OM)의 패턴은, 막(MF)에 전사되는 패턴일 수 있다. 유기 마스크(OM)는, 예를 들면 포토레지스트 마스크이다. 유기 마스크(OM)는, 예를 들면 포토리소그래피 기술에 의하여 형성될 수 있다.Fig. 1 is a flow chart of a method for processing a substrate according to an exemplary embodiment. The method shown in Fig. 1 (hereinafter referred to as "method MT") includes processing a substrate having an organic mask. 2A is a partially enlarged cross-sectional view of an example substrate. The substrate W shown in FIG. 2A has an organic mask OM. In one embodiment, the substrate W may further have a film MF and a base region UR. The film MF is provided on the base region UR. The organic mask OM is provided on the film MF. The organic mask OM is formed of an organic material and is patterned. The pattern of the organic mask OM may be a pattern transferred to the film MF. The organic mask OM is, for example, a photoresist mask. The organic mask OM may be formed by, for example, a photolithography technique.

막(MF)은, 단층의 막이어도 된다. 혹은, 막(MF)은, 도 2의 (b)에 나타내는 바와 같이 다층막이어도 된다. 도 2의 (b)에 나타내는 기판(W)에 있어서, 막(MF)은, 막(ARF), 막(OF), 및 막(OXF)을 포함한다. 막(OXF)은, 하지 영역(UR) 상에 마련되어 있다. 막(OXF)은, 예를 들면 실리콘 산화막이다. 막(OF)은, 막(OXF) 상에 마련되어 있다. 막(OF)은, 예를 들면 유기막이다. 막(ARF)은, 막(OF) 상에 마련되어 있다. 막(ARF)은, 예를 들면 실리콘을 함유하는 반사 방지막이다.The film MF may be a single-layered film. Alternatively, the film MF may be a multilayer film as shown in Fig. 2B. In the substrate W shown in Fig. 2B, the film MF includes the film ARF, the film OF, and the film OXF. The film OXF is provided on the underlying region UR. The film OXF is, for example, a silicon oxide film. The film OF is provided on the film OXF. The film OF is, for example, an organic film. The film ARF is provided on the film OF. The film ARF is an antireflection film containing, for example, silicon.

방법 MT는, 공정 ST1 및 공정 ST2를 포함한다. 방법 MT는, 공정 ST1의 실행 전에, 기판(W)을 플라즈마 처리 장치의 챔버에 제공하는 공정을 더 포함하고 있어도 된다. 방법 MT의 공정 ST1 및 공정 ST2는, 기판(W)이 플라즈마 처리 장치의 챔버 내에 수용된 상태로 실행된다. 도 3은, 일 예시적 실시형태에 관한 플라즈마 처리 장치를 개략적으로 나타내는 도이다. 도 3에 나타내는 플라즈마 처리 장치(1)는, 방법 MT의 실행에 있어서 이용될 수 있다. 플라즈마 처리 장치(1)는, 용량 결합형의 플라즈마 처리 장치이다.Method MT includes step ST1 and step ST2. The method MT may further include a step of providing the substrate W to the chamber of the plasma processing apparatus before the execution of step ST1. Steps ST1 and ST2 of the method MT are performed with the substrate W accommodated in the chamber of the plasma processing apparatus. 3 is a diagram schematically showing a plasma processing apparatus according to an exemplary embodiment. The plasma processing apparatus 1 shown in FIG. 3 can be used in the execution of the method MT. The plasma processing apparatus 1 is a capacitively coupled plasma processing apparatus.

플라즈마 처리 장치(1)는, 챔버(10)를 구비하고 있다. 챔버(10)는, 그 중에 내부 공간(10s)을 제공하고 있다. 챔버(10)는, 챔버 본체(12)를 포함하고 있다. 챔버 본체(12)는, 대략 원통 형상을 갖고 있다. 내부 공간(10s)은, 챔버 본체(12)의 내측에 제공되어 있다. 챔버 본체(12)는, 알루미늄과 같은 도체로 형성되어 있다. 챔버 본체(12)는, 접지되어 있다. 챔버 본체(12)의 내벽면에는, 내(耐)부식성을 갖는 막이 형성되어 있다. 내부식성을 갖는 막은, 산화 알루미늄, 산화 이트륨과 같은 세라믹으로 형성된 막일 수 있다.The plasma processing apparatus 1 includes a chamber 10. The chamber 10 provides an inner space 10s therein. The chamber 10 includes a chamber main body 12. The chamber main body 12 has a substantially cylindrical shape. The inner space 10s is provided inside the chamber main body 12. The chamber main body 12 is formed of a conductor such as aluminum. The chamber main body 12 is grounded. On the inner wall surface of the chamber main body 12, a film having corrosion resistance is formed. The film having corrosion resistance may be a film formed of a ceramic such as aluminum oxide or yttrium oxide.

챔버 본체(12)의 측벽에는, 통로(12p)가 형성되어 있다. 기판(W)은, 내부 공간(10s)과 챔버(10)의 외부의 사이에서 반송될 때에, 통로(12p)를 통과한다. 통로(12p)는, 게이트 밸브(12g)에 의하여 개폐 가능하게 되어 있다. 게이트 밸브(12g)는, 챔버 본체(12)의 측벽을 따라 마련되어 있다.A passage 12p is formed on the side wall of the chamber main body 12. When the substrate W is conveyed between the inner space 10s and the outside of the chamber 10, it passes through the passage 12p. The passage 12p can be opened and closed by the gate valve 12g. The gate valve 12g is provided along the side wall of the chamber main body 12.

챔버 본체(12)의 바닥부 상에는, 지지부(13)가 마련되어 있다. 지지부(13)는, 절연 재료로 형성되어 있다. 지지부(13)는, 대략 원통 형상을 갖고 있다. 지지부(13)는, 내부 공간(10s) 중에서, 챔버 본체(12)의 바닥부로부터 상방으로 뻗어 있다. 지지부(13)는, 기판 지지기(14)를 지지하고 있다. 기판 지지기(14)는, 챔버(10) 내, 즉 내부 공간(10s) 중에서, 기판(W)을 지지하도록 구성되어 있다.On the bottom part of the chamber main body 12, the support part 13 is provided. The support part 13 is made of an insulating material. The support part 13 has a substantially cylindrical shape. The support part 13 extends upward from the bottom part of the chamber main body 12 in the inner space 10s. The support part 13 supports the substrate support 14. The substrate supporter 14 is configured to support the substrate W in the chamber 10, that is, in the inner space 10s.

기판 지지기(14)는, 하부 전극(18) 및 정전 척(20)을 갖고 있다. 하부 전극(18) 및 정전 척(20)은, 챔버(10) 내에 마련되어 있다. 기판 지지기(14)는, 전극 플레이트(16)를 더 가질 수 있다. 전극 플레이트(16)는, 예를 들면 알루미늄과 같은 도체로 형성되어 있으며, 대략 원반 형상을 갖고 있다. 하부 전극(18)은, 전극 플레이트(16) 상에 마련되어 있다. 하부 전극(18)은, 예를 들면 알루미늄과 같은 도체로 형성되어 있으며, 대략 원반 형상을 갖고 있다. 하부 전극(18)은, 전극 플레이트(16)에 전기적으로 접속되어 있다.The substrate support 14 has a lower electrode 18 and an electrostatic chuck 20. The lower electrode 18 and the electrostatic chuck 20 are provided in the chamber 10. The substrate support 14 may further include an electrode plate 16. The electrode plate 16 is formed of a conductor such as aluminum, for example, and has a substantially disk shape. The lower electrode 18 is provided on the electrode plate 16. The lower electrode 18 is formed of a conductor such as aluminum, for example, and has a substantially disk shape. The lower electrode 18 is electrically connected to the electrode plate 16.

정전 척(20)은, 하부 전극(18) 상에 마련되어 있다. 정전 척(20)의 상면의 상에는, 기판(W)이 재치된다. 정전 척(20)은, 본체 및 전극을 갖는다. 정전 척(20)의 본체는, 유전체로 형성되어 있다. 정전 척(20)의 전극은, 막형상의 전극이며, 정전 척(20)의 본체 내에 마련되어 있다. 정전 척(20)의 전극은, 스위치(20s)를 개재하여 직류 전원(20p)에 접속되어 있다. 정전 척(20)의 전극에 직류 전원(20p)으로부터의 전압이 인가되면, 정전 척(20)과 기판(W)의 사이에서 정전 인력이 발생한다. 발생한 정전 인력에 의하여, 기판(W)은, 정전 척(20)으로 끌어 당겨져, 정전 척(20)에 의하여 유지된다.The electrostatic chuck 20 is provided on the lower electrode 18. On the upper surface of the electrostatic chuck 20, the substrate W is placed. The electrostatic chuck 20 has a body and an electrode. The body of the electrostatic chuck 20 is made of a dielectric material. The electrode of the electrostatic chuck 20 is a film-shaped electrode, and is provided in the body of the electrostatic chuck 20. The electrodes of the electrostatic chuck 20 are connected to the DC power supply 20p via the switch 20s. When a voltage from the DC power supply 20p is applied to the electrodes of the electrostatic chuck 20, electrostatic attraction is generated between the electrostatic chuck 20 and the substrate W. By the generated electrostatic attraction, the substrate W is pulled by the electrostatic chuck 20 and held by the electrostatic chuck 20.

기판 지지기(14) 상에는, 에지 링(ER)이 배치된다. 에지 링(ER)은, 한정되는 것은 아니지만, 실리콘, 탄화 실리콘, 또는 석영으로 형성될 수 있다. 챔버(10) 내에 있어서 기판(W)의 처리가 행해질 때에는, 기판(W)은, 정전 척(20) 상이며, 또한 에지 링(ER)에 의하여 둘러싸인 영역 내에 배치된다.On the substrate support 14, an edge ring ER is disposed. The edge ring ER may be formed of silicon, silicon carbide, or quartz, but is not limited thereto. When the substrate W is processed in the chamber 10, the substrate W is disposed on the electrostatic chuck 20 and in a region surrounded by the edge ring ER.

하부 전극(18)의 내부에는, 유로(流路)(18f)가 마련되어 있다. 유로(18f)에는, 칠러 유닛(22)으로부터 배관(22a)을 개재하여 열교환 매체(예를 들면 냉매)가 공급된다. 칠러 유닛(22)은, 챔버(10)의 외부에 마련되어 있다. 유로(18f)에 공급된 열교환 매체는, 배관(22b)을 개재하여 칠러 유닛(22)으로 되돌려진다. 플라즈마 처리 장치(1)에서는, 정전 척(20) 상에 재치된 기판(W)의 온도가, 열교환 매체와 하부 전극(18)의 열교환에 의하여, 조정된다.Inside the lower electrode 18, a flow path 18f is provided. A heat exchange medium (for example, a refrigerant) is supplied from the chiller unit 22 to the flow path 18f through the pipe 22a. The chiller unit 22 is provided outside the chamber 10. The heat exchange medium supplied to the flow path 18f is returned to the chiller unit 22 via a pipe 22b. In the plasma processing apparatus 1, the temperature of the substrate W placed on the electrostatic chuck 20 is adjusted by heat exchange between the heat exchange medium and the lower electrode 18.

플라즈마 처리 장치(1)는, 가스 공급 라인(24)을 더 구비할 수 있다. 가스 공급 라인(24)은, 전열 가스(예를 들면 He 가스)를, 정전 척(20)의 상면과 기판(W)의 이면과의 사이의 간극에 공급한다. 전열 가스는, 전열 가스 공급 기구로부터 가스 공급 라인(24)에 공급된다.The plasma processing apparatus 1 may further include a gas supply line 24. The gas supply line 24 supplies heat transfer gas (for example, He gas) to the gap between the upper surface of the electrostatic chuck 20 and the back surface of the substrate W. The heat transfer gas is supplied to the gas supply line 24 from the heat transfer gas supply mechanism.

플라즈마 처리 장치(1)는, 상부 전극(30)을 더 구비하고 있다. 상부 전극(30)은, 기판 지지기(14)의 상방에 마련되어 있다. 상부 전극(30)은, 부재(32)를 개재하여, 챔버 본체(12)의 상부에 지지되어 있다. 부재(32)는, 절연성을 갖는 재료로 형성되어 있다. 상부 전극(30)과 부재(32)는, 챔버 본체(12)의 상부 개구를 폐쇄하고 있다.The plasma processing apparatus 1 further includes an upper electrode 30. The upper electrode 30 is provided above the substrate support 14. The upper electrode 30 is supported on the upper part of the chamber main body 12 via the member 32. The member 32 is made of an insulating material. The upper electrode 30 and the member 32 close the upper opening of the chamber main body 12.

상부 전극(30)은, 천판(34) 및 지지체(36)를 포함할 수 있다. 천판(34)의 하면은, 내부 공간(10s) 측의 하면이며, 내부 공간(10s)을 구획 형성하고 있다. 천판(34)은, 실리콘 함유 재료로 형성되어 있다. 천판(34)은, 예를 들면 실리콘, 탄화 실리콘, 또는 산화 실리콘으로 형성되어 있다. 천판(34)에는, 복수의 가스 토출 구멍(34a)이 형성되어 있다. 복수의 가스 토출 구멍(34a)은, 천판(34)을 그 판두께 방향으로 관통하고 있다.The upper electrode 30 may include a top plate 34 and a support 36. The lower surface of the top plate 34 is a lower surface on the inner space 10s side, and defines the inner space 10s. The top plate 34 is made of a silicon-containing material. The top plate 34 is made of, for example, silicon, silicon carbide, or silicon oxide. A plurality of gas discharge holes 34a are formed in the top plate 34. The plurality of gas discharge holes 34a penetrate the top plate 34 in the plate thickness direction.

지지체(36)는, 천판(34)을 착탈 가능하게 지지한다. 지지체(36)는, 알루미늄과 같은 도전성 재료로 형성된다. 지지체(36)의 내부에는, 가스 확산실(36a)이 마련되어 있다. 지지체(36)에는, 복수의 가스 구멍(36b)이 형성되어 있다. 복수의 가스 구멍(36b)은, 가스 확산실(36a)로부터 하방으로 뻗어 있다. 복수의 가스 구멍(36b)은, 복수의 가스 토출 구멍(34a)에 각각 연통되어 있다. 지지체(36)에는, 가스 도입구(36c)가 형성되어 있다. 가스 도입구(36c)는, 가스 확산실(36a)에 접속되어 있다. 가스 도입구(36c)에는, 가스 공급관(38)이 접속되어 있다.The support body 36 supports the top plate 34 in a detachable manner. The support 36 is formed of a conductive material such as aluminum. A gas diffusion chamber 36a is provided inside the support 36. A plurality of gas holes 36b are formed in the support 36. The plurality of gas holes 36b extend downward from the gas diffusion chamber 36a. The plurality of gas holes 36b communicate with the plurality of gas discharge holes 34a, respectively. The support 36 is provided with a gas inlet 36c. The gas introduction port 36c is connected to the gas diffusion chamber 36a. A gas supply pipe 38 is connected to the gas introduction port 36c.

가스 공급관(38)에는, 밸브군(41), 유량 제어기군(42), 및 밸브군(43)을 개재하여, 가스 소스군(40)이 접속되어 있다. 가스 소스군(40), 밸브군(41), 유량 제어기군(42), 및 밸브군(43)은, 가스 공급부(GS)를 구성하고 있다. 가스 소스군(40)은, 복수의 가스 소스를 포함하고 있다. 밸브군(41) 및 밸브군(43)의 각각은, 복수의 개폐 밸브를 포함하고 있다. 유량 제어기군(42)은, 복수의 유량 제어기를 포함하고 있다. 유량 제어기군(42)의 복수의 유량 제어기의 각각은, 매스 플로 컨트롤러 또는 압력 제어식의 유량 제어기이다. 가스 소스군(40)의 복수의 가스 소스의 각각은, 밸브군(41)의 대응의 개폐 밸브, 유량 제어기군(42)의 대응의 유량 제어기, 및 밸브군(43)의 대응의 개폐 밸브를 개재하여, 가스 공급관(38)에 접속되어 있다.A gas source group 40 is connected to the gas supply pipe 38 via a valve group 41, a flow rate controller group 42, and a valve group 43. The gas source group 40, the valve group 41, the flow rate controller group 42, and the valve group 43 constitute a gas supply unit GS. The gas source group 40 includes a plurality of gas sources. Each of the valve group 41 and the valve group 43 includes a plurality of on-off valves. The flow rate controller group 42 includes a plurality of flow rate controllers. Each of the plurality of flow controllers of the flow controller group 42 is a mass flow controller or a pressure control type flow controller. Each of the plurality of gas sources of the gas source group 40 includes an on-off valve corresponding to the valve group 41, a flow controller corresponding to the flow controller group 42, and a corresponding on-off valve of the valve group 43. Through the interposed, it is connected to the gas supply pipe 38.

플라즈마 처리 장치(1)에서는, 챔버 본체(12)의 내벽면을 따라, 실드(46)가 착탈 가능하게 마련되어 있다. 실드(46)는, 지지부(13)의 외주에도 마련되어 있다. 실드(46)는, 챔버 본체(12)에 플라즈마 처리의 부생물이 부착되는 것을 방지한다. 실드(46)는, 접지되어 있다. 실드(46)는, 예를 들면 알루미늄으로 형성된 부재의 표면에 내부식성을 갖는 막을 형성함으로써 구성된다. 내부식성을 갖는 막은, 산화 이트륨과 같은 세라믹으로 형성된 막일 수 있다. 또한, 일 실시형태에 있어서, 실드(46)는, 챔버(10)의 측벽이 갖는 내벽면(10w)을 제공하고 있다. 내벽면(10w)은, 제1 영역(10a) 및 제2 영역(10b)을 포함하고 있다. 제1 영역(10a)은, 내부 공간(10s)의 측방으로 뻗어 있다. 제2 영역(10b)은, 내부 공간(10s)의 상방이며 또한 상부 전극(30)의 측방으로 뻗어 있다. 제1 영역(10a) 및 제2 영역(10b)은, 실드(46)가 아닌, 다른 하나 이상의 부재, 예를 들면 챔버 본체(12)에 의하여 제공되어 있어도 된다.In the plasma processing apparatus 1, a shield 46 is provided so as to be detachable along the inner wall surface of the chamber main body 12. The shield 46 is also provided on the outer periphery of the support part 13. The shield 46 prevents by-products of plasma treatment from adhering to the chamber main body 12. The shield 46 is grounded. The shield 46 is constituted by forming a film having corrosion resistance on the surface of a member made of, for example, aluminum. The film having corrosion resistance may be a film formed of a ceramic such as yttrium oxide. In addition, in one embodiment, the shield 46 provides an inner wall surface 10w of the side wall of the chamber 10. The inner wall surface 10w includes a first region 10a and a second region 10b. The first region 10a extends to the side of the inner space 10s. The second region 10b is above the inner space 10s and extends to the side of the upper electrode 30. The first region 10a and the second region 10b may be provided by one or more members other than the shield 46, for example, the chamber body 12.

지지부(13)와 챔버 본체(12)의 측벽의 사이에는, 배플 플레이트(48)가 마련되어 있다. 배플 플레이트(48)는, 예를 들면 알루미늄으로 형성된 부재의 표면에 내부식성을 갖는 막을 형성함으로써 구성된다. 내부식성을 갖는 막은, 산화 이트륨과 같은 세라믹으로 형성된 막일 수 있다. 배플 플레이트(48)에는, 복수의 관통 구멍이 형성되어 있다. 배플 플레이트(48)의 하방이며, 또한 챔버 본체(12)의 바닥부에는, 배기구(12e)가 마련되어 있다. 배기구(12e)에는, 배기관(52)을 개재하여 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 압력 조정 밸브 및 터보 분자 펌프와 같은 진공 펌프를 갖고 있다.A baffle plate 48 is provided between the support 13 and the side wall of the chamber main body 12. The baffle plate 48 is constructed by forming a film having corrosion resistance on the surface of a member made of, for example, aluminum. The film having corrosion resistance may be a film formed of a ceramic such as yttrium oxide. The baffle plate 48 is formed with a plurality of through holes. An exhaust port 12e is provided below the baffle plate 48 and at the bottom of the chamber main body 12. An exhaust device 50 is connected to the exhaust port 12e through an exhaust pipe 52. The exhaust device 50 has a pressure regulating valve and a vacuum pump such as a turbomolecular pump.

플라즈마 처리 장치(1)는, 제1 고주파 전원(62) 및 제2 고주파 전원(64)을 더 구비하고 있다. 제1 고주파 전원(62)은, 제1 고주파 전력을 발생시키는 전원이다. 제1 고주파 전력은, 일례에서는 플라즈마의 생성에 적합한 주파수를 갖는다. 제1 고주파 전력의 주파수는, 예를 들면 27MHz~100MHz의 범위 내의 주파수이다. 제1 고주파 전원(62)은, 정합기(66)를 개재하여 상부 전극(30)에 접속되어 있다. 정합기(66)는, 제1 고주파 전원(62)의 부하 측(상부 전극(30) 측)의 임피던스를, 제1 고주파 전원(62)의 출력 임피던스에 정합시키기 위한 회로를 갖고 있다. 또한, 제1 고주파 전원(62)은, 정합기(66) 및 전극 플레이트(16)를 개재하여, 하부 전극(18)에 접속되어 있어도 된다.The plasma processing apparatus 1 further includes a first high frequency power supply 62 and a second high frequency power supply 64. The first high frequency power source 62 is a power source that generates the first high frequency power. In one example, the first high-frequency power has a frequency suitable for plasma generation. The frequency of the first high-frequency power is, for example, a frequency within the range of 27 MHz to 100 MHz. The first high frequency power supply 62 is connected to the upper electrode 30 via a matching device 66. The matching device 66 has a circuit for matching the impedance on the load side (the upper electrode 30 side) of the first high frequency power supply 62 with the output impedance of the first high frequency power supply 62. Further, the first high frequency power supply 62 may be connected to the lower electrode 18 via the matching device 66 and the electrode plate 16.

제2 고주파 전원(64)은, 제2 고주파 전력을 발생시키는 전원이다. 제2 고주파 전력은, 제1 고주파 전력의 주파수보다 낮은 주파수를 갖는다. 제2 고주파 전력은, 기판(W)에 이온을 인입하기 위한 바이어스용 고주파 전력으로서 이용될 수 있다. 제2 고주파 전력의 주파수는, 예를 들면 400kHz~40MHz의 범위 내의 주파수이다. 제2 고주파 전원(64)은, 정합기(68) 및 전극 플레이트(16)를 개재하여 하부 전극(18)에 접속되어 있다. 정합기(68)는, 제2 고주파 전원(64)의 부하 측(하부 전극(18) 측)의 임피던스를, 제2 고주파 전원(64)의 출력 임피던스에 정합시키기 위한 회로를 갖고 있다.The second high frequency power supply 64 is a power source that generates second high frequency power. The second high frequency power has a frequency lower than the frequency of the first high frequency power. The second high frequency power can be used as a high frequency power for bias for introducing ions into the substrate W. The frequency of the second high frequency power is, for example, a frequency within the range of 400 kHz to 40 MHz. The second high frequency power supply 64 is connected to the lower electrode 18 via a matching device 68 and an electrode plate 16. The matching device 68 has a circuit for matching the impedance on the load side (the lower electrode 18 side) of the second high frequency power supply 64 with the output impedance of the second high frequency power supply 64.

플라즈마 처리 장치(1)는, 직류 전원 장치(70)를 더 구비하고 있다. 직류 전원 장치(70)는, 상부 전극(30)에 전기적으로 접속되어 있다. 직류 전원 장치(70)는, 펄스상의 음극성의 직류 전압을 주기적으로 발생시키도록 구성되어 있다. 도 4는, 도 3에 나타내는 플라즈마 처리 장치의 직류 전원 장치의 구성의 일례를 나타내는 도이다. 도 5는, 일 예시적 실시형태에 관한 플라즈마 처리 장치에 있어서의 고주파 전력 및 직류 전원 장치의 출력 전압의 일례를 나타내는 타이밍 차트이다. 도 5에 있어서, 가로축은 시간을 나타내고 있다. 도 5에 있어서 세로축은, 고주파 전력(제1 고주파 전력 및/또는 제2 고주파 전력)의 공급 및 직류 전원 장치(70)의 출력 전압을 나타내고 있다. 도 5에 있어서, 고주파 전력이 고레벨인 것은, 고주파 전력이 공급되고 있는 것을 나타내고 있다. 도 5에 있어서, 고주파 전력이 저레벨인 것은, 고주파 전력이 공급되고 있지 않은 것을 나타내고 있다. 이하, 도 3과 함께, 도 4 및 도 5를 참조한다.The plasma processing apparatus 1 further includes a DC power supply unit 70. The DC power supply device 70 is electrically connected to the upper electrode 30. The DC power supply device 70 is configured to periodically generate a pulsed negative DC voltage. 4 is a diagram showing an example of a configuration of a DC power supply of the plasma processing apparatus shown in FIG. 3. 5 is a timing chart showing an example of a high frequency power and an output voltage of a DC power supply in a plasma processing device according to an exemplary embodiment. In Fig. 5, the horizontal axis represents time. In FIG. 5, the vertical axis represents the supply of high frequency power (the first high frequency power and/or the second high frequency power) and the output voltage of the DC power supply 70. In Fig. 5, the high-frequency power level indicates that the high-frequency power is being supplied. In Fig. 5, the high-frequency power being at a low level indicates that the high-frequency power is not being supplied. Hereinafter, together with FIG. 3, reference will be made to FIGS. 4 and 5.

일 실시형태에 있어서, 직류 전원 장치(70)는, 가변 직류 전원(70a) 및 스위칭 디바이스(70b)를 갖는다. 가변 직류 전원(70a)은, 음극성의 직류 전압을 발생시키도록 구성되어 있다. 가변 직류 전원(70a)이 출력하는 음극성의 직류 전압의 레벨은, 후술하는 제어부(80)에 의하여 제어될 수 있다. 스위칭 디바이스(70b)는, 그 도통 상태의 전환에 의하여, 가변 직류 전원(70a)과 상부 전극(30)의 사이의 접속 및 차단을 전환한다. 스위칭 디바이스(70b)의 도통 상태의 전환은, 제어부(80)에 의하여 제어되어도 된다.In one embodiment, the DC power supply device 70 has a variable DC power supply 70a and a switching device 70b. The variable DC power supply 70a is configured to generate a negative DC voltage. The level of the negative DC voltage output from the variable DC power supply 70a may be controlled by the controller 80 described later. The switching device 70b switches the connection and disconnection between the variable DC power supply 70a and the upper electrode 30 by switching the conduction state. The switching of the conduction state of the switching device 70b may be controlled by the control unit 80.

펄스상의 음극성 직류 전압을 주기적으로 출력하기 위하여, 직류 전원 장치(70)의 출력 전압은, 주기(PT)에 있어서의 제1 기간(P1)에서는, 음극성의 직류 전압이다. 일 실시형태에 있어서는, 주기(PT) 내의 제1 기간(P1)에서는, 가변 직류 전원(70a)과 상부 전극(30)을 서로 접속하도록, 스위칭 디바이스(70b)의 도통 상태가 전환된다. 직류 전원 장치(70)의 출력 전압은, 주기(PT)에 있어서의 나머지의 제2 기간(P2)에서는, 제로 볼트이다. 일 실시형태에 있어서는, 주기(PT) 내의 제2 기간(P2)에서는, 가변 직류 전원(70a)과 상부 전극(30)의 사이의 접속을 차단하도록, 스위칭 디바이스(70b)의 도통 상태가 전환된다.In order to periodically output the pulsed negative DC voltage, the output voltage of the DC power supply 70 is a negative DC voltage in the first period P1 in the period PT. In one embodiment, in the first period P1 within the period PT, the conduction state of the switching device 70b is switched so as to connect the variable DC power supply 70a and the upper electrode 30 to each other. The output voltage of the DC power supply 70 is zero volts in the remaining second period P2 in the period PT. In one embodiment, in the second period P2 within the period PT, the conduction state of the switching device 70b is switched so as to cut off the connection between the variable DC power supply 70a and the upper electrode 30. .

일 실시형태에 있어서, 주기(PT)에 있어서 제1 기간(P1)이 차지하는 비율, 즉 듀티비(소수 표현의 듀티비)는, 0.2 이상, 0.5 이하이다. 또한, 듀티비는, 주기(PT) 내에서 펄스상의 음극성의 직류 전압이 직류 전원 장치(70)로부터 상부 전극(30)에 인가되는 시간이 차지하는 비율이다.In one embodiment, the ratio occupied by the first period P1 in the period PT, that is, the duty ratio (duty ratio in decimal representation) is 0.2 or more and 0.5 or less. In addition, the duty ratio is a ratio occupied by the time during which the pulsed negative DC voltage is applied from the DC power supply 70 to the upper electrode 30 within the period PT.

일 실시형태에 있어서, 주기(PT)의 역수인 주파수(f)는, 400kHz 이상일 수 있다. 일 실시형태에 있어서, 주파수(f)는, 1MHz 이하일 수 있다. 주파수(f)가 1MHz 이하인 경우에는, 챔버(10) 내에서의 라디칼의 생성에 대한 이온의 거동의 독립 제어성이 높아진다.In one embodiment, the frequency f, which is the reciprocal of the period PT, may be 400 kHz or more. In one embodiment, the frequency f may be 1 MHz or less. When the frequency f is 1 MHz or less, the independent controllability of the behavior of ions with respect to the generation of radicals in the chamber 10 increases.

일 실시형태에서는, 제1 기간(P1)에 있어서 직류 전원 장치(70)로부터 상부 전극(30)에 인가되는 펄스상의 음극성의 직류 전압의 절댓값은, 500V 이상, 1200V 이하이다.In one embodiment, the absolute value of the pulsed negative DC voltage applied from the DC power supply 70 to the upper electrode 30 in the first period P1 is 500 V or more and 1200 V or less.

플라즈마 처리 장치(1)는, 제어부(80)를 더 구비하고 있다. 제어부(80)는, 프로세서, 메모리와 같은 기억부, 입력 장치, 표시 장치, 신호의 입출력 인터페이스 등을 구비하는 컴퓨터일 수 있다. 제어부(80)는, 플라즈마 처리 장치(1)의 각 부를 제어한다. 제어부(80)에서는, 오퍼레이터가, 플라즈마 처리 장치(1)를 관리하기 위하여 커맨드의 입력 조작 등을 입력 장치를 이용하여 행할 수 있다. 또, 제어부(80)에서는, 표시 장치에 의하여, 플라즈마 처리 장치(1)의 가시화된 가동 상황을 표시할 수 있다. 또한, 제어부(80)의 기억부에는, 제어 프로그램 및 레시피 데이터가 저장되어 있다. 제어 프로그램은, 플라즈마 처리 장치(1)로 각종 작업을 실행하기 위하여, 제어부(80)의 프로세서에 의하여 실행된다. 제어부(80)의 프로세서가, 제어 프로그램을 실행하고, 레시피 데이터에 따라 플라즈마 처리 장치(1)의 각 부를 제어함으로써, 방법 MT가 플라즈마 처리 장치(1)로 실행된다.The plasma processing apparatus 1 further includes a control unit 80. The control unit 80 may be a computer including a processor, a memory unit such as a memory, an input device, a display device, and an input/output interface for signals. The control unit 80 controls each unit of the plasma processing apparatus 1. In the control unit 80, the operator can perform an input operation of a command or the like using an input device in order to manage the plasma processing device 1. In addition, the control unit 80 can display a visualized operation state of the plasma processing apparatus 1 by means of a display device. In addition, a control program and recipe data are stored in the storage unit of the control unit 80. The control program is executed by the processor of the control unit 80 in order to execute various tasks by the plasma processing apparatus 1. The method MT is executed by the plasma processing apparatus 1 by the processor of the control unit 80 executing a control program and controlling each unit of the plasma processing apparatus 1 according to the recipe data.

이하, 도 1을 다시 참조하여, 그것이 플라즈마 처리 장치(1)를 이용하여 실행되는 경우를 예로 하여, 방법 MT에 대하여 설명한다. 또, 제어부(80)에 의한 플라즈마 처리 장치(1)의 각 부의 제어에 대해서도 설명한다. 이하의 설명에서는, 도 6의 (a), 도 6의 (b), 도 6의 (c), 및 도 6의 (d)를 참조한다. 도 6의 (a), 도 6의 (b), 도 6의 (c), 및 도 6의 (d)는, 도 1에 나타내는 방법에 있어서의 각 처리 후의 일례의 기판의 부분 확대 단면도이다.Hereinafter, referring again to Fig. 1, the method MT will be described taking the case where it is executed using the plasma processing apparatus 1 as an example. Further, the control of each unit of the plasma processing apparatus 1 by the control unit 80 will be described. In the following description, reference will be made to FIGS. 6(a), 6(b), 6(c), and 6(d). 6(a), 6(b), 6(c), and 6(d) are partially enlarged cross-sectional views of a substrate as an example after each treatment in the method shown in FIG. 1.

방법 MT에서는, 먼저 공정 ST1이 실행된다. 공정 ST1에서는, 기판(W)이 챔버(10) 내에 수용된 상태로 실행된다. 기판(W)은, 챔버(10) 내에서 기판 지지기(14) 상에 재치되고, 정전 척(20)에 의하여 유지된다. 공정 ST1에서는, 챔버(10) 내에서, 처리 가스의 플라즈마가 생성된다. 처리 가스는, 가스 공급부(GS)로부터 공급된다. 일 실시형태에 있어서, 처리 가스는, 아르곤 가스, 수소 가스(H2 가스), 및 질소 가스(N2 가스) 중 적어도 1개를 포함한다. 일례에 있어서, 처리 가스는, 아르곤 가스와 수소 가스의 혼합 가스이다. 공정 ST1에서는, 챔버(10) 내에서 처리 가스로부터 플라즈마를 생성하기 위하여, 제1 고주파 전력 및/또는 제2 고주파 전력이 공급된다.In method MT, first step ST1 is executed. In step ST1, the substrate W is executed in a state accommodated in the chamber 10. The substrate W is placed on the substrate support 14 in the chamber 10 and held by the electrostatic chuck 20. In step ST1, a plasma of the processing gas is generated in the chamber 10. The processing gas is supplied from the gas supply unit GS. In one embodiment, the processing gas contains at least one of argon gas, hydrogen gas (H 2 gas), and nitrogen gas (N 2 gas). In one example, the processing gas is a mixed gas of argon gas and hydrogen gas. In step ST1, in order to generate plasma from the processing gas in the chamber 10, the first high frequency power and/or the second high frequency power are supplied.

공정 ST1의 실행을 위하여, 제어부(80)는, 처리 가스를 챔버(10) 내에 공급하도록 가스 공급부(GS)를 제어한다. 공정 ST1의 실행을 위하여, 제어부(80)는, 챔버(10) 내의 압력을 지정된 압력으로 설정하도록 배기 장치(50)를 제어한다. 공정 ST1의 실행을 위하여, 제어부(80)는, 제1 고주파 전력 및/또는 제2 고주파 전력을 공급하도록, 제1 고주파 전원(62) 및/또는 제2 고주파 전원(64)을 제어한다.In order to execute step ST1, the control unit 80 controls the gas supply unit GS to supply the processing gas into the chamber 10. For execution of step ST1, the control unit 80 controls the exhaust device 50 to set the pressure in the chamber 10 to a specified pressure. In order to execute step ST1, the control unit 80 controls the first high frequency power source 62 and/or the second high frequency power source 64 to supply the first high frequency power and/or the second high frequency power.

공정 ST2는, 공정 ST1의 실행 중에 실행된다. 즉, 공정 ST2는, 공정 ST1에 있어서 챔버(10) 내에서 처리 가스로부터 플라즈마가 생성되고 있을 때에, 실행된다. 공정 ST2는, 챔버(10) 내의 플라즈마로부터의 이온을 상부 전극(30)에 공급하고 상부 전극(30)으로부터 방출되는 실리콘 함유물을 기판(W) 상에 퇴적시키기 위하여 실행된다. 공정 ST2에서는, 직류 전원 장치(70)로부터 상부 전극(30)에 주기적으로 펄스상의 음극성의 직류 전압이 인가된다. 공정 ST2의 실행을 위하여, 제어부(80)는, 상부 전극(30)에 주기적으로 펄스상의 음극성의 직류 전압을 인가하도록, 직류 전원 장치(70)를 제어한다.Step ST2 is executed during the execution of step ST1. That is, step ST2 is executed when plasma is generated from the processing gas in the chamber 10 in step ST1. Step ST2 is executed to supply ions from the plasma in the chamber 10 to the upper electrode 30 and deposit silicon-containing substances emitted from the upper electrode 30 on the substrate W. In step ST2, a pulsed negative DC voltage is periodically applied from the DC power supply 70 to the upper electrode 30. In order to execute step ST2, the control unit 80 controls the DC power supply 70 to periodically apply a pulsed negative DC voltage to the upper electrode 30.

일 실시형태에 있어서, 주기(PT) 내에서 펄스상의 음극성의 직류 전압이 직류 전원 장치(70)로부터 상부 전극(30)에 인가되는 시간이 차지하는 비율, 즉 상술한 듀티비는, 0.2 이상, 0.5 이하이다.In one embodiment, the ratio occupied by the time during which the pulsed negative DC voltage is applied from the DC power supply 70 to the upper electrode 30 within the period PT, that is, the above-described duty ratio is 0.2 or more, 0.5 Below.

일 실시형태에 있어서, 주기(PT)의 역수인 주파수(f)는, 400kHz 이상일 수 있다. 일 실시형태에 있어서, 주파수(f)는, 1MHz 이하일 수 있다. 주파수(f)가 1MHz 이하인 경우에는, 챔버(10) 내에서의 라디칼의 생성에 대한 이온의 거동의 독립 제어성이 높아진다.In one embodiment, the frequency f, which is the reciprocal of the period PT, may be 400 kHz or more. In one embodiment, the frequency f may be 1 MHz or less. When the frequency f is 1 MHz or less, the independent controllability of the behavior of ions with respect to the generation of radicals in the chamber 10 increases.

일 실시형태에서는, 제1 기간(P1)에 있어서 직류 전원 장치(70)로부터 상부 전극(30)에 인가되는 펄스상의 음극성의 직류 전압의 절댓값은, 500V 이상, 1200V 이하이다.In one embodiment, the absolute value of the pulsed negative DC voltage applied from the DC power supply 70 to the upper electrode 30 in the first period P1 is 500 V or more and 1200 V or less.

공정 ST2에서는, 챔버(10) 내의 플라즈마로부터 양이온이 상부 전극(30)에 끌어 당겨져 상부 전극(30)의 천판(34)에 충돌한다. 그 결과, 상부 전극(30)의 천판(34)으로부터, 2차 전자 및 실리콘 함유물이 방출된다. 방출된 2차 전자 및 실리콘 함유물은, 기판(W)에 공급된다. 기판(W)의 유기 마스크(OM)는, 2차 전자에 의하여 개질될 수 있다. 또, 방출된 실리콘 함유물은, 도 6의 (a)에 나타내는 바와 같이, 기판(W)의 유기 마스크(OM) 상에 퇴적되어, 막(DP)을 형성한다.In step ST2, positive ions are attracted to the upper electrode 30 from the plasma in the chamber 10 and collide with the top plate 34 of the upper electrode 30. As a result, secondary electrons and silicon-containing substances are released from the top plate 34 of the upper electrode 30. The emitted secondary electrons and silicon-containing substances are supplied to the substrate W. The organic mask OM of the substrate W may be modified by secondary electrons. Further, the released silicon-containing material is deposited on the organic mask OM of the substrate W to form a film DP, as shown in Fig. 6A.

챔버(10) 내의 플라즈마로부터 상부 전극(30)에 충돌하는 이온의 에너지는, 상부 전극(30)에 인가되는 전압의 주파수가 낮을수록, 높아지는 경향이 있다. 방법 MT에서는, 챔버(10) 내의 플라즈마로부터 상부 전극(30)에 충돌하는 이온의 에너지는, 상부 전극(30)에 펄스상의 음극성의 직류 전압이 인가되는 주기(PT)의 역수인 주파수(f)에 의존한다. 주파수(f)는, 고주파 전력의 주파수보다 낮은 주파수로 설정될 수 있다. 따라서, 방법 MT에서는, 상부 전극(30)에 높은 에너지를 가진 이온을 충돌시킬 수 있다. 그 결과, 상부 전극(30)으로부터 비교적 다량의 실리콘 함유물을 방출시켜, 기판(W)에 공급할 수 있다. 방법 MT에 의하면, 비교적 다량의 실리콘 함유물을 기판(W) 상에 퇴적시킬 수 있으므로, 유기 마스크(OM)의 패턴의 형상 불균일 및 유기 마스크(OM)의 축소를 억제하는 것이 가능하다. 또한, 유기 마스크(OM)의 패턴의 형상 불균일은, 예를 들면 LWR(Line Width Roughness)에 의하여 평가될 수 있다.The energy of ions impinging on the upper electrode 30 from the plasma in the chamber 10 tends to increase as the frequency of the voltage applied to the upper electrode 30 decreases. In the method MT, the energy of ions impinging on the upper electrode 30 from the plasma in the chamber 10 is a frequency f, which is the reciprocal of the period PT at which the pulsed negative DC voltage is applied to the upper electrode 30 Depends on The frequency f may be set to a frequency lower than the frequency of the high frequency power. Therefore, in the method MT, ions having high energy can collide with the upper electrode 30. As a result, a relatively large amount of silicon-containing material can be released from the upper electrode 30 and supplied to the substrate W. According to the method MT, since a relatively large amount of silicon-containing material can be deposited on the substrate W, it is possible to suppress the shape unevenness of the pattern of the organic mask OM and the shrinkage of the organic mask OM. In addition, the shape non-uniformity of the pattern of the organic mask OM may be evaluated by, for example, LWR (Line Width Roughness).

일 실시형태에 있어서, 방법 MT는 공정 ST3을 더 포함하고 있어도 된다. 공정 ST3에서는, 막(MF)이 에칭된다. 막(MF)은, 플라즈마 처리 장치(1)를 이용하여 에칭되어도 된다. 혹은, 막(MF)은, 다른 플라즈마 처리 장치를 이용하여 에칭되어도 된다. 이하, 도 2의 (b)에 나타낸 막(MF)이 플라즈마 처리 장치(1)를 이용하여 에칭되는 경우를 예로 하여, 공정 ST3에 대하여 설명한다.In one embodiment, the method MT may further include step ST3. In step ST3, the film MF is etched. The film MF may be etched using the plasma processing apparatus 1. Alternatively, the film MF may be etched using another plasma processing apparatus. Hereinafter, a case where the film MF shown in FIG. 2B is etched using the plasma processing apparatus 1 will be described as an example, and step ST3 will be described.

먼저, 막(ARF)의 플라즈마 에칭을 위하여, 다른 처리 가스의 플라즈마가 챔버(10) 내에서 생성된다. 막(ARF)이 실리콘을 함유하는 반사 방지막인 경우에는, 막(ARF)의 플라즈마 에칭용 처리 가스는, 플루오로카본 가스와 같은 불소 함유 가스를 포함할 수 있다. 막(ARF)의 플라즈마 에칭을 위하여, 제어부(80)는, 처리 가스를 챔버(10) 내에 공급하도록 가스 공급부(GS)를 제어한다. 막(ARF)의 플라즈마 에칭을 위하여, 제어부(80)는, 챔버(10) 내의 압력을 지정된 압력으로 설정하도록 배기 장치(50)를 제어한다. 막(ARF)의 플라즈마 에칭을 위하여, 제어부(80)는, 제1 고주파 전력 및/또는 제2 고주파 전력을 공급하도록, 제1 고주파 전원(62) 및/또는 제2 고주파 전원(64)을 제어한다. 막(ARF)의 플라즈마 에칭의 결과, 도 6의 (b)에 나타내는 바와 같이, 막(DP)에 의하여 그 폭이 조정된 유기 마스크(OM)의 패턴이, 막(ARF)에 전사된다.First, for plasma etching of the film ARF, plasma of another processing gas is generated in the chamber 10. When the film ARF is an antireflection film containing silicon, the plasma etching processing gas of the film ARF may contain a fluorine-containing gas such as a fluorocarbon gas. For plasma etching of the film ARF, the control unit 80 controls the gas supply unit GS to supply a processing gas into the chamber 10. For plasma etching of the film ARF, the control unit 80 controls the exhaust device 50 to set the pressure in the chamber 10 to a specified pressure. For plasma etching of the film ARF, the controller 80 controls the first high frequency power source 62 and/or the second high frequency power source 64 to supply the first high frequency power and/or the second high frequency power. do. As a result of the plasma etching of the film ARF, as shown in Fig. 6B, the pattern of the organic mask OM whose width is adjusted by the film DP is transferred to the film ARF.

이어서, 막(OF)의 플라즈마 에칭을 위하여, 또 다른 처리 가스의 플라즈마가 챔버(10) 내에서 생성된다. 막(OF)이 유기막인 경우에는, 막(OF)의 플라즈마 에칭용 처리 가스는, 수소 가스 및 질소 가스를 포함할 수 있다. 혹은, 막(OF)의 플라즈마 에칭용 처리 가스는, 산소 함유 가스를 포함할 수 있다. 막(OF)의 플라즈마 에칭을 위하여, 제어부(80)는, 처리 가스를 챔버(10) 내에 공급하도록 가스 공급부(GS)를 제어한다. 막(OF)의 플라즈마 에칭을 위하여, 제어부(80)는, 챔버(10) 내의 압력을 지정된 압력으로 설정하도록 배기 장치(50)를 제어한다. 막(OF)의 플라즈마 에칭을 위하여, 제어부(80)는, 제1 고주파 전력 및/또는 제2 고주파 전력을 공급하도록, 제1 고주파 전원(62) 및/또는 제2 고주파 전원(64)을 제어한다. 막(OF)의 플라즈마 에칭의 결과, 도 6의 (c)에 나타내는 바와 같이, 막(ARF)의 패턴이, 막(OF)에 전사된다.Subsequently, for plasma etching of the film OF, a plasma of another processing gas is generated in the chamber 10. When the film OF is an organic film, the processing gas for plasma etching of the film OF may contain hydrogen gas and nitrogen gas. Alternatively, the processing gas for plasma etching of the film OF may contain an oxygen-containing gas. For plasma etching of the film OF, the control unit 80 controls the gas supply unit GS to supply a processing gas into the chamber 10. For plasma etching of the film OF, the control unit 80 controls the exhaust device 50 to set the pressure in the chamber 10 to a specified pressure. For plasma etching of the film OF, the control unit 80 controls the first high frequency power source 62 and/or the second high frequency power source 64 to supply the first high frequency power and/or the second high frequency power. do. As a result of the plasma etching of the film OF, as shown in Fig. 6C, the pattern of the film ARF is transferred to the film OF.

이어서, 막(OXF)의 플라즈마 에칭을 위하여, 또 다른 처리 가스의 플라즈마가 챔버(10) 내에서 생성된다. 막(OXF)이 실리콘 산화막인 경우에는, 막(OXF)의 플라즈마 에칭용 처리 가스는, 플루오로카본 가스를 포함할 수 있다. 막(OXF)의 플라즈마 에칭을 위하여, 제어부(80)는, 처리 가스를 챔버(10) 내에 공급하도록 가스 공급부(GS)를 제어한다. 막(OXF)의 플라즈마 에칭을 위하여, 제어부(80)는, 챔버(10) 내의 압력을 지정된 압력으로 설정하도록 배기 장치(50)를 제어한다. 막(OXF)의 플라즈마 에칭을 위하여, 제어부(80)는, 제1 고주파 전력 및/또는 제2 고주파 전력을 공급하도록, 제1 고주파 전원(62) 및/또는 제2 고주파 전원(64)을 제어한다. 막(OXF)의 플라즈마 에칭의 결과, 도 6의 (d)에 나타내는 바와 같이, 막(OF)의 패턴이, 막(OXF)에 전사된다.Subsequently, for plasma etching of the film OXF, a plasma of another processing gas is generated in the chamber 10. When the film OXF is a silicon oxide film, the processing gas for plasma etching of the film OXF may contain a fluorocarbon gas. For plasma etching of the film OXF, the control unit 80 controls the gas supply unit GS to supply a processing gas into the chamber 10. For plasma etching of the film OXF, the control unit 80 controls the exhaust device 50 to set the pressure in the chamber 10 to a specified pressure. For plasma etching of the film OXF, the controller 80 controls the first high frequency power source 62 and/or the second high frequency power source 64 to supply the first high frequency power and/or the second high frequency power. do. As a result of the plasma etching of the film OXF, as shown in Fig. 6D, the pattern of the film OF is transferred to the film OXF.

이상, 다양한 예시적 실시형태에 대하여 설명해 왔지만, 상술한 예시적 실시형태에 한정되지 않고, 다양한 추가, 생략, 치환, 및 변경이 이루어져도 된다. 또, 다른 실시형태에 있어서의 요소를 조합하여 다른 실시형태를 형성하는 것이 가능하다.As described above, various exemplary embodiments have been described, but the present invention is not limited to the above exemplary embodiments, and various additions, omissions, substitutions, and changes may be made. Moreover, it is possible to form another embodiment by combining elements in another embodiment.

예를 들면, 방법 MT에 있어서, 공정 ST1, 공정 ST2 및 공정 ST3을 포함하는 시퀀스가 복수 회 반복되어도 된다.For example, in the method MT, the sequence including the step ST1, the step ST2, and the step ST3 may be repeated a plurality of times.

이하, 방법 MT의 평가를 위하여 행한 제1 실험 및 제2 실험에 대하여 설명한다. 제1 실험 및 제2 실험에서는, 도 2의 (b)에 나타낸 기판(W)과 동일한 구조의 샘플 기판을 준비했다. 샘플 기판에 있어서, 유기 마스크(OM)는 포토레지스트 마스크였다. 샘플 기판에 있어서, 막(ARF)은 실리콘을 함유하는 반사 방지막이었다. 샘플 기판에 있어서, 막(OF)은 유기막이었다. 샘플 기판에 있어서, 막(OXF)은 실리콘 산화막이었다. 샘플 기판의 유기 마스크(OM)는, 라인 앤드 스페이스 패턴을 갖고 있었다. 샘플 기판의 유기 마스크(OM)에 있어서, 라인의 폭의 평균값은 41.8nm이며, 라인의 LWR은 3.3nm였다. 제1 실험에서는, 방법 MT의 공정 ST1 및 공정 ST2를 플라즈마 처리 장치(1)를 이용하여 샘플 기판에 적용했다. 제1 실험의 공정 ST2에서는, 상부 전극(30)에 인가한 펄스상의 음극성의 직류 전압의 절댓값은 -900V이며, 해당 펄스상의 음극성의 직류 전압의 주파수(f)는 400kHz이고, 해당 펄스상의 음극성의 직류 전압의 듀티비는 0.5였다. 이하에, 제1 실험에 있어서의 공정 ST1 및 공정 ST2의 조건을 나타낸다.Hereinafter, the first experiment and the second experiment performed for the evaluation of the method MT will be described. In the first experiment and the second experiment, a sample substrate having the same structure as the substrate W shown in Fig. 2B was prepared. In the sample substrate, the organic mask OM was a photoresist mask. In the sample substrate, the film ARF was an antireflection film containing silicon. In the sample substrate, the film OF was an organic film. In the sample substrate, the film OXF was a silicon oxide film. The organic mask OM of the sample substrate had a line and space pattern. In the organic mask OM of the sample substrate, the average value of the width of the line was 41.8 nm, and the LWR of the line was 3.3 nm. In the first experiment, the steps ST1 and ST2 of the method MT were applied to the sample substrate using the plasma processing apparatus 1. In step ST2 of the first experiment, the absolute value of the DC voltage of the negative polarity of the pulse applied to the upper electrode 30 is -900V, the frequency f of the DC voltage of the negative polarity of the pulse is 400 kHz, and the negative polarity of the pulse The duty ratio of the DC voltage was 0.5. Below, the conditions of step ST1 and step ST2 in the first experiment are shown.

<제1 실험에 있어서의 공정 ST1 및 공정 ST2의 조건><Conditions of step ST1 and step ST2 in the first experiment>

처리 시간: 10초Processing time: 10 seconds

챔버(10) 내의 압력: 100mTorr(13.33Pa)Pressure in chamber 10: 100 mTorr (13.33 Pa)

제1 고주파 전력: 60MHz, 300W1st high frequency power: 60MHz, 300W

제2 고주파 전력: 0WSecond high frequency power: 0W

처리 가스: 10sccm의 H2 가스 및 800sccm의 Ar 가스Process gas: 10 sccm of H 2 gas and 800 sccm of Ar gas

제2 실험에서는, 플라즈마 처리 장치(1)를 이용하여 제1 실험과 동일한 조건으로 처리 가스의 플라즈마를 생성하고, 상부 전극(30)에 -900V의 직류 전압을 연속적으로 인가하여, 샘플 기판을 처리했다.In the second experiment, the plasma processing apparatus 1 was used to generate plasma of the processing gas under the same conditions as in the first experiment, and a DC voltage of -900V was continuously applied to the upper electrode 30 to process the sample substrate. did.

제1 실험 및 제2 실험의 각각에서는, 그 위에 퇴적된 실리콘 함유물에 의하여 그 형상이 조정된 유기 마스크(OM)의 라인의 폭의 평균값 및 LWR을 구했다. 제1 실험에서는, 라인의 폭의 평균값은 41.8nm이며, LWR은 2.8nm였다. 제2 실험에서는, 라인의 폭의 평균값은 40.6nm이며, LWR은 2.7nm였다. 제1 실험 및 제2 실험의 쌍방에 있어서 처리 후의 LWR은, 처리 전의 샘플 기판의 LWR보다 작아져 있었다. 또, 제2 실험에서는 처리 후의 라인의 폭의 평균값이 처리 전의 라인의 폭의 평균값 보다 감소해 있었지만, 제1 실험에서는 처리 후의 라인의 폭의 평균값은 처리 전의 라인의 폭의 평균값과 동일했다. 따라서, 방법 MT에 의하면, 유기 마스크의 패턴의 형상 불균일 및 유기 마스크의 축소를 억제하는 것이 가능해지는 것이 확인되었다.In each of the first and second experiments, the average value and LWR of the line widths of the organic mask OM whose shape was adjusted by the silicon inclusions deposited thereon were calculated. In the first experiment, the average value of the line width was 41.8 nm, and the LWR was 2.8 nm. In the second experiment, the average value of the line width was 40.6 nm, and the LWR was 2.7 nm. In both the first experiment and the second experiment, the LWR after the treatment was smaller than the LWR of the sample substrate before the treatment. Further, in the second experiment, the average value of the widths of the lines after treatment decreased from the average value of the widths of the lines before the treatment, but in the first experiment, the average value of the widths of the lines after treatment was the same as the average value of the widths of the lines before treatment. Therefore, according to the method MT, it was confirmed that it became possible to suppress the shape unevenness of the pattern of the organic mask and the shrinkage of the organic mask.

이상의 설명으로부터, 본 개시의 다양한 실시형태는, 설명의 목적으로 본 명세서에서 설명되어 있으며, 본 개시의 범위 및 주지로부터 벗어나지 않고 다양한 변경을 할 수 있는 것이, 이해될 것이다. 따라서, 본 명세서에 개시한 다양한 실시형태는 한정하는 것을 의도하고 있지 않고, 진정한 범위와 주지는, 첨부한 특허청구범위에 의하여 나타난다.From the above description, it will be understood that various embodiments of the present disclosure have been described in this specification for the purpose of explanation, and that various changes can be made without departing from the scope and knowledge of the present disclosure. Accordingly, the various embodiments disclosed in the present specification are not intended to be limiting, and are indicated by the true scope and well-known, appended claims.

Claims (14)

(a) 플라즈마 처리 장치의 챔버 내에, 패터닝된 유기 마스크를 갖는 기판을 제공하는 공정과,
(b) 상기 챔버 내에 상기 기판이 수용된 상태로, 상기 챔버 내에서 처리 가스로부터 플라즈마를 생성하는 공정과,
(c) 상기 (b)의 실행 중에, 상기 플라즈마 처리 장치의 상부 전극에 주기적으로 펄스상의 음극성의 직류 전압을 인가하여, 상기 플라즈마로부터의 이온을 상기 상부 전극에 공급하고, 상기 상부 전극으로부터 방출되는 실리콘 함유물을 상기 기판 상에 퇴적시키는 공정을 포함하는, 기판을 처리하는 방법.(a) providing a substrate having a patterned organic mask in a chamber of the plasma processing apparatus, and
(b) generating a plasma from a processing gas in the chamber while the substrate is accommodated in the chamber,
(c) During the execution of (b), a pulsed negative DC voltage is periodically applied to the upper electrode of the plasma processing apparatus to supply ions from the plasma to the upper electrode, and discharged from the upper electrode. A method of processing a substrate comprising depositing silicon inclusions on the substrate. 청구항 1에 있어서,
상기 처리 가스는, 아르곤 가스, 수소 가스, 및 질소 가스 중 적어도 1개를 포함하는, 기판을 처리하는 방법.The method according to claim 1,
The method of processing a substrate, wherein the processing gas contains at least one of argon gas, hydrogen gas, and nitrogen gas. 청구항 1에 있어서,
상기 처리 가스는, 아르곤 가스와 수소 가스의 혼합 가스인, 기판을 처리하는 방법.The method according to claim 1,
The processing gas is a mixed gas of argon gas and hydrogen gas. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
일주기 내에 상기 펄스상의 음극성의 직류 전압이 인가되는 시간이 차지하는 비율인 듀티비는, 0.2 이상, 0.5 이하인, 기판을 처리하는 방법.The method according to any one of claims 1 to 3,
A method of processing a substrate, wherein a duty ratio, which is a ratio of the time during which the pulsed negative DC voltage is applied, is 0.2 or more and 0.5 or less. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
상기 펄스상의 음극성의 직류 전압이 상기 상부 전극에 인가되는 주기의 역수인 주파수는, 상기 플라즈마를 생성하기 위한 고주파 전력의 주파수보다 낮은, 기판을 처리하는 방법.The method according to any one of claims 1 to 4,
A method of processing a substrate, wherein a frequency that is an reciprocal of a period in which the pulsed negative DC voltage is applied to the upper electrode is lower than a frequency of a high frequency power for generating the plasma. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
상기 펄스상의 음극성의 직류 전압이 상기 상부 전극에 인가되는 주기의 역수인 주파수는, 400kHz 이상, 1MHz 이하인, 기판을 처리하는 방법.The method according to any one of claims 1 to 5,
The frequency, which is the reciprocal of a period in which the pulsed negative DC voltage is applied to the upper electrode, is 400 kHz or more and 1 MHz or less. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
상기 펄스상의 음극성의 직류 전압의 절댓값은, 500V 이상, 1200V 이하인, 기판을 처리하는 방법.The method according to any one of claims 1 to 6,
The absolute value of the DC voltage of the pulsed negative polarity is 500 V or more and 1200 V or less. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
상기 기판은, 막을 더 갖고, 상기 유기 마스크는, 상기 막 상에 마련되어 있으며,
(d) 상기 챔버 내에서 다른 처리 가스로부터 생성되는 플라즈마를 이용하여, 상기 막을 에칭하는 공정을 더 포함하는, 기판을 처리하는 방법.The method according to any one of claims 1 to 7,
The substrate further has a film, the organic mask is provided on the film,
(d) A method of processing a substrate, further comprising a step of etching the film by using a plasma generated from another processing gas in the chamber. 청구항 8에 있어서,
상기 (b)와 상기 (d)는, 동일한 플라즈마 처리 장치로 실행되는, 기판을 처리하는 방법.The method of claim 8,
The method of processing a substrate, wherein (b) and (d) are performed by the same plasma processing apparatus. 청구항 8에 있어서,
상기 (b)와 상기 (d)는, 다른 플라즈마 처리 장치로 실행되는, 기판을 처리하는 방법.The method of claim 8,
The above (b) and (d) are performed by different plasma processing apparatuses. 청구항 8 내지 청구항 10 중 어느 한 항에 있어서,
상기 (b), 상기 (c), 및 상기 (d)를 포함하는 시퀀스가 복수 회 반복되는, 기판을 처리하는 방법.The method according to any one of claims 8 to 10,
A method of processing a substrate, wherein the sequence including (b), (c), and (d) is repeated a plurality of times. 패터닝된 유기 마스크를 갖는 기판을, 청구항 1 내지 청구항 11 중 어느 한 항에 기재된 기판을 처리하는 방법에 의하여 처리하는 것을 포함하는, 디바이스 제조 방법.A device manufacturing method comprising treating a substrate having a patterned organic mask by a method of treating the substrate according to any one of claims 1 to 11. 챔버와,
상기 챔버 내에 마련된 기판 지지기와,
상기 챔버 내에서 플라즈마를 생성하기 위하여 고주파 전력을 발생시키는 고주파 전원과,
상기 기판 지지기의 상방에 마련된 상부 전극과,
상기 상부 전극에 접속된 직류 전원 장치와,
상기 고주파 전원 및 상기 직류 전원 장치를 제어하도록 구성된 제어부를 구비하고,
상기 제어부는,
(a) 상기 챔버 내에, 패터닝된 유기 마스크를 갖는 기판을 제공하는 공정과,
(b) 고주파 전력을 공급하도록 상기 고주파 전원을 제어함으로써, 상기 챔버 내에서 처리 가스로부터 플라즈마를 생성하는 공정과,
(c) 상기 (b)의 실행 중에, 상기 직류 전원 장치에 대한 제어에 의하여 상기 상부 전극에 주기적으로 펄스상의 음극성의 직류 전압을 인가하여, 상기 플라즈마로부터의 이온을 상기 상부 전극에 공급하고, 상기 상부 전극으로부터 방출되는 실리콘 함유물을 상기 기판 상에 퇴적시키는 공정을 포함하는 처리를 실행하도록 구성되어 있는, 플라즈마 처리 장치.Chamber,
A substrate support provided in the chamber,
A high frequency power supply generating high frequency power to generate plasma in the chamber,
An upper electrode provided above the substrate supporter,
A DC power supply connected to the upper electrode;
And a control unit configured to control the high frequency power supply and the DC power supply,
The control unit,
(a) providing a substrate having a patterned organic mask in the chamber, and
(b) generating plasma from a processing gas in the chamber by controlling the high-frequency power source to supply high-frequency power; and
(c) During the execution of (b), a pulsed negative DC voltage is periodically applied to the upper electrode under control of the DC power supply to supply ions from the plasma to the upper electrode, and the A plasma processing apparatus, configured to perform a process including a step of depositing a silicon-containing material emitted from an upper electrode on the substrate. 청구항 13에 있어서,
상기 직류 전원 장치는, 가변 직류 전원 및 스위칭 디바이스를 포함하는, 플라즈마 처리 장치.The method of claim 13,
The plasma processing apparatus, wherein the DC power supply device includes a variable DC power supply and a switching device.
KR1020200100009A 2019-08-21 2020-08-10 Method of processing substrate, device manufacturing method, and plasma processing apparatus KR20210023699A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-151441 2019-08-21
JP2019151441A JP2021034487A (en) 2019-08-21 2019-08-21 Method for processing substrate, method for manufacturing device, and plasma processing device

Publications (1)

Publication Number Publication Date
KR20210023699A true KR20210023699A (en) 2021-03-04

Family

ID=74645600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200100009A KR20210023699A (en) 2019-08-21 2020-08-10 Method of processing substrate, device manufacturing method, and plasma processing apparatus

Country Status (5)

Country Link
US (1) US11081351B2 (en)
JP (1) JP2021034487A (en)
KR (1) KR20210023699A (en)
CN (1) CN112420507A (en)
TW (1) TW202113968A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022187165A (en) * 2021-06-07 2022-12-19 株式会社Ｓｃｒｅｅｎホールディングス Substrate processing method and substrate processing apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4672456B2 (en) * 2004-06-21 2011-04-20 東京エレクトロン株式会社 Plasma processing equipment
JP2014082228A (en) * 2012-10-12 2014-05-08 Tokyo Electron Ltd Plasma etching method
JP6035117B2 (en) 2012-11-09 2016-11-30 東京エレクトロン株式会社 Plasma etching method and plasma etching apparatus
JP6643875B2 (en) * 2015-11-26 2020-02-12 東京エレクトロン株式会社 Etching method
JP6541618B2 (en) * 2016-05-25 2019-07-10 東京エレクトロン株式会社 Method of processing an object

Also Published As

Publication number Publication date
US20210057212A1 (en) 2021-02-25
TW202113968A (en) 2021-04-01
JP2021034487A (en) 2021-03-01
US11081351B2 (en) 2021-08-03
CN112420507A (en) 2021-02-26

Similar Documents

Publication Publication Date Title
KR102356211B1 (en) Etching method
US9972503B2 (en) Etching method
KR101475546B1 (en) Plasma etching apparatus, plasma etching method and storage medium
US20220051904A1 (en) Etching method
KR20160041764A (en) Workpiece processing method
KR102428552B1 (en) Plasma processing method
TW201705273A (en) Method for etching organic film
US11264246B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
US20070029194A1 (en) Capacitive coupling plasma processing apparatus and method
JP7374362B2 (en) Plasma treatment method and plasma treatment device
US11251048B2 (en) Plasma processing method and plasma processing apparatus
JP7325294B2 (en) Plasma processing apparatus and plasma processing method
KR20210023699A (en) Method of processing substrate, device manufacturing method, and plasma processing apparatus
JP7158308B2 (en) Plasma processing apparatus and plasma processing method
KR20190079565A (en) Etching method
KR20220058433A (en) Etching method and plasma processing apparatus
WO2020031731A1 (en) Plasma processing method and plasma processing device
KR20210032904A (en) Method of etching silicon oxide film and plasma processing apparatus
JP2022032235A (en) Etching method and plasma processing device

Legal Events

Date Code Title Description
A201 Request for examination