KR20210022811A - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20210022811A
KR20210022811A KR1020190101746A KR20190101746A KR20210022811A KR 20210022811 A KR20210022811 A KR 20210022811A KR 1020190101746 A KR1020190101746 A KR 1020190101746A KR 20190101746 A KR20190101746 A KR 20190101746A KR 20210022811 A KR20210022811 A KR 20210022811A
Authority
KR
South Korea
Prior art keywords
sensing
period
capacitor
display device
line
Prior art date
Application number
KR1020190101746A
Other languages
English (en)
Inventor
김성환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190101746A priority Critical patent/KR20210022811A/ko
Priority to US16/903,454 priority patent/US11238781B2/en
Priority to EP20191625.1A priority patent/EP3783595A1/en
Priority to CN202010840745.4A priority patent/CN112419955A/zh
Publication of KR20210022811A publication Critical patent/KR20210022811A/ko
Priority to US17/586,463 priority patent/US11862068B2/en
Priority to US18/518,608 priority patent/US20240087511A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

본 발명의 표시 장치는, 제1 주사 라인, 제1 데이터 라인, 및 제1 센싱 라인에 연결된 제1 화소; 상기 제1 주사 라인, 제2 데이터 라인, 및 제2 센싱 라인에 연결된 제2 화소; 제1 샘플링 커패시터를 포함하는 제1 센싱 채널; 및 제2 샘플링 커패시터를 포함하는 제2 센싱 채널을 포함하고, 제1 기간 동안, 상기 제1 센싱 채널은 상기 제1 센싱 라인에 연결된 상태에서 상기 제1 샘플링 커패시터에 제1 샘플링 신호를 저장하고, 상기 제2 센싱 채널은 상기 제2 센싱 라인에 분리된 상태에서 상기 제2 샘플링 커패시터에 제2 샘플링 신호를 저장한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 그 구동 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
표시 장치는 복수의 화소들을 포함할 수 있고, 복수의 화소들이 다양한 색상 및 휘도로 발광함으로써, 다양한 영상을 표시할 수 있다.
복수의 화소들은 실질적으로 동일한 구조의 화소 회로들을 포함할 수 있다. 하지만, 표시 장치가 대면적화됨에 따라 화소들의 위치에 따른 공정 편차가 발생할 수 있다. 따라서, 각 화소들에서 동일한 기능을 수행하는 트랜지스터들이라도 이동도(mobility), 문턱 전압(threshold voltage) 등의 특성이 서로 다를 수 있다.
해결하고자 하는 기술적 과제는, 트랜지스터들의 서로 다른 특성들을 보상할 수 있는 표시 장치 및 그 구동 방법을 제공하는 데 있다.
본 발명의 한 실시예에 따른 표시 장치는, 제1 주사 라인, 제1 데이터 라인, 및 제1 센싱 라인에 연결된 제1 화소; 상기 제1 주사 라인, 제2 데이터 라인, 및 제2 센싱 라인에 연결된 제2 화소; 제1 샘플링 커패시터를 포함하는 제1 센싱 채널; 및 제2 샘플링 커패시터를 포함하는 제2 센싱 채널을 포함하고, 제1 기간 동안, 상기 제1 센싱 채널은 상기 제1 센싱 라인에 연결된 상태에서 상기 제1 샘플링 커패시터에 제1 샘플링 신호를 저장하고, 상기 제2 센싱 채널은 상기 제2 센싱 라인에 분리된 상태에서 상기 제2 샘플링 커패시터에 제2 샘플링 신호를 저장한다.
상기 제1 센싱 채널은 제1 센싱 커패시터를 더 포함하고, 상기 제2 센싱 채널은 제2 센싱 커패시터를 더 포함하고, 상기 제1 기간 이후의 제2 기간 동안, 상기 제1 센싱 채널은 상기 제1 센싱 라인과 분리된 상태에서 상기 제1 센싱 커패시터를 초기화시킬 수 있다.
상기 제2 기간 동안, 상기 제2 센싱 채널은 상기 제2 센싱 라인과 분리된 상태에서 상기 제2 센싱 커패시터를 초기화시킬 수 있다.
상기 제2 기간 이후의 제3 기간 동안, 상기 제1 센싱 채널은 상기 제1 센싱 라인과 분리된 상태에서 상기 제1 샘플링 커패시터에 제3 샘플링 신호를 저장하고, 상기 제2 센싱 채널은 상기 제2 센싱 라인과 연결된 상태에서 상기 제2 샘플링 커패시터에 제4 샘플링 신호를 저장할 수 있다.
상기 제1 기간 및 상기 제3 기간 동안, 상기 제1 주사 라인은 턴-온 레벨의 주사 신호가 인가된 상태일 수 있다.
상기 제2 기간 동안, 상기 제1 주사 라인은 턴-온 레벨의 주사 신호가 인가된 상태일 수 있다.
상기 제2 기간 동안, 상기 제2 센싱 채널은 상기 제2 센싱 라인과 분리된 상태에서 상기 제2 센싱 커패시터를 초기화시킬 수 있다.
상기 제2 기간 이후의 제3 기간 동안, 상기 제1 센싱 채널은 상기 제1 센싱 라인과 분리된 상태에서 상기 제1 샘플링 커패시터에 제3 샘플링 신호를 저장하고, 상기 제2 센싱 채널은 상기 제2 센싱 라인과 연결된 상태에서 상기 제2 샘플링 커패시터에 제4 샘플링 신호를 저장할 수 있다.
상기 제1 기간 및 상기 제3 기간 동안, 상기 제1 주사 라인은 턴-온 레벨의 주사 신호가 인가된 상태일 수 있다.
상기 제2 기간 동안, 상기 제1 주사 라인은 턴-온 레벨의 주사 신호가 인가된 상태일 수 있다.
상기 제1 기간 및 상기 제3 기간 동안, 상기 제1 데이터 라인에 인가된 데이터 전압의 크기는 동일할 수 있다.
상기 제1 기간 및 상기 제3 기간 동안, 상기 제2 데이터 라인에 인가된 데이터 전압의 크기는 동일할 수 있다.
상기 제1 기간 및 상기 제3 기간 동안, 상기 제1 데이터 라인 및 상기 제2 데이터 라인에 인가된 데이터 전압들의 크기는 서로 동일할 수 있다.
본 발명의 한 실시예에 따른 표시 장치는, 화소 및 센싱 채널을 포함하고, 상기 화소는: 게이트 전극이 제1 노드에 연결되고, 제1 전극을 포함하고, 제2 전극이 제2 노드에 연결된 제1 트랜지스터; 제1 전극이 상기 제1 노드에 연결되고, 제2 전극이 상기 제2 노드에 연결된 스토리지 커패시터; 게이트 전극이 제1 주사 라인에 연결되고, 제1 전극이 데이터 라인에 연결되고, 제2 전극이 상기 제1 노드에 연결된 제2 트랜지스터; 및 게이트 전극이 제2 주사 라인에 연결되고, 제1 전극이 상기 제2 노드에 연결되고, 제2 전극이 센싱 라인에 연결된 제3 트랜지스터를 포함하고, 상기 센싱 채널은: 일단이 상기 센싱 라인과 연결되고, 타단이 제3 노드에 연결된 제1 스위치; 일단이 상기 제3 노드에 연결되고, 타단이 초기화 전원에 연결된 제2 스위치; 제1 입력단이 기준 전원에 연결된 증폭기; 일단이 상기 제3 노드에 연결되고, 타단이 상기 증폭기의 제2 입력단에 연결된 제3 스위치; 및 제1 전극이 상기 증폭기의 제2 입력단에 연결되고, 제2 전극이 상기 증폭기의 출력단에 연결된 센싱 커패시터를 포함한다.
상기 센싱 채널은: 상기 센싱 커패시터와 적어도 하나의 스위치를 통해서 연결되는 샘플링 커패시터를 더 포함한다.
상기 센싱 채널은: 일단이 상기 센싱 커패시터의 제1 전극에 연결되고, 타단이 상기 센싱 커패시터의 제2 전극에 연결된 제4 스위치를 더 포함할 수 있다.
상기 센싱 채널은: 일단이 상기 증폭기의 출력단에 연결되고, 타단이 제4 노드에 연결된 제 5 스위치; 및 일단이 상기 제4 노드에 연결되고, 타단이 상기 샘플링 커패시터의 제1 전극에 연결된 제6 스위치를 더 포함할 수 있다.
상기 표시 장치는, 아날로그-디지털 컨버터를 더 포함하고, 상기 센싱 채널은: 일단이 상기 샘플링 커패시터의 제1 전극에 연결되고, 타단이 상기 아날로그-디지털 컨버터에 연결된 제7 스위치를 더 포함할 수 있다.
상기 센싱 채널은: 일단이 상기 제3 노드에 연결되고, 타단이 상기 제4 노드에 연결된 제8 스위치를 더 포함할 수 있다.
본 발명의 한 실시예에 따른 표시 장치의 구동 방법은, 제1 화소 및 제2 화소에 연결된 제1 주사 라인에 턴-온 레벨의 주사 신호를 인가하는 단계; 제1 기간 동안, 제1 센싱 채널이 상기 제1 화소와 연결된 상태에서 제1 샘플링 커패시터에 제1 샘플링 신호를 저장하는 단계; 및 상기 제1 기간 동안, 제2 센싱 채널이 상기 제2 화소와 분리된 상태에서 제2 샘플링 커패시터에 제2 샘플링 신호를 저장하는 단계를 포함한다.
상기 구동 방법은, 상기 제1 기간 이후의 제2 기간 동안, 상기 제1 센싱 채널이 상기 제1 화소와 분리된 상태에서 상기 제1 샘플링 커패시터와 다른 제1 센싱 커패시터를 초기화시키는 단계를 더 포함할 수 있다.
상기 구동 방법은, 상기 제2 기간 동안, 상기 제2 센싱 채널이 상기 제2 화소와 분리된 상태에서 상기 제2 샘플링 커패시터와 다른 제2 센싱 커패시터를 초기화시키는 단계를 더 포함할 수 있다.
상기 구동 방법은, 상기 제2 기간 이후의 제3 기간 동안, 상기 제1 센싱 채널이 상기 제1 화소와 분리된 상태에서 상기 제1 샘플링 커패시터에 제3 샘플링 신호를 저장하는 단계; 및 상기 제3 기간 동안, 상기 제2 센싱 채널이 상기 제2 화소와 연결된 상태에서 상기 제2 샘플링 커패시터에 제4 샘플링 신호를 저장하는 단계를 더 포함할 수 있다.
상기 제1 기간 및 상기 제3 기간 동안, 상기 제1 화소에 연결된 제1 데이터 라인 및 상기 제2 화소에 연결된 제2 데이터 라인에 인가된 데이터 전압들의 크기는 서로 동일할 수 있다.
본 발명에 따른 표시 장치 및 그 구동 방법은 트랜지스터들의 서로 다른 특성들을 보상할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2 내지 도 4는 본 발명의 한 실시예에 따른 표시 장치의 표시 기간에서의 구동 방법을 설명하기 위한 도면이다.
도 5 내지 도 7은 본 발명의 한 실시예에 따른 표시 장치의 센싱 기간에서의 구동 방법을 설명하기 위한 도면이다.
도 8 내지 도 14는 본 발명의 다른 실시예에 따른 표시 장치의 센싱 기간에서의 구동 방법을 설명하기 위한 도면이다.
도 15 및 도 16은 본 발명의 다른 실시예에 따른 표시 장치의 문턱 전압 센싱 기간에서의 구동 방법을 설명하기 위한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
본 발명의 한 실시예에 따른 표시 장치(10)는 타이밍 제어부(11), 데이터 구동부(12), 주사 구동부(13), 화소부(14), 및 센싱부(15)를 포함할 수 있다.
타이밍 제어부(11)는 외부 프로세서로부터 각각의 영상 프레임에 대한 계조 값들 및 제어 신호들을 수신할 수 있다. 타이밍 제어부(11)는 표시 장치(10)의 사양(specification)에 대응하도록 계조 값들을 렌더링(rendering)할 수 있다. 예를 들어, 외부 프로세서는 각각의 단위 도트(unit dot)에 대해서 적색 계조 값, 녹색 계조 값, 청색 계조 값을 제공할 수 있다. 하지만, 예를 들어, 화소부(14)가 펜타일(pentile) 구조인 경우, 인접한 단위 도트끼리 화소를 공유하므로, 각각의 계조 값에 화소가 1대 1 대응하지 않을 수 있다. 이러한 경우, 계조 값들의 렌더링이 필요하다. 각각의 계조 값에 화소가 1대 1 대응하는 경우, 계조 값들의 렌더링이 불필요할 수도 있다. 렌더링되거나 렌더링되지 않은 계조 값들은 데이터 구동부(12)로 제공될 수 있다. 또한, 타이밍 제어부(11)는 프레임 표시를 위하여 데이터 구동부(12), 주사 구동부(13), 센싱부(15)등에 각각의 사양에 적합한 제어 신호들을 제공할 수 있다.
데이터 구동부(12)는 계조 값들 및 제어 신호들을 이용하여 데이터 라인들(D1, D2, D3, Dm)로 제공할 데이터 전압들을 생성할 수 있다. 예를 들어, 데이터 구동부(12)는 클록 신호를 이용하여 계조 값들을 샘플링하고, 계조 값들에 대응하는 데이터 전압들을 화소행 단위로 데이터 라인들(D1~Dn)에 인가할 수 있다. n은 0보다 큰 정수일 수 있다.
주사 구동부(13)는 타이밍 제어부(11)로부터 클록 신호, 주사 시작 신호 등을 수신하여 제1 주사 라인들(S11, S12, S1n)에 제공할 제1 주사 신호들 및 제2 주사 라인들(S21, S22, S2n)에 제공할 제2 주사 신호들을 생성할 수 있다. n은 0보다 큰 정수일 수 있다.
주사 구동부(13)는 제1 주사 라인들(S11, S12, S1n)에 턴-온 레벨의 펄스를 갖는 제1 주사 신호들을 순차적으로 공급할 수 있다. 또한, 주사 구동부(13)는 제2 주사 라인들(S21, S22, S2n)에 턴-온 레벨의 펄스를 갖는 제2 주사 신호들을 순차적으로 공급할 수 있다.
예를 들어, 주사 구동부(13)는 제1 주사 라인들(S11, S12, S1n)에 연결된 제1 주사 구동부 및 제2 주사 라인들(S21, S22, S2n)에 연결된 제2 주사 구동부를 포함할 수도 있다. 각각의 제1 주사 구동부 및 제2 주사 구동부는 시프트 레지스터들(shift registers) 형태로 구성된 주사 스테이지들을 포함할 수 있다. 각각의 제1 주사 구동부 및 제2 주사 구동부는 클록 신호의 제어에 따라 턴-온 레벨의 펄스 형태인 주사 시작 신호를 다음 주사 스테이지로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다.
실시예에 따라, 제1 주사 신호들 및 제2 주사 신호들이 동일할 수 있다. 이러한 경우, 각 화소에 연결되는 제1 주사 라인 및 제2 주사 라인은 서로 동일한 노드에 연결될 수 있다. 이러한 경우, 주사 구동부(13)는 제1 주사 구동부 및 제2 주사 구동부로 나뉘어지지 않고, 단일(single) 주사 구동부로 구성될 수도 있다.
센싱부(15)는 타이밍 제어부(11)로부터 제어 신호를 수신하여 센싱 라인들(I1, I2, I3, Im)로 초기화 전압을 공급하거나, 센싱 신호를 수신할 수 있다. 예를 들어, 센싱부(15)는 표시 기간 동안 센싱 라인들(I1, I2, I3, Im)로 초기화 전압을 공급할 수 있다. 예를 들어, 센싱부(15)는 센싱 기간 동안 센싱 라인들(I1, I2, I3, Im)로 센싱 신호를 수신할 수 있다.
센싱부(15)는 센싱 라인들(I1, I2, I3, Im)에 연결된 센싱 채널들을 포함할 수 있다. 예를 들어, 센싱 라인들(I1, I2, I3, Im)과 센싱 채널들은 1대 1로 대응할 수 있다.
화소부(14)는 화소들(PX1, PX2, PX3, PX4, PX5, PX6, PX7, PX8)을 포함한다. 각각의 화소는 대응하는 데이터 라인, 주사 라인, 및 센싱 라인에 연결될 수 있다.
제1 화소(PX1)는 주사 라인들(S1i, S2i), 데이터 라인(Dj), 및 센싱 라인(Ij)에 연결될 수 있다. 제2 화소(PX2), 제3 화소(PX3), 및 제4 화소(PX4)는 제1 화소(PX1)와 동일한 주사 라인들(S1i, S2i)에 연결될 수 있다. 다만, 제1 내지 제4 화소들(PX1, PX2, PX3, PX4)는 서로 다른 데이터 라인들(Dj, D(j+1), D(j+2), D(j+3)) 및 센싱 라인들(Ij, I(j+1), I(j+2), I(j+3))에 연결될 수 있다. i 및 j는 각각 0 이상의 정수일 수 있다.
제5 화소(PX5)는 주사 라인들(S1(i+1), S2(i+1)), 데이터 라인(Dj), 및 센싱 라인(Ij)에 연결될 수 있다. 제6 화소(PX6), 제7 화소(PX7), 및 제8 화소(PX8)는 제5 화소(PX5)와 동일한 주사 라인들(S1(i+1), S2(i+1))에 연결될 수 있다. 다만, 제5 내지 제8 화소들(PX5, PX6, PX7, PX8)는 서로 다른 데이터 라인들(Dj, D(j+1), D(j+2), D(j+3)) 및 센싱 라인들(Ij, I(j+1), I(j+2), I(j+3))에 연결될 수 있다.
본 실시예에서, 동일한 주사 라인들(S1i, S2i)에 연결된 화소들(PX1, PX2, PX3, PX4)은 제1 그룹의 화소들(PX1, PX3) 및 제2 그룹의 화소들(PX2, PX4)로 구별될 수 있다. 제1 그룹의 화소들(PX1, PX3) 및 제2 그룹의 화소들(PX2, PX4)은 교번하여 배치될 수 있다. 예를 들어, 제1 그룹의 화소들(PX1, PX3)은 홀수 번째 데이터 라인들에 연결된 화소들이고, 제2 그룹의 화소들(PX2, PX4)은 짝수 번째 데이터 라인들에 연결된 화소들일 수 있다.
본 발명의 한 실시예에 따르면, 제1 기간 동안, 센싱부(15)는 제1 그룹의 화소들(PX1, PX3)에 대응하는 제1 센싱 채널들의 제1 샘플링 커패시터들에 제1 샘플링 신호들을 저장할 수 있다. 이때, 제1 샘플링 신호들은 제1 그룹의 화소들(PX1, PX3)에 대한 특성 정보들을 포함할 수 있다. 또한, 제1 기간 동안, 센싱부(15)는 제2 그룹의 화소들(PX2, PX4)에 대응하는 센싱 채널들의 제2 샘플링 커패시터들에 제2 샘플링 신호들을 저장할 수 있다. 이때, 제2 샘플링 신호들은 제2 그룹의 화소들(PX2, PX4)에 대한 특성 정보들을 포함하지 않을 수 있다.
제1 샘플링 신호들과 제2 샘플링 신호들은 동일한 제1 기간 동안 저장되었으므로, 공통 모드 노이즈(common mode noise)를 포함한다. 따라서, 제1 샘플링 신호들과 제2 샘플링 신호들을 차동 신호들(differential signals)로써 처리하면, 제1 그룹의 화소들(PX1, PX3)에 대한 공통 모드 노이즈가 제거된 특성 정보들을 획득할 수 있다.
제1 기간 다음의 제2 기간 동안, 제1 센싱 채널들의 제1 센싱 커패시터들이 초기화될 수 있다. 또한, 제2 기간 동안, 제2 센싱 채널들의 제2 센싱 커패시터들이 초기화될 수 있다. 샘플링 커패시터들 및 센싱 커패시터들 간의 연결 관계(예를 들어, 스위치의 유무)에 따라서, 전술한 특성 정보들의 획득 과정은 제2 기간에 종속적인 기간 동안 또는 제2 기간에 독립적인 기간 동안 수행될 수 있다.
제2 기간 다음의 제3 기간 동안, 센싱부(15)는 제1 그룹의 화소들(PX1, PX3)에 대응하는 제1 센싱 채널들의 제1 샘플링 커패시터들에 제3 샘플링 신호들을 저장할 수 있다. 이때, 제3 샘플링 신호들은 제1 그룹의 화소들(PX1, PX3)에 대한 특성 정보들을 포함하지 않을 수 있다. 또한, 제3 기간 동안, 센싱부(15)는 제2 그룹의 화소들(PX2, PX4)에 대응하는 센싱 채널들의 제2 샘플링 커패시터들에 제4 샘플링 신호들을 저장할 수 있다. 이때, 제4 샘플링 신호들은 제2 그룹의 화소들(PX2, PX4)에 대한 특성 정보들을 포함할 수 있다.
제3 샘플링 신호들과 제4 샘플링 신호들은 동일한 제3 기간 동안 저장되었으므로, 공통 모드 노이즈를 포함한다. 따라서, 제3 샘플링 신호들과 제4 샘플링 신호들을 차동 신호들로써 처리하면, 제2 그룹의 화소들(PX2, PX4)에 대한 공통 모드 노이즈가 제거된 특성 정보들을 획득할 수 있다.
유사하게, 제3 기간 다음의 제4 기간 동안, 센싱부(15)는 주사 라인들(S1i, S2i) 다음의 주사 라인들(S1(i+1), S2(i+1))에 연결된 제1 그룹의 화소들(PX5, PX7)의 특성 정보들을 저장할 수 있다. 또한, 제4 기간 다음의 제5 기간 동안, 센싱 커패시터들의 초기화 과정이 수행될 수 있다. 또한, 제5 기간 다음의 제6 기간 동안, 센싱부(15)는 제2 그룹의 화소들(PX6, PX8)의 특성 정보들을 저장할 수 있다.
도 2 내지 도 4는 본 발명의 한 실시예에 따른 표시 장치의 표시 기간에서의 구동 방법을 설명하기 위한 도면이다.
도 2를 참조하면, N 번째 프레임 기간(FRAMEN)과 N+1 번째 프레임 기간(FRAME(N+1))에서, 제1 화소(PX1) 및 제2 화소(PX2)에 관계된 주사 라인들(S1(i-1), S2(i-1), S1i, S2i, S1(i+1), S2(i+1)), 데이터 라인들(Dj, D(j+1)), 및 센싱 라인들(Ij, I(j+1))에 인가되는 신호들의 예시적인 파형이 도시된다.
우선, 도 3을 참조하여, 제1 화소(PX1) 및 제1 센싱 채널(151)의 예시적인 구성을 먼저 설명한다.
제1 화소(PX1)는 트랜지스터들(T1a, T2a, T3a), 스토리지 커패시터(Ca), 및 발광 다이오드(LDa)를 포함할 수 있다.
트랜지스터들(T1a, T2a, T3a)은 N형 트랜지스터로 구성될 수 있다. 다른 실시예에서, 트랜지스터들(T1a, T2a, T3a)은 P형 트랜지스터로 구성될 수도 있다. 다른 실시예에서, 트랜지스터들(T1a, T2a, T3a)은 N형 트랜지스터 및 P형 트랜지스터의 조합으로 구성될 수도 있다. P형 트랜지스터란 게이트 전극과 소스 전극 간의 전압 차가 음의 방향으로 증가할 때 도통되는 전류량이 증가하는 트랜지스터를 통칭한다. N형 트랜지스터란 게이트 전극과 소스 전극 간의 전압 차가 양의 방향으로 증가할 때 도통되는 전류량이 증가하는 트랜지스터를 통칭한다. 트랜지스터는 TFT(thin film transistor), FET(field effect transistor), BJT(bipolar junction transistor) 등 다양한 형태로 구성될 수 있다.
제1 트랜지스터(T1a)는 게이트 전극이 제1 노드(N1a)에 연결되고, 제1 전극이 제1 전원(ELVDD)에 연결되고, 제2 전극이 제2 노드(N2a)에 연결될 수 있다. 제1 트랜지스터(T1a)는 구동 트랜지스터로 명명될 수 있다.
제2 트랜지스터(T2a)는 게이트 전극이 제1 주사 라인(S1i)에 연결되고, 제1 전극이 데이터 라인(Dj)에 연결되고, 제2 전극이 제1 노드(N1a)에 연결될 수 있다. 제2 트랜지스터(T2a)는 스캐닝 트랜지스터로 명명될 수 있다.
제3 트랜지스터(T3a)는 게이트 전극이 제2 주사 라인(S2i)에 연결되고, 제1 전극이 제2 노드(N2a)에 연결되고, 제2 전극이 센싱 라인(Ij)에 연결될 수 있다. 제3 트랜지스터(T3a)는 센싱 트렌지스터로 명명될 수 있다.
스토리지 커패시터(Ca)는 제1 전극이 제1 노드(N1a)에 연결되고, 제2 전극이 제2 노드(N2a)에 연결될 수 있다.
발광 다이오드(LDa)는 애노드가 제2 노드(N2a)에 연결되고, 캐소드가 제2 전원(ELVSS)에 연결될 수 있다.
일반적으로, 제1 전원(ELVDD)의 전압은 제2 전원(ELVSS)의 전압보다 클 수 있다. 다만, 발광 다이오드(LDa)의 발광을 방지하는 등의 특수한 상황에서는 제2 전원(ELVSS)의 전압이 제1 전원(ELVDD)의 전압보다 크게 설정될 수도 있다.
제1 센싱 채널(151)은 스위치들(SW2a~SW7a), 제1 센싱 커패시터(CS1a), 제1 증폭기(AMPa), 및 제1 샘플링 커패시터(CS2a)를 포함할 수 있다.
제2 스위치(SW2a)는 일단이 제3 노드(N3a)에 연결되고, 타단이 초기화 전원(VINT)에 연결될 수 있다.
제1 증폭기(AMPa)는 제1 입력단(예를 들어, 비반전 단자)이 기준 전원(VREF)에 연결될 수 있다. 제1 증폭기(AMPa)는 연산 증폭기(operational amplifier)로 구성될 수도 있다.
제3 스위치(SW3a)는 일단이 제3 노드(N3a)에 연결되고, 타단이 제1 증폭기(AMPa)의 제2 입력단(예를 들어, 반전 단자)에 연결될 수 있다.
제1 센싱 커패시터(CS1a)는 제1 전극이 제1 증폭기(AMPa)의 제2 입력단에 연결되고, 제2 전극이 제1 증폭기(AMPa)의 출력단에 연결될 수 있다.
제1 샘플링 커패시터(CS2a)는 제1 센싱 커패시터(CS1a)와 적어도 하나의 스위치(SW5a, SW6a)를 통해서 연결될 수 있다.
제4 스위치(SW4a)는 일단이 제1 센싱 커패시터(CS1a)의 제1 전극에 연결되고, 타단이 제1 센싱 커패시터(CS1a)의 제2 전극에 연결될 수 있다.
제5 스위치(SW5a)는 일단이 제1 증폭기(AMPa)의 출력단에 연결되고, 타단이 제4 노드(N4a)에 연결될 수 있다.
제6 스위치(SW6a)는 일단이 제4 노드(N4a)에 연결되고, 타단이 제1 샘플링 커패시터(C2a)의 제1 전극에 연결될 수 있다.
제7 스위치(SW7a)는 일단이 제1 샘플링 커패시터(C2a)의 제1 전극에 연결되고, 타단이 아날로그-디지털 컨버터(ADC1)에 연결될 수 있다.
제8 스위치(SW8a)는 일단이 제3 노드(N3a)에 연결되고, 타단이 제4 노드(N4a)에 연결될 수 있다.
센싱부(15)는 제1 센싱 채널(151) 및 아날로그-디지털 컨버터(ADC1)를 포함할 수 있다. 예를 들어, 센싱부(15)는 센싱 채널들(151, 152)의 개수에 대응하는 아날로그-디지털 컨버터들(ADC1, ADC2)을 포함할 수 있다. 다른 예에서, 센싱부(15)는 단일 아날로그-디지털 컨버터를 포함하고, 센싱 채널들에 저장된 샘플링 신호들을 시분할하여 컨버팅할 수 있다.
도 4의 제2 화소(PX2)에 포함된 트랜지스터들(T1b, T2b, T3b), 스토리지 커패시터(Cb), 및 발광 다이오드(LDb)는 제1 화소(PX1)에 포함된 트랜지스터들(T1a, T2a, T3a), 스토리지 커패시터(Ca), 및 발광 다이오드(LDa)와 실질적으로 동일한 구성을 가지므로, 중복된 설명은 생략한다.
또한, 도 4의 제2 센싱 채널(152)에 포함된 스위치들(SW2b~SW7b), 제2 센싱 커패시터(CS1b), 제2 증폭기(AMPb), 및 제2 샘플링 커패시터(CS2b)는 제1 센싱 채널(151)에 포함된 스위치들(SW2a~SW7a), 제1 센싱 커패시터(CS1a), 제1 증폭기(AMPa), 및 제1 샘플링 커패시터(CS2a)와 실질적으로 동일한 구성을 가지므로, 중복된 설명은 생략한다.
도 2를 다시 참조하면, 표시 기간 동안 센싱 라인들(Ij, I(j+1))은 초기화 전원(VINT)과 연결된다. 표시 기간 동안 제2 스위치들(SW2a, SW2b)은 턴-온 상태일 수 있다.
표시 기간 동안, 제3 스위치들(SW3a, SW3b) 및 제8 스위치들(SW8a, SW8b)은 턴-오프 상태일 수 있다. 따라서, 센싱 라인들(Ij, I(j+1))이 다른 전원(VREF)과 연결되는 것이 방지될 수 있다.
표시 기간 동안, 데이터 라인들(Dj, D(j+1))에는 순차적으로 데이터 전압들(DS(i-1)j~DS(i+2)(j+1))이 인가될 수 있다. 제1 주사 라인들(S1(i-1), S1i, S1(i+1))에는 순차적으로 턴-온 레벨(하이 레벨)의 주사 신호들이 인가될 수 있다. 또한, 제1 주사 라인들(S1(i-1), S1i, S1(i+1))과 동기화 되어, 제2 주사 라인들(S2(i-1), S2i, S2(i+1))에도 순차적으로 턴-온 레벨의 주사 신호들이 인가될 수 있다. 다른 실시예에서, 표시 기간 동안, 제2 주사 라인들(S2(i-1), S2i, S2(i+1))에는 항상 턴-온 레벨의 주사 신호들이 인가된 상태일 수도 있다.
예를 들어, i 번째 제1 주사 라인(S1i) 및 i 번째 제2 주사 라인(S2i)에 턴-온 레벨의 주사 신호가 인가되면, 제2 트랜지스터들(T2a, T2b) 및 제3 트랜지스터들(T3a, T3b)이 턴-온 상태가 될 수 있다. 따라서, 제1 화소(PX1)의 스토리지 커패시터(Ca)에는 데이터 전압(DSij) 및 초기화 전원(VINT)의 차이에 해당하는 전압이 기입된다. 이때, 제2 화소(PX2)의 스토리지 커패시터(Cb)에는 데이터 전압(DSi(j+1)) 및 초기화 전원(VINT)의 차이에 해당하는 전압이 기입된다.
제1 화소(PX1)에서, 제1 트랜지스터(T1a)의 게이트 전극 및 소스 전극 간의 전압차에 따라, 제1 전원(ELVDD), 제1 트랜지스터(T1a), 및 제2 전원(ELVSS)을 연결하는 구동 경로로 흐르는 구동 전류량이 결정된다. 구동 전류량에 따라 발광 다이오드(LDa)의 발광 휘도가 결정될 수 있다.
제2 화소(PX2)에서, 제1 트랜지스터(T1b)의 게이트 전극 및 소스 전극 간의 전압차에 따라, 제1 전원(ELVDD), 제1 트랜지스터(T1b), 및 제2 전원(ELVSS)을 연결하는 구동 경로로 흐르는 구동 전류량이 결정된다. 구동 전류량에 따라 발광 다이오드(LDb)의 발광 휘도가 결정될 수 있다.
이후, i 번째 제1 주사 라인(S1i) 및 i 번째 제2 주사 라인(S2i)에 턴-오프 레벨의 주사 신호가 인가되면, 제2 트랜지스터들(T2a, T2b) 및 제3 트랜지스터들(T3a, T3b)이 턴-오프 상태가 될 수 있다. 따라서, 데이터 라인들(Dj, D(j+1))의 전압 변화에 무관하게, 스토리지 커패시터들(Ca, Cb)에 의해서 제1 트랜지스터들(T1a, T1b)의 게이트 전극 및 소스 전극 간의 전압차가 유지되고, 발광 다이오드들(LDa, LDb)의 발광 휘도들이 유지될 수 있다.
도 5 내지 도 7은 본 발명의 한 실시예에 따른 표시 장치의 센싱 기간에서의 구동 방법을 설명하기 위한 도면이다.
도 5를 참조하면, 본 발명의 한 실시예에 따른 표시 장치(10)의 센싱 기간은 최소한 3 개의 센싱 프레임 기간들(SFRAME1, SFRAME2, SFRAME3)을 포함할 수 있다.
제1 센싱 프레임 기간(SFRAME1)에서, j 번째 데이터 라인(Dj)에 센싱 전압들(SS(i-1)j~SS(i+2)j)이 순차적으로 인가될 수 있다. 이때, j+1 번째 데이터 라인(D(j+1))에는 센싱 기준 전압(SREF)이 인가될 수 있다.
또한, 센싱 라인들(Ij, I(j+1))은 기준 전원(VREF)과 연결될 수 있다. 도 6 및 도 7을 참조하면, 제3 스위치들(SW3a, SW3b)이 턴-온 상태일 수 있다. 증폭기들(AMPa)의 비반전 단자와 반전 단자는 가상 단락 상태(virtual short state)이므로, 센싱 라인들(Ij, I(j+1))은 기준 전원(VREF)과 연결되었다고 표현될 수 있다.
i 번째 제1 주사 라인(S1i) 및 i 번째 제2 주사 라인(S2i)에 턴-온 레벨의 주사 신호들이 인가되면, 제2 트랜지스터들(T2a, T2b) 및 제3 트랜지스터들(T3a, T3b)이 턴-온될 수 있다.
따라서, 제1 화소(PX1)의 제1 노드(N1a)에 센싱 전압(SSij)이 인가되고, 제2 노드(N2a)에 기준 전원(VREF)의 전압이 인가될 수 있다. 센싱 전압(SSij)과 기준 전원(VREF)의 전압 차이는 제1 트랜지스터(T1a)의 문턱 전압보다 클 수 있다. 따라서, 제1 트랜지스터(T1a)는 턴-온되고, 제1 전원(ELVDD), 제1 트랜지스터(T1a), 제2 노드(N2a), 제3 트랜지스터(T3a), 제3 노드(N3a), 제3 스위치(SW3a), 제1 센싱 커패시터(CS1a)의 제1 전극을 연결하는 센싱 전류 경로로, 센싱 전류가 흐르게 된다. 센싱 전류는 제1 트랜지스터(T1a)의 특성 정보를 포함할 수 있다.
[수학식 1]
Figure pat00001
이때, Id는 제1 트랜지스터(T1a)에 흐르는 센싱 전류이고, u는 이동도(mobility)이고, Co는 제1 트랜지스터(T1a)의 채널, 절연층, 및 게이트 전극으로 형성되는 커패시턴스이고, W는 제1 트랜지스터(T1a)의 채널의 폭이고, L은 제1 트랜지스터(T1a)의 채널의 길이이고, Vgs는 제1 트랜지스터(T1a)의 게이트 전극과 소스 전극 간의 전압 차이이고, Vth는 제1 트랜지스터(T1a)의 문턱 전압 값일 수 있다.
여기서, Co, W, L은 고정된 상수이다. Vth는 다른 검출 방법(예를 들어, 도 15 및 도 16 참조)으로 검출될 수 있다. Vgs는 센싱 전압(SSij)과 기준 전원(VREF)의 전압의 차이이다. 제3 노드(N3a)의 전압은 고정되므로, 센싱 전류 Id가 클수록 제4 노드(N4a)의 전압이 낮아지게 된다. 제4 노드(N4a)의 전압은 샘플링 신호로써 제1 샘플링 커패시터(CS2a)에 저장될 수 있다. 이후, 아날로그-디지털 컨버터(ADC1)는 턴-온된 제7 스위치(SW7a)를 통해서, 제1 샘플링 커패시터(CS2a)에 저장된 샘플링 신호를 디지털 신호로 변환함으로써, 센싱 전류 Id의 크기를 산출할 수 있다. 따라서, 남은 변수인 이동도 u를 구할 수 있다.
다만, 제1 센싱 커패시터(CS1a)는 다른 소자(예를 들어, 센싱 라인(Ij)의 기생 커패시턴스)에 비해서 작은 커패시턴스를 가지고 있어, 노이즈에 취약할 수 있다. 따라서, 본 실시예에서는 인접한 제2 센싱 채널(152)의 샘플링 신호를 더 이용하고, 제1 센싱 채널(151)의 샘플링 신호와 제2 센싱 채널(152)의 샘플링 신호를 차동 신호들로써 처리함으로써, 공통 모드 노이즈를 제거할 수 있다.
제2 화소(PX2)의 제1 노드(N1b)에 센싱 기준 전압(SREF)이 인가되고, 제2 노드(N2b)에 기준 전원(VREF)의 전압이 인가될 수 있다. 센싱 기준 전압(SREF)과 기준 전원(VREF)의 전압 차이는 제1 트랜지스터(T1b)의 문턱 전압보다 작을 수 있다. 따라서, 제1 트랜지스터(T1b)는 턴-오프 상태이고, 제2 센싱 커패시터(CS1b)의 제1 전극에는 노이즈 전류가 흐르게 된다. 노이즈 전류는 제1 트랜지스터(T1b)의 특성 정보를 포함하지 않는다. 따라서, 제2 샘플링 커패시터(CS2b)에 저장된 샘플링 신호는 제1 트랜지스터(T1b)의 특성 정보를 포함하지 않되, 노이즈 정보를 포함할 수 있다.
따라서, 제1 센싱 프레임 기간(SFRAME1) 동안 획득된 샘플링 신호들에 의해서, 공통 모드 노이즈가 제거된, 제1 화소(PX1)의 제1 트랜지스터(T1a)의 이동도 특성 정보를 획득할 수 있다. 유사하게, 제1 센싱 프레임 기간(SFRAME1) 동안, 공통 모드 노이즈가 제거된, 제3 화소(PX3)의 제1 트랜지스터의 이동도 특성 정보가 획득될 수 있다.
제2 센싱 프레임 기간(SFRAME2) 동안, 화소들의 초기화가 수행될 수 있다. 설명의 편의를 위해, 제1 화소(PX1) 및 제2 화소(PX2)에 대해서만 설명한다. 예를 들어, 데이터 라인들(Dj, D(j+1))에 센싱 기준 전압(SREF)이 인가되고, 센싱 라인들(Ij, I(j+1))은 초기화 전원(VINT)과 연결될 수 있다. 주사 라인들(S1(i-1)~S2(i+1))로 턴-온 레벨의 주사 신호들이 순차적으로 공급될 수 있다. 다른 실시예에서, 모든 주사 라인들(S1(i-1)~S2(i+1))로 동시에 턴-온 레벨의 주사 신호들을 공급할 수도 있다. 따라서, 화소들(PX1, PX2)의 제1 노드들(N1a, N1b)에 센싱 기준 전압(SREF)이 저장되고, 제2 노드들(N2a, N2b)에 초기화 전원(VINT)의 전압이 저장될 수 있다.
제1 화소(PX1)의 제1 노드(N1a)와 i 번째 제1 주사 라인(S1i) 사이에는 기생 커패시턴스(Cpa)가 존재할 수 있다. 또한, 제2 화소(PX2)의 제1 노드(N1b)와 i 번째 제1 주사 라인(S1i) 사이에는 기생 커패시턴스(Cpb)가 존재할 수 있다. 따라서, 제2 센싱 프레임 기간(SFRAME2) 동안 화소들의 초기화가 수행되지 않으면, 제1 화소(PX1)의 제1 노드(N1a)에 미리 저장된 센싱 전압(SSij)에 의해서, 제3 센싱 프레임 기간(SFRAME3)에 제2 화소(PX2)의 제1 노드(N1b)에 기록되어야 할 센싱 전압(SSi(j+1))에 영향을 줄 수 있다. 즉, 수평 크로스토크 이슈(horizontal crosstalk issue)가 발생할 수 있다.
제3 센싱 프레임 기간(SFRAME3) 동안 획득된 샘플링 신호들에 의해서, 공통 모드 노이즈가 제거된, 제2 화소(PX2)의 제1 트랜지스터(T1b)의 이동도 특성 정보를 획득할 수 있다. 유사하게, 제3 센싱 프레임 기간(SFRAME3) 동안, 공통 모드 노이즈가 제거된, 제4 화소(PX4)의 제1 트랜지스터의 이동도 특성 정보가 획득될 수 있다. 제3 센싱 프레임 기간(SFRAME3)은 센싱 대상 화소들(PX2, PX4)만 다르고, 나머지는 제1 센싱 프레임 기간(SFRAME1)과 유사하므로, 중복된 설명은 생략한다.
도 8 내지 도 14는 본 발명의 다른 실시예에 따른 표시 장치의 센싱 기간에서의 구동 방법을 설명하기 위한 도면이다.
도 8을 참조하면, 센싱 프레임 기간(SFRAME') 동안, j 번째 데이터 라인(Dj)으로 센싱 전압들(SS(i-1)j, SSij, SS(i+1)j)이 순차적으로 공급되고, j+1 번째 데이터 라인(D(j+1))으로 센싱 전압들(SS(i-1)(j+1), SSi(j+1), SS(i+1) (j+1))이 순차적으로 공급될 수 있다. 또한, 센싱 전압들(SS(i-1)j~SS(i+1)(j+1))의 공급 타이밍에 동기되어, 제1 주사 라인들(S1(i-1), S1i, S1(i+1))로 턴-온 레벨의 주사 신호들이 순차적으로 공급되고, 제2 주사 라인들(S2(i-1), S2i, S2(i+1))로 턴-온 레벨의 주사 신호들이 순차적으로 공급될 수 있다. 센싱 라인들(Ij, I(j+1))은 기준 전원(VREF)과 연결된 상태일 수 있다.
제1 시점(t1)은 제1 기간의 어느 한 시점일 수 있다. 제2 시점(t2)은 제2 기간의 어느 한 시점일 수 있다. 제3 시점(t3)은 제3 기간의 어느 한 시점일 수 있다. 제1 기간, 제2 기간, 제3 기간은 순차적이며, 서로 중첩되지 않을 수 있다.
도 9 및 도 10을 참조하여, 제1 시점(t1)에 대해서 설명한다. 제1 기간은 제1 센싱 기간이고, 제1 시점(t1)은 제1 센싱 시점일 수 있다.
제1 센싱 채널(151') 은 도 3의 제1 센싱 채널(151)에 비해, 제1 스위치(SW1a)를 더 포함하는 점에서 차이가 있다. 제1 스위치(SW1a)는 일단이 j 번째 센싱 라인(Ij)과 연결되고, 타단이 제3 노드(N3a)와 연결될 수 있다. 제1 센싱 채널(151')의 다른 구성은 도 3의 제1 센싱 채널(151)과 실질적으로 동일하므로, 중복된 설명은 생략한다.
제2 센싱 채널(152') 은 도 4의 제2 센싱 채널(152)에 비해, 제1 스위치(SW1b)를 더 포함하는 점에서 차이가 있다. 제1 스위치(SW1b)는 일단이 j+1 번째 센싱 라인(I(j+1))과 연결되고, 타단이 제3 노드(N3b)와 연결될 수 있다. 제2 센싱 채널(152')의 다른 구성은 도 4의 제2 센싱 채널(152)과 실질적으로 동일하므로, 중복된 설명은 생략한다.
제1 기간 동안, 제1 센싱 채널(151')은 j 번째 센싱 라인(Ij)에 연결된 상태에서 제1 샘플링 커패시터(CS2a)에 제1 샘플링 신호(SS1)를 저장할 수 있다. 예를 들어, 제1 스위치(SW1a)는 턴-온 상태일 수 있다. 제1 샘플링 신호(SS1)의 저장 과정은 도 6에서 설명된 바와 실질적으로 동일하므로, 중복된 설명은 생략한다.
제1 기간 동안, 제2 센싱 채널(152')은 j+1 번째 센싱 라인(I(j+1))에 분리된 상태에서 제2 샘플링 커패시터(CS2b)에 제2 샘플링 신호(SS2)를 저장할 수 있다. 예를 들어, 제1 스위치(SW1b)는 턴-오프 상태일 수 있다. 따라서, 제1 트랜지스터(T1b)가 턴-온 상태이더라도, 제2 센싱 채널(152')로 센싱 전류가 유입되는 것이 방지될 수 있다. 따라서, 제2 샘플링 커패시터(CS2b)에 저장된 제2 샘플링 신호(SS2)는 제1 트랜지스터(T1b)의 특성 정보를 포함하지 않되, 노이즈 정보를 포함할 수 있다.
도 11 및 도 12를 참조하여, 제2 시점(t2)에 대해서 설명한다. 제2 기간은 초기화 및 변환 기간일 수 있다. 제2 시점(t2)은 초기화 및 변환 시점일 수 있다. 한편, 실시예(스위칭 상태)에 따라 초기화 기간 및 변환 기간이 분리될 수도 있다. 변환 기간은 제1 기간 이후 및 제3 기간 이전의 어느 한 기간에 해당할 수 있다.
제2 기간 동안, 제1 센싱 채널(151')은 제1 센싱 라인(Ij)과 분리된 상태에서 제1 센싱 커패시터(CS1a)를 초기화시킬 수 있다. 예를 들어, 제4 스위치(SW4a)가 턴-온될 수 있다. 따라서, 제1 센싱 커패시터(CS1a)의 제1 전극 및 제2 전극의 전압이 동일해져, 제1 센싱 커패시터(CS1a)가 방전될 수 있다. 이때, 제6 스위치(SW6a)는 턴-오프 상태로써, 제1 센싱 커패시터(CS1a)의 초기화가 제1 샘플링 커패시터(CS2a)에 저장된 제1 샘플링 신호(SS1)에 영향을 주지 않도록 할 수 있다.
제2 기간 동안, 제2 센싱 채널(152')은 제2 센싱 라인(I(j+1))과 분리된 상태에서 제2 센싱 커패시터(CS1b)를 초기화시킬 수 있다. 예를 들어, 제4 스위치(SW4b)가 턴-온될 수 있다. 따라서, 제2 센싱 커패시터(CS1b)의 제1 전극 및 제2 전극의 전압이 동일해져, 제2 센싱 커패시터(CS1b)가 방전될 수 있다. 이때, 제6 스위치(SW6b)는 턴-오프 상태로써, 제2 센싱 커패시터(CS1b)의 초기화가 제2 샘플링 커패시터(CS2b)에 저장된 제2 샘플링 신호(SS2)에 영향을 주지 않도록 할 수 있다. 실시예(스위칭 상태)에 따라, 제2 센싱 커패시터(CS1b)를 초기화 기간은 제1 센싱 커패시터(CS1a)를 초기화 기간과 다를 수도 있다.
변환 기간 동안, 제7 스위치들(SW7a, SW7b)은 턴-온 상태일 수 있다. 따라서, 아날로그-디지털 컨버터들(ADC1, ADC2)은 대응하는 샘플링 신호들(SS1, SS2)을 디지털 신호로 변환할 수 있다. 만약, 센싱부(15')가 단일 아날로그-디지털 컨버터를 포함하는 경우, 제7 스위치들(SW7a, SW7b)의 턴-온 기간들은 서로 중첩되지 않을 수 있다. 제1 샘플링 신호(SS1) 및 제2 샘플링 신호(SS2)를 차동 신호들로써 처리함으로써, 공통 모드 노이즈가 제거된 제1 트랜지스터(T1a)의 특성 정보를 획득할 수 있다.
도 13 및 도 14를 참조하여, 제3 시점(t3)에 대해서 설명한다. 제3 기간은 제2 센싱 기간이고, 제3 시점(t3)은 제2 센싱 시점일 수 있다.
제3 기간 동안, 제1 센싱 채널(151')은 j 번째 센싱 라인(Ij)에 분리된 상태에서 제1 샘플링 커패시터(CS2a)에 제3 샘플링 신호(SS3)를 저장할 수 있다. 예를 들어, 제1 스위치(SW1a)는 턴-오프 상태일 수 있다. 따라서, 제1 트랜지스터(T1a)가 턴-온 상태이더라도, 제1 센싱 채널(151')로 센싱 전류가 유입되는 것이 방지될 수 있다. 따라서, 제1 샘플링 커패시터(CS2a)에 저장된 제3 샘플링 신호(SS3)는 제1 트랜지스터(T1a)의 특성 정보를 포함하지 않되, 노이즈 정보를 포함할 수 있다.
제3 기간 동안, 제2 센싱 채널(152')은 j+1 번째 센싱 라인(I(j+1))에 연결된 상태에서 제2 샘플링 커패시터(CS2b)에 제4 샘플링 신호(SS4)를 저장할 수 있다. 예를 들어, 제1 스위치(SW1b)는 턴-온 상태일 수 있다. 제4 샘플링 신호(SS4)의 저장 과정은 도 6에서 설명된 바와 실질적으로 동일하므로, 중복된 설명은 생략한다.
제4 시점(t4)은 제4 기간의 어느 한 시점일 수 있다. 제5 시점(t5)은 제5 기간의 어느 한 시점일 수 있다. 제6 시점(t6)은 제6 기간의 어느 한 시점일 수 있다. 제4 기간, 제5 기간, 제6 기간은 순차적이며, 서로 중첩되지 않을 수 있다. 제4 기간 내지 제6 기간 동안 화소들(PX5, PX6, PX7, PX8)의 특성 정보들이 저장될 수 있으며, 관련 내용은 도 1에 대한 설명을 참조한다.
도 8 내지 도 14의 실시예에 따르면, 하나의 센싱 프레임 기간(SFRAME')에 화소부(14)의 모든 화소들에 대한 특성 정보를 센싱 가능하므로, 적어도 3 개의 센싱 프레임 기간들(SFRAME1, SFRAME2, SFRAME3)을 포함하는 도 5 내지 도 7의 실시예에 비해 필요한 센싱 시간이 짧아질 수 있다는 장점이 있다. 또한, 도 8 내지 도 14의 실시예에 따르면 도 5 내지 도 7의 실시예에 비해 트랜지스터들 및 스위치들의 스위칭 횟수가 감소되고, 타이밍 제어부(11)로부터 데이터 구동부(12)로 신호를 송신하는 횟수가 감소되므로, 소비 전력이 감소될 수 있다는 장점이 있다.
도 15 및 도 16은 본 발명의 다른 실시예에 따른 표시 장치의 문턱 전압 센싱 기간에서의 구동 방법을 설명하기 위한 도면이다.
도 16을 참조하면, 앞선 실시예들과 달리, 제3 스위치(SW3a) 및 제5 스위치(SW5a)는 턴-오프 상태를 유지하고, 제8 스위치(SW8a)는 턴-온 상태를 유지할 수 있다.
도 15를 참조하면, 제1 시점(t1')에서 제2 전원(ELVSS)의 전압이 상승됨으로써, 발광 다이오드(LDa)의 발광을 미리 방지할 수 있다.
다음으로, 제2 시점(t2')에서, 제2 스위치(SW2a)가 턴-온됨으로써, j 번째 센싱 라인(Ij)이 초기화 전원(VINT)의 전압으로 초기화될 수 있다.
다음으로, 제3 시점(t3')에서, i 번째 제1 주사 라인(S1i) 및 i 번째 제2 주사 라인(S2i)으로 턴-온 레벨의 주사 신호들이 인가될 수 있다. 이때, j 번째 데이터 라인(Dj)으로 데이터 기준 전압(Dref)이 인가될 수 있다. 따라서, 제1 노드(N1a)에서 데이터 기준 전압(Dref)이 유지될 수 있다. 또한, j 번째 초기화 라인(Ij)은 제2 노드(N2a)와 연결될 수 있다.
제2 노드(N2a)는 초기화 전원(VINT)의 전압부터 전압(Dref-Vth)까지 상승할 수 있다. 제2 노드(N2a)가 전압(Dref-Vth)까지 상승하면, 제1 트랜지스터(T1a)는 턴-오프됨으로써, 제2 노드(N2a)의 전압은 더 이상 상승하지 않는다.
제6 스위치(SW6a)는 턴-온 상태일 수 있고, 따라서, 제1 샘플링 커패시터(CS2a)에 샘플링 신호가 저장될 수 있다. 이때, 제4 노드(N4a)와 제2 노드(N2a)는 연결되므로, 샘플링 신호는 제1 트랜지스터(T1a)의 문턱 전압 값(Vth)을 포함한다. 제7 스위치(SW7a)가 턴-온됨으로써, 아날로그-디지털 컨버터(ADC1)는 샘플링 신호를 디지털 신호로 변환할 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 표시 장치
11: 타이밍 제어부
12: 데이터 구동부
13: 주사 구동부
15: 센싱부

Claims (20)

  1. 제1 주사 라인, 제1 데이터 라인, 및 제1 센싱 라인에 연결된 제1 화소;
    상기 제1 주사 라인, 제2 데이터 라인, 및 제2 센싱 라인에 연결된 제2 화소;
    제1 샘플링 커패시터를 포함하는 제1 센싱 채널; 및
    제2 샘플링 커패시터를 포함하는 제2 센싱 채널을 포함하고,
    제1 기간 동안, 상기 제1 센싱 채널은 상기 제1 센싱 라인에 연결된 상태에서 상기 제1 샘플링 커패시터에 제1 샘플링 신호를 저장하고, 상기 제2 센싱 채널은 상기 제2 센싱 라인에 분리된 상태에서 상기 제2 샘플링 커패시터에 제2 샘플링 신호를 저장하는,
    표시 장치.
  2. 제1 항에 있어서,
    상기 제1 센싱 채널은 제1 센싱 커패시터를 더 포함하고,
    상기 제2 센싱 채널은 제2 센싱 커패시터를 더 포함하고,
    상기 제1 기간 이후의 제2 기간 동안, 상기 제1 센싱 채널은 상기 제1 센싱 라인과 분리된 상태에서 상기 제1 센싱 커패시터를 초기화시키는,
    표시 장치.
  3. 제2 항에 있어서,
    상기 제2 기간 동안, 상기 제2 센싱 채널은 상기 제2 센싱 라인과 분리된 상태에서 상기 제2 센싱 커패시터를 초기화시키는,
    표시 장치.
  4. 제2 항에 있어서,
    상기 제2 기간 이후의 제3 기간 동안, 상기 제1 센싱 채널은 상기 제1 센싱 라인과 분리된 상태에서 상기 제1 샘플링 커패시터에 제3 샘플링 신호를 저장하고, 상기 제2 센싱 채널은 상기 제2 센싱 라인과 연결된 상태에서 상기 제2 샘플링 커패시터에 제4 샘플링 신호를 저장하는,
    표시 장치.
  5. 제4 항에 있어서,
    상기 제1 기간 및 상기 제3 기간 동안, 상기 제1 주사 라인은 턴-온 레벨의 주사 신호가 인가된 상태인,
    표시 장치.
  6. 제5 항에 있어서,
    상기 제2 기간 동안, 상기 제1 주사 라인은 턴-온 레벨의 주사 신호가 인가된 상태인,
    표시 장치.
  7. 제5 항에 있어서,
    상기 제1 기간 및 상기 제3 기간 동안, 상기 제1 데이터 라인에 인가된 데이터 전압의 크기는 동일한,
    표시 장치.
  8. 제7 항에 있어서,
    상기 제1 기간 및 상기 제3 기간 동안, 상기 제2 데이터 라인에 인가된 데이터 전압의 크기는 동일한,
    표시 장치.
  9. 제8 항에 있어서,
    상기 제1 기간 및 상기 제3 기간 동안, 상기 제1 데이터 라인 및 상기 제2 데이터 라인에 인가된 데이터 전압들의 크기는 서로 동일한,
    표시 장치.
  10. 화소 및 센싱 채널을 포함하고,
    상기 화소는:
    게이트 전극이 제1 노드에 연결되고, 제1 전극을 포함하고, 제2 전극이 제2 노드에 연결된 제1 트랜지스터;
    제1 전극이 상기 제1 노드에 연결되고, 제2 전극이 상기 제2 노드에 연결된 스토리지 커패시터;
    게이트 전극이 제1 주사 라인에 연결되고, 제1 전극이 데이터 라인에 연결되고, 제2 전극이 상기 제1 노드에 연결된 제2 트랜지스터; 및
    게이트 전극이 제2 주사 라인에 연결되고, 제1 전극이 상기 제2 노드에 연결되고, 제2 전극이 센싱 라인에 연결된 제3 트랜지스터를 포함하고,
    상기 센싱 채널은:
    일단이 상기 센싱 라인과 연결되고, 타단이 제3 노드에 연결된 제1 스위치;
    일단이 상기 제3 노드에 연결되고, 타단이 초기화 전원에 연결된 제2 스위치;
    제1 입력단이 기준 전원에 연결된 증폭기;
    일단이 상기 제3 노드에 연결되고, 타단이 상기 증폭기의 제2 입력단에 연결된 제3 스위치; 및
    제1 전극이 상기 증폭기의 제2 입력단에 연결되고, 제2 전극이 상기 증폭기의 출력단에 연결된 센싱 커패시터를 포함하는,
    표시 장치.
  11. 제10 항에 있어서,
    상기 센싱 채널은:
    상기 센싱 커패시터와 적어도 하나의 스위치를 통해서 연결되는 샘플링 커패시터를 더 포함하는,
    표시 장치.
  12. 제11 항에 있어서,
    상기 센싱 채널은:
    일단이 상기 센싱 커패시터의 제1 전극에 연결되고, 타단이 상기 센싱 커패시터의 제2 전극에 연결된 제4 스위치를 더 포함하는,
    표시 장치.
  13. 제12 항에 있어서,
    상기 센싱 채널은:
    일단이 상기 증폭기의 출력단에 연결되고, 타단이 제4 노드에 연결된 제 5 스위치; 및
    일단이 상기 제4 노드에 연결되고, 타단이 상기 샘플링 커패시터의 제1 전극에 연결된 제6 스위치를 더 포함하는,
    표시 장치.
  14. 제13 항에 있어서,
    아날로그-디지털 컨버터를 더 포함하고,
    상기 센싱 채널은:
    일단이 상기 샘플링 커패시터의 제1 전극에 연결되고, 타단이 상기 아날로그-디지털 컨버터에 연결된 제7 스위치를 더 포함하는,
    표시 장치.
  15. 제14 항에 있어서,
    상기 센싱 채널은:
    일단이 상기 제3 노드에 연결되고, 타단이 상기 제4 노드에 연결된 제8 스위치를 더 포함하는,
    표시 장치.
  16. 제1 화소 및 제2 화소에 연결된 제1 주사 라인에 턴-온 레벨의 주사 신호를 인가하는 단계;
    제1 기간 동안, 제1 센싱 채널이 상기 제1 화소와 연결된 상태에서 제1 샘플링 커패시터에 제1 샘플링 신호를 저장하는 단계; 및
    상기 제1 기간 동안, 제2 센싱 채널이 상기 제2 화소와 분리된 상태에서 제2 샘플링 커패시터에 제2 샘플링 신호를 저장하는 단계를 포함하는,
    표시 장치의 구동 방법.
  17. 제16 항에 있어서,
    상기 제1 기간 이후의 제2 기간 동안, 상기 제1 센싱 채널이 상기 제1 화소와 분리된 상태에서 상기 제1 샘플링 커패시터와 다른 제1 센싱 커패시터를 초기화시키는 단계를 더 포함하는,
    표시 장치의 구동 방법.
  18. 제17 항에 있어서,
    상기 제2 기간 동안, 상기 제2 센싱 채널이 상기 제2 화소와 분리된 상태에서 상기 제2 샘플링 커패시터와 다른 제2 센싱 커패시터를 초기화시키는 단계를 더 포함하는,
    표시 장치의 구동 방법.
  19. 제17 항에 있어서,
    상기 제2 기간 이후의 제3 기간 동안, 상기 제1 센싱 채널이 상기 제1 화소와 분리된 상태에서 상기 제1 샘플링 커패시터에 제3 샘플링 신호를 저장하는 단계; 및
    상기 제3 기간 동안, 상기 제2 센싱 채널이 상기 제2 화소와 연결된 상태에서 상기 제2 샘플링 커패시터에 제4 샘플링 신호를 저장하는 단계를 더 포함하는,
    표시 장치의 구동 방법.
  20. 제19 항에 있어서,
    상기 제1 기간 및 상기 제3 기간 동안, 상기 제1 화소에 연결된 제1 데이터 라인 및 상기 제2 화소에 연결된 제2 데이터 라인에 인가된 데이터 전압들의 크기는 서로 동일한,
    표시 장치의 구동 방법.
KR1020190101746A 2019-08-20 2019-08-20 표시 장치 및 그 구동 방법 KR20210022811A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190101746A KR20210022811A (ko) 2019-08-20 2019-08-20 표시 장치 및 그 구동 방법
US16/903,454 US11238781B2 (en) 2019-08-20 2020-06-17 Display device and method of driving the same
EP20191625.1A EP3783595A1 (en) 2019-08-20 2020-08-18 Display device and method of driving the same
CN202010840745.4A CN112419955A (zh) 2019-08-20 2020-08-20 显示设备及其驱动方法
US17/586,463 US11862068B2 (en) 2019-08-20 2022-01-27 Display device and method of driving the same
US18/518,608 US20240087511A1 (en) 2019-08-20 2023-11-24 Display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190101746A KR20210022811A (ko) 2019-08-20 2019-08-20 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20210022811A true KR20210022811A (ko) 2021-03-04

Family

ID=72147925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190101746A KR20210022811A (ko) 2019-08-20 2019-08-20 표시 장치 및 그 구동 방법

Country Status (4)

Country Link
US (3) US11238781B2 (ko)
EP (1) EP3783595A1 (ko)
KR (1) KR20210022811A (ko)
CN (1) CN112419955A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11915650B2 (en) 2022-04-04 2024-02-27 Samsung Display Co., Ltd. Sensing circuit, display device and method of operating a sensing circuit

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112863440A (zh) * 2021-01-26 2021-05-28 京东方科技集团股份有限公司 像素补偿电路及其驱动方法、显示装置
KR20230000285A (ko) * 2021-06-24 2023-01-02 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법
KR20230027392A (ko) * 2021-08-18 2023-02-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN115331618B (zh) * 2022-10-12 2023-01-06 惠科股份有限公司 驱动电路、显示面板和显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8390536B2 (en) * 2006-12-11 2013-03-05 Matias N Troccoli Active matrix display and method
KR100865394B1 (ko) 2007-03-02 2008-10-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
US8624805B2 (en) 2008-02-25 2014-01-07 Siliconfile Technologies Inc. Correction of TFT non-uniformity in AMOLED display
US9830857B2 (en) * 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
KR102109191B1 (ko) 2013-11-14 2020-05-12 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102320300B1 (ko) 2014-12-01 2021-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102377779B1 (ko) * 2015-08-05 2022-03-24 삼성디스플레이 주식회사 리드아웃 회로 및 이를 포함하는 유기 발광 표시 장치
CN105280140B (zh) * 2015-11-24 2018-02-16 深圳市华星光电技术有限公司 感测电路与相应的oled显示设备
KR102515629B1 (ko) * 2016-06-30 2023-03-29 엘지디스플레이 주식회사 유기발광 표시장치
KR102505896B1 (ko) * 2016-07-29 2023-03-06 엘지디스플레이 주식회사 유기발광 표시장치 및 이의 센싱방법
KR102627275B1 (ko) * 2016-10-25 2024-01-23 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102609508B1 (ko) 2016-11-11 2023-12-04 엘지디스플레이 주식회사 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치
KR102652882B1 (ko) * 2016-11-23 2024-03-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102552959B1 (ko) 2016-12-19 2023-07-11 엘지디스플레이 주식회사 표시 장치
KR102349511B1 (ko) * 2017-08-08 2022-01-12 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR102387793B1 (ko) 2017-09-13 2022-04-15 엘지디스플레이 주식회사 터치 센서 일체형 표시장치와 그 구동 방법
KR102513528B1 (ko) * 2018-07-16 2023-03-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102532091B1 (ko) * 2018-11-16 2023-05-15 엘지디스플레이 주식회사 표시 장치
KR102619313B1 (ko) * 2018-12-17 2023-12-29 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
KR102560747B1 (ko) * 2018-12-20 2023-07-27 엘지디스플레이 주식회사 유기발광 표시장치와 그의 픽셀 센싱 방법
KR102643806B1 (ko) * 2019-08-05 2024-03-05 삼성전자주식회사 Oled 구동 특성 검출 회로 및 이를 포함하는 유기 발광 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11915650B2 (en) 2022-04-04 2024-02-27 Samsung Display Co., Ltd. Sensing circuit, display device and method of operating a sensing circuit

Also Published As

Publication number Publication date
US11862068B2 (en) 2024-01-02
US20210056890A1 (en) 2021-02-25
CN112419955A (zh) 2021-02-26
US20220148498A1 (en) 2022-05-12
US11238781B2 (en) 2022-02-01
US20240087511A1 (en) 2024-03-14
EP3783595A1 (en) 2021-02-24

Similar Documents

Publication Publication Date Title
KR20210022811A (ko) 표시 장치 및 그 구동 방법
KR102643806B1 (ko) Oled 구동 특성 검출 회로 및 이를 포함하는 유기 발광 표시 장치
KR102505896B1 (ko) 유기발광 표시장치 및 이의 센싱방법
KR102453421B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
JP2019028426A (ja) 電界発光表示装置及びその駆動方法
KR20160007971A (ko) 유기발광다이오드의 열화를 센싱할 수 있는 유기발광 표시장치
KR20150025953A (ko) 유기 발광 표시 장치
CN111179846B (zh) 有机发光显示装置
KR20150017287A (ko) 유기전계 발광표시장치 및 이의 구동방법
KR101560419B1 (ko) 유기발광다이오드 표시장치
WO2019026170A1 (ja) 表示装置
KR102478669B1 (ko) 유기전계발광표시장치 및 이의 구동방법
KR102156784B1 (ko) 구동소자의 전기적 특성을 센싱할 수 있는 유기발광 표시장치
WO2016125641A1 (ja) 表示装置およびその駆動方法
KR20170064142A (ko) 유기발광표시패널, 유기발광표시장치, 그 영상 구동 방법 및 센싱 방법
KR101581593B1 (ko) 유기발광 표시장치의 열화 센싱 방법
US20220199017A1 (en) Light emitting display device and method for driving the same
KR20140030455A (ko) 유기 발광 표시 장치 및 그 구동 방법
KR102379393B1 (ko) 유기발광표시장치
CN110570804B (zh) 一种显示面板的驱动装置、驱动方法及显示装置
KR100873079B1 (ko) 아날로그 출력 버퍼회로 및 그를 이용한유기전계발광표시장치
KR102598198B1 (ko) 발광표시장치
US11847959B2 (en) Display device having sensing mode for sensing electrical characteristics of pixels
US11810489B2 (en) Sensing circuit for detecting characteristics of display panel and display driver integrated circuit including the same
KR20170078979A (ko) 유기발광 표시장치의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal