KR20210021334A - Display devices and methods of manufacturing display devices - Google Patents

Display devices and methods of manufacturing display devices Download PDF

Info

Publication number
KR20210021334A
KR20210021334A KR1020210020393A KR20210020393A KR20210021334A KR 20210021334 A KR20210021334 A KR 20210021334A KR 1020210020393 A KR1020210020393 A KR 1020210020393A KR 20210020393 A KR20210020393 A KR 20210020393A KR 20210021334 A KR20210021334 A KR 20210021334A
Authority
KR
South Korea
Prior art keywords
insulating layer
display device
layer pattern
disposed
display
Prior art date
Application number
KR1020210020393A
Other languages
Korean (ko)
Other versions
KR102419499B1 (en
Inventor
이선율
유연혁
서상원
유정주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130116436A external-priority patent/KR102218573B1/en
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210020393A priority Critical patent/KR102419499B1/en
Publication of KR20210021334A publication Critical patent/KR20210021334A/en
Priority to KR1020220082913A priority patent/KR102607592B1/en
Application granted granted Critical
Publication of KR102419499B1 publication Critical patent/KR102419499B1/en
Priority to KR1020230164832A priority patent/KR20230164632A/en

Links

Images

Classifications

    • H01L27/3246
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • H01L27/3258
    • H01L27/3276
    • H01L51/5253
    • H01L51/56
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2227/323
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

A display device includes: display structures disposed in a display area of a substrate; a plurality of blocking structures disposed in a peripheral area of the substrate and having different heights; at least one organic layer disposed on the display structures and the blocking structures; and at least one inorganic layer disposed on the organic layer. The display device can prevent leakage of the organic layer into the surrounding area, and block the propagation of damage such as cracks that may occur in the inorganic layer. In addition, since the display structures are effectively protected during the masking process for forming the light emitting layers, durability, reliability, and the like of the display device are improved.

Description

표시 장치 및 표시 장치의 제조 방법{DISPLAY DEVICES AND METHODS OF MANUFACTURING DISPLAY DEVICES}A display device and a manufacturing method of a display device TECHNICAL FIELD

본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다. 보다 상세하게는 본 발명은 복수의 차단 구조물들을 포함하는 표시 장치 및 이러한 표시 장치의 제조 방법에 관한 것이다.The present invention relates to a display device and a method of manufacturing the display device. More specifically, the present invention relates to a display device including a plurality of blocking structures and a method of manufacturing the display device.

통상적으로 플렉서블 디스플레이 장치에 채용되는 유기 발광 소자는 수분, 산소 등에 취약하기 때문에 유기층들과 무기층들을 교대로 적층하여 봉지막을 형성하게 된다. 그러나, 종래의 유기 발광 소자를 구비하는 디스플레이 장치에 있어서, 모노머(monomer)로부터 제조되는 상기 유기층들이 픽셀의 주변 영역까지 누출되기 쉬우며, 이 경우에는 외부로부터의 수분의 침투로 인하여 유기 발광 소자가 열화되고 디스플레이 장치의 수명과 신뢰성이 저하되는 문제들이 발생한다. 또한, 상기 무기층들에 균열과 같은 손상이 발생하기 쉬우며, 이러한 균열이 상기 유기층들 및 다른 무기층을 통해 상기 디스플레이 장치의 내부로 전파되어 상기 디스플레이 장치의 수명, 신뢰성 등을 더욱 저하시키게 된다. 더욱이, 유기층들을 형성하는 과정에서 마스크와의 접촉으로 인하여 하부 구조물들이 손상을 입기 쉬운 문제점도 있다.Typically, organic light emitting devices used in flexible display devices are vulnerable to moisture, oxygen, and the like, and thus organic layers and inorganic layers are alternately stacked to form an encapsulation film. However, in a conventional display device having an organic light-emitting device, the organic layers produced from a monomer are likely to leak to the peripheral area of the pixel, and in this case, the organic light-emitting device is caused by the penetration of moisture from the outside. There are problems that deteriorate and deteriorate the life and reliability of the display device. In addition, damage such as cracks is likely to occur in the inorganic layers, and such cracks propagate into the interior of the display device through the organic layers and other inorganic layers, further reducing the lifespan and reliability of the display device. . Moreover, there is a problem in that the underlying structures are easily damaged due to contact with the mask during the process of forming the organic layers.

본 발명의 일 목적은 서로 다른 높이를 갖는 복수의 차단 구조물들을 구비하는 표시 장치를 제공하는 것이다.An object of the present invention is to provide a display device including a plurality of blocking structures having different heights.

본 발명의 다른 목적은 서로 다른 높이를 갖는 복수의 차단 구조물들을 구비하는 표시 장치의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a display device including a plurality of blocking structures having different heights.

그러나, 본 발명의 목적들이 전술한 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.However, the objects of the present invention are not limited to the above objects, and may be variously extended without departing from the spirit and scope of the present invention.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 표시 장치는, 표시 영역과 주변 영역을 포함하는 기판, 표시 구조물들, 복수의 차단 구조물들, 적어도 하나의 유기층, 적어도 하나의 무기층 등을 포함할 수 있다. 상기 표시 구조물들은 상기 기판의 표시 영역에 배치될 수 있다. 상기 복수의 차단 구조물들은 실질적으로 서로 다른 높이들을 가질 수 있으며, 상기 기판의 주변 영역에 배치될 수 있다. 상기 적어도 하나의 유기층은 상기 표시 구조물들 및 상기 차단 구조물들 상에 배치될 수 있고, 상기 적어도 하나의 무기층은 상기 적어도 하나의 유기층 상에 위치할 수 있다.In order to achieve an object of the present invention, a display device according to exemplary embodiments of the present invention includes a substrate including a display area and a peripheral area, display structures, a plurality of blocking structures, and at least one organic layer. , At least one inorganic layer, etc. may be included. The display structures may be disposed in the display area of the substrate. The plurality of blocking structures may have substantially different heights and may be disposed in a peripheral region of the substrate. The at least one organic layer may be disposed on the display structures and the blocking structures, and the at least one inorganic layer may be disposed on the at least one organic layer.

예시적인 실시예들에 있어서, 상기 복수의 차단 구조물들은 각기 복수의 차단 패턴들을 포함할 수 있다. 예를 들면, 상기 복수의 차단 구조물들은 각기 금속층 패턴 및 적어도 하나의 절연층 패턴을 포함할 수 있다.In example embodiments, each of the plurality of blocking structures may include a plurality of blocking patterns. For example, each of the plurality of blocking structures may include a metal layer pattern and at least one insulating layer pattern.

예시적인 실시예들에 따르면, 상기 표시 장치는 데이터 라인들, 절연층 및 보호 부재를 더 포함할 수 있다. 상기 데이터 라인들은 상기 기판의 표시 영역 및 주변 영역에 배치될 수 있고, 상기 절연층은 상기 데이터 라인들을 커버할 수 있다. 상기 보호 부재는 상기 데이터 라인들 중에서 상기 절연층에 의해 노출되는 최외곽의 데이터 라인 및 상기 절연층 상에 배치될 수 있다. 또한, 상기 표시 구조물들은 각기 제1 전극, 화소 정의막, 스페이서, 발광층 및 제2 전극을 포함할 수 있다. 상기 제1 전극은 상기 절연층 상에 배치될 수 있고, 상기 화소 정의막은 상기 절연층 상에 배치되어 상기 제1 전극을 부분적으로 노출시킬 수 있다. 상기 스페이서는 상기 화소 정의막 상에 배치될 수 있으며, 상기 발광층은 상기 노출된 제1 전극 상에 배치될 수 있다. 상기 제2 전극은 상기 화소 정의막, 상기 스페이서 및 상기 발광층 상에 배치될 수 있다.According to example embodiments, the display device may further include data lines, an insulating layer, and a protection member. The data lines may be disposed in a display area and a peripheral area of the substrate, and the insulating layer may cover the data lines. The protection member may be disposed on the outermost data line exposed by the insulating layer among the data lines and the insulating layer. In addition, each of the display structures may include a first electrode, a pixel defining layer, a spacer, an emission layer, and a second electrode. The first electrode may be disposed on the insulating layer, and the pixel defining layer may be disposed on the insulating layer to partially expose the first electrode. The spacer may be disposed on the pixel defining layer, and the emission layer may be disposed on the exposed first electrode. The second electrode may be disposed on the pixel defining layer, the spacer, and the emission layer.

예시적인 실시예들에 있어서, 상기 복수의 차단 구조물들은 각기 제1 차단 구조물, 제2 차단 구조물 및 제3 차단 구조물을 포함할 수 있다. 예를 들면, 상기 제1 차단 구조물은 제1 높이를 가질 수 있고, 상기 제2 차단 구조물은 상기 제1 높이 보다 실질적으로 큰 제2 높이를 가질 수 있으며, 상기 제3 차단 구조물은 상기 제3 높이 보다 실질적으로 큰 제3 높이를 가질 수 있다. 이 경우, 상기 제1 차단 구조물은 제1 금속층 패턴 및 제1 절연층 패턴을 포함할 수 있고, 상기 제2 차단 구조물은 제2 금속층 패턴, 제2 절연층 패턴 및 제3 절연층 패턴을 포함할 수 있다. 상기 제3 차단 구조물은 제3 금속층 패턴, 제4 절연층 패턴, 제5 절연층 패턴 및 제6 절연층 패턴을 포함할 수 있다.In example embodiments, each of the plurality of blocking structures may include a first blocking structure, a second blocking structure, and a third blocking structure. For example, the first blocking structure may have a first height, the second blocking structure may have a second height substantially greater than the first height, and the third blocking structure may have the third height It may have a third height that is substantially larger than that. In this case, the first blocking structure may include a first metal layer pattern and a first insulating layer pattern, and the second blocking structure may include a second metal layer pattern, a second insulating layer pattern, and a third insulating layer pattern. I can. The third blocking structure may include a third metal layer pattern, a fourth insulating layer pattern, a fifth insulating layer pattern, and a sixth insulating layer pattern.

예시적인 실시예들에 따르면, 상기 제1 금속층 패턴은 상기 보호 부재의 일부에 해당될 수 있고, 상기 제2 금속층 패턴은 상기 최외곽의 데이터 라인의 일부에 해당될 수 있다. 상기 제3 금속층 패턴은 상기 데이터 라인들과 실질적으로 동일하거나 유사한 물질을 포함할 수 있다. 상기 제1 절연층 패턴, 상기 제2 절연층 패턴 및 상기 제4 절연층 패턴은 각기 상기 표시 영역의 절연층과 실질적으로 동일하거나 유사한 물질을 포함할 수 있다. 상기 제2 절연층 패턴 및 상기 제5 절연층 패턴은 각기 상기 화소 정의막과 실질적으로 동일하거나 유사한 물질을 포함할 수 있다. 상기 제6 절연층 패턴은 상기 스페이서와 실질적으로 동일하거나 유사한 물질을 포함할 수 있다.According to example embodiments, the first metal layer pattern may correspond to a part of the protection member, and the second metal layer pattern may correspond to a part of the outermost data line. The third metal layer pattern may include a material that is substantially the same as or similar to the data lines. Each of the first insulating layer pattern, the second insulating layer pattern, and the fourth insulating layer pattern may include a material that is substantially the same as or similar to the insulating layer of the display area. Each of the second insulating layer pattern and the fifth insulating layer pattern may include a material that is substantially the same as or similar to the pixel defining layer. The sixth insulating layer pattern may include a material substantially the same as or similar to the spacer.

다른 예시적인 실시예들에 있어서, 상기 표시 장치는 주변 영역에서 상기 제3 차단 구조물에 인접하는 제4 차단 구조물을 더 포함할 수 있다. 예를 들면, 상기 제4 차단 구조물은 상기 제3 차단 구조물과 실질적으로 동일하거나 유사한 높이를 가질 수 있다. 상기 제4 차단 구조물은 제4 금속층 패턴, 제7 절연층 패턴, 제8 절연층 패턴 및 제9 절연층 패턴을 포함할 수 있다. 상기 제4 금속층 패턴은 상기 데이터 라인들과 동일하거나 유사한 물질을 포함할 수 있고, 상기 제7 절연층 패턴은 상기 절연층과 동일하거나 유사한 물질을 포함할 수 있다. 상기 제8 절연층 패턴은 상기 화소 정의막과 동일하거나 유사한 물질을 포함할 수 있으며, 상기 제9 절연층 패턴은 상기 스페이서와 동일하거나 유사한 물질을 포함할 수 있다.In other exemplary embodiments, the display device may further include a fourth blocking structure adjacent to the third blocking structure in a peripheral area. For example, the fourth blocking structure may have substantially the same or similar height as the third blocking structure. The fourth blocking structure may include a fourth metal layer pattern, a seventh insulating layer pattern, an eighth insulating layer pattern, and a ninth insulating layer pattern. The fourth metal layer pattern may include the same material as or similar to the data lines, and the seventh insulation layer pattern may include the same material as or similar to the insulation layer. The eighth insulating layer pattern may include the same material as or similar to the pixel defining layer, and the ninth insulating layer pattern may include the same material as or similar to the spacer.

또 다른 예시적인 실시예들에 있어서, 상기 표시 장치는 인접하는 픽셀들 사이에 배치되는 적어도 하나의 추가적인 차단 구조물을 더 포함할 수 있다. 예를 들면, 상기 적어도 하나의 추가적인 차단 구조물은 상기 제3 차단 구조물과 실질적으로 동일하거나 유사한 높이를 가질 수 있다. 상기 적어도 하나의 추가적인 차단 구조물은 금속층 패턴 및 6개의 절연층 패턴들을 포함할 수 있다.In still other exemplary embodiments, the display device may further include at least one additional blocking structure disposed between adjacent pixels. For example, the at least one additional blocking structure may have substantially the same or similar height as the third blocking structure. The at least one additional blocking structure may include a metal layer pattern and six insulating layer patterns.

또 다른 예시적인 실시예들에 있어서, 상기 복수의 차단 구조물들은 상기 최외곽의 데이터 라인 상에 배치되는 제1 차단 구조물 및 상기 제1 차단 구조물에 인접하는 제2 차단 구조물을 포함할 수 있다. 이 경우, 상기 제1 차단 구조물은 상기 최외곽의 데이터 라인의 일부인 금속층 패턴 및 2개의 절연층 패턴들을 포함할 수 있고, 상기 제2 차단 구조물은 금속층 패턴 및 3개의 절연층 패턴들을 포함할 수 있다.In still other exemplary embodiments, the plurality of blocking structures may include a first blocking structure disposed on the outermost data line and a second blocking structure adjacent to the first blocking structure. In this case, the first blocking structure may include a metal layer pattern and two insulating layer patterns that are part of the outermost data line, and the second blocking structure may include a metal layer pattern and three insulating layer patterns. .

또 다른 예시적인 실시예들에 따르면, 상기 복수의 차단 구조물들은 상기 보호 부재 상에 배치되는 제1 차단 구조물 및 상기 최외곽의 데이터 라인 상에 배치되는 제2 차단 구조물을 포함할 수 있다. 여기서, 상기 제1 차단 구조물은 상기 보호 부재의 일부인 금속층 패턴 및 1개의 절연층 패턴을 포함할 수 있으며, 상기 제2 차단 구조물은 상기 최외곽의 데이터 라인의 일부인 금속층 패턴 및 2개의 절연층 패턴들을 포함할 수 있다.According to still other exemplary embodiments, the plurality of blocking structures may include a first blocking structure disposed on the protection member and a second blocking structure disposed on the outermost data line. Here, the first blocking structure may include a metal layer pattern and one insulating layer pattern that are part of the protection member, and the second blocking structure includes a metal layer pattern and two insulating layer patterns that are part of the outermost data line. Can include.

또 다른 예시적인 실시예들에 따르면, 상기 표시 장치는, 인접하는 픽셀들 사이에 배치되는 적어도 하나의 추가적인 차단 구조물을 포함할 수 있다.According to still other exemplary embodiments, the display device may include at least one additional blocking structure disposed between adjacent pixels.

전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 표시 장치의 제조 방법에 있어서, 표시 영역과 주변 영역을 갖는 기판을 제공한 후, 상기 표시 영역에 복수의 표시 구조물들을 형성할 수 있다. 상기 주변 영역에 서로 다른 높이들을 갖는 복수의 차단 구조물들을 형성할 수 있다. 상기 표시 구조물들 및 상기 차단 구조물들 상에 적어도 하나의 유기층과 적어도 하나의 무기층을 실질적으로 교대로 형성할 수 있다.In order to achieve another object of the present invention, in a method of manufacturing a display device according to exemplary embodiments of the present invention, after providing a substrate having a display area and a peripheral area, a plurality of displays in the display area are provided. Structures can be formed. A plurality of blocking structures having different heights may be formed in the peripheral area. At least one organic layer and at least one inorganic layer may be formed substantially alternately on the display structures and the blocking structures.

예시적인 실시예들에 있어서, 상기 기판 상에 트랜지스터들, 층간 절연층 및 데이터 라인들을 형성할 수 있다. 상기 층간 절연층 상에 상기 트랜지스터들 및 상기 데이터 라인들을 덮는 절연층을 형성할 수 있다. 상기 주변 영역에 상기 절연층 및 상기 데이터 라인들 중에서 최외곽의 데이터 라인 상에 보호 부재를 형성할 수 있다.In example embodiments, transistors, interlayer insulating layers, and data lines may be formed on the substrate. An insulating layer may be formed on the interlayer insulating layer to cover the transistors and the data lines. A protection member may be formed on the outermost data line among the insulating layer and the data lines in the peripheral area.

예시적인 실시예들에 따른 상기 차단 구조물들을 형성하는 과정에 있어서, 상기 최외곽의 데이터 라인에 인접하는 금속층 패턴을 형성할 수 있다. 상기 최외곽의 데이터 라인의 일부 상에 제1 절연층 패턴을 형성할 수 있다. 상기 금속층 패턴 상에 제2 절연층 패턴을 형성할 수 있다. 예를 들면, 상기 데이터 라인과 상기 금속층 패턴은 동시에 형성될 수 있다. 또한, 상기 절연층과 상기 제1 및 제2 절연층 패턴들은 동시에 형성될 수 있다.In the process of forming the blocking structures according to exemplary embodiments, a metal layer pattern adjacent to the outermost data line may be formed. A first insulating layer pattern may be formed on a part of the outermost data line. A second insulating layer pattern may be formed on the metal layer pattern. For example, the data line and the metal layer pattern may be formed at the same time. In addition, the insulating layer and the first and second insulating layer patterns may be formed at the same time.

예시적인 실시예들에 따른 상기 표시 구조물들을 형성하는 과정에 있어서, 상기 절연층 상에 제1 전극들을 형성한 후, 상기 절연층 상에 상기 제1 전극들을 부분적으로 노출시키는 화소 정의막 및 스페이서를 형성할 수 있다. 상기 노출된 제1 전극들 상에 발광층들을 형성한 다음, 상기 발광층들, 상기 화소 정의막 및 상기 스페이서 상에 제2 전극들 형성할 수 있다.In the process of forming the display structures according to exemplary embodiments, after forming first electrodes on the insulating layer, a pixel defining layer and a spacer partially exposing the first electrodes are formed on the insulating layer. Can be formed. After forming emission layers on the exposed first electrodes, second electrodes may be formed on the emission layers, the pixel defining layer, and the spacer.

예시적인 실시예들에 따른 상기 차단 구조물들을 형성하는 과정에 있어서, 상기 보호 부재 상에 제3 절연층 패턴을 형성할 수 있으며, 상기 제1 절연층 패턴 상에 제4 절연층 패턴을 형성할 수 있다. 상기 제2 절연층 패턴 상에 제5 절연층 패턴을 형성할 수 있고, 상기 제5 절연층 패턴 상에 제6 절연층 패턴을 형성할 수 있다. 예를 들면, 상기 제3 절연층 패턴, 상기 제4 절연층 패턴 및 상기 제5 절연층 패턴은 상기 화소 정의막과 동시에 형성될 수 있다. 또한, 상기 제6 절연층 패턴은 상기 스페이서와 동시에 형성될 수 있다. In the process of forming the blocking structures according to exemplary embodiments, a third insulating layer pattern may be formed on the protection member, and a fourth insulating layer pattern may be formed on the first insulating layer pattern. have. A fifth insulating layer pattern may be formed on the second insulating layer pattern, and a sixth insulating layer pattern may be formed on the fifth insulating layer pattern. For example, the third insulating layer pattern, the fourth insulating layer pattern, and the fifth insulating layer pattern may be formed simultaneously with the pixel defining layer. Also, the sixth insulating layer pattern may be formed simultaneously with the spacer.

본 발명의 예시적인 실시예들에 따른 표시 장치는 서로 다른 높이들을 가질 수 있는 복수의 차단 구조물들을 포함할 수 있으므로, 모노머들을 처리하여 수득되는 유기층들이 표시 영역으로부터 주변 영역으로 누출되는 현상을 효과적으로 방지할 수 있다. 또한, 무기층들에 발생될 수 있는 균열과 같은 손상의 전파를 차단하여 상기 표시 장치의 내구성, 신뢰성 등을 향상시킬 수 있다. 더욱이, 발광층들을 형성하기 위한 마스킹 공정 동안에 표시 영역에 위치하는 하부 구조물들을 효과적으로 보호할 수 있으므로, 상기 표시 장치의 내구성, 신뢰성 등을 더욱 향상시킬 수 있다.Since the display device according to exemplary embodiments of the present invention may include a plurality of blocking structures that may have different heights, organic layers obtained by treating monomers are effectively prevented from leaking from the display area to the surrounding area. can do. In addition, it is possible to improve durability and reliability of the display device by blocking propagation of damage such as cracks that may occur in the inorganic layers. Moreover, since the lower structures located in the display area can be effectively protected during the masking process for forming the emission layers, durability and reliability of the display device can be further improved.

그러나, 본 발명의 효과가 상술한 효과들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.However, the effects of the present invention are not limited to the above-described effects, and may be variously extended without departing from the spirit and scope of the present invention.

도 1은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다.
도 2는 본 발명의 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다.
도 3은 본 발명의 또 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다.
도 4는 본 발명의 또 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다.
도 5 내지 도 7은 본 발명의 예시적인 실시예들에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 8은 본 발명의 또 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다.
1 is a cross-sectional view illustrating a display device according to exemplary embodiments of the present invention.
2 is a cross-sectional view illustrating a display device according to other exemplary embodiments of the present invention.
3 is a cross-sectional view illustrating a display device according to still another exemplary embodiment of the present invention.
4 is a cross-sectional view illustrating a display device according to still other exemplary embodiments of the present invention.
5 to 7 are cross-sectional views illustrating a method of manufacturing a display device according to exemplary embodiments of the present invention.
8 is a cross-sectional view illustrating a display device according to still another exemplary embodiment of the present invention.

본 명세서에 기재되는 본 발명의 예시적인 실시예들에 있어서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 예시적인 실시예들을 설명하기 위한 목적으로 예시된 것이며, 본 발명은 다양한 형태들로 실시될 수 있고 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되는 것은 아니다.In the exemplary embodiments of the present invention described in the present specification, specific structural or functional descriptions have been exemplified for the purpose of describing exemplary embodiments of the present invention only, and the present invention may be implemented in various forms. And is not to be construed as being limited to the embodiments described herein.

본 발명은 다양한 변형이나 변경들을 포함할 수 있으며 여러 가지 형태들을 가질 수 있는바, 특정 실시예들을 도면들에 예시하고 본 명세서에 상세하게 설명한다. 그러나 이는 본 발명을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변형들, 변경들, 균등물들, 대체물들 등을 포함하는 것으로 이해되어야 한다.The present invention may include various modifications or changes and may have various forms. Specific embodiments are illustrated in the drawings and described in detail herein. However, this is not intended to limit the present invention to specific disclosed forms, and should be understood to include all modifications, changes, equivalents, substitutes, etc. included in the spirit and scope of the present invention.

제1, 제2, 제3, 제4, 제5, 제6 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들이 상기 용어들에 의해 한정되는 것은 아니다. 이러한 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고 제1 구성 요소가 제2 내지 제6 구성 요소들 중에서 임의의 하나로 명명될 수 있고, 유사하게 제2 내지 제6 구성 요소들도 각기 다른 구성 요소들 중에서 임의의 하나로 명명될 수 있다.Terms such as first, second, third, fourth, fifth, and sixth may be used to describe various elements, but the elements are not limited by the terms. These terms may be used for the purpose of distinguishing one component from another component. For example, without departing from the scope of the present invention, the first component may be named as any one of the second to sixth components, and similarly, the second to sixth components are also different components. It may be named as any one of them.

어떤 구성 요소가 다른 구성 요소에 "연결", "접촉" 또는 "접속"되어 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결, 접촉 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "~에 인접하는" 등도 마찬가지로 해석된다.When a component is referred to as being "connected", "contacted" or "connected" to another component, it may be directly connected, contacted, or connected to the other component, but another component may exist in the middle. It should be understood that there is. Other expressions describing the relationship between components, such as "between" and "adjacent to" are interpreted as well.

본 출원에서 사용한 용어들은 단지 예시적인 실시예들을 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다", "구비하다", "함유하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in the present application are used only to describe exemplary embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, terms such as "comprise", "include", "contain" or "have" are intended to designate the presence of disclosed features, numbers, steps, actions, components, parts, or combinations thereof. , It is to be understood that it does not preclude the possibility of the presence or addition of one or more other features or numbers, steps, actions, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs. Terms as defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning of the context of the related technology, and should not be interpreted as an ideal or excessively formal meaning unless explicitly defined in this application. .

이하, 첨부된 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 표시 장치들을 보다 상세하게 설명한다. 도면들에서 실질적으로 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.Hereinafter, display devices according to exemplary embodiments of the present invention will be described in more detail with reference to the accompanying drawings. In the drawings, the same or similar reference numerals are used for substantially the same or similar components.

도 1은 본 발명의 예시적인 실시예들에 따른 표시 장치를 설명하기 위한 단면도이다. 도 1은, 예를 들면, 상기 표시 장치의 외곽부에 위치하는 픽셀의 단면을 예시한 도면이다.1 is a cross-sectional view illustrating a display device according to exemplary embodiments of the present invention. 1 is a diagram illustrating, for example, a cross-section of a pixel positioned at an outer portion of the display device.

도 1을 참조하면, 예시적인 실시예들에 따른 표시 장치(10)는, 기판(20), 주변 회로, 표시 구조물들(display structures) 그리고 복수의 차단 구조물들(blocking structures)을 구비할 수 있다.Referring to FIG. 1, a display device 10 according to exemplary embodiments may include a substrate 20, a peripheral circuit, display structures, and a plurality of blocking structures. .

예시적인 실시예들에 있어서, 상기 표시 구조물들은 각기 제1 전극(65), 발광층(85), 제2 전극(90) 등을 포함할 수 있다. 상기 복수의 차단 구조물들은 실질적으로 서로 다른 높이들을 가질 수 있다. 제1 내지 제3 차단 구조물들(89, 100, 115)은 각기 복수의 차단 패턴들을 포함할 수 있다. 이러한 제1 내지 제3 차단 구조물들(89, 100, 115)의 구조들에 대해서는 후술한다. 도 1에 예시한 표시 장치(10)는 제1 높이를 갖는 제1 차단 구조물(98), 상기 제1 높이 보다 실질적으로 큰 제2 높이를 갖는 제2 차단 구조물(100), 그리고 상기 제3 높이 보다 실질적으로 큰 제3 높이를 갖는 제3 차단 구조물(115)을 포함할 수 있다. 즉, 표시 장치(10)는 픽셀의 외곽부를 향하여 실질적으로 증가되는 높이들을 갖는 복수의 차단 구조물들을 구비할 수 있다. In example embodiments, each of the display structures may include a first electrode 65, an emission layer 85, a second electrode 90, and the like. The plurality of blocking structures may have substantially different heights. Each of the first to third blocking structures 89, 100, and 115 may include a plurality of blocking patterns. Structures of the first to third blocking structures 89, 100, and 115 will be described later. The display device 10 illustrated in FIG. 1 includes a first blocking structure 98 having a first height, a second blocking structure 100 having a second height substantially greater than the first height, and the third height. A third blocking structure 115 having a third substantially greater height may be included. That is, the display device 10 may include a plurality of blocking structures having substantially increased heights toward the outer portion of the pixel.

표시 장치(10)는 표시 영역(I)(또는 액티브 영역)과 주변 영역(II)을 포함할 수 있다. 표시 영역(I)에는 상기 표시 구조물들이 위치할 수 있으며, 주변 영역(II)에는 주변 회로와 제1 내지 제3 차단 구조물들(98, 100, 115)이 배치될 수 있다. 예시적인 실시예들에 있어서, 표시 장치(10)의 주변 영역(I)은 상기 주변 회로가 위치하는 주변 회로 영역과 표시 장치(10)의 픽셀의 최외곽부에 해당되는 데드 스페이스(dead space) 영역으로 구분될 수 있다. 이 경우, 상기 복수의 차단 구조물들은 이러한 주변 회로 영역 및 데드 스페이스 영역에 배치될 수 있다. 예를 들면, 제1 차단 구조물(98)과 제2 차단 구조물(100)은 상기 주변 회로 영역에 배치될 수 있고, 제3 차단 구조물(115)은 상기 데드 스페이스 영역에 위치할 수 있다.The display device 10 may include a display area I (or an active area) and a peripheral area II. The display structures may be positioned in the display area I, and peripheral circuits and first to third blocking structures 98, 100, and 115 may be disposed in the peripheral area II. In example embodiments, the peripheral area I of the display device 10 corresponds to a peripheral circuit area in which the peripheral circuit is located and a dead space corresponding to an outermost portion of a pixel of the display device 10. It can be divided into areas. In this case, the plurality of blocking structures may be disposed in such a peripheral circuit area and a dead space area. For example, the first blocking structure 98 and the second blocking structure 100 may be disposed in the peripheral circuit area, and the third blocking structure 115 may be located in the dead space area.

도 1에 예시한 표시 장치(10)에 있어서, 기판(20)은 연성을 갖는 투명 수지로 구성될 수 있다. 예를 들면, 기판(20)은 폴리메틸메타크릴레이트(polymethylmethacrylate)계 수지, 폴리이미드(polyimide)계 수지, 아크릴(acryl)계 수지, 폴리아크릴레이트(polyacrylate)계 수지, 폴리카보네이트(polycarbonate)계 수지, 폴리에테르(polyether)계 수지, 술폰산(sulfonic acid)계 수지, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate)계 수지 등을 포함할 수 있다. 다른 예시적인 실시예들에 따르면, 기판(20)은 유리 기판, 석영 기판, 투광성 알루미나 기판 등과 같은 투명 세라믹 기판으로 이루어질 수도 있다.In the display device 10 illustrated in FIG. 1, the substrate 20 may be formed of a soft transparent resin. For example, the substrate 20 is a polymethylmethacrylate resin, a polyimide resin, an acryl resin, a polyacrylate resin, a polycarbonate resin. Resin, polyether resin, sulfonic acid resin, polyethylene terephthalate resin, and the like. According to other exemplary embodiments, the substrate 20 may be formed of a transparent ceramic substrate such as a glass substrate, a quartz substrate, a translucent alumina substrate, or the like.

기판(20) 상에는 버퍼층(25)이 배치될 수 있다. 버퍼층(25)은 기판(20) 상에 상기 표시 구조물들과 상기 복수의 차단 구조물들을 포함하는 상부 구조물들이 용이하게 형성될 수 있게 할 수 있다. 또한, 버퍼층(25)은 금속을 함유하는 배선들, 패턴들 및/또는 전극들로부터 금속 원자들이나 불순물들이 확산되는 것을 방지할 수 있다. 더욱이, 버퍼층(25)은 제1 트랜지스터들(35)과 제2 트랜지스터들(40)의 액티브 패턴들을 형성하기 위한 열처리 공정 동안, 열의 전달 속도를 조절하여 제1 및 제2 트랜지스터들(35, 40)이 실질적으로 균일한 액티브 패턴들을 구비하게 할 수 있다. 여기서, 제1 트랜지스터들(35)은 표시 장치(10)의 스위칭 트랜지스터들에 해당될 수 있고, 제2 트랜지스터들(40)은 표시 장치(10)의 구동 트랜지스터들에 해당될 수 있다. 한편, 버퍼층(25)은 기판(20)의 표면 평탄도를 실질적으로 향상시키는 역할을 수행할 수도 있다.A buffer layer 25 may be disposed on the substrate 20. The buffer layer 25 may allow the display structures and upper structures including the plurality of blocking structures to be easily formed on the substrate 20. In addition, the buffer layer 25 may prevent diffusion of metal atoms or impurities from wires, patterns, and/or electrodes containing metal. Moreover, the buffer layer 25 controls the heat transfer rate during the heat treatment process for forming the active patterns of the first transistors 35 and the second transistors 40 to control the first and second transistors 35 and 40. ) May have substantially uniform active patterns. Here, the first transistors 35 may correspond to switching transistors of the display device 10, and the second transistors 40 may correspond to driving transistors of the display device 10. Meanwhile, the buffer layer 25 may serve to substantially improve the surface flatness of the substrate 20.

예시적인 실시예들에 있어서, 버퍼층(25)은 기판(20) 보다 실질적으로 작은 면적을 가질 수 있다. 예를 들면, 버퍼층(20)은 기판(20)의 에지(edge)에 인접하는 부분을 노출시킬 수 있다. 즉, 기판(20)과 버퍼층(25) 사이에 단차가 생성될 수 있다. 버퍼층(25)은 실리콘 화합물, 투명 수지 등으로 이루어질 수 있다. 예를 들면, 버퍼층(25)은 실리콘 산화물, 실리콘 질화물, 실리콘 산탄화물, 실리콘 탄질화물, 폴리아크릴레이트계 수지, 폴리메타크릴레이트계 수지, 올레핀(olefin)계 수지 및/또는 폴리비닐계 수지를 함유하는 적어도 하나의 버퍼 필름을 포함할 수 있다. 예시적인 실시예들에 따르면, 버퍼층(25)은 서로 다른 실리콘 화합물로 이루어진 2개의 버퍼 필름들을 포함할 수 있다. 이와는 달리, 버퍼층(25)은 실리콘 화합물을 포함하는 적어도 하나의 버퍼 필름과 투명 수지를 포함하는 적어도 하나의 버퍼 필름이 실질적으로 교대로 적층되는 구조를 가질 수도 있다. 그러나, 버퍼층(25)의 구조는 표시 장치(10)의 구성, 치수, 용도 등에 따라 달라질 수 있다.In example embodiments, the buffer layer 25 may have a substantially smaller area than the substrate 20. For example, the buffer layer 20 may expose a portion adjacent to an edge of the substrate 20. That is, a step may be generated between the substrate 20 and the buffer layer 25. The buffer layer 25 may be made of a silicone compound or a transparent resin. For example, the buffer layer 25 is made of silicon oxide, silicon nitride, silicon oxycarbide, silicon carbonitride, polyacrylate resin, polymethacrylate resin, olefin resin, and/or polyvinyl resin. It may include at least one buffer film containing. According to exemplary embodiments, the buffer layer 25 may include two buffer films made of different silicon compounds. Alternatively, the buffer layer 25 may have a structure in which at least one buffer film including a silicone compound and at least one buffer film including a transparent resin are substantially alternately stacked. However, the structure of the buffer layer 25 may vary depending on the configuration, dimensions, and usage of the display device 10.

버퍼층(25) 상에는 게이트 절연층(30)이 배치될 수 있다. 예시적인 실시예들에 있어서, 게이트 절연층(30)은 버퍼층(25)과 실질적으로 동일하거나 유사한 면적을 가질 수 있다. 게이트 절연층(30)은 버퍼층(25) 상에 위치하는 제1 및 제2 트랜지스터들(35, 40)의 액티브 패턴들을 커버할 수 있다. 이 경우, 상기 액티브 패턴들은 각기 폴리실리콘, 산화물 반도체 등으로 이루어질 수 있다. 게이트 절연층(30)은 실리콘 산화물, 실리콘 탄산화물 등과 같은 실리콘 화합물로 구성될 수 있다. 선택적으로는, 게이트 절연층(30)은 하프늄 산화물, 알루미늄 산화물, 지르코늄 산화물, 티타늄 산화물, 탄탈륨 산화물 등과 같은 금속 산화물로 이루어질 수 있다.A gate insulating layer 30 may be disposed on the buffer layer 25. In example embodiments, the gate insulating layer 30 may have an area substantially the same as or similar to the buffer layer 25. The gate insulating layer 30 may cover active patterns of the first and second transistors 35 and 40 positioned on the buffer layer 25. In this case, each of the active patterns may be made of polysilicon, oxide semiconductor, or the like. The gate insulating layer 30 may be formed of a silicon compound such as silicon oxide or silicon carbonate. Optionally, the gate insulating layer 30 may be made of a metal oxide such as hafnium oxide, aluminum oxide, zirconium oxide, titanium oxide, tantalum oxide, or the like.

상기 액티브 패턴들을 커버하는 게이트 절연층(30)의 부분들 상에는 제1 및 제2 트랜지스터들(35, 40)의 게이트 전극들이 위치할 수 있다. 각각의 게이트 전극들은 금속, 합금, 도전성 금속 산화물, 투명 도전성 물질 등으로 이루어질 수 있다. 도시하지는 않았으나, 게이트 절연층(30) 상에는 상기 게이트 전극들과 전기적으로 연결되는 게이트 라인들과 같은 배선들이 배치될 수 있다.Gate electrodes of the first and second transistors 35 and 40 may be positioned on portions of the gate insulating layer 30 covering the active patterns. Each of the gate electrodes may be made of a metal, an alloy, a conductive metal oxide, a transparent conductive material, or the like. Although not shown, wirings such as gate lines electrically connected to the gate electrodes may be disposed on the gate insulating layer 30.

게이트 절연층(30) 상에는 제1 및 제2 트랜지스터들(35, 40)의 게이트 전극들을 덮는 층간 절연층(45)이 배치될 수 있다. 층간 절연층(45)은 제1 및 제2 트랜지스터들(35, 40)의 게이트 전극들을 상부의 배선들 및/또는 전극들로부터 분리하는 역할을 수행할 수 있다. 층간 절연층(45)은 실리콘 화합물, 투명 수지 등을 포함할 수 있다. 예를 들면, 층간 절연층(45)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물, 폴리아크릴레이트계 수지, 폴리메타크릴레이트계 수지, 올레핀계 수지, 폴리비닐계 수지 등을 포함할 수 있다.An interlayer insulating layer 45 covering the gate electrodes of the first and second transistors 35 and 40 may be disposed on the gate insulating layer 30. The interlayer insulating layer 45 may serve to separate gate electrodes of the first and second transistors 35 and 40 from upper wirings and/or electrodes. The interlayer insulating layer 45 may include a silicone compound, a transparent resin, or the like. For example, the interlayer insulating layer 45 is silicon oxide, silicon nitride, silicon oxynitride, silicon carbonitride, silicon oxycarbide, polyacrylate resin, polymethacrylate resin, olefin resin, polyvinyl resin And the like.

층간 절연층(45) 상에는 제1 및 제2 트랜지스터들(35, 40)의 소스 전극들과 드레인 전극들이 배치될 수 있다. 또한, 층간 절연층(45) 상에는 제1 및 제2 트랜지스터들(35, 40)의 드레인 전극들에 전기적으로 연결되는 데이터 라인들(50, 55)이 위치할 수 있다. 제1 및 제2 트랜지스터들(35, 40)의 소스 전극들 및 드레인 전극들은 각기 금속, 합금, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 상기 소스 전극들 및 드레인 전극들은 각기 층간 절연층(45)을 관통하여 상기 액티브 패턴들에 접속될 수 있다.Source electrodes and drain electrodes of the first and second transistors 35 and 40 may be disposed on the interlayer insulating layer 45. In addition, data lines 50 and 55 electrically connected to drain electrodes of the first and second transistors 35 and 40 may be positioned on the interlayer insulating layer 45. Source electrodes and drain electrodes of the first and second transistors 35 and 40 may each include a metal, an alloy, a conductive metal oxide, a transparent conductive material, and the like. The source electrodes and drain electrodes may each pass through the interlayer insulating layer 45 to be connected to the active patterns.

도 1에 예시한 바와 같이, 표시 영역(I)의 제1 트랜지스터들(35)과 데이터 라인들(50)을 덮는 절연층(60)이 배치될 수 있다. 또한, 절연층(60)은 제2 트랜지스터들(40)을 커버하면서, 최외곽의 데이터 라인(55)을 부분적으로 덮도록 주변 영역(II)까지 연장될 수 있다. 절연층(60)은 표시 영역(I)에서 제1 트랜지스터들(35)을 상기 표시 구조물들의 제1 전극들(35)로부터 절연시키는 기능을 수행할 수 있다.As illustrated in FIG. 1, an insulating layer 60 may be disposed to cover the first transistors 35 and the data lines 50 in the display area I. In addition, the insulating layer 60 may extend to the peripheral region II to partially cover the outermost data line 55 while covering the second transistors 40. The insulating layer 60 may insulate the first transistors 35 from the first electrodes 35 of the display structures in the display region I.

절연층(60)은 유기 물질로 구성될 수 있다. 예를 들면, 절연층(60)은 예를 들면, 절연층(60)은 폴리이미드(poliminde)계 수지, 포토레지스트, 아크릴계 수지, 폴리아미드(poliamide)계 수지, 실록산(siloxane)계 수지 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 절연층(60)은 전술한 수지들을 함유하는 단층 구조 또는 다층 구조를 가질 수 있다. 다른 예시적인 실시예들에 있어서, 절연층(60)은 실리콘 화합물, 금속 산화물 등의 무기 물질로 이루어질 수도 있다. 예를 들면, 절연층(50)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 마그네슘 산화물, 아연 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다.The insulating layer 60 may be made of an organic material. For example, the insulating layer 60 is made of, for example, a polyimide resin, a photoresist, an acrylic resin, a polyamide resin, a siloxane resin, etc. Can include. These may be used alone or in combination with each other. The insulating layer 60 may have a single-layer structure or a multi-layer structure containing the aforementioned resins. In other exemplary embodiments, the insulating layer 60 may be formed of an inorganic material such as a silicon compound or a metal oxide. For example, the insulating layer 50 is silicon oxide, silicon nitride, silicon oxynitride, silicon oxycarbide, silicon carbonitride, aluminum oxide, titanium oxide, tantalum oxide, magnesium oxide, zinc oxide, hafnium oxide, zirconium oxide, titanium It may contain oxides and the like.

도 1에 예시하지는 않았지만, 절연층(60)에 의해 커버되는 상기 주변 회로는 제2 트랜지스터들(40) 및 최외곽의 데이터 라인(55)을 포함하는 데이터 라인들 이외에도 게이트 드라이버, 데이터 드라이버, 타이밍 컨트롤러 등을 포함할 수 있다.Although not illustrated in FIG. 1, the peripheral circuit covered by the insulating layer 60 includes a gate driver, a data driver, and a timing in addition to the data lines including the second transistors 40 and the outermost data line 55. It may include a controller or the like.

제1 전극들(65)은 표시 영역(I)에서 절연층(60) 상에 배치될 수 있다. 제2 전극들(65)은 각기 절연층(60)을 관통하여 형성되는 콘택들(75)을 통해 제1 트랜지스터들(35)의 드레인 전극들에 각기 전기적으로 접속될 수 있다. 표시 영역(I)에서, 인접하는 제1 전극들(65)은 서로 소정의 간격으로 이격될 수 있다. 제1 전극들(65)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 각각의 제1 전극들(65)은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브덴, 몰리브덴을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 인듐 주석 산화물, 인듐 아연 산화물, 아연 주석 산화물, 아연 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.The first electrodes 65 may be disposed on the insulating layer 60 in the display area I. Each of the second electrodes 65 may be electrically connected to the drain electrodes of the first transistors 35 through contacts 75 formed through the insulating layer 60, respectively. In the display area I, adjacent first electrodes 65 may be spaced apart from each other by a predetermined interval. Each of the first electrodes 65 may include a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, and the like. For example, each of the first electrodes 65 is aluminum, an alloy containing aluminum, aluminum nitride, silver, an alloy containing silver, tungsten, tungsten nitride, copper, an alloy containing copper, nickel, chromium, Chromium nitride, molybdenum, alloys containing molybdenum, titanium, titanium nitride, platinum, tantalum, tantalum nitride, neodymium, scandium, strontium ruthenium oxide, indium tin oxide, indium zinc oxide, zinc tin oxide, zinc oxide, tin oxide, indium Oxide, gallium oxide, and the like. These may be used alone or in combination with each other.

도 1에 예시한 표시 장치(10)의 표시 영역(I)에 있어서, 절연층(60) 상에는 화소 정의막(80)이 배치될 수 있다. 화소 정의막(80)은 제1 전극들(65)을 각기 노출시키는 개구들을 포함할 수 있다. 이와 같은 화소 정의막(80)의 개구들에 의해 표시 장치(10)의 발광 영역들이 한정될 수 있다. 화소 정의막(80)은 표시 영역(I)에 위치하는 데이터 라인(50)을 덮는 절연층(60)의 일부 상으로 연장될 수 있다. 화소 정의막(80)은 유기 물질을 포함할 수 있다. 예를 들면, 화소 정의막(80)은 폴리이미드계 수지, 포토레지스트, 폴리아크릴계 수지, 폴리아미드계 수지, 아크릴계 수지 등을 함유할 수 있다. 도시하지는 않았지만, 표시 영역(I)에서 화소 정의막(80) 상에는 상기 픽셀의 셀 갭(cell gap) 유지를 위한 스페이서가 배치될 수 있다. 예시적인 실시예들에 있어서, 상기 스페이서는 화소 정의막(80)과 실질적으로 동일한 물질을 함유할 수 있다. 이 경우, 화소 정의막(80)과 상기 스페이서는 하프톤 마스크, 하프톤 슬릿 마스크 등을 이용하는 식각 공정을 통하여 얻어질 수 있다.In the display area I of the display device 10 illustrated in FIG. 1, a pixel defining layer 80 may be disposed on the insulating layer 60. The pixel defining layer 80 may include openings each exposing the first electrodes 65. Light emitting regions of the display device 10 may be limited by the openings of the pixel defining layer 80. The pixel defining layer 80 may extend over a portion of the insulating layer 60 covering the data line 50 positioned in the display area I. The pixel defining layer 80 may include an organic material. For example, the pixel defining layer 80 may contain a polyimide resin, a photoresist, a polyacrylic resin, a polyamide resin, an acrylic resin, or the like. Although not shown, a spacer for maintaining a cell gap of the pixel may be disposed on the pixel defining layer 80 in the display area I. In example embodiments, the spacer may contain substantially the same material as the pixel defining layer 80. In this case, the pixel defining layer 80 and the spacer may be obtained through an etching process using a halftone mask, a halftone slit mask, or the like.

표시 장치(10)의 주변 영역(II)에 있어서, 절연층(60)의 상부 및 측부 상에는 보호 부재(70)가 배치될 수 있다. 보호 부재(70)는 주변 영역(II)에 위치하는 상기 주변 회로를 정전기, 충격 등으로부터 보호하는 역할을 수행할 수 있다. 예시적인 실시예들에 있어서, 보호 부재(70)는 화소 정의막(80)의 측부로부터 주변 영역(II)에 위치하는 최외곽의 데이터 라인(55) 상으로 연장될 수 있다. 예를 들면, 보호 부재(70)는 화소 정의막(80)의 측면에 접촉될 수 있고, 절연층(60)의 측부를 실질적으로 감싸면서 최외곽의 데이터 라인(55) 상으로 연장될 수 있다.In the peripheral region II of the display device 10, the protective member 70 may be disposed on the upper and the side portions of the insulating layer 60. The protection member 70 may serve to protect the peripheral circuit located in the peripheral region II from static electricity and impact. In example embodiments, the protection member 70 may extend from the side of the pixel defining layer 80 onto the outermost data line 55 located in the peripheral region II. For example, the protective member 70 may be in contact with the side surface of the pixel defining layer 80, and may extend onto the outermost data line 55 while substantially surrounding the side of the insulating layer 60. .

보호 부재(70)는 제1 전극들(65)과 실질적으로 동일한 물질로 이루어질 수 있다. 예를 들면, 보호 부재(70)는 제1 전극들(65)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 또한, 보호 부재(70)는 전술한 금속, 합금, 금속 질화물, 도전성 금속 산화물 및/또는 투명 도전성 물질을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다. 후술하는 바와 같이, 보호 부재(70)의 일부는 제1 차단 구조물(98)의 제1 금속층 패턴으로 기능할 수 있다. 예를 들면, 제1 차단 구조물(98)은 보호 부재(70)의 일부인 제1 금속층 패턴과 제1 절연층 패턴(95)을 포함할 수 있다.The protection member 70 may be made of substantially the same material as the first electrodes 65. For example, in the protection member 70, the first electrodes 65 may include a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, and the like. In other exemplary embodiments, the protective member 70 may also have a single layer structure or a multilayer structure including the above-described metal, alloy, metal nitride, conductive metal oxide, and/or transparent conductive material. As described later, a part of the protection member 70 may function as a first metal layer pattern of the first blocking structure 98. For example, the first blocking structure 98 may include a first metal layer pattern and a first insulating layer pattern 95 that are part of the protection member 70.

화소 정의막(80)의 개구들에 의해 노출되는 제1 전극들(65) 상에는 각기 발광층들(85)이 배치될 수 있다. 발광층들(85)은 각기 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 발광층들(85)의 유기 발광층들은 표시 장치(10)의 픽셀들의 종류에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 각 발광층(85)의 유기 발광층은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들이 적층되어 전체적으로 백색광을 방출할 수도 있다.Emission layers 85 may be respectively disposed on the first electrodes 65 exposed by the openings of the pixel defining layer 80. Each of the emission layers 85 may have a multilayer structure including an organic emission layer EL, a hole injection layer HIL, a hole transport layer HTL, an electron transport layer ETL, and an electron injection layer EIL. The organic emission layers of the emission layers 85 may include light-emitting materials capable of generating different color lights, such as red light, green light, and blue light, depending on the type of pixels of the display device 10. In other exemplary embodiments, the organic emission layer of each emission layer 85 may emit white light as a whole by stacking a plurality of emission materials capable of generating different color lights such as red light, green light, and blue light.

발광층들(85)과 화소 정의막(85) 및 상기 스페이서 상에는 제2 전극(90)이 배치될 수 있다. 제2 전극(90)은 주변 영역(II)의 보호 부재(70) 상으로 연장될 수 있다. 즉, 표시 장치(10)의 주변 영역(II)에서 제2 전극(90)이 보호 부재(70) 상에 부분적으로 중첩될 수 있다. 제2 전극(90)은 인접하는 픽셀들이 공유하는 공통 전극에 해당될 수 있다. 제2 전극(90)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다.A second electrode 90 may be disposed on the emission layers 85 and the pixel defining layer 85 and the spacer. The second electrode 90 may extend onto the protection member 70 in the peripheral region II. That is, in the peripheral area II of the display device 10, the second electrode 90 may partially overlap the protective member 70. The second electrode 90 may correspond to a common electrode shared by adjacent pixels. The second electrode 90 may be made of a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like.

도 1에 예시한 바와 같이, 표시 장치(10)의 주변 영역(II)에는 각기 복수의 차단 패턴들을 구비하는 제1 내지 제3 차단 구조물들(98, 100, 115)이 배치될 수 있다.As illustrated in FIG. 1, first to third blocking structures 98, 100, and 115 each having a plurality of blocking patterns may be disposed in the peripheral area II of the display device 10.

예시적인 실시예들에 있어서, 상기 제1 높이를 갖는 제1 차단 구조물(98)은 최외곽의 데이터 라인(55) 상에 위치할 수 있다. 제1 차단 구조물(98)은 상기 제1 금속층 패턴과 제1 절연층 패턴(95)을 포함할 수 있다. 상기 제1 금속층 패턴 및 제1 절연층 패턴(95)을 구비하는 제1 차단 구조물(98)은 표시 장치(10)의 제1 유기층(140) 및/또는 제2 유기층(150)이 주변 영역(II)으로 누출되는 현상을 일차적으로 방지할 수 있다. 여기서, 상기 제1 금속층 패턴은 보호 부재(70)의 일부에 해당될 수 있으며, 제1 절연층 패턴(95)은 상기 제1 금속층 패턴 상에 배치될 수 있다. 상기 제1 금속층 패턴은 제1 절연층 패턴(95)이 용이하게 형성되게 수 있다. 도 1에 도시한 표시 장치에 있어서, 제1 유기층(140)이 제1 차단 구조물(98)과 이격되는 것으로 예시하였지만, 제1 유기층(140)이 제1 차단 구조물(98)에 접촉되어 주변 영역(II)으로 누출이 방지될 수 있다. 즉, 제1 차단 구조물(98)은 제1 유기층(140)의 두께가 증가하더라도 제1 유기층(140)의 누출을 충분히 차단할 수 있다.In example embodiments, the first blocking structure 98 having the first height may be located on the outermost data line 55. The first blocking structure 98 may include the first metal layer pattern and the first insulating layer pattern 95. In the first blocking structure 98 including the first metal layer pattern and the first insulating layer pattern 95, the first organic layer 140 and/or the second organic layer 150 of the display device 10 is a peripheral area ( II) leakage can be prevented firstly. Here, the first metal layer pattern may correspond to a part of the protection member 70, and the first insulating layer pattern 95 may be disposed on the first metal layer pattern. The first metal layer pattern may allow the first insulating layer pattern 95 to be easily formed. In the display device shown in FIG. 1, although the first organic layer 140 is illustrated as being spaced apart from the first blocking structure 98, the first organic layer 140 is in contact with the first blocking structure 98 and thus a peripheral area Leakage can be prevented with (II). That is, even if the thickness of the first organic layer 140 increases, the first blocking structure 98 can sufficiently block leakage of the first organic layer 140.

제1 차단 구조물(98)은 표시 영역(I)의 절연층(60)의 높이 보다 최외곽의 데이터 라인(55) 두께 및 보호 부재(70)의 두께만큼 실질적으로 높은 제1 높이를 가질 수 있다. 다른 예시적인 실시예들에 있어서, 표시 장치(10)가 보호 부재(70)를 구비하지 않을 경우, 제1 차단 구조물(98)의 제1 금속층 패턴은 최외곽의 데이터 라인(55)의 일부에 해당될 수도 있다. 이 경우, 제1 차단 구조물(98)의 제1 높이는 절연층(60)에 비해 최외곽의 데이터 라인(55)의 두께만큼 실질적으로 클 수 있다. 제1 절연층 패턴(95)은 표시 영역(I)의 화소 정의막(140)과 실질적으로 동일하거나 유사한 물질을 포함할 수 있다. 예를 들면, 제1 절연층 패턴(95)은 폴리이미드계 수지, 포토레지스트, 아크릴계 수지, 폴리아미드계 수지, 실록산계 수지 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.The first blocking structure 98 may have a first height substantially higher than the height of the insulating layer 60 of the display area I by the thickness of the outermost data line 55 and the thickness of the protection member 70. . In other exemplary embodiments, when the display device 10 does not include the protection member 70, the first metal layer pattern of the first blocking structure 98 is partially formed on the outermost data line 55. May be applicable. In this case, the first height of the first blocking structure 98 may be substantially larger than the insulating layer 60 by the thickness of the outermost data line 55. The first insulating layer pattern 95 may include a material that is substantially the same as or similar to the pixel defining layer 140 of the display area I. For example, the first insulating layer pattern 95 may include a polyimide resin, a photoresist, an acrylic resin, a polyamide resin, a siloxane resin, or the like. These may be used alone or in combination with each other.

제2 차단 구조물(100)은 제1 차단 구조물(98)에 인접하여 배치될 수 있다. 제2 차단 구조물(100)은 제2 금속층 패턴(58), 제2 절연층 패턴(105) 및 제3 절연층 패턴(110)을 포함할 수 있다. 제2 차단 구조물(100)은 제1 유기층(140) 및/또는 제2 유기층(150)의 주변 영역(II)으로의 누출을 이차적으로 방지할 수 있다. 예를 들면, 제2 유기층(150)이 제1 차단 구조물(98)을 넘을 경우, 제2 차단 구조물(100)이 제2 유기층(150)의 누출을 차단할 수 있다. 제2 차단 구조물(100)의 제2 두께는 제1 차단 구조물(98)의 제1 두께 보다 제3 절연층 패턴(110)의 두께만큼 실질적으로 높을 수 있다.The second blocking structure 100 may be disposed adjacent to the first blocking structure 98. The second blocking structure 100 may include a second metal layer pattern 58, a second insulating layer pattern 105, and a third insulating layer pattern 110. The second blocking structure 100 may secondaryly prevent leakage of the first organic layer 140 and/or the second organic layer 150 to the peripheral region II. For example, when the second organic layer 150 exceeds the first blocking structure 98, the second blocking structure 100 may block leakage of the second organic layer 150. The second thickness of the second blocking structure 100 may be substantially higher than the first thickness of the first blocking structure 98 by the thickness of the third insulating layer pattern 110.

예시적인 실시예들에 있어서, 제2 금속층 패턴(58)은 최외곽의 데이터 라인(55)의 측부에 해당될 수 있다. 제2 절연층 패턴(105)은 제2 금속층 패턴(58)을 덮으면서 층간 절연층(45) 상에 배치될 수 있다. 예를 들면, 최외곽의 데이터 라인(55)의 일측은 제2 절연층 패턴(105)에 의해 커버되고, 최외곽의 데이터 라인(55)의 중앙부는 보호 부재(70)에 의해 덮이며, 최외곽의 데이터 라인(55)의 타측은 절연층(60)에 의해 커버될 수 있다. 여기서, 보호 부재(70)는 제2 절연층 패턴(105)의 측부와 상면의 일부까지 연장될 수 있다. 이에 따라, 보호 부재(70)의 일측은 제2 절연층 패턴(105)과 제3 절연층 패턴(110) 사이에 개재될 수 있다. 제2 금속층 패턴(58)은 제2 절연층 패턴(105)의 형성을 용이하게 할 수 있다. 제2 절연층 패턴(105)은 표시 영역(I)의 절연층(60)과 실질적으로 동일하거나 유사한 물질을 포함할 수 있다. 이 경우, 제2 절연층 패턴(105)은 절연층(60)과 동일한 형성 공정을 통해 수득될 수 있다. 예를 들면, 제2 절연층 패턴(105)은 폴리이미드계 수지, 포토레지스트, 아크릴계 수지, 폴리아미드계 수지, 실록산계 수지 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 이와는 달리, 제2 절연층 패턴(105)은 실리콘 화합물, 금속 산화물 등의 무기 물질로 이루어질 수 있다. 제3 절연층 패턴(110)은 표시 영역(I)의 화소 정의막(80)과 실질적으로 동일하거나 유사한 물질을 포함할 수 있다. 예를 들면, 제3 절연층 패턴(110)은 폴리이미드계 수지, 포토레지스트, 아크릴계 수지, 폴리아미드계 수지, 실록산계 수지 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 여기서, 제3 절연층 패턴(110)과 화소 정의막(80)은 동일한 공정을 통해 얻어질 수 있다.In example embodiments, the second metal layer pattern 58 may correspond to a side portion of the outermost data line 55. The second insulating layer pattern 105 may be disposed on the interlayer insulating layer 45 while covering the second metal layer pattern 58. For example, one side of the outermost data line 55 is covered by the second insulating layer pattern 105, and the central portion of the outermost data line 55 is covered by the protection member 70, and The other side of the outer data line 55 may be covered by the insulating layer 60. Here, the protection member 70 may extend to a side portion and a portion of the upper surface of the second insulating layer pattern 105. Accordingly, one side of the protection member 70 may be interposed between the second insulating layer pattern 105 and the third insulating layer pattern 110. The second metal layer pattern 58 may facilitate formation of the second insulating layer pattern 105. The second insulating layer pattern 105 may include a material that is substantially the same as or similar to the insulating layer 60 of the display area I. In this case, the second insulating layer pattern 105 may be obtained through the same formation process as the insulating layer 60. For example, the second insulating layer pattern 105 may include a polyimide resin, a photoresist, an acrylic resin, a polyamide resin, a siloxane resin, or the like. These may be used alone or in combination with each other. Unlike this, the second insulating layer pattern 105 may be made of an inorganic material such as a silicon compound or a metal oxide. The third insulating layer pattern 110 may include a material that is substantially the same as or similar to the pixel defining layer 80 of the display area I. For example, the third insulating layer pattern 110 may be formed of a polyimide resin, a photoresist, an acrylic resin, a polyamide resin, a siloxane resin, or the like. These may be used alone or in combination with each other. Here, the third insulating layer pattern 110 and the pixel defining layer 80 may be obtained through the same process.

도 1에 예시한 표시 장치(10)에 있어서, 제3 차단 구조물은(115)은 제2 차단 구조물에 인접하여 위치할 수 있다. 예시적인 실시예들에 있어서, 제1 및 제2 차단 구조물들(98, 100)은 주변 영역(I)의 주변 회로 영역에 배치될 수 있고, 제3 차단 구조물(115)은 데드 스페이스 영역에 위치할 수 있다. 제3 차단 구조물(115)은 표시 영역(I)의 발광층들(85)을 형성하기 위해 화소 정의막(80) 및/또는 상기 스페이서 상에 마스크의 배치로 인하여 제2 차단 구조물(100), 화소 정의막(80) 등을 포함하는 화소 하부 구조물들의 손상을 방지할 수 있다. 또한, 제3 차단 구조물(115)은 제1 무기층(140) 및/또는 제2 무기층(150)에서 발생될 수 있는 균열(crack)과 같은 손상이 주변 영역(II)으로부터 표시 영역(I)으로 전파되는 현상을 차단할 수 있다. 더욱이, 제3 차단 구조물(115)은 제2 유기층(150)이 주변 영역(II)으로 누출되는 것을 최종적으로 차단하면서, 표시 장치(10)가 추가적인 유기층들 및 무기층들(도시되지 않음)을 포함할 경우, 이러한 추가적인 유기층들이 주변 영역(II)으로 누출되는 현상을 방지할 수 있다.In the display device 10 illustrated in FIG. 1, the third blocking structure 115 may be positioned adjacent to the second blocking structure. In example embodiments, the first and second blocking structures 98 and 100 may be disposed in the peripheral circuit area of the peripheral area I, and the third blocking structure 115 is located in the dead space area. can do. The third blocking structure 115 is formed of the second blocking structure 100 and the pixel by disposing a mask on the pixel defining layer 80 and/or the spacer to form the emission layers 85 of the display area I. Damage to structures under the pixel including the definition layer 80 may be prevented. In addition, in the third blocking structure 115, damage such as a crack that may occur in the first inorganic layer 140 and/or the second inorganic layer 150 is prevented from the display area I from the peripheral area II. ) Can be blocked. Moreover, the third blocking structure 115 finally blocks the leakage of the second organic layer 150 to the peripheral region II, while the display device 10 provides additional organic and inorganic layers (not shown). If included, it is possible to prevent such additional organic layers from leaking into the peripheral region II.

예시적인 실시예들에 있어서, 제3 차단 구조물(115)은 제3 금속층 패턴(120), 제4 절연층 패턴(125), 제5 절연층 패턴(130) 및 제6 절연층 패턴(135)을 포함할 수 있다. 제3 차단 구조물(115)의 제3 높이는 제2 차단 구조물(100)의 제2 높이 보다 제6 절연층 패턴(120)의 높이만큼 실질적으로 클 수 있다. 이에 따라, 표시 장치(10)는 외측을 향해 증가하는 제1 내지 제3 높이를 갖는 제1 내지 제3 차단 구조물들(98, 110, 115)을 구비할 수 있다.In example embodiments, the third blocking structure 115 includes the third metal layer pattern 120, the fourth insulating layer pattern 125, the fifth insulating layer pattern 130, and the sixth insulating layer pattern 135. It may include. The third height of the third blocking structure 115 may be substantially greater than the second height of the second blocking structure 100 by the height of the sixth insulating layer pattern 120. Accordingly, the display device 10 may include first to third blocking structures 98, 110, and 115 having first to third heights that increase toward the outside.

제3 금속층 패턴(120)은 데이터 라인들(50, 55)과 실질적으로 동일하거나 유시한 물질로 구성될 수 있다. 제3 금속층 패턴(120)은 제4 절연층 패턴(125)의 형성을 용이하게 할 수 있다. 예시적인 실시예들에 있어서, 제3 금속층 패턴(120)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 제3 금속층 패턴(120)은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제3 금속층 패턴(120)은 데이터 라인들(50, 55)과 동일한 공정을 통하여 수득될 수 있다. 즉, 상기 제1 금속층 패턴, 제2 금속층 패턴(58) 및 제3 금속층 패턴(120)은 실질적으로 동시에 형성될 수 있다.The third metal layer pattern 120 may be formed of a material that is substantially the same as or similar to the data lines 50 and 55. The third metal layer pattern 120 may facilitate formation of the fourth insulating layer pattern 125. In example embodiments, the third metal layer pattern 120 may include a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, and the like. For example, the third metal layer pattern 120 is aluminum, an alloy containing aluminum, aluminum nitride, silver, an alloy containing silver, tungsten, tungsten nitride, copper, an alloy containing copper, nickel, chromium, chromium nitride , Molybdenum, alloys containing molybdenum, titanium, titanium nitride, platinum, tantalum, tantalum nitride, neodymium, scandium, strontium ruthenium oxide, zinc oxide, indium tin oxide, tin oxide, indium oxide, gallium oxide, indium It may be made of zinc oxide or the like. These may be used alone or in combination with each other. The third metal layer pattern 120 may be obtained through the same process as the data lines 50 and 55. That is, the first metal layer pattern, the second metal layer pattern 58, and the third metal layer pattern 120 may be formed substantially simultaneously.

제3 차단 구조물(115)의 제4 절연층 패턴(125)은 표시 영역(I)의 절연층(60)과 실질적으로 동일하거나 유사한 물질로 이루어질 수 있다. 즉, 제4 절연층 패턴(125)은 제1 절연층 패턴(95) 및 제2 절연층 패턴(105)와 실질적으로 동일한 물질을 포함할 수 있다. 따라서, 절연층(60), 제1 절연층 패턴(95), 제2 절연층 패턴(105) 및 제4 절연층 패턴(125)은 동일한 공정을 통해 수득될 수 있다. 제5 절연층 패턴(130)은 표시 영역(I)의 화소 정의막(80)과 실질적으로 동일하거나 유사한 물질을 포함할 수 있다. 예를 들면, 제3 절연층 패턴(110), 제5 절연층 패턴(130) 및 화소 정의막(80)은 동일한 공정으로 얻어질 수 있다. 제6 절연층 패턴(135)은 표시 영역(I)의 상기 스페이서와 실질적으로 동일하거나 유사한 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 제3 절연층 패턴(120), 제5 절연층 패턴(120) 및 제6 절연층 패턴(135)은 표시 영역(I)에 화소 정의막(80)과 상기 트랜지스터를 형성하는 공정에서 수득될 수 있다. The fourth insulating layer pattern 125 of the third blocking structure 115 may be made of a material that is substantially the same as or similar to the insulating layer 60 of the display area I. That is, the fourth insulating layer pattern 125 may include substantially the same material as the first insulating layer pattern 95 and the second insulating layer pattern 105. Accordingly, the insulating layer 60, the first insulating layer pattern 95, the second insulating layer pattern 105, and the fourth insulating layer pattern 125 may be obtained through the same process. The fifth insulating layer pattern 130 may include a material that is substantially the same as or similar to the pixel defining layer 80 of the display area I. For example, the third insulating layer pattern 110, the fifth insulating layer pattern 130, and the pixel defining layer 80 may be obtained by the same process. The sixth insulating layer pattern 135 may be made of a material that is substantially the same as or similar to the spacer in the display area I. In example embodiments, the third insulating layer pattern 120, the fifth insulating layer pattern 120, and the sixth insulating layer pattern 135 are formed in the pixel defining layer 80 and the transistor in the display area I. Can be obtained in the process of forming.

상술한 바와 같이, 예시적인 실시예들에 따른 표시 장치(10)는 2개의 차단 패턴들을 포함하는 제1 차단 구조물(98), 3개의 차단 패턴들을 포함하는 제3 차단 구조물(100) 및 4개의 차단 패턴들을 포함하는 제3 차단 구조물(115)을 구비할 수 있다. 즉, 제1 내지 제3 차단 구조물들(98, 100, 110)의 차단 패턴들의 숫자와 종류가 상이할 수 있으므로, 제1 내지 제3 차단 구조물들(98, 100, 110)이 각기 서로 다른 제1 내지 제3 높이들을 가질 수 있다.As described above, the display device 10 according to exemplary embodiments includes a first blocking structure 98 including two blocking patterns, a third blocking structure 100 including three blocking patterns, and four blocking structures. A third blocking structure 115 including blocking patterns may be provided. That is, since the number and type of blocking patterns of the first to third blocking structures 98, 100, and 110 may be different, each of the first to third blocking structures 98, 100, and 110 It can have 1 to 3 heights.

도 1을 다시 참조하면, 표시 영역(I)의 상기 표시 구조물들과 주변 영역(II)의 제1 내지 제3 차단 구조물들(98, 100, 110)을 커버하는 제1 유기층(140)이 배치될 수 있다. 제1 유기층(140)은 표시 장치(10)의 평탄도를 향상시킬 수 있으며, 표시 영역(I)이 상기 표시 구조물들을 보호하는 기능을 수행할 수 있다. 또한, 제1 유기층(140)은 하부 구조물들로부터 불순물들이 확산되는 현상을 방지할 수도 있다. 예를 들면, 제1 유기층(140)은 폴리이미드계 수지, 폴리아크릴계 수지, 폴리아미드계 수지 등을 포함할 수 있다.Referring again to FIG. 1, a first organic layer 140 covering the display structures in the display area I and the first to third blocking structures 98, 100, and 110 in the peripheral area II is disposed. Can be. The first organic layer 140 may improve flatness of the display device 10, and the display region I may perform a function of protecting the display structures. In addition, the first organic layer 140 may prevent diffusion of impurities from underlying structures. For example, the first organic layer 140 may include a polyimide resin, a polyacrylic resin, a polyamide resin, or the like.

제1 유기층(140) 상에는 제1 무기층(145)이 배치될 수 있다. 제1 무기층(140)은 제1 유기층(140)과 상기 표시 구조물들이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제1 무기층(145)은 외부의 충격으로부터 제1 유기층(140)과 상기 표시 구조물들을 보호하는 기능도 수행할 수 있다. 제1 무기층(145)은 금속 화합물로 구성될 수 있다. 예를 들면, 제1 무기층(145)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물, 실리콘 산화질화물, 알루미늄 등으로 이루어질 수 있다. A first inorganic layer 145 may be disposed on the first organic layer 140. The first inorganic layer 140 may prevent deterioration of the first organic layer 140 and the display structures due to penetration of moisture or oxygen. Further, the first inorganic layer 145 may also perform a function of protecting the first organic layer 140 and the display structures from external impact. The first inorganic layer 145 may be formed of a metal compound. For example, the first inorganic layer 145 is silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide, titanium oxide, tin oxide, cerium oxide, silicon oxynitride, aluminum And the like.

제1 무기층(145) 상에는 제2 유기층(150)이 배치될 수 있다. 제2 유기층(150)은 제1 유기층(140)과 실질적으로 동일하거나 유사한 기능을 수행할 수 있으며, 제1 유기층(140)과 실질적으로 동일하거나 유사한 물질로 구성될 수 있다. 제2 유기층(150) 상에는 제2 무기층(155)이 위치할 수 있다. 제2 무기층(155)은 제1 무기층(145)과 실질적으로 동일하거나 유사한 역할을 수행할 수 있으며, 제1 무기층(145)과 실질적으로 동일하거나 유사한 물질로 이루어질 수 있다.A second organic layer 150 may be disposed on the first inorganic layer 145. The second organic layer 150 may perform a function substantially the same as or similar to the first organic layer 140, and may be formed of a material substantially the same or similar to the first organic layer 140. A second inorganic layer 155 may be positioned on the second organic layer 150. The second inorganic layer 155 may perform a role substantially the same as or similar to the first inorganic layer 145, and may be formed of a material substantially the same or similar to the first inorganic layer 145.

예시적인 실시예들에 따르면, 표시 장치(10)가 상술한 구성들을 갖는 제1 내지 제3 차단 구조물들(98, 100, 115)을 구비할 수 있기 때문에, 모노머들을 처리하여 수득되는 제1 유기층(140) 및/또는 제2 유기층(150)이 표시 영역(I)으로부터 주변 영역(II)으로 누출되는 현상을 효과적으로 방지할 수 있다. 또한, 제1 무기층(145) 및/또는 제2 무기층(155)에 발생될 수 있는 균열과 같은 손상의 전파를 차단하여 표시 장치(10)의 내구성, 신뢰성 등을 향상시킬 수 있다. 더욱이, 발광층들(85)을 형성하기 위한 마스킹 공정 시에, 표시 영역(I)에 위치하는 하부 구조물들을 효과적으로 보호할 수 있으므로, 표시 장치(10)의 내구성, 신뢰성 등을 보다 향상시킬 수 있다.According to exemplary embodiments, since the display device 10 may include the first to third blocking structures 98, 100, and 115 having the above-described configurations, the first organic layer obtained by processing monomers It is possible to effectively prevent a phenomenon in which the 140 and/or the second organic layer 150 leaks from the display region I to the peripheral region II. In addition, by blocking propagation of damage such as cracks that may occur in the first inorganic layer 145 and/or the second inorganic layer 155, durability and reliability of the display device 10 may be improved. Furthermore, during the masking process for forming the light emitting layers 85, the lower structures located in the display area I can be effectively protected, and thus durability and reliability of the display device 10 can be further improved.

다른 예시적인 실시예들에 있어서, 표시 장치(10)는 그 용도, 치수, 구성 요소들에 따라 적어도 하나의 추가적인 유기층과 적어도 하나의 추가적인 무기층을 포함할 수 있다. 제2 차단 구조물(100) 및/또는 제3 차단 구조물(155)에 의해 복수의 추가적인 유기층들이 배치되는 경우에도, 주변 영역을 향하는 상기 추가적인 유기층들의 누출을 효과적으로 방지할 수 있다.In other exemplary embodiments, the display device 10 may include at least one additional organic layer and at least one additional inorganic layer according to its use, dimensions, and components. Even when a plurality of additional organic layers are disposed by the second blocking structure 100 and/or the third blocking structure 155, leakage of the additional organic layers toward the surrounding area can be effectively prevented.

도 2는 본 발명의 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다. 도 2에 있어서, 도 1을 참조하여 설명한 구성 요소들에 대해서는 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 상세한 설명은 생략한다. 도 2에 예시한 표시 장치는 제3 차단 구조물(115)에 인접하여 배치될 수 있는 제4 차단 구조물(160)을 제외하면, 도 1을 참조하여 설명한 표시 장치(10)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.2 is a cross-sectional view illustrating a display device according to other exemplary embodiments of the present invention. In FIG. 2, the same reference numerals are used for components described with reference to FIG. 1, and detailed descriptions of these components are omitted. The display device illustrated in FIG. 2 is substantially the same as or similar to the display device 10 described with reference to FIG. 1 except for the fourth blocking structure 160 that may be disposed adjacent to the third blocking structure 115. Can have a composition.

도 2를 참조하면, 제4 차단 구조물(160)은 제3 차단 구조물(115)와 실질적으로 동일하거나 유사한 제4 높이를 가질 수 있으며, 제3 차단 구조물(115)과 실질적으로 동일하거나 유사한 차단 패턴들을 포함할 수 있다. 즉, 상기 표시 장치는 주변 영역(II)에 배치될 수 있는 제1 및 제2 차단 구조물들(98, 100) 이외에도 외곽부에 인접하여 실질적으로 동일하거나 유사한 구성을 가지는 2개의 차단 구조물들(115, 160)을 구비할 수 있다.Referring to FIG. 2, the fourth blocking structure 160 may have a fourth height substantially the same as or similar to the third blocking structure 115, and a blocking pattern that is substantially the same or similar to the third blocking structure 115 Can include. That is, in addition to the first and second blocking structures 98 and 100 that may be disposed in the peripheral area II, the display device includes two blocking structures 115 having substantially the same or similar configuration adjacent to the outer portion. , 160) may be provided.

제4 차단 구조물(160)은 제4 금속층 패턴(165), 제7 절연층 패턴(170), 제8 절연층 패턴(175) 및 제9 절연층 패턴(190)을 포함할 수 있다. 제4 금속층 패턴(165)은 제3 금속층 패턴(120)과 실질적으로 동일하거나 유사한 물질로 구성될 수 있다. 또한, 제7 내지 제9 절연층 패턴들(170, 175, 180)은 각기 제4 내지 제6 절연층 패턴들(120, 125, 130)과 실질적으로 동일하거나 유사한 물질들로 이루어질 수 있다.The fourth blocking structure 160 may include a fourth metal layer pattern 165, a seventh insulating layer pattern 170, an eighth insulating layer pattern 175, and a ninth insulating layer pattern 190. The fourth metal layer pattern 165 may be formed of a material that is substantially the same as or similar to the third metal layer pattern 120. In addition, the seventh to ninth insulating layer patterns 170, 175, and 180 may be made of materials that are substantially the same as or similar to the fourth to sixth insulating layer patterns 120, 125, and 130, respectively.

상기 표시 장치가 제4 차단 구조물(160)을 추가적으로 포함할 수 있으므로, 제1 유기층(140), 제2 유기층(150) 및/또는 추가적인 유기층들이 주변 영역(II)으로 누출되는 것을 효과적으로 방지할 수 있다. 또한, 제1 무기층(145), 제2 무기층(155) 및/또는 추가적인 무기층들에 발생될 수 있는 균열과 같은 손상의 전파를 차단할 수 있으며, 발광층들(85)을 형성하기 위한 공정 동안 표시 영역(I)에 위치하는 하부 구조물들을 효율적으로 보호할 수 있으므로, 상기 표시 장치의 내구성, 신뢰성 등을 보다 향상시킬 수 있다.Since the display device may additionally include the fourth blocking structure 160, it is possible to effectively prevent the first organic layer 140, the second organic layer 150, and/or the additional organic layers from leaking into the peripheral area II. have. In addition, it is possible to block the propagation of damage such as cracks that may occur in the first inorganic layer 145, the second inorganic layer 155 and/or additional inorganic layers, and a process for forming the light emitting layers 85 Since the lower structures positioned in the display area I can be efficiently protected, durability and reliability of the display device can be further improved.

도 3은 본 발명의 또 다른 예시적인 실시예들에 따른 표시 장치를 설명하기 위한 단면도이다. 도 3에 예시한 표시 장치에 있어서, 제1 차단 구조물(100')과 제2 차단 구조물(115')은 각기 도 1을 참조하여 설명한 제2 차단 구조물(100)과 제3 차단 구조물(115)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 즉, 도 1의 제2 차단 구조물(100)과 제3 차단 구조물(115)이 도 3의 제1 차단 구조물(100') 및 제2 차단 구조물(115')에 실질적으로 대응될 수 있다. 도 3에 예시한 표시 장치는, 도 1을 참조하여 설명한 표시 장치(10)에서 제1 차단 구조물(98)을 제외하면, 도 1을 참조하여 설명한 표시 장치(10)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 즉, 도 3에 있어서, 보호 부재(75) 상에는 차단 구조물이 배치되지 않을 수 있다.3 is a cross-sectional view illustrating a display device according to still another exemplary embodiment of the present invention. In the display device illustrated in FIG. 3, the first blocking structure 100 ′ and the second blocking structure 115 ′ are each of the second blocking structure 100 and the third blocking structure 115 described with reference to FIG. 1. It may have a configuration substantially the same as or similar to. That is, the second blocking structure 100 and the third blocking structure 115 of FIG. 1 may substantially correspond to the first blocking structure 100 ′ and the second blocking structure 115 ′ of FIG. 3. The display device illustrated in FIG. 3 is substantially the same as or similar to the display device 10 described with reference to FIG. 1 except for the first blocking structure 98 in the display device 10 described with reference to FIG. 1. Can have That is, in FIG. 3, the blocking structure may not be disposed on the protection member 75.

또 다른 예시적인 실시예들에 있어서, 제1 차단 구조물(100')은 제1 금속층 패턴(58'), 제1 절연층 패턴(105') 및 제2 절연층 패턴(110')을 포함할 수 있다. 이 경우, 제1 금속층 패턴(58'), 제1 절연층 패턴(105') 및 제2 절연층 패턴(110')은 각기 도 1을 참조하여 설명한 제2 금속층 패턴(58), 제2 절연층 패턴(105) 및 제3 절연층 패턴(110)과 실질적으로 동일하거나 유사할 수 있다. 제2 차단 구조물(115')은 제2 금속층 패턴(120'), 제3 절연층 패턴(125'), 제4 절연층 패턴(130') 및 제5 절연층 패턴(135')을 구비할 수 있다. 여기서, 제2 금속층 패턴(120'), 제3 절연층 패턴(125'), 제4 절연층 패턴(130') 및 제5 절연층 패턴(135')은 각기 도 1을 참조하여 설명한 제3 금속층 패턴(120), 제4 절연층 패턴(125), 제5 절연층 패턴(130) 및 제6 절연층 패턴(135)과 실질적으로 동일하거나 유사할 수 있다.In still other exemplary embodiments, the first blocking structure 100 ′ may include a first metal layer pattern 58 ′, a first insulating layer pattern 105 ′, and a second insulating layer pattern 110 ′. I can. In this case, the first metal layer pattern 58 ′, the first insulating layer pattern 105 ′, and the second insulating layer pattern 110 ′ are respectively the second metal layer pattern 58 and the second insulating layer described with reference to FIG. 1. The layer pattern 105 and the third insulating layer pattern 110 may be substantially the same or similar to each other. The second blocking structure 115 ′ may include a second metal layer pattern 120 ′, a third insulation layer pattern 125 ′, a fourth insulation layer pattern 130 ′, and a fifth insulation layer pattern 135 ′. I can. Here, the second metal layer pattern 120 ′, the third insulating layer pattern 125 ′, the fourth insulating layer pattern 130 ′, and the fifth insulating layer pattern 135 ′ are respectively described with reference to FIG. 1. The metal layer pattern 120, the fourth insulating layer pattern 125, the fifth insulating layer pattern 130, and the sixth insulating layer pattern 135 may be substantially the same or similar to each other.

또 다른 실시예에 따르면, 상기 표시 장치는 서로 다른 높이들을 갖는 2개의 차단 구조물들(100', 115')을 구비할 수 있으므로, 추가적인 유기층들이 지나치게 배치되지 않는 경우에는 주변 영역(II)으로의 제1 유기층(140) 및/또는 제2 유기층(150)의 누출을 차단할 수 있다. 또한, 제2 차단 구조물(115')이 발광층들(85)을 형성하는 공정 동안 하부 구조물들이 손상을 입는 것을 방지할 수 있다. 더욱이, 제1 무기층(145) 및/또는 제2 무기층(155)의 균열과 같은 손상이 표시 영역(I)으로 전파되는 현상을 방지할 수 있다. 한편, 도 3에 예시한 표시 장치는 2개의 차단 구조물들(100', 115')을 포함할 수 있으므로, 상기 표시 장치가 상대적으로 작은 치수를 가질 수 있다.According to another embodiment, since the display device may include two blocking structures 100 ′ and 115 ′ having different heights, when additional organic layers are not excessively disposed, Leakage of the first organic layer 140 and/or the second organic layer 150 may be blocked. In addition, it is possible to prevent the lower structures from being damaged during the process of forming the emission layers 85 by the second blocking structure 115 ′. Furthermore, it is possible to prevent a phenomenon in which damage such as a crack in the first inorganic layer 145 and/or the second inorganic layer 155 propagates to the display area I. Meanwhile, since the display device illustrated in FIG. 3 may include two blocking structures 100 ′ and 115 ′, the display device may have a relatively small dimension.

도 4는 본 발명의 또 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다. 도 4에 있어서, 도 1을 참조하여 설명한 구성 요소들에 대해서는 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 상세한 설명은 생략한다. 도 4에 예시한 표시 장치는 도 1을 참조하여 설명한 표시 장치(10)에서 제3 차단 구조물(115)을 제외하면, 도 1을 참조하여 설명한 표시 장치(10)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.4 is a cross-sectional view illustrating a display device according to still other exemplary embodiments of the present invention. In FIG. 4, the same reference numerals are used for components described with reference to FIG. 1, and detailed descriptions of these components are omitted. The display device illustrated in FIG. 4 has a configuration substantially the same as or similar to the display device 10 described with reference to FIG. 1 except for the third blocking structure 115 from the display device 10 described with reference to FIG. 1. Can have.

도 4에 예시한 표시 장치는 제1 차단 구조물(98)과 제2 차단 구조물(100)을 포함할 수 있다. 제1 차단 구조물(98)은 보호 부재(70) 상에 배치될 수 있고, 제2 차단 구조물(100)은 절연층(60)에 의해 일부가 노출되는 최외곽의 데이터 라인(55) 상에 위치할 수 있다.The display device illustrated in FIG. 4 may include a first blocking structure 98 and a second blocking structure 100. The first blocking structure 98 may be disposed on the protection member 70, and the second blocking structure 100 is located on the outermost data line 55 partially exposed by the insulating layer 60 can do.

또 다른 예시적인 실시예들에 있어서, 상기 표시 장치의 차단 구조물들(98, 100)이 표시 영역(I)에 인접하여 위치할 수 있으므로, 상기 표시 장치의 치수를 상대적으로 감소시킬 수 있다. 상기 표시 장치가 많은 추가적인 유기층들을 구비하지 않는 한, 제1 및 제2 차단 구조물들(98, 100)이 주변 영역(II)을 향하는 제1 유기층(140) 및/또는 제2 유기층(150)의 누출을 충분히 방지할 수 있다. 또한, 제1 무기층(145) 및/또는 제2 무기층(155)의 균열과 같은 손상이 표시 영역(I)으로 전파되는 현상을 방지할 수 있다.In still other exemplary embodiments, since the blocking structures 98 and 100 of the display device may be positioned adjacent to the display area I, the dimensions of the display device may be relatively reduced. Unless the display device includes many additional organic layers, the first and second blocking structures 98 and 100 are formed of the first organic layer 140 and/or the second organic layer 150 facing the peripheral region II. Leakage can be sufficiently prevented. In addition, it is possible to prevent a phenomenon in which damage such as a crack of the first inorganic layer 145 and/or the second inorganic layer 155 propagates to the display area I.

도 5 내지 도 7은 본 발명의 예시적인 실시예들에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 5 내지 도 7에 있어서, 도 1을 참조하여 설명한 표시 장치와 실질적으로 동일하거나 유사한 구성을 가지는 표시 장치의 제조 방법을 설명하지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 패터닝 공정과 같은 공정의 자명한 변경들을 통해 도 2 내지 도 4를 참조하여 설명한 표시 장치들 중에서 임의의 하나를 제조할 수 있음을 이해할 수 것이다.5 to 7 are cross-sectional views illustrating a method of manufacturing a display device according to exemplary embodiments of the present invention. In FIGS. 5 to 7, a method of manufacturing a display device having a configuration substantially the same as or similar to that of the display device described with reference to FIG. 1 is described, but the same process as the patterning process for those of ordinary skill in the art. It will be appreciated that any one of the display devices described with reference to FIGS. 2 to 4 may be manufactured through obvious changes of FIG.

도 5를 참조하면, 표시 영역(III)과 주변 영역(IV)을 포함하는 기판(220)을 제공할 수 있다. 이 경우, 기판(220)의 주변 영역은 주변 회로가 형성될 수 있는 주변 회로 영역과 표시 장치의 픽셀의 최외곽부에 해당되는 데드 스페이스 영역을 포함할 수 있다. 기판(220)은 투명 수지를 사용하여 형성될 수 있다. 선택적으로는, 기판(220)은 투명 세라믹 기판으로 구성될 수 있다.Referring to FIG. 5, a substrate 220 including a display region III and a peripheral region IV may be provided. In this case, the peripheral region of the substrate 220 may include a peripheral circuit region in which a peripheral circuit may be formed and a dead space region corresponding to an outermost portion of a pixel of the display device. The substrate 220 may be formed using a transparent resin. Optionally, the substrate 220 may be formed of a transparent ceramic substrate.

기판(220) 상에는 버퍼층(225)이 형성될 수 있다. 버퍼층(225)은 기(220)의 표시 영역(I)으로부터 주변 영역(II)까지 연장될 수 있다. 버퍼층(225)은 실리콘 화합물, 투명 수지 등을 사용하여 형성될 수 있다. 예를 들면, 버퍼층(225)은 실리콘 산화물, 실리콘 질화물, 실리콘 산탄화물, 실리콘 탄질화물, 폴리아크릴레이트계 수지, 폴리메타크릴레이트계 수지, 올레핀계 수지 및/또는 폴리비닐계 수지를 사용하여 형성될 수 있다. 또한, 버퍼층(225)은 스핀 코팅 공정, 프린팅 공정, 열 처리 공정, 화학 기상 증착 공정 등을 이용하여 형성될 수 있다.A buffer layer 225 may be formed on the substrate 220. The buffer layer 225 may extend from the display area I of the group 220 to the peripheral area II. The buffer layer 225 may be formed using a silicone compound, a transparent resin, or the like. For example, the buffer layer 225 is formed using silicon oxide, silicon nitride, silicon oxycarbide, silicon carbonitride, polyacrylate resin, polymethacrylate resin, olefin resin and/or polyvinyl resin Can be. In addition, the buffer layer 225 may be formed using a spin coating process, a printing process, a heat treatment process, a chemical vapor deposition process, or the like.

예시적인 실시예들에 있어서, 버퍼층(225)은 상이한 실리콘 화합물들을 기판(220) 상에 증착하여 복수의 버퍼 필름들을 형성하여 버퍼층(225)을 수득하거나, 실리콘 화합물을 포함하는 적어도 하나의 버퍼 필름 및 투명 수지를 포함하는 적어도 하나의 버퍼 필름을 교대로 적층하여 버퍼층(225)을 얻을 수 있다. 다른 예시적인 실시예들에 따르면, 기판(220)의 구성 물질, 표면 상태 등에 따라 기판(220) 상에 버퍼층(225)이 형성되지 않을 수도 있다.In exemplary embodiments, the buffer layer 225 is formed by depositing different silicon compounds on the substrate 220 to form a plurality of buffer films to obtain the buffer layer 225, or at least one buffer film including a silicon compound. And at least one buffer film including a transparent resin may be alternately stacked to obtain the buffer layer 225. According to other exemplary embodiments, the buffer layer 225 may not be formed on the substrate 220 depending on the constituent material of the substrate 220 and the surface condition.

버퍼층(225) 상에는 제1 액티브 패턴들(230) 및 제2 액티브 패턴들(235)이 형성될 수 있다. 제1 액티브 패턴들(230)은 표시 영역(III)에 형성될 수 있고, 제2 액티브 패턴들(235)은 주변 영역(IV)에 형성될 수 있다. 예시적인 실시예들에 있어서, 버퍼층(225) 상에 반도체층(도시되지 않음)을 형성한 후, 이와 같은 반도체층을 패터닝하여 표시 영역(III)에 예비 제1 액티브 패턴들(도시되지 않음)을 형성하고, 주변 영역(IV)에 예비 제2 액티브 패턴들(도시되지 않음)을 형성할 수 있다. 이러한 예비 제1 및 제3 액티브 패턴들에 대해 열처리 공정, 레이저 조사 공정, 촉매를 이용하는 열처리 공정 등을 수행하여 제1 및 제2 액티브 패턴들(230, 235)을 수득할 수 있다. 이 경우, 상기 반도체층은 아몰퍼스 실리콘, 불순물을 포함하는 아몰퍼스 실리콘 등을 사용하여 형성될 수 있다. 또한, 상기 반도체층은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 저압 화학 기상 증착 공정, 스퍼터링 공정 등을 이용하여 형성될 수 있다. 제1 및 제2 액티브 패턴들(230, 235)은 각기 폴리실리콘, 불순물을 포함하는 폴리실리콘, 부분 결정화 실리콘, 미세 결정들을 포함하는 실리콘, 산화물 반도체 등으로 구성될 수 있다.First active patterns 230 and second active patterns 235 may be formed on the buffer layer 225. The first active patterns 230 may be formed in the display area III, and the second active patterns 235 may be formed in the peripheral area IV. In example embodiments, after forming a semiconductor layer (not shown) on the buffer layer 225, the semiconductor layer is patterned to form preliminary first active patterns (not shown) in the display area III. May be formed, and preliminary second active patterns (not shown) may be formed in the peripheral area IV. The first and second active patterns 230 and 235 may be obtained by performing a heat treatment process, a laser irradiation process, and a heat treatment process using a catalyst on the preliminary first and third active patterns. In this case, the semiconductor layer may be formed of amorphous silicon or amorphous silicon containing impurities. In addition, the semiconductor layer may be formed using a chemical vapor deposition process, a plasma enhanced chemical vapor deposition process, a low pressure chemical vapor deposition process, a sputtering process, or the like. The first and second active patterns 230 and 235 may be formed of polysilicon, polysilicon including impurities, partially crystalline silicon, silicon including fine crystals, and oxide semiconductors, respectively.

다시 도 5를 참조하면, 버퍼층(225) 상에 제1 및 제2 액티브 패턴들(230, 235)을 덮는 게이트 절연층(240)을 형성한다. 게이트 절연층(240)은 버퍼층(225) 상에 실질적으로 균일하게 형성될 수 있으며, 버퍼층(225)과 실질적으로 동일하거나 유사한 면적을 가질 수 있다. 게이트 절연층(240)은 실리콘 산화물, 실리콘 탄산화물 등과 같은 실리콘 화합물을 사용하여 형성될 수 있다. 또한, 게이트 절연층(240)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정, 프린팅 공정을 이용하여 수득될 수 있다. 다른 예시적인 실시예들에 있어서, 게이트 절연층(240)은 하프늄 산화물, 알루미늄 산화물, 지르코늄 산화물, 티타늄 산화물, 탄탈륨 산화물 등과 같은 금속 산화물을 버퍼층(225) 상에 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정 등으로 증착하여 얻어질 수 있다.Referring again to FIG. 5, a gate insulating layer 240 covering the first and second active patterns 230 and 235 is formed on the buffer layer 225. The gate insulating layer 240 may be formed substantially uniformly on the buffer layer 225 and may have an area substantially the same as or similar to the buffer layer 225. The gate insulating layer 240 may be formed using a silicon compound such as silicon oxide or silicon carbonate. In addition, the gate insulating layer 240 may be obtained using a chemical vapor deposition process, a spin coating process, a plasma enhanced chemical vapor deposition process, a sputtering process, a vacuum deposition process, a high density plasma chemical vapor deposition process, and a printing process. In other exemplary embodiments, the gate insulating layer 240 includes a metal oxide such as hafnium oxide, aluminum oxide, zirconium oxide, titanium oxide, tantalum oxide, etc. on the buffer layer 225 by a chemical vapor deposition process, a spin coating process, Plasma enhanced chemical vapor deposition process, sputtering process, vacuum deposition process, high-density plasma chemical vapor deposition process can be obtained by depositing.

도 6을 참조하면, 게이트 절연층(240)과 버퍼층(225)을 부분적으로 제거하여 기판(220)의 일부를 노출시킬 수 있다. 예를 들면, 게이트 절연층(240)과 버퍼층(225)의 부분적인 제거에 따라 기판(220)의 에지부에 인접하는 부분이 노출될 수 있다. 이에 따라, 기판(220)과 게이트 절연층(240)과 버퍼층(225) 사이에는 단차가 생성될 수 있다.Referring to FIG. 6, a part of the substrate 220 may be exposed by partially removing the gate insulating layer 240 and the buffer layer 225. For example, portions adjacent to the edge portions of the substrate 220 may be exposed as the gate insulating layer 240 and the buffer layer 225 are partially removed. Accordingly, a step may be generated between the substrate 220 and the gate insulating layer 240 and the buffer layer 225.

게이트 절연층(240) 상에는 제1 게이트 전극들(245)의 및 제2 게이트 전극들(250)이 형성될 수 있다. 제1 및 제2 게이트 전극들(245, 250)은 금속, 합금, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 또한, 제1 및 제2 게이트 전극들(245, 250)은 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착 공정, 진공 증착 공정, 원자층 적층 공정 등을 이용하여 얻어질 수 있다. 제1 게이트 전극들(245)은 표시 영역(III)의 게이트 절연층(240) 중에서 아래에 제1 액티브 패턴들(230)(도 5 참조)이 위치하는 부분들 상에 형성될 수 있다. 또한, 제2 게이트 전극들(250)은 주변 영역(IV)의 게이트 절연층(240) 중에서 아래에 제2 액티브 패턴들(235)(도 5 참조)이 배치되는 부분들 상에 형성될 수 있다.The first gate electrodes 245 and the second gate electrodes 250 may be formed on the gate insulating layer 240. The first and second gate electrodes 245 and 250 may be formed using a metal, an alloy, a conductive metal oxide, a transparent conductive material, or the like. In addition, the first and second gate electrodes 245 and 250 may be obtained using a sputtering process, a chemical vapor deposition process, a pulse laser deposition process, a vacuum deposition process, an atomic layer deposition process, or the like. The first gate electrodes 245 may be formed on portions of the gate insulating layer 240 of the display region III where the first active patterns 230 (refer to FIG. 5) are positioned below. In addition, the second gate electrodes 250 may be formed on portions of the gate insulating layer 240 of the peripheral region IV where the second active patterns 235 (see FIG. 5) are disposed below. .

도시하지는 않았으나, 표시 영역(III) 및 주변 영역(IV)의 게이트 절연층(240) 상에는 제1 및 제2 게이트 전극들(245, 250)에 전기적으로 연결되는 게이트 라인들이 형성될 수 있다. 또한, 제1 및 제2 게이트 전극들(245, 250)을 마스크들로 이용하여 제1 및 제2 액티브 패턴들(230, 235)에 불순물들을 주입함으로써, 제1 및 제2 액티브 패턴들(230, 235)에 각기 소스 영역들 및 드레인 영역들을 형성할 수 있다.Although not shown, gate lines electrically connected to the first and second gate electrodes 245 and 250 may be formed on the gate insulating layer 240 of the display region III and the peripheral region IV. In addition, by implanting impurities into the first and second active patterns 230 and 235 using the first and second gate electrodes 245 and 250 as masks, the first and second active patterns 230 Source regions and drain regions may be formed in each of 235.

층간 절연층(290)은 제1 및 제2 게이트 전극들(245, 250)을 덮으며 게이트 절연층(240) 상에 형성될 수 있다. 층간 절연층(290)은 실리콘 화합물, 투명 수지 등을 사용하여 형성될 수 있다. 또한, 층간 절연층(290)은 프린팅 공정, 스핀 코팅 공정, 화학 기상 증착 공정 등을 이용하여 형성될 수 있다.The interlayer insulating layer 290 may be formed on the gate insulating layer 240 to cover the first and second gate electrodes 245 and 250. The interlayer insulating layer 290 may be formed using a silicone compound, a transparent resin, or the like. In addition, the interlayer insulating layer 290 may be formed using a printing process, a spin coating process, a chemical vapor deposition process, or the like.

층간 절연층(290)을 부분적으로 식각하여 제1 및 제2 액티브 패턴들(230, 235)의 드레인 영역들 및 소스 영역들을 노출시키는 콘택홀들을 형성할 수 있다. 이러한 콘택홀들을 채우면서 층간 절연층(290) 상에 제1 드레인 전극들(255), 제1 소스 전극들(260), 제2 드레인 전극들(265) 및 제2 소스 전극들(270)을 형성할 수 있다. 이와 동시에 표시 및 주변 영역들(III, IV)의 층간 절연층(290) 상에 데이터 라인들(295, 300)을 형성할 수 있다. 이러한 데이터 라인들(295, 300)은 제1 및 제2 소스 전극들(260, 270)에 전기적으로 접속될 수 있다.The interlayer insulating layer 290 may be partially etched to form contact holes exposing the drain regions and the source regions of the first and second active patterns 230 and 235. The first drain electrodes 255, the first source electrodes 260, the second drain electrodes 265 and the second source electrodes 270 are formed on the interlayer insulating layer 290 while filling these contact holes. Can be formed. At the same time, data lines 295 and 300 may be formed on the interlayer insulating layer 290 in the display and peripheral regions III and IV. These data lines 295 and 300 may be electrically connected to the first and second source electrodes 260 and 270.

예시적인 실시예들에 있어서, 층간 절연층(290) 상에 상기 콘택홀들을 채우면서 도전층(도시되지 않음)을 형성한 후, 상기 도전층을 패터닝하여 제1 및 제2 드레인 전극들(255, 265), 제1 및 제2 소스 전극들(260, 270), 그리고 데이터 라인들(295, 300)을 수득할 수 있다. 상기 도전층은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 도전층은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 도전층은 프린팅 공정, 스퍼터링 공정, 진공 증착 공정, 화학 기상 증착 공정 등을 이용하여 형성될 수 있다.In example embodiments, after forming a conductive layer (not shown) while filling the contact holes on the interlayer insulating layer 290, the first and second drain electrodes 255 are patterned by patterning the conductive layer. , 265), first and second source electrodes 260 and 270, and data lines 295 and 300 may be obtained. The conductive layer may be formed of a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like. For example, the conductive layer is aluminum, an alloy containing aluminum, aluminum nitride, silver, an alloy containing silver, tungsten, tungsten nitride, copper, an alloy containing copper, nickel, chromium, chromium nitride, molybdenum , Alloys containing molybdenum, titanium, titanium nitride, platinum, tantalum, tantalum nitride, neodymium, scandium, strontium ruthenium oxide, zinc oxide, indium tin oxide, tin oxide, indium oxide, gallium oxide, indium zinc oxide, etc. Can be done. These may be used alone or in combination with each other. In addition, the conductive layer may be formed using a printing process, a sputtering process, a vacuum deposition process, a chemical vapor deposition process, or the like.

제1 및 제2 드레인 전극들(255, 265)은 각기 제1 및 제2 액티브 패턴들(230, 235)의 드레인 영역들에 접속될 수 있고, 제1 및 제2 소스 전극들(260, 270)은 각기 제1 및 제2 액티브 패턴들(230, 235)의 소스 영역들에 접속될 수 있다. 제1 및 제2 드레인 전극들(255, 265)과 제1 및 제2 소스 전극들(260, 270)의 형성에 따라, 기판(220) 상부에는 제1 트랜지스터들(275)과 제2 트랜지스터들(280)이 형성될 수 있다. 제1 트랜지스터들(275) 및 제2 트랜지스터들(280)은 각기 표시 영역(III) 및 주변 영역(IV)에 형성될 수 있다.The first and second drain electrodes 255 and 265 may be connected to the drain regions of the first and second active patterns 230 and 235, respectively, and the first and second source electrodes 260 and 270 ) May be connected to source regions of the first and second active patterns 230 and 235, respectively. According to the formation of the first and second drain electrodes 255 and 265 and the first and second source electrodes 260 and 270, the first transistors 275 and the second transistors are formed on the substrate 220. 280 may be formed. The first transistors 275 and the second transistors 280 may be formed in the display area III and the peripheral area IV, respectively.

도 6에 예시한 바와 같이, 데이터 라인들(295, 300)을 형성하는 동안, 주변 영역(IV)에는 최외곽의 데이터 라인(303)에 인접하는 금속층 패턴(305)이 동시에 형성될 수 있다. 예시적인 실시예들에 따르면, 차단 구조물의 절연층 패턴은 층간 절연층(290) 상에 직접 형성되기 어려울 수 있다. 층간 절연층(290)과 상기 차단 구조물의 절연층 패턴 사이에 금속층 패턴(305)을 개재시킬 경우에는 상기 차단 구조물의 절연층 패턴이 상대적으로 용이하게 형성될 수 있다. 예를 들면, 금속층 패턴(305)은 상기 차단 구조물의 구조적인 안정성을 향상시킬 수 있다. 후술하는 바와 같이, 상기 표시 장치가 제1 내지 제3 차단 구조물들(370, 380, 390)(도 7 참조)을 구비할 경우, 금속층 패턴(305)은 제3 차단 구조물(390)의 제3 금속층 패턴에 해당될 수 있다. 여기서, 최외곽의 데이터 라인(303)의 일부(303)는 제2 차단 구조물(380)의 제2 금속층 패턴이 될 수 있으며, 후속하여 형성되는 보호 부재(340)의 일부가 제1 차단 구조물(370)의 제1 금속층 패턴에 해당될 수 있다.As illustrated in FIG. 6, while the data lines 295 and 300 are formed, a metal layer pattern 305 adjacent to the outermost data line 303 may be simultaneously formed in the peripheral area IV. According to exemplary embodiments, the insulating layer pattern of the blocking structure may be difficult to be formed directly on the interlayer insulating layer 290. When the metal layer pattern 305 is interposed between the interlayer insulating layer 290 and the insulating layer pattern of the blocking structure, the insulating layer pattern of the blocking structure may be formed relatively easily. For example, the metal layer pattern 305 may improve structural stability of the blocking structure. As will be described later, when the display device includes the first to third blocking structures 370, 380, and 390 (see FIG. 7), the metal layer pattern 305 is a third blocking structure of the third blocking structure 390. It may correspond to a metal layer pattern. Here, a part 303 of the outermost data line 303 may be a second metal layer pattern of the second blocking structure 380, and a part of the subsequent protective member 340 is the first blocking structure ( It may correspond to the first metal layer pattern of 370.

표시 영역(III)의 제1 트랜지스터들(275) 및 데이터 라인(295)과 주변 영역(IV)의 제2 트랜지스터들(280) 및 주변 회로들을 덮는 절연층(310)이 층간 절연층(290) 상에 형성될 수 있다. 절연층(310)은 최외곽의 데이터 라인(300)의 일측을 커버하도록 연장될 수 있다. 절연층(310)은 폴리이미드계 수지, 포토레지스트, 아크릴계 수지, 폴리아미드계 수지, 실록산(siloxane)계 수지 등과 같은 유기 물질을 사용하여 형성될 수 있다. 예를 들면, 절연층(310)은 프린팅 공정, 잉크젯 공정, 스핀 코팅 공정 등을 이용하여 형성될 수 있다. 선택적으로는, 실리콘 화합물, 금속 산화물 등의 무기 물질로 사용하여 절연층(310)을 형성할 수도 있다.The insulating layer 310 covering the first transistors 275 and the data line 295 in the display area III and the second transistors 280 and the peripheral circuits in the peripheral area IV is an interlayer insulating layer 290 It can be formed on. The insulating layer 310 may extend to cover one side of the outermost data line 300. The insulating layer 310 may be formed using an organic material such as a polyimide resin, a photoresist, an acrylic resin, a polyamide resin, or a siloxane resin. For example, the insulating layer 310 may be formed using a printing process, an inkjet process, a spin coating process, or the like. Optionally, the insulating layer 310 may be formed by using an inorganic material such as a silicon compound or a metal oxide.

예시적인 실시예들에 있어서, 절연층(310)을 형성하는 동안 주변 영역(IV)에는 절연층 패턴들(325, 330)이 형성될 수 있다. 즉, 절연층(310)과 절연층 패턴들(325, 330)은 동시에 형성될 수 있다. 여기서, 하나의 절연층 패턴(325)은 최외곽의 데이터 라인(300)의 일부 상에 형성될 수 있고, 다른 하나의 절연층 패턴(330)은 금속층 패턴(305) 상에 형성될 수 있다. 최외곽의 데이터 라인(300)의 일측은 절연층(310)에 의해 덮일 수 있고, 최외곽의 데이터 라인(300)의 타측은 절연층 패턴(325)에 의해 커버될 수 있다. 상술한 바와 같이, 최외곽의 데이터 라인(300) 및 금속층 패턴(305) 상에 유기 물질로 이루어진 절연층 패턴들(325, 330)이 상대적으로 용이하게 형성될 수 있다.In example embodiments, the insulating layer patterns 325 and 330 may be formed in the peripheral region IV while the insulating layer 310 is formed. That is, the insulating layer 310 and the insulating layer patterns 325 and 330 may be formed at the same time. Here, one insulating layer pattern 325 may be formed on a part of the outermost data line 300, and the other insulating layer pattern 330 may be formed on the metal layer pattern 305. One side of the outermost data line 300 may be covered by the insulating layer 310, and the other side of the outermost data line 300 may be covered by the insulating layer pattern 325. As described above, the insulating layer patterns 325 and 330 made of an organic material may be relatively easily formed on the outermost data line 300 and the metal layer pattern 305.

다시 6을 참조하면, 표시 영역(III)의 절연층(335)을 부분적으로 식각하여 제1 트랜지스터들(275)의 제1 드레인 전극들(255)을 노출시키는 콘택홀들을 형성할 수 있다. 상기 콘택 홀들을 채우면서 표시 영역(III)의 절연층(335) 상에 콘택들(315)과 제1 전극들(335)을 형성할 수 있다. 이 때, 주변 영역(IV)의 절연층(310) 및 최외곽의 데이터 라인(300) 상에는 보호 부재(340)가 형성될 수 있다. 제1 전극들(255)과 보호 부재(340)는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 또한, 제1 전극들(255)과 보호 부재(340)는 스퍼터링 공정, 프린팅 공정, 화학 기상 증착 공정, 진공 증착 공정 등을 이용하여 수득될 수 있다.Referring back to 6, the insulating layer 335 of the display region III may be partially etched to form contact holes exposing the first drain electrodes 255 of the first transistors 275. Contacts 315 and first electrodes 335 may be formed on the insulating layer 335 of the display area III while filling the contact holes. In this case, a protection member 340 may be formed on the insulating layer 310 of the peripheral area IV and the outermost data line 300. The first electrodes 255 and the protection member 340 may be formed of a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like. In addition, the first electrodes 255 and the protection member 340 may be obtained using a sputtering process, a printing process, a chemical vapor deposition process, a vacuum deposition process, or the like.

제1 전극들(335)은 각기 절연층(330)에 형성된 콘택들(315)을 통해 제1 드레인 전극들(255)에 각기 전기적으로 연결될 수 있다. 보호 부재(340)는 주변 영역(IV)에서 절연층(310)의 상면으로부터 최외곽의 데이터 라인(300)의 노출된 부분을 커버하면서 절연층 패턴(325)의 상면까지 연장될 수 있다. 예시적인 실시예들에 있어서, 최외곽의 데이터 라인(300) 상에 형성되는 보호 부재(340)의 일부가 제1 차단 구조물(370)의 제1 금속층 패턴으로 기능할 수 있다. 보호 부재(340)는 제2 트랜지스터들(280) 및 최외곽의 데이터 라인(300) 외에도 게이트 드라이버, 데이터 드라이버, 타이밍 컨트롤러 등을 포함하는 상기 주변 회로를 정전기, 충격 등으로부터 보호하는 기능할 수행할 수 있다.Each of the first electrodes 335 may be electrically connected to the first drain electrodes 255 through contacts 315 formed on the insulating layer 330, respectively. The protection member 340 may extend from the upper surface of the insulating layer 310 to the upper surface of the insulating layer pattern 325 while covering the exposed portion of the outermost data line 300 in the peripheral region IV. In example embodiments, a part of the protection member 340 formed on the outermost data line 300 may function as a first metal layer pattern of the first blocking structure 370. In addition to the second transistors 280 and the outermost data line 300, the protection member 340 functions to protect the peripheral circuits including a gate driver, a data driver, and a timing controller from static electricity and shock. I can.

도 7을 참조하면, 표시 영역(III)의 제1 전극들(335)과 절연층(310) 상에 제1 전극들(335)을 부분적으로 노출시키는 개구들을 갖는 화소 정의막(345)을 형성할 수 있다. 이 경우, 주변 영역(IV)의 보호 부재(340) 상에는 제1 절연층 패턴(320), 제2 절연층 패턴(350), 제5 절연층 패턴(355) 및 제6 절연층 패턴(360)이 형성될 수 있다. 제1 절연층 패턴(320)은 보호 부재(340) 상에 형성될 수 있으며, 제3 절연층 패턴은 보호 부재(340)와 이미 형성된 하나의 절연층 패턴(325) 상에 형성될 수 있다. 제5 및 제6 절연층 패턴들(355, 360)은 미리 형성된 다른 하나의 절연층 패턴(330) 상에 순차적으로 형성될 수 있다. 도시하지는 않았지만, 제6 절연층 패턴(360)은 화소 정의막(345) 상에 스페이서를 형성하는 과정 동안 수득될 수 있다. 예를 들면, 하프톤 마스크, 하프톤 슬릿 마스크 등을 이용하여 화소 정의막(345)과 상기 스페이서를 표시 영역(III)에 형성하는 동안, 주변 영역(III)에는 제1 절연층 패턴(320), 제3 절연층 패턴(350), 제5 절연층 패턴(355) 및 제6 절연층 패턴(360)이 형성될 수 있다.Referring to FIG. 7, a pixel defining layer 345 having openings partially exposing the first electrodes 335 is formed on the first electrodes 335 and the insulating layer 310 in the display area III. can do. In this case, the first insulating layer pattern 320, the second insulating layer pattern 350, the fifth insulating layer pattern 355, and the sixth insulating layer pattern 360 are on the protective member 340 of the peripheral area IV. Can be formed. The first insulating layer pattern 320 may be formed on the protective member 340, and the third insulating layer pattern may be formed on the protective member 340 and one insulating layer pattern 325 already formed. The fifth and sixth insulating layer patterns 355 and 360 may be sequentially formed on the other previously formed insulating layer pattern 330. Although not shown, the sixth insulating layer pattern 360 may be obtained during the process of forming a spacer on the pixel defining layer 345. For example, while the pixel defining layer 345 and the spacer are formed in the display area III using a halftone mask, a halftone slit mask, or the like, a first insulating layer pattern 320 is formed in the peripheral area III. , A third insulating layer pattern 350, a fifth insulating layer pattern 355, and a sixth insulating layer pattern 360 may be formed.

이러한 제1 절연층 패턴(320)의 형성에 따라, 보호 부재(340)의 일부에 해당되는 제1 금속층 패턴과 제1 절연층 패턴(320)을 포함하는 제1 차단 구조물(370)이 수득될 수 있다. 또한, 제1 절연층 패턴(320)에 따라 이전에 형성된 절연층 패턴들(325)은 각기 제2 절연층 패턴 및 제4 절연층 패턴으로 호칭될 수 있다. 따라서, 제2 금속층 패턴(303), 제2 절연층 패턴(325) 및 제3 절연층 패턴(350)을 포함하는 제2 차단 구조물(380)이 최외곽의 데이터 라인(300) 상에 형성될 수 있다. 또한, 제3 금속층 패턴(305), 제4 절연층 패턴(330), 제5 절연층 패턴(355) 및 제6 절연층 패턴(360)을 포함하는 제3 차단 구조물(390)이 제2 차단 구조물(380)에 인접하여 형성될 수 있다. According to the formation of the first insulating layer pattern 320, a first blocking structure 370 including a first metal layer pattern and a first insulating layer pattern 320 corresponding to a part of the protection member 340 may be obtained. I can. In addition, the insulating layer patterns 325 previously formed according to the first insulating layer pattern 320 may be referred to as a second insulating layer pattern and a fourth insulating layer pattern, respectively. Accordingly, the second blocking structure 380 including the second metal layer pattern 303, the second insulating layer pattern 325, and the third insulating layer pattern 350 is formed on the outermost data line 300. I can. In addition, the third blocking structure 390 including the third metal layer pattern 305, the fourth insulating layer pattern 330, the fifth insulating layer pattern 355, and the sixth insulating layer pattern 360 is a second blocking layer. It may be formed adjacent to the structure 380.

예시적인 실시예들에 있어서, 화소 정의막(345)과 제1 절연층 패턴(320), 제3 절연층 패턴(350), 제5 절연층 패턴(355) 및 제6 절연층 패턴(360)은 각기 유기 물질을 사용하여 형성될 수 있다. 예를 들면, 화소 정의막(345), 제1 절연층 패턴(320), 제3 절연층 패턴(350), 제5 절연층 패턴(355) 및 제6 절연층 패턴(360)은 폴리이미드계 수지, 포토레지스트, 폴리아크릴계 수지, 폴리아미드계 수지, 아크릴계 수지 등을 사용하여 형성될 수 있다. 또한, 화소 정의막(345), 제1 절연층 패턴(320), 제3 절연층 패턴(350), 제5 절연층 패턴(355) 및 제6 절연층 패턴(360)은 프린팅 공정, 잉크젯 공정, 스핀 코팅 공정 등을 통해 형성될 수 있다.In example embodiments, the pixel defining layer 345, the first insulating layer pattern 320, the third insulating layer pattern 350, the fifth insulating layer pattern 355, and the sixth insulating layer pattern 360 Each can be formed using organic materials. For example, the pixel defining layer 345, the first insulating layer pattern 320, the third insulating layer pattern 350, the fifth insulating layer pattern 355, and the sixth insulating layer pattern 360 are polyimide-based. It can be formed using resin, photoresist, polyacrylic resin, polyamide resin, acrylic resin, or the like. In addition, the pixel defining layer 345, the first insulating layer pattern 320, the third insulating layer pattern 350, the fifth insulating layer pattern 355, and the sixth insulating layer pattern 360 are a printing process and an inkjet process. , It may be formed through a spin coating process.

화소 정의막(345)의 개구들에 의해 노출되는 제1 전극들(335) 상에는 발광층들(365)이 형성될 수 있다. 발광층들(365)을 형성하는 공정에 있어서, 각각의 제1 전극들(335) 상에 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 순차적으로 형성할 수 있다. 여기서, 유기 발광층은 상기 표시 장치의 픽셀들의 종류에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 사용하여 형성될 수 있다. 선택적으로는, 상기 유기 발광층은 백색광을 발생시킬 수 있도록 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 형성될 수도 있다.Emission layers 365 may be formed on the first electrodes 335 exposed by the openings of the pixel defining layer 345. In the process of forming the emission layers 365, an organic emission layer EL, a hole injection layer HIL, a hole transport layer HTL, an electron transport layer ETL, and electron injection are formed on each of the first electrodes 335 Layers (EIL) and the like may be sequentially formed. Here, the organic emission layer may be formed using light-emitting materials capable of generating different color lights such as red light, green light, and blue light according to the type of pixels of the display device. Optionally, the organic light emitting layer may be formed by stacking a plurality of light emitting materials capable of generating different color lights such as red light, green light, and blue light so as to generate white light.

예시적인 실시예들에 있어서, 표시 영역(III)에 발광층들(365)을 형성하기 위하여 마스크(도시되지 않음)를 화소 정의막(345) 및 상기 스페이서 상에 배치하는 동안, 주변 영역(IV)에 형성된 제2 차단 구조물(380) 및/또는 제3 차단 구조물(390)이 상기 마스크로 인한 하부 구조물들의 손상을 방지할 수 있다. 예를 들면, 제2 차단 구조물(380) 및/또는 제3 차단 구조물(390)이 상기 마스크에 접촉됨으로써, 상기 하부 구조물과 상기 마스크의 접촉으로 인한 상기 하부 구조물의 손상을 방지할 수 있다.In example embodiments, while a mask (not shown) is disposed on the pixel defining layer 345 and the spacer to form the emission layers 365 in the display area III, the peripheral area IV The second blocking structure 380 and/or the third blocking structure 390 formed in the mask may prevent damage to the lower structures due to the mask. For example, by contacting the second blocking structure 380 and/or the third blocking structure 390 with the mask, damage to the lower structure due to the contact between the lower structure and the mask may be prevented.

발광층들(365), 화소 정의막(345) 및 상기 스페이서 상에는 제2 전극(370)이 형성될 수 있다. 제2 전극(370)은 화소 정의막(345)에 접촉되는 보호 부재(340)의 일부 상으로 연장될 수 있다. 제2 전극(370)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.A second electrode 370 may be formed on the emission layers 365, the pixel defining layer 345, and the spacer. The second electrode 370 may extend over a portion of the protective member 340 in contact with the pixel defining layer 345. The second electrode 370 may be formed of a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like.

도 7에 예시한 바와 같이, 표시 영역(III)의 표시 구조물들과 주변 영역(IV)의 제1 내지 제3 차단 구조물들(370, 380, 390)을 덮는 제1 유기층(395)이 형성될 수 있다. 제1 유기층(395)은 폴리이미드계 수지, 폴리아크릴계 수지, 폴리아미드계 수지 등을 사용하여 형성될 수 있다. 또한, 제1 유기층(395)은 프린팅 공정, 잉크젯 공정, 스핀 코팅 공정, 진공 증착 공정 등을 이용하여 수득될 수 있다. 예시적인 실시예들에 있어서, 전술한 수지를 형성할 수 있는 모노머를 상기 표시 구조물들과 제1 내지 제3 차단 구조물들(370, 380, 390) 상에 도포한 후에, 이러한 모노머에 열 처리 또는 자외선 처리를 수행하여 제1 유기층(395)을 수득할 수 있다. 이와 같은 제1 유기층(395)을 형성하는 동안, 제1 차단 구조물(370)이 제1 유기층(395)의 주변 영역(IV)으로의 누출을 일차적으로 차단할 수 있다.As illustrated in FIG. 7, a first organic layer 395 covering the display structures in the display area III and the first to third blocking structures 370, 380, and 390 in the peripheral area IV is formed. I can. The first organic layer 395 may be formed using a polyimide resin, a polyacrylic resin, a polyamide resin, or the like. In addition, the first organic layer 395 may be obtained using a printing process, an ink jet process, a spin coating process, a vacuum deposition process, or the like. In exemplary embodiments, after applying the monomer capable of forming the above-described resin on the display structures and the first to third blocking structures 370, 380, 390, heat treatment or The first organic layer 395 may be obtained by performing ultraviolet treatment. While forming the first organic layer 395 as described above, the first blocking structure 370 may primarily block leakage of the first organic layer 395 to the peripheral region IV.

제1 유기층(395) 상에는 제1 무기층(400)이 형성될 수 있다. 제1 무기층(400)은 금속 화합물을 진공 증착 공정, 스퍼터링 공정, 화학 기상 증착 공정 등으로 증착하여 수득될 수 있다.A first inorganic layer 400 may be formed on the first organic layer 395. The first inorganic layer 400 may be obtained by depositing a metal compound through a vacuum deposition process, a sputtering process, a chemical vapor deposition process, or the like.

도시하지는 않았지만, 제1 무기층(400) 상에 추가적인 유기층과 추가적인 무기층을 교대로 적층하여 도 1을 참조하여 설명한 표시 장치(10)와 실질적으로 동일하거나 유사한 구성을 가지는 표시 장치를 수득할 수 있다. 선택적으로는, 제1 무기층(400) 상에 2 이상의 유기층들과 2 이상의 무기층들을 교대로 적층할 수 있다.Although not shown, a display device having a configuration substantially the same as or similar to the display device 10 described with reference to FIG. 1 can be obtained by alternately stacking an additional organic layer and an additional inorganic layer on the first inorganic layer 400. have. Optionally, two or more organic layers and two or more inorganic layers may be alternately stacked on the first inorganic layer 400.

도 8은 본 발명의 또 다른 실시예들에 따른 표시 장치를 나타내는 단면도이다. 도 8에 예시한 표시 장치에 있어서, 도 1을 참조하여 설명한 구성 요소들에 대해서는 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 상세한 설명은 생략한다.8 is a cross-sectional view illustrating a display device according to still another exemplary embodiment of the present invention. In the display device illustrated in FIG. 8, the same reference numerals are used for the components described with reference to FIG. 1, and detailed descriptions of these components are omitted.

도 8을 참조하면, 상기 표시 장치는 픽셀들 사이의 영역에 배치되는 하나 이상의 추가적인 차단 구조물(185)을 포함할 수 있다. 야기서, 픽셀들은 각기 제1 내지 제3 차단 구조물들(98, 100. 115)을 포함할 수 있다.Referring to FIG. 8, the display device may include one or more additional blocking structures 185 disposed in a region between pixels. As a result, the pixels may include first to third blocking structures 98 and 100. 115, respectively.

또 다른 예시적인 실시예들에 있어서, 상기 표시 장치는 3개의 추가적인 차단 구조물들(185)을 포함할 수 있다. 이들 추가적인 차단 구조물들(185)은 동일한 숫자의 차단 패턴들을 포함할 수 있으며, 이에 따라 추가적인 차단 구조물들(185)은 실질적으로 동일한 높이들을 가질 수 있다. 이 경우, 추가적인 차단 구조물들(185)은 각기 제3 차단 구조물(115)의 제3 높이와 실질적으로 동일하거나 유사한 높이를 가질 수 있다. 선택적으로는, 추가적인 차단 구조물들(185)은 서로 다른 높이들을 가질 수도 있다.In still other exemplary embodiments, the display device may include three additional blocking structures 185. These additional blocking structures 185 may include the same number of blocking patterns, and accordingly, the additional blocking structures 185 may have substantially the same heights. In this case, each of the additional blocking structures 185 may have a height substantially equal to or similar to the third height of the third blocking structure 115. Optionally, the additional blocking structures 185 may have different heights.

도 8에 예시한 바와 같이, 각각의 추가적인 차단 구조물(185)은 제1 절연층 패턴(190), 제2 절연층 패턴(193), 제3 절연층 패턴(194), 금속층 패턴(195), 제4 절연층 패턴(198), 제5 절연층 패턴(200) 및 제6 절연층 패턴(203)을 포함할 수 있다. 제1 절연층 패턴(185), 제2 절연층 패턴(193) 및 제3 절연층 패턴(194)은 각기 버퍼층(25), 게이트 절연층(30) 및 층간 절연층(45)과 실질적으로 동일하거나 유사한 물질들을 포함할 수 있다. 추가적인 차단 구조물(185)의 금속층 패턴(195)은 데이터 라인들(50, 55)과 실질적으로 동일하거나 유사한 물질들을 포함할 수 있다. 또한, 제4 절연층 패턴(198), 제5 절연층 패턴(200) 및 제6 절연층 패턴(203)은 각기 절연층(60), 화소 정의막(80) 및 스페이서와 실질적으로 동일하거나 유사한 물질들을 포함할 수 있다.As illustrated in FIG. 8, each of the additional blocking structures 185 includes a first insulating layer pattern 190, a second insulating layer pattern 193, a third insulating layer pattern 194, a metal layer pattern 195, A fourth insulating layer pattern 198, a fifth insulating layer pattern 200, and a sixth insulating layer pattern 203 may be included. The first insulating layer pattern 185, the second insulating layer pattern 193, and the third insulating layer pattern 194 are substantially the same as the buffer layer 25, the gate insulating layer 30, and the interlayer insulating layer 45, respectively. Or similar materials. The metal layer pattern 195 of the additional blocking structure 185 may include materials that are substantially the same as or similar to the data lines 50 and 55. In addition, the fourth insulating layer pattern 198, the fifth insulating layer pattern 200, and the sixth insulating layer pattern 203 are each substantially the same or similar to the insulating layer 60, the pixel defining layer 80, and the spacer. Materials may be included.

또 다른 예시적인 실시예들에 따르면, 상기 표시 장치가 인접하는 픽셀들 사이에 배치되는 추가적인 차단 구조물들(185)을 포함할 수 있으므로, 발광층들(85)을 형성하는 마스킹 공정 동안에 표시 구조물들을 포함하는 하부 구조물들이 손상을 입는 현상을 보다 효과적으로 방지할 수 있다. According to still other exemplary embodiments, since the display device may include additional blocking structures 185 disposed between adjacent pixels, display structures are included during the masking process of forming the emission layers 85 It is possible to more effectively prevent the phenomenon that the substructures are damaged.

상술한 바에 있어서는, 본 발명의 예시적인 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법에 대해 도면들을 참조하여 설명하였지만, 상술한 실시예들은 예시적인 것으로서, 특허청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정, 변형 및 변경될 수 있을 것이다.In the foregoing description, a display device and a method of manufacturing a display device according to exemplary embodiments of the present invention have been described with reference to the drawings, but the above-described embodiments are exemplary, and the technical description of the present invention described in the claims It may be modified, transformed, and changed by a person having ordinary knowledge in the relevant technical field without departing from the spirit.

본 발명은 표시 장치를 포함하는 다양한 전기 및 전자 기기들에 적용되어, 상기 전기 및 전자 기기들의 내구성, 신뢰성 등을 향상시킬 수 있다. 예를 들면, 본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 디지털 카메라, 비디오 캠코더, 휴대폰, 스마트폰, 스마트 패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어, 네비게이션, 비디오 폰, 감시 시스템, 추적 시스템, 동작 감지 시스템, 이미지 안정화 시스템 등에 적용될 수 있다.The present invention may be applied to various electric and electronic devices including a display device, and thus durability and reliability of the electric and electronic devices may be improved. For example, display devices according to exemplary embodiments of the present invention include a computer, a notebook computer, a digital camera, a video camcorder, a mobile phone, a smart phone, a smart pad, a PMP (PMP), a PDA (PDA), an MP3 player, a navigation device, It can be applied to video phones, surveillance systems, tracking systems, motion detection systems, and image stabilization systems.

10: 표시 장치 20, 220: 기판
25, 225: 버퍼층 30, 240: 게이트 절연층
35, 275: 제1 트랜지스터들 40, 280: 제2 트랜지스터들
45, 290: 층간 절연층 50, 55, 295, 300: 데이터 라인
60, 310: 절연층 65, 335: 제1 전극
70, 340: 보호 부재 75, 315: 콘택
80, 345: 화소 정의막 85, 365: 발광층
90, 370: 제2 전극 98, 100', 370: 제1 차단 구조물
100. 115', 380: 제2 차단 구조물 115, 390: 제3 차단 구조물
160: 제4 차단 구조물 140, 395: 제1 유기층
145, 400: 제1 무기층 150: 제2 유기층
155: 제2 무기층 185: 추가 차단 구조물
10: display device 20, 220: substrate
25, 225: buffer layer 30, 240: gate insulating layer
35, 275: first transistors 40, 280: second transistors
45, 290: interlayer insulating layer 50, 55, 295, 300: data line
60, 310: insulating layer 65, 335: first electrode
70, 340: protective member 75, 315: contact
80, 345: pixel defining layer 85, 365: light emitting layer
90, 370: second electrode 98, 100', 370: first blocking structure
100. 115', 380: second blocking structure 115, 390: third blocking structure
160: fourth blocking structure 140, 395: first organic layer
145, 400: first inorganic layer 150: second organic layer
155: second inorganic layer 185: additional blocking structure

Claims (16)

표시 영역과 주변 영역을 포함하는 기판:
상기 기판의 표시 영역에 배치되는 표시 구조물:
상기 표시 구조물 상에 배치되는 유기층;
상기 기판의 주변 영역에 배치되는 금속층; 및
상기 금속층 상에 배치되는 복수의 차단 구조물들을 포함하는 표시 장치.
Substrate including display area and peripheral area:
Display structure disposed in the display area of the substrate:
An organic layer disposed on the display structure;
A metal layer disposed in a peripheral area of the substrate; And
A display device including a plurality of blocking structures disposed on the metal layer.
제1항에 있어서, 상기 기판의 주변 영역에 배치되며, 상기 금속층과 적어도 부분적으로 중첩되는 보호 부재를 더 포함하는 것을 특징으로 하는 표시 장치.The display device of claim 1, further comprising a protection member disposed in a peripheral area of the substrate and at least partially overlapping the metal layer. 제2항에 있어서, 상기 표시 구조물은 제1 전극, 발광층 및 제2 전극을 포함하며, 상기 보호 부재는 상기 제2 전극에 전기적으로 연결되는 것을 특징으로 하는 표시 장치.The display device of claim 2, wherein the display structure includes a first electrode, a light emitting layer, and a second electrode, and the protection member is electrically connected to the second electrode. 제1항에 있어서, 상기 차단 구조물들은 상기 금속층에 직접 접촉되는 것을 특징으로 하는 표시 장치.The display device of claim 1, wherein the blocking structures directly contact the metal layer. 제1항에 있어서, 상기 금속층은 최외곽의 배선을 포함하는 것을 특징으로 하는 표시 장치.The display device of claim 1, wherein the metal layer includes an outermost wiring. 제1항에 있어서, 상기 기판의 표시 영역에 배치되는 트랜지스터를 더 포함하며, 상기 금속층은 상기 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치.The display device of claim 1, further comprising a transistor disposed in the display area of the substrate, wherein the metal layer comprises the same material as the source electrode and the drain electrode of the transistor. 제1항에 있어서, 상기 기판의 표시 영역에 배치되는 트랜지스터를 더 포함하며, 상기 금속층은 상기 트랜지스터의 소스 전극 및 드레인 전극과 동시에 형성되는 것을 특징으로 하는 표시 장치.The display device of claim 1, further comprising a transistor disposed in a display area of the substrate, wherein the metal layer is formed simultaneously with a source electrode and a drain electrode of the transistor. 제1항에 있어서, 상기 유기층은 상기 차단 구조물들과 이격되는 것을 특징으로 하는 표시 장치.The display device of claim 1, wherein the organic layer is spaced apart from the blocking structures. 제1항에 있어서, 상기 유기층 상에 배치되는 복수의 무기층들을 더 포함하며, 상기 유기층은 상기 무기층들 사이에 개재되는 것을 특징으로 하는 표시 장치.The display device of claim 1, further comprising a plurality of inorganic layers disposed on the organic layer, wherein the organic layer is interposed between the inorganic layers. 제9항에 있어서, 상기 무기층들은 상기 기판의 주변 영역에서 서로 접촉되는 것을 특징으로 하는 표시 장치.The display device of claim 9, wherein the inorganic layers are in contact with each other in a peripheral area of the substrate. 제1항에 있어서, 상기 기판의 주변 영역에 배치되는 추가적인 금속층을 더 포함하며, 상기 추가적인 금속층은 상기 금속층과 이격되는 것을 특징으로 하는 표시 장치.The display device of claim 1, further comprising an additional metal layer disposed in a peripheral area of the substrate, wherein the additional metal layer is spaced apart from the metal layer. 제11항에 있어서, 상기 추가적인 금속층 및 상기 금속층 중의 적어도 하나는 최외곽의 배선을 포함하는 것을 특징으로 하는 표시 장치.The display device of claim 11, wherein at least one of the additional metal layer and the metal layer includes an outermost wiring. 제1항에 있어서, 상기 기판의 주변 영역에서 상기 기판을 적어도 부분적으로 노출시키는 절연층을 더 포함하며, 상기 금속층은 상기 절연층 상에 배치되는 것을 특징으로 하는 표시 장치.The display device of claim 1, further comprising an insulating layer that at least partially exposes the substrate in a peripheral region of the substrate, wherein the metal layer is disposed on the insulating layer. 제1항에 있어서, 상기 차단 구조물들은 서로 다른 높이들을 가지는 것을 특징으로 하는 표시 장치.The display device of claim 1, wherein the blocking structures have different heights. 제12항에 있어서, 상기 차단 구조물들은 동일한 높이들을 가지는 것을 특징으로 하는 표시 장치.The display device of claim 12, wherein the blocking structures have the same heights. 표시 영역과 주변 영역을 가지는 기판;
상기 기판의 표시 영역에 배치되는 표시 구조물;
상기 표시 구조물 상에 배치되는 유기층;
상기 기판의 주변 영역에 배치되는 금속층; 및
상기 금속층 상에 배치되는 복수의 돌출부들을 포함하는 표시 장치.
A substrate having a display area and a peripheral area;
A display structure disposed in the display area of the substrate;
An organic layer disposed on the display structure;
A metal layer disposed in a peripheral area of the substrate; And
A display device including a plurality of protrusions disposed on the metal layer.
KR1020210020393A 2013-09-30 2021-02-16 Display devices and methods of manufacturing display devices KR102419499B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210020393A KR102419499B1 (en) 2013-09-30 2021-02-16 Display devices and methods of manufacturing display devices
KR1020220082913A KR102607592B1 (en) 2021-02-16 2022-07-06 Display devices and methods of manufacturing display devices
KR1020230164832A KR20230164632A (en) 2021-02-16 2023-11-23 Display devices and methods of manufacturing display devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130116436A KR102218573B1 (en) 2013-09-30 2013-09-30 Display devices and methods of manufacturing display devices
KR1020210020393A KR102419499B1 (en) 2013-09-30 2021-02-16 Display devices and methods of manufacturing display devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130116436A Division KR102218573B1 (en) 2013-09-30 2013-09-30 Display devices and methods of manufacturing display devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220082913A Division KR102607592B1 (en) 2021-02-16 2022-07-06 Display devices and methods of manufacturing display devices

Publications (2)

Publication Number Publication Date
KR20210021334A true KR20210021334A (en) 2021-02-25
KR102419499B1 KR102419499B1 (en) 2022-07-12

Family

ID=82419741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210020393A KR102419499B1 (en) 2013-09-30 2021-02-16 Display devices and methods of manufacturing display devices

Country Status (1)

Country Link
KR (1) KR102419499B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149320A1 (en) * 2001-02-01 2002-10-17 Junya Maruyama Display device and manufacturing method thereof
US20070046193A1 (en) * 2005-08-26 2007-03-01 Samsung Electronics Co., Ltd. Organic light emitting diode with enhanced luminance and light uniformity
KR20090052277A (en) * 2007-11-20 2009-05-25 세이코 엡슨 가부시키가이샤 Method for manufacturing organic electroluminescent device and organic electroluminescent device
US20110006336A1 (en) * 2009-07-10 2011-01-13 Samsung Mobile Display Co., Ltd. Organic light emitting diode display and method for manufacturing the same
US20120091477A1 (en) * 2010-10-19 2012-04-19 Samsung Mobile Display Co., Ltd. Organic Light Emitting Diode Display
US20120242222A1 (en) * 2011-03-24 2012-09-27 Woo-Suk Jung Organic light emitting diode display
US20140138651A1 (en) * 2012-11-19 2014-05-22 Lg Display Co., Ltd. Organic light-emitting diode display panel and method for fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149320A1 (en) * 2001-02-01 2002-10-17 Junya Maruyama Display device and manufacturing method thereof
US20070046193A1 (en) * 2005-08-26 2007-03-01 Samsung Electronics Co., Ltd. Organic light emitting diode with enhanced luminance and light uniformity
KR20090052277A (en) * 2007-11-20 2009-05-25 세이코 엡슨 가부시키가이샤 Method for manufacturing organic electroluminescent device and organic electroluminescent device
US20110006336A1 (en) * 2009-07-10 2011-01-13 Samsung Mobile Display Co., Ltd. Organic light emitting diode display and method for manufacturing the same
US20120091477A1 (en) * 2010-10-19 2012-04-19 Samsung Mobile Display Co., Ltd. Organic Light Emitting Diode Display
US20120242222A1 (en) * 2011-03-24 2012-09-27 Woo-Suk Jung Organic light emitting diode display
US20140138651A1 (en) * 2012-11-19 2014-05-22 Lg Display Co., Ltd. Organic light-emitting diode display panel and method for fabricating the same

Also Published As

Publication number Publication date
KR102419499B1 (en) 2022-07-12

Similar Documents

Publication Publication Date Title
KR102218573B1 (en) Display devices and methods of manufacturing display devices
CN108155300B (en) Display device
US9911941B2 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
KR102150011B1 (en) Organic light emitting display device and method of manufacturing having the same
KR102279921B1 (en) Organic light emitting display device and method of manufacturing the same
US10930721B2 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
US20230056754A1 (en) Display substrate and manufacturing method therefor, and display device
TW201740257A (en) Display apparatus and method of manufacturing the same
KR102099702B1 (en) Organic light emitting display device and method of manufacturing having the same
KR20170062596A (en) Display substrate, method of manufacturing a display substrate, and display device including a display substrate
US10872944B2 (en) Display substrate, method of manufacturing display substrate, and display device including display substrate
KR20180035954A (en) Thin film transistor array panel and manufacturing method thereof
US9691832B2 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
KR102607592B1 (en) Display devices and methods of manufacturing display devices
KR102419499B1 (en) Display devices and methods of manufacturing display devices
CN109192762B (en) Display substrate, manufacturing method thereof and display device
JP7378454B2 (en) organic light emitting display device
US20240040835A1 (en) Display panel and display device including the same
US20240074282A1 (en) Display substrate and display apparatus
KR20220075736A (en) Organic light emitting display device
KR20220017568A (en) Display apparatus
CN115915820A (en) Light-emitting substrate, preparation method thereof and display device
KR20230166019A (en) Display apparatus and manufacturing method thereof

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant