KR20210017581A - 바이어스 전류를 동적으로 제어하는 소스드라이버 - Google Patents

Abstract

일 실시예는 바이어스 전류를 동적으로 제어하는 소스드라이버에 관한 것으로서, 화소 단위로 버퍼의 바이어스 전류를 제어하여 바이어스 전류에 의한 불필요한 소비전력을 최소화할 수 있다.

Description

바이어스 전류를 동적으로 제어하는 소스드라이버{SOURCE DRIVER DYNAMICALLY CONTROLLING BIAS CURRENT}

본 실시예는 바이어스 전류를 동적으로 제어하는 소스드라이버 및 이를 포함하는 디스플레이장치에 관한 것이다.

디스플레이장치는 패널, 상기 패널을 구동하는 소스드라이버 및 상기 소스드라이버의 구동을 제어하는 타이밍컨트롤러를 포함할 수 있다. 패널은 가로방향과 세로방향으로 나란히 배치되어 행(row)과 열(column)을 이루는 복수의 화소들을 포함하는데, 상기 배치된 복수의 화소들은 매트릭스 행렬처럼 패널에 위치하게 된다. 복수의 화소들이 가로방향으로 배치될 때 이루는 행은 라인(line)으로 명명되기도 한다.

타이밍컨트롤러는 소스드라이버로 구동제어데이터 및 영상데이터를 송신할 수 있다. 타이밍컨트롤러는 구동제어데이터를 통해 소스드라이버의 패널에 대한 구동 타이밍을 제어할 수 있다. 타이밍컨트롤러는 소스드라이버로 영상데이터를 송신할 수 있다.

소스드라이버는 하나의 라인에 있는 복수의 화소들을 한 번에 구동할 수 있다. 소스드라이버는 복수의 화소들을 구동하기 위하여 영상데이터로부터 영상신호를 생성할 수 있다. 소스드라이버는 내부에 DAC(디지털아날로그컨버터) 및 버퍼(buffer)를 포함할 수 있다. DAC는 영상데이터를 아날로그화하여 영상신호를 생성할 수 있다. 패널에 배치된 복수의 열(column)에는 버퍼가 연결되어 있는데, 각각의 버퍼는 영상신호를 증폭하고, 해당 열의 데이터라인으로 영상신호를 출력할 수 있다. 하나의 라인에 위치한 복수의 화소들은 각 열의 데이터라인을 통해 영상신호를 수신하여 표시할 수 있다.

버퍼는, 바이어스 전류를 통해, 데이터라인으로 출력되는 전압(영상신호)의 슬루 레이트(slew rate)를 조정할 수 있다. 버퍼는 센 바이어스 전류를 수신하여, 전압의 슬루 레이트를 낮게 할 수 있다. 반면 버퍼는 약한 바이어스 전류를 수신하여, 전압의 슬루 레이트를 높게 할 수 있다. 종래에는 버퍼의 바이어스 전류 제어가 라인 단위로 이루어졌다. 그래서 한 라인의 복수의 데이터라인으로 공급되는 전압은 서로 다른 슬루 레이트를 가지고 있음에도, 버퍼는 슬루 레이트의 차이를 고려하지 않고 모두 동일한 바이어스 전류를 통해 데이터라인의 전압을 출력했다. 그러나 데이터라인의 전압이 약한 바이어스 전류에서 충분히 높은 슬루 레이트로 출력됨에도 불구하고 강한 바이어스 전류로부터 생성된다면, 바이어스 전류에 의한 불필요한 소비전력이 발생할 수 있다. 따라서 버퍼의 바이어스 전류는 슬루 레이트의 차이를 고려하여 라인 단위가 아닌 각 화소 단위로 조절될 필요가 있다.

이러한 배경에서, 본 실시예의 일 목적은, 화소 단위로 버퍼의 바이어스 전류를 제어하는 기술을 제공하는 것이다.

본 실시예의 다른 목적은, 영상데이터의 최상위 비트를 비교하여 버퍼의 바이어스 전류의 조정을 결정하는 기술을 제공하는 것이다.

본 실시예의 또 다른 목적은, 각 채널마다 버퍼의 바이어스 전류를 조정하는 구성을 포함시키는 기술을 제공하는 것이다.

본 실시예의 또 다른 목적은, 버퍼의 출력 전압에 도달하는 시간 및 그 이후의 시간으로 나누어 버퍼의 바이어스 전류를 조정하는 기술을 제공하는 것이다.

전술한 목적을 달성하기 위하여, 일 실시예는, 데이터라인의 제1 화소로 출력되는 제1 영상데이터를 저장하는 제1 래치부; 상기 데이터라인의 제2 화소로 출력되는 제2 영상데이터를 저장하는 제2 래치부; 상기 제1 래치부로부터 상기 제1 영상데이터의 최상위 비트(MSB; most significant bit)를 수신하고, 상기 제2 래치부로부터 상기 제2 영상데이터의 최상위 비트를 수신하고, 상기 제1 영상데이터의 최상위 비트와 상기 제2 영상데이터의 최상위 비트가 상이한지를 판정하는 비교부; 상기 제2 영상데이터의 최상위 비트가 상기 제1 영상데이터의 최상위 비트와 상이하면, 상기 제1 영상데이터의 출력을 위한 제1 바이어스 전류보다 높은 레벨을 가지도록 상기 제2 영상데이터의 출력을 위한 제2 바이어스 전류를 조정하는 바이어스 제어부; 및 상기 제1 바이어스 전류에 기반하여 상기 제1 영상데이터에 상응하는 제1 데이터전압을 출력하고, 상기 제2 바이어스 전류에 기반하여 상기 제2 영상데이터에 상응하는 제2 데이터전압을 출력하는 버퍼를 포함하는 소스드라이버를 제공한다.

상기 소스드라이버에서, 상기 제1 데이터전압의 응답시간(response time)과 상기 제2 데이터전압의 응답시간이 미리 설정된 유사 범위 이내에 해당될 수 있다.

상기 소스드라이버에서, 상기 바이어스 제어부는, 상기 제2 영상데이터의 최상위 비트가 상기 제1 영상데이터의 최상위 비트와 동일하면, 상기 제1 바이어스 전류와 동일한 레벨 또는 미리 설정된 기본 레벨(default level)로 상기 제2 바이어스 전류를 조정할 수 있다.

상기 소스드라이버에서, 상기 비교부는, 상기 판정의 결과를 포함하는 비교신호를 생성하고, 상기 바이어스 제어부는, 복수의 바이어스 전류를 포함하는 바이어스 전원을 수신하고, 상기 비교신호를 통해 상기 복수의 바이어스 전류 중 하나를 상기 제1 및 2 바이어스 전류로 선택할 수 있다.

상기 소스드라이버에서, 상기 바이어스 제어부는, 상기 제1 데이터전압 및 상기 제2 데이터전압 사이의 변화가 일정 범위 이상이면, 상기 제1 바이어스 전류보다 높은 레벨을 가지도록 상기 제2 바이어스 전류를 조정하고, 상기 비교부는, 상기 제2 영상데이터의 최상위 비트가 상기 제1 영상데이터의 최상위 비트와 상이하면, 상기 제1 데이터전압 및 상기 제2 데이터전압 사이의 변화가 일정 범위 이상이라고 판정할 수 있다.

상기 소스드라이버에서, 상기 제1 래치부는, 상기 제2 영상데이터를 저장하고, 상기 제2 래치부는, 상기 데이터라인의 제3 화소로 공급되는 제3 영상데이터를 저장하고, 상기 바이어스 제어부는, 상기 제3 영상데이터에 상응하는 제3 데이터전압 및 상기 제2 데이터전압 사이의 변화가 일정 범위 이상이면, 상기 제1 바이어스 전류보다 높은 레벨 또는 상기 제2 바이어스 전류와 동일한 레벨로 상기 제3 데이터전압 출력을 위한 제3 바이어스 전류를 조정하고, 상기 비교부는, 상기 제3 영상데이터의 최상위 비트와 상기 제2 영상데이터의 최상위 비트가 상이하면, 상기 제3 데이터전압 및 상기 제2 데이터전압 사이의 변화가 일정 범위 이상이라고 판정하며, 상기 버퍼는, 상기 제3 바이어스 전류에 기반하여 상기 제3 데이터전압을 출력할 수 있다.

상기 소스드라이버에서, 상기 제1 데이터전압까지 도달하는 시간, 상기 제2 데이터전압까지 도달하는 시간 및 상기 제3 데이터전압까지 도달하는 시간은, 미리 설정된 유사 범위 이내일 수 있다.

상기 소스드라이버에서, 상기 바이어스 제어부는, 상기 제3 영상데이터의 최상위 비트가 상기 제2 영상데이터의 최상위 비트와 동일하면, 상기 제1 바이어스 전류와 동일한 레벨 또는 미리 설정된 기본 레벨(default level)로 상기 제3 바이어스 전류를 조정할 수 있다.

상기 소스드라이버에서, 상기 비교부는, 배타적 논리합 연산을 통해 최상위 비트의 동일성을 판정할 수 있다.

상기 소스드라이버에서, 상기 버퍼는, 상기 제1 데이터전압에서 상기 제2 데이터전압으로 도달하면 상기 바이어스 제어부로부터 상기 제1 바이어스 전류와 동일한 레벨 또는 미리 설정된 기본 레벨(default level)을 갖는 제2 바이어스 전류를 수신하여 상기 제2 데이터전압을 출력할 수 있다.

상기 소스드라이버에서, 상기 제2 데이터전압은, 상기 제1 데이터전압보다 높고, 상기 버퍼는, 상기 제1 데이터전압에서 상기 제2 데이터전압으로 상승(rising)하는 응답구간 동안 상기 제2 바이어스 전류에 기반하여 상기 제2 데이터전압을 출력할 수 있다.

상기 소스드라이버에서, 상기 제2 데이터전압은, 상기 제1 데이터전압보다 낮고, 상기 버퍼는, 상기 제1 데이터전압에서 상기 제2 데이터전압으로 하강(falling)하는 응답구간 동안 상기 제2 바이어스 전류에 기반하여 상기 제2 데이터전압을 출력할 수 있다.

다른 실시예는, 제1 데이터라인에 위치한 제1 복수의 화소를 구동하기 위한 제1 복수의 영상데이터를 수신하고, 상기 제1 복수의 영상데이터의 최상위 비트들이 상이한지를 판정하며, 상기 제1 복수의 영상데이터의 최상위 비트들이 상이하면, 서로 다른 레벨을 가지도록 상기 제1 복수의 영상데이터의 출력을 위한 제1 복수의 바이어스 전류를 조정하고, 상기 제1 복수의 바이어스 전류를 이용하여 제1 복수의 데이터전압을 출력하는 제1 채널; 및 제2 데이터라인에 위치한 제2 복수의 화소를 구동하기 위한 제2 복수의 영상데이터를 수신하고, 상기 제2 복수의 영상데이터의 최상위 비트들이 상이한지를 판정하며, 상기 제2 복수의 영상데이터의 최상위 비트들이 상이하면, 서로 다른 레벨을 가지도록 상기 제2 복수의 영상데이터의 출력을 위한 제2 복수의 바이어스 전류를 조정하고, 상기 제2 복수의 바이어스 전류를 이용하여 제2 복수의 데이터전압을 출력하는 제2 채널을 포함하고, 상기 제1 복수의 바이어스 전류 및 상기 제2 복수의 바이어스 전류는, 서로 독립적으로 조정되는 소스드라이버를 제공한다.

상기 소스드라이버에서, 상기 제1 채널은, 상기 제1 복수의 영상데이터의 최상위 비트를 비교하기 위한 제1 비교부를 포함하고, 상기 제2 채널은, 상기 제2 복수의 영상데이터의 최상위 비트를 비교하기 위한 제2 비교부를 포함하며, 상기 제1 비교부 및 상기 제2 비교부는, 서로 독립적으로 동작할 수 있다.

상기 소스드라이버에서, 상기 제1 채널은, 상기 제1 복수의 영상데이터의 최상위 비트들에 대한 판정의 결과를 포함하는 제1 비교신호를 생성하고, 복수의 전류를 포함하는 바이어스 전원을 수신하고, 상기 제1 비교신호를 통해 상기 복수의 전류 중 하나를 상기 제1 복수의 바이어스 전류로 선택하고, 상기 제2 채널은, 상기 제1 채널과 독립적으로, 상기 제2 복수의 영상데이터의 최상위 비트들에 대한 판정의 결과를 포함하는 제2 비교신호를 생성하고, 상기 바이어스 전원을 수신하고, 상기 제2 비교신호를 통해 상기 복수의 전류 중 하나를 상기 제2 복수의 바이어스 전류로 선택할 수 있다.

이상에서 설명한 바와 같이 본 실시예에 의하면, 바이어스 전류에 의한 불필요한 소비전력을 최소화함으로써 디스플레이장치 전체의 소비전력을 줄일 수 있다.

그리고, 본 실시예에 의하면, 화소 단위의 동적이고 적응적인 바이어스 전류 제어를 가능하게 할 수 있다.

그리고, 본 실시예에 의하면, 화소의 구동 시간에 따라 바이어스 전류를 달리 제어함으로써 전력을 효율적으로 소비할 수 있다.

도 1은 일 실시예에 따른 디스플레이장치의 구성도이다.
도 2는 일 실시예에 따른 소스드라이버의 구성도이다.
도 3은 종래의 복수의 화소에 인가되는 데이터전압의 변화를 시간에 따라 보여주는 도면이다.
도 4는 일 실시예 따른 복수의 화소에 인가되는 데이터전압의 변화를 시간에 따라 보여주는 제1 예시이다.
도 5는 일 실시예 따른 복수의 화소에 인가되는 데이터전압의 변화를 시간에 따라 보여주는 제2 예시이다.
도 6은 일 실시예 따른 복수의 화소에 인가되는 데이터전압의 변화를 시간에 따라 보여주는 제3 예시이다.
도 7은 일 실시예에 따른 영상데이터 비교 결과에 기반하여 바이어스 전류의 조정을 설명하는 도면이다.
도 8은 일 실시예 따른 복수의 채널에 데이터전압을 공급하는 소스드라이버의 구성도이다.
도 9는 다른 실시예 따른 복수의 화소에 인가되는 데이터전압의 변화를 시간에 따라 보여주는 도면이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

도 1은 일 실시예에 따른 디스플레이장치의 구성도이다.

도 1을 참조하면, 디스플레이장치(10)는 패널(11), 소스드라이버(12), 게이트드라이버(13), 타이밍컨트롤러(14) 등을 포함할 수 있다.

패널(11)에는 복수의 데이터라인(DL) 및 복수의 게이트라인(GL)이 배치되고, 복수의 화소(P)가 배치될 수 있다. 복수의 화소(P)는 패널(11)의 가로방향(H) 및 세로방향(V)으로 인접하게 배치되어 정방형의 형태를 나타낼 수 있다. 정방형의 형태는 매트릭스 행렬과 유사하여, 가로방향(H)으로 배열된 복수의 화소(P) 집합 또는 이들이 나타내는 가로선은 행(row) 또는 라인(line)으로 정의되고, 세로방향(V)으로 배열된 복수의 화소(P) 집합 또는 이들이 나타내는 세로선은 열(column) 또는 채널(channel)로 정의될 수 있다.

게이트드라이버(13)는 턴온(turn-on)전압 혹은 턴오프(turn-off)전압의 스캔신호를 게이트라인(GL)으로 공급할 수 있다. 턴온전압의 스캔신호가 화소(P)로 공급되면 해당 화소(P)는 데이터라인(DL)과 연결되고 턴오프전압의 스캔신호가 화소(P)로 공급되면 해당 화소(P)와 데이터라인(DL)의 연결은 해제된다.

소스드라이버(12)는 데이터라인(DL)으로 데이터전압을 공급한다. 데이터라인(DL)으로 공급된 데이터전압은 스캔신호에 따라 데이터라인(DL)과 연결된 화소(P)로 전달되게 된다.

타이밍컨트롤러(14)는 게이트드라이버(13) 및 소스드라이버(12)로 각종 제어신호를 공급할 수 있다. 타이밍컨트롤러(14)는 각 프레임에서 구현하는 타이밍에 따라 스캔이 시작되도록 하는 게이트제어신호(GCS)를 생성하여 게이트드라이버(13)로 전송할 수 있다. 그리고, 타이밍컨트롤러(14)는 외부에서 입력되는 영상데이터를 소스드라이버(12)에서 사용하는 데이터 형식에 맞게 전환한 영상데이터(RGB)를 소스드라이버(12)로 출력할 수 있다. 또한, 타이밍컨트롤러(14)는 각 타이밍에 맞게 소스드라이버(12)가 각 화소(P)로 데이터전압을 공급하도록 제어하는 데이터제어신호(DCS)를 전송할 수 있다.

도 2는 일 실시예에 따른 소스드라이버의 구성도이다.

도 2를 참조하면, 소스드라이버(12)는 제1 래치부(210), 제2 래치부(220), DAC(230), 버퍼(240), 비교부(250) 및 바이어스 제어부(260)을 포함할 수 있다.

제1 래치부(210)는 영상데이터를 래치할 수 있다. 제1 래치부(210)는 영상데이터를 일시 저장하다가 제2 래치부(220)로 출력할 수 있다. 제1 래치부(210)는 영상데이터를 일시 저장하다가 시프트 레지스터(도면 미도시)의 클럭에 따라 제2 래치부(220)로 출력할 수 있다.

제2 래치부(220)는 영상데이터를 래치할 수 있다. 제2 래치부(220)는 영상데이터를 일시 저장하다가 DAC(230)로 출력할 수 있다. 제2 래치부(220)는 영상데이터를 일시 저장하다가 시프트 레지스터(도면 미도시)의 클럭에 따라 DAC(230)로 출력할 수 있다.

제1 및 2 래치부(210, 220)는 연속된 라인의 화소에 대한 영상데이터를 순차로 저장하거나 출력할 수 있다. 예를 들어 제1 래치부(210)는 어느 한 채널의 N번째 라인의 화소로 공급되는 제1 영상데이터를 타이밍컨트롤러로부터 수신하여 저장할 수 있다. 제1 래치부(210)는 클럭에 따라 제1 영상데이터를 제2 래치부(220)로 출력하면, 제2 래치부(220)는 클럭에 따라 제1 영상데이터를 입력받을 수 있다. 제1 래치부(210)는 상기 채널의 N+1번째 라인의 화소로 공급되는 제2 영상데이터를 타이밍컨트롤러로부터 수신하여 저장할 수 있다. 제1 래치부(210)는 제2 래치부(220)로 제2 영상데이터를 출력할 수 있다. 본 예시는 어느 하나의 채널에 대한 설명이나, 제1 및 2 래치부(210, 220) 사이의 영상데이터 저장 및 입출력은 복수의 다른 채널에서도 동시 다발적으로 일어날 수 있다.

그리고 제1 및 2 래치부(210, 220)는 복수의 연속된 라인의 화소에 대한 영상데이터를 비교부(250)로 송신할 수 있다. 예를 들어 제2 래치부(220)는 어느 한 채널의 N+1번째 라인의 화소로 공급되는 제2 영상데이터를 비교부(250)로 송신하고, 제1 래치부(210)는 상기 채널의 N번째 라인의 화소로 공급되는 제1 영상데이터를 비교부(250)로 송신할 수 있다.

DAC(230)는 제2 래치부(220)로부터 영상데이터를 수신할 수 있다. DAC(230)는 영상데이터를 아날로그적으로 변환하여 아날로그 영상신호를 생성할 수 있다. DAC(230)는 외부에서 입력된 감마기준전압으로부터 생성되는 소정 스텝의 계조전압 중 제2 래치부(220)로부터 송신된 영상데이터에 대응하는 계조전압을 선택하여 버퍼(240)로 출력할 수 있다. 상기 아날로그 영상신호는 상기 선택된 계조전압 또는 데이터라인에 공급되는 데이터전압을 의미할 수 있다.

버퍼(240)는 DAC(230)로부터 데이터전압을 수신할 수 있다. 버퍼(240)는 데이터전압을 증폭하여 데이터라인에 공급할 수 있다.

버퍼(240)는 바이어스 제어부(260)로부터 바이어스 전류(bias current)를 수신하여 데이터전압을 출력할 수 있다. 버퍼(240)는 바이어스 전류에 따라 데이터전압을 출력할 수 있다. 버퍼(240)는 바이어스 전류를 통해 데이터전압의 슬루 레이트(slew rate)의 높낮이를 조정할 수 있다.

비교부(250)는 어느 한 채널의 인접한 복수의 라인에 위치한 화소로 공급되는 복수의 영상데이터를 수신하여 복수의 영상데이터의 최상위 비트들이 동일한지 또는 상이한지를 판정할 수 있다. 비교부(260)는 판정의 결과를 포함하는 비교신호(COMP_SIG)를 바이어스 제어부(260)로 송신할 수 있다.

예를 들어 비교부(250)는 제1 래치부(210)로부터 어느 한 채널의 N+1번째 라인의 화소로 공급되는 제2 영상데이터의 최상위 비트(MSB; most significant bit)를 제1 래치부(210)로부터 수신할 수 있다. 비교부(250)는 제2 래치부(220)로부터 상기 채널의 N번째 라인의 화소로 공급되는 제1 영상데이터의 최상위 비트를 제2 래치부(220)로부터 수신할 수 있다. 비교부(260)는 제2 영상데이터의 최상위 비트와 제1 영상데이터의 최상위 비트가 동일한지 또는 상이한지를 판정할 수 있다. 비교부(260)는 판정의 결과를 포함하는 비교신호(COMP_SIG)를 바이어스 제어부(260)로 송신할 수 있다.

바이어스 제어부(260)는 바이어스 전류를 생성하고 버퍼(240)에 바이어스 전류를 공급할 수 있다. 바이어스 제어부(260)는 외부로부터 바이어스 전원(BIAS_PWR)을 수신할 수 있다. 바이어스 전원(BIAS_PWR)은 전류를 포함할 수 있다. 바이어스 제어부(260)는 비교신호(COMP_SIG)를 통해 바이어스 전원(BIAS_PWR)에 포함된 복수의 바이어스 전류 중 하나를 선택하고, 선택된 바이어스 전류를 버퍼(240)로 출력할 수 있다. 또는 바이어스 제어부(260)는 바이어스 제어 신호(BIAS_CTR_SIG)을 통해 바이어스 전원(BIAS_PWR)에 포함된 전류량을 조절하여 바이어스 전류를 생성할 수 있다. 또는 바이어스 제어부(260)는 바이어스 신호(BIAS_SIG)에 포함된 전류량 자체를 증가시키거나 감소시켜 바이어스 전류를 생성할 수 있다.

바이어스 제어부(260)는 비교부(260)의 상기 판정의 결과를 포함하는 비교신호(COMP_SIG)에 따라 버퍼(240)로 입력되는 바이어스 전류의 세기를 조정할 수 있다. 여기서 세기의 조정은 바이어스 전류의 레벨(level) 즉, 값(value)의 조정을 포함할 수 있다. 특히 바이어스 제어부(260)는 인접한 복수의 라인에 위치한 복수의 화소에 대하여 각각의 바이어스 전류를 다르게 조정할 수 있다.

예를 들어 제1 영상데이터가 어느 한 채널의 N번째 라인에 공급되고 제2 영상데이터가 상기 채널의 N+1번째 라인에 공급되는 경우, 비교신호(COMP_SIG)가 제2 영상데이터의 최상위 비트가 상기 제1 영상데이터의 최상위 비트와 상이하다는 것을 나타내면, 바이어스 제어부(260)는 제2 영상데이터를 위한 제2 바이어스 전류를 제1 영상데이터를 위한 제1 바이어스 전류보다 세게 조정할 수 있다. 여기서 제1 바이어스 전류는, 제1 영상데이터에 상응하는 데이터전압 출력의 제어를 위해 버퍼(240)에 의하여 수신될 수 있다. 제2 바이어스 전류는, 제2 영상데이터에 상응하는 데이터전압 출력의 제어를 위해 버퍼(240)에 의하여 수신될 수 있다.

버퍼(240)는 다르게 조정된 바이어스 전류에 따라 데이터전압을 출력할 수 있다.

상기 예시에서, 버퍼(240)는 제1 바이어스 전류를 수신하고, 제1 바이어스 전류에 기반하여 제1 영상데이터에 상응하는 제1 데이터전압을 N번째 라인의 화소에 출력할 수 있다. 버퍼(240)는 제2 바이어스 전류를 수신하고, 제2 바이어스 전류에 기반하여 제2 영상데이터에 상응하는 제2 데이터전압을 N+1번째 라인의 화소에 출력할 수 있다.

한편 바이어스 제어부(260)는 인접한 복수의 라인에 위치한 복수의 화소에 대하여 각각의 바이어스 전류를 동일하게 조정할 수 있다. 그리고 버퍼(240)는 동일하게 설정된 바이어스 전류에 따라 데이터전압을 출력할 수 있다. 또는 바이어스 제어부(260)는 인접한 복수의 라인에 위치한 복수의 화소에 대하여 각각의 바이어스 전류를 기본 설정 값(default setting value)으로 조정할 수 있다. 상기 기본 설정 값은 미리 설정될 수 있다. 그리고 버퍼(240)는 상기 기본 설정 값을 가지는 바이어스 전류에 따라 데이터전압을 출력할 수 있다.

예를 들어 제1 영상데이터가 어느 한 채널의 N번째 라인에 공급되고 제2 영상데이터가 상기 채널의 N+1번째 라인에 공급되는 경우, 비교신호(COMP_SIG)가 제2 영상데이터의 최상위 비트가 상기 제1 영상데이터의 최상위 비트와 동일하다는 것을 나타내면, 바이어스 제어부(260)는 제2 바이어스 전류를 제1 바이어스 전류와 같게 조정할 수 있다. 버퍼(240)는 제1 바이어스 전류와 동일한 세기 또는 기본 설정 값을 가지는 제2 바이어스 전류를 수신하고, 제2 바이어스 전류에 기반하여 제2 데이터전압을 출력할 수 있다.

한편 바이어스 제어부(260)는 바이어스 제어 신호(BIAS_CTR_SIG)에 따라 바이어스 전류 조정 모드를 결정할 수 있다. 바이어스 제어부(260)가 바이어스 전류를 조정하는 동적 모드(dynamic mode)에 대한 바이어스 제어 신호(BIAS_CTR_SIG)를 수신하면, 바이어스 전류를 조정할 수 있다. 바이어스 제어부(260)가 바이어스 전류 조정을 중지하는 정적 모드(static mode)에 대한 바이어스 제어 신호(BIAS_CTR_SIG)를 수신하면, 바이어스 전류 조정을 하지 않을 수 있다. 바이어스 제어부(260)가 바이어스 전류를 화소의 데이터전압 구동구간에 따라 다르게 제어하는 부분 동적 모드(partially dynamic mode)에 대한 바이어스 제어 신호(BIAS_CTR_SIG)를 수신하면, 응답구간과 안정구간에 따라 바이어스 전류를 다르게 제어할 수 있다.

도 3은 종래의 복수의 화소에 인가되는 데이터전압의 변화를 시간에 따라 보여주는 도면이다.

도 3을 참조하면, 인접한 라인의 2개의 화소에 대한 시간에 따른 데이터전압 변화가 도시된다. 종래에는 버퍼가 데이터전압의 변화폭에 상관없이 동일한 바이어스 전류를 통해 인접한 라인에 위치한 두 화소들에 데이터전압을 공급할 수 있다.

예를 들어 어느 한 채널의 N번째 라인의 화소에 제1 영상데이터(RGB_1)가 공급되고, 상기 채널의 N+1번째 라인의 화소에 제2 영상데이터(RGB_2)가 공급될 수 있다. 제1 영상데이터(RGB_1)는 8비트를 가지고 최상위 비트는 0일 수 있다. 제2 영상데이터(RGB_2)는 8비트를 가지고 최상위 비트는 1일 수 있다.

버퍼는 N-1번째 라인의 화소 구동을 위해 데이터라인에 형성된 기준 데이터전압(V_{data_O})으로부터 제1 영상데이터(RGB_1)에 대응하는 제1 데이터전압(V_{data_1})까지 출력할 수 있다. 데이터전압은 N번째 라인의 화소 구동을 위하여 구동구간(T_N)동안 데이터라인에 인가될 수 있다. N번째 라인의 화소로 공급되는 데이터전압은 구동구간(T_N) 중 응답구간(T_{N_tr})동안 기준 데이터전압(V_{data_O})부터 제1 데이터전압(V_{data_1})까지 도달하고, 이후 안정구간동안 제1 데이터전압(V_{data_1})을 유지할 수 있다. N번째 라인 화소의 응답구간(T_{N_tr})은 기준 데이터전압(V_{data_O})부터 제1 데이터전압(V_{data_1})까지 도달하는데 걸리는 시간을 의미할 수 있다.

또한 버퍼는 N번째 라인의 화소 구동을 위해 데이터라인에 형성된 제1 데이터전압(V_{data_1})부터 제2 영상데이터(RGB_2)에 대응하는 제2 데이터전압(V_{data_2})까지 출력할 수 있다. 데이터전압은 N+1번째 라인의 화소 구동을 위하여 구동구간(T_N+1)동안 데이터라인에 인가될 수 있다. N+1번째 라인의 화소로 공급되는 데이터전압은 구동구간(T_N+1) 중 응답구간(T_{N+1_tr})동안 제1 데이터전압(V_{data_1})부터 제2 데이터전압(V_{data_2})까지 도달하고, 이후 안정구간동안 제2 데이터전압(V_{data_2})을 유지할 수 있다. N+1번째 라인 화소의 응답구간(T_{N+1_tr})은 제1 데이터전압(V_{data_1})부터 제2 데이터전압(V_{data_2})까지 도달하는데 걸리는 시간을 의미할 수 있다.

만약 버퍼가 동일한 바이어스 전류 I_{bias_H}를 가지는 제1 및 2 바이어스 전류를 통해 데이터전압을 공급하고 I_{bias_H}가 N번째 라인 화소의 응답시간 t₁와 N+1번째 라인 화소의 응답시간 t₂을 모두 일정 시간 이내로 만족시키기 위하여 설정된 전류값이라면, N번째 라인 화소에는 과도한 바이어스 전류가 공급되어 불필요한 소비전력이 발생할 수 있다.

I_{bias_H}의 전류값은, 버퍼가 N+1번째 라인 화소의 응답시간 t₂ 동안 제1 데이터전압(V_{data_1})부터 제2 데이터전압(V_{data_2})까지 데이터전압을 끌어올리는데 필요한 세기일 수 있다. 마찬가지로 버퍼가 제1 바이어스 전류를 I_{bias_H}로 조정하여 N번째 라인의 화소에도 데이터전압을 출력하면, N번째 라인의 화소는 t₂가 아닌 t₁의 응답시간 동안 기준 데이터전압(V_{data_O})부터 제1 데이터전압(V_{data_1})까지 도달할 수 있다. N+1번째 라인 화소의 데이터전압 응답 폭(제1 데이터전압(V_{data_1})부터 제2 데이터전압(V_{data_2})까지)이, N번째 라인 화소의 데이터전압 응답 폭(기준 데이터전압(V_{data_O})부터 제1 데이터전압(V_{data_1})까지)보다 크기 때문에, 제1 바이어스 전류와 제2 바이어스 전류가 동일하면, t₁은 t₂보다 작을 수 있다. 여기서 제1 및 2 영상데이터(RGB_1, RGB_2)의 최상위 비트가 0과 1로 다른 것은 N+1번째 라인 화소의 데이터전압 응답 폭이 상당히 크다는 것을 의미할 수 있다.

따라서 같은 채널에 있는 N번째 라인의 화소 및 N+1번째 라인의 화소에 대한 버퍼의 바이어스 전류를 개별적으로 조정하지 않고 일률적으로 설정하면, 데이터전압 응답 폭이 작은 화소를 구동하는 경우, 바이어스 전류로 인한 소비전력이 증가할 수 있다. 각 라인의 화소에 대한 버퍼의 바이어스 전류를 다르게 조정하는 것은 바이어스 전류에 의한 소비전력을 감소시킬 수 있다.

도 4는 일 실시예 따른 복수의 화소에 인가되는 데이터전압의 변화를 시간에 따라 보여주는 제1 예시이다.

도 4를 참조하면, 인접한 라인의 2개의 화소에 대한 시간에 따른 데이터전압 변화가 도시된다. 일 실시예에 따르면, 버퍼는 데이터전압의 변화폭을 고려하여 개별적으로 조정된 바이어스 전류를 통해 인접한 라인에 위치한 두 화소들에 데이터전압을 공급할 수 있다.

예를 들어 도 3과 같이 제1 영상데이터(RGB_1) 및 제2 영상데이터(RGB_2)가 인가되는 경우, 버퍼는 제1 바이어스 전류를 통해 제1 영상데이터(RGB_1)에 상응하는 제1 데이터전압(V_{data_1})을 N번째 라인의 화소에 출력하고, 제2 바이어스 전류를 통해 제2 영상데이터(RGB_2)에 상응하는 제2 데이터전압(V_{data_2})을 N+1번째 라인의 화소에 출력할 수 있다.

여기서 바이어스 제어부는, N번째 라인 화소 구동을 위해 데이터라인에 형성된 데이터전압이 응답시간 t₁ 동안 기준 데이터전압(V_{data_O})에서 제1 데이터전압(V_{data_1})까지 상승하도록 제1 바이어스 전류를 I_{bias_L}로 설정할 수 있다. 버퍼는 제1 바이어스 전류를 수신하여 제1 데이터전압(V_{data_1})을 출력할 수 있다. 여기서 I_{bias_L}의 바이어스 전류는 미리 설정된 기본 설정 값을 포함할 수 있다.

다음으로 N+1번째 라인 화소를 구동할 때, 바이어스 제어부는, N+1번째 라인 화소 구동을 위해 데이터라인에 형성된 데이터전압이 N번째 라인 화소의 응답시간과 동일한 t₁ 동안 제1 데이터전압(V_{data_1})에서 제2 데이터전압(V_{data_2})까지 상승하도록 제2 바이어스 전류를 I_{bias_H}로 다시 조정할 수 있다. 버퍼는 제1 바이어스 전류를 수신하여 제2 데이터전압(V_{data_2})을 출력할 수 있다. I_{bias_H}는 I_{bias_L}보다 높은 전류값일 수 있다. N+1번째 라인 화소 구동을 위해 데이터라인에 형성된 데이터전압은 N번째 라인 화소 구동을 위한 데이터전압보다 크게 변하므로, 바이어스 제어부는 제2 바이어스 전류를 세게 조정하여 N+1번째 라인 화소를 위해 데이터라인에 형성된 데이터전압이 응답시간 t₁ 동안 제2 데이터전압(V_{data_2})으로 도달하도록 할 수 있다. N번째 라인 화소 구동을 위한 데이터전압의 응답구간(T_{N_tr}) 및 N+1번째 라인 화소 구동을 위한 데이터전압의 응답구간(T_{N+1_tr})은, 응답시간 t₁으로 동일하거나 미리 설정된 유사 범위 이내에 해당할 수 있다.

바이어스 제어부는, 비교부에 의한 제1 영상데이터(RGB_1) 및 제2 영상데이터(RGB_2)의 최상위 비트 비교 결과를 수신하고, 이를 통해 N+1번째 라인 화소의 데이터전압 변화폭이 큰지 여부 및 제2 바이어스 전류를 조정해야 하는지 여부를 결정할 수 있다. 바이어스 제어부는 비교부로부터 제1 영상데이터(RGB_1) 및 제2 영상데이터(RGB_2)의 최상위 비트가 상이하다는 결과를 수신하면 제2 바이어스 전류를 제1 바이어스 전류보다 높게 조정할 수 있다.

종래에는 버퍼가 수신하는 제1 및 2 바이어스 전류가 동일할 수 있다. 그래서 N번째 및 N+1번째 라인 화소에 I_{bias_L}를 인가하면, N+1번째 라인 화소의 슬루율이 커질 수 있다. 반대로 N번째 및 N+1번째 라인 화소에 I_{bias_H}를 인가하면, N번째 라인 화소의 슬루율이 요구되는 적정 수치보다 작아지는 대신 그만큼의 제1 바이어스 전류에 의한 소비전력이 발생할 수 있다. 일 실시예에 따르면, 바이어스 제어부가 제1 및 2 바이어스 전류를 조정함으로써, 적정 슬루율을 충족하는 동시에 제1 바이어스 전류에 의한 소비전력이 감소할 수 있다.

도 5는 일 실시예 따른 복수의 화소에 인가되는 데이터전압의 변화를 시간에 따라 보여주는 제2 예시이다.

도 5를 참조하면, 인접한 라인의 3개의 화소에 대한 시간에 따른 데이터전압 변화가 도시된다. 일 실시예에 따르면, 버퍼는 데이터전압의 변화폭을 고려하여 개별적으로 조정된 바이어스 전류를 통해 인접한 라인에 위치한 세 화소들에 데이터전압을 공급할 수 있다.

예를 들어 어느 한 채널의 N번째 라인의 화소에 제1 영상데이터(RGB_1)가 공급되고, 상기 채널의 N+1번째 라인의 화소에 제2 영상데이터(RGB_2)가 공급되고, 상기 채널의 N+2번째 라인의 화소에 제3 영상데이터(RGB_3)가 공급될 수 있다. 제1 영상데이터(RGB_1)는 8비트를 가지고 최상위 비트는 0일 수 있다. 제2 영상데이터(RGB_2)는 8비트를 가지고 최상위 비트는 1일 수 있다. 제3 영상데이터(RGB_3)는 8비트를 가지고 최상위 비트는 0일 수 있다.

버퍼는 N+1번째 라인의 화소 구동을 위해 데이터라인에 형성된 제2 데이터전압(V_{data_2})부터 제3 영상데이터(RGB_3)에 대응하는 제3 데이터전압(V_{data_3})까지 출력할 수 있다. 제3 데이터전압(V_{data_3})은 기준 데이터전압(V_{data_O})과 동일한 값을 가질 수 있으나, 반드시 이에 한정되지는 않는다. 데이터전압은 N+2번째 라인의 화소 구동을 위하여 구동구간(T_N+2)동안 데이터라인에 인가될 수 있다. N+2번째 라인의 화소로 공급되는 데이터전압은 구동구간(T_N+2) 중 응답구간(T_{N+2_tr})동안 제2 데이터전압(V_{data_2})부터 제3 데이터전압(V_{data_3})까지 도달하고, 이후 안정구간동안 제3 데이터전압(V_{data_3})을 유지할 수 있다. N+2번째 라인 화소의 응답구간(T_{N+2_tr})은 제2 데이터전압(V_{data_2})부터 제3 데이터전압(V_{data_3})까지 도달하는데 걸리는 시간을 의미할 수 있다.

여기서 바이어스 제어부는 N+2번째 라인 화소의 구동을 위해서도 바이어스 전류 조정을 반복할 수 있다. N+1번째 라인 화소 다음으로 N+2번째 라인 화소를 구동할 때, 바이어스 제어부는, N+2번째 라인 화소 구동을 위해 데이터라인에 형성된 데이터전압이 N번째 및 N+1번째 라인 화소의 응답시간과 동일한 t₁ 동안 제2 데이터전압(V_{data_2})에서 제3 데이터전압(V_{data_3})까지 하강하도록 제3 바이어스 전류를 I_{bias_H}로 유지할 수 있다. N+1번째 라인 화소 구동을 위한 데이터전압의 응답구간(T_{N+1_tr}) 및 N+2번째 라인 화소 구동을 위한 데이터전압의 응답구간(T_{N+2_tr})은, 응답시간 t₁으로 동일하거나 미리 설정된 유사 범위 이내에 해당할 수 있다. 버퍼는 제3 바이어스 전류를 수신하여 제3 데이터전압(V_{data_3})을 출력할 수 있다. I_{bias_H}는 I_{bias_L}보다 높은 전류값일 수 있다. N+2번째 라인 화소 구동을 위해 데이터라인에 형성된 데이터전압은 N번째 라인 화소 구동을 위한 데이터전압보다 크게 변하므로, 바이어스 제어부는 제3 바이어스 전류를 세게 조정하여 N+2번째 라인 화소를 위해 데이터라인에 형성된 데이터전압이 응답시간 t₁ 동안 제3 데이터전압(V_{data_3})으로 도달하도록 할 수 있다.

또한 N+2번째 라인 화소 구동을 위한 데이터전압이 N+1번째 라인 화소 구동을 위한 데이터전압보다 크게 변하므로, 바이어스 제어부는 제3 바이어스 전류를 제2 바이어스 전류보다 세게 조정할 수 있다.

바이어스 제어부는, 비교부에 의한 제2 영상데이터(RGB_2) 및 제3 영상데이터(RGB_3)의 최상위 비트 비교 결과를 수신하고, 이를 통해 N+2번째 라인 화소를 위한 데이터전압 변화폭이 N+1번째 라인 화소를 위한 데이터전압 변화폭보다 큰지 여부 및 제3 바이어스 전류를 조정해야 하는지 여부를 결정할 수 있다. 바이어스 제어부는 비교부로부터 제2 영상데이터(RGB_2) 및 제3 영상데이터(RGB_3)의 최상위 비트가 상이하다는 결과를 수신하면, 제3 바이어스 전류를 제1 바이어스 전류보다 세게 조정하거나 제3 바이어스 전류를 제2 바이어스 전류와 동일하게 조정할 수 있다.

도 6은 일 실시예 따른 복수의 화소에 인가되는 데이터전압의 변화를 시간에 따라 보여주는 제3 예시이다.

도 6을 참조하면, 인접한 라인의 3개의 화소에 대한 시간에 따른 데이터전압 변화가 도시된다. 일 실시예에 따르면, 버퍼는 데이터전압의 변화폭을 고려하여 개별적으로 조정된 바이어스 전류를 통해 인접한 라인에 위치한 세 화소들에 데이터전압을 공급할 수 있다.

예를 들어 어느 한 채널의 N번째 라인의 화소에 제1 영상데이터(RGB_1)가 공급되고, 상기 채널의 N+1번째 라인의 화소에 제2 영상데이터(RGB_2)가 공급되고, 상기 채널의 N+2번째 라인의 화소에 제3 영상데이터(RGB_3)가 공급될 수 있다. 제1 영상데이터(RGB_1)는 8비트를 가지고 최상위 비트는 0일 수 있다. 제2 영상데이터(RGB_2)는 8비트를 가지고 최상위 비트는 1일 수 있다. 제3 영상데이터(RGB_3)는 8비트를 가지고 최상위 비트는 1일 수 있다.

버퍼는 N+1번째 라인의 화소 구동을 위해 데이터라인에 형성된 제2 데이터전압(V_{data_2})부터 제3 영상데이터(RGB_3)에 대응하는 제3 데이터전압(V_{data_3})까지 출력할 수 있다. N+2번째 라인의 화소는 응답구간(T_N+2)동안 버퍼(240)로부터 데이터전압을 수신할 수 있다. 데이터전압은 N+2번째 라인의 화소 구동을 위하여 구동구간(T_N+2) 중 응답구간(T_{N+2_tr})동안 제2 데이터전압(V_{data_2})부터 제3 데이터전압(V_{data_3})까지 도달하고, 이후 안정구간동안 제3 데이터전압(V_{data_3})을 유지할 수 있다. N+2번째 라인 화소의 응답구간(T_{N+2_tr})은 제2 데이터전압(V_{data_2})부터 제3 데이터전압(V_{data_3})까지 도달하는데 걸리는 시간을 의미할 수 있다.

여기서 바이어스 제어부는 N+2번째 라인 화소의 구동을 위해서도 바이어스 전류 조정을 반복할 수 있다. N+1번째 라인 화소 다음으로 N+2번째 라인 화소를 구동할 때, 바이어스 제어부는, N+2번째 라인 화소 구동을 위해 데이터라인에 형성된 데이터전압이 N번째 및 N+1번째 라인 화소의 응답시간과 동일한 t₁ 동안 제2 데이터전압(V_{data_2})에서 제3 데이터전압(V_{data_3})까지 하강하도록 제3 바이어스 전류를 I_{bias_L}로 유지할 수 있다. N+1번째 라인 화소 구동을 위한 데이터전압의 응답구간(T_{N+1_tr}) 및 N+2번째 라인 화소 구동을 위한 데이터전압의 응답구간(T_{N+2_tr})은, 응답시간 t₁으로 동일하거나 미리 설정된 유사 범위 이내에 해당할 수 있다. 버퍼는 제3 바이어스 전류를 수신하여 제3 데이터전압(V_{data_3})을 출력할 수 있다. N+2번째 라인 화소 구동을 위해 데이터라인에 형성된 데이터전압은 N+1번째 라인 화소 구동을 위한 데이터전압보다 작게 변하므로, 바이어스 제어부는 제3 바이어스 전류를 제2 바이어스 전류보다 작게 조정하여 N+2번째 라인 화소를 위해 데이터라인에 형성된 데이터전압이 응답시간 t₁ 동안 제3 데이터전압(V_{data_3})으로 도달하도록 할 수 있다.

또한 N+2번째 라인 화소 구동을 위한 데이터전압이 N번째 라인 화소 구동을 위한 데이터전압의 변동폭만큼 변하므로, 바이어스 제어부는 제3 바이어스 전류를 제1 바이어스 전류와 동일하게 또는 기본 설정 값으로 조정할 수 있다.

바이어스 제어부는, 비교부에 의한 제2 영상데이터(RGB_2) 및 제3 영상데이터(RGB_3)의 최상위 비트 비교 결과를 수신하고, 이를 통해 N+2번째 라인 화소를 위한 데이터전압 변화폭이 N+1번째 라인 화소를 위한 데이터전압 변화폭보다 큰지 여부 및 제3 바이어스 전류를 조정해야 하는지 여부를 결정할 수 있다. 바이어스 제어부는 비교부로부터 제2 영상데이터(RGB_2) 및 제3 영상데이터(RGB_3)의 최상위 비트가 동일하다는 결과를 수신하면, 제3 바이어스 전류를 제2 바이어스 전류보다 약하게 조정하거나 제3 바이어스 전류를 제1 바이어스 전류와 동일하게 조정할 수 있다.

도 7은 일 실시예에 따른 영상데이터 비교 결과에 기반하여 바이어스 전류의 조정을 설명하는 도면이다.

도 7을 참조하면, 소스드라이버(12)는 영상데이터의 최상위 비트를 비교하고 그 결과에 기반하여 버퍼(240)의 바이어스 전류를 조정할 수 있다. 소스드라이버(12)는 현재 라인 화소 구동을 위해 데이터라인에 형성된 데이터전압이 이전 라인 화소 구동을 위해 데이터라인에 형성된 데이터전압보다 상당히 크다고 판정하면, 현재 라인 화소에 대한 버퍼(240)의 바이어스 전류를 조정할 수 있다. 이 판정의 기준은 현재 라인 화소를 위한 영상데이터의 최상위 비트가 이전 라인 화소를 위한 영상이터의 최상위 비트와 상이한지 여부일 수 있다. 현재 라인 화소를 위한 영상데이터의 최상위 비트가 이전 라인 화소를 위한 영상이터의 최상위 비트와 상이하다는 것은, 현재 라인 화소를 위한 데이터전압이 이전 라인 화소를 위한 데이터전압에 대하여 크게 변동하는 것으로 간주될 수 있다.

예를 들어 제1 영상데이터(RGB_1)가 N번째 라인 화소에 공급되고 제2 영상데이터(RGB_2)가 N+1번째 라인 화소에 공급되는 경우, 제2 래치부(도 2의 220)는 제1 래치부(도 2의 210)를 거쳐 제1 영상데이터(RGB_1)를 래치하고, 제1 래치부(도 2의 210)는 제2 영상데이터(RGB_2)를 래치할 수 있다. 제1 및 2 영상데이터(RGB_1, RGB_2)는 각각 최상위 비트(MSB, 빗금영역)부터 최하위 비트(LSB)까지 8개의 비트(8비트 형식)로 구성될 수 있다.

바이어스 전류 조정 여부의 판정을 위하여, 비교부(250)는 제1 영상데이터(RGB_1)의 최상위 비트(711)와 제2 영상데이터(RGB_2)의 최상위 비트(721)를 수신할 수 있다. 비교부(250)는 제2 영상데이터(RGB_2)의 최상위 비트(721)가 제1 영상데이터(RGB_1)의 최상위 비트(711)와 상이한지 여부를 판정할 수 있다. 비교부(250)는 양 비트가 01 또는 10이면 상이하다고 판정할 수 있다. 비교부(250)는 양 비트가 00 또는 11이면 동일하다고 판정할 수 있다. 비교부(250)는 배타적 논리합(exclusive OR; XOR) 게이트를 포함할 수 있고, 양 비트에 대하여 배타적 논리합 연산을 수행함으로써 양 비트가 상이한지 여부를 판정할 수 있다. 비교부(250)는 상기 판정의 결과를 포함하는 비교신호(COMP_SIG)를 바이어스 제어부(260)로 송신할 수 있다.

바이어스 제어부(260)는 비교신호(COMP_SIG)에 따라 N+1번째 라인 화소를 위한 제2 바이어스 전류를 조정할 수 있다. 제2 영상데이터(RGB_2)의 최상위 비트(721)가 제1 영상데이터(RGB_1)의 최상위 비트(711)와 상이하면, 바이어스 제어부(260)는 비교신호(COMP_SIG)를 통해 바이어스 전원(BIAS_PWR)에 포함된 복수의 바이어스 전류 중 하나를 선택하고, 선택된 바이어스 전류를 버퍼(240)로 출력할 수 있다. 또는 바이어스 제어부(260)는 바이어스 전원(BIAS_PWR)의 전류량을 일정하게 유지하면서 상기 전류량을 바이어스 제어 신호(BIAS_CTR_SIG)를 통해 조절함으로써 제2 바이어스 전류의 세기를 조정할 수 있다. 또는 바이어스 제어부(260)는 수신되는 바이어스 전원(BIAS_PWR)의 전류량을 증가시킴으로써 제2 바이어스 전류의 세기를 조정할 수 있다.

버퍼(240)는 제2 바이어스 전류를 수신하고, 제2 바이어스 전류에 따라 N+1번째 라인 화소에 제1 데이터전압을 출력할 수 있다.

도 8은 일 실시예 따른 복수의 채널에 데이터전압을 공급하는 소스드라이버의 구성도이다.

도 8을 참조하면, 소스드라이버(12)는 복수의 채널(CH_1, ..., CH_M)으로 구성될 수 있다. 복수의 채널(CH_1, ..., CH_M) 각각 동일한 구성을 포함할 수 있다. 제1 채널(CH_1)은 제1 래치부(210-1), 제2 래치부(220-1), DAC(230-1), 버퍼(240-1), 비교부(250-1) 및 바이어스 제어부(260-1)를 포함할 수 있다. 마찬가지로 제M 채널(CH_M)도 제1 래치부(210-M), 제2 래치부(220-M), DAC(230-M), 버퍼(240-M), 비교부(250-M) 및 바이어스 제어부(260-M)를 포함할 수 있다.

소스드라이버(12)는 각 채널별로 바이어스 전류를 조정할 수 있다. 제1 채널(CH_1)의 경우, 비교부(250-1)는 제1 및 2 래치부(210-1, 220-1)로부터 N+1번째 라인 영상데이터의 최상위 비트와 N번째 라인 영상데이터의 최상위 비트를 수신하여 비교할 수 있다. 바이어스 제어부(260-1)는 최상위 비트들이 상이하면 N+1번째 라인 데이터전압을 위한 제2 바이어스 전류를 N번째 라인 데이터전압을 위한 제1 바이어스 전류와 다르게 조정할 수 있다. 만약 최상위 비트들이 동일하면 바이어스 제어부(260-1)는 제2 바이어스 전류를 제1 바이어스 전류와 동일하게 또는 기본 설정 값으로 조정할 수 있다. DAC(230-1)는 영상데이터를 데이터전압으로 변환하고 버퍼(240-1)는 상기 조정된 제2 바이어스 전류를 통해 데이터전압을 증폭하여 N+1번째 라인 화소로 출력할 수 있다.

제M 채널(CH_M)의 경우, 제1 래치부(210-M), 제2 래치부(220-M), DAC(230-M), 버퍼(240-M), 비교부(250-M) 및 바이어스 제어부(260-M)는, 제1 채널(CH_1)의 그것들과 동일하게 동작할 수 있다. 다만 제M 채널(CH_M)과 제1 채널(CH_1)은 N+1번째 라인에 위치한 서로 다른 화소들에 대하여 각각 조정된 제2 바이어스 전류를 통해 데이터전압을 공급할 수 있다.

비교부(250)가 영상데이터를 전체로 비교한다면 각 채널마다 구비되는 것이 어려울 수 있다. 그러나 일 실시예에 따르면, 비교부(250-1, 250-M)는 영상데이터의 최상위 비트만을 수신하여 비교함으로써 최적화된 기능을 수행하기 때문에, 각 채널마다 구비될 수 있는 장점이 있다

도 9는 다른 실시예 따른 복수의 화소에 인가되는 데이터전압의 변화를 시간에 따라 보여주는 도면이다.

도 9를 참조하면, 인접한 라인의 2개의 화소에 대한 시간에 따른 데이터전압 변화가 도시된다. 다른 실시예에 따르면, 버퍼는 데이터전압의 변화폭과 응답상태를 고려하여 개별적으로 조정된 바이어스 전류를 통해 인접한 라인에 위치한 두 화소들에 데이터전압을 공급할 수 있다.

예를 들어 도 4와 같이 제1 영상데이터(RGB_1) 및 제2 영상데이터(RGB_2)가 인가되는 경우, 버퍼는 제1 바이어스 전류를 통해 제1 영상데이터(RGB_1)에 상응하는 제1 데이터전압(V_{data_1})을 N번째 라인의 화소에 출력하고, 제2 바이어스 전류를 통해 제2 영상데이터(RGB_2)에 상응하는 제2 데이터전압(V_{data_2})을 N+1번째 라인의 화소에 출력할 수 있다.

여기서 바이어스 제어부는, N번째 라인 화소 구동을 위해 데이터라인에 형성된 데이터전압이 응답시간 t₁ 동안 기준 데이터전압(V_{data_O})에서 제1 데이터전압(V_{data_1})까지 상승하도록 제1 바이어스 전류를 I_{bias_L}로 설정할 수 있다. 버퍼는 제1 바이어스 전류를 수신하여 제1 데이터전압(V_{data_1})을 출력할 수 있다.

다음으로 N+1번째 라인 화소를 구동할 때, 바이어스 제어부는, N+1번째 라인 화소 구동을 위해 데이터라인에 형성된 데이터전압이 N번째 라인 화소의 응답시간과 동일한 t₁ 동안 제1 데이터전압(V_{data_1})에서 제2 데이터전압(V_{data_2})까지 상승하도록 제2 바이어스 전류를 I_{bias_H}로 다시 조정할 수 있다. 버퍼는 제1 바이어스 전류를 수신하여 응답구간(T_{N+1_tr}) 동안 제2 데이터전압(V_{data_2})을 출력할 수 있다. N+1번째 라인 화소 구동을 위해 데이터라인에 형성된 데이터전압은 N번째 라인 화소를 위한 데이터전압보다 크게 변하므로, 바이어스 제어부는 제2 바이어스 전류를 세게 조정하여 N+1번째 라인 화소를 위해 데이터라인에 형성된 데이터전압이 응답시간 t₁ 동안 제2 데이터전압(V_{data_2})으로 도달하도록 할 수 있다.

한편 바이어스 제어부는 데이터전압의 응답구간을 나누어 각 구간마다 바이어스 전류를 다르게 조정할 수 있다. 예를 들어 바이어스 제어부는 응답구간(T_{N_tr}) 이후의 안정구간(T_{N+1_st})에서 제2 바이어스 전류를 I_{bias_H}에서 I_{bias_L}로 다시 조정할 수 있다.

N+1번째 라인 화소 구동을 위해 데이터라인에 형성된 데이터전압이 응답시간 t₁ 동안 제1 데이터전압(V_{data_1})에서 제2 데이터전압(V_{data_2})까지 변화하려면 N번째 라인 화소의 경우보다 센 바이어스 전류가 필요할 수 있다. 그러나 N+1번째 라인 화소 구동을 위한 데이터전압이 제2 데이터전압(V_{data_2})에 도달하면, 센 바이어스 전류를 유지할 필요가 없다. 바이어스 전류가 덜 세더라도, N+1번째 라인 화소 구동을 위해 데이터라인에 형성된 제2 데이터전압(V_{data_2})은 충분히 유지될 수 있다. 센 바이어스 전류가 유지된다면, 바이어스 전류에 의한 불필요한 소비전력이 안정구간(T_{N+1_st})에서 발생할 수 있다. 따라서 제2 바이어스 전류를 I_{bias_L}로 다시 약하게 조정하면, 바이어스 전류에 의한 소비전력이 감소할 수 있다.

이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

1. 데이터라인의 제1 화소로 출력되는 제1 영상데이터를 저장하는 제1 래치부;
   상기 데이터라인의 제2 화소로 출력되는 제2 영상데이터를 저장하는 제2 래치부;
   상기 제1 래치부로부터 상기 제1 영상데이터의 최상위 비트(MSB; most significant bit)를 수신하고, 상기 제2 래치부로부터 상기 제2 영상데이터의 최상위 비트를 수신하고, 상기 제1 영상데이터의 최상위 비트와 상기 제2 영상데이터의 최상위 비트가 상이한지를 판정하는 비교부;
   상기 제2 영상데이터의 최상위 비트가 상기 제1 영상데이터의 최상위 비트와 상이하면, 상기 제1 영상데이터의 출력을 위한 제1 바이어스 전류보다 높은 레벨을 가지도록 상기 제2 영상데이터의 출력을 위한 제2 바이어스 전류를 조정하는 바이어스 제어부; 및
   상기 제1 바이어스 전류에 기반하여 상기 제1 영상데이터에 상응하는 제1 데이터전압을 출력하고, 상기 제2 바이어스 전류에 기반하여 상기 제2 영상데이터에 상응하는 제2 데이터전압을 출력하는 버퍼를 포함하는 소스드라이버.
2. 제1항에 있어서,
   상기 제1 데이터전압의 응답시간(response time)과 상기 제2 데이터전압의 응답시간이 미리 설정된 유사 범위 이내에 해당되는 소스드라이버.
3. 제1항에 있어서,
   상기 바이어스 제어부는, 상기 제2 영상데이터의 최상위 비트가 상기 제1 영상데이터의 최상위 비트와 동일하면, 상기 제1 바이어스 전류와 동일한 레벨 또는 미리 설정된 기본 레벨(default level)로 상기 제2 바이어스 전류를 조정하는 소스드라이버.
4. 제1항에 있어서,
   상기 비교부는, 상기 판정의 결과를 포함하는 비교신호를 생성하고,
   상기 바이어스 제어부는, 복수의 바이어스 전류를 포함하는 바이어스 전원을 수신하고, 상기 비교신호를 통해 상기 복수의 바이어스 전류 중 하나를 상기 제1 및 2 바이어스 전류로 선택하는 소스드라이버.
5. 제1항에 있어서,
   상기 바이어스 제어부는, 상기 제1 데이터전압 및 상기 제2 데이터전압 사이의 변화가 일정 범위 이상이면, 상기 제1 바이어스 전류보다 높은 레벨을 가지도록 상기 제2 바이어스 전류를 조정하고,
   상기 비교부는, 상기 제2 영상데이터의 최상위 비트가 상기 제1 영상데이터의 최상위 비트와 상이하면, 상기 제1 데이터전압 및 상기 제2 데이터전압 사이의 변화가 일정 범위 이상이라고 판정하는 소스드라이버.
6. 제1항에 있어서,
   상기 제1 래치부는, 상기 제2 영상데이터를 저장하고,
   상기 제2 래치부는, 상기 데이터라인의 제3 화소로 공급되는 제3 영상데이터를 저장하고,
   상기 바이어스 제어부는, 상기 제3 영상데이터에 상응하는 제3 데이터전압 및 상기 제2 데이터전압 사이의 변화가 일정 범위 이상이면, 상기 제1 바이어스 전류보다 높은 레벨 또는 상기 제2 바이어스 전류와 동일한 레벨로 상기 제3 데이터전압 출력을 위한 제3 바이어스 전류를 조정하고,
   상기 비교부는, 상기 제3 영상데이터의 최상위 비트와 상기 제2 영상데이터의 최상위 비트가 상이하면, 상기 제3 데이터전압 및 상기 제2 데이터전압 사이의 변화가 일정 범위 이상이라고 판정하며,
   상기 버퍼는, 상기 제3 바이어스 전류에 기반하여 상기 제3 데이터전압을 출력하는 소스드라이버.
7. 제6항에 있어서,
   상기 제1 데이터전압까지 도달하는 시간, 상기 제2 데이터전압까지 도달하는 시간 및 상기 제3 데이터전압까지 도달하는 시간은, 미리 설정된 유사 범위 이내인 소스드라이버.
8. 제6항에 있어서,
   상기 바이어스 제어부는, 상기 제3 영상데이터의 최상위 비트가 상기 제2 영상데이터의 최상위 비트와 동일하면, 상기 제1 바이어스 전류와 동일한 레벨 또는 미리 설정된 기본 레벨(default level)로 상기 제3 바이어스 전류를 조정하는 소스드라이버.
9. 제1항에 있어서,
   상기 비교부는, 배타적 논리합 연산을 통해 최상위 비트의 동일성을 판정하는 소스드라이버.
10. 제1항에 있어서,
    상기 버퍼는, 상기 제1 데이터전압에서 상기 제2 데이터전압으로 도달하면 상기 바이어스 제어부로부터 상기 제1 바이어스 전류와 동일한 레벨 또는 미리 설정된 기본 레벨(default level)을 갖는 제2 바이어스 전류를 수신하여 상기 제2 데이터전압을 출력하는 소스드라이버.
11. 제10항에 있어서,
    상기 제2 데이터전압은, 상기 제1 데이터전압보다 높고,
    상기 버퍼는, 상기 제1 데이터전압에서 상기 제2 데이터전압으로 상승(rising)하는 응답구간 동안 상기 제2 바이어스 전류에 기반하여 상기 제2 데이터전압을 출력하는 소스드라이버.
12. 제10항에 있어서,
    상기 제2 데이터전압은, 상기 제1 데이터전압보다 낮고,
    상기 버퍼는, 상기 제1 데이터전압에서 상기 제2 데이터전압으로 하강(falling)하는 응답구간 동안 상기 제2 바이어스 전류에 기반하여 상기 제2 데이터전압을 출력하는 소스드라이버.
13. 제1 데이터라인에 위치한 제1 복수의 화소를 구동하기 위한 제1 복수의 영상데이터를 수신하고, 상기 제1 복수의 영상데이터의 최상위 비트들이 상이한지를 판정하며, 상기 제1 복수의 영상데이터의 최상위 비트들이 상이하면, 서로 다른 레벨을 가지도록 상기 제1 복수의 영상데이터의 출력을 위한 제1 복수의 바이어스 전류를 조정하고, 상기 제1 복수의 바이어스 전류를 이용하여 제1 복수의 데이터전압을 출력하는 제1 채널; 및
    제2 데이터라인에 위치한 제2 복수의 화소를 구동하기 위한 제2 복수의 영상데이터를 수신하고, 상기 제2 복수의 영상데이터의 최상위 비트들이 상이한지를 판정하며, 상기 제2 복수의 영상데이터의 최상위 비트들이 상이하면, 서로 다른 레벨을 가지도록 상기 제2 복수의 영상데이터의 출력을 위한 제2 복수의 바이어스 전류를 조정하고, 상기 제2 복수의 바이어스 전류를 이용하여 제2 복수의 데이터전압을 출력하는 제2 채널을 포함하고,
    상기 제1 복수의 바이어스 전류 및 상기 제2 복수의 바이어스 전류는, 서로 독립적으로 조정되는 소스드라이버.
14. 제13항에 있어서,
    상기 제1 채널은, 상기 제1 복수의 영상데이터의 최상위 비트를 비교하기 위한 제1 비교부를 포함하고,
    상기 제2 채널은, 상기 제2 복수의 영상데이터의 최상위 비트를 비교하기 위한 제2 비교부를 포함하며,
    상기 제1 비교부 및 상기 제2 비교부는, 서로 독립적으로 동작하는 소스드라이버.
15. 제14항에 있어서,
    상기 제1 채널은, 상기 제1 복수의 영상데이터의 최상위 비트들에 대한 판정의 결과를 포함하는 제1 비교신호를 생성하고, 복수의 전류를 포함하는 바이어스 전원을 수신하고, 상기 제1 비교신호를 통해 상기 복수의 전류 중 하나를 상기 제1 복수의 바이어스 전류로 선택하고,
    상기 제2 채널은, 상기 제1 채널과 독립적으로, 상기 제2 복수의 영상데이터의 최상위 비트들에 대한 판정의 결과를 포함하는 제2 비교신호를 생성하고, 상기 바이어스 전원을 수신하고, 상기 제2 비교신호를 통해 상기 복수의 전류 중 하나를 상기 제2 복수의 바이어스 전류로 선택하는 소스드라이버.

Images