KR20210015744A - 고체 촬상 소자, 촬상 장치, 및 고체 촬상 소자의 제어 방법 - Google Patents
고체 촬상 소자, 촬상 장치, 및 고체 촬상 소자의 제어 방법 Download PDFInfo
- Publication number
- KR20210015744A KR20210015744A KR1020207021385A KR20207021385A KR20210015744A KR 20210015744 A KR20210015744 A KR 20210015744A KR 1020207021385 A KR1020207021385 A KR 1020207021385A KR 20207021385 A KR20207021385 A KR 20207021385A KR 20210015744 A KR20210015744 A KR 20210015744A
- Authority
- KR
- South Korea
- Prior art keywords
- request
- test
- arbiter
- circuit
- row
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims description 20
- 238000012360 testing method Methods 0.000 claims abstract description 177
- 238000001514 detection method Methods 0.000 claims abstract description 108
- 238000004891 communication Methods 0.000 claims abstract description 11
- 230000005540 biological transmission Effects 0.000 claims abstract description 9
- 238000012545 processing Methods 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 description 81
- 230000004044 response Effects 0.000 description 59
- 238000010586 diagram Methods 0.000 description 56
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 238000010998 test method Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 239000000284 extract Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 102100034112 Alkyldihydroxyacetonephosphate synthase, peroxisomal Human genes 0.000 description 1
- 101000799143 Homo sapiens Alkyldihydroxyacetonephosphate synthase, peroxisomal Proteins 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000848 angular dependent Auger electron spectroscopy Methods 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000004313 glare Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
- H04N25/69—SSIS comprising testing or correcting structures for circuits other than pixel cells
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- H04N5/367—
-
- H04N5/369—
-
- H04N5/378—
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Tests Of Electronic Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
요청을 아비터가 조정하는 고체 촬상 소자에 있어서, 고장 위치를 특정한다. 복수의 화소는, 미리 정해진 이벤트를 검출한 경우에는 미리 정해진 검출 신호의 송신을 요구하는 요청을 생성한다. 테스트 회로는, 테스트가 지시되지 않은 경우에는 복수의 화소 각각의 요청을 출력 요청으로서 출력하고, 테스트가 지시된 경우에는 새로운 복수의 요청을 생성하여 각각을 상기 출력 요청으로서 출력한다. 아비터는 출력 요청을 조정한다. 통신 회로는, 아비터의 조정 결과에 기초하여 상기 검출 신호를 송신한다. 고장 판정부는, 테스트가 지시된 경우에는 상기 검출 신호에 기초하여 상기 아비터가 고장나 있는지 아닌지를 판정한다.
Description
본 기술은 고체 촬상 소자, 촬상 장치, 및 고체 촬상 소자의 제어 방법에 관한 것이다. 상세하게는, 휘도의 변화량이 임계값을 초과했다는 것을 어드레스 이벤트로서 검출하는 고체 촬상 소자, 촬상 장치, 및 고체 촬상 소자의 제어 방법에 관한 것이다.
종래부터, 수직 동기 신호 등의 동기 신호에 동기하여 화상 데이터(프레임)를 촬상하는 동기형 고체 촬상 소자가, 촬상 장치 등에 있어서 사용되고 있다. 이 일반적인 동기형 고체 촬상 소자에서는, 동기 신호의 매 주기(예를 들면, 1/60초)에만 화상 데이터를 취득할 수 있다. 이 때문에, 자동 운전이나 웨어러블 디바이스의 유저 인터페이스 등에 관한 분야에 있어서, 보다 고속 처리가 요구된 경우에 대응하는 것이 곤란해진다. 이에, 휘도의 변화량이 임계값을 초과했다는 것을 어드레스 이벤트로서 실시간으로 검출하여 요청(request)을 송신하는 복수의 화소와, 이들 요청을 조정하는 아비터(arbiter)를 설치한 비동기형 고체 촬상 소자가 제안되어 있다(예를 들면, 특허문헌 1 참조). 이러한 고체 촬상 소자의 동작을 테스트하는 방법으로서는, 예를 들면, 펄스 광을 조사하는 변조 광원을 설치하고, 그 펄스 광 조사 시의 검출 결과를 분석하는 테스트 방법을 들 수 있다.
상술한 비동기형 테스트 방법에서는, 펄스 광의 조사 시의 검출 결과를 분석함으로써, 이상이 있는 결함 화소를 특정하고 있다. 그러나, 그 검출 결과는, 화소로부터의 요청을 조정하는 아비터를 경유하여 출력되기 때문에, 결함 화소가 검출되어도, 화소 내의 회로와 아비터 중 어느 것에서 고장이 생겼는지를 특정할 수 없다고 하는 문제가 있다.
본 기술은 이러한 상황을 감안하여 나온 것이며, 요청을 아비터가 조정하는 고체 촬상 소자에 있어서, 고장 위치를 특정하는 것을 목적으로 한다.
본 기술은, 상술한 문제점을 해소하기 위해 이루어진 것이며, 그 제1 측면은, 미리 정해진 이벤트를 검출한 경우에는 미리 정해진 검출 신호의 송신을 요구하는 요청을 생성하는 복수의 화소와, 테스트가 지시되지 않은 경우에는 상기 복수의 화소 각각의 상기 요청을 출력 요청으로서 출력하고, 상기 테스트가 지시된 경우에는 새로운 복수의 요청을 생성하여 각각을 상기 출력 요청으로서 출력하는 테스트 회로와, 상기 출력 요청을 조정하는 아비터와, 상기 아비터의 조정 결과에 기초하여 상기 검출 신호를 송신하는 통신 회로와, 상기 테스트가 지시된 경우에는 상기 검출 신호에 기초하여 상기 아비터가 고장나 있는지 아닌지를 판정하는 고장 판정부를 구비하는 고체 촬상 소자, 및 그 제어 방법이다. 이에 의해, 아비터가 고장나 있는지 아닌지가 판정된다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 테스트 회로는, 상기 테스트가 지시된 경우에는 상기 아비터에 접속된 신호선에 미리 정해진 전위를 공급하는 트랜지스터를 구비하고, 상기 요청은, 상기 신호선을 통해 출력되어도 된다. 이에 의해, 미리 정해진 전위의 요청이 강제적으로 출력된다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 테스트 회로는, 상기 요청과 상기 테스트를 지시하는 제어 신호의 논리곱을 상기 출력 요청으로서 출력하는 논리곱 게이트를 구비해도 된다. 이에 의해, 요청을 전송하는 신호선과 접지 단자 간의 단락이 방지된다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 복수의 화소 각각에는, 서로 다른 어드레스가 할당되고, 상기 테스트 회로는, 상기 어드레스 중 일부에 대응하는 상기 새로운 요청을 상기 출력 요청으로서 출력시켜도 된다. 이에 의해, 아비터 내의 고장 위치가 더욱 특정된다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 복수의 화소가 배열된 화소 어레이부는, 미리 정해진 수의 영역으로 분할되고, 상기 아비터는, 상기 영역마다 아비터 블록을 포함하고, 상기 고장 판정부는, 상기 검출 신호에 기초하여 상기 아비터 블록 중 고장난 아비터 블록을 특정해도 된다. 이에 의해, 아비터 내의 고장 위치가 더욱 특정된다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 화소의 일부는 수광 칩에 배치되고, 상기 화소의 나머지는 회로 칩에 배치되고, 상기 수광 칩은 상기 회로 칩에 적층되어도 된다. 이에 의해, 칩의 면적 증대가 억제된다고 하는 작용을 가져온다.
또한, 본 기술의 제2 측면은, 미리 정해진 이벤트를 검출한 경우에는 미리 정해진 검출 신호의 송신을 요구하는 요청을 생성하는 복수의 화소와, 테스트가 지시되지 않은 경우에는 상기 복수의 화소 각각의 상기 요청을 출력 요청으로서 출력하고, 상기 테스트가 지시된 경우에는 새로운 복수의 요청을 생성하여 각각을 상기 출력 요청으로서 출력하는 테스트 회로와, 상기 출력 요청을 조정하는 아비터와, 상기 아비터의 조정 결과에 기초하여 상기 검출 신호를 송신하는 통신 회로와, 상기 테스트가 지시된 경우에는 상기 검출 신호에 기초하여 상기 아비터가 고장나 있는지 아닌지를 판정하는 고장 판정부와, 상기 검출 신호에 대하여 미리 정해진 처리를 실행하는 신호 처리부를 구비하는 촬상 장치이다. 이에 의해, 아비터가 고장나 있는지 아닌지가 판정되고, 미리 정해진 처리가 실행된다고 하는 작용을 가져온다.
본 기술에 의하면, 요청을 아비터가 조정하는 고체 촬상 소자에 있어서, 아비터의 고장 유무를 판단한다고 하는 우수한 효과를 나타낼 수 있다. 한편, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어떠한 효과여도 된다.
도 1은 본 기술의 제1 실시형태에 있어서의 촬상 장치의 일 구성예를 나타내는 블록도이다.
도 2는 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자의 적층 구조의 일례를 나타내는 도면이다.
도 3은 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자의 일 구성예를 나타내는 블록도이다.
도 4는 본 기술의 제1 실시형태에 있어서의 화소의 일 구성예를 나타내는 회로도이다.
도 5는 본 기술의 제1 실시형태에 있어서의 비교기의 입출력 특성의 일례를 나타내는 그래프이다.
도 6은 본 기술의 제1 실시형태에 있어서의 AER(Address Event Representation) 로직 회로의 일 구성예를 나타내는 블록도이다.
도 7은 본 기술의 제1 실시형태에 있어서의 행 테스트 회로의 일 구성예를 나타내는 회로도이다.
도 8은 본 기술의 제1 실시형태에 있어서의 행 테스트 회로의 동작의 일례를 나타내는 도면이다.
도 9는 본 기술의 제1 실시형태에 있어서의 열 테스트 회로의 일 구성예를 나타내는 회로도이다.
도 10은 본 기술의 제1 실시형태에 있어서의 행 AER 회로의 일 구성예를 나타내는 블록도이다.
도 11은 본 기술의 제1 실시형태에 있어서의 행 AER 블록의 일 구성예를 나타내는 회로도이다.
도 12는 본 기술의 제1 실시형태에 있어서의 열 AER 회로의 일 구성예를 나타내는 블록도이다.
도 13은 본 기술의 제1 실시형태에 있어서의 열 AER 블록의 일 구성예를 나타내는 블록도이다.
도 14는 본 기술의 제1 실시형태에 있어서의 행 아비터의 일 구성예를 나타내는 블록도이다.
도 15는 본 기술의 제1 실시형태에 있어서의 핸드쉐이크(handshake)의 일례를 나타내는 타이밍 차트이다.
도 16은 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자의 동작의 일례를 나타내는 플로우 차트이다.
도 17은 본 기술의 제1 실시형태의 제1 변형예에 있어서의 행 테스트 회로의 일 구성예를 나타내는 회로도이다.
도 18은 본 기술의 제1 실시형태의 제1 변형예에 있어서의 AND(논리곱) 게이트의 일 구성예를 나타내는 회로도이다.
도 19는 본 기술의 제1 실시형태의 제1 변형예에 있어서의 행 테스트 회로의 동작의 일례를 나타내는 도면이다.
도 20은 본 기술의 제1 실시형태의 제1 변형예에 있어서의 열 테스트 회로의 일 구성예를 나타내는 회로도이다.
도 21은 본 기술의 제1 실시형태의 제2 변형예에 있어서의 화소의 일 구성예를 나타내는 회로도이다.
도 22는 본 기술의 제1 실시형태의 제2 변형예에 있어서의 버퍼까지를 수광 칩에 배치한 화소의 일 구성예를 나타내는 회로도이다.
도 23은 본 기술의 제1 실시형태의 제2 변형예에 있어서의 비교기까지를 수광 칩에 배치한 화소의 일 구성예를 나타내는 회로도이다.
도 24는 본 기술의 제1 실시형태의 제2 변형예에 있어서의 그라운드(ground)를 접속한 화소의 일 구성예를 나타내는 회로도이다.
도 25는 본 기술의 제2 실시형태에 있어서의 테스트 제어 회로의 일 구성예를 나타내는 블록도이다.
도 26은 본 기술의 제2 실시형태에 있어서의 행 테스트 회로의 일 구성예를 나타내는 회로도이다.
도 27은 본 기술의 제2 실시형태에 있어서의 행측 디코더의 동작의 일례를 나타내는 도면이다.
도 28은 본 기술의 제2 실시형태에 있어서의 열 테스트 회로의 일 구성예를 나타내는 회로도이다.
도 29는 본 기술의 제2 실시형태에 있어서의 테스트 방법을 설명하기 위한 도면이다.
도 30은 본 기술의 제2 실시형태에 있어서의 에어리어를 더 분할하여 고장 위치를 좁히는 방법을 설명하기 위한 도면이다.
도 31은 본 기술의 제2 실시형태에 있어서의 고장 위치의 검출 예를 나타내는 도면이다.
도 32는 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
도 33은 촬상부의 설치 위치의 일례를 나타내는 설명도이다.
도 2는 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자의 적층 구조의 일례를 나타내는 도면이다.
도 3은 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자의 일 구성예를 나타내는 블록도이다.
도 4는 본 기술의 제1 실시형태에 있어서의 화소의 일 구성예를 나타내는 회로도이다.
도 5는 본 기술의 제1 실시형태에 있어서의 비교기의 입출력 특성의 일례를 나타내는 그래프이다.
도 6은 본 기술의 제1 실시형태에 있어서의 AER(Address Event Representation) 로직 회로의 일 구성예를 나타내는 블록도이다.
도 7은 본 기술의 제1 실시형태에 있어서의 행 테스트 회로의 일 구성예를 나타내는 회로도이다.
도 8은 본 기술의 제1 실시형태에 있어서의 행 테스트 회로의 동작의 일례를 나타내는 도면이다.
도 9는 본 기술의 제1 실시형태에 있어서의 열 테스트 회로의 일 구성예를 나타내는 회로도이다.
도 10은 본 기술의 제1 실시형태에 있어서의 행 AER 회로의 일 구성예를 나타내는 블록도이다.
도 11은 본 기술의 제1 실시형태에 있어서의 행 AER 블록의 일 구성예를 나타내는 회로도이다.
도 12는 본 기술의 제1 실시형태에 있어서의 열 AER 회로의 일 구성예를 나타내는 블록도이다.
도 13은 본 기술의 제1 실시형태에 있어서의 열 AER 블록의 일 구성예를 나타내는 블록도이다.
도 14는 본 기술의 제1 실시형태에 있어서의 행 아비터의 일 구성예를 나타내는 블록도이다.
도 15는 본 기술의 제1 실시형태에 있어서의 핸드쉐이크(handshake)의 일례를 나타내는 타이밍 차트이다.
도 16은 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자의 동작의 일례를 나타내는 플로우 차트이다.
도 17은 본 기술의 제1 실시형태의 제1 변형예에 있어서의 행 테스트 회로의 일 구성예를 나타내는 회로도이다.
도 18은 본 기술의 제1 실시형태의 제1 변형예에 있어서의 AND(논리곱) 게이트의 일 구성예를 나타내는 회로도이다.
도 19는 본 기술의 제1 실시형태의 제1 변형예에 있어서의 행 테스트 회로의 동작의 일례를 나타내는 도면이다.
도 20은 본 기술의 제1 실시형태의 제1 변형예에 있어서의 열 테스트 회로의 일 구성예를 나타내는 회로도이다.
도 21은 본 기술의 제1 실시형태의 제2 변형예에 있어서의 화소의 일 구성예를 나타내는 회로도이다.
도 22는 본 기술의 제1 실시형태의 제2 변형예에 있어서의 버퍼까지를 수광 칩에 배치한 화소의 일 구성예를 나타내는 회로도이다.
도 23은 본 기술의 제1 실시형태의 제2 변형예에 있어서의 비교기까지를 수광 칩에 배치한 화소의 일 구성예를 나타내는 회로도이다.
도 24는 본 기술의 제1 실시형태의 제2 변형예에 있어서의 그라운드(ground)를 접속한 화소의 일 구성예를 나타내는 회로도이다.
도 25는 본 기술의 제2 실시형태에 있어서의 테스트 제어 회로의 일 구성예를 나타내는 블록도이다.
도 26은 본 기술의 제2 실시형태에 있어서의 행 테스트 회로의 일 구성예를 나타내는 회로도이다.
도 27은 본 기술의 제2 실시형태에 있어서의 행측 디코더의 동작의 일례를 나타내는 도면이다.
도 28은 본 기술의 제2 실시형태에 있어서의 열 테스트 회로의 일 구성예를 나타내는 회로도이다.
도 29는 본 기술의 제2 실시형태에 있어서의 테스트 방법을 설명하기 위한 도면이다.
도 30은 본 기술의 제2 실시형태에 있어서의 에어리어를 더 분할하여 고장 위치를 좁히는 방법을 설명하기 위한 도면이다.
도 31은 본 기술의 제2 실시형태에 있어서의 고장 위치의 검출 예를 나타내는 도면이다.
도 32는 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
도 33은 촬상부의 설치 위치의 일례를 나타내는 설명도이다.
이하, 본 기술을 실시하기 위한 형태(이하, 실시형태라고 칭함)에 대해 설명한다. 설명은 이하의 순서에 의해 행한다.
1. 제1 실시형태(테스트 시에 테스트 회로에 요청을 출력시키는 예)
2. 제2 실시형태(테스트 시에 특정 어드레스의 요청을 테스트 회로에 출력시키는 예)
3. 이동체에의 응용예
<1. 제1 실시형태>
[촬상 장치의 구성예]
도 1은 본 기술의 제1 실시형태에 있어서의 촬상 장치(100)의 일 구성예를 나타내는 블록도이다. 이 촬상 장치(100)는, 화상 데이터를 촬상하기 위한 장치이며, 광학부(110), 고체 촬상 소자(200) 및 DSP(Digital Signal Processing) 회로(120)를 구비한다. 나아가, 촬상 장치(100)는, 표시부(130), 조작부(140), 버스(150), 프레임 메모리(160), 기억부(170) 및 전원부(180)를 구비한다. 촬상 장치(100)로서는, 산업용 로봇에 탑재되는 카메라나, 차량용 카메라 등이 상정된다.
광학부(110)는, 피사체로부터의 광을 집광하여 고체 촬상 소자(200)로 이끄는 것이다. 고체 촬상 소자(200)는, 화소마다, 휘도 변화량의 절대값이 임계값의 절대값을 초과했다는 것을 어드레스 이벤트로서 검출하는 것이다. 이 고체 촬상 소자(200)는, 화소마다 어드레스 이벤트의 유무를 나타내는 검출 신호를 생성하고, DSP 회로(120)에 신호선(209)을 통해 공급한다.
DSP 회로(120)는, 검출 신호로 이루어지는 화상 데이터에 대해 소정의 신호 처리를 실행하는 것이다. 이 DSP 회로(120)는, 처리 후의 화상 데이터 및 이벤트 데이터를 버스(150)를 통해 프레임 메모리(160) 등에 출력한다. 또한, DSP 회로(120)는, 청구범위에 기재된 신호 처리부의 일례이다.
표시부(130)는 화상 데이터 및 이벤트 데이터를 표시하는 것이다. 표시부(130)로서는, 예를 들면, 액정 패널이나 유기 EL(Electro Luminescence) 패널이 상정된다. 조작부(140)는 사용자의 조작에 따라 조작 신호를 생성하는 것이다.
버스(150)는, 광학부(110), 고체 촬상 소자(200), DSP 회로(120), 표시부(130), 조작부(140), 프레임 메모리(160), 기억부(170) 및 전원부(180)가 서로 데이터를 교환하기 위한 공통의 경로이다.
프레임 메모리(160)는 화상 데이터를 보유하는 것이다. 기억부(170)는 화상 데이터 등의 다양한 데이터를 기억하는 것이다. 전원부(180)는, 고체 촬상 소자(200), DSP 회로(120)나 표시부(130) 등에 전원을 공급하는 것이다.
[고체 촬상 소자의 구성예]
도 2는 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자(200)의 적층 구조의 일례를 나타내는 도면이다. 이 고체 촬상 소자(200)는, 수광 칩(201)과, 그 수광 칩(201)에 적층된 회로 칩(202)을 구비한다.
도 3은 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자(200)의 일 구성예를 나타내는 블록도이다. 이 고체 촬상 소자(200)는, 열 아비터(213), 열 AER 회로(220), 열 어드레스 인코더(214), 화소 어레이부(300) 및 스테이트 머신(state machine)(215)을 구비한다. 또한, 고체 촬상 소자(200)는, 행 어드레스 인코더(216), 행 AER 회로(260), 행 아비터(600), 열 테스트 회로(410), 행 테스트 회로(420) 및 테스트 제어 회로(430)를 구비한다. 테스트 제어 회로(430)는 제어 신호 공급부(431) 및 고장 판정부(432)를 구비한다. 또한, 화소 어레이부(300)에는, 2차원 격자 형상으로 복수의 화소(310)가 배열된다. 이하, 화소 어레이부(300)에 있어서 소정의 방향으로 배열된 화소의 집합을 「행」이라고 칭하고, 행에 수직인 방향으로 배열된 화소의 집합을 「열」이라고 칭한다.
화소(310)는, 광 전류에 따른 전압의 변화량을 나타내는 미분 신호를 생성하고, 그 신호의 레벨과 소정의 임계값을 비교한다. 이 비교 결과는, 어드레스 이벤트의 검출 결과를 나타낸다. 여기서, 미분 신호와 비교하기 위한 임계값은, 서로 다른 2개의 임계값을 포함하고, 그들 중 큰 쪽의 임계값을 상한 임계값이라고 하고 작은 쪽의 임계값을 하한 임계값으로 한다. 또한, 어드레스 이벤트는, 온 이벤트(ON event) 및 오프 이벤트(OFF event)를 포함하고, 그 검출 결과는, 1비트의 온 이벤트의 검출 결과와 1비트의 오프 이벤트의 검출 결과를 포함한다. 온 이벤트는, 미분 신호가 상한 임계값을 초과했을 때에 검출되고, 오프 이벤트는, 그 미분 신호가 하한 임계값을 하회했을 때에 검출된다.
화소(310)는, 어드레스 이벤트를 검출했을 때에 행 테스트 회로(420)와의 사이에서, 요청 및 응답의 송수신(이하, 「핸드쉐이크」라고 칭함)을 행한다. 여기서, 요청은, 어드레스 이벤트의 검출 신호의 외부 송신을 스테이트 머신(215)에 요구하는 신호이다. 다음으로, 화소(310)는, 열 테스트 회로(410)와의 사이에서 핸드쉐이크를 행한다.
열 테스트 회로(410)는, 열 AER 회로(220)와의 사이에서 요청 및 응답을 송수신하는 것이다. 이 열 테스트 회로(410)는, 테스트 제어 회로(430)로부터의 제어 신호에 의해 테스트가 지시되지 않은 경우에는 전체 행으로부터의 요청을 그대로 열 AER 회로(220)에 출력한다. 한편, 테스트가 지시된 경우에 열 테스트 회로(410)는, 전체 열에 대해 새롭게 요청을 생성하여 열 AER 회로(220)에 출력한다. 또한, 열 테스트 회로(410)는, 열 AER 회로(220)로부터의 응답을 그대로 화소(310)에 출력한다.
행 테스트 회로(420)는, 행 AER 회로(260)와의 사이에서 요청 및 응답을 송수신하는 것이다. 이 행 테스트 회로(420)는, 테스트 제어 회로(430)로부터의 제어 신호에 의해 테스트가 지시되지 않은 경우에는 전체 행으로부터의 요청을 그대로 행 AER 회로(260)에 출력한다. 한편, 테스트가 지시된 경우에 행 테스트 회로(420)는, 전체 행에 대해 새롭게 요청을 생성하여 행 AER 회로(260)에 출력한다. 또한, 행 테스트 회로(420)는, 행 AER 회로(260)로부터의 응답을 그대로 화소(310)에 출력한다.
또한, 열 테스트 회로(410) 및 행 테스트 회로(420)로 이루어지는 회로는, 청구범위에 기재된 테스트 회로의 일례이다.
열 아비터(213)는, 열 AER 회로(220)로부터의 요청을 조정하고 조정 결과에 기초하여 응답을 열 AER 회로(220)에 송신하는 것이다.
열 AER 회로(220)는, 열의 각각과, 열 아비터(213)와, 스테이트 머신(215)과의 사이에서, 요청 및 응답을 송수신(핸드쉐이크)하는 것이다.
열 어드레스 인코더(214)는, 어드레스 이벤트가 발생한 열의 어드레스를 인코딩하여 스테이트 머신(215)에 송신하는 것이다.
행 어드레스 인코더(216)는, 어드레스 이벤트가 발생한 행의 어드레스를 인코딩하여 스테이트 머신(215)에 송신하는 것이다.
행 아비터(600)는, 행 AER 회로(260)로부터의 요청을 조정하고 조정 결과에 기초하여 응답을 행 AER 회로(260)에 송신하는 것이다. 한편, 열 아비터(213) 및 행 아비터(600)는, 청구범위에 기재된 아비터의 일례이다.
행 AER 회로(260)는, 행의 각각과, 행 아비터(600)와, 스테이트 머신(215)과의 사이에서 요청 및 응답을 송수신(핸드쉐이크)하는 것이다.
스테이트 머신(215)은, 열 아비터(213) 및 행 아비터(600)의 조정 결과에 기초하여 검출 신호를 송신하는 것이다. 이 스테이트 머신(215)은, 열 AER 회로(220) 및 행 AER 회로(260)로부터 요청을 수신하면, 열 어드레스 인코더(214) 및 행 어드레스 인코더(216)로부터의 데이터를 디코딩하여, 어드레스 이벤트가 검출된 어드레스를 특정한다. 화소마다의 어드레스 이벤트의 검출 신호를 2차원 격자 형상으로 배열함으로써, 화상 데이터가 생성된다. 스테이트 머신(215)은, 그 화상 데이터를 DSP 회로(120) 및 고장 판정부(432)에 송신한다. 한편, 스테이트 머신(215)은, 청구범위에 기재된 통신 회로의 일례이다.
제어 신호 공급부(431)는, 모드 신호(MODE)에 의해 테스트가 지시된 경우에, 열 테스트 회로(410) 및 행 테스트 회로(420)의 각각에 제어 신호를 공급하는 것이다. 여기서, 모드 신호(MODE)는, 고체 촬상 소자(200)의 테스트를 행하는 테스트 모드와, 테스트를 행하지 않는 통상 모드 중 어느 하나를 나타내는 신호이다. 이 모드 신호(MODE)는, 사용자의 조작이나, 소정의 애플리케이션의 실행에 의해 생성된다.
고장 판정부(432)는, 테스트가 지시된 경우에, 스테이트 머신(215)으로부터의 검출 신호에 기초하여 열 아비터(213)나 행 아비터(600)의 고장 유무를 판정하는 것이다. 테스트 시에는, 열 테스트 회로(410) 및 행 테스트 회로(420)에 의해, 전체 행 및 전체 열, 즉, 전체 화소에 대해 요청이 출력된다. 이 때문에, 스테이트 머신(215)에 고장이 없고, 열 아비터(213)나 행 아비터(600)에도 고장이 없으면, 스테이트 머신(215)으로부터 전체 화소의 검출 신호가 송신된다. 한편, 스테이트 머신(215)에 고장이 없고, 열 아비터(213)나 행 아비터(600)에 고장이 있는 경우에는, 일부 화소의 검출 신호가 출력되지 않게 될 우려가 있다. 이 때문에, 고장 판정부(432)는, 전체 화소의 검출 신호가 송신되었는지 아닌지에 따라, 열 아비터(213)나 행 아비터(600)의 고장 유무를 판정할 수 있다.
또한, 전체 화소에 펄스 광을 조사하는 변조 광원을 설치하고, 그 펄스 광의 조사 시의 검출 결과를 분석하는 테스트 방법과 조합하면, 화소 및 아비터 중 어디에 고장이 있는지를 특정할 수 있다.
또는, 변조 광원을 사용하지 않고, 후술하는 도 4의 대수 응답부(320), 버퍼(330), 미분 회로(340)의 후단에, 테스트 신호와 전단으로부터의 신호를 선택하여 후단으로 출력하는 선택기를 추가하여 테스트를 행할 수도 있다. 이 테스트 방법과 조합하면, 화소 내의 각 회로와 아비터 중 어느 것에 고장이 있는지를 특정할 수 있다.
한편, 테스트 제어 회로(430)를 고체 촬상 소자(200) 내에 배치하고 있지만, 테스트 제어 회로(430) 내의 회로의 일부 또는 전부를 고체 촬상 소자(200)의 외부(DSP 회로(120) 등)에 배치할 수도 있다.
[화소의 구성예]
도 4는 본 기술의 제1 실시형태에 있어서의 화소(310)의 일 구성예를 나타내는 회로도이다. 이 화소(310)는 대수 응답부(320), 버퍼(330), 미분 회로(340), 비교기(350) 및 AER 로직 회로(360)를 구비한다.
대수 응답부(320; logarithmic response unit)는, nMOS(negative channel MOS) 트랜지스터(321 및 323)와, 포토다이오드(322)와, pMOS(positive channel MOS) 트랜지스터(324)를 구비한다.
포토다이오드(322)는, 입사광에 대한 광전 변환에 의해 광 전류를 생성하는 것이다. pMOS 트랜지스터(324) 및 nMOS 트랜지스터(323)는, 전원과 접지 단자의 사이에서 직렬로 접속된다. 또한, nMOS 트랜지스터(321)의 게이트는, pMOS 트랜지스터(324) 및 nMOS 트랜지스터(323)의 접속점에 접속되고, 소스는 포토다이오드(322)에 접속되고, 드레인은 전원 단자에 접속된다. 그리고, pMOS 트랜지스터(324)의 게이트에는, 바이어스 전압(Vblog)이 인가된다. 이러한 접속에 의해, 포토다이오드(322)에 흐르는 광 전류는, 대수적으로(logarithmically) 전압(Vp)으로 변환된다.
또한, 포토다이오드(322)는 수광 칩(201)에 배치되고, 그 이외의 회로는 회로 칩(202)에 배치된다. 또한, 수광 칩(201)의 그라운드와 회로 칩(202)의 그라운드는, 간섭 대책 때문에 서로 분리되어 있다.
또한, 버퍼(330)는, 전원 및 접지 단자의 사이에서 직렬로 접속된 pMOS 트랜지스터(331 및 332)를 구비한다. 접지측의 pMOS 트랜지스터(332)의 게이트는 대수 응답부(320)에 접속되고, 전원측의 pMOS 트랜지스터(331)의 게이트에는, 바이어스 전압(Vbsf)이 인가된다. 또한, pMOS 트랜지스터(331 및 332)의 접속점은 미분 회로(340)에 접속된다. 이 접속에 의해, Vp에 대한 임피던스 변환이 행해진다.
미분 회로(340)는, 용량(341 및 343)과, pMOS 트랜지스터(342 및 344)와, nMOS 트랜지스터(345)를 구비한다.
용량(341)의 일단은 버퍼(330)에 접속되고, 타단은 용량(343)의 일단과 pMOS 트랜지스터(344)의 게이트에 접속된다. pMOS 트랜지스터(342)의 게이트에는 리셋 신호(xrst)가 입력되고, 소스 및 드레인은 용량(343)의 양단에 접속된다. pMOS 트랜지스터(344) 및 nMOS 트랜지스터(345)는 전원과 접지 단자의 사이에서 직렬로 접속된다. 또한, 용량(343)의 타단은, pMOS 트랜지스터(344) 및 nMOS 트랜지스터(345)의 접속점에 접속된다. 접지측의 nMOS 트랜지스터(345)의 게이트에는, 바이어스 전압(Vba)이 인가되고, pMOS 트랜지스터(344) 및 nMOS 트랜지스터(345)의 접속점은 비교기(350)에도 접속된다. 이러한 접속에 의해, 미분 신호가 생성되어 비교기(350)에 출력된다. 또한, 미분 신호는 리셋 신호(xrst)에 의해 초기화된다.
비교기(350)는, pMOS 트랜지스터(351 및 353)와 nMOS 트랜지스터(352 및 354)를 구비한다. pMOS 트랜지스터(351) 및 nMOS 트랜지스터(352)는, 전원과 접지 단자의 사이에서 직렬로 접속되고, pMOS 트랜지스터(353) 및 nMOS 트랜지스터(354)도, 전원과 접지 단자의 사이에서 직렬로 접속된다. 또한, pMOS 트랜지스터(351 및 353)의 게이트는 미분 회로(340)에 접속된다. nMOS 트랜지스터(352)의 게이트에는, 소정의 상한 임계값(Von)이 인가되고, nMOS 트랜지스터(354)의 게이트에는, 소정의 하한 임계값(Voff)이 인가된다.
pMOS 트랜지스터(351) 및 nMOS 트랜지스터(352)의 접속점은, AER 로직 회로(360)에 접속되고, 이 접속점의 전압이 비교 결과(VCH)로서 출력된다. pMOS 트랜지스터(353) 및 nMOS 트랜지스터(354)의 접속점도 AER 로직 회로(360)에 접속되고, 이 접속점의 전압이 비교 결과(VCL)로서 출력된다. 이러한 접속에 의해, 미분 신호가 상한 임계값(Von)을 초과한 경우에 비교기(350)는, 하이 레벨(high level)의 비교 결과(VCH)를 출력하고, 미분 신호가 하한 임계값(Voff)을 하회한 경우에 로우 레벨(low level)의 비교 결과(VCL)를 출력한다. 이 비교 결과(VCH)는 온 이벤트의 검출 결과를 나타내고, 비교 결과(VCL)는 오프 이벤트의 검출 결과를 나타낸다.
또한, 비교기(350)는, 온 이벤트 및 오프 이벤트의 양쪽 모두를 검출하고 있지만, 일방만을 검출해도 된다. 예를 들면, 온 이벤트만을 검출할 때에는, 대응하는 pMOS 트랜지스터(351) 및 nMOS 트랜지스터(352)만이 배치된다.
AER 로직 회로(360)는 비교 결과(VCH 및 VCL)에 기초하여 핸드쉐이크를 행하는 것이다. 이 AER 로직 회로(360)는, 어드레스 이벤트가 생긴 경우에 행 AER 회로(260)와의 사이에서 핸드쉐이크를 행한다. 다음으로, AER 로직 회로(360)는, 열 AER 회로(220)와의 사이에서 핸드쉐이크를 행하고, 리셋 신호(xrst)에 의해 미분 회로(340)를 리셋한다.
도 5는 본 기술의 제1 실시형태에 있어서의 비교기(350)의 입출력 특성의 일례를 나타내는 그래프이다. 동 도면에 있어서의 종축은, 비교기(350)의 출력 신호(VCH 또는 VCL)의 레벨을 나타내고, 횡축은 비교기(350)의 입력 신호(미분 신호)의 레벨을 나타낸다. 또한, 실선은 비교 결과(VCH)의 궤적을 나타내고, 일점쇄선은 비교 결과(VCL)의 궤적을 나타낸다.
휘도에 따른 전압의 변화량(즉, 미분 신호)이 상한 임계값(Von)을 초과하면, 비교 결과(VCH)는 로우 레벨로부터 하이 레벨로 변화되어 온 이벤트가 검출된다. 한편, 미분 신호가 하한 임계값(Voff)을 하회하면, 비교 결과(VCL)는 하이 레벨로부터 로우 레벨로 변화되어 오프 이벤트가 검출된다.
[AER 로직 회로의 구성예]
도 6은 본 기술의 제1 실시형태에 있어서의 AER 로직 회로(360)의 일 구성예를 나타내는 블록도이다. 이 AER 로직 회로(360)는, nMOS 트랜지스터(361 내지 363, 365 내지 368, 370 및 371)와, pMOS 트랜지스터(364 및 369)와, 용량(372)을 구비한다.
nMOS 트랜지스터(361 및 362)는 직렬로 접속된다. nMOS 트랜지스터(362 및 363)의 게이트에는, 비교 결과(VCH)가 입력되고, nMOS 트랜지스터(361)의 게이트에는 응답(AckYp1)이 입력된다. 또한, nMOS 트랜지스터(362 및 363)의 소스는 접지되고, nMOS 트랜지스터(361)의 드레인으로부터 열 테스트 회로(410)에 요청(ReqHXp1)이 출력된다. nMOS 트랜지스터(363)의 드레인으로부터 행 테스트 회로(420)에 요청(ReqYp1)이 출력된다.
pMOS 트랜지스터(364) 및 nMOS 트랜지스터(365)는 전원과 접지 단자의 사이에서 직렬로 접속된다. 또한, pMOS 트랜지스터(364)의 게이트에는 비교 결과(VCL)가 입력되고, nMOS 트랜지스터(365)의 게이트에는, 바이어스 전압(Vbaer)이 인가된다.
nMOS 트랜지스터(366 및 367)는 직렬로 접속된다. nMOS 트랜지스터(367 및 368)의 게이트는, pMOS 트랜지스터(364) 및 nMOS 트랜지스터(365)의 접속점에 접속된다. nMOS 트랜지스터(366)의 게이트에는 응답(AckYp1)이 입력된다. 또한, nMOS 트랜지스터(367 및 368)의 소스는 접지되고, nMOS 트랜지스터(366)의 드레인으로부터 열 테스트 회로(410)에 요청(ReqLXp1)이 출력된다. nMOS 트랜지스터(368)의 드레인으로부터 행 테스트 회로(420)에 요청(ReqYp1)이 출력된다.
pMOS 트랜지스터(369)와 nMOS 트랜지스터(370 및 371)는, 전원과 접지 단자의 사이에서 직렬로 접속된다. 또한, pMOS 트랜지스터(369)의 게이트에는 바이어스 전압(Vbrst)이 인가된다. nMOS 트랜지스터(370)의 게이트에는 응답(AckYp1)이 입력되고, nMOS 트랜지스터(371)의 게이트에는 응답(AckXp1)이 입력된다. 용량(372)의 일단은 전원에 접속되고, 타단은 pMOS 트랜지스터(369) 및 nMOS 트랜지스터(370)의 접속점에 접속된다. 또한, pMOS 트랜지스터(369) 및 nMOS 트랜지스터(370)의 접속점의 전압은, 리셋 신호(xrst)로서 미분 회로(340)에 출력된다.
상술한 구성에 의해, 하이 레벨의 비교 결과(VCH)가 입력되면(즉, 온 이벤트가 검출되면), AER 로직 회로(360)는 로우 레벨의 요청(ReqYp1)을 행 AER 회로(260)에 송신한다. 그리고, 행 테스트 회로(420)로부터 하이 레벨의 응답(AckYp1)을 수신하면, AER 로직 회로(360)는 로우 레벨의 요청(ReqHXp1)을 열 AER 회로(410)에 송신한다. 이어서, 열 테스트 회로(410)로부터 하이 레벨의 응답(AckXp1)을 수신하면, AER 로직 회로(360)는 로우 레벨의 리셋 신호(xrst)를 미분 회로(340)에 출력한다.
또한, 로우 레벨의 비교 결과(VCL)가 입력되면(즉, 오프 이벤트가 검출되면), AER 로직 회로(360)는 로우 레벨의 요청(ReqYp1)을 행 테스트 회로(420)에 송신한다. 그리고, 행 테스트 회로(420)로부터 하이 레벨의 응답(AckYp1)을 수신하면, AER 로직 회로(360)는 로우 레벨의 요청(ReqLXp1)을 열 테스트 회로(410)에 송신한다. 이어서, 열 테스트 회로(410)로부터 하이 레벨의 응답(AckXp1)을 수신하면, AER 로직 회로(360)는 로우 레벨의 리셋 신호(xrst)를 미분 회로(340)에 출력한다.
도 7은 본 기술의 제1 실시형태에 있어서의 행 테스트 회로(420)의 일 구성예를 나타내는 회로도이다. 이 행 테스트 회로(420)에는, 행마다 nMOS 트랜지스터(421)가 배치된다.
nMOS 트랜지스터(421)는, 테스트 제어 회로(430)로부터의 제어 신호(T_ReqY)에 따라, 대응하는 행의 요청을 전송하는 신호선에 미리 정해진 전위를 공급하는 것이다. 요청으로서, 로우 레벨의 신호가 전송되는 경우에는, 로우 레벨(접지 전위 등)이 신호선에 공급된다.
테스트가 지시된 경우에 테스트 제어 회로(430)는, 하이 레벨의 제어 신호(T_ReqY)를 송신한다. 이에 의해, 화소 어레이부(300)의 1행째의 요청(ReqYp1)에 관계없이, 신호선은 강제적으로 로우 레벨로 제어되고, 로우 레벨의 요청(ReqYq1)이 행 AER 회로(260)에 출력된다. 2행째 이후에 대해서도 마찬가지이다. 또한, 요청(ReqYp1)은 청구범위에 기재된 출력 요청의 일례이다.
한편, 테스트가 지시되지 않은 경우에 테스트 제어 회로(430)는, 로우 레벨의 제어 신호(T_ReqY)를 송신한다. 이에 의해, 화소 어레이부(300)의 1행째의 요청(ReqYp1)이 그대로 요청(ReqYq1)으로서 행 AER 회로(260)에 출력된다. 2행째 이후에 대해서도 마찬가지이다.
또한, 행 AER 회로(260)로부터의 1행째의 응답(AckYp1)은, 그대로 화소 어레이부(300)에 공급된다. 2행째 이후에 대해서도 마찬가지이다.
도 8은 본 기술의 제1 실시형태에 있어서의 행 테스트 회로(420)의 동작의 일례를 나타내는 도면이다. 제어 신호(T_ReqY)가 로우 레벨인 경우에 행 테스트 회로(420)는, 요청(ReqYp1)을 그대로 요청(ReqYq1)으로서 스루 출력(through-output)한다.
한편, 제어 신호(T_ReqY)가 하이 레벨인 경우에 행 테스트 회로(420)는, 요청(ReqYp1)에 관계없이, 요청 있음을 나타내는 로우 레벨의 요청(ReqYq1)을 강제적으로 출력한다.
[열 테스트 회로의 구성예]
도 9는 본 기술의 제1 실시형태에 있어서의 열 테스트 회로(410)의 일 구성예를 나타내는 회로도이다. 이 열 테스트 회로(410)에는, 행마다 nMOS 트랜지스터(411 및 412)가 배치된다.
nMOS 트랜지스터(411)는, 테스트 제어 회로(430)로부터의 제어 신호(T_ReqLXp)에 따라, 대응하는 열의 요청을 전송하는 신호선에 미리 정해진 전위(접지 전위 등)를 공급하는 것이다. nMOS 트랜지스터(412)는, 테스트 제어 회로(430)로부터의 제어 신호(T_ReqHXp)에 따라, 대응하는 열의 요청을 전송하는 신호선에 미리 정해진 전위를 공급하는 것이다.
테스트가 지시된 경우에 테스트 제어 회로(430)는, 제어 신호(T_ReqLXp 및 T_ReqHXp) 중 일방을 하이 레벨로, 타방을 로우 레벨로 한다. 온 이벤트의 검출 신호를 출력시키는 경우에는 제어 신호(T_ReqHXp)가 하이 레벨로 제어되고, 오프 이벤트의 검출 신호를 출력시키는 경우에는 제어 신호(T_ReqLXp)가 하이 레벨로 제어된다. 이들 제어 신호에 의해, 로우 레벨의 요청(ReqLXq1) 또는 로우 레벨의 ReqHXq1이 열 AER 회로(220)에 출력된다. 2행째 이후에 대해서도 마찬가지이다. 또한, 요청(ReqLXq1 및 ReqHXq1)은, 청구범위에 기재된 출력 요청의 일례이다.
한편, 테스트가 지시되지 않은 경우에 테스트 제어 회로(430)는, 로우 레벨의 제어 신호(T_ReqLXp 및 T_ReqHXp)를 송신한다. 이에 의해, 화소 어레이부(300)의 1행째의 요청(ReqLXp1 및 ReqHXp1)이 그대로 요청(ReqLXq1 및 ReqHXq1)으로서 열 AER 회로(220)에 출력된다. 2행째 이후에 대해서도 마찬가지이다.
상술한 바와 같이 열 테스트 회로(410) 및 행 테스트 회로(420)는, 요청을 전송하는 신호선이 로우 레벨이 아닌 경우에 있어서도 강제적으로, 그 전위를 로우 레벨로 하고 있다. 이 때 응답(AckYp1 등)이 회신되면, 본래 요청이 송신되지 않았음에도 불구하고 응답이 회신되는 것으로 되기 때문에, 상정하지 않은 화소 상태가 되어, 데드록(deadlock) 등의 상태로 될 우려가 있다. 이 때문에, 테스트 모드에 있어서, 테스트 제어 회로(430)는, 전체 화소를 리셋 상태로 하는 것이 바람직하다. 예를 들면, 테스트 제어 회로(430)는, 도 6에 예시한 AER 로직 회로(360)에 있어서, 하이 레벨의 바이어스 전압(Vbrst)을 입력함으로써, 리셋 상태로 한다.
[행 AER 회로의 구성예]
도 10은 본 기술의 제1 실시형태에 있어서의 행 AER 회로(260)의 일 구성예를 나타내는 블록도이다. 이 행 AER 회로(260)는, 행마다, 행 AER 블록(270)을 구비한다. 행 AER 블록(270)은, 대응하는 행과 행 아비터(600)와 스테이트 머신(215)의 사이에서 핸드쉐이크를 행하는 것이다.
[행 AER 블록의 구성예]
도 11은 본 기술의 제1 실시형태에 있어서의 행 AER 블록(270)의 일 구성예를 나타내는 회로도이다. 이 행 AER 블록(270)은, pMOS 트랜지스터(271)와, nMOS 트랜지스터(272 및 273)와, NOR(부정 논리합) 게이트(276)와, 인버터(274 및 275)를 구비한다.
pMOS 트랜지스터(271)와, nMOS 트랜지스터(272 및 273)는, 전원과 접지 단자의 사이에서 직렬로 접속된다. 또한, pMOS 트랜지스터(271) 및 nMOS 트랜지스터(272)의 게이트에는, 스테이트 머신(215)으로부터의 제어 신호(LOAD)가 입력된다. 이 제어 신호(LOAD)는, 어드레스 이벤트의 검출 결과의 판독을 지시하는 신호이다. 또한, nMOS 트랜지스터(273)의 게이트에는, 스테이트 머신(215)으로부터의 응답(CHIP_ACK)을 반전한 xCHIP_ACK가 입력된다.
NOR 게이트(276)는, 2개의 입력 값의 부정 논리합을 요청(ReqYa1)으로서 행 아비터(600)에 출력하는 것이다. NOR 게이트(276)의 입력 단자의 일방에는, 스테이트 머신(215)으로부터의 응답(CHIP_ACK)이 입력된다. NOR 게이트(276)의 입력 단자의 타방은, pMOS 트랜지스터(271) 및 nMOS 트랜지스터(272)의 접속점과, 행 테스트 회로(420)로부터의 요청(ReqYq1)을 전송하는 신호선에 접속된다.
인버터(275)는, 행 아비터(600)로부터의 응답(AckYa1)을 반전하여 인버터(274)에 출력하는 것이다. 인버터(274)는, 인버터(275)로부터의 신호를 반전하여 응답(AckYp1)으로서, 행 테스트 회로(420)에 출력하는 것이다.
상술한 구성에 의해, 행 AER 블록(270)은, 로우 레벨의 요청(ReqYq1)이 입력되면, 응답(CHIP_ACK)이 하이 레벨일 경우, 로우 레벨의 요청(ReqYa1)을 출력한다. 또한, 행 AER 블록(270)은, 하이 레벨의 응답(AckYa1)을 지연시켜 응답(AckYp1)으로서 출력한다.
[열 AER 회로의 구성예]
도 12는 본 기술의 제1 실시형태에 있어서의 열 AER 회로(220)의 일 구성예를 나타내는 블록도이다. 이 열 AER 회로(220)는, 열마다 열 AER 블록(221)을 구비한다. 열 AER 블록(221)은, 대응하는 열과, 스테이트 머신(215)과, 열 아비터(213)의 사이에서 핸드쉐이크를 행하는 것이다.
[열 AER 블록의 구성예]
도 13은 본 기술의 제1 실시형태에 있어서의 열 AER 블록(221)의 일 구성예를 나타내는 블록도이다. 이 열 AER 블록(221)은, H측 열 AER 블록(222), L측 열 AER 블록(223) 및 OR(논리합) 게이트(224)를 구비한다.
H측 열 AER 블록(222)은, 로우 레벨의 요청(ReqHXq1)이 입력되면 핸드쉐이크를 행하는 것이다. 이 H측 열 AER 블록(222)은, 하이 레벨의 응답(AckHXa1)을 지연시킨 신호를 OR 게이트(224)에 출력한다. L측 열 AER 블록(223)은, 로우 레벨의 요청(ReqLXq1)이 입력되면 핸드쉐이크를 행하는 것이다. 이 L측 열 AER 블록(223)은, 하이 레벨의 응답(AckLXa1)을 지연시킨 신호를 OR 게이트(224)에 출력한다. 또한, H측 열 AER 블록(222) 및 L측 열 AER 블록(223)에 의해, 화소 어레이부(300)로부터의 로우 레벨의 요청이 반전된다. 이 H측 열 AER 블록(222) 및 L측 열 AER 블록(223)의 구성은, 도 11에 예시한 행 AER 블록(270)과 마찬가지이다. 또한, 이들 행이나 열의 AER 블록의 구성은, 핸드쉐이크를 행할 수 있는 것이라면, 도 12에 예시한 회로에 한정되지 않는다.
OR 게이트(224)는, H측 열 AER 블록(222) 및 L측 열 AER 블록(223)으로부터의 신호의 논리합을 응답(AckXp1)으로서 출력하는 것이다.
[행 아비터의 구성예]
도 14는 본 기술의 제1 실시형태에 있어서의 행 아비터(600)의 일 구성예를 나타내는 블록도이다. 이 행 아비터(600)는, 아비터 블록(610, 650 내지 654)과 인버터(601 및 602)를 구비한다. 또한, 동 도면은, 수직의 이벤트 드리븐(event-driven) 화소수를 7화소로 한 경우의 도면이다. 예를 들면, 수직의 이벤트 드리븐 화소수가 1000화소라면, 2^10단(=1024화소분)까지 커버하는 10단의 아비터가 설치된다.
아비터 블록(610)은, 1행째로부터의 요청과 2행째로부터의 요청을 조정하는 것이다. 이 아비터 블록(610)은, 아비터 블록(652)과의 사이에서 핸드쉐이크를 행하고, 조정 결과에 기초하여 응답을 1행째 또는 2행째에 출력한다.
아비터 블록(650)은, 3행째로부터의 요청과 4행째로부터의 요청을 조정하는 것이다. 이 아비터 블록(650)은, 아비터 블록(652)과의 사이에서 핸드쉐이크를 행하고, 조정 결과에 기초하여 응답을 3행째 또는 4행째에 출력한다.
아비터 블록(651)은, 5행째로부터의 요청과 6행째로부터의 요청을 조정하는 것이다. 이 아비터 블록(651)은, 아비터 블록(653)과의 사이에서 핸드쉐이크를 행하고, 조정 결과에 기초하여 응답을 5행째 또는 6행째에 출력한다.
아비터 블록(652)은, 아비터 블록(610)으로부터의 요청과 아비터 블록(650)으로부터의 요청을 조정하는 것이다. 이 아비터 블록(652)은, 아비터 블록(654)과의 사이에서 핸드쉐이크를 행하고, 조정 결과에 기초하여 응답을 아비터 블록(610 또는 650)에 출력한다.
아비터 블록(653)은, 아비터 블록(651)으로부터의 요청과 7행째로부터의 요청을 조정하는 것이다. 이 아비터 블록(653)은, 아비터 블록(654)과의 사이에서 핸드쉐이크를 행하고, 조정 결과에 기초하여 응답을 아비터 블록(651) 또는 7행째에 출력한다.
아비터 블록(654)은, 아비터 블록(652)으로부터의 요청과 아비터 블록(653)으로부터의 요청을 조정하는 것이다. 이 아비터 블록(654)은, 빠른 쪽의 요청에 대한 응답을 인버터(601 및 602)에 의해 지연시켜 아비터 블록(652 또는 653)에 공급한다.
또한, 열 아비터(213)의 구성은 행 아비터(600)와 마찬가지이다. 또한, 이들 아비터의 구성은, 요청을 조정할 수 있는 것이라면, 동 도면에 예시한 구성에 한정되지 않는다.
도 15는 본 기술의 제1 실시형태에 있어서의 핸드쉐이크의 일례를 나타내는 타이밍 차트이다. 화소(310)가 로우 레벨의 요청(ReqYp1)을 출력하면, 행 AER 블록(270)은, 응답(CHIP_ACK)이 하이 레벨이면, 하이 레벨의 응답(AckYp1)을 리턴한다.
응답(AckYp1)을 수취하면 화소(310)는, 온 이벤트가 생긴 경우에는 로우 레벨의 요청(ReqHXp1)을 출력한다. 한편, 오프 이벤트가 생긴 경우에는 로우 레벨의 요청(ReqLXp1)이 출력된다.
요청(ReqHXp1)을 수취하면 열 AER 블록(221)은, 응답(CHIP_ACK)이 하이 레벨이면, 하이 레벨의 응답(AckXp1)을 리턴한다. 응답(AckXp1)을 수취하면 화소(310)는, 로우 레벨의 리셋 신호(xrst)를 생성하여 요청(ReqYp1 및 ReqHXp1)을 하이 레벨로 초기화한다.
또한, 응답(AckXp1)이 출력되면, 열 AER 블록(221)은, 로우 레벨의 요청(CHIP_REQ)을 출력한다. 요청(CHIP_REQ)을 수취하면 스테이트 머신(215)은, 어드레스 이벤트의 검출 결과를 DSP 회로(120)에 전송하고, 로우 레벨의 응답(CHIP_ACK)을 리턴한다.
응답(CHIP_ACK)을 수취하면 행 AER 블록(270)은, 요청(ReqYp1)이 하이 레벨이면, 응답(AckYp1)을 로우 레벨로 초기화한다. 또한, 응답(CHIP_ACK)을 수취하면 열 AER 블록(221)은, 요청(ReqHXp1)이 하이 레벨이면, 응답(AckXp1)을 로우 레벨로 초기화한다.
응답(AckXp1)이 초기화되면, 화소(310)는 리셋 신호(xrst)를 하이 레벨로 초기화하고, 열 AER 블록(221)은 요청(CHIP_REQ)을 하이 레벨로 초기화한다. 또한, 스테이트 머신(215)은 응답(CHIP_ACK)을 하이 레벨로 초기화한다.
[고체 촬상 소자의 동작 예]
도 16은 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자(200)의 동작의 일례를 나타내는 플로우 차트이다. 이 동작은, 예를 들면, 모드 신호(MODE)에 의해 테스트가 지시되었을 때에 개시된다.
고체 촬상 소자(200) 내의 테스트 제어 회로(430)는, 열 테스트 회로(410) 및 행 테스트 회로(420)를 제어하여 전체 행 및 전체 열에 대해 요청을 강제적으로 출력시킨다(단계(S901)). 그리고, 열 아비터(213) 및 행 아비터(600)는, 이들 요청을 조정한다(단계(S902)).
스테이트 머신(215)은, 조정 결과에 기초하여 화소마다 검출 신호를 송신한다(단계(S903)). 테스트 제어 회로(430)는, 이들 검출 신호에 기초하여 열 아비터(213) 및 행 아비터(600)의 고장 유무를 판정한다(단계(S904)). 단계(S904) 후에, 고체 촬상 소자(200)는 테스트를 위한 동작을 정지한다.
이와 같이, 본 기술의 제1 실시형태에 의하면, 테스트 시에 열 테스트 회로(410) 및 행 테스트 회로(420)가 요청을 생성하여 아비터에 공급하기 때문에, 아비터에 의한 요청의 조정 결과로부터, 그 아비터의 고장 유무를 판정할 수 있다. 이에 의해, 화소 및 아비터 중 어느 것이 고장나 있는지를 판단할 수 있기 때문에, 이들을 포함하는 고체 촬상 소자 내의 고장 위치를 특정할 수 있다.
[제1 변형예]
상술한 제1 실시형태에서는, 테스트 제어 회로(430)는, 테스트 시에 nMOS 트랜지스터(411 및 421)를 온 상태로 이행시킴으로써 로우 레벨의 요청을 출력시키고 있었다. 그러나, 이 구성에서는, 요청을 전송하는 신호선과 접지 단자가 테스트 시에 단락되기 때문에, 소비 전력이 증대할 우려가 있다. 이 제1 실시형태의 제1 변형예는, nMOS 트랜지스터(411) 등을 대신하여 AND 게이트를 배치하여 소비 전력의 증대를 억제한 점에서 제1 실시형태와 다르다.
도 17은 본 기술의 제1 실시형태의 제1 변형예에 있어서의 행 테스트 회로(420)의 일 구성예를 나타내는 회로도이다. 이 제1 실시형태의 변형예의 행 테스트 회로(420)는, nMOS 트랜지스터(421) 대신에 AND(논리곱) 게이트(422)가 배치되는 점에서 제1 실시형태와 다르다.
AND 게이트(422)는, 화소 어레이부(300) 내의 대응하는 행으로부터의 요청(ReqYp1 등)과 테스트 제어 회로(430)로부터의 제어 신호(T_ReqY)의 논리곱을 행 AER 회로(260)에 출력하는 것이다.
도 18은 본 기술의 제1 실시형태의 제1 변형예에 있어서의 AND 게이트(422)의 일 구성예를 나타내는 회로도이다. 이 AND 게이트(422)는, pMOS 트랜지스터(422-1 내지 422-3)와, nMOS 트랜지스터(422-4 내지 422-6)를 구비한다. pMOS 트랜지스터(422-1)와 nMOS 트랜지스터(422-4 및 422-5)는, 전원 단자와 접지 단자의 사이에 직렬로 접속된다. 또한, pMOS 트랜지스터(422-3)과 nMOS 트랜지스터(422-6)는, 전원 단자와 접지 단자의 사이에 직렬로 접속된다. nMOS 트랜지스터(422-2)의 소스는 전원 단자에 접속된다. nMOS 트랜지스터(422-2)의 드레인은, pMOS 트랜지스터(422-1) 및 nMOS 트랜지스터(422-4)의 접속점과 pMOS 트랜지스터(422-3) 및 nMOS 트랜지스터(422-6)의 게이트에 접속된다.
또한, nMOS 트랜지스터(422-4) 및 pMOS 트랜지스터(422-2)의 게이트에는, 화소 어레이부(300) 내의 대응하는 행으로부터의 요청(ReqYp1 등)이 입력된다. pMOS 트랜지스터(422-1) 및 nMOS 트랜지스터(422-5)의 게이트에는, 테스트 제어 회로(430)로부터의 제어 신호(T_ReqY)가 입력된다. pMOS 트랜지스터(422-3) 및 nMOS 트랜지스터(422-6)의 접속점에서는, 대응하는 행의 요청(ReqYq1 등)이 출력된다.
도 19는 본 기술의 제1 실시형태의 제1 변형예에 있어서의 행 테스트 회로(420)의 동작의 일례를 나타내는 도면이다. 제어 신호(T_ReqY)가 로우 레벨인 경우에 행 테스트 회로(420)는, 요청(ReqYp1)에 관계없이, 로우 레벨의 요청(ReqYq1)을 강제적으로 출력한다.
한편, 제어 신호(T_ReqY)가 하이 레벨인 경우에 행 테스트 회로(420)는, 요청(ReqYp1)을 그대로 요청(ReqYq1)으로서 스루 출력한다.
도 18 및 도 19에 예시한 바와 같이, 테스트 시에는, 로우 레벨의 제어 신호(T_ReqY)에 의해 nMOS 트랜지스터(425)가 오프 상태가 된다. 이 때문에, 테스트 시에 요청을 전송하는 신호선과 접지 단자를 충방전할 필요가 없어지고, 제1 실시형태와 비교해서 소비 전력의 증대를 억제할 수 있다.
도 20은 본 기술의 제1 실시형태의 제1 변형예에 있어서의 열 테스트 회로(410)의 일 구성예를 나타내는 회로도이다. 이 제1 실시형태의 제1 변형예의 열 테스트 회로(410)는, nMOS 트랜지스터(411 및 412) 대신에 AND 게이트(413 및 414)가 배치되는 점에서 제1 실시형태와 다르다. 이들 AND 게이트(413 및 414)의 회로 구성은 AND 게이트(422)와 마찬가지이다.
이와 같이, 본 기술의 제1 실시형태의 제1 변형예에서는, 요청(ReqYp1 등)과 제어 신호(T_ReqY)의 논리곱을 AND 게이트(422) 등이 출력하기 때문에, 요청을 전송하는 신호선과 접지 단자 간의 단락을 방지할 수 있다. 이에 의해, 소비 전력의 증대를 억제할 수 있다.
[제2 변형예]
상술한 제1 실시형태에서는, 포토다이오드(322) 이외의 소자를 회로 칩(202)에 배치하고 있었지만, 화소수의 증대에 따라, 회로 칩(202) 내의 회로의 회로 규모가 증대할 우려가 있다. 이 제1 실시형태의 제2 변형예의 고체 촬상 소자(200)는, nMOS 트랜지스터(321 및 323)를 수광 칩(201)에 설치한 점에서 제1 실시형태와 다르다.
도 21은 본 기술의 제1 실시형태의 제2 변형예에 있어서의 화소(310)의 일 구성예를 나타내는 회로도이다. 이 제1 실시형태의 제2 변형예의 화소(310)는, 수광 칩(201)에, 포토다이오드(322)에 더하여, nMOS 트랜지스터(321 및 323)가 더 배치되는 점에서 제1 실시형태와 다르다.
nMOS 트랜지스터(321 및 323)를 수광 칩(201)에 배치함으로써, 이들 트랜지스터만큼, 회로 칩(202)의 회로 규모를 삭감할 수 있다. 또한, 수광 칩(201) 내의 트랜지스터를 N형만으로 함으로써, N형 트랜지스터 및 P형 트랜지스터를 혼재시키는 경우와 비교해서, 트랜지스터를 형성할 때의 공정수를 삭감할 수 있다. 이에 의해, 수광 칩(201)의 제조 비용을 삭감할 수 있다.
또한, 대수 응답부(320)의 일부를 수광 칩(201)에 배치하고, 그 이외를 회로 칩(202)에 배치하고 있지만, 각각의 칩에 배치하는 회로는, 이 구성에 한정되지 않는다. 예를 들면, 도 22에 예시하는 바와 같이 대수 응답부(320) 및 버퍼(330)를 수광 칩(201)에 배치하고, 그 이외를 회로 칩(202)에 배치할 수도 있다. 또한, 도 23에 예시하는 바와 같이 대수 응답부(320), 버퍼(330), 미분 회로(340) 및 비교기(350)를 수광 칩(201)에 배치하고, 그 이외를 회로 칩(202)에 배치할 수도 있다.
또한, 도 21에 예시한 적층 구조에 있어서, 도 24에 예시하는 바와 같이 수광 칩(201)의 그라운드와 회로 칩(202)의 그라운드를 분리하지 않고 접속할 수도 있다. 도 4 및 도 23에 예시한 구성에서도 마찬가지로, 그라운드를 접속할 수 있다.
이와 같이, 본 기술의 제1 실시형태의 제2 변형예에 의하면, 포토다이오드(322)에 더하여, nMOS 트랜지스터(321 및 323)도 수광 칩(201)에 배치했기 때문에, 회로 칩(202)의 회로 규모를 삭감할 수 있다.
<2. 제2 실시형태>
상술한 제1 실시형태에서는, 화소 및 아비터 중 어느 것에 고장이 있는지를 판단하여 고체 촬상 소자(200) 내의 고장 위치를 특정하고 있었다. 그러나, 제1 실시형태에서는, 고체 촬상 소자(200)는, 아비터 내의 복수의 아비터 블록 중 어느 것에 고장이 있는지에 대해 고장 위치를 더 특정할 수 없었다. 이 제2 실시형태의 고체 촬상 소자(200)는, 특정한 행 또는 열에 요청을 출력시켜 고장 위치를 더 특정하는 점에서 제1 실시형태와 다르다.
도 25는 본 기술의 제2 실시형태에 있어서의 테스트 제어 회로(430)의 일 구성예를 나타내는 블록도이다. 이 제2 실시형태의 테스트 제어 회로(430)는, 제어 신호 공급부(433) 및 고장 판정부(434)를 구비한다.
제어 신호 공급부(433)는, 테스트가 지시되면, 제어 신호에 의해 전체 행 및 전체 열에 대해 강제적으로 요청을 출력시킨다.
한편, 고장 판정부(434)는, 테스트가 지시되면, 화소 어레이부(300)를 복수의 에어리어로 분할하고, 에어리어마다 어드레스 이벤트의 검출 빈도를 통계량으로서 산출한다. 또한, 고장 판정부(434)는, 각 에어리어의 검출 빈도의 평균값을 산출한다. 그리고, 고장 판정부(434)는, 검출 빈도가 평균값 미만인 에어리어를, 고장이 있는 아비터 블록에 대응하는 에어리어로서 추출하고, 그 에어리어의 어드레스 범위를 제어 신호 공급부(433)에 공급한다.
제어 신호 공급부(433)는, 고장 판정부(434)에 의해 추출된 에어리어의 행 및 열에 대해 강제적으로 요청을 출력시킨다.
그리고, 고장 판정부(434)는, 추출한 에어리어를 복수의 에어리어로 더 분할하고, 에어리어마다 검출 빈도를 산출한다. 그리고, 고장 판정부(434)는, 검출 빈도가 평균값 미만인 에어리어를 추출하고, 그 에어리어의 어드레스 범위를 제어 신호 공급부(433)에 공급한다. 이후, 고장 판정부(434) 및 제어 신호 공급부(433)는, 마찬가지의 제어를 반복하여 고장이 있는 아비터 블록에 대응하는 에어리어를 좁혀 간다. 그리고, 고장 검출 가능한 최소 단위의 에어리어(예를 들면, 2행×2열의 에어리어)까지 좁히면, 고장 판정부(434)는, 그 에어리어에 대응하는 아비터 블록을 고장 위치로서 나타내는 고장 신호를 DSP 회로(120)에 출력한다.
여기서 아비터는, 페어 아비터(fair arbiter)와 언페어 아비터(unfair arbiter)로 분류할 수 있다. 페어 아비터는, 같은 시각에 입력된 신호를 내부 스테이트(internal state)로서 가지며, 우선적으로 처리를 할 수 있는 회로이다. 우선 처리된 후에는 재입력 신호의 우선도가 내려가고, 다른 우선도가 높은 부분의 처리가 종료한 후에 입력을 받아들이게 된다. 한편, 언페어 아비터는, 동시 입력의 내부 스테이트를 갖지 않기 때문에 응답은 빠르다. 그러나, 처리가 종료한 후, 곧바로 요청이 재입력되면 우선순위 여하에 관계없이 처리하려고 하기 때문에, 제조 편차 등에 의해 고속으로 응답 가능하게 된 회로가 우선적으로 처리를 해 버린다. 이 때문에, 페어 아비터에서는, 전체 화소에 대해 요청을 출력시켰을 때에, 어드레스 이벤트의 검출 위치가 특정한 행, 열이나 화소에 집중하지 않고 분산된다. 한편, 언페어 아비터에서는, 특정한 행이나 열에 검출 위치가 집중할 우려가 있다. 고장 위치를 좁힐 때에는, 검출 위치가 집중하지 않는 쪽이 바람직하기 때문에, 제2 실시형태의 열 아비터(213) 및 행 아비터(600)로서, 페어 아비터를 이용하는 것이 바람직하다.
도 26은 본 기술의 제2 실시형태에 있어서의 행 테스트 회로(420)의 일 구성예를 나타내는 회로도이다. 이 제2 실시형태의 행 테스트 회로(420)는, OR(논리합) 게이트(426) 및 행측 디코더(427)를 더 구비하는 점에서 제1 실시형태와 다르다. 이들 OR 게이트(426) 및 행측 디코더(427)는 행마다 설치된다. 또한, 전체 행의 행측 디코더(427)에는, 테스트 제어 회로(430)로부터의 제어 신호(Y_Ctrl)가 입력된다. 이 제어 신호(Y_Ctrl)는, 요청을 출력시키는 행 어드레스와, 모드 신호(MODE)를 부호화한 것이다.
행측 디코더(427)는 제어 신호(Y_Ctrl)를 복호하는 것이다. 이 행측 디코더(427)는, 복호한 행 어드레스 및 모드 신호(MODE)에 기초하여 제어 신호(T_ReqY 및 EN)를 생성하고, 제어 신호(T_ReqY)를 nMOS 트랜지스터(421)의 게이트에, 제어 신호(EN)를 OR 게이트(426)에 공급한다.
OR 게이트(426)는, 제어 신호(EN)와, 대응하는 행의 요청(ReqYp1 등)의 논리합을 행 AER 회로(260)에 출력하는 것이다.
도 27은 본 기술의 제2 실시형태에 있어서의 행측 디코더(427)의 동작의 일례를 나타내는 도면이다. 모드 신호(MODE)가 통상 모드를 나타내는 값(예를 들면, 논리값 「0」)인 경우, 행측 디코더(427)는, 로우 레벨의 제어 신호(T_ReqY 및 EN)를 출력한다.
한편, 모드 신호(MODE)가 테스트 모드를 나타내는 값(예를 들면, 논리값 「1」)인 경우, 행측 디코더(427)는, 복호한 행 어드레스가, 자신에 대응하는 행 어드레스에 일치하는지 아닌지를 판단한다.
일치하는 경우에 행측 디코더(427)는, 하이 레벨의 제어 신호(T_ReqY)와, 로우 레벨의 제어 신호(EN)를 출력한다. 이에 의해, 그 행으로부터 강제적으로 로우 레벨의 요청이 출력된다. 또한, 불일치의 경우에 행측 디코더(427)는, 로우 레벨의 제어 신호(T_ReqY)와, 하이 레벨의 제어 신호(EN)를 출력한다. 이에 의해, 그 행으로부터 강제적으로 하이 레벨이 출력되고, 요청이 차단된다.
이와 같이 테스트 제어 회로(430)는, 제어 신호(Y_Ctrl)에 의해, 특정한 행 어드레스의 요청만을 출력시키고, 나머지의 행 어드레스 요청을 차단시킬 수 있다. 열 어드레스에 대해서도 마찬가지이다.
도 28은 본 기술의 제2 실시형태에 있어서의 열 테스트 회로(410)의 일 구성예를 나타내는 회로도이다. 이 제2 실시형태의 열 테스트 회로(410)는, OR 게이트(415 및 417)와, 열측 디코더(416 및 418)를 열마다 더 구비하는 점에서 제1 실시형태와 다르다.
열측 디코더(416 및 418)의 구성은, 행측 디코더(427)와 마찬가지이다. 단, 열측 디코더(416)는 제어 신호(X_CtrlL)를 복호하고, 열측 디코더(418)는, 제어 신호(X_CtrlH)를 복호한다. 이들 제어 신호는, 열 어드레스 및 모드 신호(MODE)를 부호화한 것이다. 온 이벤트의 검출 신호를 출력시키는 경우에 테스트 제어 회로(430)는, 제어 신호(X_CtrlH)에 의해 특정한 열 어드레스로부터 요청을 출력시키고, 제어 신호(X_CtrlL)에 의해 모든 열 어드레스의 요청을 차단시킨다. 한편, 오프 이벤트의 검출 신호를 출력시키는 경우에 테스트 제어 회로(430)는, 제어 신호(X_CtrlL)에 의해 특정한 열 어드레스로부터 요청을 출력시키고, 제어 신호(X_CtrlH)에 의해 모든 열 어드레스의 요청을 차단시킨다.
OR 게이트(415 및 417)의 구성은 OR 게이트(426)와 마찬가지이다.
도 29는 본 기술의 제2 실시형태에 있어서의 테스트 방법을 설명하기 위한 도면이다. 동 도면에 있어서의 종축은 어드레스 이벤트의 검출 빈도를 나타내고, 횡축은 어드레스를 나타낸다. 동 도면에 있어서의 a는, 에어리어 B1의 검출 결과의 일례를 나타내고, 동 도면에 있어서의 b는, 에어리어 B1에 인접하는 에어리어 B2의 검출 결과의 일례를 나타낸다. 동 도면에 있어서의 c는, 에어리어 B2에 인접하는 에어리어 B3의 검출 결과의 일례를 나타낸다.
고장 판정부(434)는, 테스트가 지시되면, 동 도면에 있어서의 a에 예시하는 바와 같이 에어리어 B1의 검출 빈도를 산출한다. 또한, 고장 판정부(434)는, 동 도면에 있어서의 b 및 c에 예시하는 바와 같이 에어리어 B2 및 B3의 검출 빈도를 산출한다. 에어리어 B1 내지 B3 이외의 에어리어의 각각에 대해서도 마찬가지로 에어리어마다 검출 빈도가 산출된다.
여기서, 에어리어 B3의 검출 빈도가, 전체 어드레스의 평균값보다도 낮은 것으로 한다. 이 경우에 고장 판정부(434)는, 그 에어리어를, 고장이 있는 아비터 블록에 대응하는 에어리어로서 추출한다. 제어 신호 공급부(433)는, 추출된 에어리어 B3의 행 및 열에 대해 강제적으로 요청을 출력시키고, 나머지의 에어리어에 대해서는 요청을 차단시킨다.
도 30은 본 기술의 제2 실시형태에 있어서의 에어리어를 더 분할하여 고장 위치를 좁히는 방법을 설명하기 위한 도면이다. 동 도면에 있어서의 a는, 에어리어 B3을 분할한 에어리어 중 에어리어 B31의 검출 결과의 일례를 나타낸다. 동 도면에 있어서의 b는, 에어리어 B3을 분할한 에어리어 중 에어리어 B31에 인접하는 에어리어 B32의 검출 결과의 일례를 나타낸다. 동 도면에 있어서의 c는, 에어리어 B32를 분할한 에어리어 중 어느 하나의 검출 결과의 일례를 나타낸다.
고장 판정부(434)는, 동 도면에 있어서의 a 및 b에 예시하는 바와 같이, 추출한 에어리어 B3을 더 분할한 복수의 에어리어 중 에어리어 B31 및 B32의 각각의 검출 빈도를 산출한다.
여기서, 에어리어 B32의 검출 빈도가, 평균값보다 낮은 것으로 한다. 이 경우에 고장 판정부(434)는, 그 에어리어를, 고장이 있는 아비터 블록에 대응하는 에어리어로서 추출한다. 제어 신호 공급부(433)는, 추출된 에어리어 B32의 행 및 열에 대해 강제적으로 요청을 출력시키고, 나머지의 행 및 열에 대해 요청을 차단시킨다.
고장 판정부(434)는, 동 도면에 있어서의 c에 예시하는 바와 같이, 추출한 에어리어 B32를 더 분할한 복수의 에어리어 중 어느 하나의 검출 빈도를 산출한다. 고체 촬상 소자(200)는, 도 29 및 도 30에 예시한 처리를 반복하고, 에어리어를 세분화하여 고장 위치를 좁혀 간다.
도 31은 본 기술의 제2 실시형태에 있어서의 고장 위치의 검출 예를 나타내는 도면이다. 에어리어 B32를 세분화한 에어리어의 일부에서, 검출 빈도가 매우 작아진다. 고장 판정부(434)는, 그 에어리어에 대응하는 블록 아비터에 대해 고장이 있다고 판정한다.
이와 같이, 본 기술의 제2 실시형태에 의하면, 테스트 제어 회로(430)는, 전체 어드레스 중 일부에 대응하는 요청을 출력시키기 때문에, 요청을 출력시키는 어드레스를 좁혀서 아비터 내의 고장 위치를 특정할 수 있다.
<3. 이동체에의 응용예>
본 개시와 관련되는 기술(본 기술)은 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시와 관련되는 기술은 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등 어느 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 32는 본 개시와 관련되는 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
차량 제어 시스템(12000)은 통신 네트워크(12001)를 거쳐 접속된 복수의 전자 제어 유닛을 구비한다. 도 32에 나타낸 예에서는, 차량 제어 시스템(12000)은 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052), 및 차재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은 각종 프로그램에 따라 차량의 구동계에 관련하는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 보디계 제어 유닛(12020)은 키리스 엔트리(keyless entry) 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는 헤드 램프, 백 램프, 브레이크 램프, 깜빡이 또는 안개등 등의 각종 램프의 제어장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은 이들 전파 또는 신호의 입력을 수신하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은 촬상부(12031)에 차 밖의 화상을 촬상시키고, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장애물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면, 운전자를 촬상하는 카메라를 포함한다. 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.
마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하여, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 차선 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량 주위의 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)으로 검지한 선행차 또는 대향차의 위치에 따라 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 눈부심 방지를 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력장치로 음성 및 화상 중 적어도 일방의 출력 신호를 송신한다. 도 32의 예에서는, 출력장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되고 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이 중 적어도 하나를 포함하고 있어도 된다.
도 33은 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 33에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104 및 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노즈, 사이드 미러, 리어범퍼, 백 도어 및 차실내의 프런트 글래스의 상부 등의 위치에 설치된다. 프런트 노즈에 구비되는 촬상부(12101) 및 차실내의 프런트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차실내의 프런트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량 또는 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한, 도 33에는 촬상부(12101 내지 12104)의 촬영 범위의 일례가 도시되어 있다. 촬상 범위(12111)는, 프런트 노즈에 설치된 촬상부(12101)의 촬상 범위를 나타낸다. 촬상 범위(12112, 12113)는, 각각 사이드 미러에 설치된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어범퍼 또는 백 도어에 설치된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)로 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방으로부터 본 부감 화상을 얻을 수 있다.
촬상부(12101 내지 12104) 중 적어도 하나는 거리 정보를 취득하는 기능을 가지고 있어도 된다. 예를 들면, 촬상부(12101 내지 12104) 중 적어도 하나는 복수의 촬상 소자로 이루어지는 스테레오 카메라여도 되고, 위상차 검출용의 화소를 가지는 촬상 소자여도 된다.
예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어지는 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물로, 차량(12100)과 대략 같은 방향으로 소정의 속도(예를 들면, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는, 선행차와의 사이에서 미리 확보해야 하는 차간거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다. 이와 같이 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형차량, 보행자, 전신주 등 그 외의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차량(12100) 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로컴퓨터(12051)는, 각 장애물과의 충돌 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통해 드라이버에 경보를 출력하거나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104) 중 적어도 하나는, 적외선을 검출하는 적외선 카메라여도 된다. 예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 아닌지를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면, 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 절차와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 아닌지를 판별하는 절차에 의해 행해진다. 마이크로컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하여, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 관련되는 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대해 설명하였다. 본 개시에 관련되는 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 구체적으로는, 예를 들면, 도 1의 촬상 장치(100)는, 촬상부(12031)에 적용할 수 있다. 촬상부(12031)에 본 개시에 관련되는 기술을 적용함으로써, 그 고장 위치를 특정할 수 있기 때문에, 시스템의 안전성이나 신뢰성을 향상시킬 수 있다.
또한, 상술한 실시형태는 본 기술을 구체화하기 위한 일례를 나타낸 것이며, 실시형태에 있어서의 사항과, 청구범위에 있어서의 발명 특정 사항과는 각각 대응 관계를 갖는다. 마찬가지로, 청구범위에 있어서의 발명 특정 사항과, 이것과 동일한 명칭을 부여한 본 기술의 실시형태에 있어서의 사항과는 각각 대응 관계를 갖는다. 단, 본 기술은 실시형태에 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 실시형태에 다양한 변형을 실시함으로써 구체화할 수 있다.
한편, 본 명세서에 기재된 효과는 어디까지나 예시이며, 한정되는 것이 아니고, 또한, 다른 효과가 있어도 된다.
한편, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 미리 정해진 이벤트를 검출한 경우에는 미리 정해진 검출 신호의 송신을 요구하는 요청을 생성하는 복수의 화소와,
테스트가 지시되지 않은 경우에는 상기 복수의 화소 각각의 상기 요청을 출력 요청으로서 출력하고, 상기 테스트가 지시된 경우에는 새로운 복수의 요청을 생성하여 각각을 상기 출력 요청으로서 출력하는 테스트 회로와,
상기 출력 요청을 조정하는 아비터와,
상기 아비터의 조정 결과에 기초하여 상기 검출 신호를 송신하는 통신 회로와,
상기 테스트가 지시된 경우에는 상기 검출 신호에 기초하여 상기 아비터가 고장나 있는지 아닌지를 판정하는 고장 판정부를 구비하는 고체 촬상 소자.
(2) 상기 테스트 회로는, 상기 테스트가 지시된 경우에는 상기 아비터에 접속된 신호선에 미리 정해진 전위를 공급하는 트랜지스터를 구비하고,
상기 요청은 상기 신호선을 통해 출력되는 상기 (1) 기재의 고체 촬상 소자.
(3) 상기 테스트 회로는, 상기 요청과 상기 테스트를 지시하는 제어 신호의 논리곱을 상기 출력 요청으로서 출력하는 논리곱 게이트를 구비하는 상기 (1) 기재의 고체 촬상 소자.
(4) 상기 복수의 화소 각각에는 서로 다른 어드레스가 할당되고,
상기 테스트 회로는, 상기 어드레스 중 일부에 대응하는 상기 새로운 요청을 상기 출력 요청으로서 출력시키는 상기 (1) 내지 (3) 중 어느 하나에 기재된 고체 촬상 소자.
(5) 상기 복수의 화소가 배열된 화소 어레이부는, 미리 정해진 수의 영역으로 분할되고,
상기 아비터는 상기 영역마다 아비터 블록을 포함하고,
상기 고장 판정부는, 상기 검출 신호에 기초하여 상기 아비터 블록 중 고장난 아비터 블록을 특정하는 상기 (4) 기재의 고체 촬상 소자.
(6) 상기 화소의 일부는 수광 칩에 배치되고,
상기 화소의 나머지는 회로 칩에 배치되고,
상기 수광 칩은 상기 회로 칩에 적층되는 상기 (1) 내지 (5) 중 어느 하나에 기재된 고체 촬상 소자.
(7) 미리 정해진 이벤트를 검출한 경우에는 미리 정해진 검출 신호의 송신을 요구하는 요청을 생성하는 복수의 화소와,
테스트가 지시되지 않은 경우에는 상기 복수의 화소 각각의 상기 요청을 출력 요청으로서 출력하고, 상기 테스트가 지시된 경우에는 새로운 복수의 요청을 생성하여 각각을 상기 출력 요청으로서 출력하는 테스트 회로와,
상기 출력 요청을 조정하는 아비터와,
상기 아비터의 조정 결과에 기초하여 상기 검출 신호를 송신하는 통신 회로와,
상기 테스트가 지시된 경우에는 상기 검출 신호에 기초하여 상기 아비터가 고장나 있는지 아닌지를 판정하는 고장 판정부와,
상기 검출 신호에 대하여 미리 정해진 처리를 실행하는 신호 처리부를 구비하는 촬상 장치.
(8) 복수의 화소가 미리 정해진 이벤트를 검출한 경우에는 미리 정해진 검출 신호의 송신을 요구하는 요청을 생성하는 요청 생성 절차와,
테스트가 지시되지 않은 경우에는 상기 복수의 화소 각각의 상기 요청을 출력 요청으로서 출력하고, 상기 테스트가 지시된 경우에는 새로운 복수의 요청을 생성하여 각각을 상기 출력 요청으로서 출력하는 테스트 절차와,
상기 출력 요청을 조정하는 조정 절차와,
상기 아비터의 조정 결과에 기초하여 상기 검출 신호를 송신하는 통신 절차와,
상기 테스트가 지시된 경우에는 상기 검출 신호에 기초하여 상기 아비터가 고장나 있는지 아닌지를 판정하는 고장 판정 절차를 구비하는 고체 촬상 소자의 제어 방법.
100: 촬상 장치
110: 광학부
120: DSP 회로
130: 표시부
140: 조작부
150: 버스
160: 프레임 메모리
170: 기억부
180: 전원부
200: 고체 촬상 소자
201: 수광 칩
202: 회로 칩
213: 열 아비터
214: 열 어드레스 인코더
215: 스테이트 머신
216: 행 어드레스 인코더
220: 열 AER 회로
221: 열 AER 블록
222: H측 열 AER 블록
223: L측 열 AER 블록
224, 415, 417, 426: OR(논리합) 게이트
260: 행 AER 회로
270: 행 AER 블록
271, 324, 331, 332, 342, 344, 351, 353, 364, 369, 422-1, 422-2, 422-3: pMOS 트랜지스터
272, 273, 321, 323, 345, 352, 354, 361∼363, 365∼368, 370, 371, 411, 412, 421, 422-4, 422-5, 422-6: nMOS 트랜지스터
274, 275, 601, 602: 인버터
276: NOR(부정 논리합) 게이트
300: 화소 어레이부
310: 화소
320: 대수 응답부
322: 포토다이오드
330: 버퍼
340: 미분 회로
341, 343, 372: 용량
350: 비교기
360: AER 로직 회로
410: 열 테스트 회로
413, 414, 422: AND(논리곱) 게이트
416, 418: 열측 디코더
420: 행 테스트 회로
427: 행측 디코더
430: 테스트 제어 회로
431, 433: 제어 신호 공급부
432, 434: 고장 판정부
600: 행 아비터
610, 650∼654: 아비터 블록
12031: 촬상부
110: 광학부
120: DSP 회로
130: 표시부
140: 조작부
150: 버스
160: 프레임 메모리
170: 기억부
180: 전원부
200: 고체 촬상 소자
201: 수광 칩
202: 회로 칩
213: 열 아비터
214: 열 어드레스 인코더
215: 스테이트 머신
216: 행 어드레스 인코더
220: 열 AER 회로
221: 열 AER 블록
222: H측 열 AER 블록
223: L측 열 AER 블록
224, 415, 417, 426: OR(논리합) 게이트
260: 행 AER 회로
270: 행 AER 블록
271, 324, 331, 332, 342, 344, 351, 353, 364, 369, 422-1, 422-2, 422-3: pMOS 트랜지스터
272, 273, 321, 323, 345, 352, 354, 361∼363, 365∼368, 370, 371, 411, 412, 421, 422-4, 422-5, 422-6: nMOS 트랜지스터
274, 275, 601, 602: 인버터
276: NOR(부정 논리합) 게이트
300: 화소 어레이부
310: 화소
320: 대수 응답부
322: 포토다이오드
330: 버퍼
340: 미분 회로
341, 343, 372: 용량
350: 비교기
360: AER 로직 회로
410: 열 테스트 회로
413, 414, 422: AND(논리곱) 게이트
416, 418: 열측 디코더
420: 행 테스트 회로
427: 행측 디코더
430: 테스트 제어 회로
431, 433: 제어 신호 공급부
432, 434: 고장 판정부
600: 행 아비터
610, 650∼654: 아비터 블록
12031: 촬상부
Claims (8)
- 미리 정해진 이벤트를 검출한 경우에는 미리 정해진 검출 신호의 송신을 요구하는 요청(request)을 생성하는 복수의 화소와,
테스트가 지시되지 않은 경우에는 상기 복수의 화소 각각의 상기 요청을 출력 요청으로서 출력하고, 상기 테스트가 지시된 경우에는 새로운 복수의 요청을 생성하여 각각을 상기 출력 요청으로서 출력하는 테스트 회로와,
상기 출력 요청을 조정하는 아비터(arbiter)와,
상기 아비터의 조정 결과에 기초하여 상기 검출 신호를 송신하는 통신 회로와,
상기 테스트가 지시된 경우에는 상기 검출 신호에 기초하여 상기 아비터가 고장나 있는지 아닌지를 판정하는 고장 판정부를 구비하는, 고체 촬상 소자. - 제1항에 있어서,
상기 테스트 회로는, 상기 테스트가 지시된 경우에는 상기 아비터에 접속된 신호선에 미리 정해진 전위를 공급하는 트랜지스터를 구비하고,
상기 요청은 상기 신호선을 통해 출력되는, 고체 촬상 소자. - 제1항에 있어서,
상기 테스트 회로는, 상기 요청과 상기 테스트를 지시하는 제어 신호의 논리곱을 상기 출력 요청으로서 출력하는 논리곱 게이트를 구비하는, 고체 촬상 소자. - 제1항에 있어서,
상기 복수의 화소 각각에는, 서로 다른 어드레스가 할당되고,
상기 테스트 회로는, 상기 어드레스 중 일부에 대응하는 상기 새로운 요청을 상기 출력 요청으로서 출력시키는, 고체 촬상 소자. - 제4항에 있어서,
상기 복수의 화소가 배열된 화소 어레이부는, 미리 정해진 수의 영역으로 분할되고,
상기 아비터는, 상기 영역마다 아비터 블록을 포함하고,
상기 고장 판정부는, 상기 검출 신호에 기초하여 상기 아비터 블록 중 고장난 아비터 블록을 특정하는, 고체 촬상 소자. - 제1항에 있어서,
상기 화소의 일부는 수광 칩에 배치되고,
상기 화소의 나머지는 회로 칩에 배치되고,
상기 수광 칩은 상기 회로 칩에 적층되는, 고체 촬상 소자. - 미리 정해진 이벤트를 검출한 경우에는 미리 정해진 검출 신호의 송신을 요구하는 요청을 생성하는 복수의 화소와,
테스트가 지시되지 않은 경우에는 상기 복수의 화소 각각의 상기 요청을 출력 요청으로서 출력하고, 상기 테스트가 지시된 경우에는 새로운 복수의 요청을 생성하여 각각을 상기 출력 요청으로서 출력하는 테스트 회로와,
상기 출력 요청을 조정하는 아비터와,
상기 아비터의 조정 결과에 기초하여 상기 검출 신호를 송신하는 통신 회로와,
상기 테스트가 지시된 경우에는 상기 검출 신호에 기초하여 상기 아비터가 고장나 있는지 아닌지를 판정하는 고장 판정부와,
상기 검출 신호에 대하여 미리 정해진 처리를 실행하는 신호 처리부를 구비하는, 촬상 장치. - 복수의 화소가 미리 정해진 이벤트를 검출한 경우에는 미리 정해진 검출 신호의 송신을 요구하는 요청을 생성하는 요청 생성 단계와,
테스트가 지시되지 않은 경우에는 상기 복수의 화소 각각의 상기 요청을 출력 요청으로서 출력하고, 상기 테스트가 지시된 경우에는 새로운 복수의 요청을 생성하여 각각을 상기 출력 요청으로서 출력하는 테스트 단계와,
상기 출력 요청을 조정하는 조정 단계와,
상기 아비터의 조정 결과에 기초하여 상기 검출 신호를 송신하는 통신 단계와,
상기 테스트가 지시된 경우에는 상기 검출 신호에 기초하여 상기 아비터가 고장나 있는지 아닌지를 판정하는 고장 판정 단계를 구비하는, 고체 촬상 소자의 제어 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2018-105731 | 2018-06-01 | ||
| JP2018105731 | 2018-06-01 | ||
| PCT/JP2019/016119 WO2019230217A1 (ja) | 2018-06-01 | 2019-04-15 | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210015744A true KR20210015744A (ko) | 2021-02-10 |
| KR102626770B1 KR102626770B1 (ko) | 2024-01-17 |
Family
ID=68697473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207021385A KR102626770B1 (ko) | 2018-06-01 | 2019-04-15 | 고체 촬상 소자, 촬상 장치, 및 고체 촬상 소자의 제어 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US11076148B2 (ko) |
| EP (1) | EP3806451B1 (ko) |
| JP (1) | JP7280874B2 (ko) |
| KR (1) | KR102626770B1 (ko) |
| CN (2) | CN110557629A (ko) |
| TW (1) | TWI789523B (ko) |
| WO (1) | WO2019230217A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210000985A (ko) * | 2019-06-26 | 2021-01-06 | 삼성전자주식회사 | 비전 센서, 이를 포함하는 이미지 처리 장치 및 비전 센서의 동작 방법 |
| CN112732612A (zh) * | 2019-10-28 | 2021-04-30 | 天津大学青岛海洋技术研究院 | 一种双边读出的地址事件表示传输协议电路 |
| US11496728B2 (en) | 2020-12-15 | 2022-11-08 | Waymo Llc | Aperture health monitoring mode |
| JP2022156089A (ja) * | 2021-03-31 | 2022-10-14 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子及び撮像装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015206785A (ja) * | 2014-04-11 | 2015-11-19 | ルネサスエレクトロニクス株式会社 | 半導体装置、診断テスト方法及び診断テスト回路 |
| JP2016533140A (ja) | 2013-09-16 | 2016-10-20 | クロノカム | 動的な、単一光ダイオードの画素回路およびその作動方法 |
| JP2017050853A (ja) * | 2015-09-01 | 2017-03-09 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | イベント基盤センサ及びイベント基盤センサのピクセル |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6253161B1 (en) * | 1997-07-10 | 2001-06-26 | Universite Laval | Integrated motion vision sensor |
| US6115305A (en) | 1999-06-15 | 2000-09-05 | Atmel Corporation | Method and apparatus for testing a video display chip |
| US20090066793A1 (en) | 2005-05-11 | 2009-03-12 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device, camera, automobile and monitoring device |
| US7915056B2 (en) * | 2008-03-20 | 2011-03-29 | International Business Machines Corporation | Image sensor monitor structure in scribe area |
| US8566515B2 (en) * | 2009-01-12 | 2013-10-22 | Maxim Integrated Products, Inc. | Memory subsystem |
-
2019
- 2019-04-15 KR KR1020207021385A patent/KR102626770B1/ko active IP Right Grant
- 2019-04-15 WO PCT/JP2019/016119 patent/WO2019230217A1/ja unknown
- 2019-04-15 EP EP19811146.0A patent/EP3806451B1/en active Active
- 2019-04-15 US US16/962,465 patent/US11076148B2/en active Active
- 2019-04-15 JP JP2020521770A patent/JP7280874B2/ja active Active
- 2019-05-10 CN CN201910388139.0A patent/CN110557629A/zh active Pending
- 2019-05-10 CN CN201920671818.4U patent/CN210781138U/zh active Active
- 2019-05-23 TW TW108117813A patent/TWI789523B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016533140A (ja) | 2013-09-16 | 2016-10-20 | クロノカム | 動的な、単一光ダイオードの画素回路およびその作動方法 |
| JP2015206785A (ja) * | 2014-04-11 | 2015-11-19 | ルネサスエレクトロニクス株式会社 | 半導体装置、診断テスト方法及び診断テスト回路 |
| JP2017050853A (ja) * | 2015-09-01 | 2017-03-09 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | イベント基盤センサ及びイベント基盤センサのピクセル |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3806451A4 (en) | 2021-05-19 |
| TWI789523B (zh) | 2023-01-11 |
| JPWO2019230217A1 (ja) | 2021-07-15 |
| JP7280874B2 (ja) | 2023-05-24 |
| CN110557629A (zh) | 2019-12-10 |
| US20210084288A1 (en) | 2021-03-18 |
| WO2019230217A1 (ja) | 2019-12-05 |
| TW202013953A (zh) | 2020-04-01 |
| CN210781138U (zh) | 2020-06-16 |
| US11076148B2 (en) | 2021-07-27 |
| EP3806451B1 (en) | 2022-06-01 |
| EP3806451A1 (en) | 2021-04-14 |
| KR102626770B1 (ko) | 2024-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102606087B1 (ko) | 고체 촬상 소자, 촬상 장치, 및 고체 촬상 소자의 제어 방법 | |
| KR102626770B1 (ko) | 고체 촬상 소자, 촬상 장치, 및 고체 촬상 소자의 제어 방법 | |
| EP3576404B1 (en) | Solid-state image pickup element | |
| US11632505B2 (en) | Solid-state image sensor and imaging device | |
| US11297268B2 (en) | Solid-state imaging element, imaging apparatus, and method of controlling solid-state imaging element | |
| JP2020136958A (ja) | イベント信号検出センサ及び制御方法 | |
| WO2020255770A1 (ja) | 測距装置、測距方法、および、測距システム | |
| WO2020255759A1 (ja) | 測距装置、測距方法、および、測距システム | |
| CN113302448A (zh) | 光接收装置和距离测量装置 | |
| WO2019135304A1 (ja) | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 | |
| KR20200136410A (ko) | 고체 촬상 소자, 촬상 장치, 및 고체 촬상 소자의 제어 방법 | |
| KR20200138723A (ko) | 고체 촬상 소자, 테스트 시스템, 및 고체 촬상 소자의 제어 방법 | |
| WO2021131831A1 (ja) | 固体撮像素子、および、撮像装置 | |
| US20220394206A1 (en) | Imaging circuit, imaging device, and imaging method | |
| US20220191417A1 (en) | Solid-state imaging device and imaging device | |
| WO2022064867A1 (ja) | 固体撮像素子、および、撮像装置 | |
| WO2022009720A1 (ja) | 固体撮像装置、撮像方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |