KR20210013500A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210013500A
KR20210013500A KR1020190091190A KR20190091190A KR20210013500A KR 20210013500 A KR20210013500 A KR 20210013500A KR 1020190091190 A KR1020190091190 A KR 1020190091190A KR 20190091190 A KR20190091190 A KR 20190091190A KR 20210013500 A KR20210013500 A KR 20210013500A
Authority
KR
South Korea
Prior art keywords
disposed
barrier layer
sensor
layer
area
Prior art date
Application number
KR1020190091190A
Other languages
English (en)
Inventor
홍성진
이승찬
김건희
김동현
김상훈
문수현
전주희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190091190A priority Critical patent/KR20210013500A/ko
Priority to US16/921,397 priority patent/US11469278B2/en
Priority to EP20187289.2A priority patent/EP3770969B1/en
Priority to CN202010714726.7A priority patent/CN112310155A/zh
Publication of KR20210013500A publication Critical patent/KR20210013500A/ko

Links

Images

Classifications

    • H01L27/3227—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H01L51/0097—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L2251/53—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0264—Details of the structure or mounting of specific components for a camera module assembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 광 센서가 중첩 배치된 센서 영역, 및 상기 광 센서가 비중첩 배치된 비센서 영역을 포함하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 표시 장치로서, 기판부; 상기 기판부 상에 배치된 적어도 하나의 박막 트랜지스터층; 및 상기 박막 트랜지스터층 상에 배치된 발광 소자를 포함하고, 상기 센서 영역에서 상기 기판부의 두께는 상기 비센서 영역에서 상기 기판부의 두께보다 작다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다. 그 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 소자를 이용하여 영상을 표시한다. 유기 발광 표시 장치는 유기 발광 소자에 구동 전류를 제공하는 복수의 트랜지스터를 포함한다.
한편, 표시 장치의 베젤리스(bezeless)를 구현하기 위해 카메라 또는 센서 등이 표시 장치의 표시 영역에 위치한다. 다만, 표시 장치의 PI 기판 등으로 인해 카메라 또는 센서 등의 용이한 수광이 어려울 수 있다.
본 발명이 해결하고자 하는 과제는 표시 장치의 표시 영역에 위치한 카메라 또는 센서 등의 수광이 용이한 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 윈도우 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 광 센서가 중첩 배치된 센서 영역, 및 상기 광 센서가 비중첩 배치된 비센서 영역을 포함하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 표시 장치로서, 기판부; 상기 기판부 상에 배치된 적어도 하나의 박막 트랜지스터층; 및 상기 박막 트랜지스터층 상에 배치된 발광 소자를 포함하고, 상기 센서 영역에서 상기 기판부의 두께는 상기 비센서 영역에서 상기 기판부의 두께보다 작다.
상기 기판부는 제1 가요성 기판, 상기 제1 가요성 기판과 대향하는 제2 가요성 기판, 및 상기 제1 가요성 기판과 상기 제2 가요성 기판 사이에 배치된 제1 배리어층을 포함할 수 있다.
제1 가요성 기판은 상기 센서 영역에서 두께 방향으로 관통된 관통홀을 포함하고, 상기 제1 배리어층의 하면의 적어도 일부를 노출할 수 있다.
상기 제1 배리어층의 하면에 직접 배치된 제1 희생 패턴을 더 포함하고, 상기 제1 희생 패턴은 상기 제1 배리어층의 하면의 적어도 일부를 노출할 수 있다.
노출된 상기 제1 배리어층의 하면은 표면에 탄화면을 더 포함하고, 상기 센서 영역에서 상기 제1 배리어층의 하면의 거칠기는 상기 비센서 영역에서 상기 제1 배리어층의 하면의 거칠기보다 클 수 있다.
상기 관통홀은 상기 제2 배리어층의 적어도 일부를 더 관통하고, 상기 센서 영역에서 상기 제1 배리어층의 두께는 상기 비센서 영역에서 상기 제1 배리어층의 두께보다 작을 수 있다.
상기 센서 영역에서 상기 제1 배리어층의 하면의 거칠기는 상기 비센서 영역에서 상기 제1 배리어층의 하면의 거칠기보다 클 수 있다.
상기 관통홀은 상기 제2 배리어층을 완전히 관통하고, 상기 제2 가요성 기판의 하면을 노출할 수 있다.
노출된 상기 제2 가요성 기판의 하면은 표면에 탄화면을 더 포함하고, 상기 센서 영역에서 상기 제2 가요성 기판의 하면의 거칠기는 상기 비센서 영역에서 상기 제2 가요성 기판의 하면의 거칠기보다 클 수 있다.
상기 관통홀은 상기 제2 가요성 기판의 적어도 일부를 더 관통하고, 상기 센서 영역에서 상기 제2 가요성 기판의 두께는 상기 비센서 영역에서 상기 제2 가요성 기판의 두께보다 작을 수 있다.
상기 센서 영역에서 상기 제2 가요성 기판의 하면의 거칠기는 상기 비센서 영역에서 상기 제2 가요성 기판의 하면의 거칠기보다 클 수 있다.
상기 제2 가요성 기판과 상기 박막 트랜지스터층 사이에 제2 배리어층을 더 포함하고, 상기 관통홀은 상기 제2 가요성 기판을 완전히 관통하고 상기 제2 배리어층의 하면의 적어도 일부를 노출할 수 있다.
상기 제2 배리어층의 하면에 직접 배치된 제2 희생 패턴을 더 포함하고, 상기 제2 희생 패턴은 상기 제2 배리어층의 하면의 적어도 일부를 노출할 수 있다.
노출된 상기 제2 배리어층의 하면은 표면에 탄화면을 더 포함하고, 상기 센서 영역에서 상기 제2 배리어층의 하면의 거칠기는 상기 비센서 영역에서 상기 제2 배리어층의 하면의 거칠기보다 클 수 있다.
상기 관통홀은 상기 제2 배리어층의 적어도 일부를 더 관통하고, 상기 센서 영역에서 상기 제2 배리어층의 두께는 상기 비센서 영역에서 상기 제2 배리어층의 두께보다 작을 수 있다.
상기 박막 트랜지스터층은 상기 기판부 상에 배치된 반도체층, 상기 반도체층 상에 배치된 게이트 전극, 및 상기 게이트 전극 상에 배치되고 상기 반도체층과 각각 연결된 소스/드레인 전극을 포함하고, 상기 표시 장치는 상기 기판부 상의 상기 센서 영역에 배치된 차광 메탈 패턴을 더 포함할 수 있다.
상기 차광 메탈 패턴은 복수개이고, 상기 복수의 차광 메탈 패턴은 서로 이격되어 배치될 수 있다.
상기 복수의 차광 메탈 패턴은 상기 반도체층과 중첩 배치될 수 있다.
상기 차광 메탈 패턴은 티타늄(Ti) 또는 몰리브덴(Mo)을 포함하여 이루어질 수 있다.
상기 기판부는 상기 기판부의 상기 센서 영역의 주변에 돌출된 끝티(burr)를 더 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 광 센서가 중첩 배치된 센서 영역, 및 상기 광 센서가 비중첩 배치된 비센서 영역을 포함하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 표시 장치로서, 기판부; 상기 기판부 상에 배치된 적어도 하나의 박막 트랜지스터층; 및 상기 박막 트랜지스터층 상에 배치된 발광 소자를 포함하고, 상기 센서 영역에서 상기 기판부는 표면으로부터 두께 방향으로 관통된 관통홀을 포함한다.
상기 기판부, 및 상기 박막 트랜지스터층 사이에 배치된 배리어층과 상기 기판부와 상기 박막 트랜지스터층 사이에 배치된 수분 침투 방지 패턴을 더 포함하고, 상기 수분 침투 방지 패턴은 질산화 규소를 포함하여 이루어질 수 있다.
상기 수분 침투 방지 패턴은 상기 센서 영역에 중첩 배치될 수 있다.
상기 기판부, 및 상기 박막 트랜지스터층 사이에 배치된 배리어층을 더 포함하고, 상기 배리어층은 상기 비센서 영역에서 상기 배리어층보다 두께 방향으로 돌출된 그루브 패턴을 더 포함할 수 있다.
상기 그루브 패턴은 복수개이고, 상기 센서 영역의 주변에 배치될 수 있다.
상기 그루브 패턴은 평면상 상기 센서 영역을 완전히 둘러쌀 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 표시 영역에 위치한 카메라 또는 센서 등의 수광을 용이하게 할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 자른 개략적인 단면도이다.
도 4는 패널 하부 시트, 및 표시 패널의 개략적인 평면 배치도이다.
도 5는 일 실시예에 따른 표시 장치의 개략적인 블록도이다.
도 6은 반도체층 및 차광 메탈 패턴의 레이아웃도이다.
도 7는 도 4의 VIII-VIII' 선을 따라 자른 단면도이다.
도 8은 도 7의 A 영역을 확대한 도면이다.
도 9는 다른 실시예에 따른 표시 패널의 단면도이다.
도 10은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 11은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 12는 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 13은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 14는 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 15는 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 16은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 17은 다른 실시예에 따른 패널 하부 시트, 및 표시 패널의 개략적인 평면 배치도이다.
도 18은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 19는 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 20은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 21은 또 다른 실시예에 따른 패널 하부 시트, 및 표시 패널의 개략적인 평면 배치도이다.
도 22는 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 23은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 24는 또 다른 실시예에 따른 패널 하부 시트, 및 표시 패널의 개략적인 평면 배치도이다.
도 25는 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 26는 센서 영역, 및 비센서 영역에 배치된 복수의 화소를 나타낸 평면도이다.
도 27은 도 26의 XXVII-XXVII' 선을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다. 이하에서는 표시 장치로서 유기 발광 표시 장치를 예로 들어 설명하기로 한다.
도 1은 일 실시예에 따른 표시 장치의 사시도이고, 도 2는 일 실시예에 따른 표시 장치의 분해 사시도이고, 도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 자른 개략적인 단면도이고, 도 4는 패널 하부 시트, 및 표시 패널의 개략적인 평면 배치도이다.
본 명세서에서, "상부", "탑", "상면"은 후술할 표시 패널(300)을 기준으로 윈도우(100)가 배치되는 방향, 즉 제3 방향(DR3)의 일측 방향을 가리키고, "하부", "바텀", "하면"은 표시 패널(300)을 기준으로 하부 프레임(500)이 배치되는 방향, 즉 제3 방향(DR3)의 타측 방향을 가르킨다.
도 1 내지 도 4를 참조하면, 일 실시예에 따른 표시 장치(1)는 윈도우(100), 윈도우(100)의 하부에 배치된 터치 부재(200), 터치 부재(200)의 하부에 배치된 표시 패널(300), 표시 패널(300)에 부착된 표시 회로 보드(600), 표시 회로 보드(600) 상에 배치된 표시 구동부(610), 표시 패널(300)의 하부에 배치된 커버 패널(400), 커버 패널(400)의 하부에 배치되고 표시 회로 보드(600)의 제1 커넥터(630)와 물리적으로 연결된 제2 커넥터(750)를 포함하는 메인 회로 보드(700), 메인 회로 보드(700) 상에 배치된 광 센서(710)와 메인 구동부(740), 및 하부 프레임(500)을 포함한다.
표시 장치(1)는 평면 상 직사각형 형태로 이루어질 수 있다. 예를 들어, 표시 장치(1)는 도 1 및 도 2와 같이 제1 방향(DR1)의 장변과 제2 방향(DR2)의 단변을 갖는 직사각형의 평면 형태를 가질 수 있다. 제1 방향(DR1)의 장변과 제2 방향(DR2)의 단변이 만나는 모서리는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 장치(1)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다.
윈도우(100)는 표시 패널(300)의 상면을 커버하도록 표시 패널(300)의 상부에 배치될 수 있다. 이로 인해, 윈도우(100)는 표시 패널(300)의 상면을 보호하는 기능을 할 수 있다. 윈도우(100)는 유리, 사파이어 및/또는 플라스틱으로 이루어질 수 있다. 윈도우(100)는 리지드(rigid)하거나 플렉시블(flexible)하게 형성될 수 있다.
터치 부재(200)는 윈도우(100)와 표시 패널(300) 사이에 배치될 수 있다. 터치 부재(200)는 사용자의 터치 위치를 감지하기 위한 장치로서, 자기 용량(self-capacitance) 방식 또는 상호 용량(mutual capacitance) 방식과 같이 정전 용량 방식으로 구현될 수 있다. 터치 부재(200)는 패널 형태 또는 필름 형태로 형성될 수 있다. 또는, 터치 부재(200)는 표시 패널(300)과 일체로 형성될 수 있다. 이 경우, 터치 부재(200)의 터치 구동 전극들과 터치 감지 전극들은 표시 패널(300)의 박막 봉지막 상에 형성될 수 있다. 도시되지 않았지만, 터치 부재(200)의 일측에는 터치 부재(200)의 터치 구동 전극 및 터치 감지 전극들과 전기적으로 연결된 터치 구동부를 포함하는 터치 회로 보드가 부착될 수 있다. 터치 회로 보드는 연성 인쇄 회로 기판(flexible printed circuit board)일 수 있다. 상기 터치 구동부는 집적회로(integrated circuit)로 형성될 수 있다.
표시 패널(300)은 예를 들어, 유기 발광 표시 패널이 적용될 수 있다. 이하의 실시예에서는 표시 패널(300)로서 유기 발광 표시 패널이 적용된 경우를 예시하지만, 이에 제한되지 않고, 액정 디스플레이(LCD), 퀀텀닷 유기 발광 표시 패널(QD-OLED), 퀀텀닷 액정 디스플레이(QD-LCD), 퀀텀 나노 발광 표시 패널(Nano LED), 마이크로 엘이디(Micro LED) 등 다른 종류의 표시 패널이 적용될 수도 있다.
표시 패널(300)은 화상을 표시하는 복수의 화소를 포함하는 표시 영역(DA)과 표시 영역(DA)의 주변에 위치하는 비표시 영역(NA)을 포함한다. 표시 패널(300)은 기판부, 상기 기판부 상에 배치된 복수의 박막 트랜지스터를 포함하는 박막 트랜지스터층 및 상기 박막 트랜지스터층과 전기적으로 연결되고 애노드 전극, 상기 애노드 전극과 대향하는 캐소드 전극, 및 상기 애노드 전극과 상기 캐소드 전극 사이에 배치된 유기 발광층을 포함하는 발광 소자층, 및 상기 발광 소자층 상에 배치된 봉지층을 포함한다. 각 화소는 상기 복수의 박막 트랜지스터와 상기 발광 소자층의 복수의 발광 소자를 포함할 수 있다. 애노드 전극과 캐소드 전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기 발광층으로 이동되며, 유기 발광층에서 서로 결합하여 발광하게 된다. 표시 패널(300)의 구체적인 단면 형상은 후술하기로 한다.
발광 소자층 상에는 봉지층이 배치된다. 봉지층은 발광 소자층에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 봉지층은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
표시 패널(300)의 일측에는 표시 회로 보드(600)가 부착될 수 있다. 구체적으로, 표시 회로 보드(600)는 이방성 도전 필름을 이용하여 표시 패널(300)의 일측에 마련된 패드들 상에 부착될 수 있다. 몇몇 실시예에서 표시 회로 보드(600)는 초음파 접합을 통해 표시 패널(300)의 일측에 부착될 수도 있다. 표시 구동부(610)는 표시 회로 보드(600)를 통해 표시 패널(300)을 구동하기 위한 신호들과 전압들을 출력한다. 표시 구동부(610)는 집적회로로 형성되어 표시 회로 보드(600) 상에 장착될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 구동부(610)는 표시 패널(300)의 기판의 상면 또는 하면의 일측에 부착될 수 있다.
표시 패널(300)의 하부에는 하부 커버 패널(400)이 배치된다. 하부 커버 패널(400)은 적어도 하나의 기능층을 포함한다. 상기 기능층은 방열 기능, 전자파 차폐기능, 접지 기능, 완충 기능, 강도 보강 기능, 지지 기능 및/또는 디지타이징 기능 등을 수행하는 층일 수 있다. 기능층은 시트로 이루어진 시트층, 필름으로 필름층, 박막층, 코팅층, 패널, 플레이트 등일 수 있다. 하나의 기능층은 단일층으로 이루어질 수도 있지만, 적층된 복수의 박막이나 코팅층으로 이루어질 수도 있다. 기능층은 예를 들어, 지지 기재, 방열층, 전자파 차폐층, 충격 흡수층, 디지타이저 등일 수 있다.
하부 커버 패널(400)은 표시 회로 보드(600)의 제1 커넥터(650)가 두께 방향으로 지나가는 케이블 홀(CAH) 및 메인 회로 보드(700) 상에 배치된 광 센서(710)를 노출하는 센서 홀(SH)을 포함한다. 하부 커버 패널(400)은 광 센서(710)를 노출하는 센서 홀(SH)을 가짐으로써 광 센서(710)가 표시면 방향으로 진행하는 것을 원활히 할 수 있다.
하부 커버 패널(400) 하부에는 표시 회로 보드(600)와 물리적으로 연결된 메인 회로 보드(700)가 배치될 수 있다. 메인 회로 보드(700) 상에 배치된 메인 구동부(740)는 상술한 표시 구동부(610)를 제어하는 역할을 할 수 있다.
윈도우(100)와 터치 부재(200) 사이에는 제1 광투명 접착 부재(AM1)가 배치되고, 터치 부재(200)와 표시 패널(300) 사이에는 제2 광투명 접착 부재(AM2)가 배치되고, 표시 패널(300)과 하부 커버 패널(400) 사이에는 제3 광투명 접착 부재(AM3)가 배치될 수 있다. 각 광투명 접착 부재(AM1, AM2, AM3)는 인접한 부재들을 상호 결합할 수 있다. 각 광투명 접착 부재(AM1, AM2, AM3)은 각각 광학 투명 접착 필름, 광학 투명 접착 테이프 또는 광학 투명 수지 등 중 적어도 하나를 포함하여 이루어질 수 있다. 일 실시예에 따른 제1 광투명 접착 부재(AM1), 및 제2 광투명 접착 부재(AM2)는 각각 제3 광투명 접착 부재(AM3)보다 광 투명도가 더 높을 수 있다. 이로 인해, 표시 장치(1)가 상부 발광형 표시 장치인 경우 표시 패널(300)에서 출사된 출사광의 표시면으로의 광 투과도를 향상시킬 수 있다.
다만, 이에 제한되지 않고 제1 광투명 접착 부재(AM1), 및 제2 광투명 접착 부재(AM2)의 광 투명도는 각각 제3 광투명 접착 부재(AM3)의 광 투명도와 동일할 수 있다.
광 센서(710)는 도 2 및 도 3에 도시된 바와 같이, 광 송신부(720), 및 광 수신부(730)를 포함할 수 있다. 광 송신부(720)는 하부 커버 패널(400)의 센서 홀(SH)을 통해 상부 방향으로 센서광(SL)을 출광한다. 광 송신부(720)로부터 출광된 센서광(SL)은 상부 구조(표시 패널(300), 터치 부재(200), 및 윈도우(100))를 지나 피사체 등에 접촉하고, 센서광(SL)의 적어도 일부가 상기 피사체로부터 반사되어 광 수신부(730)에 입사될 수 있다.
광 센서(710)는 광을 이용하는 안면 인식 장치, 지문 인식 장치, 적외선 카메라, 또는 가시광선 카메라로 적용될 수 있다. 일 실시예에서 광 센서(710)는 카메라 장치일 수 있다.
광 센서(710)에서 출사된 센서광(SL)은 상기한 바와 같이 광 송신부(720)에서 출사된 후 상기 피사체에서 다시 반사되어 광 수신부(730)에 입사되는데 광 수신부(730)로 입사된 광을 광 센서(710)가 인식하여 상기 피사체의 형태 등을 판단할 수 있다. 즉, 광 센서(710)에서 출사된 센서광(SL)의 광량과 다시 입사된 적어도 일부의 센서광(SL)의 광량이 많을수록 수득되는 화상 이미지의 선명도가 높아지거나 광 센서(710)가 보다 효율적으로 기능할 수 있다.
다만, 상기 상부 구조, 특히 표시 패널(300)의 상기 기판부의 재료적인 문제로 인해 광 센서(710)에서 출사된 센서광(SL)이 상기 피사체에 원하는 광량으로 도달하지 않거나 상기 피사체로부터 반사된 적어도 일부의 센서광(SL)이 광 수신부(730)로 입사되지 않을 수 있다. 이를 위해 일 실시예에 따른 표시 장치(1)는 표시 패널(300)의 상기 기판부가 하부 광 센서(710)가 배치된 영역에서 두께 방향으로 만입된 형상을 가질 수 있다. 이에 대한 자세한 설명은 후술하기로 한다.
도 4를 참조하면, 표시 장치(1)의 표시 영역(DA)은 광 센서(710)가 배치된 광 센서 배치 영역(SA), 및 광 센서 배치 영역(SA)의 주변에 위치하고 광 센서(710)가 비배치된 광 센서 비배치 영역(NSA)을 포함할 수 있다.
또한, 표시 영역(DA)은 광 센서 배치 영역(SA)과 중첩하여 위치하는 차광 메탈 패턴 배치 영역(BMLP)을 더 포함할 수 있다. 차광 메탈 패턴 배치 영역(BMLP)에는 후술할 차광 메탈 패턴이 배치될 수 있다. 상기 차광 메탈 패턴들은 복수개일 수 있고, 상기 복수개의 차광 메탈 패턴은 서로 이격되어 배치될 수 있다.
도 5는 일 실시예에 따른 표시 장치의 개략적인 블록도이다.
도 5를 참조하면, 표시 장치(1)는 복수의 화소(10)를 포함하는 표시 영역(DA), 주사 구동부(20), 데이터 구동부(30)(도 2의 '610'), 발광 제어 구동부(40), 및 제어부(50)를 포함한다. 제어부(50)는 주사 구동부(20), 데이터 구동부(30), 및 발광 제어 구동부(40)를 제어하는 기능을 한다. 제어부(50)는 도 2의 메인 구동부(740)일 수 있다.
표시 영역(DA)은 복수의 주사 라인(SL11~SL1n, SL21~SL2n, SL31~SL3n)(n은 2이상 정수), 복수의 데이터 라인(DL1~DLm)(m은 2이상 정수), 및 복수의 발광 제어 라인(EL1~ELn)의 교차부에 위치되어, 행렬 형태로 배열된 복수의 화소를 포함한다.
복수의 주사 라인(SL11~SL1n, SL21~SL2n, SL31~SL3n) 및 복수의 발광 제어 라인(EL1~ELn)은 행 방향으로 연장되고, 복수의 데이터 라인(DL1~DLm)은 열 방향으로 연장될 수 있다. 행 방향과 열 방향은 서로 바뀔 수도 있다. 초기화 전압 공급 라인은 행별로 분지되어 행 방향으로 연장되고, 제1 전원 전압의 공급 라인은 열별로 분지되어 열 방향으로 연장될 수 있다. 그러나, 이에 제한되는 것은 아니고, 초기화 전압 공급 라인과 제1 전원 전압의 공급 라인의 연장 방향은 다양하게 변형 가능하다.
예시적인 화소인 1행 1열의 화소에는 3개의 주사 라인(SL11, SL21, SL31), 1개의 데이터 라인(DL1), 1개의 발광 제어 라인(EL1, 또는 EM1), 1개의 초기화 전압 공급 라인 및 1개의 제1 전원 전압의 공급 라인이 지날 수 있다. 다른 화소도 마찬가지의 배선이 지날 수 있다.
주사 구동부(20)는 복수의 주사 라인(SL11~SL1n, SL21~SL2n, SL31~SL3n)을 통해 각 화소에 세 개의 주사 신호를 생성하여 전달한다. 즉, 주사 구동부(20)는 제1 주사 라인(SL11~SL1n), 제2 주사 라인(SL21~SL2n) 또는 제3 주사 라인(SL31~SL3n)으로 주사 신호를 순차적으로 공급한다.
데이터 구동부(30)는 복수의 데이터 라인(DL1 내지 DLm)을 통해 각 화소(10)에 데이터 신호를 전달한다. 데이터 신호는 제1 주사 라인(SL11~SL1n)으로 제2 주사 신호가 공급될 때마다 상기 제2 주사 신호에 의해 선택된 화소(10)로 공급된다.
발광 제어 구동부(40)는 복수의 발광 제어 라인(EML1 내지 EMLn)을 통해 각 화소(10)에 발광 제어 신호를 생성하여 전달한다. 상기 발광 제어 신호는 화소(10)의 발광 시간을 제어한다. 발광 제어 구동부(40)는 주사 구동부(20)가 상기 주사 신호뿐만 아니라 상기 발광 제어 신호를 생성하는 경우, 또는 화소(10)의 내부 구조에 따라 생략될 수도 있다.
제어부(50)는 외부에서 전달되는 복수의 영상 신호(R, G, B)를 복수의 영상 데이터 신호(DR, DG, DB)로 변경하여 데이터 구동부(30)에 전달한다. 또한 제어부(50)는 수직동기신호(Vsync), 수평동기신호(Hsync), 및 클럭신호(MCLK)를 전달받아 주사 구동부(20), 데이터 구동부(30), 및 발광 제어 구동부(40)의 구동을 제어하기 위한 제어 신호를 생성하여 각각에 전달한다. 즉, 제어부(50)는 주사 구동부(20)를 제어하는 주사 구동 제어 신호(SCS), 데이터 구동부(30)를 제어하는 데이터 구동 제어 신호(DCS), 및 발광 제어 구동부(40)를 제어하는 발광 구동 제어 신호(ECS)를 각각 생성하여 전달한다.
복수의 화소(10) 각각은 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)을 공급받는다. 제1 전원전압(ELVDD)은 소정의 하이 레벨 전압일 수 있고, 제2 전원전압(ELVSS)은 제1 전원전압(ELVDD)보다 낮은 전압일 수 있다.
복수의 화소(10) 각각은 복수의 데이터 라인(DL1 내지 DLm)을 통해 전달된 데이터 신호에 따라 발광 소자로 공급되는 구동 전류에 의해 소정 휘도의 빛을 발광한다.
제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 초기화 전압(VINT) 등은 외부 전압원으로부터 공급될 수 있다.
도 6은 반도체층 및 차광 메탈 패턴의 레이아웃도이다. 도 6은 표시 패널(300)의 센서 배치 영역(SA)에 배치된 화소 반도체층 및 차광 메탈 패턴의 레이아웃도를 나타낸다.
본 실시예에 따른 표시 장치(1)의 화소(10)는 적어도 하나의 트랜지스터를 포함할 수 있다. 상기 적어도 하나의 트랜지스터는 예를 들어, 제1 트랜지스터(T1) 내지 제7 트랜지스터(T7)를 포함할 수 있다. 제1 트랜지스터(T1)는 예를 들어, 구동 트랜지스터일 수 있고, 제2 트랜지스터(T2) 내지 제7 트랜지스터(T7)는 스위칭 트랜지스터일 수 있다.
반도체층(ACT)은 트랜지스터(T1~T7)의 채널을 이룰 수 있다. 반도체층(ACT)은 각 화소별로 서로 분리될 수 있다. 반도체층(ACT)은 평면상 특정한 패턴을 가질 수 있다. 예시된 실시예에서 반도체층(ACT)은 일체로 형성될 수 있다. 몇몇 실시예에서 반도체층(ACT)은 복수의 층에 배치되도록 형성될 수 있지만, 이에 제한되지는 않는다. 반도체층(ACT)은 제1 트랜지스터(T1)의 채널인 제1 반도체층(ACT1), 제2 트랜지스터(T2)의 채널인 제2 반도체층(ACT2), 제3 트랜지스터(T3)의 채널인 제3 반도체층(ACT3), 제4 트랜지스터(T4)의 채널인 제4 반도체층(ACT4), 제5 트랜지스터(T5)의 채널인 제5 반도체층(ACT5), 제6 트랜지스터(T6)의 채널인 제6 반도체층(ACT6), 및 제7 트랜지스터(T7)의 채널인 제7 반도체층(ACT7)을 포함할 수 있다.
도 6에 도시된 바와 같이, 반도체층(ACT1~ACT7)은 대체로 열 방향으로 연장된 제1 세로부와 제2 세로부, 대체로 행 방향으로 연장된 가로부, 및 상기 제2 세로부에서 열 방향으로 연장된 절곡부를 포함할 수 있다. 상기 제1 세로부, 상기 제2 세로부, 상기 가로부, 및 상기 절곡부는 물리적으로 연결되어 있을 수 있다.
상기 제1 세로부는 화소의 좌측에 인접하여 배치되고, 상기 제2 세로부는 화소의 우측에 인접하여 배치될 수 있다. 상기 제1 세로부와 상기 제2 세로부는 서로 이격되어 배치될 수 있다. 상기 가로부는 상기 제1 세로부와 상기 제2 세로부의 중간 부위를 연결할 수 있다. 본 명세서에서 상기 제1 세로부와 상기 제2 세로부의 "상측 부위"는 평면상 가로부와의 연결부보다 위쪽에 위치하는 부위를, "하측 부위"는 평면상 가로부와의 연결부보다 아래쪽에 위치하는 부위를 각각 지칭할 수 있다. 반도체층(ACT)의 평면 형상은 대략 'H'자 형상과 유사할 수 있다.
제2 반도체층(ACT2)은 상기 제1 세로부의 상기 상측 부위에 배치되고, 제5 반도체층(ACT5)은 상기 제1 세로부 상기 하측 부위에 배치될 수 있다. 제6 반도체층(ACT6)은 상기 제2 세로부의 상기 상측 부위 및 상기 하측 부위에 걸쳐 배치될 수 있다. 제4 반도체층(ACT4)은 제6 반도체층(ACT6)의 하측 부위에 배치될 수 있다. 제1 반도체층(ACT1)은 상기 가로부에 배치될 수 있다.
반도체층(ACT)의 상기 절곡부는 좌측 행 방향을 따라 형성된 제1 서브 가로부, 상기 제1 서브 가로부에서 상측 열 방향을 따라 형성된 제1 서브 세로부, 상기 제1 서브 세로부에서 우측 행 방향을 따라 형성된 제2 서브 가로부, 및 상기 제2 서브 가로부에서 하측 열 방향을 따라 형성된 제2 서브 세로부를 포함할 수 있다. 제7 반도체층(ACT7)은 상기 제1 서브 가로부에 배치되고, 제3 반도체층(ACT3)은 상기 제1 서브 세로부, 상기 제2 서브 가로부, 및 상기 제2 서브 세로부에 배치될 수 있다.
반도체층(ACT)은 다결정 실리콘을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(rapid thermal annealing)법, SPC(solid phase crystallzation)법, ELA(excimer laser annealing)법, MIC(metal induced crystallzation)법, MILC(metal induced lateral crystallzation)법, SLS(sequential lateral solidification)법 등을 들 수 있으나, 이에 제한되는 것은 아니다. 다른 예로, 반도체층(ACT)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘 등을 포함할 수도 있다.
반도체층(ACT)에서 각 트랜지스터(T1~T7)의 소소/드레인 전극과 연결되는 부위(소스/드레인 영역)에는 불순물 이온(PMOS 트랜지스터의 경우 p형 불순물 이온)이 도핑되어 있을 수 있다. 붕소(B) 등 3가 도펀트가 p형 불순물 이온으로 사용될 수 있다. 반도체층(ACT)은 각 트랜지스터(T1~T7)의 채널 영역이 된다.
다른 실시예로 반도체층(ACT)은 산화물 반도체일 수 있다. 반도체층(ACT)이　산화물　반도체로 이루어진 경우, 인듐-갈륨-아연　산화물(IGZO, Indium Gallium Zinc Oxide), 아연-주석　산화물(ZTO, Zinc Tin Oxide), 인듐-주석　산화물(IZO, Indium Tin Oxide) 등의 재료가 이용될 수 있다.
차광 메탈 패턴(BML)은 도 4의 차광 메탈 패턴 배치 영역(BMLP)에 배치될 수 있다.
차광 메탈 패턴(BML)은 기판부의 전면에 배치되지 않고 부분적으로 배치될 수 있다. 상기한 바와 같이 차광 메탈 패턴(BML)은 표시 패널(300)의 센서 영역(SA)에만 배치되고, 비센서 영역(NSA)에는 배치되지 않을 수 있다. 즉, 차광 메탈 패턴 배치 영역(BMLP)은 표시 패널(300)의 센서 영역(SA)과 중첩 배치될 수 있다.
차광 메탈 패턴(BML)은 센서 영역(SA)에 배치된 반도체층(ACT)과 두께 방향으로 대체로 중첩하도록 배치될 수 있다. 즉, 차광 메탈 패턴(BML)은 센서 영역(SA)에 배치된 반도체층(ACT)과 평면 형상이 실질적으로 동일할 수 있다. 이 경우, 차광 메탈 패턴(BML)의 제조 공정은 센서 영역(SA)에 배치된 반도체층(ACT)과 동일한 패턴의 마스크를 이용하여 수행될 수 있다.
몇몇 실시예에서 이에 제한되지 않고 차광 메탈 패턴(BML)은 센서 영역(SA)에 배치된 반도체층(ACT)의 평면상 크기보다 클 수 있다. 즉, 차광 메탈 패턴(BML)은 센서 영역(SA)에 배치된 반도체층(ACT)을 두께 방향으로 덮고 외측으로 더 확장되어 배치될 수도 있다.
차광 메탈 패턴(BML)은 센서 영역(SA)에 배치된 반도체층(ACT)과 중첩 배치됨으로써 광 센서(710)의 광 송신부(720)에서 출광된 광 및 광 수신부(730)로 입사되는 광이 반도체층(ACT)으로 진입하는 것을 미연에 방지할 수 있다.
차광 메탈 패턴(BML)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 차광 메탈 패턴(BML)은 단일막 또는 다층막일 수 있다. 예를 들어, 차광 메탈 패턴(BML)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
일 실시예에서 차광 메탈 패턴(BML)은 티타늄(Ti) 또는 몰리브덴(Mo)을 포함하여 이루어질 수 있다. 일 실시예에 따른 차광 메탈 패턴(BML)이 티타늄(Ti)을 포함할 경우 상기 관통홀을 통해 유입되는 수분을 흡수하는 역할을 더욱 용이하게 할 수 있다. 차광 메탈 패턴(BML)이 티타늄(Ti)을 포함하여 이루어질 경우 산화 티타늄(TiOx)의 형태로도 존재할 수 있다.
이하, 표시 패널(300)의 더욱 자세한 단면 구조에 대해 설명한다.
도 7은 도 4의 VIII-VIII' 선을 따라 자른 단면도이고, 도 8은 도 7의 A 영역을 확대한 도면이다.
도 7 및 도 8을 참조하면, 표시 패널(300)은 기판부(301), 기판부(301) 상에 배치된 상술한 제1 내지 제7 박막 트랜지스터(T1~T7)를 포함하는 박막 트랜지스터층(320), 박막 트랜지스터층(320) 상에 배치된 발광 소자층(340), 및 발광 소자층(340) 상에 배치된 봉지층(360)을 포함한다.
표시 패널(300)의 기판부(301)는 센서 영역(SA) 및 비센서 영역(NSA)에 걸쳐 배치될 수 있다.
표시 패널(300)의 기판부(301)는 제1 지지 기판(302) 또는 제1 가요성 기판, 제1 지지 기판(302) 상에 배치된 제2 지지 기판(304) 또는 제2 가요성 기판, 및 제1 지지 기판(302)과 제2 지지 기판(304) 사이에 배치된 제1 배리어층(303)을 포함할 수 있다. 제1 지지 기판(302)과 제2 지지 기판(304)은 상술한 바와 같이 플렉시블 기판일 수 있다. 예를 들면, 제1 지지 기판(302)과 제2 지지 기판(304)은 각각 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판 중 하나일 수 있다. 예를 들면, 제1 지지 기판(302)과 제2 지지 기판(304)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 하나를 포함할 수 있다. 또한, 기판부(301)는 유리 섬유 강화 플라스틱(FRP, Fiber glass reinforced plastic)을 포함할 수도 있다. 일 실시예에서 제1 지지 기판(302) 및 제2 지지 기판(304)은 폴리 이미드를 포함하여 이루어질 수 있다. 통상적으로 상기 폴리 이미드는 육안으로 황색(yellow)으로 보이는데, 광 센서(710)가 가시 광선 파장 범위 또는 상기 가시 광선 파장 범위와 근접한 자외선 또는 적외선 파장 범위의 광을 출사하거나 상기 피사체에서 반사된 광이 이러한 파장 범위의 광인 경우 청색 파장 범위를 흡수한다. 이는 광 센서(710)의 기능을 저하시키는 원인이 될 수 있다.
제1 배리어층(303)은 제1 지지 기판(302)과 제2 지지 기판(304) 사이에 배치되어 제1 지지 기판(302)과 제2 지지 기판(304)을 결합하는 동시에, 유기 물질을 포함하는 제1 및 제2 지지 기판(102, 103)을 평탄화하는 역할을 할 수 있다. 제1 배리어층(303)은 무기 물질을 포함하여 이루어질 수 있다. 제1 배리어층(303)은 복수의 적층된 막을 포함할 수 있다. 예를 들어, 제1 배리어층(303)은 두 개의 적층된 막을 포함할 수 있다.
제1 배리어층(303)은 센서 영역(SA) 및 비센서 영역(NSA)에 걸쳐 제1 지지 기판(302) 상에 배치될 수 있다. 제1 배리어층(303)은 제1 두께(t1)를 가질 수 있다.
제2 지지 기판(304)은 센서 영역(SA) 및 비센서 영역(NSA)에 걸쳐 제1 배리어층(303) 상에 배치될 수 있다. 제2 지지 기판(304)은 제2 두께(t2)를 가질 수 있다.
표시 패널(300)은 기판부(301)와 박막 트랜지스터층(320) 사이에 배치된 제2 배리어층(311)을 더 포함할 수 있다. 제2 배리어층(311)은 무기 물질을 포함하여 이루어질 수 있다.
표시 패널(300)의 상기한 차광 메탈 패턴(BML)은 제2 배리어층(311)과 박막 트랜지스터층(320) 사이에 배치될 수 있다. 차광 메탈 패턴(BML) 상에는 층간 절연층(312)이 더 배치될 수 있다. 층간 절연층(312) 상에는 반도체층(ACT)이 배치될 수 있다.
박막 트랜지스터층(320)은 도 8을 참조하면, 도 6에 도시된 반도체층(ACT), 반도체층(ACT) 상에 배치된 게이트 절연막(321), 게이트 절연막(321) 상에 배치된 박막 트랜지스터(T1~T7)의 게이트 전극(GE), 게이트 전극(GE) 상에 배치된 층간 절연막(322), 층간 절연막(322) 상에 배치된 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.
소스 전극(SE) 및 드레인 전극(DE)은 각각 반도체층(ACT)의 소스 영역과 드레인 영역에 콘택홀을 통해 전기적으로 연결될 수 있다.
상술한 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)은 박막 트랜지스터(T1~T7)의 3단자를 이룬다.
소스 전극(SE), 드레인 전극(DE) 및 층간 절연막(322) 상에 비아층(VIA1)이 배치된다. 제1 비아층(VIA1)은 박막 트랜지스터(T1~T7)를 포함하는 박막 트랜지스터층(320)을 덮도록 배치된다. 비아층(VIA1)은 평탄화막일 수 있다. 평탄화막은 아크릴, 폴리이미드와 같은 재질을 포함할 수 있다.
제1 비아층(VIA1) 상에는 발광 소자층(340)이 배치된다. 발광 소자층(340)에는 각 화소마다 배치된 복수의 발광 소자를 포함할 수 있다. 사익 발광 소자는 상술한 바와 같이 애노드 전극, 캐소드 전극, 및 상기 애노드 전극과 상기 캐소드 전극 사이에 배치된 유기 발광층을 포함할 수 있다. 제1 비아층(VIA1) 상에 복수의 애노드 전극(ANO)이 배치된다. 애노드 전극(ANO)은 화소마다 배치된 화소 전극일 수 있다.
애노드 전극(ANO)은 제1 비아층(VIA1)을 관통하는 비아홀을 통해 드레인 전극(DE)(또는 소스 전극(SE))과 전기적으로 연결될 수 있다.
애노드 전극(ANO)은 일함수가 높은 물질을 포함하여 이루어질 수 있다. 애노드 전극(ANO)은 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3) 등을 포함할 수 있다. 상기 예시된 도전성 물질들은 상대적으로 일함수가 크면서도, 투명한 특성을 갖는다. 유기발광 표시장치가 전면 발광형일 경우, 상기 예시된 도전성 물질 이외에 반사성 물질, 예컨대 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물이 더 포함될 수 있다. 따라서, 애노드 전극(ANO)은 상기 예시된 도전성 물질 및 반사성 물질로 이루어진 단일층 구조를 갖거나, 이들이 적층된 복수층 구조를 가질 수 있다.
애노드 전극(ANO) 상에는 화소 정의막(Bank)이 배치된다. 화소 정의막(Bank)은 애노드 전극(ANO)의 적어도 일부를 노출하는 개구부를 포함한다. 화소 정의막(Bank)은 유기 물질 또는 무기 물질을 포함할 수 있다. 일 실시예로, 화소 정의막(Bank)은 포토 레지스트, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지 등의 재료를 포함할 수 있다.
화소 정의막(Bank)에 의해 노출된 애노드 전극(ANO) 상에는 유기 발광층(EL)이 배치된다. 유기 발광층(EL)은 특정한 색을 발광하는 색 발광층일 수 있다. 예를 들어, 유기 발광층(EL)은 적색을 발광하는 적색 발광층, 녹색을 발광하는 녹색 발광층, 및 청색을 발광하는 청색 발광층을 포함할 수 있다. 각 색 발광층은 각 화소마다 배치될 수 있다.
몇몇 실시예에서 유기 발광층(EL)은 도 10에 도시된 바와 달리 일체로 형성될 수 있다. 즉, 유기 발광층(EL)은 화소의 구분없이 일체로 형성될 수 있다. 유기 발광층(EL)은 하나의 색을 발광하는 색 발광층으로 구성될 수 있다. 예를 들어, 유기 발광층(EL)은 청색을 발광하는 청색 발광층일 수 있다. 이 경우 유기 발광층(EL)에서 출광된 광들의 색 변환을 위해 유기 발광층(EL) 상부에 파장 변환 패턴들이 더 배치될 수 있다.
유기 발광층(EL) 상에는 캐소드 전극(CAT)이 배치된다. 캐소드 전극(CAT)은 화소의 구별없이 전체에 걸쳐 배치된 공통 전극일 수 있다. 캐소드 전극(CAT)은 일함수가 낮은 물질을 포함하여 이루어질 수 있다. 캐소드 전극(CAT)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)을 포함할 수 있다. 캐소드 전극(CAT)은 보조 전극을 더 포함할 수 있다. 상기 보조 전극은 상기 물질이 증착되어 형성된 막, 및 상기 막 상에 투명 금속 산화물, 예를 들어, 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 인듐-주석-아연-산화물 (Indium-Tin-Zinc-Oxide) 등을 포함할 수 있다.
표시 장치(1)가 전면 발광형일 경우, 캐소드 전극(CAT)으로서 일함수가 작은 도전층을 박막으로 형성하고, 그 상부에 투명한 도전막, 예컨대, 인듐-주석-산화물(Indium-Tin-Oxide: ITO)층, 인듐-아연-산화물(Indium-Zinc-Oxide: IZO)층, 산화아연(Zinc Oxide: ZnO)층, 산화인듐(Induim Oxide: In2O3)층 등을 적층할 수 있다.
도시하지는 않았지만, 애노드 전극(ANO)과 유기 발광층(EL) 사이에는 정공 주입층 및/또는 정공 수송층이 배치되고, 유기 발광층과 캐소드 전극(CAT) 사이에는 전자 수송층 및/또는 전자 주입층이 배치될 수 있다.
발광 소자층(340) 상에는 봉지층(360)이 배치될 수 있다. 봉지층(360)은 적어도 하나의 무기층, 및 적어도 하나의 유기층을 포함한다. 상기 적어도 하나의 무기층과 상기 적어도 하나의 유기층은 서로 적층될 수 있다. 예를 들어, 봉지층(360)은 도 8에 도시된 바와 같이, 순차적으로 적층된 제1 봉지 무기층(361), 봉지 유기층(362) 및 제2 봉지 무기층(363)을 포함하는 다층막으로 이루어질 수 있다. 여기서, 제1 봉지 무기층(361), 및 제2 봉지 무기층(363)은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiONx)로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있고, 봉지 유기층(362)은 에폭시, 아크릴레이트 또는 우레탄아크릴레이트로 이루어진 군에서 선택된 어느 하나를 포함할 수 있다
다시 도 7을 참조하면, 제1 지지 기판(302)은 센서 영역(SA)의 두께가 비센서 영역(NSA)의 두께보다 작을 수 있다. 제1 지지 기판(302)은 센서 영역(SA)에서 표면으로부터 두께 방향으로 관통되는 관통홀을 포함할 수 있다. 상기 관통홀은 복수개일 수 있으나, 설명의 편의를 위해 하나인 것을 중심으로 설명한다.
제1 배리어층(303)은 제2 지지 기판(304)과 대향하는 상면, 및 상기 상면의 반대면에 위치한 하면(303a)을 포함하고, 제2 지지 기판(304)은 제1 배리어층(303)의 상기 상면과 대향하는 하면(304a), 및 제1 배리어층(303)의 하면(304a)의 반대면에 위치하는 상면을 포함하고, 제2 지지 기판(304)의 상부에 위치한 제2 배리어층(311)은 제2 지지 기판(304)의 상기 상면과 대향하는 하면(311a), 및 제2 배리어층(311)의 하면(311a)과 대향하는 상면을 포함할 수 있다.
제1 지지 기판(302)의 상기 관통홀은 제1 지지 기판(302)의 표면으로부터 두께 방향으로 가로질러 제1 지지 기판(302)을 완전히 가로지를 수 있다. 이로 인해, 제1 지지 기판(302)의 상부에 위치한 제1 배리어층(303)의 하면이 노출될 수 있다.
제1 지지 기판(302)의 센서 영역(SA)에서의 상기 관통홀은 레이저를 이용하여 형성될 수 있다. 상기 레이저는 자외선 파장 범위의 자외선 레이저일 수 있으나, 이에 제한되지는 않는다. 상기 자외선 레이저를 이용하여 제1 지지 기판(302)의 상기 관통홀을 형성할 때, 인접 부위에서 상기 자외선 레이저에서 발하는 열 에너지로 인해 제1 지지 기판(302)의 센서 영역(SA)과 인접한 비센서 영역(NSA)에는 끝티(burr)가 형성될 수 있다. 제1 지지 기판(302)의 끝티(burr)는 제1 지지 기판(302)의 표면으로부터 돌출될 수 있다.
상술한 바와 같이 제1 지지 기판(302)이 폴리 이미드가 적용될 때, 상기 폴리 이미드는 육안으로 황색(yellow)으로 보이는데, 광 센서(710)가 가시 광선 파장 범위 또는 상기 가시 광선 파장 범위와 근접한 자외선 또는 적외선 파장 범위의 광을 출사하거나 상기 피사체에서 반사된 광이 이러한 파장 범위의 광인 경우 청색 파장 범위를 흡수한다. 이는 광 센서(710)의 기능을 저하시키는 원인이 될 수 있다.
또한, 표시 패널(300)의 기판부(301)로 인해 광 센서(710)에서 출사된 센서광(SL)이 상기 피사체에 원하는 광량으로 도달하지 않거나 상기 피사체로부터 반사된 적어도 일부의 센서광(SL)이 광 수신부(730)로 입사되지 않을 수 있다.
다만, 일 실시예에 따른 표시 패널(300)은 광 센서(710)가 배치된 센서 영역(SA)에서 제1 지지 기판(302)의 표면으로부터 두께 방향으로 제1 지지 기판(302)을 가로지르는 상기 관통홀이 배치됨으로써 제1 지지 기판(302)의 재료로 인해 광 센서(710)의 기능이 저하되거나 광 센서(710)에서 출사된 센서광(SL)이 상기 피사체에 원하는 광량으로 도달하지 않거나 상기 피사체로부터 반사된 적어도 일부의 센서광(SL)이 광 수신부(730)로 입사되지 않는 것을 방지할 수 있다. 즉, 출사된 센서광(SL)의 광량과 다시 입사된 적어도 일부의 센서광(SL)의 광량을 확보하여 수득되는 화상 이미지의 선명도를 높일뿐만 아니라, 광 센서(710)의 보다 효율적인 기능을 도모할 수 있게 된다.
이하, 다른 실시예에 따른 표시 장치에 대해 설명한다. 이하의 실시예에서 이미 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로서 지칭하고, 그 설명을 생략하거나 간략화한다.
도 9는 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 9를 참조하면, 본 실시예에 따른 표시 패널(300_1)은 기판부(301_1)의 제1 배리어층(303_1)의 하면(303a_1)은 제1 거칠기를 갖는 제1 부분(303a1), 및 상기 제1 거칠기보다 큰 제2 거칠기를 갖는 제2 부분(303a2)을 포함한다는 점에서 일 실시예에 따른 표시 패널(300)과 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 패널(300_1)은 기판부(301_1)의 제1 배리어층(303_1)의 하면(303a_1)은 제1 거칠기를 갖는 제1 부분(303a1), 및 상기 제1 거칠기보다 큰 제2 거칠기를 갖는 제2 부분(303a2)을 포함할 수 있다.
제1 부분(303a1)은 비센서 영역(NSA)에 배치되고 하부의 제1 지지 기판(302)과 중첩 배치될 수 있고, 제2 부분(303a2)은 센서 영역(SA)에 배치될 수 있다. 제2 부분(303a2)은 상기 관통홀과 중첩 배치될 수 있다.
제2 부분(303a2)은 표면에 탄화면을 포함할 수 있다. 제2 부분(303a2)이 제1 부분(303a1)보다 표면의 거칠기가 큰 것은 상술한 바와 같이 자외선 레이저를 이용한 상기 관통홀 형성 시에 자외선 레이저에서 출사된 레이저에 의해 제2 부분(303a2)의 표면에 탄화면이 발생할 수 있기 때문이다.
본 실시예에 따른 표시 패널(300_1)은 광 센서(710)가 배치된 센서 영역(SA)에서 제1 지지 기판(302)의 표면으로부터 두께 방향으로 제1 지지 기판(302)을 가로지르는 상기 관통홀이 배치됨으로써 제1 지지 기판(302)의 재료로 인해 광 센서(710)의 기능이 저하되거나 광 센서(710)에서 출사된 센서광(SL)이 상기 피사체에 원하는 광량으로 도달하지 않거나 상기 피사체로부터 반사된 적어도 일부의 센서광(SL)이 광 수신부(730)로 입사되지 않는 것을 방지할 수 있다. 즉, 출사된 센서광(SL)의 광량과 다시 입사된 적어도 일부의 센서광(SL)의 광량을 확보하여 수득되는 화상 이미지의 선명도를 높일뿐만 아니라, 광 센서(710)의 보다 효율적인 기능을 도모할 수 있게 된다.
도 10은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 10을 참조하면, 본 실시예에 따른 표시 패널(300_2)은 기판부(301_2)의 제1 배리어층(303_2)이 센서 영역(SA)과 비센서 영역(NSA)에서 서로 다른 두께를 가질 수 있다는 점에서 도 9에 따른 표시 패널(300_1)과 상이하다.
더욱 구체적으로 설명하면, 상기 관통홀은 제1 배리어층(303_2)의 내부에까지 더 관통되어 형성될 수 있다. 제1 배리어층(303_2)의 하면(303a_2)의 제2 부분(303a2_1)은 제1 부분(303a1)보다 제2 지지 기판(304)에 더 가깝게 위치할 수 있다. 즉, 상부 방향으로 더 만입될 수 있다.
제1 배리어층(303_2)은 센서 영역(SA)에서, 비센서 영역(NSA)에 비해 두께가 더 작을 수 있다. 즉, 제1 배리어층(303_2)의 센서 영역(SA)에서의 제11 두께(t11)는 비센서 영역(NSA)에서의 제1 두께(t1)보다 더 작을 수 있다.
도 11은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 11을 참조하면, 본 실시예에 따른 표시 패널(300_3)은 기판부(301_3)의 상기 관통홀이 제1 배리어층(303_3)을 완전히 가로질러 제2 지지 기판(304_1)의 하면(304a_1)이 노출된다는 점에서 도 10에 따른 표시 패널(300_2)과 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 패널(300_3)은 기판부(301_3)의 상기 관통홀이 제1 배리어층(303_3)을 완전히 가로질러 제2 지지 기판(304_1)의 하면(304a_1)이 노출될 수 있다.
제2 지지 기판(304_1)의 하면(304a_1)은 제1 부분(304a1), 및 제1 부분(304a1)보다 거칠기가 큰 제2 부분(304a2)을 포함할 수 있다.
제1 부분(304a1)은 비센서 영역(NSA)에 배치되고 하부의 제1 지지 기판(302)과 중첩 배치될 수 있고, 제2 부분(304a2)은 센서 영역(SA)에 배치될 수 있다. 제2 부분(304a2)은 상기 관통홀과 중첩 배치될 수 있다.
도 12는 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 12를 참조하면, 본 실시예에 따른 표시 패널(300_4)은 기판부(301_4)의 제2 지지 기판(304_2)이 센서 영역(SA)과 비센서 영역(NSA)에서 서로 다른 두께를 가질 수 있다는 점에서 도 11에 따른 표시 패널(300_3)과 상이하다.
더욱 구체적으로 설명하면, 상기 관통홀은 제2 지지 기판(304_2)의 내부에까지 더 관통되어 형성될 수 있다. 제2 지지 기판(304_2)의 하면(304a_2)의 제2 부분(304a2_1)은 제1 부분(304a1)보다 제2 배리어층(311)에 더 가깝게 위치할 수 있다. 즉, 상부 방향으로 더 만입될 수 있다.
제2 지지 기판(304_2)은 센서 영역(SA)에서, 비센서 영역(NSA)에 비해 두께가 더 작을 수 있다. 즉, 제2 지지 기판(304_2)의 센서 영역(SA)에서의 제21 두께(t21)는 비센서 영역(NSA)에서의 제2 두께(t2)보다 더 작을 수 있다.
도 13은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 13을 참조하면, 본 실시예에 따른 표시 패널(300_5)은 기판부(301_5)의 상기 관통홀이 제2 지지 기판(304_3)을 완전히 가로질러 제2 배리어층(311)의 하면(311a)이 노출된다는 점에서 도 12에 따른 표시 패널(300_4)과 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 패널(300_5)은 기판부(301_5)의 상기 관통홀이 제2 지지 기판(304_3)을 완전히 가로질러 제2 배리어층(311)의 하면(311a)이 노출될 수 있다.
도 14는 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 14를 참조하면, 본 실시예에 따른 표시 패널(300_6)은 제2 배리어층(311_1)의 하면(311a_1)은 제1 부분(311a1), 및 제1 부분(311a1)보다 거칠기가 큰 제2 부분(311a2)을 포함할 수 있다.
제1 부분(311a1)은 비센서 영역(NSA)에 배치되고 하부의 제1 지지 기판(302)과 중첩 배치될 수 있고, 제2 부분(311a2)은 센서 영역(SA)에 배치될 수 있다. 제2 부분(304a2)은 상기 관통홀과 중첩 배치될 수 있다.
도 15는 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 15를 참조하면, 본 실시예에 따른 표시 패널(300_7)은 제2 배리어층(311_2)이 센서 영역(SA)과 비센서 영역(NSA)에서 서로 다른 두께를 가질 수 있다는 점에서 도 14에 따른 표시 패널(300_6)과 상이하다.
더욱 구체적으로 설명하면, 상기 관통홀은 제2 배리어층(311_2)의 내부에까지 더 관통되어 형성될 수 있다. 제2 배리어층(311_2)의 하면(311a_2)의 제2 부분(311a2_1)은 제1 부분(311a1)보다 상부의 박막 트랜지스터층(320)에 더 가깝게 위치할 수 있다. 즉, 상부 방향으로 더 만입될 수 있다.
제2 배리어층(311_2)은 센서 영역(SA)에서, 비센서 영역(NSA)에 비해 두께가 더 작을 수 있다. 즉, 제2 배리어층(311_2)의 센서 영역(SA)에서의 제31 두께(t31)는 비센서 영역(NSA)에서의 제3 두께(t3)보다 더 작을 수 있다.
도 16은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 16을 참조하면, 본 실시예에 따른 표시 패널(300_8)은 제2 배리어층(311)의 하면(311a)에 희생층 잔여물(SPL)이 배치될 수 있다는 점에서 도 13에 따른 표시 패널(300_5)과 상이하다. 도 16에서는 상기 희생층이 상기 관통홀 형성 공정 후에 잔여물의 형태로 남아있는 것을 보여준다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 패널(300_8)은 제2 배리어층(311)의 하면(311a)에 희생층 잔여물(SPL)이 배치될 수 있다.
희생층은 상기 관통홀의 형성 공정 시에 제2 지지 기판과 제2 배리어층(311) 사이에 배치되어 상기 자외선 레이저에 의해 상부의 차광 메탈 패턴(BML), 및 박막 트랜지스터층(320)이 데미지를 입는 것을 방지할 뿐만 아니라, 상기 자외선 레이저에 의해 절개되는 제2 지지 기판의 구성 물질, 제1 배리어층의 구성 물질, 및 제1 지지 기판의 구성 물질이 제2 배리어층(311)의 하면(311a)으로부터 용이하게 제거될 수 있도록 하는 역할을 할 수 있다.
희생층 잔여물(SPL)은 도 16에서 제2 배리어층(311)의 하면(311a)에만 배치되는 것으로 예시되었지만, 도 7에 따른 실시예에서 제1 배리어층(303)의 하면에도 배치될 수도 있다.
도 17은 다른 실시예에 따른 패널 하부 시트, 및 표시 패널의 개략적인 평면 배치도이다.
도 17을 참조하면, 본 실시예에 따른 표시 장치(2)는 차광 메탈 패턴 배치 영역(BMLP)이 표시 패널(300)의 전면에 걸쳐 확장되어 배치된다는 점에서 도 4에 따른 표시 장치(1)와 상이하다. 즉, 차광 메탈 패턴 배치 영역(BMLP)에 배치되는 차광 메탈 패턴(BML)은 표시 패널(300)의 전면에 걸쳐 배치될 수 있다.
도 18은 또 다른 실시예에 따른 패널 하부 시트, 및 표시 패널의 개략적인 평면 배치도이고, 도 19는 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 18 및 도 19를 참조하면, 본 실시예에 따른 표시 장치(3)의 표시 패널(300_9)은 센서 영역(SA)과 중첩 배치된 수분 침투 방지 패턴(HPB)이 더 배치된다는 점에서 일 실시예에 따른 표시 장치(1)의 표시 패널(300)과 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(3)의 표시 패널(300_9)은 센서 영역(SA)과 중첩 배치된 수분 침투 방지 패턴(HPB)이 더 배치될 수 있다.
수분 침투 방지 패턴(HPB)은 평면상 센서 영역(SA)의 면적보다 더 클 수 있다. 즉, 수분 침투 방지 패턴(HPB)은 센서 영역(SA) 및 인접한 비센서 영역(NSA)의 일부까지 확장되어 배치될 수 있다.
수분 침투 방지 패턴(HPB)은 제2 배리어층(311)의 상면에 배치될 수 있다. 수분 침투 방지 패턴(HPB)은 제2 배리어층(311)과 차광 메탈 패턴(BML) 사이에 배치될 수 있다.
수분 침투 방지 패턴(HPB)은 산질화 규소(SiOxNy)를 포함하여 이루어질 수 있다. 수분 침투 방지 패턴(HPB)은 하부의 제2 배리어층(311)으로 산화 규소(SiOx), 또는 질화 규소(SiNx)가 적용될 경우, 굴절률 차이가 적은 것이 바람직한데, 본 실시예에 따른 수분 침투 방지 패턴(HPB)은 산질화 규소(SiOxNy)를 포함하여 이루어짐으로써 하부의 제2 배리어층(311)과의 굴절률 차이를 줄일 수 있을 뿐만 아니라, 상기 관통홀을 통해 유입되는 수분을 방지하는 역할을 할 수 있다.
도 20은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 20을 참조하면, 본 실시예에 따른 표시 패널(300_10)은 수분 침투 방지 패턴(HPB)이 제2 배리어층(311)과 제2 지지 기판(304) 사이에 배치된다는 점에서 도 20에 따른 표시 패널(300_9)과 상이하다.
더욱 구체적으로 설명하면, 표시 패널(300_10)은 수분 침투 방지 패턴(HPB)이 제2 배리어층(311)과 제2 지지 기판(304) 사이에 배치될 수 있다. 수분 침투 방지 패턴(HPB)은 제2 지지 기판(304)의 상기 상면에 직접 배치될 수 있다. 그외 설명은 도 18 및 도 19에서 상술한 바 중복 설명은 이하 생략하기로 한다.
도 21은 또 다른 실시예에 따른 패널 하부 시트, 및 표시 패널의 개략적인 평면 배치도이고, 도 22는 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 21 및 도 22를 참조하면, 본 실시예에 따른 표시 장치(4)의 표시 패널(300_11)은 수분 침투 방지 패턴(HPB)이 평면상 표시 패널(300_11)의 전면에 걸쳐 배치된다는 점에서 도 18 및 도 19에 따른 실시예와 상이하다.
그외 설명은 도 18 및 도 19에서 상술한 바 중복 설명은 이하 생략하기로 한다.
도 23은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 23을 참조하면, 본 실시예에 따른 표시 패널(300_12)은 수분 침투 방지 패턴(HPB)이 제2 배리어층(311)과 제2 지지 기판(304) 사이에 배치된다는 점에서 도 22에 따른 표시 패널(300_11)과 상이하다.
그외 설명은 도 21 및 도 22에서 상술한 바 중복 설명은 이하 생략하기로 한다.
도 24는 또 다른 실시예에 따른 패널 하부 시트, 및 표시 패널의 개략적인 평면 배치도이고, 도 25는 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 24 및 도 25를 참조하면, 본 실시예에 따른 표시 장치(5)의 표시 패널(300_13)은 평면상 센서 영역(SA)의 외측에서 센서 영역(SA)을 둘러싸는 그루브 패턴(GR1, GR2)을 더 포함한다는 점에서 도 4 및 도 7에 따른 표시 패널(300)과 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치(5)의 표시 패널(300_13)은 평면상 센서 영역(SA)의 외측에서 센서 영역(SA)을 둘러싸는 그루브 패턴을 더 포함할 수 있다.
그루브 패턴은 복수개일 수 있다. 도 24에서는 센서 영역(SA)의 외측에서 센서 영역(SA)을 둘러싸는 두 개의 그루브 패턴(GR1, GR2)의 예시하였지만, 이에 제한되지 않고 그루브 패턴은 한 개이거나 세 개이상일 수 있다.
평면상 제1 그루브 패턴(GR1)은 제2 그루브 패턴(GR2)에 의해 둘러싸일 수 있다. 제1 그루브 패턴(GR1)은 센서 영역(SA)을 둘러쌀 수 있다.
평면상 그루브 패턴(GR1, GR2)들은 센서 영역(SA)을 완전히 둘러싸는 폐곡선 형상을 가질 수 있다. 몇몇 실시예에서 평면상 그루브 패턴(GR1, GR2)들은 센서 영역(SA)을 완전히 둘러싸지 않고 일부가 개방된 개방형 곡선 형상을 가질 수도 있다.
도 25에 도시된 바와 같이 그루브 패턴(GR1, GR2)은 제2 배리어층(311)의 하부 방향으로 돌출된 형상을 가질 수 있다. 그루브 패턴(GR1, GR2)들이 배치된 제2 배리어층(311)은 제32 두께(t32)를 가질 수 있다. 제32 두께(t32)는 제3 두께(t3)보다 클 수 있다.
그루브 패턴(GR1, GR2)들은 제2 배리어층(311)과 물리적으로 연결되어 있을 수 있다. 즉, 그루브 패턴(GR1, GR2)은 제2 배리어층(311)과 동일한 물질을 포함하여 이루어질 수 있다.
본 실시예에 따른 표시 패널(300_13)은 제2 배리어층(311)과 물리적으로 연결되고 하부 방향으로 돌출된 그루브 패턴(GR1, GR2)들을 더 포함함으로써 상기 관통홀을 통해 유입된 수분을 방지할 수 있게 된다.
도 26는 센서 영역, 및 비센서 영역에 배치된 복수의 화소를 나타낸 평면도이고, 도 27은 도 26의 XXVII-XXVII' 선을 따라 자른 단면도이다.
도 26, 및 도 27을 참조하면, 복수의 화소(PX, 도 5의 '10'과 동일)가 센서 영역(SA)과 비센서 영역(NSA)에서 서로 다른 밀도로 배치될 수 있다는 점에서 도 4, 및 도 8에 따른 실시예와 상이하다.
더욱 구체적으로 설명하면, 도 26에 도시된 바와 같이, 센서 영역(SA), 및 비센서 영역(NSA)에 각각 복수의 화소(PX)들이 배치될 수 있다. 다만, 센서 영역(SA)에서의 화소(PX)들의 배치 밀도는 비센서 영역(NSA)에서의 화소(PX)들의 배치 밀도보다 작을 수 있다. 센서 영역(SA)은 화소(PX)들이 비배치된 영역인 투과 영역(TA)을 더 포함할 수 있다.
도 27에 도시된 바와 같이, 센서 영역(SA)의 투과 영역(TA)에는 화소(PX)들이 비배치될 수 있다. 투과 영역(TA)은 제1 배리어층(303), 제2 지지 기판(304), 제2 배리어층(311), 층간 절연층(312), 게이트 절연막(321), 층간 절연막(322), 제1 비아층(VIA1), 화소 정의막(Bank), 및 봉지층(360)의 적층 구조를 가질 수 있다.
센서 영역(SA)에서, 투과 영역(TA)의 주변에는 화소(PX)들이 배치될 수 있다. 즉, 센서 영역(SA)에서 화소(PX)들이 비배치된 영역은 투과 영역(TA)으로 정의될 수 있다. 투과 영역(TA)은 상기한 절연층(303, 304, 311, 312, 321, 322, VIA1, Bank, 360)만이 배치되고, 도전 물질(예컨대, 반도체층(ACT), 차광 메탈 패턴(BML), 애노드 전극(ANO), 및 캐소드 전극(CAT)이 비배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 윈도우
200: 터치 부재
300: 표시 패널
400: 하부 커버 패널

Claims (28)

  1. 광 센서가 중첩 배치된 센서 영역, 및 상기 광 센서가 비중첩 배치된 비센서 영역을 포함하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 표시 장치로서,
    기판부;
    상기 기판부 상에 전면에 걸쳐 배치되고, 적어도 하나의 박막 트랜지스터를 포함하는 박막 트랜지스터층; 및
    상기 박막 트랜지스터층 상에 배치된 발광 소자를 포함하고,
    상기 센서 영역에서 상기 기판부의 두께는 상기 비센서 영역에서 상기 기판부의 두께보다 작은 표시 장치.
  2. 제1 항에 있어서,
    상기 기판부는 제1 가요성 기판, 상기 제1 가요성 기판과 대향하는 제2 가요성 기판, 및 상기 제1 가요성 기판과 상기 제2 가요성 기판 사이에 배치된 제1 배리어층을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    제1 가요성 기판은 상기 센서 영역에서 두께 방향으로 관통된 관통홀을 포함하고, 상기 제1 배리어층의 하면의 적어도 일부를 노출하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 배리어층의 하면에 직접 배치된 제1 희생 패턴을 더 포함하고, 상기 제1 희생 패턴은 상기 제1 배리어층의 하면의 적어도 일부를 노출하는 표시 장치.
  5. 제3 항에 있어서,
    노출된 상기 제1 배리어층의 하면은 표면에 탄화면을 더 포함하고, 상기 센서 영역에서 상기 제1 배리어층의 하면의 거칠기는 상기 비센서 영역에서 상기 제1 배리어층의 하면의 거칠기보다 큰 표시 장치.
  6. 제3 항에 있어서,
    상기 관통홀은 상기 제2 배리어층의 적어도 일부를 더 관통하고, 상기 센서 영역에서 상기 제1 배리어층의 두께는 상기 비센서 영역에서 상기 제1 배리어층의 두께보다 작은 표시 장치.
  7. 제6 항에 있어서,
    상기 센서 영역에서 상기 제1 배리어층의 하면의 거칠기는 상기 비센서 영역에서 상기 제1 배리어층의 하면의 거칠기보다 큰 표시 장치.
  8. 제6 항에 있어서,
    상기 관통홀은 상기 제2 배리어층을 완전히 관통하고, 상기 제2 가요성 기판의 하면을 노출하는 표시 장치.
  9. 제8 항에 있어서,
    노출된 상기 제2 가요성 기판의 하면은 표면에 탄화면을 더 포함하고, 상기 센서 영역에서 상기 제2 가요성 기판의 하면의 거칠기는 상기 비센서 영역에서 상기 제2 가요성 기판의 하면의 거칠기보다 큰 표시 장치.
  10. 제8 항에 있어서,
    상기 관통홀은 상기 제2 가요성 기판의 적어도 일부를 더 관통하고, 상기 센서 영역에서 상기 제2 가요성 기판의 두께는 상기 비센서 영역에서 상기 제2 가요성 기판의 두께보다 작은 표시 장치.
  11. 제10 항에 있어서,
    상기 센서 영역에서 상기 제2 가요성 기판의 하면의 거칠기는 상기 비센서 영역에서 상기 제2 가요성 기판의 하면의 거칠기보다 큰 표시 장치.
  12. 제10 항에 있어서,
    상기 제2 가요성 기판과 상기 박막 트랜지스터층 사이에 제2 배리어층을 더 포함하고, 상기 관통홀은 상기 제2 가요성 기판을 완전히 관통하고 상기 제2 배리어층의 하면의 적어도 일부를 노출하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제2 배리어층의 하면에 직접 배치된 제2 희생 패턴을 더 포함하고, 상기 제2 희생 패턴은 상기 제2 배리어층의 하면의 적어도 일부를 노출하는 표시 장치.
  14. 제12 항에 있어서,
    노출된 상기 제2 배리어층의 하면은 표면에 탄화면을 더 포함하고, 상기 센서 영역에서 상기 제2 배리어층의 하면의 거칠기는 상기 비센서 영역에서 상기 제2 배리어층의 하면의 거칠기보다 큰 표시 장치.
  15. 제14 항에 있어서,
    상기 관통홀은 상기 제2 배리어층의 적어도 일부를 더 관통하고, 상기 센서 영역에서 상기 제2 배리어층의 두께는 상기 비센서 영역에서 상기 제2 배리어층의 두께보다 작은 표시 장치.
  16. 제2 항에 있어서,
    상기 박막 트랜지스터층은 상기 기판부 상에 배치된 반도체층, 상기 반도체층 상에 배치된 게이트 전극, 및 상기 게이트 전극 상에 배치되고 상기 반도체층과 각각 연결된 소스/드레인 전극을 포함하고, 상기 표시 장치는 상기 기판부 상의 상기 센서 영역에 배치된 차광 메탈 패턴을 더 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 차광 메탈 패턴은 복수개이고, 상기 복수의 차광 메탈 패턴은 서로 이격되어 배치된 표시 장치.
  18. 제17 항에 있어서,
    상기 복수의 차광 메탈 패턴은 상기 반도체층과 중첩 배치된 표시 장치.
  19. 제17 항에 있어서,
    상기 차광 메탈 패턴은 티타늄(Ti) 또는 몰리브덴(Mo)을 포함하여 이루어지는 표시 장치.
  20. 제1 항에 있어서,
    상기 기판부는 상기 기판부의 상기 센서 영역의 주변에 돌출된 끝티(burr)를 더 포함하는 표시 장치.
  21. 제1 항에 있어서,
    상기 센서 영역, 및 상기 비센서 영역은 각각 복수의 화소를 포함하고, 상기 센서 영역의 상기 화소들의 배치 밀도는 상기 비센서 영역의 상기 화소들의 배치 밀도보다 작은 표시 장치.
  22. 제21 항에 있어서,
    상기 센서 영역은 상기 화소들이 배치된 화소 배치 영역, 및 상기 화소들이 비배치된 투과 영역을 포함하고, 상기 투과 영역에는 도전 물질이 비배치된 표시 장치.

  23. 광 센서가 중첩 배치된 센서 영역, 및 상기 광 센서가 비중첩 배치된 비센서 영역을 포함하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 표시 장치로서,
    기판부;
    상기 기판부 상에 전면에 걸쳐 배치되고, 적어도 하나의 박막 트랜지스터를 포함하는 박막 트랜지스터층; 및
    상기 박막 트랜지스터층 상에 배치된 발광 소자를 포함하고,
    상기 센서 영역에서 상기 기판부는 표면으로부터 두께 방향으로 관통된 관통홀을 포함하는 표시 장치.
  24. 제23 항에 있어서,
    상기 기판부, 및 상기 박막 트랜지스터층 사이에 배치된 배리어층과 상기 기판부와 상기 박막 트랜지스터층 사이에 배치된 수분 침투 방지 패턴을 더 포함하고, 상기 수분 침투 방지 패턴은 질산화 규소를 포함하여 이루어지는 표시 장치.
  25. 제24 항에 있어서,
    상기 수분 침투 방지 패턴은 상기 센서 영역에 중첩 배치된 표시 장치.
  26. 제23 항에 있어서,
    상기 기판부, 및 상기 박막 트랜지스터층 사이에 배치된 배리어층을 더 포함하고, 상기 배리어층은 상기 비센서 영역에서 상기 배리어층보다 두께 방향으로 돌출된 그루브 패턴을 더 포함하는 표시 장치.
  27. 제26 항에 있어서,
    상기 그루브 패턴은 복수개이고, 상기 센서 영역의 주변에 배치된 표시 장치.
  28. 제26 항에 있어서,
    상기 그루브 패턴은 평면상 상기 센서 영역을 완전히 둘러싸는 표시 장치.
KR1020190091190A 2019-07-26 2019-07-26 표시 장치 KR20210013500A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190091190A KR20210013500A (ko) 2019-07-26 2019-07-26 표시 장치
US16/921,397 US11469278B2 (en) 2019-07-26 2020-07-06 Display device including sensor area with light-blocking layer
EP20187289.2A EP3770969B1 (en) 2019-07-26 2020-07-23 Display device
CN202010714726.7A CN112310155A (zh) 2019-07-26 2020-07-23 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190091190A KR20210013500A (ko) 2019-07-26 2019-07-26 표시 장치

Publications (1)

Publication Number Publication Date
KR20210013500A true KR20210013500A (ko) 2021-02-04

Family

ID=71783835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190091190A KR20210013500A (ko) 2019-07-26 2019-07-26 표시 장치

Country Status (4)

Country Link
US (1) US11469278B2 (ko)
EP (1) EP3770969B1 (ko)
KR (1) KR20210013500A (ko)
CN (1) CN112310155A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081660B2 (en) * 2018-05-03 2021-08-03 Samsung Display Co., Ltd. Display device and support film structure for display device
CN111211156B (zh) * 2020-03-23 2022-08-05 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制备方法、oled显示装置
CN111668388A (zh) * 2020-06-23 2020-09-15 京东方科技集团股份有限公司 一种有机发光显示器及其制造方法
KR20220115647A (ko) * 2021-02-08 2022-08-18 삼성디스플레이 주식회사 표시장치 및 이를 포함하는 전자장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102136790B1 (ko) * 2013-11-15 2020-07-23 삼성디스플레이 주식회사 플렉서블 디스플레이 장치와, 이의 제조 방법
KR102103962B1 (ko) 2016-09-02 2020-06-01 삼성디스플레이 주식회사 디스플레이 장치 및 제조 방법
KR20180076429A (ko) 2016-12-27 2018-07-06 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102439673B1 (ko) 2017-06-19 2022-09-05 삼성디스플레이 주식회사 표시 장치
KR102083646B1 (ko) 2017-08-11 2020-03-03 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
WO2019047126A1 (zh) * 2017-09-07 2019-03-14 华为技术有限公司 一种有机发光显示oled屏幕及终端
EP3457392B1 (en) 2017-09-15 2022-03-02 LG Display Co., Ltd. Fingerprint sensing display apparatus
US11482694B2 (en) * 2017-10-25 2022-10-25 Boe Technology Group Co., Ltd. Display panel, method for fabricating the same, and display device
KR102615589B1 (ko) * 2017-12-28 2023-12-18 엘지디스플레이 주식회사 지문 인식이 가능한 표시 장치
KR102540010B1 (ko) 2017-12-29 2023-06-02 엘지디스플레이 주식회사 지문 인식이 가능한 표시 장치
CN108242462B (zh) * 2018-01-12 2020-08-18 京东方科技集团股份有限公司 有机发光显示面板及其制备方法、显示装置
CN110033699A (zh) * 2018-01-12 2019-07-19 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US10903288B2 (en) * 2018-09-12 2021-01-26 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
US10950674B2 (en) * 2018-12-25 2021-03-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
KR20200102580A (ko) * 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
US11031443B2 (en) * 2019-04-15 2021-06-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting diode (OLED) display device including sensor disposed in groove of base substrate
US11289687B2 (en) * 2019-07-04 2022-03-29 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light emitting diode (OLED) display panel and electronic device

Also Published As

Publication number Publication date
US20210028252A1 (en) 2021-01-28
US11469278B2 (en) 2022-10-11
EP3770969B1 (en) 2024-01-24
CN112310155A (zh) 2021-02-02
EP3770969A1 (en) 2021-01-27

Similar Documents

Publication Publication Date Title
KR20210013500A (ko) 표시 장치
US11108019B2 (en) OLED display panel and display device having a transparent filling layer
KR102646719B1 (ko) 투명 표시 장치 및 이의 제조 방법
US11515338B2 (en) Display device having light shielding pattern
KR102591761B1 (ko) 플렉서블 표시 장치
US11594587B2 (en) Display device
KR20210103037A (ko) 표시 장치 및 전자 기기
US11626466B2 (en) Display device
KR20210118313A (ko) 표시 장치
KR20190058745A (ko) 표시 장치
US20230189567A1 (en) Display device and method of fabricating the same
US20240032326A1 (en) Display apparatus and method of manufacturing the same
KR20200085397A (ko) 표시 장치
US20220293640A1 (en) Display device
US11706945B2 (en) Display apparatus comprisng a partition wall on an organic insulating layer and method of manufacturing the same
KR20200093111A (ko) 터치 센서를 구비한 표시 장치
CN116013929A (zh) 显示设备
KR20210137314A (ko) 표시 장치
KR20220025987A (ko) 표시 장치
US20230329072A1 (en) Display device and electronic device including the same
KR20240054475A (ko) 표시 패널 및 이를 포함하는 전자 기기
KR20240069921A (ko) 디스플레이 패널
KR20220120770A (ko) 표시 장치
KR20230143271A (ko) 표시 패널, 표시 패널의 제조 방법 및 표시 패널을 포함하는 전자 기기
CN117545304A (zh) 显示面板和包括显示面板的电子装置

Legal Events

Date Code Title Description
A201 Request for examination