KR20210006127A - 다중 프로세서 인터럽트 신호 처리 장치 - Google Patents

다중 프로세서 인터럽트 신호 처리 장치 Download PDF

Info

Publication number
KR20210006127A
KR20210006127A KR1020190082019A KR20190082019A KR20210006127A KR 20210006127 A KR20210006127 A KR 20210006127A KR 1020190082019 A KR1020190082019 A KR 1020190082019A KR 20190082019 A KR20190082019 A KR 20190082019A KR 20210006127 A KR20210006127 A KR 20210006127A
Authority
KR
South Korea
Prior art keywords
interrupt
processor
designated
packet
request signal
Prior art date
Application number
KR1020190082019A
Other languages
English (en)
Other versions
KR102260819B1 (ko
Inventor
이찬호
Original Assignee
숭실대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교산학협력단 filed Critical 숭실대학교산학협력단
Priority to KR1020190082019A priority Critical patent/KR102260819B1/ko
Publication of KR20210006127A publication Critical patent/KR20210006127A/ko
Application granted granted Critical
Publication of KR102260819B1 publication Critical patent/KR102260819B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명의 일 실시예에 따르면, 복수개의 주변장치 및 복수개의 프로세서를 포함하는 인터럽트 신호처리장치에 있어서, 상기 주변장치는 인터럽트 요청 신호(IRQ, Interrupt Request) 발생시 패킷을 생성하여 온칩 네트워크를 통하여 상기 프로세서로 전달하고, 상기 프로세서는 상기 패킷을 수신하여 상기 인터럽트 요청 신호에 대응하는 동작을 실행하며, 상기 주변장치는 지정된 프로세서 ID를 이용하여 상기 패킷을 생성하여 지정된 프로세서 인터페이스 또는 전역 인터럽트 처리 제어기로 전달하는 인터럽트 신호처리 장치를 제공한다.

Description

다중 프로세서 인터럽트 신호 처리 장치{Multiprocessor interrupt signal processing device}
본 발명의 일실시예는 다중 프로세서 인터럽트 신호 처리 장치에 관한 것이다.
기존의 프로세서 기반 시스템은 프로세서와 주변장치의 통신이 단방향이어서 효율성이 좋지 않고 특히 다중 프로세서가 존재하는 경우 여러 가지 문제점을 나타내고 있다. 프로세서는 그 특성상 마스터로만 동작하는 특성을 가지고 있다. 따라서 슬레이브인 주변장치와의 통신은 폴링이나 인터럽트를 이용하여 가능한데, 프로세서의 작업량이 많은 요즘은 대부분 인터럽트 방식이 이용된다.
인터럽트 방식은 별도의 인터럽트 연결선이 필요하고 슬레이브인 주변장치가 다수인 경우 신호 처리를 위하여 인터럽트 제어기를 한 단계 더 거치게 된다. 인터럽트 신호를 받은 프로세서는 인터럽트 제어기를 거쳐 주변장치에 접근해야 인터럽트의 원인을 파악하고 그에 대한 대응 동작을 시작할 수 있다. 따라서 인터럽트는 동작을 위한 오버헤드가 상당히 크다.
또 다른 문제는 다중 프로세서가 존재하는 시스템의 경우 인터럽트 신호를 전달하는 것이 더 복잡하고 제한 조건이 많다는 것이다. 다수의 프로세서가 존재하는 경우 작업 요청을 받은 주변장치 슬레이브의 인터럽트 신호를 어디로 보내야하는 지에 대한 문제가 발생한다. 또한, AXI와 같은 고성능 인터페이스 프로토콜의 경우 슬레이브가 여러 개의 요청을 받아 저장하고 동시에 또는 순차적으로 처리가 가능하므로 인터럽트 처리 과정은 더 복잡해진다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 본 발명인 대칭적 인터페이스 프로토콜을 이용하여 다중 프로세서에 대한 복잡한 인터럽트 신호 처리를 단순화하고 효율성을 증가시킬 수 있는 다중 프로세서 인터럽트 신호 처리 장치를 제공하는데 있다.
본 발명의 일 실시예에 따르면, 복수개의 주변장치 및 복수개의 프로세서를 포함하는 인터럽트 신호처리 장치에 있어서, 상기 주변장치는 인터럽트 요청 신호(IRQ, Interrupt Request) 발생시 지정된 프로세서 ID를 이용하여 패킷을 생성해서 온칩 네트워크를 통하여 상기 프로세서로 전달하고, 상기 프로세서는 상기 패킷을 수신하여 상기 인터럽트 요청 신호에 대응하는 동작을 실행하며, 상기 인터럽트 신호처리 장치는 상기 인터럽트 요청 신호가 비지정 인터럽트 요청 신호인 경우 주변장치의 인터럽트 신호처리 장치 지정 방식, 전역 인터럽트 제어기 방식, 비지정 전담 인터럽트 신호처리 장치 방식 및 데이지 체인 방식 중 적어도 하나의 방식으로 상기 비지정 인터럽트 요청 신호를 처리하기 위한 프로세서를 지정하는 인터럽트 신호처리 장치를 제공한다.
상기 주변장치의 인터럽트 신호처리 지정 방식은, 상기 주변장치가 상기 온칩 네트워크에 연결된 프로세서를 임의로 지정하고, 지정된 프로세서 ID를 이용하여 상기 패킷을 생성하여 전달할 수 있다.
상기 주변장치는 인터럽트 요청 신호의 발생 빈도가 높을수록 많은 수의 프로세서중 하나를 임의로 지정하고, 지정한 프로세서로 상기 패킷을 생성하여 전달할 수 있다.
상기 인터럽트 요청 신호가 비지정 인터럽트 요청 신호인 경우, 상기 프로세서는 주기적으로 측정되는 프로세서의 부하량을 고려하여 상기 비지정 인터럽트 요청 신호를 처리하기 위한 프로세서를 지정할 수 있다.
상기 온칩 네트워크를 통하여 상기 주변장치로부터 상기 패킷을 수신하고, 복수개의 프로세서와 연결되어 상기 인터럽트 요청 신호를 처리하기 위한 프로세서를 지정하는 전역 인터럽트 제어기를 더 포함할 수 있다.
상기 전역 인터럽트 제어기 방식은, 상기 전역 인터럽트 제어기가 상기 복수개의 프로세서로부터 준비 신호를 수신하고, 상기 준비 신호에 따라 상기 인터럽트 요청 신호를 처리하기 위한 프로세서를 지정하여 인터럽트 요청 패킷을 해당 프로세서로 전달할 수 있다.
상기 전역 인터럽트 제어기와 상기 프로세서는 온칩 네트워크 또는 인터럽트 패킷 버스로 연결되어 있어, 상기 전역 인터럽트 제어기는 상기 온칩네트워크 또는 상기 인터럽트 패킷 버스를 통하여 지정된 프로세서로 상기 패킷을 전달할 수 있다.
상기 비지정 전담 인터럽트 신호처리 장치 방식은, 상기 복수개의 프로세서 중 상기 비지정 인터럽트 요청 신호를 전담 처리하기 위한 전담 프로세서를 사전에 지정하여 상기 패킷을 전달할 수 있다.
상기 전담 프로세서는 복수개가 우선 순위에 따라 지정되며, 상기 비지정 인터럽트 요청 신호가 누적되는 경우 우선 순위에 따라 배분될 수 있다.
상기 데이지 체인 방식은, 인터럽트 패킷이 모든 프로세서 인터페이스에 전달되고 각 프로세서 인터페이스는 전단에 위치한 프로세서 인터페이스로부터 수신하는 인에이블 신호를 이용하여 상기 비지정 인터럽트 요청 신호 처리 여부를 순차적으로 결정할 수 있다.
상기 인터럽트 신호처리 장치는 상기 인터럽트 요청 신호가 지정 인터럽트 요청 신호인 경우 상기 비지정 인터럽트 처리 방식에서 공통으로 주변장치가 프로세서를 지정하는 인터럽트 신호처리 장치를 제공한다.
본 발명인 다중 프로세서 인대칭적 인터페이스 프로토콜을 이용하여 다중 프로세서에 대한 복잡한 인터럽트 신호 처리를 단순화하고 효율성을 증가시킬 수 있다.
또한, 패킷 기반의 인터럽트 신호 전송을 수행할 수 있다.
또한, 온칩 네트워크 기반의 인터럽트 신호 처리를 수행할 수 있다.
또한, 별도의 인터럽트 연결선 없이 인터럽트 신호를 처리할 수 있다.
또한, 인터럽트 신호를 처리하는데 있어서 네트워크에 대한 접근을 최소화 할 수 있다.
또한, 네트워크 접근에 따른 오버헤드를 감소시킬 수 있다.
또한, 기존 프로세서 구조와 호환이 가능하다.
도1은 본 발명의 실시예에 따른 인터럽트 신호 처리 장치의 구성 블록도이다.
도2는 본 발명의 실시예에 따른 인터럽트 신호 처리 장치의 동작을 설명하기 위한 도면이다.
도3은 본 발명의 실시예에 따른 프로세서 인터페이스의 구성 및 동작을 설명하기 위한 도면이다.
도4 내지 도8은 본 발명의 실시예에 따른 인터럽트 신호 처리 장치의 동작을 설명하기 위한 도면이다
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도1은 본 발명의 실시예에 따른 인터럽트 신호 처리 장치의 구성 블록도이다.
도1을 참조하면, 본 발명의 실시예에 따른 인터럽트 신호처리 장치(10)는 복수개의 주변장치(11) 및 복수개의 프로세서(13)를 포함하여 구성될 수 있다. 각 프로세서(13)는 입력 인터페이스(20) 및 출력 인터페이스(30)를 포함하는 프로세서 인터페이스(12)를 포함하여 구성될 수 있다.
실시예에서, 프로세서(13)는 프로세서 인터페이스(12)를 통하여 온칩 네트워크에 동작 가능하게 접속되고, 프로세서(13)와 프로세서 인터페이스(12)는 내부 로직에 의하여 데이터를 주고 받을 수 있도록 구성된다. 주변장치(11)와 프로세서 인터페이스(12)는 온칩 네트워크를 통하여 데이터 통신을 수행할 수 있다.
실시예에서, 프로세서 인터페이스(12)와 주변장치(11)는 각각 마스터 및 슬레이브 기능을 동시에 수행할 수 있다. 즉, 각각의 프로세서 인터페이스(12)와 주변장치(11)는 온칩 네트워크를 통해 독립적으로 통신을 개시할 수 있다. 프로세서인터페이스(12)와 주변장치(11)에는 입력 방향과 출력 방향으로 독립적으로 동작하는 인터페이스가 온칩 네트워크와 연결되어 있어 각각 마스터와 슬레이브로서의 역할을 동시에 수행할 수 있다.
이러한, 대칭적 인터페이스 프로토콜을 통하여 프로세서(13)가 슬레이브인 주변 장치(11)에 작업 요청을 하고 그 결과를 받거나, 또는 외부 입력에 의해 주변장치(11)가 프로세서(13)에 통신을 진행하는 경우 프로세서와 동일한 방식으로 패킷을 전달하는 통신을 시작할 수 있다. 프로세서 인터페이스(12)의 입력 채널에 연결된 인터럽트 제어기(22)가 입력 패킷을 처리한다. 이를 통해 인터럽트 처리를 위한 불필요한 과정을 없애 최소한의 동작만으로 인터럽트 동작을 완료할 수 있다.
주변장치(11)는 인터럽트 요청 신호(IRQ, Interrupt Request) 발생시 패킷을 생성하여 온칩 네트워크를 통하여 프로세서 인터페이스(12)로 전달할 수 있다.
인터럽트 요청 신호가 지정 인터럽트 요청 신호인 경우, 주변장치(11)는 지정된 프로세서 ID를 이용하여 패킷을 생성하여 전달할 수 있다.
실시예에서, 패킷은 인터럽트 상태정보 및 데이터를 포함할 수 있다.
인터럽트 상태 정보는 주변장치 ID(DID), 우선순위(PR), 작업 ID(TID) 및 첨부 데이터 수(NAD)를 포함할 수 있다.
Figure pat00001
표1은 실시예에 따른 인터럽트 상태 정보를 나타낸다. 주변장치 ID(DID)는 패킷을 생성한 주변장치의 고유 번호를 포함할 수 있다. 우선순위(PR)는 인터럽트 처리의 우선순위를 나타내는 것으로 시스템 설계자가 필요에 따라 구체적인 사용 방법을 정의하여 사용할 수 있다. 작업 ID(TID)는 인터럽트 요청의 내용을 정의하는 것으로 둘 이상의 서로 다른 작업을 동시에 또는 순차적으로 이어서 수행할 경우 해당 작업에 대한 인터럽트 서비스 루틴(ISR, Interrupt Service Routine)을 선택하기 위해 사용될 수 있다. 인터럽트 제어기(22)에서 DID 와 TID를 인식하는 경우, 프로세서(13)가 인터럽트 서비스 루틴을 실행할 때 DID만 인식하거나 또는 DID 및 TID를 함꼐 인식하여 인터럽트 서비스 루틴 명령어를 공급할 수 있다. 또는 인터럽트 제어기(22)에서 DID 및 TID를 인식하지 않고, 프로세서(13)에서 인터럽트 서비스 루틴을 실행한 후 DID 및 TID를 확인한 후에 필요한 작업을 수행할 수도 있다. 이 경우 프로세서(13)는 단일 인터럽트 서비스 루틴 또는 DID에 의한 인터럽트 서비스 루틴을 실행할 수 있다. 첨부 데이터 수(NAD)는 패킷에 포함된 데이터가 몇 개인지를 나타내며, 입력 인터페이스(20)의 공유 데이터 메모리(21)에 저장될 수 있다. 프로세서(13)가 주변장치(11)에 접근하여 첨부 데이터에 대한 읽기 요청시, 데이터 제어기(23)는 이를 예상하고 해당 주소를 확인한 후에 주변장치에 대한 접근없이 이미 저장한 공유 데이터 메모리(21)의 데이터를 프로세서(13)로 공급할 수 있다. 본 발명의 실시예에서 공유 데이터 메모리와 버퍼는 혼용되어 사용될 수 있다.
또한, 주변장치(11)는 패킷의 크기에 따라 메모리(14)에 억세스하여 패킷을 저장할 수 있다. 이에 대한 설명은 후술하기로 한다.
프로세서 인터페이스(12)는 패킷을 수신하고 디코딩하여 인터럽트 요청 신호를 프로세서(13)에 전달하고, 프로세서(13)로부터 발생한 인터럽트 벡터를 수신하여 활성화 된 인터럽트 신호에 대응하는 명령어를 프로세서(13)로 전달할 수 있다. 여기서 인터럽트 벡터는 인터럽트 서비스 루틴의 코드가 저장된 주소를 의미한다.
프로세서 인터페이스(12)는 입력 인터페이스(20) 및 출력 인터페이스(30)를 포함할 수 있다.
입력 인터페이스(20)는 패킷을 저장하는 버퍼(21), 패킷을 수신하여 디코딩하고, 인터럽트 벡터 테이블 및 패킷에 포함된 정보를 이용하여 명령어를 생성하는 인터럽트 제어기(22) 및 프로세서(13)와의 신호 전달을 수행하는 데이터 제어기(23)를 포함할 수 있다.
출력 인터페이스(30)는 인터럽트 벡터를 수신하여 입력 인터페이스(20)로 전달하고, 주변장치(11)로 요청 패킷(request packet)을 전달할 수 있다.
또한, 프로세서 인터페이스(12)는 메모리(14)에 억세스하여 패킷을 디코딩할 수 있다.
입력 인터페이스(20)는 패킷을 받아 인터럽트 제어기(22)를 통해 디코딩할 수 있다. 또한, 패킷을 보낸 주변장치(11)의 ID와 데이터를 버퍼에 저장하고 프로세서(13)에 인터럽트 요청 신호를 전송한다. 이 때 대기 중인 인터럽트 작업이 있는 경우 우선순위 정책에 따라 대기 순서가 바뀔 수 있다.
출력 인터페이스(30)는 프로세서(13)의 메모리와 주변장치(11)에 대한 접근 요청을 처리하는데 인터럽트 처리와 관련한 동작의 경우에는 출력 인터페이스(30)가 해당 요청에 대한 주소를 탐지하여 네트워크로 패킷을 내보내는 대신 입력 인터페이스(20)와의 통신을 통해 직접 필요한 데이터나 명령어를 프로세서(13)로 보내도록 한다.
프로세서(13)는 패킷을 수신하여 인터럽트 요청 신호에 대응하는 동작을 실행할 수 있다.
프로세서(13)는 인터럽트 요청 신호에 대응하여 인터럽트 벡터를 출력하고, 명령어에 따라 대응되는 인터럽트 서비스 루틴(ISR, Interrupt Service Routine)을 실행할 수 있다.
프로세서(13)는 입력 인터페이스(20)로부터 인터럽트 요청 신호를 수신하고, 인터럽트 벡터를 출력한다. 그 후, 프로세서(13)는 데이터 제어기(23)로부터 수신한 명령어에 따라 인터럽트 요청 신호와 관련되는 작업을 실행하거나, 프로세스 상태 변수를 수정하여 추후에 인터럽트 요청 신호와 관련되는 작업을 실행할 수 있다. 그 후, 인터럽트 큐에 프로세서(13)에 의해 리트리브되지 않은 인터럽트 요청 신호가 더 존재하면, 프로세서(13)는 입력 인터페이스(20)로부터 인터럽트 요청 신호를 계속 수신한다. 인터럽트 신호 수신에 응답하여, 프로세서(13)는 인터럽트 큐로부터 인터럽트 요청 신호를 계속 리트리브 하고 인터럽트 큐의 대기열이 없어질때까지 이들 인터럽트 요청 신호와 관련된 작업을 실행한다.
도2는 본 발명의 실시예에 따른 프로세서 인터페이스 및 프로세서의 동작을 설명하기 위한 도면이고, 도3은 본 발명의 실시예에 따른 프로세서 인터페이스의 구성 및 동작을 설명하기 위한 도면이다.
도2 및 도3을 참조하면, 인터럽트 요청 신호에 반응하여 프로세서(13)가 인터럽트 벡터를 발생시키면 출력 인터페이스(30)는 이를 가로채기 하고, 입력 인터페이스(20)는 현재 활성화된 인터럽트 신호에 해당하는 인터럽트 서비스 루틴을 시작할 수 있는 명령어를 프로세서(13)로 보낸다. 이때, 주변장치와 작업의 종류에 따라서 서로 다른 인터럽트 서비스 루틴이 존재할 수 있고, 입력 인터페이스(20)는 주변장치(11)와 동작에 따른 인터럽트 벡터 테이블(24)을 가지고 있고 주변장치(11)에서 전달한 정보를 알고 있으므로 이에 적합한 인터럽트 서비스 루틴을 시작하도록 명령어를 보낼 수 있다. 이에 따라, 프로세서(13)는 인터럽트에 해당하는 동작을 파악하지 않아도 필요한 인터럽트 서비스 루틴을 즉시 시작할 수 있다.
인터럽트 서비스 루틴 실행시 주변장치(11)가 보낸 데이터는 버퍼(21)에 저장되어 있으므로 출력 인터페이스(30)가 이를 인식하고 입력 인터페이스(20)로 요청을 전달하여 데이터를 프로세서(13)로 직접 보낼 수 있다. 이는 기존 시스템과 달리 입력 인터페이스(20)가 슬레이브 역할을 수행하여 입력 인터페이스(20)에 주소가 할당될 수 있기 때문에 가능하다. 버퍼(21)에 주소를 할당하면 주변 장치(11)는 입력 인터페이스(20)의 버퍼(21)에 해당 데이터를 저장할 수 있다. 이를 통해 작은 용량의 데이터 전송은 네트워크에 대한 접근 없이 프로세서(13)와 인터페이스(12) 사이에서 완료할 수 있다. 그러나, 데이터 용량이 크거나 쓰기 동작을 하는 경우에는 프로세서(13)가 주변장치(11)에 직접 접근하거나 메모리(14)를 통해 작업을 진행할 수 있다. 대칭적 인터페이스를 갖는 경우 모든 장치가 통신 개시를 할 수 있으므로, 프로세서(13) 지시에 의해 주변장치(11)가 메모리(14)에 직접 접근하여 관련 정보 및 데이터를 저장하고 프로세서(13)는 메모리(14)에 접근하여 이를 처리할 수 있다. 인터럽트 서비스 루틴을 완료하면 프로세서(13)는 이전 상태로 복귀할 수 있다. 도2의 점선으로 표시된 화살표는 메모리(14)를 통하여 작업을 진행하는 경우를 나타낸 것으로 데이터 용량이 크거나 쓰기 동작을 하는 경우와 같이 필요한 경우에만 발생하며 그 빈도는 낮다.
실시예에 따른 대칭적 인터페이스 프로토콜을 가지는 프로세서 인터페이스(12)는 들어오고 나가는 채널이 동시에 존재하며 이들은 서로 독립적으로 동작할 수 있다.
프로세서(13)의 요청에 따른 응답 패킷(response packet)은 데이터 제어기(23)를 통해 프로세서(13)로 전달될 수 있다. 외부에서 시작하여 프로세서(13)로 전달되는 패킷은 모두 인터럽트 요청 신호이므로 인터럽트 제어기(22)에서 처리할 수 있다.
인터럽트 제어기(22)는 패킷을 분석하여 주변장치 ID로부터 어느 주변장치(11)의 요청인지를 파악하고 인터럽트 상태 정보를 분석하여 실행할 인터럽트 서비스 루틴을 결정할 수 있다. 인터럽트 상태 정보는 인터럽트 처리에 필요한 정보를 포함하며 표 1에 나타난 바와 같이 주변장치 ID(DID), 우선순위(PR), 작업 ID(TID), 첨부 데이터 수(NAD)를 포함할 수 있다.
상태 정보 분석 결과에 따라 인터럽트 큐(IRQ Queue) (25)에는 인터럽트 큐 ID(IRQ ID)와 우선순위(PR)가 저장되는데, 큐가 비어있지 않은 경우에는 이미 저장되어 있는 인터럽트 요청 신호의 우선순위(PR)와 비교하고, 우선순위(PR)에 따라 저장하는 위치를 결정할 수 있다. 이를 통해 입력된 인터럽트 요청 신호가 우선순위(PR)에 따라 실행되도록 한다. 즉, 우선순위가 높은 인터럽트 요청 신호일수록 인터럽트 큐(25)의 앞자리에 위치하게 된다.
동시에 인터럽트 상태(IRQ Status) 레지스터(26)에는 인터럽트 큐 ID(IRQ ID), 주변장치 ID(DID), 작업 ID(TID), 첨부 데이터 수(NAD)를 저장하거나 인터럽트 서비스 루틴에 해당하는 인터럽트 벡터 테이블(IRQ vector table)의 주소를 저장할 수 있다. 이를 이용하여 프로세서(13)가 인터럽트 모드에서 인터럽트 서비스 루틴을 요청하면 인터럽트 벡터 테이블(24)에서 해당하는 명령어를 읽고 데이터 제어기(23)를 통해 전달할 수 있다. 인터럽트 벡터 테이블(24)에는 각 인터럽트 서비스 루틴의 첫 번째 명령어 또는 주소가 지정되어 있으며, 이후에는 메모리(14)에 억세스하여 인터럽트 서비스 루틴을 실행할 수 있다. 따라서 인터럽트 벡터 테이블(24)을 위한 저장 공간은 크지 않다. 또한 다중 프로세서가 존재하는 경우에는 테이블을 공유할 수도 있다. 이후에 첨부 데이터 수(NAD)의 값에 따라 데이터를 공유 데이터 메모리(21)에 저장하고 해당하는 시작 주소를 인터럽트 상태 레지스터(26)에 저장할 수 있다.
인터럽트 큐(25)의 크기는 동시에 처리 가능한 인터럽트 요청 신호의 수를 결정하고, 공유 데이터 메모리(21)의 데이터 저장 용량은 주변장치에서 인터럽트 요청시 프로세서(13)로 보낼 수 있는 데이터의 최대 크기를 결정할 수 있다. 이 데이터는 프로세서(13)가 주변장치(11)에 접근하지 않고도 빠르게 필요한 데이터를 읽을 수 있도록 한다. 다중 프로세서가 존재하는 경우 저장 공간의 효율성을 높이기 위해 데이터 저장 공간을 각 프로세서(13)가 공유하면 크기를 줄일 수 있다.
입력 인터페이스(20)의 인터럽트 벡터 테이블(24)은 인터럽트 서비스 루틴의 첫 번째 명령어와 함께 인터럽트 서비스 루틴이 저장된 메모리(14)의 주소를 포함할 수 있다. 따라서 캐시 제어기(미도시)에 신호를 보내 해당하는 인터럽트 서비스 루틴 코드를 미리 명령어 캐시에 읽어오도록 할 수 있다. 이 경우 인터럽트 요청 신호를 보내면서부터 첫 번째 명령어가 실행될 때까지의 사이클 수만큼 대기시간을 줄일 수 있다.
도4는 본 발명의 실시예에 따른 인터럽트 신호 처리 장치의 동작을 설명하기 위한 도면이다. 도4를 참조하면, 인터럽트 요청 신호가 지정 인터럽트 요청 신호인 경우, 주변장치(11)는 지정된 프로세서 ID를 이용하여 패킷을 생성하여 전달할 수 있다.
지정 인터럽트 요청 신호 생성 상황이 발생하면 주변장치(11)는 인터페이스 로직에서 해당하는 프로세서의 ID를 기반으로 패킷을 생성하고, 온칩 네트워크를 통해 생성한 패킷을 프로세서 인터페이스(12)에 전달할 수 있다.
대칭적 인터페이스를 갖는 시스템에서 주변장치(11)가 하나의 작업을 완료하고 인터럽트를 발생시킬 경우, 저장된 프로세서 ID를 이용하여 해당 프로세서의 입력 인터페이스 주소로 패킷을 생성하여 전달할 수 있다. 이는 주변장치(11)와 프로세서(13)가 양방향으로 1:1 통신을 수행할 수 있어 가능하다.
따라서 지정 인터럽트 요청 신호가 발생한 경우, 프로세서(13)가 지정 인터럽트 요청 신호를 처리하기 위한 프로세서(13)를 지정하거나 또는 주변장치(11)에서 미리 지정된 프로세서(13)를 대상으로 패킷을 생성하여 전달하게 된다. 특정 프로세서(13)를 지정하는 경우, 기존의 상용 시스템에서는 제한된 조건에서 동작하도록 하고 있으나, 본 발명의 실시예에서는 아무런 제한 없이 인터럽트 요청 신호의 처리가 가능하다.
실시예의 경우, 인터럽트 요청 신호가 발생하면 저장된 프로세서 ID에 따라 패킷을 생성하여 해당 프로세서(13)에 직접 전달할 수 있으므로 프로세서(13)의 개수에 관계없이 인터럽트 요청이 가능하다. 또한 프로세서(13) 수가 증가하여도 회로나 연결선을 추가하지 않고 하나의 프로세서(13)의 경우와 동일한 방식으로 인터럽트 요청을 처리할 수 있다.
실시예에서, 지정 인터럽트 요청 신호는 해당 인터럽트를 처리하기 위한 프로세서(13)가 지정된 상태에서 발생되는 인터럽트 요청 신호를 의미할 수 있다. 또한, 비지정 인터럽트 요청 신호는 해당 인터럽트를 처리하기 위한 프로세서(13)가 지정되지 않은 상태에서 발생되는 인터럽트 요청 신호를 의미할 수 있다. 비지정 인터럽트 요청 신호의 경우 이하에서 설명하는 실시예에 따라 해당 인터럽트를 처리하기 위한 프로세서(13)가 지정될 수 있다.
이하 본 발명의 실시예에서 인터럽트 신호처리 장치는 인터럽트 요청 신호가 비지정 인터럽트 요청 신호인 경우 주변장치의 인터럽트 신호처리 지정 방식, 전역 인터럽트 제어기 방식, 비지정 전담 인터럽트 신호처리 장치 방식 및 데이지 체인 방식 중 적어도 하나의 방식으로 비지정 인터럽트 요청 신호를 처리하기 위한 프로세서를 지정할 수 있다.
일 실시예에서, 인터럽트 요청 신호가 비지정 인터럽트 요청 신호인 경우 주변장치의 인터럽트 신호처리 지정 방식에 따라, 주변장치(11)는 온칩 네트워크에 연결된 프로세서(13)를 임의로 지정하고, 지정된 프로세서 ID를 이용하여 패킷을 생성하여 전달할 수 있다.
이 때, 주변장치(11)는 인터럽트 요청 신호의 발생 빈도가 높을수록 많은 수의 프로세서(13)중 하나를 임의로 지정하고, 지정한 프로세서(13)로 패킷을 생성하여 전달할 수 있다.
주변장치(11)에서 비지정 인터럽트 요청 신호를 처리하기 위한 프로세서(13)를 자체적으로 지정하는 경우 주변장치(11)와 프로세서(13)의 조합을 구성하여 주변장치(11)별로 전담 프로세서(13)를 지정하거나 또는 미리 정한 알고리즘에 따라 프로세서(13)를 지정할 수 있다. 주변장치(11)별로 인터럽트 발생 빈도의 차이가 클 경우, 주변장치(11)별로 전담 프로세서(13)를 지정하는 방식은 특정 프로세서의 부하가 증가할 수 있고 특정 프로세서(13)의 작업량이 많을 경우 연결된 주변장치(11)의 인터럽트 처리가 지연될 수 있다. 따라서, 주변장치(11)별로 전담 프로세서(13)를 지정하는 방식은 주변장치(11)에서 인터럽트 발생량이 비슷한 경우 효과적이다.
주변장치(11)에서 자체적으로 프로세서(13)를 지정하는 경우 프로세서(13)의 부하량을 모르는 상태에서 결정되므로 프로세서(13)의 부하 상황에 따라 인터럽트 처리 효율에 차이가 발생한다. 또한 여러 주변장치(11)가 같은 방식으로 동작하는 경우 어느 순간에 특정 프로세서(13)에 인터럽트 요청이 몰릴 수도 있다. 이 경우 주변장치(11)의 인터럽트 요청을 여러 프로세서(13)에 분산하여 특정 프로세서(13)에 인터럽트 처리 부하가 몰리는 것을 방지하는 것을 목표로 하지만, 프로세서(13)의 부하 상황을 모르는 상태에서 결정하므로 항상 프로세서(13)들에 부하를 균등하게 배분하기는 어렵다는 문제가 있다.
따라서, 주변장치(11)들의 인터럽트 발생량에 편차가 큰 경우에는 인터럽트 발생 빈도가 높은 주변장치(11)는 여러 프로세서(13)에 인터럽트를 분산 요청하고 발생 빈도가 낮은 주변장치(11)는 특정 프로세서(13) 또는 보다 적은 개수의 프로세서(13)를 지정하여 인터럽트 요청을 하는 것이 효과적이다.
또 다른 실시예에서, 인터럽트 요청 신호가 비지정 인터럽트 요청 신호인 경우, 프로세서(13)는 주기적으로 측정되는 프로세서(13)의 부하량을 고려하여 비지정 인터럽트 요청 신호를 처리하기 위한 프로세서(13)를 지정할 수 있다. 이러한 프로세서(13)의 부하량을 고려하는 방식은 본 발명의 실시예에 따른 모든 비지정 인터럽트 요청 신호를 처리하기 위하여 프로세서를 지정하는 방식에 적용될 수 있다. 즉, 주변장치의 인터럽트 신호처리 지정 방식, 전역 인터럽트 제어기 방식, 비지정 전담 인터럽트 신호처리 장치 방식 및 데이지 체인 방식에 프로세서의 부하량을 고려하는 방식을 추가로 고려하여 프로세서를 지정할 수 있다.
프로세서(13)에서 주변장치(11)를 설정하는 경우 소프트웨어적으로 프로세서(13)의 동작 상태에 따라 주변장치(11)별로 연결 프로세서(13)를 지정할 수 있어 동적 할당이 가능하다는 장점이 있다. 이 방식은 간단한 방식으로 인터럽트 처리를 위한 프로세서(13)를 지정할 수 있으며, 프로세서(13)의 자원을 효율적으로 활용할 수 있다는 장점이 있다.
또 다른 실시예에서, 온칩 네트워크를 통하여 주변장치(11)로부터 패킷을 수신하고, 복수개의 프로세서(13)와 연결되어 인터럽트 요청 신호를 처리하기 위한 프로세서(13)를 결정하는 전역 인터럽트 제어기(40)를 더 포함할 수 있다.
도5 및 도6은 본 발명의 실시예에 따른 인터럽트 신호 처리 장치의 동작을 설명하기 위한 도면이다.
도5 를 참조하면, 전역 인터럽트 제어기(40)는 인터럽트 요청 신호가 비지정 인터럽트 요청 신호인 경우 전역 인터럽트 제어기 방식에 따라, 복수개의 프로세서(13)로부터 준비 신호를 수신하고, 준비 신호에 따라 인터럽트 요청 신호를 처리하기 위한 프로세서(13)를 지정하여 인터럽트 요청 패킷을 해당 프로세서로 전달할 수 있다.
주변장치(11)는 대칭적 인터페이스를 이용하여 전역 인터럽트 제어기(40)로 비지정 인터럽트 요청 신호를 전송한다. 전역 인터럽트 제어기(40)는 각 프로세서(13)의 인터럽트 제어기(22)에서 보내는 준비 신호(IRQ_RDY)를 확인하고, 인터럽트 요청 신호에 대한 처리가 가능한 프로세서(13) 중 하나를 지정한다. 전역 인터럽트 제어기(40)는 네트워크를 통하여 지정한 프로세서(13)에 패킷을 다시 전달한다.
즉, 각 프로세서의 인터럽트 제어기(22)는 프로세서(13)로부터 프로세서(13)의 자원 가용 상황, 부하 상황 등의 상태정보를 받아 이를 전역 인터럽트 제어기(40)에 전송한다. 전역 인터럽트 제어기(40)는 패킷을 수신하여 준비 신호에 따라 이를 처리할 프로세서(13)를 지정하고, 지정한 프로세서(13)의 입력 인터페이스로 패킷을 전달한다.
도6을 참조하면, 전역 인터럽트 제어기(40)와 프로세서(13)는 온칩네트워크 또는 인터럽트 패킷 버스(50)로 연결되어 있어, 전역 인터럽트 제어기(40)는 온칩네트워크 또는 인터럽트 패킷 버스(50)를 통하여 지정된 프로세서(13)로 패킷을 전달할 수 있다. 전역 인터럽트 제어기(40)에서 프로세서(13)의 입력 인터페이스(20)로 패킷을 전달하기 위해 네트워크에 접근하는 경우에 있어서, 잠복기가 큰 경우 각 프로세어(13)의 인터럽트 제어기(22)와 전역 인터럽트 제어기(40)의 라우터(미도시) 사이에 인터럽트 패킷 버스(IPB)(50)를 생성하고, 패킷이 입력됨과 동시에 프로세서(13)를 지정하여 인터럽트 패킷 버스(50)를 통해 지정 프로세서(13)로 전달할 수 있다.
전역 인터럽트 제어기(40)는 매 사이클마다 준비 신호에 따라 지정한 프로세서(13)의 입력 인터페이스(20)로 라우팅하여 인터럽트 패킷 버스를 통해 패킷을 즉시 전달할 수 있으므로 잠복기는 존재하지 않는다.
또한, QoS 전송 또는 우선 전송(Priority transfer) 방식을 지원할 수 있다. QoS 전송은 온칩네크워크에서 우선적으로 처리하므로 가장 빠르게 패킷을 목적지로 전달할 수 있어, 인터럽트 패킷 버스(50)를 생성하는 것보다 효과적이다. 인터럽트 패킷은 신속한 처리를 요구하나 패킷 크기가 적고 발생 빈도가 상대적으로 낮으므로 QoS 전송에 적합하다. 전역 인터럽트 제어기(40)에는 주변장치(11)에서 보낸 인터럽트 패킷과 프로세서(13)가 전역 인터럽트 제어기(40)를 설정하기 위한 패킷이 전송될 수 있다. 이 때, 전역 인터럽트 제어기(40)는 패킷의 헤더를 분석하여 인터럽트 패킷인지 전역 인터럽트 제어기 설정 패킷인지를 판단하여 전역 인터럽트 설정 패킷인 경우에는 전역 인터럽트 제어기(40) 내부에서 처리할 수 있다.
도7은 본 발명의 실시예에 따른 인터럽트 신호 처리 장치의 동작을 설명하기 위한 도면이다. 도7을 참조하면, 인터럽트 요청 신호가 비지정 인터럽트 요청 신호인 경우 비지정 전담 인터럽트 신호처리 장치 방식에 따라, 복수개의 프로세서(13) 중 비지정 인터럽트 요청 신호를 처리하기 위한 전담 프로세서(13-1)(점선 박스 표시)를 사전에 지정하여 패킷을 전달할 수 있다. 즉, 복수개의 프로세서(13) 중 일부는 비지정 인터럽트 요청 신호를 전담하기 위한 프로세서(13-1)로 사전에 전담 지정될 수 있다.
이 때, 전담 프로세서(13-1)의 입력 인터페이스는 지정되지 않은 프로세서(13)의 입력 인터페이스와 비교하여 상대적으로 더 큰 용량의 인터럽트 상태 레지스터 파일과 인터럽트 큐, 그리고 버퍼를 포함하여 구성될 수 있다.
주변장치(11)는 지정 인터럽트 요청 신호의 패킷은 프로세서 ID에 따라 해당 프로세서(13)로 전송하고, 비지정 인터럽트 요청 신호의 패킷은 지정된 전담 프로세서(13-1)로 전송한다. 이 방식은 운영체제의 적절한 부하 분산 정책이 그 성능에 영향을 미칠 수 있다. 전담 프로세서(13-1)는 인터럽트 요청을 우선적으로 처리하여야 하기 때문에, 운영체제는 전담 프로세서(13-1)에 대한 작업 할당을 상대적으로 적게 책정할 수 있다. 또한 전담 프로세서(13-1)의 입력 인터페이스는 인터럽트 큐의 대기열에 인터럽트 요청이 일정 한도 이상으로 누적되어 있으면, 일부 패킷을 미리 정한 정책에 따라 다른 전담 프로세서(13-2)로 전달할 수 있다. 즉, 복수개의 프로세서(13-1, 13-2)를 전담 지정하고 우선 순위를 설정하여, 비지정 인터럽트 요청 신호가 누적되어 있으면 이를 우선 순위에 따라 배분할 수 있다.
도8은 본 발명의 실시예에 따른 인터럽트 신호 처리 장치의 동작을 설명하기 위한 도면이다. 도8을 참조하면, 인터럽트 요청 신호가 비지정 인터럽트 요청 신호인 경우 데이지 체인 방식에 따라, 인터럽트 패킷이 모든 프로세서 인터페이스(12)에 전달되고 각 프로세서 인터페이스(12)는 전단에 위치한 프로세서 인터페이스(12)로부터 수신하는 인에이블 신호(IRQ_EN)를 이용하여 비지정 인터럽트 요청 신호 처리 여부를 순차적으로 결정할 수 있다.
각 프로세서 인터페이스(12)의 입력 인터페이스(20)는 온칩네트워크와 독립적으로 연결되어 있지 않고, 하나의 포트를 통해 연결되어 있어 주변장치(11)에서 생성된 패킷은 모든 프로세서 인터페이스(12)의 입력 인터페이스(20)로 동시에 전달될 수 있다.
각 프로세서 인터페이스(12)의 입력 인터페이스(20)는 데이지 체인 방식으로 연결되어 인에이블 신호(IRQ_EN)를 전달할 수 있다. 각 인에이블 신호는 상대적으로 후단에 위치한 프로세서 인터페이스(12)의 입력 인터페이스(20)에 순차적으로 전달되는 방식이다.
지정 인터럽트 요청 신호의 패킷이 입력된 경우, 각 입력 인터페이스(20)는 패킷의 헤더를 확인하여 자신이 지정된 경우에만 패킷을 읽어 처리한다.
비지정 인터럽트 요청 신호의 패킷이 입력된 경우, 첫번째 프로세서 인터페이스의 입력 인터페이스(20)부터 순차적으로 인터럽트 처리 여부를 결정하여 후단에 위치한 프로세서 인터페이스의 입력 인터페이스(20)로 전달할 수 있다.
각 프로세서 인터페이스의 입력 인터페이스(20)는 자신이 인터럽트를 처리할 경우에는 인에이블 신호를 비활성화시키고, 처리하지 않을 경우에는 활성화시킨다. 후단에 위치한 프로세서 인터페이스의 입력 인터페이스(20)는 인에이블 신호가 활성화되면 인터럽트 처리 여부를 결정하여 자신의 인에이블 신호의 활성화 여부를 결정한다.
따라서 첫 번째 프로세서 인터페이스 외에는 인에이블 신호가 활성화되어 있을 때에만 프로세서의 상태에 따라 비지정 인터럽트 요청 신호의 처리 여부를 결정할 수 있다. 최후단에 위치한 마지막 프로세서 인터페이스의 입력 인터페이스는 인에이블 신호가 활성화되면 무조건 비지정 인터럽트 요청 신호를 처리한다.
이 방식은 입력 인터페이스(20) 사이에 인에이블 신호선 하나만을 추가함으로써 프로세서의 상태를 반영하여 인터럽트 요청 신호를 처리할 수 있다는 장점이 있다. 다만, 다수의 프로세서 입력 인터페이스(20)가 한 번에 하나의 패킷만 받을 수 있어 인터럽트 요청 신호가 동시에 다수 발생하는 경우에는 잠복기가 발생할 수 있으나, 그러한 상황이 자주 발생하지는 않아 실질적인 성능 감소는 무시할 정도이다.
도 5 내지 도 8 에 따른 비지정 인터럽트 처리 방식은 모두 지정 인터럽트 처리 방식에도 적용이 가능하다.
본 실시예에서 사용되는 '~부'라는 용어는 소프트웨어 또는 FPGA(field-programmable gate array) 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '~부'는 어떤 역할들을 수행한다. 그렇지만 '~부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 '~부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부'들로 결합되거나 추가적인 구성요소들과 '~부'들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 '~부'들은 디바이스 또는 보안 멀티미디어카드 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 인터럽트 신호 처리 장치
11: 주변장치
12: 프로세서 인터페이스
13: 프로세서
14: 메모리

Claims (10)

  1. 복수개의 주변장치 및 복수개의 프로세서를 포함하는 인터럽트 신호처리 장치에 있어서,
    상기 주변장치는 인터럽트 요청 신호(IRQ, Interrupt Request) 발생시 지정된 프로세서 ID를 이용하여 패킷을 생성해서 온칩 네트워크를 통하여 상기 프로세서로 전달하고,
    상기 프로세서는 상기 패킷을 수신하여 상기 인터럽트 요청 신호에 대응하는 동작을 실행하며,
    상기 인터럽트 신호처리 장치는 상기 인터럽트 요청 신호가 비지정 인터럽트 요청 신호인 경우 주변장치의 인터럽트 신호처리 지정 방식, 전역 인터럽트 제어기 방식, 비지정 전담 인터럽트 신호처리 장치 방식 및 데이지 체인 방식 중 적어도 하나의 방식으로 상기 비지정 인터럽트 요청 신호를 처리하기 위한 프로세서를 지정하는 인터럽트 신호 처리 장치.
  2. 제1항에 있어서,
    상기 주변장치의 인터럽트 신호처리 지정 방식은, 상기 주변장치가 상기 온칩 네트워크에 연결된 프로세서를 임의로 지정하고, 지정된 프로세서 ID를 이용하여 상기 패킷을 생성하여 전달하는 인터럽트 신호 처리 장치.
  3. 제2항에 있어서,
    상기 주변장치는 인터럽트 요청 신호의 발생 빈도가 높을수록 많은 수의 프로세서중 하나를 임의로 지정하고, 지정한 프로세서로 상기 패킷을 생성하여 전달하는 인터럽트 신호 처리 장치.
  4. 제1항에 있어서,
    상기 인터럽트 요청 신호가 비지정 인터럽트 요청 신호인 경우, 상기 프로세서는 주기적으로 측정되는 프로세서의 부하량을 고려하여 상기 비지정 인터럽트 요청 신호를 처리하기 위한 프로세서를 지정하는 인터럽트 신호 처리 장치.
  5. 제1항에 있어서,
    상기 온칩 네트워크를 통하여 상기 주변장치로부터 상기 패킷을 수신하고, 복수개의 프로세서와 연결되어 상기 인터럽트 요청 신호를 처리하기 위한 프로세서를 지정하는 전역 인터럽트 제어기를 더 포함하는 인터럽트 신호 처리 장치.
  6. 제5항에 있어서,
    상기 전역 인터럽트 제어기 방식은, 상기 전역 인터럽트 제어기가 상기 복수개의 프로세서로부터 준비 신호를 수신하고, 상기 준비 신호에 따라 상기 인터럽트 요청 신호를 처리하기 위한 프로세서를 지정하여 인터럽트 요청 패킷을 해당 프로세서로 전달하는 인터럽트 신호 처리 장치.
  7. 제6항에 있어서,
    상기 전역 인터럽트 제어기와 상기 프로세서는 온칩네트워크 또는 인터럽트 패킷 버스로 연결되어 있어, 상기 전역 인터럽트 제어기는 상기 온칩네트워크 또는 상기 인터럽트 패킷 버스를 통하여 지정된 프로세서로 상기 패킷을 전달하는 인터럽트 신호 처리 장치.
  8. 제1항에 있어서,
    상기 비지정 전담 인터럽트 신호처리 장치 방식은, 상기 복수개의 프로세서 중 상기 비지정 인터럽트 요청 신호를 전담 처리하기 위한 전담 프로세서를 사전에 지정하여 상기 패킷을 전달하는 인터럽트 신호 처리 장치.
  9. 제8항에 있어서,
    상기 전담 프로세서는 복수개가 우선 순위에 따라 지정되며, 상기 비지정 인터럽트 요청 신호가 누적되는 경우 우선 순위에 따라 배분되는 인터럽트 신호 처리 장치.
  10. 제1항에 있어서,
    상기 데이지 체인 방식은, 인터럽트 패킷이 모든 프로세서 인터페이스에 전달되고 각 프로세서 인터페이스는 전단에 위치한 프로세서 인터페이스로부터 수신하는 인에이블 신호를 이용하여 상기 비지정 인터럽트 요청 신호 처리 여부를 순차적으로 결정하는 인터럽트 신호 처리 장치.
KR1020190082019A 2019-07-08 2019-07-08 다중 프로세서 인터럽트 신호 처리 장치 KR102260819B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190082019A KR102260819B1 (ko) 2019-07-08 2019-07-08 다중 프로세서 인터럽트 신호 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190082019A KR102260819B1 (ko) 2019-07-08 2019-07-08 다중 프로세서 인터럽트 신호 처리 장치

Publications (2)

Publication Number Publication Date
KR20210006127A true KR20210006127A (ko) 2021-01-18
KR102260819B1 KR102260819B1 (ko) 2021-06-07

Family

ID=74237039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190082019A KR102260819B1 (ko) 2019-07-08 2019-07-08 다중 프로세서 인터럽트 신호 처리 장치

Country Status (1)

Country Link
KR (1) KR102260819B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220134956A (ko) * 2021-03-29 2022-10-06 숭실대학교산학협력단 대칭적 인터페이스를 이용하여 외부 서비스 요청 처리가 가능한 프로세서

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120036630A (ko) * 2010-10-08 2012-04-18 삼성전자주식회사 인터럽트 처리 장치 및 방법
KR20150114911A (ko) * 2014-04-02 2015-10-13 주식회사 구버넷 다중 프로세싱 환경에서의 스케줄링 방법 및 그 장치
KR20180094369A (ko) * 2017-02-15 2018-08-23 주식회사 시큐아이 네트워크 장치 및 그의 인터럽트 관리 방법
KR20180105978A (ko) * 2017-03-16 2018-10-01 한국전자통신연구원 온칩 네트워크를 포함하는 전자 장치의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120036630A (ko) * 2010-10-08 2012-04-18 삼성전자주식회사 인터럽트 처리 장치 및 방법
KR20150114911A (ko) * 2014-04-02 2015-10-13 주식회사 구버넷 다중 프로세싱 환경에서의 스케줄링 방법 및 그 장치
KR20180094369A (ko) * 2017-02-15 2018-08-23 주식회사 시큐아이 네트워크 장치 및 그의 인터럽트 관리 방법
KR20180105978A (ko) * 2017-03-16 2018-10-01 한국전자통신연구원 온칩 네트워크를 포함하는 전자 장치의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220134956A (ko) * 2021-03-29 2022-10-06 숭실대학교산학협력단 대칭적 인터페이스를 이용하여 외부 서비스 요청 처리가 가능한 프로세서

Also Published As

Publication number Publication date
KR102260819B1 (ko) 2021-06-07

Similar Documents

Publication Publication Date Title
US10365830B2 (en) Method, device, and system for implementing hardware acceleration processing
US9183167B2 (en) Enhanced I/O performance in a multi-processor system via interrupt affinity schemes
US20050149665A1 (en) Scratchpad memory
US20060288129A1 (en) DMA descriptor queue read and cache write pointer arrangement
CN113468084B (zh) 一种多模式dma数据传输系统
KR101150928B1 (ko) 네트워크 아키텍처 및 이를 이용한 패킷 처리 방법
US10932202B2 (en) Technologies for dynamic multi-core network packet processing distribution
US9471521B2 (en) Communication system for interfacing a plurality of transmission circuits with an interconnection network, and corresponding integrated circuit
US20220358002A1 (en) Network attached mpi processing architecture in smartnics
US11442879B2 (en) Interrupt request processing device
KR20020008955A (ko) 버스 시스템 및 그 실행 순서 조정방법
CN112867998B (zh) 运算加速器、交换器、任务调度方法及处理系统
US20060259648A1 (en) Concurrent read response acknowledge enhanced direct memory access unit
US7577774B2 (en) Independent source read and destination write enhanced DMA
KR102260819B1 (ko) 다중 프로세서 인터럽트 신호 처리 장치
US9137167B2 (en) Host ethernet adapter frame forwarding
EP3588310B1 (en) Technologies for demoting cache lines to shared cache
KR102260820B1 (ko) 대칭적 인터페이스 기반 인터럽트 신호 처리 장치 및 방법
CN117312202B (zh) 片上系统和用于片上系统的数据传输方法
JP3849578B2 (ja) 通信制御装置
CN117493236B (zh) Fpga加速器以及加速器系统
CN110865951B (zh) 一种支持单根双处理器中断通信的方法和装置
WO2024027395A1 (zh) 一种数据处理方法及装置
TW202239183A (zh) 高速週邊組件互連介面裝置及其操作方法
JPH056333A (ja) マルチプロセサシステム

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant