JP3849578B2 - 通信制御装置 - Google Patents
通信制御装置 Download PDFInfo
- Publication number
- JP3849578B2 JP3849578B2 JP2002152826A JP2002152826A JP3849578B2 JP 3849578 B2 JP3849578 B2 JP 3849578B2 JP 2002152826 A JP2002152826 A JP 2002152826A JP 2002152826 A JP2002152826 A JP 2002152826A JP 3849578 B2 JP3849578 B2 JP 3849578B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- packet
- processor
- processing
- queue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Communication Control (AREA)
- Multi Processors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、通信制御装置に関し、特に、ネットワークとホストとの間に接続された通信制御装置に関する。
【０００２】
【従来の技術】
従来、ネットワークサーバはインターネット等の通信ネットワークの処理を行っている。インターネットでは通信プロトコルとしてＴｒａｎｓｍｉｓｓｉｏｎＣｏｎｔｒｏｌ Ｐｒｏｔｏｃｏｌ／Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ（ＴＣＰ／ＩＰ）を用いているが、このプロトコルを処理するための重負荷がネットワークサーバのホストにかかる。
【０００３】
この問題を解決するために、ホストとネットワークとの間に複数の通信制御装置を組み込み、ある程度のＴＣＰ／ＩＰ処理を通信制御装置側で実行させ、ホストの負荷を減らす方法がある。
【０００４】
【発明が解決しようとする課題】
従来の通信制御装置では、ネットワークとの送受信処理を単一のプロセッサで行っていたため、送受信処理に時間がかかるという問題があった。仮に、ネットワークとの送受信処理を複数のプロセッサに分散させて行わせたとしても、同一のコネクションの送受信処理が異なるプロセッサにディスパッチされると、リソースの競合回避やコヒーレンシ維持の処理を行う必要が生じ、その結果、処理が複雑になり遅延してしまうという問題がある。
【０００５】
また、ギガビットイーサネット（イーサネットは登録商標）などのような高速なネットワークと接続されていたり、通信制御装置が複数のポートを有している場合には、短時間でより多くのディスパッチを行う必要があり、ディスパッチ処理を高速に行う必要がある。
【０００６】
そこで、本発明の目的は、複数のプロセッサに送受信処理をディスパッチする通信制御装置を提供することにある。
【０００７】
また、本発明の他の目的は、同一のコネクションに係る送受信処理を一貫性を保ってディスパッチすることができる通信制御装置を提供することにある。
【０００８】
さらに、本発明の他の目的は、複数のプロセッサに送受信処理を高速にディスパッチすることができる通信制御装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明の通信制御装置は、ネットワークとこのネットワークを介して通信を行うホストとの間に接続された通信制御装置であって、前記ネットワークと前記ホストとの間のパケットの送受信処理を行う複数の第１のプロセッサと、この複数の第１のプロセッサに対して前記送受信処理の割り当てを行う第２のプロセッサとを含み、前記第２のプロセッサは、前記送受信処理の単位毎に該送受信処理を前期複数の第１のプロセッサに対し互いに排他的に割り当てることを特徴とする。
【００１０】
また、本発明の他の通信制御装置は、前記送受信処理の単位は送受信の識別子により判別されることを特徴とする。
【００１１】
さらに、本発明の他の通信制御装置は、前記第１のプロセッサが処理中の送受信処理を示すテーブルを含み、新たに割り当てを行う送受信処理の単位が前記複数の第１のプロセッサに既に割り当てられているものと同一か否かを比較することを特徴とする。
【００１２】
また、本発明の他の通信制御装置は、前記第２のプロセッサは後続のパケットに関する送受信処理のキューを格納するレジスタを含み、前記第２のプロセッサは前記キューを参照して前記送受信処理を前記複数の第１のプロセッサのいずれかに割り当てることを特徴とする。
【００１３】
さらに、本発明の他の通信制御装置は、前記第２のプロセッサは、割り当てた第１のパケット処理と同一の単位の送受信処理の第２のパケット処理が前記キュー内にある場合、前記第１および第２のパケット処理を連続して割り当て処理を行うことを特徴とする。
【００１４】
また、本発明の他の通信制御装置は、前記キュー内に前記第２のパケット処理より先行するが前記第１のパケット処理と送受信処理の単位が異なる第３のパケット処理がある場合、前記第２のパケット処理を前記第３のパケット処理を追い越して割り当て処理を行うことを特徴とする。
【００１５】
さらに、本発明の他の通信制御装置は、前記第２のプロセッサは、前記キュー内に同一単位の送受信処理に関するものが複数ある場合、当該単位の送受信処理に割り当てられている前記第１のプロセッサが受け付けることができるパケット処理の数の許容範囲内にあるとき、パケット処理の割り当てを行うことを特徴とする。
【００１６】
また、本発明の他の通信制御装置は、前記第２のプロセッサは、前記キュー内に同一単位の送受信処理に関するものが複数ある場合、これらの数が当該単位の送受信処理に割り当てられている前記第１のプロセッサが受け付けることができるパケット処理の数を超えたときには、前記キュー内の別の単位の送受信処理の割り当てを行うようにしたことを特徴とする。
【００１７】
さらに、本発明の他の通信制御装置は、前記キュー内のｋ（ｋは１以上の整数）番目のパケット処理が特定の前記第１のプロセッサに割り当てられた場合、該特定の前記第１のプロセッサがさらにｎ（ｎは１以上の整数）個のパケット処理の割り当てが可能であるとき、前記第２のプロセッサは、前記キュー内に前記ｋ番目のパケット処理と同一の送受信処理単位のパケット処理が（ｎ＋１）個以上含まれるならば前記ｋ番目のパケット処理に後続するｎ個のパケット処理を前記特定の第１のプロセッサに割り当て、前記キュー内に前記ｋ番目のパケット処理と同一の送受信処理のパケット処理がｎ個以下含まれるならば全てのパケット処理を前記特定の第１のプロセッサに割り当てることを特徴とする。
【００１８】
また、本発明の他の通信制御装置は、前記キュー内のｋ（ｋは２以上の整数）番目のパケット処理について前記第１のプロセッサに対する割り当てを行う場合、該ｋ番目のパケット処理の送受信処理の単位と前記キュー内の始めから（ｋ−１）番目のパケット処理の送受信処理の単位とが同一であるとき、該ｋ番目のパケット処理の割り当て処理は行わないことを特徴とする。
【００１９】
【発明の実施の形態】
次に本発明の通信制御装置の実施の形態について図面を参照して詳細に説明する。
【００２０】
図１を参照すると、本発明の通信制御装置１００を含むシステムは、少なくとも１つの中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＣＰＵ）１０、プロセッサバス２０、メモリコントローラ３０、ホストメモリ４０、入出力（Ｉ／Ｏ）コントローラ５０、Ｉ／Ｏバス６０、Ｉ／Ｏデバイス７０および通信制御装置１００を含む。
【００２１】
少なくとも１つのＣＰＵ１０は、プロセッサバス２０を介して、メモリコントローラ３０に接続されている。本実施の形態では、２つのＣＰＵ１０がプロセッサバス２０に接続されている。メモリコントローラ３０は、ＣＰＵ１０とホストメモリ４０とＩ／Ｏコントローラ５０との間の制御を行う。Ｉ／Ｏコントローラ５０にはＩ／Ｏバス６０を介して単一または複数のＩ／Ｏデバイス７０が接続されている。通信制御装置１００は、Ｉ／Ｏバス６０に接続されている。通信制御装置１００はイーサーネット（登録商標）などのＬｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ（ＬＡＮ）等のネットワークメディア１５０の制御を行う。通信制御装置１００もＩ／Ｏデバイスの一種である。以後、この基本システムにおけるＩ／Ｏバス６０より上位側を単純にホストという。
【００２２】
なお、このシステムは一例であり、本発明の通信制御装置は上位システムには依存しない。また例として挙げたシステムは、パーソナルコンピュータ、ワークステーションまたはサーバのシステムであってよい。この場合、Ｉ／Ｏバス６０はＰｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ（ＰＣＩ）バスまたはＰＣＩ−Ｘバスで構成してよい。ネットワークメディア１５０はイーサネット（登録商標）、ギガビットイーサネット（イーサネットは登録商標）や無線などのLANまたはインターネットであってよい。
【００２３】
図２を参照すると、通信制御装置１００は、Ｉ／Ｏバスコントローラ１０１、複数のオフロードプロセッサユニット（ＯＰＵ）１１０、スケジューラプロセッサユニット（ＳＰＵ）１２０、メディアアクセスコントローラ１３０、パケット識別子１３１、メモリコントローラ１４０、パケットバッファ１４１、Ｔｘキュー１５０、Ｒｘキュー１６０、ハッシュサーチエンジン１７０、メモリコントローラ１８０およびメモリコントローラ１９０を含む。
【００２４】
Ｉ／Ｏバスコントローラ１０１は、Ｉ／Ｏバス６０と通信制御装置１００との間のデータ転送を制御する。Ｉ／Ｏバスコントローラ１０１は、ＰＣＩコントローラであってよい。
【００２５】
メディアアクセスコントローラ１３０は、ギガビット・イーサネット（イーサネットは登録商標）などのネットワークメディアを制御し、ネットワーク１５１と通信制御装置１００との間のデータの送受信を行う。パケット識別子１３１は、受信パケットのヘッダ部を解析し、コネクションの特定に必要となる情報を抜き出す。ハッシュサーチエンジン１７０は、パケット情報のハッシュサーチを行う。
【００２６】
パケットバッファ１４１は、メモリコントローラ１４０を介して受信パケットおよび送信パケットを格納する。
【００２７】
Ｔｘキュー１５０は、ホストからの送信要求をキューイングする。Ｒｘキュー１６０は、ハッシュサーチの結果をキューイングする。スケジューラプロセッサユニット１２０は、Ｔｘキュー１５０およびＲｘキュー１６０の内容に基づいて送受信のスケジューリングを行う。
【００２８】
メモリコントローラ１８０は、Ｉ／Ｏバスコントローラ１０１および複数のＯＰＵの命令・データメモリ１８１に対する書き込み・読み出しを制御する。命令・データメモリ１８１は、通信制御装置１００内の各プロセッサの命令やデータなどを格納する。メモリコントローラ１９０は、ハッシュサーチエンジン１７０およびＯＰＵ１１０のＰＣＢメモリ１９１に対する書き込み・読み出しを制御する。ＰＣＢメモリ１９１は、ハッシュサーチ用のハッシュテーブルや、ホストによって生成されたそれぞれのコネクション固有のコンテキスト情報などを格納する。本実施の形態では、コンテキスト情報は、プロトコル・コントロール・ブロック（Ｐｒｏｔｏｃｏｌ Ｃｏｎｔｒｏｌ Ｂｌｏｃｋ：ＰＣＢ）である。ＰＣＢは、コネクション毎に生成され送受信に使用される。
【００２９】
複数のオフロードプロセッサユニット１１０の各々は、受信パケットのプロトコル解析およびホストメモリ４０へのデータ転送の起動や、送信データ転送の起動および送信処理などを行う。それぞれのオフロードプロセッサユニット１１０は、ネットワークプロセッサユニットを含む。
【００３０】
図３を参照すると、オフロードプロセッサユニット１１０は、ネットワークプロセッサ１１０１、プロセッサコントローラ１１０２、ディスパッチキュー１１０３、ＤＭＡエンジン１１０４、メモリコントローラ１１０５およびローカルデータメモリ１１０６および１１０７を含む。
【００３１】
ネットワークプロセッサ１１０１のプロセッサインタフェースはプロセッサコントローラ１１０２に接続されている。プロセッサコントローラ１１０２は、各種制御用レジスタを持ち、命令／データメモリ１８１を含む通信制御装置１００内のリソースにアクセスすることができる。
【００３２】
メモリコントローラ１１０５は、ネットワークプロセッサ１１０１のローカルデータメモリ１１０６および１１０７に対する書き込み・読み出しを制御する。ローカルデータメモリ１１０６および１１０７は、２バンク構成のデュアルポートメモリである。ローカルデータメモリ１１０６および１１０７の各々の一方のポートはメモリコントローラ１１０５を介してネットワークプロセッサ１１０１に接続され、他方のポートはＤＭＡエンジン１１０４に接続されている。ＤＭＡエンジン１１０４は、ＰＣＢメモリ１９１およびスケジューラプロセッサユニット１２０（のパケット情報メモリ１２１７）に接続されている。ＤＭＡエンジン１１０４は、プロセッサコントローラ１１０２を介してネットワークプロセッサ１１０１からも利用可能となっている。
【００３３】
図４を参照すると、ローカルデータメモリ１１０６は、パケット情報を格納する領域１１０６１およびＰＣＢを格納する領域１１０６２を有する。本実施の形態では、パケット情報は６４バイト、ＰＣＢは１６から１０２４バイトである。ローカルデータメモリ１１０７も同様の構成を有する。
【００３４】
再び図３を参照すると、ネットワークプロセッサ１１０１からアクセスされるローカルデータメモリ１１０６および１１０７は常に一方のみになるように制御される。すなわち、ローカルデータメモリ１１０６および１１０７のうちいずれか一方のバンクがネットワークプロセッサ１１０１からのアクセス対象となる。２つのバンクが同時にネットワークプロセッサ１１０１のアクセス対象となることはない。バンクの切り替えはハードウェアによって制御される。ネットワークプロセッサ１１０１はバンクの切り替えを意識する必要はない。具体的には、バンクの切替はメモリコントローラ１１０５により行われる。１つのディスパッチ処理が完了するとオフロードプロセッサユニット１１０は、プロセス完了レジスタ１１０２３に処理が完了した旨の情報を格納する。メモリコントローラ１１０５は、プロセス完了レジスタ１１０２３にディスパッチ処理完了が書き込まれると、バンクの切替を行う。
【００３５】
ＤＭＡエンジン１１０４は、スケジューラプロセッサユニット１２０からのディスパッチを受けたディスパッチキュー１１０３からＰＣＢＩＤが通知されると、該当するＰＣＢをＰＣＢメモリ１９１からリードし、ネットワークプロセッサ１１０１に現在接続されているローカルデータメモリ１１０６または１１０７のバンク（以後、表バンクまたはプライマリバンクという、ネットワークプロセッサ１１０１に現在接続されていないバンクを裏バンクまたはセカンダリバンクという）に展開する。
【００３６】
ディスパッチキュー１１０３は、本実施の形態では、ローカルデータメモリ１１０６および１１０７のバンク数に対応して２エントリで構成される。
【００３７】
プロセッサコントローラ１１０２は、ディスパッチキューレジスタ１１０２１、ＤＭＡエンジンコントロールレジスタ１１０２２およびプロセス完了レジスタ１１０２３を有している。
【００３８】
図５を参照すると、ディスパッチキューレジスタ１１０２１は、プライマリバンクおよびセカンダリバンクのそれぞれに対応するディスパッチ状況、送信／受信種別およびＰＣＢＩＤを格納している。ディスパッチキューレジスタ１１０２１は、ネットワークプロセッサ１１０１がアイドル状態のときにポーリングし続けるレジスタである。
【００３９】
図６を参照すると、ＤＭＡエンジンコントロールレジスタ１１０２２は、スタート／ビジー、リード／ライトのコマンド、転送サイズ、転送するＰＣＢのＩＤ、ＰＣＢデータのオフセットおよびローカルデータメモリ１１０６および１１０７のオフセットを格納している。
【００４０】
図７を参照すると、プロセス完了レジスタ１１０２３は、スタート／ビジーを格納している。
【００４１】
図８を参照すると、スケジューラプロセッサユニット１２０は、スケジューラプロセッサ１２０１、ＰＣＢＩＤテーブル１２０２およびプロセッサコントローラ１２１０を含む。
【００４２】
スケジューラプロセッサ１２０１は、プロセッサコントローラ１２１０に接続されている。プロセッサコントローラ１２１０は、ディスパッチレジスタ１２１１、比較レジスタ１２１２、結果レジスタ１２１３、Ｔｘキューレジスタ１２１４、Ｒｘキューレジスタ１２１５、ＯＰＵステイタスレジスタ１２１６およびパケット情報メモリ１２１７を含む。
【００４３】
図９を参照すると、ディスパッチレジスタ１２１１は、オフロードプロセッサユニット１１０へディスパッチするときに使用されるもので、送受信の区別、Ｑ．Ｅｎｔｒｙおよびディスパッチされるオフロードプロセッサユニット１１０のＩＤを格納している。Ｑ．Ｅｎｔｒｙは、パケット情報が格納されているパケット情報メモリ１２１７のアドレスを示すものである。
【００４４】
再び図８を参照すると、比較レジスタ１２１２は、これからディスパッチするパケット処理のＰＣＢＩＤを格納するもので、既にディスパッチされているパケット処理のＰＣＢＩＤの比較に使用される。結果レジスタ１２１３は、ＰＣＢＩＤの比較結果を格納する。Ｔｘキューレジスタ１２１４は、Ｔｘキュー１５０の先頭数エントリ分をスケジューラプロセッサ１２０１へ参照させるもので、シフトキュー構造となっている。Ｒｘキューレジスタ１２１５は、Ｒｘキュー１６０の先頭数エントリ分をスケジューラプロセッサ１２０１へ参照させるもので、シフトキュー構造となっている。ＯＰＵステイタスレジスタ１２１６は、オフロードプロセッサユニット１１０の現在のプロセス処理状態を示す。
【００４５】
図１０を参照すると、Ｒｘキューレジスタ１２１５は、本実施の形態では、Ｒｘキュー１６０の先頭８エントリが参照できるよう構成されている。Ｒｘキューレジスタ１２１５において、各エントリには１つのＰＣＢＩＤが格納されている。Ｔｘキューレジスタ１２１４も同様の構成を有する。本実施の形態では、Ｔｘキューレジスタ１２１４およびＲｘキューレジスタ１２１５のエントリ数をそれぞれ８としたが、それに限らず適宜設定してもよい。
【００４６】
図１１を参照すると、ＯＰＵステイタスレジスタ１２１６は、オフロードプロセッサユニット１１０の現在の状況を保持している。本実施の形態では、オフロードプロセッサユニット１１０の数を４個とし、一度に受け付けられるディスパッチの数を、プライマリとセカンダリの２個であるとする。ＯＰＵステイタスレジスタ１２１６は、各オフロードプロセッサユニット１１０に対して送信／受信のどちらのディスパッチが現在なされているかを示している。ＯＰＵステイタスレジスタ１２１６は、プライマリに対応する４つのエントリとセカンダリに対応する４つのエントリを含む。８つのエントリの各々には、「００」、「０１」または「１０」のいずれかが格納される。「００」は対応するオフロードプロセッサユニット１１０がアイドル中であることを示す。「０１」は対応するオフロードプロセッサユニット１１０が受信動作中であることを示す。「１０」は対応するオフロードプロセッサユニット１１０が送信動作中であることを示す。
【００４７】
ＯＰＵステイタスレジスタ１２１６は、各オフロードプロセッサユニット１１０の負荷状況を得るほかにも、複数のオフロードプロセッサユニット１１０全体で処理が送信または受信に偏るのを防ぐためにもスケジューラプロセッサユニット１２０がディスパッチするときに参照される。このような偏りを防ぐための制御は、例えば、本実施の形態では、２つのオフロードプロセッサユニット１１０を受信専用にし２つのオフロードプロセッサユニット１１０を送信専用に決めておき、これを満たすようにスケジューラプロセッサユニット１２０がディスパッチを行うようにすれば良い。
【００４８】
再び図８を参照すると、既にオフロードプロセッサユニット１１０へ、あるＰＣＢＩＤのパケット処理がディスパッチ済みの場合、同一のＰＣＢＩＤのディスパッチ要因（パケット処理）があるときは、該ディスパッチ要因を同じオフロードプロセッサユニット１１０へディスパッチする必要がある。このため、スケジューラプロセッサ１２０１は、現在オフロードプロセッサユニット１１０にディスパッチされているＰＣＢＩＤと、これからディスパッチしようとするＰＣＢＩＤを全比較し、一致するオフロードプロセッサユニット１１０にディスパッチ要因をディスパッチする。この比較に費やされる処理時間は、オフロードプロセッサユニット１１０の数とオフロードプロセッサユニット１１０が受け付け可能なディスパッチ数とに依存するが、スケジューラプロセッサユニット１２０のディスパッチ処理において、実行時間が最も必要とされる処理である。ところで、ネットワークポートを複数持つ通信制御装置においては、複数のポートから同時に送受信要求が発生することがある。本発明の通信制御装置は、図２に示すように、オフロードプロセッサユニット１１０を複数設けておりこれらの送受信要求のパケット処理をパラレルで実行する能力を有している。スケジューラプロセッサユニット１２０は、複数の送受信要求を複数のオフロードプロセッサユニット１１０で均等に処理するよう負荷分散を図りディスパッチする。ところが、通信制御装置は、スケジューラプロセッサユニット１２０を１つ備えている。すなわち、１つのスケジューラプロセッサユニット１２０がディスパッチ処理の全てを一手に請け負っている。本実施の形態では、ディスパッチ処理がスケジューラプロセッサユニット１２０においてシリアルになっており、スケジューラプロセッサユニット１２０が通信制御装置の性能のボトルネックとなる可能性がある。
【００４９】
このように最も処理時間を要し、また、性能にとってクリティカルなＰＣＢＩＤの比較処理を別途ハードウェアでサポートするために、スケジューラプロセッサユニット１２０にＰＣＢＩＤテーブル１２０２が設けられている。ＰＣＢＩＤテーブル１２０２は、スケジューラプロセッサ１２０１が各オフロードプロセッサユニット１１０にディスパッチしたパケット処理のＰＣＢＩＤを全て保持しており、オフロードプロセッサユニット１１０から処理完了が通知されると該当ＰＣＢＩＤをクリアする。ＰＣＢＩＤテーブル１２０２は、複数のオフロードプロセッサユニット１１０のそれぞれについてオフロードプロセッサユニット１１０のディスパッチキュー１１０３のエントリ数と同一数のエントリを有する。本実施の形態では、ディスパッチキュー１１０３のエントリ数が２であるため、各オフロードプロセッサユニット１１０についてプライマリおよびセカンダリの２エントリからなる。具体的には、比較レジスタ１２１２にディスパッチ対象パケット処理のＰＣＢＩＤをセットすると、コンパレータによりＰＣＢＩＤテーブル１２０２内のＰＣＢＩＤ値と比較レジスタ１２１２値とが全比較され、一致したオフロードプロセッサユニット１１０の番号が結果レジスタ１２１２に格納される。更に詳細には、ＰＣＢＩＤテーブル１２０２は、各エントリ毎に対応したコンパレータを有している。本実施の形態では、ＰＣＢＩＤテーブル１２０２は、オフロードプロセッサユニット１１０が４個で、各オフロードプロセッサユニット１１０のディスパッチキュー１１０３の深さがプライマリおよびセカンダリの２であるため、計８個のコンパレータを含む。比較レジスタ１２１２のＰＣＢＩＤがＰＣＢＩＤテーブル１２０２に入力されると、ＰＣＢＩＤテーブル１２０２の全てのエントリのＰＣＢＩＤと一度に比較され、ＰＣＢＩＤが一致したエントリのビットがセットされて返される。ハードウェアによる比較時間は１クロックで完了することから、スケジューラプロセッサユニット１２０のスケジューラプロセッサ１２０１のプログラムであれば数十ステップを費やすような負荷が大きい処理の実行時間を短縮することができる。
【００５０】
図１２を参照すると、本実施の形態のある時間のＰＣＢＩＤテーブル１２０２において、ＯＰＵ＃０のオフロードプロセッサユニット１１０にはＰＣＢＩＤ＃０のコネクションに関するパケット処理がプライマリにディスパッチされている。ＯＰＵ＃１のオフロードプロセッサユニット１１０には、ＰＣＢＩＤ＃１のコネクションに関するパケット処理がプライマリに、ＰＣＢＩＤ＃５のコネクションに関するパケット処理がセカンダリにそれぞれディスパッチされている。ＯＰＵ＃２のオフロードプロセッサユニット１１０にはＰＣＢＩＤ＃２のコネクションに関するパケット処理がプライマリにディスパッチされている。ＯＰＵ＃３のオフロードプロセッサユニット１１０には、ＰＣＢＩＤ＃３のコネクションに関するパケット処理がプライマリに、ＰＣＢＩＤ＃３のコネクションに関するパケット処理がセカンダリにそれぞれディスパッチされている。
【００５１】
パケット情報メモリ１２１７は、パケット情報を格納している。スケジューラプロセッサユニット１２０は、ネットワークプロセッサ１１０１からの要請によりパケット情報を転送する回路を有しており、パケット情報メモリ１２１７に格納されたパケット情報がオフロードプロセッサユニット１１０に転送される。
【００５２】
次に、本発明の動作について図面を参照して説明する。
【００５３】
まず、ホストからネットワーク１５０にパケットを送信する場合に送信処理要求がキューイングされるまでの動作について説明する。
【００５４】
図１を参照すると、ホストが通信制御装置１００に対して送信要求を送付する。この場合、通信のコネクション番号としてＰＣＢＩＤをＩ／Ｏバスコントローラ１０１へ送る。Ｉ／Ｏバスコントローラ１０１は、ＰＣＢＩＤをＴｘキュー１５０へ送る。Ｔｘキュー１５０は、送信要求をキューイングする。
【００５５】
次に、ホストがネットワークからパケットを受信する場合に受信処理要求がキューイングされるまでの動作について説明する。
【００５６】
図２を参照すると、ホストは、ＰＣＢメモリ１９１のハッシュテーブルに対しマッチングパタンとそれに対応するＰＣＢＩＤを事前に登録する。例えば、プロトコル種別がインターネットなどで使用されるＴＣＰであれば、ハッシュのマッチングパタンとして ソースおよびデスティネーションＩＰアドレスと、ソースおよびデスティネーションポートIDとをハッシュテーブルに登録しておく。これらプロトコルと登録すべきマッチングパタンのルールは通信制御装置１００の仕様として規定されるが、本発明とは直接関係はないため、詳細については割愛する。
【００５７】
メディアアクセスコントローラ１３０は、ネットワークからパケットを受信する。メディアアクセスコントローラ１３０は、自分が属する通信制御装置１００宛のパケットをネットワークから取り込む。メディアアクセスコントローラ１３０で受信したパケットは、パケット識別子１３１を通過し、パケットのプロトコル種別の解析と、マッチングパタンのルールに従い、マッチングパタンの抽出が行われる。抽出されたマッチングパタンはパケット情報として、ハッシュサーチエンジン１７０へ送られ、ＰＣＢメモリ１９１に登録されたハッシュテーブルに対してハッシュサーチが行われる。ハッシュサーチの結果、マッチングしなかった場合は未登録コネクションとして、マッチングした場合はコネクション識別を示すＰＣＢＩＤをパケット情報へ書き込み、Ｒｘキュー１６０にキューイングする。
【００５８】
次に、スケジューラプロセッサユニット１２０が送受信要求のパケット処理を複数のオフロードプロセッサユニット１１０にディスパッチする動作について説明する。
【００５９】
図８を参照すると、スケジューラプロセッサ１２０１は、Ｔｘキューレジスタ１２１４とＲｘキューレジスタ１２１５とをポーリングし、ディスパッチ要因の有無を確認する。Ｔｘキューレジスタ１２１４およびＲｘキューレジスタ１２１５はそれぞれＴｘキュー１５０およびＲｘキュー１６０の先頭数エントリを参照することが可能で、各エントリの追い越しが可能なシフトキューである。スケジューラプロセッサ１２０１は、Ｔｘキューレジスタ１２１４およびＲｘキューレジスタ１２１５のそれぞれのエントリを上から順に参照しディスパッチ処理を行う。スケジューラプロセッサユニット１２０は、複数のオフロードプロセッサユニット１１０による共有リソースの競合を防ぐために、同一のＰＣＢＩＤを有するパケット処理を異なるオフロードプロセッサユニット１１０へディスパッチしてはならない。これは、複数のオフロードプロセッサユニット１１０が各コネクションの処理を行うときに、ＰＣＢメモリ１９１内にあるコネクション毎の情報を保持するＰＣＢにアクセスする必要があるためである。このように、スケジューラプロセッサユニット１２０はディスパッチの排他性を保証しなければならない。既にオフロードプロセッサユニット１１０へ、あるＰＣＢＩＤのパケット処理がディスパッチ済みの場合、同一のＰＣＢＩＤのディスパッチ要因（パケット処理）があるときは、該ディスパッチ要因（パケット処理）を同じオフロードプロセッサユニット１１０へディスパッチする必要がある。このため、スケジューラプロセッサ１２０１は、現在オフロードプロセッサユニット１１０にディスパッチされているパケット処理のＰＣＢＩＤと、これからディスパッチしようとするパケット処理のＰＣＢＩＤを全比較し、一致するオフロードプロセッサユニット１１０にディスパッチ要因（パケット処理）をディスパッチする。
【００６０】
図１２に示される例では、比較レジスタ１２１２にセットされたディスパッチ対象のパケット処理のＰＣＢＩＤ＃２が、ＰＣＢＩＤテーブル１２０２の全エントリのＰＣＢＩＤと同時に比較される。ＯＰＵ＃２のオフロードプロセッサユニット１１０のプライマリエントリに格納されたＰＣＢＩＤ＃２が、比較レジスタ１２１２にセットされたディスパッチ対象のＰＣＢＩＤ＃２と一致するため、ＰＣＢＩＤテーブル１２０２はＯＰＵ＃２を結果レジスタ１２１２に格納する。
【００６１】
図１３を参照すると、ＯＰＵ＃２のオフロードプロセッサユニット１１０にＰＣＢＩＤ＃２のパケット処理をディスパッチするため、ディスパッチレジスタ１２１１にＯＰＵ＃２が格納される。この例では、受信パケット処理として、受信を示す情報（Ｒｘ）が格納されている。Ｒｘキューレジスタ１２１５では、エントリ＃２のＰＣＢＩＤ＃２が掃き出され、後続のエントリがシフトする。ＰＣＢＩＤテーブル１２０２のＯＰＵ＃２のオフロードプロセッサユニット１１０に対応するセカンダリエントリには、ＰＣＢＩＤ＃２が格納される。
【００６２】
次に、本発明のディスパッチ処理の動作についてさらに詳細に説明する。
【００６３】
図３、８および１４を参照すると、本発明の通信制御装置では、同一のＰＣＢＩＤのパケット処理はなるべく同一のオフロードプロセッサユニット１１０へ一度にディスパッチする。このようにすれば、後述するように、オフロードプロセッサユニット１１０におけるＰＣＢの獲得が、ＰＣＢをＰＣＢメモリ１９１からいちいち読み出すのではなく、２つのローカルデータメモリ１１０６および１１０７の間でのバンク間コピーで済むためである。また、結果レジスタ１２１２において、示されたオフロードプロセッサユニット１１０が既に２個のディスパッチを受け付け処理中の場合、すなわちアイドル状態で無い場合は、Ｔｘキューレジスタ１２１４の１エントリをスキップして次のエントリを参照し、同様の操作を繰り返す。ただし、同一コネクションにおいては処理順序を保証しなければならないため、スキップした場合、先にスキップしたパケット処理のＰＣＢＩＤと等しいＰＣＢＩＤのパケット処理が現れた場合はさらにスキップする必要がある。スキップし続けた場合、８段あるＴｘキューレジスタ１２１４を全て参照した後、再度先頭に戻ってこの処理を繰り返す。Ｔｘキューレジスタ１２１４のリフィルは適宜行われる。
【００６４】
ステップＡ１において、プロセッサコントローラ１２１０は、Ｔｘキューレジスタのリードポインタを０にセットする。スケジューラプロセッサ１２０１は、Ｔｘキューレジスタのリードポインタが７であるか判別し(ステップＡ２)、７であれば、ステップＡ１に戻る。Ｔｘキューレジスタ１２１４のリードポインタが７でなければ、スケジューラプロセッサ１２０１は、そのリードポインタを用いてＴｘキューレジスタ１２１４を読み出す（ステップＡ３）。ステップＡ４において、スケジューラプロセッサ１２０１は、ディスパッチ要因（パケット処理）があるか否かを判別する。ディスパッチ要因（パケット処理）が無ければステップＡ１に戻る。ディスパッチ要因（パケット処理）があれば、スケジューラプロセッサ１２０１は、現在のリードポインタより前の全てのリードポインタを調べ、ディスパッチ要因（パケット処理）のＰＣＢＩＤと同一のＰＣＢＩＤがあるか否かを判別する（ステップＡ５）。同一のＰＣＢＩＤがあると判別した場合には、スケジューラプロセッサ１２０１はＴｘキューレジスタ１２１４のリードポインタをインクリメントしてステップＡ２に戻る。ステップＡ５において、同一のＰＣＢＩＤが無いと判別した場合、スケジューラプロセッサ１２０１は、Ｔｘキューレジスタ１２１４を読み出し（ステップＡ７）、読み出されたＰＣＢＩＤとＰＣＢＩＤテーブル１２０２のＰＣＢＩＤとを比較する（ステップＡ８）。ステップＡ９において、スケジューラプロセッサ１２０１は、この比較の結果、ディスパッチすべきオフロードプロセッサユニット１１０がヒットしたか否かを判別する。すなわち、スケジューラプロセッサ１２０１は、結果レジスタ１２１２にオフロードプロセッサユニット１１０の番号が格納されている否かにより、オフロードプロセッサユニット１１０がヒットしたか否かを判別する。
【００６５】
ステップＡ９において、オフロードプロセッサユニット１１０がヒットした場合は、スケジューラプロセッサ１２０１は、ヒットしたオフロードプロセッサユニット１１０がアイドル中であるか否かを判別する（ステップＡ１０）。ヒットしたオフロードプロセッサユニット１１０がアイドル中でなければ、ステップＡ６に移行する。ステップＡ１０において、ヒットしたオフロードプロセッサユニット１１０がアイドル中であれば、このオフロードプロセッサユニット１１０にパケット処理をディスパッチする（ステップＡ１１）。スケジューラプロセッサ１２０１は、ヒットした（ディスパッチした）オフロードプロセッサユニット１１０の２段目（セカンダリ）がアイドル中であるか否かを判別する（ステップＡ１２）。２段目がアイドル中で無ければ、ステップＡ１に戻る。２段目がアイドル中であれば、スケジューラプロセッサ１２０１は、Ｔｘキューレジスタ１２１４内に現在のＰＣＢＩＤと同一のＰＣＢＩＤを有するディスパッチ要因があるか否かを判別する（ステップＡ１３）。同一のＰＣＢＩＤを有するディスパッチ要因があれば、このディスパッチ要因もステップＡ１１でディスパッチしたオフロードプロセッサユニット１１０にディスパッチする（ステップＡ１４）。同一のＰＣＢＩＤを有するディスパッチ要因が無ければ、ステップＡ１に戻る。
【００６６】
ステップＡ９において、オフロードプロセッサユニット１１０がヒットしない場合、スケジューラプロセッサ１２０１は、アイドル中であるオフロードプロセッサユニット１１０があるか否かを判別する（ステップＡ１５）。アイドル中のオフロードプロセッサユニット１１０があれば、スケジューラプロセッサ１２０１は、ステップＡ１６において、１つまたは複数のアイドル中のオフロードプロセッサユニット１１０の任意のものに処理をディスパッチする。ステップＡ１５において、アイドル中のオフロードプロセッサユニット１１０が無いと判断されると、すなわち、複数のオフロードプロセッサユニット１１０のうちいずれのものもアイドル中でなければ、ステップＡ１に戻る。
【００６７】
なお、ここでは、Ｔｘキューレジスタ１２１４について説明したが、送信および受信のバランスを取るため、実際にはＴｘキューレジスタ１２１４とＲｘキューレジスタ１２１５の参照は交互に行われる。Ｒｘキューレジスタ１２１５を参照したディスパッチ処理も同様に行われる。
【００６８】
図１５を参照すると、図１４に示されるフローチャートに沿ってディスパッチをした場合のＲｘキューレジスタ１２１５の動作の一例が示される。前提条件として、ＯＰＵ＃３のオフロードプロセッサユニット１１０のみ、ＰＣＢＩＤ＃２が１個だけディスパッチされ、現在処理中であるとする。すなわち、ＰＣＢＩＤテーブル１２０２にはＯＰＵ＃３のプライマリのエントリにのみＰＣＢＩＤが、すなわち、ＰＣＢＩＤ＃２が格納されている。
【００６９】
状態１では、先頭のエントリ＃０としてＰＣＢＩＤ＃０が読み出され、ＰＣＢＩＤテーブル１２０２の全エントリとの比較の結果、ヒットするオフロードプロセッサユニット１１０が存在しない。したがって、アイドル状態の任意のオフロードプロセッサユニット１１０としてＯＰＵ＃０のオフロードプロセッサユニット１１０にディスパッチされる。また、Ｔｘキューレジスタ１２１４の後続に同一のＰＣＢＩＤとしてエントリ＃３にＰＣＢＩＤ＃０が存在しており、ＯＰＵ＃０のオフロードプロセッサユニット１１０は更にもう１個ディスパッチを受け入れることが可能であるから、エントリ＃３のＰＣＢＩＤ＃０をＯＰＵ＃０のオフロードプロセッサ１１０にディスパッチする。
【００７０】
状態２では、エントリ＃０のＰＣＢＩＤ＃１が読み出され、状態１と同様にしてＯＰＵ＃１のオフロードプロセッサユニット１１０にディスパッチされる。後続するエントリ＃３の同一ＰＣＢＩＤのＰＣＢＩＤ＃１もＯＰＵ＃１のオフロードプロセッサユニット１１０にディスパッチされる。
【００７１】
状態３において、エントリ＃０のＰＣＢＩＤ＃２が読み出され、ＰＣＢＩＤテーブルの全エントリとの比較の結果、ＯＰＵ＃３のオフロードプロセッサユニット１１０にヒットする。ＰＣＢＩＤ＃２のパケット処理は、ＯＰＵ＃３のオフロードプロセッサユニット１１０にディスパッチされる。状態３では、後続エントリにＰＣＢＩＤ＃２は格納されていないが、仮に格納されていても、この例では、既に１つのＰＣＢＩＤ＃２のパケット処理がＯＰＵ＃３のオフロードプロセッサユニットにディスパッチされていたため、これ以上ディスパッチすることはできない。
【００７２】
状態４では、エントリ＃０のＰＣＢＩＤ＃０が読み出されＰＣＢＩＤテーブルの全エントリと比較され、ＯＰＵ＃０のオフロードプロセッサユニット１１０にヒットするが、状態１で既に２個のパケット処理をディスパッチしており、この処理がまだ完了していないため、ＯＰＵ＃０のオフロードプロセッサユニット１１０へはこれ以上ディスパッチすることが出来ない。Ｔｘキューレジスタのリードポインタを進めエントリ＃１を読み出しても、このエントリ＃１は「リードポインタ以前に同じＰＣＢＩＤが存在する」という、図１４のフローチャートのステップＡ５のディスパッチルールのためこれもディスパッチすることは出来ない。この制限は同一のコネクションの処理順序を保証するためのものである。したがって、先頭から２エントリスキップしたエントリ＃２のＰＣＢＩＤ＃５が選択され、現状アイドルであるＯＰＵ＃２のオフロードプロセッサユニット１１０にディスパッチされる。
【００７３】
次に、送受信処理がディスパッチされたオフロードプロセッサユニット１１０の動作について詳細に説明する。
【００７４】
図３を参照すると、スケジューラプロセッサユニット１２０がオフロードプロセッサユニット１１０へディスパッチを行うと、ディスパッチキュー１１０３にパケット情報を格納するスケジューラプロセッサユニット１２０のパケット情報メモリ１２１７のアドレスがエンキューされる。ＤＭＡエンジン１１０４はスケジューラプロセッサユニット１２０のパケット情報メモリ１２１７からパケット情報を読み出し、ローカルデータメモリ１１０６および１１０７のうちの表バンクへストアする。パケット情報は、送信の場合はコネクション番号がセットされている。すなわち、パケット送信の場合は、ＰＣＢＩＤのみでパケット情報は無いが、送信または受信によらず、オフロードプロセッサユニット１１０はＰＣＢＩＤを得るためパケット情報メモリ１２１７にパケット情報を引き抜きにくるため、ＰＣＢＩＤ情報のみのパケット情報としてオフロードプロセッサユニット１１０に転送する。パケット受信の場合のパケット情報は、受信パケットに関する情報が６４バイトに集約されており、主にパケットのヘッダ情報、ハッシュサーチにより得られたＰＣＢＩＤ、パケットバッファのストア・アドレスなどが格納されている。
【００７５】
スケジューラプロセッサユニット１２０からのディスパッチを受けたディスパッチキュー１１０３からＰＣＢＩＤが通知されると、ＤＭＡエンジン１１０４は該当するＰＣＢをＰＣＢメモリ１９１からリードし、表バンクに展開する。
【００７６】
図３および４を参照すると、ＤＭＡエンジン１１０４はパケット情報中にセットされているＰＣＢＩＤから、さらにＰＣＢ本体をＤＭＡリードしてローカルデータメモリ１１０６および１１０７のうちの表バンクにストアする。パケット情報／ＰＣＢと、ネットワークプロセッサ１１０１が送受信処理に必要とする全ての情報とがローカルデータメモリ１１０６および１１０７にストアされた時点で、図５に示すディスパッチキューレジスタ１１０２１のプライマリバンクに相当するフィールドにディスパッチ完了通知をストアする。ディスパッチ完了通知は、具体的には、プライマリバリッドとプライマリＰＣＢＩＤとがディスパッチキューレジスタ１１０２１に書き込まれることで行われる。
【００７７】
なお、ＰＣＢの転送サイズを最適化するため、ホストがＰＣＢを生成する場合は、図１６で示されるＰＣＢデータ１１０６２の先頭にディスパッチ時のＤＭＡリードの際のデータ転送長をセットしておく。ＰＣＢデータ１１０６２は、図４に示されるローカルデータメモリ１１０６のＰＣＢを格納する領域１１０６２である。ＰＣＢメモリ１９１のメモリコントローラ１９０はＰＣＢデータを読み出すと同時にこの転送長を保持し、指定転送長に達したところでＤＭＡエンジンへのデータ転送を停止する。通常この転送長はネットワークプロセッサ１１０１における処理に必須となるＰＣＢデータのサイズをセットしておく。例外処理等で、さらに後続のＰＣＢデータが必要な場合は図６に示すＤＭＡエンジンコントロールレジスタ１１０２２により、ネットワークプロセッサ１１０１から直接ＤＭＡエンジン１１０４を操作することによりＰＣＢデータをリードすることが可能である。なお、転送サイズ値はネットワークプロセッサ１１０１によりいつでも書き換え可能であり、状況に応じたＰＣＢデータ転送が可能である。
【００７８】
ネットワークプロセッサ１１０１がプライマリバンクのＰＣＢへアクセスしパケットの送受信処理を実行中に、さらにスケジューラプロセッサユニット１２０からディスパッチを受けた場合、ＤＭＡエンジン１１０４はプライマリバンクと同様のパケット情報／ＰＣＢデータの転送処理をセカンダリバンクに対して行い、ディスパッチキューレジスタ１１０２１のセカンダリバンクに相当するフィールドにディスパッチの完了をセットする。ディスパッチ完了は、具体的には、セカンダリバリッドとセカンダリＰＣＢＩＤとがディスパッチキューレジスタ１１０２１に格納されることで行われる。ネットワークプロセッサ１１０１がプライマリバンクでの送受信処理を終えると図７に示すプロセス完了レジスタ１１０２３へ書き込むことによりバンクの切り替えが行われ、プライマリバンクとセカンダリバンクとが入れ替わる。セカンダリバンクとなった処理済みＰＣＢデータをＰＣＢメモリ１９１へ書き戻すため、ＤＭＡエンジン１１０４が自動的に起動され、ＰＣＢデータがＰＣＢメモリ１９１にＤＭＡ書き込みされる。同時にディスパッチキューレジスタ１１０２１もセカンダリの内容がプライマリへ移される。
【００７９】
図１７を参照すると、プライマリバンクの処理中に、次に処理すべきＰＣＢデータをＰＣＢメモリ１９１からセカンダリバンクへ転送している。
【００８０】
図１８を参照すると、プライマリバンクの処理が完了したことによりバンクを切り替えた時点では既にＰＣＢデータが存在しており、ＰＣＢデータ転送の遅延が隠蔽される。また、セカンダリバンクに移行したバンクのＰＣＢデータは現在のプライマリバンクの処理が行われている裏でＰＣＢメモリ１９１へ書き戻しが行われる。
【００８１】
図１９を参照すると、プライマリバンクおよびセカンダリバンク共に同一のＰＣＢＩＤがディスパッチされた場合は、プライマリバンク側の処理を終えるとバンクの切り替えをせず、セカンダリバンク側からプライマリバンク側へパケット情報のバンク間コピーが行われる。ＰＣＢデータはＰＣＢメモリ１９１から転送されるのではなく、プライマリバンクに既に存在するＰＣＢデータを使用し続ける。
【００８２】
図３および７を参照すると、バンク間コピーの間は、プロセス完了レジスタ１１０２３のビジービットがセットされ、ネットワークプロセッサ１１０１はこの間、ローカルデータメモリ１１０６および１１０７へのアクセスが禁じられる。図１９において、×印がバンク間コピー中はアクセス禁止であることを示している。
【００８３】
また、ネットワークプロセッサ１１０１が送受信処理中に現在処理中のＰＣＢと密接に関連する他ＰＣＢデータが必要となる場合がある。この場合、ネットワークプロセッサはＤＭＡエンジンコントロールレジスタ１１０２２により必要とされるＰＣＢＩＤを指定してＤＭＡ読み出しを行う。もし、指定ＰＣＢＩＤがセカンダリバンクにストア済みのＰＣＢＩＤと一致したならば、ＰＣＢメモリ１９１からＰＣＢデータを転送せず、図２０に示すとおり、セカンダリバンクに存在するＰＣＢデータをプライマリバンクに対しバンク間コピーを行う。
【００８４】
以上のように、本実施の形態では、通信制御装置１００内に複数のネットワークプロセッサ１１０を設け、コネクション毎に存在するコンテキスト情報をネットワークプロセッサ１１０１直近のローカルメモリ１１０６および１１０７にコピーすることにより、ＰＣＢデータへのアクセスの高速化を図り、さらにＰＣＢメモリ１９１でのアクセス競合を防ぐことができる。
【００８５】
また、本実施の形態では、ローカルメモリ１１０６および１１０７を多バンク構成とすることにより、セカンダリバンクに予めＰＣＢを読み出しておき、さらに処理を終えたＰＣＢデータの書き戻しもセカンダリバンクで行うことにより、ＰＣＢデータの転送遅延を防ぐことができる。
【００８６】
さらに、本実施の形態では、同一のＰＣＢがディスパッチされた場合や、セカンダリバンクに存在するＰＣＢデータをリードする場合などはローカルデータメモリ１１０６および１１０７の間でバンク間コピーを行うことにより、ＰＣＢメモリ１９１へのアクセス負荷を減らし、結果的にＰＣＢデータ転送の最適化、ネットワークプロセッサ１１０１の処理能力を効果的に上げることができる。
【００８７】
【発明の効果】
以上説明したように、本発明では、それぞれ送受信処理を行う複数の第１のプロセッサと、これらの第１のプロセッサに送受信処理をディスパッチする第２のプロセッサとを設けた。このため、ネットワークとの送受信処理を複数のプロセッサで行うことができ、送受信処理にかかる時間を削減することができる。
【００８８】
また、本発明では、第２のプロセッサが、複数の第１のプロセッサにおいて処理中の送受信処理を示すテーブルを持ち、新たに割り当てを行う送受信処理の単位が複数の第１のプロセッサに既に割り当てられているものと同一か否かを比較する比較手段を備えている。第２のプロセッサは、比較の結果、第１のプロセッサに既に割り当てられている送受信処理と同一の場合、この第１のプロセッサに新たな送受信処理をディスパッチする。このため、同一のコネクションに係る送受信処理を一貫性を保ってディスパッチすることができる。
【００８９】
さらに、本発明では、上記比較手段をハードウェアで構成した。これにより、通常長時間を費やすディスパッチの排他制御のための処理を、短時間で処理することができる。さらに、第２のプロセッサのプログラムの簡易化と高速化とが可能となり、その結果、高速ディスパッチが可能になる。
【００９０】
また、本発明では、第２のプロセッサは、キューの先頭部分を追い越し可能なシフトキュー化した送信キューレジスタおよび受信キューレジスタを備えている。このため、コネクション毎の排他制御を行い、かつ、ディスパッチ可能な送受信処理を先にディスパッチできる。すなわち、同一コネクションの処理順序を保証し、さらにアイドル状態のネットワーク・プロセッサを極力減らすことが可能となり、効率的なネットワーク処理の負荷分散を行うことが可能となる。このように、本発明では、ネットワーク・プロセッサへの負荷分散の最適化を図ることが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す図である。
【図２】本発明の通信制御装置の実施の形態を示す図である。
【図３】本発明のオフロードプロセッサユニット１１０の実施の形態を示す図である。
【図４】本発明のローカルデータメモリ１１０６を示す図である。
【図５】本発明のディスパッチキューレジスタ１１０２１を示す図である。
【図６】本発明のＤＭＡエンジンコントロールレジスタ１１０２２を示す図である。
【図７】本発明のプロセス完了レジスタ１１０２３を示す図である。
【図８】本発明のスケジューラプロセッサユニット１２０の実施の形態を示す図である。
【図９】本発明のディスパッチレジスタ１２１１を示す図である。
【図１０】本発明のＲｘキューレジスタ１２１５を示す図である。
【図１１】本発明のＯＰＵステイタスレジスタ１２１６を示す図である。
【図１２】本発明のディスパッチ処理を示す図である。
【図１３】本発明のディスパッチ処理を示す図である。
【図１４】本発明のディスパッチ処理の動作の流れを示す図である。
【図１５】本発明のディスパッチ処理を示す図である。
【図１６】本発明のＰＣＢデータ１１０６２を示す図である。
【図１７】本発明のコンテキスト情報の転送を示す図である。
【図１８】本発明のコンテキスト情報の転送を示す図である。
【図１９】本発明のコンテキスト情報の転送を示す図である。
【図２０】本発明のコンテキスト情報の転送を示す図である。
【符号の説明】
１００ 通信制御装置
１１０ オフロードプロセッサユニット
１２０ スケジューラプロセッサユニット
１３０ メディアアクセスコントローラ
１３１ パケット識別子
１４０ メモリコントローラ
１４１ パケットバッファ
１５０ Ｔｘキュー
１６０ Ｒｘキュー
１７０ ハッシュサーチエンジン
１８０ メモリコントローラ
１９０ メモリコントローラ
１２０１ スケジューラプロセッサ
１２０２ ＰＣＢＩＤテーブル
１２１０ プロセッサコントローラ
１２１１ ディスパッチレジスタ
１２１２ 比較レジスタ
１２１３ 結果レジスタ
１２１４ Ｔｘキューレジスタ
１２１５ Ｒｘキューレジスタ
１２１６ ＯＰＵステイタスレジスタ
１２１７ パケット情報メモリ
【発明の属する技術分野】
本発明は、通信制御装置に関し、特に、ネットワークとホストとの間に接続された通信制御装置に関する。
【０００２】
【従来の技術】
従来、ネットワークサーバはインターネット等の通信ネットワークの処理を行っている。インターネットでは通信プロトコルとしてＴｒａｎｓｍｉｓｓｉｏｎＣｏｎｔｒｏｌ Ｐｒｏｔｏｃｏｌ／Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ（ＴＣＰ／ＩＰ）を用いているが、このプロトコルを処理するための重負荷がネットワークサーバのホストにかかる。
【０００３】
この問題を解決するために、ホストとネットワークとの間に複数の通信制御装置を組み込み、ある程度のＴＣＰ／ＩＰ処理を通信制御装置側で実行させ、ホストの負荷を減らす方法がある。
【０００４】
【発明が解決しようとする課題】
従来の通信制御装置では、ネットワークとの送受信処理を単一のプロセッサで行っていたため、送受信処理に時間がかかるという問題があった。仮に、ネットワークとの送受信処理を複数のプロセッサに分散させて行わせたとしても、同一のコネクションの送受信処理が異なるプロセッサにディスパッチされると、リソースの競合回避やコヒーレンシ維持の処理を行う必要が生じ、その結果、処理が複雑になり遅延してしまうという問題がある。
【０００５】
また、ギガビットイーサネット（イーサネットは登録商標）などのような高速なネットワークと接続されていたり、通信制御装置が複数のポートを有している場合には、短時間でより多くのディスパッチを行う必要があり、ディスパッチ処理を高速に行う必要がある。
【０００６】
そこで、本発明の目的は、複数のプロセッサに送受信処理をディスパッチする通信制御装置を提供することにある。
【０００７】
また、本発明の他の目的は、同一のコネクションに係る送受信処理を一貫性を保ってディスパッチすることができる通信制御装置を提供することにある。
【０００８】
さらに、本発明の他の目的は、複数のプロセッサに送受信処理を高速にディスパッチすることができる通信制御装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明の通信制御装置は、ネットワークとこのネットワークを介して通信を行うホストとの間に接続された通信制御装置であって、前記ネットワークと前記ホストとの間のパケットの送受信処理を行う複数の第１のプロセッサと、この複数の第１のプロセッサに対して前記送受信処理の割り当てを行う第２のプロセッサとを含み、前記第２のプロセッサは、前記送受信処理の単位毎に該送受信処理を前期複数の第１のプロセッサに対し互いに排他的に割り当てることを特徴とする。
【００１０】
また、本発明の他の通信制御装置は、前記送受信処理の単位は送受信の識別子により判別されることを特徴とする。
【００１１】
さらに、本発明の他の通信制御装置は、前記第１のプロセッサが処理中の送受信処理を示すテーブルを含み、新たに割り当てを行う送受信処理の単位が前記複数の第１のプロセッサに既に割り当てられているものと同一か否かを比較することを特徴とする。
【００１２】
また、本発明の他の通信制御装置は、前記第２のプロセッサは後続のパケットに関する送受信処理のキューを格納するレジスタを含み、前記第２のプロセッサは前記キューを参照して前記送受信処理を前記複数の第１のプロセッサのいずれかに割り当てることを特徴とする。
【００１３】
さらに、本発明の他の通信制御装置は、前記第２のプロセッサは、割り当てた第１のパケット処理と同一の単位の送受信処理の第２のパケット処理が前記キュー内にある場合、前記第１および第２のパケット処理を連続して割り当て処理を行うことを特徴とする。
【００１４】
また、本発明の他の通信制御装置は、前記キュー内に前記第２のパケット処理より先行するが前記第１のパケット処理と送受信処理の単位が異なる第３のパケット処理がある場合、前記第２のパケット処理を前記第３のパケット処理を追い越して割り当て処理を行うことを特徴とする。
【００１５】
さらに、本発明の他の通信制御装置は、前記第２のプロセッサは、前記キュー内に同一単位の送受信処理に関するものが複数ある場合、当該単位の送受信処理に割り当てられている前記第１のプロセッサが受け付けることができるパケット処理の数の許容範囲内にあるとき、パケット処理の割り当てを行うことを特徴とする。
【００１６】
また、本発明の他の通信制御装置は、前記第２のプロセッサは、前記キュー内に同一単位の送受信処理に関するものが複数ある場合、これらの数が当該単位の送受信処理に割り当てられている前記第１のプロセッサが受け付けることができるパケット処理の数を超えたときには、前記キュー内の別の単位の送受信処理の割り当てを行うようにしたことを特徴とする。
【００１７】
さらに、本発明の他の通信制御装置は、前記キュー内のｋ（ｋは１以上の整数）番目のパケット処理が特定の前記第１のプロセッサに割り当てられた場合、該特定の前記第１のプロセッサがさらにｎ（ｎは１以上の整数）個のパケット処理の割り当てが可能であるとき、前記第２のプロセッサは、前記キュー内に前記ｋ番目のパケット処理と同一の送受信処理単位のパケット処理が（ｎ＋１）個以上含まれるならば前記ｋ番目のパケット処理に後続するｎ個のパケット処理を前記特定の第１のプロセッサに割り当て、前記キュー内に前記ｋ番目のパケット処理と同一の送受信処理のパケット処理がｎ個以下含まれるならば全てのパケット処理を前記特定の第１のプロセッサに割り当てることを特徴とする。
【００１８】
また、本発明の他の通信制御装置は、前記キュー内のｋ（ｋは２以上の整数）番目のパケット処理について前記第１のプロセッサに対する割り当てを行う場合、該ｋ番目のパケット処理の送受信処理の単位と前記キュー内の始めから（ｋ−１）番目のパケット処理の送受信処理の単位とが同一であるとき、該ｋ番目のパケット処理の割り当て処理は行わないことを特徴とする。
【００１９】
【発明の実施の形態】
次に本発明の通信制御装置の実施の形態について図面を参照して詳細に説明する。
【００２０】
図１を参照すると、本発明の通信制御装置１００を含むシステムは、少なくとも１つの中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＣＰＵ）１０、プロセッサバス２０、メモリコントローラ３０、ホストメモリ４０、入出力（Ｉ／Ｏ）コントローラ５０、Ｉ／Ｏバス６０、Ｉ／Ｏデバイス７０および通信制御装置１００を含む。
【００２１】
少なくとも１つのＣＰＵ１０は、プロセッサバス２０を介して、メモリコントローラ３０に接続されている。本実施の形態では、２つのＣＰＵ１０がプロセッサバス２０に接続されている。メモリコントローラ３０は、ＣＰＵ１０とホストメモリ４０とＩ／Ｏコントローラ５０との間の制御を行う。Ｉ／Ｏコントローラ５０にはＩ／Ｏバス６０を介して単一または複数のＩ／Ｏデバイス７０が接続されている。通信制御装置１００は、Ｉ／Ｏバス６０に接続されている。通信制御装置１００はイーサーネット（登録商標）などのＬｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ（ＬＡＮ）等のネットワークメディア１５０の制御を行う。通信制御装置１００もＩ／Ｏデバイスの一種である。以後、この基本システムにおけるＩ／Ｏバス６０より上位側を単純にホストという。
【００２２】
なお、このシステムは一例であり、本発明の通信制御装置は上位システムには依存しない。また例として挙げたシステムは、パーソナルコンピュータ、ワークステーションまたはサーバのシステムであってよい。この場合、Ｉ／Ｏバス６０はＰｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ（ＰＣＩ）バスまたはＰＣＩ−Ｘバスで構成してよい。ネットワークメディア１５０はイーサネット（登録商標）、ギガビットイーサネット（イーサネットは登録商標）や無線などのLANまたはインターネットであってよい。
【００２３】
図２を参照すると、通信制御装置１００は、Ｉ／Ｏバスコントローラ１０１、複数のオフロードプロセッサユニット（ＯＰＵ）１１０、スケジューラプロセッサユニット（ＳＰＵ）１２０、メディアアクセスコントローラ１３０、パケット識別子１３１、メモリコントローラ１４０、パケットバッファ１４１、Ｔｘキュー１５０、Ｒｘキュー１６０、ハッシュサーチエンジン１７０、メモリコントローラ１８０およびメモリコントローラ１９０を含む。
【００２４】
Ｉ／Ｏバスコントローラ１０１は、Ｉ／Ｏバス６０と通信制御装置１００との間のデータ転送を制御する。Ｉ／Ｏバスコントローラ１０１は、ＰＣＩコントローラであってよい。
【００２５】
メディアアクセスコントローラ１３０は、ギガビット・イーサネット（イーサネットは登録商標）などのネットワークメディアを制御し、ネットワーク１５１と通信制御装置１００との間のデータの送受信を行う。パケット識別子１３１は、受信パケットのヘッダ部を解析し、コネクションの特定に必要となる情報を抜き出す。ハッシュサーチエンジン１７０は、パケット情報のハッシュサーチを行う。
【００２６】
パケットバッファ１４１は、メモリコントローラ１４０を介して受信パケットおよび送信パケットを格納する。
【００２７】
Ｔｘキュー１５０は、ホストからの送信要求をキューイングする。Ｒｘキュー１６０は、ハッシュサーチの結果をキューイングする。スケジューラプロセッサユニット１２０は、Ｔｘキュー１５０およびＲｘキュー１６０の内容に基づいて送受信のスケジューリングを行う。
【００２８】
メモリコントローラ１８０は、Ｉ／Ｏバスコントローラ１０１および複数のＯＰＵの命令・データメモリ１８１に対する書き込み・読み出しを制御する。命令・データメモリ１８１は、通信制御装置１００内の各プロセッサの命令やデータなどを格納する。メモリコントローラ１９０は、ハッシュサーチエンジン１７０およびＯＰＵ１１０のＰＣＢメモリ１９１に対する書き込み・読み出しを制御する。ＰＣＢメモリ１９１は、ハッシュサーチ用のハッシュテーブルや、ホストによって生成されたそれぞれのコネクション固有のコンテキスト情報などを格納する。本実施の形態では、コンテキスト情報は、プロトコル・コントロール・ブロック（Ｐｒｏｔｏｃｏｌ Ｃｏｎｔｒｏｌ Ｂｌｏｃｋ：ＰＣＢ）である。ＰＣＢは、コネクション毎に生成され送受信に使用される。
【００２９】
複数のオフロードプロセッサユニット１１０の各々は、受信パケットのプロトコル解析およびホストメモリ４０へのデータ転送の起動や、送信データ転送の起動および送信処理などを行う。それぞれのオフロードプロセッサユニット１１０は、ネットワークプロセッサユニットを含む。
【００３０】
図３を参照すると、オフロードプロセッサユニット１１０は、ネットワークプロセッサ１１０１、プロセッサコントローラ１１０２、ディスパッチキュー１１０３、ＤＭＡエンジン１１０４、メモリコントローラ１１０５およびローカルデータメモリ１１０６および１１０７を含む。
【００３１】
ネットワークプロセッサ１１０１のプロセッサインタフェースはプロセッサコントローラ１１０２に接続されている。プロセッサコントローラ１１０２は、各種制御用レジスタを持ち、命令／データメモリ１８１を含む通信制御装置１００内のリソースにアクセスすることができる。
【００３２】
メモリコントローラ１１０５は、ネットワークプロセッサ１１０１のローカルデータメモリ１１０６および１１０７に対する書き込み・読み出しを制御する。ローカルデータメモリ１１０６および１１０７は、２バンク構成のデュアルポートメモリである。ローカルデータメモリ１１０６および１１０７の各々の一方のポートはメモリコントローラ１１０５を介してネットワークプロセッサ１１０１に接続され、他方のポートはＤＭＡエンジン１１０４に接続されている。ＤＭＡエンジン１１０４は、ＰＣＢメモリ１９１およびスケジューラプロセッサユニット１２０（のパケット情報メモリ１２１７）に接続されている。ＤＭＡエンジン１１０４は、プロセッサコントローラ１１０２を介してネットワークプロセッサ１１０１からも利用可能となっている。
【００３３】
図４を参照すると、ローカルデータメモリ１１０６は、パケット情報を格納する領域１１０６１およびＰＣＢを格納する領域１１０６２を有する。本実施の形態では、パケット情報は６４バイト、ＰＣＢは１６から１０２４バイトである。ローカルデータメモリ１１０７も同様の構成を有する。
【００３４】
再び図３を参照すると、ネットワークプロセッサ１１０１からアクセスされるローカルデータメモリ１１０６および１１０７は常に一方のみになるように制御される。すなわち、ローカルデータメモリ１１０６および１１０７のうちいずれか一方のバンクがネットワークプロセッサ１１０１からのアクセス対象となる。２つのバンクが同時にネットワークプロセッサ１１０１のアクセス対象となることはない。バンクの切り替えはハードウェアによって制御される。ネットワークプロセッサ１１０１はバンクの切り替えを意識する必要はない。具体的には、バンクの切替はメモリコントローラ１１０５により行われる。１つのディスパッチ処理が完了するとオフロードプロセッサユニット１１０は、プロセス完了レジスタ１１０２３に処理が完了した旨の情報を格納する。メモリコントローラ１１０５は、プロセス完了レジスタ１１０２３にディスパッチ処理完了が書き込まれると、バンクの切替を行う。
【００３５】
ＤＭＡエンジン１１０４は、スケジューラプロセッサユニット１２０からのディスパッチを受けたディスパッチキュー１１０３からＰＣＢＩＤが通知されると、該当するＰＣＢをＰＣＢメモリ１９１からリードし、ネットワークプロセッサ１１０１に現在接続されているローカルデータメモリ１１０６または１１０７のバンク（以後、表バンクまたはプライマリバンクという、ネットワークプロセッサ１１０１に現在接続されていないバンクを裏バンクまたはセカンダリバンクという）に展開する。
【００３６】
ディスパッチキュー１１０３は、本実施の形態では、ローカルデータメモリ１１０６および１１０７のバンク数に対応して２エントリで構成される。
【００３７】
プロセッサコントローラ１１０２は、ディスパッチキューレジスタ１１０２１、ＤＭＡエンジンコントロールレジスタ１１０２２およびプロセス完了レジスタ１１０２３を有している。
【００３８】
図５を参照すると、ディスパッチキューレジスタ１１０２１は、プライマリバンクおよびセカンダリバンクのそれぞれに対応するディスパッチ状況、送信／受信種別およびＰＣＢＩＤを格納している。ディスパッチキューレジスタ１１０２１は、ネットワークプロセッサ１１０１がアイドル状態のときにポーリングし続けるレジスタである。
【００３９】
図６を参照すると、ＤＭＡエンジンコントロールレジスタ１１０２２は、スタート／ビジー、リード／ライトのコマンド、転送サイズ、転送するＰＣＢのＩＤ、ＰＣＢデータのオフセットおよびローカルデータメモリ１１０６および１１０７のオフセットを格納している。
【００４０】
図７を参照すると、プロセス完了レジスタ１１０２３は、スタート／ビジーを格納している。
【００４１】
図８を参照すると、スケジューラプロセッサユニット１２０は、スケジューラプロセッサ１２０１、ＰＣＢＩＤテーブル１２０２およびプロセッサコントローラ１２１０を含む。
【００４２】
スケジューラプロセッサ１２０１は、プロセッサコントローラ１２１０に接続されている。プロセッサコントローラ１２１０は、ディスパッチレジスタ１２１１、比較レジスタ１２１２、結果レジスタ１２１３、Ｔｘキューレジスタ１２１４、Ｒｘキューレジスタ１２１５、ＯＰＵステイタスレジスタ１２１６およびパケット情報メモリ１２１７を含む。
【００４３】
図９を参照すると、ディスパッチレジスタ１２１１は、オフロードプロセッサユニット１１０へディスパッチするときに使用されるもので、送受信の区別、Ｑ．Ｅｎｔｒｙおよびディスパッチされるオフロードプロセッサユニット１１０のＩＤを格納している。Ｑ．Ｅｎｔｒｙは、パケット情報が格納されているパケット情報メモリ１２１７のアドレスを示すものである。
【００４４】
再び図８を参照すると、比較レジスタ１２１２は、これからディスパッチするパケット処理のＰＣＢＩＤを格納するもので、既にディスパッチされているパケット処理のＰＣＢＩＤの比較に使用される。結果レジスタ１２１３は、ＰＣＢＩＤの比較結果を格納する。Ｔｘキューレジスタ１２１４は、Ｔｘキュー１５０の先頭数エントリ分をスケジューラプロセッサ１２０１へ参照させるもので、シフトキュー構造となっている。Ｒｘキューレジスタ１２１５は、Ｒｘキュー１６０の先頭数エントリ分をスケジューラプロセッサ１２０１へ参照させるもので、シフトキュー構造となっている。ＯＰＵステイタスレジスタ１２１６は、オフロードプロセッサユニット１１０の現在のプロセス処理状態を示す。
【００４５】
図１０を参照すると、Ｒｘキューレジスタ１２１５は、本実施の形態では、Ｒｘキュー１６０の先頭８エントリが参照できるよう構成されている。Ｒｘキューレジスタ１２１５において、各エントリには１つのＰＣＢＩＤが格納されている。Ｔｘキューレジスタ１２１４も同様の構成を有する。本実施の形態では、Ｔｘキューレジスタ１２１４およびＲｘキューレジスタ１２１５のエントリ数をそれぞれ８としたが、それに限らず適宜設定してもよい。
【００４６】
図１１を参照すると、ＯＰＵステイタスレジスタ１２１６は、オフロードプロセッサユニット１１０の現在の状況を保持している。本実施の形態では、オフロードプロセッサユニット１１０の数を４個とし、一度に受け付けられるディスパッチの数を、プライマリとセカンダリの２個であるとする。ＯＰＵステイタスレジスタ１２１６は、各オフロードプロセッサユニット１１０に対して送信／受信のどちらのディスパッチが現在なされているかを示している。ＯＰＵステイタスレジスタ１２１６は、プライマリに対応する４つのエントリとセカンダリに対応する４つのエントリを含む。８つのエントリの各々には、「００」、「０１」または「１０」のいずれかが格納される。「００」は対応するオフロードプロセッサユニット１１０がアイドル中であることを示す。「０１」は対応するオフロードプロセッサユニット１１０が受信動作中であることを示す。「１０」は対応するオフロードプロセッサユニット１１０が送信動作中であることを示す。
【００４７】
ＯＰＵステイタスレジスタ１２１６は、各オフロードプロセッサユニット１１０の負荷状況を得るほかにも、複数のオフロードプロセッサユニット１１０全体で処理が送信または受信に偏るのを防ぐためにもスケジューラプロセッサユニット１２０がディスパッチするときに参照される。このような偏りを防ぐための制御は、例えば、本実施の形態では、２つのオフロードプロセッサユニット１１０を受信専用にし２つのオフロードプロセッサユニット１１０を送信専用に決めておき、これを満たすようにスケジューラプロセッサユニット１２０がディスパッチを行うようにすれば良い。
【００４８】
再び図８を参照すると、既にオフロードプロセッサユニット１１０へ、あるＰＣＢＩＤのパケット処理がディスパッチ済みの場合、同一のＰＣＢＩＤのディスパッチ要因（パケット処理）があるときは、該ディスパッチ要因を同じオフロードプロセッサユニット１１０へディスパッチする必要がある。このため、スケジューラプロセッサ１２０１は、現在オフロードプロセッサユニット１１０にディスパッチされているＰＣＢＩＤと、これからディスパッチしようとするＰＣＢＩＤを全比較し、一致するオフロードプロセッサユニット１１０にディスパッチ要因をディスパッチする。この比較に費やされる処理時間は、オフロードプロセッサユニット１１０の数とオフロードプロセッサユニット１１０が受け付け可能なディスパッチ数とに依存するが、スケジューラプロセッサユニット１２０のディスパッチ処理において、実行時間が最も必要とされる処理である。ところで、ネットワークポートを複数持つ通信制御装置においては、複数のポートから同時に送受信要求が発生することがある。本発明の通信制御装置は、図２に示すように、オフロードプロセッサユニット１１０を複数設けておりこれらの送受信要求のパケット処理をパラレルで実行する能力を有している。スケジューラプロセッサユニット１２０は、複数の送受信要求を複数のオフロードプロセッサユニット１１０で均等に処理するよう負荷分散を図りディスパッチする。ところが、通信制御装置は、スケジューラプロセッサユニット１２０を１つ備えている。すなわち、１つのスケジューラプロセッサユニット１２０がディスパッチ処理の全てを一手に請け負っている。本実施の形態では、ディスパッチ処理がスケジューラプロセッサユニット１２０においてシリアルになっており、スケジューラプロセッサユニット１２０が通信制御装置の性能のボトルネックとなる可能性がある。
【００４９】
このように最も処理時間を要し、また、性能にとってクリティカルなＰＣＢＩＤの比較処理を別途ハードウェアでサポートするために、スケジューラプロセッサユニット１２０にＰＣＢＩＤテーブル１２０２が設けられている。ＰＣＢＩＤテーブル１２０２は、スケジューラプロセッサ１２０１が各オフロードプロセッサユニット１１０にディスパッチしたパケット処理のＰＣＢＩＤを全て保持しており、オフロードプロセッサユニット１１０から処理完了が通知されると該当ＰＣＢＩＤをクリアする。ＰＣＢＩＤテーブル１２０２は、複数のオフロードプロセッサユニット１１０のそれぞれについてオフロードプロセッサユニット１１０のディスパッチキュー１１０３のエントリ数と同一数のエントリを有する。本実施の形態では、ディスパッチキュー１１０３のエントリ数が２であるため、各オフロードプロセッサユニット１１０についてプライマリおよびセカンダリの２エントリからなる。具体的には、比較レジスタ１２１２にディスパッチ対象パケット処理のＰＣＢＩＤをセットすると、コンパレータによりＰＣＢＩＤテーブル１２０２内のＰＣＢＩＤ値と比較レジスタ１２１２値とが全比較され、一致したオフロードプロセッサユニット１１０の番号が結果レジスタ１２１２に格納される。更に詳細には、ＰＣＢＩＤテーブル１２０２は、各エントリ毎に対応したコンパレータを有している。本実施の形態では、ＰＣＢＩＤテーブル１２０２は、オフロードプロセッサユニット１１０が４個で、各オフロードプロセッサユニット１１０のディスパッチキュー１１０３の深さがプライマリおよびセカンダリの２であるため、計８個のコンパレータを含む。比較レジスタ１２１２のＰＣＢＩＤがＰＣＢＩＤテーブル１２０２に入力されると、ＰＣＢＩＤテーブル１２０２の全てのエントリのＰＣＢＩＤと一度に比較され、ＰＣＢＩＤが一致したエントリのビットがセットされて返される。ハードウェアによる比較時間は１クロックで完了することから、スケジューラプロセッサユニット１２０のスケジューラプロセッサ１２０１のプログラムであれば数十ステップを費やすような負荷が大きい処理の実行時間を短縮することができる。
【００５０】
図１２を参照すると、本実施の形態のある時間のＰＣＢＩＤテーブル１２０２において、ＯＰＵ＃０のオフロードプロセッサユニット１１０にはＰＣＢＩＤ＃０のコネクションに関するパケット処理がプライマリにディスパッチされている。ＯＰＵ＃１のオフロードプロセッサユニット１１０には、ＰＣＢＩＤ＃１のコネクションに関するパケット処理がプライマリに、ＰＣＢＩＤ＃５のコネクションに関するパケット処理がセカンダリにそれぞれディスパッチされている。ＯＰＵ＃２のオフロードプロセッサユニット１１０にはＰＣＢＩＤ＃２のコネクションに関するパケット処理がプライマリにディスパッチされている。ＯＰＵ＃３のオフロードプロセッサユニット１１０には、ＰＣＢＩＤ＃３のコネクションに関するパケット処理がプライマリに、ＰＣＢＩＤ＃３のコネクションに関するパケット処理がセカンダリにそれぞれディスパッチされている。
【００５１】
パケット情報メモリ１２１７は、パケット情報を格納している。スケジューラプロセッサユニット１２０は、ネットワークプロセッサ１１０１からの要請によりパケット情報を転送する回路を有しており、パケット情報メモリ１２１７に格納されたパケット情報がオフロードプロセッサユニット１１０に転送される。
【００５２】
次に、本発明の動作について図面を参照して説明する。
【００５３】
まず、ホストからネットワーク１５０にパケットを送信する場合に送信処理要求がキューイングされるまでの動作について説明する。
【００５４】
図１を参照すると、ホストが通信制御装置１００に対して送信要求を送付する。この場合、通信のコネクション番号としてＰＣＢＩＤをＩ／Ｏバスコントローラ１０１へ送る。Ｉ／Ｏバスコントローラ１０１は、ＰＣＢＩＤをＴｘキュー１５０へ送る。Ｔｘキュー１５０は、送信要求をキューイングする。
【００５５】
次に、ホストがネットワークからパケットを受信する場合に受信処理要求がキューイングされるまでの動作について説明する。
【００５６】
図２を参照すると、ホストは、ＰＣＢメモリ１９１のハッシュテーブルに対しマッチングパタンとそれに対応するＰＣＢＩＤを事前に登録する。例えば、プロトコル種別がインターネットなどで使用されるＴＣＰであれば、ハッシュのマッチングパタンとして ソースおよびデスティネーションＩＰアドレスと、ソースおよびデスティネーションポートIDとをハッシュテーブルに登録しておく。これらプロトコルと登録すべきマッチングパタンのルールは通信制御装置１００の仕様として規定されるが、本発明とは直接関係はないため、詳細については割愛する。
【００５７】
メディアアクセスコントローラ１３０は、ネットワークからパケットを受信する。メディアアクセスコントローラ１３０は、自分が属する通信制御装置１００宛のパケットをネットワークから取り込む。メディアアクセスコントローラ１３０で受信したパケットは、パケット識別子１３１を通過し、パケットのプロトコル種別の解析と、マッチングパタンのルールに従い、マッチングパタンの抽出が行われる。抽出されたマッチングパタンはパケット情報として、ハッシュサーチエンジン１７０へ送られ、ＰＣＢメモリ１９１に登録されたハッシュテーブルに対してハッシュサーチが行われる。ハッシュサーチの結果、マッチングしなかった場合は未登録コネクションとして、マッチングした場合はコネクション識別を示すＰＣＢＩＤをパケット情報へ書き込み、Ｒｘキュー１６０にキューイングする。
【００５８】
次に、スケジューラプロセッサユニット１２０が送受信要求のパケット処理を複数のオフロードプロセッサユニット１１０にディスパッチする動作について説明する。
【００５９】
図８を参照すると、スケジューラプロセッサ１２０１は、Ｔｘキューレジスタ１２１４とＲｘキューレジスタ１２１５とをポーリングし、ディスパッチ要因の有無を確認する。Ｔｘキューレジスタ１２１４およびＲｘキューレジスタ１２１５はそれぞれＴｘキュー１５０およびＲｘキュー１６０の先頭数エントリを参照することが可能で、各エントリの追い越しが可能なシフトキューである。スケジューラプロセッサ１２０１は、Ｔｘキューレジスタ１２１４およびＲｘキューレジスタ１２１５のそれぞれのエントリを上から順に参照しディスパッチ処理を行う。スケジューラプロセッサユニット１２０は、複数のオフロードプロセッサユニット１１０による共有リソースの競合を防ぐために、同一のＰＣＢＩＤを有するパケット処理を異なるオフロードプロセッサユニット１１０へディスパッチしてはならない。これは、複数のオフロードプロセッサユニット１１０が各コネクションの処理を行うときに、ＰＣＢメモリ１９１内にあるコネクション毎の情報を保持するＰＣＢにアクセスする必要があるためである。このように、スケジューラプロセッサユニット１２０はディスパッチの排他性を保証しなければならない。既にオフロードプロセッサユニット１１０へ、あるＰＣＢＩＤのパケット処理がディスパッチ済みの場合、同一のＰＣＢＩＤのディスパッチ要因（パケット処理）があるときは、該ディスパッチ要因（パケット処理）を同じオフロードプロセッサユニット１１０へディスパッチする必要がある。このため、スケジューラプロセッサ１２０１は、現在オフロードプロセッサユニット１１０にディスパッチされているパケット処理のＰＣＢＩＤと、これからディスパッチしようとするパケット処理のＰＣＢＩＤを全比較し、一致するオフロードプロセッサユニット１１０にディスパッチ要因（パケット処理）をディスパッチする。
【００６０】
図１２に示される例では、比較レジスタ１２１２にセットされたディスパッチ対象のパケット処理のＰＣＢＩＤ＃２が、ＰＣＢＩＤテーブル１２０２の全エントリのＰＣＢＩＤと同時に比較される。ＯＰＵ＃２のオフロードプロセッサユニット１１０のプライマリエントリに格納されたＰＣＢＩＤ＃２が、比較レジスタ１２１２にセットされたディスパッチ対象のＰＣＢＩＤ＃２と一致するため、ＰＣＢＩＤテーブル１２０２はＯＰＵ＃２を結果レジスタ１２１２に格納する。
【００６１】
図１３を参照すると、ＯＰＵ＃２のオフロードプロセッサユニット１１０にＰＣＢＩＤ＃２のパケット処理をディスパッチするため、ディスパッチレジスタ１２１１にＯＰＵ＃２が格納される。この例では、受信パケット処理として、受信を示す情報（Ｒｘ）が格納されている。Ｒｘキューレジスタ１２１５では、エントリ＃２のＰＣＢＩＤ＃２が掃き出され、後続のエントリがシフトする。ＰＣＢＩＤテーブル１２０２のＯＰＵ＃２のオフロードプロセッサユニット１１０に対応するセカンダリエントリには、ＰＣＢＩＤ＃２が格納される。
【００６２】
次に、本発明のディスパッチ処理の動作についてさらに詳細に説明する。
【００６３】
図３、８および１４を参照すると、本発明の通信制御装置では、同一のＰＣＢＩＤのパケット処理はなるべく同一のオフロードプロセッサユニット１１０へ一度にディスパッチする。このようにすれば、後述するように、オフロードプロセッサユニット１１０におけるＰＣＢの獲得が、ＰＣＢをＰＣＢメモリ１９１からいちいち読み出すのではなく、２つのローカルデータメモリ１１０６および１１０７の間でのバンク間コピーで済むためである。また、結果レジスタ１２１２において、示されたオフロードプロセッサユニット１１０が既に２個のディスパッチを受け付け処理中の場合、すなわちアイドル状態で無い場合は、Ｔｘキューレジスタ１２１４の１エントリをスキップして次のエントリを参照し、同様の操作を繰り返す。ただし、同一コネクションにおいては処理順序を保証しなければならないため、スキップした場合、先にスキップしたパケット処理のＰＣＢＩＤと等しいＰＣＢＩＤのパケット処理が現れた場合はさらにスキップする必要がある。スキップし続けた場合、８段あるＴｘキューレジスタ１２１４を全て参照した後、再度先頭に戻ってこの処理を繰り返す。Ｔｘキューレジスタ１２１４のリフィルは適宜行われる。
【００６４】
ステップＡ１において、プロセッサコントローラ１２１０は、Ｔｘキューレジスタのリードポインタを０にセットする。スケジューラプロセッサ１２０１は、Ｔｘキューレジスタのリードポインタが７であるか判別し(ステップＡ２)、７であれば、ステップＡ１に戻る。Ｔｘキューレジスタ１２１４のリードポインタが７でなければ、スケジューラプロセッサ１２０１は、そのリードポインタを用いてＴｘキューレジスタ１２１４を読み出す（ステップＡ３）。ステップＡ４において、スケジューラプロセッサ１２０１は、ディスパッチ要因（パケット処理）があるか否かを判別する。ディスパッチ要因（パケット処理）が無ければステップＡ１に戻る。ディスパッチ要因（パケット処理）があれば、スケジューラプロセッサ１２０１は、現在のリードポインタより前の全てのリードポインタを調べ、ディスパッチ要因（パケット処理）のＰＣＢＩＤと同一のＰＣＢＩＤがあるか否かを判別する（ステップＡ５）。同一のＰＣＢＩＤがあると判別した場合には、スケジューラプロセッサ１２０１はＴｘキューレジスタ１２１４のリードポインタをインクリメントしてステップＡ２に戻る。ステップＡ５において、同一のＰＣＢＩＤが無いと判別した場合、スケジューラプロセッサ１２０１は、Ｔｘキューレジスタ１２１４を読み出し（ステップＡ７）、読み出されたＰＣＢＩＤとＰＣＢＩＤテーブル１２０２のＰＣＢＩＤとを比較する（ステップＡ８）。ステップＡ９において、スケジューラプロセッサ１２０１は、この比較の結果、ディスパッチすべきオフロードプロセッサユニット１１０がヒットしたか否かを判別する。すなわち、スケジューラプロセッサ１２０１は、結果レジスタ１２１２にオフロードプロセッサユニット１１０の番号が格納されている否かにより、オフロードプロセッサユニット１１０がヒットしたか否かを判別する。
【００６５】
ステップＡ９において、オフロードプロセッサユニット１１０がヒットした場合は、スケジューラプロセッサ１２０１は、ヒットしたオフロードプロセッサユニット１１０がアイドル中であるか否かを判別する（ステップＡ１０）。ヒットしたオフロードプロセッサユニット１１０がアイドル中でなければ、ステップＡ６に移行する。ステップＡ１０において、ヒットしたオフロードプロセッサユニット１１０がアイドル中であれば、このオフロードプロセッサユニット１１０にパケット処理をディスパッチする（ステップＡ１１）。スケジューラプロセッサ１２０１は、ヒットした（ディスパッチした）オフロードプロセッサユニット１１０の２段目（セカンダリ）がアイドル中であるか否かを判別する（ステップＡ１２）。２段目がアイドル中で無ければ、ステップＡ１に戻る。２段目がアイドル中であれば、スケジューラプロセッサ１２０１は、Ｔｘキューレジスタ１２１４内に現在のＰＣＢＩＤと同一のＰＣＢＩＤを有するディスパッチ要因があるか否かを判別する（ステップＡ１３）。同一のＰＣＢＩＤを有するディスパッチ要因があれば、このディスパッチ要因もステップＡ１１でディスパッチしたオフロードプロセッサユニット１１０にディスパッチする（ステップＡ１４）。同一のＰＣＢＩＤを有するディスパッチ要因が無ければ、ステップＡ１に戻る。
【００６６】
ステップＡ９において、オフロードプロセッサユニット１１０がヒットしない場合、スケジューラプロセッサ１２０１は、アイドル中であるオフロードプロセッサユニット１１０があるか否かを判別する（ステップＡ１５）。アイドル中のオフロードプロセッサユニット１１０があれば、スケジューラプロセッサ１２０１は、ステップＡ１６において、１つまたは複数のアイドル中のオフロードプロセッサユニット１１０の任意のものに処理をディスパッチする。ステップＡ１５において、アイドル中のオフロードプロセッサユニット１１０が無いと判断されると、すなわち、複数のオフロードプロセッサユニット１１０のうちいずれのものもアイドル中でなければ、ステップＡ１に戻る。
【００６７】
なお、ここでは、Ｔｘキューレジスタ１２１４について説明したが、送信および受信のバランスを取るため、実際にはＴｘキューレジスタ１２１４とＲｘキューレジスタ１２１５の参照は交互に行われる。Ｒｘキューレジスタ１２１５を参照したディスパッチ処理も同様に行われる。
【００６８】
図１５を参照すると、図１４に示されるフローチャートに沿ってディスパッチをした場合のＲｘキューレジスタ１２１５の動作の一例が示される。前提条件として、ＯＰＵ＃３のオフロードプロセッサユニット１１０のみ、ＰＣＢＩＤ＃２が１個だけディスパッチされ、現在処理中であるとする。すなわち、ＰＣＢＩＤテーブル１２０２にはＯＰＵ＃３のプライマリのエントリにのみＰＣＢＩＤが、すなわち、ＰＣＢＩＤ＃２が格納されている。
【００６９】
状態１では、先頭のエントリ＃０としてＰＣＢＩＤ＃０が読み出され、ＰＣＢＩＤテーブル１２０２の全エントリとの比較の結果、ヒットするオフロードプロセッサユニット１１０が存在しない。したがって、アイドル状態の任意のオフロードプロセッサユニット１１０としてＯＰＵ＃０のオフロードプロセッサユニット１１０にディスパッチされる。また、Ｔｘキューレジスタ１２１４の後続に同一のＰＣＢＩＤとしてエントリ＃３にＰＣＢＩＤ＃０が存在しており、ＯＰＵ＃０のオフロードプロセッサユニット１１０は更にもう１個ディスパッチを受け入れることが可能であるから、エントリ＃３のＰＣＢＩＤ＃０をＯＰＵ＃０のオフロードプロセッサ１１０にディスパッチする。
【００７０】
状態２では、エントリ＃０のＰＣＢＩＤ＃１が読み出され、状態１と同様にしてＯＰＵ＃１のオフロードプロセッサユニット１１０にディスパッチされる。後続するエントリ＃３の同一ＰＣＢＩＤのＰＣＢＩＤ＃１もＯＰＵ＃１のオフロードプロセッサユニット１１０にディスパッチされる。
【００７１】
状態３において、エントリ＃０のＰＣＢＩＤ＃２が読み出され、ＰＣＢＩＤテーブルの全エントリとの比較の結果、ＯＰＵ＃３のオフロードプロセッサユニット１１０にヒットする。ＰＣＢＩＤ＃２のパケット処理は、ＯＰＵ＃３のオフロードプロセッサユニット１１０にディスパッチされる。状態３では、後続エントリにＰＣＢＩＤ＃２は格納されていないが、仮に格納されていても、この例では、既に１つのＰＣＢＩＤ＃２のパケット処理がＯＰＵ＃３のオフロードプロセッサユニットにディスパッチされていたため、これ以上ディスパッチすることはできない。
【００７２】
状態４では、エントリ＃０のＰＣＢＩＤ＃０が読み出されＰＣＢＩＤテーブルの全エントリと比較され、ＯＰＵ＃０のオフロードプロセッサユニット１１０にヒットするが、状態１で既に２個のパケット処理をディスパッチしており、この処理がまだ完了していないため、ＯＰＵ＃０のオフロードプロセッサユニット１１０へはこれ以上ディスパッチすることが出来ない。Ｔｘキューレジスタのリードポインタを進めエントリ＃１を読み出しても、このエントリ＃１は「リードポインタ以前に同じＰＣＢＩＤが存在する」という、図１４のフローチャートのステップＡ５のディスパッチルールのためこれもディスパッチすることは出来ない。この制限は同一のコネクションの処理順序を保証するためのものである。したがって、先頭から２エントリスキップしたエントリ＃２のＰＣＢＩＤ＃５が選択され、現状アイドルであるＯＰＵ＃２のオフロードプロセッサユニット１１０にディスパッチされる。
【００７３】
次に、送受信処理がディスパッチされたオフロードプロセッサユニット１１０の動作について詳細に説明する。
【００７４】
図３を参照すると、スケジューラプロセッサユニット１２０がオフロードプロセッサユニット１１０へディスパッチを行うと、ディスパッチキュー１１０３にパケット情報を格納するスケジューラプロセッサユニット１２０のパケット情報メモリ１２１７のアドレスがエンキューされる。ＤＭＡエンジン１１０４はスケジューラプロセッサユニット１２０のパケット情報メモリ１２１７からパケット情報を読み出し、ローカルデータメモリ１１０６および１１０７のうちの表バンクへストアする。パケット情報は、送信の場合はコネクション番号がセットされている。すなわち、パケット送信の場合は、ＰＣＢＩＤのみでパケット情報は無いが、送信または受信によらず、オフロードプロセッサユニット１１０はＰＣＢＩＤを得るためパケット情報メモリ１２１７にパケット情報を引き抜きにくるため、ＰＣＢＩＤ情報のみのパケット情報としてオフロードプロセッサユニット１１０に転送する。パケット受信の場合のパケット情報は、受信パケットに関する情報が６４バイトに集約されており、主にパケットのヘッダ情報、ハッシュサーチにより得られたＰＣＢＩＤ、パケットバッファのストア・アドレスなどが格納されている。
【００７５】
スケジューラプロセッサユニット１２０からのディスパッチを受けたディスパッチキュー１１０３からＰＣＢＩＤが通知されると、ＤＭＡエンジン１１０４は該当するＰＣＢをＰＣＢメモリ１９１からリードし、表バンクに展開する。
【００７６】
図３および４を参照すると、ＤＭＡエンジン１１０４はパケット情報中にセットされているＰＣＢＩＤから、さらにＰＣＢ本体をＤＭＡリードしてローカルデータメモリ１１０６および１１０７のうちの表バンクにストアする。パケット情報／ＰＣＢと、ネットワークプロセッサ１１０１が送受信処理に必要とする全ての情報とがローカルデータメモリ１１０６および１１０７にストアされた時点で、図５に示すディスパッチキューレジスタ１１０２１のプライマリバンクに相当するフィールドにディスパッチ完了通知をストアする。ディスパッチ完了通知は、具体的には、プライマリバリッドとプライマリＰＣＢＩＤとがディスパッチキューレジスタ１１０２１に書き込まれることで行われる。
【００７７】
なお、ＰＣＢの転送サイズを最適化するため、ホストがＰＣＢを生成する場合は、図１６で示されるＰＣＢデータ１１０６２の先頭にディスパッチ時のＤＭＡリードの際のデータ転送長をセットしておく。ＰＣＢデータ１１０６２は、図４に示されるローカルデータメモリ１１０６のＰＣＢを格納する領域１１０６２である。ＰＣＢメモリ１９１のメモリコントローラ１９０はＰＣＢデータを読み出すと同時にこの転送長を保持し、指定転送長に達したところでＤＭＡエンジンへのデータ転送を停止する。通常この転送長はネットワークプロセッサ１１０１における処理に必須となるＰＣＢデータのサイズをセットしておく。例外処理等で、さらに後続のＰＣＢデータが必要な場合は図６に示すＤＭＡエンジンコントロールレジスタ１１０２２により、ネットワークプロセッサ１１０１から直接ＤＭＡエンジン１１０４を操作することによりＰＣＢデータをリードすることが可能である。なお、転送サイズ値はネットワークプロセッサ１１０１によりいつでも書き換え可能であり、状況に応じたＰＣＢデータ転送が可能である。
【００７８】
ネットワークプロセッサ１１０１がプライマリバンクのＰＣＢへアクセスしパケットの送受信処理を実行中に、さらにスケジューラプロセッサユニット１２０からディスパッチを受けた場合、ＤＭＡエンジン１１０４はプライマリバンクと同様のパケット情報／ＰＣＢデータの転送処理をセカンダリバンクに対して行い、ディスパッチキューレジスタ１１０２１のセカンダリバンクに相当するフィールドにディスパッチの完了をセットする。ディスパッチ完了は、具体的には、セカンダリバリッドとセカンダリＰＣＢＩＤとがディスパッチキューレジスタ１１０２１に格納されることで行われる。ネットワークプロセッサ１１０１がプライマリバンクでの送受信処理を終えると図７に示すプロセス完了レジスタ１１０２３へ書き込むことによりバンクの切り替えが行われ、プライマリバンクとセカンダリバンクとが入れ替わる。セカンダリバンクとなった処理済みＰＣＢデータをＰＣＢメモリ１９１へ書き戻すため、ＤＭＡエンジン１１０４が自動的に起動され、ＰＣＢデータがＰＣＢメモリ１９１にＤＭＡ書き込みされる。同時にディスパッチキューレジスタ１１０２１もセカンダリの内容がプライマリへ移される。
【００７９】
図１７を参照すると、プライマリバンクの処理中に、次に処理すべきＰＣＢデータをＰＣＢメモリ１９１からセカンダリバンクへ転送している。
【００８０】
図１８を参照すると、プライマリバンクの処理が完了したことによりバンクを切り替えた時点では既にＰＣＢデータが存在しており、ＰＣＢデータ転送の遅延が隠蔽される。また、セカンダリバンクに移行したバンクのＰＣＢデータは現在のプライマリバンクの処理が行われている裏でＰＣＢメモリ１９１へ書き戻しが行われる。
【００８１】
図１９を参照すると、プライマリバンクおよびセカンダリバンク共に同一のＰＣＢＩＤがディスパッチされた場合は、プライマリバンク側の処理を終えるとバンクの切り替えをせず、セカンダリバンク側からプライマリバンク側へパケット情報のバンク間コピーが行われる。ＰＣＢデータはＰＣＢメモリ１９１から転送されるのではなく、プライマリバンクに既に存在するＰＣＢデータを使用し続ける。
【００８２】
図３および７を参照すると、バンク間コピーの間は、プロセス完了レジスタ１１０２３のビジービットがセットされ、ネットワークプロセッサ１１０１はこの間、ローカルデータメモリ１１０６および１１０７へのアクセスが禁じられる。図１９において、×印がバンク間コピー中はアクセス禁止であることを示している。
【００８３】
また、ネットワークプロセッサ１１０１が送受信処理中に現在処理中のＰＣＢと密接に関連する他ＰＣＢデータが必要となる場合がある。この場合、ネットワークプロセッサはＤＭＡエンジンコントロールレジスタ１１０２２により必要とされるＰＣＢＩＤを指定してＤＭＡ読み出しを行う。もし、指定ＰＣＢＩＤがセカンダリバンクにストア済みのＰＣＢＩＤと一致したならば、ＰＣＢメモリ１９１からＰＣＢデータを転送せず、図２０に示すとおり、セカンダリバンクに存在するＰＣＢデータをプライマリバンクに対しバンク間コピーを行う。
【００８４】
以上のように、本実施の形態では、通信制御装置１００内に複数のネットワークプロセッサ１１０を設け、コネクション毎に存在するコンテキスト情報をネットワークプロセッサ１１０１直近のローカルメモリ１１０６および１１０７にコピーすることにより、ＰＣＢデータへのアクセスの高速化を図り、さらにＰＣＢメモリ１９１でのアクセス競合を防ぐことができる。
【００８５】
また、本実施の形態では、ローカルメモリ１１０６および１１０７を多バンク構成とすることにより、セカンダリバンクに予めＰＣＢを読み出しておき、さらに処理を終えたＰＣＢデータの書き戻しもセカンダリバンクで行うことにより、ＰＣＢデータの転送遅延を防ぐことができる。
【００８６】
さらに、本実施の形態では、同一のＰＣＢがディスパッチされた場合や、セカンダリバンクに存在するＰＣＢデータをリードする場合などはローカルデータメモリ１１０６および１１０７の間でバンク間コピーを行うことにより、ＰＣＢメモリ１９１へのアクセス負荷を減らし、結果的にＰＣＢデータ転送の最適化、ネットワークプロセッサ１１０１の処理能力を効果的に上げることができる。
【００８７】
【発明の効果】
以上説明したように、本発明では、それぞれ送受信処理を行う複数の第１のプロセッサと、これらの第１のプロセッサに送受信処理をディスパッチする第２のプロセッサとを設けた。このため、ネットワークとの送受信処理を複数のプロセッサで行うことができ、送受信処理にかかる時間を削減することができる。
【００８８】
また、本発明では、第２のプロセッサが、複数の第１のプロセッサにおいて処理中の送受信処理を示すテーブルを持ち、新たに割り当てを行う送受信処理の単位が複数の第１のプロセッサに既に割り当てられているものと同一か否かを比較する比較手段を備えている。第２のプロセッサは、比較の結果、第１のプロセッサに既に割り当てられている送受信処理と同一の場合、この第１のプロセッサに新たな送受信処理をディスパッチする。このため、同一のコネクションに係る送受信処理を一貫性を保ってディスパッチすることができる。
【００８９】
さらに、本発明では、上記比較手段をハードウェアで構成した。これにより、通常長時間を費やすディスパッチの排他制御のための処理を、短時間で処理することができる。さらに、第２のプロセッサのプログラムの簡易化と高速化とが可能となり、その結果、高速ディスパッチが可能になる。
【００９０】
また、本発明では、第２のプロセッサは、キューの先頭部分を追い越し可能なシフトキュー化した送信キューレジスタおよび受信キューレジスタを備えている。このため、コネクション毎の排他制御を行い、かつ、ディスパッチ可能な送受信処理を先にディスパッチできる。すなわち、同一コネクションの処理順序を保証し、さらにアイドル状態のネットワーク・プロセッサを極力減らすことが可能となり、効率的なネットワーク処理の負荷分散を行うことが可能となる。このように、本発明では、ネットワーク・プロセッサへの負荷分散の最適化を図ることが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す図である。
【図２】本発明の通信制御装置の実施の形態を示す図である。
【図３】本発明のオフロードプロセッサユニット１１０の実施の形態を示す図である。
【図４】本発明のローカルデータメモリ１１０６を示す図である。
【図５】本発明のディスパッチキューレジスタ１１０２１を示す図である。
【図６】本発明のＤＭＡエンジンコントロールレジスタ１１０２２を示す図である。
【図７】本発明のプロセス完了レジスタ１１０２３を示す図である。
【図８】本発明のスケジューラプロセッサユニット１２０の実施の形態を示す図である。
【図９】本発明のディスパッチレジスタ１２１１を示す図である。
【図１０】本発明のＲｘキューレジスタ１２１５を示す図である。
【図１１】本発明のＯＰＵステイタスレジスタ１２１６を示す図である。
【図１２】本発明のディスパッチ処理を示す図である。
【図１３】本発明のディスパッチ処理を示す図である。
【図１４】本発明のディスパッチ処理の動作の流れを示す図である。
【図１５】本発明のディスパッチ処理を示す図である。
【図１６】本発明のＰＣＢデータ１１０６２を示す図である。
【図１７】本発明のコンテキスト情報の転送を示す図である。
【図１８】本発明のコンテキスト情報の転送を示す図である。
【図１９】本発明のコンテキスト情報の転送を示す図である。
【図２０】本発明のコンテキスト情報の転送を示す図である。
【符号の説明】
１００ 通信制御装置
１１０ オフロードプロセッサユニット
１２０ スケジューラプロセッサユニット
１３０ メディアアクセスコントローラ
１３１ パケット識別子
１４０ メモリコントローラ
１４１ パケットバッファ
１５０ Ｔｘキュー
１６０ Ｒｘキュー
１７０ ハッシュサーチエンジン
１８０ メモリコントローラ
１９０ メモリコントローラ
１２０１ スケジューラプロセッサ
１２０２ ＰＣＢＩＤテーブル
１２１０ プロセッサコントローラ
１２１１ ディスパッチレジスタ
１２１２ 比較レジスタ
１２１３ 結果レジスタ
１２１４ Ｔｘキューレジスタ
１２１５ Ｒｘキューレジスタ
１２１６ ＯＰＵステイタスレジスタ
１２１７ パケット情報メモリ
Claims (10)
- ネットワークとこのネットワークを介して通信を行うホストとの間に接続された通信制御装置において、
前記ネットワークと前記ホストとの間のパケットの送受信処理を行う複数の第１のプロセッサ（１１０）と、
前記送受信処理の単位毎に該送受信処理を前記複数の第１のプロセッサに対し互いに排他的に割り当てる第２のプロセッサ（１２０）とを含み、
前記第２のプロセッサ（１２０）は、前記第１のプロセッサ（１１０）が送信若しくは受信いずれの処理を実行中であるかを示す情報を保持するステイタスレジスタを有し、
前記第２のプロセッサ（１２０）は、前記ステイタスレジスタの内容を参照して、前記複数の第１のプロセッサに対して前記送受信処理を割り当てることを特徴とする通信制御装置。 - 前記送受信処理の単位は送受信の識別子により判別されることを特徴とする請求項１記載の通信制御装置。
- 前記第１のプロセッサが処理中の送受信処理を示すテーブル（１２０２）を含み、新たに割り当てを行う送受信処理の単位が前記複数の第１のプロセッサに既に割り当てられているものと同一か否かを比較することを特徴とする請求項１記載の通信制御装置。
- ネットワークとこのネットワークを介して通信を行うホストとの間に接続された通信制御装置において、
前記ネットワークと前記ホストとの間のパケットの送受信処理を行う複数の第１のプロセッサ（１１０）と、
この複数の第１のプロセッサに対して前記送受信処理の割り当てを行う第２のプロセッサ（１２０）とを含み、
前記第２のプロセッサは後続のパケットに関する送受信処理のキューを格納するレジスタを含み、
前記第２のプロセッサは、前記キューを参照して前記送受信処理の単位毎に該送受信処理を前記複数の第１のプロセッサに対し互いに排他的に割り当てることを特徴とする通信制御装置。 - 前記第２のプロセッサは、割り当てた第１のパケット処理と同一の単位の送受信処理の第２のパケット処理が前記キュー内にある場合、前記第１および第２のパケット処理を連続して割り当て処理を行うことを特徴とする請求項４記載の通信制御装置。
- 前記キュー内に前記第２のパケット処理より先行するが前記第１のパケット処理と送受信処理の単位が異なる第３のパケット処理がある場合、前記第２のパケット処理を前記第３のパケット処理を追い越して割り当て処理を行うことを特徴とする請求項５記載の通信制御装置。
- 前記第２のプロセッサは、前記キュー内に同一単位の送受信処理に関するものが複数ある場合、当該単位の送受信処理に割り当てられている前記第１のプロセッサが受け付けることができるパケット処理の数の許容範囲内にあるとき、パケット処理の割り当てを行うことを特徴とする請求項４記載の通信制御装置。
- 前記第２のプロセッサは、前記キュー内に同一単位の送受信処理に関するものが複数ある場合、これらの数が当該単位の送受信処理に割り当てられている前記第１のプロセッサが受け付けることができるパケット処理の数を超えたときには、前記キュー内の別の単位の送受信処理の割り当てを行うようにしたことを特徴とする請求項４記載の通信制御装置。
- 前記キュー内のｋ（ｋは１以上の整数）番目のパケット処理が特定の前記第１のプロセッサに割り当てられた場合、該特定の前記第１のプロセッサがさらにｎ（ｎは１以上の整数）個のパケット処理の割り当てが可能であるとき、前記第２のプロセッサは、前記キュー内に前記ｋ番目のパケット処理と同一の送受信処理単位のパケット処理が（ｎ＋１）個以上含まれるならば前記ｋ番目のパケット処理に後続するｎ個のパケット処理を前記特定の第１のプロセッサに割り当て、前記キュー内に前記ｋ番目のパケット処理と同一の送受信処理のパケット処理がｎ個以下含まれるならば全てのパケット処理を前記特定の第１のプロセッサに割り当てることを特徴とする請求項４記載の通信制御装置。
- 前記キュー内のｋ（ｋは２以上の整数）番目のパケット処理について前記第１のプロセッサに対する割り当てを行う場合、該ｋ番目のパケット処理の送受信処理の単位と前記キュー内の始めから（ｋ−１）番目のパケット処理の送受信処理の単位とが同一であるとき、該ｋ番目のパケット処理の割り当て処理は行わないことを特徴とする請求項４記載の通信制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002152826A JP3849578B2 (ja) | 2002-05-27 | 2002-05-27 | 通信制御装置 |
| US10/417,146 US7472205B2 (en) | 2002-04-24 | 2003-04-17 | Communication control apparatus which has descriptor cache controller that builds list of descriptors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002152826A JP3849578B2 (ja) | 2002-05-27 | 2002-05-27 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003348183A JP2003348183A (ja) | 2003-12-05 |
| JP3849578B2 true JP3849578B2 (ja) | 2006-11-22 |
Family
ID=29770068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002152826A Expired - Fee Related JP3849578B2 (ja) | 2002-04-24 | 2002-05-27 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3849578B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4757300B2 (ja) * | 2006-03-31 | 2011-08-24 | 富士通株式会社 | ボリューム管理装置およびボリューム管理方法 |
| JP5136564B2 (ja) * | 2008-01-31 | 2013-02-06 | 富士通株式会社 | パケット処理装置およびパケット処理プログラム |
| JP5054716B2 (ja) * | 2009-02-20 | 2012-10-24 | 株式会社日立製作所 | 通信プロトコル処理回路、情報処理装置及び通信プロトコル処理方法 |
| US8014295B2 (en) * | 2009-07-14 | 2011-09-06 | Ixia | Parallel packet processor with session active checker |
-
2002
- 2002-05-27 JP JP2002152826A patent/JP3849578B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003348183A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1247168B1 (en) | Memory shared between processing threads | |
| US6532509B1 (en) | Arbitrating command requests in a parallel multi-threaded processing system | |
| US7472205B2 (en) | Communication control apparatus which has descriptor cache controller that builds list of descriptors | |
| US7269179B2 (en) | Control mechanisms for enqueue and dequeue operations in a pipelined network processor | |
| US5155854A (en) | System for arbitrating communication requests using multi-pass control unit based on availability of system resources | |
| US7653908B2 (en) | Grouping processors and assigning shared memory space to a group in a heterogeneous computer environment | |
| EP1242883B1 (en) | Allocation of data to threads in multi-threaded network processor | |
| US6876561B2 (en) | Scratchpad memory | |
| US7496699B2 (en) | DMA descriptor queue read and cache write pointer arrangement | |
| US6757768B1 (en) | Apparatus and technique for maintaining order among requests issued over an external bus of an intermediate network node | |
| US7689694B2 (en) | Process management apparatus, computer systems, distributed processing method, and computer program for avoiding overhead in a process management device | |
| US8874810B2 (en) | System and method for read data buffering wherein analyzing policy determines whether to decrement or increment the count of internal or external buffers | |
| US20060092934A1 (en) | System for protocol processing engine | |
| JP2003303134A (ja) | コンピュータ処理システム及びコンピュータで実行される処理方法 | |
| EP2618257A2 (en) | Scalable sockets | |
| JP2003248622A (ja) | 帯域幅を増加させるためのメモリシステム | |
| JPH05274252A (ja) | コンピュータシステムにおけるトランザクション実行方法 | |
| JP3757904B2 (ja) | 通信制御装置 | |
| JP3849578B2 (ja) | 通信制御装置 | |
| US20230012707A1 (en) | Methods and systems for exchanging network packets between host and memory module using multiple queues | |
| KR100215572B1 (ko) | 인터페이스 버퍼 제어 방법 및 장치 | |
| US9699107B2 (en) | Packet engine that uses PPI addressing | |
| CN117319328A (zh) | 一种基于riscv异构多核soc的报文处理系统 | |
| JPH01239665A (ja) | マルチプロセッサの負荷分散方式 | |
| IE901531A1 (en) | Method and means for arbitrating communication requests¹using a system control unit in a multiprocessing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060821 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |