KR20210001595A - 표시장치 및 이의 제조방법 - Google Patents

표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR20210001595A
KR20210001595A KR1020190077909A KR20190077909A KR20210001595A KR 20210001595 A KR20210001595 A KR 20210001595A KR 1020190077909 A KR1020190077909 A KR 1020190077909A KR 20190077909 A KR20190077909 A KR 20190077909A KR 20210001595 A KR20210001595 A KR 20210001595A
Authority
KR
South Korea
Prior art keywords
sub
pixel
electrode
trench
layer
Prior art date
Application number
KR1020190077909A
Other languages
English (en)
Inventor
유충근
김민기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190077909A priority Critical patent/KR20210001595A/ko
Publication of KR20210001595A publication Critical patent/KR20210001595A/ko

Links

Images

Classifications

    • H01L27/3246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • H01L51/504—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 서브 화소들 간에 간격을 최소화시키고, 발광 영역을 극대화시킬 수 있는 표시장치를 제공한다. 본 발명의 일 실시예에 따른 표시장치는 1 서브 화소 및 제2 서브 화소를 구비한 기판, 기판 상에 구비된 절연층, 절연층 상에 구비된 제1 전극, 제1 전극 상에 구비된 뱅크, 및 제1 서브 화소 및 제2 서브 화소 사이에 구비된 트렌치를 포함한다. 트렌치는 절연층 및 제1 전극에 형성된다.

Description

표시장치 및 이의 제조방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 영상을 표시하는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD, Liquid Crystal Display), 플라즈마표시장치(PDP, Plasma Display Panel), 퀀텀닷발광 표시장치 (QLED: Quantum dot Light Emitting Display), 유기발광 표시장치(OLED, Organic Light Emitting Display)와 같은 여러 가지 표시장치가 활용되고 있다.
최근에는 이와 같은 표시장치를 포함한 헤드 장착형 디스플레이(head mounted display)가 개발되고 있다. 헤드 장착형 디스플레이(Head Mounted Display, HMD)는 안경이나 헬멧 형태로 착용하여 사용자의 눈앞 가까운 거리에 초점이 형성되는 가상현실(Virtual Reality, VR) 또는 증강현실(Augmented Reality)의 안경형 모니터 장치이다. 이러한 헤드 장착형 디스플레이는 성능 향상을 위하여 화소 간격을 줄이고 발광 영역을 늘리는 것이 중요하다.
본 발명은 화소 간격을 줄일 수 있는 표시장치를 제공하는 것을 기술적 과제로 한다.
본 발명은 발광 영역을 늘릴 수 있는 표시장치를 제공하는 것을 다른 기술적 과제로 한다.
본 발명의 일 실시예에 따른 제1 서브 화소 및 제2 서브 화소를 구비한 기판, 기판 상에 구비된 절연층, 절연층 상에 구비된 제1 전극, 제1 전극 상에 구비된 뱅크, 및 제1 서브 화소 및 제2 서브 화소 사이에 구비된 트렌치를 포함한다. 트렌치는 절연층 및 제1 전극에 형성된다.
본 발명의 다른 실시예에 따른 표시장치의 제조방법은 기판 상에 절연층을 형성하는 단계, 절연층 상에 금속 물질을 형성하는 단계, 및 금속 물질 및 절연층에 식각 공정을 동시에 실시하여 트렌치를 형성하고, 제1 전극을 서브 화소 별로 패턴 형성하는 단계를 포함한다.
본 발명에 따르면, 제1 전극, 뱅크 및 절연층을 동시에 식각하여 트렌치를 형성함으로써, 비발광 영역을 최소화시킬 수 있다. 본 발명은 서브 화소들 사이의 간격을 최소화시킬 수 있다.
또한, 본 발명은 발광 영역을 최대화시킬 수 있다. 본 발명은 개구율을 극대화하여 전류 밀돌르 최소화시키고 소자 수명을 향상시킬 수 있다.
또한, 본 발명은 트렌치에 의하여 전하 생성층을 단절시킴으로써, 서브 화소들 사이의 간격을 줄이더라도 인접한 서브 화소 간에 누설 전류가 발생하지 않을 수 있다.
또한, 본 발명은 제2 전극이 트렌치 상에서 서로 연결되도록 형성됨으로써, 제1 전극의 측면이 트렌치에서 노출되더라도 제1 전극과 제2 전극이 합선되는 것을 방지할 수 있다.
또한, 본 발명은 발광층이 별도의 마스크를 사용하지 않고 복수의 서브 화소들에 일괄 증착될 수 있다.
위에서 언급된 본 발명의 효과 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다.
도 2는 제1 기판을 개략적으로 보여주는 평면도이다.
도 3은 서브 화소들의 제1 전극, 뱅크 및 트렌치를 개략적으로 보여주는 평면도이다.
도 4는 도 2의 I-I의 일 예를 보여주는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치에서 제1 전극, 발광층 및 제2 전극의 구성의 일 예를 구체적으로 도시한 단면도이다.
도 6은 도 4의 A영역을 보여주는 확대도이다.
도 7은 도 6의 변형된 실시예를 보여주는 확대도이다.
도 8은 본 발명의 일 실시예에 따른 표시장치의 제조방법을 보여주는 흐름도이다.
도 9a 내지 도 9h는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 보여주는 단면도들이다.
도 10a내지 도 10c는 본 발명의 또 다른 실시예에 따른 표시장치에 관한 것으로서, 이는 헤드 장착형 표시(HMD) 장치에 관한 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 발명의 기술적 사상 내에서 제 2 구성요소일 수도 있다.
본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
본 발명의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 발명에 따른 표시장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.
도 1는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시장치는 표시패널(100), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(210), 연성필름(220), 회로보드(230), 및 타이밍 제어부(240)를 포함한다.
표시패널(100)은 제1 기판(111)과 제2 기판(112)을 포함한다. 제2 기판(112)은 봉지 기판일 수 있다.
제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성된다. 화소들은 게이트 라인들과 데이터 라인들의 교차 구조에 의해 정의되는 영역에 마련된다.
화소들 각각은 박막 트랜지스터와 제1 전극, 발광층, 및 제2 전극을 구비하는 발광소자를 포함할 수 있다. 화소들 각각은 박막 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 유기발광소자에 소정의 전류를 공급한다. 이로 인해, 화소들 각각의 유기발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다. 화소들 각각의 구조에 대한 설명은 도 4를 결부하여 후술한다.
표시패널(100)은 화소들이 형성되어 화상을 표시하는 표시 영역과 화상을 표시하지 않는 비표시 영역으로 구분될 수 있다. 표시영역에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성될 수 있다. 비표시 영역에는 게이트 구동부 및 패드들이 형성될 수 있다.
게이트 구동부는 타이밍 제어부(240)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급한다. 게이트 구동부는 표시패널(100)의 표시 영역의 일측 또는 양측 바깥쪽의 비표시 영역에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 게이트 구동부는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 표시패널(100)의 표시 영역의 일측 또는 양측 바깥쪽의 비표시 영역에 부착될 수도 있다.
소스 드라이브 IC(210)는 타이밍 제어부(240)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 드라이브 IC(210)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터 라인들에 공급한다. 소스 드라이브 IC(210)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성필름(220)에 실장될 수 있다.
표시패널(100)의 비표시 영역에는 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(220)에는 패드들과 소스 드라이브 IC(210)를 연결하는 배선들, 패드들과 회로보드(160)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(220)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(220)의 배선들이 연결될 수 있다.
회로보드(230)는 연성필름(220)들에 부착될 수 있다. 회로보드(230)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(230)에는 타이밍 제어부(240)가 실장될 수 있다. 회로보드(230)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
타이밍 제어부(240)는 회로보드(230)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력받는다. 타이밍 제어부(240)는 타이밍 신호에 기초하여 게이트 구동부의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC(210)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(240)는 게이트 제어신호를 게이트 구동부에 공급하고, 소스 제어신호를 소스 드라이브 IC(210)들에 공급한다.
도 2는 제1 기판을 개략적으로 보여주는 평면도이고, 도 3은 서브 화소들의 제1 전극, 뱅크 및 트렌치를 개략적으로 보여주는 평면도이며, 도 4는 도 2의 I-I의 일 예를 보여주는 단면도이다. 도 5는 본 발명의 일 실시예에 따른 표시 장치에서 제1 전극, 발광층 및 제2 전극의 구성의 일 예를 구체적으로 도시한 단면도이다. 도 6은 도 4의 A영역을 보여주는 확대도이며, 도 7은 도 6의 변형된 실시예를 보여주는 확대도이다.
도 2 내지 도 6을 참조하면, 제1 기판(111)은 표시 영역(DA)과 비표시 영역(NDA)으로 구분되며, 비표시 영역(NDA)에는 패드들이 형성되는 패드 영역(PA)이 형성될 수 있다.
표시 영역(DA)에는 데이터 라인들, 데이터 라인들과 교차되는 게이트 라인들이 형성된다. 또한, 표시 영역(DA)에는 데이터 라인들과 게이트 라인들의 교차 영역에 매트릭스 형태로 화상을 표시하는 화소(P)들이 형성된다.
화소(P)들 각각은 제1 서브 화소(P1), 제2 서브 화소(P2) 및 제3 서브 화소(P3)를 포함할 수 있다. 제1 서브 화소(P1)는 적색 광을 방출하고, 제2 서브 화소(P2)는 녹색 광을 방출하고, 제3 서브 화소(P3)는 청색 광을 방출하도록 구비될 수 있지만, 반드시 그에 한정되는 것은 아니다. 화소들 각각은 백색(W)의 광을 발광하는 제4 서브 화소가 더 구비될 수 있다. 또한, 각각의 서브 화소(P1, P2, P3)의 배열 순서는 다양하게 변경될 수 있다.
서브 화소(P1, P2, P3)들 각각은 게이트 라인의 게이트 신호가 입력되면 데이터 라인의 데이터 전압에 따라 발광소자에 소정의 전류를 공급한다. 이로 인해, 서브 화소(P1, P2, P3)들 각각의 발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다. 또한, 전원 라인에는 전원 전압이 공급된다. 전원 라인은 서브 화소(P1, P2, P3)들 각각에 전원 전압을 공급한다.
이하에서는 도 3 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 서브 화소(P1, P2, P3)들의 구조를 보다 상세히 살펴본다.
도 3 내지 도 6을 참조하면, 제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 구동 트랜지스터(TFT), 절연층(115), 제1 전극(120), 발광층(130), 제2 전극(140), 봉지막(160), 컬러필터(170), 뱅크(150) 및 트렌치(T)가 형성된다.
제1 기판(111)은 유리 또는 플라스틱으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘 웨이퍼와 같은 반도체 물질로 이루어질 수도 있다. 제1 기판(111)은 투명한 재료로 이루어질 수도 있고 불투명한 재료로 이루어질 수도 있다.
본 발명의 일 실시예에 따른 표시장치는 발광된 광이 상부쪽으로 방출되는 상부 발광(top emission) 방식으로 이루질 수 있으나, 반드시 이에 한정되지 않는다. 본 발명의 일 실시예에 따른 표시장치가 발광된 광이 상부쪽으로 방출되는 상부 발광(top emission) 방식으로 이루어지는 경우, 제1 기판(111)은 투명한 재료뿐만 아니라 불투명한 재료가 이용될 수도 있다. 한편, 본 발명의 일 실시예에 따른 표시장치는 발광된 광이 하부쪽으로 방출되는 소위 하부 발광(bottom emission) 방식으로 이루어지는 경우, 제1 기판(111)은 투명한 재료가 이용될 수 있다.
제1 기판(111) 상에는 각종 신호 배선들, 박막 트랜지스터, 및 커패시터 등을 포함하는 회로 소자가 화소(P1, P2, P3) 별로 형성된다. 상기 신호 배선들은 게이트 배선, 데이터 배선, 전원 배선, 및 기준 배선을 포함하여 이루어질 수 있고, 상기 박막 트랜지스터는 스위칭 박막 트랜지스터, 구동 트랜지스터(TFT) 및 센싱 박막 트랜지스터를 포함하여 이루어질 수 있다.
상기 스위칭 박막 트랜지스터는 상기 게이트 배선에 공급되는 게이트 신호에 따라 스위칭되어 상기 데이터 배선으로부터 공급되는 데이터 전압을 상기 구동 박막 트랜지스터에 공급하는 역할을 한다.
구동 트랜지스터(TFT)는 상기 스위칭 박막 트랜지스터로부터 공급되는 데이터 전압에 따라 스위칭되어 상기 전원 배선에서 공급되는 전원으로부터 데이터 전류를 생성하여 제1 전극(120)에 공급하는 역할을 한다.
상기 센싱 박막 트랜지스터는 화질 저하의 원인이 되는 상기 구동 박막 트랜지스터의 문턱 전압 편차를 센싱하는 역할을 하는 것으로서, 상기 게이트 배선 또는 별도의 센싱 배선에서 공급되는 센싱 제어 신호에 응답하여 상기 구동 박막 트랜지스터의 전류를 상기 기준 배선으로 공급한다.
상기 커패시터는 구동 트랜지스터(TFT)에 공급되는 데이터 전압을 한 프레임 동안 유지시키는 역할을 하는 것으로서, 구동 트랜지스터(TFT)의 게이트 단자 및 소스 단자에 각각 연결된다.
절연층(115)은 구동 트랜지스터(TFT)를 포함한 회로 소자 상에 형성된다. 절연층(115)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있으나, 반드시 이에 한정되지는 않는다. 절연층(115)은 유기막, 예를 들어 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수도 있다. 또는 절연층(115)은 적어도 하나의 무기막 및 적어도 하나의 유기막으로 구성된 다중막으로 형성될 수도 있다.
제1 전극(120)은 절연층(115) 상에서 서브 화소(P1, P2, P3) 별로 패턴 형성된다. 제1 서브 화소(P1)에 하나의 제1 전극(121)이 형성되고, 제2 서브 화소(P2)에 다른 하나의 제1 전극(122)이 형성되고, 제3 서브 화소(P3)에 또 다른 하나의 제1 전극(123)이 형성된다.
제1 전극(120)은 구동 트랜지스터(TFT)와 연결된다. 구체적으로, 제1 전극(120)은 절연층(115)을 관통하는 컨택홀(CH)을 통해 구동 트랜지스터(TFT)의 소스 단자 또는 드레인 단자에 접속되어, 광을 발광시키기 위한 전압이 인가된다.
제1 전극(120)은 투명한 금속물질, 반투과 금속물질 및 반사율이 높은 금속물질 중 적어도 하나로 이루어질 수 있다.
표시장치가 상부 발광 방식으로 이루어지는 경우, 제1 전극(120)은 반사율이 높은 금속물질 또는 반사율이 높은 금속물질과 투명한 금속물질의 적층 구조로 이루어질 수 있다. 예컨대, 제1 전극(120)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), Ag 합금, 및 Ag 합금과 ITO의 적층 구조(ITO/Ag 합금/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. Ag 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu) 등의 합금일 수 있다.
표시장치가 하부 발광 방식으로 이루어지는 경우, 제1 전극(120)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 이러한 제1 전극(120)은 애노드 전극일 수 있다.
뱅크(150)는 제1 전극(120) 상에 형성되어, 복수의 서브 화소(P1, P2, P3) 각각에 발광 영역(EA)을 정의한다. 즉, 각각의 서브 화소(P1, P2, P3)에서 뱅크(150)가 형성되지 않고 제1 전극(120)이 노출된 영역이 발광 영역(EA)이 된다. 반면, 발광 영역(EA)을 제외한 영역은 비발광 영역이 된다.
뱅크(150)는 제1 전극(120)의 가장자리에 형성되어, 제1 전극(120)의 끝단에 전류가 집중되어 발광효율이 저하되는 문제가 발생하는 것을 방지할 수 있다.
한편, 본 발명의 일 실시예에 따른 뱅크(150)는 서브 화소(P1, P2, P3)들 사이에 형성된 트렌치(T)가 노출되도록 형성된다. 즉, 뱅크(150)는 서브 화소(P1, P2, P3)들 각각에 형성된 제1 전극(121, 122, 123) 각각의 상면 가장자리에 형성되나, 제1 전극(121, 122, 123) 각각의 측면에는 형성되지 않는다.
이러한 뱅크(150)는 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있으나, 반드시 이에 한정되지 않는다. 뱅크(150)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수도 있다.
트렌치(T)는 절연층(115), 제1 전극(120) 및 뱅크(150)에 형성된다. 트렌치(T)는 서브 화소(P1, P2, P3)들 사이에서 제1 전극(120) 및 뱅크(150)를 관통하고, 절연층(115)의 일부가 움푹하게 파이도록 형성될 수 있으나, 반드시 이에 한정되지 않는다. 트렌치(T)는 절연층(115)도 관통하도록 형성될 수도 있다. 이하에서 트렌치(T)는 설명의 편의를 위하여 제1 전극(120) 및 뱅크(150)를 관통하고, 절연층(115)이 파이거나 관통된 부분을 나타낸다.
보다 구체적으로, 트렌치(T)는 뱅크(150)의 상면으로부터 기판(111)을 향하는 방향으로 형성될 수 있다. 이러한 트렌치(T)는 제1 면(T1), 제2 면(T2) 및 제1 면(T1)과 제2 면(T2)을 연결하는 제3 면(T3)으로 이루어진다.
트렌치(T)의 제1 면(T1)은 하나의 서브 화소에 구비된 뱅크(151)의 측면(151a), 제1 전극(121)의 측면(121a) 및 절연층(115)의 제1 면(115a)으로 이루어질 수 있다. 트렌치(T)는 하나의 서브 화소에 구비된 뱅크(151)의 측면(151a)을 노출시키도록 형성될 수 있다. 또한, 트렌치(T)는 하나의 서브 화소에 구비된 제1 전극(121)의 측면(121a)을 노출시키도록 형성될 수 있다. 이때, 하나의 서브 화소에 구비된 제1 전극(121)은 측면(121a)이 상면(121b)의 가장자리에 형성된 뱅크(151)에 의하여 덮이지 않고 트렌치(T)에서 노출될 수 있다.
트렌치(T)의 제2 면(T2)은 상기 하나의 서브 화소와 인접하게 배치된 다른 하나의 서브 화소에 구비된 뱅크(152)의 측면(152a), 제1 전극(122)의 측면(122a) 및 절연층(115)의 제2 면(115b)으로 이루어질 수 있다. 트렌치(T)는 다른 하나의 서브 화소에 구비된 뱅크(152)의 측면(152a)을 노출시키도록 형성될 수 있다. 또한, 트렌치(T)는 다른 하나의 서브 화소에 구비된 제1 전극(122)의 측면(122a)을 노출시키도록 형성될 수 있다. 이때, 다른 하나의 서브 화소에 구비된 제1 전극(122)은 측면(122a)이 상면(122b)의 가장자리에 형성된 뱅크(152)에 의하여 덮이지 않고 트렌치(T)에서 노출될 수 있다.
트렌치(T)의 제3 면(T3)은 제1 면(T1)과 제2 면(T2) 사이에 구비되어, 제1 면(T1)과 제2 면(T2)을 연결한다. 트렌치(T)의 제3 면(T3)은 일단이 제1 면(T1)과 연결되고, 타단이 제2 면(T2)연결된다. 트렌치(T1)의 제3 면(T3)은 절연층(115)의 제1 면(115a)과 제2 면(115b)을 연결하는 제3 면(115c)으로 이루어질 수 있다.
본 발명의 일 실시예에 따른 트렌치(T)는 뱅크(150), 제1 전극(120) 및 절연층(115)을 동시에 식각하여 형성되는 것을 특징으로 한다.
구체적으로, 기판(111) 상에 절연층(115)을 형성하고, 절연층(115) 상에 제1 전극(120)을 이루는 금속 물질층을 형성한다. 이때, 제1 전극(120)을 이루는 금속 물질층은 서브 화소(P1, P2, P3) 별로 패턴 형성되는 것이 아니라, 복수의 서브 화소들(P1, P2, P3) 전체에 하나로 형성될 수 있다.
다음, 제1 전극(120)을 이루는 금속 물질 상에 뱅크(150)를 이루는 절연 물질층을 형성한다. 이때, 뱅크(150)를 이루는 절연 물질층은 발광 영역(EA)을 제외한 비발광 영역에 패턴 형성될 수 있다.
다음, 뱅크(150)를 이루는 절연 물질층, 제1 전극(120)을 이루는 금속 물질층 및 절연층(115)을 동시에 식각함으로써 트렌치(T)가 형성될 수 있다. 이와 함께, 제1 전극(121, 122, 123)은 서브 화소(P1, P2, P3) 별로 패턴 형성될 수 있다. 또한, 뱅크(150)는 서브 화소(P1, P2, P3)들에 구비된 제1 전극(121, 122, 123)들 각각의 상면 가장자리에 패턴 형성될 수 있다.
상술한 바와 같은 공정에 의하여 형성된 트렌치(T)는 서브 화소(P1, P2, P3)들에 형성된 제1 전극(121, 122, 123)들을 서로 이격시키면서, 제1 전극(121, 122, 123)들 각각의 측면을 노출시키게 된다.
이때, 트렌치(T)는 제1 전극(121, 122, 123)들 사이의 이격 거리(d1)와 동일한 폭(W)을 가질 수 있다. 구체적으로, 제1 서브 화소(P1)와 제2 서브 화소(P2) 사이에 구비된 트렌치(T)는 제1 서브 화소(P1)에 구비된 제1 전극(121)과 제2 서브 화소(P2)에 구비된 제1 전극(122) 사이의 이격 거리(d1)와 동일한 폭(W)을 가질 수 있다. 또한, 제2 서브 화소(P2)와 제3 서브 화소(P3) 사이에 구비된 트렌치(T)는 제2 서브 화소(P2)에 구비된 제1 전극(122)과 제3 서브 화소(P3)에 구비된 제1 전극(123) 사이의 이격 거리(d1)와 동일한 폭(W)을 가질 수 있다.
또한, 트렌치(T)는 서브 화소(P1, P2, P3)들에 형성된 뱅크(150)들을 서로 이격시키면서, 뱅크(150)들 각각의 측면을 노출시키게 된다.
이때, 트렌치(T)는 뱅크(150)들 사이의 이격 거리(d2)와 동일한 폭(W)을 가질 수 있다. 구체적으로, 제1 서브 화소(P1)와 제2 서브 화소(P2) 사이에 구비된 트렌치(T)는 제1 서브 화소(P1)에 구비된 뱅크(150)와 제2 서브 화소(P2)에 구비된 뱅크(150) 사이의 이격 거리(d2)와 동일한 폭(W)을 가질 수 있다. 또한, 제2 서브 화소(P2)와 제3 서브 화소(P3) 사이에 구비된 트렌치(T)는 제2 서브 화소(P2)에 구비된 뱅크(150)와 제3 서브 화소(P3)에 구비된 뱅크(150) 사이의 이격 거리(d2)와 동일한 폭(W)을 가질 수 있다.
트렌치(T)의 폭은 발광층(130)의 두께 및 증착 방식을 고려하여 결정될 수 있다. 발광층(130)이 제1 스택(131), 전하 생성층(132) 및 제2 스택(133)으로 이루어진 경우, 트렌치(T)는 제1 스택(131) 및 전하 생성층(132)이 트렌치(T)에서 단절되는 동시에 제2 스택(133)이 트렌치(T)에서 연결될 수 있는 폭을 가질 수 있다.
트렌치(T)의 폭(W)이 작게 형성되면, 인접한 서브 화소들의 전하 생성층(132)이 서로 연결될 수 있다. 구체적으로, 제1 서브 화소(P1)와 제2 서브 화소(P2) 사이에 트렌치(T)가 형성되고, 트렌치(T)에 발광층(130)의 제1 스택(131), 전하 생성층(132) 및 제2 스택(133)이 차례로 적층될 수 있다. 예를 들어, 트렌치(T)의 폭(W1)이 0.09㎛미만으로 작게 형성되면, 제1 서브 화소(P1)에 적층된 제1 스택(131a)과 제2 서브 화소(P2)에 적층된 제1 스택(131b)이 트렌치(T) 상부에서 서로 맞닿을 수 있다. 이로 인하여, 제1 스택(131) 상에 적층되는 전하 생성층(132)이 제1 서브 화소(P1)와 제2 서브 화소(P2)에서 서로 연결되어 인접한 서브 화소(P1, P2)들 간에 누설 전류가 발생할 수 있다.
제1 서브 화소(P1)에 적층된 제1 스택(131a)과 제2 서브 화소(P2)에 적층된 제1 스택(131b)이 트렌치(T) 상부에서 서로 맞닿지 않도록, 본 발명의 일 실시예에 따른 표시장치는 트렌치(T)의 폭(W)을 0.09㎛ 이상으로 형성할 수 있다.
반면, 트렌치(T)의 폭(W)이 크게 형성되면, 인접한 서브 화소들의 제2 전극(140)이 트렌치(T)에서 서로 연결되지 않고 단절될 수 있다. 예를 들어, 트렌치(T)의 폭(W)이 0.20㎛이상으로 크게 형성되면, 제1 서브 화소(P1)에 적층된 제2 전극(140)과 제2 서브 화소(P2)에 적층된 제2 전극(140)까지 트렌치(T)에 의하여 단절될 수 있다.
이때, 제1 서브 화소(P1)에 적층된 제2 전극(140)은 트렌치(T)의 제1 면(T1) 상에 형성될 수 있다. 제2 서브 화소(P2)에 적층된 제2 전극(140)은 트렌치(T)의 제2 면(T2) 상에 형성될 수 있다. 제1 서브 화소(P1)에 구비된 제1 전극(121)의 측면(121a)이 여전히 노출되어 있을 수 있으며, 이러한 경우, 제1 전극(121)의 측면(121a)과 제2 전극(140)이 접촉하여 합선(쇼트)가 발생할 수 있다. 또는, 제2 서브 화소(P2)에 구비된 제1 전극(121)의 측면(121b)이 여전히 노출되어 있을 수 있으며, 이러한 경우, 제1 전극(121)의 측면(121b)과 제2 전극(140)이 접촉하여 합선(쇼트)가 발생할 수 있다.
제1 서브 화소(P1)에 적층된 제2 전극(140)과 제2 서브 화소(P2)에 적층된 제2 전극(140)이 서로 연결될 수 있도록, 본 발명의 일 실시예에 따른 표시장치는 트렌치(T)의 폭(W)을 0.20㎛ 미만으로 형성할 수 있다.
한편, 도 4 및 도 6에서는 트렌치(T)가 절연층(115), 제1 전극(120) 및 뱅크(150)에 형성되는 것으로 도시하고 있으나, 반드시 이에 한정되지는 않는다. 본 발명의 다른 일 실시예에 따른 트렌치(T)는 도 7에 도시된 바와 같이 절연층(115) 및 제1 전극(120)에 형성될 수 있다. 구체적으로, 본 발명의 다른 일 실시예에 따른 트렌치(T)는 서브 화소(P1, P2, P3)들 사이에서 제1 전극(120)을 관통하고, 절연층(115)의 일부가 움푹하게 파이도록 형성될 수 있다. 이때, 트렌치(T)는 절연층(115)도 관통하도록 형성될 수도 있다. 즉, 본 발명의 다른 일 실시예에 따른 트렌치(T)는 설명의 편의를 위하여 제1 전극(120)을 관통하고, 절연층(115)이 파이거나 관통된 부분을 나타낼 수 있다.
보다 구체적으로, 본 발명의 다른 일 실시예에 따른 트렌치(T)는 제1 전극(120)의 상면으로부터 기판(111)을 향하는 방향으로 형성될 수 있다. 이러한 트렌치(T)는 제1 면(T1), 제2 면(T2) 및 제1 면(T1)과 제2 면(T2)을 연결하는 제3 면(T3)으로 이루어질 수 있다.
트렌치(T)의 제1 면(T1)은 하나의 서브 화소에 구비된 제1 전극(121)의 측면(121a) 및 절연층(115)의 제1 면(115a)으로 이루어질 수 있다. 즉, 트렌치(T)는 하나의 서브 화소에 구비된 제1 전극(121)의 측면(121a)을 노출시키도록 형성될 수 있다. 이때, 하나의 서브 화소에 구비된 제1 전극(121)은 측면(121a)이 상면(121b)의 가장자리에 형성된 뱅크(151)에 의하여 덮이지 않고 트렌치(T)에서 노출될 수 있다. 또한, 뱅크(151)는 제1 전극(121)의 상면(121b) 가장자리 일부를 노출시킬 수 있다.
트렌치(T)의 제2 면(T2)은 상기 하나의 서브 화소와 인접하게 배치된 다른 하나의 서브 화소에 구비된 제1 전극(122)의 측면(122a) 및 절연층(115)의 제2 면(115b)으로 이루어질 수 있다. 즉, 트렌치(T)는 다른 하나의 서브 화소에 구비된 제1 전극(122)의 측면(122a)을 노출시키도록 형성될 수 있다. 이때, 다른 하나의 서브 화소에 구비된 제1 전극(122)은 측면(122a)이 상면(122b)의 가장자리에 형성된 뱅크(152)에 의하여 덮이지 않고 트렌치(T)에서 노출될 수 있다. 또한, 뱅크(152)는 제1 전극(122)의 상면(122b) 가장자리 일부를 노출시킬 수 있다.
트렌치(T)의 제3 면(T3)은 제1 면(T1)과 제2 면(T2) 사이에 구비되어, 제1 면(T1)과 제2 면(T2)을 연결할 수 있다. 트렌치(T)의 제3 면(T3)은 일단이 제1 면(T1)과 연결되고, 타단이 제2 면(T2)과 연결될 수 있다. 트렌치(T1)의 제3 면(T3)은 절연층(115)의 제1 면(115a)과 제2 면(115b)을 연결하는 제3 면(115c)으로 이루어질 수 있다.
본 발명의 다른 일 실시예에 따른 트렌치(T)는 제1 전극(120) 및 절연층(115)을 동시에 식각하여 형성되는 것을 특징으로 할 수 있다.
예를 들어, 기판(111) 상에 절연층(115)을 형성하고, 절연층(115) 상에 제1 전극(120)을 이루는 금속 물질층을 형성할 수 있다. 이때, 제1 전극(120)을 이루는 금속 물질층은 서브 화소(P1, P2, P3) 별로 패턴 형성되는 것이 아니라, 복수의 서브 화소들(P1, P2, P3) 전체에 하나로 형성될 수 있다.
다음, 제1 전극(120)을 이루는 금속 물질층 및 절연층(115)을 동시에 식각함으로써 트렌치(T)가 형성될 수 있다. 이와 함께, 제1 전극(121, 122, 123)은 서브 화소(P1, P2, P3) 별로 패턴 형성될 수 있다.
다음, 제1 전극(121, 122, 123)들 각각의 상면 가장자리에 뱅크(150)가 패턴 형성될 수 있다.
또는, 다른 예를 들어, 뱅크(150)는 트렌치(T) 형성 전에 형성될 수도 있다. 구체적으로, 기판(111) 상에 절연층(115)을 형성하고, 절연층(115) 상에 제1 전극(120)을 이루는 금속 물질층을 형성할 수 있다. 이때, 제1 전극(120)을 이루는 금속 물질층은 서브 화소(P1, P2, P3) 별로 패턴 형성되는 것이 아니라, 복수의 서브 화소들(P1, P2, P3) 전체에 하나로 형성될 수 있다.
다음, 제1 전극(120)을 이루는 금속 물질 상에 뱅크(150)를 이루는 절연 물질층을 형성한다. 이때, 뱅크(150)를 이루는 절연 물질층은 발광 영역(EA)을 제외한 비발광 영역에 패턴 형성될 수 있다.
다음, 뱅크(150)를 이루는 절연 물질층, 제1 전극(120)을 이루는 금속 물질층 및 절연층(115)을 동시에 식각함으로써 트렌치(T)가 형성될 수 있다. 이와 함께, 제1 전극(121, 122, 123)은 서브 화소(P1, P2, P3) 별로 패턴 형성될 수 있다. 또한, 뱅크(150)는 서브 화소(P1, P2, P3)들에 구비된 제1 전극(121, 122, 123)들 각각의 상면 가장자리에 패턴 형성될 수 있다.
이때, 식각액에 따라, 뱅크(150)를 이루는 절연 물질층이 제1 전극(120)을 이루는 금속 물질층 보다 식각 속도가 빠를 수 있다. 이러한 경우, 뱅크(150)는 제1 전극(120) 보다 빠르게 식각되어, 도 7에 도시된 바와 같이 제1 전극(121, 122, 123)들 각각의 상면 가장자리 일부를 노출시킬 수 있다.
상술한 바와 같은 공정에 의하여 형성된 트렌치(T)는 서브 화소(P1, P2, P3)들에 형성된 제1 전극(121, 122, 123)들을 서로 이격시키면서, 제1 전극(121, 122, 123)들 각각의 측면을 노출시킬 수 있다.
이때, 트렌치(T)는 제1 전극(121, 122, 123)들 사이의 이격 거리(d1)와 동일한 폭(W)을 가질 수 있다. 구체적으로, 제1 서브 화소(P1)와 제2 서브 화소(P2) 사이에 구비된 트렌치(T)는 제1 서브 화소(P1)에 구비된 제1 전극(121)과 제2 서브 화소(P2)에 구비된 제1 전극(122) 사이의 이격 거리(d1)와 동일한 폭(W)을 가질 수 있다. 또한, 제2 서브 화소(P2)와 제3 서브 화소(P3) 사이에 구비된 트렌치(T)는 제2 서브 화소(P2)에 구비된 제1 전극(122)과 제3 서브 화소(P3)에 구비된 제1 전극(123) 사이의 이격 거리(d1)와 동일한 폭(W)을 가질 수 있다.
한편, 트렌치(T)는 뱅크(150)들 사이의 이격 거리(d2)보다 작은 폭(W)을 가질 수 있다. 구체적으로, 제1 서브 화소(P1)와 제2 서브 화소(P2) 사이에 구비된 트렌치(T)는 제1 서브 화소(P1)에 구비된 뱅크(150)와 제2 서브 화소(P2)에 구비된 뱅크(150) 사이의 이격 거리(d2) 보다 작은 폭(W)을 가질 수 있다. 또한, 제2 서브 화소(P2)와 제3 서브 화소(P3) 사이에 구비된 트렌치(T)는 제2 서브 화소(P2)에 구비된 뱅크(150)와 제3 서브 화소(P3)에 구비된 뱅크(150) 사이의 이격 거리(d2) 보다작은 폭(W)을 가질 수 있다.
트렌치(T)의 폭은 발광층(130)의 두께 및 증착 방식을 고려하여 결정될 수 있다. 발광층(130)이 제1 스택(131), 전하 생성층(132) 및 제2 스택(133)으로 이루어진 경우, 트렌치(T)는 제1 스택(131) 및 전하 생성층(132)이 트렌치(T)에서 단절되는 동시에 제2 스택(133)이 트렌치(T)에서 연결될 수 있는 폭을 가질 수 있다.
발광층(130)은 제1 전극(121, 122, 123) 상에 형성된다. 발광층(130)은 백색 광을 발광하는 백색 발광층일 수 있다. 이 경우, 발광층(130)은 서브 화소(P1, P2, P3)들에 공통적으로 형성되는 공통층일 수 있다.
발광층(130)은 도 4에 도시된 바와 같이 제1 색의 광을 발광하는 제1 스택(131), 제2 색의 광을 발광하는 제2 스택(133), 및 상기 제1 스택과 제2 스택 사이에 구비된 전하 생성층(132, Charge Generating Layer; CGL)을 포함한다.
제1 스택(131)은 제1 전극(121, 122, 123) 상에 구비된다. 제1 스택(131)은 제1 서브 화소(P1)에 형성된 제1 스택(131a) 및 인접한 제2 서브 화소(P2)에 형성된 제1 스택(131b)을 포함한다. 이때, 제1 서브 화소(P1)에 형성된 제1 스택(131a) 및 제2 서브 화소(P2)에 형성된 제1 스택(131b)은 도 4, 도 6 및 도 7에 도시된 바와 같이 트렌치(T)의 단차로 인하여 서로 단절된다.
그리고, 제1 서브 화소(P1)에 형성된 제1 스택(131a)은 트렌치(T)에서 노출된 제1 전극(121)의 측면(121a)을 덮는다. 제2 서브 화소(P2)에 형성된 제1 스택(131b)은 트렌치(T)에서 노출된 제1 전극(122)의 측면(122a)을 덮는다. 이에 따라, 제1 전극(121, 122)들은 측면(121a, 122a)이 보호되며, 서로 영향을 주지 않을 수 있다. 한편, 제1 서브 화소(P1)에 형성된 제1 스택(131a)과 제2 서브 화소(P2)에 형성된 제1 스택(131b)은 트렌치(T) 상부에서 서로 맞닿지 않는다.
상술한 바와 같은 제1 스택(131)은 제2 서브 화소(P2), 제3 서브 화소(P3) 및 제2 서브 화소(P2)와 제3 서브 화소(P3) 사이에 구비된 트렌치(T)에도 동일하게 형성될 수 있다.
이러한 제1 스택(131)은 도 5에 도시된 바와 같이 정공주입층(Hole Injecting Layer; HIL), 정공수송층(Hole Transporting Layer; HTL), 제1 색의 광을 발광하는 제1 발광층(Emitting Layer; EML1), 및 전자 수송층(Electron Transporting Layer; ETL)이 차례로 적층된 구조로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 제1 발광층(EML1)은 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 청색 광을 발광하는 청색 발광층 및 황색 광을 발광하는 황색 발광층 중 적어도 하나일 수 있으나, 반드시 이에 한정되는 것은 아니다.
전하 생성층(132)은 제1 스택(131) 상에 구비된다. 전하 생성층(132)은 제1 서브 화소(P1)에 형성된 전하 생성층(132a) 및 제2 서브 화소(P2)에 형성된 전하 생성층(132b)을 포함한다. 이때, 제1 서브 화소(P1)에 형성된 전하 생성층(132a) 및 제2 서브 화소(P2)에 형성된 전하 생성층(132c)은 도 4, 도 6 및 도 7에 도시된 바와 같이 트렌치(T)의 단차로 인하여 서로 단절된다.
한편, 제1 서브 화소(P1)에 형성된 전하 생성층(132a)과 제2 서브 화소(P2)에 형성된 전하 생성층(132b)은 트렌치(T) 상부에서 서로 맞닿지 않는다.
상술한 바와 같은 전하 생성층(132)은 제2 서브 화소(P2), 제3 서브 화소(P3) 및 제2 서브 화소(P2)와 제3 서브 화소(P3) 사이에 구비된 트렌치(T)에도 동일하게 형성될 수 있다.
이러한 전하 생성층(132)은 제1 스택(131)에 전자(electron)를 제공하기 위한 N형 전하 생성층 및 제2 스택(133)에 정공(hole)을 제공하기 위한 P형 전하 생성층이 적층된 구조로 이루어질 수 있다.
제2 스택(133)은 전하 생성층(132) 상에 구비된다. 제2 스택(133)은 정공수송층(HTL), 제2 색의 광을 발광하는 제2 발광층(EML2), 전자 수송층(ETL), 전자 주입층(Electron Injecting Layer; EIL)이 차례로 적층된 구조로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 제2 발광층(EML2)은 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 청색 광을 발광하는 청색 발광층 및 황색 광을 발광하는 황색 발광층 중 적어도 하나일 수 있으나, 반드시 이에 한정되는 것은 아니다.
다만, 제2 발광층(EML2)은 제1 발광층(EML1)과 상이한 색의 광을 발광할 수 있다. 예를 들어, 제1 발광층(EML1)은 청색 광을 발광하는 청색 발광층이고, 제2 발광층(EML2)은 황색 광을 발광하는 황색 발광층일 수 있다. 다른 예를 들어, 제1 발광층(EML1)은 청색 광을 발광하는 청색 발광층이고, 제2 발광층(EML2)은 적색 광을 발광하는 적색 발광층 및 녹색 광을 발광하는 녹색 발광층일 수 있다.
서브 화소(P1, P2, P3)들 각각의 전하 생성층(132)은 트렌치(T) 내부에서 서로 단절되므로, 인접한 서브 화소(P1, P2, P3)들 사이에서 전하 생성층(132)을 통해 전하가 이동하기 어렵다.
이와 같은 본 발명의 일 실시예에 따른 발광층(130)은 누설 전류로 인해 인접한 서브 화소(P1, P2, P3)가 영향을 받는 것을 최소화할 수 있다.
또한, 본 발명의 일 실시예에 따른 발광층(130)은 별도의 마스크를 사용하지 않고 복수의 서브 화소(P1, P2, P3)들에 일괄 증착될 수 있다.
한편, 본 발명의 일 실시예에 따른 표시패널(100)은 발광층(130)이 형성되면서, 트렌치(T) 내부에 에어 갭(Air Gap, AG)이 형성될 수 있다. 발광층(130)의 제1 스택(131)은 뱅크(150)의 상면에서 트렌치(T)의 측면(T1, T2)으로 꺽이는 곳에서 두껍게 형성될 수 있다. 보다 구체적으로, 뱅크(150)의 상면 및 트렌치(T)의 제1 측면(T1)의 경계부에서의 제1 스택(131)의 두께는 트렌치(T)의 제1 측면(T1) 또는 바닥면(T3)에서의 제1 스택(131)의 두께 보다 두껍게 형성될 수 있다. 또한 뱅크(150)의 상면 및 트렌치(T)의 제2 측면(T2)의 경계부에서의 제1 스택(131)의 두께는 트렌치(T)의 제2 측면(T2) 또는 바닥면(T3)에서의 제1 스택(131)의 두께 보다 두껍게 형성될 수 있다. 트렌치(T) 내부는 하부에서 상부로 갈수록 좁아지게 되고, 제1 스택(131) 상에 전하 생성층(132) 및 제2 스택(133)이 형성되면서 에어 갭(AG)이 형성될 수 있다.
본 발명의 일 실시예에 따른 표시패널(100)은 트렌치(T) 내부에 형성된 에어 갭(AG)을 통해 발광층(130)에서 트렌치(T)로 진행하는 광을 굴절시켜 전방으로 향할 수 있도록 할 수 있다. 본 발명의 일 실시예에 따른 표시패널(100)은 발광층(130)에서 발광된 광이 소실되는 것을 최소화시켜 광 효율을 향상시킬 수 있다.
제2 전극(140)은 발광층(130) 상에 형성된다. 제2 전극(140)은 서브 화소(P1, P2, P3)들에 공통적으로 형성되는 공통층일 수 있다.
이러한 제2 전극(140)은 투명한 금속물질, 반투과 금속물질 또는 반사율이 높은 금속물질로 이루어질 수 있다. 표시장치가 상부 발광 방식으로 이루어지는 경우, 제2 전극(140)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 표시장치가 하부 발광 방식으로 이루어지는 경우, 제2 전극(140)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), Ag 합금, 및 Ag 합금과 ITO의 적층 구조(ITO/Ag 합금/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. Ag 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu) 등의 합금일 수 있다. 이러한 제2 전극(140)은 캐소드 전극일 수 있다.
봉지막(160)은 제2 전극(140)을 덮도록 형성될 수 있다. 봉지막(160)은 발광층(130)과 제2 전극(140)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위하여, 봉지막(160)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
구체적으로, 봉지막(160)은 제1 무기막 및 유기막을 포함할 수 있다. 일 실시예에 있어서, 봉지막(160)은 제2 무기막을 더 포함할 수 있다.
제1 무기막은 제2 전극(140)을 덮도록 형성된다. 유기막은 제1 무기막 상에 형성되며, 이물들(particles)이 제1 무기막을 뚫고 발광층(130)과 제2 전극(140)에 투입되는 것을 방지하기 위해 충분한 길이로 형성되는 것이 바람직하다. 제2 무기막은 유기막을 덮도록 형성된다.
제1 및 제2 무기막들 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 및 제2 무기막들은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다. 유기막은 유기물을 사용하는 기상 증착(vapour deposition), 프린팅(printing), 슬릿 코팅(slit coating) 기법으로 형성될 수 있으나, 이에 제한되지 않으며, 유기막는 잉크젯(ink-jet) 공정으로 형성될 수도 있다.
컬러필터(170)는 봉지막(160) 상에 형성된다. 컬러필터(170)는 서브 화소(P1, P2, P3)들 각각에 대응되도록 배치된 제1 컬러필터(CF1), 제2 컬러필터(CF2) 및 제3 컬러필터(CF3)를 포함한다. 제1 컬러필터(CF1)는 적색 광을 투과시키는 적색 컬러필터일 수 있고, 제2 컬러필터(CF2)는 녹색 광을 투과시키는 녹색 컬러필터일 수 있으며, 제3 컬러필터(CF3)는 청색 광을 투과시키는 청색 컬러필터일 수 있다.
본 발명의 일 실시예에 따른 표시장치는 제1 전극(120), 뱅크(150) 및 절연층(115)을 동시에 식각하여 트렌치(T)를 형성하는 것을 특징으로 한다.
종래의 표시장치는 제1 전극(120)을 서브 화소(P1, P2, P3) 별로 패턴 형성한 후, 뱅크(150)를 형성한다. 이때, 뱅크(150)는 서브 화소(P1, P2, P3) 각각에 패턴 형성된 제1 전극(120)의 끝단을 덮도록 형성된다. 뱅크(150)는 제1 전극(120)의 상면 가장자리뿐만 아니라 제1 전극(120)의 측면도 덮도록 형성되며, 더 나아가, 절연층(115)의 상면까지 연장 형성된다. 이와 같이, 뱅크(150)가 제1 전극(120)뿐만 아니라 절연층(115)에까지 형성되면서, 비발광 영역이 증가하게 된다. 이에, 서브 화소(P1, P2, P3)들 간에 화소 간격은 뱅크(150)가 제1 전극(120)의 끝단을 덮고 더 연장되어 절연층(115)에 형성되는 영역까지 고려해야하기 때문에, 수치를 줄이는데 한계가 있다.
또한, 헤드 장착형 디스플레이와 같은 초고해상도가 요구되는 경우, 하나의 서브 화소의 발광 영역이 매우 작아지고 전류 밀도가 높아져서 소자 수명이 저하된다는 문제가 있다.
본 발명의 일 실시예에 따른 표시장치는 제1 전극(120), 뱅크(150) 및 절연층(115)을 동시에 식각하여 트렌치(T)를 형성하기 때문에, 뱅크(150)가 제1 전극(120)의 상면 가장자리에만 형성된다. 이에, 본 발명의 일 실시예에 따른 표시장치는 뱅크(150)가 제1 전극(120) 상면에서 더 연장되어 절연층(115)에 형성되지 않으므로, 비발광 영역을 최소화시킬 수 있다. 또한, 본 발명의 일 실시예에 따른 표시장치는 서브 화소(P1, P2, P3)들 사이의 간격을 최소화시킬 수 있다.
더 나아가, 본 발명의 일 실시예에 따른 표시장치는 비발광 영역을 최소화시키면서 발광 영역을 최대화시킬 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시장치는 개구율을 극대화하여 전류 밀도를 최소화시키고 소자 수명을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 표시장치는 트렌치(T)에 의하여 발광층(130)의 전하 생성층(132)이 단절될 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시장치는 서브 화소(P1, P2, P3)들 사이의 간격을 줄이더라도 인접한 서브 화소(P1, P2, P3)들 각각에 형성된 전하 생성층(132)이 서로 연결되지 않으므로, 인접한 서브 화소(P1, P2, P3)들 간에 누설 전류가 발생하지 않을 수 있다.
또한, 본 발명의 일 실시예에 따른 표시장치는 발광층(130)의 제2 스택(133)과 제2 전극(140)이 트렌치(T) 상에서 서로 연결되도록 형성된다. 이에 따라, 제1 전극(120)의 측면이 트렌치(T)에서 노출되더라도, 제1 전극(120)과 제2 전극(140)이 합선되는 것을 방지할 수 있다.
더 바람직하게, 본 발명의 일 실시예에 따른 표시장치는 발광층(130)의 제1 스택(131)이 제1 전극(120)의 상면뿐 아니라 트렌치(T)에서 노출된 제1 전극(120)의 측면까지 덮을 수 있다. 전기 전도도가 높은 전하 생성층(132)이 단절되어 트렌치(T) 내에 형성되더라도, 전하 생성층(132)과 제1 전극(120) 사이에 제1 스택(131)이 형성되어 있을 수 있다. 이에 따라, 전하 생성층(132)과 제1 전극(120)이 합선되는 것을 방지할 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시장치의 제조방법을 보여주는 흐름도이고, 도 9a 내지 도 9h는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 보여주는 단면도들이다.
먼저, 기판(111) 상에 회로 소자 및 절연층(115)을 형성한다(S801).
보다 구체적으로, 도 9a와 같이 기판(111) 상에 구동 박막 트랜지스터(TFT)를 형성한다.
그리고 나서, 구동 박막 트랜지스터(TFT) 상에 절연층(115)을 형성한다. 절연층(115)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있으나, 반드시 이에 한정되지는 않는다. 절연층(115)은 유기막, 예를 들어 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수도 있다. 또는 절연층(115)은 적어도 하나의 무기막 및 적어도 하나의 유기막으로 구성된 다중막으로 형성될 수도 있다.
다음, 제1 전극(120)을 이루는 물질(125)을 전면에 증착한다(S802).
보다 구체적으로, 도 9b와 같이 절연층(115) 상에 제1 전극(120)을 이루는 물질(125)을 전면에 증착한다. 이때, 제1 전극(120)을 이루는 물질(125)은 서브 화소(P1, P2, P3) 별로 컨택홀(CH)을 통해 구동 박막 트랜지스터(TFT)의 소스 단자 또는 드레인 단자에 접속된다.
제1 전극(120)을 이루는 물질(125)은 투명한 금속물질, 반투과 금속물질 또는 반사율이 높은 금속물질로 이루어질 수 있다. 표시장치(100)가 상부 발광 방식으로 이루어지는 경우, 제1 전극(120)을 이루는 물질(125)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), Ag 합금, 및 Ag 합금과 ITO의 적층 구조(ITO/Ag 합금/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. Ag 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu) 등의 합금일 수 있다. 표시장치(100)가 하부 발광 방식으로 이루어지는 경우, 제1 전극(120)을 이루는 물질(125)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다.
다음, 뱅크(150)를 이루는 물질(155)을 비발광 영역에 형성한다(S803).
보다 구체적으로, 도 9c와 같이 제1 전극(120)을 이루는 물질(125) 상에 뱅크(150)를 이루는 물질(155)을 형성한다. 이때, 뱅크(150)를 이루는 물질(155)은 발광 영역(EA)에서 제1 전극(120)을 이루는 물질(125)이 노출되도록 형성된다. 즉, 제1 전극(120)을 이루는 물질(125)은 비발광 영역에 패턴 형성된다.
뱅크(150)를 이루는 물질(155)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있으나, 반드시 이에 한정되지 않는다. 뱅크(125)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수도 있다.
다음, 트렌치(T)를 형성한다(S804).
보다 구체적으로, 도 9d와 같이 식각공정을 실시하여 절연층(115), 제1 전극(120) 및 뱅크(150)에 트렌치(T)를 형성한다. 트렌치(T)는 서브 화소(P1, P2, P3)들 사이에서 제1 전극(120) 및 뱅크(150)를 관통하고, 절연층(115)의 일부가 움푹하게 파이도록 형성될 수 있으나, 반드시 이에 한정되지 않는다. 트렌치(T)는 절연층(115)도 관통하도록 형성될 수도 있다.
본 발명의 일 실시예에 따른 표시패널(100)은 뱅크(150)를 이루는 물질(155), 제1 전극(120)을 이루는 물질(125) 및 절연층(115)을 한번에 건식 식각하여 트렌치(T)를 형성할 수 있다. 이와 동시에, 제1 전극(121, 122, 123)은 서브 화소(P1, P2, P3) 별로 패턴 형성될 수 있다. 또한, 뱅크(150)는 서브 화소(P1, P2, P3)들에 구비된 제1 전극(121, 122, 123)들 각각의 상면 가장자리에 패턴 형성될 수 있다.
이에 따라, 트렌치(T)는 서브 화소(P1, P2, P3)들에 형성된 제1 전극(121, 122, 123)들을 서로 이격시키면서, 제1 전극(121, 122, 123)들 각각의 측면을 노출시키게 된다.
또한, 트렌치(T)는 서브 화소(P1, P2, P3)들에 형성된 뱅크(150)들을 서로 이격시키면서, 뱅크(150)들 각각의 측면을 노출시키게 된다.
트렌치(T)는 0.09㎛ 내지 0.20㎛의 폭을 가지도록 형성될 수 있다. 트렌치(T)의 폭은 발광층(130)의 두께 및 증착 방식을 고려하여 결정될 수 있다.
제1 서브 화소(P1)와 제2 서브 화소(P2) 사이에 트렌치(T)가 형성되고, 트렌치(T)에 발광층(130)의 제1 스택(131), 전하 생성층(132) 및 제2 스택(133)이 차례로 적층될 수 있다. 이때, 트렌치(T)의 폭이 0.09㎛미만으로 작게 형성되면, 제1 서브 화소(P1)에 적층된 제1 스택(131a)과 제2 서브 화소(P2)에 적층된 제1 스택(131b)이 트렌치(T) 상부에서 서로 맞닿을 수 있다. 이로 인하여, 제1 스택(131) 상에 적층되는 전하 생성층(132)이 제1 서브 화소(P1)와 제2 서브 화소(P2)에서 서로 연결되어 인접한 서브 화소(P1, P2)들 간에 누설 전류가 발생할 수 있다.
제1 서브 화소(P1)에 적층된 제1 스택(131a)과 제2 서브 화소(P2)에 적층된 제1 스택(131b)이 트렌치(T) 상부에서 서로 맞닿지 않도록, 트렌치(T)는 0.09㎛ 이상의 폭을 가지도록 형성될 수 있다.
한편, 트렌치(T)의 폭이 0.20㎛이상으로 크게 형성되면, 제1 서브 화소(P1)에 적층된 제2 전극(140)과 제2 서브 화소(P2)에 적층된 제2 전극(140)까지 트렌치(T)에 의하여 단절될 수 있다.
이때, 제1 서브 화소(P1)에 적층된 제2 전극(140)은 트렌치(T)의 제1 면(T1) 상에 형성될 수 있다. 제2 서브 화소(P2)에 적층된 제2 전극(140)은 트렌치(T)의 제2 면(T2) 상에 형성될 수 있다. 제1 서브 화소(P1)에 구비된 제1 전극(121)의 측면(121a)이 여전히 노출되어 있을 수 있으며, 이러한 경우, 제1 전극(121)의 측면(121a)과 제2 전극(140)이 접촉하여 합선(쇼트)가 발생할 수 있다. 또는, 제2 서브 화소(P2)에 구비된 제1 전극(121)의 측면(121b)이 여전히 노출되어 있을 수 있으며, 이러한 경우, 제1 전극(121)의 측면(121b)과 제2 전극(140)이 접촉하여 합선(쇼트)가 발생할 수 있다.
제1 서브 화소(P1)에 적층된 제2 전극(140)과 제2 서브 화소(P2)에 적층된 제2 전극(140)이 서로 연결될 수 있도록, 트렌치(T)는 0.20㎛ 미만의 폭을 가지도록 형성될 수 있다.
다음, 발광층(130)을 형성한다(S805).
도 9e와 같이 제1 전극(120), 뱅크(150) 및 트렌치(T) 상에 발광층(130)을 형성한다. 보다 구체적으로, 제1 전극(120), 뱅크(150) 및 트렌치(T) 상에 제1 스택(131)을 형성한다. 제1 스택(131)은 증착 공정 또는 용액 공정으로 형성될 수 있다. 제1 스택(131)이 증착 공정으로 형성되는 경우, 증발 증착법(Evaporation)을 이용하여 형성될 수 있다. 이때, 제1 스택(131)은 서브 화소(P1, P2, P3)들 사이에서 트렌치(T)의 단차로 인하여 단절된다.
제1 스택(131)은 정공주입층(Hole Injecting Layer; HIL), 정공수송층(Hole Transporting Layer; HTL), 제1 색의 광을 발광하는 제1 발광층(Emitting Layer; EML1), 및 전자 수송층(Electron Transporting Layer; ETL)이 차례로 적층된 구조일 수 있다.
제1 발광층(EML1)은 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 청색 광을 발광하는 청색 발광층 및 황색 광을 발광하는 황색 발광층 중 적어도 하나일 수 있으나, 반드시 이에 한정되는 것은 아니다.
그리고 나서, 제1 스택(131) 상에 전하 생성층(132)을 형성한다. 이때, 전하 생성층(132)은 서브 화소(P1, P2, P3)들 사이에서 트렌치(T)의 단차로 인하여 단절된다.
전하 생성층(132)은 제1 스택(131)에 전자(electron)를 제공하기 위한 N형 전하 생성층 및 제2 스택(133)에 정공(hole)을 제공하기 위한 P형 전하 생성층이 적층된 구조로 이루어질 수 있다.
그리고 나서, 전하 생성층(132) 상에 제2 스택(133)을 형성한다. 제2 스택(133)은 증착 공정 또는 용액 공정으로 형성될 수 있다. 제2 스택(133)이 증착 공정으로 형성되는 경우, 증발 증착법(Evaporation)을 이용하여 형성될 수 있다. 이때, 제2 스택(133)은 서브 화소(P1, P2, P3)들 사이에서 서로 연결된다.
제2 스택(133)은 정공수송층(HTL), 제2 색의 광을 발광하는 제2 발광층(EML2), 전자 수송층(ETL), 전자 주입층(Electron Injecting Layer; EIL)이 차례로 적층된 구조로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 제2 발광층(EML2)은 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 청색 광을 발광하는 청색 발광층 및 황색 광을 발광하는 황색 발광층 중 적어도 하나일 수 있으나, 반드시 이에 한정되는 것은 아니다.
다만, 제2 발광층(EML2)은 제1 발광층(EML1)과 상이한 색의 광을 발광할 수 있다. 예를 들어, 제1 발광층(EML1)은 청색 광을 발광하는 청색 발광층이고, 제2 발광층(EML2)은 황색 광을 발광하는 황색 발광층일 수 있다. 다른 예를 들어, 제1 발광층(EML1)은 청색 광을 발광하는 청색 발광층이고, 제2 발광층(EML2)은 적색 광을 발광하는 적색 발광층 및 녹색 광을 발광하는 녹색 발광층일 수 있다.
다음, 제2 전극(140)을 형성한다(S806).
보다 구체적으로, 도 9f와 같이 발광층(130) 상에 제2 전극(140)을 형성한다. 제2 전극(140)은 스퍼터링법(sputtering)과 같은 물리적 기상 증착법(physics vapor deposition)으로 형성될 수 있다. 또는 제2 전극(140)은 증발 증착법(Evaporation)을 이용하여 형성될 수도 있다.
제2 전극(140)은 투명한 금속물질, 반투과 금속물질 또는 반사율이 높은 금속물질로 이루어질 수 있다. 표시장치가 상부 발광 방식으로 이루어지는 경우, 제2 전극(140)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 표시장치가 하부 발광 방식으로 이루어지는 경우, 제2 전극(140)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), Ag 합금, 및 Ag 합금과 ITO의 적층 구조(ITO/Ag 합금/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. Ag 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu) 등의 합금일 수 있다. 이러한 제2 전극(140)은 캐소드 전극일 수 있다.
다음, 봉지막(160)을 형성한다(S807).
보다 구체적으로, 도 9g와 같이 제2 전극(140) 상에 봉지막(160)을 형성한다. 봉지막(160)은 제1 무기막 및 유기막을 포함할 수 있다. 일 실시예에 있어서, 봉지막(160)은 제2 무기막을 더 포함할 수 있다.
제2 전극(140) 상에 제1 무기막을 형성한다. 그리고 나서, 제1 무기막 상에 유기막을 형성한다. 유기막은 이물들(particles)이 제1 무기막을 뚫고 발광층(130)과 제2 전극(140)에 투입되는 것을 방지하기 위해 충분한 두께로 형성되는 것이 바람직하다. 그리고 나서, 유기막 상에 제2 무기막을 형성한다.
제1 및 제2 무기막들 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 및 제2 무기막들은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다. 유기막는 유기물을 사용하는 기상 증착(vapour deposition), 프린팅(printing), 슬릿 코팅(slit coating) 기법으로 형성될 수 있으나, 이에 제한되지 않으며, 유기막는 잉크젯(ink-jet) 공정으로 형성될 수도 있다.
다음, 컬러필터(170)를 형성한다(S808).
보다 구체적으로, 도 9h와 같이 봉지막(160) 상에 컬러필터(170)를 형성한다. 컬러필터(170)는 제1 서브 화소(P1)에 대응되도록 배치된 제1 컬러필터(CF1), 제2 서브 화소(P2)에 대응되도록 배치된 제2 컬러필터(CF2) 및 제3 서브 화소(P3)에 대응되도록 배치된 제3 컬러필터(CF3)를 포함할 수 있다. 제1 컬러필터(CF1)는 적색 광을 투과시키는 적색 컬러필터일 수 있고, 제2 컬러필터(CF2)는 녹색 광을 투과시키는 녹색 컬러필터일 수 있으며, 제3 컬러필터(CF3)는 청색 광을 투과시키는 청색 컬러필터일 수 있다.
도 10a내지 도 10c는 본 발명의 또 다른 실시예에 따른 표시장치에 관한 것으로서, 이는 헤드 장착형 표시(HMD) 장치에 관한 것이다. 도 10a는 개략적인 사시도이고, 도 10b는 VR(Virtual Reality) 구조의 개략적인 평면도이고, 도 10c는 AR(Augmented Reality) 구조의 개략적인 단면도이다.
도 10a에서 알 수 있듯이, 본 발명에 따른 헤드 장착형 표시 장치는 수납 케이스(10), 및 헤드 장착 밴드(30)를 포함하여 이루어진다.
수납 케이스(10)는 그 내부에 표시 장치, 렌즈 어레이, 및 접안 렌즈 등의 구성을 수납하고 있다.
헤드 장착 밴드(30)는 수납 케이스(10)에 고정된다. 헤드 장착밴드(30)는 사용자의 머리 상면과 양 측면들을 둘러쌀 수 있도록 형성된 것을 예시하였으나, 이에 한정되지 않는다. 헤드 장착 밴드(30)는 사용자의 머리에 헤드 장착형 디스플레이를 고정하기 위한 것으로, 안경테 형태 또는 헬멧 형태의 구조물로 대체될 수 있다.
도 10b에서 알 수 있듯이, 본 발명에 따른 VR(Virtual Reality) 구조의 헤드 장착형 표시 장치는 좌안용 표시 장치(12)와 우안용 표시 장치(11), 렌즈 어레이(13), 및 좌안 접안 렌즈(20a)와 우안 접안 렌즈(20b)를 포함하여 이루어진다.
좌안용 표시 장치(12)와 우안용 표시 장치(11), 렌즈 어레이(13), 및 좌안 접안 렌즈(20a)와 우안 접안 렌즈(20b)는 전술한 수납 케이스(10)에 수납된다.
좌안용 표시 장치(12)와 우안용 표시 장치(11)는 동일한 영상을 표시할 수 있으며, 이 경우 사용자는 2D 영상을 시청할 수 있다. 또는, 좌안용 표시 장치(12)는 좌안 영상을 표시하고 우안용 표시장치(11)는 우안 영상을 표시할 수 있으며, 이 경우 사용자는 입체 영상을 시청할 수 있다. 좌안용 표시 장치(12)와 우안용 표시 장치(11) 각각은 전술한 도 1 내지 도 7에 따른 표시 장치로 이루어질 수 있다. 이때, 도 1 내지 도 7에서 화상이 표시되는 면에 해당하는 상측 부분, 예로서 컬러필터(170)이 상기 렌즈 어레이(13)와 마주하게 된다.
렌즈 어레이(13)는 좌안 접안 렌즈(20a)와 좌안용 표시 장치(12) 각각과 이격되면서 좌안 접안 렌즈(20a)와 좌안용 표시 장치(12) 사이에 구비될 수 있다. 즉, 렌즈 어레이(13)는 좌안 접안 렌즈(20a)의 전방 및 좌안용 표시 장치(12)의 후방에 위치할 수 있다. 또한, 렌즈 어레이(13)는 우안 접안 렌즈(20b)와 우안용 표시 장치(11) 각각과 이격되면서 우안 접안 렌즈(20b)와 우안용 표시 장치(11) 사이에 구비될 수 있다. 즉, 렌즈 어레이(13)는 우안 접안 렌즈(20b)의 전방 및 우안용 표시 장치(11)의 후방에 위치할 수 있다.
렌즈 어레이(13)는 마이크로 렌즈 어레이(Micro Lens Array)일 수 있다. 렌즈 어레이(13)는 핀홀 어레이(Pin Hole Array)로 대체될 수 있다. 렌즈 어레이(13)로 인해 좌안용 표시장치(12) 또는 우안용 표시장치(11)에 표시되는 영상은 사용자에게 확대되어 보일 수 있다.
좌안 접안 렌즈(20a)에는 사용자의 좌안(LE)이 위치하고, 우안 접안 렌즈(20b)에는 사용자의 우안(RE)이 위치할 수 있다.
도 10c에서 알 수 있듯이, 본 발명에 따른 AR(Augmented Reality) 구조의 헤드 장착형 표시 장치는 좌안용 표시 장치(12), 렌즈 어레이(13), 좌안 접안 렌즈(20a), 투과 반사부(14), 및 투과창(15)을 포함하여 이루어진다. 도 10c에는 편의상 좌안쪽 구성만을 도시하였으며, 우안쪽 구성도 좌안쪽 구성과 동일하다.
좌안용 표시 장치(12), 렌즈 어레이(13), 좌안 접안 렌즈(20a), 투과 반사부(14), 및 투과창(15)은 전술한 수납 케이스(10)에 수납된다.
좌안용 표시 장치(12)는 투과창(15)을 가리지 않으면서 투과 반사부(14)의 일측, 예로서 상측에 배치될 수 있다. 이에 따라서, 좌안용 표시 장치(12)가 투과창(15)을 통해 보이는 외부 배경을 가리지 않으면서 투과 반사부(14)에 영상을 제공할 수 있다.
좌안용 표시 장치(12)는 전술한 도 1 내지 도 7에 따른 표시 장치로 이루어질 수 있다. 이때, 도 1 내지 도 7에서 화상이 표시되는 면에 해당하는 상측 부분, 예로서 컬러필터(170)이 투과 반사부(14)와 마주하게 된다.
렌즈 어레이(13)는 좌안 접안 렌즈(20a)와 투과반사부(14) 사이에 구비될 수 있다.
좌안 접안 렌즈(20a)에는 사용자의 좌안이 위치한다.
투과 반사부(14)는 렌즈 어레이(13)와 투과창(15) 사이에 배치된다. 투과 반사부(14)는 광의 일부를 투과시키고, 광의 다른 일부를 반사시키는 반사면(14a)을 포함할 수 있다. 반사면(14a)은 좌안용 표시 장치(12)에 표시된 영상이 렌즈 어레이(13)로 진행하도록 형성된다. 따라서, 사용자는 투과층(15)을 통해서 외부의 배경과 좌안용 표시 장치(12)에 의해 표시되는 영상을 모두 볼 수 있다. 즉, 사용자는 현실의 배경과 가상의 영상을 겹쳐 하나의 영상으로 볼수 있으므로, 증강현실(Augmented Reality, AR)이 구현될 수 있다.
투과층(15)은 투과 반사부(14)의 전방에 배치되어 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
111: 기판 TFT: 구동 박막 트랜지스터
115: 절연층 120: 제1 전극
130: 발광층 131: 제1 스택
132: 전하 생성층 133: 제2 스택
140: 제2 전극 150: 뱅크
160: 봉지막 170: 컬러필터

Claims (22)

  1. 제1 서브 화소 및 제2 서브 화소를 구비한 기판;
    상기 기판 상에 구비된 절연층;
    상기 절연층 상에 구비된 제1 전극;
    상기 제1 전극 상에 구비된 뱅크; 및
    상기 제1 서브 화소 및 상기 제2 서브 화소 사이에 구비된 트렌치를 포함하고,
    상기 트렌치는 상기 절연층 및 상기 제1 전극에 형성되는 표시장치.
  2. 제1항에 있어서,
    상기 트렌치는 상기 제1 전극의 상면으로부터 상기 기판을 향하는 방향으로 형성되는 표시장치.
  3. 제1항에 있어서,
    상기 제1 서브 화소에 구비된 제1 전극 및 상기 제2 서브 화소에 구비된 제1 전극은 서로 이격되고,
    상기 트렌치는 상기 제1 서브 화소에 구비된 제1 전극의 측면 및 상기 제2 서브 화소에 구비된 제1 전극의 측면을 노출시키도록 형성되는 표시장치.
  4. 제3항에 있어서,
    상기 제1 서브 화소에 구비된 제1 전극과 상기 제2 서브 화소에 구비된 제1 전극의 이격 거리는 상기 트렌치의 폭과 동일한 표시장치.
  5. 제1항에 있어서,
    상기 뱅크는 상기 제1 서브 화소에 구비된 제1 전극 및 상기 제2 서브 화소에 구비된 제1 전극 각각의 가장자리 상에 구비되고, 상기 제1 서브 화소에 구비된 제1 전극의 측면 및 상기 제2 서브 화소에 구비된 제1 전극의 측면을 노출시키는 표시장치.
  6. 제1항에 있어서,
    상기 트렌치는 상기 뱅크에 더 형성되는 표시장치.
  7. 제6항에 있어서,
    상기 트렌치는 상기 뱅크의 상면으로부터 상기 기판을 향하는 방향으로 형성되는 표시장치.
  8. 제6항에 있어서,
    상기 제1 서브 화소에 구비된 뱅크 및 상기 제2 서브 화소에 구비된 뱅크는 서로 이격되고,
    상기 트렌치는 상기 제1 서브 화소에 구비된 뱅크의 측면 및 상기 제2 서브 화소에 구비된 뱅크의 측면을 노출시키도록 형성되는 표시장치.
  9. 제1항에 있어서,
    상기 뱅크는 상기 제1 전극이 형성된 영역 내에 구비되는 표시장치.
  10. 제1항에 있어서,
    상기 제1 전극 상에 구비되고, 제1 스택, 상기 제1 스택 상에 구비된 전하 생성층, 및 상기 전하 생성층 상에 구비된 제2 스택을 포함하는 발광층; 및
    상기 발광층 상에 구비된 제2 전극을 포함하는 표시장치.
  11. 제10항에 있어서,
    상기 제1 스택은 상기 제1 서브 화소와 상기 제2 서브 화소 사이에서 상기 트렌치에 의하여 단절되는 표시장치.
  12. 제11항에 있어서,
    상기 제1 스택은 상기 트렌치 내에서 노출된 제1 전극의 측면을 덮는 표시장치.
  13. 제10항에 있어서,
    상기 전하 생성층은 상기 제1 서브 화소와 상기 제2 서브 화소 사이에서 상기 트렌치에 의하여 단절되는 표시장치.
  14. 제10항에 있어서,
    상기 제2 스택은 상기 제1 서브 화소와 상기 제2 서브 화소 사이에서 서로 연결되는 표시장치.
  15. 제10항에 있어서,
    상기 제2 전극은 상기 제1 서브 화소와 상기 제2 서브 화소 사이에서 서로 연결되는 표시장치.
  16. 제10항에 있어서,
    상기 트렌치는 내부에 상기 발광층 및 상기 절연층으로 둘러싸인 에어갭이 형성되는 표시장치.
  17. 기판 상에 절연층을 형성하는 단계;
    상기 절연층 상에 금속 물질을 형성하는 단계; 및
    상기 금속 물질 및 상기 절연층에 식각 공정을 동시에 실시하여 트렌치를 형성하고, 제1 전극을 서브 화소 별로 패턴 형성하는 단계를 포함하는 표시장치의 제조 방법.
  18. 제17항에 있어서,
    상기 금속 물질 상에 뱅크를 형성하는 단계를 더 포함하고,
    상기 트렌치를 형성하는 단계는,
    상기 금속 물질, 싱기 절연층 및 상기 뱅크에 식각 공정을 동시에 실시하여 트렌치를 형성하는 단계를 포함하는 표시장치의 제조방법.
  19. 제18항에 있어서,
    상기 뱅크를 형성하는 단계는,
    상기 금속 물질이 서브 화소의 발광 영역에 대응되는 영역을 노출시키도록 패턴 형성하는 표시장치의 제조방법.
  20. 제17항에 있어서,
    상기 제1 전극 및 상기 트렌치 상에 제1 스택을 형성하는 단계;
    상기 제1 스택 상에 전하 생성층을 형성하는 단계; 및
    상기 전하 생성층 상에 제2 스택을 형성하는 단계를 더 포함하고,
    상기 제1 스택 및 상기 전하 생성층은 상기 트렌치에 의하여 단절되는 표시장치의 제조방법.
  21. 제20항에 있어서,
    상기 제1 스택은 상기 제1 전극의 측면을 덮는 표시장치의 제조방법.
  22. 제20항에 있어서,
    상기 제2 스택 상에 제2 전극을 형성하는 단계를 더 포함하고,
    상기 제2 전극은 상기 트렌치 상에서 연결되는 표시장치의 제조방법.
KR1020190077909A 2019-06-28 2019-06-28 표시장치 및 이의 제조방법 KR20210001595A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190077909A KR20210001595A (ko) 2019-06-28 2019-06-28 표시장치 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190077909A KR20210001595A (ko) 2019-06-28 2019-06-28 표시장치 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20210001595A true KR20210001595A (ko) 2021-01-06

Family

ID=74128724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190077909A KR20210001595A (ko) 2019-06-28 2019-06-28 표시장치 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20210001595A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022229775A1 (ja) * 2021-04-30 2022-11-03 株式会社半導体エネルギー研究所 表示装置
WO2023015488A1 (zh) * 2021-08-11 2023-02-16 京东方科技集团股份有限公司 显示基板及电子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022229775A1 (ja) * 2021-04-30 2022-11-03 株式会社半導体エネルギー研究所 表示装置
WO2023015488A1 (zh) * 2021-08-11 2023-02-16 京东方科技集团股份有限公司 显示基板及电子装置

Similar Documents

Publication Publication Date Title
CN112349752B (zh) 显示装置、用于制造显示装置的方法和头戴式显示器
KR20200082491A (ko) 표시장치
KR102626690B1 (ko) 표시장치, 그의 제조방법, 및 그를 포함한 헤드 장착형 디스플레이
KR102631731B1 (ko) 표시장치 및 이의 제조방법
US20230403901A1 (en) Light emitting display device having a trench between pixels
US11917846B2 (en) Display device having an oxide insulating film between subpixels and method for manufacturing the same
US10763309B2 (en) Display device
CN111223891B (zh) 显示装置
KR102630000B1 (ko) 표시장치
JP2018098188A (ja) 発光表示装置及びその製造方法
KR20210001595A (ko) 표시장치 및 이의 제조방법
KR102640476B1 (ko) 표시장치 및 이의 제조방법
TWI703724B (zh) 顯示裝置
KR102663872B1 (ko) 표시장치 및 이의 제조방법
KR20210040519A (ko) 표시장치
US20240164135A1 (en) Display device and method for manufacturing the same
KR102665230B1 (ko) 표시장치
KR102622791B1 (ko) 표시장치
GB2588295A (en) Display device and method for manufacturing the same
KR20210084877A (ko) 표시장치
KR20200073805A (ko) 표시장치
KR20210079071A (ko) 표시장치
KR20210037349A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal