KR20200140721A - Wafer processing method - Google Patents

Wafer processing method Download PDF

Info

Publication number
KR20200140721A
KR20200140721A KR1020200064943A KR20200064943A KR20200140721A KR 20200140721 A KR20200140721 A KR 20200140721A KR 1020200064943 A KR1020200064943 A KR 1020200064943A KR 20200064943 A KR20200064943 A KR 20200064943A KR 20200140721 A KR20200140721 A KR 20200140721A
Authority
KR
South Korea
Prior art keywords
wafer
polyester
based sheet
sheet
frame
Prior art date
Application number
KR1020200064943A
Other languages
Korean (ko)
Inventor
시게노리 하라다
미노루 마츠자와
하야토 기우치
요시아키 요도
다로 아라카와
마사미츠 아가리
에미코 가와무라
유스케 후지이
도시키 미야이
마키코 오마에
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20200140721A publication Critical patent/KR20200140721A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B33/00—Severing cooled glass
    • C03B33/02—Cutting or splitting sheet glass or ribbons; Apparatus or machines therefor
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C09J7/25—Plastics; Metallised plastics based on macromolecular compounds obtained otherwise than by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/255—Polyesters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Abstract

The present invention relates to a wafer processing method, which is to form a device chip without degrading the quality. The wafer processing method which divides, by a plurality of devices, a wafer formed in each area of a surface divided by a division-scheduled line into individual device chips, comprises: a polyester-based sheet arranging process of placing a wafer in an opening of a frame having the opening for accommodating the wafer, and arranging a polyester-based sheet on a rear surface of the wafer or an outer periphery of the frame; an integration process of integrating the wafer and the frame through the polyester-based sheet by heating and thermally pressing the polyester-based sheet; a dividing process of forming a modification layer on the wafer by irradiating a laser beam of a wavelength having transmittance for the wafer, to the wafer along the division-scheduled line, and dividing the wafer into individual device chips; and a pick-up process of cooling the polyester-based sheet to push and lift the device chips, and picking up the device chips.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}Wafer processing method {WAFER PROCESSING METHOD}

본 발명은, 복수의 디바이스가 분할 예정 라인에 의해 구획된 표면의 각 영역에 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법에 관한 것이다.The present invention relates to a wafer processing method for dividing a wafer formed in each region of a surface in which a plurality of devices is divided by a division scheduled line into individual device chips.

휴대 전화나 퍼스널 컴퓨터 등의 전자기기에 사용되는 디바이스 칩의 제조 공정에서는, 우선, 반도체 등의 재료를 포함하는 웨이퍼의 표면에 복수의 교차하는 분할 예정 라인(스트리트)을 설정한다. 그리고, 상기 분할 예정 라인에 의해 구획되는 각 영역에 IC(Integrated Circuit), LSI(Large-scale Integrated circuit), LED(Light Emitting Diode) 등의 디바이스를 형성한다.In the manufacturing process of a device chip used in an electronic device such as a mobile phone or a personal computer, first, a plurality of intersecting division scheduled lines (streets) are set on the surface of a wafer made of a material such as a semiconductor. In addition, devices such as an integrated circuit (IC), a large-scale integrated circuit (LSI), and a light emitting diode (LED) are formed in each region partitioned by the division scheduled line.

그 후, 개구를 갖는 환형의 프레임에 상기 개구를 막도록 붙여진 다이싱 테이프라고 불리는 점착 테이프를 상기 웨이퍼의 이면 또는 표면에 접착하여, 웨이퍼와, 점착 테이프와, 환형의 프레임이 일체로 된 프레임 유닛을 형성한다. 그리고, 프레임 유닛에 포함되는 웨이퍼를 상기 분할 예정 라인을 따라 가공하여 분할하면, 개개의 디바이스 칩이 형성된다.Thereafter, an adhesive tape called dicing tape pasted to close the opening to an annular frame having an opening is adhered to the back or surface of the wafer, and the wafer, the adhesive tape, and the annular frame are integrated into a frame unit. To form. Further, when the wafer included in the frame unit is processed and divided along the line to be divided, individual device chips are formed.

웨이퍼의 분할에는, 예컨대, 레이저 가공 장치가 사용된다. 레이저 가공 장치는, 점착 테이프를 통해 웨이퍼를 유지하는 척 테이블, 및 웨이퍼에 대하여 투과성을 갖는 파장의 레이저빔을 상기 웨이퍼의 내부에 집광하는 레이저 가공 유닛을 구비한다.For dividing the wafer, for example, a laser processing device is used. The laser processing apparatus includes a chuck table for holding a wafer through an adhesive tape, and a laser processing unit for condensing a laser beam having a wavelength transmissive to the wafer into the inside of the wafer.

웨이퍼를 분할할 때에는, 척 테이블 위에 프레임 유닛을 놓고, 점착 테이프를 통해 척 테이블에 웨이퍼를 유지시킨다. 그리고, 척 테이블과, 레이저 가공 유닛을 척 테이블의 상면에 평행한 방향을 따라 상대 이동시키면서 상기 레이저 가공 유닛으로부터 각 분할 예정 라인을 따라 웨이퍼에 상기 레이저빔을 조사(照射)한다. 상기 레이저빔이 웨이퍼의 내부에 집광되면, 분할 기점이 되는 개질층이 형성된다(특허문헌 1 참조).When dividing the wafer, a frame unit is placed on the chuck table, and the wafer is held on the chuck table through an adhesive tape. Then, the laser beam is irradiated onto the wafer from the laser processing unit along each division scheduled line while moving the chuck table and the laser processing unit in a direction parallel to the upper surface of the chuck table. When the laser beam is condensed inside the wafer, a modified layer serving as a division starting point is formed (see Patent Document 1).

그 후, 레이저 가공 장치로부터 프레임 유닛을 반출하고, 점착 테이프를 직경 방향 외측으로 확장하면, 웨이퍼가 분할되어 개개의 디바이스 칩이 형성된다. 형성된 디바이스 칩을 점착 테이프로부터 픽업할 때에는, 미리, 점착 테이프에 자외선을 조사하는 등의 처리를 행하여 점착 테이프의 점착력을 저하시켜 둔다. 디바이스 칩의 생산 효율이 높은 가공 장치로서, 웨이퍼의 분할과, 점착 테이프에 대한 자외선의 조사를 하나의 장치에서 연속하여 실시할 수 있는 가공 장치가 알려져 있다(특허문헌 2 참조).Thereafter, when the frame unit is taken out of the laser processing apparatus and the adhesive tape is extended radially outward, the wafer is divided to form individual device chips. When the formed device chip is picked up from the adhesive tape, a treatment such as irradiating ultraviolet rays to the adhesive tape is previously performed to lower the adhesive force of the adhesive tape. As a processing apparatus with high production efficiency of a device chip, a processing apparatus capable of continuously dividing a wafer and irradiating ultraviolet rays to an adhesive tape in one apparatus is known (see Patent Document 2).

[특허문헌 1] 일본 특허 제3408805호 공보[Patent Document 1] Japanese Patent No. 3408805 Publication [특허문헌 2] 일본 특허 제3076179호 공보[Patent Document 2] Japanese Patent No. 3076179

점착 테이프는, 예컨대, 염화비닐 시트 등으로 형성된 기재층과, 상기 기재층 상에 배치된 풀층을 포함한다. 레이저 가공 장치에서는, 분할 기점이 되는 개질층을 웨이퍼의 내부에 형성하기 위해 레이저빔을 웨이퍼의 내부에 집광시키지만, 상기 레이저빔의 누설광의 일부가 점착 테이프의 풀층에 도달한다. 그리고, 레이저빔의 조사에 의한 열적인 영향에 의해 점착 테이프의 풀층이 용융되어, 웨이퍼로부터 형성된 디바이스 칩의 이면측 또는 표면측에 풀층의 일부가 고착된다.The adhesive tape includes, for example, a base layer formed of a vinyl chloride sheet or the like, and a glue layer disposed on the base layer. In a laser processing apparatus, a laser beam is condensed inside the wafer in order to form a modified layer serving as a division starting point inside the wafer. Then, the glue layer of the adhesive tape is melted by the thermal effect of the irradiation of the laser beam, and a part of the glue layer is fixed to the back or front side of the device chip formed from the wafer.

이 경우, 점착 테이프로부터 디바이스 칩을 픽업할 때에 점착 테이프에 자외선을 조사하는 등의 처리를 실시하여도, 픽업된 디바이스 칩의 이면 또는 표면측에는 풀층의 상기 일부가 잔존해 버린다. 그 때문에, 디바이스 칩의 품질 저하가 문제가 된다.In this case, when a device chip is picked up from the adhesive tape, even if a treatment such as irradiation of ultraviolet rays is performed on the adhesive tape, the above part of the glue layer remains on the back or front side of the picked up device chip. For this reason, the deterioration of the quality of the device chip becomes a problem.

본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 형성되는 디바이스 칩의 이면 또는 표면측에 풀층이 부착되지 않아, 디바이스 칩에 풀층의 부착에 기인한 품질 저하가 발생하지 않는 웨이퍼의 가공 방법을 제공하는 것을 그 목적으로 한다.The present invention has been made in view of these problems, and provides a method for processing a wafer in which a glue layer is not adhered to the back or surface side of a device chip to be formed, and thus quality deterioration due to adhesion of the glue layer to the device chip does not occur. For that purpose.

본 발명의 일 양태에 따르면, 복수의 디바이스가, 분할 예정 라인에 의해 구획된 표면의 각 영역에 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서, 웨이퍼를 수용하는 개구를 갖는 프레임의 상기 개구 내에 웨이퍼를 위치시키고, 상기 웨이퍼의 이면 또는 상기 표면과, 상기 프레임의 외주에 폴리에스테르계 시트를 배치하는 폴리에스테르계 시트 배치 공정과, 상기 폴리에스테르계 시트를 가열하여 열 압착에 의해 상기 웨이퍼와 상기 프레임을 상기 폴리에스테르계 시트를 통해 일체화하는 일체화 공정과, 상기 웨이퍼에 대하여 투과성을 갖는 파장의 레이저빔의 집광점을 상기 웨이퍼의 내부에 위치시키고, 상기 레이저빔을 상기 분할 예정 라인을 따라 상기 웨이퍼에 조사하여 상기 웨이퍼에 개질층을 형성하고, 상기 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 공정과, 상기 폴리에스테르계 시트의 각 디바이스 칩에 대응하는 개개의 영역에 있어서, 상기 폴리에스테르계 시트를 냉각하여, 상기 폴리에스테르계 시트측으로부터 디바이스 칩을 밀어올리고, 상기 폴리에스테르계 시트로부터 상기 디바이스 칩을 픽업하는 픽업 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.According to an aspect of the present invention, a wafer processing method in which a plurality of devices divides a wafer formed in each region of a surface divided by a division scheduled line into individual device chips, comprising a frame having an opening for receiving the wafer. A polyester-based sheet arrangement step of placing a wafer in the opening and disposing a polyester-based sheet on the back surface or the surface of the wafer, and an outer circumference of the frame, and the polyester-based sheet are heated and thermally pressed. An integration process of integrating a wafer and the frame through the polyester-based sheet, a condensing point of a laser beam having a wavelength having transmittance to the wafer is positioned inside the wafer, and the laser beam is formed into the line to be divided. Accordingly, a dividing step of irradiating the wafer to form a modified layer on the wafer and dividing the wafer into individual device chips, and in individual regions corresponding to each device chip of the polyester-based sheet, the polyester There is provided a wafer processing method comprising a pickup step of cooling the system sheet, pushing up the device chip from the polyester sheet side, and picking up the device chip from the polyester sheet.

바람직하게는, 상기 일체화 공정에 있어서, 적외선의 조사에 의해 상기 열 압착을 실시한다.Preferably, in the integration step, the thermal compression bonding is performed by irradiation of infrared rays.

또한, 바람직하게는, 상기 일체화 공정에 있어서, 일체화를 실시한 후, 상기 프레임의 외주로부터 삐져나온 폴리에스테르계 시트를 제거한다.In addition, preferably, in the integration step, after integration is performed, the polyester-based sheet protruding from the outer periphery of the frame is removed.

또한, 바람직하게는, 상기 픽업 공정에서는, 상기 폴리에스테르계 시트를 확장하여 각 디바이스 칩 사이의 간격을 넓힌다.Further, preferably, in the pick-up step, the polyester-based sheet is expanded to increase the space between each device chip.

또한, 바람직하게는, 상기 폴리에스테르계 시트는, 폴리에틸렌테레프탈레이트 시트, 폴리에틸렌나프탈레이트 시트 중 어느 하나이다.Further, preferably, the polyester-based sheet is either a polyethylene terephthalate sheet or a polyethylene naphthalate sheet.

또한, 바람직하게는, 상기 일체화 공정에 있어서, 상기 폴리에스테르계 시트가 상기 폴리에틸렌테레프탈레이트 시트인 경우에 가열 온도는 250℃~270℃이고, 상기 폴리에스테르계 시트가 상기 폴리에틸렌나프탈레이트 시트인 경우에 가열 온도는 160℃~180℃이다.In addition, preferably, in the integration process, when the polyester-based sheet is the polyethylene terephthalate sheet, the heating temperature is 250°C to 270°C, and the polyester-based sheet is the polyethylene naphthalate sheet. The heating temperature is 160°C to 180°C.

또한, 바람직하게는, 상기 웨이퍼는 Si, GaN, GaAs, 유리 중 어느 하나로 구성된다.Further, preferably, the wafer is made of any one of Si, GaN, GaAs, and glass.

본 발명의 일 양태에 따른 웨이퍼의 가공 방법에서는, 프레임 유닛을 형성할 때에, 풀층을 갖는 점착 테이프를 사용하지 않고, 풀층을 구비하지 않는 폴리에스테르계 시트를 이용하여 프레임과, 웨이퍼를 일체화한다. 폴리에스테르계 시트를 통해 프레임과 웨이퍼를 일체화시키는 일체화 공정은, 열 압착에 의해 실현된다.In the method of processing a wafer according to an aspect of the present invention, when forming a frame unit, the frame and the wafer are integrated without using an adhesive tape having a glue layer and using a polyester-based sheet not having a glue layer. The integration process of integrating the frame and the wafer through the polyester sheet is realized by thermocompression bonding.

일체화 공정을 실시한 후에는, 웨이퍼에 대하여 투과성을 갖는 파장의 레이저빔을 웨이퍼에 조사하고, 분할 예정 라인을 따른 개질층을 웨이퍼의 내부에 형성하여 상기 웨이퍼를 분할한다. 그 후, 폴리에스테르계 시트의 각 디바이스 칩에 대응하는 개개의 영역에 있어서, 상기 폴리에스테르계 시트를 냉각하여, 상기 폴리에스테르계 시트측으로부터 상기 디바이스 칩을 밀어올리고, 폴리에스테르계 시트로부터 디바이스 칩을 픽업한다. 픽업된 디바이스 칩은, 각각 소정 실장 대상에 실장된다. 또한, 픽업시에 폴리에스테르계 시트를 냉각하면, 폴리에스테르계 시트가 수축되어 폴리에스테르계 시트의 박리가 용이해지기 때문에 디바이스 칩에 가해지는 부하를 경감할 수 있다.After performing the integration process, the wafer is irradiated with a laser beam having a wavelength having transmittance to the wafer, and a modified layer along the line to be divided is formed inside the wafer to divide the wafer. Thereafter, in individual regions corresponding to each device chip of the polyester-based sheet, the polyester-based sheet is cooled, the device chip is pushed up from the polyester-based sheet side, and the device chip is removed from the polyester-based sheet. To pick up. Each of the picked up device chips is mounted on a predetermined mounting object. In addition, when the polyester-based sheet is cooled during pickup, the polyester-based sheet shrinks and peeling of the polyester-based sheet becomes easy, so that the load applied to the device chip can be reduced.

웨이퍼의 내부에 개질층을 형성할 때, 레이저빔의 누설광이 폴리에스테르계 시트에 도달한다. 그러나, 폴리에스테르계 시트는 풀층을 구비하지 않기 때문에, 상기 풀층이 용융되어 디바이스 칩의 이면 또는 표면측에 고착되는 일이 없다.When forming the modified layer inside the wafer, the leakage light of the laser beam reaches the polyester-based sheet. However, since the polyester-based sheet does not have a glue layer, the glue layer does not melt and adhere to the back or front side of the device chip.

즉, 본 발명의 일 양태에 따르면, 풀층을 구비하지 않는 폴리에스테르계 시트를 이용하여 프레임 유닛을 형성할 수 있기 때문에, 풀층을 구비한 점착 테이프가 불필요하며, 결과적으로 풀층의 부착에 기인한 디바이스 칩의 품질 저하가 발생하지 않는다.That is, according to one aspect of the present invention, since a frame unit can be formed using a polyester-based sheet not provided with a glue layer, an adhesive tape provided with a glue layer is unnecessary, and as a result, a device due to adhesion of the glue layer No chip quality deterioration occurs.

따라서, 본 발명의 일 양태에 따르면, 형성되는 디바이스 칩의 이면 또는 표면측에 풀층이 부착되지 않아, 디바이스 칩에 풀층의 부착에 기인한 품질 저하가 발생하지 않는 웨이퍼의 가공 방법이 제공된다.Accordingly, according to one aspect of the present invention, there is provided a method for processing a wafer in which a glue layer is not attached to the back or front side of a device chip to be formed, and thus quality deterioration due to adhesion of the glue layer to the device chip does not occur.

도 1의 (A)는 웨이퍼의 표면을 모식적으로 나타낸 사시도이고, 도 1의 (B)는 웨이퍼의 이면을 모식적으로 나타낸 사시도이다.
도 2는 척 테이블의 유지면 상에 웨이퍼 및 프레임을 위치시키는 모습을 모식적으로 나타낸 사시도이다.
도 3은 폴리에스테르계 시트 배치 공정을 모식적으로 나타낸 사시도이다.
도 4는 일체화 공정의 일례를 모식적으로 나타낸 사시도이다.
도 5는 일체화 공정의 일례를 모식적으로 나타낸 사시도이다.
도 6은 일체화 공정의 일례를 모식적으로 나타낸 사시도이다.
도 7의 (A)는 폴리에스테르계 시트를 절단하는 모습을 모식적으로 나타낸 사시도이고, 도 7의 (B)는 형성된 프레임 유닛을 모식적으로 나타낸 사시도이다.
도 8의 (A)는 분할 공정을 모식적으로 나타낸 사시도이고, 도 8의 (B)는 분할 공정을 모식적으로 나타낸 단면도이다.
도 9는 픽업 장치로의 프레임 유닛의 반입을 모식적으로 나타낸 사시도이다.
도 10의 (A)는 프레임 지지대 위에 고정된 프레임 유닛을 모식적으로 나타낸 단면도이고, 도 10의 (B)는 픽업 공정을 모식적으로 나타낸 단면도이다.Fig. 1(A) is a perspective view schematically showing the surface of a wafer, and Fig. 1(B) is a perspective view schematically showing the back surface of the wafer.
2 is a perspective view schematically showing a state in which a wafer and a frame are positioned on a holding surface of a chuck table.
3 is a perspective view schematically showing a polyester-based sheet arrangement process.
4 is a perspective view schematically showing an example of an integration process.
5 is a perspective view schematically showing an example of an integration process.
6 is a perspective view schematically showing an example of an integration process.
Fig. 7(A) is a perspective view schematically showing a state in which a polyester-based sheet is cut, and Fig. 7(B) is a perspective view schematically showing the formed frame unit.
Fig. 8(A) is a perspective view schematically showing a dividing process, and Fig. 8(B) is a cross-sectional view schematically showing a dividing process.
Fig. 9 is a perspective view schematically showing the loading of a frame unit into a pickup device.
Fig. 10A is a cross-sectional view schematically showing a frame unit fixed on a frame support, and Fig. 10B is a cross-sectional view schematically showing a pickup step.

첨부 도면을 참조하여, 본 발명의 일 양태에 따른 실시형태에 대해서 설명한다. 우선, 본 실시형태에 따른 웨이퍼 가공 방법으로 가공되는 웨이퍼에 대해서 설명한다. 도 1의 (A)는 웨이퍼(1)의 표면을 모식적으로 나타낸 사시도이고, 도 1의 (B)는 웨이퍼(1)의 이면을 모식적으로 나타낸 사시도이다.An embodiment according to an aspect of the present invention will be described with reference to the accompanying drawings. First, a wafer processed by the wafer processing method according to the present embodiment will be described. FIG. 1(A) is a perspective view schematically showing the front surface of the wafer 1, and FIG. 1(B) is a perspective view schematically showing the back surface of the wafer 1.

웨이퍼(1)는, 예컨대 Si(실리콘), SiC(실리콘카바이드), GaN(갈륨나이트라이드), GaAs(비소화갈륨), 혹은, 그 밖의 반도체 등의 재료, 또는 사파이어, 유리, 석영 등의 재료를 포함하는 대략 원판형의 기판 등이다. 상기 유리는, 예컨대 알칼리유리, 무알칼리유리, 소다석회유리, 납유리, 붕규산유리, 석영유리 등이다.The wafer 1 is, for example, Si (silicon), SiC (silicon carbide), GaN (gallium nitride), GaAs (gallium arsenide), or other materials such as semiconductors, or materials such as sapphire, glass, and quartz. It is a substantially disk-shaped substrate including a. The glass is, for example, alkali glass, alkali-free glass, soda-lime glass, lead glass, borosilicate glass, quartz glass, and the like.

웨이퍼(1)의 표면(1a)은 격자형으로 배열된 복수의 분할 예정 라인(3)으로 구획된다. 또한, 웨이퍼(1)의 표면(1a)의 분할 예정 라인(3)으로 구획된 각 영역에는 IC나 LSI, LED 등의 디바이스(5)가 형성된다. 본 실시형태에 따른 웨이퍼(1)의 가공 방법에서는, 분할 예정 라인(3)을 따른 개질층을 웨이퍼(1)의 내부에 형성하고, 상기 개질층을 기점으로 웨이퍼(1)를 분할하여, 개개의 디바이스 칩을 형성한다.The surface 1a of the wafer 1 is divided into a plurality of lines to be divided 3 arranged in a grid pattern. Further, a device 5 such as an IC, an LSI, or an LED is formed in each area of the wafer 1 surface 1a divided by the line 3 to be divided. In the processing method of the wafer 1 according to the present embodiment, a modified layer along the line 3 to be divided is formed inside the wafer 1, and the wafer 1 is divided based on the modified layer, and individual To form a device chip.

웨이퍼(1)에 개질층을 형성할 때에는, 웨이퍼(1)에 대하여 투과성을 갖는 파장의 레이저빔을 분할 예정 라인(3)을 따라 웨이퍼(1)에 조사하고, 상기 레이저빔을 웨이퍼(1)의 내부에 집광시킨다. 이때, 상기 레이저빔은, 도 1의 (A)에 도시된 표면(1a)측으로부터 웨이퍼(1)에 조사되어도 좋고, 또는, 도 1의 (B)에 도시된 이면(1b)측으로부터 웨이퍼(1)에 조사되어도 좋다. 또한, 이면(1b)측으로부터 웨이퍼(1)에 레이저빔을 조사하는 경우, 적외선 카메라를 구비한 얼라인먼트 수단을 이용하여 웨이퍼(1)를 투과하여 표면(1a)측의 분할 예정 라인(3)을 검출하고, 분할 예정 라인(3)을 따라 레이저빔을 조사한다.When forming the modified layer on the wafer 1, a laser beam having a wavelength having transmittance to the wafer 1 is irradiated to the wafer 1 along the line to be divided 3, and the laser beam is applied to the wafer 1 Condensed inside of At this time, the laser beam may be irradiated to the wafer 1 from the side of the front surface 1a shown in FIG. 1A, or the wafer 1 from the side of the rear surface 1b shown in FIG. 1B. It may be investigated in 1). In addition, in the case of irradiating a laser beam onto the wafer 1 from the rear surface 1b side, an alignment means equipped with an infrared camera is used to pass through the wafer 1 to form a segmentation scheduled line 3 on the surface 1a side. It is detected, and a laser beam is irradiated along the line 3 to be divided.

웨이퍼(1)에 개질층을 형성하는 레이저 가공이 실시되는 레이저 가공 장치(12)(도 8 참조)에 웨이퍼(1)를 반입하기 전에, 웨이퍼(1)와 폴리에스테르계 시트와 프레임이 일체화되어, 프레임 유닛이 형성된다. 웨이퍼(1)는, 프레임 유닛의 상태로 레이저 가공 장치(12)에 반입되어, 가공된다.Before carrying the wafer 1 into the laser processing apparatus 12 (see Fig. 8) where laser processing to form a modified layer on the wafer 1 is carried, the wafer 1, the polyester sheet, and the frame are integrated. , A frame unit is formed. The wafer 1 is carried into the laser processing apparatus 12 in the state of a frame unit and processed.

그리고, 폴리에스테르계 시트를 확장하면 웨이퍼(1)를 분할할 수 있고, 웨이퍼(1)를 분할함으로써 형성된 개개의 디바이스 칩은 상기 폴리에스테르계 시트에 지지된다. 그 후, 폴리에스테르계 시트를 더 확장함으로써 디바이스 칩 사이의 간격을 넓혀, 픽업 장치에 의해 디바이스 칩을 픽업한다.Further, when the polyester-based sheet is expanded, the wafer 1 can be divided, and individual device chips formed by dividing the wafer 1 are supported by the polyester-based sheet. After that, by further expanding the polyester-based sheet, the gap between the device chips is widened, and the device chips are picked up by a pickup device.

환형의 프레임(7)(도 2 등 참조)은, 예컨대 금속 등의 재료로 형성되며, 웨이퍼(1)의 직경보다 큰 직경의 개구(7a)를 구비한다. 프레임 유닛을 형성할 때에는, 웨이퍼(1)는, 프레임(7)의 개구(7a) 내에 위치되어, 개구(7a)에 수용된다.The annular frame 7 (see Fig. 2 or the like) is formed of, for example, a material such as metal, and has an opening 7a having a diameter larger than that of the wafer 1. When forming the frame unit, the wafer 1 is located in the opening 7a of the frame 7 and is accommodated in the opening 7a.

폴리에스테르계 시트(9)(도 3 등 참조)는, 유연성을 갖는 수지계 시트이며, 표리면이 평탄하다. 그리고, 폴리에스테르계 시트(9)는, 프레임(7)의 외경보다 큰 직경을 가지며, 풀층을 구비하지 않는다. 폴리에스테르계 시트(9)는, 디카르복실산(2개의 카르복실기를 갖는 화합물)과, 디올(2개의 히드록실기를 갖는 화합물)을 모노머로 하여 합성되는 폴리머의 시트이며, 예컨대 폴리에틸렌테레프탈레이트 시트, 폴리에틸렌나프탈레이트 시트 등의 가시광에 대하여 투명하거나 또는 반투명한 시트이다. 단, 폴리에스테르계 시트(9)는 이것에 한정되지 않고, 불투명하여도 좋다.The polyester-based sheet 9 (refer to FIG. 3 and the like) is a resin-based sheet having flexibility, and the front and back surfaces are flat. Further, the polyester-based sheet 9 has a diameter larger than the outer diameter of the frame 7 and does not include a glue layer. The polyester-based sheet 9 is a sheet of a polymer synthesized from a dicarboxylic acid (a compound having two carboxyl groups) and a diol (a compound having two hydroxyl groups) as monomers. For example, a polyethylene terephthalate sheet , A sheet that is transparent or translucent to visible light such as a polyethylene naphthalate sheet. However, the polyester-based sheet 9 is not limited to this, and may be opaque.

폴리에스테르계 시트(9)는, 점착성을 갖지 않기 때문에 실온에서는 웨이퍼(1) 및 프레임(7)에 접착할 수 없다. 그러나, 폴리에스테르계 시트(9)는 열가소성을 갖기 때문에, 소정 압력을 인가하면서 웨이퍼(1) 및 프레임(7)과 접합시킨 상태로 융점 근방의 온도까지 가열하면, 부분적으로 용융하여 웨이퍼(1) 및 프레임(7)에 접착될 수 있다. 그래서, 본 실시형태에 따른 웨이퍼(1)의 가공 방법에서는 이상과 같은 열 압착에 의해, 웨이퍼(1)와 프레임(7)과 폴리에스테르계 시트(9)를 일체화하여 프레임 유닛을 형성한다.Since the polyester sheet 9 does not have adhesiveness, it cannot adhere to the wafer 1 and the frame 7 at room temperature. However, since the polyester-based sheet 9 has thermoplasticity, when it is bonded to the wafer 1 and the frame 7 while applying a predetermined pressure and heated to a temperature near the melting point, it partially melts and the wafer 1 And can be adhered to the frame 7. Therefore, in the processing method of the wafer 1 according to the present embodiment, the wafer 1, the frame 7 and the polyester-based sheet 9 are integrated to form a frame unit by thermal compression as described above.

다음에, 본 실시형태에 따른 웨이퍼(1)의 가공 방법의 각 공정에 대해서 설명한다. 우선, 웨이퍼(1)와 폴리에스테르계 시트(9)와 프레임(7)을 일체화시키기 위한 준비를 위해, 폴리에스테르계 시트 배치 공정을 실시한다. 도 2는 척 테이블(2)의 유지면(2a) 상에 웨이퍼(1) 및 프레임(7)을 위치시키는 모습을 모식적으로 나타낸 사시도이다. 도 2에 도시된 바와 같이, 폴리에스테르계 시트 배치 공정은, 상부에 유지면(2a)을 구비하는 척 테이블(2) 상에서 실시된다.Next, each step of the method for processing the wafer 1 according to the present embodiment will be described. First, in order to prepare for integrating the wafer 1, the polyester sheet 9, and the frame 7, a polyester sheet arranging step is performed. 2 is a perspective view schematically showing a state in which the wafer 1 and the frame 7 are positioned on the holding surface 2a of the chuck table 2. As shown in Fig. 2, the polyester-based sheet arrangement step is performed on the chuck table 2 having the holding surface 2a thereon.

척 테이블(2)은, 상부 중앙에 프레임(7)의 외경보다 큰 직경의 다공질 부재를 구비한다. 상기 다공질 부재의 상면은, 척 테이블(2)의 유지면(2a)이 된다. 척 테이블(2)은, 도 3에 도시된 바와 같이 일단이 상기 다공질 부재에 연결된 배기로를 내부에 가지며, 상기 배기로의 타단측에는 흡인원(2b)이 배치된다. 배기로에는, 연통 상태와 절단 상태를 전환하는 전환부(2c)가 배치되고, 전환부(2c)가 연통 상태이면, 유지면(2a)에 놓여진 피유지물에, 흡인원(2b)에 의해 생긴 부압이 작용하여, 피유지물이 척 테이블(2)에 흡인 유지된다.The chuck table 2 includes a porous member having a diameter larger than the outer diameter of the frame 7 in the upper center. The upper surface of the porous member becomes the holding surface 2a of the chuck table 2. As shown in FIG. 3, the chuck table 2 has an exhaust passage having one end connected to the porous member therein, and a suction source 2b is disposed at the other end of the exhaust passage. In the exhaust path, a switching unit 2c for switching between a communication state and a cut state is disposed, and when the switching unit 2c is in a communication state, the object to be held placed on the holding surface 2a is transferred by a suction source 2b. The generated negative pressure acts, and the object to be held is sucked and held by the chuck table 2.

폴리에스테르계 시트 배치 공정에서는, 우선 도 2에 도시된 바와 같이, 척 테이블(2)의 유지면(2a) 상에 웨이퍼(1)와 프레임(7)을 놓고, 프레임(7)의 개구(7a) 내에 웨이퍼(1)를 위치시킨다.In the polyester-based sheet arrangement process, first, as shown in FIG. 2, the wafer 1 and the frame 7 are placed on the holding surface 2a of the chuck table 2, and the opening 7a of the frame 7 Place the wafer 1 in ).

이때, 후술하는 분할 공정에 있어서 레이저빔이 조사되는 피조사면을 표면(1a) 및 이면(1b) 중 어느 하나로 할지를 고려하여, 웨이퍼(1)의 방향을 선택한다. 예컨대, 상기 피조사면을 표면(1a)으로 하는 경우, 표면(1a)측을 아래쪽으로 향하게 한다. 또한, 예컨대, 상기 피조사면을 이면(1b)으로 하는 경우, 이면(1b)측을 아래쪽으로 향하게 한다. 이하, 레이저빔의 피조사면을 표면(1a)으로 하는 경우를 예로 본 실시형태에 따른 웨이퍼의 가공 방법에 대해서 설명하였으나, 웨이퍼(1)의 방향은 이것에 한정되지 않는다.At this time, the direction of the wafer 1 is selected in consideration of whether the irradiated surface to be irradiated with the laser beam is one of the front surface 1a and the back surface 1b in the dividing step described later. For example, when the surface to be irradiated is the surface 1a, the surface 1a side is directed downward. Further, for example, when the irradiated surface is the back surface 1b, the back surface 1b side is directed downward. Hereinafter, the wafer processing method according to the present embodiment has been described as an example in which the surface to be irradiated with the laser beam is the surface 1a, but the direction of the wafer 1 is not limited thereto.

척 테이블(2)의 유지면(2a) 상에 웨이퍼(1)와, 프레임(7)을 놓은 후, 웨이퍼(1)의 이면(1b)[또는 표면(1a)]과, 프레임(7)의 외주에 폴리에스테르계 시트(9)를 배치한다. 도 3은 폴리에스테르계 시트 배치 공정을 모식적으로 나타낸 사시도이다. 도 3에 도시된 바와 같이, 웨이퍼(1)와 프레임(7)을 덮도록 양자 위에 폴리에스테르계 시트(9)를 배치한다.After placing the wafer 1 and the frame 7 on the holding surface 2a of the chuck table 2, the rear surface 1b (or surface 1a) of the wafer 1 and the frame 7 A polyester-based sheet 9 is placed on the outer periphery. 3 is a perspective view schematically showing a polyester-based sheet arrangement process. As shown in Fig. 3, a polyester-based sheet 9 is disposed on both of the wafers 1 and the frame 7 so as to be covered.

또한, 폴리에스테르계 시트 배치 공정에서는, 척 테이블(2)의 유지면(2a)보다 큰 직경의 폴리에스테르계 시트(9)가 사용된다. 이후에 실시되는 일체화 공정에서 척 테이블(2)에 의한 부압을 폴리에스테르계 시트(9)에 작용시킬 때에, 유지면(2a) 전체가 폴리에스테르계 시트(9)로 덮여 있지 않으면, 부압이 간극으로부터 새어 버려, 폴리에스테르계 시트(9)에 적절하게 압력을 인가할 수 없기 때문이다.In addition, in the polyester-based sheet arrangement step, a polyester-based sheet 9 having a larger diameter than the holding surface 2a of the chuck table 2 is used. When the negative pressure by the chuck table 2 is applied to the polyester-based sheet 9 in the subsequent integration process, if the entire holding surface 2a is not covered with the polyester-based sheet 9, the negative pressure will be gapped. It is because it leaks from and cannot apply pressure appropriately to the polyester-type sheet 9.

본 실시형태에 따른 웨이퍼(1)의 가공 방법에서는, 다음에, 폴리에스테르계 시트(9)를 가열하여, 열 압착에 의해 웨이퍼(1)와 상기 프레임(7)을 상기 폴리에스테르계 시트(9)를 통해 일체화하는 일체화 공정을 실시한다. 도 4는 일체화 공정의 일례를 모식적으로 나타낸 사시도이다. 도 4에서는, 가시광에 대하여 투명하거나 반투명한 폴리에스테르계 시트(9)를 통하여 시인(視認)할 수 있는 것을 파선으로 나타낸다.In the processing method of the wafer 1 according to the present embodiment, the polyester sheet 9 is then heated, and the wafer 1 and the frame 7 are bonded to the polyester sheet 9 by thermocompression bonding. ) Through the integration process. 4 is a perspective view schematically showing an example of an integration process. In FIG. 4, the thing which can be visually recognized through the polyester-type sheet 9 transparent to visible light or translucent is shown by a broken line.

일체화 공정에서는, 우선 척 테이블(2)의 전환부(2c)를 작동시켜 흡인원(2b)을 척 테이블(2) 상부의 다공질 부재에 접속하는 연통 상태로 하고, 흡인원(2b)에 의한 부압을 폴리에스테르계 시트(9)에 작용시킨다. 그렇게 하면, 대기압에 의해 폴리에스테르계 시트(9)가 웨이퍼(1) 및 프레임(7)에 대하여 밀착된다.In the integration process, first, the switching portion 2c of the chuck table 2 is operated to establish a communication state in which the suction source 2b is connected to the porous member on the upper part of the chuck table 2, and the negative pressure by the suction source 2b To the polyester-based sheet 9. Then, the polyester-based sheet 9 is in close contact with the wafer 1 and the frame 7 by atmospheric pressure.

다음에, 흡인원(2b)에 의해 폴리에스테르계 시트(9)를 흡인하면서 폴리에스테르계 시트(9)를 가열하여, 열 압착을 실시한다. 폴리에스테르계 시트(9)의 가열은, 예컨대 도 4에 도시된 바와 같이, 척 테이블(2)의 위쪽에 배치되는 히트 건(4; heat gun)에 의해 실시된다.Next, the polyester-based sheet 9 is heated while the polyester-based sheet 9 is sucked by the suction source 2b, and thermocompression bonding is performed. The polyester-based sheet 9 is heated by a heat gun 4 disposed above the chuck table 2, for example, as shown in FIG. 4.

히트 건(4)은, 전열선 등의 가열 수단과, 팬 등의 송풍 기구를 내부에 구비하고, 공기를 가열하여 분사할 수 있다. 부압을 폴리에스테르계 시트(9)에 작용시키면서 히트 건(4)에 의해 폴리에스테르계 시트(9)에 상면으로부터 열풍(4a)을 공급하여, 폴리에스테르계 시트(9)를 소정 온도로 가열하면, 폴리에스테르계 시트(9)가 웨이퍼(1) 및 프레임(7)에 열 압착된다.The heat gun 4 is provided with a heating means such as an electric heating wire and a blowing mechanism such as a fan inside, and can heat and spray air. When negative pressure is applied to the polyester-based sheet 9, hot air 4a is supplied from the upper surface to the polyester-based sheet 9 by a heat gun 4, and the polyester-based sheet 9 is heated to a predetermined temperature. , The polyester-based sheet 9 is thermally pressed to the wafer 1 and the frame 7.

또한, 폴리에스테르계 시트(9)의 가열은, 다른 방법에 의해 실시되어도 좋고, 예컨대 소정 온도로 가열된 부재로 웨이퍼(1) 및 프레임(7)을 위쪽으로부터 압박함으로써 실시된다. 도 5는 일체화 공정의 다른 일례를 모식적으로 나타낸 사시도이다. 도 5에서는, 가시광에 대하여 투명 또는 반투명한 폴리에스테르계 시트(9)를 통하여 시인할 수 있는 것을 파선으로 나타낸다.Further, heating of the polyester-based sheet 9 may be performed by another method, for example, by pressing the wafer 1 and the frame 7 from above with a member heated to a predetermined temperature. 5 is a perspective view schematically showing another example of the integration process. In FIG. 5, a broken line indicates what can be visually recognized through the polyester-based sheet 9 that is transparent or translucent to visible light.

도 5에 도시된 일체화 공정에서는, 예컨대, 내부에 열원을 구비하는 히트 롤러(6; heat roller)를 사용한다. 도 5에 도시된 일체화 공정에 있어서도, 우선 흡인원(2b)에 의한 부압을 폴리에스테르계 시트(9)에 작용시켜, 대기압에 의해 폴리에스테르계 시트(9)를 웨이퍼(1) 및 프레임(7)에 밀착시킨다.In the integration process shown in Fig. 5, for example, a heat roller 6 having a heat source therein is used. Also in the integration process shown in FIG. 5, a negative pressure by a suction source 2b is first applied to the polyester-based sheet 9, and the polyester-based sheet 9 is transferred to the wafer 1 and the frame 7 by atmospheric pressure. ) In close contact.

그 후, 히트 롤러(6)를 소정 온도로 가열하여, 척 테이블(2)의 유지면(2a)의 일단에 상기 히트 롤러(6)를 놓는다. 그리고, 히트 롤러(6)를 회전시켜, 상기 일단으로부터 타단까지 척 테이블(2) 상에서 히트 롤러(6)를 굴린다. 그렇게 하면, 폴리에스테르계 시트(9)가 웨이퍼(1) 및 프레임(7)에 열 압착된다. 이때, 히트 롤러(6)에 의해 폴리에스테르계 시트(9)를 밀어내리는 방향으로 힘을 인가하면, 대기압보다 큰 압력으로 열 압착이 실시된다. 또한, 히트 롤러(6)의 표면을 불소 수지로 피복하는 것이 바람직하다.After that, the heat roller 6 is heated to a predetermined temperature, and the heat roller 6 is placed on one end of the holding surface 2a of the chuck table 2. Then, the heat roller 6 is rotated, and the heat roller 6 is rolled on the chuck table 2 from one end to the other end. Then, the polyester-based sheet 9 is thermally pressed to the wafer 1 and the frame 7. At this time, when a force is applied in the direction in which the polyester-based sheet 9 is pushed down by the heat roller 6, thermocompression bonding is performed at a pressure greater than atmospheric pressure. Further, it is preferable to coat the surface of the heat roller 6 with a fluororesin.

또한, 내부에 열원을 구비하고, 평평한 바닥판을 갖는 다리미(iron) 모양의 압박 부재를 히트 롤러(6) 대신에 사용하여 폴리에스테르계 시트(9)의 열 압착을 실시하여도 좋다. 이 경우, 상기 압박 부재를 소정 온도로 가열하여 열판으로 하고, 척 테이블(2)에 유지된 폴리에스테르계 시트(9)를 상기 압박 부재로 위쪽으로부터 압박한다.Further, an iron-shaped pressing member having a heat source inside and having a flat bottom plate may be used instead of the heat roller 6 to perform thermal compression bonding of the polyester-based sheet 9. In this case, the pressing member is heated to a predetermined temperature to form a hot plate, and the polyester-based sheet 9 held on the chuck table 2 is pressed by the pressing member from above.

폴리에스테르계 시트(9)의 가열은, 또 다른 방법에 의해 실시되어도 좋다. 도 6은 일체화 공정의 또 다른 일례를 모식적으로 나타낸 사시도이다. 도 6에서는, 가시광에 대하여 투명하거나 또는 반투명한 폴리에스테르계 시트(9)를 통하여 시인할 수 있는 것을 파선으로 나타낸다. 도 6에 도시된 일체화 공정에서는, 척 테이블(2)의 위쪽에 배치된 적외선 램프(8)를 사용하여 폴리에스테르계 시트(9)를 가열한다. 적외선 램프(8)는, 적어도 폴리에스테르계 시트(9)의 재료가 흡수성을 갖는 파장의 적외선(8a)을 조사 가능하다.The heating of the polyester-based sheet 9 may be performed by another method. 6 is a perspective view schematically showing another example of the integration process. In FIG. 6, the thing that can be visually recognized through the polyester-based sheet 9 transparent to visible light or translucent is shown by a broken line. In the integration process shown in FIG. 6, the polyester-based sheet 9 is heated using the infrared lamp 8 disposed above the chuck table 2. The infrared lamp 8 can irradiate an infrared ray 8a of at least a wavelength in which the material of the polyester-based sheet 9 has absorbency.

도 6에 도시된 일체화 공정에 있어서도, 우선, 흡인원(2b)에 의한 부압을 폴리에스테르계 시트(9)에 작용시켜, 폴리에스테르계 시트(9)를 웨이퍼(1) 및 프레임(7)에 밀착시킨다. 다음에, 적외선 램프(8)를 작동시켜, 폴리에스테르계 시트(9)에 적외선(8a)을 조사하여 폴리에스테르계 시트(9)를 가열한다. 그렇게 하면, 폴리에스테르계 시트(9)가 웨이퍼(1) 및 프레임(7)에 열 압착된다.Also in the integration process shown in FIG. 6, first, negative pressure by the suction source 2b is applied to the polyester-based sheet 9, and the polyester-based sheet 9 is applied to the wafer 1 and the frame 7 Make it close. Next, the infrared lamp 8 is operated, the polyester sheet 9 is irradiated with infrared rays 8a to heat the polyester sheet 9. Then, the polyester-based sheet 9 is thermally pressed to the wafer 1 and the frame 7.

어느 하나의 방법에 의해 폴리에스테르계 시트(9)가 그 융점 근방의 온도까지 가열되면, 폴리에스테르계 시트(9)가 웨이퍼(1) 및 프레임(7)에 열 압착된다. 폴리에스테르계 시트(9)를 열 압착한 후에는, 전환부(2c)를 작동시켜 척 테이블(2)의 다공질 부재와, 흡인원(2b)과의 연통 상태를 해제하고, 척 테이블(2)에 의한 흡착을 해제한다.When the polyester-based sheet 9 is heated to a temperature near its melting point by any one of the methods, the polyester-based sheet 9 is thermocompressed to the wafer 1 and the frame 7. After heat-pressing the polyester-based sheet 9, the switching portion 2c is operated to release the communication state between the porous member of the chuck table 2 and the suction source 2b, and the chuck table 2 To release adsorption by

다음에, 프레임(7)의 외주로부터 삐져나온 폴리에스테르계 시트(9)를 절단하여 제거한다. 도 7의 (A)는 폴리에스테르계 시트(9)를 절단하는 모습을 모식적으로 나타낸 사시도이다. 절단에는, 도 7의 (A)에 도시된 바와 같이, 원환형의 커터(10)가 사용된다. 상기 커터(10)는, 관통 구멍을 구비하고, 상기 관통 구멍에 관통된 회전축 주위로 회전 가능하다.Next, the polyester-based sheet 9 protruding from the outer periphery of the frame 7 is cut and removed. 7A is a perspective view schematically showing a state in which the polyester-based sheet 9 is cut. For cutting, as shown in Fig. 7A, an annular cutter 10 is used. The cutter 10 has a through hole and is rotatable around a rotation shaft penetrating through the through hole.

우선, 원환형의 커터(10)를 프레임(7)의 위쪽에 위치시킨다. 이때, 커터(10)의 회전축을 척 테이블(2)의 직경 방향에 맞춘다. 다음에, 커터(10)를 하강시켜 프레임(7)과 커터(10) 사이에 폴리에스테르계 시트(9)를 끼워, 폴리에스테르계 시트(9)를 절단한다. 그렇게 하면, 폴리에스테르계 시트(9)에 절단 자국(9a)이 형성된다.First, the toroidal cutter 10 is positioned above the frame 7. At this time, the axis of rotation of the cutter 10 is aligned with the radial direction of the chuck table 2. Next, the cutter 10 is lowered, the polyester-based sheet 9 is sandwiched between the frame 7 and the cutter 10, and the polyester-based sheet 9 is cut. Then, cut marks 9a are formed on the polyester-based sheet 9.

또한, 프레임(7)을 따라 프레임(7)의 개구(7a)의 둘레로 커터(10)를 일주시켜, 절단 자국(9a)으로 폴리에스테르계 시트(9)의 소정 영역을 둘러싼다. 그리고, 폴리에스테르계 시트(9)의 상기 영역을 남기도록 절단 자국(9a)의 외주측 영역의 폴리에스테르계 시트(9)를 제거한다. 그렇게 하면, 프레임(7)의 외주로부터 삐져나온 영역을 포함하여 폴리에스테르계 시트(9)의 불필요한 부분을 제거할 수 있다.Further, the cutter 10 is circumferred along the frame 7 around the opening 7a of the frame 7 to surround a predetermined area of the polyester-based sheet 9 with cut marks 9a. Then, the polyester-based sheet 9 is removed from the outer circumferential region of the cut marks 9a so as to leave the above-described region of the polyester-based sheet 9. By doing so, unnecessary portions of the polyester-based sheet 9 can be removed, including the area protruding from the outer periphery of the frame 7.

또한, 폴리에스테르계 시트의 절단에는 초음파 커터를 사용하여도 좋고, 전술한 원환형의 커터(10)를 초음파대의 주파수로 진동시키는 진동원을 상기 커터(10)에 접속하여도 좋다. 또한, 폴리에스테르계 시트(9)를 절단할 때에는, 절단을 쉽게 하기 위해 상기 폴리에스테르계 시트(9)를 냉각하여 경화시켜도 좋다. 이상에 의해, 웨이퍼(1)와 프레임(7)이 폴리에스테르계 시트(9)를 통해 일체화된 프레임 유닛(11)이 형성된다. 도 7의 (B)는 형성된 프레임 유닛(11)을 모식적으로 나타낸 사시도이다.Further, an ultrasonic cutter may be used for cutting the polyester-based sheet, and a vibration source for vibrating the above-described annular cutter 10 at a frequency of an ultrasonic band may be connected to the cutter 10. Further, when cutting the polyester-based sheet 9, in order to facilitate cutting, the polyester-based sheet 9 may be cooled and cured. By the above, the frame unit 11 in which the wafer 1 and the frame 7 are integrated via the polyester-based sheet 9 is formed. 7B is a perspective view schematically showing the formed frame unit 11.

또한, 열 압착을 실시할 때에 폴리에스테르계 시트(9)는, 바람직하게는, 그 융점 이하의 온도로 가열된다. 가열 온도가 융점을 넘으면, 폴리에스테르계 시트(9)가 용해되어 시트의 형상을 유지할 수 없게 되는 경우가 있기 때문이다. 또한, 폴리에스테르계 시트(9)는, 바람직하게는 그 연화점 이상의 온도로 가열된다. 가열 온도가 연화점에 도달하고 있지 않으면 열 압착을 적절하게 실시할 수 없기 때문이다. 즉, 폴리에스테르계 시트(9)는, 그 연화점 이상이면서 또한 그 융점 이하의 온도로 가열되는 것이 바람직하다.In addition, when performing thermocompression bonding, the polyester-based sheet 9 is preferably heated to a temperature equal to or lower than its melting point. This is because when the heating temperature exceeds the melting point, the polyester-based sheet 9 may be dissolved and the shape of the sheet may not be maintained. Further, the polyester-based sheet 9 is preferably heated to a temperature equal to or higher than its softening point. This is because if the heating temperature does not reach the softening point, thermal compression cannot be appropriately performed. That is, it is preferable that the polyester-based sheet 9 is heated to a temperature equal to or higher than its softening point and equal to or lower than its melting point.

또한, 일부의 폴리에스테르계 시트(9)는, 명확한 연화점을 갖지 않는 경우도 있다. 그래서, 열 압착을 실시할 때에 폴리에스테르계 시트(9)는, 바람직하게는 그 융점보다 20℃ 낮은 온도 이상이며 또한 그 융점 이하의 온도로 가열된다.In addition, some polyester-based sheets 9 may not have a clear softening point. Therefore, when performing thermocompression bonding, the polyester-based sheet 9 is preferably heated to a temperature equal to or higher than the melting point by 20°C and lower than the melting point.

또한, 폴리에스테르계 시트(9)가 폴리에틸렌테레프탈레이트 시트인 경우, 가열 온도는 250℃~270℃가 되는 것이 바람직하다. 또한, 상기 폴리에스테르계 시트(9)가 폴리에틸렌나프탈레이트 시트인 경우, 가열 온도는 160℃~180℃가 되는 것이 바람직하다.Further, when the polyester-based sheet 9 is a polyethylene terephthalate sheet, the heating temperature is preferably 250°C to 270°C. Further, when the polyester-based sheet 9 is a polyethylene naphthalate sheet, the heating temperature is preferably 160°C to 180°C.

여기서, 가열 온도란, 일체화 공정을 실시할 때의 폴리에스테르계 시트(9)의 온도를 말한다. 예컨대, 히트 건(4), 히트 롤러(6), 적외선 램프(8) 등의 열원에서는 출력 온도를 설정할 수 있는 기종이 실용에 제공되지만, 상기 열원을 사용하여 폴리에스테르계 시트(9)를 가열하여도, 폴리에스테르계 시트(9)의 온도가 설정된 상기 출력 온도까지 도달하지 않는 경우도 있다. 그래서, 폴리에스테르계 시트(9)를 소정 온도로 가열하기 위해, 열원의 출력 온도를 폴리에스테르계 시트(9)의 융점보다 높게 설정하여도 좋다.Here, the heating temperature refers to the temperature of the polyester-based sheet 9 at the time of performing the integration step. For example, in a heat source such as a heat gun 4, a heat roller 6, and an infrared lamp 8, models capable of setting the output temperature are provided in practical use, but the polyester sheet 9 is heated by using the above heat source. In some cases, the temperature of the polyester-based sheet 9 may not reach the set output temperature. Therefore, in order to heat the polyester-based sheet 9 to a predetermined temperature, the output temperature of the heat source may be set higher than the melting point of the polyester-based sheet 9.

다음에, 본 실시형태에 따른 웨이퍼의 가공 방법에서는, 프레임 유닛(11)의 상태가 된 웨이퍼(1)를 레이저 가공하여, 분할 예정 라인(3)을 따른 개질층을 웨이퍼(1)의 내부에 형성하여 상기 웨이퍼(1)를 분할하는 분할 공정을 실시한다. 분할 공정은, 예컨대, 도 8의 (A)에 도시된 레이저 가공 장치로 실시된다. 도 8의 (A)는, 분할 공정을 모식적으로 나타낸 사시도이고, 도 8의 (B)는, 분할 공정을 모식적으로 나타낸 단면도이다.Next, in the wafer processing method according to the present embodiment, the wafer 1 in the state of the frame unit 11 is laser processed, and a modified layer along the line to be divided 3 is deposited inside the wafer 1. A dividing step of forming and dividing the wafer 1 is performed. The dividing process is performed with the laser processing apparatus shown in FIG. 8(A), for example. Fig. 8(A) is a perspective view schematically showing the dividing process, and Fig. 8(B) is a cross-sectional view schematically showing the dividing process.

레이저 가공 장치(12)는, 웨이퍼(1)에 레이저빔을 조사하는 레이저 가공 유닛(14)과, 웨이퍼(1)를 유지하는 척 테이블(도시 생략)을 구비한다. 레이저 가공 유닛(14)은, 레이저를 발진할 수 있는 레이저 발진기(도시 생략)를 구비하고, 웨이퍼(1)에 대하여 투과성을 갖는 파장의[웨이퍼(1)를 투과할 수 있는 파장의] 레이저빔(16)을 출사할 수 있다. 상기 척 테이블은, 상면에 평행한 방향을 따라 이동(가공 이송)할 수 있다.The laser processing apparatus 12 includes a laser processing unit 14 that irradiates the wafer 1 with a laser beam, and a chuck table (not shown) that holds the wafer 1. The laser processing unit 14 is provided with a laser oscillator (not shown) capable of oscillating a laser, and a laser beam having a wavelength having transmittance to the wafer 1 (of a wavelength capable of transmitting the wafer 1). (16) can be emitted. The chuck table may be moved (processed and conveyed) along a direction parallel to the upper surface.

레이저 가공 유닛(14)은, 상기 레이저 발진기로부터 출사된 레이저빔(16)을 상기 척 테이블에 유지된 웨이퍼(1)에 조사한다. 레이저 가공 유닛(14)이 구비하는 가공 헤드(14a)는, 레이저빔(16)의 집광점(14b)을 웨이퍼(1)의 내부의 소정 높이 위치에 위치시키는 기구를 갖는다.The laser processing unit 14 irradiates the laser beam 16 emitted from the laser oscillator onto the wafer 1 held on the chuck table. The processing head 14a included in the laser processing unit 14 has a mechanism for positioning the condensing point 14b of the laser beam 16 at a predetermined height position inside the wafer 1.

웨이퍼(1)를 레이저 가공할 때에는, 척 테이블 위에 프레임 유닛(11)을 놓고, 폴리에스테르계 시트(9)를 통해 척 테이블에 웨이퍼(1)를 유지시킨다. 다음에, 척 테이블을 회전시켜 웨이퍼(1)의 분할 예정 라인(3)을 레이저 가공 장치(12)의 가공 이송 방향에 맞춘다. 또한, 분할 예정 라인(3)의 연장선의 위쪽에 가공 헤드(14a)가 배치되도록, 척 테이블 및 레이저 가공 유닛(14)의 상대 위치를 조정한다. 그리고, 레이저빔(16)의 집광점(14b)을 소정 높이 위치에 위치시킨다.When laser processing the wafer 1, the frame unit 11 is placed on the chuck table, and the wafer 1 is held on the chuck table via the polyester sheet 9. Next, the chuck table is rotated so that the line 3 to be divided of the wafer 1 is aligned with the processing transfer direction of the laser processing apparatus 12. Further, the relative positions of the chuck table and the laser processing unit 14 are adjusted so that the processing head 14a is disposed above the extension line of the division scheduled line 3. Then, the condensing point 14b of the laser beam 16 is positioned at a predetermined height.

다음에, 레이저 가공 유닛(14)으로부터 웨이퍼(1)의 내부에 레이저빔(16)을 조사하면서 척 테이블과, 레이저 가공 유닛(14)을 척 테이블의 상면에 평행한 가공 이송 방향을 따라 상대 이동시킨다. 즉, 레이저빔(16)의 집광점(14b)을 웨이퍼(1)의 내부에 위치시키고, 레이저빔(16)을 분할 예정 라인(3)을 따라 웨이퍼(1)에 조사한다. 그렇게 하면, 개질층(3a)이 웨이퍼(1)의 내부에 형성된다. 또한, 도 8의 (A)에 있어서는, 웨이퍼(1)의 내부에 형성된 개질층(3a)을 파선으로 나타내고 있다.Next, while irradiating the laser beam 16 from the laser processing unit 14 into the inside of the wafer 1, the chuck table and the laser processing unit 14 are moved relative to the processing feed direction parallel to the upper surface of the chuck table. Let it. That is, the condensing point 14b of the laser beam 16 is positioned inside the wafer 1, and the laser beam 16 is irradiated onto the wafer 1 along the line 3 to be divided. Then, the modified layer 3a is formed inside the wafer 1. In addition, in Fig. 8A, the modified layer 3a formed inside the wafer 1 is indicated by a broken line.

분할 공정에 있어서의 레이저빔(16)의 조사 조건은, 예컨대, 이하와 같이 설정된다. 단, 레이저빔(16)의 조사 조건은, 이것에 한정되지 않는다.The irradiation conditions of the laser beam 16 in the dividing step are set as follows, for example. However, the irradiation conditions of the laser beam 16 are not limited to this.

파장 : 1064 ㎚wavelength : 1064 nm

반복 주파수 : 50 ㎑Repetition frequency : 50 ㎑

평균 출력 : 1 WAverage power : 1 W

이송 속도 : 200 ㎜/초Feed rate : 200 mm/sec

하나의 분할 예정 라인(3)을 따라 웨이퍼(1)의 내부에 개질층(3a)을 형성한 후, 척 테이블 및 레이저 가공 유닛(14)을 가공 이송 방향과는 수직인 인덱싱 이송 방향으로 상대적으로 이동시키고, 다른 분할 예정 라인(3)을 따라 마찬가지로 웨이퍼(1)를 레이저 가공한다. 하나의 방향을 따른 모든 분할 예정 라인(3)을 따라 개질층(3a)을 형성한 후, 척 테이블을 유지면에 수직인 축 주위로 회전시키고, 다른 방향을 따른 분할 예정 라인(3)을 따라 마찬가지로 웨이퍼(1)를 레이저 가공한다.After forming the modified layer 3a in the inside of the wafer 1 along the one scheduled division line 3, the chuck table and the laser processing unit 14 are moved relative to the indexing transfer direction perpendicular to the processing transfer direction. It is moved, and the wafer 1 is similarly laser processed along the other line 3 to be divided. After forming the modified layer 3a along all the planned division lines 3 along one direction, the chuck table is rotated around an axis perpendicular to the holding surface, and along the division scheduled line 3 along the other direction. Similarly, the wafer 1 is laser processed.

레이저 가공 유닛(14)에 의해 웨이퍼(1)의 내부에 레이저빔(16)을 집광시켜 개질층(3a)을 형성하면, 상기 레이저빔(16)의 누설광이 웨이퍼(1)의 아래쪽의 폴리에스테르계 시트(9)에 도달한다.When the modified layer 3a is formed by condensing the laser beam 16 inside the wafer 1 by the laser processing unit 14, the leakage light of the laser beam 16 It reaches the ester-based sheet 9.

예컨대, 프레임 유닛(11)에 폴리에스테르계 시트(9)가 아닌 점착 테이프가 사용되는 경우, 상기 점착 테이프의 풀층에 레이저빔(16)의 누설광이 조사되면 점착 테이프의 풀층이 용융되어, 웨이퍼(1)의 이면(1b)측에 풀층의 일부가 고착된다. 이 경우, 웨이퍼(1)가 분할되어 형성되는 디바이스 칩의 이면측에는 풀층의 상기 일부가 잔존해 버린다. 그 때문에, 디바이스 칩의 품질 저하가 문제가 된다.For example, when an adhesive tape other than the polyester-based sheet 9 is used for the frame unit 11, when the leakage light of the laser beam 16 is irradiated onto the adhesive tape, the full layer of the adhesive tape melts and the wafer A part of the glue layer is fixed to the back surface 1b of (1). In this case, the portion of the full layer remains on the back side of the device chip formed by dividing the wafer 1. For this reason, the deterioration of the quality of the device chip becomes a problem.

이에 비하여, 본 실시형태에 따른 웨이퍼의 가공 방법에서는, 프레임 유닛(11)에 풀층을 구비하지 않는 폴리에스테르계 시트(9)를 사용한다. 그 때문에, 레이저빔(16)의 누설광이 폴리에스테르계 시트(9)에 도달하여도, 웨이퍼(1)의 이면(1b)측에 풀층이 고착되는 일은 없다. 따라서, 웨이퍼(1)로부터 형성된 디바이스 칩의 품질은 양호하게 유지된다.On the other hand, in the wafer processing method according to the present embodiment, the polyester-based sheet 9 having no full layer in the frame unit 11 is used. Therefore, even if the leakage light of the laser beam 16 reaches the polyester-based sheet 9, the glue layer does not adhere to the back surface 1b side of the wafer 1. Therefore, the quality of the device chip formed from the wafer 1 is well maintained.

다음에, 폴리에스테르계 시트(9)를 직경 방향 외측으로 확장함으로써 웨이퍼(1)를 분할하여 디바이스 칩을 형성한다. 그 후, 폴리에스테르계 시트(9)로부터 개개의 상기 디바이스 칩을 픽업하는 픽업 공정을 실시한다. 폴리에스테르계 시트(9)의 확장에는, 도 9 하부에 도시된 픽업 장치(18)를 사용한다. 도 9는 픽업 장치(18)로의 프레임 유닛(11)의 반입을 모식적으로 나타낸 사시도이다.Next, the wafer 1 is divided by expanding the polyester-based sheet 9 outward in the radial direction to form a device chip. After that, a pickup step of picking up the individual device chips from the polyester-based sheet 9 is performed. For the expansion of the polyester-based sheet 9, the pickup device 18 shown in the lower part of Fig. 9 is used. 9 is a perspective view schematically showing the carrying of the frame unit 11 into the pickup device 18.

픽업 장치(18)는, 웨이퍼(1)의 직경보다 큰 직경을 갖는 원통형의 드럼(20)과, 프레임 지지대(26)를 포함하는 프레임 유지 유닛(22)을 구비한다. 프레임 유지 유닛(22)의 프레임 지지대(26)는, 상기 드럼(20)의 직경보다 큰 직경의 개구를 구비하고, 상기 드럼(20)의 상단부와 동일한 높이에 배치되며, 상기 드럼(20)의 상단부를 외주측으로부터 둘러싼다.The pickup device 18 includes a cylindrical drum 20 having a diameter larger than that of the wafer 1, and a frame holding unit 22 including a frame support 26. The frame support 26 of the frame holding unit 22 has an opening having a diameter larger than that of the drum 20, is disposed at the same height as the upper end of the drum 20, and The upper end is enclosed from the outer peripheral side.

프레임 지지대(26)의 외주측에는, 클램프(24)가 배치된다. 프레임 지지대(26) 위에 프레임 유닛(11)을 놓고, 클램프(24)에 의해 프레임 유닛(11)의 프레임(7)을 파지시키면, 프레임 유닛(11)이 프레임 지지대(26)에 고정된다.On the outer circumferential side of the frame support 26, a clamp 24 is disposed. When the frame unit 11 is placed on the frame support 26 and the frame 7 of the frame unit 11 is held by a clamp 24, the frame unit 11 is fixed to the frame support 26.

프레임 지지대(26)는, 연직 방향을 따라 신장되는 복수의 로드(28)에 의해 지지되고, 각 로드(28)의 하단부에는, 상기 로드(28)를 승강시키는 에어 실린더(30)가 배치된다. 복수의 에어 실린더(30)는, 원판형의 베이스(32)에 지지된다. 각 에어 실린더(30)를 작동시키면, 프레임 지지대(26)가 드럼(20)에 대하여 하강된다.The frame support 26 is supported by a plurality of rods 28 extending along the vertical direction, and an air cylinder 30 for raising and lowering the rod 28 is disposed at a lower end of each rod 28. The plurality of air cylinders 30 are supported by a disk-shaped base 32. When each air cylinder 30 is operated, the frame support 26 is lowered relative to the drum 20.

드럼(20)의 내부에는, 폴리에스테르계 시트(9)에 지지된 디바이스 칩을 아래쪽으로부터 밀어올리는 푸시업 기구(34)가 배치된다. 푸시업 기구(34)는, 펠티에 소자 등의 냉각 기구를 내포하는 냉각부(34a)를 상단에 구비한다. 또한, 드럼(20)의 위쪽에는, 디바이스 칩을 흡인 유지할 수 있는 콜릿(36)[도 10의 (B) 참조]이 배치된다. 푸시업 기구(34) 및 콜릿(36)은, 프레임 지지대(26)의 상면을 따른 수평 방향으로 이동 가능하다. 또한, 콜릿(36)은, 전환부(36b)[도 10의 (B) 참조]를 통해 흡인원(36a)[도 10의 (B) 참조]에 접속된다.Inside the drum 20, a push-up mechanism 34 for pushing up a device chip supported by the polyester-based sheet 9 from below is disposed. The push-up mechanism 34 is provided with a cooling portion 34a at its upper end that contains a cooling mechanism such as a Peltier element. Further, above the drum 20, a collet 36 capable of attracting and holding device chips (see Fig. 10B) is disposed. The push-up mechanism 34 and the collet 36 are movable in a horizontal direction along the upper surface of the frame support 26. Moreover, the collet 36 is connected to the suction source 36a (refer FIG. 10(B)) through the switching part 36b (refer FIG. 10(B)).

폴리에스테르계 시트(9)를 확장할 때, 우선 픽업 장치(18)의 드럼(20)의 상단의 높이와, 프레임 지지대(26)의 상면의 높이가 일치하도록, 에어 실린더(30)를 작동시켜 프레임 지지대(26)의 높이를 조절한다. 다음에, 레이저 가공 장치(12)로부터 반출된 프레임 유닛(11)을 픽업 장치(18)의 드럼(20) 및 프레임 지지대(26) 위에 놓는다.When expanding the polyester-based sheet 9, first, the air cylinder 30 is operated so that the height of the upper end of the drum 20 of the pickup device 18 and the height of the upper surface of the frame support 26 match. Adjust the height of the frame support 26. Next, the frame unit 11 taken out from the laser processing device 12 is placed on the drum 20 and the frame support 26 of the pickup device 18.

그 후, 클램프(24)에 의해 프레임 지지대(26) 위에 프레임 유닛(11)의 프레임(7)을 고정한다. 도 10의 (A)는 프레임 지지대(26) 위에 고정된 프레임 유닛(11)을 모식적으로 나타낸 단면도이다. 웨이퍼(1)의 내부에는, 분할 예정 라인(3)을 따라 개질층(3a)이 형성되어 있다.After that, the frame 7 of the frame unit 11 is fixed on the frame support 26 by means of a clamp 24. 10A is a cross-sectional view schematically showing the frame unit 11 fixed on the frame support 26. Inside the wafer 1, a modified layer 3a is formed along the line 3 to be divided.

다음에, 에어 실린더(30)를 작동시켜 프레임 유지 유닛(22)의 프레임 지지대(26)를 드럼(20)에 대하여 하강시킨다. 그렇게 하면, 도 10의 (B)에 도시된 바와 같이, 폴리에스테르계 시트(9)가 직경 방향 외측으로 확장된다. 도 10의 (B)는 확장된 폴리에스테르계 시트(9)를 모식적으로 나타낸 단면도이다.Next, the air cylinder 30 is operated to lower the frame support 26 of the frame holding unit 22 relative to the drum 20. Then, as shown in Fig. 10B, the polyester-based sheet 9 expands outward in the radial direction. 10B is a cross-sectional view schematically showing the expanded polyester-based sheet 9.

폴리에스테르계 시트(9)가 확장되면, 웨이퍼(1)에 직경 방향 외측을 향한 힘이 작용하여, 웨이퍼(1)가 개질층(3a)을 기점으로 분할되고, 개개의 디바이스 칩(1c)이 형성된다. 폴리에스테르계 시트(9)를 더 확장하면, 폴리에스테르계 시트(9)에 지지된 각 디바이스 칩(1c)의 간격이 넓어져, 개개의 디바이스 칩(1c)의 픽업이 용이해진다.When the polyester-based sheet 9 is expanded, a force toward the outer side in the radial direction acts on the wafer 1, so that the wafer 1 is divided with the modified layer 3a as a starting point, and the individual device chips 1c Is formed. When the polyester-based sheet 9 is further expanded, the spacing between the device chips 1c supported by the polyester-based sheet 9 is widened, and individual device chips 1c can be easily picked up.

본 실시형태에 따른 웨이퍼의 가공 방법에서는, 웨이퍼(1)를 분할하여 개개의 디바이스 칩(1c)을 형성한 후, 폴리에스테르계 시트(9)로부터 디바이스 칩(1c)을 픽업하는 픽업 공정을 실시한다. 픽업 공정에서는, 픽업의 대상이 되는 디바이스 칩(1c)을 결정하여, 상기 디바이스 칩(1c)의 아래쪽으로 푸시업 기구(34)를 이동시키고, 상기 디바이스 칩(1c)의 위쪽으로 콜릿(36)을 이동시킨다.In the wafer processing method according to the present embodiment, after dividing the wafer 1 to form individual device chips 1c, a pickup step of picking up the device chips 1c from the polyester-based sheet 9 is performed. do. In the pickup process, the device chip 1c to be picked up is determined, the push-up mechanism 34 is moved below the device chip 1c, and the collet 36 is moved above the device chip 1c. Move.

그 후, 냉각부(34a)를 작동시켜 온도를 저하시키고, 냉각부(34a)를 폴리에스테르계 시트(9)의 상기 디바이스 칩(1c)에 대응하는 영역에 접촉시켜 상기 영역을 냉각한다. 또한, 푸시업 기구(34)를 작동시켜 폴리에스테르계 시트(9)측으로부터 상기 디바이스 칩(1c)을 밀어올린다. 그리고, 전환부(36b)를 작동시켜 콜릿(36)을 흡인원(36a)에 연통시킨다. 그렇게 하면, 콜릿(36)에 의해 상기 디바이스 칩(1c)이 흡인 유지되고, 디바이스 칩(1c)이 폴리에스테르계 시트(9)로부터 픽업된다. 픽업된 개개의 디바이스 칩(1c)은, 그 후, 소정 배선 기판 등에 실장되어 사용된다.After that, the cooling unit 34a is operated to lower the temperature, and the cooling unit 34a is brought into contact with the area corresponding to the device chip 1c of the polyester-based sheet 9 to cool the area. Further, the push-up mechanism 34 is operated to push up the device chip 1c from the polyester-based sheet 9 side. Then, the switching part 36b is operated to make the collet 36 communicate with the suction source 36a. Then, the device chip 1c is suction-held by the collet 36, and the device chip 1c is picked up from the polyester-based sheet 9. The individual device chips 1c picked up are then mounted and used on a predetermined wiring board or the like.

또한, 폴리에스테르계 시트(9)의 상기 영역을 냉각부(34a)에 의해 냉각하면, 폴리에스테르계 시트(9)가 수축되어 폴리에스테르계 시트(9)와, 디바이스 칩의 계면에 큰 응력이 생겨, 박리가 용이해진다. 그 때문에, 폴리에스테르계 시트(9)로부터의 박리시에 디바이스 칩에 가해지는 부하가 경감된다.In addition, when the above region of the polyester-based sheet 9 is cooled by the cooling unit 34a, the polyester-based sheet 9 contracts and a large stress is generated at the interface between the polyester-based sheet 9 and the device chip. Occurs, and peeling becomes easy. Therefore, the load applied to the device chip at the time of peeling from the polyester-based sheet 9 is reduced.

예컨대, 점착 테이프를 사용하여 프레임 유닛(11)을 형성하는 경우, 분할 공정에 있어서 웨이퍼(1)에 조사되는 레이저빔(16)의 누설광이 점착 테이프에 도달하고, 점착 테이프의 풀층이 디바이스 칩의 이면측에 고착된다. 그리고, 풀층의 부착에 의한 디바이스 칩의 품질 저하가 문제가 된다.For example, in the case of forming the frame unit 11 using an adhesive tape, the leakage light of the laser beam 16 irradiated to the wafer 1 in the dividing step reaches the adhesive tape, and the full layer of the adhesive tape is a device chip. It is fixed to the back side of. And, the deterioration of the quality of the device chip due to the adhesion of the glue layer becomes a problem.

이에 비하여, 본 실시형태에 따른 웨이퍼의 가공 방법에 의하면, 열 압착에 의해 풀층을 구비하지 않는 폴리에스테르계 시트(9)를 이용한 프레임 유닛(11)의 형성이 가능해지기 때문에, 풀층을 구비한 점착 테이프가 불필요하다. 결과적으로 이면측으로의 풀층의 부착에 의한 디바이스 칩의 품질 저하가 발생하지 않는다.On the other hand, according to the wafer processing method according to the present embodiment, since it is possible to form the frame unit 11 using the polyester-based sheet 9 without a glue layer by thermocompression, adhesion with a glue layer No tape is required. As a result, the quality of the device chip does not deteriorate due to adhesion of the glue layer to the back side.

또한, 본 발명은 상기 실시형태의 기재에 한정되지 않고, 여러 가지로 변경하여 실시 가능하다. 예컨대, 상기 실시형태에서는, 폴리에스테르계 시트(9)가, 예컨대, 폴리에틸렌테레프탈레이트 시트, 또는 폴리에틸렌나프탈레이트 시트인 경우에 대해서 설명하였지만, 본 발명의 일 양태는 이것에 한정되지 않는다. 예컨대, 폴리에스테르계 시트는, 다른 재료가 사용되어도 좋고, 폴리트리메틸렌테레프탈레이트 시트나, 폴리부틸렌테레프탈레이트 시트, 폴리부틸렌나프탈레이트 시트 등이어도 좋다.In addition, the present invention is not limited to the description of the above embodiment, and can be implemented with various modifications. For example, in the above embodiment, a case where the polyester-based sheet 9 is, for example, a polyethylene terephthalate sheet or a polyethylene naphthalate sheet has been described, but one aspect of the present invention is not limited thereto. For example, for the polyester-based sheet, other materials may be used, and a polytrimethylene terephthalate sheet, a polybutylene terephthalate sheet, a polybutylene naphthalate sheet, or the like may be used.

그 밖에, 상기 실시형태에 따른 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한 적절하게 변경하여 실시할 수 있다.In addition, the structure, method, etc. according to the above embodiments can be appropriately changed and implemented as long as they do not deviate from the scope of the object of the present invention.

1 : 웨이퍼 1a : 표면
1b : 이면 3 : 분할 예정 라인
3a : 개질층 5 : 디바이스
7 : 프레임 7a : 개구
9 : 폴리에스테르계 시트 9a : 절단 자국
11 : 프레임 유닛 2 : 척 테이블
2a : 유지면 2b, 36a : 흡인원
2c, 36b : 전환부 4 : 히트 건
4a : 열풍 6 : 히트 롤러
8 : 적외선 램프 8a : 적외선
10 : 커터 12 : 레이저 가공 장치
14 : 레이저 가공 유닛 14a : 가공 헤드
14b: 집광점 16 : 레이저빔
18 : 픽업 장치 20 : 드럼
22 : 프레임 유지 유닛 24 : 클램프
26 : 프레임 지지대 28 : 로드
30 : 에어 실린더 32 : 베이스
34 : 푸시업 기구 34a : 냉각부
36 : 콜릿1: wafer 1a: surface
1b: Back side 3: Line to be divided
3a: modified layer 5: device
7: frame 7a: opening
9: polyester sheet 9a: cut marks
11: frame unit 2: chuck table
2a: holding surface 2b, 36a: suction source
2c, 36b: switching unit 4: heat gun
4a: hot air 6: heat roller
8: infrared lamp 8a: infrared
10: cutter 12: laser processing device
14: laser processing unit 14a: processing head
14b: condensing point 16: laser beam
18: pickup device 20: drum
22: frame holding unit 24: clamp
26: frame support 28: rod
30: air cylinder 32: base
34: push-up mechanism 34a: cooling unit
36: collet

Claims (7)

복수의 디바이스가, 분할 예정 라인에 의해 구획된 표면의 각 영역에 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서,
웨이퍼를 수용하는 개구를 갖는 프레임의 상기 개구 내에 웨이퍼를 위치시키고, 상기 웨이퍼의 이면 또는 상기 표면과, 상기 프레임의 외주에 폴리에스테르계 시트를 배치하는 폴리에스테르계 시트 배치 공정과,
상기 폴리에스테르계 시트를 가열하여 열 압착에 의해 상기 웨이퍼와 상기 프레임을 상기 폴리에스테르계 시트를 통해 일체화하는 일체화 공정과,
상기 웨이퍼에 대하여 투과성을 갖는 파장의 레이저빔의 집광점을 상기 웨이퍼의 내부에 위치시키고, 상기 레이저빔을 상기 분할 예정 라인을 따라 상기 웨이퍼에 조사(照射)하여 상기 웨이퍼에 개질층을 형성하고, 상기 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 공정과,
상기 폴리에스테르계 시트의 각 디바이스 칩에 대응하는 개개의 영역에 있어서, 상기 폴리에스테르계 시트를 냉각하여, 상기 폴리에스테르계 시트측으로부터 디바이스 칩을 밀어올리고, 상기 폴리에스테르계 시트로부터 상기 디바이스 칩을 픽업하는 픽업 공정
을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.A wafer processing method in which a plurality of devices divide a wafer formed in each area of a surface divided by a division scheduled line into individual device chips, comprising:
A polyester-based sheet disposition step of placing a wafer in the opening of a frame having an opening for receiving a wafer, and disposing a polyester-based sheet on the back or the surface of the wafer, and an outer circumference of the frame;
An integration step of heating the polyester-based sheet to integrate the wafer and the frame through the polyester-based sheet by thermocompression bonding;
A condensing point of a laser beam having a wavelength having transmittance to the wafer is located inside the wafer, and the laser beam is irradiated to the wafer along the line to be divided to form a modified layer on the wafer, A dividing process of dividing the wafer into individual device chips,
In individual regions of the polyester-based sheet corresponding to each device chip, the polyester-based sheet is cooled, the device chip is pushed up from the polyester-based sheet side, and the device chip is removed from the polyester-based sheet. Pickup process to pick up
Wafer processing method comprising a. 제1항에 있어서, 상기 일체화 공정에 있어서, 적외선의 조사에 의해 상기 열 압착을 실시하는 것을 특징으로 하는 웨이퍼의 가공 방법.The wafer processing method according to claim 1, wherein in the integration step, the thermocompression bonding is performed by irradiation of infrared rays. 제1항에 있어서, 상기 일체화 공정에 있어서, 일체화를 실시한 후, 상기 프레임의 외주로부터 삐져나온 폴리에스테르계 시트를 제거하는 것을 특징으로 하는 웨이퍼의 가공 방법.The wafer processing method according to claim 1, wherein in the integration step, after integration is performed, the polyester-based sheet protruding from the outer periphery of the frame is removed. 제1항에 있어서, 상기 픽업 공정에서는, 상기 폴리에스테르계 시트를 확장하여 각 디바이스 칩 사이의 간격을 넓히는 것을 특징으로 하는 웨이퍼의 가공 방법.The wafer processing method according to claim 1, wherein in the pick-up step, the polyester-based sheet is expanded to increase a space between each device chip. 제1항에 있어서, 상기 폴리에스테르계 시트는, 폴리에틸렌테레프탈레이트 시트, 폴리에틸렌나프탈레이트 시트 중 어느 하나인 것을 특징으로 하는 웨이퍼의 가공 방법.The wafer processing method according to claim 1, wherein the polyester-based sheet is any one of a polyethylene terephthalate sheet and a polyethylene naphthalate sheet. 제5항에 있어서, 상기 일체화 공정에 있어서, 상기 폴리에스테르계 시트가 상기 폴리에틸렌테레프탈레이트 시트인 경우에 가열 온도는 250℃~270℃이고, 상기 폴리에스테르계 시트가 상기 폴리에틸렌나프탈레이트 시트인 경우에 가열 온도는 160℃~180℃인 것을 특징으로 하는 웨이퍼의 가공 방법.The method of claim 5, wherein in the integration process, when the polyester-based sheet is the polyethylene terephthalate sheet, the heating temperature is 250°C to 270°C, and the polyester-based sheet is the polyethylene naphthalate sheet. The heating temperature is 160°C to 180°C, characterized in that the wafer processing method. 제1항에 있어서, 상기 웨이퍼는 Si, GaN, GaAs, 유리 중 어느 하나로 구성되는 것을 특징으로 하는 웨이퍼의 가공 방법.The method of claim 1, wherein the wafer is made of any one of Si, GaN, GaAs, and glass.
KR1020200064943A 2019-06-07 2020-05-29 Wafer processing method KR20200140721A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-107315 2019-06-07
JP2019107315A JP7286247B2 (en) 2019-06-07 2019-06-07 Wafer processing method

Publications (1)

Publication Number Publication Date
KR20200140721A true KR20200140721A (en) 2020-12-16

Family

ID=73459823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200064943A KR20200140721A (en) 2019-06-07 2020-05-29 Wafer processing method

Country Status (7)

Country Link
US (1) US11380587B2 (en)
JP (1) JP7286247B2 (en)
KR (1) KR20200140721A (en)
CN (1) CN112053993A (en)
DE (1) DE102020207072A1 (en)
SG (1) SG10202004870SA (en)
TW (1) TW202046394A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7430515B2 (en) * 2019-11-06 2024-02-13 株式会社ディスコ Wafer processing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076179U (en) 2000-09-07 2001-03-30 和雄 落合 Cup type bottle cap
JP3408805B2 (en) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 Cutting origin region forming method and workpiece cutting method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076179B2 (en) 1993-07-26 2000-08-14 株式会社ディスコ Dicing equipment
JPH09167779A (en) * 1995-12-14 1997-06-24 Toshiba Corp Semiconductor production machine
JP2000208447A (en) * 1998-11-12 2000-07-28 Toshiba Corp Semiconductor manufacturing apparatus and manufacture of semiconductor device
JP4805467B2 (en) * 2001-03-15 2011-11-02 日本ペイント株式会社 Ground treatment agent
JP2007150065A (en) * 2005-11-29 2007-06-14 Shin Etsu Chem Co Ltd Adhesive tape for dicing/die bonding
JP4930679B2 (en) * 2005-12-14 2012-05-16 日本ゼオン株式会社 Manufacturing method of semiconductor device
MY151354A (en) * 2007-10-09 2014-05-15 Hitachi Chemical Co Ltd Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
JP5904720B2 (en) * 2011-05-12 2016-04-20 株式会社ディスコ Wafer division method
JP5800645B2 (en) * 2011-09-01 2015-10-28 株式会社ディスコ Tip spacing maintenance method
JP6021687B2 (en) * 2013-02-25 2016-11-09 株式会社ディスコ Laminated wafer processing method
US10615070B2 (en) * 2014-09-29 2020-04-07 Lintec Corporation Base film for sheets for semiconductor wafer processing, sheet for semiconductor wafer processing, and method of manufacturing semiconductor devices
US10483215B2 (en) * 2016-09-22 2019-11-19 International Business Machines Corporation Wafer level integration including design/co-design, structure process, equipment stress management and thermal management
JP7154809B2 (en) 2018-04-20 2022-10-18 株式会社ディスコ Wafer processing method
JP2019192717A (en) 2018-04-20 2019-10-31 株式会社ディスコ Method of processing wafer
JP7181020B2 (en) * 2018-07-26 2022-11-30 株式会社ディスコ Wafer processing method
JP7387228B2 (en) * 2019-10-17 2023-11-28 株式会社ディスコ Wafer processing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076179U (en) 2000-09-07 2001-03-30 和雄 落合 Cup type bottle cap
JP3408805B2 (en) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 Cutting origin region forming method and workpiece cutting method

Also Published As

Publication number Publication date
JP7286247B2 (en) 2023-06-05
TW202046394A (en) 2020-12-16
US20200388537A1 (en) 2020-12-10
US11380587B2 (en) 2022-07-05
CN112053993A (en) 2020-12-08
DE102020207072A1 (en) 2020-12-10
SG10202004870SA (en) 2021-01-28
JP2020202257A (en) 2020-12-17

Similar Documents

Publication Publication Date Title
KR20210018072A (en) Wafer processing method
KR20200140720A (en) Wafer processing method
KR20200070106A (en) Wafer processing method
KR20200130127A (en) Wafer processing method
KR20200119726A (en) Wafer processing method
KR20200052832A (en) Wafer processing method
KR20200140721A (en) Wafer processing method
KR20200119727A (en) Wafer processing method
KR20200106845A (en) Wafer processing method
KR20210045935A (en) Wafer processing method
KR20210018073A (en) Wafer processing method
KR20210042826A (en) Wafer processing method
KR20200130126A (en) Wafer processing method
KR20200106844A (en) Wafer processing method
KR20210007853A (en) Wafer processing method
KR20200089603A (en) Wafer processing method
KR20210045934A (en) Wafer processing method
KR20210031385A (en) Wafer processing method
KR20200043282A (en) Wafer processing method
KR20200099980A (en) Wafer processing method
JP2020202260A (en) Wafer processing method
JP2020202261A (en) Wafer processing method
KR20210007851A (en) Wafer processing method
KR20210031384A (en) Wafer processing method
JP7305261B2 (en) Wafer processing method