KR20200135682A - 디스플레이 장치 및 그 제조방법 - Google Patents

디스플레이 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20200135682A
KR20200135682A KR1020190061452A KR20190061452A KR20200135682A KR 20200135682 A KR20200135682 A KR 20200135682A KR 1020190061452 A KR1020190061452 A KR 1020190061452A KR 20190061452 A KR20190061452 A KR 20190061452A KR 20200135682 A KR20200135682 A KR 20200135682A
Authority
KR
South Korea
Prior art keywords
liquid repellent
layer
liquid
repellent
display device
Prior art date
Application number
KR1020190061452A
Other languages
English (en)
Inventor
윤형근
이홍연
강석훈
김희라
박수지
신범수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190061452A priority Critical patent/KR20200135682A/ko
Priority to US16/702,536 priority patent/US11690252B2/en
Priority to CN202010141224.XA priority patent/CN111987237A/zh
Publication of KR20200135682A publication Critical patent/KR20200135682A/ko
Priority to US18/198,163 priority patent/US20230292556A1/en

Links

Images

Classifications

    • H01L27/3246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L51/0026—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L2251/30—
    • H01L2251/53—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 플라즈마 세정 시에도 발액 특성을 가질 수 있는 디스플레이 장치 및 그 제조방법을 위하여, 기판, 상기 기판 상에 배치된 화소전극, 상기 화소전극 상에 배치되고, 상기 화소전극의 중앙부를 노출시키는 개구를 갖는 화소정의막, 및 상기 화소정의막 상에 배치되고, 상면이 요철 구조를 갖는 발액층을 구비하는, 디스플레이 장치 및 그 제조방법을 제공한다.

Description

디스플레이 장치 및 그 제조방법{Display apparatus and manufacturing the same}
본 발명은 디스플레이 장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 주변 막의 발액 특성을 유지하면서 동시에 발광소자의 신뢰성이 향상된 디스플레이 장치 및 그 제조방법에 관한 것이다.
디스플레이 장치들 중, 유기발광 디스플레이 장치는 시야각이 넓고 컨트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어 차세대 디스플레이 장치로서 주목을 받고 있다.
일반적으로 유기발광 디스플레이 장치는 기판 상에 박막트랜지스터 및 유기발광다이오드들을 형성하고, 유기발광다이오드들이 스스로 빛을 발광하여 작동한다. 이러한 유기발광 디스플레이 장치는 휴대폰 등과 같은 소형 제품의 디스플레이부로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이부로 사용되기도 한다.
유기발광 디스플레이 장치는 화소전극과 대향전극 그리고 이들 사이에 개재되는 유기발광층을 포함하는 유기발광다이오드(OLED)를 구비한다. 유기발광다이오드의 유기발광층은 다양한 방식으로 형성될 수 있으며, 예컨대 화학기상증착법(CVD), 잉크젯법 등을 사용할 수 있다.
그러나 이러한 종래의 디스플레이 장치에서, 잉크젯법으로 유기발광층을 형성하는 경우 발광영역 주변 막들이 발액 특성을 갖도록 할 수 있는데, 제조 과정 중 일부 공정에 의해 주변 막들의 발액 특성이 저하되는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 주변 막의 발액 특성을 유지하면서 동시에 발광소자의 신뢰성이 향상된 디스플레이 장치 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 기판; 상기 기판 상에 배치된, 화소전극; 상기 화소전극 상에 배치되고, 상기 화소전극의 중앙부를 노출시키는 개구를 갖는, 화소정의막; 및 상기 화소정의막 상에 배치되고, 상면이 요철 구조를 갖는, 발액층;을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 발액층은 제1 발액제를 포함하는 제1 발액층 및 상기 제1 발액층 상에 배치되며, 제2 발액제를 포함하는 제2 발액층을 구비할 수 있다.
본 실시예에 따르면, 상기 제1 발액제 및 상기 제2 발액제는 서로 다른 표면 에너지를 가질 수 있다.
본 실시예에 따르면, 상기 제1 발액제의 표면 에너지는 상기 제2 발액제의 표면 에너지 보다 높을 수 있다.
본 실시예에 따르면, 상기 제1 발액제 및 상기 제2 발액제는 표면 에너지가 15 dyne/cm 이하이고, 상기 제1 발액제의 표면 에너지는 상기 제2 발액제의 표면 에너지 보다 4 dyne/cm 내지 10 dyne/cm 높을 수 있다.
본 실시예에 따르면, 상기 발액층은 8000 내지 20000의 분자량을 갖는 고분자 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 고분자 물질은 메인체인 및 사이드체인을 포함하고, 상기 사이드체인은 20% 내지 30%의 비율을 가질 수 있다.
본 실시예에 따르면, 상기 고분자 물질은 유리전이온도(Tg)가 200℃ 이하일 수 있다.
본 실시예에 따르면, 상기 발액층의 두께는 30nm 내지 70nm 일 수 있다.
본 실시예에 따르면, 상기 요철 구조는 볼록부 및 오목부의 반복 패턴을 가지며, 상기 볼록부의 폭은 0.01㎛ 내지 3㎛ 이고, 상기 오목부의 폭은 0.01㎛ 내지 3㎛ 일 수 있다.
본 실시예에 따르면, 상기 제1 발액층의 상면은 요철 구조를 가지며, 상기 제2 발액층은 상기 제1 발액층의 상면에 일부 존재할 수 있다.
본 발명의 다른 관점에 따르면, 기판을 준비하는 단계; 상기 기판 상에, 화소전극을 형성하는 단계; 상기 화소전극 상에, 상기 화소전극의 중앙부를 노출시키는 개구를 갖는 화소정의막을 형성하는 단계; 및 상기 화소정의막 상에, 상면이 요철 구조를 갖는 발액층을 형성하는 단계;를 포함하는, 디스플레이 장치의 제조방법이 제공된다.
본 실시예에 따르면, 상기 발액층을 형성하는 단계는, 상기 화소정의막을 형성하는 유기물에 서로 다른 표면 에너지를 갖는 제1 발액제 및 제2 발액제를 혼합하는 단계; 베이킹하여, 상기 화소정의막의 상부에 상기 제1 발액제 및 상기 제2 발액제를 위치시키도록 상기 화소정의막과 상기 제1 발액제 및 상기 제2 발액제를 상분리하는 단계; 상기 화소전극 상부면에 잔존하는 발액성의 잔막을 제거하기 위해 플라즈마를 조사하는 단계; 및 상기 플라즈마를 조사한 뒤, 베이킹하는 단계;를 포함할 수 있다.
본 실시예에 따르면, 상기 제1 발액제의 표면 에너지는 상기 제2 발액제의 표면 에너지 보다 높을 수 있다.
본 실시예에 따르면, 상기 유기물에 상기 제1 발액제 및 상기 제2 발액제를 혼합하는 단계에서, 상기 제1 발액제는 2 wt% 내지 5 wt%, 상기 제2 발액제는 0.5 wt% 내지 1 wt% 포함될 수 있다.
본 실시예에 따르면, 상기 상분리하는 단계는, 상기 제2 발액제가 상기 제1 발액제 상에 위치하도록 하는 단계일 수 있다.
본 실시예에 따르면, 상기 플라즈마를 조사하는 단계는, 상기 화소정의막 상에 위치한 상기 제2 발액제의 적어도 일부를 제거함으로써 상기 요철 구조를 형성하는 단계일 수 있다.
본 실시예에 따르면, 상기 요철 구조는 볼록부 및 오목부의 반복 패턴을 가지며, 상기 볼록부의 폭은 0.01㎛ 내지 3㎛ 이고, 상기 오목부의 폭은 0.01㎛ 내지 3㎛ 일 수 있다.
본 실시예에 따르면, 상기 제1 발액제 및 상기 제2 발액제는 표면 에너지가 15 dyne/cm 이하이고, 상기 제1 발액제의 표면 에너지는 상기 제2 발액제의 표면 에너지 보다 4 dyne/cm 내지 10 dyne/cm 높을 수 있다.
본 실시예에 따르면, 상기 발액층의 두께는 30nm 내지 70nm 일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 주변 막의 발액 특성을 유지하면서 동시에 발광소자의 신뢰성이 향상된, 디스플레이 장치 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치(1)에 포함될 수 있는 화소의 등가회로도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치(1)의 발액제의 사이드체인 비율을 설명하기 위해 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치(1)의 발액층(192) 상면에 요철 구조가 형성된 모습을 도시한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시한 단면도이다.
도 7 내지 도 11은 본 발명의 일 실시예에 따른 디스플레이 장치(1)의 제조공정의 일부를 개략적으로 도시하는 단면도들이다.
도 12는 본 발명의 다른 실시예에 따른 디스플레이 장치(1)의 제조공정의 일부를 개략적으로 도시한 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 디스플레이 장치(1)의 제조공정의 일부를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(1)로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치(1)는 이에 제한되지 않는다. 다른 실시예로서, 본 발명의 디스플레이 장치는 무기 발광 디스플레이 장치(Inorganic Light Emitting Display 또는 무기 EL 디스플레이 장치)이거나, 양자점 발광 디스플레이 장치(Quantum dot Light Emitting Display)와 같은 디스플레이 장치일 수 있다. 예컨대, 디스플레이 장치(1)에 구비된 표시요소의 발광층은 유기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함할 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 디스플레이 장치(1)는 이미지를 구현하는 표시영역(DA)과 이미지를 구현하지 않는 비표시영역(NDA)을 포함한다. 디스플레이 장치(1)는 표시영역(DA)에 배치된 복수의 화소(P)들에서 방출되는 빛을 이용하여 이미지를 제공할 수 있다.
도 1에서는 표시영역(DA)이 사각형인 디스플레이 장치(1)를 도시하고 있으나 본 발명은 이에 한정되지 않는다. 표시영역(DA)의 형상은, 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있다. 또한, 도 1의 디스플레이 장치(1)는 플랫한 형태의 평판 디스플레이 장치를 도시하나, 디스플레이 장치(1)는 플렉서블, 폴더블, 롤러블 디스플레이 장치 등 다양한 형태로 구현될 수 있음은 물론이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치(1)에 포함될 수 있는 화소의 등가회로도이다.
도 2를 참조하면, 각 화소(P)는 스캔라인(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(Td), 스위칭 박막트랜지스터(Ts) 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(Ts)는 스캔라인(SL) 및 데이터선(DL)에 연결되며, 스캔라인(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(Td)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(Ts) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(Ts)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1 전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(Td)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 2에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수 있다. 다른 실시예로, 화소회로(PC)는 2개 이상의 스토리지 커패시터를 포함할 수도 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시한 단면도이다.
도 3을 참조하면, 일 실시예에 따른 디스플레이 장치(1)는 기판(100), 기판(100) 상에 배치된 화소전극(180), 화소전극(180) 상에 배치되고, 화소전극(180)의 중앙부를 노출시키는 개구를 갖는 화소정의막(191) 및 화소정의막(191) 상에 배치되고, 상면이 요철 구조를 갖는 발액층(192)을 포함한다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelene n napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(polyallylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(CAP, cellulose acetate propionate) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(110)은 기판(100) 상에 배치되어, 기판(100)의 상면을 평탄화하게 하고, 기판(100)으로부터 불순물이 유입되는 것을 차단하는 기능을 할 수 있다. 버퍼층(110)은 실리콘옥사이드(SiOX), 실리콘나이트라이드(SiNX) 및 실리콘옥시나이트라이드(SiOXNY) 중 적어도 하나를 포함할 수 있다.
활성층(120)은 버퍼층(110) 상에 배치될 수 있다. 활성층(120)은 산화물반도체 및/또는 실리콘반도체를 포함할 수 있다. 활성층(120)이 산화물반도체로 형성되는 경우, 예컨대 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 카드뮴(Cd), 게르마늄(Ge) 크롬(Cr), 티타늄(Ti), 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의　산화물을 포함할 수 있다. 예를 들어, 활성층(120)은 ITZO(InSnZnO) 활성층, IGZO(InGaZnO) 활성층 등일 수 있다. 활성층(120)이 실리콘반도체로 형성되는 경우, 예컨대 아모퍼스 실리콘(a-Si) 또는 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 포함할 수 있다.
활성층(120) 상에는 제1 절연층(130)을 사이에 두고 게이트 전극(140)이 배치될 수 있다. 예컨대, 게이트 전극(140)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다. 게이트 전극(140)은 게이트 전극(140)에 전기적 신호를 인가하는 게이트 라인과 연결될 수 있다.
게이트 전극(140) 상에는 제2 절연층(150)을 사이에 두고 소스 전극(160) 및/또는 드레인 전극(161)이 배치될 수 있다. 소스 전극(160) 및/또는 드레인 전극(161)은 제2 절연층(150) 및 제1 절연층(130)에 형성된 컨택홀을 통해 활성층(120)과 전기적으로 연결될 수 있다.
다시 도 3을 참조하면, 제2 절연층(150) 상에는 제3 절연층(170)이 배치될 수 있다. 도 3에서 제3 절연층(170)은 단층으로 도시되나, 제3 절연층(170)은 다층으로 형성될 수 있다. 제3 절연층(170)은 화소회로(PC)의 상면을 평탄화하게 하여, 유기발광다이오드(Organic Light-Emitting Diode, OLED)가 위치할 면을 평탄화하게 할 수 있다.
제3 절연층(170)은 예컨대, BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 다른 실시예로, 제3 절연층(170)은 유기물질 및 무기물질을 포함할 수도 있다.
제3 절연층(170) 상에는 화소전극(180)이 배치될 수 있다. 화소전극(180)은 (반)투광성 전극 또는 반사 전극일 수 있다. 화소전극(180)은 제3 절연층(170)에 형성된 컨택홀을 통해 화소회로(PC)와 전기적으로 연결될 수 있다.
일 실시예로, 화소전극(180)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 예컨대, 화소전극(180)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
화소전극(180) 상에는 화소정의막(191)이 배치될 수 있다. 화소정의막(191)은 화소전극(180)의 중앙부를 노출시키는 개구를 가짐으로써, 화소의 발광영역을 정의하는 역할을 할 수 있다. 또한, 화소정의막(191)은 화소전극(180)의 가장자리와 화소전극(180) 상부의 대향전극(210)의 사이의 거리를 증가시킴으로써 화소전극(180)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(191)은 예컨대, 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질을 포함하며, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(191) 상에는 상면이 요철 구조를 갖는 발액층(192)이 배치될 수 있다. 발액층(192)은 잉크젯(Inkjet) 공정 시 비발광 영역(NAA)에는 발광 물질이 도포되지 않도록 발액 특성을 부여하는 역할을 할 수 있다.
발액층(192)은 제1 발액제를 포함하는 제1 발액층(193) 및 제1 발액층(193) 상에 배치되며, 제2 발액제를 포함하는 제2 발액층(194)을 구비할 수 있다. 이때, 제1 발액층(193)에 포함된 제1 발액제 및 제2 발액층(194)에 포함된 제2 발액제는 서로 다른 표면 에너지를 가지며, 제1 발액제의 표면 에너지는 제2 발액제의 표면 에너지 보다 높을 수 있다. 상대적으로 표면 에너지가 높은 발액제인 제1 발액제는 유기물에 대해 2 wt% 내지 5 wt%, 제2 발액제는 유기물에 대해 0.5 wt% 내지 1 wt% 포함될 수 있다.
제1 발액층(193)의 제1 발액제 및 제2 발액층(194)의 제2 발액제는 표면 에너지가 15 dyne/cm 이하일 수 있고, 제1 발액제의 표면 에너지는 제2 발액제의 표면 에너지 보다 4 dyne/cm 내지 10 dyne/cm 높을 수 있다.
발액층(192)을 형성하는 발액제로는, 예컨대 폴리이미드와 같은 유기물 안에 플루오린(fluorine) 화합물이 혼합된 8000 내지 20000의 분자량의 메인체인 및 사이드체인을 가지는 고분자 물질을 포함할 수 있다. 고분자 물질은 고분자 물질의 유리전이온도(Tg)를 200℃ 이하로 낮추고, 고온에서 유동성(mobility)을 높여 발액제가 쉽게 화소정의막(191) 상부에 위치할 수 있도록, 20% 내지 30%의 사이드체인 비율을 가질 수 있어, 베이킹 시, 발액제가 화소정의막(191) 상부에 보다 잘 위치될 수 있다.
일반적으로, 포토레지스트층(PR)의 레진(resin)과 발액제의 가교 밀도(cross-linking density)를 통해 유리전이온도(Tg)를 조절할 수 있으며, 유리전이온도(Tg)를 낮추기 위해서는 사이드체인 비율을 줄임으로써, 포토레지스트층(PR)의 레진(resin)과 발액제의 가교 밀도(cross-linking density)를 감소시킬 수 있다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치(1)의 발액제의 사이드체인 비율을 설명하기 위해 도시한 도면이다.
도 4의 (a), (b) 및 (c)를 참조하면, 도 4의 (a)는 4개의 사이드체인 중 하나의 사이드체인만 아크릴산염(acrylate) 반응기를 가지고 있으므로, 25%의 사이드체인을 가질 수 있다. 도 4의 (b)에서는 아크릴산염 전구체(acrylate precursor)를 OH와 반응시킬 때, 전구체의 양을 OH site의 50% 이내로 제한하면, 25%의 사이드체인을 가질 수 있고, 전구체의 양을 OH site의 25% 이내로 제한하면, 12.5%의 사이드체인을 가질 수 있다. 도 4의 (c)에서는 m과 n의 비율을 통해 사이드체인의 비율을 조절할 수 있으며, 예를 들어, m과 n의 비율을 1:2 이상으로 할 경우, 16.5%의 사이드체인을 가질 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치(1)에서는, 도 4의 (a), (b) 및 (c) 중 적어도 어느 하나의 결합을 이용하여, 20% 내지 30%의 사이드체인 비율을 가짐으로써, 고분자 물질의 유리전이온도(Tg)를 200℃ 이하로 낮출 수 있어, 베이킹 시 발액제가 화소정의막(191) 상부에 보다 잘 위치하게 할 수 있다.
제1 발액층(193)의 제1 발액제 및 제2 발액층(194)의 제2 발액제의 표면 에너지 차이에 의해, 수직 분리(vertical separation) 되어 제2 발액제가 제1 발액제의 상부에 위치하고, 마랑고니 효과(Marangoni Effect)에 의해서 부분적으로 측면 분리(lateral separation)가 발생할 수 있다.
화소정의막(191) 및 발액층(192)의 형성 시, 화소전극(180) 상부면에 발액성 잔막(181, 도 7 참조)이 형성되어 존재할 수 있다. 화소전극(180) 상부면의 잔막(181)은 화소전극(180) 및 대향전극(210)에 전자 수송층, 정공 수송층 및 발광층 형성 후 발광 시, 발광 효율 및 수명에 영향을 줄 수 있어 플라즈마를 조사하여, 화소전극(180) 상부면에 잔존하는 발액성의 잔막(181)을 제거할 수 있다. 하지만, 플라즈마에 의해 화소정의막(191) 상부에 형성된 발액층(192)도 함께 제거되어 발액 특성이 저하되는 문제점이 있다.
본 발명의 일 실시예에 따른 디스플레이 장치(1)에 있어서는 제2 발액층(194)의 제2 발액제가 희생층 역할을 하여, 화소전극(180) 상에 잔존하는 발액성의 잔막(181)을 제거하기 위한 플라즈마 세정 후에도, 도 3에 도시된 바와 같이, 화소정의막(191) 상에 발액층(192)이 잔존하게 되어, 발액 특성을 가질 수 있다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치(1)의 발액층(192) 상면에 요철 구조가 형성된 모습을 도시한 도면이다.
도 5를 참조하면, 발액층(192) 상에는 마랑고니 효과(Marangoni Effect)에 의해서 부분적으로 측면 분리(lateral separation)가 발생할 수 있어, 화소전극(180) 상에 잔막(181)을 제거하기 위한 플라즈마 세정 시, 화소정의막(191) 상에 위치한 제2 발액제의 적어도 일부가 제거됨으로써, 제1 발액층(193)의 상면에 요철 구조가 형성될 수 있다. 제1 발액층(193)의 상면에 형성된 요철 구조는 볼록부 및 오목부의 반복 패턴을 가지며, 볼록부의 폭은 0.01㎛ 내지 3㎛ 이고, 오목부의 폭은 0.01㎛ 내지 3㎛ 일 수 있다. 발액층(192)의 상면에 요철 구조가 형성됨으로써, 표면의 거칠기가 10nm 내지 25nm 로 증가할 수 있어, 형태(morphology)에 의한 발액 특성이 향상될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시한 단면도이다.
도 3 및 도 6을 참조하면, 화소전극(180) 상의 발액성 잔막(181)을 제거하기 위한 플라즈마 세정 시, 도 3과 같이 제2 발액층(194)의 제2 발액제는 완전히 제거되어 발액층(192)에는 제1 발액층(193)의 제1 발액제만 잔존할 수 있고, 다른 실시예로 도 6과 같이 제2 발액제가 일부 남아 제1 발액층(193)의 상부에 잔존할 수 있다.
일 실시예에 따른, 발액층(192)은 30nm 내지 70nm 의 두께로 화소정의막(191) 상에 배치될 수 있다.
화소정의막(191)에 의해 노출된 화소전극(180) 상에는 중간층(200)이 배치될 수 있다. 중간층(200)은 유기발광층을 포함할 수 있으며, 유기발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층을 선택적으로 더 포함할 수 있다.
유기발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기발광층은 저분자 유기물 또는 고분자 유기물로 형성될 수 있다.
화소전극(180)은 복수 개 구비될 수 있는데, 중간층(200)은 복수의 화소전극(180) 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 중간층(200)은 복수의 화소전극(180)에 걸쳐서 일체(一體)인 층을 포함할 수 있는 등 다양한 변형이 가능하다. 일 실시예로, 유기발광층은 복수의 화소전극(180) 각각에 대응하여 배치되며, 유기발광층을 제외한 기능층(들)은 복수의 화소전극(180)에 걸쳐서 일체로 형성될 수 있다.
중간층(200) 상에는 대향전극(210)이 배치될 수 있다. 대향전극(210)은 투광성 전극 또는 반사 전극일 수 있다. 일 실시예로, 대향전극(210)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다.
선택적 실시예로, 대향전극(210) 상에는 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향전극(210)은 표시영역(DA) 및 비표시영역(NDA)에 걸쳐 배치되며, 중간층(200)과 화소정의막(191)의 상부에 배치될 수 있다. 대향전극(210)은 복수의 유기발광다이오드(OLED)들에 있어서 일체(一體)로 형성되어 복수의 화소전극(180)에 대응할 수 있다.
화소전극(180)이 반사전극, 대향전극(210)이 투광성 전극으로 구비되는 경우, 중간층(200)에서 방출되는 광은 대향전극(210) 측으로 방출되어, 디스플레이 장치(1)는 전면(全面) 발광형이 될 수 있다.
다른 실시예로, 화소전극(180)이 투명 또는 반투명 전극으로 구성되고, 대향전극(210)이 반사 전극으로 구성되는 경우, 중간층(200)에서 방출된 광은 기판(100) 측으로 방출되어, 디스플레이 장치(1)는 배면 발광형이 될 수 있다. 그러나, 본 실시예는 이에 한정되지 않으며, 본 실시예의 디스플레이 장치(1)는 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.
도 7 내지 도 11은 본 발명의 일 실시예에 따른 디스플레이 장치(1)의 제조공정의 일부를 개략적으로 도시하는 단면도들이고, 도 12는 본 발명의 다른 실시예에 따른 디스플레이 장치(1)의 제조공정의 일부를 개략적으로 도시한 단면도이며, 도 13은 본 발명의 또 다른 실시예에 따른 디스플레이 장치(1)의 제조공정의 일부를 개략적으로 도시한 단면도이다.
이하 도 7 내지 도 13을 참조하여 상기 디스플레이 장치(1)의 제조방법을 순차적으로 설명한다.
먼저, 도 7 내지 도 11을 참조하면, 일 실시예에 따른 디스플레이 장치(1)의 제조방법은, 기판(100)을 준비하는 단계, 기판(100) 상에, 화소전극(180)을 형성하는 단계, 화소전극(180) 상에, 화소전극(180)의 중앙부를 노출시키는 개구를 갖는 화소정의막(191)을 형성하는 단계 및 화소정의막(191) 상에, 상면이 요철 구조를 갖는 발액층(192)을 형성하는 단계를 포함한다.
캐리어기판 상에 기판(100)을 형성하는 기판조성물이 도포될 수 있다. 캐리어기판은 디스플레이 장치(1)의 구성요소들이 모두 적층된 후 기판(100)과 분리될 수 있다.
기판조성물은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelene n napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(polyallylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(CAP, cellulose acetate propionate)의 전구체(precursor) 조성물 용액일 수 있다.
기판(100)을 준비하는 단계에서는, 캐리어기판 상에 기판조성물이 도포된 후, 기판조성물을 경화시켜 기판(100)을 형성할 수 있다. 예컨대, 폴리아믹산(polyamic acid) 조성물 용액을 경화시켜 폴리이미드(PI) 기판을 형성할 수 있다.
도 7을 참조하면, 기판(100) 상에 버퍼층(110), 활성층(120), 제1 절연층(130), 게이트 전극(140), 제2 절연층(150), 소스 전극(160), 드레인 전극(161), 제3 절연층(170), 화소전극(180) 및 화소전극(180)의 중앙부를 노출시키는 개구를 갖는 화소정의막(191)을 형성할 수 있다. 상기 공정은 공지된 포토(photo) 공정 등을 통해 이루어질 수 있는 바, 자세한 기재를 생략한다.
화소정의막(191)을 형성하는 단계 후에, 화소정의막(191) 상에, 상면이 요철 구조를 갖는 발액층(192)을 형성하는 단계가 더 수행될 수 있다. 발액층(192)은 Ink-jet 공정 시 비화소 영역에는 발광 물질이 도포되지 않도록 발액 특성을 부여하는 역할을 할 수 있다.
발액층(192)을 형성하는 단계는, 화소정의막(191)을 형성하는 유기물에 서로 다른 표면 에너지를 갖는 제1 발액제 및 제2 발액제를 혼합하는 단계, 베이킹하여, 화소정의막(191)의 상부에 제1 발액제 및 제2 발액제를 위치시키도록 화소정의막(191)과 제1 발액제 및 제2 발액제를 상분리하는 단계, 화소전극(180) 상부면에 잔존하는 발액성의 잔막(181)을 제거하기 위해 플라즈마를 조사하는 단계 및 플라즈마를 조사한 뒤, 베이킹하는 단계를 포함할 수 있다.
다시 도 7을 참조하면, 화소전극(180) 상에 화소정의막(191)을 형성하는 유기물에 서로 다른 표면 에너지를 갖는 제1 발액제 및 제2 발액제를 혼합하여 유기물층(190)을 형성할 수 있다. 유기물층(190)은 포토레지스트 물질, 유기물, 발액제 등이 혼합되어 있는 층으로써, 화소영역을 정의하는 화소정의막(191)의 역할을 할 수 있다.
화소정의막(191)을 형성하는 유기물에 혼합되는 제1 발액제 및 제2 발액제 중 제1 발액제의 표면 에너지가 제2 발액제의 표면 에너지 보다 높을 수 있으며, 상대적으로 표면 에너지가 높은 발액제인 제1 발액제는 유기물에 대해 2 wt% 내지 5 wt%, 제2 발액제는 유기물에 대해 0.5 wt% 내지 1 wt% 포함될 수 있다.
제1 발액층(193)의 제1 발액제 및 제2 발액층(194)의 제2 발액제는 표면 에너지가 15 dyne/cm 이하일 수 있고, 제1 발액제의 표면 에너지는 제2 발액제의 표면 에너지 보다 4 dyne/cm 내지 10 dyne/cm 높을 수 있다.
발액층(192)은 예컨대 폴리이미드와 같은 유기물 안에 플루오린(fluorine) 화합물이 혼합된 8000 내지 20000의 분자량의 메인체인 및 사이드체인을 가지는 고분자 물질을 포함할 수 있다. 고분자 물질은 고분자 물질의 유리전이온도(Tg)를 200℃ 이하로 낮추고, 고온에서 유동성(mobility)을 높여 발액제가 쉽게 화소정의막(191) 상부에 위치할 수 있도록, 20% 내지 30%의 사이드체인 비율을 가질 수 있어, 베이킹 시, 발액제가 화소정의막(191) 상부에 보다 잘 위치될 수 있다.
화소정의막(191)을 형성하는 유기물에 제1 발액제 및 제2 발액제를 혼합하는 단계 후에, 베이킹하여 화소정의막(191)의 상부에 제1 발액제 및 제2 발액제를 위치시키도록, 화소정의막, 제1 발액제 및 제2 발액제를 상분리할 수 있다.
도 8을 참조하면, 상분리하는 단계에서는, 유기물층(190)을 베이킹하여 화소정의막(191) 상에 제1 발액제 및 제2 발액제가 위치하도록 할 수 있으며, 표면에너지가 상대적으로 낮은 제2 발액제가 제1 발액제 상에 위치하여 제1 발액제를 포함하는 제1 발액층(193) 및 제2 발액제를 포함하는 제2 발액층(194)으로 수직 분리(vertical separation) 할 수 있다.
또한, 상분리하는 단계에서는, 제2 발액제가 제1 발액제의 상부에 위치하고(vertical separation), 제1 발액제의 표면 에너지가 제2 발액제의 표면 에너지 보다 높아, 마랑고니 효과(Marangoni Effect)에 의해서 부분적으로 측면 분리(lateral separation)가 발생하여, 도 9에 도시된 바와 같이, 제1 발액제를 포함하는 제1 발액층(193)과 제2 발액제를 포함하는 제2 발액층(194)의 경계면에 요철 구조가 형성될 수 있다. 제1 발액층(193) 및 제2 발액층(194) 경계면에 형성된 요철 구조는 볼록부(195) 및 오목부(196)의 반복 패턴을 가지며, 볼록부(195)의 폭(W1)은 0.01㎛ 내지 3㎛ 일 수 있고, 오목부(196)의 폭(W2)은 0.01㎛ 내지 3㎛ 일 수 있다.
도 10을 참조하면, 화소정의막(191) 및 발액층(192)의 형성 시, 화소전극(180) 상부면에 잔막(181)이 형성되어 존재할 수 있다. 화소전극(180) 상부면의 잔막(181)은 화소전극(180) 및 대향전극(210)에 전자 수송층, 정공 수송층 및 발광층 형성 후 발광 시, 발광 효율 및 수명에 영향을 줄 수 있어 플라즈마를 조사하여, 화소전극(180) 상부면에 잔존하는 잔막(181)을 제거할 수 있다. 하지만, 화소전극(180) 상부면의 잔막(181)을 제거하기 위한 플라즈마에 의해 화소정의막(191) 상부에 형성된 발액층(192)도 함께 제거되어 발액 특성이 저하되는 문제점이 있다.
본 발명의 일 실시예에 따른 디스플레이 장치(1)에 있어서는 제2 발액제가 희생층 역할을 하여, 화소전극(180) 상에 잔존하는 잔막(181)을 제거하기 위한 플라즈마 세정 후에도, 화소정의막(191) 상에 발액층(192)이 잔존하게 되어, 발액 특성을 가질 수 있다.
도 5를 참조하면, 발액층(192) 상에는 마랑고니 효과(Marangoni Effect)에 의해서 부분적으로 측면 분리(lateral separation)가 발생할 수 있어, 화소전극(180) 상에 발액성의 잔막을 제거하기 위한 플라즈마 세정 시, 화소정의막(191) 상에 위치한 제2 발액제의 적어도 일부가 제거됨으로써, 제1 발액층(193)의 상면에 요철 구조가 형성될 수 있다. 제1 발액층(193)의 상면에 형성된 요철 구조는 볼록부 및 오목부의 반복 패턴을 가지며, 볼록부의 폭은 0.01㎛ 내지 3㎛ 이고, 오목부의 폭은 0.01㎛ 내지 3㎛ 일 수 있다. 발액층(192)의 상면에 요철 구조가 형성됨으로써, 표면의 거칠기가 10nm 내지 25nm 로 증가할 수 있어, 형태(morphology)에 의한 발액 특성이 향상될 수 있다.
도 11 내지 도 13을 참조하면, 화소정의막(191) 상에 위치한 제2 발액제의 제거 정도에 따라, 도 11과 같이 제1 발액제만으로 요철 구조가 형성될 수 있고, 도 12와 같이 제1 발액제의 상부 전면에 제2 발액제가 도포된 형태로 요철 구조가 형성될 수도 있으며, 도 13과 같이 제1 발액제 일부에 제2 발액제가 잔존한 형태로 요철 구조가 형성될 수도 있다.
화소전극(180) 상부면에 잔존하는 잔막(181)을 제거하기 위해 플라즈마를 조사하는 단계 후에도 화소전극(180) 상에 잔막(181)이 일부 남아있을 수 있다. 이 경우 추가로 베이킹 공정을 진행하여 화소전극(180) 상에 잔존하는 불순물을 제거할 수 있다. 또한, 베이킹 공정을 통해 화소정의막(191) 내부에 존재하는 발액제를 추가적으로 상층부로 위치시켜, 30nm 내지 70nm 두께(t)로 발액층(192)을 형성할 수 있다.
화소정의막(191)에 의해 노출된 화소전극(180) 상에는 유기발광층을 포함하는 중간층(200)을 형성할 수 있으며, 중간층(200) 상에는 대향전극(210)을 형성할 수 있다. 대향전극(210)은 화소전극(180)과는 달리 복수의 화소들에 걸쳐 일체로 형성될 수 있다.
일 실시예에 따르면, 대향전극(210)은 저반사층으로 형성될 수 있다. 대향전극(210)은 비발광영역(NAA) 뿐 아니라 발광영역(AA)에도 배치되므로, 발광영역(AA)에서의 광반사율을 감소시켜 디스플레이 장치(1) 전체의 광반사율을 감소시키는 역할을 수행할 수 있다.
대향전극(210) 상에는 박막봉지층을 형성할 수 있다. 박막봉지층은 적어도 하나의 유기막 및 적어도 하나의 무기막을 포함할 수 있다. 본 발명의 일 실시예와 같은 전면발광형 디스플레이 장치(1)에 있어서, 박막봉지층은 유기발광다이오드(OLED) 상부에 위치하여, 유기발광다이오드(OLED)에서 방출된 빛은 박막봉지층을 통해 외부로 시인될 수 있다.
본 발명의 일 실시예에 따르면, 종래의 디스플레이 장치에서, 제조 과정 중 일부 공정에 의해 주변 막들의 발액 특성이 저하되는 문제점을 해결하기 위하여, 표면 에너지가 서로 다른 발액제를 이용하여 발액층을 형성함으로써, 주변 막의 발액특성은 유지하면서 동시에 발광소자의 신뢰성이 향상된 디스플레이 장치(1) 및 그 제조방법을 제공할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 디스플레이 장치
100: 기판
110: 버퍼층
120: 활성층
130: 제1 절연층
140: 게이트 전극
150: 제2 절연층
160: 소스 전극
161: 드레인 전극
170: 제3 절연층
180: 화소전극
181: 잔막
190: 유기물층
191: 화소정의막
192: 발액층
193: 제1 발액층
194: 제2 발액층
195: 볼록부
196: 오목부
200: 중간층
210: 대향전극

Claims (20)

  1. 기판;
    상기 기판 상에 배치된, 화소전극;
    상기 화소전극 상에 배치되고, 상기 화소전극의 중앙부를 노출시키는 개구를 갖는, 화소정의막; 및
    상기 화소정의막 상에 배치되고, 상면이 요철 구조를 갖는, 발액층;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 발액층은 제1 발액제를 포함하는 제1 발액층 및 상기 제1 발액층 상에 배치되며, 제2 발액제를 포함하는 제2 발액층을 구비하는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제1 발액제 및 상기 제2 발액제는 서로 다른 표면 에너지를 갖는, 디스플레이 장치.
  4. 제2항에 있어서,
    상기 제1 발액제의 표면 에너지는 상기 제2 발액제의 표면 에너지 보다 높은, 디스플레이 장치.
  5. 제2항에 있어서,
    상기 제1 발액제 및 상기 제2 발액제는 표면 에너지가 15 dyne/cm 이하이고, 상기 제1 발액제의 표면 에너지는 상기 제2 발액제의 표면 에너지 보다 4 dyne/cm 내지 10 dyne/cm 높은, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 발액층은 8000 내지 20000의 분자량을 갖는 고분자 물질을 포함하는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 고분자 물질은 메인체인 및 사이드체인을 포함하고, 상기 사이드체인은 20% 내지 30%의 비율을 갖는, 디스플레이 장치.
  8. 제6항에 있어서,
    상기 고분자 물질은 유리전이온도(Tg)가 200℃ 이하인, 디스플레이 장치.
  9. 제1항에 있어서,
    상기 발액층의 두께는 30nm 내지 70nm 인, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 요철 구조는 볼록부 및 오목부의 반복 패턴을 가지며, 상기 볼록부의 폭은 0.01㎛ 내지 3㎛ 이고, 상기 오목부의 폭은 0.01㎛ 내지 3㎛ 인, 디스플레이 장치.
  11. 제2항에 있어서,
    상기 제1 발액층의 상면은 요철 구조를 가지며, 상기 제2 발액층은 상기 제1 발액층의 상면에 일부 존재하는, 디스플레이 장치.
  12. 기판을 준비하는 단계;
    상기 기판 상에, 화소전극을 형성하는 단계;
    상기 화소전극 상에, 상기 화소전극의 중앙부를 노출시키는 개구를 갖는 화소정의막을 형성하는 단계; 및
    상기 화소정의막 상에, 상면이 요철 구조를 갖는 발액층을 형성하는 단계;
    를 포함하는, 디스플레이 장치의 제조방법.
  13. 제12항에 있어서,
    상기 발액층을 형성하는 단계는,
    상기 화소정의막을 형성하는 유기물에 서로 다른 표면 에너지를 갖는 제1 발액제 및 제2 발액제를 혼합하는 단계;
    베이킹하여, 상기 화소정의막의 상부에 상기 제1 발액제 및 상기 제2 발액제를 위치시키도록 상기 화소정의막과 상기 제1 발액제 및 상기 제2 발액제를 상분리하는 단계;
    상기 화소전극 상부면에 잔존하는 발액성의 잔막을 제거하기 위해 플라즈마를 조사하는 단계; 및
    상기 플라즈마를 조사한 뒤, 베이킹하는 단계;
    를 포함하는, 디스플레이 장치의 제조방법.
  14. 제13항에 있어서,
    상기 제1 발액제의 표면 에너지는 상기 제2 발액제의 표면 에너지 보다 높은, 디스플레이 장치의 제조방법.
  15. 제13항에 있어서,
    상기 유기물에 상기 제1 발액제 및 상기 제2 발액제를 혼합하는 단계에서, 상기 제1 발액제는 2 wt% 내지 5 wt%, 상기 제2 발액제는 0.5 wt% 내지 1 wt% 포함되는, 디스플레이 장치의 제조방법.
  16. 제13항에 있어서,
    상기 상분리하는 단계는, 상기 제2 발액제가 상기 제1 발액제 상에 위치하도록 하는 단계인, 디스플레이 장치의 제조방법.
  17. 제13항에 있어서,
    상기 플라즈마를 조사하는 단계는, 상기 화소정의막 상에 위치한 상기 제2 발액제의 적어도 일부를 제거함으로써 상기 요철 구조를 형성하는 단계인, 디스플레이 장치의 제조방법.
  18. 제17항에 있어서,
    상기 요철 구조는 볼록부 및 오목부의 반복 패턴을 가지며, 상기 볼록부의 폭은 0.01㎛ 내지 3㎛ 이고, 상기 오목부의 폭은 0.01㎛ 내지 3㎛ 인, 디스플레이 장치의 제조방법.
  19. 제13항에 있어서,
    상기 제1 발액제 및 상기 제2 발액제는 표면 에너지가 15 dyne/cm 이하이고, 상기 제1 발액제의 표면 에너지는 상기 제2 발액제의 표면 에너지 보다 4 dyne/cm 내지 10 dyne/cm 높은, 디스플레이 장치의 제조방법.
  20. 제12항에 있어서,
    상기 발액층의 두께는 30nm 내지 70nm 인, 디스플레이 장치의 제조방법.
KR1020190061452A 2019-05-24 2019-05-24 디스플레이 장치 및 그 제조방법 KR20200135682A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190061452A KR20200135682A (ko) 2019-05-24 2019-05-24 디스플레이 장치 및 그 제조방법
US16/702,536 US11690252B2 (en) 2019-05-24 2019-12-04 Display apparatus that includes concavo-convex structure on upper surface of pixel defining layer and method of manufacturing the same
CN202010141224.XA CN111987237A (zh) 2019-05-24 2020-03-04 显示设备及制造该显示设备的方法
US18/198,163 US20230292556A1 (en) 2019-05-24 2023-05-16 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190061452A KR20200135682A (ko) 2019-05-24 2019-05-24 디스플레이 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20200135682A true KR20200135682A (ko) 2020-12-03

Family

ID=73441754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190061452A KR20200135682A (ko) 2019-05-24 2019-05-24 디스플레이 장치 및 그 제조방법

Country Status (3)

Country Link
US (2) US11690252B2 (ko)
KR (1) KR20200135682A (ko)
CN (1) CN111987237A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459564A (zh) * 2019-08-01 2019-11-15 武汉华星光电半导体显示技术有限公司 一种显示面板及其显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4555727B2 (ja) * 2005-04-22 2010-10-06 株式会社 日立ディスプレイズ 有機発光表示装置
US8130177B2 (en) 2008-03-13 2012-03-06 Panasonic Corporation Organic EL display panel and manufacturing method thereof
JP5417732B2 (ja) * 2008-03-31 2014-02-19 住友化学株式会社 親液撥液パターンの形成方法および有機エレクトロルミネッセンス素子の製造方法
WO2013089204A1 (ja) * 2011-12-15 2013-06-20 旭硝子株式会社 撥液性化合物、撥液性重合体、硬化性組成物、塗布用組成物、ならびに硬化膜を有する物品、親液性領域と撥液性領域とのパターンを有する物品およびその製造方法
KR101974112B1 (ko) * 2012-08-07 2019-05-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR101941178B1 (ko) * 2012-09-28 2019-01-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN103227190B (zh) * 2013-04-28 2015-06-10 京东方科技集团股份有限公司 像素界定层及制备方法、oled基板、显示装置
JP6536578B2 (ja) 2014-07-18 2019-07-03 Ａｇｃ株式会社 ネガ型感光性樹脂組成物、樹脂硬化膜、隔壁、光学素子および光学素子の製造方法
KR102467214B1 (ko) 2015-09-14 2022-11-14 엘지디스플레이 주식회사 유기발광다이오드표시장치 및 이의 제조방법
KR101795428B1 (ko) 2015-10-30 2017-11-09 엘지디스플레이 주식회사 유기발광다이오드표시장치의 제조방법
CN107452782B (zh) * 2017-08-11 2021-02-02 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板
CN109148727B (zh) * 2018-08-31 2021-01-29 京东方科技集团股份有限公司 Oled显示基板及制备方法、显示装置

Also Published As

Publication number Publication date
US11690252B2 (en) 2023-06-27
CN111987237A (zh) 2020-11-24
US20230292556A1 (en) 2023-09-14
US20200373364A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
US10629847B2 (en) Organic light-emitting display device and method of manufacturing the same
US11600797B2 (en) Organic light-emitting display apparatus having peripheral dam containing metal-containing layer
KR102639567B1 (ko) 디스플레이 장치
KR20160045998A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102132883B1 (ko) 광추출 효율이 향상된 유기 발광 표시 장치 및 이의 제조 방법
CN112447930A (zh) 显示设备及制造该显示设备的方法
US20230029289A1 (en) Display apparatus and method of manufacturing the same
KR20160047063A (ko) 유기발광 디스플레이 장치
US20230292556A1 (en) Display apparatus and method of manufacturing the same
KR20210005455A (ko) 디스플레이 장치 및 그 제조 방법
KR20200143562A (ko) 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
US11584983B2 (en) Method of manufacturing mask, mask manufactured by the same, and method of manufacturing display apparatus by using the same
US11638383B2 (en) Display device and method of manufacturing the same
KR20220129601A (ko) 미러를 갖는 oled(organic light-emitting diode) 디스플레이 디바이스들 및 이를 제조하기 위한 방법
KR20220019883A (ko) 디스플레이 장치
US20230021056A1 (en) Method of patterning light emitting layer, and method of manufacturing light-emitting diode device
KR20170033968A (ko) 유기 발광 소자
KR20210088800A (ko) 디스플레이 장치의 제조 방법
KR102343148B1 (ko) 디스플레이 장치 및 그 제조방법
US11730022B2 (en) Display device including a sidewall having an inclination angle and method of manufacturing the same
KR20220085109A (ko) 표시 장치 및 그 제조 방법
US20240065030A1 (en) Display device and manufacturing method thereof
KR102087649B1 (ko) 유기전계 발광소자의 제조 방법 및 그 방법에 의해 제조된 유기전계 발광소자
KR20200113056A (ko) 디스플레이 장치 및 그 제조방법
KR20230166019A (ko) 디스플레이 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal