KR20200133236A - Ｍｅｍｓ 및 ｎｅｍｓ 구조들 - Google Patents
Ｍｅｍｓ 및 ｎｅｍｓ 구조들 Download PDFInfo
- Publication number
- KR20200133236A KR20200133236A KR1020207029224A KR20207029224A KR20200133236A KR 20200133236 A KR20200133236 A KR 20200133236A KR 1020207029224 A KR1020207029224 A KR 1020207029224A KR 20207029224 A KR20207029224 A KR 20207029224A KR 20200133236 A KR20200133236 A KR 20200133236A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- etch stop
- mold
- sidewall
- attaching
- Prior art date
Links
- 101100460147 Sarcophaga bullata NEMS gene Proteins 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 199
- 230000008569 process Effects 0.000 claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims description 79
- 239000011521 glass Substances 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 31
- 238000000059 patterning Methods 0.000 claims description 11
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 297
- 238000000151 deposition Methods 0.000 description 49
- 229910052751 metal Inorganic materials 0.000 description 45
- 239000002184 metal Substances 0.000 description 45
- 229910021417 amorphous silicon Inorganic materials 0.000 description 27
- 238000009792 diffusion process Methods 0.000 description 22
- 238000001459 lithography Methods 0.000 description 21
- 229910021332 silicide Inorganic materials 0.000 description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- 238000012545 processing Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000012546 transfer Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000000137 annealing Methods 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000011149 active material Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- -1 another oxide Chemical compound 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002059 diagnostic imaging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 241001279686 Allium moly Species 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 229910000323 aluminium silicate Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000001815 biotherapy Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001839 endoscopy Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- NTHWMYGWWRZVTN-UHFFFAOYSA-N sodium silicate Chemical compound [Na+].[Na+].[O-][Si]([O-])=O NTHWMYGWWRZVTN-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/0015—Cantilevers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00595—Control etch selectivity
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
- B81B3/0081—Thermal properties
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
- B81C1/00468—Releasing structures
- B81C1/00476—Releasing structures removing a sacrificial layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
- B81C1/0069—Thermal properties, e.g. improve thermal insulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
- G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0207—Bolometers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/01—Suspended structures, i.e. structures allowing a movement
- B81B2203/019—Suspended structures, i.e. structures allowing a movement characterized by their profile
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0102—Surface micromachining
- B81C2201/0105—Sacrificial layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0135—Controlling etch progression
- B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
- B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
- B81C2203/0757—Topology for facilitating the monolithic integration
- B81C2203/0771—Stacking the electronic processing unit and the micromechanical structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Geometry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Micromachines (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
전자 기계 시스템 구조를 제조하는 방법은 서브 마이크론 구조 피처를 제조하는 단계를 포함한다. 일부 실시예에서, 구조 피처는 리소그래피 프로세스의 리소그래피 한계치보다 작다.
Description
본 개시는 전반적으로 MEMS(microelectromechanical systems), NEMS(nanoelectromechanical systems), 및 MEMS 및 NEMS의 제조 방법에 관한 것이다. 보다 상세하게는, 본 개시는 서브 마이크론(sub-micron) 피처(feature) 제조에 관한 것이다.
<관련 출원들에 대한 참조>
본 출원은 2018년 3월 14일에 출원된 미국 가출원 번호 62/642,985의 이익을 주장하며, 이의 전체 내용은 모든 목적을 위하여 본 출원에 참조로 통합된다.
저가의 LCD 제조 방법은 큰 사이즈 및 큰 배열의 MEMS 및 NEMS 구조를 구축하기 위한 실행 가능한 대안을 제공한다. 이러한 구조에서, TFT(thin film transistor) 및 부착 집적 회로는 감지 및 작동을 위한 전자 기기를 제공할 수 있다.
LCD 제조는 전형적으로 포토리소그래피를 사용하지만, 리소그래피 성능은 표준 CMOS 제조 설비에 뒤쳐진다. 결과적으로 MEMS 또는 NEMS 디바이스에 좁은 선폭이나 다른 피처가 필요한 경우 저가 LCD 제조 방법은 CMOS 대안보다 열등하다.
본 개시는 저비용으로 서브 마이크론 피처를 갖는 MEMS 또는 NEMS 디바이스를 생산하는 방법을 제공한다.
일부 실시예는 리소그래피 프로세스의 리소그래피 한계치 미만의 구조를 패터닝하기 위해 에지 또는 측벽 접근법을 사용한다. 본 출원에 개시된 에칭 정지 층(etch stop layer)은 상이한 층들 간의 종속성(dependency)을 분리하기 위해 사용될 수 있다. 종속성을 분리하면 바람직하게는 패턴 전사 정확도(pattern transfer accuracy)가 개선되고 재료 선택에서 더 유연해질 수 있다.
일부 실시예에서, MEMS 또는 NEMS 구조를 제조하는 방법은: 스택을 제공하는 단계로서, 상기 스택은 평면으로 확장되는 구조 층(structure layer), 측벽 층(sidewall layer)으로서, 상기 구조 층 평면에 평행한 평면에 놓인 제 1 부분 및 상기 구조 층 평면을 횡단하는 평면에 놓인 제 2 부분을 포함하는, 상기 측벽 층, 상기 측벽 층과 상기 구조 층 사이에 위치된 에칭 정지 층(etch-stop layer)으로서, 상기 에칭 정지 층은 상기 구조 층의 에칭 선택도(etch-selectivity) 및 상기 측벽 층의 에칭 선택도와 상이한 에칭 선택도를 포함하는, 상기 에칭 정지 층, 및 상기 측벽 층의 제 2 부분에 평행한 벽을 포함하는 몰드(mold)를 포함하는, 상기 스택을 제공하는 단계; 상기 측벽 층의 제 1 부분을 에칭하여 상기 에칭 정지 층을 노출시키는 단계; 상기 몰드를 제거하는 단계; 상기 측벽 층의 제 2 부분이 상기 에칭 정지 층의 일부를 마스킹하도록 상기 에칭 정지 층을 에칭하는 단계; 상기 측벽 층의 제 2 부분을 제거하는 단계; 및 상기 에칭 정지 층의 일부가 상기 구조 층의 일부를 마스킹하도록 상기 구조 층을 에칭하는 단계를 포함한다.
일부 실시예에서, 구조를 제공하는 단계는 측벽 층을 에칭 정지 층에 부착하는 단계와 에칭 정지 층을 구조 층에 부착하는 단계를 포함한다.
일부 실시예에서, 구조를 제공하는 단계는 상기 측벽 층의 제 2 부분이 상기 몰드에 부착되도록 상기 측벽 층을 상기 몰드에 부착하는 단계, 및 상기 측벽 층의 제 1 부분이 상기 에칭 정지 층에 부착되도록 상기 에칭 정지 층에 상기 측벽 층을 부착하는 단계를 포함한다.
일부 실시예에서, 상기 방법은 상기 측벽 층의 제 1 부분을 제거한 후에 상기 몰드를 제거하는 단계를 더 포함한다.
일부 실시예에서, 상기 방법은 리소그래피 프로세스를 사용하여 상기 몰드를 패터닝하는 단계를 포함한다. 일부 실시예에서, 상기 측벽 층의 제 2 부분은 리소그래피 프로세스의 리소그래피 한계치보다 더 얇다.
일부 실시예에서, 구조를 제공하는 단계는 구조 층과 기판 사이에 희생 층(sacrificial layer)을 위치시키는 단계를 포함한다. 일부 실시예에서, 방법은 구조 층을 에칭한 후에 희생 층을 제거하는 단계를 더 포함한다. 일부 실시예에서, 상기 스택을 제공하는 단계는 : 상기 기판을 제공하는 단계; 상기 기판을 제공한 후, 상기 희생 층을 상기 기판에 부착하는 단계; 상기 희생 층을 상기 기판에 부착한 후, 상기 구조 층을 상기 희생 층에 부착하는 단계; 상기 구조 층을 상기 희생 층에 부착한 후, 상기 에칭 정지 층을 상기 구조 층에 부착하는 단계; 상기 에칭 정지 층을 상기 구조 층에 부착한 후, 상기 몰드를 상기 에칭 정지 층에 부착하는 단계; 상기 몰드를 상기 에칭 정지 층에 부착한 후, 리소그래피 프로세스를 사용하여 상기 몰드를 패터닝하는 단계; 및 상기 몰드를 패터닝한 후, 상기 측벽 층을 상기 몰드 및 상기 에칭 정지 층에 부착하는 단계를 포함한다. 일 실시예에서, 상기 몰드는 리소그래피 프로세스를 사용하여 패터닝되고, 상기 리소그래피 프로세스는 리소그래피 한계치를 갖는다. 일부 실시예에서, 상기 측벽 층의 제 2 부분은 리소그래피 프로세스의 리소그래피 한계치보다 더 얇다. 이 제 2 부분의 크기가 구조 층의 나머지 부분의 폭을 (부분적으로) 제어하기 때문에, 나머지 부분은 바람직하게는 리소그래피 프로세스의 리소그래피 한계치보다 좁을 수 있다.
일부 실시예에서, 상기 방법은 유리 기판을 제공하는 단계; 상기 구조 층의 일부를 상기 유리 기판에 부착하는 단계; 및 볼로미터 픽셀을 상기 구조 층의 일부에 부착하는 단계를 더 포함한다.
일부 실시예에서, 방법은 MEMS 또는 NEMS 디바이스를 제공하는 단계 및 에칭 정지 층의 일부를 MEMS 또는 NEMS 디바이스에 부착하는 단계를 더 포함한다.
일부 실시예에서, 구조 층의 일부는 폭이 250nm 미만이다.
일부 실시예에서, 전자 기계 시스템 구조를 제조하는 방법은 : 제 1 재료를 제공하는 단계; 제 3 재료를 형성하기 위해 상기 제 1 재료로 확산되는 제 2 재료를 증착하는 단계; 및 상기 제 1 재료 및 상기 제 3 재료 중 하나를 제거하는 단계를 포함한다.
일부 실시예에서, 제 1 재료를 제공하는 단계는 기판 상에 제 1 재료를 증착하는 단계를 포함한다. 일부 실시예에서, 상기 제 2 재료 및 제 3 재료는 상기 기판으로 확산되지 않는다.
일부 실시예에서, 제 1 재료는 아몰퍼스 실리콘이고 그리고 제 2 재료는 금속이다. 일부 실시예에서, 상기 방법은 상기 제 2 재료의 확산 전에 상기 제 2 재료를 어닐링하는 단계를 포함한다. 일부 실시예에서, 금속은 니켈이다.
일부 실시예에서, 제 1 재료 및 제 3 재료 중 하나를 제거하는 단계는 제 1 재료를 제거하는 단계 및 제 3 재료를 제거하는 단계를 포함한다.
일부 실시예에서, 상기 제 2 재료를 증착하는 단계는 상기 제 1 재료 상에 제 1 간격에 의해 분리된 복수의 제 2 재료 피처(feature)를 증착하는 단계를 포함한다. 일부 실시예에서, 상기 제 2 재료는 상기 제 1 재료로 확산되어 상기 제 1 간격보다 작은 제 2 간격에 의해 분리된 복수의 제 3 재료 피처를 형성한다. 일부 실시예에서, 상기 제 1 재료를 제거하는 단계는 상기 제 1 간격보다 작은 갭에 의해 분리된 복수의 제 3 재료 피처를 생성한다. 일부 실시예에서, 상기 제 3 재료를 제거하는 단계는 상기 제 1 간격보다 작은 폭을 갖는 복수의 제 1 재료 피처가 생성된다.
일부 실시예에서, 상기 제 1 간격에 의해 분리된 복수의 제 2 재료 피처를 증착하는 단계는 : 상기 제 1 재료 상에, 각각이 상기 제 1 간격과 동일한 폭을 갖는 복수의 제 4 재료 피처를 증착하는 단계; 상기 제 2 재료를 상기 제 1 재료 및 상기 제 4 재료 상에 증착하여, 상기 제 2 재료가 상기 제 1 재료로 확산될 때, 상기 제 3 재료가 층내 치수(in-layer dimension)로 성장하고 교차 층 치수(cross-layer dimension)로 상기 제 4 재료에 의해 경계를 이루도록 하는 단계; 및 상기 제 4 재료를 제거하는 단계를 포함한다.
일부 실시예에서, 상기 제 1 재료를 제공하는 단계는 제 1 재료의 몰드를 제공하는 단계를 포함한다. 일부 실시예에서, 상기 제 2 재료를 증착하는 단계는 상기 몰드의 측면 상에 상기 제 2 재료를 증착하는 단계를 포함한다. 일부 실시예에서, 상기 제 2 재료는 상기 몰드의 측면을 통해 상기 제 1 재료로 확산된다.
일부 실시예에서, 상기 제 1 재료를 제공하는 단계는 상기 제 2 재료가 상기 제 1 재료로 확산되는 측면과 다른 몰드의 측면 상에 제 4 재료를 제공하는 단계를 포함한다. 일부 실시예에서, 상기 제 2 재료를 증착하는 단계는 상기 제 4 재료 상에 상기 제 2 재료를 증착하는 단계를 포함한다.
일부 실시예에서, 방법은 리소그래피 한계치를 갖는 리소그래피 프로세스를 사용하고, 상기 방법은 : 제 1 재료의 층을 제공하는 단계; 상기 제 2 재료의 층을 증착하여 상기 제 2 재료가 상기 제 1 재료로 확산되어 제 3 재료를 생성하는 단계; 및 상기 리소그래피 한계치보다 작은 피처 크기 또는 피처 갭을 남기기 위해 상기 제 1 재료 또는 상기 제 3 재료 중 하나를 제거하는 단계를 포함한다.
일부 실시예에서, 상기 제 2 재료를 증착하는 단계는 상기 리소그래피 프로세스를 사용하여 상기 리소그래피 한계치보다 작은 갭을 갖는 복수의 제 2 재료 피처를 증착하는 단계를 포함한다.
일부 실시예에서, 상기 제 1 재료를 제공하는 단계는 상기 리소그래피 프로세스를 사용하여 상기 제 1 재료의 몰드를 증착하는 단계를 포함한다. 일부 실시예에서, 상기 제 2 재료를 증착하는 단계는 상기 몰드의 측면 상에 상기 제 2 재료를 증착하는 단계를 포함한다. 일부 실시예에서, 상기 제 2 재료는 상기 몰드의 측면 상의 상기 제 1 재료로 확산된다.
일부 실시예에서, 방법은 유리 기판을 제공하는 단계; 제거되지 않은 제 3 재료를 사용하여 제조된 구조 (본 출원에서 설명된 임의의 방법으로부터) 또는 제거되지 않은 제 1 재료를 상기 유리 기판에 부착하는 단계; 및 제거되지 않은 제 3 재료를 사용하여 제조된 구조 또는 제거되지 않은 제 1 재료에 볼로미터 픽셀(bolometer pixel)을 부착하는 단계를 포함한다.
일부 실시예에서, 방법은 전자 기계 시스템 디바이스를 제공하는 단계 및 제거되지 않은 제 3 재료를 사용하여 제조된 구조 (본 출원에 설명된 임의의 방법으로부터) 또는 제거되지 않은 제 1 재료를 상기 전자 기계 시스템 디바이스에 부착하는 단계를 포함한다. 일부 실시예에서, 상기 제거되지 않은 제 3 재료를 사용하여 제조된 구조 또는 제거되지 않은 제 1 재료는 폭이 250nm 미만이다.
일부 실시예에서, 볼로미터는 유리 기판; 폭이 250nm 미만인 구조; 및 상기 구조에 결합된 볼로미터 픽셀을 포함한다.
일부 실시예는 리소그래피 프로세스의 리소그래피 한계치 미만의 구조를 패터닝하기 위해 재료 확산을 사용한다. 이들 실시예들은 바람직하게는 질량 제한 변환 프로세스(mass-limited conversion process)를 사용하여 서브 리소그래피 피처를 정의한다. 일부 실시예에서, 피처는 후속 제조를 위한 마스크로 또는 활성 재료 그 자체로 사용된다.
일부 실시예에서, 볼로미터는 유리 기판; 본 출원에 설명된 임의의 방법으로부터 제조된 구조; 및 상기 구조에 결합된 볼로미터 픽셀을 포함한다.
일부 실시예에서, 제조 방법은 : LCD-TFT 프로세스를 사용하여 MEMS 또는 NEMS 디바이스를 제조하는 단계; 본 출원에 설명된 임의의 방법에 의해 구조를 제조하는 단계; 및 상기 구조를 상기 MEMS 또는 NEMS 디바이스에 결합하는 단계를 포함한다.
도 1은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 2는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 3은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 4a 내지 도 4h는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 5는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 6은 일 실시예에 따른 볼로미터(bolometer)를 예시한다.
도 7a 및 도 7b는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 8은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 9a 및 도 9b는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 10은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 11은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 12는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 13은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 14는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 15은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 16은 일 실시예에 따른 전자 기계(electromechanical) 시스템을 제조하는 방법(1600)을 예시한다.
도 2는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 3은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 4a 내지 도 4h는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 5는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 6은 일 실시예에 따른 볼로미터(bolometer)를 예시한다.
도 7a 및 도 7b는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 8은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 9a 및 도 9b는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 10은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 11은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 12는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 13은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 14는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 15은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법을 예시한다.
도 16은 일 실시예에 따른 전자 기계(electromechanical) 시스템을 제조하는 방법(1600)을 예시한다.
실시예에 대한 이하의 설명에서, 본 출원의 일부를 형성하고 실시될 수 있는 특정 실시예를 예시로 도시한 첨부 도면에 대한 참조가 이루어진다. 다른 실시예가 사용될 수 있고 개시된 실시예의 범위를 벗어나지 않고 구조적 변경이 이루어질 수 있다는 것을 이해해야 한다.
본 개시는 저비용으로 서브 마이크론 피처를 갖는 MEMS 또는 NEMS 디바이스를 생산하는 방법을 제공한다. 일부 실시예는 리소그래피 프로세스의 리소그래피 한계치 미만의 구조를 패터닝하기 위해 에지 또는 측벽을 사용한다. 본 출원에 개시된 에칭 정지 층(etch stop layer)은 패턴 전사 정확도를 개선시키고 상이한 층들 간의 종속성(dependency)을 분리하기 위해 사용될 수 있다. 종속성을 분리하면 바람직하게는 패턴 전사 정확도(pattern transfer accuracy)가 개선되고 재료 선택에서 더 유연해질 수 있다.
도 1은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법(100)을 예시한다. 방법(100)은 스택(stack)을 제공하는 단계(102), 에칭 정지 층을 노출시키기 위해 측벽 층의 평행 부분을 에칭하는 단계(104), 몰드(mold)를 제거하는 단계(106), 측벽 층의 횡단 부분(transverse portion)이 에칭 정지 층의 일부를 마스킹하도록 에칭 정지 층을 에칭하는 단계(108), 측벽 층의 횡단 부분을 제거하는 단계(110), 및 에칭 정지 층의 일부가 구조 층의 일부를 마스킹하도록 구조 층을 에칭하는 단계(112)를 포함한다. 일부 실시예에서, 스택을 제공하는 단계는 (1) 평면에서 확장되는 구조 층, (2) 구조 층 평면에 횡단하는 평면에 놓인 횡단 부분 및 구조 층 평면에 평행한 평면에 놓인 평행 부분을 포함하는 측벽 층, (3) 측벽 층과 구조 층 사이에 위치된 에칭 정지 층, 에칭 정지 층은 구조 층의 에칭 선택도 및 측벽 층의 에칭 선택도와 상이한 에칭 선택도를 포함하는, 상기 에칭 정지 층, 및 (4) 측벽 층의 제 2 부분에 평행한 벽을 포함하는 몰드(mold)를 제공하는 단계를 포함한다. 일부 실시예에서, 측벽 층, 구조 층 및 에칭 정지 층은 서로 인접(abut)하고, 일부 실시예에서 몰드는 측벽 층 및 에칭 정지 층에 접하고, 일부 실시예에서, 추가 층(들)은 에칭 정지 층과 측벽 층 사이, 구조 층과 에칭 정지 층 사이, 에칭 정지 층과 몰드 사이, 또는 측벽 층과 몰드 사이에 위치된다.
본 출원에서 사용되는 '에칭 선택도(etch-selectivity)'는 특정 에천트(etchant) 또는 에칭 프로세스에 대한 서로 다른 재료의 상대적인 에칭 속도(etch rate)를 지칭하는 것으로 이해될 수 있다. 주어진 에천트 또는 에칭 프로세스에서 재료에 대한 에칭 속도가 다를 때 2개의 재료는 상이한 에칭 선택도를 갖는다. 예를 들어, 하나의 재료 층은 상대적으로 빠르게 에칭될 수 있고 다른 하나는 동일한 에천트에 대해 상대적으로 느리게 에칭되거나 전혀 에칭되지 않을 수 있다. 일부 실시예에서, 측벽 층, 구조 층 및 에칭 정지 층의 재료는 하나의 에천트가 측벽 층에 대해 높은 에칭 속도를 갖고 에칭 정지 층에 대해 낮은 에칭 속도를 가지며, 다른 에천트가 에칭 정지 층에 대해 높은 에칭 속도 및 구조 층에 대해 낮은 에칭 속도를 갖도록 선택될 수 있다. 상이한 에칭 선택도를 갖는 에칭 정지 층을 추가함으로써, 본 출원의 실시예는 바람직하게는 구조 층과 측벽 층 사이의 종속성을 제거하거나 감소시킬 수 있다. 이것은 추가로 구조 층 선택에 더 큰 유연성을 허용하고, 추가로 다른 구조 층 재료에 대한 제조 방법을 재사용할 수 있게 한다.
일부 실시예에서, 측벽 층의 평행한 부분은 해당 층의 평면에 놓인다. 일부 실시예에서, 측벽 층의 횡단 부분은 평행 부분과 동일한 평면에 놓이지 않는다. 일부 실시예에서, 횡단 부분은 평행 부분의 평면에 대해 90도이고, 다른 실시예에서 횡단 부분은 다른 각도에서 놓여 있다. 일부 실시예에서, 횡단 부분은 30도와 130도 사이의 각도로 놓여 있다.
일부 실시예에서, 층을 에칭하는 것은 층을 이방성(anisotropic) 에칭하는 것을 포함한다. 일부 실시예에서, 몰드(mold)는 평행 부분이 제거된 후에 제거된다. 일부 실시예에서, 몰드는 평행 부분이 제거되기 전에 제거된다.
일부 실시예에서, 몰드를 제거하는 것은 에칭 정지 층 및 측벽 층에 대한 선택도로 몰드를 에칭하는 것을 포함한다. 에칭 정지 층은 바람직하게는 구조 층에 대한 에칭 선택도를 감소시킬 수 있다 (몰드 제거 동안). 에칭 정지 층이 없으면, 몰드 에칭도 구조 층에 대해 선택적이어야 한다. 이는 구조 층이 MEMS 또는 NEMS 구조로서의 궁극적인 기능을 위해 최적화되어야 하기 때문에 불리할 수 있는 구조 층의 선택에 영향을 미칠 수 있고; 몰드 에칭 선택도를 수용하면 구조 층에 대해 이용 가능한 옵션을 줄일 수 있다.
일부 실시예에서, 측벽 층, 몰드 및 에칭 정지 재료는 예컨대, 각도 및 풋팅(footing)와 같은 주어진 횡단 부분 프로파일을 달성하도록 선택된다. 일부 실시예에서, 몰드 높이는 패턴을 전사하기에 충분한 횡단 부분 높이를 달성하도록 선택된다. 일부 실시예에서, 몰드 각도는 측벽 층의 적절한 스텝 커버리지(step coverage) 및 균일도(uniformity)를 위해 선택된다.
일부 실시예에서, 횡단 부분은 몰드 주위에 루프를 생성한다. 일부 실시예에서, 루프는 별도의 구조 부재를 생성하도록 쪼개진다(break). 일부 실시예에서, 몰드는 측벽 층의 에칭 동안 캡핑(capping) 될 수 있다.
일부 실시예에서, 방법은 리소그래피 프로세스를 사용하여 몰드를 패터닝하는 단계를 포함하고 측벽 층의 횡단 부분은 리소그래피 프로세스의 리소그래피 한계치보다 더 얇다. 일부 실시예에서, 리소그래피 한계치(lithographic limit)연관된 리소그래피 프로세스에서 정의될 수 는 가장 좁은 라인인 것으로 이해될 수 다. 일부 실시예에서, 리소그래피 한계치는 1㎛이다. 이러한 실시예에서, 구조 층의 나머지 부분은 리소그래피 한계치보다 작은 폭을 갖는다.
일부 실시예에서, 레이저는 증착된 층으로부터 몰드를 절단한다. 횡단 부분에 평행한 벽을 갖는 몰드를 제공하기 위한 다른 프로세스는 본 개시의 범위 내에 있다. 일부 실시예에서, 횡단 부분은 몰드 벽의 측벽이어서 횡단 부분은 몰드 벽에 접한다.
일부 실시예에서, 구조를 제공하는 단계는 측벽 층을 에칭 정지 층에 부착하는 단계와 에칭 정지 층을 구조 층에 부착하는 단계를 포함한다. 일부 실시예에서, 측벽 층/에칭 정지 층을 에칭 정지 층/구조 층에 부착하는 단계는 에칭 정지 층/구조 층 상에 측벽 층/에칭 정지 층을 증착하는 단계를 포함한다. 일부 실시예에서, 에칭 선택도는 전사 패턴이 정확하고 높은 횡단 부분을 필요로 하지 않도록 선택된다 (바람직하게는 그림자 효과(shadow effect)를 감소시킬 수 있음).
일부 실시예에서, 구조 층의 일부는 폭이 250nm 미만이다. 일부 실시예에서, 패턴의 "폭(width)"은 패턴의 층 (즉, 패턴이 형성된 층)의 종방향(longitudinal) 치수에서 패턴의 치수로 이해될 수 있다. 일부 실시예에서, 구조 층의 일부는 폭이 10nm 미만이다. 일부 실시예에서, 층의 "두께(thickness)"는 층의 종 방향 치수에 수직인 층의 치수로 이해될 수 있다.
방법(100) (또는 본 출원에 설명된 임의의 방법)은 나열된 단계의 순서를 필요로 하지 않을 수 있음을 이해해야 한다. 예를 들어, 방법(100)에서 측벽 층의 횡단 부분(108)을 제거하는 단계는 구조 층을 에칭하기 전 또는 에칭한 후에 수행될 수 있다.
도 2는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법(200)을 예시한다. 방법(200)은 방법(100)과 함께 수행될 수 있다. 예를 들어, 방법(200)은 방법(100)의 단계(102)의 일부로서 수행될 수 있다. 이러한 실시예에서, 구조를 제공하는 단계는 측벽 층의 횡단 부분이 몰드(202)에 부착되도록 측벽 층을 몰드에 부착하는 단계, 및 측벽 층의 평행 부분이 에칭 정지 층(204)에 부착되도록 에칭 정지 층을 측벽 층에 부착하는 단계를 포함한다.
도 3은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법(300)을 예시한다. 방법(300)은 방법(100)과 함께 수행될 수 있다. 예를 들어, 방법(300)은 방법(100)의 단계(102)의 일부로서 수행될 수 있다. 이러한 실시예에서, 스택(102)을 제공하는 단계는 구조 층과 기판(302) 사이에 희생 층(sacrificial layer)을 위치시키는 단계를 포함한다. 일부 실시예에서, 방법(300)은 구조 층(304)을 에칭한 후에 희생 층을 제거하는 단계를 더 포함한다. 일부 실시예에서, 스택(102)을 제공하는 단계는 : 기판을 제공하는 단계; 기판을 제공한 후, 희생 층을 기판에 부착하는 단계; 희생 층을 기판에 부착한 후, 구조 층을 희생 층에 부착하는 단계; 구조 층을 희생 층에 부착한 후, 에칭 정지 층을 구조 층에 부착하는 단계; 에칭 정지 층을 구조 층에 부착한 후, 몰드를 에칭 정지 층에 부착하는 단계; 몰드를 에칭 정지 층에 부착한 후, 리소그래피 프로세스를 사용하여 에칭 정지 층 상에 몰드를 패터닝하는 단계; 및 몰드를 에칭 정지 층에 부착한 후, 측벽 층을 몰드 및 에칭 정지 층에 부착하는 단계를 포함하고, 측벽 층의 횡단 부분은 리소그래피 프로세스의 리소그래피 한계치보다 더 얇다.
도 4는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법(400)을 예시한다. 도 4a에서, 몰드(402), 에칭 스톱(etch stop)(404), 구조 층(406), 희생 층(408) 및 기판(410)이 추가된다. 층들은 예시된 스택을 생성하기에 충분한 임의의 순서로 추가될 수 있다. 층들은 증착 또는 다른 메커니즘에 의해 추가될 수 있다. 일부 실시예에서, 기판(410)이 먼저 제공되고, 희생 층(408)이 그런 다음 기판(410) 상에 증착되고, 구조 층(406)이 그런 다음 희생 층(408) 상에 증착되고, 에칭 스톱(404)이 그런 다음 구조 층(406) 상에 증착되고 몰드(402)는 리소그래피를 사용하여 패터닝된다. 일부 실시예에서, 몰드의 높이는 좁은 패턴을 에칭 스톱(404)에 충실하게 전사하는데 필요한 측벽 층의 횡단 부분 높이에 의해 결정된다. 일부 실시예에서, 몰드(402)의 벽 각도는 측벽 층(412)의 적절한 스텝 커버리지 및 균일성을 위해 준비된다.
일부 실시예에서, 측벽 층의 평행 부분이 제거된 후에 측벽 층의 횡단 부분이 몰드 상에 남아 있기 위해서는 적절한 스텝 커버리지 및 균일성이 요구된다. 횡방향 측벽의 일부를 제거할 수 있는 측벽 층의 일부 오버 에칭(over-etch)이 요구될 수 있다. 일부 실시예에서, 직사각형의 나머지 횡단 측벽은 에칭 균일성을 위해 사용되며, 이것은 양호한 스텝 커버리지 균일성을 필요로 할 수 있다(예를 들어, 측벽의 상단 부분이 하단 부분보다 몰드 벽으로부터 더 연장되는 브레드로프 프로파일(breadloaf profile)에 비해). 일부 실시예에서, 풋팅(footing)에서의 스텝 커버리지는 몰드가 제거될 때 횡단 부분이 적절하게 앵커링(anchor)되는데 중요하다. 예를 들어, 풋팅에서의 스텝 커버리지가 부적절하면, 평행 섹션과 횡단 섹션이 만나는 코너는 바람직하지 않게 풋팅을 약화시키는 보이드(void)를 포함할 수 있다.
도 4b에서, 에칭 스톱(404) 상에 몰드(402) 및 평행 부분(412(a)) 주위에 횡단 부분(412(b))을 형성하기 위해 측벽 층(412)이 추가된다. 평행 부분(412(a))은 구조 층의 평면에 평행한 평면에 놓여 있고 횡단 부분(412(a))은 구조 층의 평면에 대해 횡단하는 평면에 놓여 있다. 일부 실시예에서, 측벽 층의 두께는 최종 구조의 폭을 정의한다. 일부 실시예에서, 측벽 층(412)의 두께는 50nm 내지 1㎛이다. 일부 실시예에서, 측벽 층의 두께는 50 내지 250nm이다.
일부 실시예에서, 횡단 부분(412(b))은 에칭 스톱(404)의 표면으로부터 다른 표면으로 약 0.5㎛ 연장된다. 일부 실시예에서, 횡단 부분(412(b))은 에칭 스톱(404)으로부터 다른 표면까지 약 2, 3, 또는 5㎛ 연장된다.
횡단 부분(412(b))은 평행 부분(412(a))의 평면으로부터 멀어지는 횡단 방향으로 연장된다. 횡단 부분(412(b))의 적어도 일부는 평행 부분(412(a))보다 구조 층(406)에서 더 멀리 떨어져 있다.
일부 실시예에서, 횡단 부분(412(b))의 두께는 평행 부분(412(a))의 두께에 커버리지 인자(coverage factor)를 곱하여 결정된다. 일부 실시예에서, 횡단 부분 커버리지 인자는 0.1과 1.0 사이이다.
일부 실시예에서, 몰드(402)는 아몰퍼스 실리콘, 다양한 유기 재료(폴리이미드, 포토레지스트), 몰리(moly), 산화물 또는 질화물이다. 일부 실시예에서, 몰드(402)는 0.5 내지 5㎛ 두께이다.
일부 실시예에서, 에칭 스톱(404)은 평면에 증착된다. 일부 실시예에서, 에칭 스톱(404)은 알루미늄 산화물, 다른 산화물, 실리콘, 질화물, 또는 금속 (예를 들어, 몰리, 크롬, 텅스텐)이다. 일부 실시예에서, 에칭 스톱(404)의 재료는 몰드(402), 구조 층(406) 및 측벽 층(412)에 양호한 에칭 선택도를 제공하도록 선택된다. 일부 실시예에서, 에칭 스톱(404)은 구조 층(406)에 우수한 에칭 선택도를 제공하도록 선택되고, 몰드(402) 및 측벽(412)은 에칭 스톱(404)에 양호한 에칭 선택도를 제공하도록 선택된다. 예를 들어, 일부 실시예에서, 개별적으로 구조 층(406)은 실리콘 또는 금속이고, 에칭 스톱(404)은 금속 또는 실리콘이고, 몰드(402) 및 측벽 층(412)은 선택된 에칭 스톱(404)을 보완하도록 선택된다. 이러한 방식으로, 에칭 스톱(404)은 바람직하게는 구조 층(406)과 측벽 층(412) 사이의 종속성을 감소시킬 수 있다. 종속성을 감소시키는 것은 구조 층(406) 및 측벽 층(412)에 대한 재료의 더 넓은 선택을 허용하고 더 넓은 프로세스의 선택을 허용한다; 에칭 스톱(404)은 측벽 층(412) 및 몰드(402)에 의해 제한없이 구조 부분(406a, 이하에 설명됨)의 기능에 적절한 재료 및 프로세스의 선택을 허용한다. 에칭 스톱(404)은 또한 바람직하게는 특히 더 깊은 구조 패턴 (더 긴 에칭을 필요로 하고 따라서 에칭 정지 층(404) 없이는 더 큰 횡단 부분을 필요로 함)으로 더 나은 패턴 전사를 제공할 수 있다.
일부 실시예에서, 에칭 스톱(404)은 5nm 내지 1㎛ 두께이다.
일부 실시예에서, 구조 층(406)은 평면에 증착된다. 일부 실시예에서, 구조 층(406)은 금속, 실리콘, 산화물 또는 질화물이다. 구체적인 예는 티타늄 질화물, 인듐 주석 산화물, 실리콘 질화물, 인듐 아연 산화물 또는 아몰퍼스 실리콘을 포함한다. 구조 층(406)의 두께는 결과적인 구조에 의해 제공되는 기능에 의존할 수 있다. 일부 실시예에서, 구조 층(406)의 두께는 0.01 내지 10㎛이다.
일부 실시예에서, 희생 층(408)은 평면에 증착되고 폴리이미드, 몰리, 실리콘, 탄소, 실리콘 이산화물, 게르마늄 또는 알루미늄이다. 일부 실시예에서, 희생 층(408)의 두께는 0.1 내지 10㎛이다.
일부 실시예에서, 기판(410)은 평면이고 실리콘, 유리, 스테인리스 스틸 또는 플라스틱이다. 일부 실시예에서, 기판(410)의 두께는 0.05 내지 5mm이고, 기판(410)의 폭은 0.5 인치 직경 내지 3m x 3m이다.
본 개시 전체에 걸쳐 설명된 층들은 다양한 방법에 의해 증착될 수 있다. 이러한 방법은 CVD (화학 기상 증착), 스퍼터링 및 기화를 포함하지만 이에 한정되지는 않는다.
일부 실시예에서, 마스크(mask)는 몰드(402) 위에 배치되어 측벽 층(412)이 몰드(402)의 상부(도 4에 도시된 바와 같이)를 가로 질러 연장되지 않는다 (즉, 측벽 층의 횡단 부분 만이 몰드와 컨택한다). 일부 실시예에서, 마스크는 횡단 부분에 추가적인 에칭 선택도를 제공하는 제 2 몰드 층이다. 제 1 몰드 층은 바람직하게는 높은 에칭 선택도를 요구하지 않고 대부분의 두께를 제공할 수 있다.
도 4c에서, 측벽 층(412)은 이방성 에칭을 수용하여 도시된 프로파일을 생성한다 (평행한 부분(412a)이 제거되고; 횡단 부분(412b)이 남아 있음). 일부 실시예에서, 이방성 에칭은 에칭 스톱(404) 및 몰드(402)에 대해 양호한 선택도를 갖는다. 일부 실시예에서, 몰드(402)는 추가적인 에칭 선택도를 제공하기 위한 재료로 캡핑된다 (상기 참조). 일부 실시예에서, 측벽 층(412), 몰드(402) 및 에칭 스톱(404)의 재료 특성은 예컨대, 각도 및 풋팅과 같이 달성 가능한 횡단 부분 프로파일을 정의한다.
도 4d에서, 몰드(402)가 제거된다. 에칭 스톱(404)이 없으면, 이 에칭은 구조 층(406)에 대한 선택도를 요구할 것이다. 본 출원에 설명된 실시예는 구조 층(406)이 그것의 궁극적인 기능을 위해 최적화될 필요가 있기 때문에 더 큰 유연성 및 정확도를 제공할 수 있다; 다른 층들의 에칭 선택도를 수용하면 궁극적인 기능이 희석되거나 손상될 수 있다. 에칭 스톱(404)을 추가함으로써, 구조 층의 에칭 선택도는 측벽 층의 에칭 동안 고려되지 않는다.
도 4e에서, 횡단 부분 패턴(transverse portion pattern)은 에칭 정지 패턴(404a)을 생성하기 위해 에칭 스톱(404)으로 전사된다. 일부 실시예에서, 에칭 정지 패턴(404a)의 폭은 측벽 층의 횡단 부분(412b)의 두께에 의해 결정된다 (위에 주어진 예시적인 치수 참조). 에칭 스톱(404)은 매우 얇을 수 있기 때문에 (일부 경우에, < 10nm), 패턴 전사는 정확할 수 있다. 일부 실시예에서, 이 정밀도는 바람직하게는 횡단 부분의 높이를 감소시킬 수 있으며, 그렇지 않으면 에칭 스톱(404)의 에칭 동안 그림자 효과(shadowing effect)를 생성할 수 있다. 추가 장점으로서, 본 출원에 설명된 실시예는 구조 층(406)의 오버 에칭을 감소시킬 수 있다.
도 4f에서, 횡단 부분(412b)이 제거되어 패터닝된 에칭 스톱(404a)이 남는다. 일부 실시예에서, 단계 (a)-(f)는 논리적 "AND" 패턴을 에칭 스톱(404)에 추가하여 2차원 (예를 들어, 점(dot))을 따라 좁은 구조를 생성하도록 반복된다. 일부 실시예에서, 다수의 에칭 정지 층이 사용된다. 일부 실시예에서, 추가적인 에칭 정지 패턴이 동일한 층 상에 생성된다. 이것은 바람직하게는 패턴 구조 층(406)을 이중화할 필요성을 감소시킬 수 있다. 예를 들어, 이 방법은 극도로 미세한 점(fine dot)을 만드는 데 사용될 수 있다.
도 4g에서, 에칭 정지 패턴(404a)은 구조 층(406)으로 전사되어, 구조 패턴(406a)을 생성하기 위해 희생 재료상에서 정지한다. 얇은 에칭 스톱(404a)은 바람직하게는 정밀 패턴 전사에 도움이 될 수 있다. 일부 실시예에서, 구조 패턴(406a)의 폭은 에칭 정지 패턴(404a)의 폭에 의해 결정된다 (상기에서 주어진 예시적인 치수 참조).
도 4h에서, 에칭 정지 패턴(404a)이 제거된다. 일부 실시예에서, 에칭 정지 패턴(404a)은 폐기된다. 다른 실시예에서, 에칭 패턴(404a)은 에칭 스톱의 바람직한 기계적, 전기적 또는 화학적 특성을 활용하기 위해 추가 프로세스에 사용된다. 예를 들어, 에칭 패턴(404a)은 표면 패시베이션, 전기적 또는 열 절연 또는 전도, 적외선 흡수기 또는 기계적 지지를 위해 사용될 수 있다. 마지막으로, 희생 층(408)이 제거되어 독립 구조(freestanding structure)(406a)를 릴리즈(release)한다.
도 5는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법(500)을 예시한다. 일부 실시예에서, 방법(500)은 방법(100)과 함께 수행된다. 방법(500)은 유리 기판(502)을 제공하는 단계, 구조 층의 일부(예를 들어, 방법(100)에서 단계(110)에 의해 생성된 구조 층의 부분 또는 방법(800)에서 제 1 재료 또는 제 3 재료 중 하나를 사용하여 생성된 피처(feature))를 유리 기판(504)에 부착하는 단계 및 볼로미터 픽셀(bolometer pixel)을 구조 층(506)의 일부에 부착하는 단계를 포함한다. 본 출원에 설명된 방법은 유리 리소그래피 성능의 균일성이 제한되기 때문에 유리 기판 제조 프로세스에 유리할 수 있다. 추가 장점으로, 유리는 열용량이 높으므로 유리 기판은 큰 열 저장소이다; 유리 기판으로부터 볼로미터 픽셀을 분리하는 얇은 구조를 제조함으로써, 본 출원의 실시예는 유리 기판과 볼로미터 픽셀 사이의 열 절연체로서 더 잘 작용할 수 있다.
일부 실시예에서, 방법(500)은 MEMS 또는 NEMS 디바이스를 제공하는 단계 및 에칭 정지 층의 일부를 MEMS 또는 NEMS 디바이스에 부착하는 단계를 더 포함한다.
도 6은 일 실시예에 따른 볼로미터(600)를 예시한다. 볼로미터(600)는 유리 기판(606), 유리 기판(606)에 결합된 폭이 250nm 미만인 구조(604), 및 구조(604)에 결합된 볼로미터 픽셀(602)을 포함한다. 볼로미터(600)의 일부 실시예에서, 구조(604)는 활성 영역을 유리로부터 열적으로 분리하는 힌지(hinge)이다.
일부 실시예에서, 볼로미터는 유리 기판, 본 출원에 설명된 임의의 방법으로 제조되고 유리 기판에 결합된 구조, 및 구조에 결합된 볼로미터 픽셀을 포함한다.
일부 실시예에서, 볼로미터는 LCD-TFT 제조 프로세스에 의해 제조된 MEMS 또는 NEMS 디바이스 및 본 출원에 설명된 임의의 방법에 의해 제조된 구조를 포함한다. 일부 실시예에서, 구조는 본 출원에서 설명된 에칭 스톱(etch stop)이다.
도 7은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법(700)을 예시한다. 일부 실시예에서, 측벽(702)은 완전한 루프를 생성하기 위해 몰드(704)를 둘러싸고; 구조적 피처는 완전한 루프를 형성하도록 배열된다(도 7a), 좌측 및 우측은 각각 평면도 및 측면도이다). 다른 실시예에서, 본 출원에 설명된 에칭 스톱 또는 구조 층은 루프를 형성하지 않고 대신 별도의 구조 부재를 생성한다.
일부 실시예에서, 예를 들어, 그레이 스케일 리소그래피(도 7b)를 사용하여 쐐기형 몰드(wedge-like mold)가 생성되고, 좌측 및 우측은 각각 평면도 및 측면도이다. 일부 실시예에서, 측벽 층(712)이 증착될 때, 측벽의 높이는 몰드(714) 주위에서 변한다. 몰드의 쐐기 바닥에는, 측벽이 없으므로 루프가 형성되지 않는다. 다른 두 측면을 따라, 측벽 높이가 아래로 테이퍼진다. 그러한 측벽으로부터 에칭 정지 층으로 전사된 패턴의 길이는 측벽과 에칭 정지 층 사이의 선택도에 따라 달라질 것이다.
본 출원에 설명된 측벽 방법은 바람직하게는 증착된 필름 두께를 사용하여 평면 내 치수에서 서브 마이크론 피처 크기를 생성함으로써 디자인 규칙 제한을 극복할 수 있다. 이러한 방법은 증착과 에칭 프로세스 사이의 이방성 차이를 활용할 수 있다: 타겟 재료는 패터닝된 몰드 층 위에 등방성으로 증착된 다음 이방성 에칭이 뒤따르므로 정의된 몰드 피처의 측면에 증착된 재료가 남아 있는다. 몰드 층이 제거되면 남은 측벽 재료는 각각 몰드 길이, 필름 두께 및 몰드 높이에 의해 제어되는 길이, 폭 및 높이 치수를 갖는다.
도 8은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법(800)을 예시한다. 방법(800)은 제 1 재료를 제공하는 단계(802), 제 3 재료를 형성하기 위해 제 2 재료를 증착하는 단계(804), 제 1 재료 및 제 3 재료 중 하나를 제거하는 단계(806)를 포함한다. 일부 실시예에서, 방법(800)은 바람직하게는 질량 제한 변환 프로세스(mass-limited conversion process)를 활용하여 서브 리소그래피 피처를 정의한다. 이러한 피처는 후속 제조를 위한 마스크로 또는 활성 재료 그 자체로 사용될 수 있다. 바람직하게는, 질량 제한 변환 프로세스는 시간에 독립적이다: 제 3 재료의 양은 반응물의 시작 양에 의해 제어될 수 있다.
제 3 재료를 형성하기 위해, 일부 실시예에서 제 2 재료는 제 3 재료로 확산된다. 이러한 실시예에서, 제 1 재료 상에 제 2 재료를 유한 증착하면 제 2 재료가 제 1 재료로 확산되고 제 1 재료와 제 2 재료의 조합이고 층내 치수(an-in layer dimension)의 제 2 재료의 폭을 넘어 성장할 수 있는 제 3 재료를 생성할 수 있다. 일부 실시예에서, 에너지가 시스템에 추가되어 (예를 들어, 어닐링에 의한 온도 상승을 통해) 제 2 재료를 제 1 재료로 확산을 개시한다. 제 3 재료의 팽창과 성장은 제 1 재료 또는 제 2 재료가 고갈될 때까지 계속된다. 에너지 추가가 있는 실시예에서, 팽창 및 성장은 에너지를 제거함으로써 제어될 수 있다. 예를 들어, 열이 추가되면 온도가 제 3 재료의 형성 온도 또는 확산이 작은 온도 아래로 떨어질 때까지 제 3 재료의 성장이 계속될 수 있다. 에너지 추가 및 제어의 다른 예는 제 1 재료 및 제 2 재료 중 하나(확산을 시작하는)에서 재료 변화를 유발 (예를 들어, 화학 반응)하기 위해 시스템의 압력 관리하는 단계 및/또는 재료를 추가하는 단계를 포함한다. 일부 실시예에서, 제 2 재료는 확산을 개시하기 위해 에너지 추가를 필요로 하지 않는다.
제 3 재료는 제 1 재료에 대해 에칭 선택도를 가지며, 이에 의해 제 1 재료 또는 제 3 재료의 선택적인 제거를 허용한다. 일부 실시예에서, 제 1 재료 및 제 3 재료 중 하나를 제거하는 단계(806)는 제 1 재료를 제거하는 단계 및 제 3 재료를 제거하는 단계를 포함한다. 일부 실시예에서, 방법(800)은 잔류하는 제 2 재료 (예를 들어, 제 1 재료로 확산되지 않은 제 2 재료)를 제거하는 단계를 포함한다.
일부 실시예에서, 제 1 재료를 제공하는 단계(802)는 기판 상에 제 1 재료를 증착하는 단계를 포함하고, 여기서 제 2 재료 및 제 3 재료는 기판으로 확산되지 않는다. 기판은 바람직하게는 단면 방향으로 확산 장벽을 제공하여 변환 프로세스가 측방으로(laterally) 발생하도록 할 수 있다. (일부 실시예에서, 제 1 재료 또는 제 2 재료는 본질적으로 교차 평면 확산(cross-plane diffusion)보다 평면 내 확산(in-plane diffusion)을 촉진한다.) 일부 실시예에서, 기판은 유리이다. 다른 재료 (예컨대, 실리콘 질화물 및 티타늄 질화물)가 확산 장벽으로 사용될 수 있다.
일부 실시예에서, 제 1 재료는 아몰퍼스 실리콘이고 그리고 제 2 재료는 금속이다. 아몰퍼스 실리콘은 제 1 재료에 대한 다른 옵션에 비해 몇 가지 장점을 제공할 수 있다. 예를 들어, 아몰퍼스 실리콘과 실리사이드(silicide) 사이의 에칭 선택도가 우수하고, 결함 밀도가 높으면 빠른 확산기(diffuser)(예를 들어, Ni4)의 확산 속도가 낮아지며, 아몰퍼스 구조는 선호되는 확산 방향을 제공하지 않아 균일한 측방 확산을 유발한다. 일부 실시예에서, 금속은 니켈이다. 니켈은 결정질 실리콘의 빠른 간극 확산기(fast interstitial diffuser)이기 때문에 이 절차 방법에 유리한 금속일 수 있다. 아몰퍼스 실리콘을 사용하는 실시예에서 니켈의 빠른 확산은 아몰퍼스 실리콘의 결함(defect)에 의해 감소될 수 있다 (따라서, 더 잘 제어될 수 있다).
일부 실시예에서, 제 2 재료는 니켈, 산소, 질소, 붕소, 인 및 비소 중 하나를 포함한다. 일부 실시예는 제 2 재료의 확산 이전에 제 2 재료를 어닐링 (예를 들어, 금속 어닐링)하는 단계를 포함할 수 있다. 제 1 재료가 아몰퍼스 실리콘이고 제 2 재료가 니켈인 실시예에서, Ni-실리사이드의 변환 온도는 300℃ 미만이며, 이는 바람직하게는 CMOS 프로세스의 최대 온도보다 낮다.
도 9a는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법(900)을 예시한다. 방법(900)은 제 1 재료(904)로서 아몰퍼스 실리콘을 사용하고, 제 2 재료(902)로서 금속을 사용하는 방법(800)의 특정 예이다. 방법(900)은 또한 기판(906)으로서 유리를 포함한다. 아몰퍼스 실리콘, 금속 및 유리가 설명되었지만 다른 재료가 사용될 수 있음을 인식해야 한다.
방법(900)에서, 금속(902)은 유리 기판(906) 상에 위치된 아몰퍼스 실리콘 박막(904) 상에 패터닝된다. 금속(902)은 (예를 들어, 어닐링 후) 확산되고 아몰퍼스 실리콘(904)과 반응하여 실리사이드(908)를 형성한다. 반응은 모든 방향으로 계속되지만 아몰퍼스 실리콘 층 아래의 확산 장벽(유리)에 의해 제한된다. 결과적으로, 반응은 금속 소스가 고갈될 때까지 측방으로 계속된다. 그 결과는 원래 금속 패턴의 형상과 중심 위치를 갖는 아몰퍼스 실리콘 매트릭스의 실리사이드 패턴이지만, LSili 양만큼 각 측방 치수에서 확산된다. 결과적인 실리사이드와 리소그래피로 정의된 금속의 평면 내 치수(in-plane dimension) 간의 이러한 차이는 서브 리소그래피 피처를 생성하고 정의하는데 활용될 수 있다.
금속 에지 LSili에 대한 한 차원에서 실리사이드의 측면 확산 길이는 다음 관계를 사용하여 계산될 수 있다:
여기서, Wm은 금속/노출 피처의 폭, tm은 금속 두께, tSi는 아몰퍼스 실리콘 두께이다. 도 9a에 도시된 2D 개략도에 대응할 수 있는 이 방정식은 잔류 금속이 남아 있지 않은 완전한 변환을 가정한다. 임의의 주어진 실리사이드에 대해 동일한 양의 금속 및 실리콘이 소비되지 않기 때문에, 실리사이드 특정 보정 인자(silicide-specific correction factor) CSi가 더 많은 예측 가능성을 제공할 수 있다.
일부 실시예에서, 방법은 리소그래피 한계치를 갖는 리소그래피 프로세스의 사용을 포함한다. 이러한 실시예에서, 제 1 재료 및 제 3 재료 중 하나를 제거하면 각각 리소그래피 한계치보다 작은 피처 크기 또는 피처 갭이 남는다.
일부 실시예에서, 제 2 재료를 증착하는 것은 제 1 재료 상에 제 1 간격(spacing)에 의해 분리된 복수의 제 2 재료 피처를 증착하는 것을 포함하여, 제 2 재료가 제 1 재료로 확산되어 제 1 간격보다 작은 제 2 간격에 의해 분리된 복수의 제 3 재료 피처를 형성하도록 한다. 제 1 재료를 제거하면 제 1 간격보다 작은 갭에 의해 분리된 복수의 제 3 재료 피처가 생성된다. 제 3 재료를 제거하면 제 1 간격보다 작은 폭을 갖는 복수의 제 1 재료 피처가 생성된다.
도 9b는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법(920)을 예시한다. 방법(920)에서, 금속(922)은 피치(pitch) "a"로 패터닝된다. 금속(922)이 아몰퍼스 실리콘(924)과 반응한 후, 패터닝된 실리사이드(928) 사이의 결과 피치는 a' (a' < a)이다. 도 9b에 나타난 바와 같이, 아몰퍼스 실리콘 또는 실리사이드를 제거하면 포지티브(positive) 또는 네거티브(negative) 패턴 전사가 발생하며, 전자는 트렌치(trench)(갭)를 생성하고 후자는 스트립(strip)을 형성한다. 원래 피치 "a"가 리소그래피 한계치에 설정되어 있다고 가정하면, 결과 피처(트렌치 또는 스트립)의 치수는 리소그래피 한계치보다 작다.
방정식 1로 돌아가서, LSili는 사용 가능한 아몰퍼스 실리콘에 대한 금속의 비율과 금속 층의 폭에 비례한다. 이러한 종속성은 패턴 관련 결과를 초래할 수 있다. 예를 들어, 방법(920)을 고려하라. 금속 라인의 폭은 다음 관계에 의해 제한될 수 있다 :
여기서, "a"는 증착된 금속 피처 사이의 에지 대 에지 거리이고, a'는 원하는 실리사이드 피처 사이의 에지 대 에지 거리이다. "a"가 주어진 리소그래피 프로세스의 분해능 한계치라고 가정하면, 금속 폭과 금속/Si 비율은 다음 관계에 의해 제한될 수 있다:
및
도 10은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법(1000 및 1020)을 예시한다. 방법(1000)은 방법(800)을 사용하여 층의 연속적인 부분을 생성하는 프로세스를 설명한다. 방법(1000)에서, 제 2 재료(1002)는 제 2 재료 피처들 사이에 갭을 남기기 위해 제 1 재료(1004) 상에 패터닝된다. 제 2 재료(1002)가 제 1 재료(1004)와 반응할 때, 반응은 제 2 재료(1002) 피처 사이의 갭을 채우기 위해 팽창하여 제 3 재료(1008)의 연속 부분을 생성한다. 방법(1020)은 제 3 재료(1028)에서 원하는 폭 a1'의 피처를 만드는 프로세스를 설명한다. 방법(1020)에서, 다양한 갭(a2, a3,...)에 의해 분리된 제 2 재료(1022)의 추가 패턴이 제 1 재료(1024)와 반응 결합하여 갭(a2', a3',... = 0)을 남기지 않고 다른 곳에서는 제 1 및 제 2 재료가 결합하여 0이 아닌 갭 a1'을 제공한다.
도 11은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법(1100)을 예시한다. 방법(1100)은 두 평면 내 치수에서 동시에 리소그래피 한계치보다 작은 피처를 생성할 수 있다. 본 출원에 설명된 임의의 방법은 방법(1100)과 함께 사용될 수 있다. 방법(1100)은 제 1 재료(1104)와 제 1 재료(1104) 상에 패터닝된 제 2 재료(1102)를 예시한다. 제 2 재료(1102)는 2 차원으로 패터닝되며, 피처는 하나의 차원에서 갭 "a"에 의해 분리되고 다른 차원에서 갭 "b"에 의해 분리된다; 제 2 재료(1102) 및 제 1 재료(1104)는 각각 갭 a' 및 갭 b'를 갖는 제 3 재료(1108)를 만들기 위해 결합된다. 아웃라인(1110)은 좌측 이미지의 제 2 재료(1102)의 아웃라인을 반복하고 2 차원 제 2 재료 패턴과 2 차원 제 3 재료 패턴의 크기 사이의 차이를 설명하기 위해 제공된다.
도 12는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법(1200)을 예시한다. 일부 실시예에서, 방법(1200)은 방법(800, 900, 1000, 1100) 또는 이들 방법의 조합과 함께 수행된다. 방법(1200)는 제 1 재료를 제공하는 단계(1202); 제 1 재료 상에, 각각 제 1 간격(spacing)과 동일한 폭을 갖는 복수의 제 4 재료 피처를 증착하는 단계(1204); 제 1 재료 및 제 4 재료 상에 제 2 재료를 증착하여(1206), 제 2 재료가 제 1 재료로 확산 될 때, 제 3 재료가 층 내 치수로 성장하고 교차 층(cross-layer) 치수로 제 4 재료에 의해 경계를 이루도록(bound) 하는 단계; 제 4 재료를 제거하는 단계(1208); 및 제 1 재료 및 제 3 재료 중 하나를 제거하는 단계(1210)를 포함한다.
도 13은 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법(1300)을 예시한다. 방법(1300)에서, 제 1 재료(1304)는 아몰퍼스 실리콘이고, 제 2 재료(1302)는 금속이고, 기판(1306)은 유리이며, 제 4 재료(1310)는 산화물이다. 여기서, 금속/아몰퍼스 실리콘 인터페이스는 샌드위치된 산화물 층의 개구를 통해 제어되어 블랭킷 금속 증착(blanket metal deposition)을 허용하고 실리사이드(1308)를 생성한다. 서브 리소그래피 분해능 피처는 금속, 산화물 및 아몰퍼스 실리콘 또는 실리사이드의 후속 제거 후에도 남아 있을 수 있다.
도 14는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법(1400)을 예시한다. 일부 실시예에서, 방법(1400)은 방법(800, 900, 1000, 1100, 1200, 1300) 또는 이들 방법의 조합과 함께 수행된다. 방법(1400)은 몰드를 갖는 제 1 재료를 제공하는 단계(1402); 제 2 재료가 몰드의 측면을 통해 제 1 재료로 확산되어 제 3 재료를 형성하도록 몰드의 측면에 제 2 재료를 증착하는 단계(1404); 및 제 1 재료 및 제 3 재료 중 하나를 제거하는 단계(1406)를 포함한다.
일부 실시예에서, 제 1 재료(1402)를 제공하는 단계는 제 2 재료가 제 1 재료로 확산되는 측면과 다른 몰드의 측면에 제 4 재료를 제공하는 단계를 포함하고, 제 2 재료를 증착하는 단계(1404)는 제 4 재료 상에 제 2 재료를 증착하는 단계를 포함한다. 방법(1400)에서 변환은 아몰퍼스 실리콘 몰드 스택의 노출된 에지에서 시작되므로 측면 실리사이드 피처 크기는 단순히 금속 측벽 두께에 의해 결정된다. 
(방정식 5) 변환에 이용 가능한 금속 소스가 측벽에 증착되는 금속 소스로 제한된다고 가정한다. 예를 들어, 아몰퍼스 실리콘/금속 인터페이스 근처의 유리 표면에 위치된 금속과 같은 더 먼 소스로부터의 금속 확산은 작은 연결 단면으로 인해 의미 있는 기여를 하지 않을 수 있다.
일부 실시예에서, 방법(1400)은 리소그래피 한계치를 갖는 리소그래피 프로세스의 사용 및 리소그래피 프로세스를 사용하여 제 1 재료의 몰드를 증착하는 단계를 포함한다. 제 2 재료를 증착하는 단계는 몰드의 측면에 제 2 재료를 증착하는 단계를 포함할 수 있으며, 여기서 제 2 재료는 몰드의 측면상의 제 1 재료로 확산된다. 이러한 실시예에서, 제 1 재료 및 제 3 재료 중 하나를 제거하면 각각 리소그래피 한계치보다 작은 피처 크기 또는 피처 갭이 남는다.
도 15는 일 실시예에 따른 MEMS 또는 NEMS 구조를 제조하는 방법(1500)을 예시한다. 방법(1500)에서, 금속(1502)이 몰드(1504) 상에 증착된다. 몰드(1504)의 측면(1504a)이 노출되고 금속(1502)의 측벽(1502a)이 측면(1504a)과 컨택한다. 방법(1500)에 도시된 바와 같이, 확산 및 실리사이드 변환을 허용하는 유일한 영역은 금속이 측면(1504a)의 아몰퍼스 실리콘과 직접 컨택하는 곳이다. 추가된 상부 산화물(1510)은 비-측방(non-lateral) 실리사이드 형성 및 확산을 방지하기 위한 확산 장벽으로서 작용할 수 있다(방법(1200 및 1300)에 대해 상기에서 설명된 프로세스와 유사함). 친밀한 컨택(intimate contact)이 이루어질 수 있는 위치(패터닝된 에칭을 통해 특정 영역을 개방시켜 등방성 금속 증착이 이어짐으로써)를 정의함으로써, 후속 어닐링 및 재료 제거 단계를 통해 실리사이드의 단일 피처가 생성될 수 있다. 방법(1520)에서, 동일한 리소그래피로 정의된 피처의 두개의 측면은 아몰퍼스 실리콘/금속 컨택을 제공한다. 따라서, 방법(1520)에서, 실리사이드 형성이 양쪽 측면에서 발생하여 2 개의 피처를 생성할 가능성이 있다.
제 3 재료를 생성하기 위한 제 1 재료 및 제 2 재료의 조합을 포함하는 본 출원에 설명된 프로세스는 많은 장점을 제공한다. 이러한 프로세스는 여러 치수에 피처를 생성할 수 있다. 이러한 프로세스는 시간과 무관하며 제 1 재료 및 제 2 재료의 크기에 의해 제한된다. 이러한 프로세스에서, 제 3 재료의 프로파일이 쉽게 제어된다.
도 16은 일 실시예에 따른 전자 기계 시스템을 제조하는 방법(1600)을 예시한다. 전자 기계 시스템을 제조하기 위해, 방법(1600)의 프로세스 단계의 전부 또는 일부가 다른 순서로 사용되고 사용될 수 있다.
방법(1600)은 기판을 제공하는 단계(1602)를 포함한다. 일부 실시예에서, 기판은 유리로 만들어진다. 일부 실시예에서, 기판은 저온 다결정 실리콘이다. 일부 실시예에서, 기판은 피처를 미세 조정하기 위해 추가 원소를 함유하는 보로실리케이트(borosilicate)이다. 보로실리케이트의 예는 알카라인 토 보로 알루미노실리케이트 (붕소, 알루미늄 및 다양한 알칼리토 원소가 함유된 실리케이트)를 생산하는 Corning EagleTM이 있다. 다른 변형예는 Asahi GlassTM 또는 SchottTM에서 이용할 수 있다.
일부 실시예에서, 전자 기계 시스템을 제조하기 위해 평면 패널 유리 프로세스가 사용된다. 일부 실시예에서, 액정 디스플레이(LCD) 프로세스가 전자 기계 시스템을 제조하는데 사용된다. 일부 실시예에서, OLED 디스플레이 프로세스 또는 x-선 패널 프로세스가 사용된다. 평면 패널 유리 프로세스를 사용하면 증가된 기판 크기를 가능하게 할 수 있어서 기판 당 더 많은 수의 전기 화학 시스템을 사용할 수 있어 프로세싱 비용이 절감된다. "패널 레벨(panel level)"크기는 620mm x 750mm, 680mm x 880mm, 1100mm x 1300mm, 1300mm x 1500mm, 1500mm x 1850mm, 1950mm x 2250mm 및 2200mm x 2500mm를 포함할 수 있다. 또한 패널 레벨 제조의 박막 트랜지스터(TFT)는 비용을 절감할 수 있으므로 예를 들어 LCD-TFT 프로세스가 유용할 수 있다.
방법(1600)은 기판에 MEMS 또는 NEMS를 추가하는 단계(1604)를 포함한다. 구조의 추가를 설명하기 위해 MEMS/NEMS가 사용되지만, 본 개시의 범위를 벗어나지 않고 다른 구조가 추가될 수 있음을 이해해야 한다. 패널 레벨 프로세싱을 사용하는 실시예에서, MEMS/NEMS 구조는 LCD-TFT 프로세스를 사용하여 추가될 수 있다.
단계(1604)에 이어 옵션 단계(1616), 서브 플레이팅(sub-plating)이 이어질 수 있다. 단계(1616)은 기판이 후속 단계에서 사용되는 프로세싱 장비 보다 클 때 사용될 수 있다. 예를 들어, (LCD와 같은) 패널 레벨 프로세스를 사용하는 경우, 일부 실시예는 (단계 (1604)에서) 추가 프로세싱을 수행하기 위해 (예를 들어, CMOS 제조 장비를 사용하여) 패널을 웨이퍼 크기로 절단하는 단계를 포함할 것이다. 다른 실시예에서, 동일한 크기의 기판이 방법(1600) 전반에 걸쳐 사용된다(즉, 단계(1616)이 사용되지 않음).
방법(1600)은 기판으로부터 MEMS/NEMS를 릴리즈하는 단계(1606)를 포함한다.
방법(1600)은 단계(1608), 릴리즈 후 프로세싱(post-release processing)을 포함한다. 이러한 릴리즈 후 프로세싱은 평탄화와 같은 추가 프로세싱 단계를 위해 MEMS/NEMS 구조를 준비할 수 있다. 웨이퍼 레벨 처리에서, 평탄화는 화학적 기계적 평탄화를 포함할 수 있다. 일부 실시예에서, 추가 프로세스 단계는 에칭 백(etch back)을 포함하고, 포토레지스트가 토포그래피(topography) 상에서 회전되어 보다 평평한 표면을 생성한 다음 에칭된다. 에칭 시간을 더 많이 제어하면 더 부드러운 표면 프로파일을 얻을 수 있다. 일부 실시예에서, 추가 프로세스 단계는 "스핀 온 유리(spin on glass)"를 포함하고, 여기서, 유리-로딩된 유기 바인더가 토포그래피 상에 회전되고 그 결과물이 베이킹되어 유기 용매를 제거하여 더 매끄러운 표면을 남긴다.
방법(1600)은 필요한 경우 단계(1610), MEMS/NEMS 구조의 진공 캡슐화를 포함한다. 진공 캡슐화는 디바이스 수명을 연장하는데 유익할 수 있다.
방법(1600)은 단계(1612), 판독 집적 회로(ROIC : readout integrated circuit)의 부착 및 플렉스/PCB 부착을 포함한다. 본 출원에 설명된 프로세스 및 디바이스는 시그널 프로세싱에 필요한 영역이 감지 물리학에 의해 좌우되는 감지 영역보다 훨씬 작을 수 있다는 추가 장점을 가질 수 있다. 종종 CMOS는 시그널 프로세싱에 그다지 좋지 않은 기술 노드가 선택되므로 시그널 프로세싱이 최상의 기술로 구현되지 않는다는 또 다른 문제가 발생한다. 여기에 설명된 프로세스는보다 적합한 CMOS를 사용하고 해당 영역을 아래로 이동한 다음 더 나은 감지 영역을 사용하고 FPD (평면 패널 디스플레이) 제조의 저렴한 비용을 활용할 수 있다. 일부 실시예에서, ROIC는 특정 전자기 파장 (예컨대, X-선, THz, LWIR)을 감지하도록 특별히 디자인되었다.
방법(1600)은 단계(1614), 싱귤레이션(singulation)을 포함한다. 일부 실시예는 센서의 특성을 고려할 수 있는 캘리브레이션 및 칩 프로그래밍을 포함할 수 있다. 본 출원에 설명된 방법은 유리 리소그래피 성능의 균일성이 제한되기 때문에 유리 기판 제조 프로세스에 유리할 수 있다. 추가 장점으로, 유리는 열용량이 높으므로 유리 기판은 큰 열 저장소이다; 유리 기판으로부터 볼로미터 픽셀을 분리하는 얇은 구조를 제조함으로써, 본 출원의 실시예는 유리 기판과 볼로미터 픽셀 사이의 열 절연체로서 더 잘 작용할 수 있다.
일부 실시예에서, 볼로미터가 방법(1600)을 사용하여 제조된다. 도 6은 예시적인 볼로미터를 예시한다. 볼로미터는 다양한 응용분야에서 사용될 수 있다. 예를 들어, 장파 적외선 (LWIR, 약 8 - 14㎛의 파장) 볼로미터는 자동차 및 상업 보안 산업에서 사용될 수 있다. 예를 들어, QVGA, VGA 및 다른 해상도를 가진 LWIR 볼로미터. 테라 헤르츠 (THz, 파장 약 1.0 - 0.1mm) 볼로미터는 보안 (예를 들어, 공항 승객 보안 검색) 및 의료 (의료 영상)에 사용될 수 있다. 예를 들어, QVGA 해상도 및 다른 해상도를 가진 THz 볼로미터. 일부 전기 화학 시스템은 X-선 센서 또는 카메라 시스템을 포함할 수 있다. 유사하게, LWIR 및 THz 센서는 카메라 시스템에 사용된다. 일부 전자 기계 시스템은 내시경 및 외시경과 같은 의료 영상에 적용된다.
다른 전자 기계 시스템은 LIDAR (Light Detection and Range) 시스템용 스캐너를 포함한다. 예를 들어, 레이저 빔의 공간적 특성이 형성화될 수 있는 광학 스캐너 (예를 들어, 빔 포인팅). 전자 기계 시스템은 관성 센서 (예를 들어, 입력 자극이 선형 또는 각 운동인 경우)를 포함한다. 일부 시스템은 생체 감지 및 생체 치료 플랫폼 (예를 들어, 생화학 에이전트가 검출되는 곳)에 사용될 수 있다.
일부 양태에서, MEMS 또는 NEMS 구조를 제조하는 방법은: 스택을 제공하는 단계로서, 상기 스택은 평면으로 확장되는 구조 층(structure layer), 측벽 층(sidewall layer)으로서, 상기 구조 층 평면에 평행한 평면에 놓인 제 1 부분 및 상기 구조 층 평면을 횡단하는 평면에 놓인 제 2 부분을 포함하는, 상기 측벽 층, 상기 측벽 층과 상기 구조 층 사이에 위치된 에칭 정지 층(etch-stop layer)으로서, 상기 구조 층의 에칭 선택도(etch-selectivity) 및 상기 측벽 층의 에칭 선택도와 상이한 에칭 선택도를 포함하는 상기 에칭 정지 층, 및 상기 측벽 층의 제 2 부분에 평행한 벽을 포함하는 몰드(mold)를 포함하는, 상기 스택을 제공하는 단계; 상기 측벽 층의 제 1 부분을 에칭하여 상기 에칭 정지 층을 노출시키는 단계; 상기 몰드를 제거하는 단계; 상기 측벽 층의 제 2 부분이 상기 에칭 정지 층의 일부를 마스킹하도록 상기 에칭 정지 층을 에칭하는 단계; 상기 측벽 층의 제 2 부분을 제거하는 단계; 및 상기 에칭 정지 층의 일부가 상기 구조 층의 일부를 마스킹하도록 상기 구조 층을 에칭하는 단계를 포함한다.
일부 양태에서, 상기 양태에서 상기 구조를 제공하는 단계는 상기 측벽 층을 상기 에칭 정지 층에 부착하는 단계와 상기 에칭 정지 층을 상기 구조 층에 부착하는 단계를 포함한다.
일부 양태에서, 상기의 임의의 양태에서 구조를 제공하는 단계는 상기 측벽 층의 제 2 부분이 상기 몰드에 부착되도록 상기 측벽 층을 상기 몰드에 부착하는 단계, 및 상기 측벽 층의 제 1 부분이 상기 에칭 정지 층에 부착되도록 상기 에칭 정지 층을 측벽 층에 부착하는 단계를 포함한다.
일부 양태에서, 상기 임의의 양태에서 방법은 상기 측벽 층의 제 1 부분을 제거한 후에 상기 몰드를 제거하는 단계를 더 포함한다.
일부 양태에서, 상기 임의의 양태에서 방법은 리소그래피 프로세스를 사용하여 상기 몰드를 패터닝하는 단계를 포함한다. 일부 양태에서, 상기 측벽 층의 제 2 부분은 리소그래피 프로세스의 리소그래피 한계치보다 더 얇다.
일부 양태에서, 상기 임의의 양태에서 구조를 제공하는 단계는 상기 구조 층과 기판 사이에 희생 층(sacrificial layer)을 위치시키는 단계를 포함한다. 일부 양태에서, 이전 양태의 방법은 상기 구조 층을 에칭한 후에 상기 희생 층을 제거하는 단계를 더 포함한다. 일부 양태에서, 2개의 이전 양태 중 임의의 양태에서 스택을 제공하는 단계는 : 상기 기판을 제공하는 단계; 상기 기판을 제공한 후, 상기 희생 층을 상기 기판에 부착하는 단계; 상기 희생 층을 상기 기판에 부착한 후, 상기 구조 층을 상기 희생 층에 부착하는 단계; 상기 구조 층을 상기 희생 층에 부착한 후, 상기 에칭 정지 층을 상기 구조 층에 부착하는 단계; 상기 에칭 정지 층을 상기 구조 층에 부착한 후, 상기 몰드를 상기 에칭 정지 층에 부착하는 단계; 상기 몰드를 상기 에칭 정지 층에 부착한 후, 리소그래피 프로세스를 사용하여 상기 몰드를 패터닝하는 단계로서, 상기 측벽 층의 제 2 부분은 상기 리소그래피 프로세스의 리소그래피 한계치보다 더 얇은, 상기 패터닝하는 단계; 및 상기 몰드를 패터닝한 후, 상기 측벽 층을 상기 몰드 및 상기 에칭 정지 층에 부착하는 단계를 포함한다.
일부 양태에서, 상기 임의의 양태의 방법은 : 유리 기판을 제공하는 단계; 상기 구조 층의 일부를 상기 유리 기판에 부착하는 단계; 및 볼로미터 픽셀을 상기 구조 층의 일부에 부착하는 단계를 더 포함한다.
일부 양태에서, 상기 임의의 양태에서 방법은 MEMS 또는 NEMS 디바이스를 제공하는 단계 및 상기 에칭 정지 층의 일부를 상기 MEMS 또는 NEMS 디바이스에 부착하는 단계를 더 포함한다.
일부 양태에서, 상기 설명된 일부 양태에서 상기 구조 층의 일부는 폭이 250nm 미만이다.
일부 양태에서, 전자 기계 시스템 구조를 제조하는 방법은 : 제 1 재료를 제공하는 단계; 제 3 재료를 형성하기 위해 상기 제 1 재료로 확산되는 제 2 재료를 증착하는 단계; 및 상기 제 1 재료 및 상기 제 3 재료 중 하나를 제거하는 단계를 포함한다.
일부 양태에서, 제 1 재료를 제공하는 단계는 기판 상에 제 1 재료를 증착하는 단계를 포함한다. 일부 양태에서, 상기 제 2 재료 및 제 3 재료는 상기 기판으로 확산되지 않는다.
일부 양태에서, 상기 제 1 재료는 아몰퍼스 실리콘이고 상기 제 2 재료는 금속이다. 일부 양태에서, 상기 방법은 상기 제 2 재료의 확산 전에 상기 제 2 재료를 어닐링하는 단계를 포함한다. 일부 양태에서, 상기 금속은 니켈이다.
일부 양태에서, 상기 제 1 재료 및 상기 제 3 재료 중 하나를 제거하는 단계는 상기 제 1 재료를 제거하는 단계 및 상기 제 3 재료를 제거하는 단계를 포함한다.
일부 양태에서, 상기 제 2 재료를 증착하는 단계는 상기 제 1 재료 상에 제 1 간격에 의해 분리된 복수의 제 2 재료 피처(feature)를 증착하는 단계를 포함한다. 일부 양태에서, 상기 제 2 재료는 상기 제 1 재료로 확산되어 상기 제 1 간격보다 작은 제 2 간격에 의해 분리된 복수의 제 3 재료 피처를 형성한다. 일부 양태에서, 상기 제 1 재료를 제거하면 상기 제 1 간격보다 작은 갭에 의해 분리된 복수의 제 3 재료 피처가 생성된다. 일부 양태에서, 상기 제 3 재료를 제거하면 상기 제 1 간격보다 작은 폭을 갖는 복수의 제 1 재료 피처가 생성된다.
일부 양태에, 상기 제 1 간격에 의해 분리된 복수의 제 2 재료 피처를 증착하는 단계는 : 상기 제 1 재료 상에, 각각이 상기 제 1 간격과 동일한 폭을 갖는 복수의 제 4 재료 피처를 증착하는 단계; 상기 제 2 재료를 상기 제 1 재료 및 상기 제 4 재료 상에 증착하여, 상기 제 2 재료가 상기 제 1 재료로 확산될 때, 상기 제 3 재료가 층내 치수(in-layer dimension)로 성장하고 교차 층 치수(cross-layer dimension)로 상기 제 4 재료에 의해 경계를 이루도록 하는 단계; 및 상기 제 4 재료를 제거하는 단계를 포함한다.
일부 양태에서, 상기 제 1 재료를 제공하는 단계는 제 1 재료의 몰드를 제공하는 단계를 포함한다. 일부 양태에서, 상기 제 2 재료를 증착하는 단계는 상기 몰드의 측면 상에 상기 제 2 재료를 증착하는 단계를 포함한다. 일부 양태에서, 상기 제 2 재료는 상기 몰드의 측면을 통해 상기 제 1 재료로 확산된다.
일부 양태에서, 상기 제 1 재료를 제공하는 단계는 상기 제 2 재료가 상기 제 1 재료로 확산되는 측면과 다른 몰드의 측면 상에 제 4 재료를 제공하는 단계를 포함한다. 일부 양태에서, 상기 제 2 재료를 증착하는 단계는 상기 제 4 재료 상에 상기 제 2 재료를 증착하는 단계를 포함한다.
일부 양태에서, 방법은 리소그래피 한계치를 갖는 리소그래피 프로세스를 사용하고, 상기 방법은 : 제 1 재료의 층을 제공하는 단계; 상기 제 2 재료의 층을 증착하여 상기 제 2 재료가 상기 제 1 재료로 확산되어 제 3 재료를 생성하는 단계; 및 상기 리소그래피 한계치보다 작은 피처 크기 또는 피처 갭을 남기기 위해 상기 제 1 재료 또는 상기 제 3 재료 중 하나를 제거하는 단계를 포함한다.
일부 양태에서, 상기 제 2 재료를 증착하는 단계는 상기 리소그래피 프로세스를 사용하여 상기 리소그래피 한계치보다 작은 갭을 갖는 복수의 제 2 재료 피처를 증착하는 단계를 포함한다.
일부 양태에서, 상기 제 1 재료를 제공하는 단계는 상기 리소그래피 프로세스를 사용하여 상기 제 1 재료의 몰드를 증착하는 단계를 포함한다. 일부 양태에서, 상기 제 2 재료를 증착하는 단계는 상기 몰드의 측면 상에 상기 제 2 재료를 증착하는 단계를 포함한다. 일부 양태에서, 상기 제 2 재료는 상기 몰드의 측면 상의 상기 제 1 재료로 확산된다.
일부 양태에서, 방법은 유리 기판을 제공하는 단계; 제거되지 않은 제 3 재료를 사용하여 제조된 구조 (상기 설명된 임의의 양태로부터) 또는 제거되지 않은 제 1 재료를 상기 유리 기판에 부착하는 단계; 및 제거되지 않은 제 3 재료를 사용하여 제조된 구조 또는 제거되지 않은 제 1 재료에 볼로미터 픽셀(bolometer pixel)을 부착하는 단계를 포함한다.
일부 양태에서, 방법은 전자 기계 시스템 디바이스를 제공하는 단계 및 제거되지 않은 제 3 재료를 사용하여 제조된 구조 (상기 설명된 임의의 양태로부터) 또는 제거되지 않은 제 1 재료를 상기 전자 기계 시스템 디바이스에 부착하는 단계를 포함한다. 일부 양태에서, 상기 제거되지 않은 제 3 재료를 사용하여 제조된 구조 또는 제거되지 않은 제 1 재료는 폭이 250nm 미만이다.
일부 양태에서, 볼로미터는 유리 기판; 폭이 250nm 미만인 구조; 및 상기 구조에 결합된 볼로미터 픽셀을 포함한다.
일부 양태에서, 볼로미터는 유리 기판; 본 출원에 설명된 임의의 방법으로부터 제조된 구조; 및 상기 구조에 결합된 볼로미터 픽셀을 포함한다.
일부 양태에서, 제조 방법은 : LCD-TFT 프로세스를 사용하여 MEMS 또는 NEMS 디바이스를 제조하는 단계; 본 출원에 설명된 임의의 방법에 의해 구조를 제조하는 단계; 및 상기 구조를 상기 MEMS 또는 NEMS 디바이스에 결합하는 단계를 포함한다.
개시된 실시예가 첨부된 도면을 참조하여 완전히 설명되었지만, 다양한 변경 및 수정이 당업자에게 명백할 것이라는 것에 유의해야한다. 이러한 변경 및 수정은 첨부된 청구 범위에 의해 정의된 바와 같이 개시된 실시예의 범위 내에 포함되는 것으로 이해되어야한다.
본 출원의 다양한 설명된 실시예의 설명에 사용된 용어는 특정 실시예를 설명하기 위한 목적이며 한정하려는 의도가 아니다. 다양한 설명된 실시예 및 첨부된 청구 범위의 설명에서 사용된, 단수 형태 "a", "an" 및 "the"는 문맥이 달리 명확하게 나타내지 않는 한 복수 형태도 포함하도록 의도된다. 본 출원에서 사용된 용어 "및/또는"은 하나 이상의 연관된 열거된 항목의 임의 및 모든 가능한 조합을 지칭하고 포함하는 것으로 또한 이해될 것이다. 본 명세서에서 사용될 때 "포함하다", "포함하는", "포함하는" 및/또는 "포함하는"이라는 용어는 언급된 피처, 정수, 단계, 동작, 엘리먼트 및/또는 컴포넌트의 존재를 명시하지만, 하나 이상의 다른 피처, 정수, 단계, 동작, 엘리먼트, 컴포넌트 및/또는 그 그룹의 존재 또는 추가를 배제하지는 않는다.
Claims (14)
- 전자 기계 시스템 구조를 제조하는 방법에 있어서,
스택(stack)을 제공하는 단계 - 상기 스택은,
평면으로 확장되는 구조 층(structure layer),
측벽 층(sidewall layer)으로서,
상기 구조 층 평면에 평행한 평면에 놓인 제 1 부분 및
상기 구조 층 평면을 횡단하는 평면에 놓인 제 2 부분을 포함하는, 상기 측벽 층,
상기 측벽 층과 상기 구조 층 사이에 위치된 에칭 정지 층(etch-stop layer)으로서,
상기 구조 층의 에칭 선택도(etch-selectivity) 및 상기 측벽 층의 에칭 선택도와 상이한 에칭 선택도를 포함하는, 상기 에칭 정지 층, 및
상기 측벽 층의 상기 제 2 부분에 평행한 벽을 포함하는 몰드(mold)를 포함함 -;
상기 측벽 층의 상기 제 1 부분을 에칭하여 상기 에칭 정지 층을 노출시키는 단계;
상기 몰드를 제거하는 단계;
상기 측벽 층의 상기 제 2 부분이 상기 에칭 정지 층의 일부를 마스킹하도록 상기 에칭 정지 층을 에칭하는 단계;
상기 측벽 층의 상기 제 2 부분을 제거하는 단계; 및
상기 에칭 정지 층의 일부가 상기 구조 층의 일부를 마스킹하도록 상기 구조 층을 에칭하는 단계;
를 포함하는, 방법. - 제 1 항에 있어서,
상기 구조를 제공하는 단계는,
상기 측벽 층을 상기 에칭 정지 층에 부착하는 단계; 및
상기 에칭 정지 층을 상기 구조 층에 부착하는 단계를 포함하는, 방법. - 제 1 항에 있어서,
상기 구조를 제공하는 단계는,
상기 측벽 층의 상기 제 2 부분이 상기 몰드에 부착되도록 상기 측벽 층을 상기 몰드에 부착하는 단계; 및
상기 측벽 층의 상기 제 1 부분이 상기 에칭 정지 층에 부착되도록 상기 에칭 정지 층에 상기 측벽 층을 부착하는 단계를 포함하는, 방법. - 제 1 항에 있어서,
상기 측벽 층의 상기 제 1 부분을 제거한 후에 상기 몰드를 제거하는 단계를 더 포함하는, 방법. - 제 1 항에 있어서,
리소그래피 프로세스를 사용하여 상기 몰드를 패터닝하는 단계를 더 포함하고,
상기 측벽 층의 상기 제 2 부분은 상기 리소그래피 프로세스의 리소그래피 한계치보다 더 얇은, 방법. - 제 1 항에 있어서,
상기 구조를 제공하는 단계는 상기 구조 층과 기판 사이에 희생 층(sacrificial layer)을 위치시키는 단계를 포함하는, 방법. - 제 6 항에 있어서,
상기 구조 층을 에칭한 후에 상기 희생 층을 제거하는 단계를 더 포함하는, 방법. - 제 7 항에 있어서,
상기 스택을 제공하는 단계는,
상기 기판을 제공하는 단계;
상기 기판을 제공한 후, 상기 희생 층을 상기 기판에 부착하는 단계;
상기 희생 층을 상기 기판에 부착한 후, 상기 구조 층을 상기 희생 층에 부착하는 단계;
상기 구조 층을 상기 희생 층에 부착한 후, 상기 에칭 정지 층을 상기 구조 층에 부착하는 단계;
상기 에칭 정지 층을 상기 구조 층에 부착한 후, 상기 몰드를 상기 에칭 정지 층에 부착하는 단계;
상기 몰드를 상기 에칭 정지 층에 부착한 후, 리소그래피 프로세스를 사용하여 상기 몰드를 패터닝하는 단계로서, 상기 측벽 층의 제 2 부분은 상기 리소그래피 프로세스의 리소그래피 한계치보다 더 얇은, 상기 패터닝하는 단계; 및
상기 몰드를 패터닝한 후, 상기 측벽 층을 상기 몰드 및 상기 에칭 정지 층에 부착하는 단계를 포함하는, 방법. - 제 1 항에 있어서,
유리 기판을 제공하는 단계;
상기 구조 층의 일부를 상기 유리 기판에 부착하는 단계; 및
볼로미터 픽셀(bolometer pixel)을 상기 구조 층의 일부에 부착하는 단계를 더 포함하는, 방법. - 제 1 항에 있어서,
전자 기계 시스템 디바이스를 제공하는 단계; 및
상기 에칭 정지 층의 일부를 상기 전자 기계 시스템 디바이스에 부착하는 단계를 더 포함하는, 방법. - 제 1 항에 있어서,
상기 구조 층의 일부는 폭이 250nm 미만인, 방법. - 볼로미터(bolometer)에 있어서,
유리 기판;
상기 유리 기판에 결합된 폭이 250nm 미만인 구조; 및
상기 구조에 결합된 볼로미터 픽셀;
을 포함하는, 볼로미터. - 볼로미터에 있어서,
유리 기판;
제 1 항으로 제조되고 상기 유리 기판에 결합된 구조; 및
상기 구조에 결합된 볼로미터 픽셀;
을 포함하는, 볼로미터. - 제조 방법에 있어서,
LCD-TFT 프로세스를 사용하여 전자 기계 시스템 디바이스를 제조하는 단계;
제 1 항에 의해 구조를 제조하는 단계; 및
상기 구조를 상기 전자 기계 시스템 디바이스에 결합하는 단계;
를 포함하는, 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862642985P | 2018-03-14 | 2018-03-14 | |
| US62/642,985 | 2018-03-14 | ||
| PCT/US2019/022338 WO2019178402A1 (en) | 2018-03-14 | 2019-03-14 | Mems and nems structures |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200133236A true KR20200133236A (ko) | 2020-11-26 |
| KR102722497B1 KR102722497B1 (ko) | 2024-10-25 |
Family
ID=
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019178402A4 (en) | 2019-11-14 |
| CN111954639B (zh) | 2024-09-13 |
| JP7348213B2 (ja) | 2023-09-20 |
| US12006209B2 (en) | 2024-06-11 |
| TWI832846B (zh) | 2024-02-21 |
| WO2019178402A1 (en) | 2019-09-19 |
| TW201940409A (zh) | 2019-10-16 |
| US20200407219A1 (en) | 2020-12-31 |
| CN111954639A (zh) | 2020-11-17 |
| EP3765401A1 (en) | 2021-01-20 |
| JP2021518277A (ja) | 2021-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10355113B2 (en) | Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics | |
| EP1759422B1 (en) | Electrical device comprising printable semiconductor elements | |
| Meitl et al. | Transfer printing by kinetic control of adhesion to an elastomeric stamp | |
| Baca et al. | Printable single‐crystal silicon micro/nanoscale ribbons, platelets and bars generated from bulk wafers | |
| CN111954639B (zh) | 微机电系统和纳米机电系统结构 | |
| US7977151B2 (en) | Double self-aligned metal oxide TFT | |
| US20100012180A1 (en) | Encapsulating and transferring low dimensional structures | |
| US7537883B2 (en) | Method of manufacturing nano size-gap electrode device | |
| US9401431B2 (en) | Double self-aligned metal oxide TFT | |
| Wu et al. | 3D sidewall integration of ultrahigh‐density silicon nanowires for stacked channel electronics | |
| US20110140085A1 (en) | Methods for fabricating self-aligning arrangements on semiconductors | |
| US6555441B2 (en) | Method of aligning structures on opposite sides of a wafer | |
| CN103187246A (zh) | 一种混合线条的制造方法 | |
| KR102722497B1 (ko) | Ｍｅｍｓ 및 ｎｅｍｓ 구조들 | |
| JP2006245067A (ja) | アクティブマトリクス基板用中間生成物、アクティブマトリクス基板の製造方法及びアクティブマトリクス基板 | |
| CN103187247B (zh) | 一种混合线条的制造方法 | |
| TWI827586B (zh) | 微機電系統產品之面板尺度封裝之蓋板 | |
| KR20240140782A (ko) | 공중부유형 탄소 구조 기반 공중부유형 구조물 및 공중부유형 탄소 구조물 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| X701 | Decision to grant (after re-examination) |