KR20200132824A - Multi-layered ceramic electronic component and method for manufacturing the same - Google Patents

Multi-layered ceramic electronic component and method for manufacturing the same Download PDF

Info

Publication number
KR20200132824A
KR20200132824A KR1020200155483A KR20200155483A KR20200132824A KR 20200132824 A KR20200132824 A KR 20200132824A KR 1020200155483 A KR1020200155483 A KR 1020200155483A KR 20200155483 A KR20200155483 A KR 20200155483A KR 20200132824 A KR20200132824 A KR 20200132824A
Authority
KR
South Korea
Prior art keywords
internal electrode
ceramic electronic
multilayer ceramic
electrode
layer
Prior art date
Application number
KR1020200155483A
Other languages
Korean (ko)
Inventor
우석균
김정렬
차경진
조지홍
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200155483A priority Critical patent/KR20200132824A/en
Publication of KR20200132824A publication Critical patent/KR20200132824A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

According to an embodiment of the present invention, a method of manufacturing a multilayer ceramic electronic component includes the steps of: preparing a ceramic green sheet; applying an internal electrode paste including a conductive powder on the ceramic green sheet to form the internal electrode pattern; laminating the ceramic green sheets on which the internal electrode patterns are formed to form a ceramic laminate; sintering the ceramic laminate to form a body including a dielectric layer and the internal electrode; and forming an electrode layer on the body and forming an external electrode by forming a conductive resin layer on the electrode layer, wherein the conductive powder includes a conductive metal and Sn, and the Sn content is 1.5wt% or more relative to the conductive metal. According to the present invention, by forming the internal electrode using the conductive powder containing Sn, it is possible to suppress the formation of crystallized carbon residue and suppress the breakage and agglomeration of the internal electrode without problems such as dispersibility.

Description

적층 세라믹 전자부품 및 그 제조방법{MULTI-LAYERED CERAMIC ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING THE SAME}Multilayer ceramic electronic component and its manufacturing method {MULTI-LAYERED CERAMIC ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 적층 세라믹 전자부품 및 그 제조방법에 관한 것이다.The present invention relates to a multilayer ceramic electronic component and a method of manufacturing the same.

일반적으로 커패시터, 인덕터, 압전 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 바디, 바디 내부에 형성된 내부 전극 및 상기 내부 전극과 접속되도록 바디 표면에 설치된 외부전극을 구비한다.In general, an electronic component using a ceramic material such as a capacitor, an inductor, a piezoelectric element, a varistor or a thermistor has a body made of a ceramic material, an internal electrode formed inside the body, and an external electrode installed on the body surface to be connected to the internal electrode. .

적층 세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부 전극, 상기 내부 전극에 전기적으로 접속된 외부전극을 포함한다.Among the multilayer ceramic electronic components, the multilayer ceramic capacitor includes a plurality of stacked dielectric layers, internal electrodes disposed opposite to each other with one dielectric layer interposed therebetween, and external electrodes electrically connected to the internal electrodes.

적층 세라믹 커패시터는 소형이면서 고용량이 보장되고, 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.Multilayer ceramic capacitors are widely used as parts of mobile communication devices such as computers, PDAs, and mobile phones due to the advantages of small size, high capacity, and easy mounting.

최근 전장 부품에 대한 업계의 관심이 높아지고 있으며, 자동차 혹은 인포테인먼트 시스템에 사용되는 전장산업용 적층 세라믹 커패시터에 대해 고신뢰성 및 고내전압 특성이 요구되고 있다. Recently, the industry's interest in electronic components is increasing, and high reliability and high withstand voltage characteristics are required for multilayer ceramic capacitors for the electronic industry used in automobiles or infotainment systems.

고신뢰성 및 고내전압 특성을 확보하기 위해서는 내부 전극의 끊김 및 뭉침 현상을 억제하여 내부 전극의 연결성을 향상시켜야 한다. In order to secure high reliability and high withstand voltage characteristics, it is necessary to improve the connectivity of internal electrodes by suppressing breakage and aggregation of internal electrodes.

종래에 전극 끊김 현상, 전극의 뭉침 현상 등의 문제점을 해결하기 위하여, 내부 전극용 페이스트에 공재(도전성 분말 소결 지연용 세라믹 재료)를 분산시켜 도전성 분말의 소결을 지연시키는 방안이 개발되었으나, 공재의 분산 상태에 따라 국부적인 문제점이 발생할 수 있었으며, 충분한 효과를 얻기 위해서는 다량의 공재와 유기물이 포함되어야 했다. Conventionally, in order to solve problems such as electrode breakage and electrode aggregation, a method of delaying sintering of conductive powder by dispersing a common material (a ceramic material for delaying sintering of conductive powder) in an internal electrode paste has been developed. Local problems could occur depending on the dispersion state, and a large amount of common materials and organic matter had to be included in order to obtain a sufficient effect.

또한, 시트 강도를 구현하기 위해 사용한 유기물들의 일부가 가소 시 악성 잔탄(결정화된 잔류 탄소)으로 남아 전극 뭉침 현상, 유전체층의 불균일 소결 등의 문제점을 유발할 수 있었다.In addition, some of the organic materials used to achieve the sheet strength remain as malignant xanthan (crystallized residual carbon) when plasticized, causing problems such as aggregation of electrodes and non-uniform sintering of the dielectric layer.

따라서, 악성 잔탄의 형성을 억제하면서도 분산성 등의 문제점 없이 내부 전극의 끊김 및 뭉침 현상을 개선하기 위한 방법에 대한 개발이 요구된다. Accordingly, there is a need to develop a method for suppressing the formation of malignant xanthan and improving the breakage and aggregation of internal electrodes without problems such as dispersibility.

본 발명의 목적 중 하나는 악성 잔탄의 형성을 억제하면서도 분산성 등의 문제점 없이 내부 전극의 끊김 및 뭉침 현상을 억제하여 고신뢰성 및 고내전압 특성을 가지는 적층 세라믹 전자부품의 제조방법을 제공하기 위함이다. One of the objectives of the present invention is to provide a method of manufacturing a multilayer ceramic electronic component having high reliability and high withstand voltage characteristics by suppressing the formation of malignant xanthan and suppressing breakage and aggregation of internal electrodes without problems such as dispersibility. .

본 발명의 일 실시 예에 따르면, 세라믹 그린시트를 마련하는 단계; 도전성 분말을 포함하는 내부 전극용 페이스트를 상기 세라믹 그린시트 상에 도포하여 내부 전극 패턴을 형성하는 단계; 상기 내부 전극 패턴이 형성된 세라믹 그린시트를 적층하여 세라믹 적층체를 형성하는 단계; 상기 세라믹 적층체를 소성하여 유전체층 및 내부 전극을 포함하는 바디를 형성하는 단계; 및 상기 바디에 전극층을 형성하고, 상기 전극층 상에 전도성 수지층을 형성하여 외부 전극을 형성하는 단계;를 포함하고, 상기 도전성 분말은 도전성 금속 및 Sn을 포함하고, 상기 도전성 금속 대비 상기 Sn 함량은 1.5wt% 이상인 적층 세라믹 전자부품의 제조 방법을 제공한다.According to an embodiment of the present invention, the step of preparing a ceramic green sheet; Forming an internal electrode pattern by applying a paste for internal electrodes including conductive powder on the ceramic green sheet; Laminating the ceramic green sheets on which the internal electrode patterns are formed to form a ceramic multilayer body; Firing the ceramic laminate to form a body including a dielectric layer and internal electrodes; And forming an external electrode by forming an electrode layer on the body and forming a conductive resin layer on the electrode layer, wherein the conductive powder contains a conductive metal and Sn, and the Sn content relative to the conductive metal is It provides a method of manufacturing a multilayer ceramic electronic component having 1.5wt% or more.

또한, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 제조 방법에 의해 제조된 적층 세라믹 전자부품으로서, 유전체층 및 내부 전극을 포함하는 바디; 및 상기 바디에 배치되며 상기 내부 전극과 연결되는 전극층 및 상기 전극층 상에 배치되는 전도성 수지층을 포함하는 외부 전극; 을 포함하고, 상기 내부 전극은 금속 결정립 및 상기 금속 결정립을 둘러싼 복합층을 포함하며, 상기 복합층은 Ni 및 Sn을 포함하는 적층 세라믹 전자부품을 제공한다. In addition, a multilayer ceramic electronic component manufactured by a method of manufacturing a multilayer ceramic electronic component according to an embodiment of the present invention, comprising: a body including a dielectric layer and an internal electrode; And an external electrode disposed on the body and including an electrode layer connected to the internal electrode and a conductive resin layer disposed on the electrode layer. Including, wherein the internal electrode includes a metal grain and a composite layer surrounding the metal grain, the composite layer provides a multilayer ceramic electronic component including Ni and Sn.

본 발명에 따르면 Sn을 포함하는 도전성 분말을 이용하여 내부 전극을 형성함으로써 악성 잔탄의 형성을 억제하면서도 분산성 등의 문제점 없이 내부 전극의 끊김 및 뭉침 현상을 억제할 수 있는 효과가 있다. According to the present invention, by forming an internal electrode using a conductive powder containing Sn, there is an effect of suppressing the formation of malignant xanthan and suppressing the breakage and aggregation of the internal electrode without problems such as dispersibility.

도 1은 본 발명의 일 실시 예에 따른 코어-쉘 구조를 가지는 도전성 분말을 개략적으로 나타낸 도면이다.
도 2는 도전성 금속 대비 Sn 함량의 변화에 따른 열수축 거동을 비교한 그래프이다.
도 3은 내부 전극 패턴이 형성된 세라믹 그린시트를 개략적으로 나타낸 도면이다.
도 4는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 제조 방법에 의해 제조된 적층 세라믹 전자부품을 개략적으로 나타낸 사시도이다.
도 5는 도 4의 바디를 개략적으로 나타낸 사시도이다.
도 6은 도 4의 I-I`선을 따른 단면을 나타낸 도면이다.
도 7은 도 6의 P1 부분을 확대하여 나타낸 도면이다.
1 is a schematic diagram of a conductive powder having a core-shell structure according to an embodiment of the present invention.
2 is a graph comparing heat shrinkage behavior according to a change in Sn content compared to a conductive metal.
3 is a schematic view of a ceramic green sheet on which an internal electrode pattern is formed.
4 is a schematic perspective view of a multilayer ceramic electronic component manufactured by a method of manufacturing a multilayer ceramic electronic component according to an exemplary embodiment of the present invention.
5 is a perspective view schematically showing the body of FIG. 4.
6 is a view showing a cross-section along line II′ of FIG. 4.
7 is an enlarged view of a portion P1 of FIG. 6.

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, embodiments of the present invention will be described with reference to specific embodiments and the accompanying drawings. However, the embodiments of the present invention may be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, embodiments of the present invention are provided to more completely explain the present invention to a person skilled in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clearer explanation, and elements indicated by the same reference numerals in the drawings are the same elements.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.In addition, in the drawings, portions not related to the description are omitted in order to clearly describe the present invention, and the thickness is enlarged to clearly express several layers and regions, and components having the same function within the scope of the same idea are the same reference. Describe using symbols. Furthermore, throughout the specification, when a part "includes" a certain component, it means that other components may be further included rather than excluding other components unless otherwise stated.

도면에서, X 방향은 제2 방향 또는 길이 방향, Y 방향은 제3 방향 또는 폭 방향, Z 방향은 제1 방향, 적층 방향 또는 두께 방향으로 정의될 수 있다.In the drawings, an X direction may be defined as a second direction or a length direction, a Y direction may be defined as a third direction or a width direction, and a Z direction may be defined as a first direction, a stacking direction, or a thickness direction.

도 1은 본 발명의 일 실시 예에 따른 코어-쉘 구조를 가지는 도전성 분말을 개략적으로 나타낸 도면이다. 1 is a schematic diagram of a conductive powder having a core-shell structure according to an embodiment of the present invention.

도 2는 도전성 금속 대비 Sn 함량의 변화에 따른 열수축 거동을 비교한 그래프이다. 2 is a graph comparing heat shrinkage behavior according to a change in Sn content compared to a conductive metal.

도 3은 내부 전극 패턴이 형성된 세라믹 그린시트를 개략적으로 나타낸 도면이다. 3 is a schematic view of a ceramic green sheet on which an internal electrode pattern is formed.

도 4는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 제조 방법에 의해 제조된 적층 세라믹 전자부품을 개략적으로 나타낸 사시도이다. 4 is a schematic perspective view of a multilayer ceramic electronic component manufactured by a method of manufacturing a multilayer ceramic electronic component according to an exemplary embodiment of the present invention.

도 5는 도 4의 바디를 개략적으로 나타낸 사시도이다. 5 is a perspective view schematically showing the body of FIG. 4.

도 6은 도 4의 I-I`선을 따른 단면을 나타낸 도면이다. 6 is a view showing a cross-section along the line I-I of FIG. 4.

도 7은 도 6의 P1 부분을 확대하여 나타낸 도면이다. 7 is an enlarged view of a portion P1 of FIG. 6.

이하, 도 1 내지 도 7을 참조하여, 본 발명의 일 측면에 따른 적층 세라믹 전자부품의 제조방법 및 그에 따라 제조된 적층 세라믹 전자부품에 대하여 상세히 설명한다. Hereinafter, a method of manufacturing a multilayer ceramic electronic component according to an aspect of the present invention and a multilayer ceramic electronic component manufactured thereby will be described in detail with reference to FIGS. 1 to 7.

적층 세라믹 전자부품의 제조방법Method of manufacturing multilayer ceramic electronic components

본 발명의 일 측면에 따른 적층 세라믹 전자부품의 제조방법은 세라믹 그린시트를 마련하는 단계; 도전성 분말을 포함하는 내부 전극용 페이스트를 상기 세라믹 그린시트 상에 도포하여 내부 전극 패턴을 형성하는 단계; 상기 내부 전극 패턴이 형성된 세라믹 그린시트를 적층하여 세라믹 적층체를 형성하는 단계; 상기 세라믹 적층체를 소성하여 유전체층 및 내부 전극을 포함하는 바디를 형성하는 단계; 및 상기 바디에 전극층을 형성하고, 상기 전극층 상에 전도성 수지층을 형성하여 외부 전극을 형성하는 단계;를 포함하며, 상기 도전성 분말은 도전성 금속 및 Sn을 포함하고, 상기 도전성 금속 대비 상기 Sn 함량은 1.5wt% 이상이다. A method of manufacturing a multilayer ceramic electronic component according to an aspect of the present invention includes: preparing a ceramic green sheet; Forming an internal electrode pattern by applying a paste for internal electrodes including conductive powder on the ceramic green sheet; Laminating the ceramic green sheets on which the internal electrode patterns are formed to form a ceramic multilayer body; Firing the ceramic laminate to form a body including a dielectric layer and internal electrodes; And forming an external electrode by forming an electrode layer on the body and forming a conductive resin layer on the electrode layer, wherein the conductive powder includes a conductive metal and Sn, and the Sn content relative to the conductive metal is It is more than 1.5wt%.

세라믹 그린시트를 마련하는 단계Steps to prepare a ceramic green sheet

세라믹 분말을 포함하는 세라믹 그린시트를 마련한다. A ceramic green sheet including ceramic powder is prepared.

상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제 등을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작할 수 있다. 상기 세라믹 그린시트는 이후 소결되어 도 6에 도시된 바와 같이 일 유전체층(111)을 형성할 수 있다.The ceramic green sheet may be prepared by mixing ceramic powder, a binder, a solvent, and the like to prepare a slurry, and the slurry may be manufactured in a sheet form having a thickness of several µm by a doctor blade method. The ceramic green sheet may then be sintered to form one dielectric layer 111 as shown in FIG. 6.

내부 전극 패턴을 형성하는 단계Forming an internal electrode pattern

도전성 분말을 포함하는 내부 전극용 페이스트를 상기 세라믹 그린시트 상에 도포하여 내부 전극 패턴을 형성한다. 상기 도전성 분말은 도전성 금속 및 Sn을 포함하고, 상기 도전성 금속 대비 상기 Sn 함량은 1.5wt% 이상이다. An internal electrode pattern is formed by applying a paste for internal electrodes including conductive powder on the ceramic green sheet. The conductive powder includes a conductive metal and Sn, and the Sn content is 1.5wt% or more relative to the conductive metal.

상기 내부 전극 패턴은 스크린 인쇄법 또는 그라비아 인쇄법에 의하여 형성될 수 있다.The internal electrode pattern may be formed by a screen printing method or a gravure printing method.

내부 전극용 페이스트와 세라믹 그린시트와의 소결 온도 차이로 인해 전극 끊김 현상, 전극의 뭉침 현상 등 여러가지 문제점이 발생할 수 있다. 특히, 고신뢰성 및 고내전압 특성을 확보하기 위해서는 내부 전극의 끊김 및 뭉침 현상을 억제하여 내부 전극의 연결성을 향상시켜야 한다. Due to the difference in sintering temperature between the internal electrode paste and the ceramic green sheet, various problems such as electrode breakage and electrode aggregation may occur. In particular, in order to secure high reliability and high withstand voltage characteristics, it is necessary to improve the connectivity of the internal electrodes by suppressing the breakage and aggregation of the internal electrodes.

종래에 전극 끊김 현상, 전극의 뭉침 현상 등의 문제점을 해결하기 위하여, 내부 전극용 페이스트에 공재(도전성 분말 소결 지연용 세라믹 재료)를 분산시켜 도전성 분말의 소결을 지연시키는 방안이 개발되었으나, 공재의 분산 상태에 따라 국부적인 문제점이 발생할 수 있었으며, 충분한 효과를 얻기 위해서는 다량의 공재와 유기물이 포함되어야 했다. Conventionally, in order to solve problems such as electrode breakage and electrode aggregation, a method of delaying sintering of conductive powder by dispersing a common material (a ceramic material for delaying sintering of conductive powder) in an internal electrode paste has been developed. Local problems could occur depending on the dispersion state, and a large amount of common materials and organic matter had to be included in order to obtain a sufficient effect.

또한, 시트 강도를 구현하기 위해 사용한 유기물들의 일부가 가소 시 악성 잔탄(결정화된 잔류 탄소)으로 남아 전극 뭉침 현상, 유전체층의 불균일 소결 등의 문제점을 유발할 수 있었다. In addition, some of the organic materials used to achieve the sheet strength remain as malignant xanthan (crystallized residual carbon) when plasticized, causing problems such as agglomeration of electrodes and non-uniform sintering of the dielectric layer.

본 발명의 일 실시예에 따른 도전성 분말은 도전성 금속 및 Sn을 포함하고, 상기 도전성 금속 대비 상기 Sn 함량은 1.5wt% 이상으로서, 도전성 분말 자체에 Sn을 포함하므로 분산성과 무관하게 도전성 분말의 소결을 균일하게 지연시킬 수 있다. The conductive powder according to an embodiment of the present invention includes a conductive metal and Sn, and the Sn content relative to the conductive metal is 1.5 wt% or more, and since Sn is included in the conductive powder itself, sintering of the conductive powder can be performed regardless of dispersibility. It can be delayed evenly.

또한, Sn을 포함하지 않는 도전성 분말을 이용하는 경우 전극 표면에 실타래처럼 관찰되는 악성 잔탄(결정화된 잔류 탄소)이 생성되어 전극 뭉침 현상, 유전체층의 불균일 소결 등의 문제점이 발생할 우려가 있었다. 그러나, 본 발명의 일 실시예에 따르면 Sn이 도전성 금속이 뭉치는 것을 억제하고, 가소 시 도전성 분말의 탈수소화 촉매 역할로 인한 악성 잔탄(결정화된 잔류 탄소)의 생성을 억제할 수 있다. In addition, when a conductive powder containing no Sn is used, malignant xanthan (crystallized residual carbon) observed like a thread is generated on the electrode surface, causing problems such as agglomeration of electrodes and non-uniform sintering of the dielectric layer. However, according to an embodiment of the present invention, Sn may suppress the aggregation of conductive metals and suppress generation of malignant xanthan (crystallized residual carbon) due to the role of a catalyst for dehydrogenation of the conductive powder during calcination.

또한, Sn은 도전성 분말에 고용은 잘 되지 않으나 도전성 분말과의 젖음성은 좋고, 융점이 낮기 때문에 도 7에 도시된 바와 같이 Sn이 소성 과정에서 내부 전극(121, 122)의 결정립(121a, 122a)의 표면에 농화되어 Ni 및 Sn을 포함하는 복합층(121b, 122b)을 형성함으로써 결정립(121a, 122a)의 성장을 억제할 수 있다.In addition, Sn is not well dissolved in the conductive powder, but it has good wettability with the conductive powder and has a low melting point. As shown in FIG. 7, Sn is crystal grains 121a and 122a of the internal electrodes 121 and 122 in the firing process. The growth of the crystal grains 121a and 122a can be suppressed by forming the composite layers 121b and 122b containing Ni and Sn by being concentrated on the surface of.

따라서, 본 발명의 일 실시예에 따르면 악성 잔탄의 형성을 억제하면서도 분산성 등의 문제점 없이 내부 전극의 끊김 및 뭉침 현상을 억제할 수 있으며, 고신뢰성 및 고내전압 특성을 가지는 적층 세라믹 전자부품 및 그 제조방법을 제공할 수 있다. Accordingly, according to an embodiment of the present invention, a multilayer ceramic electronic component having high reliability and high withstand voltage characteristics and a multilayer ceramic electronic component having high reliability and high withstand voltage characteristics can be suppressed without problems such as dispersibility while suppressing the formation of malignant xanthan. A manufacturing method can be provided.

도 2는 Sn을 포함하지 않는 도전성 분말(비교예 1), 도전성 금속 대비 Sn 함량이 0.2 wt%인 도전성 분말(비교예 2), 도전성 금속 대비 코팅층의 Sn 함량이 1.5 wt%인 도전성 분말(발명예 1)의 열수축 거동을 비교한 그래프이다. Figure 2 is a conductive powder that does not contain Sn (Comparative Example 1), a conductive powder with a Sn content of 0.2 wt% relative to a conductive metal (Comparative Example 2), and a conductive powder with a Sn content of 1.5 wt% in the coating layer compared to the conductive metal (P. This is a graph comparing the heat shrinkage behavior of Honor 1).

도 2를 참조하면, 도전성 금속 대비 Sn 함량이 증가할수록 수축 개시 온도가 높아짐을 확인할 수 있다. 다만, 비교예 2의 경우 Sn 함량이 1.5 wt% 미만으로 Sn을 포함하지 않는 비교예 1 과 수축 개시 온도가 크게 차이가 나지 않아 그 효과가 불충분하였다. 반면에, 도전성 금속 대비 Sn 함량이 1.5 wt%인 발명예 1의 경우, 비교예 1 보다 수축 개시 온도가 현저히 높아진 것을 확인할 수 있다. Referring to FIG. 2, it can be seen that as the Sn content relative to the conductive metal increases, the shrinkage initiation temperature increases. However, in the case of Comparative Example 2, the Sn content was less than 1.5 wt%, and the effect was insufficient because there was no significant difference in the shrinkage start temperature from Comparative Example 1 that does not contain Sn. On the other hand, in the case of Inventive Example 1 in which the Sn content was 1.5 wt% relative to the conductive metal, it can be seen that the shrinkage initiation temperature was significantly higher than in Comparative Example 1.

따라서, 도전성 금속 대비 Sn 함량이 1.5 wt% 이상인 것이 바람직하다. 한편, 도전성 금속 대비 Sn 함량의 상한은 특별히 제한할 필요는 없으나, 4.0 wt% 이하일 수 있다. Therefore, it is preferable that the Sn content is 1.5 wt% or more compared to the conductive metal. Meanwhile, the upper limit of the Sn content relative to the conductive metal is not particularly limited, but may be 4.0 wt% or less.

이때, Sn은 도전성 금속과 합금을 형성하여 합금 형태로 도전성 분말에 포함되거나, 도전성 금속 표면에 코팅된 형태로 도전성 분말에 포함될 수 있다. At this time, Sn may be included in the conductive powder in the form of an alloy by forming an alloy with the conductive metal, or may be included in the conductive powder in a form coated on the surface of the conductive metal.

상기 도전성 금속 표면에 코팅된 형태에 대하여 도 1을 참조하여 설명하면, 도전성 분말은 코어-쉘 구조(10)를 가지며, 상기 도전성 금속은 상기 코어(11)에 포함되고, 상기 Sn은 상기 쉘(12)에 포함될 수 있다. Referring to FIG. 1 for a form coated on the surface of the conductive metal, conductive powder has a core-shell structure 10, the conductive metal is included in the core 11, and Sn is the shell ( 12).

상기 쉘(12)은 원자층 증착 공법에 의해 형성된 것일 수 있다. The shell 12 may be formed by an atomic layer deposition method.

원자층 증착(Atomic Layer Deposition, ALD) 공법은 반도체공정 중 기판 표면에 박막이나 보호막을 증착시키는 기술로 화학적으로 박막을 입히는 기존 증착 기술과 달리 원자층을 한 층씩 쌓아 박막을 성장시키는 기술이다. 원자층 증착 공법은 단차 피복(Step-coverage)이 우수하며 박막 두께조절이 용이하고, 균일한 박막을 형성할 수 있는 장점이 있다. Atomic Layer Deposition (ALD) is a technology that deposits a thin film or a protective film on the surface of a substrate during a semiconductor process. Unlike conventional deposition techniques that chemically coat a thin film, it is a technology that grows a thin film by stacking atomic layers one by one. The atomic layer deposition method has the advantage of excellent step-coverage, easy control of the thin film thickness, and formation of a uniform thin film.

코어(11) 표면에 원자층 증착 공법에 의해 쉘(12)을 형성함으로써 치밀하고 균일한 Sn 코팅층을 형성할 수 있다. By forming the shell 12 on the surface of the core 11 by an atomic layer deposition method, a dense and uniform Sn coating layer can be formed.

한편, 도전성 분말은 Cu, Ag, Pd, Pt, Rh, Ir, Ru 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 추가로 포함할 수 있다. Meanwhile, the conductive powder may further include at least one selected from the group consisting of Cu, Ag, Pd, Pt, Rh, Ir, Ru, and alloys thereof.

또한, 도전성 분말은 W, Mo, Cr, Co 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 추가로 포함할 수 있다. In addition, the conductive powder may further include one or more selected from the group consisting of W, Mo, Cr, Co, and alloys thereof.

W, Mo, Cr 및 Co는 고융점을 가지기 때문에 저융점의 Sn에 의한 결정립의 성장을 억제 효과를 보다 향상시키는 역할을 할 수 있다. Since W, Mo, Cr, and Co have high melting points, they can play a role of further improving the effect of inhibiting the growth of crystal grains by Sn having a low melting point.

또한, 상기 내부 전극용 페이스트는 상기 도전성 분말 함량 대비 300 ppm 이하(0은 제외)의 S를 추가로 포함할 수 있다. In addition, the internal electrode paste may additionally contain S of 300 ppm or less (excluding 0) compared to the content of the conductive powder.

일반적으로 내부 전극용 도전성 페이스트에는 수축 지연제인 황(S)을 포함할 수 있으나, 그 함량이 300 ppm 초과인 경우에는 소성 후 Ni 및 Sn을 포함하는 복합층이 불균일하게 형성될 우려가 있다. In general, the conductive paste for internal electrodes may contain sulfur (S), which is a shrinkage retarding agent, but if the content is more than 300 ppm, there is a concern that a composite layer including Ni and Sn may be formed unevenly after firing.

한편, 상기 도전성 분말에 포함되는 도전성 금속은 Sn보다 융점이 높은 Ni 분말일 수 있다. Meanwhile, the conductive metal included in the conductive powder may be Ni powder having a higher melting point than that of Sn.

세라믹 ceramic 적층체를Laminate 형성하는 단계 Forming steps

내부 전극 패턴이 형성된 세라믹 그린시트를 적층하여 세라믹 적층체를 형성한다. A ceramic multilayer body is formed by laminating ceramic green sheets having internal electrode patterns formed thereon.

이때, 세라믹 적층체를 적층 방향으로부터 가압하여, 압착시킬 수 있다.At this time, it is possible to pressurize the ceramic laminate from the lamination direction and pressurize.

다음으로, 세라믹 적층체를 1개의 커패시터에 대응하는 영역마다 절단하여 칩화할 수 있다. Next, the ceramic multilayer body can be cut into chips for each region corresponding to one capacitor.

이때, 내부 전극 패턴의 일단이 측면을 통하여 교대로 노출되도록 절단할 수 있다. 이에 따라, 도 3에 도시된 바와 같이, 세라믹 그린시트(S) 상에 소성 후 제1 내부 전극(121)이 되는 내부 전극 패턴(P1)이 형성된 세라믹 그린시트(a)와 세라믹 그린시트(S) 상에 소성 후 제2 내부 전극(122)이 되는 내부 전극 패턴(P2)이 형성된 세라믹 그린시트(b)가 번갈아 적층된 형태를 가질 수 있다. In this case, it may be cut so that one end of the internal electrode pattern is alternately exposed through the side surface. Accordingly, as shown in FIG. 3, the ceramic green sheet (a) and the ceramic green sheet (S) in which the internal electrode pattern P1, which becomes the first internal electrode 121, is formed on the ceramic green sheet S after firing. ) After firing, ceramic green sheets b on which the internal electrode patterns P2 that become the second internal electrodes 122 are formed may be alternately stacked.

바디를Body 형성하는 단계 Forming steps

세라믹 적층체를 소성하여 유전체층 및 내부 전극을 포함하는 바디를 형성한다. The ceramic laminate is fired to form a body including a dielectric layer and internal electrodes.

상기 소성 공정은 환원 분위기에서 수행될 수 있다. 또한, 소성 공정은 승온 속도를 조절하여 수행될 수 있으며, 이에 제한되는 것은 아니나, 상기 승온 속도는 700℃ 이하에서 30℃/60s 내지 50℃/60s일 수 있다.The firing process may be performed in a reducing atmosphere. In addition, the firing process may be performed by adjusting the temperature increase rate, but is not limited thereto, and the temperature increase rate may be 30°C/60s to 50°C/60s at 700°C or less.

외부 전극을 형성하는 단계Forming an external electrode

바디에 전극층을 형성하고, 상기 전극층 상에 전도성 수지층을 형성하여 외부 전극을 형성한다. 바디의 측면을 덮으며, 바디의 측면으로 노출된 내부 전극과 전기적으로 연결되도록 전극층을 형성할 수 있다. An electrode layer is formed on the body, and a conductive resin layer is formed on the electrode layer to form an external electrode. An electrode layer may be formed to cover the side of the body and to be electrically connected to the internal electrode exposed to the side of the body.

상기 전극층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상과 글라스를 포함하는 페이스트를 도포하여 형성하고, 상기 전도성 수지층은 상기 전극층 상에 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상과 베이스 수지를 포함하는 페이스트를 도포하여 형성할 수 있다. The electrode layer is formed by applying a paste containing at least one selected from the group consisting of copper (Cu), silver (Ag), nickel (Ni), and alloys thereof, and a paste containing glass, and the conductive resin layer is formed by applying copper on the electrode layer. It can be formed by applying a paste containing at least one selected from the group consisting of (Cu), silver (Ag), nickel (Ni) and alloys thereof and a base resin.

이후, 외부 전극의 표면에 니켈, 주석 등의 도금층을 형성할 수 있다.Thereafter, a plating layer such as nickel or tin may be formed on the surface of the external electrode.

적층 세라믹 전자부품Multilayer Ceramic Electronic Components

상술한 본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 제조 방법에 의해 제조된 적층 세라믹 전자부품(100)은 유전체층(111) 및 내부 전극(121, 122)을 포함하는 바디(110); 및 상기 바디(110)에 배치되며 상기 내부 전극(121, 122)과 연결되는 전극층(131a, 132a) 및 상기 전극층 상에 배치되는 전도성 수지층(131b, 132b)을 포함하는 외부 전극(131, 132);을 포함하고, 상기 내부 전극(121, 122)은 금속 결정립(121a, 122a) 및 상기 금속 결정립(121a, 122a)을 둘러싼 복합층(121b, 122b)을 포함하며, 상기 복합층(121b, 122b)은 Ni 및 Sn을 포함한다. The multilayer ceramic electronic component 100 manufactured by the method of manufacturing the multilayer ceramic electronic component according to the exemplary embodiment described above includes: a body 110 including a dielectric layer 111 and internal electrodes 121 and 122; And external electrodes 131 and 132 including electrode layers 131a and 132a disposed on the body 110 and connected to the internal electrodes 121 and 122 and conductive resin layers 131b and 132b disposed on the electrode layer. );, wherein the internal electrodes 121 and 122 include metal crystal grains 121a and 122a and composite layers 121b and 122b surrounding the metal crystal grains 121a and 122a, and the composite layer 121b, 122b) contains Ni and Sn.

바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있다.In the body 110, dielectric layers 111 and internal electrodes 121 and 122 are alternately stacked.

바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.There is no particular limitation on the specific shape of the body 110, but as shown, the body 110 may have a hexahedral shape or a similar shape. Due to the shrinkage of the ceramic powder included in the body 110 during the firing process, the body 110 may not have a hexahedral shape having a complete straight line, but may have a substantially hexahedral shape.

바디(110)는 두께 방향(Z 방향)으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 폭 방향(Y 방향)으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 길이 방향(X 방향)으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다. The body 110 is connected to the first and second surfaces (1, 2) facing each other in the thickness direction (Z direction), the first and second surfaces (1, 2), and is connected to each other in the width direction (Y direction). It is connected to the opposing third and fourth sides (3, 4), the first and second sides (1, 2), connected to the third and fourth sides (3, 4), and is connected to each other in the longitudinal direction (X direction). It may have opposing fifth and sixth surfaces 5 and 6.

도 5를 참조하면, 제1 면(1)과 제2 면(2) 간의 거리를 바디의 두께(T), 제3 면(3)과 제4 면(4) 간의 거리를 바디의 길이(L), 제5 면(5)과 제6 면(6) 간의 거리를 바디의 폭(W)으로 정의할 수 있다. 5, the distance between the first surface (1) and the second surface (2) is the body thickness (T), and the distance between the third surface (3) and the fourth surface (4) is the body length (L). ), the distance between the fifth surface 5 and the sixth surface 6 may be defined as the width W of the body.

바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다. The plurality of dielectric layers 111 forming the body 110 are in a fired state, and the boundary between the adjacent dielectric layers 111 can be integrated so that it is difficult to check without using a scanning electron microscope (SEM). have.

본 발명의 일 실시 예에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다. According to an embodiment of the present invention, the raw material for forming the dielectric layer 111 is not particularly limited as long as sufficient electrostatic capacity can be obtained. For example, a barium titanate-based material, a lead composite perovskite-based material, or a strontium titanate-based material can be used.

상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.The material forming the dielectric layer 111 may include various ceramic additives, organic solvents, plasticizers, binders, dispersants, etc., in accordance with the object of the present invention, to powder such as barium titanate (BaTiO 3 ).

이때, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품(100)은, 상기 바디(110)의 내부에 배치되며, 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부와 상기 용량 형성부의 상부 및 하부에 형성된 커버부(112)를 포함할 수 있다. In this case, the multilayer ceramic electronic component 100 according to an embodiment of the present invention is disposed inside the body 110 and disposed to face each other with the dielectric layer 111 interposed therebetween. ) And a second internal electrode 122, and a capacitive forming unit in which a capacity is formed, and a cover unit 112 formed above and below the capacitive forming unit.

커버부(112)는 내부 전극(121, 122)을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다. 즉, 커버부(112)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 포함할 수 있다.The cover part 112 does not include the internal electrodes 121 and 122 and may include the same material as the dielectric layer 111. That is, the cover 112 may include a ceramic material, for example, a barium titanate-based material, a lead composite perovskite-based material, or a strontium titanate-based material.

커버부(112)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.The cover unit 112 may be formed by stacking a single dielectric layer or two or more dielectric layers on the upper and lower surfaces of the capacitor forming unit in the upper and lower directions, and fundamentally, can play a role of preventing damage to the internal electrodes due to physical or chemical stress. have.

다음으로, 내부 전극(121, 122)은 유전체층과 교대로 적층되며, 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다. 제1 및 제2 내부 전극(121, 122)은 바디(110)를 구성하는 유전체층(111)을 사이에 두고 서로 대향하도록 번갈아 배치되며, 바디(110)의 제3 및 제4면(3, 4)으로 각각 노출될 수 있다. Next, the internal electrodes 121 and 122 are alternately stacked with the dielectric layers, and may include first and second internal electrodes 121 and 122. The first and second internal electrodes 121 and 122 are alternately disposed to face each other with a dielectric layer 111 constituting the body 110 interposed therebetween, and the third and fourth surfaces 3 and 4 of the body 110 ) Can be exposed respectively.

이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다. In this case, the first and second internal electrodes 121 and 122 may be electrically separated from each other by a dielectric layer 111 disposed therebetween.

상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. The conductive paste may be printed using a screen printing method or a gravure printing method, and the present invention is not limited thereto.

내부 전극(121, 122)은 금속 결정립(121a, 122a) 및 상기 금속 결정립(121a, 122a)을 둘러싼 복합층(121b, 122b)을 포함하며, 상기 복합층(121b, 122b)은 Ni 및 Sn을 포함한다. Ni 및 Sn을 포함하는 복합층(121b, 122b)은 적어도 하나의 금속 결정립(121a, 122a)을 거의 완전하게 둘러싸고 있는 형태일 수 있다. The internal electrodes 121 and 122 include metal grains 121a and 122a and composite layers 121b and 122b surrounding the metal grains 121a and 122a, and the composite layers 121b and 122b contain Ni and Sn. Include. The composite layers 121b and 122b including Ni and Sn may have a form that almost completely surrounds at least one metal crystal grain 121a and 122a.

금속 결정립(121a, 122a)은 금속 원자가 규칙적으로 배열해서 만들어진 다면체이다. Ni 및 Sn을 포함하는 복합층(121b, 122b)은 금속 결정립(121a, 122a)을 둘러싸고 있다. 즉, Ni 및 Sn을 포함하는 복합층(121b, 122b)은 금속 결정립계(Grain Boundary)에 존재한다. Ni 및 Sn을 포함하는 복합층(121b, 122b)은 금속 결정립(121a, 122a)이 외부로 성장하는 것을 억제함으로써 내부 전극 끊김 현상을 억제하고, 내부 전극 뭉침현상을 억제하는 역할을 한다. The metal crystal grains 121a and 122a are polyhedra formed by regularly arranging metal atoms. The composite layers 121b and 122b containing Ni and Sn surround the metal crystal grains 121a and 122a. That is, the composite layers 121b and 122b containing Ni and Sn exist in the metal grain boundary. The composite layers 121b and 122b containing Ni and Sn suppress the growth of the metal crystal grains 121a and 122a to the outside, thereby suppressing the internal electrode disconnection phenomenon and suppressing the internal electrode aggregation phenomenon.

내부 전극(121, 122)의 전체 길이에 대한 실제 내부 전극이 형성된 부분의 길이의 비를 내부 전극의 연결성(C)이라 정의할 때, Ni 및 Sn을 포함하는 복합층(121b, 122b)이 금속 결정립(121a, 122a)이 외부로 성장하는 것을 억제함으로써 내부 전극(121, 122)이 85%≤C를 만족할 수 있다. When the ratio of the length of the portion where the internal electrodes are formed to the total length of the internal electrodes 121 and 122 is defined as the connectivity (C) of the internal electrodes, the composite layers 121b and 122b containing Ni and Sn are metal By suppressing the growth of the crystal grains 121a and 122a to the outside, the internal electrodes 121 and 122 may satisfy 85%≦C.

Ni 및 Sn을 포함하는 복합층(121b, 122b)의 두께는 1~15nm일 수 있다. The thickness of the composite layers 121b and 122b including Ni and Sn may be 1 to 15 nm.

Ni 및 Sn을 포함하는 복합층(121b, 122b)의 두께가 1nm 미만인 경우에는 금속 결정립이 외부로 성장하는 것을 충분히 억제할 수 없을 수 있으며, 15nm 초과인 경우에는 Ni 및 Sn을 포함하는 복합층(121b, 122b)의 두께가 균일하지 못하여 금속 결정립이 외부로 성장하는 것을 억제하는 효과가 떨어질 수 있다. When the thickness of the composite layers 121b and 122b containing Ni and Sn is less than 1 nm, the growth of metal grains to the outside may not be sufficiently suppressed, and when the thickness of the composite layers 121b and 122b containing Ni and Sn is less than 1 nm, the composite layer containing Ni and Sn ( Since the thicknesses of 121b and 122b) are not uniform, the effect of suppressing the growth of metal grains to the outside may be reduced.

상기 금속 결정립(121a, 122a)은 Ni 결정립일 수 있다. The metal grains 121a and 122a may be Ni grains.

외부 전극(131, 132)은 바디(110)에 배치되며 상기 내부 전극(121, 122)과 연결되는 전극층(131a, 132a) 및 상기 전극층 상에 배치되는 전도성 수지층(131b, 132b)을 포함한다. The external electrodes 131 and 132 are disposed on the body 110 and include electrode layers 131a and 132a connected to the internal electrodes 121 and 122 and conductive resin layers 131b and 132b disposed on the electrode layer. .

이때, 외부 전극(131, 132)은 상기 전도성 수지층(131b, 132b) 상에 형성된 Ni 도금층(131c, 132c) 및 상기 Ni 도금층 상에 형성된 Sn 도금층(131d, 132d)을 더 포함할 수 있다. In this case, the external electrodes 131 and 132 may further include Ni plating layers 131c and 132c formed on the conductive resin layers 131b and 132b and Sn plating layers 131d and 132d formed on the Ni plating layer.

또한, 외부 전극(131, 132)은 바디의 제3 면(3)에 배치되는 제1 외부 전극(131) 및 바디의 제4 면(4)에 배치되는 제2 외부 전극(132)을 포함할 수 있다. In addition, the external electrodes 131 and 132 may include a first external electrode 131 disposed on the third surface 3 of the body and a second external electrode 132 disposed on the fourth surface 4 of the body. I can.

제1 외부 전극(131)은 상기 제1 내부 전극(121)과 연결되는 제1 전극층(131a) 및 상기 제1 전극층(131a) 상에 배치되는 제1 전도성 수지층(131b)을 포함할 수 있다. The first external electrode 131 may include a first electrode layer 131a connected to the first internal electrode 121 and a first conductive resin layer 131b disposed on the first electrode layer 131a. .

제2 외부 전극(132)은 상기 제2 내부 전극(122)과 연결되는 제2 전극층(132a) 및 상기 제2 전극층(132a) 상에 배치되는 제2 전도성 수지층(132b)을 포함할 수 있다. The second external electrode 132 may include a second electrode layer 132a connected to the second internal electrode 122 and a second conductive resin layer 132b disposed on the second electrode layer 132a. .

제1 외부 전극(131)은 상기 제1 전도성 수지층(131b) 상에 배치되는 제1 Ni 도금층(131c) 및 상기 제1 Ni 도금층 상에 배치되는 제1 Sn 도금층(131d)을 더 포함할 수 있다. The first external electrode 131 may further include a first Ni plating layer 131c disposed on the first conductive resin layer 131b and a first Sn plating layer 131d disposed on the first Ni plating layer. have.

제2 외부 전극(132)은 상기 제2 전도성 수지층(132b) 상에 배치되는 제2 Ni 도금층(132c) 및 상기 제2 Ni 도금층 상에 배치되는 제2 Sn 도금층(132d)을 더 포함할 수 있다. The second external electrode 132 may further include a second Ni plating layer 132c disposed on the second conductive resin layer 132b and a second Sn plating layer 132d disposed on the second Ni plating layer. have.

상기 제1 및 제2 외부 전극(131, 132)은 정전 용량 형성을 위해 상기 제1 및 제2 내부 전극(121, 122)과 각각 전기적으로 연결될 수 있으며, 상기 제2 외부 전극(132)은 상기 제1 외부 전극(131)과 다른 전위에 연결될 수 있다. The first and second external electrodes 131 and 132 may be electrically connected to the first and second internal electrodes 121 and 122, respectively, to form capacitance, and the second external electrode 132 is It may be connected to a different potential than the first external electrode 131.

상기 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함할 수 있다.The electrode layers 131a and 132a may include a conductive metal and glass.

상기 전극층(131a, 132a)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.The conductive metal used for the electrode layers 131a and 132a is not particularly limited as long as it is a material that can be electrically connected to the internal electrode to form a capacitance. For example, copper (Cu), silver (Ag), nickel ( Ni) and may be one or more selected from the group consisting of alloys thereof.

상기 전극층(131a, 132a)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.The electrode layers 131a and 132a may be formed by applying a conductive paste prepared by adding a glass frit to the conductive metal powder, followed by firing.

상기 전도성 수지층(131b, 132b)은 전극층(131a, 132a) 상에 형성되며, 전극층(131a, 132a)을 완전히 덮는 형태로 형성될 수 있다. The conductive resin layers 131b and 132b are formed on the electrode layers 131a and 132a, and may be formed to completely cover the electrode layers 131a and 132a.

전도성 수지층(131b, 132b)은 도전성 금속 및 베이스 수지를 포함할 수 있다. The conductive resin layers 131b and 132b may include a conductive metal and a base resin.

상기 전도성 수지층(131b, 132b)에 포함되는 베이스 수지는 접합성 및 충격흡수성을 가지고, 도전성 금속 분말과 혼합하여 페이스트를 만들 수 있는 것이면 특별히 제한되지 않으며, 예를 들어 에폭시계 수지를 포함할 수 있다. The base resin included in the conductive resin layers 131b and 132b is not particularly limited as long as it has bonding properties and shock absorbing properties, and can be mixed with conductive metal powder to make a paste, and may include, for example, an epoxy resin. .

상기 전도성 수지층(131b, 132b)에 포함되는 도전성 금속은 전극층(131a, 132a)과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.The conductive metal included in the conductive resin layers 131b and 132b is not particularly limited as long as it is a material that can be electrically connected to the electrode layers 131a and 132a. For example, copper (Cu), silver (Ag), nickel ( Ni) and may include one or more selected from the group consisting of alloys thereof.

상기 Ni 도금층(131c, 132c)은 전도성 수지층(131b, 132b) 상에 형성되며, 전도성 수지층(131b, 132b)을 완전히 덮는 형태로 형성될 수 있다. The Ni plating layers 131c and 132c are formed on the conductive resin layers 131b and 132b, and may be formed to completely cover the conductive resin layers 131b and 132b.

상기 Sn 도금층(131d, 132d)은 Ni 도금층(131c, 132c) 상에 형성되며, Ni 도금층(131c, 132c)을 완전히 덮는 형태로 형성될 수 있다. The Sn plating layers 131d and 132d are formed on the Ni plating layers 131c and 132c, and may be formed to completely cover the Ni plating layers 131c and 132c.

Ni 도금층(131c, 132c) 및 Sn 도금층(131d, 132d)은 연결성 및 실장 특성을 향상시키는 역할을 한다. The Ni plating layers 131c and 132c and the Sn plating layers 131d and 132d serve to improve connectivity and mounting characteristics.

외부 전극(131, 132)은 바디의 제3 면(3) 또는 제4 면(4)에 배치되는 접속부(C)와 상기 접속부(C)에서 상기 제1 및 제2 면(1, 2)의 일부까지 연장되는 밴드부(B)를 포함할 수 있다. The external electrodes 131 and 132 are connected to the connection portion (C) disposed on the third surface (3) or the fourth surface (4) of the body and the first and second surfaces (1, 2) at the connection portion (C). It may include a band portion (B) extending to a part.

이때, 밴드부(B)는 제1 및 제2 면(1, 2)의 일부뿐만 아니라, 접속부(C)에서 제5 및 제6 면(5, 6)의 일부까지도 연장될 수 있다. In this case, the band portion B may extend not only from the first and second surfaces 1 and 2, but also from the connection portion C to the fifth and sixth surfaces 5 and 6.

도 7은 도 6의 P1 영역 확대도이다.7 is an enlarged view of area P1 of FIG. 6.

도 7을 참조하면, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품에 있어서, 상기 유전체층(111)의 두께(td)와 상기 내부전극(121, 122)의 두께(te)는 td > 2*te 를 만족할 수 있다.Referring to FIG. 7, in the multilayer ceramic electronic component according to an embodiment of the present invention, a thickness td of the dielectric layer 111 and a thickness te of the internal electrodes 121 and 122 are td> 2* te can be satisfied.

즉, 본 발명의 일 실시 예에 따르면, 상기 유전체층(111)의 두께(td)는 상기 내부 전극(121, 122)의 두께(te)의 2 배 보다 더 큰 것을 특징으로 한다.That is, according to an embodiment of the present invention, the thickness td of the dielectric layer 111 is greater than twice the thickness te of the internal electrodes 121 and 122.

일반적으로 고전압 전장용 전자부품은, 고전압 환경 하에서 절연파괴전압의 저하에 따른 신뢰성 문제가 주요한 이슈이다. In general, for electronic components for high-voltage electrical equipment, a major issue is a reliability problem due to a decrease in insulation breakdown voltage in a high-voltage environment.

본 발명의 일 실시 예에 따른 적층 세라믹 커패시터는 고전압 환경 하에서 절연파괴전압의 저하를 막기 위하여 상기 유전체층(111)의 두께(td)를 상기 내부 전극(121, 122)의 두께(te)의 2 배 보다 더 크게 함으로써, 내부 전극 간 거리인 유전체층의 두께를 증가시킴으로써, 절연파괴전압 특성을 향상시킬 수 있다.In the multilayer ceramic capacitor according to an embodiment of the present invention, the thickness td of the dielectric layer 111 is twice the thickness te of the internal electrodes 121 and 122 in order to prevent a decrease in the dielectric breakdown voltage under a high voltage environment. By making it larger, the dielectric breakdown voltage characteristic can be improved by increasing the thickness of the dielectric layer, which is the distance between internal electrodes.

상기 유전체층(111)의 두께(td)가 상기 내부전극(121, 122)의 두께(te)의 2 배 이하일 경우에는 내부 전극 간 거리인 유전체층의 두께가 얇아 절연파괴전압이 저하될 수 있다.When the thickness td of the dielectric layer 111 is less than twice the thickness te of the internal electrodes 121 and 122, the dielectric layer, which is the distance between the internal electrodes, is thin, and thus the dielectric breakdown voltage may decrease.

상기 내부전극의 두께(te)는 1 ㎛ 미만일 수 있으며, 상기 유전체층의 두께(td)는 2.8 ㎛ 미만일 수 있으나, 반드시 이에 제한되는 것은 아니다.The thickness (te) of the internal electrode may be less than 1 μm, and the thickness (td) of the dielectric layer may be less than 2.8 μm, but is not limited thereto.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.Although the embodiments of the present invention have been described in detail above, the present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited by the appended claims. Therefore, various types of substitutions, modifications and changes will be possible by those of ordinary skill in the art within the scope not departing from the technical spirit of the present invention described in the claims, and this also belongs to the scope of the present invention something to do.

100: 적층 세라믹 전자부품
110: 바디
111: 유전체층
112: 커버부
121, 122: 내부 전극
121a, 122a: 금속 결정립
121b, 122b: 복합층
131, 132: 외부 전극
131a, 132a: 전극층
131b, 132b: 전도성 수지층
100: multilayer ceramic electronic component
110: body
111: dielectric layer
112: cover
121, 122: internal electrode
121a, 122a: metal grains
121b, 122b: composite layer
131, 132: external electrode
131a, 132a: electrode layer
131b, 132b: conductive resin layer

Claims (18)

유전체층 및 내부 전극을 포함하는 바디; 및
상기 바디에 배치되며 상기 내부 전극과 연결되는 전극층 및 상기 전극층 상에 배치되는 전도성 수지층을 포함하는 외부 전극; 을 포함하며,
상기 내부 전극은 복수의 금속 결정립 및 복합층을 포함하고,
상기 복합층은 Sn을 포함하며, 상기 복수의 금속 결정립 간의 결정립계에 배치되는
적층 세라믹 전자부품.
A body including a dielectric layer and an internal electrode; And
An external electrode disposed on the body and including an electrode layer connected to the internal electrode and a conductive resin layer disposed on the electrode layer; Including,
The internal electrode includes a plurality of metal grains and a composite layer,
The composite layer includes Sn, and is disposed at a grain boundary between the plurality of metal grains.
Multilayer ceramic electronic components.
제1항에 있어서,
상기 복합층은 상기 금속 결정립과 상기 유전체층 간의 경계에 추가로 배치되는
적층 세라믹 전자부품.
The method of claim 1,
The composite layer is additionally disposed at the boundary between the metal grains and the dielectric layer
Multilayer ceramic electronic components.
제1항에 있어서,
상기 복합층은 상기 복수의 금속 결정립 중 적어도 하나를 둘러싸도록 배치되는
적층 세라믹 전자부품.
The method of claim 1,
The composite layer is disposed to surround at least one of the plurality of metal grains
Multilayer ceramic electronic components.
제1항에 있어서,
상기 내부 전극은 Ni 및 Sn을 포함하는 내부 전극용 도전성 페이스트에 의해 형성되며,
상기 내부 전극용 도전성 페이스트에 포함된 Sn의 함량은 Ni 대비 1.5wt% 이상인
적층 세라믹 전자부품.
The method of claim 1,
The internal electrode is formed of a conductive paste for internal electrodes containing Ni and Sn,
The content of Sn contained in the conductive paste for internal electrodes is 1.5wt% or more compared to Ni
Multilayer ceramic electronic components.
제1항에 있어서,
상기 복합층의 두께는 1~15nm인
적층 세라믹 전자부품.
The method of claim 1,
The thickness of the composite layer is 1 ~ 15nm
Multilayer ceramic electronic components.
제1항에 있어서,
상기 금속 결정립은 Ni 결정립인
적층 세라믹 전자부품.
The method of claim 1,
The metal grains are Ni grains
Multilayer ceramic electronic components.
제1항에 있어서,
상기 내부 전극은, 내부 전극의 전체 길이에 대한 실제 내부 전극이 형성된 부분의 길이의 비를 내부 전극의 연결성(C)이라 정의하면, 85%≤C를 만족하는
적층 세라믹 전자부품.
The method of claim 1,
The internal electrode satisfies 85%≤C when the ratio of the length of the portion where the internal electrode is formed to the total length of the internal electrode is defined as the connectivity (C) of the internal electrode.
Multilayer ceramic electronic components.
제1항에 있어서,
상기 전극층은 Cu, Ag, Ni 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상과 글라스를 포함하고,
상기 전도성 수지층은 Cu, Ag, Ni 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상과 베이스 수지를 포함하는
적층 세라믹 전자부품.
The method of claim 1,
The electrode layer includes at least one selected from the group consisting of Cu, Ag, Ni, and alloys thereof and glass,
The conductive resin layer comprises at least one selected from the group consisting of Cu, Ag, Ni, and alloys thereof and a base resin.
Multilayer ceramic electronic components.
제1항에 있어서,
상기 내부 전극의 두께는 1 ㎛ 미만이고, 상기 유전체층의 두께는 2.8 ㎛ 미만인
적층 세라믹 전자부품.
The method of claim 1,
The thickness of the internal electrode is less than 1 ㎛, the thickness of the dielectric layer is less than 2.8 ㎛
Multilayer ceramic electronic components.
제1항에 있어서,
상기 내부 전극의 두께는 1 ㎛ 미만인
적층 세라믹 전자부품.
The method of claim 1,
The thickness of the internal electrode is less than 1 μm
Multilayer ceramic electronic components.
제1항에 있어서,
상기 유전체층의 두께는 2.8 ㎛ 미만인
적층 세라믹 전자부품.
The method of claim 1,
The thickness of the dielectric layer is less than 2.8 ㎛
Multilayer ceramic electronic components.
제1항에 있어서,
상기 내부 전극의 두께를 te, 상기 유전체층의 두께를 td라 정의할 때, td > 2*te 를 만족하는
적층 세라믹 전자부품.
The method of claim 1,
When defining the thickness of the internal electrode as te and the thickness of the dielectric layer as td, satisfying td> 2*te
Multilayer ceramic electronic components.
제1항에 있어서,
상기 복합층은 Ni을 더 포함하는
적층 세라믹 전자부품.
The method of claim 1,
The composite layer further comprises Ni
Multilayer ceramic electronic components.
제1항에 있어서,
상기 내부 전극은 Ni 및 Sn을 포함하며, 상기 내부 전극에 포함된 Sn 함량은 상기 내부 전극에 포함된 Ni 함량 대비 1.5wt% 이상인
적층 세라믹 전자부품.
The method of claim 1,
The internal electrode contains Ni and Sn, and the Sn content contained in the internal electrode is 1.5wt% or more compared to the Ni content contained in the internal electrode.
Multilayer ceramic electronic components.
유전체층 및 내부 전극을 포함하는 바디; 및
상기 바디에 배치되며 상기 내부 전극과 연결되는 전극층 및 상기 전극층 상에 배치되는 전도성 수지층을 포함하는 외부 전극; 을 포함하며,
상기 내부 전극은 복수의 금속 결정립 및 복합층을 포함하고,
상기 복합층은 Sn을 포함하며, 상기 금속 결정립과 상기 유전체층 간의 경계에 배치되는
적층 세라믹 전자부품.
A body including a dielectric layer and an internal electrode; And
An external electrode disposed on the body and including an electrode layer connected to the internal electrode and a conductive resin layer disposed on the electrode layer; Including,
The internal electrode includes a plurality of metal grains and a composite layer,
The composite layer includes Sn, and is disposed at the boundary between the metal grains and the dielectric layer.
Multilayer ceramic electronic components.
제15항에 있어서,
상기 내부 전극의 두께는 1 ㎛ 미만인
적층 세라믹 전자부품.
The method of claim 15,
The thickness of the internal electrode is less than 1 μm
Multilayer ceramic electronic components.
제15항에 있어서,
상기 유전체층의 두께는 2.8 ㎛ 미만인
적층 세라믹 전자부품.
The method of claim 15,
The thickness of the dielectric layer is less than 2.8 ㎛
Multilayer ceramic electronic components.
제15항에 있어서,
상기 내부 전극의 두께는 1 ㎛ 미만이고, 상기 유전체층의 두께는 2.8 ㎛ 미만인
적층 세라믹 전자부품.
The method of claim 15,
The thickness of the internal electrode is less than 1 ㎛, the thickness of the dielectric layer is less than 2.8 ㎛
Multilayer ceramic electronic components.
KR1020200155483A 2020-11-19 2020-11-19 Multi-layered ceramic electronic component and method for manufacturing the same KR20200132824A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200155483A KR20200132824A (en) 2020-11-19 2020-11-19 Multi-layered ceramic electronic component and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200155483A KR20200132824A (en) 2020-11-19 2020-11-19 Multi-layered ceramic electronic component and method for manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180123984A Division KR20190121210A (en) 2018-10-17 2018-10-17 Multi-layered ceramic electronic component and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20200132824A true KR20200132824A (en) 2020-11-25

Family

ID=73645512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200155483A KR20200132824A (en) 2020-11-19 2020-11-19 Multi-layered ceramic electronic component and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20200132824A (en)

Similar Documents

Publication Publication Date Title
KR102140622B1 (en) Multi-layered ceramic electronic component and method for manufacturing the same
KR102105057B1 (en) Multi-layered ceramic electronic component
KR102217288B1 (en) Multi-layered ceramic electronic component and method for manufacturing the same
CN110911165B (en) Conductive powder for internal electrode and capacitor assembly
CN110323064B (en) Multilayer capacitor
KR102147408B1 (en) Multi-layered ceramic electronic component and method for manufacturing the same
KR20140081568A (en) Multilayered ceramic electronic component
US11551874B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR20200132824A (en) Multi-layered ceramic electronic component and method for manufacturing the same
CN110676052B (en) Multilayer ceramic electronic component and method for manufacturing the same
KR102407983B1 (en) Multi-layered ceramic electronic component and method for manufacturing the same
KR102351181B1 (en) Multi-layered ceramic electronic component and method for manufacturing the same
KR20200044767A (en) Multi-layered ceramic electronic component

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal