KR20200131545A - 반도체 구조의 분석 방법 및 분석 시스템 - Google Patents

반도체 구조의 분석 방법 및 분석 시스템 Download PDF

Info

Publication number
KR20200131545A
KR20200131545A KR1020190056314A KR20190056314A KR20200131545A KR 20200131545 A KR20200131545 A KR 20200131545A KR 1020190056314 A KR1020190056314 A KR 1020190056314A KR 20190056314 A KR20190056314 A KR 20190056314A KR 20200131545 A KR20200131545 A KR 20200131545A
Authority
KR
South Korea
Prior art keywords
semiconductor structure
image
factors
images
analysis
Prior art date
Application number
KR1020190056314A
Other languages
English (en)
Inventor
황병현
권남영
김광훈
박진우
이은주
임동철
임춘식
전충삼
조미희
주하영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190056314A priority Critical patent/KR20200131545A/ko
Publication of KR20200131545A publication Critical patent/KR20200131545A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation

Abstract

반도체 구조의 분석 방법은, 반도체 구조물의 이상적인 구조에 대한 X-선 산란에 의한 시뮬레이션 이미지에 기초하여 상기 반도체 구조물의 하나 이상의 구조 인자들에 상응하는 구조 분석 모델을 생성하는 단계, 상기 반도체 구조물에 대한 X-선 산란에 의한 실측 이미지를 제공하는 단계, 및 상기 구조 분석 모델에 기초하여 상기 실측 이미지를 상기 구조 인자들 별로 분할하여 상기 반도체 구조물을 분석하는 단계를 포함하는 단계를 포함한다. 모델링 기반의 종래 방법과 비교하여, X-선 산란 및 이미지 자체의 분석을 통하여 비파괴 반도체 구조 분석을 할 수 있고, 개발 기간 및 비용을 감소하면서 반도체 구조의 측정 및 분석 시간을 감소할 수 있다.

Description

반도체 구조의 분석 방법 및 분석 시스템{Method and system of analyzing semiconductor structure}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 반도체 구조의 분석 방법 및 분석 시스템에 관한 것이다.
반도체 제조공정이 미세화될수록 공정진행에 따른 구조의 정밀한 측정이 필요한 상황이며, 이에 따른 측정오차 최소화가 더욱 중요하게 되고 있다. 일반적인 구조 측정 방식은 측정시편에 자외선(UV, ultraviolet) 영역의 입사광을 주사시키고, 반도체 구조와 상기 입사광의 상호 작용을 시뮬레이션(simulation)하고, 측정된 산란광 또는 반사광과 상기 시뮬레이션된 상호 작용을 비교함으로써 임계 치수(CD, critical dimension) 등의 특성을 계산한다. 이러한 일반적인 구조 측정 방식은 서로 다른 구조체들 간의 산란 특성이 유사한 경우 등에는 계산 및 분석에 오차가 발생하게 된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은, X선(X-ray) 산란을 이용하여 반도체 구조를 효율적으로 분석할 수 있는 방법을 제공하는 것이다.
또한, 본 발명의 일 목적은 X선(X-ray) 산란을 이용하여 반도체 구조를 효율적으로 분석할 수 있는 분석 시스템을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 반도체 구조의 분석 방법은, 반도체 구조물의 이상적인 구조에 대한 X-선 산란에 의한 시뮬레이션 이미지에 기초하여 상기 반도체 구조물의 하나 이상의 구조 인자들에 상응하는 구조 분석 모델을 생성하는 단계, 상기 반도체 구조물에 대한 X-선 산란에 의한 실측 이미지를 제공하는 단계, 및 상기 구조 분석 모델에 기초하여 상기 실측 이미지를 상기 구조 인자들 별로 분할하여 상기 반도체 구조물을 분석하는 단계를 포함하는 단계를 포함한다.
일 실시예에서, 상기 구조 분석 모델을 생성하는 단계는, 이미지를 형성하는 픽셀들에 대하여, 상기 구조 인자들의 각각의 변화에 따른 상기 픽셀들의 민감도들을 결정하는 단계 및 상기 민감도들에 기초하여 상기 픽셀들을 그룹화하여 상기 구조 인자들에 각각 상응하는 구조 인자 필터들을 상기 구조 분석 모델로서 제공하는 단계를 포함할 수 있다.
일 실시예에서, 상기 픽셀들의 민감도들을 결정하는 단계는, 상기 구조 인자들의 각각의 변화에 따라 변화하는 복수의 시뮬레이션 이미지들을 제공하는 단계, 상기 복수의 시뮬레이션 이미지들의 잔차 이미지들을 계산하는 단계 및 상기 잔차 이미지들에 기초하여 상기 픽셀들의 민감도들을 결정하는 단계를 포함할 수 있다.
일 실시예에서, 상기 구조 인자들의 각각의 변화 방향 및 상기 잔차 이미지들의 각 픽셀 값의 변화 방향 사이의 상관 관계를 인덱스화할 수 있다.
일 실시예에서, 상기 반도체 구조물을 분석하는 단계는, 상기 구조 인자 필터들에 기초하여 상기 실측 이미지를 필터링하여 상기 구조 인자들에 각각 상응하는 분할 이미지들을 생성하는 단계 및 상기 분할 이미지들의 각각에 기초하여 상기 반도체 구조물의 상기 구조 인자들의 각각을 분석하는 단계를 포함할 수 있다.
일 실시예에서, 상기 구조 분석 모델을 생성하는 단계는, 상기 시뮬레이션 이미지들에 대한 주요 성분 분석(principal component analysis)을 통해 특징 벡터를 추출하는 단계를 포함할 수 있다.
일 실시예에서, 상기 반도체 구조물을 분석하는 단계는, 상기 특징 벡터를 상기 실측 이미지에 적용하여 보정 이미지를 생성하는 단계 및 상기 보정 이미지에 기초하여 상기 반도체 구조물을 분석하는 단계를 포함할 수 있다.
일 실시예에서, 상기 반도체 구조물을 분석하는 단계는, 상기 구조 인자들의 각각의 변화에 따라 변화하는 복수의 시뮬레이션 이미지들을 제공하는 단계 및 상기 복수의 시뮬레이션 이미지들에 대한 머신 러닝 또는 딥 러닝을 통하여 상기 구조 분석 모델에 상응하는 학습 모듈을 생성하는 단계 및 상기 학습 모듈에 기초하여 상기 반도체 구조물을 분석하는 단계를 포함할 수 있다.
일 실시예에서, 상기 반도체 구조의 분석 방법은 파괴 분석 방법을 통하여 상기 이상적인 구조와 실제 구조의 차이로 인한 오차를 보정하는 단계를 더 포함할 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 반도체 구조의 분석 시스템은, X-선 발생 장치, 검출 장치 및 컴퓨팅 시스템을 포함한다. 상기 검출 장치는 반도체 구조물에 대한 X-선 산란에 의한 실측 이미지를 제공한다. 상기 컴퓨팅 시스템은 반도체 구조물의 이상적인 구조에 대한 X-선 산란에 의한 시뮬레이션 이미지에 기초하여 상기 반도체 구조물의 하나 이상의 구조 인자들에 상응하는 구조 분석 모델을 생성하고, 상기 구조 분석 모델에 기초하여 상기 실측 이미지를 상기 구조 인자들 별로 분할하여 상기 반도체 구조물을 분석한다.
본 발명의 실시예들에 따른 반도체 구조의 분석 방법 및 장치는 모델링 기반의 종래 방법과 비교하여, X-선 산란 및 이미지 자체의 분석을 통하여 비파괴 반도체 구조 분석을 할 수 있고, 개발 기간 및 비용을 감소하면서 반도체 구조의 측정 및 분석 시간을 감소할 수 있다.
도 1은 본 발명의 실시예들에 따른 분석 방법을 나타내는 순서도이다.
도 2는 본 발명의 실시예들에 따른 분석 시스템을 나타내는 블록도이다.
도 3은 도 2의 분석 시스템에 포함되는 컴퓨팅 시스템의 일 실시예를 나타내는 블록도이다.
도 4는 반도체 구조물 및 상기 반도체 구조물의 구조 인자들의 일 예를 나타내는 도면이다.
도 5는 도 4의 반도체 구조물의 이상적인 구조에 대한 X-선 산란에 의한 시뮬레이션 이미지의 일 예를 나타내는 도면이다.
도 6a 내지 6d는 도 4의 이상적인 구조에 상응하는 구조 인자 필터들을 적용한 분할 이미지들을 나타내는 도면들이다.
도 7은 프레임 이미지를 형성하는 픽셀들의 일 예를 나타내는 도면이다.
도 8a 및 8b는 구조 인자 필터들의 일 예를 나타내는 도면들이다.
도 9는 실측 이미지의 일 예를 나타내는 도면이다.
도 10a 및 10b는 도 8a 및 8b의 구조 인자 필터들에 기초하여 도 9의 실측 이미지를 필터링하여 생성되는 분할 이미지들을 나타내는 도면들이다.
도 11은 구조 인자 필터의 일 예를 나타내는 도면이다.
도 12는 도 11의 구조 인자 필터에 기초하여 도 9의 실측 이미지를 필터링하여 생성되는 분할 이미지를 나타내는 도면이다.
도 13 및 14는 본 발명의 일 실시예에 따른 주요 성분 분석을 설명하기 위한 도면들이다.
도 15a 내지 15d는 본 발명의 실시예들에 따른 반도체 구조 분석에 따른 예시적인 분석 결과들을 나타내는 도면들이다.
도 16a 및 16b는 본 발명의 실시예들에 따른 분석 방법에 이용되는 머신 러닝 또는 딥 러닝 신경망 구조의 예를 설명하기 위한 도면들이다.
도 17은 본 발명의 전체적인 개요를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 분석 방법을 나타내는 순서도이다.
도 1을 참조하면, 반도체 구조물의 이상적인 구조에 대한 X-선 산란에 의한 시뮬레이션 이미지에 기초하여 상기 반도체 구조물의 하나 이상의 구조 인자들에 상응하는 구조 분석 모델을 생성한다(S100). 일 실시예에서, 이미지를 형성하는 픽셀들에 대하여, 상기 구조 인자들의 각각의 변화에 따른 상기 픽셀들의 민감도들을 결정하고, 상기 민감도들에 기초하여 상기 픽셀들을 그룹화하여 상기 구조 인자들에 각각 상응하는 구조 인자 필터들을 상기 구조 분석 모델로서 제공하는 방식으로 상기 구조 분석 모델을 생성할 수 있다.
상기 반도체 구조물에 대한 X-선 산란에 의한 실측 이미지를 제공하고(S200), 상기 구조 분석 모델에 기초하여 상기 실측 이미지를 상기 구조 인자들 별로 분할하여 상기 반도체 구조물을 분석한다(S300). 일 실시예에서, 상기 구조 인자 필터들에 기초하여 상기 실측 이미지를 필터링하여 상기 구조 인자들에 각각 상응하는 분할 이미지들을 생성하고, 상기 분할 이미지들의 각각에 기초하여 상기 반도체 구조물의 상기 구조 인자들의 각각을 분석하는 방식으로 상기 반도체 구조물을 분석할 수 있다.
도 2는 본 발명의 실시예들에 따른 분석 시스템을 나타내는 블록도이다.
도 2를 참조하면, 분석 시스템(1000)은 검출 장치(100), 시료 위치 제어 장치(200), X-선 발생 장치(XS)(300), 컴퓨팅 시스템(400) 및 X-선 광학 장치(500)를 포함할 수 있다.
시료 위치 제어 장치(200) 상에 배치되는 시료(10)의 검사 영역(11)에 걸쳐 X-선 산란 측정(XCD)이 수행될 수 있다. 일 실시예에서, 상기 XCD는 소각 X-선 산란 측정(SAXS, small-angle X-ray scattering)을 포함할 수 있다. 예를 들어, 검사 영역(11)은 수~수십 마이크로미터 이하의 스팟 사이즈를 가질 수 있다. x-선 발생 장치(300)는 제어 신호(CTRL)에 기초하여 XCD에 적합한 X-선을 생성하도록 구성된다. 예를 들어, X-선 발생 장치(300)는 0.01 나노미터와 1 나노미터 사이의 파장을 생성하도록 구성될 수 있다. X-선 발생 장치(300)는 시료(10)의 검사 영역(11) 상에 입사하는 X-선을 생성한다. X-선 발생 장치(300)는 웨이퍼 기판을 통한 충분한 투과를 허용하는 파장에서 x-선을 공급하는 것을 보장하기 위해, 충분히 큰 광자 에너지를 갖는 방사선을 방출하는 하나 이상의 x-선 소스를 포함할 수 있다.
X-선 광학 장치(500)는 제어 신호(CTRL)에 기초하여 X-선을 하방으로 시준하여 입사빔(L1)을 제공할 수 있다.
일 실시예에서, 도 1에 예시되는 바와 같이, 시료 위치 제어 장치(200)는 에지 그립 척(edge grip chuck; 201), 액츄에이터(202) 및 위치 제어부(203)를 포함할 수 있다. 에지 그립 척(201)은 시료(10)를 고정적으로 부착할 수 있다. 액추에이터(202)는 위치 제어부(203)의 제어하에 에지 그립 척(201) 및 부착된 시료(10)를 평행 이동 및/또는 회전시키도록 구성될 수 있다.
검출 장치(100)는 반도체 구조물에 대한 X-선 산란에 의한 실측 이미지(MIMG)를 제공한다. 검출 장치(100) 는 시료(10)로부터 산란되는 산란광(L2)을 수집하고, XCD에 따라 입사빔(L1)의 X-선에 민감한 시료(10)의 속성을 나타내는 실측 이미지(MIMG)를 생성한다.
산란광(L2)은 검출 장치(100))에 의해 수집되고, 시료 위치 제어 장치(200)는 각도 분해된 산란된 X-선을 생성하도록 시료(10)의 위치를 결정하고 배향시킨다.
일 실시예에서, 검출 장치(100)는 하나 이상의 X-선 광자 에너지를 분해할 수 있고, 시료(10)의 속성을 나타내는 각각의 x 선 에너지 성분에 대한 신호를 생성할 수 있다. 실시예에 따라서, 검출 장치(100)는, CCD 어레이, 마이크로채널 플레이트, 포토다이오드 어레이, 마이크로스트립 비례 계수기(microstrip proportional counter), 가스 충전 비례 계수기(gas filled proportional counter), 신틸레이터, 또는 형광 재료 등을 포함할 수 있다. 한다. 또한, 검출 장치(100)는 검출된 광자의 위치 및 수를 검출하는 단일의 광자 계수 검출기(photon counting detector)를 포함할 수 있다.
분석 시스템(1000)은 검출 장치(100)에 의해 생성되는 실측 이미지(MIMG)를 획득하도록 그리고 획득된 이미지에 적어도 부분적으로 기초하여 시료의 속성을 결정하도록 활용되는 컴퓨팅 시스템(400)을 포함한다.
도 1에 예시된 바와 같이, 컴퓨팅 시스템(400)은 버스(410)를 통하여 통신 가능한 프로세서(PRSS)(420) 및 메모리(MEM)(430)를 포함할 수 있다. 컴퓨팅 시스템(400)은 검출 장치(100), 시료 위치 제어 장치(200), X-선 발생 장치(XS)(300) 및 X-선 광학 장치(500)에 통신 가능하게 커플링될 수 있다. 컴퓨팅 시스템(400)은, 퍼스널 컴퓨터 시스템, 메인프레임 컴퓨터 시스템, 워크스테이션, 이미지 컴퓨터, 병렬 프로세서, 또는 기술 분야에서 공지되어 있는 임의의 다른 디바이스를 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 일반적으로, 용어 "컴퓨팅 시스템"은, 메모리 매체로부터의 명령어를 실행하는 하나 이상의 프로세서를 구비하는 임의의 디바이스를 망라하도록 광의적으로 정의될 수 있다.
본원에서 설명되는 분석 방법을 구현하기 위한 프로그램 명령어는, 와이어, 케이블, 또는 무선 전송 링크와 같은 송신 매체를 통해 송신될 수도 있다. 프로그램 명령어는 컴퓨터 판독 가능 매체인 메모리(430))에 저장된다. 메모리(430)에 저장되는 프로그램 명령어는 버스(410)를 통해 프로세서(420)로 송신된다. 예를 들어, 컴퓨터 판독 가능 매체는 리드 온리 메모리, 랜덤 액세스 메모리, 자기 또는 광학 디스크, 또는 자기 테이프 등을 포함할 수 있다.
실시예에 따라서, 본원에서 설명되는 바와 같은 XCD를 이용한 분석 방법은 제조 프로세스 툴의 일부로서 구현된다. 제조 프로세스 툴의 예는, 리소그래피 노광 툴, 막 퇴적 툴, 임플란트 툴, 및 에칭 툴을 포함하지만 그러나 이들로 제한되는 것은 아니다. 이러한 방식에서, XCD 분석의 결과는 제조 프로세스를 제어하기 위해 사용될 수 있다. 하나의 예에서, 하나 이상의 타겟으로부터 수집되는 XCD 데이터, 즉 실측 이미지(MIMG)는 제조 프로세스 툴로 전송된다. XCD 데이터는 본원에서 설명되는 바와 같이 분석되며 결과는 제조 프로세스 툴의 동작을 조정하도록 사용될 수 있다.
본원에서 설명되는 바와 같은 XCD를 이용한 분석 방법은, 다양한 반도체 구조체의 특성을 결정하기 위해 사용될 수도 있다. 예시적인 구조체는, FinFET, 나노와이어 또는 그래핀과 같은 저차원 구조체(low-dimensional structure), 10 nm 미만의 구조체, 리소그래피 구조체, 기판 관통 비아(through substrate via; TSV), 메모리 구조체 예컨대 DRAM, DRAM 4F2, FLASH, MRAM 및 고 애스펙트비 메모리 구조체를 포함하지만, 그러나 이들로 제한되는 것은 아니다. 예시적인 구조적 특성은, 기하학적 형상 파라미터 예컨대 라인 에지 조도, 라인 폭 조도, 기공 사이즈, 기공 밀도, 측벽 각도, 프로파일, 임계 치수, 피치, 및 재료적 파라미터 예컨대 전자 밀도, 조성, 입자 구조(grain structure), 형태(morphology), 응력, 변형률(strain), 및 원소 신원(elemental identification)을 포함하지만, 그러나 이들로 제한되지는 않는다.
종래기술인 SE(spectroscopic ellipsometry) 및 OCD(optical critical dimension) 측정법은 UV 파장대의 빛을 이용한다. 편광 된 빛이 측정할 시편의 박막 및 구조에 의해 변화된 위상정보를 이용하여 시료를 파괴하지 않고 높은 해상도의 프로파일링(profiling)을 할 수 있다는 장점이 있다. 위상정보 분석 시 측정할 구조의 파장 별 광학상수 값을 수학적 함수로 표현한 후, 단일/ 다층막 또는 구조물에 의한 빛의 변화를 두께/굴절/흡수 각각의 성분으로 분리하여 측정하는 방식이다. 많은 경우 이러한 방법을 통해서 정확한 두께 및 구조측정이 가능하지만, 특정함수로 표현하기 어려운 막질이나, 복잡한 구조물에서는 막층 간 및 구조간의 빛의 변화 양상이 유사하여 서로간의 상호 관계(correlation)가 높아, 정확한 값을 계산하기가 어려운 경우가 발생한다. 반도체 공정상, 복합막 및 복합구조물이 많으며 단일막 구조라 할지라도 신물질, 신공정등에 의한 물성변화가 많아 UV대역의 빛의 변화예측이 어려운 경우가 있다. 이런 문제를 해결하기 위하여 본 발명의 실시예들에 따라서 X-선 산란 측정(XCD)의 이미지 처리 분석 및 머신 러닝/딥 러닝을 이용하여 분석을 수행할 수 있다.
UV 빛을 이용한 SE(spectroscopic ellipsometry) 및 OCD(optical critical dimension)의 경우, 보통 UV(250~70nm) 파장대의 편광된 빛이 측정할 시편에 의해 변화된 위상정보를 분석하게 되는데, 이때 파장별 굴절률과 흡수률은 필름(film)을 가장 잘 대변할 수 있는 수학적 함수로 표현되게 된다. 하지만 구조물을 구성하는 필름 내부에 비등방석 복굴절이 있거나, 자성을 가지고 있는 경우, 또는 신물질 신공정등에 의해서 굴절/흡수률이 예상과 다를 경우, 때론 복합구조의 서로 다른 구조물간에 비슷한 위상변화를 일으키는 또다른 필름과 구조물이 존재할 경우에는 추가로 다른 변수를 고려하여 분석을 해야 하게 된다. 이때, 추가되는 변수를 정확히 고려해야 하나, 여러 가정과 요인들이 때론 오차를 유발하게 된다.
X-선 파장대의 복소굴절률 (Refractive Index)를 보면 굴절과 흡수의 정도가 거의 1에 해당한다. 이는 XCD에 사용하는 X-선 파장이 보통 0.1nm 이하 수준(~0.05nm)이기 때문이다. 예를 들어, CuKa1을 사용하는 X-선의 경우 0.16nm 파장을 가지는데 이때 Si의 굴절과 흡수가 모두 10E-6~10E-7 수준으로 복소굴절률이 거의 1에 가깝게 된다. SiON 막질의 경우에도 X-ray 주사 시 약 99.97% 이상이 투과되는 것을 볼 수 있다.
이와 같이, X-선 파장대를 이용하면 UV 대역의 분석법과 달리, 굴절 및 흡수에 의한 영향을 최소화하여 구조를 측정할 수 있다.
더불어, XCD 이미지 분석 시에도 시료의 반도체 구조를 이루고 있는 변수 정보들을 분리해내는 모델링 기반의 시뮬레이션 리그레션(simulation regression)과정을 거치게 되는데, 이때에도 오차가 발생할 수 있다. 리그레션 과정에서 발생할 수 있는 로컬 극소(local minimum) 등의 오류가 대표적이다.
종래의 모델링에 기초한 방법에 따른 오차를 줄이기 위하여 모델링 시뮬레이션(modeling simulation) 작업을 하지 않고, 측정 이미지 정보만을 활용하여 이미지를 구성하고 있는 X-선 간섭무늬(fringe)를 구조 인자 또는 변수(parameter)별로 수치화 분석을 하게 되면, 특정 구조의 변화를 예상할 수 있으며, 더 적은 가정과 계산을 통해 정확한 구조정보를 알아낼 수 있게 된다. 또한 이미지 수치화 분석에 더불어 머신 러닝/딥 러닝(ML/DL, Machine-Learning/Deep-Learning) 측정 기술을 이용할 경우 측정 오차를 더욱 최소화 하여 정확한 구조예측을 할 수 있다.
본 발명의 실시예들에 따라서, 컴퓨팅 시스템(400)은 반도체 구조물의 이상적인 구조에 대한 X-선 산란에 의한 시뮬레이션 이미지에 기초하여 상기 반도체 구조물의 하나 이상의 구조 인자들에 상응하는 구조 분석 모델을 생성할 수 있다. 또한, 컴퓨팅 시스템(400)은 상기 구조 분석 모델에 기초하여 상기 실측 이미지를 상기 구조 인자들 별로 분할하여 상기 반도체 구조물을 분석할 수 있다.
이와 같이, 본 발명의 실시예들에 따른 반도체 구조의 분석 방법 및 장치는 모델링 기반의 종래 방법과 비교하여, X-선 산란 및 이미지 자체의 분석을 통하여 비파괴 반도체 구조 분석을 할 수 있고, 개발 기간 및 비용을 감소하면서 반도체 구조의 측정 및 분석 시간을 감소할 수 있다.
도 3은 도 2의 분석 시스템에 포함되는 컴퓨팅 시스템의 일 실시예를 나타내는 블록도이다.
도 3을 참조하면, 컴퓨팅 시스템(401)은 시뮬레이션 이미지 생성부(SIGEN)(440), 잔차 이미지 생성부(RIGEN)(450), 필터 생성부(FLTGEN)(460), 분할 이미지 생성부(DIGEN)(470) 및 머신 러닝/딥 러닝 엔진(ML/DL ENG)(480)을 포함할 수 있다. 실시예에 따라서, 컴퓨팅 시스템(401)은 주요 성분 분석부(PCA)(490)를 더 포함할 수 있다.
시뮬레이션 이미지 생성부(440)는 반도체 구조물의 구조 인자들의 각각의 변화에 따라 변화하는 복수의 시뮬레이션 이미지들(SIMG)을 제공할 수 있다.
잔차 이미지 생성부(450)는 시뮬레이션 이미지들(SIMG)의 잔차 이미지들(RIMG)을 계산할 수 있다. 필터 생성부(460)는 잔차 이미지들(RIMG)에 기초하여 이미지를 형성하는 픽셀들의 민감도들을 결정할 수 있다. 일 실시예에서, 필터 생성부(460)는 상기 구조 인자들의 각각의 변화 방향 및 상기 잔차 이미지들의 각 픽셀 값의 변화 방향 사이의 상관 관계를 인덱스화하는 방식으로 상기 픽셀들의 민감도들을 결정할 수 있다. 필터 생성부(460)는 상기 민감도들에 기초하여 상기 픽셀들을 그룹화하여 상기 구조 인자들에 각각 상응하는 구조 인자 필터들(FLT)을 상기 구조 분석 모델로서 제공할 수 있다.
분할 이미지 생성부(470)는 구조 인자 필터들(FLT)에 기초하여 실측 이미지(MIMG)를 필터링하여 상기 구조 인자들에 각각 상응하는 분할 이미지들(DIMG)을 생성할 수 있다.
머신 러닝/딥 러닝 엔진(480)은 분할 이미지들(DIMG)의 각각에 기초하여 상기 반도체 구조물의 상기 구조 인자들의 각각을 분석할 수 있다. 머신 러닝/딥 러닝 엔진(480)은 상기 구조 인자들의 각각의 변화에 따라 변화하는 복수의 시뮬레이션 이미지들(SIMG)에 대한 머신 러닝 또는 딥 러닝을 통하여 상기 구조 분석 모델에 상응하는 학습 모듈을 생성하고, 상기 학습 모듈을 기초하여 상기 반도체 구조물을 분석할 수 있다.
주요 성분 분석부(490)는 시뮬레이션 이미지들(SIMG)에 대한 주요 성분 분석(principal component analysis)를 통해 특징 벡터(FVEC)를 추출할 수 있다. 주요 성분 분석부(490)는 특징 벡터(FVEC)를 실측 이미지(MIMG)에 적용하여 보정 이미지를 생성하고, 상기 보정 이미지에 기초하여 상기 반도체 구조물을 분석할 수 있다.
이하, 홀 구조물 및 상기 홀 구조물의 구조 인자들을 예로 들어 본 발명을 설명한다. 본 발명의 실시예들은 이러한 홀 구조물에만 한정되는 것은 아니며, 다양한 반도체 구조물의 분석에도 유사하게 적용될 수 있음을 이해할 수 있을 것이다.
도 4는 반도체 구조물 및 상기 반도체 구조물의 구조 인자들의 일 예를 나타내는 도면이다.
도 4는 수직형 낸드 플래시의 채널 홀과 같은 홀 구조물(CH_HL)의 단면도를 나타낸다. 도 4에 도시된 바와 같이, 일반적으로 홀 구조물(CH_HL)은 공정 제약상 하부로 내려갈수록 홀의 단면이 감소하게 된다. 예를 들어, 전술한 구조 인자들은 홀의 깊이에 따른 임계 치수들을 나타내는 구조 인자들(TCD, SSL2, MCD, GSL), 홀 구조물(CH_HL)이 수직 방향(Z)에 대해서 기울어진 정도를 나타내는 구조 인자(Tilt-X) 등을 포함할 수 있다. 홀 구조물(CH_HL)의 상부로부터 X-선이 조사되고 홀 구조물(CH_HL)에 의한 산란광이 하부로 출사된다.
도 5는 도 4의 반도체 구조물의 이상적인 구조에 대한 X-선 산란에 의한 시뮬레이션 이미지의 일 예를 나타내는 도면이고, 도 6a 내지 6d는 도 4의 이상적인 구조에 상응하는 구조 인자 필터들을 적용한 분할 이미지들을 나타내는 도면들이다.
도 5에는 이미지를 형성하는 픽셀들의 전체 인텐서티를 반영한 이상적인 구조에 대한 이미지가 도시되어 있다. 전술한 바와 같이, 민감도들에 기초하여 상기 픽셀들을 그룹화하여 상기 구조 인자들에 각각 상응하는 구조 인자 필터들이 제공될 수 있고, 도 6a 내지 6d에는 구조 인자들(TCD, MCD, SSL2, Tilt-X)의 각각에 상응하는 구조 인자 필터들을 도 5의 이미지에 적용하여 생성되는 분할 이미지들이 도시되어 있다. 구조 분석의 경우에는 동일한 구조 인자 필터들을 실제의 홀 구조물에 대한 실측 이미지(MIMG)에 적용하여 분할 이미지들을 생성하고, 상기 분할 이미지들에 기초하여 실제의 홀 구조물의 속성을 분석할 수 있다.
도 7은 프레임 이미지를 형성하는 픽셀들의 일 예를 나타내는 도면이고, 도 8a 및 8b는 구조 인자 필터들의 일 예를 나타내는 도면들이다.
도 7에는 설명 및 도시의 편의상 64개의 픽셀들(P11~P88)로 이루어진 프레임 이미지(RF)가 도시되어 있으나, 픽셀들의 개수는 이에 한정되지 않으며, 픽셀들의 개수가 증가할수록 분석의 정밀도가 증가할 수 있다.
도 8a 및 8b는 서로 다른 2개의 구조 인자들에 상응하는 제1 구조 인자 필터(FLT1) 및 제2 구조 인자 필터(FLT2)를 예시적으로 보여준다. 일 실시예에서, 도 8a 및 8b에 예시된 바와 같이, 상응하는 구조 인자에 대한 민감도가 상대적으로 큰 픽셀에는 1의 값을 부여하고 상대적으로 작은 픽셀에는 0의 값을 부여하는 방식으로 구조 인자 필터들(FLT1, FLT2)을 생성할 수 있다. 예를 들어, 전술한 잔차 이미지들(RIMG)을 이용하여 민감도를 수치화한 후에 상기 수치화된 값이 기준 값보다 큰 픽셀에는 1의 값을 부여하고 상기 수치화된 값이 기준 값보다 작은 픽셀에는 0의 값을 부여할 수 있다.
도 9는 실측 이미지의 일 예를 나타내는 도면이고, 도 10a 및 10b는 도 8a 및 8b의 구조 인자 필터들에 기초하여 도 9의 실측 이미지를 필터링하여 생성되는 분할 이미지들을 나타내는 도면들이다.
도 9에는 실측 이미지(MIMG1)의 예시적인 픽셀 값들이 도시되어 있고, 도 10a 및 10b에는 분 실측 이미지(MIMG1)에 구조 인자 필터들(FLT1, FLT2)을 각각 적용하여 필터리한 분할 이미지들(DIMG1)의 픽셀 값들이 도시되어 있다. 실측 이미지(MIMG1)의 픽셀 값들 및 제1 구조 인자 필터(FLT1)의 픽셀 값들을 픽셀 단위로 곱하여 제1 분할 이미지(DIMG1)의 픽셀 값들을 각각 구할 수 있다. 마찬가지로, 실측 이미지(MIMG1)의 픽셀 값들 및 제2 구조 인자 필터(FLT2)의 픽셀 값들을 픽셀 단위로 곱하여 제2 분할 이미지(DIMG2)의 픽셀 값들을 각각 구할 수 있다. 이와 같이, 상응하는 구조 인자에 민감한 픽셀 값들에 기초하여 분석을 수행함으로써, 분석의 정밀도를 향상시킬 수 있다.
도 11은 구조 인자 필터의 일 예를 나타내는 도면이고, 도 12는 도 11의 구조 인자 필터에 기초하여 도 9의 실측 이미지를 필터링하여 생성되는 분할 이미지를 나타내는 도면이다.
도 10a의 구조 인자 필터(FLT1)가 0 또는 1의 픽셀 값을 갖는 것과 비교하여, 도 11의 구조 인자 필터(FLT1')는 민감도를 세분화한 픽셀 값을 갖는다. 즉 도 11의 구조 인자 필터(FLT1')는 픽셀 값이 클수록 민감도가 더 큰 것을 나타낸다. 도 11에는 설명의 편의상 픽셀 값을 가중치들에 해당하는 0, 1, 2 또는 3의 정수로 표현하였으나, 민감도는 정수뿐만 아니라 임의의 양의 실수로 더욱 세밀하게 표현될 수도 있다. 실측 이미지(MIMG1)의 픽셀 값들 및 구조 인자 필터(FLT1')의 픽셀 값들을 픽셀 단위로 곱하여 민감도를 나타내는 가중치를 적용한 분할 이미지(DIMG2')의 픽셀 값들을 각각 구할 수 있다.
도 13 및 14는 본 발명의 일 실시예에 따른 주요 성분 분석을 설명하기 위한 도면들이다.
도 13에 도시된 바와 같이, 구조 인자 필터들의 생성 및 ML/DL 분석법에 사용할 이미지의 전처리 방법으로 주요 성분 분석(PCA, Principal Component Analysis)방법을 통해 특징 벡터의 값을 추출하여 예측 정확성을 높일 수 있다. 실험의 예로서, 도 14는 VNAND 제품에서 서로 다른 50개의 TCD 이론치를 이용한 PCA 계수 행렬(coefficient matrix) 분석 결과를 나타낸다. 0번째 주성분 (principal component)(PC0)에서 TCD 변화에 대해 가장 민감하며 높은 차원의 주성분(PC1~PC4)일수록 TCD 변화에 덜 민감함을 확인할 수 있다. 이를 활용하여 XCD의 특징 벡터(feature vector) 값을 추출해 낼 수 있다.
도 15a 내지 15d는 본 발명의 실시예들에 따른 반도체 구조 분석에 따른 예시적인 분석 결과들을 나타내는 도면들이다.
도 15a 내지 15d는 반도체 웨이퍼를 복수의 영역들로 분할하여 구조 인자들(SSL2 CD, MCD, GSL CD, TILT-XT)에 대하여 전술한 바와 같은 분석 방법을 적용한 결과를 나타낸다. 도 15a 내지 15d의 분석 결과에 의해 웨이퍼의 고 중심(center high) 및 에지 경사(edge tilt)의 열화 경향을 확인할 수 있다.
도 16a 및 16b는 본 발명의 실시예들에 따른 분석 방법에 이용되는 머신 러닝 또는 딥 러닝 신경망 구조의 예를 설명하기 위한 도면들이다.
도 16a를 참조하면, 일반적인 신경망의 네트워크 구조는 입력 레이어(IL), 복수의 히든 레이어들(HL1, HL2, ..., HLn) 및 출력 레이어(OL)를 포함할 수 있다.
입력 레이어(IL)는 i(i는 자연수)개의 입력 노드들(x1, x2, ..., xi)을 포함할 수 있고, 길이가 i인 벡터 입력 데이터(IDAT)가 각 입력 노드에 입력될 수 있다.
복수의 히든 레이어들(HL1, HL2, ..., HLn)은 n(n은 자연수)개의 히든 레이어들을 포함하며, 히든 노드들(h11, h12, h13, ..., h1m, h21, h22, h23, ..., h2m, hn1, hn2, hn3, ..., hnm)을 포함할 수 있다. 예를 들어, 히든 레이어(HL1)는 m(m은 자연수)개의 히든 노드들(h11, h12, h13, ..., h1m)을 포함할 수 있고, 히든 레이어(HL2)는 m개의 히든 노드들(h21, h22, h23, ..., h2m)을 포함할 수 있으며, 히든 레이어(HLn)는 m개의 히든 노드들(hn1, hn2, hn3, ..., hnm)을 포함할 수 있다.
출력 레이어(OL)는 분류할 클래스에 대응하는 j(j는 자연수)개의 출력 노드들(y1, y2, ..., yj)을 포함할 수 있고, 입력 데이터(IDAT)에 대하여 각 클래스 별로 결과(예를 들어, 점수 또는 class score)를 출력할 수 있다. 출력 레이어(OL)는 fully connected 레이어라고 부를 수 있으며, 예를 들어 입력 데이터(IDAT)가 자동차에 대응할 확률을 수치로 나타낼 수 있다.
도 16a에 도시된 네트워크 구조는, 두 개의 노드들 사이에 직선으로 도시된 노드들 간의 연결(branch)과, 도시되지는 않았지만 각 연결에서 사용되는 가중치(weight) 값들을 포함할 수 있다. 이 때, 하나의 레이어 내의 노드들 간에는 연결이 되지 않을 수 있고, 서로 다른 레이어들에 포함되는 노드들은 완전하게 혹은 부분적으로 연결될 수 있다.
도 16a의 각 노드(예를 들어, h11)는 이전 노드(예를 들어, x1)의 출력을 입력 받아 연산할 수 있고, 연산 결과를 이후 노드(예를 들어, h21)에 출력할 수 있다. 이 때, 각 노드는 입력된 값을 특정 함수, 예를 들어 비선형 함수에 적용하여 출력할 값을 연산할 수 있다.
일반적으로 신경망의 네트워크 구조는 미리 결정되어 있으며, 노드들 간의 연결에 따른 가중치들은 이미 어떤 클래스에 속할지 정답이 알려진 데이터를 이용하여 적절한 값을 산정할 수 있다. 이와 같이 이미 정답이 알려진 데이터들을 '학습 데이터'라고 하고, 가중치를 결정하는 과정을 '학습'이라고 할 수 있다. 또한, 독립적으로 학습이 가능한 구조와 가중치의 묶음을 '모델'이라고 가정하고, 가중치가 결정된 모델이 입력 데이터가 어느 클래스에 속할지를 예측하여 그 예측값을 출력하는 것을 '테스트' 과정이라고 한다.
한편, 도 16a에 도시된 일반적인 신경망은 각 노드(예를 들어, h11)가 앞쪽 레이어(previous layer)(예를 들어, IL)의 모든 노드들(예를 들어, x1, x2, ..., xi)과 연결되어 있어, 입력 데이터(IDAT)가 영상(또는 음성)인 경우에 영상의 크기가 증가할수록 필요한 가중치의 개수가 기하급수적으로 증가하며, 따라서 영상을 다루기에 적절하지 않을 수 있다. 이에 따라, 신경망에 필터 기술을 병합하여, 신경망이 2차원 영상을 잘 습득할 수 있도록 구현된 컨볼루션(convolutional) 신경망이 연구되고 있다.
도 16b를 참조하면, 컨볼루션 신경망의 네트워크 구조는 복수의 레이어들(CONV1, RELU1, CONV2, RELU2, POOL1, CONV3, RELU3, CONV4, RELU4, POOL2, CONV5, RELU5, CONV6, RELU6, POOL3, FC)을 포함할 수 있다.
일반적인 신경망과 다르게, 컨볼루션 신경망의 각 레이어는 가로(또는 폭, width), 세로(또는 높이, height), 깊이(depth)의 3개의 차원을 가질 수 있다. 이에 따라, 각 레이어에 입력되는 데이터 또한 가로, 세로, 깊이의 3개의 차원을 가지는 볼륨 데이터일 수 있다. 예를 들어, 도 16b에서 입력 영상이 가로 32, 세로 32의 크기를 가지고 세 개의 컬러 채널(R, G, B)을 가지는 경우에, 상기 입력 영상에 대응하는 입력 데이터(IDAT)는 32*32*3의 크기를 가질 수 있다. 도 16b의 입력 데이터(IDAT)는 입력 볼륨 데이터 또는 입력 액티베이션 볼륨(activation volume)이라 부를 수 있다.
컨볼루션 레이어들(CONV1, CONV2, CONV3, CONV4, CONV5, CONV6)은 입력에 대한 컨볼루션 연산을 수행할 수 있다. 영상 처리에서 컨볼루션이란 가중치를 갖는 마스크를 이용하여 데이터를 처리하는 것을 의미할 수 있으며, 입력 값과 마스크의 가중치를 곱한 후에 그 합을 출력 값으로 정하는 것을 나타낼 수 있다. 이 때, 마스크를 필터(filter), 윈도우(window) 또는 커널(kernel)이라고 부를 수 있다.
구체적으로, 각 컨볼루션 레이어의 파라미터들은 일련의 학습 가능한 필터들로 이루어져 있을 수 있다. 각 필터는 가로/세로 차원으로는 각 레이어의 전체 크기보다 작지만 깊이 차원으로는 각 레이어의 전체 깊이를 아우를 수 있다. 예를 들어, 각 필터를 입력 볼륨의 가로/세로 차원으로 슬라이딩(정확히는 convolve) 시키며 필터와 입력의 요소들 사이의 내적 연산(dot product)을 수행하여 2차원의 액티베이션 맵(activation map)을 생성할 수 있고, 이러한 액티베이션 맵을 깊이 차원을 따라 쌓아서 출력 볼륨을 생성할 수 있다. 예를 들어, 컨볼루션 레이어(CONV1)가 32*32*3의 크기의 입력 볼륨 데이터(IDAT)에 네 개의 필터들을 제로 패딩(zero-padding)과 함께 적용하면, 컨볼루션 레이어(CONV1)의 출력 볼륨은 32*32*12의 크기를 가질 수 있다 (즉, 깊이 증가).
RELU 레이어들(RELU1, RELU2, RELU3, RELU4, RELU5, RELU6)은 입력에 대한 정정 선형 유닛 연산을 수행할 수 있다. 예를 들어, 정정 선형 유닛 연산은 max(0, x)와 같이 음수에 대해서만 0으로 처리하는 함수를 나타낼 수 있다. 예를 들어, RELU 레이어(RELU1)가 컨볼루션 레이어(CONV1)로부터 제공된 32*32*12의 크기의 입력 볼륨에 정정 선형 유닛 연산을 수행하면, RELU 레이어(RELU1)의 출력 볼륨은 32*32*12의 크기를 가질 수 있다 (즉, 볼륨 유지).
풀링 레이어들(POOL1, POOL2, POOL3)은 입력 볼륨의 가로/세로 차원에 대해 다운 샘플링을 수행할 수 있다. 예를 들어, 2*2 필터를 적용하는 경우에 2*2 영역의 네 개의 입력들을 하나의 출력으로 변환할 수 있다. 구체적으로, 2*2 최대 값 풀링과 같이 2*2 영역의 네 개의 입력들 중 최대 값을 선택하거나, 2*2 평균 값 풀링과 같이 2*2 영역의 네 개의 입력들의 평균 값을 연산할 수 있다. 예를 들어, 풀링 레이어(POOL1)가 32*32*12의 크기의 입력 볼륨에 2*2 필터를 적용하면, 풀링 레이어(POOL1)의 출력 볼륨은 16*16*12의 크기를 가질 수 있다 (즉, 가로/세로 감소, 깊이 유지, 볼륨 감소).
일반적으로 컨볼루션 신경망에서는 하나의 컨볼루션 레이어(예를 들어, CONV1)와 하나의 RELU 레이어(예를 들어, RELU1)가 한 쌍을 형성할 수 있고, 컨볼루션/RELU 레이어들의 쌍이 반복 배치될 수 있으며, 컨볼루션/RELU 레이어들의 쌍이 반복 배치되는 중간 중간에 풀링 레이어를 삽입함으로써, 영상을 줄여나가면서 영상의 특징을 추출할 수 있다.
출력 레이어 또는 fully connected 레이어(FC)는 입력 볼륨 데이터(IDAT)에 대하여 각 클래스 별로 결과를 출력할 수 있다. 예를 들어, 컨볼루션 및 서브 샘플링을 반복 수행함에 따라 2차원 영상에 대응하는 입력 볼륨 데이터(IDAT)가 1차원 행렬(또는 벡터)로 변환될 수 있다. 예를 들어, fully connected 레이어(FC)는 입력 볼륨 데이터(IDAT)가 자동차(CAR), 트럭(TRUCK), 비행기(AIRPLANE), 배(SHIP), 말(HORSE)에 대응할 확률을 수치로 나타낼 수 있다.
한편, 도시하지는 않았으나, 컨볼루션 신경망에 포함되는 레이어들의 종류 및 개수는 실시예에 따라서 다양하게 변경될 수 있다. 또한, 도시하지는 않았으나, 실시예에 따라서 컨볼루션 신경망은 예측된 결과인 점수(score) 값을 확률 값으로 변환하는 Softmax 레이어, 바이어스(bias)를 추가하는 Bias add 레이어 등을 더 포함할 수 있다.
도 17은 본 발명의 전체적인 개요를 나타내는 도면이다.
종래의 모델링에 기초한 방법에 따른 오차를 줄이기 위하여 모델링 시뮬레이션(modeling simulation) 작업을 하지 않고, 측정 이미지 정보만을 활용하여 이미지를 구성하고 있는 X-선 간섭무늬(fringe)를 구조 인자 또는 변수(parameter)별로 수치화 분석을 하게 되면, 특정 구조의 변화를 예상할 수 있으며, 더 적은 가정과 계산을 통해 정확한 구조정보를 알아낼 수 있게 된다. 또한 이미지 수치화 분석에 더불어 머신 러닝/딥 러닝(ML/DL, Machine-Learning/Deep-Learning) 측정 기술을 이용할 경우 측정 오차를 더욱 최소화 하여 정확한 구조예측을 할 수 있다.
예측 이상적 구조(ideal image)를 다수 생성한 후 예측 구조를 Y 인자로 하여 머신 러닝/딥 러닝(ML/DL, Machine-Learning/Deep-Learning)을 통해 예측 엔진(engine)을 확보할 수 있다. 실제 측정할 시료를 이용한 실측 이미지를 ML/DL 엔진을 통해 계산 후 구조를 예측한다. 이상적 구조와 실제 구조와의 차이로 인한 오차를 보정하기 위해 최종 TEM 등과 같은 파괴 분석 방법을 통하여 오프셋 적용 등을 수행함으로써 통하여 상기 이상적인 구조와 실제 구조의 차이로 인한 오차를 보정할 수 있다.
반도체 구조물의 X-선 산란 신호의 이미지를 ML/DL를 통해 구조 예측 모델을 생성할 수 있다. 일 실시예에서, 시뮬레이션에 기반한 이론적 이미지의 변화 방향을 학습한 후, 실측 이미지에 이를 적용하여 구조를 예측할 수 있다. 변화하는 이론적 이미지들 사이의 잔차 이미지들을 구하고, 상기 잔차 이미지들에 기초하여 ML/DL 수행 한 후에, 실측 이미지 적용하여 구조를 예측할 수 있다. 한편, 전술한 바와 같은 주요 성분 분석(PCA)을 통해 고유의 특징 벡터를 추출하여 이 값을 이용한 ML/DL 수행 후, 실측 이미지에 적용하여 구조를 예측할 수 있다.
이상 설명한 바와 같이, 본 발명의 실시예들에 따른 반도체 구조의 분석 방법 및 장치는 모델링 기반의 종래 방법과 비교하여, X-선 산란 및 이미지 자체의 분석을 통하여 비파괴 반도체 구조 분석을 할 수 있고, 개발 기간 및 비용을 감소하면서 반도체 구조의 측정 및 분석 시간을 감소할 수 있다.
해당 기술 분야의 숙련된 당업자는 본 발명의 실시예들이 시스템, 방법, 컴퓨터로 판독 가능한 매체에 저장된 컴퓨터로 판독 가능한 프로그램 코드를 포함하는 제품 등의 형태로 구현될 수 있음을 이해할 것이다. 상기 컴퓨터로 판독 가능한 프로그램 코드는 다양한 컴퓨터 또는 다른 데이터 처리 장치의 프로세서로 제공될 수 있다. 상기 컴퓨터로 판독 가능한 매체는 컴퓨터로 판독 가능한 신호 매체 또는 컴퓨터로 판독 가능한 기록 매체일 수 있다. 상기 컴퓨터로 판독 가능한 기록 매체는 명령어 실행 시스템, 장비 또는 장치 내에 또는 이들과 접속되어 프로그램을 저장하거나 포함할 수 있는 임의의 유형적인 매체일 수 있다.
본 발명의 실시예들은 반도체 설계 및 제조 공정에 시스템에 유용하게 이용될 수 있다. 특히 본 발명의 실시예들은 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive; SSD), 임베디드 멀티미디어 카드(eMMC, embedded multimedia card), 유니버셜 플래시 스토리지(UFS, universal flash storage), 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular phone), 스마트폰(smart phone), MP3 플레이어, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(internet of things;) 기기, IoE(internet of everything:) 기기, e-북(e-book), VR(virtual reality) 기기, AR(augmented reality) 기기 등과 같은 전자 기기의 설계 및 제조 공정에 더욱 유용하게 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 반도체 구조물의 이상적인 구조에 대한 X-선 산란에 의한 시뮬레이션 이미지에 기초하여 상기 반도체 구조물의 하나 이상의 구조 인자들에 상응하는 구조 분석 모델을 생성하는 단계;
    상기 반도체 구조물에 대한 X-선 산란에 의한 실측 이미지를 제공하는 단계; 및
    상기 구조 분석 모델에 기초하여 상기 실측 이미지를 상기 구조 인자들 별로 분할하여 상기 반도체 구조물을 분석하는 단계를 포함하는 단계를 포함하는 반도체 구조의 분석 방법.
  2. 제1 항에 있어서,
    상기 구조 분석 모델을 생성하는 단계는,
    이미지를 형성하는 픽셀들에 대하여, 상기 구조 인자들의 각각의 변화에 따른 상기 픽셀들의 민감도들을 결정하는 단계; 및
    상기 민감도들에 기초하여 상기 픽셀들을 그룹화하여 상기 구조 인자들에 각각 상응하는 구조 인자 필터들을 상기 구조 분석 모델로서 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 구조의 분석 방법.
  3. 제2 항에 있어서,
    상기 픽셀들의 민감도들을 결정하는 단계는,
    상기 구조 인자들의 각각의 변화에 따라 변화하는 복수의 시뮬레이션 이미지들을 제공하는 단계;
    상기 복수의 시뮬레이션 이미지들의 잔차 이미지들을 계산하는 단계; 및
    상기 잔차 이미지들에 기초하여 상기 픽셀들의 민감도들을 결정하는 단계를 포함하는 것을 특징으로 하는 반도체 구조의 분석 방법.
  4. 제3 항에 있어서,
    상기 구조 인자들의 각각의 변화 방향 및 상기 잔차 이미지들의 각 픽셀 값의 변화 방향 사이의 상관 관계를 인덱스화하는 것을 특징으로 하는 반도체 구조의 분석 방법.
  5. 제2 항에 있어서,
    상기 반도체 구조물을 분석하는 단계는,
    상기 구조 인자 필터들에 기초하여 상기 실측 이미지를 필터링하여 상기 구조 인자들에 각각 상응하는 분할 이미지들을 생성하는 단계; 및
    상기 분할 이미지들의 각각에 기초하여 상기 반도체 구조물의 상기 구조 인자들의 각각을 분석하는 단계를 포함하는 것을 특징으로 하는 반도체 구조의 분석 방법.
  6. 제1 항에 있어서,
    상기 구조 분석 모델을 생성하는 단계는,
    상기 시뮬레이션 이미지들에 대한 주요 성분 분석(principal component analysis)을 통해 특징 벡터를 추출하는 단계를 포함하는 것을 특징으로 하는 반도체 구조의 분석 방법.
  7. 제6 항에 있어서,
    상기 반도체 구조물을 분석하는 단계는,
    상기 특징 벡터를 상기 실측 이미지에 적용하여 보정 이미지를 생성하는 단계; 및
    상기 보정 이미지에 기초하여 상기 반도체 구조물을 분석하는 단계를 포함하는 것을 특징으로 하는 반도체 구조의 분석 방법.
  8. 제1 항에 있어서,
    상기 반도체 구조물을 분석하는 단계는,
    상기 구조 인자들의 각각의 변화에 따라 변화하는 복수의 시뮬레이션 이미지들을 제공하는 단계;
    상기 복수의 시뮬레이션 이미지들에 대한 머신 러닝 또는 딥 러닝을 통하여 상기 구조 분석 모델에 상응하는 학습 모듈을 생성하는 단계; 및
    상기 학습 모듈에 기초하여 상기 반도체 구조물을 분석하는 단계를 포함하는 것을 특징으로 하는 반도체 구조의 분석 방법.
  9. 제1 항에 있어서,
    파괴 분석 방법을 통하여 상기 이상적인 구조와 실제 구조의 차이로 인한 오차를 보정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 구조의 분석 방법.
  10. X-선 발생 장치;
    반도체 구조물에 대한 X-선 산란에 의한 실측 이미지를 제공하는 검출 장치; 및
    반도체 구조물의 이상적인 구조에 대한 X-선 산란에 의한 시뮬레이션 이미지에 기초하여 상기 반도체 구조물의 하나 이상의 구조 인자들에 상응하는 구조 분석 모델을 생성하고, 상기 구조 분석 모델에 기초하여 상기 실측 이미지를 상기 구조 인자들 별로 분할하여 상기 반도체 구조물을 분석하는 컴퓨팅 시스템을 포함하는 반도체 구조의 분석 시스템.
KR1020190056314A 2019-05-14 2019-05-14 반도체 구조의 분석 방법 및 분석 시스템 KR20200131545A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190056314A KR20200131545A (ko) 2019-05-14 2019-05-14 반도체 구조의 분석 방법 및 분석 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190056314A KR20200131545A (ko) 2019-05-14 2019-05-14 반도체 구조의 분석 방법 및 분석 시스템

Publications (1)

Publication Number Publication Date
KR20200131545A true KR20200131545A (ko) 2020-11-24

Family

ID=73679671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190056314A KR20200131545A (ko) 2019-05-14 2019-05-14 반도체 구조의 분석 방법 및 분석 시스템

Country Status (1)

Country Link
KR (1) KR20200131545A (ko)

Similar Documents

Publication Publication Date Title
US11313816B2 (en) Full beam metrology for x-ray scatterometry systems
US10352695B2 (en) X-ray scatterometry metrology for high aspect ratio structures
US9494535B2 (en) Scatterometry-based imaging and critical dimension metrology
TWI703653B (zh) 基於模型之單一參數量測
TWI798248B (zh) 在計量量測中之機器學習
CN101331378B (zh) 在光学计量中为重复结构选择单位元配置
JP6924261B2 (ja) パターニングされたウェハの特性評価のためのハイブリッド計量
CN107532945A (zh) 用于倾斜装置设计的计量目标设计
CN104583872A (zh) 用于组合式x-射线及光学计量的模型建立及分析引擎
TW202104841A (zh) 用於結合x射線度量資料集合以改良參數評估之方法及系統
KR20090023248A (ko) 광학 계측에서 근사 및 정밀 회절 모델을 이용하여 구조물의 프로파일 파라미터들을 결정하는 방법
KR20210013600A (ko) 포토리소그래피 프로세스의 요소의 결함의 알려지지 않은 효과를 평가하기 위한 방법 및 장치
TW202132771A (zh) 基於軟性x射線散射測量之覆蓋測量方法及系統
US11610297B2 (en) Tomography based semiconductor measurements using simplified models
Wang et al. Measuring complex refractive index through deep-learning-enabled optical reflectometry
JP7268156B2 (ja) 大量生産工程監視用に疎結合された検査及び計測システム
US8560270B2 (en) Rational approximation and continued-fraction approximation approaches for computation efficiency of diffraction signals
CN107533020B (zh) 计算上高效的基于x射线的叠盖测量系统与方法
KR20200131545A (ko) 반도체 구조의 분석 방법 및 분석 시스템
CN113348358B (zh) 用于大量生产过程监视的宽松耦合检验及计量系统
US20240060914A1 (en) Methods And Systems For X-Ray Scatterometry Measurements Employing A Machine Learning Based Electromagnetic Response Model
KR102567843B1 (ko) 다층 박막 구조물의 두께 분석 시스템 및 방법
US20240027374A1 (en) Analysis of X-ray Scatterometry Data using Deep Learning

Legal Events

Date Code Title Description
A201 Request for examination