KR20200130011A - 메모리 컨트롤러 및 그 동작 방법 - Google Patents

메모리 컨트롤러 및 그 동작 방법 Download PDF

Info

Publication number
KR20200130011A
KR20200130011A KR1020190055275A KR20190055275A KR20200130011A KR 20200130011 A KR20200130011 A KR 20200130011A KR 1020190055275 A KR1020190055275 A KR 1020190055275A KR 20190055275 A KR20190055275 A KR 20190055275A KR 20200130011 A KR20200130011 A KR 20200130011A
Authority
KR
South Korea
Prior art keywords
power consumption
power
commands
power mode
command
Prior art date
Application number
KR1020190055275A
Other languages
English (en)
Inventor
정상훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190055275A priority Critical patent/KR20200130011A/ko
Priority to CN201911413180.5A priority patent/CN111913655A/zh
Priority to US16/734,282 priority patent/US11036426B2/en
Publication of KR20200130011A publication Critical patent/KR20200130011A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로 장치의 한계 전력 소모량을 기초로 커맨드의 지연 여부 및 지연 시간을 결정하는 메모리 컨트롤러는, 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 호스트로부터 수신된 요청들의 수를 카운트하여 카운트값을 생성하고, 상기 카운트값이 미리 설정된 기준값과 일치하면, 상기 카운트값의 생성 시점부터 상기 카운트값이 상기 기준값과 일치하는 시점까지의 기간인 도달 기간을 계산하는 요청 카운터, 복수의 전력 모드들 중 상기 도달 기간을 기초로 상기 메모리 장치와 상기 메모리 컨트롤러에 대응하는 최적 전력 모드를 결정하는 전력 모드 설정부 및 상기 최적 전력 모드를 기초로 상기 메모리 장치가 상기 호스트로부터 수신된 요청들에 각각 대응하는 동작을 수행하기 위한 커맨드들의 출력 시점을 결정하는 커맨드 제어부를 포함한다.

Description

메모리 컨트롤러 및 그 동작 방법{MEMORY CONTROLLER AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 메모리 컨트롤러 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터를 저장하는 장치에 따라, 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치와 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.
저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치에 데이터를 저장하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리와 불휘발성 메모리로 구분될 수 있다. 여기서 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
본 발명의 실시 예는 저장 장치의 한계 전력 소모량을 기초로 커맨드의 지연 여부 및 지연 시간을 결정하는 메모리 컨트롤러 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 컨트롤러는, 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 호스트로부터 수신된 요청들의 수를 카운트하여 카운트값을 생성하고, 상기 카운트값이 미리 설정된 기준값과 일치하면, 상기 카운트값의 생성 시점부터 상기 카운트값이 상기 기준값과 일치하는 시점까지의 기간인 도달 기간을 계산하는 요청 카운터, 복수의 전력 모드들 중 상기 도달 기간을 기초로 상기 메모리 장치와 상기 메모리 컨트롤러에 대응하는 최적 전력 모드를 결정하는 전력 모드 설정부 및 상기 최적 전력 모드를 기초로 상기 메모리 장치가 상기 호스트로부터 수신된 요청들에 각각 대응하는 동작을 수행하기 위한 커맨드들의 출력 시점을 결정하는 커맨드 제어부를 포함한다.
본 발명의 실시 예에 따른 메모리 컨트롤러는, 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 호스트로부터 상기 메모리 장치 및 메모리 컨트롤러의 최적 전력 모드를 결정하기 위한 전력 모드 설정 요청을 수신하고 상기 전력 모드 설정 요청을 기초로 상기 최적 전력 모드를 결정하는 전력 모드 설정부 및 상기 최적 전력 모드를 기초로 상기 메모리 장치가 상기 호스트로부터 수신된 요청들에 각각 대응하는 동작을 수행하기 위한 커맨드들의 출력 시점을 결정하는 커맨드 제어부를 포함한다.
본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법은, 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서, 호스트로부터 요청들을 수신하는 단계, 상기 호스트로부터 수신된 요청들의 수를 카운트하여 카운트값을 생성하는 단계, 상기 카운트값의 생성 시점부터 상기 카운트값이 미리 설정된 기준값과 일치하는 시점까지의 기간인 도달 기간을 계산하는 단계, 복수의 전력 모드들 중 상기 도달 기간을 기초로 상기 메모리 장치와 상기 메모리 컨트롤러에 대응하는 최적 전력 모드를 결정하는 단계 및 상기 최적 전력 모드를 기초로 상기 메모리 장치가 상기 호스트로부터 수신된 요청들에 각각 대응하는 동작을 수행하기 위한 커맨드들의 출력 시점을 결정하는 단계를 포함한다.
본 기술에 따르면, 저장 장치의 한계 전력 소모량을 기초로 커맨드의 지연 여부 및 지연 시간을 결정하는 메모리 컨트롤러 및 그 동작 방법이 제공된다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 블록도이다.
도 3은 도 1의 메모리 장치에 포함된 복수의 다이들을 설명하기 위한 도면이다.
도 4는 도 1의 메모리 컨트롤러의 구성의 일 실시 예를 설명하기 위한 도면이다.
도 5는 도 1의 메모리 컨트롤러의 구성의 다른 실시 예를 설명하기 위한 도면이다.
도 6은 도 4 및 도 5의 전력 모드 설정부에 포함된 전력 모드 테이블을 설명하기 위한 도면이다.
도 7은 도 4 및 도 5의 커맨드 제어부의 구성을 설명하기 위한 도면이다.
도 8은 도 7의 한계 전력 관리 테이블에 포함된 한계 전력 소모량을 설명하기 위한 도면이다.
도 9는 하나의 커맨드를 수행하는데 소모된 전력 소모량을 세분화한 도면이다.
도 10은 중간 전력 모드에서 커맨드를 수행할 때 소모되는 전력 소모량을 나타낸 도면이다.
도 11은 도 10의 (b)를 지연시켰을 때 소모되는 전력 소모량을 나타낸 도면이다.
도 12는 도 10의 (a)를 지연시켰을 때 소모되는 소모량을 나타낸 도면이다.
도 13은 도 10의 (a) 및 (b)를 지연시켰을 때 소모되는 최대 전력 소모량을 나타낸 도면이다.
도 14는 합산된 전력 소모량이 한계 전력 소모량을 초과할 때 커맨드의 지연을 나타낸 도면이다.
도 15는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 16은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 17은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 18은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 19는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 20은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 21은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 22는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(mulTIMEdia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어할 수 있다.
저장 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 요청 카운터(210)를 포함할 수 있다. 요청 카운터(210)는 호스트(300)로부터 수신된 요청들을 카운트 할 수 있다. 즉, 호스트(300)로부터 요청(Request)을 수신할 때 마다 요청(Request)을 수신한 횟수를 카운트할 수 있다. 호스트(300)로부터 수신되는 요청들은 각각 프로그램 요청, 리드 요청 및 소거 요청 중 하나일 수 있다.
요청 카운터(210)는 호스트(300)로부터 수신된 요청들의 수를 카운트하여 카운트값을 생성할 수 있다. 요청 카운터(210)는 호스트(300)로부터 요청을 수신할 때 마다 카운트값을 “1”만큼 증가시킬 수 있다. 즉, 요청 카운터(210)는 호스트(300)로부터 요청을 수신할 때 마다 카운트값을 누적하여 증가시킬 수 있다.
카운트값이 미리 설정된 기준값과 일치할 때, 요청 카운터(210)는 도달 기간을 계산할 수 있다. 도달 기간은 카운트값의 생성 시점부터 카운트값이 기준값과 일치하는 시점까지의 기간일 수 있다. 도달 기간을 기초로 메모리 장치(100) 및 메모리 컨트롤러(200)에서 소모될 수 있는 전력 소모량이 결정될 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 전력 모드 설정부(220)를 포함할 수 있다. 전력 모드 설정부(220)는 도달 기간을 기초로 복수의 전력 모드들 중 메모리 장치(100)와 메모리 컨트롤러(200)의 최적 전력 모드를 결정할 수 있다. 복수의 전력 모드들은 한계 전력 소모량을 결정하는 메모리 장치(100)와 메모리 컨트롤러(200)의 전력 모드일 수 있다. 즉, 전력 모드 설정부(220)는 메모리 장치(100) 및 메모리 컨트롤러(200)가 최적으로 동작할 수 있는 최적의 전력 모드를 결정할 수 있다. 전력 모드에 따라, 메모리 장치(100) 및 메모리 컨트롤러(200)에서 소모될 수 있는 최대 전력 소모량이 결정될 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 커맨드 제어부(230)를 포함할 수 있다. 커맨드 제어부(230)는 호스트(300)로부터 요청(Request)을 수신할 수 있다. 커맨드 제어부(230)는 호스트(300)로부터 수신된 요청(Request)에 대응하는 동작을 수행하기 위해 커맨드(CMD)를 메모리 장치(100)로 출력할 수 있다.
커맨드 제어부(230)는 전력 모드를 기초로 커맨드들의 출력 시점을 결정할 수 있다. 커맨드들은 호스트(300)로부터 수신된 요청들에 각각 대응하는 동작들의 수행을 지시할 수 있다. 즉, 커맨드 제어부(230)는 호스트로부터 수신된 요청들에 각각 대응하는 동작을 수행하기 위한 커맨드들의 출력 시점을 결정할 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
실시 예에서, 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장 층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치(100)는 물론, 전하 저장 층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
실시 예에서, 메모리 장치(100)에 포함된 각각의 메모리 셀들은 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC)로 구성될 수 있다. 또는 메모리 장치(100)에 포함된 각각의 메모리 셀들은 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 따라, 설정된 동작 전압으로 프로그램 동작 또는 소거 동작을 수행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(Logical Block Address, LBA)를 입력 받고, 논리 블록 어드레스(LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다. 또한 메모리 컨트롤러(200)는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 간의 맵핑(mapping) 관계를 구성하는 맵핑 정보를 버퍼 메모리에 저장할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 블록 어드레스(Physical Block Address, PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MulTIMEdia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 블록도이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(125)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결되고, 비트 라인들(BL1~BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성(nonvolatile) 메모리 셀들이다.
메모리 셀 어레이(110)에 포함된 복수의 메모리 셀들은 그 용도에 따라 복수의 블록들로 구분되어 사용될 수 있다. 메모리 장치(100)를 제어하기 위해서 필요한 다양한 설정 정보들인 시스템 정보은 복수의 블록들에 저장될 수 있다.
제 1 내지 제 z 메모리 블록들(BLK1~BLKz) 각각은 복수의 셀 스트링들을 포함한다. 제 1 내지 제 m 셀 스트링들은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다. 제 1 내지 제 m 셀 스트링들 각각은 드레인 선택 트랜지스터, 직렬 연결된 복수의 메모리 셀들 및 소스 선택 트랜지스터를 포함한다. 드레인 선택 트랜지스터(DST)는 드레인 선택 라인(DSL)에 연결된다. 제 1 내지 제 n 메모리 셀들은 각각 제 1 내지 제 n 워드 라인들에 연결된다. 소스 선택 트랜지스터(SST)는 소스 선택 라인(SSL)에 연결된다. 드레인 선택 트랜지스터(DST)의 드레인 측은 해당 비트 라인에 연결된다. 제 1 내지 제 m 셀 스트링들의 드레인 선택 트랜지스터들은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다. 소스 선택 트랜지스터(SST)의 소스 측은 공통 소스 라인(CSL)에 연결된다. 실시 예로서, 공통 소스 라인(CSL)은 제 1 내지 제 z 메모리 블록들(BLK1~BLKz)에 공통 연결될 수 있다. 드레인 선택 라인(DSL), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL)은 행 라인들(RL)에 포함된다. 드레인 선택 라인(DSL), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL)은 어드레스 디코더(121)에 의해 제어된다. 공통 소스 라인(CSL)은 제어 로직(125)에 의해 제어된다. 제 1 내지 제 m 비트 라인들(BL1~BLm)은 읽기 및 쓰기 회로(123)에 의해 제어된다.
주변 회로(120)는 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 제어 로직(125)을 포함한다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(121)는 제어 로직(125)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(125)을 통해 어드레스(ADDR)를 수신한다.
실시 예로서, 메모리 장치(100)의 프로그램 동작 및 읽기 동작은 페이지 단위로 수행된다.
프로그램 및 읽기 동작 시에, 제어 로직(125)이 수신한 어드레스(ADDR)는 블록 어드레스 및 행 어드레스를 포함할 것이다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록을 선택한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 행 어드레스에 따라 전압 발생기(122)로부터 제공받은 전압들을 행 라인들(RL)에 인가하여 선택된 메모리 블록의 하나의 워드 라인을 선택한다.
소거 동작 시에 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택한다. 소거 동작은 하나의 메모리 블록 전체 또는 일부에 대해서 수행될 수 있다.
부분 소거 동작 시에 어드레스(ADDR)는 블록 및 행 어드레스들을 포함할 것이다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록을 선택한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스들을 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 행 어드레스들에 따라 전압 발생기(122)로부터 제공받은 전압들을 행 라인들(RL)들에 인가하여 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택한다.
실시 예로서, 어드레스 디코더(121)는 블록 디코더, 워드라인 디코더 및 어드레스 버퍼 등을 포함할 수 있다.
전압 발생기(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 전압 발생기(122)는 제어 로직(125)의 제어에 응답하여 동작한다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 발생기(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 예를 들면, 전압 발생기(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(125)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다. 생성된 복수의 전압들은 어드레스 디코더(121)에 의해 선택된 워드 라인들에 인가된다.
프로그램 동작 시에, 전압 발생기(122)는 고전압의 프로그램 펄스 및 프로그램 펄스보다 낮은 패스 펄스를 생성할 것이다. 읽기 동작 시에, 전압 발생기(122)는 리드전압 및 리드전압보다 높은 패스전압을 생성할 것이다. 소거 동작 시에, 전압 발생기(122)는 소거 전압을 생성할 것이다.
읽기 및 쓰기 회로(123)는 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직(125)의 제어에 응답하여 동작한다.
제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터를 통신한다. 프로그램 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트 라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다. 프로그램 검증 동작 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트 라인들(BL1~BLm)을 통해 페이지 데이터를 읽는다.
읽기 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트 라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 데이터 입출력 회로(124)로 출력한다. 소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트 라인들(BL)을 플로팅(floating) 시킬 수 있다.
실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(125)의 제어에 응답하여 동작한다. 프로그램 시에, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다.
제어 로직(125)은 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)에 연결된다. 제어 로직(125)은 메모리 장치(100)의 전반적인 동작을 제어할 수 있다. 제어 로직(125)은 외부 컨트롤러로부터 커맨드(CMD) 및 어드레스(ADDR)를 수신한다. 제어 로직(125)은 커맨드(CMD)에 응답하여 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)를 제어하도록 구성된다.
도 3은 도 1의 메모리 장치에 포함된 복수의 다이들을 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 장치(100)는 제1 내지 제4 다이(DIE1~4)를 포함할 수 있다. 제1 내지 제4 다이(DIE1~4)는 각각 제1 내지 제4 채널(CH1~4)을 통해 메모리 컨트롤러(200)와 연결될 수 있다. 제1 내지 제4 다이(DIE1~4)는 각각 복수의 플레인들을 포함할 수 있다. 복수의 플레인들은 각각 복수의 메모리 블록들을 포함할 수 있다. 복수의 메모리 블록들은 각각 복수의 페이지들을 포함할 수 있다.
도 3의 메모리 장치(100)는 제1 내지 제4 다이(DIE1~4)를 포함하지만, 다른 실시 예에서, 메모리 장치(100)는 더 많은 다이들을 포함할 수 있다.
실시 예에서, 메모리 장치(100)는 복수의 다이들을 포함할 수 있다. 복수의 다이들에 독립적으로 동작들이 수행될 수 있다. 메모리 컨트롤러(200)는 채널을 통해 제1 내지 제4 다이(DIE1~4)에 수행되는 동작을 독립적으로 제어할 수 있다.
구체적으로, 메모리 컨트롤러(200)는 제1 채널(CH1)을 통해 제1 다이(DIE1)를, 제2 채널(CH2)을 통해 제2 다이(DIE2)를, 제3 채널(CH3)을 통해 제3 다이(DIE3)를, 제4 채널(CH4)을 통해 제4 다이(DIE4)를 제어할 수 있다. 따라서, 메모리 컨트롤러(200)는 제1 내지 제4 다이(DIE1~4)에 동작이 수행되도록 각 채널을 통해 커맨드(CMD), 어드레스 및 데이터를 제1 내지 제4 다이(DIE1~4)에 출력할 수 있다. 제1 내지 제4 채널(CH1~4)을 통해 수신된 커맨드(CMD), 어드레스 및 데이터를 기초로 제1 내지 제4 다이(DIE1~4)에 동작이 수행될 수 있다. 제1 내지 제4 다이(DIE1~4)에 수행되는 동작은 프로그램(쓰기) 동작, 리드(읽기) 동작 또는 소거 동작일 수 있다. 제1 내지 제4 다이(DIE1~4)의 데이터들은 제1 내지 제4 채널(CH1~4)을 통해 메모리 컨트롤러(200)로 전송될 수 있다.
메모리 컨트롤러(200)의 제어에 따라 복수의 다이들에 동작이 수행되는 경우, 전력이 소모될 수 있다. 메모리 장치(100) 및 메모리 컨트롤러(200)에서 소모되는 최대 전력 소모량인 한계 전력 소모량(Limit Power Consumption, LPC)은 미리 설정될 수 있다.
제1 내지 제4 다이(DIE1~4)에서 동작이 수행될 때 소모되는 전력 소모량은 한계 전력 소모량(LPC)을 초과할 수 없다. 따라서, 제1 내지 제4 다이(DIE1~4)에서 수행되는 동작은 한계 전력 소모량(LPC)을 초과하여 수행될 수 없다.
종래에는 복수의 다이들에 소모되는 전력량이 한계 전력 소모량(LPC)을 초과하지 않고, 일정량 이하로 유지되도록 하여 저장 장치의 안정성이 확보되었다. 즉, 저장 장치의 한계 전력 소모량(LPC)이 높게 설정될 수 있음에도 불구하고, 저장 장치의 안정성 확보를 위해, 한계 전력 소모량(LPC)이 고정되어 있었다. 한계 전력 소모량(LPC)이 고정되어 있어, 저장 장치에는 한계 전력 소모량(LPC) 보다 높은 전력량이 소모될 수 없었다. 즉, 사용자의 전력 소모량이 큼에도 불구하고 한계 전력 소모량(LPC)이 낮아, 동작을 수행하는데 소모되는 시간이 길어지게 되었다. 따라서, 사용자의 전력 사용 패턴에 따라 한계 전력 소모량(LPC)을 변경할 필요가 있다.
본 발명에서는 사용자의 전력 소모량을 기초로 메모리 장치(100) 및 메모리 컨트롤러(200)의 한계 전력 소모량(LPC)을 결정하고, 메모리 장치(100) 및 메모리 컨트롤러(200)에 소모되는 전력 소모량이 한계 전력 소모량(LPC)을 초과하는 경우 커맨드(CMD)의 지연 여부 및 지연 시간을 결정하는 방법을 개시한다.
도 4는 도 1의 메모리 컨트롤러의 구성의 일 실시 예를 설명하기 위한 도면이다.
도 4를 참조하면, 도 4의 메모리 컨트롤러(200)는 요청 카운터(210), 전력 모드 설정부(220) 및 커맨드 제어부(230)를 포함할 수 있다.
요청 카운터(210)는 호스트(300)로부터 수신된 요청(Request)을 카운트할 수 있다. 호스트(300)로부터 수신된 요청(Request)은 프로그램(쓰기) 요청, 리드(읽기) 요청 또는 소거 요청일 수 있다. 요청 카운터(210)는 호스트(300)로부터 수신된 요청(Request)을 카운트하여 카운트값을 생성할 수 있다. 카운트값은 누적되어 생성될 수 있다.
실시 예에서, 요청 카운터(210)는 호스트(300)로부터 복수의 요청(Request)들을 수신할 수 있다. 따라서, 요청 카운터(210)는 호스트(300)로부터 요청(Request)을 수신할 때 마다 “1” 증가된 카운트값을 생성할 수 있다.
구체적으로, 호스트(300)로부터 요청(Request)을 수신하기 전까지, 카운트값은 디폴트값인 “0”일 수 있다. 이 후, 요청 카운터(210)가 호스트(300)로부터 요청(Request)을 수신하면, 요청 카운터(210)는 호스트(300)로부터 수신된 요청(Request)을 카운트하여 “1”인 카운트값을 생성할 수 있다. 다시 요청 카운터(210)가 호스트(300)로부터 요청(Request)을 수신하면, 요청 카운터(210)는 “1”이 증가된 “2”인 카운트값을 생성할 수 있다.
요청 카운터(210)는 미리 설정된 기준값을 포함할 수 있다. 미리 설정된 기준값은 사용자의 전력 소모량의 패턴을 결정하는 값일 수 있다. 요청 카운터(210)가 카운트한 카운트값은 미리 설정된 기준값과 일치할 수 있다. 그러나, 사용자 별로 요청 카운터(210)가 카운트한 카운트값 및 미리 설정된 기준값이 일치되는 시점이 다를 수 있다. 즉, 사용자 별로 카운트값의 생성 시점부터 카운트값이 미리 설정된 기준값과 일치하는 시점까지의 기간인 도달 기간(ARV_PERIOD)이 다를 수 있다.
사용자 별로 도달 기간(ARV_PERIOD)이 다르기 때문에 메모리 장치(100) 및 메모리 컨트롤러(200)에서 소모될 수 있는 한계 전력 소모량(LPC)은 서로 다르게 설정될 필요가 있다. 도달 기간(ARV_PERIOD)은 사용자의 전력 소모량 패턴을 의미할 수 있다. 즉, 도달 기간(ARV_PERIOD)이 짧은 사용자의 경우, 사용자의 전력 소모량은 클 수 있다. 반대로 도달 기간(ARV_PERIOD)이 긴 사용자의 경우, 사용자의 전력 소모량은 작을 수 있다. 따라서, 도달 기간(ARV_PERIOD)이 짧은 사용자의 한계 전력 소모량(LPC)은 크게, 도달 기간(ARV_PERIOD)이 긴 사용자의 한계 전력 소모량(LPC)은 작게 설정될 필요가 있다.
요청 카운터(210)가 카운트한 카운트값이 미리 설정된 기준값과 일치하면, 요청 카운터(210)는 도달 기간(ARV_PERIOD)을 계산할 수 있다. 도달 기간(ARV_PERIOD)은 카운트값의 생성 시점부터 카운트값이 기준값과 일치하는 시점까지의 기간일 수 있다. 요청 카운터(210)는 계산된 도달 기간(ARV_PERIOD)을 전력 모드 설정부(220)에 제공할 수 있다.
전력 모드 설정부(220)는 도달 기간(ARV_PERIOD)을 기초로 메모리 장치(100) 및 메모리 컨트롤러(200)의 전력 모드를 결정할 수 있다. 구체적으로, 전력 모드 설정부(220)는 요청 카운터(210)로부터 도달 기간(ARV_PERIOD)을 수신할 수 있다. 전력 모드 설정부(220)는 도달 기간(ARV_PERIOD)에 대응하는 전력 모드를 메모리 장치(100) 및 메모리 컨트롤러(200)의 전력 모드로 결정할 수 있다.
전력 모드 설정부(220)는 복수의 전력 모드들 각각에 대해 대응하는 도달 기간(ARV_PERIOD)이 속하는 구간 및 메모리 장치(100)와 메모리 컨트롤러(200)에서 최대로 소모될 수 있는 전력 소모량인 한계 전력 소모량이 저장되어 있는 전력 모드 테이블을 포함할 수 있다. 전력 모드 설정부(220)가 결정한 전력 모드는 전력 모드 테이블에 포함된 복수의 전력 모드들 중 어느 하나일 수 있다. 구체적으로, 전력 모드 설정부(220)는 전력 요청 카운터(210)로부터 수신된 도달 기간(ARV_PERIOD)이 속하는 구간에 대응하는 전력 모드를 메모리 장치(100) 및 메모리 컨트롤러(200)의 최적 전력 모드로 결정할 수 있다.
전력 모드를 기초로, 메모리 장치(100) 및 메모리 컨트롤러(200)에서 최대로 소모될 수 있는 전력 소모량인 한계 전력 소모량(LPC)이 결정될 수 있다.
실시 예에서, 도달 기간(ARV_PERIOD)이 길수록, 전력 모드 설정부(220)는 더 작은 전력 소모량을 한계 전력 소모량(LPC)으로 결정하는 전력 모드를 메모리 장치(100) 및 메모리 컨트롤러(200)의 최적 전력 모드로 결정할 수 있다. 반대로, 도달 기간(ARV_PERIOD)이 짧을수록, 전력 모드 설정부(220)는 더 큰 전력 소모량을 한계 전력 소모량(LPC)으로 결정하는 전력 모드를 메모리 장치(100) 및 메모리 컨트롤러(200)의 최적 전력 모드로 결정할 수 있다.
전력 모드 설정부(220)는 메모리 장치(100) 및 메모리 컨트롤러(200)의 전력 모드를 결정한 후, 전력 모드 설정 정보(PMSET_INF)를 커맨드 제어부(230)에 제공할 수 있다. 전력 모드 설정 정보(PMSET_INF)는 전력 모드 설정부(220)가 결정한 전력 모드에 관한 정보를 포함할 수 있다.
커맨드 제어부(230)는 전력 모드 설정 정보(PMSET_INF)를 기초로 커맨드(CMD)를 출력할 수 있다. 구체적으로, 커맨드 제어부(230)는 호스트(300)로부터 요청(Request)을 수신하고, 요청(Request)에 대응하는 동작을 수행하기 위해 커맨드(CMD)를 메모리 장치(100)로 출력할 수 있다. 이 때, 커맨드 제어부(230)는 커맨드 출력 시점의 지연 여부 및 지연 시점을 결정할 수 있다.
실시 예에서, 호스트(300)로부터 수신되는 요청(Request)에 대응하는 동작을 수행하기 위해, 전력이 소모될 수 있다. 호스트(300)로부터 수신되는 요청(Request)은 메모리 장치(100)에 포함된 복수의 다이들 중 어느 하나에 대한 요청 또는 복수의 다이들 중 적어도 둘 이상에 대한 요청일 수 있다. 호스트(300)로부터 수신되는 요청들이 많을수록, 전력 소모량이 클 수 있다.
커맨드 제어부(230)는 전력 모드 설정 정보(PMSET_INF)를 기초로 메모리 장치(100) 및 메모리 컨트롤러(200)의 한계 전력 소모량(LPC)을 결정할 수 있다. 즉, 커맨드 제어부(230)는 전력 모드에 대응하는 한계 전력 소모량(Limit Power Consumption, LPC)을 결정할 수 있다.
한계 전력 소모량(LPC)이 결정되면, 커맨드 제어부(230)는 호스트(300)로부터 수신된 요청(Request)에 대응하는 동작들을 수행하기 위해 소모되는 전력 소모량을 합산할 수 있다. 즉, 커맨드 제어부(230)는 메모리 장치(100)가 커맨드들을 수행하는데 소모되는 전력 소모량을 합산할 수 있다. 메모리 장치(100)가 커맨드들을 수행하는데 소모되는 전력 소모량을 합산한 값은 합산된 전력 소모량일 수 있다.
합산된 전력 소모량과 한계 전력 소모량(LPC)을 비교하여, 커맨드 제어부(230)는 커맨드(CMD)의 출력 시점, 즉 커맨드(CMD)의 지연 여부 및 지연 시간을 결정할 수 있다. 합산된 전력 소모량이 한계 전력 소모량(LPC) 보다 작거나 같으면, 커맨드 제어부(230)는 커맨드를 지연시키지 않을 수 있다. 그러나, 합산된 전력 소모량이 한계 전력 소모량(LPC) 보다 크면, 메모리 장치(100)에 수행되는 커맨드들 중 어느 하나가 지연될 수 있다. 커맨드의 지연 시간은 합산된 전력 소모량 중 한계 전력 소모량(LPC)을 초과하지 않도록 하는 최소의 시간으로 결정될 수 있다.
커맨드 제어부(230)의 구성 및 커맨드(CMD)의 지연 여부 및 지연 시간에 대해서는 도 7을 통해 보다 상세히 설명하도록 한다.
도 5는 도 1의 메모리 컨트롤러의 구성의 다른 실시 예를 설명하기 위한 도면이다.
도 4 및 도 5를 참조하면, 도 5의 메모리 컨트롤러(200)는 전력 모드 설정부(220) 및 커맨드 제어부(230)를 포함할 수 있다. 도 5에서, 메모리 컨트롤러(200)의 구성 중 요청 카운터(210)는 생략된 것으로 가정한다.
전력 모드 설정부(220)는 호스트(300)로부터 전력 모드 설정 요청(PMSET_REQ)을 수신할 수 있다. 전력 모드 설정 요청(PMSET_REQ)은 메모리 장치(100) 및 메모리 컨트롤러(200)의 전력 모드의 설정을 위한 요청일 수 있다.
메모리 장치(100) 및 메모리 컨트롤러(200)의 전력 모드는 호스트(300)의 전력 모드 설정 요청(PMSET_REQ)에 따라 설정될 수 있다. 즉, 도 4의 도달 기간(ARV_PERIOD)과 관계없이 호스트(300)의 전력 모드 설정 요청(PMSET_REQ)에 따라 메모리 장치(100) 및 메모리 컨트롤러(200)의 전력 모드가 설정될 수 있다. 전력 모드에 따라, 메모리 장치(100) 및 메모리 컨트롤러(200)에서 소모될 수 있는 최대 전력 소모량이 결정될 수 있다.
실시 예에서, 전력 모드 설정부(220)는 복수의 도달 기간들에 각각 대응하는 전력 모드들에 관한 전력 모드 테이블을 포함할 수 있다. 그러나, 도 5에서, 도달 기간(ARV_PERIOD)과 관계없이 호스트(300)의 전력 모드 설정 요청(PMSET_REQ)에 따라 전력 모드가 결정되므로, 전력 모드 설정부(220)는 호스트(300)의 전력 모드 테이블에 포함된 전력 모드들 중 전력 모드 설정 요청(PMSET_REQ)에 대응하는 전력 모드를 메모리 장치(100) 및 메모리 컨트롤러(200)의 최적 전력 모드로 결정할 수 있다.
실시 예에서, 전력 모드 설정부(220)는 호스트(300)로부터 전력 모드 설정 요청(PMSET_REQ)을 수신하여 최적 전력 모드를 설정할 수 있다. 전력 모드 설정부(220)가 설정한 전력 모드에 기초하여, 메모리 장치(100) 및 메모리 컨트롤러(200)에서 소모될 수 있는 최대 전력 소모량, 즉 한계 전력 소모량(Limit Power Consumption, LPC)이 결정될 수 있다.
호스트(300)의 전력 모드 설정 요청(PMSET_REQ)에 따라 전력 모드가 설정되면, 전력 모드 설정부(220)는 설정된 전력 모드에 관한 정보를 포함하는 전력 모드 설정 정보(PMSET_INF)를 커맨드 제어부(230)에 제공할 수 있다.
커맨드 제어부(230)는 전력 모드 설정 정보(PMSET_INF)를 기초로 커맨드(CMD)를 출력할 수 있다. 구체적으로, 커맨드 제어부(230)는 호스트(300)로부터 요청(Request)을 수신하고, 요청(Request)에 대응하는 동작을 수행하기 위해 커맨드(CMD)를 메모리 장치(100)로 출력할 수 있다. 이 때, 커맨드 제어부(230)는 커맨드 출력 시점의 지연 여부 및 지연 시점을 결정할 수 있다.
커맨드 제어부(230)의 동작은 도 4의 커맨드 제어부(230)의 동작과 동일하다. 즉, 커맨드 제어부(230)는 전력 모드 설정 정보(PMSET_INF)를 기초로 전력 모드에 대응하는 한계 전력 소모량(LPC)을 결정하고, 한계 전력 소모량(LPC)이 결정되면, 메모리 장치(100)가 커맨드들을 수행하는데 소모되는 전력 소모량을 합산한 합산된 전력 소모량과 한계 전력 소모량(LPC)을 비교하여 커맨드(CMD)의 지연 여부 및 지연 시간을 결정할 수 있다.
도 6은 도 4 및 도 5의 전력 모드 설정부에 포함된 전력 모드 테이블을 설명하기 위한 도면이다.
도 6을 참조하면, 전력 모드 설정부(220)는 전력 모드 테이블을 포함할 수 있다.
도 6의 제1 열은 도달 기간(ARV_PERIOD)을 나타낸다. 도달 기간(ARV_PERIOD)은 요청 카운터(210)가 카운트한 카운트값의 생성 시점부터 카운트값이 미리 설정된 기준값과 일치하는 시점까지의 기간일 수 있다. 도달 기간(ARV_PERIOD)은 요청 카운터(210)에서 생성되어 전력 모드 설정부(220)에 제공될 수 있다.
도 6의 제2 열은 전력 모드(POWER MODE)를 나타낸다. 전력 모드(POWER MODE)에 따라, 메모리 장치(100) 및 메모리 컨트롤러(200)에서 소모될 수 있는 최대 전력 소모량(Peak Power Consumption, PPC)이 결정될 수 있다.
실시 예에서, 복수의 도달 기간들에 각각 대응하는 전력 모드(POWER MODE)들에 관한 정보가 전력 모드 테이블에 포함될 수 있다. 즉, 복수의 전력 모드들 각각에 대응하는 도달 기간이 속하는 구간 및 메모리 장치와 메모리 컨트롤러에서 최대로 소모될 수 있는 전력 소모량인 한계 전력 소모량이 전력 모드 테이블에 저장될 수 있다. 전력 모드 테이블에 포함된 전력 모드들 중 어느 하나가 메모리 장치(100) 및 메모리 컨트롤러(200)의 최적 전력 모드로 결정될 수 있다.
실시 예에서, 도달 기간(ARV_PERIOD)은 3개의 구간 중 어느 하나의 구간에 속할 수 있다. 다른 실시 예에서, 전력 모드 테이블에 더 많은 수의 구간들이 포함될 수 있다. 즉, 전력 모드 설정부(220)는 도달 기간(ARV_PERIOD)을 세분화하여 전력 모드를 결정할 수 있다.
도달 기간(ARV_PERIOD)이 속하는 구간에 따라 메모리 장치(100) 및 메모리 컨트롤러(200)의 전력 모드(POWER MODE)가 결정될 수 있다.
실시 예에서, 도달 기간(ARV_PERIOD)이 D1 보다 작거나 같은 경우, 전력 모드(POWER MODE)는 최대 전력 모드(MAX_MODE)로 결정될 수 있다. 즉, 도달 기간(ARV_PERIOD)이 짧다는 것은, 사용자가 많은 전력 소모량을 소모하는 것을 의미할 수 있다. 따라서, 메모리 장치(100)에 많은 수의 커맨드들이 수행되도록, 한계 전력 소모량(Limit Power Consumption, LPC)이 높게 설정될 수 있다. 결과적으로, 도달 기간(ARV_PERIOD)이 짧을수록, 전력 모드 설정부(220)는 더 큰 전력 소모량을 한계 전력 소모량(LPC)으로 설정하기 위한 전력 모드(POWER MODE)를 메모리 장치(100) 및 메모리 컨트롤러(200)의 전력 모드로 결정할 수 있다.
전력 모드 설정부(220)가 최대 전력 모드(MAX_MODE)로 전력 모드를 설정하는 경우, 메모리 장치(100)에는 많은 수의 커맨드들이 수행될 수 있다. 즉, 메모리 장치(100)에 포함된 복수의 다이들에 커맨드들이 동시에 수행될 수 있다. 또는 메모리 장치(100)에 많은 수의 커맨드들이 지연 없이 수행될 수 있다.
실시 예에서, 도달 기간(ARV_PERIOD)이 D2 보다 큰 경우, 전력 모드는 최소 전력 모드(MIN_MODE)로 결정될 수 있다. 즉, 도달 기간(ARV_PERIOD)이 길다는 것은, 사용자가 적은 전력 소모량을 소모하는 것을 의미할 수 있다. 따라서, 메모리 장치(100)에 적은 수의 커맨드들이 수행되도록, 한계 전력 소모량(LPC)이 낮게 설정될 수 있다. 결과적으로, 도달 기간(ARV_PERIOD)이 길수록, 전력 모드 설정부(220)는 더 작은 전력 소모량을 한계 전력 소모량(LPC)으로 설정하기 위한 전력 모드를 메모리 장치(100) 및 메모리 컨트롤러(200)의 전력 모드로 결정할 수 있다.
전력 모드 설정부(220)가 최소 전력 모드(MIN_MODE)로 전력 모드를 설정하는 경우, 메모리 장치(100)에는 적은 수의 커맨드들이 수행될 수 있다. 즉, 메모리 장치(100)에 포함된 복수의 다이들 중 일부에만 커맨드들이 수행될 수 있다. 또는 메모리 장치(100)에 수행되는 커맨드들이 지연되어 수행될 수 있다.
실시 예에서, 도달 기간(ARV_PERIOD)이 D1 보다 크고 D2 보다 작거나 같은 경우, 전력 모드는 중간 전력 모드(MID_MODE)로 결정될 수 있다. 중간 전력 모드(MID_MODE)로 전력 모드가 결정되면, 한계 전력 소모량(LPC)은 최소 전력 모드(MIN_MODE)일 때 보다 크고, 최대 전력 모드(MAX_MODE)일 때 보다 작게 설정될 수 있다.
실시 예에서, 전력 모드 테이블에 포함된 구간들 및 각 구간들에 대응하는 전력 모드의 수는 다양할 수 있다. 즉, 도달 기간(ARV_PERIOD)이 속하는 구간 및 전력 모드는 세분화될 수 있다.
도 7은 도 4 및 도 5의 커맨드 제어부의 구성을 설명하기 위한 도면이다.
도 7을 참조하면, 커맨드 제어부(230)는 한계 전력 관리 테이블(231), 커맨드 지연 결정부(233) 및 커맨드 출력부(235)를 포함할 수 있다.
실시 예에서, 한계 전력 관리 테이블(231)은 한계 전력 소모량(Limit Power Consumption, LPC)에 관한 정보를 포함할 수 있다. 한계 전력 관리 테이블(231)은 도 4 및 도 5의 메모리 컨트롤러(200)에 포함된 전력 모드 설정부(220)가 결정한 전력 모드(POWER MODE)에 대응하는 한계 전력 소모량(LPC)에 관한 정보를 포함할 수 있다. 한계 전력 관리 테이블(231)에는 다양한 전력 모드에 대응하는 한계 전력 소모량(LPC)에 관한 정보가 포함될 수 있다.
커맨드 지연 결정부(233)는 호스트(300)로부터 요청(Request)을 수신할 수 있다. 호스트(300)로부터 수신되는 요청(Request)은 프로그램 요청, 리드 요청 또는 소거 요청일 수 있다. 커맨드 지연 결정부(233)는 요청(Request)에 대응하는 동작을 수행하기 위한 커맨드(CMD)의 지연 여부를 결정할 수 있다. 커맨드 지연 결정부(233)는 전력 모드 및 한계 전력 소모량(LPC)을 기초로 커맨드(CMD)의 지연 여부를 결정할 수 있다.
커맨드 지연 결정부(233)는 전력 모드 설정부(220)로부터 전력 모드 설정 정보(PMSET_INF)를 수신할 수 있다. 전력 모드 설정 정보(PMSET_INF)는 전력 모드 설정부(220)가 결정한 전력 모드에 관한 정보를 포함할 수 있다. 전력 모드는 메모리 장치(100) 및 메모리 컨트롤러(200)에 소모되는 최대 전력 소모량(PPC)을 결정할 수 있다.
구체적으로, 커맨드 지연 결정부(233)는 전력 모드 설정 정보(PMSET_INF)를 기초로 한계 전력 소모량 요청(LPC_REQ)을 한계 전력 관리 테이블(231)에 제공할 수 있다. 한계 전력 소모량(LPC)은 메모리 장치(100) 및 메모리 컨트롤러(200)에서 최대로 소모될 수 있는 전력 소모량일 수 있다. 한계 전력 관리 테이블(231)에 포함된 한계 전력 소모량(LPC)들 중 전력 모드에 대응하는 한계 전력 소모량(LPC)이 커맨드 지연 결정부(233)에 제공될 수 있다.
커맨드 지연 결정부(233)는 한계 전력 소모량(LPC)에 따라 커맨드들 중 적어도 하나의 지연 여부 및 지연 시간에 관한 지연 정보(DELAY_INF)를 생성할 수 있다.
구체적으로, 커맨드 지연 결정부(233)는 한계 전력 소모량(LPC) 및 합산된 전력 소모량을 비교할 수 있다. 합산된 전력 소모량은 요청(Request)에 대응하는 동작에 관한 커맨드들을 수행하는데 소모되는 전력 소모량 중 최대로 소모되는 전력 소모량들을 합산한 소모량일 수 있다. 커맨드 지연 결정부(233)는 한계 전력 소모량(LPC) 및 합산된 전력 소모량을 비교하여, 커맨드(CMD)들 중 적어도 하나의 지연 여부 및 지연 시간을 결정할 수 있다.
실시 예에서, 커맨드들을 수행하는데 소모되는 전력 소모량들 중 최대 전력 소모량들을 합산한 합산된 전력 소모량이 한계 전력 소모량(LPC) 보다 작거나 같으면, 커맨드 지연 결정부(233)는 커맨드들을 모두 수행할 것을 결정할 수 있다. 반대로 합산된 전력 소모량이 한계 전력 소모량(LPC) 보다 크면, 커맨드 지연 결정부(233)는 커맨드들 중 적어도 하나를 지연할 것을 결정할 수 있다.
실시 예에서, 합산된 전력 소모량이 한계 전력 소모량(LPC)을 초과하면, 한계 전력 소모량(LPC)을 넘지 않도록 커맨드들 중 적어도 하나가 지연될 수 있다. 따라서, 커맨드 지연 결정부(233)는 커맨드들 중 하나를 지연 시키는 것으로 가정하고, 지연 시간 별로 합산된 전력 소모량을 결정할 수 있다.
실시 예에서, 지연 시간 별로 결정된 합산된 전력 소모량이 모두 한계 전력 소모량(LPC)을 초과하는 경우, 커맨드 지연 결정부(233)는 커맨드들 중 하나를 더 지연 시키는 것으로 결정할 수 있다. 이 후, 커맨드 지연 결정부(233)는 두 개의 커맨드를 지연 시키는 것으로 가정하고, 지연 시간 별로 합산된 전력 소모량을 결정할 수 있다.
실시 예에서, 지연 시간 별로 결정된 합산된 전력 소모량이 한계 전력 소모량(LPC)을 초과하는 않는 경우, 지연 시간 별로 결정된 합산된 전력 소모량 중 한계 전력 소모량(LPC)을 초과하지 않도록 하는 최소의 지연 시간을 결정할 수 있다. 즉, 한계 전력 소모량(LPC)을 초과하지 않는 범위 내에서, 최대한 커맨드가 빨리 수행되도록 하여, 동작 속도가 증가할 수 있다.
커맨드 지연 결정부(233)는 지연 정보(DELAY_INF)를 생성할 수 있다. 커맨드 지연 결정부(233)가 커맨드들을 지연시키지 않기로 결정한 경우, 커맨드 지연 결정부(233)는 커맨드들을 지연시키지 않는다는 정보를 포함하는 지연 정보(DELAY_INF)를 생성할 수 있다. 반대로 커맨드 지연 결정부(233)가 커맨드들 중 적어도 하나를 지연 시키기로 결정한 경우, 커맨드 지연 결정부(233)는 커맨드들의 지연 여부 및 지연 시간에 관한 정보를 포함하는 지연 정보(DELAY_INF)를 생성할 수 있다.
커맨드 지연 결정부(233)는 지연 정보(DELAY_INF)를 커맨드 출력부(235)에 제공할 수 있다.
커맨드 출력부(235)는 지연 정보(DELAY_INF)를 기초로 커맨드(CMD)를 메모리 장치(100)로 출력할 수 있다.
구체적으로, 지연 정보(DELAY_INF)에 커맨드들을 지연시키지 않는다는 정보가 포함된 경우, 커맨드 출력부(235)는 커맨드들을 동시에 출력할 수 있다. 커맨드 출력부(235)가 출력하는 커맨드들은 각각 채널을 통해 복수의 다이들 중 어느 하나에 출력될 수 있다.
반대로, 지연 정보(DELAY_INF)에 커맨드들을 지연시킨다는 정보 및 지연 시간에 관한 정보가 포함된 경우, 커맨드 출력부(235)는 커맨드들 중 적어도 하나를 지연시켜 출력할 수 있다.
도 8은 도 7의 한계 전력 관리 테이블에 포함된 한계 전력 소모량을 설명하기 위한 도면이다.
도 8을 참조하면, 도 8의 제1 열은 전력 모드(POWER MODE)를 나타내고, 제2 열은 한계 전력 소모량(LIMIT POWER CONSUMPTION, LPC)을 나타낸다. 제1 열의 전력 모드(POWER MODE)에 따라, 메모리 장치(100) 및 메모리 컨트롤러(200)에서 소모될 수 있는 최대 전력 소모량, 즉 한계 전력 소모량(LPC)이 결정될 수 있다.
도 8에서, 제1 한계 전력 소모량(LPC1)은 제2 한계 전력 소모량(LPC2) 보다 크고, 제2 한계 전력 소모량(LPC2)은 제3 한계 전력 소모량(LPC3) 보다 큰 것으로 가정한다.
실시 예에서, 전력 모드는 최대 전력 모드(MAX_MODE), 중간 전력 모드(MID_MODE) 및 최소 전력 모드(MIN_MODE) 중 어느 하나일 수 있다. 전력 모드는 도달 기간(ARV_PERIOD)에 따라 결정될 수 있다. 도달 기간(ARV_PERIOD)은 요청 카운터(210)가 카운트한 카운트값이 미리 설정된 기준값과 일치할 때 계산될 수 있다. 도달 기간(ARV_PERIOD)은 카운트값의 생성 시점부터 카운트값이 기준값과 일치하는 시점까지의 기간일 수 있다.
전력 모드는 도 6의 전력 모드 테이블에 포함된 전력 모드들 중 어느 하나일 수 있다. 따라서, 도달 기간(ARV_PERIOD)이 세분화되어, 전력 모드 테이블에 더 많은 수의 구간들이 존재하는 경우, 전력 모드는 더 많은 구간들에 대응하는 전력 모드들 중 어느 하나로 결정될 수 있다.
실시 예에서, 전력 모드가 최대 전력 모드(MAX_MODE)로 결정되는 경우, 한계 전력 소모량(LPC)은 제1 한계 전력 소모량(LPC1)으로 결정될 수 있다.
구체적으로, 도달 기간(ARV_PERIOD)이 짧게 계산될 때, 전력 모드(POWER MODE)는 최대 전력 모드(MAX_MODE)로 결정될 수 있다. 도달 기간(ARV_PERIOD)이 짧게 계산되면, 메모리 장치(100) 및 메모리 컨트롤러(200)에서 최대로 소모될 수 있는 전력 소모량, 즉 한계 전력 소모량(LPC)이 높게 설정될 필요가 있다.
도달 기간(ARV_PERIOD)이 짧다는 것은 메모리 장치(100) 및 메모리 컨트롤러(200)에서 소모되는 전력 소모량이 많다는 것을 의미하므로, 한계 전력 소모량(LPC)이 높게 설정될 필요가 있다. 한계 전력 소모량(LPC)이 높게 설정되면, 메모리 장치(100) 및 메모리 컨트롤러(200)에서 소모될 수 있는 전력 소모량이 커지므로, 동작 속도가 향상되고, 동작을 수행하는데 소모되는 시간이 감소될 수 있다.
한계 전력 소모량(LPC)이 높게 설정될 필요가 있는 경우, 전력 모드(POWER MODE)는 최대 전력 모드(MAX_MODE)로 결정될 수 있다. 전력 모드가 최대 전력 모드(MAX_MODE)로 결정되면, 최대 전력 모드(MAX_MODE)에 대응하는 제1 한계 전력 소모량(LPC1)이 한계 전력 소모량(LPC)으로 설정될 수 있다. 따라서, 메모리 장치(100) 및 메모리 컨트롤러(200)는 제1 한계 전력 소모량(LPC1) 내의 범위에서 전력을 소모할 수 있다.
실시 예에서, 전력 모드(POWER MODE)가 최소 전력 모드(MIN_MODE)로 결정되는 경우, 한계 전력 소모량(LPC)은 제3 한계 전력 소모량(LPC3)으로 결정될 수 있다.
구체적으로, 도달 기간(ARV_PERIOD)이 길게 계산될 때, 전력 모드는 최소 전력 모드(MIN_MODE)로 결정될 수 있다. 도달 기간(ARV_PERIOD)이 길게 계산되면, 메모리 장치(100) 및 메모리 컨트롤러(200)에서 최대로 소모될 수 있는 전력 소모량, 즉 한계 전력 소모량(LPC)이 낮게 설정될 필요가 있다.
도달 기간(ARV_PERIOD)이 길다는 것은 메모리 장치(100) 및 메모리 컨트롤러(200)에서 소모되는 전력 소모량이 적다는 것을 의미하므로, 한계 전력 소모량(LPC)이 낮게 설정될 필요가 있다. 한계 전력 소모량(LPC)이 낮게 설정되면, 메모리 장치(100) 및 메모리 컨트롤러(200)에서 급격한 전력 소모량 상승이 방지되고, 저 전력 모드로 동작함에 따라, 동작의 신뢰성이 확보될 수 있다.
메모리 장치(100) 및 메모리 컨트롤러(200)에서 최대로 소모될 수 있는 전력 소모량이 낮게 설정될 필요가 있는 경우, 전력 모드는 최소 전력 모드(MIN_MODE)로 결정될 수 있다. 전력 모드가 최소 전력 모드(MIN_MODE)로 결정되면, 최소 전력 모드(MIN_MODE)에 대응하는 제3 한계 전력 소모량(LPC3)이 한계 전력 소모량(LPC)으로 설정될 수 있다. 따라서, 메모리 장치(100) 및 메모리 컨트롤러(200)는 제3 한계 전력 소모량(LPC3) 내의 범위에서 전력을 소모할 수 있다.
실시 예에서, 전력 모드가 중간 전력 모드(MID_MODE)로 결정되는 경우, 한계 전력 소모량(LPC)은 제2 한계 전력 소모량(LPC2)으로 결정될 수 있다.
구체적으로, 도달 기간(ARV_PERIOD)이 특정 구간에 포함된 기간으로 계산될 때, 전력 모드(POWER MODE)는 중간 전력 모드(MID_MODE)로 결정될 수 있다. 도달 기간(ARV_PERIOD)이 특정 구간 사이의 기간으로 계산되면, 메모리 장치(100) 및 메모리 컨트롤러(200)에서 최대로 소모될 수 있는 전력 소모량, 즉 한계 전력 소모량(LPC)은 중간 값으로 설정될 필요가 있다.
전력 모드(POWER MODE)가 중간 전력 모드(MID_MODE)로 결정되면, 중간 전력 모드(MID_MODE)에 대응하는 제2 한계 전력 소모량(LPC2)이 한계 전력 소모량(LPC)으로 설정될 수 있다. 즉, 전력 모드(POWER MODE)가 중간 전력 모드(MID_MODE)면, 최대 전력 모드(MAX_MODE)에 대응하는 제1 한계 전력 소모량(LPC1) 보다는 작고, 최소 전력 모드(MIN_MODE)에 대응하는 제3 한계 전력 소모량(LPC3)보다는 큰 제2 한계 전력 소모량(LPC2)이 한계 전력 소모량(LPC)으로 결정될 수 있다. 따라서, 메모리 장치(100) 및 메모리 컨트롤러(200)는 제2 한계 전력 소모량(LPC2) 내의 범위에서 전력을 소모할 수 있다.
도 9는 하나의 커맨드를 수행하는데 소모된 전력 소모량을 세분화한 도면이다.
도 9를 참조하면, 도 9의 (a) 내지 (c)는 하나의 커맨드에 대한 전력 소모량(Power Consumption)을 전력 모드에 따라 도시한다. 도 9의 (a)는 최소 전력 모드(MIN_MODE)일 때 전력 소모량, 도 9의 (b)는 중간 전력 모드(MID_MODE)일 때 전력 소모량, 도 9의 (c)는 최대 전력 모드(MAX_MODE)일 때 전력 소모량을 도시한다.
도 9의 (a) 내지 (c)의 가로축은 커맨드가 수행되는 시간(Time), 세로축은 각 시간에서 소모되는 전력 소모량(Power Consumption)을 나타낸다.
실시 예에서, 도 9의 (a) 내지 (c)의 전력 소모량(Power Consumption)에 관한 정보는 도 4 및 도 5의 커맨드 제어부(230)에 포함될 수 있다. 구체적으로, 하나의 커맨드에 대한 전력 소모량이 전력 모드별로 커맨드 제어부(230)에 포함될 수 있다. 또, 하나의 전력 모드에 대한 전력 소모량이 커맨드 별로 커맨드 제어부(230)에 포함될 수 있다. 커맨드는 프로그램 동작, 리드 동작 또는 소거 동작을 지시할 수 있다.
도 9에서는, 하나의 커맨드에 대한 전력 소모량을 전력 모드 별로 도시한다. 다른 실시 예에서, 하나의 모드에 대한 전력 소모량이 커맨드 별로 도시될 수 있다.
도 9의 (a)에서, 메모리 장치(100)에 수행되는 커맨드는 0 ~ ta 기간 동안 수행되고, 0 ~ ta 기간 동안 소모되는 전력 소모량은 PC1 일 수 있다. 도 9의 (b)에서, 메모리 장치(100)에 수행되는 커맨드는 0 ~ ta 기간 동안 수행되고, 0 ~ tb 기간 동안에 소모되는 전력 소모량은 PC2a, tb ~ ta 기간 동안 소모되는 전력 소모량은 PC2b 일 수 있다. 도 9의 (c)에서, 메모리 장치(100)에 수행되는 커맨드는 0 ~ ta 기간 동안 수행되고, 0 ~ tc 기간 동안에 소모되는 전력 소모량은 PC3a, tc ~ tb 기간 동안 소모되는 전력 소모량은 PC3b, tb ~ tc' 기간 동안 소모되는 전력 소모량은 PC3d, tc' ~ ta 기간 동안 소모되는 전력 소모량은 PC3a 일 수 있다.
도 9의 (a) 내지 (c)를 참조하면, PC1은 PC2a 및 PC2b의 평균값일 수 있다. PC1은 PC2a 및 PC2b로 세분화될 수 있다. 즉, 도 9의 (b)는 도 9의 (a)를 세분화한 도면이다.
마찬가지로, PC2a는 PC3a 및 PC3b의 평균값일 수 있다. PC2b는 PC3c 및 PC3d의 평균값일 수 있다. 즉, PC2a는 PC3a 및 PC3b로, PC2b는 PC3c 및 PC3d로 세분화될 수 있다. 따라서, 도 9의 (c)는 도 9의 (b)를 세분화한 도면이다.
도 9의 (a)에서 (c)로 갈수록, 전력 소모량(Power Consumption)은 세분화 될 수 있다. 즉, 최소 전력 모드(MIN_MODE)에서 최대 전력 모드(MAX_MODE)로 갈수록, 하나의 전력 소모량(Power Consumption)은 점점 세분화될 수 있다. 전력 소모량(Power Consumption)이 세분화 되는 경우, 커맨드를 지연시키는 지연 기간이 감소될 수 있다.
구체적으로, 한계 전력 소모량(Limit Power Consumption, LPC) 및 합산된 전력 소모량을 비교한 비교 결과에 따라 커맨드들 중 적어도 하나의 지연 여부 및 지연 시간이 결정될 수 있다. 합산된 전력 소모량은 커맨드들을 수행하는데 소모되는 전력 소모량 중 최대로 소모되는 전력 소모량들을 합산한 전력 소모량일 수 있다. 이 때, 전력 소모량이 세분화 되지 않은 경우, 지연이 결정된 커맨드 이외의 커맨드들의 수행이 완료된 이후, 지연이 결정된 커맨드가 수행될 수 있다. 즉, 지연이 결정된 커맨드의 수행 시점이 커맨드들의 종료 시점으로 결정될 수 있다.
도 9의 (a)에서, 전력 소모량은 세분화되어 있지 않기 때문에, 커맨드를 지연 시킨다고 하더라고 합산된 전력 소모량의 최대량에 변화가 없다. 즉, 메모리 장치(100) 및 메모리 컨트롤러(200)가 최소 전력 모드(MIN_MODE)에서 동작하기 때문에, 지연이 결정된 커맨드를 제외한 커맨드들의 수행이 완료되면, 지연이 결정된 커맨드가 수행될 수 있다. 결과적으로, 전력 소모량을 세분화하여 커맨드의 지연 시점을 앞당기지 않고, 지연이 결정된 커맨드가 수행될 수 있다.
도 9의 (b)는 도 9의 (a)의 전력 소모량(Power Consumption)을 세분화한 도면이다. 또, 도 9의 (c)는 도 9의 (b)의 전력 소모량(Power Consumption)을 세분화한 도면이다. 커맨드들을 수행하는데 소모되는 전력 소모량 중 최대로 소모되는 전력 소모량들을 합산한 합산된 전력 소모량이 한계 전력 소모량(LPC) 보다 크면, 커맨드들 중 적어도 하나의 지연이 결정될 수 있다.
이 때, 커맨드들 중 적어도 하나를 지연 시켰을 때, 지연 시간 별로 합산된 전력 소모량이 결정될 수 있다. 지연 시간 별로 결정된 합산된 전력 소모량 중 한계 전력 소모량(LPC)을 초과하지 않도록 하는 최소의 지연 시간이 결정될 수 있다. 지연 시간은 0 ~ ta 구간에서 결정될 수 있다.
도 10은 중간 전력 모드에서 커맨드를 수행할 때 소모되는 전력 소모량을 나타낸 도면이다.
도 10을 참조하면, 도 10의 (a) 및 (b)는 전력 모드가 중간 전력 모드(MID_MODE)일 때, 서로 다른 커맨드를 수행하는데 소모되는 전력 소모량을 나타낸 도면이다. 도 10의 (a) 및 (b)의 가로축은 커맨드가 수행되는 시간(Time), 세로축은 각 시간에서 소모되는 전력 소모량(Power Consumption)을 나타낸다.
도 10의 (a) 및 (b)는 중간 전력 모드(MID_MODE), 즉 하나의 전력 모드에서 서로 다른 커맨드를 수행하는데 소모된 전력 소모량(Power Consumption)을 나타낸다. 도 10의 (a)는 제1 커맨드를 수행하는데 소모된 전력 소모량, 도 10의 (b)는 제2 커맨드를 수행하는데 소모된 전력 소모량을 도시하는 것으로 가정한다. 다른 실시 예에서, 더 많은 수의 커맨드가 메모리 장치(100)에 수행될 수 있다.
실시 예에서, 복수의 커맨드들을 수행하는데 소모되는 전력 소모량은 다양할 수 있다. 또, 각 커맨드 별로 각 시간에서 소모되는 전력 소모량은 다양할 수 있다.
도 10의 (a)에서, Pa+Pb의 전력 소모량이 0 ~ tb 구간에서 소모되고, Pb의 전력 소모량은 tb ~ ta 구간에서 소모될 수 있다. 도 10의 (b)에서, Pb의 전력 소모량이 0 ~ tb 구간에서 소모되고, Pa+Pb의 전력 소모량은 tb ~ ta 구간에서 소모될 수 있다.
도 8 및 도 10을 참조하면, 도 10의 메모리 장치(100) 및 메모리 컨트롤러(200)의 동작 모드는 중간 전력 모드(MID_MODE)로 결정되었기 때문에, 한계 전력 소모량(LPC)은 제2 한계 전력 소모량(LPC2)으로 결정될 수 있다. 따라서, 메모리 장치(100) 및 메모리 컨트롤러(200)에 제2 한계 전력 소모량(LPC2)을 초과하는 전력 소모량이 소모될 수 없다.
실시 예에서, 제1 및 제2 커맨드가 동시에 수행되면, 제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량은 제2 한계 전력 소모량(LPC2) 이하여야 한다. 제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량이 제2 한계 전력 소모량(LPC2) 이하인 경우, 제1 및 제2 커맨드는 동시에 수행될 수 있다. 그러나, 제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량이 제2 한계 전력 소모량(LPC2)을 초과하는 경우, 제1 및 제2 커맨드 중 하나가 지연될 수 있다.
제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량이 제2 한계 전력 소모량(LPC2)을 초과하는 경우, 제1 및 제2 커맨드 중 어느 하나가 지연되는 것으로 결정될 수 있다. 제1 및 제2 커맨드 중 어느 하나가 지연되는 것으로 결정되면, 지연 시간 별로 합산된 전력 소모량을 기초로 지연 시간이 결정될 수 있다. 즉, 지연 시간 별로 결정된 합산된 전력 소모량 중 한계 전력 소모량(LPC)을 초과하지 않도록 하는 최소의 지연 시간이 결정될 수 있다.
최소의 지연 시간을 결정하는 방법에 대해서는 도 11 내지 도 13을 통해 보다 상세히 설명하도록 한다.
도 11은 도 10의 (b)를 지연시켰을 때 소모되는 전력 소모량을 나타낸 도면이다.
도 10 및 도 11을 참조하면, 도 11의 (a) 및 (b)는 도 10의 (b), 즉 제2 커맨드를 지연시킨 후에 제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량을 합산한 합산된 전력 소모량을 도시한다. 도 11에서, 도 10의 (b)의 제2 커맨드의 지연 시간(△t)은 0 보다 크고 ta 보다 작을 수 있다. 도 11의 (a) 내지 (b)의 가로축은 커맨드가 수행되는 시간(Time), 세로축은 각 시간에서 소모되는 전력 소모량(Power Consumption)을 나타낸다.
도 10 및 도 11을 참조하면, 도 11의 (a) 및 (b)는 제1 커맨드를 수행하는데 소모된 전력 소모량과 제2 커맨드를 지연시켰을 때 소모되는 전력 소모량을 합산한 합산된 전력 소모량을 도시한다. 도 11의 (a)는 제2 커맨드의 지연 시간(△t)이 0 보다 크고 tb 보다 작은 경우를 도시한다. 도 11의 (b)는 제2 커맨드의 지연 시간(△t)이 tb 보다 크고 ta 보다 작은 경우를 도시한다.
실시 예에서, 제2 커맨드의 지연 시간(△t)은 ta 를 초과할 수 없다. 즉, 제2 커맨드의 지연 시간(△t)이 ta 를 초과하는 경우, 제1 커맨드가 수행된 이후 제2 커맨드가 수행되는 것이어서 지연 시간(△t)이 감축될 수 없기 때문에, 본 발명에서 지연 시간(△t)이 ta 를 초과하는 경우는 없는 것으로 가정한다.
실시 예에서, 도 11의 (a)의 0 ~ △t 에서 소모되는 전력 소모량은 Pa+Pb 일 수 있다. 즉, 제2 커맨드가 지연되었기 때문에, 0 ~ △t 에서 소모되는 전력 소모량은 제1 커맨드를 수행하는데 소모되는 전력 소모량일 수 있다.
도 11의 (a)의 △t ~ ta 에서 소모되는 전력 소모량은 제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량일 수 있다. 즉, 지연 시간(△t) 경과 후, 제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량일 수 있다.
구체적으로, △t ~ tb 에서 소모되는 전력 소모량은 Pa+2*Pb, tb ~ tb+△t 에서 소모되는 전력 소모량은 2*Pb, tb+△t ~ ta 에서 소모되는 전력 소모량은 Pa+2*Pb 일 수 있다. 즉, △t ~ tb 에서 소모되는 전력 소모량은 제1 커맨드를 수행하는데 소모되는 전력 소모량 Pa+Pb 및 제2 커맨드를 수행하는데 소모되는 전력 소모량 Pb를 합산한 Pa+2*Pb 일 수 있다. tb ~ tb+△t 에서 소모되는 전력 소모량은 제1 커맨드를 수행하는데 소모되는 전력 소모량 Pb 및 제2 커맨드를 수행하는데 소모되는 전력 소모량 Pb를 합산한 2*Pb 일 수 있다. tb+△t ~ ta 에서 소모되는 전력 소모량은 제1 커맨드를 수행하는데 소모되는 전력 소모량 Pb및 제2 커맨드를 수행하는데 소모되는 전력 소모량 Pa+Pb 를 합산한 Pa+2*Pb 일 수 있다.
도 11의 (a)의 ta ~ ta+△t 에서 소모되는 전력 소모량은 Pa+Pb 일 수 있다. 즉, 제2 커맨드가 지연되었기 때문에, ta ~ ta+△t 에서 소모되는 전력 소모량은 제2 커맨드를 수행하는데 소모되는 전력 소모량일 수 있다.
결과적으로, 제2 커맨드의 지연 시간(△t)을 0 보다 크고 tb 보다 작게 하는 경우, 최대로 소모되는 전력 소모량은 Pa+2*Pb 일 수 있다.
실시 예에서, 도 11의 (b)의 0 ~ tb 에서 소모되는 전력 소모량은 Pa+Pb, tb ~ △t 에서 소모되는 전력 소모량은 Pb 일 수 있다. 즉, 제2 커맨드가 지연되었기 때문에, 0 ~ △t 에서 소모되는 전력 소모량은 제1 커맨드를 수행하는데 소모되는 전력 소모량일 수 있다.
도 11의 (b)의 △t ~ ta 에서 소모되는 전력 소모량은 제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량일 수 있다. 즉, 지연 시간(△t) 경과 후, 제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량일 수 있다. 즉, △t ~ ta 에서 소모되는 전력 소모량은 제1 커맨드를 수행하는데 소모되는 전력 소모량 Pb 및 제2 커맨드를 수행하는데 소모되는 전력 소모량 Pb를 합산한 2*Pb 일 수 있다.
도 11의 (b)의 ta ~ tb+△t 에서 소모되는 전력 소모량은 Pb, tb+△t ~ ta+△t 에서 소모되는 전력 소모량은 Pa+Pb 일 수 있다. 즉, 제2 커맨드가 지연되었기 때문에, ta ~ ta+△t 에서 소모되는 전력 소모량은 제2 커맨드를 수행하는데 소모되는 전력 소모량일 수 있다.
결과적으로, 제2 커맨드의 지연 시간(△t)을 tb 보다 크고 ta 보다 작게 하는 경우, 최대로 소모되는 전력 소모량은 Pa+Pb 일 수 있다.
도 11은 도 10의 (b)를 지연, 즉 제2 커맨드를 지연시켰을 때의 전력 소모량을 도시한다. 따라서, 제2 커맨드의 지연 시간(△t)이 0 보다 크고 tb 보다 작을 때 최대로 소모되는 전력 소모량은 Pa+2*Pb, 제2 커맨드의 지연 시간(△t)이 tb 보다 크고 ta 보다 작을 때 최대로 소모되는 전력 소모량은 Pa+Pb 일 수 있다.
도 12는 도 10의 (a)를 지연시켰을 때 소모되는 소모량을 나타낸 도면이다.
도 10 도 11 및 도 12를 참조하면, 도 12의 (a) 및 (b)는 도 10의 (a), 즉 제1 커맨드를 지연시킨 후에 제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량을 합산한 합산된 전력 소모량을 도시한다. 도 12에서, 지연 시간(△t)은 도 10의 (b), 즉 제2 커맨드가 지연되는 것으로 표현되었다. 제2 커맨드가 지연되는 시간이 음의 값을 가지기 때문에 결과적으로 도 12는, 제1 커맨드가 지연된 후 제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량을 합산한 합산된 전력 소모량을 도시한다.
도 12의 (a) 내지 (b)의 가로축은 커맨드가 수행되는 시간(Time), 세로축은 각 시간에서 소모되는 전력 소모량(Power Consumption)을 나타낸다.
도 10의 (b)의 제2 커맨드의 지연 시간(△t)은 -ta 보다 크고 0 보다 작을 수 있다. 따라서, 도 10의 (a)의 제1 커맨드의 지연 시간(△t)은 0 보다 크고 ta 보다 작을 수 있다.
실시 예에서, 제1 커맨드의 지연 시간(△t)은 ta 를 초과할 수 없다. 즉, 제1 커맨드의 지연 시간(△t)이 ta 를 초과하는 경우, 제2 커맨드가 수행된 이후 제1 커맨드가 수행되는 것이어서 지연 시간(△t)이 감축될 수 없기 때문에, 본 발명에서 지연 시간(△t)이 ta 를 초과하는 경우는 없는 것으로 가정한다.
도 10 및 도 12를 참조하면, 도 12의 (a) 및 (b)는 제1 커맨드를 지연시켰을 때 소모되는 전력 소모량과 제2 커맨드를 수행하는데 소모된 전력 소모량을 합산한 합산된 전력 소모량을 도시한다. 도 12의 (a)는 제2 커맨드의 지연 시간(△t)이 -tb 보다 크고 0 보다 작은 경우를 도시한다. 즉, 도 12의 (a)는 제1 커맨드의 지연 시간(△t)이 0 보다 크고 tb 보다 작은 경우를 도시한다. 도 12의 (b)는 제2 커맨드의 지연 시간(△t)이 -ta 보다 크고 -tb 보다 작은 경우를 도시한다. 즉, 도 12의 (a)는 제1 커맨드의 지연 시간(△t)이 tb 보다 크고 ta 보다 작은 경우를 도시한다.
실시 예에서, 도 12의 (a)의 -ta-△t ~ -ta 에서 소모되는 전력 소모량은 Pb 일 수 있다. 즉, 제1 커맨드가 지연되었기 때문에, -ta-△t ~ -ta 에서 소모되는 전력 소모량은 제2 커맨드를 수행하는데 소모되는 전력 소모량일 수 있다.
도 12의 (a)의 -ta ~ -△t 에서 소모되는 전력 소모량은 제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량일 수 있다. 즉, 지연 시간(△t) 경과 후, 제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량일 수 있다.
구체적으로, -ta ~ -tb-△t 에서 소모되는 전력 소모량은 Pa+2*Pb, -tb-△t ~ -tb 에서 소모되는 전력 소모량은 2*Pa+2*Pb, -tb ~ -△t 에서 소모되는 전력 소모량은 Pa+2*Pb 일 수 있다. 즉, -ta ~ -tb-△t 에서 소모되는 전력 소모량은 제1 커맨드를 수행하는데 소모되는 전력 소모량 Pb 및 제2 커맨드를 수행하는데 소모되는 전력 소모량 Pa+Pb를 합산한 Pa+2*Pb 일 수 있다. -tb-△t ~ -tb 에서 소모되는 전력 소모량은 제1 커맨드를 수행하는데 소모되는 전력 소모량 Pa+Pb 및 제2 커맨드를 수행하는데 소모되는 전력 소모량 Pa+Pb 를 합산한 2*Pa+2*Pb 일 수 있다. -tb ~ -△t 에서 소모되는 전력 소모량은 제1 커맨드를 수행하는데 소모되는 전력 소모량 Pa+Pb 및 제2 커맨드를 수행하는데 소모되는 전력 소모량 Pb 를 합산한 Pa+2*Pb 일 수 있다.
도 12의 (a)의 -△t ~ 0 에서 소모되는 전력 소모량은 Pb 일 수 있다. 즉, 제1 커맨드가 지연되었기 때문에, -△t ~ 0 에서 소모되는 전력 소모량은 제1 커맨드를 수행하는데 소모되는 전력 소모량일 수 있다.
결과적으로, 제1 커맨드의 지연 시간(△t)을 0 보다 크고 tb 보다 작게 하는 경우, 최대로 소모되는 전력 소모량은 2*Pa+2*Pb 일 수 있다.
실시 예에서, 도 12의 (b)의 -ta-△t ~ -tb-△t 에서 소모되는 전력 소모량은 Pb, -tb-△t ~ -ta 에서 소모되는 전력 소모량은 Pa+Pb 일 수 있다. 즉, 제1 커맨드가 지연되었기 때문에, -ta-△t ~ -ta 에서 소모되는 전력 소모량은 제2 커맨드를 수행하는데 소모되는 전력 소모량일 수 있다.
도 12의 (b)의 -ta ~ -△t 에서 소모되는 전력 소모량은 제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량일 수 있다. 즉, 지연 시간(△t) 경과 후, 제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량일 수 있다. 즉, -ta ~ -△t 에서 소모되는 전력 소모량은 제1 커맨드를 수행하는데 소모되는 전력 소모량 Pb+Pb 및 제2 커맨드를 수행하는데 소모되는 전력 소모량 Pb+Pb 를 합산한 2*Pa+2*Pb 일 수 있다.
도 12의 (b)의 -△t ~ -tb 에서 소모되는 전력 소모량은 Pa+Pb, -tb ~ 0 에서 소모되는 전력 소모량은 Pb 일 수 있다. 즉, 제1 커맨드가 지연되었기 때문에, -△t ~ 0 에서 소모되는 전력 소모량은 제1 커맨드를 수행하는데 소모되는 전력 소모량일 수 있다.
결과적으로, 제1 커맨드의 지연 시간(△t)을 tb 보다 크고 ta 보다 작게 하는 경우, 최대로 소모되는 전력 소모량은 2*Pa+2*Pb 일 수 있다.
도 11은 도 10의 (a)를 지연, 즉 제1 커맨드를 지연시켰을 때의 전력 소모량을 도시한다. 따라서, 제1 커맨드의 지연 시간(△t)이 0 보다 크고 tb 보다 작을 때 최대로 소모되는 전력 소모량은 2*Pa+2*Pb, 제1 커맨드의 지연 시간(△t)이 tb 보다 크고 ta 보다 작을 때 최대로 소모되는 전력 소모량은 2*Pa+2*Pb 일 수 있다. 즉, 제1 커맨드를 지연시킬 때, 지연 시간(△t)과 관계 없이, 최대로 소모되는 전력 소모량은 2*Pa+2*Pb 일 수 있다.
도 13은 도 10의 (a) 및 (b)를 지연시켰을 때 소모되는 최대 전력 소모량을 나타낸 도면이다.
도 10 내지 도 13을 참조하면, 도 13의 가로축은 커맨드의 지연 시간(△t), 세로축은 각 지연 시간(△t)에 따라 소모되는 최대 전력 소모량(Peak Power Consumption, PPC)을 나타낸다. 도 13은 도 10의 (b), 즉 제2 커맨드가 지연되는 것을 기준으로 지연 시간(△t)에 따라 소모되는 최대 전력 소모량(PPC)을 나타낸다. 지연 시간(△t)이 0 보다 작으면, 제2 커맨드가 아닌, 제1 커맨드가 지연될 수 있다.
도 13에서, 메모리 장치(100) 및 메모리 컨트롤러(200)의 전력 모드는 중간 전력 모드(MID_MODE)고, 중간 모드에 대응하는 한계 전력 소모량(LPC)은 제2 한계 전력 소모량(LPC2)인 것으로 가정한다. 즉, 메모리 장치(100) 및 메모리 컨트롤러(200)에서 소모되는 전력 소모량은 제2 한계 전력 소모량(LPC2)을 초과할 수 없다.
또, 도 13에서, 제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량 중 최대로 소모되는 전력 소모량들을 합산한 합산된 전력 소모량 2*Pa+2*Pb 는 제2 한계 전력 소모량(LPC2)을 초과하는 것으로 가정한다.
도 12 및 도 13을 참조하면, 지연 시간(△t)이 -ta 보다 크고 0 보다 작은 경우, 최대 전력 소모량(PPC)은 2*Pa+2*Pb 일 수 있다. 즉, 제1 커맨드를 지연 시켰을 때, 최대로 소모되는 전력 소모량은 2*Pa+2*Pb 일 수 있다.
그러나, 제1 커맨드를 지연 시켰을 때의 최대 전력 소모량(PPC) 2*Pa+2*Pb 는 제2 한계 전력 소모량(LPC2)을 초과하므로, 제1 커맨드는 지연될 수 없다.
다른 실시 예에서, 제1 커맨드를 지연 시켰을 때의 최대 전력 소모량(PPC)이 제2 한계 전력 소모량(LPC2)을 초과하지 않는 경우, 지연 시간(△t)은 -ta ~ 0 에서 결정될 수 있다. 이 때, 지연 시간(△t)이 음수로 결정되는 것은 제1 커맨드가 지연됨을 의미할 수 있다. 따라서, 지연 시간(△t)의 절대값 중 제2 한계 전력 소모량(LPC2)을 초과하지 않도록 하는 최소의 절대값이 제1 커맨드의 지연 시간(△t)으로 결정될 수 있다.
도 11 및 도 13을 참조하면, 지연 시간(△t)이 0 보다 크고 tb 보다 작은 경우, 최대 전력 소모량(PPC)은 Pa+2*Pb, 지연 시간(△t)이 tb 보다 크고 ta 보다 작은 경우, 최대 전력 소모량(PPC)은 Pa+Pb 일 수 있다. 즉, 제2 커맨드를 지연 시켰을 때, 최대로 소모되는 전력 소모량은 Pa+2*Pb 또는 Pa+Pb 일 수 있다.
실시 예에서, 지연 시간(△t)이 0 보다 크고 tb 보다 작을 때 최대 전력 소모량(PPC)이 Pa+2*Pb 이므로, 최대 전력 소모량(PPC)은 제2 한계 전력 소모량(LPC2)을 초과할 수 있다. 따라서, 지연 시간(△t)은 0 ~ tb 에서 선택될 수 없다.
실시 예에서, 지연 시간(△t)이 tb 보다 크고 ta 보다 작을 때 최대 전력 소모량(PPC)이 Pa+Pb 이므로, 최대 전력 소모량(PPC)은 제2 한계 전력 소모량(LPC2)을 초과하지 않을 수 있다. 따라서, 지연 시간(△t)은 tb ~ ta 에서 선택될 수 있다.
결과적으로, 제2 커맨드를 지연시킨 후, 제1 및 제2 커맨드를 수행하는데 소모되는 전력 소모량을 합산한 합산된 전력 소모량 중 제2 한계 전력 소모량(LPC2)을 초과하지 않도록 하는 최소의 지연 시간, 즉 tb 가 지연 시간(△t)으로 결정될 수 있다. 따라서, 제1 및 제2 커맨드가 동시에 수행되는 경우, 제2 커맨드는 제1 커맨드가 출력된 후 tb 만큼 지연된 시점에 출력될 수 있다.
도 14는 합산된 전력 소모량이 한계 전력 소모량을 초과할 때 커맨드의 지연을 나타낸 도면이다.
도 14를 참조하면, 도 14의 (a) 내지 (c)는 메모리 장치(100) 및 메모리 컨트롤러(200)의 전력 모드에 따라 지연되는 커맨드를 도시한다. 도 14의 (a)는 최대 전력 모드(MAX_MODE), 도 14의 (b)는 중간 전력 모드(MID_MODE), 도 14의 (c)는 최소 전력 모드(MIN_MODE)에서 메모리 장치(100) 및 메모리 컨트롤러(200)가 동작할 때의 커맨드의 지연을 도시한다. 전력 모드가 최대 전력 모드(MAX_MODE)일 때는 제1 한계 전력 소모량(LPC1), 중간 전력 모드(MID_MODE)일 때는 제2 한계 전력 소모량(LPC2), 최소 전력 모드(MIN_MODE)일 때는 제3 한계 전력 소모량(LPC3)으로 한계 전력 소모량(LPC)이 결정될 수 있다.
도 14에서 제1 내지 제4 커맨드(CMD1~4)는 각각 메모리 장치(100)에 포함된 제1 내지 제4 다이(DIE1~4)에 수행되는 커맨드인 것으로 가정한다. 제1 내지 제4 커맨드(CMD1~4)는 프로그램 동작을 수행하기 위한 프로그램 커맨드, 리드 동작을 수행하기 위한 리드 커맨드 또는 소거 동작을 수행하기 위한 소거 커맨드 중 어느 하나일 수 있다.
실시 예에서, 도 14의 (a)는 최대 전력 모드(MAX_MODE)에서 각 다이에 수행되는 커맨드를 도시한다.
구체적으로, 제1 내지 제4 다이(DIE1~4)에서 동시에 커맨드가 수행될 수 있다. 그러나, 커맨드를 수행하는데 소모되는 전력 소모량 중 최대 전력 소모량(PPC)을 합산한 합산된 전력 소모량이 제1 한계 전력 소모량(LPC1)을 초과할 수 있다. 합산된 전력 소모량이 제1 한계 전력 소모량(LPC1)을 초과하는 경우, 제1 내지 제4 커맨드(CMD1~4) 중 적어도 어느 하나가 지연될 수 있다.
제1 내지 제4 커맨드(CMD1~4) 중 제4 커맨드(CMD4)를 지연시켰을 때, 최대 전력 소모량(PPC)을 합산한 합산된 전력 소모량이 제1 한계 전력 소모량(LPC1)을 초과하지 않을 수 있다. 따라서, 제4 커맨드(CMD4)를 지연시켰을 때, 지연 시간 별로 합산된 전력 소모량이 결정될 수 있다. 이 후, 지연 시간 별로 결정된 합산된 전력 소모량 중 제1 한계 전력 소모량(LPC1)을 초과하지 않도록 하는 최소의 지연 시간이 결정될 수 있다.
결과적으로, 도 14의 (a)에서, 제1 내지 제3 다이(DIE3)에 제1 내지 제3 커맨드(CMD1~3)가 수행된 이후, 제4 커맨드(CMD4)를 지연시킴으로써 결정된 합산된 전력 소모량 중 제1 한계 전력 소모량(LPC1)을 초과하지 않도록 하는 최소의 지연 시간에 제4 커맨드(CMD4)가 수행될 수 있다.
실시 예에서, 도 14의 (b)는 중간 전력 모드(MID_MODE)에서 각 다이에 수행되는 커맨드를 도시한다.
구체적으로, 제1 내지 제4 다이(DIE1~4)에서 동시에 커맨드가 수행될 수 있다. 그러나, 커맨드를 수행하는데 소모되는 전력 소모량 중 최대 전력 소모량(PPC)을 합산한 합산된 전력 소모량이 제2 한계 전력 소모량(LPC2)을 초과할 수 있다. 합산된 전력 소모량이 제2 한계 전력 소모량(LPC2)을 초과하는 경우, 제1 내지 제4 커맨드(CMD1~4) 중 적어도 어느 하나가 지연될 수 있다.
제1 내지 제4 커맨드(CMD1~4) 중 제4 커맨드(CMD4)를 지연시켰을 때, 최대 전력 소모량(PPC)을 합산한 합산된 전력 소모량이 제2 한계 전력 소모량(LPC2)을 초과할 수 있다. 이 경우, 제1 내지 제3 커맨드(CMD1~3) 중 어느 하나를 더 지연시키는 것으로 결정할 수 있다.
제1 내지 제4 커맨드(CMD1~4) 중 제3 및 제4 커맨드(CMD4)를 지연시켰을 때, 최대 전력 소모량(PPC)을 합산한 합산된 전력 소모량이 제2 한계 전력 소모량(LPC2)을 초과하지 않을 수 있다. 따라서, 제3 및 제4 커맨드(CMD4)를 지연시켰을 때, 지연 시간 별로 합산된 전력 소모량이 결정될 수 있다. 이 후, 지연 시간 별로 결정된 합산된 전력 소모량 중 제2 한계 전력 소모량(LPC2)을 초과하지 않도록 하는 최소의 지연 시간이 결정될 수 있다.
결과적으로, 도 14의 (b)에서, 제1 및 제2 다이(DIE1, DIE2)에 제1 및 제2 커맨드(CMD1, CMD2)가 수행된 이후, 제3 및 제4 커맨드(CMD3, CMD4)를 지연시킴으로써 결정된 합산된 전력 소모량 중 제2 한계 전력 소모량(LPC2)을 초과하지 않도록 하는 최소의 지연 시간에 제3 커맨드(CMD3)가 수행될 수 있다.
제3 커맨드(CMD3)가 수행된 이후, 제1 및 제2 커맨드(CMD1, CMD2)의 수행이 완료되면, 이후 수행될 커맨드들에 대한 전력 소모량 중 최대 전력 소모량(PPC)을 합산한 합산된 전력 소모량이 제2 한계 전력 소모량(LPC2)을 초과하는지 판단될 수 있다. 합산된 전력 소모량이 제2 한계 전력 소모량(LPC2)을 초과하지 않으면, 제4 커맨드(CMD4)는 제1 및 제2 커맨드(CMD1, CMD2)의 수행이 완료된 이후 바로 수행될 수 있다. 합산된 전력 소모량이 제2 한계 전력 소모량(LPC2)을 초과하면, 다시 지연 시간 별로 결정된 합산된 전력 소모량 중 제2 한계 전력 소모량(LPC2)을 초과하지 않도록 하는 최소의 지연 시간이 결정될 수 있다.
실시 예에서, 도 14의 (c)는 최소 전력 모드(MIN_MODE)에서 각 다이에 수행되는 커맨드(CMD)를 도시한다.
구체적으로, 제1 내지 제4 다이(DIE1~4)에서 동시에 커맨드들이 수행될 수 있다. 그러나, 커맨드를 수행하는데 소모되는 전력 소모량 중 최대 전력 소모량(PPC)을 합산한 합산된 전력 소모량이 제3 한계 전력 소모량(LPC3)을 초과할 수 있다. 합산된 전력 소모량이 제3 한계 전력 소모량(LPC3)을 초과하는 경우, 제1 내지 제4 커맨드(CMD1~4) 중 적어도 어느 하나가 지연될 수 있다.
제1 내지 제4 커맨드(CMD1~4) 중 제2 내지 제4 커맨드(CMD4)를 지연시켰을 때, 최대 전력 소모량(PPC)을 합산한 합산된 전력 소모량이 제3 한계 전력 소모량(LPC3)을 초과하지 않을 수 있다. 따라서, 제1 커맨드(CMD1)만 수행될 수 있다. 전력 모드가 최소 전력 모드(MIN_MODE)기 때문에, 커맨드의 지연 시간과 관계없이, 커맨드의 지연 여부만 문제될 수 있다.
제1 커맨드(CMD1)의 수행이 완료되면, 다시 제2 내지 제4 커맨드(CMD2~4)를 수행하는데 소모되는 전력 소모량 중 최대 전력 소모량(PPC)을 합산한 합산된 전력 소모량이 제3 한계 전력 소모량(LPC3)을 초과하는지 판단될 수 있다. 실시 예에서, 제4 커맨드(CMD4)를 지연시켰을 때, 최대 전력 소모량(PPC)을 합산한 합산된 전력 소모량이 제3 한계 전력 소모량(LPC3)을 초과하지 않을 수 있다. 따라서, 제2 및 제3 커맨드(CMD3)가 수행될 수 있다.
제2 및 제3 커맨드(CMD2, CMD3)의 수행이 완료되면, 나머지 커맨드들을 수행하는데 소모되는 전력 소모량 중 최대 전력 소모량(PPC)을 합산한 합산된 전력 소모량이 제3 한계 전력 소모량(LPC3)을 초과하는지 판단될 수 있다. 실시 예에서, 제4 커맨드(CMD4)만 수행하면 되므로, 제2 및 제3 커맨드(CMD2, CMD3)의 수행이 완료된 후, 제4 커맨드(CMD4)가 수행될 수 있다.
도 15는 본 발명의 일 실시 예에 따른 메모리 컨트롤러(200)의 동작을 설명하기 위한 도면이다.
도 15를 참조하면, S1501 단계에서, 메모리 컨트롤러(200)는 호스트(300)로부터 수신되는 요청(Request)을 카운트하고 도달 기간(ARV_PERIOD)을 결정할 수 있다.
구체적으로, 메모리 컨트롤러(200)는 호스트(300)로부터 요청들을 수신할 수 있다. 호스트(300)로부터 수신되는 요청들은 각각 프로그램 요청, 리드 요청, 소거 요청 또는 전력 모드 설정 요청(PMSET_REQ)일 수 있다.
메모리 컨트롤러(200)는 호스트(300)로부터 수신된 요청들의 수를 카운트하여 카운트값을 생성할 수 있다. 이 때, 전력 모드 설정 요청(PMSET_REQ)은 메모리 컨트롤러(200)가 카운트하는 요청에서 제외될 수 있다. 즉, 메모리 컨트롤러(200)는 호스트(300)로부터 수신된 요청들 중 전력 모드 설정 요청(PMSET_REQ)을 제외한 요청들을 카운트할 수 있다.
메모리 컨트롤러(200)는 카운트값을 기초로 도달 기간(ARV_PERIOD)을 결정할 수 있다. 도달 기간(ARV_PERIOD)은 카운트값의 생성 시점부터 카운트값이 미리 설정된 기준값과 일치하는 시점까지의 기간일 수 있다.
S1503 단계에서, 메모리 컨트롤러(200)는 도달 기간(ARV_PERIOD)을 기초로 전력 모드를 결정할 수 있다. 이때 결정되는 전력 모드는 메모리 장치(100)와 메모리 컨트롤러(200)의 최적 전력 모드일 수 있다. 전력 모드를 기초로 메모리 장치(100) 및 메모리 컨트롤러(200)에서 소모될 수 있는 최대 전력 소모량이 결정될 수 있다. 최대 전력 소모량은 한계 전력 소모량(Limit Power Consumption, LPC)일 수 있다.
S1505 단계에서, 메모리 컨트롤러(200)는 전력 모드에 따라, 요청(Request)에 대응하는 동작을 위한 커맨드의 출력 시점을 결정할 수 있다. 즉, 메모리 컨트롤러(200)는 전력 모드를 기초로 호스트(300)로부터 수신된 요청들에 각각 대응하는 동작을 수행하기 위한 커맨드들의 출력 시점을 결정할 수 있다.
구체적으로, 메모리 장치(100) 및 메모리 컨트롤러(200)의 전력 모드가 결정되면, 전력 모드에 대응하는 한계 전력 소모량(LPC)이 결정될 수 있다. 한계 전력 소모량(LPC)은 메모리 장치(100) 및 메모리 컨트롤러(200)에서 최대로 소모될 수 있는 전력 소모량일 수 있다.
메모리 컨트롤러(200)는 커맨드들을 수행하는데 소모되는 전력 소모량을 합산한 합산된 전력 소모량 및 한계 전력 소모량(LPC)을 비교할 수 있다. 합산된 전력 소모량이 한계 전력 소모량(LPC)을 초과하면, 메모리 컨트롤러(200)는 커맨드들 중 적어도 하나를 지연 시키는 것으로 결정하고, 커맨드의 지연 시점, 즉 커맨드의 출력 시점을 결정할 수 있다.
도 16은 본 발명의 일 실시 예에 따른 메모리 컨트롤러(200)의 동작을 설명하기 위한 도면이다.
도 15 및 도 16을 참조하면, S1601 내지 S1607 단계는 S1501 단계를 더욱 세분화 한 단계들이다. S1609 및 S1611 단계는 S1503 단계를 세분화 한 단계들이다. S1613 단계는 S1505 단계와 동일한 단계이다.
구체적으로, S1601 단계에서, 메모리 컨트롤러(200)는 호스트(300)로부터 요청(Request)을 수신할 수 있다. 호스트(300)로부터 수신되는 요청(Request)은 프로그램 요청, 리드 요청, 소거 요청 및 전력 모드 설정 요청(PMSET_REQ) 중 어느 하나일 수 있다.
프로그램 요청, 리드 요청 또는 소거 요청은 메모리 장치(100)에 포함된 적어도 하나의 다이에 동작을 수행하기 위한 요청들일 수 있다. 즉, 프로그램 요청, 리드 요청 또는 소거 요청은 하나의 다이에만 수행되는 요청들 또는 둘 이상의 복수의 다이에 수행되는 요청들일 수 있다.
전력 모드 설정 요청(PMSET_REQ)은 메모리 장치(100) 및 메모리 컨트롤러(200)의 전력 모드를 설정하기 위한 요청일 수 있다. 즉, 전력 모드 설정 요청(PMSET_REQ)은 메모리 장치(100)에 동작을 수행하기 위한 요청이 아니라, 메모리 장치(100) 및 메모리 컨트롤러(200)의 한계 전력 소모량(Limit Power Consumption, LPC)을 설정하기 위한 요청일 수 있다. 메모리 컨트롤러(200)는 호스트(300)로부터 전력 모드 설정 요청(PMSET_REQ)을 수신하여 메모리 장치(100) 및 메모리 컨트롤러(200)의 전력 모드를 설정할 수 있다.
S1603 단계에서, 메모리 컨트롤러(200)는 호스트(300)로부터 수신된 요청이 전력 모드 설정 요청(PMSET_REQ)인지 판단할 수 있다. 호스트(300)로부터 수신된 요청이 전력 모드 설정 요청(PMSET_REQ)이 아니면, S1605 단계로 진행한다. 호스트(300)로부터 수신된 요청이 전력 모드 설정 요청(PMSET_REQ)이면, S1611 단계로 진행한다.
S1605 단계에서, 메모리 컨트롤러(200)는 호스트(300)로부터 수신된 요청들의 수를 카운트하고 카운트값을 생성할 수 있다. 메모리 컨트롤러(200)는 전력 모드 설정 요청(PMSET_REQ)을 제외한 요청들의 수를 카운트할 수 있다. 메모리 컨트롤러(200)는 요청들의 수를 누적하여 카운트할 수 있다. 메모리 컨트롤러(200)는 요청들의 수를 카운트하여 카운트값을 생성할 수 있다. 메모리 컨트롤러(200)가 생성한 카운트값에 따라 메모리 장치(100) 및 메모리 컨트롤러(200)의 최적 전력 모드가 결정될 수 있다.
S1607 단계에서, 메모리 컨트롤러(200)는 카운트값이 미리 설정된 기준값과 일치하는지 판단할 수 있다. 카운트값은 호스트(300)로부터 수신된 요청들의 수를 카운트하여 생성될 수 있다. 카운트값은 요청들의 수를 누적하여 생성하므로, 카운트값이 증가하여 미리 설정된 기준값과 일치될 수 있다. 카운트값이 미리 설정된 기준값과 일치하면, S1609 단계로 진행한다. 카운트값이 미리 설정된 기준값과 일치하지 않으면, S1605 단계로 진행하여, 메모리 컨트롤러(200)는 미리 설정된 기준값과 일치할 때까지 카운트값을 생성할 수 있다.
S1609 단계에서, 메모리 컨트롤러(200)는 카운트값의 생성 시점부터 카운트값이 미리 설정된 기준값과 일치하는 시점까지의 기간인 도달 기간(ARV_PERIOD)을 결정할 수 있다. 메모리 컨트롤러(200)는 전력 모드를 결정하기 위해, 도달 기간(ARV_PERIOD)을 계산할 수 있다. 즉, 도달 기간(ARV_PERIOD)을 기초로 메모리 장치(100) 및 메모리 컨트롤러(200)의 최적 전력 모드가 결정될 수 있다.
S1611 단계에서, 메모리 컨트롤러(200)는 전력 모드를 결정할 수 있다. 전력 모드는 도달 기간(ARV_PERIOD) 또는 호스트(300)로부터 수신된 전력 모드 설정 요청(PMSET_REQ)을 기초로 결정될 수 있다. 이 때, 결정되는 전력 모드는 메모리 장치와 메모리 컨트롤러의 최적 전력 모드일 수 있다.
구체적으로, 메모리 컨트롤러(200)는 도달 기간(ARV_PERIOD)이 길수록, 한계 전력 소모량(LPC)이 더 작게 결정되는 전력 모드를 메모리 장치(100) 및 메모리 컨트롤러(200)의 최적 전력 모드로 결정할 수 있다. 또, 메모리 컨트롤러(200)는 도달 기간(ARV_PERIOD)이 짧을수록, 한계 전력 소모량(LPC)이 더 크게 결정되는 전력 모드를 메모리 장치(100) 및 메모리 컨트롤러(200)의 최적 전력 모드로 결정할 수 있다. 한계 전력 소모량(LPC)은 메모리 장치(100) 및 메모리 컨트롤러(200)에서 최대로 소모될 수 있는 전력 소모량일 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 전력 모드 설정 요청(PMSET_REQ)을 기초로 전력 모드를 결정할 수 있다. 즉, 메모리 컨트롤러(200)는 호스트(300)로부터 메모리 장치(100) 및 메모리 컨트롤러(200)의 전력 모드를 결정하기 위한 전력 모드 설정 요청(PMSET_REQ)을 수신하고, 전력 모드 설정 요청(PMSET_REQ)을 기초로 메모리 장치(100) 및 메모리 컨트롤러(200)의 전력 모드를 결정할 수 있다.
S1613 단계에서, 메모리 컨트롤러(200)는 커맨드의 출력 시점을 결정할 수 있다. 실시 예에서, 메모리 장치(100)에 커맨드들을 수행하는데 소모되는 전력 소모량을 합산한 합산된 전력 소모량이 한계 전력 소모량(LPC) 보다 작거나 같으면, 커맨드들은 동시에 출력될 수 있다. 합산된 전력 소모량이 한계 전력 소모량(LPC) 보다 크면, 커맨드들은 동시에 출력되지 않고 지연되어 출력될 수 있다.
도 17은 본 발명의 일 실시 예에 따른 메모리 컨트롤러(200)의 동작을 설명하기 위한 도면이다.
도 17을 참조하면, S1701 단계에서, 메모리 컨트롤러(200)는 설정된 전력 모드에 대응하는 한계 전력 소모량(Limit Power Consumption, LPC)을 요청할 수 있다. 전력 모드는 도달 기간(ARV_PERIOD) 또는 호스트(300)로부터 수신된 전력 모드 설정 요청(PMSET_REQ)에 따라 결정될 수 있다. 한계 전력 소모량(LPC)은 메모리 장치(100) 및 메모리 컨트롤러(200)에서 최대로 소모될 수 있는 전력 소모량일 수 있다.
S1703 단계에서, 메모리 컨트롤러(200)는 한계 전력 소모량(LPC)을 수신할 수 있다. 한계 전력 소모량(LPC)은 한계 전력 관리 테이블로부터 수신될 수 있다. 한계 전력 관리 테이블은 한계 전력 소모량(LPC)에 관한 정보를 포함할 수 있다. 한계 전력 관리 테이블은 전력 모드 설정부(220)가 결정한 전력 모드에 대응하는 한계 전력 소모량(LPC)에 관한 정보를 포함할 수 있다. 한계 전력 관리 테이블에는 다양한 전력 모드에 대응하는 한계 전력 소모량(LPC)에 관한 정보가 포함될 수 있다. 따라서, 한계 전력 관리 테이블은 다양한 한계 전력 소모량(LPC)에 관한 정보를 포함할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 전력 모드에 대응하는 한계 전력 소모량(LPC)을 수신할 수 있다. 한계 전력 소모량(LPC)을 수신한 후, 메모리 컨트롤러(200)는 한계 전력 소모량(LPC) 및 커맨드들을 수행하는데 소모되는 전력 소모량 중 최대로 소모되는 전력 소모량들을 합산한 합산된 전력 소모량을 비교하여 비교 결과를 생성할 수 있다.
S1705 단계에서, 메모리 컨트롤러(200)는 커맨드들을 수행하는데 소모되는 전력 소모량 중 최대 전력 소모량을 합산할 수 있다. 실시 예에서, 메모리 장치(100)가 커맨드를 수행할 때, 시간에 따라 소모되는 전력 소모량은 다양할 수 있다. 그러나, 메모리 장치(100) 및 메모리 컨트롤러(200)에서 소모될 수 있는 전력 소모량의 한계가 있기 때문에, 메모리 컨트롤러(200)는 커맨드들을 수행하는데 소모되는 전력 소모량 중 최대 전력 소모량을 합산하고, 합산된 전력 소모량이 한계 전력 소모량(LPC)을 초과하는지를 판단할 수 있다.
S1707 단계에서, 메모리 컨트롤러(200)는 한계 전력 소모량(LPC) 및 합산된 전력 소모량을 기초로 커맨드의 지연 여부 및 지연 시간을 결정할 수 있다.
실시 예에서, 합산된 전력 소모량이 한계 전력 소모량(LPC) 보다 작거나 같으면, 메모리 컨트롤러(200)는 커맨드들을 모두 수행하는 것으로 결정할 수 있다. 즉, 메모리 컨트롤러(200)는 커맨드를 지연 시키지 않는 것으로 결정할 수 있다.
실시 예에서, 합산된 전력 소모량이 한계 전력 소모량(LPC) 보다 크면, 메모리 컨트롤러(200)는 커맨드들 중 적어도 하나를 지연하는 것으로 결정할 수 있다. 지연 시간은 지연 시간 별로 결정된 합산된 전력 소모량 중 한계 전력 소모량(LPC)을 초과하지 않도록 하는 최소의 시간으로 결정될 수 있다.
도 18은 본 발명의 일 실시 예에 따른 메모리 컨트롤러(200)의 동작을 설명하기 위한 도면이다.
도 17 및 도 18을 참조하면, S1801 단계는 S1705 단계와 동일한 단계이다. S1803 내지 S1813 단계는 S1707 단계를 세분화 한 단계들이다.
S1801 단계에서, 메모리 컨트롤러(200)는 커맨드들을 수행하는데 소모되는 전력 소모량 중 최대 전력 소모량을 합산할 수 있다. 메모리 컨트롤러(200)는 최대 전력 소모량을 합산한 합산된 전력 소모량을 기초로 커맨드들의 지연 여부 및 지연 시간 시간을 결정할 수 있다. 즉, 메모리 장치(100) 및 메모리 컨트롤러(200)에서 소모될 수 있는 전력 소모량의 한계가 있기 때문에, 메모리 컨트롤러(200)는 커맨드들을 수행하는데 소모되는 전력 소모량 중 최대 전력 소모량을 합산하고, 합산된 전력 소모량이 한계 전력 소모량(Limit Power Consumption, LPC)을 초과하는지를 판단할 수 있다.
S1803 단계에서, 메모리 컨트롤러(200)는 합산된 전력 소모량이 한계 전력 소모량(LPC) 보다 큰지를 판단할 수 있다. 한계 전력 소모량(LPC)은 전력 모드에 따라 결정될 수 있다. 한계 전력 소모량(LPC)은 메모리 장치(100) 및 메모리 컨트롤러(200)에서 최대로 소모될 수 있는 전력 소모량일 수 있다. 합산된 전력 소모량이 한계 전력 소모량(LPC) 보다 크지 않는 경우, 즉 작거나 같으면, S1805 단계로 진행한다. 합산된 전력 소모량이 한계 전력 소모량(LPC) 보다 큰 경우, S1807 단계로 진행한다.
S1805 단계에서, 메모리 컨트롤러(200)는 합산된 전력 소모량이 한계 전력 소모량(LPC) 보다 작거나 같으면 커맨드들을 모두 수행할 수 있다. 즉, 합산된 전력 소모량이 메모리 장치(100) 및 메모리 컨트롤러(200)에서 최대로 소모될 수 있는 전력 소모량을 초과하지 않기 때문에, 메모리 컨트롤러(200)는 커맨드들을 모두 수행하는 것으로 결정할 수 있다. 이 경우, 메모리 컨트롤러(200)는 커맨드를 지연시키지 않는 것으로 결정할 수 있다.
S1807 단계에서, 메모리 컨트롤러(200)는 커맨드들 중 적어도 하나의 지연을 결정할 수 있다. 실시 예에서, 커맨드들을 수행하는데 최대로 소모되는 전력 소모량이 한계 전력 소모량(LPC) 보다 크기 때문에, 메모리 컨트롤러(200)는 커맨드들 중 적어도 하나를 지연시키는 것으로 결정할 수 있다. 즉, 커맨드들을 모두 수행하는 경우, 메모리 장치(100) 및 메모리 컨트롤러(200)에서 소모되는 전력 소모량이 한계 전력 소모량(LPC)을 초과하기 때문에, 커맨드들 중 적어도 하나가 지연될 수 있다.
S1809 단계에서, 메모리 컨트롤러(200)는 커맨드의 지연 시간 별로 합산된 전력 소모량을 결정할 수 있다. 즉, 메모리 컨트롤러(200)는 커맨드들 중 어느 하나를 지연시켰을 때 지연 시간에 따라 소모될 수 있는 전력 소모량을 합산할 수 있다.
실시 예에서, 지연 시간 별로 합산된 전력 소모량이 모두 한계 전력 소모량(LPC)을 초과하는 경우, 메모리 컨트롤러(200)는 커맨드들 중 어느 하나를 추가로 지연시킬 수 있다. 즉, 지연 시간 별로 결정된 합산된 전력 소모량이 모두 한계 전력 소모량(LPC)을 초과하면, 메모리 컨트롤러(200)는 커맨드들 중 하나를 추가로 지연 시키고, 다시 지연 시간 별로 합산된 전력 소모량을 기초로 지연 시간을 결정할 수 있다. 메모리 컨트롤러(200)는 지연 시간 별로 합산된 전력 소모량이 한계 전력 소모량(LPC)을 초과하지 않을 때까지 커맨드들을 지연시킬 수 있다.
S1811 단계에서, 메모리 컨트롤러(200)는 지연 시간 별로 결정된 합산된 전력 소모량이 한계 전력 소모량(LPC)을 초과하지 않도록 하는 최소의 지연 시간을 결정할 수 있다. 즉, 메모리 컨트롤러(200)는 전력 모드를 기초로 호스트(300)로부터 수신된 요청들에 각각 대응하는 동작을 수행하기 위한 커맨드들의 출력 시점을 결정할 수 있다.
구체적으로, 지연 시간을 기초로 합산된 전력 소모량은 한계 전력 소모량(LPC) 보다 크거나 또는 한계 전력 소모량(LPC) 보다 작을 수 있다. 따라서, 메모리 컨트롤러(200)는 합산된 전력 소모량이 한계 전력 소모량(LPC)을 초과하지 않도록 하는 지연 시간 중 최소의 시간을 지연시간으로 결정할 수 있다. 메모리 컨트롤러(200)는 최소의 시간을 지연 시간으로 결정함으로써, 커맨드의 지연을 최소화할 수 있다.
S1813 단계에서, 메모리 컨트롤러(200)는 결정된 지연 시간에 기초하여 커맨드를 출력할 수 있다. 실시 예에서, 메모리 컨트롤러(200)가 커맨드를 지연하는 것으로 결정하면, 결정된 지연 시간에 지연이 결정된 커맨드를 출력할 수 있다. 다른 실시 예에서, 합산된 전력 소모량이 한계 전력 소모량(LPC)보다 작거나 같은 경우, 메모리 컨트롤러(200)는 커맨드들을 동시에 출력할 수 있다. 이 때, 커맨드들은 복수의 다이들에 각각 수행될 수 있다.
도 19는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
도 19를 참조하면, 메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MulTIMEdia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 20은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 20을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 장치(2200)는 도 2를 참조하여 설명된 메모리 장치(100)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (mulTIMEdia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 21은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 21을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (mulTIMEdia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 22는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 22를 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(TIME Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 요청 카운터
220: 전력 모드 설정부
230: 커맨드 제어부
300: 호스트

Claims (20)

  1. 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    호스트로부터 수신된 요청들의 수를 카운트하여 카운트값을 생성하고, 상기 카운트값이 미리 설정된 기준값과 일치하면, 상기 카운트값의 생성 시점부터 상기 카운트값이 상기 기준값과 일치하는 시점까지의 기간인 도달 기간을 계산하는 요청 카운터;
    복수의 전력 모드들 중 상기 도달 기간을 기초로 상기 메모리 장치와 상기 메모리 컨트롤러에 대응하는 최적 전력 모드를 결정하는 전력 모드 설정부; 및
    상기 최적 전력 모드를 기초로 상기 메모리 장치가 상기 호스트로부터 수신된 요청들에 각각 대응하는 동작을 수행하기 위한 커맨드들의 출력 시점을 결정하는 커맨드 제어부;를 포함하는 메모리 컨트롤러.
  2. 제 1항에 있어서, 상기 전력 모드 설정부는,
    상기 복수의 전력 모드들 각각에 대응하는 상기 도달 기간이 속하는 구간 및 상기 메모리 장치와 상기 메모리 컨트롤러에서 최대로 소모될 수 있는 전력 소모량인 한계 전력 소모량이 저장되어 있는 전력 모드 테이블을 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  3. 제 2항에 있어서, 상기 전력 모드 설정부는
    상기 전력 모드 테이블에 포함된 상기 복수의 전력 모드들 중 상기 도달 기간이 속하는 구간에 대응하는 전력 모드를 상기 최적 전력 모드로 결정하는 것을 특징으로 하는 메모리 컨트롤러.
  4. 제 3항에 있어서, 상기 전력 모드 설정부는,
    상기 도달 기간이 길수록, 상기 복수의 전력 모드들 중 상기 한계 전력 소모량이 더 작게 결정되는 전력 모드를 상기 최적 전력 모드로 결정하고,
    상기 도달 기간이 짧을수록, 상기 복수의 전력 모드들 중 상기 한계 전력 소모량이 더 작게 결정되는전력 모드를 상기 최적 전력 모드로 결정하는 것을 특징으로 하는 메모리 컨트롤러.
  5. 제 1항에 있어서, 상기 커맨드 제어부는,
    상기 최적 전력 모드에 대응하는 한계 전력 소모량에 관한 정보를 포함하는 한계 전력 관리 테이블;
    상기 한계 전력 소모량에 따라 상기 커맨드들 중 적어도 하나의 지연 여부 및 지연 시간에 관한 지연 정보를 생성하는 커맨드 지연 결정부; 및
    상기 지연 정보를 기초로 상기 커맨드들을 출력하는 커맨드 출력부;를 포함하고
    상기 한계 전력 소모량은 상기 메모리 장치와 상기 메모리 컨트롤러에서 최대로 소모될 수 있는 전력 소모량인 메모리 컨트롤러.
  6. 제 5항에 있어서, 상기 커맨드 지연 결정부는,
    상기 한계 전력 소모량 및 상기 커맨드들을 수행하는데 소모되는 전력 소모량 중 최대로 소모되는 전력 소모량들을 합산한 합산된 전력 소모량을 비교하여, 상기 커맨드들 중 적어도 하나의 지연 여부 및 지연 시간을 결정하는 것을 특징으로 하는 메모리 컨트롤러.
  7. 제 6항에 있어서, 상기 커맨드 지연 결정부는,
    상기 합산된 전력 소모량이 상기 한계 전력 소모량보다 크면 상기 커맨드들 중 적어도 하나를 지연할 것을 결정하는 것을 특징으로 하는 메모리 컨트롤러.
  8. 제 6항에 있어서, 상기 커맨드 지연 결정부는,
    상기 합산된 전력 소모량이 상기 한계 전력 소모량보다 작거나 같으면 상기 커맨드들을 모두 수행할 것을 결정하는 것을 특징으로 하는 메모리 컨트롤러.
  9. 제 7항에 있어서, 상기 커맨드 지연 결정부는,
    상기 커맨드들 중 적어도 하나를 지연 시켰을 때, 지연 시간 별로 상기 합산된 전력 소모량을 결정하는 것을 특징으로 하는 메모리 컨트롤러.
  10. 제 9항에 있어서, 상기 커맨드 지연 결정부는,
    상기 지연 시간 별로 결정된 상기 합산된 전력 소모량 중 상기 한계 전력 소모량을 초과하지 않도록 하는 최소의 지연 시간을 결정하는 것을 특징으로 하는 메모리 컨트롤러.
  11. 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    호스트로부터 요청들을 수신하는 단계;
    상기 호스트로부터 수신된 요청들의 수를 카운트하여 카운트값을 생성하는 단계;
    상기 카운트값의 생성 시점부터 상기 카운트값이 미리 설정된 기준값과 일치하는 시점까지의 기간인 도달 기간을 계산하는 단계;
    복수의 전력 모드들 중 상기 도달 기간을 기초로 상기 메모리 장치와 상기 메모리 컨트롤러에 대응하는 최적 전력 모드를 결정하는 단계; 및
    상기 최적 전력 모드를 기초로 상기 메모리 장치가 상기 호스트로부터 수신된 요청들에 각각 대응하는 동작을 수행하기 위한 커맨드들의 출력 시점을 결정하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
  12. 제 11항에 있어서, 상기 최적 전력 모드를 결정하는 단계에서는,
    상기 도달 기간이 길수록, 상기 복수의 전력 모드들 중 상기 메모리 장치와 상기 메모리 컨트롤러에서 최대로 소모될 수 있는 전력 소모량인 한계 전력 소모량이 더 작게 결정되는 전력 모드를 최적 전력 모드로 결정하고,
    상기 도달 기간이 짧을수록, 상기 복수의 전력 모드들 중 상기 한계 전력 소모량이 더 크게 결정되는 전력 모드를 최적 전력 모드로 결정하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  13. 제 11항에 있어서, 상기 커맨드들의 출력 시점을 결정하는 단계는,
    상기 최적 전력 모드에 대응하는 한계 전력 소모량에 관한 정보를 요청 및 수신하는 단계를 포함하고,
    상기 한계 전력 소모량은 상기 메모리 장치와 상기 메모리 컨트롤러에서 최대로 소모될 수 있는 전력 소모량인 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  14. 제 13항에 있어서, 상기 커맨드들의 출력 시점을 결정하는 단계는,
    상기 한계 전력 소모량 및 상기 커맨드들을 수행하는데 소모되는 전력 소모량 중 최대로 소모되는 전력 소모량들을 합산한 합산된 전력 소모량을 비교하여 비교 결과를 생성하는 단계; 및
    상기 비교 결과에 따라 상기 커맨드들 중 적어도 하나의 지연 여부 및 지연 시간을 결정하는 단계;를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  15. 제 14항에 있어서, 상기 커맨드들 중 적어도 하나의 지연 여부 및 지연 시간을 결정하는 단계에서는,
    상기 합산된 전력 소모량이 상기 한계 전력 소모량보다 크면 상기 커맨드들 중 적어도 하나를 지연하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  16. 제 14항에 있어서, 상기 커맨드들 중 적어도 하나의 지연 여부 및 지연 시간을 결정하는 단계에서는,
    상기 합산된 전력 소모량이 상기 한계 전력 소모량보다 작거나 같으면 상기 커맨드들을 모두 수행하는 것으로 결정하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  17. 제 15항에 있어서, 상기 커맨드들 중 적어도 하나의 지연 여부 및 지연 시간을 결정하는 단계는,
    상기 커맨드들 중 적어도 하나를 지연 시켰을 때, 지연 시간 별로 상기 합산된 전력 소모량을 결정하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  18. 제 17항에 있어서, 상기 커맨드들 중 적어도 하나의 지연 여부 및 지연 시간을 결정하는 단계는,
    상기 지연 시간 별로 결정된 상기 합산된 전력 소모량 중 상기 한계 전력 소모량을 초과하지 않도록 하는 최소의 지연 시간을 결정하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  19. 제 17항에 있어서, 상기 커맨드들 중 적어도 하나의 지연 여부 및 지연 시간을 결정하는 단계는,
    상기 지연 시간 별로 결정된 상기 합산된 전력 소모량이 상기 한계 전력 소모량을 초과하면, 상기 커맨드들 중 하나를 지연 시키고, 지연 시간 별로 상기 합산된 전력 소모량을 기초로 지연 시간을 결정하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  20. 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    호스트로부터 상기 메모리 장치 및 메모리 컨트롤러의 최적 전력 모드를 결정하기 위한 전력 모드 설정 요청을 수신하고 상기 전력 모드 설정 요청을 기초로 상기 최적 전력 모드를 결정하는 전력 모드 설정부; 및
    상기 최적 전력 모드를 기초로 상기 메모리 장치가 상기 호스트로부터 수신된 요청들에 각각 대응하는 동작을 수행하기 위한 커맨드들의 출력 시점을 결정하는 커맨드 제어부;를 포함하는 메모리 컨트롤러.
KR1020190055275A 2019-05-10 2019-05-10 메모리 컨트롤러 및 그 동작 방법 KR20200130011A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190055275A KR20200130011A (ko) 2019-05-10 2019-05-10 메모리 컨트롤러 및 그 동작 방법
CN201911413180.5A CN111913655A (zh) 2019-05-10 2019-12-31 存储器控制器及其操作方法
US16/734,282 US11036426B2 (en) 2019-05-10 2020-01-03 Memory controller and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190055275A KR20200130011A (ko) 2019-05-10 2019-05-10 메모리 컨트롤러 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20200130011A true KR20200130011A (ko) 2020-11-18

Family

ID=73047166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190055275A KR20200130011A (ko) 2019-05-10 2019-05-10 메모리 컨트롤러 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11036426B2 (ko)
KR (1) KR20200130011A (ko)
CN (1) CN111913655A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102458919B1 (ko) * 2021-11-15 2022-10-26 삼성전자주식회사 적응적인 파워 조절을 수행하는 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775268B (zh) * 2021-01-07 2022-08-21 慧榮科技股份有限公司 儲存裝置、快閃記憶體控制器及其控制方法
US11941263B2 (en) 2022-05-02 2024-03-26 Western Digital Technologies, Inc. Flash-translation-layer-aided power allocation in a data storage device
US20240078025A1 (en) * 2022-09-06 2024-03-07 Western Digital Technologies, Inc. Asymmetric Time Division Peak Power Management (TD-PPM) Timing Windows

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170047468A (ko) 2015-10-22 2017-05-08 삼성전자주식회사 메모리 동작을 모니터링하는 메모리 모듈 및 그것의 전력 관리 방법
US20170212835A1 (en) 2016-01-22 2017-07-27 Samsung Electronics Co., Ltd. Computing system with memory management mechanism and method of operation thereof
US10347306B2 (en) 2016-06-21 2019-07-09 Samsung Electronics Co., Ltd. Self-optimized power management for DDR-compatible memory systems
KR20180027710A (ko) 2016-09-06 2018-03-15 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 액세스 방법
WO2019043815A1 (ja) * 2017-08-30 2019-03-07 株式会社日立製作所 ストレージシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102458919B1 (ko) * 2021-11-15 2022-10-26 삼성전자주식회사 적응적인 파워 조절을 수행하는 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작방법

Also Published As

Publication number Publication date
US20200356304A1 (en) 2020-11-12
CN111913655A (zh) 2020-11-10
US11036426B2 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
US20210173785A1 (en) Storage device and method of operating the same
US11531492B2 (en) Device and method of operating the same
US11600311B2 (en) Memory controller and method of operating the same
US20200310958A1 (en) Memory controller and method of operating the same
US11036426B2 (en) Memory controller and method of operating the same
US11188458B2 (en) Memory controller and method of operating the same
KR20200129943A (ko) 저장 장치 및 그 동작 방법
KR20190109985A (ko) 저장 장치 및 그 동작 방법
KR20210026871A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200145199A (ko) 저장 장치 및 그 동작 방법
KR20210017909A (ko) 저장 장치 및 그 동작 방법
US11243715B2 (en) Memory controller and operating method thereof
US11422739B2 (en) Memory controller and method of operating the same
US11081146B2 (en) Storage device and operating method of the storage device for controlling voltage rising time
KR102640951B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200136173A (ko) 메모리 장치 및 그 동작 방법
US20230058022A1 (en) Storage device and power management method thereof
US11521684B2 (en) Memory device and method of operating the same
US11449277B2 (en) Memory controller and method of operating the same
KR102556276B1 (ko) 저장 장치 및 그 동작 방법
KR20210028517A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200099825A (ko) 저장 장치 및 그 동작 방법
US11960765B2 (en) Storage device and method of operating the same
US20230384937A1 (en) Memory controller and method of operating the same
US11543975B2 (en) Storage device and method of operating the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal